WO2002054840A1 - Verfahren zum herstellen von elektrisch leitenden strukturen - Google Patents

Verfahren zum herstellen von elektrisch leitenden strukturen Download PDF

Info

Publication number
WO2002054840A1
WO2002054840A1 PCT/CH2002/000001 CH0200001W WO02054840A1 WO 2002054840 A1 WO2002054840 A1 WO 2002054840A1 CH 0200001 W CH0200001 W CH 0200001W WO 02054840 A1 WO02054840 A1 WO 02054840A1
Authority
WO
WIPO (PCT)
Prior art keywords
depressions
substrate
structures
acid
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CH2002/000001
Other languages
English (en)
French (fr)
Inventor
Philippe Steiert
Silke Walz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elmicron AG
Original Assignee
Elmicron AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/CH2001/000004 external-priority patent/WO2001050825A1/de
Application filed by Elmicron AG filed Critical Elmicron AG
Priority to EP02726979A priority Critical patent/EP1348320A1/de
Priority to JP2002555595A priority patent/JP2005501394A/ja
Priority to US10/250,496 priority patent/US20040060728A1/en
Publication of WO2002054840A1 publication Critical patent/WO2002054840A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09118—Moulded substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2072—Anchoring, i.e. one structure gripping into another
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Definitions

  • the invention is concerned with the filling of depressions in plastics with metal for technical purposes.
  • Processes for filling recesses in plastics have uses in the field of the production of electrical connecting elements, for example printed circuit boards, also flexible printed circuit boards, high-density interconnects, ball grid array (BGA) substrates, chip scale packages (CSP), Multi-chip module (MCM) substrates etc. They can also be used for semiconductor devices, other elements such as micro planar coils, micro relays etc.
  • the invention relates to a method according to the first claim.
  • the subject matter of this patent application also includes a connecting element and a semifinished product according to the further independent claims.
  • US Pat. No. 6,005,198 describes a process for producing printed circuit boards which, among other things, provides for the simultaneous pressing of U-shaped grooves and cup-shaped depressions into an insulating and preferably thermosetting substrate by means of an embossing tool.
  • material In order to form blind holes for the electrical connection of two conductor layers from the cup-shaped depressions, material then has to be removed chemically or mechanically. The channels and the depressions are then metallized. This is done, for example, by pressing a conductive paste into the recesses using a rubber roller.
  • the entire substrate can also be coated and then insulating material (etch resist) can be introduced into the depressions using a rubber roller.
  • the metal layer present in the depressions is protected on the basis of the etching resist.
  • This process saves some processing steps.
  • the process still requires several wet chemical processes. Due to the relatively wide U-shape required for the functionality of the method In addition, there are limits to miniaturization.
  • the conductor tracks either consist of relatively little conductive, hardenable paste ("conductive ink”) or they are comparatively thin. For this reason, the reliability that can be achieved and the power that can be transmitted by the conductor tracks are limited.
  • US Pat. No. 6,035,527 discloses a novel method for manufacturing printed circuit boards.
  • a first step depressions for conductor tracks are formed in a substrate.
  • a homogeneous deposition of conductive material for example by a chemical vapor deposition process.
  • conductor material is removed again, with some conductor material remaining in the depressions, which forms conductor tracks.
  • US Pat. No. 4,651,417 describes a printed circuit board production method in which recesses for the conductor tracks are mechanically introduced into a substrate. The substrate is then coated homogeneously with material, for which a vacuum deposition process, namely a "magnetically enhanced sputtering" process, is used. Finally, the conductor material is ground off again from the substrate surface, with conductor material remaining in the depressions and forming the conductor tracks achieved layer thicknesses are not sufficient, material can also be galvanically deposited.
  • US Pat. No. 4,912,844 describes a method for producing printed circuit boards according to which channels for printed conductors are pressed into a substrate and then filled up with solder.
  • British Laid-Open Specification 2 212 331 and Japanese Patent Application 11 146698 each show a process for producing printed circuit boards made of plastic, where a pattern of depressions is pressed into deformable plastic and a conductor paste is then pressed into the depressions.
  • the object of the invention is to provide a method for producing electrically conductive structures using depressions in a substrate.
  • the method should enable the structures such as conductor tracks and through holes to have the smallest possible lateral dimensions. Compared to the state of the art, however, the reliability and performance of the structures must not decrease. In the case of conductor tracks, there is therefore the requirement that, compared to existing systems, they have less flat cross-sectional portions in relation to the surface, i.e. should have a sufficient depth in the substrate.
  • the manufacturing process should be economical and feasible with equipment based on existing technology.
  • the process is essentially characterized in that recesses for conductor structures are made and galvanically filled.
  • conductor material may be removed from the locations between the conductor tracks.
  • Galvanic processes are quick and efficient.
  • the galvanically applied conductor structures can be made of copper, for example; the material of the structures obtained has a high specific conductivity. Nevertheless, the galvanic filling of conductor track structures has never been considered. An essential reason for this is shown in FIG. 1b. The figure shows the so-called "blow hole” formation.
  • the lines 41 "show the course of the surface with different amounts of applied material.
  • US Pat. No. 6,211,071 deals with the usual galvanic filling of structures with a characteristic size of 2 ⁇ m or less for the production of integrated circuits without specific information. No statements are made as to whether “pulse plating” or “reverse pulse plating” etc. is used. To prevent the formation of “voids”, it is proposed there that the edges of the depressions are chamfered, with which a larger aspect ratio can be achieved. However, one disadvantage is that the chamfers again require a large area (conductor width) The bevelling is not easy from a manufacturing point of view, and would be difficult to transfer to printed circuit boards. In addition, the dimensions are in the range of 0.1 ⁇ m.
  • the wafer must be planarized chemically and mechanically after filling.
  • the method according to the invention is based on the knowledge that it is possible to also form depressions with steep (“vertical” or essentially parallel) walls, with aspect ratios of 1: 5 to 5: 1 or more and with dimensions of less than approx.
  • the finding that the galvanic filling of essentially channel-shaped, ie elongated depressions with such aspect ratios is possible is surprising.
  • the relationship between structure depth and the total material deposited during electroplating can also be surprisingly favorable.
  • An important finding is the use of copper or other electrolytes, such as those used in decorative electroplating. It has surprisingly been found that such electrolytes are outstandingly suitable for filling void-free depressions to form conductor structures.
  • the method according to the invention is essentially characterized in that depressions in an electrically insulating substrate are completely galvanically filled or free of voids after being coated with a first conductive layer (“seed layer”.
  • the depressions have an aspect ratio of 1: 5 to 5 : 1, preferably between 2; 3 and 2.5: 1 a width of between 5 ⁇ m and several 100 ⁇ m, preferably between 10 ⁇ m and 500 ⁇ m and for example between 15 ⁇ m and 300 ⁇ m.
  • the first conductive layer is applied to the entire substrate surface to be provided with the conductor structure.
  • the filling is then carried out by electroplating the entire substrate with conductor material until the depressions are filled with conductor material. It also attaches to the between the conductor structures lying surfaces of conductor material. After filling, there is again a wet chemical removal of conductor material until these surfaces are again free of a conductor coating.
  • a substrate is used which has been cast or sprayed with the aid of a suitable mold in such a way that the depressions are formed when casting or spraying.
  • the substrate can also be designed as a thermoset and hardened on a mold which has elevations corresponding to the depressions.
  • the substrate has been produced from a preliminary product with a flat surface.
  • the recesses are made with laser ablation, by (mechanical) milling or drilling with a micro tool, by platical shaping ("embossing”) etc.
  • the respective deepening step may have been followed by a wet chemical post-cleaning step or by a plasma cleaning step.
  • the wells are made photochemically, conventionally or with a LIGA (X-ray lithography, electroplating and impression) process (above) etc.
  • the depressions can also have been created by means of plasma ablation, with the aid of a suitable mask or protective layer.
  • the conductor structures which have been produced by filling in depressions can fulfill various functions. They can serve as conventional conductor tracks or contacts between different conductor layers in electrical connection elements (printed circuit boards, HDIs etc.). They can also form contact areas, act as impedances or serve to generate certain electrical and / or magnetic fields, etc.
  • conductor material is removed again after the recesses have been filled. This is preferably done again wet-chemically in a manner known per se. It is an essential achievement of the invention that it is possible that the conductor material layers to be removed - in the context of this description the "residual layer thickness" is thin - compared to that Dimensions of the structures. This makes the galvanic filling and also the removal step inexpensive and more environmentally friendly in comparison to the prior art.
  • a residual layer thickness of between 2 and 30 ⁇ m or even between 2 and 10 ⁇ m can be achieved if the depth and width of the filled structures are in the range from 20 to 50 ⁇ m, according to Electroplating step the surface is essentially flat or even mirror-smooth - a very astonishing result.
  • the aspect ratio (the ratio of depth to width) is between 1: 5 and 5: 1, preferably between 1: 2 and 3: 1, particularly preferably between 2: 3 and 2.5: 1 for some applications at least 1 : 1 or at least 3: 2.
  • the method according to the invention is remarkably simple and very quick and therefore economical.
  • the fact that acidic copper electrolyte solutions for (decorative) galvanic applications are inexpensive and mass-marketable has a positive effect on the attractiveness of the process.
  • a copper electrolyte from decorative electroplating with corresponding additives is used for the galvanic filling of the depressions.
  • the method can also be used with other electrolytes from coating technology, which contain additives that have a smoothing or leveling effect.
  • the invention allows simple optimization of conductor cross sections in electrical connection elements.
  • the conductor tracks can, for example, have an essentially rectangular cross section, which, however, has an aspect ratio that is significantly more favorable than in the prior art.
  • the invention also makes it possible to easily produce conductor tracks of different thicknesses.
  • power conductor tracks and signal conductor tracks can be produced on the same printed circuit board and in one processing step.
  • the electrolyte is an aqueous solution and has at least three groups of components:
  • a transition metal or noble metal salt for example a copper sulfate, copper fluoroborate, copper acetate, copper nitrate, copper cyanide, etc.
  • B. acid for example. Sulfuric acid, a sulfonic acid, fluoroboric acid, sulfamic acid, hydrochloric acid etc.
  • Organic additives such as, for example, sulfur-containing aliphatic propanesulfonic acid derivatives, thiourea and derivatives, dithioalkyl acid derivatives, orthophosphoric acid, thiophosphoric acid esters, aromatic thio compounds, gelatin, molasses, phenazonium derivatives, polyalkylene glycol ether, formaldehyde, ditocarboxyl compounds, dithiocarbonyl compound, dithiocarbonyl compound, dithocarboxyl compounds, id compounds, succinic acid compounds, sulfosuccinic acid compounds.
  • the electrolyte can further comprise: buffering agent, an alkali or alkaline earth salt (for example NaCl), and / or other organic or inorganic additives.
  • buffering agent for example NaCl
  • alkali or alkaline earth salt for example NaCl
  • Figures 2a, 2b and 3 is a very schematic representation of the procedure according to the invention, using a cross section perpendicular to
  • FIG. 4 shows a schematic plan view of a container cut along a horizontal plane for carrying out the galvanic process step as a batch process
  • FIG. 4c shows a vertical section through the arrangement of FIG. 4,
  • FIG. 5 shows very schematically an example of an arrangement for performing the galvanic coating / filling as a continuous process
  • FIG. 6 shows a diagram for the electrolyte circuit according to a special variant
  • FIGS. 7 to 10 schematically show a selection of methods for making depressions in electrically insulating plates
  • FIGS. 12a, 12b and 12c sections through a region of an embodiment of the electrical connecting element according to the invention during various stages of manufacture
  • FIGS. 13a, 13b and 13c sections through a region of a further embodiment of the electrical connecting element according to the invention during various stages of manufacture.
  • FIGS. 2a and 2b show a substrate 101 with depressions which are filled in according to the exemplary embodiment of the invention.
  • a coating with a thin conductor layer is applied to the substrate 101.
  • “thin” means a small thickness in comparison with the characteristic dimensions of the depressions, for example approx. 50-500 nm, 100-300 nm, 150-250 nm etc., that is to say for example between one thousandth and a few hundredths
  • the width of a typical depression can be applied, for example, in a vacuum chamber by means of sputtering.
  • the coating material is preferred Copper is used, but other conductor materials such as silver, chromium, titanium, etc. are possible .. With certain polymer materials, copper can be applied directly without problems with the adhesive strength. In other cases, so-called adhesive layers made of chromium, titanium or tungsten must first be deposited In a second step, Ku horse upset. In such a case sets. the thin conductor layer is composed of two or possibly more metallic layers.
  • the wells are then filled galvanically.
  • the lines 41 represent the surface of the conductor layer 103 during various stages of the electroplating. As can be clearly seen from the figure, a flat surface is reached very quickly.
  • the dashed line in the figures represents the surface plane of the substrate.
  • the sizes b and t represent the width and depth of the depression, respectively.
  • any other cross sections for the depressions that can be provided with an embossing stamp are also conceivable.
  • the residual layer thickness r ie the thickness of the material applied at the points on the surface where the final or Intermediate product should be free of conductor material. It has been shown that depending on the electrolyte and the electroplating process, the remaining layer thickness, ideally between 10 ⁇ m and 30 microns, between 10 ⁇ m and 20 microns or even between 10 ⁇ m and 15 can be kept microns. This applies in a broad range of dimensions of the recesses of between 20 ⁇ m and 50 microns, practically independent of the size of the recesses.
  • the condition r ⁇ t usually also r ⁇ 2t, can often be met without any problems.
  • Electroplating process for example, no "reverse pulse plating" is used, ie the polarity is not reversed or, for example, reversed at most twice during the electroplating process.
  • the materials used are copper, but in principle also other conductor materials, for example silver.
  • the electroplating step is discussed in more detail below After the processing step, the substrate layer has a plating that fills the depressions and also covers the entire substrate.
  • the plating is removed until the conductor material 103 'is only present at the points at which it is provided, for example in depressions for conductor tracks, through holes and at contact points.
  • the removal can take place wet-chemically by etching. This can be done in a manner known per se, for example in a chemical bath or by spraying with an etching solution.
  • etching As an alternative to etching, however, other removal methods can also be used, for example mechanical removal methods such as fine grinding “flaps” or other chemical or physical removal methods.
  • FIG. 4 schematizes the top view of a device for electroplating in a vertical arrangement.
  • FIG. 4c shows a section along the line CC of FIG. 4.
  • the device has a container 51 in which two anode rods 53 are attached peripherally and a cathode rod 55 is attached centrally.
  • the cathode rod serves to hold and contact a steel plate 56 with an opening 56a shown in FIG. 4a in front view and on a reduced scale.
  • the opening 56a is provided with a clamping device 56b, which serves to hold the coated substrate.
  • a diaphragm 57 and an aperture 59 are also provided.
  • the diaphragm 57 serves to ensure that no anode sludge 60 gets into the electrolyte surrounding the cathode.
  • the diaphragm is used for laterally limited shielding of currents or electrical fields (see Figure 4b).
  • means 61 designed as perforated dielectric tubes are provided, through which the air injection necessary for each acidic copper electrolyte takes place.
  • pumping and filtering means are not yet shown, through which the electrolyte is removed, filtered and returned to the container.
  • the electrolyte circulation caused by these agents is, for example, 3 to 5 times the electrolyte volume per hour.
  • the electrolyte has the following components: sulfuric acid (H 2 SO 4 ): 10-200 g / L copper sulfate (CuSO 4 x 5 H 2 O): 50-500 g / L sodium chloride (NaCl): 10-250 mg / L, as well as the organic additives:
  • the same compositions are used for the inorganic components as for the first embodiment: sulfuric acid (H 2 SO 4 ): 10-200 g / L, preferably 45-70 g / L and, for example, 45-60 g / L copper sulfate (CuSO 4 x 5 H 2 O): 50-500 g / L, preferably 200-230 g / L and for example 210-230 g / L
  • the organic components are provided in the (conventionally decorative electroplating) HSO C-OF process from Schmidt in Solingen (DE).
  • Sulfuric acid H 2 SO 4 : 10-200 g / L, preferably 45-70 g / L and for example 50- 60 g / L
  • Organic components Novostar-ER from Enthone OMI in Germany - preparation solution 1-6 mL / L, preferably 1.5-5 mL / L and for example 2-4.5 mL / L; Level 0.05-1.0 mL / L preferably 0.1-0.7 mL / L and e.g. 0.2-0.5 mL / L, gloss support 0.05-1.0 mL / L preferably 0, 2-1.0 mL / L and e.g. 0.3-0.8 mL / L.
  • Copper sulfate 50-500 g / L, preferably 170-210 g / L, e.g. 190-205 g / L, Sulfur drinkers: 10-200 g / L, preferably 30-80 g / L, e.g. 30-50 g / L,
  • Chloride ions 50-150 mg / L, preferably 70-120 mg / L, e.g. 80-100 mg / L.
  • Carrier Copper Gleam BL 1-10 mL / L, preferably 2.5-5.0 mL / L, e.g. 2.8- 4.0 mL / L.
  • Leveler Copper Gleam BL 1-10 mL / L, preferably 1.5 mL / L, e.g. 1.5-3.0 mL / L.
  • a perfectly cleaned electrolyte tub is filled to up to 70% of the final volume with deionized water.
  • Inorganic salts such as copper sulfate are added and dissolved without residue. Alternatively, a highly concentrated solution of the salts can be used become. With copper sulfate, for example, a solution of 300 g / L copper sulfate can be used.
  • FIG. 5 also shows a device for carrying out the exemplary embodiment of the galvanic filling according to the invention as a continuous process.
  • a horizontal arrangement is shown very schematically. However, more complicated arrangements with deflection rollers etc. are also conceivable, especially in large systems.
  • the substrate 1 (with coating) functioning as cathode is, for example, designed as a bendable film as described above and is stretched by rolling. For example, it is moved throughout the process and drawn through the electrolyte container in a horizontal direction.
  • the anodes 53 ' are attached above and below or on both sides of the substrate.
  • the device has air inflow means and depending on that Diaphragms and panels, which will not be described again here.
  • nozzles (not shown) are provided for the constant generation of an electrolyte flow. This flow - symbolized by arrows in the figure - prevents the electrolyte from becoming locally poor near the cathode over time.
  • FIG. 6 A diagram of a variant for carrying out the method according to the invention is shown in FIG. 6.
  • the copper deposition process takes place on the coated substrate in an electrolysis cell 51 ", which is separated from a container 63" in which copper is brought into solution from the solid state in the electrolyte.
  • electrolysis cell 51 " which is separated from a container 63" in which copper is brought into solution from the solid state in the electrolyte.
  • electrolyte depleted electrolyte is transported from the electrolysis 'cell 51' into the container 63 "and with copper rich electrolyte from the reservoir to the electrolysis cell.
  • the substrate 1 of FIG. 7 is plastically deformed by an embossing step using an embossing tool 21, so that the depressions are formed.
  • thermoplastics and also thermosets exist, which are outstandingly suitable for embossing printed circuit board substrates.
  • suitable, piatically deformable materials are liquid crystal polymers (LCPs).
  • LCPs liquid crystal polymers
  • Other possibilities are polysulfones, epoxy resins that are deformable above the glass transition temperature, certain polyesters (PEEK), polycarbonates etc.
  • the embossing step can be carried out in a vacuum chamber or in an oxygen-containing atmosphere or, for example, under a protective gas.
  • the substrate can also be produced by injection molding in molds 23, 25 which have elevations.
  • an injection channel 27 is shown schematically; the air can escape through the parting plane 29.
  • FIG. 9 indicates that the depressions in substrate 1 can also be produced by laser ablation.
  • a laser light source 31 is indicated very schematically in the figure.
  • the substrate is covered with a structured resist layer 33 in a first step.
  • the structuring takes place, for example, in a conventional manner.
  • the depressions are then made wet-chemically or by etching.
  • the method according to the invention is particularly suitable for producing fine structures with high aspect ratios between 1: 5 and 3: 1 or> 2: 3, since the depth of the channels is also limited by the thickness of the dielectric used. Since the thickness is in the range of 10-200 micrometers, for example, the conductor channels usually have widths between 5 or 10 and a maximum of a few 100 micrometers. In printed circuit board applications, especially the finest conductor runs are very easy and economical to manufacture. In practically all applications, however, larger areas covered with metal are also necessary. For example, the connection areas for the components to be soldered to the circuit board are usually relatively large and the power supply conductors (Vcc and GND) often have to be flat.
  • Vcc and GND power supply conductors
  • FIG. 12a shows a substrate 201 after the embossing step. The same substrate is shown in FIG. 12b, it being provided with a copper layer 203 after the coating and the electroplating step is. After etching back, according to FIG. 12c, copper 203 'remains only in the vicinity of steps and in the depressions.
  • stamping step can also be accomplished by stamping via rotating rollers (“roller stamping”).
  • the post-cleaning or post-treatment step takes place, for example, with plasma etching. Alternatively, a wet chemical process would also be conceivable.
  • the area to be formed as a contact area is rastered into fine structures. This can be accomplished, for example, by fine channels running in parallel or intersecting with an aspect ratio that is optimal for the method according to the invention. In such a case, power supply levels or screen levels can be produced very well, since these are also used in conventional applications mostly rasterized. If, however, connection surfaces for soldering are to be produced, the rasterized surfaces would not allow good soldering quality and the method must be modified in such a way that closed soldering surfaces can be formed.
  • FIGS. 12a, 12b and 12c where, analogously to FIGS. 11a to 11c, an electrical connecting element is shown after the embossing step, after the electroplating step or after the etching back. It consists of rastering the flat areas with very fine structures 301a, which were added to the substrate 301 during the embossing step. These structures have depressions and elevations in between. The depth of these structures, i.e. the depressions are below T / 2, for example, if T represents the depth of the channel-shaped depressions for conductor tracks. This leads to an artificial thickening of the copper in these fine screen zones and after the copper has been thinned, a closed residual layer 303a 'remains.
  • the screening can be done in a variety of ways, e.g. parallel tracks, crossing tracks etc.
  • This effect can also be achieved by producing an embossing tool which, in addition to the fine structures with depressions and elevations in between, also contains larger, flat structures.
  • a corresponding electrical connecting element is shown in FIGS. 13a, 13b and 13c during various stages of manufacture.
  • the fine structures are quickly filled in and then the flat structures are electroplated. In total, this results in a slightly thicker copper layer in these flat areas, and after the copper has been thinned, a closed residual layer 403a 'remains, ie the elevations are also covered with copper after the etching back step. Scanning the flat areas for soldering areas also has the advantage that the copper layer is mechanically firmly anchored on the dielectric, as a result of which the adhesive strength of the soldering areas can be greatly increased.
  • the product of the method is a finished connecting element.
  • further processing steps can also be undertaken to complete an electrical connecting element.
  • the method is also suitable for the production of semi-finished products for further processing into a connecting element.
  • Such a semi-finished product can be processed, for example, with other components to form a multilayer electrical connecting element.
  • Electrical connecting elements which can be produced using the method according to the invention can have a large number of possible configurations and can generally be used in areas in which electrical connecting elements are used.
  • a connecting element according to the invention is of course outstandingly suitable for applications in which miniaturization is well advanced.
  • use in which the current carrying capacity of the conductor tracks is essential are favored by the fact that As described above, a connecting element according to the invention can have webs with a particularly favorable cross section.
  • An essential finding of the invention is the possibility of galvanically filling (“micro”) structures with widths in the range between approximately 10 ⁇ m and 100 ⁇ m, in some cases also of significantly wider structures.
  • the method according to the invention can also be supplemented with method steps which are based on methods of coating known per se.
  • the invention includes methods which include a method step or sub-step which a) is based on conventional circuit board electroplating b) on pulse-plating or reverse-pulse-plating, or c) on another conventional electroplating method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

Für das Verfahren zum Herstellen von elektrisch leitenden Strukturen, wird ein elektrisch isolierendes Substrat (101) erzeugt oder vorbereitet, so dass es eine Oberfläche mit Vertiefenden an den Stellen aufweist, an denen die elektrisch leitenden Strukturen entstehen sollen. Mindestens einige der Vertiefungen weisen senkrecht zu einer Oberfläche des Substrats (101) einen Querschnitt auf, in dem das Aspektverhältnis, (das Verhältnis zwischen Tiefe (t) und Breite (b) der Strukturen) zwischen 1:5 und 5:1, bspw. mindestens 2:3 beträgt. Die Substratoberfläche wird mit einer elektrisch leitenden Schicht versehen, welche dünn ist im Vergleich zu den charakteristischen Abmessungen der Vertiefungen. Anschliessend wird die Oberfläche des Substrats so lange galvanisiert, bis die Vertiefungen aufgefüllt sind.

Description

VERFAHREN ZUM HERSTELLEN VON ELEKTRISCH LEITENDEN STRUKTUREN
Die Erfindung befasst sich mit dem Auffüllen von Vertiefungen in Kunststoffen mit Metall für technische Verwendungszwecke. Verfahren zum Auffüllen von Vertiefungen in Kunststoffen haben Verwendungen im Gebiet der Herstellung von elektrischen Verbindungselementen, bspw. Leiterplatten, auch flexible Leiterplatten, High-Density-Interconnects, Ball-Grid-Array- (BGA-) Substraten, Chip Scale Packages (CSP), Multi-Chip-Module- (MCM-) Substraten etc.. Sie können aber auch verwendet werden für Halbleiterbausteine, andere Elemente wie Mikro-Planarspulen, Mikrorelais etc.
Im Speziellen bezieht sich die Erfindung auf ein Verfahren gemäss dem ersten Anspruch. Ebenfalls zum Gegenstand dieser Patentanmeldung gehören ein Verbindungselement und ein Halbzeug gemäss den weiteren unabhängigen Ansprüchen.
Die ständig fortschreitende Miniaturisierung im Bereich der Mikroelektronik wirkt sich auch auf die Herstellung von elektrischen Verbindungselementen, insbesondere von Leiterplatten, Interconnects etc. aus. Es besteht in vielen Anwendungsbereichen die Notwendigkeit, die konventionelle Herstellung von Leiterplatten durch neue Methoden schrittweise zu ersetzen. Die konventionelle Herstellung von Leiterstrukturen beruht auf photochemischen Verfahren und dem mechanischen Bohren von Durchgangslöchern. Neuere Ansätze beinhalten das Bohren von kleinsten Löchern mittels Lasern oder durch Plasmaätzen bzw. durch mechanisches Eindrücken von Perforationswerkzeugen in Leiterplattenmaterial (Mikroperforation, vgl. dazu die internationale Offenlegungsschrift WO 00/13062).
Während das Bohren von Mikrolöchern zunehmend mit neuen, den aktuellen Anforderungen angemessenen Methoden durchgeführt wird, wird die Strukturierung von Leiterzügen nach wie vor mit der an sich bewährten Methode der Photostrukturierung durchgeführt. Diese involviert aber eine Vielzahl von Fertigungsschritten, darunter das Belichten, Entwickeln und Strippen von Photoresist. Sie ist damit relativ aufwändig und beinhaltet durch die Vielzahl chemischer Verfahrensschritte auch umweltschutzliche Nachteile.
Im Unterschied zu konventionellen Verfahren ist in der US-Patentschrift 6 005 198 ein Verfahren zur Herstellung von Leiterplatten beschrieben, welches unter anderem das simultane Eindrücken von U-förmigen Rinnen und von tassenförmigen Vertiefungen durch ein Prägewerkzeug in ein isolierendes und vorzugsweise duroplastisches Substrat vorsieht. Zur Bildung von Sacklöchern zur elektrischen Verbindung zweier Leiterlagen aus den tassenförmigen Vertiefungen muss anschliessend noch Material chemisch oder mechanisch entfernt werden. Daraufhin werden die Rinnen und die Vertiefungen metallisiert. Dies geschieht bspw., indem eine leitfähige Paste mit einer Gummiwalze in die Vertiefungen gepresst wird. Alternativ dazu kann auch das ganze Substrat beschichtet und anschliessend isolierendes Material (Ätzresist) mit einer Gummiwalze in die Vertiefungen eingebracht werden. In einem darauf folgenden Ätzprozess wird aufgrund des Ätzresists die in den Vertiefungen vorhandene Metallschicht geschützt. Durch dieses Verfahren werden einige Verarbeitungsschritte eingespart. Das Verfahren bedingt aber nach wie vor mehrere nasschemische Prozesse. Aufgrund der für die Funktionsfähigkeit des Verfahrens notwendigen relativ breiten U-Form der Vertiefungen sind ausserdem der Miniaturisierung Grenzen gesetzt. Ausserdem bestehen die Leiterbahnen konstruktionsbedingt entweder aus relativ wenig leitfähiger, aushärtbarer Paste („conductive ink") oder sie sind vergleichsweise dünn. Aus diesem Grund sind auch der erreichbaren Zuverlässigkeit und der durch die Leiterbahnen übertragbaren Leistung Grenzen gesetzt. Das Verfahren hat sich in der Praxis als wenig tauglich erwiesen, da das Eindrücken der Leiterpasten bzw. des Ätzresists immer mit Verschmierungen dieser Materialien auf der restlichen Oberfläche einhergeht. Die Oberfläche muss aber absolut frei von Beschichtungen und sauber sein, was dazu führt, dass diese nach dem Beschichtungsprozess und dem Aushärten mechanisch abgeschliffen werden muss.
In der US-Patentschrift 6 035 527 wird ein neuartiges Verfahren zur Leiterplattenherstellung offenbart. In einem ersten Schritt werden in einem Substrat Vertiefungen für Leiterbahnen geformt. Anschliessend erfolgt eine homogene Abscheidung von leitendem Material bspw. durch ein Chemical- Vapour-Deposition- Verfahren. Anschliessend wird wieder Leitermaterial entfernt, wobei in den Vertiefungen etwas Leitermaterial zurückbleibt, welches Leiterbahnen bildet.
In der US-Patentschrift 4 651 417 wird ein Leiterplatten-Herstellungsverfahren beschrieben, in welchem einem Substrat Vertiefungen für die Leiterbahnen mechanisch beigebracht werden. Anschliessend wird das Substrat homogen mit Material beschichtet, wofür ein Vakuum-Abscheidungsprozess, nämlich ein „magnetically enhanced sputtering" -Verfahren verwendet wird. Schliesslich wird das Leitermaterial wieder von der Substratoberfläche abgeschliffen, wobei in den Vertiefungen Leitermaterial zurückbleibt und die Leiterbahnen bildet. Wenn die erreichten Schichtdicken nicht genügen, kann zusätzlich noch Material galvanisch abgeschieden werden. In der US-Patentschrift 4 912 844 wird ein Verfahren zur Leiterplattenherstellung beschrieben, gemäss welchem Kanäle für Leiterbahnen in ein Substrat hineingedrückt und anschliessend mit Lötzinn aufgefüllt werden.
Die britische Offenlegungsschrift 2 212 331 und die japanische Patentanmeldung 11 146698 zeigen je ein Verfahren zum Herstellen von Leiterplatten aus Kunststoff, wo ein Muster von Vertiefungen in deformierbaren Kunststoff hineingepresst und anschliessend eine Leiterpaste in die Vertiefungen gedrückt wird.
All diese Ansätze verdeutlichen, dass das mechanische Beibringen von Leiterbahnstrukturen als Alternative zu den in der Anwendung dominanten photochemischen Verfahren die Fachwelt schon seit längerer Zeit beschäftigt und anregt. Trotzdem hat sich bis jetzt keines dieser Verfahren durchgesetzt. Gründe sind unter anderem die Folgenden:
- Praktisch sämtliche der vorstehend beschriebenen Verfahren bedingen, dass in einem Verfahrenschritt Leitermaterial oder Leitermaterialreste mechanisch von zwischen den Leiterbahnen liegenden Flächen entfernt werden. Dies ist aber nicht geeignet für sehr feine Leiterbahnstrukturen. Als Alternativen werden mindestens einer der vorgenannten Schriften das selektive Entfernen von Material von den Flächen mittels Laser-Ablation genannt. Als hochgradig sequentieller Prozess ist das aber nicht ökonomisch.
- Vakuum-Abscheidungen (Sputtern, CVD, Aufdampfen) sind sehr langsame und kostenintensive Prozesse. Auch das mechanische Einbringen von elastischer Leiterpaste (mit Rakel etc.) hat sich als für die Massenproduktion nur bedingt tauglich herausgestellt. Mit den vorgeschlagenen Ansätzen ist es kaum möglich, gleichzeitig sehr feine Leiterbahnstrukturen und Leiterbahnen mit einer verhältnismässig grossen Leitfähigkeit herzustellen. Die Leiterbahnen gemäss den Ansätzen sind alle entweder sehr dünn oder in der spezifischen Leitfähigkeit beschränkt (Leiterpaste...)
Der Erfindung stellt sich die Aufgabe, ein Verfahren zum Herstellen von elektrisch leitenden Strukturen unter Benutzung von Vertiefungen in einem Substrat zur Verfügung zu stellen. Dabei sollte das Verfahren ermöglichen, dass die Strukturen wie Leiterbahnen und Durchgangslöcher möglichst kleine laterale Abmessungen haben können. Im Vergleich zum Stand der Technik darf aber die Zuverlässigkeit und die Leistungsfähigkeit der Strukturen nicht kleiner werden. Bei Leiterbahnen ergibt sich daher die Forderung, dass sie im Vergleich zu bestehenden Systemen in Bezug zur Oberfläche weniger flache Querschnittsanteile, d.h. eine hinreichend grosse Tiefe im Substrat aufweisen sollten. Das Herstellungsverfahren sollte ökonomisch und mit auf vorhandener Technologie beruhenden Gerätschaften realisierbar sein.
Ein Verfahren mit diesen Eigenschaften wird von der Erfindung zur Verfügung gestellt, wie sie in den Patentansprüchen definiert ist.
Das Verfahren zeichnet sich im Wesentlichen dadurch aus, dass Vertiefungen für Leiterstrukturen beigebracht und galvanisch aufgefüllt werden. In einem anschliessenden Schritt wird ggf. Leitermaterial von den zwischen den Leiterbahnen liegenden Stellen entfernt. Galvanische Verfahren sind schnell und effizient. Die galvanisch aufgebrachten Leiterstrukturen können bspw. aus Kupfer sein; das Material der erhaltenen Strukturen weist eine hohe spezifische Leitfähigkeit auf. Trotzdem wurde das galvanische Auffüllen von Leiterbahnstrukturen bisher nie in Betracht gezogen. Ein wesentlicher Grund dafür ist in der Figur lb dargestellt. Die Figur zeigt die sog. „Lunker"-Bildung auf. Die Linien 41" zeigen den Verlauf der Oberfläche bei verschiedenen Mengen aufgetragenen Materials. Da sich das Leitermaterial 103" beim Galvanisieren auf das beschichtete Substrat 101" an Ecken bevorzugt und in Vertiefungen kaum anlagert, bildet sich eine Art Hohlraum („Lunker") 111', wenn das Verhältnis zwischen Breite und Tiefe der aufzufüllenden Vertiefung klein wird. Daher wurden Vertiefungen, bei denen das Aspektverhältnis mehr als 1:3, 1:2 oder gar 2:3 oder 1:1 oder mehr beträgt, bisher nicht für das galvanische Auffüllen in Betracht gezogen. Wenn die Strukturen zur Verhinderung der Lunker-Bildung aber sehr flach gewählt werden, werden der Miniaturisierung in unerwünschter Weise Grenzen gesetzt; auch ist es dann schwierig, in den Bereichen zwischen den Leiterstrukturen Leitermaterial abzutragen, ohne dass das Leitermaterial auch von den Leiterstrukturen selbst vollständig entfernt wird. Das Auffüllen von sehr flachen Strukturen gemäss dem Stand der Technik ist anhand der Figur la dargestellt. In der Figur ist eine typische Substratform 101' dargestellt, welche eine dünne Beschichtung aufweist, und auf welche eine Leiterschicht 103' aufgalvanisiert wurde. Die dargestellten Linien 41' zeigen den Verlauf der Oberfläche des Leitermaterials bei verschiedenen Mengen aufgetragenen Materials. Auch bei relativ grossen Schichtdicken sind Vertiefungen im Substrat auf der Oberfläche noch sichtbar.
Ein Ansatz für die Verhinderung der „Lunker"-Bildung ist das „puls-plating" oder das sog. „reverse-puls-plating"-Verfahren. Gemäss diesem letzteren Verfahren wird der Strom mehrmals umgepolt, was dazu führt, dass Material abwechselnd auf das Substrat aufgeschieden und wieder abgetragen wird. Damit kann im optimalen Fall eine „Lunker"-Bildung vermieden werden, wenn das Aspektverhältnis nicht allzu gross ist. Der apparative Aufwand und die einzusetzende Energie sind aber grosse Nachteile.
Die US-Patentschrift 6 211 071 befasst sich ohne konkrete Angaben mit dem üblichen galvanischen Auffüllen von Strukturen mit einer charakteristischen Grosse von 2 μm oder weniger zur Herstellung von integrierten Schaltungen. Es werden keine Aussagen darüber gemacht, ob „puls-plating" oder „reverse-pulse-plating" etc. verwendet wird. Zur Verhinderung der „Lunker"-Bildung wird dort vorgeschlagen, dass die Kanten der Vertiefungen abgeschrägt werden, womit ein grösseres Aspektverhältnis erreicht werden kann. Nachteilig ist aber unter anderem, dass durch die Abschrägungen doch wieder viel Fläche (Leiterbreite) beansprucht wird. Das Herstellen der Abschrägungen ist fertigungstechnisch nicht einfach, und wäre nur mit grossem Aufwand auf Leiterplatten zu übertragen. Ausserdem liegen die Dimensionen im Bereich von 0,1 μm. Dadurch dominiert in diesen „Nanostrukturen" bei elektrochemischen und chemischen Prozessen die Diffusion und nicht, wie bei MikroStrukturen, mit denen sich die Erfindung hauptsächlich befasst, die Konvektion (Strömung). Weiter muss der Wafer gemäss der Lehre dieses Dokuments nach dem Auffüllen chemisch-mechanisch planarisiert werden.
Dem erfindungsgemässen Verfahren liegt die Erkenntnis zu Grunde, dass es möglich ist, Vertiefungen auch mit steilen („senkrechten" bzw. im wesentlichen parallelen) Wänden, mit Aspektverhältnissen von 1:5 bis 5:1 oder mehr und mit Abmessungen von weniger als ca. 10 μm bis mehreren 100 μm galvanisch aufzufüllen. Die Erkenntnis, dass das galvanische Auffüllen von im Wesentlichen kanalförmigen, d.h. langgezogenen Vertiefungen mit solchen Aspektverhältnissen möglich ist, ist überraschend. Auch das Verhältnis zwischen Strukturtiefe und insgesamt beim Galvanisieren abgeschiedenem Material kann überraschend günstig sein. Eine wichtige Erkenntnis ist die Verwendung von Kupfer- oder anderen Elektrolyte, wie sie in der dekorativen Galvanik verwendet werden. Es hat sich dabei überraschenderweise herausgestellt, dass solche Elektrolyten in hervorragender Weise für das Auffüllen von lunkerfreien Vertiefungen zur Bildung von Leiterstrukturen geeignet sind.
In der dekorativen Galvanik soll durch galvanisches Beschichten mit meist möglichst geringen Herstellungskosten eine glänzende und häufig auch glatte Oberfläche erwirkt werden. Besonders dekorativ wirken bspw. Nickel, Chrom oder Silber. Häufig wird aber vor dem Aufbringen eines dieser Metalle Kupfer auf einer Oberfläche abgeschieden. Saure Kupferelektrolyte sind kostengünstig und haben hohe Abscheidungsgeschwindigkeiten. Durch geeignete organische Zusätze kann ausserdem der Effekt bewirkt werden, dass Kratzer etc. ausnivelliert werden. Die Erfindung macht sich diesen Effekt zu Nutze.
Das erfindungsgemässe Verfahren zeichnet sich im Wesentlichen dadurch aus, dass Vertiefungen in einem elektrisch isolierenden Substrat nach dem Beschichten mit einer ersten Leitfähigen Schicht („Seed Layer") vollständig galvanisch aufgefüllt bzw. lunkerfrei werden. Die Vertiefungen haben ein Aspektverhältnis von 1:5 bis 5:1, vorzugsweise zwischen 2;3 und 2,5:1 eine Breite von zwischen 5 μm und mehreren 100 μm, vorzugsweise zwischen 10 μm und 500 μm und bspw. zwischen 15 μm und 300 μm.
Gemäss einer ersten, bevorzugten Ausführungsform erfolgt das Aufbringen der ersten leitfähigen Schicht flächig auf die ganze mit der Leiterstruktur zu versehende Substratoberfläche. Das Auffüllen erfolgt dann, indem das ganze Substrat galvanisch mit Leitermaterial überwachsen wird, bis die Vertiefungen mit Leitermaterial aufgefüllt sind. Es lagert sich also auch an den zwischen den Leiterstrukturen liegenden Flächen Leitermaterial an. Nach dem Auffüllen erfolgt daher ein erneut nasschemisch bewirktes Abtragen von Leitermaterial, bis diese Flächen wieder frei von einer Leiterbeschichtung sind.
Gemäss einer Ausführungsform wird von einem Substrat ausgegangen, welches mit Hilfe einer geeigneten Form so gegossen oder gespritzt worden ist, dass die Vertiefungen beim Giessen oder Spritzen entstanden sind.
Das Substrat kann auch als Duroplast ausgebildet und an einer Form ausgehärtet worden sein, welche den Vertiefungen entsprechende Erhebungen besitzt.
Eine weitere Ausführungsform sieht vor, dass das Substrat ausgehend von einem Vorprodukt mit einer flachen Oberfläche erzeugt worden ist. Die Vertiefungen sind mit Laser-Ablation, durch (mechanisches) Fräsen oder Bohren mit einem MikroWerkzeug, durch platisches Verformen („Prägen") etc. beigebracht.
Der jeweilige Vertiefungs-Formungs-Schritt kann von einem nasschemischen Nachreinigungsschritt oder von einem Plasma-Reinigungsschritt gefolgt worden sein.
Eine weitere Möglichkeit besteht darin, dass die Vertiefungen photochemisch, konventionell oder mit einem LIGA (Rönten-Lithografie, Galvanik und Abformung) -Verfahren (o.a.) etc. beigebracht sind. Die Vertiefungen können auch mittels Plasma-Ablation, mit Hilfe einer geeigneten Maske oder Schutzschicht erzeugt worden sein. Die Leiterstrukturen, die durch Auffüllen von Vertiefungen erzeugt worden sind, können verschiedene Funktionen erfüllen. Sie können als konventionelle Leiterbahnen oder Kontaktierungen zwischen verschiedenen Leiterschichten in elektrischen Verbindungselementen (Leiterplatten, HDIs etc.) dienen. Sie können auch Kontaktflächen bilden, als Impedanzen fungieren oder der Erzeugung von bestimmten elektrischen und/oder magnetischen Feldern dienen etc.
Damit die zwischen den Leiterstrukturen befindlichen Oberflächenabschnitte frei von Leitermaterial sind, wird anschliessend an das Auffüllen der Vertiefungen Leitermaterial wieder entfernt. Das geschieht vorzugsweise erneut nasschemisch in an sich bekannter Art. Es ist eine wesentliche Errungenschaft der Erfindung, dass es möglich ist, dass die abzutragenden Leitermaterialschichten - im Kontext dieser Beschreibung ist die Rede von der , Restschicht-Dicke' - dünn sind im Vergleich zu den Abmessungen der Strukturen. Dies macht das galvanische Auffüllen und auch den Abtragschritt kostengünstig und im Vergleich zum Stand der Technik umweltfreundlicher.
Es hat sich gezeigt, dass gemäss einer Ausführungsform der Erfindung eine Restschichtdicke von zwischen 2 und 30 μm oder sogar zwischen 2 und 10 μm erreicht werden kann, wenn die Tiefe und Breite der aufgefüllten Strukturen sich im Bereich 20 bis 50 μm bewegt, wobei nach dem Galvanik-Schritt die Oberfläche im Wesentlichen eben bzw. sogar spiegelglatt ist - ein sehr erstaunliches Resultat.
Das Aspektverhältnis (das Verhältnis von Tiefe zu Breite) liegt wie erwähnt zwischen 1:5 und 5:1, vorzugsweise zwischen 1:2 und 3:1, besonders bevorzugt zwischen 2:3 und 2,5:1 für einige Anwendungen bei mindestens 1:1 oder bei mindestens 3:2. Das erfindungsgemässe Verfahren ist verblüffend einfach und sehr rasch und damit ökonomisch. Zusätzlich wirkt sich auf die Attraktivität des Verfahrens die Tatsache positiv aus, dass saure Kupferelektrolytlösungen für (dekorativ-)galvanische Anwendungen auf dem Markt kostengünstig als Massenprodukt erhältlich sind.
Es sei hier noch kurz festgehalten, dass gemäss einer bevorzugten und wichtigen Ausführungsform für das galvanische Auffüllen der Vertiefungen ein Kupferelektrolyt aus der dekorativen Galvanik mit entsprechenden Zusätzen verwendet wird. Selbstverständlich ist das Verfahren aber auch anwendbar mit anderen Elektrolyten aus der Beschichtungstechnik, welche Zusätze enthalten, die glättend bzw. einebnend wirken.
Die Erfindung erlaubt eine einfache Optimierung von Leiterbahn-Querschnitten in elektrischen Verbindungselementen. Die Leiterbahnen können bspw. einen im Wesentlichen rechteckigen Querschnitt aufweisen, welcher dabei aber ein im Vergleich zum Stand der Technik wesentlich günstigeres Aspektverhältnis besitzt.
Im Gegensatz zu Leiterplatten gemäss dem Stand der Technik erlaubt die Erfindung auch ohne Weiteres Leiterbahnen unterschiedlicher Dicke zu erzeugen. Es können bspw. Leistungsleiterbahnen und Signalleiterbahnen auf derselben Leiterplatte und in einem Verarbeitungsschritt hergestellt werden.
Der Elektrolyt ist eine wässrige Lösung und besitzt zumindest drei Gruppen von Komponenten:
A. Ein Übergangsmetall- oder Edelmetallsalz, bspw. ein Kupfersulfat, Kupfer- Fluoroborat, Kupferazetat, Kupfernitrat, Kupferzyanid, etc. B. Säure, bspw. Schwefelsäure, eine Sulfonsäure, Fluoroborsäure, Sulfaminsäure, Salzsäure etc.
C. Organische Zusätze wie bspw. schwefelhaltige aliphatische Propansulfonsäure- Derivate, Thioharnstoff und -derivate, Dithioalkylsäurederivate, Orthophosphorsäure, Thiophosphorsäureester, aromatische Thioverbindungen, Gelatine, Molasse, Phenazoniumderivate, Polyalkylenglykoläther, Formaldehyd, Dithiocarbonate, Mercaptoverbindungen, Dithiocarbamylverbindungen, B enzothiazolyl Verbindungen, Ethylenaminverbindungen, Methylendisulf id- verbindungen, Bernsteinsäureverbindungen, Sulfobernsteinsäureverbindungen.
Der Elektrolyt kann ferner aufweisen: Puffermittel, ein Alkali- oder Erdalkalisalz (bspw. NaCl), und/oder weitere organische oder anorganische Zusätze.
Im Folgenden werden noch Ausführungsbeispiele der Erfindung anhand von Zeichnungen genauer beschrieben. In den Zeichnungen zeigen:
die Figuren 2a, 2b und 3 eine sehr schematische Darstellung des erfindungsgemässen Vorgehens, anhand eines Querschnitts senkrecht zur
Substratoberfläche,
Figur 4 schematisch eine Draufsicht auf einen entlang einer horizontalen Ebene geschnittenen Behälter zur Ausführung des galvanischen Prozessschrittes als Batch-Prozess,
- Figuren 4a und 4b Details zu Figur 4, Figur 4c einen vertikalen Schnitt durch die Anordnung der Figur 4,
Figur 5 sehr schematisch ein Beispiel für eine Anordnung zur Durchführung des galvanischen Beschichtens/Auffüllens als kontinuierlicher Prozess,
Figur 6 ein Schema für den Elektrolytkreislauf gemäss einer speziellen Variante,
die Figuren 7 bis 10 schematisch eine Auswahl von Methoden zum Beibringen von Vertiefungen in elektrisch isolierenden Platten,
Figuren 11a, 11b und 11c Schnitte durch einen Bereich einer Leiterplatte während verschiedenen Stadien im Herstellungsprozess,
- Figuren 12a, 12b und 12c Schnitte durch einen Bereich einer Ausführungsform des erfindungsgemässen elektrischen Verbindungselements während verschiedenen Stadien der Herstellung,
Figuren 13a, 13b und 13c Schnitte durch einen Bereich einer weiteren Ausführungsform der erfindungsgemässen elektrischen Verbindungselements während verschiedenen Stadien der Herstellung.
In den Figuren 2a und 2b ist ein Substrat 101 mit Vertiefungen dargestellt, die gemäss dem Ausführungsbeispiel der Erfindung aufgefüllt werden. In einem ersten Schritt wird auf das Substrat 101 eine Beschichtung mit einer dünnen Leiterschicht aufgebracht. „Dünn" bedeutet in diesem Zusammenhang eine im Vergleich mit den charakteristischen Abmessungen der Vertiefungen kleine Dicke, bspw. ca. 50-500 nm, 100-300 nm, 150-250 nm etc., also bspw. zwischen einem tausendstel und einigen hundertstel der Breite einer typischen Vertiefung. Das Aufbringen kann beispielsweise in einer Vakuumkammer mittels Sputtern geschehen. Auch andere Methoden wie Chemical Vapour Deposition (CVD), thermisches Aufdampfen, anodisches Aufdampfen, einfaches, nasschemisches Abscheiden oder weitere chemische oder physikalische Methoden sind denkbar. Als Beschichtungsmaterial wird vorzugsweise Kupfer verwendet, aber auch andere Leitermaterialien wie Silber, Chrom, Titan, etc. sind möglich. Bei bestimmten Polymermaterialien kann direkt Kupfer aufgebracht werden, ohne dass Probleme mit der Haftfestigkeit auftreten. In anderen Fällen müssen zuerst sogenannte Haftschichten aus Chrom, Titan oder Wolfram abgeschieden werden. In einem zweiten Schritt wird üblicherweise Kupfer aufgebracht. In einem solchen Fall setzt . sich die dünne Leiterschicht also aus zwei oder eventuell auch mehr metallischen Schichten zusammen.
Anschliessend werden die Vertiefungen galvanisch aufgefüllt. Die Linien 41 stellen dabei die Oberfläche der Leiterschicht 103 während verschiedenen Stadien des Galvanisierens dar. Wie aus der Figur deutlich hervorgeht, wird sehr rasch eine flache Oberfläche erreicht. Die gestrichelte Linie in den Figuren stellen die Oberflächenebene des Substrats dar. Die Grossen b und t stehen für Breite respektive Tiefe der Vertiefung. Neben den in den Figuren dargestellten, näherungsweise rechteckigen bzw. U-förmigen Querschnitten sind auch beliebige andere, mit einem Prägestempel beibringbare Querschnitte für die Vertiefungen denkbar.
Auch in den Figuren eingezeichnet ist die Restschichtdicke r, d.h. die Dicke des aufgetragenen Materials an den Stellen der Oberfläche, an denen das End- oder Zwischenprodukt frei von Leitermaterial sein soll. Es hat sich gezeigt, dass sich je nach Elektrolyt und Galvanikverfahren die Restschichtdicke im Idealfall auf zwischen 10 μm und 30 μm, zwischen 10 μm und 20 μm oder sogar zwischen 10 μm und 15 μm halten lässt. Dies gilt in einem breiten Bereich von Abmessungen der Vertiefungen von zwischen 20 μm und 50 μm, praktisch unabhängig von der Grosse der Vertiefungen. Häufig lässt sich die Bedingung r<t, meist auch r<2t problemlos erfüllen.
Beim Auffüllen wird für den Galvanik, d.h. Elektroplattierungsprozess bspw. kein „Reverse Pulse Plating" verwendet, d.h. die Polung wird beim Galvanisierungsprozess nicht oder bspw. höchstens zweimal umgekehrt. Als Materialien kommen Kupfer, aber prinzipiell auch andere Leitermaterialen in Frage, bspw. Silber. Auf den Elektroplattierschritt wird nachfolgend noch näher eingegangen. Nach dem Bearbeitungsschritt weist die Substratschicht eine die Vertiefungen füllende und darüber hinaus auch das ganze Substrat flächig bedeckende Plattierung auf.
In einem weiteren Schritt gemäss Figur 3 wird die Plattierung so lange abgetragen, bis das Leitermaterial 103' nur noch and den Stellen vorhanden ist, an denen es vorgesehen ist, also bspw. in Vertiefungen für Leiterbahnen, Durchgangslöchern und an Kontaktierungsstellen. Das Abtragen kann nasschemisch durch Ätzen erfolgen. Dies kann an sich bekannter Art, bspw. im Chemikalienbad oder durch Besprühen mit einer Ätzlösung geschehen. Alternativ zum Ätzen sind aber auch andere Abtragmethoden verwendbar, bspw. mechanische Abtragmethoden wie Feinschleifen-„lappen" oder weitere chemische oder physikalische Abtragmethoden.
Das Galvanisieren oder Elektroplattieren mit Kupfer gemäss dem hier beschriebenen Ausführungsbeispiel der Erfindung kann in einer Vorrichtung gemäss den Figuren 4 und 4c durchgeführt werden. An dieser Stelle wird ein Batch-Prozess beschrieben, wo eine Probe in eine Elektrolytzelle eingebracht, bearbeitet und anschliessend aus der Zelle entfernt wird. Die Figur 4 schematisiert die Draufsicht auf eine Vorrichtung zum Galvanisieren in einer Vertikalanordnung. Die Figur 4c zeigt einen Schnitt entlang der Linie C-C der Figur 4. Die Vorrichtung weist einen Behälter 51 auf, in welchem peripher zwei Anodenstangen 53 und zentral eine Kathodenstange 55 angebracht sind. Die Kathodenstange dient zur Halterung und Kontaktierung einer in der Figur 4a in Frontansicht und in verkleinertem Massstab dargestellten Stahlplatte 56 mit einer Öffnung 56a. Die Öffnung 56a ist mit einer Spannvorrichtung 56b versehen, welche der Halterung des beschichteten Substrats dient. Weiter sind ein Diaphragma 57 und eine Blende 59 vorgesehen. Das Diaphragma 57 dient dazu, dass kein Anodenschlamm 60 in den die Kathode umgebenden Elektrolyten gerät. Die Blende dient der lateral begrenzten Abschirmung von Strömungen oder von elektrischen Feldern (siehe Figur 4b). Weiter sind als perforierte dielektrische Röhren ausgebildete Mittel 61 vorgesehen, durch welche die für jeden sauren Kupferelektrolyten notwendige Lufteinblasung erfolgt. Zusätzlich sind noch nicht gezeichnete Pump- und Filtermittel vorhanden, durch welche der Elektrolyt abgeführt, gefiltert und wieder dem Behälter zugeführt wird. Die durch diese Mittel bewirkte Elektrolytumwälzung beträgt bspw. 3 bis 5 Mal das Elektrolytvolumen pro Stunde.
Wesentlich dafür, dass im galvanischen Verfahrensschritt auch Vertiefungen „Lunker"-frei aufgefüllt werden, welche ein wie vorstehend erläutert relativ grosses Aspektverhältnis haben, ist die Zusammensetzung des Elektrolyten.
Es hat sich gezeigt, dass Verfahren der konventionellen Galvanotechnik für dekorative Zwecke - mit entsprechenden Anpassungen - zu diesem Zweck verwendet werden können. Solche Verfahren wurden bisher nicht für die
Verwendung in der Leiterplattentechnik (bzw. zur Anwendung für elektrische Verbindungselemente generell) in Betracht gezogen. Sie sind bisher ausschliesslich dazu verwendet worden, Oberflächen Glanz zu verleihen (dekorativ). Für das Aufwachsen von Material auf Oberflächen mit Vertiefungen, generell von strukturierten Oberflächen oder ganz allgemein für die funktioneile Galvanotechnik wurden sie bisher nicht in Betracht gezogen.
Der Elektrolyt besitzt gemäss einer ersten Ausführungsform folgende Komponenten: Schwefelsäure (H2SO4): 10-200 g/L Kupfersulfat (CuSO4 x 5 H2O) : 50-500 g/L Natriumchlorid (NaCl): 10-250 mg/L, sowie die organischen Zusätze:
HSO C-WL Grundglanz der Firma HSO in Solingen, Deutschland: 0,5-5 mL/L HSO C-WL Glanzträger: 0,5-5 mL/L HSO C-WL Glanzzusatz 0,05-2 mL/L
Besonders vorteilhaft sind die Ergebnisse mit folgenden Parametern:
Schwefelsäure 45-70 g/L, Kupfersulfat 200-230 g/L, Natriumchlorid 100-190 mg/L, HSO C-WL Grundglanz 2,2-4,2 mL/L, HSO C-WL Glanzträger 1,6-2,8 mL/L, HSO C-WL Glanzzusatz 0,15-0,9 mL/L.
Optimale Resultate ergeben sich mit 45-60g/L Schwefelsäure, 210-230 g/L Kupfersulfat, 140-170 mg/L Natriumchlorid, 2,6-3,8 mL/L HSO C-WL Grundglanz, 1 ,7-2,5 mL/L HSO C-WL Glanzträger und 0,2-0,6 mL/L HSO C-WL Glanzzusatz. Gemäss einer zweiten Ausführungsform werden für die anorganischen Komponenten dieselben Zusammensetzungen verwendet wie für die erste Ausführungsform: Schwefelsäure (H2SO4): 10-200 g/L, vorzugsweise 45-70 g/L und bspw. 45-60 g/L Kupfersulfat (CuSO4 x 5 H2O): 50-500 g/L, vorzugsweise 200-230 g/L und bspw. 210-230 g/L
Natriumchlorid (NaCl): 10-250 mg/L, vorzugsweise 100-190 mg/L und bspw. 140-
170 mg/L. Die organischen Komponenten werden aber im (konventionell dekorativ galvanotechnischen) HSO C-OF-Verfahren der Fa. Schmidt in Solingen (DE) bereitgestellt.
Eine dritte Ausführungsform:
- Kupfersulfat (CuSO4 x 5 H2O): 50-500 g/L, vorzugsweise 200-230 g/L und bspw. 210-230 g/L.
- Schwefelsäure (H2SO4): 10-200 g/L, vorzugsweise 45-70 g/L und bspw. 50- 60 g/L
- 50-100 mg/L, vorzugsweise 75-90 mg/L Chloridionen
Organische Komponenten: Novostar-ER der Firma Enthone OMI in Deutschland - Ansatzlösung 1-6 mL/L, vorzugsweise 1,5-5 mL/L und bspw. 2-4,5 mL/L; Einebner 0,05-1,0 mL/L vorzugsweise 0,1-0,7 mL/L und bspw. 0,2-0,5 mL/L, Glanzträger 0,05-1,0 mL/L vorzugsweise 0,2-1,0 mL/L und bspw. 0,3-0,8 mL/L.
Ein viertes Ausführungsbeispiel:
Verwendet wird das Verfahren „Copper Gleam BL" der weltweit tätigen Firma Shipley. (Hauptquartier in Marlborough, MA 01752 , U.S.A.):
Kupfersulfat: 50-500 g/L, vorzugsweise 170-210 g/L, bspw. 190-205 g/L, Schwefelsäufre: 10-200 g/L, vorzugsweise 30-80 g/L, bspw. 30-50 g/L,
Chloridionen: 50-150 mg/L, vorzugsweise 70-120 mg/L, bspw. 80-100 mg/L.
Organische Komponenten:
Carrier Copper Gleam BL: 1-10 mL/L, vorzugsweise 2,5-5,0 mL/L, bspw. 2,8- 4,0 mL/L.
Leveller Copper Gleam BL: 1-10 mL/L, vorzugsweise 1,5 mL/L, bspw. 1,5- 3,0 mL/L.
Folgender Verfahrensablauf kann verwendet werden:
1. Reinigen in einer sauren Lösung. 2. Spülen in deionisiertem Wasser
3. Dekapieren in einer sauren Lösung (bspw. in Schwefelsäure)
4. Galvanischer Aufbau in einem Kupferelektrolyten,
5. Spülen in deionisiertem Wasser
6. Trocknen.
Folgender Ablauf kann verwendet werden, um einen Kupferelektrolyten anzusetzen:
1. Eine einwandfrei gereinigte Elektrolytwanne wird auf bis zu 70% des Endvolumens mit deionisiertem Wasser gefüllt.
2. Anorganische Salze wie Kupfersulfat werden beigegeben und rückstandslos gelöst. Alternativ kann auch eine hochkonzentierte Lösung der Salze verwendet werden. Beim Kupfersulfat kann bspw. eine Lösung von 300g/L Kupfersulfat verwendet werden.
3. Vorsichtiges Zugeben der Schwefelsäure und Salzsäure oder des Natriumchlorids unter starkem Rühren und anschliessendem Abkühlen der Lösung auf Raumtemperatur.
4. Nach Abkühlung auf Raumtemperatur kann auf 100% des Gesamtvolumens mit deionisiertem Wasser aufgefüllt werden. Nach ausgiebigem Durchmischen des Elektrolyten kann eine Analyse der anorganischen Komponenten (Cu, Schwefelsäure, Chlorid) durchgeführt werden. 5. Einarbeiten des Elektrolyten bei einer Stromdichte von 1-2 A/dm2 während einigen Stunden.
6. Zugabe der erforderlichen Mengen der organischen Zusatzstoffe und erneutes Einarbeiten des Elektrolyten bei 1-2 A/dm2 während einigen Stunden.
7. Analyse der organischen Zusatzstoffe über entsprechende Methoden und ggf. Ergänzung der fehlenden Mengen.
8. Der Elektrolyt ist nun einsatzbereit.
In der Figur 5 ist noch eine Vorrichtung zur Durchführung des Ausführungsbeispiels des erfindungsgemässen galvanischen Auffüllens als kontinuierlicher Prozess dargestellt. Ganz schematisch gezeigt ist eine Horizontalanordnung. Es sind aber auch, insbesondere in grossen Anlagen, kompliziertere Anordnungen mit Umlenkrollen etc. denkbar. In dieser Ausführungsform als kontinuierlicher Prozess ist keine Halterung des beschichteten Substrats nötig. Das als Kathode fungierende Substrat 1 (mit Beschichtung) ist bspw. wie vorstehend beschrieben als biegbare Folie ausgebildet und wird durch Rollen gespannt. Es wird bspw. während des ganzen Prozesses bewegt und in horizontaler Richtung durch den Elektrolytbehälter gezogen. Die Anoden 53' sind oberhalb und unterhalb oder beidseitig des Substrates angebracht. Die Vorrichtung weist Lufteinströmmittel und je nach dem ebenfalls Diaphragmen und Blenden auf, welche hier nicht noch einmal beschrieben werden sollen. Zusätzlich sind nicht gezeichnete Düsen zur ständigen Erzeugung einer Elektrolytströmung vorgesehen. Durch diese Strömung - in der Figur durch Pfeile symbolisiert - wird verhindert, dass der Elektrolyt mit der Zeit in der Nähe der Kathode lokal verarmt.
Ein Schema einer Variante zur Ausführung des erfindungsgemässen Verfahrens ist in der Figur 6 aufgezeigt. In dieser Variante erfolgt der Kupferabscheidungsprozess auf dem beschichteten Substrat in einer Elektrolysezelle 51", welche von einem Behälter 63" getrennt ist, in welchem Kupfer vom festen Zustand in den Elektrolyt in Lösung gebracht wird. Es erfolgt dabei eine ständige Umwälzung von Elektrolyt, wobei verarmter Elektrolyt von der Elektrolyse'zelle 51" in den Behälter 63" und mit Kupfer angereicherter Elektrolyt vom Behälter in die Elektrolysezelle transportiert wird.
Zum Erzeugen der bspw. kanalförmigen Vertiefungen für die Leiterstrukturen gibt es viele bekannte und neue Möglichkeiten. Anhand der Figuren 7 bis 10 ist eine Auswahl aus den verschiedenen Möglichkeiten schematisch dargestellt.
Das Substrat 1 der Figur 7 wird durch einen Prägeschritt durch ein Prägewerkzeug 21 plastisch verformt, so dass die Vertiefungen entstehen. Es hat sich gezeigt, dass Thermoplaste und auch Duroplaste existieren, welche sich in hervorragender Weise für die Prägung von Leiterplatten-Substraten eignen. Beispiele für geeignete, piatisch verformbare Materialien sind Flüssigkristall-Polymere (Liquid Crystal Polymers, LCPs). Weitere Möglichkeiten sind Polysulfone, Epoxidharze, die über der Glasumwandlungstemperatur verformbar sind, gewisse Polyester (PEEK), Polycarbonate etc. Der Prägeschritt kann in einer Vakuumkammer oder auch in einer sauerstoffhaltigen Atmosphäre oder bspw. unter Schutzgas durchgeführt werden. Gemäss Figur 8 kann das Substrat auch durch Spritzgiessen in Formen 23, 25 hergestellt werden, welche Erhebungen aufweisen. In der Figur ist ein Einspritzkanal 27 schematisch dargestellt; die Luft kann durch die Trennebene 29 abziehen.
Durch Figur 9 wird angedeutet, dass die Vertiefungen in Substrat 1 auch durch Laser- Ablation hergestellt werden können. Eine Laserlichtquelle 31 ist in der Figur sehr schematisch angedeutet.
Gemäss Figur 10 wird das Substrat in einem ersten Schritt mit einer strukturierten Resist-Schicht 33 belegt. Die Strukturierung erfolgt bspw. auf konventionelle Weise. Anschliessend werden die Vertiefungen nasschemisch oder durch Ätzen beigebracht.
Das erfindungsgemässe Verfahren ist insbesondere zur Herstellung feiner Strukturen mit hohem Aspektverhältnissen zwischen 1:5 und 3:1 oder > 2:3 geeignet, da die Tiefe der Kanäle auch durch die Dicke des verwendeten Dielektrikums begrenzt wird. Da die Dicke bspw. im Bereich von 10 - 200 Mikrometer liegt, haben die Leiterkanäle üblicherweise Breiten zwischen 5 oder 10 und maximal einigen 100 Mikrometern. In Leiterplattenanwendungen sind somit speziell feinste Leiterzüge sehr einfach und ökonomisch herzustellen. In praktisch allen Anwendungen sind jedoch auch grössere mit Metall belegte Flächen notwendig. So sind z.B. die Anschlussflächen für die auf die Leiterplatte zu lötenden Komponenten meist relativ gross und auch die Stromversorgungsleiter (Vcc und GND) müssen oftmals flächig ausgeführt werden. Diese Flächen würden nach dem Galvanisieren eine zu geringe Kupferschichtdicke aufweisen und nach dem Abdünnen des Kupfers würde in diesen flächigen Bereichen das Kupfer weggeätzt werden. Die Figuren 11a, 11b und 11 c zeigen dies schematisch auf. Dabei zeigt die Figur 12 a ein Substrat 201 nach dem Prägeschritt. In der Figur 12b ist dasselbe Substrat dargestellt, wobei es nach dem Beschichtungs- und dem Elektroplattierschritt mit einer Kupferschicht 203 versehen ist. Nach dem Zurückätzen bleibt gemäss Figur 12c nur in der Nähe von Stufen sowie in den Vertiefungen Kupfer 203' zurück.
Der Prägeschritt kann alternativ zu gegeneinander pressen von zwei Prägestempeln auch durch das Prägen über rotierende Rollen („Rollenprägung") bewerkstelligt werden.
Der Nachreinigungs- oder Nachbehandlungsschritt erfolgt bspw. mit Plasma-Ätzen. Alternativ dazu wäre auch ein nasschemischer Prozess denkbar.
Bislang wurden zum galvanischen Auffüllen mit Leitermaterial nur flache Strukturen in Betracht gezogen. Dies ist unter anderem darin begründet, dass sich beim Galvanisieren das Material naturgemäss dort anlagert, wo die elektrischen Felder gross sind, also bevorzugt an Ecken und Kanten. Das hier zu beschreibende Ausführungsbeispiel der Erfindung beruht aber darauf, dass Leiterbahnen vorgeformt und aufgefüllt werden, die einen Querschnitt besitzen, bei welchem das Aspektverhältnis als das Verhältnis von Tiefe zu Breite mindestens 1:2 und beispielsweise annähernd 1:1 oder mehr beträgt.
Um diese grossflächigen Strukturen mit dem erfindungsgemässen Verfahren herstellen zu können, kann man verschiedene konstruktive Massnahmen treffen:
Die als Kontaktfläche auszubildende Fläche ist in feine Strukturen aufgerastert. Dies kann z.B. durch parallel verlaufende oder sich kreuzende feine Kanäle mit einem für das erfindungsgemässen Verfahren optimalen Aspektverhältnis bewerkstelligt werden. In einem solchen Falle können sehr gut Stromversorgungsebenen oder auch Schirmebenen hergestellt werden, da diese auch in konventionellen Anwendungen meist aufgerastert ausgeführt werden. Sollen jedoch Anschlussflächen zum Löten hergestellt werden, so würden die gerasterten Flächen keine gute Lötqualität erlauben und es muss das Verfahren so abgewandelt werden, dass geschlossene Lötflächen gebildet werden können.
Eine Möglichkeit ist in den Figuren 12a, 12b und 12c dargestellt, wo analog zu den Figuren 11a bis 11c ein elektrisches Verbindungselement nach dem Prägeschritt, nach dem Elektroplattierschritt bzw. nach dem Zurückätzen dargestellt ist. Sie besteht darin, die flächigen Bereiche mit sehr feinen, dem Substrat 301 während des Prägeschritts beigebrachten Strukturen 301a aufzurastern. Diese Strukturen weisen Vertiefungen und dazwischen liegende Erhebungen auf. Die Tiefe dieser Strukturen, d.h. der Vertiefungen liegt bspw. unter T/2, wenn T die Tiefe der kanalförmigen Vertiefungen für Leiterbahnen darstellt. Dies führt zu einer künstlichen Verdickung des Kupfers in diesen Feinstrasterzonen und nach dem Abdünnen des Kupfers verbleibt eine geschlossene Restschicht 303a'. Die Rasterung kann in vielfältigster Weise erfolgen, z.B. parallele Leiterzüge, sich kreuzende Leiterzüge etc.
Dies Effekt kann auch erreicht werden, indem man ein Prägewerkzeug herstellt, das neben den feinen Strukturen mit Vertiefungen und dazwischen liegenden Erhebungen auch grössere, flächige Strukturen beinhaltet. Ein entsprechendes elektrisches Verbindungselement ist in den Figuren 13a, 13b und 13c während verschiedenen Stadien der Herstellung dargestellt. Beim Aufgalvanisieren werden die feinen Strukturen schnell aufgefüllt und anschliessend werden die flächenhaften Strukturen aufgalvanisiert. Dies ergibt in der Summe eine leicht dickere Kupferschicht in diesen flächigen Bereichen und nach dem Abdünnen des Kupfers verbleibt eine geschlossene Restschicht 403a', d.h. die auch Erhebungen sind nach dem Rückätzschritt noch mit Kupfer bedeckt. Das Aufrastern der flächigen Bereiche für Lötflächen hat auch den Vorteil, dass die Kupferschicht auf dem Dielektrikum mechanisch fest verankert wird, wodurch die Haftfestigkeit der Lötflächen stark erhöht werden kann.
Die Ausführungsbeispiele, anhand denen die Erfindung vorstehend erläutert wurde, beschränken sich auf die Herstellung von Leiterplatten. Bei Kenntnis der Erfindung wird der Fachmann ohne Weiteres erkennen, dass die Erfindung ebensogut zur Herstellung anderer elektrischer Verbindungselemente geeignet ist.
Weiter wurde bei der vorstehenden Beschreibung der Einfachheit halber davon ausgegangen, dass das Produkt des Verfahrens ein fertiges Verbindungselement ist. Der Fachmann wird natürlich ohne Weiteres Erkennen, dass zusätzlich zu den vorstehend beschriebenen Schritten auch noch weitere Bearbeitungsschritte zur Fertigstellung eines elektrischen Verbindungselementes unternommen werden können. Weiter ist das Verfahren auch für die Herstellung von Halbzeugen zur Weiterverarbeitung zu einem Verbindungselement geeignet. Ein solches Halbzeug kann bspw. mit anderen Bauteilen zu einem mehrlagigen elektrischen Verbindungselement verarbeitet werden.
Mit dem erfindungsgemässen Verfahren herstellbare elektrische Verbindungselemente können eine Vielzahl von möglichen Ausprägungen haben und sind generell in Gebieten verwendbar, in denen elektrische Verbindungselemente zum Einsatz kommen. Nebst herkömmlichen Verwendungen, bei denen die Leiterplatte mit miteinander elektrisch gekoppelten Elementen bestückt wird, eignet sich ein erfindungsgemässes Verbindungselement natürlich in hervorragender Weise für Anwendungen, bei der die Miniaturisierung weit fortgeschritten ist. Weiter sei auch auf Verwendungen verwiesen bei denen die Strombelastbarkeit der Leiterbahnen wesentlich ist. Solche Verwendungen werden dadurch begünstigt, dass wie vorstehend beschrieben, ein erfindungsgemässes Verbindungselement Bahnen mit einem speziell günstigen Querschnitt aufweisen können.
Eine wesentliche Erkenntnis der Erfindung ist die Möglichkeit des galvanischen Auffüllens von (,,Mikro-„) Strukturen mit Breiten im Bereich zwischen ca. 10 μm und 100 μm, in einigen Fällen auch von deutlich breiteren Strukturen. Je nach Anforderungen an das Aspektverhältnis und an die Restschichtdicke lässt sich das erfindungsgemässe Verfahren auch mit Verfahrensschritten ergänzen, welche auf an sich bekannten Methoden zur Beschichtung beruhen. Die Erfindung schliesst Verfahren mit ein, welche einen Verfahrensschritt oder Teilschritt beinhalten, der a) auf konventioneller Leiterplattengalvanik b) auf pulse-plating oder reverse-pulse-plating, oder c) auf einem sonstigen konventionellen Galvanikverfahren beruht.
Unzählige weitere, auf dem Erfindungsgedanken beruhende Ausführungsformen sind denkbar. Insbesondere sind die vorstehend aufgeführten Elektrolyt-Lösungen lediglich Beispiele. Es sind viele weitere Elektrolyt-Lösungen aus dem Stand der Technik bekannt.

Claims

PATENTANSPRUCHE
1. Verfahren zum Herstellen von elektrisch leitenden Strukturen, wobei ein elektrisch isolierendes Substrat (1) erzeugt oder vorbereitet wird, welches eine Oberfläche mit Vertiefungen an den Stellen aufweist, an denen die Strukturen entstehen sollen, wobei mindestens einige Vertiefungen senkrecht zu einer Oberfläche des
Substrats einen Querschnitt aufweisen, in dem das Aspektverhältnis, nämlich das Verhältnis zwischen Tiefe (t) und Breite (b) der Strukturen zwischen 1:5 und 5:1 beträgt, wobei die Substratoberfläche mindestens an den Stellen, an denen es
Vertiefungen aufweist, mit einer elektrisch leitenden Schicht versehen wird, welche dünn ist im Vergleich zu den charakteristischen Abmessungen der
Vertiefungen, und wobei anschliessend die Oberfläche des Substrats so lange galvanisiert wird, bis die Vertiefungen aufgefüllt sind und eine im Wesentlichen ebene Oberfläche entstanden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dünne, elektrisch leitende Schicht im Wesentlichen auf einer ganzen Oberfläche des Substrats aufgebracht wird, und wobei anschliessend an das Galvanisieren des Substrats Leitermaterial so lange abgetragen wird, bis diejenigen zwischen den
Leiterstrukturen liegenden Stellen des Substrats frei von einer Metallbeschichtung sind, die keine leitende Oberfläche aufweisen sollen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass das Abtragen nasschemisch erfolgt.
4. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Vertiefungen, einen senkrecht zu einer Oberfläche des Substrats einen Querschnitt aufweisen, in dem das Aspektverhältnis, nämlich das Verhältnis zwischen Tiefe (t) und Breite (b) der Strukturen mindestens 1:1 und bspw. mindestens 3:2 sowie höchstens 5:1 beträgt.
5. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Strukturen mit Vertiefungen mit einer Breite (b) im Bereich zwischen ca. 10 μm und 100 μm aufweisen.
6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zum Galvanisieren verwendete Elektrolyt Wasser sowie mindestens die drei folgenden Komponenten enthält:
- ein Übergangsmetall- oder Edelmetallsalz, bspw. ein Kupfersulfat, Kupfer- Fluoroborat, Kupferazetat, Kupfernitrat, Kupferzyanid
Säure, bspw. Schwefelsäure, eine Sulfonsäure, Fluoroborsäure, Sulfaminsäure, Salzsäure
Organische Zusätze . schwefelhaltige aliphatische Propansulfonsäure- Derivate, Thioharnstoff und -derivate, Dithioalkylsäurederivate, Orthophosphorsäure, Thiophosphorsäureester, aromatische
Thioverbindungen, Gelatine, Molasse, Phenazoniumderivate,
Polyalkylenglykoläther, Formaldehyd, Dithiocarbonate, Mercapto- verbindungen, Dithiocarbamylverbindungen, Benzothiazolylverbindungen, Ethylenaminverbindungen, Methylendisulfidverbindungen, Bernsteinsäure- verbindungen, Sulfobernsteinsäureverbindungen oder andere organische Verbindungen.
7. Verfahren nach Anspruch 6 dadurch gekennzeichnet, dass der Elektrolyt 10- 200 g/L Schwefelsäure, 50-500 g/L Kupfersulfat und 10-250 mg/L Natriumchlorid sowie organische Zusätze aufweist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Elektrolyt 20- 100 g/L und vorzugsweise 45-70 g/L Schwefelsäure, 180-280 g/L und vorzugsweise 200-230 g/L Kupfersulfat sowie 100-190 mg/L und vorzugsweise 140-170 mg/L Natriumchlorid aufweist.
9. Halbzeug zur Verwendung als Bauteil eines elektrischen Verbindungselementes oder elektrisches Verbindungselement, hergestellt mit dem Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass sie ein isolierendes Substrat (101) mit Vertiefungen aufweist, wobei mindestens einige der Vertiefungen einen zu einer Oberfläche der isolierenden Schicht senkrechten Querschnitt aufweisen, in welchem sie eine an der breitesten Stelle gemessene Breite (b) von zwischen 0,5 μm und 100 μm und ein Aspektverhältnis, nämlich ein Verhältnis zwischen Tiefe (t) und der Breite (b), von zwischen 1:5 und 5:1 aufweisen und im Wesentlichen vollständig mit galvanisch aufgetragenem Leitermaterial aufgefüllt sind.
10. Vorprodukt zum Bestücken mit einer Leiterbahnstruktur mit einem Verfahren nach einem der Ansprüche 1 bis 9, aufweisend ein elektrisch isolierendes Substrat mit einer Oberfläche, welche Vertiefungen aufweist, wobei mindestens einige der Vertiefungen einen Querschnitt besitzen, in welchem sie eine an der breitesten Stelle gemessene Breite (b) von zwischen 0,5 μm und 100 μm und ein Aspektverhältnis, nämlich ein Verhältnis zwischen Tiefe (t) und der Breite (b) von zwischen 1:5 und 5:1 aufweisen.
11. Verwendung eines sauren wässrigen Elektrolyten, beinhaltend ein Salz mit einem Übergangs- oder Edelmetall, bspw. Cu, Ni, Ag, Au, Pt, Pd, und mit organischen
Zusätzen, und mit der Eigenschaft, dass, wenn im Elektrolyten gelöstes Metall aus dem Elektrolyten in einem Plattierungsprozess auf eine Oberfläche mit Unebenheiten wie Kratzern etc. aufgebracht wird, die Unebenheiten ausnivelliert werden, sobald die mittlere Dicke des aufgebrachten Metalls von der Grössenordnung der Tiefe der Unebenheiten ist, zum Auffüllen von Vertiefungen in einem Herstellungsprozess von elektronischen Elementen mit Leiterstrukturen.
12. Verwendung nach Anspruch 11, dadurch gekennzeichnet, dass das Salz ein Kupfersalz ist.
13. Verwendung nach Anspruch 11 oder 12, dadurch gekennzeichnet, dass die Lösung so beschaffen ist, dass Gräben von einer Breite und einer Tiefe von je zwischen 20 μm und 50 μm galvanisch aufgefüllt sind, sobald die Schicktdicke
(r) der Restschicht als der zwischen den Vertiefungen angelagerten Schicht eine
Dicke von 10 bis 30 μm, vorzugsweise 10 bis 20 μm erreicht hat.
PCT/CH2002/000001 2001-01-04 2002-01-03 Verfahren zum herstellen von elektrisch leitenden strukturen Ceased WO2002054840A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02726979A EP1348320A1 (de) 2001-01-04 2002-01-03 Verfahren zum herstellen von elektrisch leitenden strukturen
JP2002555595A JP2005501394A (ja) 2001-01-04 2002-01-03 導電構造を製造するための方法
US10/250,496 US20040060728A1 (en) 2001-01-04 2002-01-03 Method for producing electroconductive structures

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
PCT/CH2001/000004 WO2001050825A1 (de) 2000-01-04 2001-01-04 Verfahren, anlage und vorrichtung zur herstellung eines elektrischen verbindungselementes sowie elektrisches verbindungselement und halbzeug
CHPCT/CH01/00004 2001-01-04
CH1232/01 2001-07-04
CH12322001 2001-07-04

Publications (1)

Publication Number Publication Date
WO2002054840A1 true WO2002054840A1 (de) 2002-07-11

Family

ID=25705673

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CH2002/000001 Ceased WO2002054840A1 (de) 2001-01-04 2002-01-03 Verfahren zum herstellen von elektrisch leitenden strukturen

Country Status (3)

Country Link
EP (1) EP1348320A1 (de)
JP (1) JP2005501394A (de)
WO (1) WO2002054840A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1549120A3 (de) * 2003-12-26 2007-11-21 Matsushita Electric Industrial Co., Ltd. Elektrischer Spulenleiter, laminierter Spulenleiter, ihre Herstellungsverfahren und elektronisches Bauteil unter Anwendung derselben
CN103409052A (zh) * 2013-07-23 2013-11-27 吴江龙硕金属制品有限公司 用于汽车的金属面漆及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102077700B (zh) 2008-08-19 2014-03-26 株式会社村田制作所 电路模块及其制造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434939A (en) * 1965-10-07 1969-03-25 Fabri Tek Inc Process for making printed circuits
US3438127A (en) * 1965-10-21 1969-04-15 Friden Inc Manufacture of circuit modules using etched molds
US4510347A (en) * 1982-12-06 1985-04-09 Fine Particles Technology Corporation Formation of narrow conductive paths on a substrate
DE3721985A1 (de) * 1987-06-30 1989-01-12 Schering Ag Waessriges saures bad zur galvanischen abscheidung glaenzender und eingeebneter kupferueberzuege
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
US5764119A (en) * 1995-10-16 1998-06-09 Kabushiki Kaisha Toshiba Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434939A (en) * 1965-10-07 1969-03-25 Fabri Tek Inc Process for making printed circuits
US3438127A (en) * 1965-10-21 1969-04-15 Friden Inc Manufacture of circuit modules using etched molds
US4510347A (en) * 1982-12-06 1985-04-09 Fine Particles Technology Corporation Formation of narrow conductive paths on a substrate
DE3721985A1 (de) * 1987-06-30 1989-01-12 Schering Ag Waessriges saures bad zur galvanischen abscheidung glaenzender und eingeebneter kupferueberzuege
US5369881A (en) * 1992-09-25 1994-12-06 Nippon Mektron, Ltd. Method of forming circuit wiring pattern
US5764119A (en) * 1995-10-16 1998-06-09 Kabushiki Kaisha Toshiba Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board
US6024857A (en) * 1997-10-08 2000-02-15 Novellus Systems, Inc. Electroplating additive for filling sub-micron features
US5968333A (en) * 1998-04-07 1999-10-19 Advanced Micro Devices, Inc. Method of electroplating a copper or copper alloy interconnect

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1549120A3 (de) * 2003-12-26 2007-11-21 Matsushita Electric Industrial Co., Ltd. Elektrischer Spulenleiter, laminierter Spulenleiter, ihre Herstellungsverfahren und elektronisches Bauteil unter Anwendung derselben
US7394341B2 (en) 2003-12-26 2008-07-01 Matsushita Electric Industrial Co., Ltd. Coil electric conductor, laminated coil conductor, production method of the same and electronic component using the same
CN103409052A (zh) * 2013-07-23 2013-11-27 吴江龙硕金属制品有限公司 用于汽车的金属面漆及其制备方法

Also Published As

Publication number Publication date
EP1348320A1 (de) 2003-10-01
JP2005501394A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
EP1245138B1 (de) Verfahren, anlage und vorrichtung zur herstellung eines elektrischen verbindungselementes sowie elektrisches verbindungselement und halbzeug
EP2000013B1 (de) Elektrolytisches verfahren zum füllen von löchern und vertiefungen mit metallen
DE10124631C1 (de) Verfahren zum direkten elektrolytischen Metallisieren von elektrisch nichtleiteitenden Substratoberflächen
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69033245T2 (de) Verfahren und vorrichtung zur herstellung von feinen leiterbahnen mit kleinen abständen
DE69030867T2 (de) Verfahren zur Herstellung einer anisotrop leitenden Folie
DE102004045451A1 (de) Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer
DE112008000485T5 (de) Platine und Herstellungsverfahren derselben
DE69935333T2 (de) Verbessertes verfahren zur herstellung leitender spuren und so hergestellte gedruckte leiterplatten
DE3323476A1 (de) Verbessertes verfahren zur galvanischen metallabscheidung auf nichtmetallischen oberflaechen
AT12316U1 (de) Verfahren zur integration eines elektronischen bauteils in eine leiterplatte
DE102014206558B4 (de) Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger
DE102020102372A1 (de) Komponententräger mit Blindloch, das mit einem elektrisch leitfähigen Medium gefüllt ist und das eine Designregel für die Mindestdicke erfüllt
DE112023003949T5 (de) Galvanische Beschichtungsvorrichtung und Verfahren zum galvanischen Beschichten einer Komponententrägerstruktur
DE102008034616A1 (de) Prägefolie und deren Verwendung sowie Verfahren zur Herstellung von Strukturelementen aus Kupfer
DE2747955A1 (de) Verfahren zum elektrolytischen beschichten von metallischen gegenstaenden mit einer palladium-nickel- legierung
DE3008434A1 (de) Verfahren zur selektiven chemischen und/oder galvanischen abscheidung von metallueberzuegen, insbesondere zur herstellung von gedruckten schaltungen
DE3045280T1 (de)
EP1348320A1 (de) Verfahren zum herstellen von elektrisch leitenden strukturen
EP1532294A2 (de) Verfahren zum herstellen einer schaumförmigen metallstruktur, metallschaum sowie anordnung aus einem trägersubstrat und einem metallschaum
DE19623274A1 (de) Wäßrige Lösung zur elektrolytischen Abscheidung von Zinn oder einer Zinnlegierung
DE102010016185B4 (de) Herstellung eines Halbleiter-Bauelements
EP0530564A1 (de) Verfahren zur Herstellung von Leiterplatten
US20040060728A1 (en) Method for producing electroconductive structures
DE10254927A1 (de) Verfahren zur Herstellung von leitfähigen Strukturen auf einem Träger

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002726979

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2002555595

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 2002726979

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

WWE Wipo information: entry into national phase

Ref document number: 10250496

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 164330

Country of ref document: IL

WWW Wipo information: withdrawn in national office

Ref document number: 2002726979

Country of ref document: EP

DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)