WO2002099809A3 - Procede et dispositif pour l'exclusion de cellules de memoire inaptes au fonctionnement - Google Patents

Procede et dispositif pour l'exclusion de cellules de memoire inaptes au fonctionnement Download PDF

Info

Publication number
WO2002099809A3
WO2002099809A3 PCT/EP2002/006145 EP0206145W WO02099809A3 WO 2002099809 A3 WO2002099809 A3 WO 2002099809A3 EP 0206145 W EP0206145 W EP 0206145W WO 02099809 A3 WO02099809 A3 WO 02099809A3
Authority
WO
WIPO (PCT)
Prior art keywords
physical
serviceable
memory
mapping
memory cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2002/006145
Other languages
German (de)
English (en)
Other versions
WO2002099809A2 (fr
Inventor
Gerd Dirscherl
Heimo Hartlieb
Christian May
Holger Sedlak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of WO2002099809A2 publication Critical patent/WO2002099809A2/fr
Publication of WO2002099809A3 publication Critical patent/WO2002099809A3/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

L'invention concerne un procédé servant à commander le mappage d'un adresse logique d'un espace d'adressage logique sur une adresse physique d'un espace d'adressage physique (20). Le procédé selon l'invention comprend les étapes suivantes : détermination d'une première adresse physique et d'une cellule de mémoire correspondante affectées par le mappage (30) d'une adresse logique, vérification de l'aptitude au fonctionnement de la cellule de mémoire et modification du mappage (30) si l'étape de vérification révèle que la cellule de mémoire n'est pas apte au fonctionnement, de sorte que l'adresse logique est mappée sur une deuxième adresse physique dans l'espace d'adressage physique (20). On accède ainsi à une mémoire physique au moyen d'adresses logiques qui sont mappées au moyen d'un mappage sur les adresses physiques de la mémoire physique, c'est-à-dire qu'on utilise l'adressage de mémoire virtuel afin d'exclure simplement et efficacement des cellules de mémoire inaptes au fonctionnement.
PCT/EP2002/006145 2001-06-05 2002-06-04 Procede et dispositif pour l'exclusion de cellules de memoire inaptes au fonctionnement Ceased WO2002099809A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10127194.8 2001-06-05
DE2001127194 DE10127194B4 (de) 2001-06-05 2001-06-05 Verfahren und Vorrichtung zum Ausblenden von nicht funktionstüchtigen Speicherzellen

Publications (2)

Publication Number Publication Date
WO2002099809A2 WO2002099809A2 (fr) 2002-12-12
WO2002099809A3 true WO2002099809A3 (fr) 2003-10-23

Family

ID=7687205

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/006145 Ceased WO2002099809A2 (fr) 2001-06-05 2002-06-04 Procede et dispositif pour l'exclusion de cellules de memoire inaptes au fonctionnement

Country Status (3)

Country Link
DE (1) DE10127194B4 (fr)
TW (1) TW559822B (fr)
WO (1) WO2002099809A2 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004008180A1 (de) * 2004-02-19 2005-09-01 Giesecke & Devrient Gmbh Verfahren zum sicheren Betrieb eines tragbaren Datenträgers
KR100606173B1 (ko) 2004-08-24 2006-08-01 삼성전자주식회사 불휘발성 메모리 장치의 초기화 상태를 검증하는 방법 및장치
DE102004059206B4 (de) 2004-12-09 2016-03-31 Polaris Innovations Ltd. Speicherbauelement und Adressierung von Speicherzellen
KR101011171B1 (ko) * 2005-12-28 2011-01-26 후지쯔 가부시끼가이샤 메모리 제어 방법, 기억 매체 및 장치와 정보 처리 장치
US7921263B2 (en) * 2006-12-22 2011-04-05 Broadcom Corporation System and method for performing masked store operations in a processor
CN113312206A (zh) * 2020-04-09 2021-08-27 阿里巴巴集团控股有限公司 数据存储故障处理方法、装置、存储介质、处理器
DE102020207616A1 (de) * 2020-06-19 2021-12-23 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zum Betreiben einer Recheneinheit
CN115292114B (zh) * 2022-10-09 2022-12-09 中科声龙科技发展（北京）有限公司 基于ethash算法的数据存储方法、装置、设备及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038066A1 (fr) * 1998-01-22 1999-07-29 Memory Corporation Plc Systeme a memoire flash
US6163490A (en) * 1998-02-25 2000-12-19 Micron Technology, Inc. Semiconductor memory remapping

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999038066A1 (fr) * 1998-01-22 1999-07-29 Memory Corporation Plc Systeme a memoire flash
US6163490A (en) * 1998-02-25 2000-12-19 Micron Technology, Inc. Semiconductor memory remapping

Also Published As

Publication number Publication date
DE10127194B4 (de) 2008-08-21
TW559822B (en) 2003-11-01
DE10127194A1 (de) 2002-12-19
WO2002099809A2 (fr) 2002-12-12

Similar Documents

Publication Publication Date Title
US6345347B1 (en) Address protection using a hardware-defined application key
GB2351822A (en) Memory system
WO2002008905A3 (fr) Systeme et procede d'emulation d'une operation d'une unite de gestion de memoire et repertoire de pages actives
WO2004095212A3 (fr) Gestion de memoire dans un systeme de traitement de donnees
WO2000024211A3 (fr) Schema d'adressage de messages hierarchique
WO1997014084A3 (fr) Systeme de memoire virtuelle avec traduction des adresses virtuelles locales et mondiales
GB2422228A (en) A computer system employing a trusted execution environment including a memory controller configured to clear memory
SE0004736D0 (sv) Mapping system and method
WO2004053698A3 (fr) Gestion amelioree de la memoire pour applications en temps reel
WO2002058074A3 (fr) Operations de programmation et de lecture de blocs de donnees partielles dans une memoire non volatile
NO940148L (no) Fremgangsmåte for administrasjon av hukommelse
GB2401460A (en) Partial page programming of multi level flash semiconductor memory
WO2008045740A3 (fr) Procédé et système permettant d'utiliser un espace d'adressage virtuel distribuable
BRPI0401685A (pt) Implementação de controle de acesso à memória utilizando otimizações
CA2238309A1 (fr) Procede et equipement de protection de donnees stockees dans des cellules de memoire a semiconducteurs
WO2002099809A3 (fr) Procede et dispositif pour l'exclusion de cellules de memoire inaptes au fonctionnement
GB2398902A (en) Memory management system and method providing linear address based memory access security
EP1276045A3 (fr) Système, ordinateur et programme en grappe
WO2006060220A3 (fr) Procede et appareil d'acces a une memoire physique a partir d'une unite centrale ou d'un element de traitement a haut rendement
GB2399920A (en) System and method for handling device accesses to a memory providing increased memory access security
KR960018907A (ko) 가상 기억장치 변환을 효율적으로 공용하기 위한 장치 및 방법
WO2003052577A3 (fr) Systeme de memoire cache et procede associe
WO2003058454A3 (fr) Procede pour elargir l'espace adresse de memoire locale d'un processeur
JP2005158074A5 (fr)
TW200715117A (en) Method for assigning virtual import/export element addresses

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WA Withdrawal of international application
WWW Wipo information: withdrawn in national office

Ref document number: 2002314138

Country of ref document: AU

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642