WO2002099863A1 - Plasma processing device - Google Patents

Plasma processing device Download PDF

Info

Publication number
WO2002099863A1
WO2002099863A1 PCT/JP2002/005367 JP0205367W WO02099863A1 WO 2002099863 A1 WO2002099863 A1 WO 2002099863A1 JP 0205367 W JP0205367 W JP 0205367W WO 02099863 A1 WO02099863 A1 WO 02099863A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
plasma processing
processing chamber
processing apparatus
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/005367
Other languages
English (en)
French (fr)
Inventor
Taro Ikeda
Hachishiro Iizuka
Kaoru Yamamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to EP02730839A priority Critical patent/EP1401013B1/en
Priority to KR1020037015657A priority patent/KR100585437B1/ko
Priority to CN028110161A priority patent/CN1582487B/zh
Priority to US10/479,349 priority patent/US20040144492A1/en
Publication of WO2002099863A1 publication Critical patent/WO2002099863A1/ja
Anticipated expiration legal-status Critical
Priority to US12/551,869 priority patent/US20090314435A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated

Definitions

  • the present invention relates to a plasma processing apparatus and a plasma processing method, and more particularly to a plasma processing apparatus and a plasma processing method capable of efficiently initializing the plasma processing apparatus.
  • various processes can be performed in order to meet various demands accompanying the progress of semiconductor devices.
  • a material such as tungsten in a contact hole
  • Etchin When etching conductive materials other than the oxide film to be etched, for example, materials such as Poly-Si, W, WSi, and CoSi, if the oxide film is etched again after that, it is called the memory effect. A phenomenon can be caused.
  • the memory effect is the following phenomenon. For example, when a film made of a metal material such as CoSi is etched, the etched material adheres to the inside of a champer made of quartz material and its inner wall. As a result, electron ions and the like generated in the plasma are grounded via the deposits, and the plasma becomes unstable. Therefore, even if etching is performed immediately after that under the same conditions with the oxide film as a target, the etching rate does not reach a steady state because the plasma is unstable. This phenomenon is called the memory effect.
  • FIG. 18 is a schematic sectional view showing an example of a semiconductor wafer mounting portion 10 in a conventional plasma processing apparatus. As shown in FIG. 18, the semiconductor wafer mounting portion 10 has a guide ring 80 and a susceptor 153.
  • Susep evening 15 3 consists of AIN, for example.
  • Guy Doringu 8 for example made of quartz material such as S i 0 2.
  • the guide ring 80 surrounds the outer periphery of the susceptor 153, and the upper surface of the guide ring 80 is located above the susceptor 153. As a result, the guide ring 80 guides the outer periphery of the semiconductor wafer 1 to an appropriate position.
  • etching of a semiconductor wafer of a SiO 2 film is usually performed.
  • the surface of the semiconductor wafer whose surface is covered with the P 0 y-Si film is etched, and then the wafer whose surface is S i 0 2 film is etched again, The etching rate decreases.
  • the normal etching rate cannot be recovered.
  • the cause is considered as follows. That is, S 0 of P 0 1 y— S i
  • the plasma state is attenuated once by scattering and adhering to the inner wall surface of the champer.
  • an oxide is deposited to some extent inside the chamber, and the plasma state returns to the original steady state. Therefore, in order to return the etching rate to a steady state, etching using a dummy wafer is performed.
  • the use of dummy wafers is time consuming, labor intensive, and costly, and is not preferred because it reduces production and work efficiency.
  • the deposits adhering to the inner wall of the champer can be etched (removed) by, for example, cleaning using C 1 F 3 gas.
  • etching in order for the device to return to a steady state, etching must also be performed using a fixed number of dummy wafers.
  • the operation time of the apparatus becomes longer. For this reason, the attached matter attached to the inner wall of the chamber 1 becomes thicker, peels off due to its own internal stress, and adds external stress due to reduction and erosion by ions and radicals in the processing gas. Or peel off. Thereby, particles may be generated.
  • the guide ring 80 disposed around the susceptor 153 is configured so that the upper surface thereof is located above the susceptor 153. This causes the plasma to be disturbed around the wafer. Specifically, this is a factor that impairs the in-plane uniformity of plasma processing such as film formation and etching.
  • a structure in which a plurality of gas introduction holes are formed in a ceiling that is, a so-called shower head structure, has been used to introduce a processing gas into a processing chamber.
  • An object of the present invention is to provide a plasma processing apparatus and a plasma processing method capable of efficiently starting up the apparatus, appropriately performing etching processing of a material other than an oxide film, and preventing generation of particles. To provide.
  • Still another object of the present invention is to provide a plasma processing apparatus capable of preventing metal contamination based on the material composition of members constituting the apparatus such as a mounting table in the processing apparatus.
  • Another object of the present invention is to improve the in-plane uniformity of plasma processing such as film formation and etching by making the gas flow on the wafer uniform and uniformly distributing the plasma over the entire processing surface. It is an object of the present invention to provide a plasma processing apparatus having a gas introduction structure.
  • the present invention provides a processing chamber having a dielectric wall, a mounting table provided in the processing chamber and having a mounting surface on which an object to be processed is mounted, and removably covering at least the mounting surface of the mounting table. And a dielectric member capable of exciting induced plasma into the processing chamber through the dielectric wall.
  • the etching target is When changing to another process (for example, when changing from metal etching to oxide film etching), or when returning the interior of the chamber to the initial state, the dielectric member placed on the mounting table is exposed to the plasma. By etching at, the interior of the chamber of the plasma processing apparatus can be efficiently initialized without using a dummy wafer. Since the mounting surface of the mounting table is covered with a dielectric member, even if the material forming the mounting table contains impurities such as metal, the inside of the chamber and the object to be processed contaminate the metal. Can be prevented.
  • the dielectric member has a mounting surface on which the object is mounted, and a guide ring for guiding the object is formed around the mounting surface.
  • a surface of the guide ring is formed to be lower than a processing surface of the object to be processed.
  • the dielectric member has a concave shape capable of covering the upper part of the mounting table.
  • the dielectric member includes a mounting surface portion and a guide ring portion which can be separated from each other.
  • the object to be processed can be accurately placed on the dielectric member. It is also possible to make the plasma uniform on the processing surface of the object. Furthermore, it is easy to manufacture and replace the dielectric member when it is consumed.
  • the present invention provides a processing chamber having: a dielectric wall; and a flat gasket made of a fluorine-based elastomer material connected to the dielectric wall.
  • a plasma processing apparatus characterized by being formed.
  • the present invention provides a processing chamber, a mounting table provided in the processing chamber, on which an object to be processed is mounted, and provided on, for example, a side wall of the processing chamber, and opening obliquely upward into the processing chamber.
  • a gas introduction ring having a plurality of gas ejection holes, wherein an induction plasma is excited in the processing chamber.
  • an inner side surface of the gas introduction ring has an upward tapered surface, and the plurality of gas ejection holes are respectively opened in the tapered surface. Also, preferably, the plurality of gas ejection holes are opened toward one point in the processing chamber.
  • the processing chamber has a Peruger-type dielectric wall, and an induction plasma is excited into the processing chamber through the Belger-type dielectric wall.
  • a processing chamber having a dielectric wall, a mounting table provided in the processing chamber and having a mounting surface on which an object to be processed is mounted, and at least a mounting surface of the mounting table
  • a dielectric member that can be detachably covered
  • a plasma processing method comprising: an initialization step of exciting plasma in the processing chamber for a predetermined time with the dielectric member exposed.
  • the initialization process of the plasma processing apparatus can be efficiently performed in terms of the operation rate.
  • it is also effective in preventing the generation of particles, so that a highly reliable process can be realized.
  • FIG. 1 is a schematic diagram showing a plasma processing apparatus according to a first embodiment of the present invention.
  • FIG. 2 is a schematic sectional view showing a semiconductor wafer mounting portion according to the first embodiment of the present invention.
  • FIG. 3 is a schematic sectional view showing the configuration of the upper part of the bell jar.
  • FIG. 4 is an enlarged view of a portion P in FIG.
  • FIG. 5 is a plan view of the connection portion.
  • FIG. 6 is a schematic cross-sectional view of the gas introduction ring according to the first embodiment of the present invention.
  • FIG. 7 is a schematic sectional view of a gas introduction ring according to another embodiment of the present invention.
  • FIG. 8 is a diagram showing a configuration of a gas passage.
  • FIG. 9 is a sectional view of a gasket according to one embodiment of the present invention.
  • FIG. 10 is a diagram of elemental composition analysis by SEM-EDX (scanning electron microscope equipped with an energy dispersive X-ray spectrometer).
  • Figure 11 is a conceptual diagram of particle generation.
  • FIG. 12 is a diagram showing a change in the etching amount due to the memory effect.
  • FIG. 13 is a diagram showing a change in the etching amount due to the memory effect.
  • FIG. 14 is a schematic sectional view showing a semiconductor wafer mounting portion according to the second embodiment of the present invention.
  • FIG. 15 is a schematic sectional view showing a semiconductor wafer mounting portion according to the third embodiment of the present invention.
  • FIG. 16 is a schematic sectional view showing a semiconductor wafer mounting portion according to the fourth embodiment of the present invention.
  • FIG. 17 is a schematic sectional view showing a semiconductor wafer mounting portion according to the fifth embodiment of the present invention.
  • FIG. 18 is a schematic sectional view showing an example of a semiconductor wafer mounting portion in a conventional plasma processing apparatus.
  • FIG. 1 is a schematic view showing a plasma processing apparatus according to a first embodiment of the present invention.
  • the plasma processing apparatus 150 is composed of an oxide film on a semiconductor substrate and This is an etching device that removes the film of other materials, and can use the inductively coupled plasma (ICP) method.
  • ICP inductively coupled plasma
  • This apparatus 150 has a substantially cylindrical chamber 115 and a substantially cylindrical peruger 152.
  • the peruger 152 is hermetically provided above the chamber 151 via a gasket 179 to be described later.
  • Peruger 152 is formed of a dielectric material such as quartz or a ceramic material, for example.
  • a susceptor 153 is provided in the chamber 153.
  • the susceptor 153 is for horizontally supporting a semiconductor wafer (hereinafter simply referred to as a wafer) 1 as an object to be processed.
  • the dielectric member 180 according to the present embodiment is arranged on the upper surface of the susceptor 153, and its detailed structure will be described later.
  • the dielectric member 180 is supported by three shafts 200 (only one is shown in FIG. 1).
  • the support member 154 has a substantially cylindrical shape and supports the susceptor 153.
  • Heater 156 is buried in susceptor 153 to heat wafer 1.
  • the power supply 175 supplies power to the heater 156 via the power supply connection line 177.
  • the coil 157 is wound around the bell jar 152 as an antenna member.
  • the high frequency power supply 158 is connected to the coil 157 via the matching box 159.
  • the high-frequency power supply 158 can generate high-frequency power having a frequency of, for example, 450 kHz to 60 MHz, preferably 450 kHz to l3.56 MHz.
  • Fig. 3 is a schematic cross-sectional view showing the structure of the upper part of Perugia 1 52
  • Fig. 4 is an enlarged view of the P part shown in Fig. 3 c .
  • the counter electrode 201 is formed of A 1 or the like, and is provided between the bell jar 152 and the bell jar 152 at the center to prevent the buffer from coming into contact with the peripheral jar 150 2.
  • 0 5 is provided.
  • the cap 203 and spacer ring 205 are formed of a resin such as Teflon, and hold the bell jar 152 tightly.
  • the counter electrode 201 is connected to an A1 cover 207 provided on the upper side thereof. Further, the cover 207 is a sheath cover made of A1 that covers the sides of the bell jar 152. Connected to 209. The counter electrode 201 is grounded via a cover 207 and a sheath cover 209.
  • a matcher 159 is provided further above the cover 207, and is electrically connected to the coil 157 via the P portion in FIG.
  • the P part is composed of electrodes 2 1 1 connected to matching box 1 59, electrodes 2 1 3 connected to electrodes 2 1 1 and 2 1 3 connected to electrodes 2 1 3 5, and an electrode 2 17 is connected to the electrode 2 15 by a screw 19, and each electrode is detachable. Further, the electrode 2 17 is connected to the clip 2 21.
  • the matching device 159 and the coil 157 are electrically connected by the clip 221 sandwiching the coil 157.
  • the clip 221 has a function of electrically connecting the electrode 217 to the coil 157.
  • a connecting portion 223 conducting to the electrode 217 is connected to the coil 157 by a screw 225.
  • the electrodes 2 13 and 2 15 copper coated with silver can be used.
  • the outer surfaces of the electrodes 2 13 and 2 15 are covered with a cover 227 made of a heat-resistant resin such as amide resin, and the cover 227 is covered with a cover 229 made of A1. Have been done.
  • a cover 227 made of a heat-resistant resin such as amide resin
  • Gas supply mechanism 1 6 A r source 1 6 1 to supply A r for etching a semiconductor wafer surface, and, H 2 supply you supply of H 2 for reducing an oxide of a metal material
  • Source 1 62 Gas lines 16 3 and 16 4 are connected to gas sources 16 1 and 16 2, respectively.
  • a pulp 165, 178 and a masculine outlet controller 166 are provided for each line.
  • the gas introduction ring 167 is provided in an annular shape between the bell jar 152 and the ceiling of the side wall of the champer 151.
  • the inner peripheral side wall surface of the gas introduction ring 1667 has a plurality of processing gas that can be blown out in the direction indicated by the arrow, that is, toward the center (high point) of the space 1505 in the peruger 152.
  • the gas introduction hole 167a is provided.
  • the gas introduction ring 167 is air-tightly fixed to the upper part of the side wall of the champ 153 via bolts or the like via a seal.
  • the gas inlet hole 1 6 7 a is located in the space 1 5 5 at the position 1/2 of the number of turns (coil height) of the induction coil placed outside the bell jar 15 2.
  • the plurality of gas introduction holes 167a are arranged at equal intervals. As a result, the processing gas can be uniformly jetted into the space portion 150 of the bell jar 152.
  • the number of the gas introduction holes 167a is not limited to this, and the number and the ejection angle are adjusted so as to form a uniform flow according to the size of the apparatus. In the present embodiment, 20 gas introduction holes 167a are formed.
  • the ejection (uniform) angle can be arbitrarily set depending on the molding angle, and may be an angle (fixed) toward the center of the space portion 155, that is, the upper portion of the semiconductor wafer.
  • the gas introduction ring 1667 is provided with an annular groove 1667b and a gas passage 167d communicating with the groove.
  • Gas lines 16 3 and 16 4 are connected to the gas passage 1 67 d.
  • the gas from the gas lines 163 and 164 is injected into the gas introduction ring 167 through the gas passage 167d, and the etching gas is supplied through the gas introduction hole 167a. It is introduced (spouted) toward the center of the space 1 55.
  • the side surface 167c of the gas introduction ring 167 on the space portion 155 side is formed vertically.
  • a gas introduction hole 167a is opened in the vertical side surface 167c.
  • a velocity difference may occur between the gas flow A ejected from the upper portion of the hole and the gas flow B ejected from the lower portion of the hole. Therefore, when the processing gas is ejected from the gas introduction hole 167a, a turbulent flow (vortex flow) may be formed near the outlet of the gas introduction hole 167a. For this reason, it is not possible to uniformly introduce gas into the space 155.
  • a taper surface 167 f is formed on the side surface 167 c of the gas introduction ring 167 on the space portion 155 side.
  • a gas introduction hole 167a formed upward is formed substantially perpendicular to the tapered surface 167f.
  • the direction of the plurality of gas inlet holes 167a is set so that they intersect at half the number of turns (height of the coil) of the induction coil, so that the gas ejected from the upper part of the holes The velocity difference between the flow A and the gas flow B ejected from the lower part of the hole is reduced, and the gas can be uniformly introduced into the chamber.
  • the vicinity of the outlet of the gas introduction hole 167a on the space part 155 side can be chamfered so as to form the outlet 167g shown in FIG. this In this case, the resistance at the time of gas ejection can be reduced.
  • FIG. 8 is a diagram showing the configuration of the gas passage 167 d
  • FIG. 8 (a) is an overview from above
  • FIG. 8 (b) is an overview from Q direction in FIG. 8 (a)
  • FIG. 8 (c) is a schematic view of a section taken along line RR of FIG. 8 (a).
  • the gas introduction ring 167 is provided with a gas passage 167d for introducing gas into the internal groove 167d.
  • the inlet of the gas passage 167d is exposed outside the gas introduction ring 167.
  • a horizontal hole 167h is provided above the connection between the gas passage 1 67d and the groove 167b.
  • a partition is provided on the groove 167b side of the connection between the gas passage 167d and the groove 167b so that the gas introduced from the gas passage 167d is introduced into the groove 167b via the lateral hole 167h. Has become. Due to this configuration, the gas easily flows in the circumferential direction (width direction) of the groove 167b. Therefore, the gas ejected toward the space 155 becomes more uniform.
  • FIG. 9 is a cross-sectional view of the gasket 179 according to the present embodiment.
  • the gasket 179 shown in FIG. 9 is provided between the sealing surface of the peruger 152 and the upper sealing surface of the gas introduction ring 167.
  • the gasket 179 may be made of, for example, a fluorine-based elastomer material for the purpose of further improving the airtightness.
  • a fluorine-based elastomer material for the purpose of further improving the airtightness.
  • semicircular peaks or indentations 179a, 179b can be formed on the upper and lower surfaces of a ring-shaped gasket.
  • the lower surface of the gasket 179 may not have the protrusion 179a, and the upper surface of the gasket 179 may be provided with a plurality of protrusions 179a such as two.
  • an exhaust device 169 including a vacuum pump is connected to the exhaust pipe 168.
  • a part of the bottom wall of the chamber 151 is open, and a concave exhaust part 182 is airtightly connected to this opening.
  • the exhaust pipe 168 is an exhaust section 182 is connected to the side opening.
  • a support member 154 that supports the susceptor 153 is provided at the bottom of the exhaust part 182. Then, the exhaust device 169 is operated to reduce the pressure inside the chamber 151 and the peruger 152 to a predetermined degree of vacuum through the exhaust part 182 and the exhaust pipe 168.
  • a gate valve 170 is provided on a side wall of the chamber 151.
  • the fuel tank 1 can be transferred to and from an adjacent load lock chamber (not shown) with the gate valve 170 opened.
  • the electrodes 1-3 embedded in the susceptor 153 are connected to the high-frequency power supply 1-1 via the matching box 172. Thus, it is possible to apply a bias to the electrode 173.
  • the gate valve 170 is set, and the wafer 1 is inserted into the chamber 151.
  • the lifter bin 181a is lifted by the lift bin drive mechanism 18lb of the lifter bin drive mechanism 181, and the wafer 1 is received by the lift turbine 181a.
  • the lift turbine 181a descends, and the wafer 1 is placed on the susceptor 153.
  • the gate valve 170 is closed, and the inside of the chamber 151 and the inside of the peruger 152 are exhausted by the exhaust device 169 to a predetermined reduced pressure state.
  • Ar gas and Eta 2 gas is supplied from the Ar supply source 16 1 and Eta 2 source 1 62 to the Cham one 15 1.
  • high-frequency power is supplied from the high-frequency power supply 158 to the coil 157, and an induction electromagnetic field is formed in the space 155 in the bell jar 152.
  • the induced electromagnetic field generates plasma in a space 155 in the bell jar 152. Then, the film on the surface of the wafer 1, for example, an oxide film, is etched away by the plasma. At this time, a bias voltage can be applied from the high frequency power supply 171 to the susceptor 153. If necessary, for example in the case of using up Rosesugasu to use Eta 2 gas or the like, power is supplied from power supply 175 to heat Isseki 1 56, can be heated support sepsis evening 1 53.
  • the pressure is 0.1 to 13.3 Pa, preferably 0.1 to 2.7 Pa
  • the wafer temperature is 100 to 500 ° C
  • the gas flow rate of Ar is 0,0. 0 1 ⁇ 0.
  • 03 L / min is preferably 0. 005 ⁇ 0. 0 1 5 LZmin
  • the H 2 Gas flow rate is 0 to 0.06 L / min, preferably 0 to 0.03 L / min
  • frequency of high frequency power supply 158 is 450 112 to 601 112, preferably 4801 ⁇ 112 to 13.56 MHz
  • bias voltage is 20 to 1 200V (0-500W).
  • FIG. 2 is a schematic sectional view showing the semiconductor wafer mounting section 100 according to the present embodiment. As shown in FIG. 2, the semiconductor wafer mounting section 100 has a susceptor 153 and a dielectric member 180.
  • Susceptor evening 153 is, for example A1N, a material such as A 1 2 0 3, S i C.
  • the dielectric member 180 is made of, for example, S i0 2, AI2 0 3, A1N or S i 3 N which are materials capable of maintaining dielectric property during 4 plasma treatment.
  • the dielectric member 180 is placed on the susceptor 153.
  • Dielectric member 180 in the present embodiment is quartz.
  • a step t2 that is concave downward is formed on the upper surface of the center of the dielectric member 180. That is, the upper surface of the outer peripheral portion of dielectric member 180 is higher than the upper surface of the central portion by step t2.
  • the outer periphery of the wafer 1 is guided by the step t2. Thereby, the wafer 1 can be placed at an accurate position.
  • the step t 2 is, for example, about 0.5 to 3 mm, preferably 0.5 to 1 mm, and more preferably the wafer thickness level. The same thickness level as is preferred.
  • the outer diameter of the dielectric member 180 is formed larger than the outer diameter of the susceptor 153. That is, when the dielectric member 180 is placed on the susceptor 153, the outer edge 180a protruding outside the susceptor 153 is provided. Further, on the lower surface of the central part of the dielectric member 180, a convex part 18On that is convex downward is formed. The convex portion 18On is accommodated in a concave portion 153n that is concave on the upper side provided on the upper surface of the susceptor 153.
  • the concave portion 153n of the susceptor 153 can be formed as a counterbore as shown in FIG. Then, the convex portion 18 On of the dielectric member 180 contacts the concave portion 153 n of the susceptor 153, and the upper portion (outer peripheral portion) of the susceptor 153 The lower surface of the outer edge portion 180a of the dielectric member 180 may be in contact with the surface. At this time, the dielectric member 180 can be stably mounted on the susceptor 153 without falling off the susceptor 153.
  • the thickness t1 at the center of the dielectric member 180 is too small, processing is difficult and durability is poor. On the other hand, those with a large thickness t 1 are costly. Therefore, the thickness t1 is, for example, about 0.5 to 5 mm, and preferably 0.5 to: L mm.
  • the plasma processing apparatus 150 having such a semiconductor wafer mounting unit 100 conventionally, plasma processing using a dummy wafer has been performed to initialize the memory effect or prevent generation of particles.
  • the etching process of the dielectric member 180 is performed in a state where the wafer 1 is not mounted. This is referred to as the af process.
  • the output of the high frequency power supply 158 for ICP is 200 to 1000 W (preferably 200 to 700 W), and the output of the power supply 171 for bias voltage is 100 to 500 W at a frequency of 13.56 MHz (preferably Is 400 W), the pressure is about 0.1 to 1.33 Pa (preferably 0.67 Pa), and it is preferable to use only Ar gas.
  • Ar gas flow rate is 0.001 to 0.06 L / min (preferably 0.001 to 0.03 L / min or 0.038 L / min), susception temperature is 20 to 500 ° C Preferably, the temperature is 200 ° C.
  • the temperature of the susceptor is preferably 500 ° C.
  • the processing time is 5 to 30 sec, for example, About 10 sec is preferable.
  • the dielectric member is attached to the inner wall surface of the belt by etching the dielectric member under such processing conditions. As a result, the memory effect and the generation of particles can be prevented.
  • FIG. Fig. 10 shows the elemental composition analysis by SEM-EDX (scanning electron microscope with energy dispersive X-ray spectrometer).
  • Fig. 1.1 shows the concept of particle generation.
  • Fig. 12 and Fig. 13 show the amount of etching by memory effect. It is a figure which shows the fluctuation
  • the ratio of S i: 0 element detected from S i, the sediment on the side wall of Perugia 152, and S i 0 2 was 100: 0, 49: 46, 34: 66. Therefore, the deposit on the side wall of the bell jar 152 is presumed to be SiO containing about 1: 1 of the Si element and the 0 element.
  • a large amount of SiOO is deposited to form a film-like deposit 315.
  • the thickness of the 3: 1 rich 3 / month thick exceeds a certain level, it is peeled off due to stress as a deposit 317 shown in FIG. 11 (c). This generates particles. ⁇ Tsu Te, as described above, after the process process for inhibiting the generation of particles is preferably conducted only by the Ar gas which does not reduce the S i 0 2.
  • FIGS. 12 and 13 show the amounts of etching when the processing is performed under the same etching conditions.
  • S i0 2 when the S i0 2 is etched with the first sheet of the semiconductor ⁇ E c, it it COS i 2 with the second sheet of the semiconductor wafer was etched ⁇ ⁇ 1 y- S i , be etched to S i0 2 to 3 sheet, it varies from person first etching amount (memory effect).
  • the after-process described above is performed before the next process (here, etching of the fourth semiconductor wafer).
  • the etching amount returns to the amount before COS i 2 or Po 1 y—Si is etched. It is considered that this is because the inner wall of the chamber is again covered with the original material and the plasma state is stabilized again.
  • the process process has the effect of eliminating the memory effect.
  • the plasma processing time required to return the etching rate to the steady-state etching rate is set. The following results have been obtained.
  • the sputtering evening has been S i O x is the processing container inner wall or the processing member surface in the container Adhere to.
  • H 2 gas which is a processing gas
  • H * it is considered that SiO 2 is eroded by this, and particles are generated.
  • the dielectric member 1 8 0 including, for example, S i 0 2 plasma treatment, by a member surface in the processing chamber inner wall and the processing vessel is covered with a dielectric film such as a new S i 0 2, particles
  • a dielectric film such as a new S i 0 2
  • particles The generation of particles can be suppressed as a surface state in which the generation of hardly occurs.
  • the dielectric member 180 is treated as described above, measures against the memory effect, initialization after wet cleaning using a chemical, or the like, or particle prevention can be achieved. There is no need to prepare dummy wafers for stopping and stopping. Therefore, it has the effect of improving the efficiency of work and production. Further, the dielectric member 180 can be easily replaced at the time of exhaustion after etching.
  • FIG. 14 is a schematic cross-sectional view showing a semiconductor wafer mounting section 500 according to the second embodiment.
  • the semiconductor wafer mounting portion 500 can be used in place of the semiconductor wafer mounting portion 100 in the plasma processing apparatus 150.
  • the same components and functions as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
  • the susceptor 153a has a convex portion at the center, and is made of, for example, A1N.
  • Dielectric member 5 8 0, for example S i 0 2, A l 2 0 3, A 1 N or the like S i 3 N 4, made of a material that is maintaining the dielectric during plasma treatment, susceptor evening 1 5 3 a, It has a shape that covers the whole.
  • the thickness t1 at the center of the dielectric member 580 is too thin, processing is difficult and durability is poor. On the other hand, those with a large thickness t 1 are costly. Therefore, the thickness t1 is, for example, about 0.5 to 5 mm, preferably 0.5 to: Imm.
  • a step t2 that is concave downward is formed on the upper surface of the center of the dielectric member 580. That is, the upper surface of the outer peripheral portion of the dielectric member 580 is higher than the upper surface of the central portion by the step t2.
  • the outer periphery of the wafer 1 is guided by the step t2. Thereby, the wafer 1 can be placed at an accurate position.
  • the step t 2 is, for example, about 0.5 to 3 mm, preferably 0.5 to 1 mm, and more preferably the wafer thickness. The same thickness level as the thickness level is better.
  • a plasma processing apparatus 150 having such a semiconductor wafer mounting section 500 conventional dummy wafers are used to take measures against memory effects, initialize wet processing, or prevent the occurrence of particles. Instead of the processing that has been performed, the dielectric member 580 is etched without mounting the wafer 1.
  • the etching conditions and required time are substantially the same as those in the first embodiment, but since the dielectric member 580 can be more easily fixed to the susceptor 153a, the A structure that does not need to be supported by a wing is also possible.
  • Ar gas it is preferable to use only Ar gas as a processing gas.
  • FIG. 15 is a schematic cross-sectional view showing a semiconductor wafer mounting portion 600 according to the third embodiment.
  • the semiconductor wafer mounting portion 600 can be used in the plasma processing apparatus 150 instead of the semiconductor wafer mounting portion 100.
  • the same reference numerals are given to the same configurations and functions as those in the first and second embodiments, and description thereof will be omitted.
  • the semiconductor wafer mounting section 600 has a susceptor 153a and dielectric members 680 and 682.
  • the dielectric member 6 8 0 and 6 8 2 such as S i 0 2, A la 0 3, A 1 N or S i 3 N 4,, made of a material that is maintaining the dielectric during plasma treatment, susceptor evening 1 It has a shape that covers the entire 53a.
  • the thickness t1 at the center of the dielectric member 680 is too thin, processing is difficult and durability is poor. On the other hand, those with a large thickness t 1 are costly. Therefore, the thickness t1 is, for example, about 0.5 to 5 mm, preferably 0.5 to: L mm.
  • a step t3 that is concave downward is formed on the upper surface of the dielectric member 682, that is, the upper surface of the outer peripheral portion of the dielectric member 682 is a step t3 higher than the upper surface of the central portion. Only the climax is going on. The outer circumferences of the dielectric member 680 and the wafer 1 are guided by the step t3. Thereby, the wafer 1 can be placed at an accurate position.
  • the step t 3 is, for example, about 0.5 to 3 mm, preferably 0.5 to 1 mm, and more preferably the wafer thickness level. The same thickness level is better.
  • a conventional dummy wafer is used for measures against the memory effect, initialization for wet processing, or prevention of particle generation.
  • the dielectric member 680 is etched without mounting the wafer 1.
  • Etching conditions and required time are substantially the same as those of the first and second embodiments, but since the dielectric member is an assembly of two particles, it is a single member. It is easier to process during manufacture than the dielectric member 580. In addition, replacement when worn out by etching is even easier. Further, it is preferable to use only Ar gas as a processing gas during plasma processing for preventing generation of particles.
  • FIG. 16 is a schematic cross-sectional view showing a semiconductor wafer mounting portion 700 according to the fourth embodiment. As shown in FIG. 16, the semiconductor wafer mounting portion 700 can be used instead of the semiconductor wafer mounting portion 100 in the plasma processing apparatus 150.
  • the same components and functions as those in the first, second, and third embodiments are denoted by the same reference numerals, and description thereof is omitted.
  • the semiconductor wafer mounting section 700 has a susceptor 153a and dielectric members 780 and 780.
  • Dielectric member 7 8 0 and 7 8 2 for example, a S i 0 2, A 1 2 0 3, A 1 N or S i 3 etc. N 4, the material that will be maintaining the dielectric during plasma treatment, susceptor E 15 3 It has a shape that covers the whole of a.
  • the thickness t1 at the center of the dielectric member 780 is too thin, processing is difficult and durability is poor. On the other hand, those with a large thickness t 1 are costly. Therefore, the thickness t1 is, for example, about 0.5 to 5 mm, preferably 0.5 to 1 mm.
  • a step t2 that is concave downward is formed on the upper surface of the center of the dielectric member 780. That is, the upper surface of the outer peripheral portion of the dielectric member 780 is higher than the upper surface of the central portion by the step t2.
  • the outer periphery of the wafer 1 is guided by the step t2. Thereby, the wafer 1 can be placed at an accurate position.
  • the step t2 is, for example, about 0.5 to 3 mm, preferably 0.5 to 1 mm, and more preferably the thickness of the wafer. The same thickness level as the thickness level is better.
  • a plasma processing apparatus 150 equipped with such a semiconductor wafer mounting section 700 conventional dummy wafers are used to take measures against the memory effect, initialize wet processing, or prevent particles from being generated. Instead of the processing, the dielectric member 780 is etched without the wafer 1 being placed.
  • the etching conditions and required time are substantially the same as those of the previous embodiment, but the dielectric member is a single member because the dielectric member is an assembly of two parts. Replacement when consumed by etching is easier than in 580. Also, compared to the dielectric members according to the second and third embodiments, similar effects can be obtained with a smaller number of materials. At the time of plasma processing for preventing generation of particles, it is preferable to use only Ar gas as a processing gas.
  • FIG. 17 is a schematic sectional view showing a semiconductor wafer mounting portion 800 according to the fifth embodiment. As shown in FIG. 17, the semiconductor wafer mounting portion 800 can be used in place of the semiconductor wafer mounting portion 100 in the plasma processing apparatus 150.
  • the same components and functions as those in the first, second, third, and fourth embodiments are denoted by the same reference numerals, and description thereof is omitted.
  • the semiconductor wafer mounting section 800 has a susceptor 153 and a dielectric member 880.
  • Dielectric member 8 8 such as S i 0 2, A l 2 0 3, A 1 N or S ia N 4,, made of a material that is maintaining the dielectric during plasma processing, the entire susceptor evening 1 5 3 It is shaped to cover.
  • the shape of the upper part of the susceptor 153 is different from that of the susceptor 153a according to the shape of the dielectric member 880.
  • the thickness t1 at the center of the dielectric member 880 is too thin, processing becomes difficult and durability is poor. On the other hand, those with a large thickness t 1 are costly. Therefore, the thickness t1 is, for example, about 0.5 to 5 mm, preferably 0.5 to 1 mm.
  • a step t2 that is concave downward is formed on the upper surface of the center of the dielectric member 880. That is, the outer periphery of the wafer 1 in which the upper surface of the outer peripheral portion of the dielectric member 880 is higher than the upper surface of the central portion by the step t2 is guided by the step t2. Thereby, the wafer 1 can be placed at an accurate position.
  • the step t 2 is, for example, about 0.5 to 3 mm, preferably 0.5 to 1 mm, and more preferably the wafer thickness. The same thickness level as the level is better.
  • a plasma processing apparatus 150 equipped with such a semiconductor wafer mounting section 800 conventional dummy wafers are used to take measures against the memory effect, initialize wet processing, or prevent particles from being generated.
  • the dielectric member 880 is etched without mounting the wafer 1.
  • the etching conditions and required time are substantially the same as in the first embodiment, but the dielectric member is simpler than the dielectric members according to the first, second, third and fourth embodiments. By adopting the simplified shape, replacement when it is consumed by etching is easier. Further, since the same effect as that of the first embodiment can be obtained with a small amount of material, it is more preferable to use in a plasma processing apparatus for mass-producing semiconductor devices. Further, it is preferable to use only Ar gas as a processing gas during plasma processing for preventing generation of particles.
  • the shape and material of the dielectric member may have different shapes and material as long as the effect of the same c not limited by the above embodiments can be obtained.
  • the processing conditions and processing time are specific to each plasma processing apparatus, and do not limit the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

明 細 書 プラズマ処理装置 技 術 分 野
本発明はプラズマ処理装置およびプラズマ処理方法にかかり、 特に、 プラズマ 処理装置の初期化が効率よく行えるプラズマ処理装置およびプラズマ処理方法に 関する。 背 景 技 術
半導体装置の製造においては、 昨今、 高密度化および高集積化が進んでいる。 このため、 デザインルールが厳しくなつている。 例えば、 ゲート配線パターンな どの線幅は、 一層小さくなり、 下層の半導体デバイスと上層の配線層との接続部 であるコンタクトホールのァスぺクト比は、 一層高くなつている。
厳しいデザィンルールで設計された半導体装置の製造のためには、 製造工程の 管理が重要である。 例えば、 エッチングの工程においては、 微細なパターンや高 ァスぺクト比を有するコンタクトホールのエッチングが確実に行われなくてはな らない。 このため、 エッチングレートを管理し、 所望のパターンを確実に形成す ることが不可欠である。
ところが、 エッチングを行うプラズマ処理装置、 特に誘導結合プラズマ （以下
I C Pという） を用いてエッチングを行うプラズマ処理装置においては、 例えば 石英等からなるチャンバ一に電位がかかっていない。 このため、 エッチングされ た材料がチヤンバー内壁等に異物として付着しやすい。 チャンパ一内壁等に付着 した異物は、 エッチング時のプラズマ状態に影響を及ぼし、 エッチングレートを 変動させ得る。
また、 半導体装置の進歩に伴う多様な要求に応えるため、 種々のプロセスが行 われ得る。 一例を挙げると、 コンタクトホールにタングステン等の材料を埋め込 む前に、 コンタクトホール底部表面において酸化したり変質したりして生じた酸 化膜 （例えば S i 02 ) がエッチングされる必要がある。 しかし、 通常エツチン グされる酸化膜以外の導電材料、 例えば P o l y— S i , W, W S i， C o S i 等の材料、 をエッチングする場合には、 その後に再び酸化膜をエッチングすると、 メモリー効果と呼ばれる現象が引き起こされ得る。
メモリ一効果とは、 次のような現象である。 例えば C o S iなどの金属材料か らなる膜がエッチングされると、 エッチングされた物質が石英材からなるチャン パー内やその内壁などに付着する。 これによりプラズマ内に生成された電子ゃィ オン等が、 付着物を介して接地されて、 プラズマが不安定となる。 従って、 その 直後に酸化膜を夕ーゲットとして同一条件でエッチングを行っても、 プラズマが 不安定になっているので、 定常状態のエッチングレートにならない。 この現象が メモリ一効果と呼ばれている。 つまり、 通常エッチングする膜以外のものをエツ チングすると、 通常チャンバ一内やその内壁に付着するものとは異なる材料が付 着し、 これによりプラズマに対するインビーダンスが変化し、 ひいてはプラズマ 状態が影響を受け、 メモリ一効果が引き起こされるのである。
図 1 8は、 従来のプラズマ処理装置における、 半導体ウェハ載置部 1 0の一例 を示す概略断面図である。 図 1 8に示すように、 半導体ウェハ載置部 1 0は、 ガ ィ ドリング 8 0およびサセプ夕 1 5 3を有している。
サセプ夕 1 5 3は、 例えば A I Nなどからなる。 ガイ ドリング 8 0は、 例えば S i 02 などの石英材からなる。 ガイ ドリング 8 0は、 サセプ夕 1 5 3の外周を 囲っており、 ガイ ドリング 8 0の上面はサセプ夕 1 5 3よりも上方に位置してい る。 これにより、 ガイ ドリング 8 0が、 半導体ウェハ 1の外周を的確な位置にガ ィ ドするようになっている。
このような半導体ウェハ載置部 1 0を有するプラズマ処理装置で、 通常、 S i O 2 膜の半導体ウェハのエッチングが行われる。 そのようなエッチングの途中で、 P 0 1 y - S i膜で表面が覆われた半導体ウェハの表面のエッチングが行われ、 続いて再び表面が S i 02 膜のウェハがエッチングされる場合、 エッチングレー 卜が低下する。 この場合、 例えば S i 02 膜の半導体ウェハを 5枚 （エッチング 時間として例えば 1 5 0秒相当） の処理を行わないと、 通常のエッチングレート に回復しない。
この原因は次のように考えられている。 すなわち、 P 0 1 y— S iの S iが飛 散してチャンパ一内壁表面に付着することにより、 プラズマ状態は一旦減衰する。 しかし、 S i 02 膜の半導体ウェハを数枚エッチングすることにより、 チャンバ 一内部に再び酸化物がある程度堆積され、 プラズマ状態が元の定常状態に戻る。 そこで、 エッチングレートを定常状態に戻すために、 ダミーウェハを用いての エッチングが行われる。 しかしながら、 ダミーウェハを用いることは、 時間、 労 働力、 および費用が不可欠であり、 生産および作業効率を悪化させる点で好まし くない。
また、 チャンパ一内壁に付着した付着物は、 例えば C 1 F 3 ガスを用いたクリ —ニングでエッチング （除去） され得る。 しかし、 当該エッチングの実施は困難 である。 また、 エッチング （除去） の後、 装置が定常状態に復帰するためには、 やはり一定枚数のダミーウェハを用いたエッチングを行わなくてはならない。 また、 複数の半導体ウェハのエッチング処理を行う場合、 装置の稼働時間が長 くなる。 このため、 チャンバ一の内壁に付着した付着物が厚くなつて、 それ自身 の内部応力により剥がれたり、 処理ガス中のイオンおよびラジカルにより還元、 侵食されることによる外的なス卜レスが付加されて剥がれたりする。 これにより、 パーティクルが発生し得る。
このような場合、 表面が酸化膜で覆われたウェハをダミーウェハとしてプラズ マ処理を行ってチャンバ一内壁に酸化物を付着させると、 パーティクルの発生が 抑えられることもわかっている。 しかしながら、 この作業も、 生産および作業効 率の点から好ましくない。
また、 サセプ夕 1 5 3の周囲に配されるガイ ドリング 8 0は、 その上面がサセ プ夕 1 5 3よりも上方に位置するように構成されている。 このことは、 ウェハの 周囲においてプラズマが乱れる要因となっている。 具体的には、 成膜やエツチン グなどのプラズマ処理の面内均一性が損なわれる要因となっている。
また、 従来、 誘電体壁、 特にペルジャ一型誘電体壁、 と処理室 （の他の壁） と の間をシールするために、 0リングや、 両面が平面に形成された平型または L型 のガスケッ卜が使用されていた。
しかしながら、 0リングが使用される場合には、 破損対策のために、 当該 0リ ングの接触面以外を保護する必要があった。 また、 平型または L型のガスケット が使用される場合には、 シール面に十分な面圧が確保できず、 真空漏洩が生じや すいという問題点があった。
さらにまた、 従来においては、 処理室内に処理ガスを導入するために、 天井部 に複数のガス導入孔が形成された構造、 いわゆるシャワーへッド構造が用いられ ていた。
しかしながら、 シャワーヘッド構造では、 ウェハとガス導入孔との間隔が処理 装置の構造に応じて制限され、 また、 ウェハ外周部でのガス分布が一様でない。 このため、 成膜ゃェッチングなどのブラズマ処理の面内均一性が損なわれるとい う問題があった。 発 明 の 要 旨
本発明の目的は、 装置の立ち上げが効率よく行え、 酸化膜以外の材料のエッチ ング処理を適宜行うことができ、 パーティクル発生を防止することの可能な、 プ ラズマ処理装置およびプラズマ処理方法を提供することである。
さらに、 本発明の別の目的は、 処理装置内における載置台など当該装置を構成 する部材の材質組成に基づく金属汚染を防止することが可能な、 プラズマ処理装 置を提供することである。
さらに、 本発明の別の目的は、 ウェハ上でのガスの流れを均一にして、 プラズ マを処理面全面において均一に分布させて成膜やエッチングなどのブラズマ処理 の面内均一性を向上させることが可能な、 ガス導入構造を有するプラズマ処理装 置を提供することである。
本発明は、 誘電体壁を有する処理室と、 前記処理室内に設けられ、 被処理体が 載置される載置面を有する載置台と、 前記載置台の少なくとも載置面を着脱自在 に覆うことが可能な誘電体部材と、 を備え、 前記誘電体壁を介して前記処理室内 に誘導プラズマが励起されるようになっていることを特徴とするプラズマ処理装 置である。
かかる構成によれば、 プラズマ処理装置において処理中にパーティクル発生等 のトラブルが発生した際にチャンバ一内を W e t · c 1 e a n i n gしてその後 立ち上げを行う場合、 定期的なメンテナンスをする場合等、 エッチング対象物が 変わる （例えばメタルエッチングから酸化膜エッチングへ移行する） 場合など別 のプロセスへ移行する場合、 さらにはチャンバ一内を初期状態に戻す場合などに、 載置台上に配置される誘電体部材をプラズマ中にてエッチングすることで、 ダミ 一ウェハを用いなくても、 効率よくプラズマ処理装置のチヤンバ一内を初期化す ることができる。 そして、 載置台の載置面が誘電体部材でおおわれているので、 たとえ載置台を構成する材料中に金属等の不純物が含まれていても、 チャンバ一 内や被処理体がこの金属に汚染されることを防止することができる。
好ましくは、 前記誘電体部材は、 被処理体が載置される載置面を有し、 当該載 置面の周囲には、 被処理体をガイ ドするガイ ドリングが形成されている。 また、 好ましくは、 前記ガイ ドリングの表面は、 前記被処理体の処理面よりも低く位置 するように形成されている。 また、 好ましくは、 前記誘電体部材は、 前記載置台 の上部に被せることが可能な凹部状である。 また、 好ましくは、 前記誘電体部材 は、 相互に分離可能な載置面部及びガイ ドリング部から構成されている。
かかる構成によれば、 被処理体を誘電体部材上に的確に載置可能である。 また、 プラズマを被処理体の処理面において均一化することも可能である。 更には、 誘 電体部材の製造および消耗時等の交換も容易である。
あるいは、 本発明は、 誘電体壁と、 誘電体壁に接続されたフッ素系エラストマ 材料から構成された平型のガスケットと、 を有する処理室と、 前記処理室内に設 けられ、 被処理体が載置される載置台と、 を備え、 前記誘電体壁を介して前記処 理室内に誘導プラズマが励起されるようになっており、 前記平型のガスケットは、 両面に少なくとも一列の環状突起が形成されていることを特徴とするプラズマ処 理装置である。
かかる構成によれば、 シール面全体を保護することが可能である。 また、 適切 な面圧を確保することが可能なので、 より気密性の高いプラズマ処理装置を提供 することが可能となる。
あるいは、 本発明は、 処理室と、 前記処理室内に設けられ、 被処理体が載置さ れる載置台と、 前記処理室の例えば側壁に設けられ、 前記処理室内に斜め上方向 きに開口する複数のガス噴出孔を有するガス導入リングと、 を備え、 前記処理室 内に誘導プラズマが励起されるようになっていることを特徴とするプラズマ処理 装置である。
好ましくは、 前記ガス導入リングの内側面は、 上向きのテ一パ面となっており、 前記複数のガス噴出孔は、 それそれ、 前記テ一パ面において開孔している。 また、 好ましくは、 前記複数のガス噴出孔は、 処理室内の一点に向けて開孔している。 また、 好ましくは、 前記処理室は、 ペルジャ一型誘電体壁を有しており、 前記べ ルジャー型誘電体壁を介して前記処理室内に誘導プラズマが励起されるようにな つている。
かかる構成によれば、 処理室の側面から、 処理室内の所定位置 （例えば中央 部） に向けて均一にガスを噴出することが可能である。 その結果、 ガスの流れが ウェハ上で均一となり、 プラズマが均一に生成されて、 成膜やエッチングなどの プラズマ処理の面内均一性を向上させることができる。
あるいは、 本発明によれば、 誘電体壁を有する処理室と、 前記処理室内に設け られ、 被処理体が載置される載置面を有する載置台と、 前記載置台の少なくとも 載置面を着脱自在に覆うことが可能な誘電体部材と、 を備え、 前記誘電体壁を介 して前記処理室内に誘導プラズマが励起されるようになっているプラズマ処理装 置を用いたプラズマ処理方法であって、 前記誘電体部材を露出させた状態で、 所 定時間にわたり、 前記処理室内にプラズマを励起する初期化工程を備えることを 特徴とするプラズマ処理方法である。
上記方法によれば、 プラズマ処理装置の初期化工程を、 稼働率の点で効率良く 行うことができる。 また、 上記方法によれば、 パーティクル発生防止にも効果が あるため、 信頼性の高いプロセスが可能になる。 図面の簡単な説明
図 1は、 本発明の第 1の実施形態にかかるプラズマ処理装置を示す概略図であ る
図 2は、 本発明の第 1の実施形態にかかる半導体ゥェハ載置部を示す概略断面 図である。
図 3は、 ベルジャー上部の構成を示す概略断面図である。
図 4は、 図 3における P部分の拡大図である。 図 5は、 接続部の平面図である。
図 6は、 本発明の第 1の実施形態にかかるガス導入リングの概略断面図である。 図 7は、 本発明の別の実施形態にかかるガス導入リングの概略断面図である。 図 8は、 ガス通路の構成を示す図である。
図 9は、 本発明の一実施の形態にかかるガスケッ卜の断面図である。
図 1 0は、 S E M— E D X (エネルギー分散型 X線分光器付走査型電子顕微 鏡） による元素組成分析図である。
図 1 1は、 パーティクル発生の概念図である。
図 1 2は、 メモリー効果によるエッチング量の変動を示す図である。
図 1 3は、 メモリー効果によるエッチング量の変動を示す図である。
図 1 4は、 本発明の第 2の実施形態にかかる半導体ウェハ載置部を示す概略断 面図である。
図 1 5は、 本発明の第 3の実施形態にかかる半導体ウェハ載置部を示す概略断 面図である。
図 1 6は、 本発明の第 4の実施形態にかかる半導体ウェハ載置部を示す概略断 面図である。
図 1 7は、 本発明の第 5の実施形態にかかる半導体ウェハ載置部を示す概略断 面図である。
図 1 8は、 従来のプラズマ処理装置における、 半導体ウェハ載置部の一例を示 す概略断面図である。 発明を実施するための最良の形態
以下に添付図面を参照しながら、 本発明にかかるプラズマ処理装置およびその 初期化工程の好適な実施の形態について詳細に説明する。 なお、 本明細書及び図 面において、 実質的に同一の機能構成を有する構成要素については、 同一の符号 を付することにより重複説明を省略する。
(第 1の実施の形態）
図 1は、 本発明の第 1の実施形態にかかるプラズマ処理装置を示す概観図であ る。 図 1に示すように、 プラズマ処理装置 1 5 0は、 半導体ゥヱハ上の酸化膜や その他材料の膜を除去するエッチング装置であり、 誘導結合プラズマ （I C P ) 方式を採用することができる。
この装置 1 5 0は、 略円筒状のチャンバ一 1 5 1及び略円筒状のペルジャ一 1 5 2を有している。 ペルジャ一 1 5 2は、 チャンバ一 1 5 1の上方に、 後述する ガスケット 1 7 9を介して、 気密に設けられている。 ペルジャ一 1 5 2は、 例え ば石英やセラミックス材料等の誘電体材料で形成されている。
チャンバ一 1 5 1内には、 サセプ夕 1 5 3が備えられている。 サセプ夕 1 5 3 は、 被処理体である半導体ウェハ （以下単にウェハという） 1を水平に支持する ためのものである。 サセプ夕 1 5 3の上面には、 本実施の形態にかかる誘電体部 材 1 8 0が配されているが、 その詳細な構造については、 後述する。 なお、 誘電 体部材 1 8 0は、 3本 （図 1には 1本のみ図示） のシャフト 2 0 0に支持されて いる。
支持部材 1 5 4は、 略円筒形状をなし、 サセプ夕 1 5 3を支持している。 ヒー 夕 1 5 6はウェハ 1を加熱するために、 サセプ夕 1 5 3内に埋設されている。 電 源 1 7 5は、 電源接続線 1 7 7を介してヒー夕 1 5 6に電力を供給する。
コィノレ 1 5 7は、 アンテナ部材としてベルジャー 1 5 2の周囲に卷回されてい る。 高周波電源 1 5 8は、 整合器 1 5 9を介して、 コイル 1 5 7に接続されてい る。 高周波電源 1 5 8は、 例えば 4 5 0 k H z〜6 0 MH z、 好ましくは 4 5 0 k H z〜l 3 . 5 6 M H zの周波数を有する高周波電力を発生可能である。
ここで、 ペルジャ一 1 5 2上部の構成について説明する。 図 3は、 ペルジャ一 1 5 2上部の構成を示す概略断面図、 図 4は、 図 3に示す P部分の拡大図である c 図 3に示すように、 ペルジャ一 1 5 2外部の上部には、 電極 1 5 3に対する対向 電極 2 0 1が設けられている。 対向電極 2 0 1は、 A 1等により形成され、 ベル ジャー 1 5 2との間に、 中心部に配置されるペルジャ一1 5 2との緩衝防止用の キャップ 2 0 3、 スぺーサリング 2 0 5を介して設けられている。 キャップ 2 0 3、 スぺーサリング 2 0 5はテフロンなどの樹脂で形成され、 ベルジャー 1 5 2 を密閉するように押さえている。
対向電極 2 0 1は、 その上部に設けられた A 1製のカバー 2 0 7に接続されて いる。 更にカバー 2 0 7は、 ベルジャー 1 5 2側面を覆う A 1製のシースカバ一 2 0 9に接続されている。 対向電極 2 0 1は、 カバー 2 0 7、 シースカバー 2 0 9を介して接地されている。
カバ一 2 0 7の更に上方には、 整合器 1 5 9が設けられており、 図 3の P部分 を介してコイル 1 5 7と電気的に接続されている。 図 4に示すように、 P部分は、 整合器 1 5 9と接続された電極 2 1 1、 電極 2 1 1に接続された電極 2 1 3、 電 極 2 1 3に接続された電極 2 1 5、 及び電極 2 1 5にネジ 1 9により接続された 電極 2 1 7を有し、 各電極は取り外しが可能となっている。 さらに電極 2 1 7は、 クリップ 2 2 1に接続されている。 クリップ 2 2 1がコイル 1 5 7を挟持するこ とで、 整合器 1 5 9とコイル 1 5 7が電気的に接続されている。
クリヅプ 2 2 1は、 電極 2 1 7とコイル 1 5 7とを電気的に接続させる機能を 有する。 例えば、 図 5に示すように、 電極 2 1 7と導通する接続部 2 2 3が、 ネ ジ 2 2 5によりコイソレ 1 5 7に接続されている。 電極 2 1 3， 2 1 5は、 銅に銀 をコートしたものなどが用いられ得る。 電極 2 1 3 , 2 1 5の外側は、 アミ ド系 樹脂などの耐熱樹脂で形成されたカバー 2 2 7で被覆され、 さらに当該カバ一 2 2 7が A 1製のカバー 2 2 9で覆われている。 上記のように、 高周波電源 1 5 8 から整合器 1 5 9を介してコイル 1 5 7に高周波電力を供給することにより、 ベ ルジャ一 1 5 2内に誘導電磁界が形成される。
ガス供給機構 1 6 0は、 半導体ウェハ表面をエッチングするための A rを供給 する A r供給源 1 6 1、 及び、 金属材料の酸化物を還元するための H 2 を供給す る H 2 供給源 1 6 2を有している。 ガスライン 1 6 3および 1 6 4は、 各々ガス 供給源 1 6 1および 1 6 2に接続されている。 パルプ 1 6 5 , 1 7 8、 およびマ スフ口一コントロ一ラ 1 6 6が、 各ラインに設けられている。
ガス導入リング 1 6 7は、 ベルジャー 1 5 2とチャンパ一 1 5 1側壁の天井部 との間に環状に設けられている。 ガス導入リング 1 6 7の内周側壁面には、 矢印 に示す方向、 すなわちペルジャ一 1 5 2内の空間部 1 5 5の中央部 （ひ点） に向 けて処理ガスを噴出可能な複数のガス導入孔 1 6 7 aが設けられている。 当該ガ ス導入リング 1 6 7は、 チャンパ一 1 5 1側壁の上部にボルト等によりシールを 介して気密に固定されている。 ガス導入孔 1 6 7 aは、 ベルジャー 1 5 2の外側 に配置する誘導コイルの卷数 （コイルの高さ） の 1 / 2の位置の空間部 1 5 5の 中央部 （ひ点） に向かって処理ガスを噴出させる角度に配置されている。 また、 複数のガス導入孔 1 6 7 aは等間隔に配置されている。 これにより、 ベルジャー 1 5 2の空間部 1 5 5内に均一に処理ガスを噴出することができる。
なお、 このガス導入孔 1 6 7 aは、 これに限られず、 装置の大きさに応じて均 一な流れを形成するように個数や噴出角度が調整される。 本実施の形態では、 2 0個のガス導入孔 1 6 7 aが形成されている。 噴出 （均等） 角度は、 成形角度に より任意にすることができ、 空間部 1 5 5の中央部、 すなわち半導体ウェハ上部 に向けた角度 （固定） としてもよい。
図 6にも示すように、 ガス導入リング 1 6 7には環状に形成された溝 1 6 7 b と、 これに連通するガス通路 1 6 7 dと、 が設けられている。 ガス通路 1 6 7 d には、 ガスライン 1 6 3および 1 6 4が接続されている。 ガスライン 1 6 3およ び 1 6 4からのガスは、 ガス通路 1 6 7 dを介してガス導入リング 1 6 7内に注 入され、 ガス導入孔 1 6 7 aを介してエッチングガスが空間部 1 5 5中央に向け 導入 （噴出） される。
図 6に示すように、 ガス導入リング 1 6 7の空間部 1 5 5側の側面 1 6 7 cは、 垂直に形成されている。 その垂直面である側面 1 6 7 cに、 ガス導入孔 1 6 7 a が開孔されている。 ただし、 かかる構成の場合には、 孔上部から噴出するガス流 Aと、 孔下部から噴出するガス流 Bとの間に速度差が生じ得る。 このため、 ガス 導入孔 1 6 7 aから処理ガスが噴出する際に、 ガス導入孔 1 6 7 aの出口付近で 乱流 （渦巻流） が形成され得る。 このため、 空間部 1 5 5内に均一にガスを導入 することができない。
そこで、 図 7に示すように、 ガス導入リング 1 6 7の空間部 1 5 5側の側面 1 6 7 cにテ一パ面 1 6 7 fが形成される。 このテーパ面 1 6 7 f に対して、 上向 きに形成されたガス導入孔 1 6 7 aが略垂直に開孔される。 さらに、 複数のガス 導入孔 1 6 7 aの方向は、 誘導コイルの巻数 （コイルの高さ） の 1 / 2の高さ位 置において交差するように構成することにより、 孔上部から噴出するガス流 Aと 孔下部から噴出するガス流 Bとの間の速度差が軽減され、 チャンバ一内にガスを 均一に導入することが可能となる。 また、 ガス導入孔 1 6 7 aの空間部 1 5 5側 の出口付近は、 図 7に示す出口 1 6 7 gを形成するように面取りされ得る。 この 場合、 ガス噴出時の抵抗を軽減することができる。
次に、 図 8を参照しながら、 ガス導入リング 167内の溝 167bにガスを導 入するためのガス通路 167 dの構成について説明する。 図 8は、 ガス通路 16 7 dの構成を示す図であり、 図 8 (a) は、 上方からの概観図、 図 8 (b) は、 図 8 (a) の Q方向からの概観図、 図 8 (c) は、 図 8 (a) の R— R断面の概 観図である。
図 8に示すように、 ガス導入リング 167には、 内部の溝 167 dにガスを導 入するガス通路 167 dが設けられている。 ガス導入リング 167の外側には、 図 8 (b) に示すように、 ガス通路 167 dの入口が露出している。 ガス通路 1 67 dと溝 167 bとの接続部の上部には、 図 8 (a) 及び図 8 (c) に示すよ うに、 横穴 167 hが設けられている。 そして、 ガス通路 167 dと溝 167b との接続部の溝 167 b側に隔壁が設けられ、 ガス通路 167 dから導入される ガスは横穴 167 hを経由して溝 167 bに導入されるようになっている。 この 構成のために、 ガスは溝 167bの周方向 （幅方向） に流れやすい。 従って、 空 間部 155に向けて噴出されるガスがより均一になる。
また、 チャンパ一 151側壁とペルジャ一 152側壁とは、 真空度を保っため、 ガスケット 179を介して気密に接続されている。 図 9は、 本実施形態にかかる ガスケッ ト 179の断面図である。 図 9に示すガスケット 179は、 ペルジャ一 152のシール面とガス導入リング 167の上部のシール面との間に設けられて いる。 これにより、 気密性が維持され、 ベルジャー 152のシール面が保護され て破損を防止できる。 また、 このガスケット 179は、 更なる気密性維持の向上 を目的として、 例えばフッ素系エラストマ一材料から構成され得る。 また、 好ま しくは、 図 9に示すように、 リング形状を有するガスケットの上下面に、 半円状 の山または甲山状の突起 179 a， 179 bが成形され得る。 もっとも、 ガスケ ット 179の下面には突起 179 aがなくてもよいし、 また、 ガスケット 179 の上面には突起 179 aが 2個など複数設けられてもよい。
さて、 図 1に示すように、 真空ポンプを含む排気装置 169が、 排気管 168 に接続されている。 チャンバ一 15 1の底壁の一部は開口しており、 この開口部 には凹状の排気部 182が気密に接続されている。 上記排気管 168は、 排気部 182の側面開口部に接続されている。 上記排気部 182の底部には、 サセプ夕 153を支持する支持部材 1 54が設けられている。 そして排気装置 169を作 動させてチャンバ一 1 5 1およびペルジャ一 1 52の内部を排気部 182、 排気 管 168を介して所定の真空度に減圧することができる。
また、 ゲートバルブ 170が、 チャンバ一 1 5 1の側壁に設けられている。 ゥ エノヽ 1は、 このゲートバルブ 170が開にされた状態で、 隣接するロードロック 室 （図示せず） との間で搬送され得る。 また、 サセプ夕 1 53に埋設されている 電極 1 Ί 3は、 整合器 172を介して、 高周波電源 1 Ί 1に接続されている。 こ れにより、 電極 173へのバイアス印加が可能となっている。
以上のように構成されたプラズマ処理装置の動作を説明する。 まず、 ゲ一トバ ルブ 170が閧とされ、 チャンバ一 1 5 1内にウェハ 1が挿入される。 次に、 リ フタ一ビン駆動機構 1 8 1が有するリフ夕一ビン昇降駆動部 18 l bによってリ フタ一ビン 18 1 aが上昇し、 当該リフタービン 18 1 aでウェハ 1を受け取る。 その後、 リフタービン 181 aが下降して、 サセプ夕 153上にウェハ 1が載置 される。 その後、 ゲートバルブ 170が閉じられ、 排気装置 1 69により、 チヤ ンバー 1 5 1内及びペルジャ一 1 52内が排気されて所定の減圧状態とされる。 引き続いて、 Ar供給源 16 1及び Η2 供給源 1 62からチャンパ一 15 1内に Arガスおよび Η2 ガスが供給される。 同時に、 高周波電源 1 58からコイソレ 1 57に高周波電力が供給されてベルジャー 1 52内の空間部 15 5に誘導電磁界 が形成される。
この誘導電磁界により、 ベルジャー 1 52内の空間部 1 55にプラズマが生成 される。 そして、 このプラズマにより、 ウェハ 1の表面の膜、 例えば酸化膜、 が エッチング除去される。 この時、 高周波電源 17 1からサセプ夕 1 53にパイァ ス電圧を印加することができる。 必要に応じて、 例えば Η2 ガス等を使用するプ ロセスガスを用いる場合には、 ヒ一夕 1 56に電源 175から電力を供給し、 サ セプ夕 1 53を加熱することができる。
処理条件の一例を挙げると、 例えば圧力が 0. 1~ 13. 3 Pa、 好ましくは 0. 1〜2. 7 P a、 ウェハ温度が 100〜500°C、 A rのガス流量が 0, 0 0 1〜0. 03 L/min好ましくは 0. 005〜0. 0 1 5 LZmin, H2の ガス流量が 0〜0. 06 L/min好ましくは 0〜0. 03L/min， 高周波 電源 158の周波数が 450 112〜601 112好ましくは4801^112〜13. 56 MHz、 バイアス電圧が一 20〜一 200V (0〜500W) である。 この ような条件のプラズマを用いて 30秒程度エッチング処理が実施された時、 酸化 膜としての Si 02 が 1〜1 Onm程度除去された。
図 2は、 本実施の形態にかかる半導体ウェハ載置部 100を示す概略断面図で ある。 図 2に示すように、 半導体ウェハ載置部 100は、 サセプ夕 153および 誘電体部材 180を有している。
サセプ夕 153は、 例えば A1N、 A 12 03 、 S i Cなどの材料からなる。 誘電体部材 180は、 例えば S i02 , AI2 03 , A1N、 または S i3 N4 などプラズマ処理時に誘電を維持される材料からなる。 そして、 サセプ夕 153 上に誘電体部材 180が載置されるようになっている。 本実施の形態における誘 電体部材 180は、 石英である。
また、 誘電体部材 180の中央部の上面には下側に凹となる段差 t 2が形成さ れている。 すなわち、 誘電体部材 180の外周部の上面が中央部の上面よりも段 差 t 2だけ盛り上がつている。 ウェハ 1の外周は、 当該段差 t 2によってガイ ド される。 これにより、 ウェハ 1は的確な位置に載置され得る。 段差 t 2は、 ゥェ ハ 1の厚さが約 0. 7 mm程度である場合、 例えば、 0. 5〜3mm程度、 好ま しくは 0. 5〜lmmで、 より好ましくはウェハの厚さレベルと同じ厚さレベル がよい。
また、 誘電体部材 180の外径は、 サセプ夕 153の外径よりも大きく形成さ れている。 すなわち、 誘電体部材 180がサセプ夕 153上に載置されたときに、 サセプ夕 153よりも外側にはみ出す外縁部 180 aが設けられている。 また、 誘電体部材 180の中央部の下面には、 下側に凸となる凸部 18 Onが形成され ている。 そして当該凸部 18 Onは、 サセプ夕 153の上面に設けられた上側に 凹となる凹部 153 n内に収容されている。
具体的には、 例えば、 サセプ夕 153の凹部 153nは、 図 2に示すような座 ぐりとして形成され得る。 そして、 サセプ夕 153の凹部 153 nに誘電体部材 180の凸部 18 Onが当接すると共に、 サセプ夕 153の縁部 （外周部） の上 面に誘電体部材 180の外縁部 180 aの下面が当接するようになっていてよい。 この時、 誘電体部材 180は、 サセプ夕 153からずれ落ちることなく、 サセプ 夕 153上に安定的に載置され続けることができる。
誘電体部材 180の中央部の厚さ t 1が簿すきると、 加工が難しく、 また耐久 性に劣る。 一方、 厚さ t 1が厚いものはコストがかかる。 従って、 厚さ t 1は、 例えば 0. 5〜5mm程度、 好ましくは 0. 5〜： L mmである。
さて、 このような半導体ウェハ載置部 100を有するプラズマ処理装置 150 において、 従来は、 メモリー効果に対する初期化あるいはパーティクル発生防止 のために、 ダミーウェハを用いたプラズマ処理が行われていた。 本実施の形態の 場合、 その替わりに、 例えばウェハ 1の搬出入の間に、 ウェハ 1が載置されてい ない状態で、 誘電体部材 180のエッチング処理が行われる。 これをァフ夕一プ ロセス処理と名づける。
実際の処理条件としては、 I CP用の高周波電源 158の出力が 200〜10 00W (好ましくは 200〜700W)、 バイアス電圧用の電源 171の出力が 13. 56 MHzの周波数で 100〜500W (好ましくは 400W)、 圧力が 約 0. 1〜1. 33Pa (好ましくは 0. 67 Pa) で、 A rガスのみを用いる ことが好ましい。 A rガスの流量は 0. 001〜0. 06 L/mi n (好ましく は 0. 001〜0. 03L/min、 あるいは 0. 038 L/mi n)、 サセプ 夕温度は一 20〜500°C、 好ましくは 200°Cである （Arガスと H2 ガスと の混合ガスを用いる場合には、 サセプ夕温度は 500°Cであることが好ましい） c また、 処理時間は 5〜30 s e c、 例えば 10 s e c程度が好ましい。 このよう な処理条件で誘電体部材がェツチングされることにより、 ベルジヤー内壁面に誘 電体部材が付着される。 これにより、 メモリ一効果及びパーティクルの発生が防 止され得る。
ここで、 パーティクル発生のメカニズム及びメモリ一効果について、 図 10， 図 11， 図 12， 図 13を参照しながら説明する。 図 10は、 SEM— EDX (エネルギー分散型 X線分光器付走査型電子顕微鏡） による元素組成分析図、 図 1.1は、 パーティクル発生の概念図、 図 12、 図 13は、 メモリー効果によるェ ツチング量の変動を示す図である。 図 10 (a) , 図 10 (b)及び図 10 (c) は、 それそれ、 S i、 ペルジャ 一 152の側壁の堆積物、 S i02 の元素組成分析図である。 図 10に示すよう に、 S i、 ペルジャ一 152の側壁の堆積物、 及び S i02 から検出された S i 元素： 0元素の比は、 それそれ、 100 : 0, 49 : 46, 34 : 66である。 よって、 ベルジャー 152の側壁の堆積物は、 S i元素と 0元素とが約 1 ： 1に 含まれる S iOであると推測される。
図 11 (a) に示すように、 ペルジャ一 152内の空間 155にエッチングさ れた S i02 が存在する場合、 処理ガス中の水素ガスがプラズマより解離して生 ずる H+ により当該 S i 02 が還元されて S iOとなって、 ペルジャ一 152の 側壁に堆積すると考えられる。
図 11 (b) に示すように、 多数枚のウェハの処理などが行われた後では、 S iOの堆積量が多くなつて、 膜状の堆積物 315になる。 3 :1リッチな3 ;1〇月莫 の膜厚がある程度を超えると、 ストレスにより、 図 11 (c) に示す堆積物 31 7のように剥がれ落ちる。 このことがパーティクルを発生させるのである。 従つ て、 上記のように、 パーティクル発生を抑制するためのアフタープロセス処理は、 S i 02 を還元しない Arガスのみで行われることが好ましい。
また、 図 12及び図 13には、 同一のエッチング条件で処理を行った際のエツ チング量が示されている。 図 12及び図 13に示すように、 1枚目の半導体ゥェ ハで S i02 をエッチングし、 2枚目の半導体ウェハでそれそれ COS i2 , Ρ ο 1 y— S iをエッチングした場合、 3枚目に S i02 をエッチングしても、 当 初のエッチング量とは変化してしまう （メモリー効果） 。
エッチングされる物質が変わると、 チャンバ一内壁に付着する物質が変わる。 これに伴って、 生成されるプラズマが不安定となる。 メモリー効果はこのために 生ずると考えられる。
メモリ一効果が起こった場合、 次の処理 （ここでは 4枚目の半導体ウェハのェ ツチング） の前に、 上述のアフタープロセス処理が行われる。 これにより、 図 1 2及び図 13に示すように、 COS i2 または Po 1 y— S iをエッチングする 前のエッチング量に戻る。 これは、 チャンバ一内壁が再びもとの物質で覆われ、 プラズマ状態が再び安定するためであると考えられる。 このように、 アフタープ ロセス処理は、 メモリ一効果を解消させる効果がある。
また、 ァフ夕一プロセス処理を実施するため上記のような条件で誘電体部材 1 8 0が処理される場合、 エッチングレートを定常状態のェッチングレートに復帰 させるために必要なブラズマ処理時間については以下のような結果が得られてい る。
従来は、 酸化膜以外の例えば P 0 1 - S i (ポリシリコン） や C o S i 2 (コノ、 レトシリコン、 コノ、リレトシリサイ ド） 等の導電性の材料をエッチングした 後のメモリ一効果に対する対策のためには約 1 5 0秒、 チャンバ一内をメインテ ナンスする際に薬剤などを用いて行われるウエットクリ一ニング後の初期化には 約 3 0 0秒、 パーティクル防止には約 1 5 0 0秒、 だけ処理が継続されることが 必要だった。 しかし、 本実施の形態によれば、 数十秒間だけ誘電体部材をエッチ ングすることにより、 チャンバ一内を定常状態に戻すことができ、 最適なエッチ ングが可能となる。
特に、 処理ガスとして用いられる A rガスと Η 2 ガスの混合ガスのプラズマで シリコン酸化膜のエッチングを繰り返し行うと、 スパッ夕された S i O x が処理 容器内壁や処理容器内の部材表面に付着する。 そして、 処理ガスである H 2 ガス がプラズマより解離して H+ および H * が生成されると、 これによつて S i O x が浸食されてパーティクル発生が起こると考えられる。 よって、 例えば S i 02 などよりなる誘電体部材 1 8 0をプラズマ処理して、 処理容器内壁や処理容器内 の部材表面を新たな S i 02 等の誘電体膜で覆うことにより、 パーティクルの生 じにくい表面状態として、 パーティクル発生を抑制することができる。 パーティ クル発生防止のためのプラズマ処理には、 処理ガスとして A rガスを用いること が好ましい。
また、 1枚 3 0〜6 0秒程度の処理時間を要するダミーウェハを用いて処理す るとすれば、 メモリー効果に対する対策、 薬剤などを用いたウエットクリーニン グ後の初期化、 およびパーティクル防止のために行う場合、 それそれ、 上記処理 時間は 5枚以上、 1 0枚以上、 5 0枚以上に相当することになる。 このように誘 電体部材 1 8 0を処理する本実施の形態によれば、 メモリー効果に対する対策、 薬剤などを用いたウエットクリーニング後の初期化、 あるいは、 パーティクル防 止、 のためにダミーウェハを用意する必要がない。 従って、 作業および生産の効 率を向上させる効果がある。 また、 誘電体部材 1 8 0は、 エッチング後の消耗時 に容易に交換され得る。
(第 2の実施の形態）
図 1 4は、 第 2の実施の形態にかかる半導体ウェハ載置部 5 0 0を示す概略断 面図である。 図 1 4に示すように、 半導体ウェハ載置部 5 0 0は、 プラズマ処理 装置 1 5 0において半導体ウェハ載置部 1 0 0の代わりに用いることができる。 第 1の実施形態と重複する構成および機能については同じ符号を付し説明を省略 する。
サセプ夕 1 5 3 aは、 中央に凸部を有しており、 例えば A 1 Nなどからなる。 誘電体部材 5 8 0は、 例えば S i 02 , A l 2 03 ， A 1 N , または S i 3 N4 など、 プラズマ処理時に誘電を維持される材料からなり、 サセプ夕 1 5 3 a全体 を覆うような形状を有している。
誘電体部材 5 8 0の中央部の厚さ t 1が薄すぎると、 加工が難しく、 また耐久 性に劣る。 一方、 厚さ t 1が厚いものはコストがかかる。 従って、 厚さ t 1は、 例えば 0 . 5〜5 mm程度、 好ましくは 0 . 5〜： I mmである。
また、 誘電体部材 5 8 0の中央部の上面には下側に凹となる段差 t 2が形成さ れている。 すなわち、 誘電体部材 5 8 0の外周部の上面が中央部の上面よりも段 差 t 2だけ盛り上がつている。 ウェハ 1の外周は、 当該段差 t 2によってガイ ド される。 これにより、 ウェハ 1は的確な位置に載置され得る。 段差 t 2は、 ゥェ ハ 1の厚さが約 0 . 7 mm程度である場合、 例えば、 0 . 5〜 3 mm程度、 好ま しくは 0 . 5〜l mmで、 より好ましくはウェハの厚さレベルと同じ厚さレベル がよい。
このような半導体ウェハ載置部 5 0 0を有するプラズマ処理装置 1 5 0で、 メ モリ一効果に対する対策、 ウエット処理に対する初期化、 あるいは、 パーテイク ル発生防止のために、 従来ダミーウェハを用いて行っていた処理の替わりに、 ゥ ェハ 1を載置せずに誘電体部材 5 8 0のエッチングを行う。
エツチングの条件および所要時間等は、 第 1の実施の形態と略同様であるが、 誘電体部材 5 8 0は、 より容易にサセプ夕 1 5 3 aに固定され得るので、 シャフ トにより支持する必要が無い構成も可能である。 また、 パーティクル発生防止の ためのプラズマ処理時には、 処理ガスとして A rガスのみを用いることが好まし い o
(第 3の実施の形態）
図 1 5は、 第 3の実施の形態にかかる半導体ウェハ載置部 6 0 0を示す概略断 面図である。 図 1 5に示すように、 半導体ウェハ載置部 6 0 0は、 プラズマ処理 装置 1 5 0において半導体ウェハ載置部 1 0 0の代わりに用いることができる。 第 1および第 2の実施形態と重複する構成および機能については同じ符号を付し 説明を省略する。
半導体ウェハ載置部 6 0 0は、 サセプ夕 1 5 3 aおよび誘電体部材 6 8 0およ び 6 8 2を有している。 誘電体部材 6 8 0および 6 8 2は、 例えば S i 02 、 A l a 03 、 A 1 N、 または S i 3 N 4 など、 プラズマ処理時に誘電を維持される 材料からなり、 サセプ夕 1 5 3 a全体を覆うような形状を有している。
誘電体部材 6 8 0の中央部の厚さ t 1が薄すぎると、 加工が難しく、 また耐久 性に劣る。 一方、 厚さ t 1が厚いものはコストがかかる。 従って、 厚さ t 1は、 例えば 0 . 5〜5 mm程度、 好ましくは 0 . 5〜： L mmである。
また、 誘電体部材 6 8 2の上面には下側に凹となる段差 t 3が形成されている c すなわち、 誘電体部材 6 8 2の外周部の上面が中央部の上面よりも段差 t 3だけ 盛り上がつている。 誘電体部材 6 8 0及びウェハ 1の外周は、 当該段差 t 3によ つてガイ ドされる。 これにより、 ウェハ 1は的確な位置に載置され得る。 段差 t 3は、 ウェハ 1の厚さが約 0 . 7 mm程度である場合、 例えば、 0 . 5〜3 mm 程度、 好ましくは 0 . 5〜l mmで、 より好ましくはウェハの厚さレベルと同じ 厚さレベルがよい。
このような半導体ウェハ載置部 6 0 0を装備したプラズマ処理装置 1 5 0で、 メモリー効果に対する対策、 ウエット処理に対する初期化、 あるいは、 パーティ クル発生防止のために、 従来ダミーウェハを用いて行っていた処理の替わりに、 ウェハ 1を載置せずに誘電体部材 6 8 0のエッチングを行う。
エツチングの条件および所要時間等は、 第 1および第 2の実施の形態と略同様 であるが、 誘電体部材を 2つのパ一ヅのアセンブリとしたことで、 単一部材であ る誘電体部材 5 8 0に比べ製造時の加工がし易い。 また、 エッチングによって消 耗した場合の交換がより一層容易である。 また、 パーティクル発生防止のための プラズマ処理時には、 処理ガスとして A rガスのみを用いることが好ましい。
(第 4実施形態）
図 1 6は、 第 4の実施の形態にかかる半導体ウェハ載置部 7 0 0を示す概略断 面図である。 図 1 6に示すように、 半導体ウェハ載置部 7 0 0は、 プラズマ処理 装置 1 5 0において半導体ウェハ載置部 1 0 0の代わりに用いることができる。 第 1、 第 2および第 3の実施形態と重複する構成および機能については同じ符号 を付し説明を省略する。
半導体ウェハ載置部 7 0 0は、 サセプ夕 1 5 3 aおよび誘電体部材 7 8 0およ び 7 8 2を有している。 誘電体部材 7 8 0および 7 8 2は、 例えば、 S i 02 、 A 1 2 03 、 A 1 N、 または S i 3 N 4 など、 プラズマ処理時に誘電を維持され る材料からなり、 サセプ夕 1 5 3 a全体を覆うような形状を有している。
誘電体部材 7 8 0の中央部の厚さ t 1が薄すぎると、 加工が難しく、 また耐久 性に劣る。 一方、 厚さ t 1が厚いものはコストがかかる。 従って、 厚さ t 1は、 例えば 0 . 5〜5 mm程度、 好ましくは 0 . 5〜 l mmである。
また、 誘電体部材 7 8 0の中央部の上面には下側に凹となる段差 t 2が形成さ れている。 すなわち、 誘電体部材 7 8 0の外周部の上面が中央部の上面よりも段 差 t 2だけ盛り上がつている。 ウェハ 1の外周は、 当該段差 t 2によってガイ ド される。 これにより、 ウェハ 1は的確な位置に載置され得る。 段差 t 2は、 ゥェ ハ 1の厚さが約 0 . 7 mm程度である場合、 例えば、 0 . 5〜3 mm程度、 好ま しくは 0 . 5〜l mmで、 より好ましくはウェハの厚さレベルと同じ厚さレベル がよい。
このような半導体ウェハ載置部 7 0 0を装備したプラズマ処理装置 1 5 0で、 メモリ一効果に対する対策、 ウエット処理に対する初期化、 あるいは、 パーティ クル発生防止のために、 従来ダミーウェハを用いて行っていた処理の替わりに、 ウェハ 1を載置せずに誘電体部材 7 8 0のエッチングを行う。
エッチングの条件および所要時間等は、 先の実施の形態と略同様であるが、 誘 電体部材を 2つのパーツのアセンブリとしたことで、 単一部材である誘電体部材 5 8 0に比べ、 エッチングによって消耗した場合の交換がより容易である。 また、 第 2および第 3の実施の形態にかかる誘電体部材に比べ、 少ない材料で同様の効 果が得られる。 パーティクル発生防止のためのプラズマ処理時には、 処理ガスと して A rガスのみを用いることが好ましい。
(第 5の実施の形態）
図 1 7は、 第 5の実施の形態にかかる半導体ウェハ載置部 8 0 0を示す概略断 面図である。 図 1 7に示すように、 半導体ゥヱハ載置部 8 0 0は、 プラズマ処理 装置 1 5 0において半導体ウェハ載置部 1 0 0の代わりに用いることができる。 第 1、 第 2、 第 3および第 4の実施形態と重複する構成および機能については同 じ符号を付し説明を省略する。
半導体ウェハ載置部 8 0 0は、 サセプ夕 1 5 3および誘電体部材 8 8 0を有し ている。 誘電体部材 8 8 0は、 例えば S i 02 、 A l 2 03 、 A 1 N、 または S i a N4 など、 プラズマ処理時に誘電を維持される材料からなり、 サセプ夕 1 5 3全体を覆うような形状である。 サセプ夕 1 5 3は、 誘電体部材 8 8 0の形状に 合わせ、 上部の形状が前記のサセプ夕 1 5 3 aと異なっている。
誘電体部材 8 8 0の中央部の厚さ t 1が薄すぎると、 加工が難しく、 また耐久 性に劣る。 一方、 厚さ t 1が厚いものはコストがかかる。 従って、 厚さ t 1は、 例えば 0 . 5〜5 mm程度、 好ましくは 0 . 5〜 l mmである。
また、 誘電体部材 8 8 0の中央部の上面には下側に凹となる段差 t 2が形成さ れている。 すなわち、 誘電体部材 8 8 0の外周部の上面が中央部の上面よりも段 差 t 2だけ盛り上がつているウェハ 1の外周は、 当該段差 t 2によってガイ ドさ れる。 これにより、 ウェハ 1は的確な位置に載置され得る。 段差 t 2は、 ウェハ 1の厚さが約 0 . 7 mm程度である場合、 例えば、 0 . 5〜3 mm程度、 好まし くは 0 . 5〜 l mmで、 より好ましくはウェハの厚さレベルと同じ厚さレベルが よい。
このような半導体ウェハ載置部 8 0 0を装備したプラズマ処理装置 1 5 0で、 メモリー効果に対する対策、 ウエッ ト処理に対する初期化、 あるいは、 パーティ クル発生防止のために、 従来ダミーウェハを用いて行っていた処理の替わりに、 ウェハ 1を載置せずに誘電体部材 8 8 0のエッチングを行う。 エツチングの条件および所要時間等は、 第 1の実施の形態と略同様であるが、 誘電体部材を第 1、 第 2、 第 3および第 4の実施の形態にかかる誘電体部材に比 ベ簡略化された形状にしたことで、 エッチングによって消耗した場合の交換がよ り容易である。 また、 少ない材料で第 1の実施の形態と同様の効果が得られるた め、 半導体装置の量産を行うプラズマ処理装置に用いる場合により好ましい。 ま た、 パーティクル発生防止のためのプラズマ処理時には、 処理ガスとして A rガ スのみを用いることが好ましい。
以上、 添付図面を参照しながら本発明にかかるプラズマ処理装置およびその初 期化工程の好適な実施形態について説明したが、 本発明はかかる例に限定されな い。 当業者であれば、 特許請求の範囲に記載された技術的思想の範疇内において 各種の変更例または修正例に想到し得ることは明らかであり、 それらについても 当然に本発明の技術的範囲に属するものと了解される。
例えば、 誘電体部材の形状および材質は上記の実施の形態により限定されない c 同様の効果が得られるものであれば異なる形状および材質であっても良い。 また、 処理条件および処理時間などは各プラズマ処理装置に特有なものであり、 本発明 を限定するものではない。

Claims

請 求 の 範 囲
1 . 誘電体壁を有する処理室と、
前記処理室内に設けられ、 被処理体が載置される載置面を有する載置台と、 前記載置台の少なくとも載置面を着脱自在に覆うことが可能な誘電体部材と、 を備え、
前記誘電体壁を介して前記処理室内に誘導プラズマが励起されるようになって いる
ことを特徴とするプラズマ処理装置。
2 . 前記誘電体部材は、 被処理体が載置される載置面を有し、
当該載置面の周囲には、 被処理体をガイ ドするガイ ドリングが形成されている ことを特徴とする請求項 1に記載のプラズマ処理装置。
3 . 前記ガイ ドリングの表面は、 前記被処理体の処理面よりも低く位置する ように形成されている
ことを特徴とする請求項 2に記載のブラズマ処理装置。
4 . 前記誘電体部材は、 前記載置台の上部に被せることが可能な凹部状であ る
ことを特徴とする請求項 1乃至 3のいずれかに記載のプラズマ処理装置。
5 . 前記誘電体部材は、 相互に分離可能な載置面部及びガイ ドリング部から 構成されている
ことを特徴とする請求項 1乃至 4のいずれかに記載のプラズマ処理装置。
6 . 前記誘電体部材は、 石英で構成されている
ことを特徴とする請求項 1乃至 5のいずれかに記載のプラズマ処理装置。
7 . 誘電体壁と、 誘電体壁に接続されたフッ素系エラストマ材料から構成さ れた平型のガスケットと、 を有する処理室と、
前記処理室内に設けられ、 被処理体が載置される載置台と、
を備え、
前記誘電体壁を介して前記処理室内に誘導プラズマが励起されるようになって おり、
前記平型のガスケットは、 両面に少なくとも一列の環状突起が形成されている ことを特徴とするブラズマ処理装置。
8 . 前記誘電体壁は、 ベルジャー形状である
ことを特徴とする請求項 7に記載のブラズマ処理装置。
9 . 処理室と、
前記処理室内に設けられ、 被処理体が載置される載置台と、
前記処理室に設けられ、 前記処理室内に斜め上方向きに開口する複数のガス噴 出孔を有するガス導入リングと、
を備え、
前記処理室内に誘導プラズマが励起されるようになっている
ことを特徴とするブラズマ処理装置。
1 0 . 前記ガス導入リングの内側面は、 上向きのテ一パ面となっており、 前記複数のガス噴出孔は、 それそれ、 前記テ一パ面において閧孔している ことを特徴とする請求項 9に記載のブラズマ処理装置。
1 1 . 前記複数のガス噴出孔は、 処理室内の一点に向けて閧孔している ことを特徴とする請求項 9または 1 0に記載のプラズマ処理装置。
1 2 . 前記処理室は、 ペルジャ一型誘電体壁を有しており、
前記ペルジャ一型誘電体壁を介して前記処理室内に誘導プラズマが励起される ようになっている
ことを特徴とする請求項 9乃至 1 1のいずれかに記載のプラズマ処理装置。
1 3 . 誘電体壁を有する処理室と、
前記処理室内に設けられ、 被処理体が載置される載置面を有する載置台と、 前記載置台の少なくとも載置面を着脱自在に覆うことが可能な誘電体部材と、 を備え、
前記誘電体壁を介して前記処理室内に誘導プラズマが励起されるようになって いるプラズマ処理装置
を用いたプラズマ処理方法であって、
前記誘電体部材を露出させた状態で、 所定時間にわたり、 前記処理室内にブラ ズマを励起する初期化工程
を備えることを特徴とするプラズマ処理方法。
1 4 . 前記初期化工程は、 他のプロセスへの移行時、 プラズマ処理装置の立 ち上げ時、 または、 プラズマ処理装置内でのパーティクル発生時、 に行われる ことを特徴とする請求項 1 3に記載のプラズマ処理方法。
1 5 . 前記初期化工程は、 前記処理室内に導入された A rガスをプラズマ化 して行われる
ことを特徴とする請求項 1 3または 1 4に記載のプラズマ処理方法。
PCT/JP2002/005367 2001-06-01 2002-05-31 Plasma processing device Ceased WO2002099863A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
EP02730839A EP1401013B1 (en) 2001-06-01 2002-05-31 Plasma processing device
KR1020037015657A KR100585437B1 (ko) 2001-06-01 2002-05-31 플라즈마 처리 장치
CN028110161A CN1582487B (zh) 2001-06-01 2002-05-31 一种等离子体处理装置及其处理方法
US10/479,349 US20040144492A1 (en) 2001-06-01 2002-05-31 Plasma processing device
US12/551,869 US20090314435A1 (en) 2001-06-01 2009-09-01 Plasma processing unit

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001-167329 2001-06-01
JP2001167329 2001-06-01
JP2001388134 2001-12-20
JP2001-388134 2001-12-20
JP2002138851 2002-05-14
JP2002-138851 2002-05-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/551,869 Continuation US20090314435A1 (en) 2001-06-01 2009-09-01 Plasma processing unit

Publications (1)

Publication Number Publication Date
WO2002099863A1 true WO2002099863A1 (en) 2002-12-12

Family

ID=27346859

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/005367 Ceased WO2002099863A1 (en) 2001-06-01 2002-05-31 Plasma processing device

Country Status (5)

Country Link
US (2) US20040144492A1 (ja)
EP (1) EP1401013B1 (ja)
KR (2) KR100585437B1 (ja)
CN (2) CN1582487B (ja)
WO (1) WO2002099863A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050050708A1 (en) * 2003-09-04 2005-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Embedded fastener apparatus and method for preventing particle contamination
JP2005262367A (ja) * 2004-03-18 2005-09-29 Tokyo Electron Ltd 搬送ロボットの搬送ズレ確認方法及び処理装置
DE102007016029A1 (de) * 2007-03-30 2008-10-02 Sig Technology Ag Haltevorrichtung für eine CVD- oder PVD-Beschichtungsanlage
KR100963287B1 (ko) * 2008-02-22 2010-06-11 주식회사 유진테크 기판처리장치 및 기판처리방법
JP5697571B2 (ja) * 2011-10-06 2015-04-08 株式会社東芝 テンプレートの製造装置及びテンプレートの製造方法
US9865434B2 (en) * 2013-06-05 2018-01-09 Applied Materials, Inc. Rare-earth oxide based erosion resistant coatings for semiconductor application
US10115573B2 (en) 2014-10-14 2018-10-30 Applied Materials, Inc. Apparatus for high compressive stress film deposition to improve kit life
EP3994384B1 (en) 2019-07-01 2025-05-21 Saint-Gobain Performance Plastics Corporation Profile connection
BR112022011492A2 (pt) * 2019-12-12 2022-08-23 Saint Gobain Performance Plastics Corp Aparelho para soldagem esterilizada
EP4121277A4 (en) 2020-03-20 2024-04-10 Saint-Gobain Performance Plastics Corporation STERILE SEALING DEVICE
CN115916510A (zh) 2020-06-19 2023-04-04 美国圣戈班性能塑料公司 复合制品和形成复合制品的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135200A (ja) * 1993-11-11 1995-05-23 Tokyo Electron Ltd エッチング装置
JPH08181124A (ja) * 1994-12-27 1996-07-12 Furukawa Electric Co Ltd:The ドライエッチング方法
EP0795626A1 (en) 1996-02-26 1997-09-17 Applied Materials, Inc. Method for suppressing detrimental effects of conductive deposits on interior surfaces of a plasma reactor
JPH10102235A (ja) * 1996-09-27 1998-04-21 Toshiba Corp 真空装置
WO1999003132A1 (en) * 1997-07-11 1999-01-21 Applied Materials, Inc. Two-piece slit valve door with molded-in-place seal for a vacuum processing system
DE19943053A1 (de) * 1998-09-25 2000-03-30 Samsung Electronics Co Ltd Plasmaanlage, insbesondere zur Herstellung von Halbleiterbauelementen

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4978567A (en) * 1988-03-31 1990-12-18 Materials Technology Corporation, Subsidiary Of The Carbon/Graphite Group, Inc. Wafer holding fixture for chemical reaction processes in rapid thermal processing equipment and method for making same
US5201993A (en) * 1989-07-20 1993-04-13 Micron Technology, Inc. Anisotropic etch method
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure
US6545420B1 (en) * 1990-07-31 2003-04-08 Applied Materials, Inc. Plasma reactor using inductive RF coupling, and processes
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
JPH0751755B2 (ja) * 1991-06-21 1995-06-05 川崎製鉄株式会社 プラズマｃｖｄ装置
JP3148004B2 (ja) * 1992-07-06 2001-03-19 株式会社東芝 光ｃｖｄ装置及びこれを用いた半導体装置の製造方法
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5820686A (en) * 1993-01-21 1998-10-13 Moore Epitaxial, Inc. Multi-layer susceptor for rapid thermal process reactors
TW249313B (ja) * 1993-03-06 1995-06-11 Tokyo Electron Co
US5691246A (en) * 1993-05-13 1997-11-25 Micron Technology, Inc. In situ etch process for insulating and conductive materials
US5614055A (en) * 1993-08-27 1997-03-25 Applied Materials, Inc. High density plasma CVD and etching reactor
JP2720420B2 (ja) * 1994-04-06 1998-03-04 キヤノン販売株式会社 成膜／エッチング装置
JP2770753B2 (ja) * 1994-09-16 1998-07-02 日本電気株式会社 プラズマ処理装置およびプラズマ処理方法
US6270617B1 (en) * 1995-02-15 2001-08-07 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
TW283250B (en) * 1995-07-10 1996-08-11 Watkins Johnson Co Plasma enhanced chemical processing reactor and method
JP3310171B2 (ja) * 1996-07-17 2002-07-29 松下電器産業株式会社 プラズマ処理装置
JP2972707B1 (ja) * 1998-02-26 1999-11-08 松下電子工業株式会社 プラズマエッチング装置及びプラズマエッチング方法
EP1063690A4 (en) * 1998-03-05 2003-03-26 Tokyo Electron Ltd PLASMA TREATMENT APPARATUS AND METHOD
US6143078A (en) * 1998-11-13 2000-11-07 Applied Materials, Inc. Gas distribution system for a CVD processing chamber
US6686292B1 (en) * 1998-12-28 2004-02-03 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming uniform linewidth residue free patterned composite silicon containing dielectric layer/silicon stack layer
KR100302457B1 (ko) * 1999-04-06 2001-10-29 박호군 다이아몬드 막 증착방법
US6214720B1 (en) * 1999-04-19 2001-04-10 Tokyo Electron Limited Plasma process enhancement through reduction of gaseous contaminants
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
JP2002057207A (ja) * 2000-01-20 2002-02-22 Sumitomo Electric Ind Ltd 半導体製造装置用ウェハ保持体およびその製造方法ならびに半導体製造装置
JP3567855B2 (ja) * 2000-01-20 2004-09-22 住友電気工業株式会社 半導体製造装置用ウェハ保持体
JP4402860B2 (ja) * 2001-03-28 2010-01-20 忠弘 大見 プラズマ処理装置
US7211153B2 (en) * 2001-04-13 2007-05-01 Sumitomo Electric Industries, Ltd. Ceramic joined body, substrate holding structure and substrate processing apparatus
KR20030001695A (ko) * 2001-06-26 2003-01-08 삼성전자 주식회사 고밀도 플라즈마 화학기상증착 챔버의 세정장치 및 그 방법
US20030068898A1 (en) * 2001-10-10 2003-04-10 Chun-Hung Lee Dry etching method for manufacturing processes of semiconductor devices
US6635584B2 (en) * 2001-12-28 2003-10-21 Texas Instruments Incorporated Versatile system for forming uniform wafer surfaces
US6992011B2 (en) * 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07135200A (ja) * 1993-11-11 1995-05-23 Tokyo Electron Ltd エッチング装置
JPH08181124A (ja) * 1994-12-27 1996-07-12 Furukawa Electric Co Ltd:The ドライエッチング方法
EP0795626A1 (en) 1996-02-26 1997-09-17 Applied Materials, Inc. Method for suppressing detrimental effects of conductive deposits on interior surfaces of a plasma reactor
JPH10102235A (ja) * 1996-09-27 1998-04-21 Toshiba Corp 真空装置
WO1999003132A1 (en) * 1997-07-11 1999-01-21 Applied Materials, Inc. Two-piece slit valve door with molded-in-place seal for a vacuum processing system
DE19943053A1 (de) * 1998-09-25 2000-03-30 Samsung Electronics Co Ltd Plasmaanlage, insbesondere zur Herstellung von Halbleiterbauelementen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1401013A4

Also Published As

Publication number Publication date
US20040144492A1 (en) 2004-07-29
CN101866806A (zh) 2010-10-20
EP1401013A4 (en) 2006-10-11
CN101866806B (zh) 2012-04-25
CN1582487B (zh) 2010-05-26
CN1582487A (zh) 2005-02-16
EP1401013B1 (en) 2012-04-04
US20090314435A1 (en) 2009-12-24
KR20060003910A (ko) 2006-01-11
KR20040007626A (ko) 2004-01-24
KR100631384B1 (ko) 2006-10-09
KR100585437B1 (ko) 2006-06-07
EP1401013A1 (en) 2004-03-24

Similar Documents

Publication Publication Date Title
US20090314435A1 (en) Plasma processing unit
KR100284571B1 (ko) 세라믹 라이닝을 이용하여 cvd챔버 내의 잔류물 축적을 감소시키는 장치 및 방법
JP4394073B2 (ja) 処理ガス導入機構およびプラズマ処理装置
TWI544530B (zh) 基材清洗室及清潔與調節之方法
KR101289770B1 (ko) 플라즈마 처리 장치
WO2007088894A1 (ja) 基板処理装置、ならびにそれに用いられる基板載置台およびプラズマに曝される部材
TW201836439A (zh) 氣體供給裝置、電漿處理裝置及氣體供給裝置之製造方法
KR20170103689A (ko) 플라즈마 프로세싱 시스템들을 위한 고순도 sp3 결합들을 가진 화학적 기상 증착 (cvd) 다이아몬드 코팅을 포함한 에지 링들과 같은 컴포넌트들
TWI828704B (zh) 電漿處理方法與用於電漿處理腔室的腔室部件及其製造方法
TWI808459B (zh) 電漿處理裝置及其氣體噴淋環的製作方法
CN113948363B (zh) 蚀刻处理装置、石英构件及等离子体处理方法
US20250201528A1 (en) Method and apparatus for revitalizing plasma processing tools
JP2000173985A (ja) プラズマ処理装置及びプラズマ処理方法
JP4089873B2 (ja) プラズマ処理装置およびその初期化方法
CN212750803U (zh) 一种等离子体处理装置
JP2007295001A (ja) プラズマ処理装置
CN114649180A (zh) 等离子体处理装置零部件的处理方法、零部件及处理装置
JP2007251223A (ja) プラズマ処理装置
TWI917355B (zh) 邊緣環及電漿處理裝置
TW202507797A (zh) 用於半導體製造處理腔室的高生產量電漿蓋
CN116344310A (zh) 等离子体处理装置和等离子体处理装置的制造方法
JP2010245145A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 1020037015657

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 028110161

Country of ref document: CN

Ref document number: 10479349

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2002730839

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2002730839

Country of ref document: EP