WO2003023837A1 - ELECTRODE FOR p-TYPE SiC - Google Patents

ELECTRODE FOR p-TYPE SiC Download PDF

Info

Publication number
WO2003023837A1
WO2003023837A1 PCT/JP2002/008883 JP0208883W WO03023837A1 WO 2003023837 A1 WO2003023837 A1 WO 2003023837A1 JP 0208883 W JP0208883 W JP 0208883W WO 03023837 A1 WO03023837 A1 WO 03023837A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
layer
type sic
electrode material
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2002/008883
Other languages
English (en)
French (fr)
Inventor
Osamu Nakatsuka
Ryohei Konishi
Ryuichi Yasukochi
Yasuo Koide
Masanori Murakami
Naoki Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to EP02760799A priority Critical patent/EP1424725A4/en
Priority to US10/415,914 priority patent/US6943376B2/en
Priority to KR10-2003-7006055A priority patent/KR100532277B1/ko
Publication of WO2003023837A1 publication Critical patent/WO2003023837A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/826—Materials of the light-emitting regions comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material

Definitions

  • the present invention relates to a silicon carbide (SiC) device. More specifically, the present invention relates to a p-type SiC electrode used for a SiC element. Background technology>
  • SiC Silicon carbide
  • SiC element that is, an ohmic electrode for p-type SiC
  • TiAl titanium
  • TiAl titanium
  • Japanese Patent Application Laid-Open No. 5-138182 Japanese Patent Application Laid-Open No. 5-138182
  • an element often requires an ohmic electrode.
  • an element using a compound semiconductor generally cannot obtain an ohmic junction between a semiconductor material layer and an electrode without undergoing heat treatment, that is, it takes a shot when a metal layer is simply formed.
  • the obtained contact resistance varies greatly depending on the semiconductor material, electrode material, heat treatment temperature, heat treatment time, and the like.
  • Ti / Al which is expected to be a low-resistance ohmic contact material for P-type SiC, has achieved a considerable reduction in resistance, but in order to reduce the resistance, it requires a large amount of A1 and a long heat treatment temperature. It has been pointed out that time is required, the surface morphology deteriorates, and the device functions and the device life are shortened due to thermal damage to the semiconductor crystal layer.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a P-type SiC electrode having a good surface morphology and little thermal damage to a semiconductor crystal layer due to electrode formation. I do. ⁇ Disclosure of Invention>
  • a p-type SiC electrode comprising a first electrode material comprising at least one selected from nickel (Ni), cobalt (Co), and palladium, and platinum (Pt).
  • the p-type SiC electrode having the above-described configuration a higher temperature can be obtained by a heat treatment process at a lower temperature than before, and the flatness of the electrode surface can be improved. Also, ohmic properties can be obtained over a wide heat treatment range, and can be achieved in a short time even at high temperatures. As a result, the thermal effect on the semiconductor crystal layer due to the formation of the electrode can be reduced. Therefore, by using the p-type SiC electrode of the present invention, it is possible to produce a SiC device having excellent device characteristics.
  • the p-type SiC electrode refers to an electrode formed on a p-type SiC semiconductor layer.
  • the type of the p-type SiC semiconductor to which the p-type SiC electrode of the present invention is applied is not particularly limited, and includes a 4H type, a 6H type, a 15R type, a 21R type, a 3C type, etc. Including. Further, the type of the element to which the p-type SiC electrode of the present invention is applied is not particularly limited, and can be applied to various elements used for a high-frequency power device, a high-temperature device, an optoelectronic device, and the like.
  • the first electrode material it is particularly preferable to use nickel or cobalt, from the viewpoint of reacting with Si at a relatively low temperature.
  • the ⁇ -type SiC electrode of the present invention further includes a second electrode material made of aluminum (A1) in addition to the first electrode material.
  • A1 aluminum
  • the contact resistivity can be reduced, and a p-type SiC electrode with better ohmic properties can be constructed.
  • the electrode for p-type SiC of the present invention preferably further contains a third electrode material made of titanium (Ti). That is, it is preferable to include a first electrode material such as nickel, a second electrode material made of aluminum, and a third electrode material made of titanium. By including the third electrode material made of titanium in this way, further cost The contact resistivity is reduced.
  • the P-type SiC electrode of the present invention preferably includes a layer made of a first electrode material (hereinafter, referred to as a “first electrode material layer”), and the first electrode material layer is a P-type SiC semiconductor layer. More preferably, it is formed in contact with.
  • a layer made of a first electrode material is formed on a P-type SiC semiconductor layer, a layer made of another electrode material is laminated, and these layers are heat-treated to form a p-type SiC electrode of the present invention. Can be formed.
  • the electrode for p-type SiC of the present invention contains the second electrode material in addition to the first electrode material
  • a layer composed of the first electrode material layer and the second electrode material hereinafter, referred to as a “first electrode material layer”.
  • first electrode material layer a layer composed of the first electrode material layer and the second electrode material
  • two-electrode material layer it is preferable that the first electrode material layer and the second electrode material layer are formed in the manufacturing process.
  • the lamination order of the first electrode material layer and the second electrode material layer is not particularly limited, but may be formed by laminating the first electrode material layer and the second electrode material layer sequentially from the p-type SiC semiconductor layer side. preferable.
  • the first electrode material layer is formed in contact with the p-type SiC semiconductor layer.
  • a layer made of another material can be interposed between the first electrode material layer and the second electrode material layer.
  • a plurality of first electrode material layers and / or second electrode material layers may be provided.
  • the first electrode material layer / second electrode material layer / first electrode material may be arranged in order from the p-type SiC semiconductor layer side.
  • the p-type SiC electrode of the present invention may be formed by stacking layers.
  • the P-type SiC electrode of the present invention contains the first electrode material, the second electrode material, and the third electrode material, the first electrode material layer, the second electrode material layer, and It is preferable to include a layer made of a third electrode material (hereinafter, referred to as “third electrode material layer”).
  • third electrode material layer a layer made of a third electrode material
  • the first electrode material layer, the second electrode material layer, and the third electrode material layer are formed in the manufacturing process.
  • the stacking order of these layers is not particularly limited, but it is preferable that the first electrode material layer, the third electrode material layer, and the second electrode material layer are sequentially stacked from the P-type SiC semiconductor side.
  • the first electrode material layer is formed in contact with the p-type SiC semiconductor layer.
  • a layer made of another material may be interposed between the first electrode material layer and the third electrode material layer, and between the first and third electrode layers and the second electrode layer.
  • the first electrode material A plurality of material layers, third electrode material layers, and a plurality of Z or second electrode material layers may be provided.
  • the method for forming the first electrode layer, the second electrode layer, and the third electrode layer is not particularly limited, and an MBE method, a vacuum evaporation method, a sputtering method, a resistance heating method, or the like can be employed.
  • the P-type SiC electrode of the present invention is formed by laminating the above-mentioned electrode material layer (and other layers) on the p-type SiC semiconductor layer and then performing a heat treatment. Prior to forming the electrode material layer, it is preferable to clean (eg, chemically clean) the p-type SiC semiconductor. This is for laminating the electrode materials in a favorable state.
  • the p-type heat treatment is performed to form an ohmic contact between the p-type SiC semiconductor layer and the p-type SiC electrode of the present invention.
  • the heating temperature and the heating time are appropriately adjusted so that a good ohmic contact is formed.
  • the heating temperature is, for example, 400 ° C. to 110 ° C., preferably 600 ° C.
  • the heating time is, for example, 2 minutes to 100 minutes, preferably 2 minutes to 50 minutes, and more preferably 5 minutes to 30 minutes.
  • the heat treatment can be performed in an inert gas atmosphere. Nitrogen gas, helium gas, argon gas and the like can be used as the inert gas.
  • Figure 1 is a graph showing the results of Experimental Example 1, and shows the dependence of the contact resistivity (pc) after heat treatment at 1000 ° C for 2 minutes on the A1 concentration in NiAl.
  • FIG. 2 is a graph showing the results of Experimental Example 2, showing the current-voltage (I-V) characteristics of the CoAl / SiC contact after heat treatment at 800 ° C. for 10 minutes.
  • Figure 3 is a graph showing the results of Experimental Example 3.
  • the current-voltage (I-V) characteristics of each sample (Ti / Al, Ni / Al, Ni / Ti / Al) after heat treatment at 800 ° C for 10 minutes are shown. Is shown.
  • Fig. 4 is a graph showing the results of Experimental Example 3, where the sample has a Ni / Ti / Al laminated structure. 2 shows the change in the contact resistivity (pc) when the thickness difference between the Ni layer and the Ti layer was changed.
  • FIG. 5 is a diagram schematically showing the configuration of the SiC element 1 according to one embodiment of the present invention.
  • the substrate had use a commercially available p-type 4H-SiC (0001) Epiweha (A1 concentration 6. 4 ⁇ 9. 0xl0 18 cm- 3).
  • a thermal oxide film was formed to a thickness of 10 nm, and a circular TLM pattern was created by a photolithography method.
  • Ni and A1 were deposited by an electron beam method and a resistance heating method, and contact materials were prepared by changing the respective film thicknesses.
  • the electrode pattern was formed by the lift-off process, heat treatment was performed at 800 ° C to 1000 ° C in an ultra-high vacuum chamber.
  • the resistivity and surface crystallinity of each sample were evaluated by circular TLM, X-ray diffraction (XRD), Rutherford backscattering (RBS), and optical microscopy.
  • FIG. 1 shows the dependence of the contact resistivity (pc) on the Al concentration in NiAl after heat treatment at 1000 ° C for 2 minutes. Compared with TiAl contact material, a small A1 concentration (40At./ below.) Any 1 ( ⁇ 4 ⁇ - cm 2 units P c is obtained, in Al concentration 80at% 9 ⁇ 10- 5 ⁇ - cm 2 was achieved.
  • the contact resistivity increases as the A1 concentration increases. A1 plays an important role in reducing the contact low resistance. Even after the heat treatment at 1000 ° C, a flatter surface was obtained compared to TiAl.
  • Heat treatment temperature and electrode surface flatness were investigated for CoAl ohmic contact material for p-type 4H-SiC.
  • a commercially available p-type 4H-SiC (OOOl) epi wafer (A1 concentration: 1.0xl0 19 cra " 3 ) was used as the substrate.After chemically cleaning the substrate, a thermal oxide film was formed by lOnm, and it was made circular by photolithography. After the oxide film was stripped using dilute hydrofluoric acid, metal layers of Co and A1 were deposited by electron gun evaporation and resistance heating. After forming the electrode pattern by the lift-off process, heat treatment was performed at 800 ° C for 10 minutes to 1000 ° C for 2 minutes in an ultra-high vacuum chamber.
  • the resistivity and surface crystallinity of each sample were evaluated by circular TLM, X-ray diffraction (XRD), Rutherford backscattering (RBS), and optical microscopy. Shows current-voltage (I-V) characteristics of CoAl / SiC contact after heat treatment, thin A1 interlayer lOnm and Good Omikku properties was confirmed in 40nm samples. Furthermore 1000 ° C, by the addition of 2 minutes heat treatment, the contact resistance ratio was reduced to 4x10- 4 ⁇ cm 2.
  • the heat treatment temperature and the electrode surface flatness when Ni was used in the ohmic contact material for p-type 4H-SiC were investigated.
  • the substrate had use a commercially available p-type 4H- SiC (OOOl) Epiweha (A1 concentration 3. 0 ⁇ 8. Lxl0 18 cnf 3) .
  • OEOl p-type 4H- SiC
  • a thermal oxide film was formed by lOnm, and a circular TLM pattern was drawn by a photolithography method.
  • a metal layer of Ni and Ti was deposited by an electron beam method, and a metal layer of A1 was deposited by a resistance heating method.
  • the laminated structure is Ti / Al (Layer of Ti layer and A1 layer in order from the SiC side, the same applies hereinafter), Ni / Al ⁇ Ni / Ti / Al Was prepared.
  • Ni / Ti / Al For Ni / Ti / Al, multiple samples with different thicknesses of the Ni layer and Ti layer were prepared. The vacuum degree during the deposition was set to 1x10- 6 Torr. After the electrode pattern was formed by the lift-off process, heat treatment was performed in an ultra-high vacuum chamber at 800 ° C for 5 to 30 minutes. The resistivity and surface crystallinity of each sample were evaluated by circular TLM, X-ray diffraction (XRD), Rutherford backscattering (RBS), and optical microscopy.
  • Figure 3 shows the current-voltage (IV) characteristics of each sample (Ti / Al, Ni / Al, Ni / Ti / Al) after heat treatment at 800 ° C for 10 minutes.
  • Ni / Al did not achieve ohmic properties by heat treatment at 800 ° C
  • the samples with Ni layer did exhibit ohmic properties. I understand. That is, it was confirmed that the adoption of the Ni layer makes it possible to form an ohmic contact with a heat treatment at a lower temperature than before.
  • the surfaces of Ni / Al and Ni / Ti / Al after heat treatment were very flat.
  • FIG. 4 shows the relationship between the thickness of the Ni layer and the Ti layer and the contact resistivity (pc) in the sample having the Ni / Ti / Al laminated structure.
  • Ni (I5nra) / Ti (50nm) / Al (300nm) ( or more Al concentration is 8. 1 x 10 18 ( ⁇ 3 ) regardless of the Al concentration of the substrate, thick Ni layer formed It can be seen that the resistivity decreases as a result of this, that is, the resistivity shows a dependency on the Ni film thickness, and that the Ni (25 nm) / Ti (50 nm) / Al (300 nm) condition 6 64x10- 5 ⁇ -. are able to achieve cm 2.
  • FIG. 5 is a diagram schematically showing a configuration of a SiC device 1 according to one embodiment of the present invention.
  • the SiC element 1 can be manufactured as follows.
  • an n-type SiC substrate 10 is placed in a chamber of a vapor phase growth apparatus, and hydrogen gas is used as a carrier gas, and monosilane (SiH 4 ) gas and propane (C 3 H 8 ) as raw material gases are converted into an impurity gas of trimethyl aluminum ((C) 3 A1) gas was supplied into the chamber, for about 1 to 4 0 0 ° p-type SiC layer 1 1 at a growth temperature of C to about 5 mu m formed.
  • hydrogen gas is used as a carrier gas
  • monosilane (SiH 4 ) gas and propane (C 3 H 8 ) as raw material gases are converted into an impurity gas of trimethyl aluminum ((C) 3 A1) gas was supplied into the chamber, for about 1 to 4 0 0 ° p-type SiC layer 1 1 at a growth temperature of C to about 5 mu m formed.
  • the p-type SiC layer 11 is formed by a well-known method such as a molecular beam crystal growth method (MBE method), a halide vapor phase growth method (HVPE method), a sputtering method, an ion plating method, and an electron shower method. You can also.
  • MBE method molecular beam crystal growth method
  • HVPE method halide vapor phase growth method
  • sputtering method an ion plating method
  • an electron shower method an electron shower method. You can also.
  • sacrificial oxidation is performed in an O 2 atmosphere at 1150 ° C. for 60 minutes to form a SiO 2 film 12 to a thickness of about 10 nm on the surface of the p-type SiC layer 11.
  • the electrode patterns Jung having conducted by photolithography and foremost, to peel off the part of the Si0 2 film with diluted hydrofluoric acid.
  • a Ni layer 21 is formed to a thickness of about 25 ⁇ by an electron beam method.
  • the Ti layer 22 is formed by the electron beam method and the A1 layer 23 is formed by the resistance heating method
  • an electrode pattern is formed by a lift-off process.
  • heat treatment is performed at 800 ° C. for 10 minutes in an ultra-high vacuum chamber.
  • an n-type electrode 30 composed of V and A1 is formed on the surface of the n-type SiC substrate 1 by an evaporation method. After the above steps, a chip separation step is performed using a scriber or the like to obtain a SiC element 1.
  • the present invention is not limited to the description of the embodiment of the present invention. Special Various modifications are included in the present invention without departing from the scope of the appended claims and within the scope of those skilled in the art. Needless to say, the present invention can be used for other semiconductor devices using SiC, such as a group III nitride compound semiconductor on SiC.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Description

明 細 書 p型 SiC用電極 <技術分野 >
本発明はシリ コンカーバイ ド（SiC)素子に関する。 詳しくは、 SiC素子に用いら れる、 p型 SiC用電極に関する。 ぐ背景技術 >
シリコンカーバイド（SiC)は、高周波電力デバイス、高温デバイス、ォプトエレ クトロ二タスデバイスへの適用が期待されており、 実用化に向けた研究が進めら れている。 SiC素子用の p電極、即ち p型 SiCに対するォーミック電極としては、 チタン（Ti)とアルミニウム（A1)を用いたもの （TiAl) が一般的である （特開平 5 - 1 3 8 1 2号参照）。
一般に、 素子ではォーミック電極を必要とする場合が多い。 ところが、 化合物 半導体を用いた素子では、 一般的に熱処理を経ることなく半導体材料層と電極と の間のォーミック接合が得られず、 即ち、 単に金属層を形成した場合にはショッ トキを帯びることとなる。 また、 熱処理によるォーミック接合においては半導体 材料、 電極材料、 熱処理温度、 熱処理時間などにより、 得られるコンタクト抵抗 は大きく異なる。
現在、 P型 SiCに対する低抵抗ォーミック'コンタクト材として期待される Ti/Al はかなりの低抵抗化が実現できているものの、低抵抗化のためには大量の A1に加 えて高い熱処理温度で長時間を必要とし、 表面モホロジ一の悪化、 半導体結晶層 への熱的損傷による素子機能、 素子寿命の低下などの問題が指摘されていた。 本発明は以上の課題を解決すべくなされたものであり、 表面モホロジ一が良好 で、 電極の形成に伴う半導体結晶層への熱的損傷が少ない P型 SiC用電極を提供 することを目的とする。 <発明の開示 >
本発明者らは上記目的を達成すベく鋭意検討を重ねたところ、 以下の発明を見 出すに至った。
ニッケル（Ni)、 コバルト（Co)、 パラジウムで 、 及ぴプラチナ（Pt)の中から選 択される少なくとも一種からなる第 1の電極材料を含んでなる、 p型 SiC用電極 である。
以上の構成の p型 SiC電極によれば、 従来よりも低温の熱処理工程によりォー ム性を得ることができ、 電極表面の平坦性が向上する。 また、 広い熱処理範囲で オーム性を得ることができ、 高温においても短時間で達成することができる。 そ の結果、電極形成に伴う半導体結晶層への熱的影響を小さくできる。したがって、 本発明の p型 SiC用電極を用いれば、 素子特性の優れた SiC素子を作製すること が可能となる。
本発明において p型 SiC用電極とは、 p型の SiC半導体層上に形成される電極 をいう。 本発明の p型 SiC用電極が適用される p型 SiC半導体の型は特に限定さ れず、 後述の実施例で使用される 4H型の他、 6H型、 15R型、 21R型、 3C型等を含 む。 また、 本発明の p型 SiC用電極が適用される素子の種類も特に限定されず、 高周波電力デバイス、 高温デバイス、 オプトエレク トロニクスデバイス等に使用 される各種素子に適用可能である。
第 1の電極材料としては、比較的低温で Siと反応する観点からニッケル、又は コバ トを用いることが特に好ましい。
本発明の Ρ型 SiC用電極は、 第 1の電極材料に加えて、 アルミニウム（A1)から なる第 2の電極材料を更に含んでいることが好ましい。 アルミニウムを含有させ ることによりコンタクト抵抗率の減少が図られ、 ォーミック性のより良好な p型 SiC用電極を構成できる。
本発明の p型 SiC用電極は、 チタン（Ti)からなる第 3の電極材料を更に含んで いることが好ましい。 即ち、 ニッケル等の第 1の電極材料、 アルミニウムからな る第 2の電極材料、 チタンからなる第 3の電極材料を含有して構成することが好 ましい。 このようにチタンからなる第 3の電極材料を含有させれば、 さらなるコ ンタクト抵抗率の減少が図られる。
本発明の P型 SiC用電極は、第 1の電極材料からなる層 （以下、 「第 1電極材料 層」という） を備えていることが好ましく、当該第 1電極材料層が P型 SiC半導体 層に接して形成されることがさらに好ましい。 例えば、 P型 SiC半導体層上に第 1の電極材料からなる層を形成し、 続いて他の電極材料からなる層を積層し、 こ れらを熱処理することにより本発明の p型 SiC用電極を形成することができる。 本発明の p型 SiC用電極が、 第 1の電極材料に加えて第 2の電極材料を含有し ている態様では、第 1電極材料層と第 2の電極材料からなる層 （以下、 「第 2電極 材料層」という） を備えていることが好ましい。 換言すれば、 製造工程において、 第 1の電極材料層と第 2の電極材料層が形成されることが好ましい。 第 1電極材 料層と第 2電極材料層の積層順序は特に限定されないが、 p型 SiC半導体層側か ら順に第 1電極材料層、 第 2電極材料層が積層して形成されることが好ましい。 また、 上記の場合と同様に、 第 1電極材料層が p型 SiC半導体層に接して形成さ れていることが好ましい。 第 1電極材料層と第 2電極材料層との間に他の材料か らなる層を介在させることもできる。 また、 第 1電極材料層及び/又は第 2電極 材料層を複数設けることもでき、 例えば、 p型 SiC半導体層側から順に、 第 1電 極材料層/第 2電極材料層/第 1電極材料層を積層させて本発明の p型 SiC用電 極を構成してもよレ、。
本発明の P型 SiC用電極が、 第 1の電極材料、 第 2の電極材料、 及び第 3の電 極材料を含有している態様では、 第 1電極材料層、 第 2電極材料層、 及び第 3の 電極材料からなる層 （以下、 「第 3電極材料層」という） を備えていることが好ま しい。 換言すれば、 製造工程において、 第 1の電極材料層、 第 2の電極材料層、 及び第 3電極材料層が形成されることが好ましい。 これらの各層の積層順序は特 に限定されないが、 P型 SiC半導体側から順に第 1電極材料層、第 3電極材料層、 及び第 2電極材料層が積層して形成されることが好ましい。 また、 上記の場合と 同様に、 第 1電極材料層が p型 SiC半導体層に接して形成されていることが好ま しい。 第 1電極材料層と第 3電極材料層との間、 及びノ又は第 3電極層と第 2電 極層との間に他の材料からなる層を介在させることもできる。 また、 第 1電極材 料層、 第 3電極材料層、 及び Z又は第 2電極材料層を複数設けることもできる。 第 1電極層、 第 2電極層、 及び第 3電極層の形成方法は特に限定されず、 MBE 法、 真空蒸着法、 スパッタリング法、 抵抗加熱法等を採用することができる。 本発明の P型 SiC用電極は、 上記の電極材料層 （及ぴその他の層） を p型 SiC 半導体層上に積層した後、 加熱処理することにより形成される。 電極材料層の形 成に先立って、 p型 SiC半導体を洗浄 （例えば化学洗浄） しておくことが好まし い。 電極材料を良好な状態で積層するためである。 p型加熱処理は、 p型 SiC半導 体層と本発明の p型 SiC用電極との間にォーミック ·コンタク トを形成するため に行われる。 加熱温度、 加熱時間は、 良好なォーミック · コンタク トが形成され るように適宜調整される。 加熱温度は、 例えば 4 0 0 °C〜1 1 0 0 °Cであり、 好 適には 6 0 0 °C〜 9 0 0 °Cであり、 更に好適には 7 0 0 °C〜8 5 0 °Cであり、 最 も好適には約 8 0 0 °Cである。一方、加熱時間は、例えば 2分〜 1 0 0分であり、 好適には 2分〜 5 0分であり、 更に好適には 5分〜 3 0分である。 尚、 加熱は真 空状態で行うことが好ましい。不活性ガス雰囲気で加熱処理を行うこともできる。 不活性ガスには窒素ガス、ヘリゥムガス、アルゴンガス等を用いることができる。
<図面の簡単な説明〉
図 1は実験例 1の結果を示すグラフであり、 1000°C、 2 分間熱処理後のコンタ クト抵抗率（p c)の NiAl中の A1濃度依存性が示される。
図 2は実験例 2の結果を示すグラフであり、 800°C、 10分間熱処理後の CoAl/Si Cコンタクトにおける電流-電圧（I-V)特性が示される。
A1中間層なし （〇）、 Al 10nm (口）、 40nm (◊；)、 120nm (△) である。
図 3は実験例 3の結果を示すグラフであり 800°C、 10 分間熱処理後の各試料 (Ti/Al、 Ni/Al、 Ni/Ti/Al)の電流-電圧（I- V)特性が示される。
騸： Ni (25nm) /Ti (50nm) /Al (300nm)， 800°C， lOmin、
▲： Ni (44nm) /Al (53nm) 800°C, lOminヽ
•： Ti (50nm) /Al (300nm) 800°C, 2rain0
図 4は実験例 3の結果を示すグラフであり、 Ni/Ti/Alの積層構造を備える試料 において、 Ni層及び Ti層の膜厚の相違を変化させた場合のコンタクト抵抗率（p c )の変化が示される。
△： Ni (8nm) /Ti (50nm) /Al (300nm)、
O： Ni (15nm) /Ti (50nm) /Al (300nm)、
♦： Ni (25nm) /Ti (50nm) /Al (300nm) (以上の Al濃度は 3. 0 x 1018cm"3)、 秦： Ni (8nm) /Ti (50nm) /Al (300nm)、
〇： Ni (15nm) /Ti (50nm) /Al (300nm) (以上の Al濃度は 8. 1 x 1018cm— 3)。
図 5は本発明の一実施例の SiC素子 1の構成を模式的に示した図である。 く発明を実施するための最良の形態〉
以下、 本発明の実験例を示す。
実験例 1
本実験例では、 p型 4H - SiCに対する NiAl系ォーミック · コンタク ト材の電気 特性及ぴ表面平坦性について検討を行った。
基板には市販の p型 4H- SiC (0001)ェピウェハ（A1濃度6. 4~9. 0xl018cm— 3) を用 いた。 基板を化学洗浄後、熱酸化膜を 10nm製膜し、 フォトリソグラフィ一法によ り円形 TLMパターンを作成した。 希弗酸を用いて酸化膜を除去後、 Ni及び A1を 電子ビーム法及び抵抗加熱法により堆積し、 それぞれの膜厚を変えてコンタク ト 材を作製した。 リフ トオフ工程により電極パターンを形成後、 超高真空チャンバ 内で 800°Cから 1000°Cで熱処理を施した。そして、円形 TLM法、 X線回折（XRD)法、 ラザフォード後方散乱（RBS)法、光学顕微鏡観察により各試料の抵抗率、表面結晶 性を評価した。
NiAlコンタク ト材は、 800°Cの熱処理後においてもオーム性が得られた。即ち、 Niを電極材料の一つとして採用することにより、従来よりも低温の熱処理によつ てもオーム性が得られることが判明した。 図 1に 1000°C、 2分間熱処理後のコン タク ト抵抗率（p c)の NiAl中の Al濃度依存性を示す。 TiAl コンタクト材と比べ て、少ない A1濃度（40at。/。以下）でも 1(Γ4 Ω - cm2台の P cが得られ、 Al濃度 80at% において 9χ10—5 Ω - cm2が達成された。 A1濃度が増すにつれてコンタクト抵抗率が 減少しており、 A1がコンタクト低抵抗減に重要な役割を果たすことが分った。 ま た、 1000°C熱処理後も TiAlと比べて、 より平坦な表面が得られた。
実験例 2
p型 4H - SiCに対する CoAlォーミック · コンタクト材に関して、 熱処理温度と 電極表面平坦性について検討を行つた。
基板には市販の p型 4H- SiC (OOOl)ェピウェハ (A1濃度 1. 0xl019cra"3)を用いた。 基板を化学洗浄後、熱酸化膜を lOnm製膜し、フォトリソグラフィ一法により円形 TLMパターンを描画した。希弗酸を用いて酸化膜を剥離後、 Co及び A1の金属層を 電子銃蒸着法及び抵抗加熱法により堆積した。 全膜厚を 180nmとし、 Co/Al/Co積 層構造で中間層の厚さの異なる複数の試料を作製した。 リフトオフ工程によって 電極パターンを形成後、 超高真空チャンバ内で 800°C、 10分間から 1000°C、 2分 間の熱処理を施した。 そして、 円形 TLM法、 X線回折（XRD)法、 ラザフォード後方 散乱 (RBS)法、 光学顕微鏡観察により各試料の抵抗率、 表面結晶性を評価した。 図 2に 800°C、10分間熱処理後の CoAl/SiCコンタクトにおける電流-電圧（I - V) 特性を示す。薄い A1中間層 lOnm及び 40nmの試料において良好なォーミック性が 確認された。 更に 1000°C、 2分間の熱処理を加えることによって、 コンタクト抵 抗率は 4x10— 4 Ω cm2まで低減された。 CoAl コンタクトにおいては 1000°C熱処理後 も TiAl コンタクトに比較して、 非常に平坦な表面が得られた。 A1層を含まない Coコンタクト材においては 1000°C熱処理後もオーム性は得られず、 A1がコンク クト抵抗低減に重要な役割を果たすことが分った。
実験例 3
p型 4H - SiCに対するォーミック 'コンタクト材において、 Niを用いた場合の熱 処理温度と電極表面平坦性について検討を行った。
基板には市販の p型 4H- SiC (OOOl)ェピウェハ（A1濃度 3. 0〜8. lxl018cnf3) を用 いた。 基板を化学洗浄後、熱酸化膜を lOnm製膜し、 フォトリソグラフィ一法によ り円形 TLMパターンを描画した。 希弗酸を用いて酸化膜を剥離後、 Ni、 Tiの金属 層を電子ビーム法により、 A1の金属層を抵抗加熱法により堆積した。積層構造が、 Ti/Al (SiC側から順に Ti層、 A1層を積層、 以下同様）、 Ni/Alヽ Ni/Ti/Al の各試 料を作製した。 また、 Ni/Ti/Alについては Ni層、 Ti層の膜厚が異なる複数の試 料を作製した。 尚、 蒸着中の真空度は 1x10— 6Torrに設定した。 リフトオフ工程に よって電極パターンを形成後、 超高真空チャンバ内で 800°C、 5分間から 30分間 の熱処理を施した。 そして、 円形 TLM法、 X線回折 (XRD)法、 ラザフォード後方散 乱 (RBS)法、 光学顕微鏡観察により各試料の抵抗率、 表面結晶性を評価した。 図 3に 800°C、 10分間熱処理後の各試料（Ti/Al、 Ni/Al、 Ni/Ti/Al)の電流-電圧 (I-V)特性を示す。
■： Ni (25nra) /Ti (50nm) /Al (300，)， 800。C, lOmin 、
▲： Ni (44nm) /Al (53nm) 800°C， 10min、
•： Ti (50nm) /Al (300nm) 800°C, 2rain
である。 Ti/Alでは 800°Cの熱処理によりォーミック性が得られていないのに対し て、 Ni 層を形成した試料 (Ni/Al、 Ni/Ti/Al)ではォーミック性が得られているこ とが分る。 即ち、 Ni層を採用することにより、 従来よりも低温の熱処理をもって ォーミック · コンタクトを形成することが可能であることが確認された。 また、 熱処理後の Ni/Al及び Ni/Ti/Alの表面は非常に平坦であった。
図 4に、 Ni/Ti/Alの積層構造を備える試料において、 Ni層及び Ti層の膜厚と コンタクト抵抗率（p c)との関係を示す。
△： Ni (8nm) /Ti (50nm) /Al (300nra)、
O： Ni (I5nm) /Ti (50nm) /Al (300nm)、
♦： Ni (25nm) /Ti (50nm) /Al (300nm) (以上の Al濃度は 3. 0 x 10I8cm— 3)、 秦： Ni (8nm) /Ti (50nra) /Al (300nra)、
〇： Ni (I5nra) /Ti (50nm) /Al (300nm) (以上の Al濃度は 8. 1 x 1018( ΤΓ3) である。 基板の Al濃度の如何に拘わらず、 Ni層を厚く形成することにより抵抗 率が減少することがわかる。即ち、抵抗率が Ni膜厚依存性を示すことが分る。尚、 Ni (25nm) /Ti (50nm) /Al (300nm)の条件により、 p c=6. 64x10— 5 Ω - cm2を達成できて いる。
以下、 本発明の実施例を説明する。
図 5は本発明の一実施例である SiC素子 1の構成を模式的に示した図である。 SiC素子 1は次のように作製することができる。
まず、 気相成長装置チャンバ内に n型 SiC基板 1 0を設置し、 水素ガスをキヤ リアガスとして用い、原料ガスのモノシラン（SiH4)ガス及びプロパン（C3H8)を、不 純物ガスのトリメチルアルミニウム（（C ) 3A1)ガスをチャンバ内に供給し、 約 1 4 0 0 °Cの成長温度で p型 SiC層 1 1を約 5 μ m形成する。 尚、周知の分子線結晶 成長法 （MB E法）、 ハライド系気相成長法 （H V P E法）、 スパッタ法、 イオン プレーティング法、 電子シャワー法等の方法で p型 SiC層 1 1を形成することも できる。
次に、 1150°C、 60分、 02雰囲気で犠牲酸化を行い、 p型 SiC層 1 1表面に Si02 膜 1 2を約 10nm製膜する。フォトリソグラフィ一により電極パターユングを行つ た後、一部の Si02膜を希弗酸で剥離する。 続いて、 Ni層 2 1を電子ビーム法によ り約 25 μ ιη形成する。 同様に Ti層 2 2を電子ビーム法により、 A1層 2 3を抵抗 加熱法によりそれぞれ形成した後、 リフトオフ工程により電極パターンを形成す る。 以上の工程により、 図 5に示す様に、 Ni、 Ti、 A1が順に積層された p電極 2 0が作製される。
次に、 P型 SiC層 1 1と p電極 2 0との間のォーミック ■ コンタクトを形成す るために、 超高真空チャンバ内で 8 0 0 °C、 1 0分の熱処理を施す。
続いて、 n型 SiC基板 1◦の表面に Vと A1からなる n型電極 3 0を蒸着法によ り形成する。 以上の工程の後、 スクライバ等を用いてチップの分離工程を行い、 SiC素子 1を得る。
本発明を詳細にまた特定の実施態様を参照して説明したが、 本発明の精神と範 囲を逸脱することなく様々な変更や修正を加えることができることは当業者にと つて明らかである。
本出願は、 2001年 9月 06日出願の 3本特許出願 （特願 2001— 270771) に基づ くものであり、 その内容はここに参照として取り込まれる。
<産業上の利用可能性 >
この発明は、 上記発明の実施の形態の説明に何ら限定されるものではない。 特 許請求の範囲の記載を逸脱せず、 当業者が容易に想到できる範囲で種々の変形態 様もこの発明に含まれる。 また、 この発明が SiC上の III族窒化物系化合物半導 体等、 S iCを用いた他の半導体素子に用いることができることは言うまでもない。

Claims

pほ 求 の 範 囲
1 . ニッケル、 コバルト、 パラジウム、 及びプラチナの中から選択される 少なくとも一種からなる第 1の電極材料を含んでなる、 p型 SiC用電極。
2 . アルミニウムからなる第 2の電極材料を更に含んでなる、 請求の範囲 第 1項に記載の P型 SiC用電極。
3 . チタンからなる第 3の電極材料を更に含んでなる、 請求の範囲第 2項 に記載の p型 SiC用電極。
4 . 前記第 1の電極材料がニッケル又はコバルトである、 請求の範囲第 1 項に記載の P型 SiC用電極。
5 . 前記第 1の電極材料からなる層が p型 SiC層に接して形成される、 請 求の範囲第 1項に記載の P型 SiC用電極。
6 . p型 SiC層側から順に、 ニッケル、 コバルト、 パラジウム、 及びプラ チナの中から選択される少なくとも一種からなる第 1層、 アルミニウムからなる 第 2層が形成されてなる p型 SiC用電極。
7 . 前記第 1層と前記第 2層との間に形成された、 チタンからなる第 3層 を更に有する、 請求の範囲第 6項に記載の p型 SiC用電極。
8 . p型 SiC層上に請求の範囲第 1項〜第 7項のいずれかに記載の p型 SiC 用電極が形成されている、 SiC素子。
9 . p型 SiC層を洗浄するステップと、 前記 p型 SiC層上に、 ニッケル、 コバルト、 パラジウム、 及びプラチナの中か ら選択される少なくとも一種からなる第 1層を形成するステップと、
加熱処理するステップと、 を含む p型 SiC用電極の製造方法。
1 0 . p型 SiC層を洗浄するステップと、
前記 P型 SiC層上に、 ニッケル、 コバルト、 パラジウム、 及びプラチナの中か ら選択される少なくとも一種からなる第 1層を形成するステップと、
アルミニウムからなる第 2層を形成するステップと、
加熱処理するステツプと、 を含む P型 SiC用電極の製造方法。
1 1 . チタンからなる第 3層を形成するステップ、 を更に含む請求の範囲 第 1 0項に記載の p型 SiC用電極の製造方法。
1 2 . 前記 p型 SiC層を洗浄し、 前記 p型 SiC層上に、 ニッケル、 コバル ト、 パラジウム、 及びプラチナの中から選択される少なくとも一種からなる第 1 層を形成し、 チタンからなる第 3層を形成し、 アルミニウムからなる第 2層を形 成し、 加熱処理する、 請求の範囲第 1 1項に記載の p型 SiC用電極の製造方法。
1 3 . 前記加熱処理の温度が 4 0 0 °C~ 1 1 0 0 °Cの範囲である、 請求の 範囲第 9項に記載の p型 SiC用電極の製造方法。
1 4 . 前記加熱処理の温度が 4 0 0 °C〜1 1 0 0 °Cの範囲である、 請求の 範囲第 1 0項に記載の p型 SiC用電極の製造方法。
1 5 · 請求の範囲第 9項〜第 1 4項のいずれかに記載の p型 SiC用電極を 製造するステップを含む、 SiC素子の製造方法。
PCT/JP2002/008883 2001-09-06 2002-09-02 ELECTRODE FOR p-TYPE SiC Ceased WO2003023837A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP02760799A EP1424725A4 (en) 2001-09-06 2002-09-02 ELECTRODE FOR p-SiC
US10/415,914 US6943376B2 (en) 2001-09-06 2002-09-02 Electrode for p-type SiC
KR10-2003-7006055A KR100532277B1 (ko) 2001-09-06 2002-09-02 피형 실리콘 카바이드용 전극

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001-270771 2001-09-06
JP2001270771A JP4026339B2 (ja) 2001-09-06 2001-09-06 ＳｉＣ用電極及びその製造方法

Publications (1)

Publication Number Publication Date
WO2003023837A1 true WO2003023837A1 (en) 2003-03-20

Family

ID=19096383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/008883 Ceased WO2003023837A1 (en) 2001-09-06 2002-09-02 ELECTRODE FOR p-TYPE SiC

Country Status (7)

Country Link
US (1) US6943376B2 (ja)
EP (1) EP1424725A4 (ja)
JP (1) JP4026339B2 (ja)
KR (1) KR100532277B1 (ja)
CN (1) CN1473355A (ja)
TW (1) TWI270126B (ja)
WO (1) WO2003023837A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4036075B2 (ja) * 2002-10-29 2008-01-23 豊田合成株式会社 ｐ型ＳｉＣ用電極の製造方法
KR100479650B1 (ko) * 2003-04-10 2005-04-07 주식회사 다윈 엇배열 디자인 구조를 갖는 웨이퍼 및 이를 이용한반도체패키지 제조방법
JP4935075B2 (ja) * 2006-01-05 2012-05-23 住友電気工業株式会社 電極一体形成型窒化物系半導体装置
JP5061473B2 (ja) * 2006-02-24 2012-10-31 住友電気工業株式会社 窒化物系半導体装置
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
EP2631951B1 (en) 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
JP4140648B2 (ja) * 2006-11-02 2008-08-27 住友電気工業株式会社 ＳｉＣ半導体用オーミック電極、ＳｉＣ半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法
JP5352954B2 (ja) * 2006-11-22 2013-11-27 日産自動車株式会社 電極膜／炭化珪素構造体
JP5014749B2 (ja) * 2006-11-27 2012-08-29 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP5052169B2 (ja) * 2007-03-15 2012-10-17 新電元工業株式会社 炭化珪素半導体装置の製造方法
US8866150B2 (en) * 2007-05-31 2014-10-21 Cree, Inc. Silicon carbide power devices including P-type epitaxial layers and direct ohmic contacts
DE102007029829A1 (de) * 2007-06-28 2009-01-02 Infineon Technologies Austria Ag Halbleiterbauelement mit einem ohmschen Kontakt
JP5282382B2 (ja) * 2007-08-17 2013-09-04 富士電機株式会社 炭化珪素半導体装置、その製造方法および炭化珪素デバイス
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
WO2010047222A1 (ja) * 2008-10-23 2010-04-29 本田技研工業株式会社 電極、半導体装置、およびその製造方法
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
JP5401356B2 (ja) * 2010-02-09 2014-01-29 昭和電工株式会社 半導体装置の製造方法
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
WO2014074555A1 (en) * 2012-11-06 2014-05-15 CoLabs International Corporation Composition containing a cellulose derived capsule with a sunscreen
CN108884592B (zh) 2016-09-29 2021-03-30 株式会社Lg化学 基于硅的熔融组合物和使用其制造碳化硅单晶的方法
CN109786447B (zh) * 2017-11-13 2022-06-21 比亚迪半导体股份有限公司 一种P型SiC欧姆接触材料及其制备方法
US12024794B2 (en) * 2021-06-17 2024-07-02 Wolfspeed, Inc. Reduced optical absorption for silicon carbide crystalline materials
FR3126544B1 (fr) * 2021-08-31 2024-08-09 Commissariat Energie Atomique Dispositif mémoire résistive et procédé de réalisation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283014A (ja) * 1987-04-28 1988-11-18 Sharp Corp 炭化珪素半導体素子
JPH01268121A (ja) * 1988-04-20 1989-10-25 Sanyo Electric Co Ltd シリコン系半導体素子のオーミック電極形成方法
JPH0485972A (ja) * 1990-07-30 1992-03-18 Sanyo Electric Co Ltd ｐ型ＳｉＣの電極形成方法
WO1994006153A1 (en) * 1992-09-10 1994-03-17 Cree Research, Inc. Ohmic contact structure between platinum and silicon carbide
US20010002705A1 (en) * 1998-06-08 2001-06-07 Peter Friedrichs Semiconductor configuration with an Ohmic contact-connection and method for contacting a semiconductor configuration

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513812A (ja) 1991-07-04 1993-01-22 Sharp Corp 発光ダイオード
US5338944A (en) * 1993-09-22 1994-08-16 Cree Research, Inc. Blue light-emitting diode with degenerate junction structure
US5739554A (en) * 1995-05-08 1998-04-14 Cree Research, Inc. Double heterojunction light emitting diode with gallium nitride active layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63283014A (ja) * 1987-04-28 1988-11-18 Sharp Corp 炭化珪素半導体素子
JPH01268121A (ja) * 1988-04-20 1989-10-25 Sanyo Electric Co Ltd シリコン系半導体素子のオーミック電極形成方法
JPH0485972A (ja) * 1990-07-30 1992-03-18 Sanyo Electric Co Ltd ｐ型ＳｉＣの電極形成方法
WO1994006153A1 (en) * 1992-09-10 1994-03-17 Cree Research, Inc. Ohmic contact structure between platinum and silicon carbide
US20010002705A1 (en) * 1998-06-08 2001-06-07 Peter Friedrichs Semiconductor configuration with an Ohmic contact-connection and method for contacting a semiconductor configuration

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1424725A4 *

Also Published As

Publication number Publication date
EP1424725A4 (en) 2005-08-03
CN1473355A (zh) 2004-02-04
KR20040015018A (ko) 2004-02-18
KR100532277B1 (ko) 2005-11-29
JP2003077860A (ja) 2003-03-14
US6943376B2 (en) 2005-09-13
TWI270126B (en) 2007-01-01
JP4026339B2 (ja) 2007-12-26
EP1424725A1 (en) 2004-06-02
US20040016929A1 (en) 2004-01-29

Similar Documents

Publication Publication Date Title
WO2003023837A1 (en) ELECTRODE FOR p-TYPE SiC
US9865699B2 (en) Semiconductor device and method of manufacturing the same
CN113690298A (zh) 半导体复合衬底、半导体器件及制备方法
CN103109372B (zh) 半导体装置的制造方法及石墨烯的生长方法
CN103117298A (zh) 一种碳化硅的欧姆电极结构及其制备方法
WO2017054613A1 (zh) 一种半导体元件及其制备方法
JP7101980B2 (ja) Ｍｉｓ型半導体装置およびその製造方法
CN116130572A (zh) 发光二极管外延片及其制备方法、发光二极管
CN109671813A (zh) 一种GaN基发光二极管外延片及其制备方法
JP3557791B2 (ja) ３族窒化物半導体の電極及びその電極を有した素子
CN101567383A (zh) 一种用于碳化硅的欧姆电极结构及其制造方法
CN111063724A (zh) 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法
Borysiewicz et al. Fundamentals and practice of metal contacts to wide band gap semiconductor devices
TWI246204B (en) Electrode for p-type SiC
JP4742399B2 (ja) ３−５族化合物半導体の製造方法
JP2019169544A (ja) グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法
KR101449278B1 (ko) 반도체를 이용한 그래핀 성장 방법
JP7622625B2 (ja) グラフェンデバイスおよびその製造方法
CN120302660A (zh) 耐高压且高电子迁移率的晶体管外延结构及其应用
WO2025196460A1 (en) A semiconductor device and method of manufacture thereof
CN104934300B (zh) 半导体装置及其制造方法
CN113937196A (zh) 一种深紫外发光二极管结构及其制备方法
JP2010272888A (ja) ３−５族化合物半導体

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BY BZ CA CH CN CO CR CU CZ DE DM DZ EC EE ES FI GB GD GE GH HR HU ID IL IN IS KE KG KP KR KZ LK LR LS LT LU LV MA MD MG MK MW MX MZ NO NZ OM PH PL PT RO SD SE SG SI SK SL TJ TM TN TR TT UA UG US UZ VC VN YU ZA ZM

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ UG ZM ZW AM AZ BY KG KZ RU TJ TM AT BE BG CH CY CZ DK EE ES FI FR GB GR IE IT LU MC PT SE SK TR BF BJ CF CG CI GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2002760799

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020037006055

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10415914

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 028028295

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020037006055

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002760799

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020037006055

Country of ref document: KR