WO2003075264A1 - Light clock generating circuit and optical disk unit - Google Patents

Light clock generating circuit and optical disk unit Download PDF

Info

Publication number
WO2003075264A1
WO2003075264A1 PCT/JP2003/002585 JP0302585W WO03075264A1 WO 2003075264 A1 WO2003075264 A1 WO 2003075264A1 JP 0302585 W JP0302585 W JP 0302585W WO 03075264 A1 WO03075264 A1 WO 03075264A1
Authority
WO
WIPO (PCT)
Prior art keywords
gain
circuit
recording
write clock
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/002585
Other languages
English (en)
French (fr)
Inventor
Hiroshi Maegawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to US10/506,215 priority Critical patent/US7061845B2/en
Priority to EP20030743615 priority patent/EP1482487A1/en
Publication of WO2003075264A1 publication Critical patent/WO2003075264A1/ja
Anticipated expiration legal-status Critical
Priority to US11/410,099 priority patent/US20060187784A1/en
Ceased legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/24Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by sensing features on the record carrier other than the transducing track ; sensing signals or marks recorded by another method than the main recording
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/004Recording, reproducing or erasing methods; Read, write or erase circuits therefor
    • G11B7/005Reproducing
    • G11B7/0053Reproducing non-user data, e.g. wobbled address, prepits, BCA
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/21Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215Recordable discs
    • G11B2220/216Rewritable discs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00Record carriers by type
    • G11B2220/20Disc-shaped record carriers
    • G11B2220/25Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537Optical discs
    • G11B2220/2562DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/24Record carriers characterised by shape, structure or physical properties, or by the selection of the material
    • G11B7/2407Tracks or pits; Shape, structure or physical properties thereof
    • G11B7/24073Tracks
    • G11B7/24082Meandering

Definitions

  • the present invention relates to a write clock generation circuit that generates a write clock from a wobble signal based on the meandering of a track formed on a medium, and an optical disk apparatus including the write clock generation circuit.
  • An information recording and reproducing apparatus (optical disc apparatus) has been put to practical use that records information on an optical disc or reproduces information recorded on an optical disc by using a laser beam output from an optical pickup.
  • PCs personal computers
  • AV audio-visual
  • Such a wobble signal must always be detected regardless of the playback / recording operation, but the data recorded on the media and the laser modulation component for recording become noise, and there is a problem that the wobble quality is degraded. . That is, although the wobble signal is included in the reflected light of the track force, the reflected light is a noise relative to the wobble signal due to the recorded data recorded on the optical disk or the output fluctuation of the laser light. Minutes are included in complexity. Therefore, for such a wobble signal, generally, for example, the reflected light from the track is received by divided light receiving elements divided into two with respect to the track tangential direction, and the difference between output signals (photoelectric conversion signals) of each divided light receiving element is calculated. To remove the noise component and extract the wobble signal.
  • the divisional light receiving element is adjusted so that the reflected light from the track is positioned at the center of the light receiving surface of the divisional light receiving element before shipping, aging over time due to temperature change or vibration during operation.
  • the light receiving position of the reflected light may be shifted to the center of the light receiving surface due to a change or the like.
  • the noise components included in the output signal of each light receiving element are different, there is a problem that the noise component remains even if the difference in the output signal between the light receiving elements is obtained.
  • the amplitude of the signal is set for each of the output signals of the divided light receiving elements divided in the track tangential direction.
  • a method of detecting a wobble signal in which data signal components are clearly removed by performing so-called constant amplitude AG C (automatic gain control) to be normalized and generating a wobble signal by the difference is disclosed.
  • a system which does not use the constant amplitude AGC circuit is also provided. ing.
  • the present invention can detect a wobble signal with high precision even when switching from a reproduction operation to a recording operation, and can generate a write clock with a low jitter and an appropriate optical clock.
  • the purpose is to do the equipment.
  • the present invention provides a write clock generation circuit capable of reducing the circuit scale to achieve the above object.
  • the present invention surpasses a clock generation circuit which is not influenced by the recording state (unrecorded / recorded) of the medium in order to achieve the above object.
  • the present invention provides a write clock generation circuit that can reliably prevent a pullback of a PL L circuit and can generate a good write clock with low jitter and small jitter when realizing the above object.
  • a write clock generation circuit that generates a write clock from a wobble signal based on the meandering of a track formed on a medium is generated, and at least a dividing line in the track tangential direction is used.
  • Two variable gain amplifiers that amplify the output signal of each of the divided light receiving elements divided into two according to the determined gain, and the gain of the variable gain amplifier is stepped during a fixed period immediately after the start of recording.
  • a subtractor for obtaining a wobble signal by calculating an output difference between the two variable gain amplifiers, and a subtracter for outputting the subtracter.
  • a constant-amplitude AGC circuit whose gain is automatically adjusted so that the amplitude of the wobble signal is held constant, and an output from the constant-amplitude AGC circuit It comprises a binarization circuit for obtaining a binary Woburu signal and digitizes the signals, and P L L circuit that generates a write clock based on the binary Woburu signal output from the binarizing circuit.
  • the write clock is generated from the wobble signal obtained by stepwise changing by the gain control circuit of the variable gain amplifier at the rear stage of the divided light receiving element during a fixed period immediately after the start of recording,
  • the variation of the wobble signal immediately after the start of recording is suppressed, and the gain fluctuation of the wobble signal amplitude is constant. Therefore, even when switching between playback and recording, it is possible to suppress the high-frequency fluctuation of the wobble frequency and generate a write clock with less jitter, and to gradually change the gain of the variable gain amplifier. After the final change, the proper signal recovery can be maintained during recording, so stable write clock generation can be performed.
  • a write clock generation circuit that generates a write clock from a wobble signal based on the meandering of a track formed on a medium, split light reception divided into at least two division lines in the track tangential direction.
  • a subtractor that obtains a wobble signal by computing the difference between the output signals of each of the elements, a variable gain amplifier that amplifies the wobble signal output from the subtractor in accordance with the determined gain, and immediately after the start of recording
  • the gain control circuit determines the gain of the variable gain amplifier by changing the gain of the variable gain amplifier stepwise in a fixed period, and the amplitude of the wobble signal output from the variable gain amplifier is made constant. Let it hold
  • a constant-amplitude AGC circuit whose gain is automatically adjusted, a binarization circuit which obtains a binary enable signal by digitizing a signal output from the constant-amplitude AGC circuit, and this binarization circuit And a PLL circuit that generates a write clock based on the output binarized wobble signal.
  • the write clock is generated from the wobble signal obtained by stepwise changing the gain of the variable gain amplifier after the subtracter by the gain control circuit.
  • the circuit scale is smaller than that of the above embodiment, the same action and effect can be obtained.
  • the gain control circuit is configured to, during a predetermined period immediately after the start of recording, reproduce the gain of the variable gain amplifier. After making it smaller than the gain level, it is made variable up to the gain level at the time of reproduction.
  • the wobble signal input to the variable gain amplifier is large immediately after the start of recording, by setting the gain smaller than the gain level at the time of reproduction, it is possible to obtain a wobble signal similar to that during the reproduction operation. While the gain component of the variable gain amplifier is large because the noise component is also large during recording operation after steady state. Therefore, by gradually increasing the gain to the gain level at the time of reproduction, a wobble signal can be reliably obtained, and an appropriate write clock can be generated.
  • the constant swing amplitude AGC circuit follows the stepwise change of the gain of the variable gain amplifier, and the write clock generation operation can be properly performed.
  • the gain controller may be configured to receive the amplitude of the wobble signal immediately before the start of recording and the wobble immediately after the start of recording.
  • the gain of the variable gain amplifier before the start of recording is switched according to whether the position immediately before the recording start position is the unrecorded area or the recorded area so that the amplitude of the signal becomes equal.
  • the gain of the variable gain amplifier before the start of recording is switched according to whether the area immediately before the recording start position is the unrecorded area or the force recording area, and the amplitude of the wobble signal immediately before the start of recording and the wobble signal immediately after the start of recording. Therefore, regardless of the recording status of the media (unrecorded or already recorded), the change in wobble signal from immediately before recording to immediately after the start of recording is suppressed, and the wobble signal amplitude is fixed.
  • the gain fluctuation of AGC can be reduced, so that the high frequency band wobble can be suppressed even when switching the reproduction Z recording, and a write clock with less jitter can be generated.
  • the loop gain of the PLL circuit is increased by increasing the nolap gain of the PLL circuit during a fixed period immediately after the start of recording. It has a PLL gain controller circuit that determines the
  • the loop gain of the PLL circuit is increased during a fixed period immediately after the start of self-recording, the pull-in capability of the PLL circuit is increased only when the wobble signal change is expected to be large.
  • the stable signal stage is stable Can produce a good write clock with small jitter.
  • the PLL gain control circuit makes the loop gain of the PLL circuit high during a predetermined period immediately after the start of recording. Set, then change to lower gain.
  • the PL L gain control circuit changes the loop gain of the PL L circuit stepwise from high gain to low gain.
  • the binarized wobble signal is converted to a high frequency band due to the change in quality and amplitude of the wobble signal when switching from reproduction to recording. Even if a frequency fluctuation occurs, the lock signal of the wobble signal can be reliably prevented, and a good write clock with small jitter can be generated by switching to a low gain step by step toward the stabilization of the wobble signal. it can.
  • an optical disk apparatus comprises: a rotational drive mechanism for rotating a medium having a track serpentinely formed on a recording surface; a split light receiving element divided into two by at least a split line in the track tangential direction; An optical pickup having a laser light source for irradiating the medium with a laser beam, a light source drive circuit for controlling a light emitting operation of the light source, and a signal output from the divided light receiving element to be received.
  • the write clock generation circuit according to any one of the above aspects, which outputs a write response to the side.
  • FIG. 1 is a schematic block diagram showing a configuration of an optical disc apparatus according to a first embodiment of the present invention.
  • FIG. 2 is an explanatory diagram of the media, the split light receiving element, and the like.
  • F I G. 3 is a block diagram showing a write clock generation circuit.
  • F I G. 4 is a waveform diagram showing a steady state signal waveform.
  • F I G. 5 is a waveform diagram showing a signal waveform when the VGA gain is fixed.
  • F.I.G. 6 is a waveform diagram showing signal waveforms when the VGA gain is changed stepwise.
  • F I G. 7 is a block diagram of a write clock generation circuit showing a second embodiment of the present invention.
  • F.G. 8 is a waveform diagram showing signal waveforms in each recording state showing the third embodiment of the present invention.
  • F I G. 9 is a block diagram of a PL L circuit showing a fourth embodiment of the present invention.
  • a first embodiment of the present invention will be described based on FI G. 1 to FI G. 6.
  • a spindle motor 2 which constitutes a main part of a rotary drive mechanism for rotating a recordable medium 1 such as CD-R / RW, DVD-R / RW.
  • an optical pickup 3 is provided which irradiates a spot of laser light from a laser light source (not shown) to the rotationally driven medium 1 and detects reflected light from the medium 1 by a divided light receiving element described later. It is done.
  • a reproduction circuit 4 for filtering and digitizing the detected reproduction signal
  • a decoder 5 for converting the data format of the user data component generated by the reproduction circuit 4 in this order.
  • the information to be recorded is transferred from the external host to the encoder 7 through the CPU 6, the data format is converted by the encoder 7, and the laser control circuit 8 which is a light source drive circuit responds to the information bit. It is configured to write on the media 1 by controlling the light emission of the laser light source.
  • an arithmetic circuit 9 for generating a servo signal based on an output signal obtained from the divided light receiving element in the optical pickup 3 is provided, and this servo signal is output to the servo circuit 10 to obtain an objective lens of the optical pickup 3 It is configured to perform position control (not shown).
  • the servo circuit 10 also controls the rotation of the spindle motor 2 based on the write clock signal obtained from the PL circuit 11.
  • a wobble detection circuit 12 is provided which receives the divided light receiving element output calculated by the calculation circuit 9 and extracts a wobble signal.
  • the wobble signal output from the wobble detection circuit 1 2 is input to the PL L circuit 1 1, and a write clock signal is generated based on the wobble signal.
  • the write clock generation circuit of the present invention is configured by the PL L circuit 11 and the wobble detection circuit 12.
  • a wobble signal including physical address information is sent to the address detection circuit 13, converted into address information by the address decoder 14, and configured to reproduce address information of an access position.
  • FIG. 2 (a) meandering tracks are spirally or concentrically incised on the medium 1.
  • the split light receiving element 15 is divided into two parts by a dividing line 16 corresponding to the track tangential direction with respect to the reflection signal from the spot 3 irradiated on the medium 1 in a column shown in FIG. 2 (b).
  • the light receiving areas A and B are formed.
  • FIG. 2 (c) an example of detection from the difference (A-B) of the received light amount of each light receiving area A and B of the divided light receiving element 15 is cited.
  • the split light receiving element on the optical pickup 3 is not limited to the two split structure, but may be a multiple split structure such as a four split structure. 2585
  • the write clock generation circuit 21 is composed of the wobble detection circuit 12 and the PLL circuit 11.
  • the wobble detection circuit 12 first, output signals from the light reception areas A and B of the divided light reception elements 15 in the optical pickup 3 pass through the arithmetic circuit 9 are input to two variable gain amplifiers VGA 2 2 a and 2 2 b is provided.
  • VGA 2 2 a and 2 2 b are capable of amplifying or attenuating the output signal from each of the light receiving areas A and B with a desired gain, and a VGA gain control circuit 23 for variably setting the gain is provided.
  • the VGA gain control circuit 23 is good even if it has a function capable of automatically processing according to the operation state of the apparatus (such as recording Z reproduction), but in the present embodiment, the instruction of the CPU 6 power etc.
  • the gain can be changed based on Further, a subtractor 24 for outputting a wobble signal by calculating the difference between both output signals is connected to the output side of these variable gain amplifiers VGA 2 2a and 2 2b.
  • a filter circuit 25 is connected to the subsequent stage of the subtractor 24.
  • This filter circuit 25 includes noise components other than the original wobble signal component, such as leakage of data signals on the media 1 and DC offset due to positional deviation of the optical pickup 3, and extracts only necessary frequency components. It is to do.
  • the wobble signal frequency-separated by the filter circuit 25 is a wobble (WB L) constant amplitude AG C (automatic gain control) circuit that adjusts and controls the amplitude of the wobble signal to a constant value so that the amplitude is sufficient for binarization.
  • WB L wobble
  • AG C automatic gain control
  • AGC circuit 26 is connected a binarization circuit 27 for digitizing the wobble signal into a binarized wobble signal.
  • the PLL circuit 11 generates a write clock based on the binarized double signal obtained from the binarization circuit 27.
  • the filter circuit 25 may be disposed after the WB L constant amplitude AGC circuit 26.
  • a signal waveform in a steady state (not at the time of switching between reproduction and recording but at a stable state after switching) will be described with reference to FIG.
  • the DC level of the output signal of the split light receiving element 15 in the unrecorded and reproduced steady state is small because the laser power is small.
  • the DC component is removed and the wobble component is extracted.
  • the WB L fixed amplitude AGC circuit is made to obtain the target wobble signal amplitude necessary for binary data or for address detection (in accordance with the format, address is superimposed on the wobble signal). Amplified from (dotted line state to solid line state). The AGC gain at this time is large.
  • the gain of the WB L constant amplitude AGC circuit 26 is small when control is performed to amplify from the dotted state to the solid state (target amplitude).
  • jitter swing in the time axis direction
  • a shift for example, hysteresis
  • a constant period immediately after the start of recording at the time of operation switching from reproduction to recording is set by the VGA gain control one-nore circuit 23 of the variable gain amplifiers VGA 22 a and 22 b.
  • the gain is changed stepwise.
  • An example of operation when the gain of the gain amplifiers VGA22 a and 22 b is gradually changed immediately after the start of recording is shown in F I G.6.
  • the wobble signal is input to the WB L amplitude constant AGC circuit 26. 2585
  • the gain amplifiers VGA 2 2 a and 2 2 b should preferably have a large gain at the stage when the recording steady state is entered.
  • the gains of VGA 2 2 a and 2 2 b are gradually increased. In this case, the gain step and the time interval are set so that the subsequent WB L amplitude constant AGC circuit 26 can sufficiently follow and not make a large output change.
  • the fixed period immediately after the start of recording can be obtained by stepwise changing the gain of the variable gain amplifiers VGA 2 2a and 2 2b by the VGA gain control circuit 23. Since the write clock is generated using the wobble signal, the change of the wobble signal from immediately before the recording start to immediately after the recording start is suppressed, and the gain fluctuation of the WB L amplitude constant AGC circuit 26 is relaxed. Therefore, even when switching the playback Z recording, it is possible to suppress the high-frequency fluctuation of the wobble frequency and generate a write clock with less jitter.
  • the WB L amplitude—constant AGC circuit 26 reliably follows the stepwise change of the gains of the variable gain amplifiers VGA 2 2 a and 2 2 b, the write clock generation operation can be properly performed. it can. Furthermore, no special switching function etc. are required for the WB L amplitude constant AG C circuit 26 which requires delicate characteristics, and there is no restriction due to external parts etc.
  • the generation circuit can also be manufactured by incorporating it in an LSI.
  • a second embodiment of the present invention will be described based on FIG.
  • the same parts as the parts shown in the first embodiment are indicated by the same reference numerals, and the description will be omitted.
  • the order of the variable gain amplifier and the subtractor is reversed, and after the difference between the output signals from the divided light receiving element 15 is calculated by the subtractor 24 to form a wobble signal,
  • the wobble signal is input to the variable gain amplifier VGA 2 2 and amplified or attenuated according to the gain.
  • the recording start is started by switching the gain of the variable gain amplifier VGA 22 a, 22 b (or 22) before the recording start depending on whether the recording start position immediately before the recording start position is the unrecorded area or the recorded area.
  • the amplitude of the previous wobble signal is made equal to the amplitude of the wobble signal immediately after the start of recording.
  • variable gain amplifier VGA 22 a depending on whether the area immediately before the start of recording is unrecorded or recorded.
  • 22 b or 22 gain needs to be changed.
  • the setting of the VGA gain control circuit 23 may be switched by the CPU 6 or the like according to the information.
  • the WBL constant amplitude AGC circuit It is possible to moderate the gain fluctuation of 26. Therefore, it is possible to generate a light clock with less jitter by suppressing high-frequency fluctuation of the wobble frequency even when switching between reproduction and recording.
  • the present embodiment relates particularly to the configuration of the write clock generation circuit 21 and the configuration of the PL L circuit 11.
  • the PLL circuit 11 is basically configured as a loop circuit including a PD (phase comparator) 31, a filter 32, a VCO controlled oscillator) 33, and a 1 / n divider 34, as is well known.
  • a plurality of filters having different characteristics for example, two filters 32a and 32b, are prepared and configured to be switchable by the PL roll circuit 35.
  • the steady-state PLL characteristics should be able to follow the low frequency fluctuation generated by the rotation of media 1, and the loop gain is designed to be relatively small, with a focus on reducing the jitter of the write clock.
  • the quality and amplitude of the wobble signal change as described above, so high-frequency fluctuations occur in the binary wobble signal obtained by the binarization circuit 27. If the loop gain is as it is, the PLL circuit 11 is likely to be unlocked. Therefore, in the present embodiment, as described above, the loop gain switching function is added by providing the PLL gain controller 35.
  • the output signal of VCO (Voltage Control Oscillator) 33 is the write clock, but n division by the i Zn divider 34 of the write clock (n: division ratio with the same frequency as the wobble signal) signal PD (phase comparator) 31 compares the phase with the binary table signal from the binarization circuit 2 7.
  • the comparison result is supplied to a plurality of types of filters 32a and 32b with different characteristics, and the output is used as an input signal to determine the oscillation frequency of V C O 33.
  • a plurality of filters 32 a and 32 b are switched by PL L gain control circuit 35, or the ON / OFF control of F and L changes the loop gain of PL L circuit 1 1.
  • the loop gain is temporarily set to high immediately after the start of recording, and switched to the low reap gain when the fluctuation of the wobble signal is settled.
  • a plurality of PLL gains may be prepared, and the loop gain may be gradually reduced immediately after the start of recording as in the case of the variable gain amplifiers VGA 2 2a and 2 2b.
  • ⁇ / a gain of PLL circuit 11 is increased during a fixed period immediately after the start of recording, it is expected that the change of the wobble signal is large.
  • the pull-in capability of the PLL circuit 11 is increased only during the delay period to prevent the noise, and when the wobble signal is stable, the jitter is small and a good write clock can be generated.
  • the wobble signal obtained by changing the gain of the variable gain amplifier in the subsequent stage of the divided light receiving element stepwise by the gain control circuit during a fixed period immediately after the start of recording.
  • the change in gain of the constant wobble signal amplitude AGC can be made gentle, so that switching between playback and recording is possible.
  • the wobble signal obtained by stepwise changing the gain of the variable gain amplifier at the rear stage of the subtractor by the gain control circuit during a fixed period immediately after the start of recording. Since the write clock is generated more, the same effect can be obtained although the circuit scale is smaller than the above invention.
  • the write clock generation circuit since the write clock generation circuit is used, recording failure due to unlocking of the PLL circuit does not occur, and the recording quality at the start of recording is improved. It is possible to provide an optical disk device without deterioration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

ライトクロック生成回路及び光ディスク装置 技術分野
本発明は、 メディア上に形成されたトラックの蛇行に基づくゥォブル信号より ライトクロックを生成するライトクロック生成回路及ぴこのライトクロック生成 回路を備える光ディスク装置に関する。 背景技術
光ピックアップから出力されるレーザ光を用いて、 光ディスクに情報を記録し たり、 光ディスクに記録されている情報を再生したりする情報記録再生装置 (光 ディスク装置) が実用化されている。
ここに、 近年、 パーソナルコンピュータ (P C) は、 その機能が向上するに伴 い、 音楽や映像といった AV (Audio-Visual) 情報を取り扱うことが可能とな つてきている。 これらの AV情報の情報量は非常に大きいために、 情報の記録媒 体として光ディスクが注目されるようになり、 その低価樹ヒとともに、 光デイス ク装置が P cの周辺 βの一つとして普及するようになってきている。
一般に、 C D— R/RW (Compact Disc- Recordable/ Rewritable) D V D (Digital Versatile Disc) 一 R/RW D VD + R/RW等の記録可能な記 録系メディアでは、 各 位置における線速度を正確に検出するために、 線速度 一定 (Constant Linear Velocity) 方式で回転制御を行った時にメディア上に '刻まれたトラックの蛇行 (ゥォブル) 力ら検出されるゥォブル信号の周波数が一 定になるようなフォーマツトを採用している。
このようなゥォブル信号は、 再生/記録の動作に関わらず常に検出する必要が あるが、 メディアに記録されたデータや記録のためのレーザ変調成分がノイズと なり、 ゥォブル品質を低下させる不具合がある。 即ち、 ゥォブル信号はトラック 力らの反射光に含まれているが、 光ディスクに記録されている記録データやレー ザ光の出力変動などにより、 反射光には、 ゥォブル信号に対してノイズとなる成 分が複雑に含まれている。 そこで、 このようなゥォブル信号は、 一般に、 例えばトラックからの反射光を トラック接線方向に関して 2分割された分割受光素子で受光し、 各分割受光素子 の出力信号 (光電変換信号) の差を求めることによりノイズ成分を除去し、 ゥォ ブル信号を抽出するようにしている。
ところが、 現実には、 分割受光素子が出荷前にはトラックからの反射光が分割 受光素子の受光面の中央に位置するように位置調整されていても、 稼動中の温度 変化や振動などによる経時変化等によって、 反射光の受光位置が受光面の中央か らずれるようなケースもある。 このようなケースでは、 各受光素子の出力信号に 含まれるノィズ成分が異なるため、 受光素子間の出力信号の差を求めてもノイズ 成分が残ってしまう等の不具合がある。
このような不具合を改善するため、 例えば、 特開平 8 - 1 9 4 9 6 9号公報に よれば、トラック接線方向に分割された分割受光素子の出力信号の各々に対して、 信号の振幅を正規化する、いわゆる振幅一定 AG C (自動ゲイン制御)を行ない、 その差分によってゥォブル信号を生成することで、 データ信号成分がきれいに除 去されたゥォブル信号の検出方法が公開されている。 また、 同公報によれば、 未 記録時にはデータ信号成分を除去する必要がないため、 振幅一定 AG C回路を使 用しない系も備えており、 データの既記録 Z未記録に応じて使い分けるようにし ている。
このような特開平 8 - 1 9 4 9 6 9号公報に示されるゥォブル検出方法の場合、 再生時には高品質なゥォブル信号を得ることはできる力 記録中は対象外であり ゥォブル信号品質は低下してしまう。
特に、 再生から記録への動作切換えに伴う記録開始時に関しては、 何ら考慮さ れておらず、このような記録開始時にも良好なゥォブル信号を得ることはできず、 このゥォブル信号に基づくライトクロックの生成も適正に行えない。 即ち、 再生 時と記録時とでは、 元々、 レーザパワーが異なり、 検出されるゥォブル成分のレ ベルも異なるので、 動作切換え時の制御を適正に行わないと、 後述するように、 2値化ゥォブル信号のスライス «]£のずれ(例えば、ヒステリシス)などにより、 ジッタ (時間軸方向の振れ) を生じ、 P L L回路におけるライトクロックのロッ ク外れや不安定動作などを生じてしまう。 発明の開示 ,
本発明は、 再生動作から記録動 ί乍への切換え時においてもゥォブル信号を高精 度に検出することができ、 ジッタの少ない適正なライトクロックを生成すること ができるライトクロック生成回路及ぴ光ディスク装置を することを目的とす る。
本発明は、 上記目的を実現する上で、 回路規模をより小さくすることができる ライトクロック生成回路を提供する。
本発明は、 上記目的を実現する上で、 メディアの記録状態 (未記録/既記録) に左右されないライ クロック生成回路を雕する。
本発明は、上記目的を実現する上で、 P L L回路の口ック外れを確実に防止し、 力つ、 ジッタが小さくて良好なライトクロックを生成することができるライトク ロック生成回路を提供する。
本発明の一態様によると、 メディァ上に形成されたトラックの蛇行に基づく .ゥ ォブル信号よりライトクロックを生成するライトクロック生成回路にぉレ、て、 少 なくともトラック接線方向の分割線で 2つに分けられた分割受光素子の各々の出 力信号を決定されたゲインに応じて増幅する 2つの可変ゲインアンプと、 記録開 始直後の一定期間中には前記可変ゲインアンプのゲインを段階的に可変させるよ うにして前記可変ゲインアンプのゲインを決定するゲインコントロール回路と、 2つの前記可変ゲインアンプ間の出力差を演算してゥォブル信号を得る減算器と、 この減算器から出力されるゥォブル信号の振幅を一定に保持させるようにゲイン が自動調整されるゥォブル振幅一定 A G C回路と、.このゥォブル振幅一定 A G C 回路から出力される信号をデジタル化して 2値化ゥォブル信号を得る 2値化回路 と、 この 2値化回路から出力される 2値化ゥォブル信号を基準にライトクロック を生成する P L L回路と、 を備える。
従って、 記録開始直後の一定期間に、 分割受光素子後段の可変ゲインアンプの ゲイン ゲインコントロール回路により段階的に変化させて得られたゥォブル信 号よりライトクロックを生成しているので、 記録開始直前から記録開始直後への ゥォブノレ信号の変化を抑えて、 ゥォブル信号振幅一定 AG Cのゲイン変動を緩や 力することができ、 よって、 再生/記録の切換え時でもゥォブル周波数の高域的 振れを抑制してジッタの少ないライトクロックを生成でき、 また、 可変ゲインァ ンプのゲインの段階的な変ィ匕の最終変更後は記録中に適正な信号レべノレを維持で きるので、 安定したライトクロック生成が行なえる。
本発明の別の態様によると、 メディァ上に形成されたトラックの蛇行に基づく ゥォブノレ信号よりライトクロックを生成するライトクロック生成回路において、 少なくともトラック接線方向の分割線で 2つに分けられた分割受光素子の各々の 出力信号の間の差を演算してゥォブル信号を得る減算器と、 この減算器から出力 されるゥォブル信号を決定されたゲインに応じて増幅する可変ゲインアンプと、 記録開始直後の一定期間中には前記可変ゲインアンプのゲインを段階的に可変さ せるようにして前記可変ゲインアンプのゲインを決定するゲインコントロール回 路と、 前記可変ゲインァンプから出力されるゥォブル信号の振幅を一定に保持さ せる
ようにゲインが自動調整されるゥォブル振幅一定 A G C回路と、 このゥォブル振 幅一定 A G C回路から出力される信号をデジタル化して 2値イビゥォブル信号を得 る 2値化回路と、 この 2値化回路から出力される 2値化ゥォブル信号を基準にラ イトクロックを生成する P L L回路と、 を備える。
従って、 記録開始直後の一定期間中に、 減算器後段の可変ゲインアンプのゲイ ンをゲインコントロール回路により段階的に変ィ匕させて得られたゥォブル信号よ りライトクロックを生成しているので、 前記の態様より回路規模が小さいながら 同様の作用 ·効果が得られる。
本発明のさらに別の態様によると、 前記レヽずれカゝ一つのライトクロック生成回 路において、 前記ゲインコントロール回路は、 記録開始直後の一定期間中には前 記可変ゲインアンプのゲインを再生時のゲインレベルよりも一且小さくした後、 再生時のゲインレベルまで段階的に大きくなるように可変させる。
従って、 記録開始直後は可変ゲインアンプに入力されるゥォブル信号が大きい ため、ー且ゲインを再生時のゲインレベルよりも小さく設定しておくことにより、 再生動作中と変わらないゥォブル信号を得ることができる一方、 定常状態後の記 録動作中にはノィズ成分も大きいことから可変ゲインァ プのゲインは大きいこ とが好ましいことから、 再生時のゲインレベルまで段階的にゲインを大きくする ことにより、 確実にゥォブル信号を得ることができ、 適正なライトクロックの生 成が可能となる。
本発明のさらに別の態様によると、 前記いずれか一つのライトクロック生成^! 路において、 前記ゲインコントロール回路は、 記録開始直後の一定期間中には前 記ゥォブル振幅一定 A G C回路が追従可能 範囲で前記可変ゲインァンプのゲイ ンステップとその時間間隔とを段階的に可変させる。
従って、 可変ゲインアンプのゲインの段階的な可変に対してゥォブル振幅一定 AG C回路の追従が確実となり、 ライトクロック生成動作を適正に行わせること ができる。
本発明のさらに別め態様によると、 前記いずれか一つのライトクロック生成回 路におレ、て、前記ゲインコント口ール回路は、 記録開始直前のゥォブル信号の振 幅と記録開始直後のゥォブル信号の振幅とが同等となるように、 記録開始位置直 前が未記録領域カゝ既記録領域かに応じて記録開始前の前記可変ゲインァンプのゲ インを切換える。
従って、 記録開始位置直前の領域が未記^ ϋ域力既記 域かによつて記録開 始前の可変ゲインアンプのゲインを切換え、 記録開始直前のゥォブル信号の振幅 と記録開始直後のゥォブル信号の振幅とが同等となるようにしているので、 メデ ィァの記録状態 (未記録 ζ既記録) に関わらず、 記録直前から記録開始直後への ゥォブル信号の変化を抑えて、 ゥォブル信号振幅一定 AG Cのゲイン変動を緩や カすることができ、 よって、 再生 Z記録の切換え時でもゥォブル周波数の高域的 振れを抑制してジッタの少ないライトクロックを生成できる。
本発明のさらに別の態様によると、 tfrf己いずれ力—つのライトクロック生成回 路において、 記録開始直後の一定期間中には前記 P L L回路のノレープゲインを上 げるようにして前記 P L L回路のループゲインを決定する P L Lゲインコント口 ール回路を備える。
従つて、 ?己録開始直後の一定期間中には P L L回路のループゲインを上げるよ うにしているので、 ゥォブル信号の変ィ匕が大きいと予想される期間のみ P L L回 路の引込み能力を高めて口ック外れを防ぐと共に、 ゥォブル信号が安定した段階 ではジッタが小さくて良好なライトクロックを生成することができる。
本発明のさらに別の態様によると、 前記いずれか一つのライトクロック生成回 路において、 前記 P L Lゲインコントロール回路は、 記録開始直後の一定期間中 には前記 P L L回路のループゲインをー且高いゲインに設定し、 その後、 低いゲ インに切換えるように可変させる。
従って、 記録開始直後は P L L回路のノレープゲインをー且高いゲインに設定す ることにより、 再生から記録への切換え時にゥォブル信号の品質や振幅の変ィ匕に 起因して 2値化ゥォブル信号に高域周波数変動力 S発生してもゥォブル信号の口ッ ク外れを確実に防止でき、 ゥォブル信号が安定した段階では低いゲインに切換え ることによりジッタが小さくて良好なライトクロックを生成することができる。 本発明のさらに別の態様によると、 前記いずれか一つのライトクロック生成回 路において、 前記 P L Lゲインコントロール回路は、 前記 P L L回路のループゲ ィンを高いゲインから低いゲインに段階的に可変させる。
従って、 記録開始直後は P L L回路のループゲインを高いゲインに設定するこ とにより、 再生から記録への切換え時にゥォブル信号の品質や振幅の変ィ匕に起因 して 2値化ゥォブル信号に高域周波数変動が発生してもゥォブル信号のロック外 れを確実に防止でき、 ゥォブル信号が安定する段階に向けて段階的に低いゲイン に切換えることによりジッタが小さくて良好なライトクロックを生成することが できる。 - 本発明の一態様による光ディスク装置は、 記録面に蛇行させたトラックが形成 されたメディアを回転させる回転駆動機構と、 少なくともトラック接線方向の分 割線で 2つに分けられた分割受光素子、 及び、 前記メディアに対してレーザ光を 照射するレーザ光源を有する光ピックアップと、 前記光源の発光動作を制御する 光源駆動回路と、 前記分割受光素子から出力される信号が入力されて前記光源駆 動回路側に対してライトク口ックを出力する前記何れ力一記載のライトクロック 生成回路と、 を備える。
従って、 漏己何れ力一記載のライトクロック生成回路を用いているので、 P L L回路のロック外れによる記録失敗を生ずることがなく、 かつ、 記録開始時の記 録品質が低下することのない光ディスク装置を ¾^できる。 図面の簡単な説明
F I G. 1は、 本発明の第一の実施の形態の光ディスク装置の構成を示す概略 ブロック図である。
F I G. 2は、 メディア、 分割受光素子等に関する説明図である。
F I G. 3は、 ライトクロック生成回路を示すブロック図である。
F I G. 4は、 定常状態の信号波形を示す波形図である。
F I G. 5は、 VGAゲイン固定時の信号波形を示す波形図である。
F I G. 6は、 VGAゲインを段階的に変ィ匕させた場合の信号波形を示す波形 図である。
F I G. 7は、 本発明の第二の実施の形態を示すライトクロック生成回路のブ ロック図である。
F I G. 8は、 本発明の第三の実施の形態を示す記録状態毎の信号波形を示す 波形図である。
F I G. 9は、 本発明の第四の実施の形態を示す P L L回路のブロック図であ る。 発明を実施するための最良の態様
本発明の第一の実施の形態を F I G. 1ないし F I G. 6に基づいて説明する。 まず、 F I G. 1に基づいて本発明が適用される光ディスク装置の構成 ·作用の 概略を説明する。
まず、 C D— R/RW, D VD土 R/RW等の記録可能なメディア 1を回転さ せる回転駆動機構の主要部を構成するスピンドルモータ 2が設けられている。 ま た、 回転駆動されるメディア 1に対してレーザ光源 (図示せず) からのレーザ光 のスポットを照射し、 メディア 1からの反射光を後述する分割受光素子で検出す る光ピックアップ 3が設けられている。
この光ピックアップ 3には、 検出された再生信号のフィルタリングゃデジタノレ 化を行う再生回路 4と、 この再生回路 4で生成されたユーザデータ成分のデータ フォーマツトを変換するデコーダ 5とが順に接続されており、 C P U 6を介して T /02585
8 外部ホスト (図示せず) に転送可能とされている。 一方、 記録すべき情報は外部 ホストから C P U 6を介してエンコーダ 7に転送され、 このエンコーダ 7でデー タフォーマツトを変換し、 光源駆動回路であるレーザ制御回路 8で情報ビットに 応じて光ピックアップ 3中のレーザ光源の発光制御を行うことでメディ了 1上に 書込みを行うように構成されている。 ·
一方、 光ピックアップ 3中の分割受光素子から得られる出力信号に基づきサー ポ信号を生成する演算回路 9が設けられ、 このサーポ信号をサーボ回路 1 0に出 力することにより光ピックアップ 3の対物レンズ (図示せず) の位置制御を行う ように構成されている。 また、 このサーボ回路 1 0では、 P L L回路 1 1から得 られるライトクロック信号に基づきスピンドルモータ 2の回転制御も行う。 さらに、 演算回路 9で演算された分割受光素子出力が入力されてゥォブル信号 を抽出するゥォブノレ検出回路 1 2が設けられている。 このゥォブル検出回路 1 2 から出力されるゥォブル信号は P L L回路 1 1に入力されており、 ゥォブル信号 に基づきライトクロック信号が生成される。 これにより、 基本的に、 メディア 1 の回転に追従した正確なライトクロックの生成が可能とされている。 ここに、 P L L回路 1 1とゥォブル検出回路 1 2とにより本発明のライトクロック生成回路 が構成されている。
また、 物理アドレス情報を含んだゥォブル信号はアドレス検出回路 1 3に送ら れ、 アドレスデコーダ 1 4でアドレス情報に変換され、 アクセス位置のアドレス 情報を再生するように構成されている。
ここで、 本実施の形態で用いられるメディア 1及び分割受光素子の構成例につ いて F I G. 2を参照して説明する。 まず、 メディア 1上には F I G. 2 ( a ) に示すように蛇行したトラックが螺旋状又は同心円状に刻まれている。 分割受光 素子 1 5は F I G. 2 ( b ) に示すょぅにメディァ1上に照射されたスポット3 からの反射信号に対し、 トラック接線方向に対応した分割線 1 6で 2つに分けら れた受光領域 A, Bが形成されたものである。 最も簡易なゥォブル信号演算とし ては、 F I G. 2 ( c ) に示すように分割受光素子 1 5の各受光領域 A, Bの受 光量の差分 (A- B) 力 ら検出する例が挙げられる。 もちろん光ピックアップ 3 上の分割受光素子は 2分割構造に限らず、 4分割構造等の多分割構造であっても 2585
9 構わないが、 分割線 1 6で分けられた受光領域毎にまとめて演算処理するように すればよレ、。
このような前提的な構成の下、 本実施の形態のライトクロック生成回路 2 1の 構成例を F I G. 3に示す。 このライトクロック生成回路 2 1は前述したように ゥォブル検出回路 1 2と P L L回路 1 1とにより構成されている。 ゥォブル検出 回路 1 2では、 まず、 光ピックアップ 3中の分割受光素子 1 5の各受光領域 A, Bから演算回路 9を経た出力信号が入力される 2つの可変ゲインアンプ VGA 2 2 a , 2 2 bが設けられている。 これら 可変ゲインアンプ VGA 2 2 a , 2 2 bは所望ゲインで各受光領域 A, Bからの出力信号の増幅又は減衰が可能なもの で、 そのゲインを可変設定する VGAゲインコントロール回路 2 3が設けられて いる。 VGAゲインコントロール回路 2 3としては、 装置の動作状態 (記録 Z再 生など) によって自動的に処理できる機能を持たせたものでも良レ、が、 本実施の 形態では、 C P U 6力らの指示に基づきゲインを変更できる構成とされている。 また、 これらの可変ゲインアンプ VGA 2 2 a , 2 2 bの出力側には両者の出 力信号の差を演算することによりゥォブル信号を出力する減算器 2 4が接続され ている。 この減算器 2 4の後段にはフィルタ回路 2 5が接続されている。 このフ ィルタ回路 2 5は、 メディア 1上のデータ信号の洩れ込みや光ピックアップ 3の 位置ずれによる D Cオフセットなど、 本来のゥォブル信号成分以外のノィズ成分 が含まれており、 必要な周波数成分のみ抽出するためのものである。 具体的には ローパスフィルタ L P Fとハイパスフィルタ H P Fとの組^ ¾\ 又は、 パンドパ スフィルタ B P Fが良レ、。フィルタ回路 2 5で周波数分離されたゥォブル信号は、 2値化に十分な振幅にするためゥォブル信号振幅を一定 ¾ΐに調整制御するゥォ ブル (WB L) 振幅一定 AG C (自動ゲイン制御) 回路 2 6に入力される。 この WB L振幅一定 AG C回路 2 6の後段にはゥォブル信号を 2値化ゥォブル信号に デジタル化する 2値化回路 2 7が接続されている。 P L L回路 1 1はこの 2値化 回路 2 7から得られる 2値化ゥォプル信号に基づきライトクロックを生成する。 なお、フィルタ回路 2 5は WB L振幅一定 AG C回路 2 6の後に配置しても良い。 このような構成において、 まず、 定常状態 (再生/記録の切換え時ではなく、 切換え後、 安定した状態) の信号波形について F I G. 4を参照して説明する。 未記録再生定常状態の分割受光素子 1 5の出力信号はレーザパワーが小さいため、 F I G. 4 (a) 中に示すように、 その DCレベルは小さい。 減算器 24による 減算後のフィルタ回路 2 5の出力では DC成分は除去され、 ゥォブル成分が抽出 される。 その後、 2値ィ匕に必要な、 若しくは、 アドレス検出 (フォーマットによ つてはゥォブル信号にァドレスが重畳されて 、る) に必要な目標ゥォブル信号振 幅にするように WB L振幅一定 AGC回路 26により増幅される (点線状態から 実線状態まで增幅される)。 この時の A G Cゲインは大きくなつている。
—方、 記録中定常状態では、 F I G. 4 (b) に示すように、 レーザ光源の発 光成分が分割受光素子 1 5の出力信号に重畳されており、 レーザパワーも大きい のでゥォブル成分も大きレヽ。 減算器 24及びフイルク回路 2 5によりレーザ発光 成分と D C成分とを除去することで、 未記録再生定常状態の より大きなゥォ ブル信号が得られる。 従って、 この場合に点線状態から実線状態 (目標振幅) ま で増幅するよう制御している時の WB L振幅一定 A G C回路 26のゲインは小さ くなつている。
このような事情を踏まえ、 可変ゲインアンプ VGA2 2 a, 22 bのゲインを 固定したまま、 再生から記録への動作切換え時の信号の様子を、 F I G. 5を参 照して説明する。 この場合、 F I G. 4 (a) に示した未記録再生定常状態と F I G. 4 (b) に示した記録中定常状態とを繋ぎ合わせた形になるが、 未記録再 生時の大きい A G Cゲインのまま記録動作に移ると振幅が大きレ、ゥォブル信号が 入力されるため、 記録開始直後の WB L振幅一定 AG。回路 26の出力は振幅が 非常に大きくなる。 この結果、 後段 2値化ゥォブル信号のスライス電圧のずれ (例えばヒステリシス) などにより、 ジッタ (時間軸方向の振れ) を生じライト クロックのロック外れや、 不安定動作を生じさせてしまう。
このような点を考慮し、 本実施の形態では、 再生から記録への動作切換え時に おける記録開始直後の一定期間は、 V G Aゲインコント口一ノレ回路 23によって 可変ゲインアンプ VGA 22 a, 22 bのゲインを段階的に変化させるようにし たものである。 F I G. 6にゲインアンプ VGA22 a, 2 2 bのゲインを記録 開始直後に段階的に変ィ匕させた場合の動作例を示す。
即ち、 記録開始直後は WB L振幅一定 AG C回路 26に入力されるゥォブル信 2585
11 号が大きいため、 ゲインアンプ VGA 2 2 a , 2 2 bのゲインを一且小さく設定 しておくことで再生中と変わらないゥォプル信号が得られる。 し力 し、 記録中は レーザ発光の変調などノイズ成分も大きいことから、 記録定常状態に移行した段 階ではゲインアンプ VGA 2 2 a , 2 2 bのゲインは大きい方がよいことから、 ゲインアンプ VGA 2 2 a, 2 2 bのゲインを段階的に大きくしていく。 この場 合のゲインステップと時間間隔は後段の WB L振幅一定 AG C回路 2 6の追従が 十分可能で、 かつ、 大きな出力変ィ匕にならないように設定される。
従って、 本実施の形態によれば、 記録開始直後の一定期間は、 可変ゲインアン プ VGA 2 2 a , 2 2 bのゲインを VGAゲインコントロール回路 2 3により段 階的に変ィ匕させて得られたゥォブル信号を用いてライトクロックを生成するよう にしているので、 記録開始直前から記録開始直後へのゥォブル信号の変ィ匕を抑え て、 WB L振幅一定 AG C回路 2 6のゲイン変動を緩やかにすることができ、 よ つて、 再生 Z記録の切換え時でもゥォブル周波数の高域的振れを抑制してジッタ の少ないライトクロックを生成できる。 また、 可変ゲインアンプ VGA 2 2 a , 2 2 bのゲインの段階的な変化の最終変更後は記録中に適正な信号レベルを維持 できるので、 安定したライトクロック生成を行わせることができる。 また、 可変 ゲインアンプ VGA 2 2 a , 2 2 bのゲインの段階的な可変に対して WB L振幅 —定 AG C回路 2 6の追従が確実となり、 ライトクロック生成動作を適正に行わ せることができる。 さらには、 繊細な特性が必要とされる WB L振幅一定 AG C 回路 2 6に対しては特殊な切換え機能等の付加を必要とせず、 かつ、 外付け部品 等による制約もなく、 当該ライトクロック生成回路を L S Iに内蔵させて作製す ることもできる。
本発明の第二の実施の形態を F I G. 7に基づいて説明する。 第一の実施の形 態で示した部分と同一部分は同一符号を用いて示し、 説明も省略する。 本実施の '形態では、 可変ゲインアンプと減算器との順序を入れ替えたもので、 分割受光素 子 1 5からの出力信号の差を減算器 2 4により演算してゥォブル信号とした後、 このゥォブル信号を可変ゲインァンプ V G A 2 2に入力させてゲインに応じて増 幅又は減衰させるようにしたものである。
動作的には、 第一の実施の形態の場合と同様である。 本実施の形態によれば、 可変ゲインアンプ VGAが 1個でよいので、 第一の実施の形態の場合よりも回路 規模が小さいながら同様の作用 ·効果が得られる。
本発明の第三の実施の形態を F I G. 8に基づいて説明する。 本実施の形態で は、 記録開始位置直前が未記録領域か既記録領域かに応じて記録開始前の可変ゲ インアンプ VGA22 a, 22b (又は、 22) のゲインを切換えることで、 記 録開始直前のゥォブル信号の振幅と記録開始直後のゥォブル信号の振幅とが同等 となるようにしたものである。 · '
この点について、 F IG. 8に示す信号状態を参照して説明する。 F I G, 8 (a) は未記録再生定常状態、 F IG. 8 (b) は既記録再生定常状態の信号波 形を示す。 既記録領域の再生では分割受光素子 15の出力信号にデータ信号成分 が重畳されるため、 未記^ B域と比べると平均信号レベルとしては小さくなる。 このため、 ゥォブル信号も小さく検出される。 そこで、 記録開始直後のゥォブル 信号の振幅と記録直前のゥォブル信号の振幅とをほぼ同じにするためには、 記録 開始直前の領域が未記録力、 既記録かに応じて可変ゲインアンプ VGA 22 a, 22 b (又は、 22) のゲインを変更しておく必要がある。 通常、 メディア 1の 既記録位置は分かっているので、 その情報に対応して C PU 6などで VGAゲイ ンコントロール回路 23の設定を切換えるようにすればよい。
従って、 本実施の形態によれば、 メディア 1の記録状態 (未記録/既記録) に 関わらず、 記録直前から記録開始直後へのゥォブル信号の変ィ匕を抑えて、 WBL 振幅一定 AG C回路 26のゲイン変動を緩やかにすることができ、 よって、 再生 z記録の切換え時でもゥォブル周波数の高域的振れを抑制してジッタの少ないラ イトクロックを生成することができる。
本発明の第四の実施の形態を F I G.9に基づいて説明する。本実施の形態は、 ライトクロック生成回路 21で特に PL L回路 11の構成に関するものである。 P L L回路 11は、 基本的には、 周知のように、 PD (位相比較器) 31とフィ ルタ 32と V C O 制御発振器) 33と 1 / n分周器 34とによるループ回 路として構成される力 本実施の形態では、 ループゲインを切換え可能とするた めに特性の異なる複数、 例えば 2個のフィルタ 32 a, 32 bが用意'され、 PL ロール回路 35によりゲイン切換え可能に構成されている。 一般に、 定常時の P L L特性はメディァ 1の回転で発生する低域の周波数変動 に追従すればよく、 ライトクロックのジッタを小さくすることを重視してループ ゲインは比較的小さめに設計される。 し力 し、 再生と記録との切換え時には前述 したようにゥォブル信号の品質や振幅が変化するため、 2値化回路 2 7により得 られる 2値ィ匕ゥォブル信号に高域の周波数変動が発生し、 そのままのループゲイ ンでは P L L回路 1 1のロックが外れやすくなる。 そこで、 本実施の形態では、 上述の如く、 P L Lゲインコント口ール回路 3 5を備えることでループゲイン切 換え機能を付加しているものである。
まず、 V C O (電圧制御発振器) 3 3の出力信号がライトクロックとなるが、 ライトクロックの i Zn分周器 3 4による n分周 (n:ゥォブル信号と同じ周波 数になる分周比) 信号と 2値化回路 2 7からの 2値ィ匕ゥォブル信号との位相を P D (位相比較器) 3 1で比較する。 その比較結果を特性の異なる複数種類のフィ ルタ 3 2 a, 3 2 bに供給し、 その出力を V C O 3 3の発振周波数を決定する入 力信号とする。 複数のフィルタ 3 2 a, 3 2 bは P L Lゲインコントロール回路 3 5で切換え、 若しくは、 O N/O F F制御することで P L L回路 1 1のループ ゲインを変更する。 具体的には、 記録開始直後に一旦高いループゲインにし、 ゥ ォブル信号の変動が収まつた時点で低レ Vレープゲインに切換える。 この他、 P L Lゲインも複数種類用意しておき、 可変ゲインアンプ VGA 2 2 a , 2 2 bの場 合と同様に記録開始直後から段階的にループゲインを小さくしていってもよい。 このように、 本実施の形態によれば、 記録開始直後の一定期間中には P L L回 路 1 1の^/一プゲインを上げるようにしているので、 ゥォブノレ信号の変ィ匕が大き いと予想される期間のみ P L L回路 1 1の引込み能力を高めて口ック外れを防ぐ と共に、 ゥォブル信号が安定した段階ではジッタが小さくて良好なライトクロッ クを生成することができる。 産業上の利用性
本発明の一態様によるライトクロック生成回路によれば、 記録開始直後の一定 期間に、 分割受光素子後段の可変ゲインアンプのゲインをゲインコントロール回 路により段階的に変化させて得られたゥォブル信号よりライトクロックを生成す PC翻襲 85
14 るようにしたので、 記録開始直前から記録開始直後へのゥォブル信号の変化を抑 えて、 ゥォブル信号振幅一定 AG Cのゲイン変動を緩やかにすることができ、 よ つて、 再生/記録の切換え時でもゥォブル周波数の高域的振れを抑制してジッタ の少ないライトクロックを生成でき、 また、 可変ゲインアンプのゲインの段階的 な変化の最終変更後は記録中に適正な信号レベルを維持できるので、 安定したラ ィトク口.ック生成を行わせることができる。
本発明の別の態様によるライトクロック生成回路によれば、 記録開始直後の一 定期間中に、 減算器後段の可変ゲインアンプのゲインをゲインコントロール回路 により段階的に変化させて得られたゥォブル信号よりライトクロックを生成して いるので、 上記の発明より回路規模が小さいながら同様の効果を得ることができ る。
本発明のさらに別の態様による光ディスク装置によれば、 上記ライトクロック 生成回路を用いているので、 P L L回路のロック外れによる記録失敗を生ずるこ とがなく、 力つ、 記録開始時の記録品質が低下することのない光ディスク装置を 提供することができる。

Claims

請求の範囲
1 . メディァ上に形成されたトラックの蛇行に基づくクオブル信号よりライト クロックを生成するライトクロック生成回路において、
少なくともトラック接線方向の分割線で 2つに分けられた分割受光素子の各々 の出力信号を決定されたゲインに応じて増幅する 2つの可変ゲインアンプと、 記録開始直後の一定期間中には前記可変ゲインアンプのゲインを段階的に可変 させるようにして前記可変ゲインアンプのゲインを決定するゲインコントロール 回路と、
2つの前記可変ゲインアンプ間の出力差を演算してゥォブル信号を得る減算器 と、
この減算器から出力されるゥォブル信号の振幅を一定に保持させるようにゲイ ンが自動調整されるゥォブル振幅一定 A G C回路と、
このゥォブル振幅一定 AG C回路から出力される信号をデジタル化して 2値ィ匕 ' ゥォブル信号を得る 2値化回路と、
この 2値ィ匕回路から出力される 2値ィ匕ゥォブル信号を基準にライトクロックを 生成する P L L回路と、
を備えることを特徴とするライトクロック生成回路。
2 . 前記ゲインコントロール回路は、 記録開始直後の一定期間中には前記可変 ゲインアンプのゲインを再生時のゲインレベルよりもー且小さくした後、 再生時 のゲインレベルまで段階的に大きくなるように可変させることを特徴とするクレ ーム 1記載のライトクロック生成回路。 .
3 . 前記ゲインコントロール回路は、 記録開始直後の一定期間中には前記ゥォ ブル振幅一定 AG C回路が追従可能な範囲で前記可変ゲインアンプのゲインステ ップとその時間間隔とを段階的に可変させることを特徴とするクレーム 1記載の ライトクロック生成回路。
4. 前記ゲインコント口ール回路は、 記録開始直前のゥォブル信号の振幅と記 録開始直後のゥォブル信号の振幅とが同等となるように、 記録開始位置直前が未 記«域力既記 域かに応じて記録開始前の前記可変ゲインアンプのゲインを 切換えることを特徴とするクレーム 1記載のライトクロック生成回路。
5. 記録開始直後の一定期間中には前記 P L L回路のノレープゲインを上げるよ う して前記 P L L回路のループゲインを決定する P L Lゲインコント口一ノレ回 路を備えることを特徴とするクレーム 1記載のライトク口ック生成回路。
6. 前記 P L Lゲインコントロール回路は、 記録開始直後の一定期間中には前 記 P L L回路のループゲインをー且高いゲインに設定し、 その後、 低いゲインに 切換えるように可変させることを特徴とするクレーム 5記載のライトクロック生 成回路。
7. 前記 P L Lゲインコントロール回路は、 前記 P L L回路の/レープゲインを 高レ、ゲインから低いゲインに段階的に可変させることを特徴とするクレーム 6記 載のライトクロック生成回路。
8. メディア上に形成されたトラックの蛇行に基づくゥォブル信号よりライト クロックを生成するライトクロック生成回路において、
少なくともトラック接線方向の分割線で 2つに分けられた分割受光素子の各々 の出力信号の間の差を演算してゥォブル信号を得る減算器と、
この減算器から出力されるゥォプル信号を決定されたゲインに応じて増幅する 可変ゲインアンプと、 .
記録開始直後の一定期間中には前記可変ゲインアンプのゲインを段階的に可変 させるようにして前記可変ゲインアンプのゲインを決定するゲインコントローノレ 回路と、 '
前記可変ゲインアンプから出力されるゥォブル信号の振幅を一定に保持させる ようにゲインが自動調整されるゥォブル振幅一定 AG C回路と、 このゥォブル振幅一定 A G C回路から出力される信号をデジタルィ匕して 2値ィ匕 ゥォブル信号を得る 2値化回路と、
この 2値化回路から出力される 2値化ゥォブル信号を基準にライトクロックを 生成する P L L回路と、
を えることを特徴とするライトクロック生成回路。
9 . 前記ゲインコントロール回路は、 記録開始直後の一定期間中には前記可変 ゲインアンプの.ゲインを再生時のゲインレベルよりも一且小さくした後、 再生時 のゲインレベルまで段階的に大きくなるように可変させることを特徴とするタレ ーム 8記載のライトクロック生成回路。
1 0. 前記ゲインコント口ール回路は、 記録開始直後の一定期間中には前記ゥ ォブル振幅一定 AG C回路が追従可能な範囲で前記可変ゲインアンプのゲインス テツプとその時間間隔とを段階的に可変させることを特徴とするクレーム 8記載 のライトクロック生成回路。
1 1 . 前記ゲインコント口一レ回路は、 記録開始直前のゥォブル信号の振幅と 記録開始直後のゥォブル信号の振幅とが同等となるように、 記録開始位置直前が 未記録領域力既記録領域かに応じて記録開始前の前記可変ゲインアンプのゲイン を切換えることを特徴とするクレーム 8記載のライトクロック生成回路。 .
1 2. 記録開始直後の一定期間中には前記 P L L回路のループゲインを上げる ようにして前記 P L L回路のループゲインを決定する P L Lゲインコントローノレ 回路を備えることを特徴とするクレーム 8記載のライトクロック生成回路。
1 3 . 前記 P L Lゲインコントロール回路は、 記録開始直後の一定期間中には' 前記 P L L回路のループゲインをー且高いゲインに設定し、 その後、 低いゲイン に切換えるように可変させることを特徴とするクレーム 1 2記載のライトクロッ ク生成回路。
1 4. 前記 P L Lゲインコント口ール回路は、 前記 P L L回路のループゲイン を高いゲインから低いゲインに段階的に可変させることを特徴とするクレーム 1 3記載のライトクロック生成回路。
1 5 . 記録面に蛇行させたトラックが形成されたメディアを回転させる回転駆 動機構と、
少なくともトラック接線方向の分割線で 2つに分けられた分割受光素子、及び、 前記メディアに対してレーザ光を照射するレーザ光源を有する光ピックアップと、 tirfB光源の発光動作を制御する光源駆動回路と、
前記分割受光素子から出力される信号が入力されて前記光源駆動回路側に対し てライトクロックを出力するクレーム 1記載のライトクロック
生成回路と、
を備える光ディスク装置。
1 6 . 記録面に蛇行させたトラックが形成されたメディアを回転させる回転駆 動機構と、
少なくともトラック接線方向の分割線で 2つに分けられた分割受光素子、及ぴ、 前記メディァに対してレーザ光を照射するレーザ光源を有する光ピックアップと、 ΙΪΓΐ己光源の発光動作を制御する光源駆動回路と、
lilt己分割受光素子から出力される信号が入力されて前記光源駆動回路側に対し てライトクロックを出力するクレーム 2記載のライトクロック
生成回路と、
を備える光ディスク装置。
PCT/JP2003/002585 2002-03-05 2003-03-05 Light clock generating circuit and optical disk unit Ceased WO2003075264A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/506,215 US7061845B2 (en) 2002-03-05 2003-03-05 Write clock generating circuit and optical disk apparatus
EP20030743615 EP1482487A1 (en) 2002-03-05 2003-03-05 Light clock generating circuit and optical disk unit
US11/410,099 US20060187784A1 (en) 2002-03-05 2006-04-25 Write clock generation circuit and optical disk apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002058517A JP4079658B2 (ja) 2002-03-05 2002-03-05 2値化ウォブル信号を生成する回路、ライトクロック生成回路、2値化ウォブル信号を生成する方法、ライトクロック生成方法及び光ディスク装置
JP2002-058517 2002-03-05

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/410,099 Continuation US20060187784A1 (en) 2002-03-05 2006-04-25 Write clock generation circuit and optical disk apparatus

Publications (1)

Publication Number Publication Date
WO2003075264A1 true WO2003075264A1 (en) 2003-09-12

Family

ID=27784705

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/002585 Ceased WO2003075264A1 (en) 2002-03-05 2003-03-05 Light clock generating circuit and optical disk unit

Country Status (4)

Country Link
US (2) US7061845B2 (ja)
EP (1) EP1482487A1 (ja)
JP (1) JP4079658B2 (ja)
WO (1) WO2003075264A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729214B1 (en) * 2005-08-09 2010-06-01 Mediatek Inc. Method and apparatus applied in optical disc drive for obtaining push-pull signal via adjusting amplifying gain according to fluctuating signals generated from photo detector of pick-up head

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4079658B2 (ja) * 2002-03-05 2008-04-23 株式会社リコー 2値化ウォブル信号を生成する回路、ライトクロック生成回路、2値化ウォブル信号を生成する方法、ライトクロック生成方法及び光ディスク装置
TWI332208B (en) * 2003-01-28 2010-10-21 Tian Holdings Llc Method and apparatus for generating wobble signal
JP3853806B2 (ja) * 2004-06-24 2006-12-06 シャープ株式会社 光ディスク装置
CN100435220C (zh) * 2004-12-06 2008-11-19 建兴电子科技股份有限公司 可补偿摇摆定址信号的光盘机及其方法
US7978578B2 (en) * 2006-03-09 2011-07-12 Nec Corporation Optical disc device and defect detection method for optical disc medium

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194969A (ja) * 1995-01-11 1996-07-30 Sony Corp 光ディスク装置
JP2000067434A (ja) * 1998-08-20 2000-03-03 Pioneer Electronic Corp 位相比較装置
US6081490A (en) * 1997-02-21 2000-06-27 Pioneer Electronic Corporation Clock signal generating system
US20010026512A1 (en) * 2000-03-16 2001-10-04 Kouichirou Nishimura Wobble signal reproducing circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2628265B1 (fr) * 1987-03-06 1990-12-21 Thomson Csf Antenne directive a transducteurs multiples notamment pour sonar
FR2682833B1 (fr) * 1991-10-18 1993-12-03 Thomson Csf Filtre a ondes de surface et a trajet acoustique replie.
JP3051526B2 (ja) * 1991-11-08 2000-06-12 パイオニア株式会社 光学式記録再生装置における光ヘッドのサーボ装置
US5703427A (en) * 1993-03-19 1997-12-30 Thomson-Csf Surface-wave distributed acoustic reflection transducer and filter including such a transducer
JP3761904B2 (ja) * 1993-08-30 2006-03-29 キヤノン株式会社 サーボル−プの自動利得制御回路
FR2739232B1 (fr) * 1995-09-26 1997-10-24 Thomson Csf Filtre a ondes acoustiques de surface utilisant le couplage de trois voies acoustiques
FR2740933B1 (fr) * 1995-11-03 1997-11-28 Thomson Csf Sonde acoustique et procede de realisation
FR2740908B1 (fr) * 1995-11-07 1997-11-28 Thomson Csf Transducteur a ondes acoustiques de surface attaque en differentiel
FR2762458B1 (fr) * 1997-04-18 1999-07-09 Thomson Csf Dispositif a ondes acoustiques de surface a couplage par proximite a entrees/sorties differentielles
FR2774826B1 (fr) * 1998-02-06 2000-05-05 Thomson Csf Filtre a resonateurs a ondes acoustiques de surface
FR2785473B1 (fr) * 1998-10-30 2001-01-26 Thomson Csf Filtre faibles pertes a ondes acoustiques de surface sur substrat de quartz de coupe optimisee
JP2001134943A (ja) * 1999-11-05 2001-05-18 Yamaha Corp 光ディスク記録装置のプッシュプル信号処理回路およびウォブル抽出回路ならびにプリピット検出回路
JP2001297454A (ja) * 2000-04-14 2001-10-26 Matsushita Electric Ind Co Ltd 光ディスク装置
JP4079658B2 (ja) * 2002-03-05 2008-04-23 株式会社リコー 2値化ウォブル信号を生成する回路、ライトクロック生成回路、2値化ウォブル信号を生成する方法、ライトクロック生成方法及び光ディスク装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08194969A (ja) * 1995-01-11 1996-07-30 Sony Corp 光ディスク装置
US6081490A (en) * 1997-02-21 2000-06-27 Pioneer Electronic Corporation Clock signal generating system
JP2000067434A (ja) * 1998-08-20 2000-03-03 Pioneer Electronic Corp 位相比較装置
US20010026512A1 (en) * 2000-03-16 2001-10-04 Kouichirou Nishimura Wobble signal reproducing circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7729214B1 (en) * 2005-08-09 2010-06-01 Mediatek Inc. Method and apparatus applied in optical disc drive for obtaining push-pull signal via adjusting amplifying gain according to fluctuating signals generated from photo detector of pick-up head

Also Published As

Publication number Publication date
US20050105424A1 (en) 2005-05-19
US7061845B2 (en) 2006-06-13
US20060187784A1 (en) 2006-08-24
JP4079658B2 (ja) 2008-04-23
EP1482487A1 (en) 2004-12-01
JP2003257122A (ja) 2003-09-12

Similar Documents

Publication Publication Date Title
WO2003077248A1 (en) Signal processing apparatus and signal processing method
JP2000163767A (ja) 光学式記録媒体のドライブ装置
US6859425B2 (en) Wobble signal detection circuit and optical disk device
KR19990017725A (ko) 편심억압 서보방법 및 이를 이용한 서보장치
JP3914018B2 (ja) ウォブル信号検出装置及び光学的情報記録再生装置
JP3812363B2 (ja) 光ディスク装置
US6992962B1 (en) Wobble signal detection circuit having a lowpass filter for detecting a wobble signal with reduced sampling noise
WO2003075264A1 (en) Light clock generating circuit and optical disk unit
US6680892B2 (en) Optical disk device offsetting a wobble signal component superimposed on an RF signal and the wobble signal component added in a threshold value upon making the RF signal binary
JP3768142B2 (ja) ドロップアウト検出回路及び光ディスク装置
JP5010025B2 (ja) 光ディスクコントローラおよびそれを備えた光ディスク装置
JP3853806B2 (ja) 光ディスク装置
US7385886B2 (en) Optical disk drive and method of controlling spindle motor thereof
KR100555704B1 (ko) 광 재생장치 및 그의 자동 이득 조정방법
JP4329772B2 (ja) 光ディスク装置
JP2000298835A (ja) 光ディスク装置
JP2005158168A (ja) 情報読取装置およびプリピット検出回路
WO2006115254A1 (ja) 自動利得制御回路、および信号再生装置
JP3687676B2 (ja) ディスク記録装置
JP3738209B2 (ja) 光ディスク記録装置
KR20030051296A (ko) 광디스크 장치 및 그것에 이용하는 게인 조정 방법
WO2005101389A1 (ja) 光ディスク記録再生装置
JP2007026641A (ja) 位相調整で光ディスクドライブからウォッブル信号を検出する装置及び方法
JP2009170005A (ja) クロック生成装置及びクロック生成方法
JP2001217709A (ja) データ再生装置及びデータ再生装置におけるpll回路の調整方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003743615

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10506215

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003743615

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2003743615

Country of ref document: EP