WO2004015781A1 - 化合物半導体ウェーハの製造方法及び化合物半導体素子 - Google Patents

化合物半導体ウェーハの製造方法及び化合物半導体素子 Download PDF

Info

Publication number
WO2004015781A1
WO2004015781A1 PCT/JP2003/009818 JP0309818W WO2004015781A1 WO 2004015781 A1 WO2004015781 A1 WO 2004015781A1 JP 0309818 W JP0309818 W JP 0309818W WO 2004015781 A1 WO2004015781 A1 WO 2004015781A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
compound semiconductor
base layer
growth
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/009818
Other languages
English (en)
French (fr)
Inventor
Hisashi Yamada
Noboru Fukuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sumika Epi Solution Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sumika Epi Solution Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sumika Epi Solution Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to US10/524,013 priority Critical patent/US7208387B2/en
Priority to AU2003252335A priority patent/AU2003252335A1/en
Priority to EP03784504A priority patent/EP1542288A4/en
Publication of WO2004015781A1 publication Critical patent/WO2004015781A1/ja
Anticipated expiration legal-status Critical
Priority to US11/688,166 priority patent/US7576352B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/854—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs further characterised by the dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2911—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3221—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3421—Arsenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs

Definitions

  • the present invention relates to a method of manufacturing a compound semiconductor wafer for manufacturing a heterojunction bipolar transistor (HBT) and a compound semiconductor device.
  • HBT heterojunction bipolar transistor
  • a heterojunction bipolar transistor is a bipolar transistor in which the emitter-base junction is a heterojunction using a material having a larger band gap than the base layer in the emitter layer in order to increase the emitter injection efficiency. Since it is suitable as a semiconductor device for use in the above-mentioned frequency range, it is expected as a semiconductor device for next-generation mobile phones.
  • HBT The structure of HBT is as follows.
  • an n + -GaAs layer (subcollector layer) and an n-GaAs layer (sub-collector layer) are generally formed on a semi-insulating GaAs substrate using metalorganic pyrolysis (MOCVD).
  • MOCVD metalorganic pyrolysis
  • a collector layer), a p-GaAs layer (base layer), an n-InGaP layer (emitter layer), and an n-GaAs layer (sub-emitter layer) are grown one after another to form an emitter-base junction.
  • a thin-film crystal wafer having the above-mentioned layer structure in which the junction has a head-joined structure is formed, and an HBT is manufactured using this.
  • FIG. 7 is a diagram schematically showing the structure of a conventional general GaAs-based HBT.
  • a sub-collector layer 102 composed of an n + -GaAs layer
  • a collector layer 103 composed of an n-GaAs layer
  • a base composed of a p-GaAs layer layer 104
  • n- I n G a P E emitter layer 105 made of layer ⁇ Pi n + - Sapuemitta layer 106 made of GaAs layer, n + -
  • An emitter contact layer 107 composed of an InGaAs layer is formed in this order as a semiconductor thin-film crystal layer using an appropriate vapor deposition method such as an M ⁇ C VD method, and a collector electrode is formed on the sub-collector layer 102.
  • I n is the electron injection current from the emitter to the base
  • I p is the hole injection current from the base to the emitter
  • Is is the emitter recombination current at the Z-base interface
  • Ir is the recombination current in the base. is there.
  • Japanese Patent Application Laid-Open No. HEI 3-111809 discloses that a substrate temperature during the growth of a compound semiconductor thin film is set at 450 to 65 ° C. There has been proposed a method for producing a compound semiconductor thin film in which the supply molar ratio of the group III source and the group III source is set within the range of 0.3 to 2.5.
  • An object of the present invention is to propose a method of manufacturing a compound semiconductor wafer and a compound semiconductor element capable of solving the above-mentioned problems in the conventional technology.
  • An object of the present invention is to provide a method of manufacturing a compound semiconductor wafer and a compound semiconductor element which can control a carrier concentration by adding an impurity from the outside and form a base layer having good crystallinity. It is in.
  • the crystallinity of the base layer is improved by setting the growth conditions of the base layer to be conditions for controlling the group V gas flow rate supply, thereby significantly improving the current amplification factor.
  • V / III ratio between 1.0 and 0.3 Within this range, the rate-controlled growth of the group 5 gas flow can be achieved.
  • the V / III ratio is the supply ratio of the group 5 raw material to the group 3 raw material during the growth of the group 3-5 compound semiconductor crystal.
  • the raw material is supplied in a gas state from a gas cylinder puller.
  • the amount of gas supplied from the gas cylinder is controlled by a flow control device such as a mass flow controller installed in the supply line, and (the gas concentration in the cylinder) X (gas flow rate) becomes the actual flow rate of the raw material.
  • the amount of gas supplied from the bubbler is controlled by a flow control device such as a mass flow controller installed in the carrier gas supply line that flows through the bubbler. Is the actual flow rate of the raw material.
  • the actual flow rate of raw materials supplied by these methods is the V / III ratio, which is the ratio of group 5 raw materials to group 3 raw materials. Also in this specification, the term V / II ratio is used according to the above definition.
  • the sub-collector layer, the collector layer, the base layer, and the emitter layer are formed on the compound semiconductor substrate by vapor-phase growth using the MOC VD method in this order.
  • the crystallinity of the grown base layer becomes good, the recombination current in the base layer can be reduced, and the current amplification rate of the HBT can be increased. Can be.
  • a method of manufacturing a compound semiconductor wafer according to the first aspect wherein the base layer is grown with a VZIII ratio in a range of 0.3 to 1.0. Is proposed.
  • a method for manufacturing a compound semiconductor wafer wherein the adjustment of the carrier concentration of the base layer is controlled by the flow rate of halogenated methane. Is proposed.
  • a method for producing a compound semiconductor wafer in which the adjustment of the carrier concentration of the semiconductor layer is controlled by the flow rate of CBrC13 is proposed.
  • a compound semiconductor device in which a subcollector layer, a collector layer, a base layer, and an emitter layer are formed on a compound semiconductor substrate in this order as a thin film crystal layer by vapor phase growth.
  • the compound semiconductor device is proposed, wherein the minority carrier in the base layer has a lifetime of 200 psec or more.
  • a heterojunction bipolar transistor in which a subcollector layer, a collector layer, a base layer, and an emitter layer are formed on a compound semiconductor substrate in this order as thin film crystal layers by vapor phase growth.
  • FIG. 1 is a layer structure diagram schematically showing an example of an HBT thin film crystal wafer manufactured by the method of the present invention.
  • FIG. 2 is a view schematically showing a main part of a vapor growth semiconductor manufacturing apparatus used for manufacturing the semiconductor wafer shown in FIG.
  • FIG. 3 is a diagram showing the relationship between the VZIII ratio of P—GaAs and the growth rate.
  • Figure 4 is a graph showing the relationship between the flow rate and the carrier concentration of CB r C 1 3.
  • FIG. 5 is a graph showing the relationship between the VZIII ratio and the current gain in the base layer.
  • FIG. 6 is a graph showing the relationship between the current amplification factor and the base resistance according to the present invention in comparison with the case of the conventional example.
  • FIG. 7 is a diagram schematically showing a layer structure of a conventional general GaAs-based HBT.
  • FIG. 1 is a layer structure diagram schematically showing an example of a thin film crystal wafer for wafers manufactured by the method of the present invention.
  • This thin-film crystal wafer is a compound semiconductor wafer used in the manufacture of GaAs-based HBTs. JP2003 / 009818
  • the structure of the semiconductor wafer 1 shown in FIG. 1 is as follows.
  • the semiconductor layer 1 is formed by laminating a plurality of semiconductor thin-film crystal growth layers on a GaAs substrate 2, which is a semi-insulating GaAs compound semiconductor crystal, using the MOC VD method. It was done. Referring to FIG. 1, the semiconductor wafer 1 will be described.
  • the GaAs substrate 2 is composed of a semi-insulating GaAs (001) layer, and the buffer layer is composed of an i—GaAs layer on the GaAs substrate 2. 3 are formed.
  • the HBT functional layer 4 has, on the buffer layer 3, an n + — GaAs layer serving as a sub-collector layer 41 and an ⁇ -GaAs layer serving as a collector layer 42, which are sequentially formed on the semiconductor layer.
  • the epitaxially grown crystal layer is formed to a predetermined thickness.
  • a p + -GaAs layer serving as a base layer 43 is also formed as a semiconductor epitaxial growth crystal layer, and on the base layer 43, serves as an emitter layer 44.
  • a P layer is formed.
  • an ⁇ ——GaAs layer is formed as a sub-emitter layer 45, and an n + —GaAs layer and an n + —InGaAs layer are formed as emitter contact layers 46 and 47.
  • MOCVD method A method for forming each of the above layers as an epitaxially grown semiconductor thin film crystal layer by the MOCVD method will be described in detail below.
  • FIG. 2 schematically shows a main part of a vapor growth semiconductor manufacturing apparatus 10 used for manufacturing the semiconductor wafer 1 shown in FIG. 1 by MOCVD.
  • the semiconductor manufacturing apparatus 10 is provided with a reactor 12 to which a raw material gas from a raw material supply system (not shown) is supplied via a raw material supply line 11.
  • a susceptor 13 for mounting and heating is provided.
  • the susceptor 13 is a polygonal column, and a plurality of GaAs substrates 2 are attached to the surface thereof.
  • the susceptor 13 has a known configuration that can be rotated by the rotating device 14.
  • Reference numeral 15 denotes a coil for high-frequency induction heating of the susceptor 13.
  • the source gas supplied into the buffer layer 3 through the source supply line 11 is thermally decomposed on the GaAs substrate 2, and a desired semiconductor thin film crystal is vaporized on the GaAs substrate 2. Phase growth is possible.
  • the used gas is exhausted from the exhaust port 12A to the outside and sent to the exhaust gas treatment device.
  • the GaAs substrate 2 After placing the GaAs substrate 2 on the susceptor 13 in the reactor 12, use hydrogen as a carrier gas, arsine and trimethylgallium (TMG) as raw materials, and apply G at 650 ° C. a As is grown as a buffer layer 3 by about 500 nm. Thereafter, the sub-collector layer 41 and the collector layer 42 are grown on the buffer layer 3 at a growth temperature of 620 ° C.
  • TMG trimethylgallium
  • the base layer 43 is grown at a growth temperature of 62 ° C.
  • the base layer 43 is grown with the VZIII ratio in the range of 0.3 to 1.0 so that the growth rate of the group V gas is controlled when the base layer 43 is grown.
  • VZIII ratio is 1.
  • the growth rate is group III gas flow rate-controlled growth. If the v, m ratio is less than 1.0, the growth rate is group V gas flow rate-controlled growth, and the V / III ratio is small. As it grows, the growth rate decreases.
  • Fig. 3 shows the relationship between the VZIII ratio and the growth rate (a.u.) when the Group 3 gas flow rate was kept constant and the Group 5 gas flow rate was changed. It is shown.
  • the growth rate is constant because the growth rate is determined by the Group 3 gas flow rate.
  • the growth rate is determined by the group 5 gas flow rate.However, since the group 5 gas flow rate decreases as the VZIII ratio decreases, the growth rate decreases as the ⁇ ratio decreases. Decreases. If the VZIII ratio is less than 0.3, the flatness of the crystal will deteriorate. Therefore, it is impractical to make the V / III ratio smaller than 0.3.
  • the VII ratio should be set to an appropriate value within the range of 1.0 to 0.3. But preferred.
  • the emitter layer 44 and the sub-emitter layer 45 are grown on the base layer 43 at a growth temperature of 62 ° C. Emitter contact layers 46 and 47 are formed on 45.
  • the base layer 43 constituting the HBT was grown with the V / III ratio in the range of 0.3 to 1.0 so that the group V gas flow rate controlled growth was achieved as described above.
  • the crystallinity of the base layer 43 becomes extremely good, whereby the recombination current in the base layer can be reduced, and the current amplification factor of the HBT can be greatly improved.
  • TMG that is, a Ga-based raw material is used as the Group 3 raw material.
  • an A1-based raw material or an In-based raw material can be used.
  • the Ga-based raw material, the A1-based raw material and the In-based raw material may be used alone, but some of them may be used in combination.
  • the base layer 43 may be grown using an appropriate Group 5 material including As as well as arsine as the Group 5 material.
  • the CB r C 1 3 is a dopant and 10 ° C, subjected to CB r C l 3 Papura It can be seen that by adjusting the flow rate (sc cra) of the supplied carrier gas, the carrier concentration can be independently controlled within the range of 1.0 ⁇ 10 19 cm— 3 to 1.0 ⁇ 10 20 c ⁇ 3 . The same applies when the temperature is other than 620 ° C.
  • the control of the Kiyaria concentration in the base layer 43, CB r C 1 3 In addition to flow rate control, flow of halogenated methane during growth, can be carried out in the same manner by controlling the flow rate.
  • the halogenated methane in addition to the above, for example CB r 4, CB r 3 C l, such as CB r 2 C l 2, CC 1 4 may be used.
  • the semiconductor wafer 1 having the layer configuration shown in FIG. 1 is manufactured, and the HBT is manufactured using the semiconductor wafer 1, the crystallinity of the base layer 43 is improved, so that an amplifying element having a large current amplification factor Can be made.
  • the minority carriers of the base layer 43 have a lifetime of 200 psec or more.
  • the ratio of the current amplification factor Z base sheet resistance is preferably 0.60 or more.
  • a semiconductor wafer having the structure shown in FIG. 1 was manufactured, and an HBT element was manufactured using the semiconductor wafer as in the following example.
  • the emitter size is 100 // mX 10 ⁇ ⁇ .
  • the Z base current is assumed to be the current amplification factor] 3.
  • Time-resolved PL measurement cannot be performed with the HBT structure because the base layer is thin. Therefore, a measurement was performed on a sample in which p-GaAs thin films were stacked at a thickness of 1 ⁇ m under the same conditions as those for forming the HBT base layer.
  • a growth temperature is set to 620 ° C, trimethylgallium (TMG) is used as a Group 3 material, and arsine (AsH 3 ) is used as a Group 5 material, and CB is used as a p-type dopant. with r C 1 3, it was VZIII ratio and 0.9.
  • the carrier concentration of the base layer 43 was adjusted to 3.6 ⁇ 10 19 cm by adjusting the doping amount of the dopant C.
  • the current amplification factor ⁇ of the HBT element was measured. It was 180.
  • the ratio of the current amplification factor ⁇ ⁇ base sheet resistance BR s was 0.60.
  • a device was manufactured under exactly the same conditions as in Example 1 except that the VZIII ratio was 0.7, and the current amplification factor was measured to be 215. When the life of the minor carrier in the base layer 43 was measured, it was 230 psec. The current amplification rate was measured to be 0.70 when the ratio of the sheet resistance B R s was measured.
  • An HBT device for comparison was manufactured under the same growth conditions as in Example I, with the VZIII ratio set to 1.3, 3.3, and 25 of 1.0 or more.
  • the current gain ⁇ was 150 in all cases.
  • the ratio of the current amplification factor ⁇ / base sheet resistance BRs was measured to be 0.50.
  • the lifetime of the minority carrier when the VZIII ratio was 25 was measured, it was 160 psec.
  • Figures 5 and 6 show the results of these measurements. Under the growth conditions of V group gas with a V / III ratio of 1.0 or less, the base layer has good crystal quality with few defects. The life of the rear has been extended. As a result, it is considered that] 3 was improved.
  • Example 1 0.9 0.9 0.60 200
  • the crystallinity of the base layer can be improved by setting the growth conditions of the base layer to the conditions for controlling the group V gas flow rate supply, thereby extending the life of the minority carrier.
  • the ratio of the current amplification factor Z base sheet resistance is set to a high value, thereby making it possible to significantly improve the current amplification factor.
  • the carrier concentration of the base layer can be controlled independently of the growth conditions, it is easy to control the carrier concentration to a desired value.
  • the device using the compound semiconductor wafer of the present invention is used as an HBT in a frequency range above the microwave band.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

　化合物半導体基板上にサブコレクタ層、コレクタ層、ベース層、及びエミッタ層を、この順序で、ＭＯＣＶＤ法を用いて気相成長させることによりＨＢＴ製造用の化合物半導体ウェーハを製造するための方法であって、　前記ベース層を、３族元素としてＧａ、Ａｌ及びＩｎのうちの少なくとも一種を含み５族元素としてＡｓを含むｐ型化合物半導体薄膜層として、成長速度が５族ガス流量供給律速成長となる条件で成長させるようにした上記方法。

Description

明 細 書 化合物半導体ゥ -ーハの製造方法及び化合物半導体素子 技術分野
本発明は、 ヘテロ接合パイポーラトランジスタ （HBT) の製造のための化合 物半導体ゥエーハの製造方法及び化合物半導体素子に関するものである。
背景技術 .
ヘテロ接合バイポーラトランジスタ （HBT) は、 ェミッタ注入効率を高める ため、 ェミッタ層にベース層よりもバンドギャップの大きい物質を用いてェミツ タ一ベース接合をへテロ接合としたバイポーラトランジスタであり、 マイクロ波 帯以上の周波数領域で使用する半導体素子として好適なため、 次世代携帯電話用 の半導体素子として期待されている。
HBTの構造は、 以下の通りである。 例えば Ga As系 HBTの場合、 一般的 には半絶縁性 G a A s基板上に有機金属熱分解法 （MOCVD法） を用いて、 n+— GaAs層 （サブコレクタ層） 、 n— GaAs層 （コレクタ層） 、 p— GaAs層 （ベース層） 、 n— I nGa P層 （ェミッタ層） 、 n— GaAs層 (サブェミッタ層） を次々に結晶成長させることにより、 ェミッタ一ベ^ス接合 である p n接合がへテ口接合の構造となっている上述した層構造の薄膜結晶ゥェ ーハを形成し、 これを用いて HBTが製造されている。
図 7は、 従来における一般的な G a A s系 HBTの構造を模式的に示す図であ る。 図 7の HBT100では、 半絶縁性の G a A s基板 101上に、 n+— GaAs層から成るサブコレクタ層 102、 n— G a A s層から成るコレクタ層 103、 p— GaAs層から成るベース層 104、 n— I n G a P層から成るェ ミッタ層 105及ぴ n+— GaAs層から成るサプェミッタ層 106、 n+—
I nG a As層から成るエミッタコンタクト層 107がこの順序で M〇 C VD法 等の適宜の気相成長法を用いて半導体薄膜結晶層として形成されており、 サブコ レクタ層 102上にはコレクタ電極 108力 ベース層 104上にはベース電極 109力 そしてエミッタコンタクト層 107上にはエミッタ電極 110がそれ ぞれ形成されている。
このように構成される H B Tにあっては、 その電流増幅率 ]3は、 β =Ic/Ib = (In-Ir) / (Ip+Is + Ir) で表される。 ここで、 I nはェミッタからベースへ の電子注入電流、 I pはベースからェミッタへの正孔注入電流、 I sはェミッタ Zベース界面再結合電流、 I rはベース内での再結合電流である。
したがって、 電流増幅率 iSを大きくするには、 上式より、 ベース内での再結合 電流である I rを低減させる必要があることが判る。 このベース内での再結合電 流はベース層の結晶性に敏感であり、 ベース層において結晶欠陥が多いと、 ベー ス内での再結合電流が大きくなり、 電流増幅率 ]3が低下してしまう。 したがって、 H B Tの電流増幅率の特性を改善するにはそのベース層の結晶性を良好なものと する必要がある。
このような目的を達成する従来技術の 1つとして、 特開平 3—1 1 0 8 2 9号 公報には、 化合物半導体薄膜の成長時の基板温度を 4 5 0〜6 5 0 °C、 5族原料 と 3族原料との供給モル比'を 0 . 3〜 2 . 5の範囲内で設定するようにした化合 物半導体薄膜の製造方法が提案されている。
この提案された従来方法によると、 キャリア濃度を 1 X 1 0 18 c m一3〜 1 X 1 02Q c π 3で制御できるとされているが、 5族原料と 3族原料との供給モル比及 び成長温度を決定すると、 キヤリァ濃度がこれらにより決定されてしまうのでキ ャリァ濃度を所望の値に制御するのが難しいという問題点を有している。
発明の開示
本発明の目的は、 従来技術における上述の問題点を解決することができるよう にした化合物半導体ゥエーハの製造方法及び化合物半導体素子を提案することに ある。
本発明の目的は、 外部からの不純物の添加によりキヤリァ濃度の制御を可能に して結晶性の良いベース層を形成することができる化合物半導体ゥ ーハの製造 方法及び化合物半導体素子を提供することにある。
上記課題を解決するため、 本発明においては、 ベース層の成長条件を 5族ガス 流量供給律速成長となる条件とすることによりベース層の結晶性を向上させ、 こ れにより電流増幅率の大幅改善を図るようにした。 V/III比を 1 . 0〜0 . 3 の範囲内にすることにより 5族ガス流量供給律速成長とすることができる。 ここで、 V/III比とは 3— 5族化合物半導体結晶成長時における 5族原料と 3族原料の供給量比である。 一般に有機金属気相成長法においては、 原料はガス ボンべゃパプラーからガスの状態で供給される。 ガスポンべからのガスの供給量 は供給ラインに設置されたマスフローコントローラーなどの流量制御装置によつ て制御され、 （ボンべ内のガス濃度） X (ガス流量） が原料の実流量となる。 バブラ一からのガスの供給量はバブラ一に流すキヤリァガス供給ラインに設置さ れたマスフローコントローラーなどの流量制御装置によって制御され、 （キヤリ ァガス流量） X (パブラー内原料蒸気圧） / (パブラー内圧） が原料の実流量 となる。 これらの方式によって供給された原料実流量について 5族原料と 3族原 料の供給量比をとつたものを一般に V/III比と称している。 本明細書において も V/ II比という用語を上述の定義に従うものとして使用している。
本発明の第一の態様によれば、 化合物半導体基板上にサブコレクタ層、 コレク タ層、 ベース層、 及びェミッタ層を、 この順序で、 MO C VD法を用いて気相成 長させることにより H B T製造用の化合物半導体ゥェーハを製造するための方法 であって、 前記ベース層を、 3族元素として G a、 A 1及び I nのうちの少なく とも一種を含み 5族元素として A sを含む p型化合物半導体薄膜層として、 成長 速度が 5族ガス流量供給律速成長となる条件で成長させるようにした上記方法が 提案される。
ベース層の成長条件を上述の如く選ぶことにより、 成長したベース層の結晶性 が良好なものとなり、 ベース層内での再結合電流を小さくすることができ、 H B Tの電流増幅率を大きくすることができる。
本発明の第二の態様によれば、 請求項 1の発明において、 VZIII比を 0 . 3 〜1 . 0の範囲内として前記ベース層を成長させるようにした化合物半導体ゥヱ ーハの製造方法が提案される。
本発明の第三の態様によれば、 請求項 1又は 2記載の発明において、 前記べ一 ス層のキヤリァ濃度の調整をハロゲン化メタンの流量で制御するようにした化合 物半導体ゥヱーハの製造方法が提案される。
本発明の第四の態様によれば、 請求項 1又は 2記載の発明において、 前記べ一 2003/009818
4
ス層のキャリア濃度の調整を C B r C 1 3の流量で制御するようにした化合物半 導体ゥェーハの製造方法が提案される。
本発明の第五の態様によれば、 化合物半導体基板上にサブコレクタ層、 コレク タ層、 ベース層及びエミッタ層が気相成長によりこの順序で薄膜結晶層として形 成されて成る化合物半導体素子において、 前記ベース層の少数キャリアの寿命が 2 0 0 p s e c以上である上記化合物半導体素子が提案される。
本発明の第六の態様によれば、 化合物半導体基板上にサブコレクタ層、 コレク タ層、 ベース層及びエミッタ層が気相成長によりこの順序で薄膜結晶層として形 成されて成るヘテロ接合パイポーラトランジスタを含む化合物半導体素子におい て、 前記へテロ接合パイポーラトランジスタの電流増幅率/ベースシート抵抗の 割合が 0 . 6 0以上である上記化合物半導体素子が提案される。
図面の簡単な説明
図 1は、 本発明の方法によって製造された H B T用薄膜結晶ゥヱーハの一例を 模式的に示す層構造図である。
図 2は、 図 1に示す半導体ゥユーハを製造するのに使用される気相成長半導体 製造装置の要部を概略的に示す図である。
図 3は、 P— G a A sの VZIII比と成長速度との関係を示す図である。
図 4は、 C B r C 1 3の流量とキャリア濃度との間の関係を示すグラフである。 図 5は、 ベース層における VZIII比と電流増幅率との間の関係を示すグラフ である。
図 6は、 本発明による電流増幅率とベース抵抗との間の関係を従来例の場合と 比較して示すグラフである。
図 7は、 従来における一般的な G a A s系 H B Tの層構造を模式的に示す図で ある。
発明を実施するための最良の形態
以下、 図面を参照して本発明の実施の形態の一例につき詳細に説明する。 ' 図 1は、 本発明の方法によって製造された Η Β Τ用薄膜結晶ゥエーハの一例を 模式的に示す層構造図である。 この薄膜結晶ゥヱーハは G a A s系 H B Tの製造 に用いる化合物半導体ゥエーハであり、 以下図 1に示す層構造の半導体ゥエーハ JP2003/009818
, 5 を本発明の方法により製造する場合の実施の形態の一例について説明する。 した がって、 本発明の方法を図 1に示す構造の化合物半導体ゥエーハの製造にのみ限 定する趣旨ではない。
図 1に示す半導体ゥヱーハ 1の構造は次の通りである。 半導体ゥ -ーハ 1は、 半絶縁性の G a A s化合物半導体結晶である G a A s基板 2上に MO C VD法を 用いて複数の半導体薄膜結晶成長層を次々と積層させて構成されたものである。 図 1を参照して半導体ゥエーハ 1について説明すると、 G a A s基板 2は半絶縁 性 GaAs (001) 層から成り、 G a A s基板 2上に i— G a A s層から成る バッファ層 3が形成されている。
次に、 バッファ層 3の上に形成されている HBT機能層 4の構成について説明 する。 HBT機能層 4には、 バッファ層 3の上に、 サブコレクタ層 41として働 く n+— G a A s層及ぴコレクタ層 42として働く ι 一 G a A s層が、 順次半導 体ェピタキシャル成長結晶層として所定の厚さに形成されている。 そして、 コレ クタ層 42の上にベース層 43として働く p+— GaAs層が同じく半導体ェピ タキシャノレ成長結晶層として形成されており、 ベース層 43の上にはエミッタ層 44として働く n— I nG a P層が形成されている。 そしてエミッタ層 44の上 には η—— G a A s層がサブエミッタ層 45として、 n +— G a A s層及び n +— I nG a As層がエミッタコンタクト層 46及ぴ 47として形成されている。 上述した各層を M O C V D法によるェピタキシャル成長半導体薄膜結晶層とし て形成するための方法について、 以下に詳しく説明する。
図 2には、 図 1に示す半導体ゥユーハ 1を MOCVD法により製造するのに使 用される気相成長半導体製造装置 10の要部が概略的に示されている。 気相成長 半導体製造装置 10は、 原科供給系統 （図示せず） からの原料ガスが原料供給ラ イン 1 1を介して供給される反応器 12を備え、 反応器 12内には GaAs基板 2を載せて加熱するためのサセプタ 13が設けられている。 本実施の形態では、 サセプタ 13は多角柱体でその表面には G a A s基板 2が複数枚取り付けられて おり、 サセプタ 13は回転装置 14によって回転できる公知の構成となっている。 符号 15で示されるのはサセプタ 13を高周波誘導加熱するためのコイルである。 コイル 15に加熱用電源 16から加熱用の電流を流すことにより GaAs基板 2 T JP2003/009818
6 を所要の成長温度に加熱することができる。 この加熱により、 原料供給ライン 1 1を介してバッファ層 3内に供給される原料ガスが G a A s基板 2上で熱分解し、 G a A s基板 2上に所望の半導体薄膜結晶を気相成長させることができるように なっている。 使用済みのガスは排気ポート 1 2 Aから外部に排出され、 排ガス処 理装置へ送られる。
反応器 1 2内のサセプタ 1 3上に G a A s基板 2を載せた後、 キャリアガスと して水素を用い、 原料としてアルシン、 トリメチルガリウム （TMG) を用い、 6 5 0 °Cで G a A sをバッファ層 3として約 5 0 0 n m成長させる。 しかる後、 バッファ層 3上にサブコレクタ層 4 1及ぴコレクタ層 4 2を成長温度 6 2 0 °Cの 条件で成長させる。
そして、 コレクタ層 4 2の上には、 3族原料としてトリメチルガリウム （TM G) を用い、 5族原料としてアルシン （A s H3) を用い、 ； p型化のドーパント として C B r C 1 3を用い、 6 2 0 °Cの成長温度でベース層 4 3を成長させる。 ここで、 ベース層 4 3の成長時に 5族ガス流量供給律速成長となるよう VZIII 比を 0. 3〜1 . 0の範囲内としてベース層 4 3を成長させる。 VZIII比が 1 .
0より大きい場合には成長速度が 3族ガス流量供給律速成長であり、 v,m比 が 1 . 0以下の場合には 5族ガス流量供給律速成長となって、 V/III比が小さ くなるに従って成長速度が低下する。
図 3には、 3族ガス流量を一定にし 5族ガス流量を変化させた VZIII比と成 長速度 （a . u . ) との関係が示されており、 この図には上記で説明したことが 示されている。 V/III比が 1 . 0より大きい領域では、 成長速度が 3族ガス流 量で決定されるため成長速度が一定である。 V/III比が 1 . 0以下の領域では、 成長速度が 5族ガス流量で決定されるが、 5族ガス流量は VZIII比が小さくな るに従って減少するため、 νζιπ比が小さくなるに従って成長速度が低下する。 なお、 VZIII比が 0. 3より小さくなると結晶の平坦性が悪ィ匕してしまう。 し たがって、 V/III比を 0 . 3より小さくすることは非現実的であり、 以上の理 由により、 V II比は 1 . 0〜0 . 3の範囲内の適宜の値とするのが好ましレ、。 このようにしてベース層 4 3を成長させた後、 ベース層 4 3の上に、 ェミッタ 層 4 4、 サブェミッタ層 4 5を 6 2 0 °Cの成長温度で成長させ、 サプェミッタ層 45の上にェミッタコンタクト層 46、 47を形成する。
半導体ゥエーハ 1では、 HBTを構成するベース層 43を、 上述の如く、 5族 ガス流量供給律速成長となるよう、 V/III比を 0. 3〜1. 0の範囲内として 成長させたので、 ベース層 43の結晶性が極めて良好なものとなり、 これにより ベース層内での再結合電流を小さくすることができ、 HB Tの電流増幅率の大幅 改善を図ることができる。
上記実施の形態では、 3族原料として TMG、 すなわち G a系原料を用いたが、 この他、 A 1系原料又は I n系原料を用いることができる。 Ga系原料、 A 1系 原料及ぴ I n系原料は単独に用いてもよいが、 これらのうちのいくつかを併用す ることもできる。 また、 5族原料としてはアルシンのほか、 Asを含む適宜の 5 族原料を用いてベース層 43の成長を行ってもよい。
そして、 ドーパントとして CB r C 13を用い、 炭素 （C) をドープしてべ一 ス層 43を p型としているので、 ベース層 43の成長時における CB r C 13の 流量を適宜に調整することにより炭素 （C) のドープ量を加減し、 これによりべ ース層 43のキャリア濃度を成長条件とは独立して調節できる。
成長温度 620°Cで、 V7III比を 0. 9又は 0. 7とした場合、 図 4に示す ように、 ドーパントである CB r C 13を 10°Cとし、 CB r C l3パプラーに供 給するキャリアガスの流量 （s c cra) を調節することにより、 キャリア濃度を 1. 0 X 1 019 c m— 3〜 1. 0 X 1020 c π 3の範囲で独立して制御できること が分かる。 また、 温度を 620°C以外とした場合も同様である。
なお、 ベース層 43におけるキヤリァ濃度の制御は、 CB r C 13の流量調節 のほか、 成長時にハロゲン化メタンを流し、 この流量を制御することにより同様 にして行うことができる。 ハロゲン化メタンとしては、 上記以外に、 例えば CB r4、 CB r3C l、 CB r2C l2、 C C 14などを用いることができる。
このようにして、 図 1に示す層構成の半導体ゥエーハ 1を製造し、 この半導体 ゥエーハ 1を用いて HBTを製造すれば、 ベース層 43の結晶性が向上するので、 電流増幅率の大きな増幅素子を作ることができる。 この場合、 ベース層 43の少 数キャリアの寿命は 200 p s e c以上であることが望まれる。 また、 電流増幅 率 Zベースシート抵抗の割合は 0. 60以上であることが好ましい。 図 1に示す構造の半導体ゥ ーハを製造し、 その半導体ゥヱーハを用いて HB T素子を以下の実施例のように製作した。 ェミッタサイズは 100 //mX 10 Ο μπιである。 ここでは、 コレクタ電流を 1 kA/ cm2流したときのコレクタ 電流 Zベース電流を電流増幅率 ]3とする。
時間分解 PL測定は、 HBT構造ではベース層の膜厚が薄いため測定できない。 そこで、 H B Tベース層作製条件と同条件で p— G a A sの薄膜を 1 μ m積層し た試料で測定を実施した。
実施例 1
ベース層 43の成長条件として、 成長温度を 620°Cとし、 3族原料としてト リメチルガリウム （TMG) を用い、 5族原料としてアルシン （AsH3) を用 レヽ、 p型化のドーパントとして CB r C 13を用い、 VZIII比を 0. 9とした。 上記成長条件の下で、 ドーパントである Cのドープ量を調節してベース層 43の キャリア濃度を 3. 6 X 1019cm "とした。 このときの HBT素子の電流増幅 率 βを測定したところ 180であった。 また、 電流増幅率 β Ζベースシート抵抗 BR sの割合を測定したところ 0. 60であった。
実施例 2
VZIII比を 0. 7とした以外は実施例 1と全く同一の条件で ΗΒΤ素子を製 作し、 電流増幅率 を測定したところ 21 5であった。 ベース層 43における少 数キヤリァの寿命を測定したところ 230 p s e cであった。 電流増幅率 ノベ —スシート抵抗 B R sの割合を測定したところ 0. 70であつた。
比較例
VZIII比を 1. 0以上の 1. 3、 3. 3及び 25として実施例； Iと同一の成 長条件で比較のための HB T素子を製作した。
V/III比が 1. 0以上では、 電流増幅率 ^はいずれも 150であった。 また、 電流増幅率 β /ベースシート抵抗 B R sの割合を測定したところ 0. 50であつ た。 VZIII比が 25の場合の少数キヤリァの寿命を測定したところ 160 p s e cであった。
図 5及ぴ図 6にこれらの測定結果を示す。 V/III比が 1. 0以下の V族ガス 供給律速度の成長条件では、 ベース層が欠陥の少結晶品質が良いため、 少数キヤ リアの寿命が長くなつた。 この結果、 ]3が向上したものと考えられる。
実施例 1、 2及び比較例における、 V/III比、 電流増幅率 j3Zベースシート 抵抗 B R sの値、 及び少数キヤリァの寿命ての値はそれぞれ下記に示す通りであ つ 7こ
V/III比 jSZBR s τ (p s)
比較例 25 0. 50 1 60
実施例 1 0. 9 0. 60 200
実施例 2 0. 7 0. 70 2 30
本発明によれば、 上述の如く、 ベース層の成長条件を 5族ガス流量供給律速成 長となる条件とすることによりベース層の結晶性を向上させることができ、 少数 キヤリァの寿命を長くすることができると共に、 電流増幅率 Zベースシート抵抗 の割合を高い値とし、 これにより電流増幅率の大幅改善を図ることができる。 さ らに、 ベース層のキヤリァ濃度を成長条件とは独立して制御することができるの で、 キヤリァ濃度を所望の値に制御するのが容易となる。
産業上の利用可能性
本発明の化合物半導体ゥエーハを用いた素子は HBTとしてマイクロ波帯以上 の周波数領域で使用される。

Claims

請 求 の 範 囲
1. 化合物半導体基板上にサブコレクタ層、 コレクタ層、 ベース層、 及びエミ ッタ層を、 この順序で、 MO C VD法を用いて気相成長させることにより H B T 製造用のィ匕合物半導体ゥ ーハを製造するための方法であって、
前記ベース層を、 3族元素として G a、 A 1及ぴ I nのうちの少なくとも一種 を含み 5族元素として A sを含む p型化合物半導体薄膜層として、 成長速度が 5 族ガス流量供給律速成長となる条件で成長させるようにした上記方法。
2. VZIII比を 0 . 3〜1 . 0の範囲内として前記ベース層を成長させるよ うにした請求項 1記載の方法。
3. 前記ベース層のキヤリァ濃度の調整をハロゲン化メタンの流量で制御する ようにした請求項 1又は 2記載の方法。
4. 前記ベース層のキヤリァ濃度の調整を C B r C 1 3の流量で制御するよう にした請求項 1又は 2記載の方法。
5. 化合物半導体基板上にサブコレクタ層、 コレクタ層、 ベース層及びェミツ タ層が気相成長によりこの順序で薄膜結晶層として形成されて成る化合物半導体 素子において、
前記ベース層の少数キャリアの寿命が 2 0 0 p s e c以上である上記化合物半 導体素子。
6. 化合物半導体基板上にサブコレクタ層、 コレクタ層、 ベース層及ぴェミツ タ層が気相成長によりこの順序で薄膜結晶層として形成されて成るヘテロ接合パ イポーラトランジスタを含む化合物半導体素子において、
前記へテロ接合パイポーラトランジスタの電流増幅率ノベースシート抵抗の割 合が 0 . 6 0以上である上記化合物半導体素子。
PCT/JP2003/009818 2002-08-09 2003-08-01 化合物半導体ウェーハの製造方法及び化合物半導体素子 Ceased WO2004015781A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US10/524,013 US7208387B2 (en) 2002-08-09 2003-08-01 Method for manufacturing compound semiconductor wafer and compound semiconductor device
AU2003252335A AU2003252335A1 (en) 2002-08-09 2003-08-01 Method for manufacturing compound semiconductor wafer and compound semiconductor device
EP03784504A EP1542288A4 (en) 2002-08-09 2003-08-01 METHOD FOR PRODUCING A COMPOSED SEMICONDUCTOR WAFERS AND ASSEMBLING SEMICONDUCTOR EQUIPMENT
US11/688,166 US7576352B2 (en) 2002-08-09 2007-03-19 Method for producing compound semiconductor wafer and compound semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/233708 2002-08-09
JP2002233708A JP2004079574A (ja) 2002-08-09 2002-08-09 化合物半導体ウェーハの製造方法及び化合物半導体素子

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10524013 A-371-Of-International 2003-08-01
US11/688,166 Division US7576352B2 (en) 2002-08-09 2007-03-19 Method for producing compound semiconductor wafer and compound semiconductor device

Publications (1)

Publication Number Publication Date
WO2004015781A1 true WO2004015781A1 (ja) 2004-02-19

Family

ID=31711872

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/009818 Ceased WO2004015781A1 (ja) 2002-08-09 2003-08-01 化合物半導体ウェーハの製造方法及び化合物半導体素子

Country Status (7)

Country Link
US (2) US7208387B2 (ja)
EP (1) EP1542288A4 (ja)
JP (1) JP2004079574A (ja)
KR (1) KR100990350B1 (ja)
AU (1) AU2003252335A1 (ja)
TW (1) TW200402766A (ja)
WO (1) WO2004015781A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006009782A2 (en) * 2004-06-17 2006-01-26 On International, Inc. Persistent p-type group ii-vi semiconductors
JP2006185990A (ja) * 2004-12-27 2006-07-13 Renesas Technology Corp 半導体装置およびその製造方法ならびに電子装置
US8193609B2 (en) * 2008-05-15 2012-06-05 Triquint Semiconductor, Inc. Heterojunction bipolar transistor device with electrostatic discharge ruggedness
JP5507975B2 (ja) * 2009-11-19 2014-05-28 住友化学株式会社 半導体基板、電子デバイスおよび半導体基板の製造方法
CN106435522B (zh) * 2016-09-27 2019-04-12 中国电子科技集团公司第四十八研究所 晶硅太阳电池氧化铝钝化膜的pecvd沉积工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792526A (en) * 1980-11-28 1982-06-09 Toshiba Corp Vaper growth of compound semiconductor
EP0390552A2 (en) * 1989-03-31 1990-10-03 Kabushiki Kaisha Toshiba Method of manufacturing compound semiconductor thin film
JPH06236852A (ja) * 1993-02-12 1994-08-23 Matsushita Electron Corp 半導体装置の製造方法および半導体装置
EP0977245A2 (en) * 1998-07-27 2000-02-02 Sumitomo Chemical Company, Limited Method for manufacturing carbon-doped compound semiconductors

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2885435B2 (ja) 1989-09-25 1999-04-26 株式会社東芝 化合物半導体薄膜の製造方法
JP2000068284A (ja) * 1998-08-19 2000-03-03 Sharp Corp ヘテロ接合バイポーラトランジスタの製造方法及びパワーアンプ
JP4126812B2 (ja) * 1999-07-07 2008-07-30 富士ゼロックス株式会社 光半導体素子
US6847060B2 (en) * 2000-11-27 2005-01-25 Kopin Corporation Bipolar transistor with graded base layer
KR100469642B1 (ko) * 2002-05-31 2005-02-02 한국전자통신연구원 특정 파장의 빛을 선택적으로 검출하는 광수신기 및 그제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5792526A (en) * 1980-11-28 1982-06-09 Toshiba Corp Vaper growth of compound semiconductor
EP0390552A2 (en) * 1989-03-31 1990-10-03 Kabushiki Kaisha Toshiba Method of manufacturing compound semiconductor thin film
JPH06236852A (ja) * 1993-02-12 1994-08-23 Matsushita Electron Corp 半導体装置の製造方法および半導体装置
EP0977245A2 (en) * 1998-07-27 2000-02-02 Sumitomo Chemical Company, Limited Method for manufacturing carbon-doped compound semiconductors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1542288A4 *

Also Published As

Publication number Publication date
US20060001044A1 (en) 2006-01-05
KR20050060064A (ko) 2005-06-21
US7576352B2 (en) 2009-08-18
AU2003252335A1 (en) 2004-02-25
US7208387B2 (en) 2007-04-24
KR100990350B1 (ko) 2010-10-29
US20070170466A1 (en) 2007-07-26
TWI312534B (ja) 2009-07-21
EP1542288A1 (en) 2005-06-15
JP2004079574A (ja) 2004-03-11
TW200402766A (en) 2004-02-16
AU2003252335A8 (en) 2004-02-25
EP1542288A4 (en) 2008-05-21

Similar Documents

Publication Publication Date Title
JP4468744B2 (ja) 窒化物半導体薄膜の作製方法
US7576352B2 (en) Method for producing compound semiconductor wafer and compound semiconductor device
JP5108694B2 (ja) ｐｎ接合を有する薄膜結晶ウエハ及びその製造方法
US20040113143A1 (en) Semiconductor device having a lattice-mismatched semiconductor layer on a substrate
CN117766389A (zh) 一种异质结双极晶体管及其mocvd外延生长方法
JP2003037074A (ja) 半導体装置およびその製造方法
JP4883547B2 (ja) 化合物半導体エピタキシャル基板
KR101082773B1 (ko) 화합물 반도체 소자 및 그 제조 방법
JP5543302B2 (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP3326378B2 (ja) 半導体装置
JP2004282049A (ja) 化合物半導体素子及びその製造方法
JP5324525B2 (ja) 化合物半導体エピタキシャル基板
JP4961740B2 (ja) 化合物半導体エピタキシャル基板の製造方法
JP2003318185A (ja) 化合物半導体ウェーハの製造方法及び化合物半導体素子
JP2006216864A (ja) 化合物半導体製造装置
JP2004079679A (ja) 化合物半導体及びそれを用いたバイポーラトランジスタ
JP2003303825A (ja) 化合物半導体ウェーハの製造方法、及び化合物半導体素子
JP2009081213A (ja) 高電子移動度トランジスタ及びその製造方法
JP2003243408A (ja) バイポーラトランジスタの製造方法
JP2004134548A (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2008277435A (ja) 化合物半導体製造装置
JP2004241676A (ja) 化合物半導体の製造方法及び半導体材料並びに半導体素子
JPH11251329A (ja) 半導体ウェハ及びその製造方法
JP2004342952A (ja) 化合物半導体エピタキシャル基板
JP2011096722A (ja) 化合物半導体エピタキシャルウェハ及びその製造方法、並びにｈｅｍｔ素子

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2003784504

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057002270

Country of ref document: KR

ENP Entry into the national phase

Ref document number: 2006001044

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10524013

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2003784504

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057002270

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 10524013

Country of ref document: US