WO2004017407A1 - Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung - Google Patents

Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung Download PDF

Info

Publication number
WO2004017407A1
WO2004017407A1 PCT/DE2003/002259 DE0302259W WO2004017407A1 WO 2004017407 A1 WO2004017407 A1 WO 2004017407A1 DE 0302259 W DE0302259 W DE 0302259W WO 2004017407 A1 WO2004017407 A1 WO 2004017407A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
chip
field
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2003/002259
Other languages
English (en)
French (fr)
Inventor
Georg Bogner
Jörg Erich SORG
Günter Waitl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE10234978A external-priority patent/DE10234978A1/de
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to JP2004528349A priority Critical patent/JP2005535144A/ja
Priority to EP03787632A priority patent/EP1525619A1/de
Publication of WO2004017407A1 publication Critical patent/WO2004017407A1/de
Priority to US11/052,712 priority patent/US7199470B2/en
Anticipated expiration legal-status Critical
Priority to US11/731,911 priority patent/US7488622B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/014—Manufacture or treatment using batch processing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/688—Flexible insulating substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/016—Manufacture or treatment using moulds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Definitions

  • the invention relates to a surface-mountable semiconductor component having a semiconductor chip, at least two external electrical connections which are electrically conductively connected to at least two electrical contacts of the semiconductor chip, and a chip cladding. It further relates to a method for producing such a semiconductor component.
  • Luminescent diode housings are now available with a footprint of size 0402 (corresponding to 0.5 mm x 1.0 mm) and a component height of 400 ⁇ m - 600 ⁇ m. See data sheet from FAIRCHILD SEMICONDUCTOR® for type QTLP690C-X. The corresponding component concept is described in US Pat. No. 4,843,280.
  • the present invention is based on the object of providing a concept for a surface-mountable semiconductor component, in particular a surface-mountable miniature luminescent diode and / or photodiode, which allows the size to be reduced further.
  • This object is achieved by a surface-mountable semiconductor component with the features of claim 1 and by a method with the features of claim 18.
  • the two external electrical connections are formed on a film, the thickness of which is less than or equal to 100 ⁇ m, in particular less than or equal to 50 ⁇ m.
  • This film is preferably made of plastic material, in particular PI or PEN.
  • the semiconductor chip is on a first one
  • Main surface of the film attached and the chip wrap is applied essentially exclusively on the first main surface.
  • the invention is based in particular on the idea of
  • the design according to the invention is preferably suitable for use in the case of components emitting and / or receiving electromagnetic radiation with one or more semiconductor chips emitting and / or receiving electromagnetic radiation, in particular for luminescent diode components with a housing footprint of the size 0402 (corresponding to 0.5 mm x 1.0 mm) or smaller and a component height of less than 400 ⁇ m, in particular less than 350 ⁇ m.
  • the chip envelope made of an electromagnetic radiation is permeable, in particular whose transparent or translucent material is manufactured, in particular from an electromagnetic radiation transparent, preferably unfilled clear plastic material.
  • the chip casing can be mixed with a phosphor which absorbs at least part of the electromagnetic radiation emitted by the luminescence diode chip and emits electromagnetic radiation of a different wavelength and color than the absorbed radiation.
  • the chip casing is preferably produced by means of an injection molding process.
  • the film including the external electrical connections, is preferably coated with a cover layer which provides adhesion to the chip encapsulation and which has mounting windows at the chip mounting points and at the wire mounting points in which there is no cover layer.
  • two external electrical connections are each from a first electrical connection area on the first Main surface of the film, a second electrical connection area on the second main surface of the film and at least one electrical lead-through through the film, which electrically connects the first connection area to the associated second connection area.
  • the electrical connection areas are preferably produced by means of structured metal layers on the film. Conventional suitable methods can be used to structure the metal layers.
  • the metal layers are constructed in multiple layers and, viewed from the film, preferably have a first layer made of copper or a copper-based alloy, which is responsible for the electrical conduction of the metal layer, and a second layer made of nickel or a nickel-based alloy, which represents a barrier layer , and a third layer of gold or a gold-based alloy, which serves to improve the bondability and solderability of the metal layer.
  • the metal layers on the chip side, as seen from the plastic film preferably have a copper layer, followed by a nickel layer, on which in turn a NiP layer (phosphorus content, for example, between 5% and 15%, preferably 8%) is applied.
  • the NiP layer advantageously has a higher reflectivity than a Ni layer and is at least as well bondable as a Ni layer. In addition, it advantageously has a significantly lower tendency to tarnish (oxidize) than a Ni layer.
  • the metal layers located on the back of the lead frame then point out, in particular to simplify the manufacture of the lead frame, as seen from the plastic layer preferably the same layer sequence.
  • a gold layer can preferably be applied to the NiP layer.
  • the first layer expediently has a thickness of between 5 ⁇ m and 25 ⁇ m inclusive.
  • the latter is fastened to one of the first two electrical connection areas by means of a thermally highly conductive connecting means and the corresponding external electrical connection is designed such that it represents a sufficiently good thermal connection for the semiconductor chip.
  • a thermally highly conductive connecting means and the corresponding external electrical connection is designed such that it represents a sufficiently good thermal connection for the semiconductor chip.
  • the semiconductor chip can be mounted on the associated electrical connection area both with its substrate side (i.e. upside-up assembly) and with its epitaxial layer side (i.e. upside-down or flip-chip assembly).
  • the connecting means is, for example, a sufficiently thermally conductive adhesive or a metallic solder.
  • the chip cladding is preferably in a central area above the semiconductor chip and, if necessary. one or more bonding wires to the semiconductor chip, perpendicular to the film, to a greater thickness than in an edge area surrounding the central area.
  • the volume of the chip wrapper is advantageously reduced, as a result of which curvature of the film during the production process can be counteracted due to different thermal expansions of the film and chip wrapper.
  • the opposite ends of the external electrical connections have mutually projecting areas in which the electrical feedthroughs are arranged through the film are.
  • the opposite ends of the external electrical connections preferably run in an S-like manner such that the projecting parts overlap.
  • a film strip is first produced which has on both sides structured and through-contacted through the film strip electrically conductive layers that there is at least one field from a plurality of arranged side by side, component areas having external electrical connections.
  • Each of the component areas comprises all structures of the electrically conductive layers for all external electrical connections of the later semiconductor component.
  • At least one semiconductor chip is subsequently applied to each of the component regions and electrically connected to the external electrical connections.
  • the field is then placed in an injection mold in which a single cavity is provided for the entire field and spans all the semiconductor chips in the field and there essentially only forms cavities on the side of the semiconductor chips.
  • the injection of wrapping material into the cavity is preferably carried out from the side and in particular via film sprue.
  • the field is removed from the injection mold and separated into individual semiconductor components by cutting the chip encapsulation material and the film strip with the structured electrically conductive layers between the component regions.
  • the cavity has a large number of recesses, each of which spans one or more semiconductor chips. In this way, the volume of encapsulation material is reduced by reducing the thickness of the encapsulation material in areas where this is permissible compared to the thickness in the area of semiconductor chips and possibly one or more bonding wires to the semiconductor chip.
  • a separate recess is preferably provided above each semiconductor chip of the field, such that the wrapping material has a multiplicity of elevations arranged next to one another after the injection molding process, in particular has a structure similar to a chocolate bar.
  • the field is advantageously separated by cutting through the wrapping material and the film strip with the structured electrically conductive layers in the trenches between the elevations.
  • an adhesion promoter is applied to the film and / or the electrically conductive layers, which improves the adhesion of the wrapping material to the film and / or the electrically conductive layers.
  • a PI topcoat is preferably used for this.
  • the adhesion promoter is preferably applied in each case to the entire component area, except for the chip mounting areas on which the semiconductor chips are attached and, if appropriate, on the wire mounting areas on which connecting wires are attached.
  • the bonding agent has contacting windows in these areas.
  • the film strip with the structured electrically conductive layers is laminated with its back onto an auxiliary film before being inserted into the injection mold.
  • this auxiliary film protects the electrical connections from mechanical damage (e.g. scratching) and, on the other hand, against undesired covering of the connections with wrapping material, i.e. against a so-called flash on the back of the film strip.
  • the auxiliary film expediently has a similar or a greater coefficient of thermal expansion than the wrapping material, in such a way that it counteracts as far as possible warping of the field due to a greater shrinkage of the wrapping material compared to the film strip during its hardening and / or cooling after the extrusion coating of the field.
  • the film strip can have bores, openings and / or slots outside the fields to reduce mechanical stresses due to different thermal expansions and / or material shrinkages.
  • the film strip can be made of a material which has a thermal expansion coefficient similar to that of the wrapping material.
  • a cambered injection mold can be used, in which the field is seen from the side during which the encapsulant is injected into the cavity, on which later the material with the larger outer thermal expansion coefficient is located, is convexly curved.
  • the field is applied to a film with the wrapping side before being separated, and the auxiliary film is subsequently removed from the back of the film, if necessary.
  • this film is preferably transparent to electromagnetic radiation and the measurement is carried out through the film.
  • the field is preferably separated by sawing, laser cutting and / or water jet cutting.
  • Wafermap are delivered.
  • the components can be separated, taped and delivered after the chip test as before.
  • Figure 1 is a schematic sectional view through the semiconductor device according to the embodiment
  • Figure 2 is a schematic representation of a plan view of the front of a section of a film strip
  • Figure 3 is a schematic representation of a top view of the back of the detail of Figure 2;
  • Figure 4 is a partial schematic representation of a sectional view of an injection mold with inserted film strip
  • FIG. 5 shows a partial schematic representation of a sectional view of a film strip with coated semiconductor chips
  • Figure 6 is a partial schematic representation of a plan view of a film strip with enveloped
  • FIG. 7 shows an enlarged schematic illustration of a section of the film strip shown in FIG. 6.
  • the semiconductor component according to the invention shown in FIG. 1 is a surface-mountable miniature light-emitting diode component with a footprint of type 0402.
  • two external electrical connections 3, 4 are formed on a plastic film 2, which are made, for example, of polyimide (PI) or Pelyethylene naphthalate (PEN).
  • the thickness of the Plastic film is approximately 50 ⁇ m or less.
  • a light-emitting diode chip 1 is attached to a first main surface 22 of the plastic film 2 and there is encapsulated with a chip cladding 5 which is applied to the first main surface 22.
  • the chip casing 5 preferably consists of a clear plastic material, preferably an unfilled clear epoxy resin material, which can be processed by means of injection molding or transfer molding.
  • the two external electrical connections 3, 4 each consist of a first metallized region 31, 32 on the first main surface 22 of the film 2, a second metallised region 41, 42 on the second main surface 23 of the film 2 and at least one metallic electrical feedthrough 314, 324 through the film 2, which electrically connects the first metallized region 31, 32 to the associated second metallized region 41, 42.
  • the metallized regions 31, 32, 41 and 42 each have a plurality of layers and, viewed from the film 2, contain in succession an electrical conductor layer comprising copper or a copper-based alloy and a barrier layer comprising nickel or a nickel-based alloy.
  • an electrical conductor layer comprising copper or a copper-based alloy
  • a barrier layer comprising nickel or a nickel-based alloy.
  • gold or gold-based alloy connection layer is provided on the barrier layer.
  • Copper-based alloy, nickel-based alloy or gold-based alloy are understood to mean all alloys whose properties are essentially determined by copper, nickel or gold.
  • the metallized areas 31 and 32 located on the chip side, viewed from the plastic film 2 preferably have a copper layer, followed by a nickel layer, on which in turn a NiP layer (phosphorus content, for example, between 5% and 15%, preferably 8% ) applied is.
  • the NiP layer advantageously has a higher reflectivity than a Ni layer and is at least as easily bondable as a Ni layer. In addition, it advantageously has a significantly lower tendency to tarnish (oxidize) than a Ni layer.
  • the metallized areas 41 and 42 located on the back preferably have the same layer sequence, as seen from the plastic layer 2.
  • a gold layer can preferably be applied to the NiP layer.
  • the thickness of the electrical conductor layer is between 5 and 25 ⁇ m inclusive.
  • the light-emitting diode chip 1 is fastened on the electrical connection area 31 by means of a thermally highly conductive connecting means and the associated external electrical connection 31, 314, 41 is designed such that it can be used as a thermal connection for the light-emitting diode chip.
  • the light-emitting diode chip can be mounted on the electrical connection region 31 both with its substrate side (i.e. upside-up assembly) and with its epitaxial layer side (i.e. upside down or flip-chip assembly).
  • the connecting means is, for example, a sufficiently thermally conductive adhesive or a metallic solder.
  • the chip cladding 5 preferably has a smaller thickness in an edge region 52 to its side edge in the direction perpendicular to the film than in a central region 51, which at least holds the semiconductor chip 1 and possibly. spanned one or more bonding wires 6 to the LED chip 1. This is indicated in FIG. 1 by the dashed lines 53, 54 and can be seen in FIGS. 5, 6 and 7.
  • the lateral dimensions of the surface-mountable light-emitting diode component are at most - 0.5 mm ⁇ 1 mm and the component height is less than or equal to 0.4 mm, preferably less than or equal to 0.35 ⁇ m.
  • the wrapping material can be mixed with a phosphor that absorbs at least part of the electromagnetic radiation emitted by the LED chip and electromagnetic radiation of a greater wavelength than the absorbed radiation is emitted.
  • the opposite ends of the external electrical connections 3, 4 each have an S-like course, in each of which a projecting part of one end projects into a recessed part of the other end.
  • the electrical feedthroughs 314, 315 are each arranged in a projecting part of the S-like ends.
  • a film strip 200 is first produced, which is provided on both sides with electrically conductive layers 203, 204 which are structured in such a way and through which the film strip is plated through by means of metallic leadthroughs that a field 201 consists of a multiplicity of adjacent ones - Component regions 202 arranged one above the other is formed.
  • the front side of the film strip 200 with the front metallization structure 203 is shown in FIG. 2, and the rear side of the film strip 200 with the rear metallization structure 204 is shown in FIG. 3.
  • a component area is indicated in the enlarged sections of FIGS. 2 and 3 by the dash-dotted lines 202.
  • Each of the component areas 202 has front and back
  • the back of the film strip 200 each have a metallization structure 203, 204, which together with electrical feedthroughs 314, 324 (see FIG. 7) form a first 3 and a second external electrical contact 4.
  • a light-emitting diode chip 1 is applied to each of the component areas, specifically directly to the structured, metallized area 31.
  • the connection between the light-emitting diode chip 1 and the metallic layer 31 takes place by means of an electrically and thermally conductive adhesive which electrically contacts the back of the light-emitting diode chip 1 as well as thermally contacted with the metallic layer 31 of the external electrical connection 3.
  • a front-side contact of each light-emitting diode chip 1 is then connected to the metallic layer 32 of the associated external electrical connection 4 by means of a bonding wire 6 in each case.
  • the field 201 provided with the light-emitting diode chips 1 and the plurality of light-emitting diode chips 1 are transformed into one
  • Injection mold 500 inserted (see FIG. 4).
  • this mold 500 at least one cavity 501 is formed, which spans all the semiconductor chips 1 of the field 201 and only leaves a cavity for the encapsulant on the side of the LED chips 1 above the film strip.
  • the wrapping material is subsequently injected into this cavity, preferably by means of a film sprue from one side of the cavity.
  • the cavity 501 has a plurality of recesses 502, which are each positioned above a semiconductor chip 1 during injection molding. Consequently, the thickness of the chip cladding 5 is made larger in the areas of the light-emitting diode chips 1 and the bonding wires 6 than in the remaining area of the field 201.
  • the wrapping material has a large number of raised areas 51 arranged next to one another, so that the field as a whole has a structure similar to that of a chocolate bar structure (see FIGS. 6 and 7).
  • the extrusion-coated light-emitting diode field 201 is removed from the injection mold 500 and is preferably applied with the back of the film strip 200 to an adhesive film 400 (cf. FIG. 5).
  • This application to an adhesive film 400 serves to hold the field 201 together during and after a later separation into individual light-emitting diode components.
  • the field 201 is separated by severing the chip encapsulation material and the film strip 200 with the structured metallizations 203, 204 between the component regions 202, that is to say in the trenches 52 between the elevations 51 of the encapsulation material 50.
  • Conventional methods such as sawing, laser cutting or water jet can be used for this - cutting can be used.
  • an adhesion promoter in particular in the form of a top coat made of polyimide, is applied to the film strip 200 and / or the electrically conductive layers 203, 204.
  • the adhesion promoter is preferably in each case applied to the entire area of the field 201, except for the chip mounting areas in which the light-emitting diode chips 1 are mounted and contacted on the assigned external electrical connections 3, and except for the wire mounting areas on which the bonding wires 6 are connected to the associated external electrical connections 4 ,
  • the film strip 200 with the structured metallization layers 203, 204 is laminated onto an auxiliary film before insertion into the injection mold 500, which film has a similar or a greater coefficient of thermal expansion than the wrapping material.
  • the auxiliary film can thus counteract warping of the field due to a greater shrinkage of the wrapping material 50 compared to the film strip 200 during its hardening and / or cooling after the field 201 is encapsulated.
  • the auxiliary film can subsequently take over the function of the adhesive film described above when separating.
  • a further measure to counteract the warping of the field due to mechanical tension due to different thermal expansions and / or material shrinkage of the wrapping material and film strips is the formation of bores, openings and / or slots 210 outside the field 201.
  • a film strip 200 can be used which consists of a material which has a similar coefficient of thermal expansion as the wrapping material 50.
  • a domed injection mold can be used for the same reason, in which the field 201 is convexly curved as seen from the side of the light-emitting diode chips 1 during the injection of the enveloping mass 50 into the cavity 501.

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

Oberflächenmontierbares Halbleiterbauelement mit einem Halbleiterchip (1), mindestens zwei externen elektrischen Anschlüssen (3,4), die mit mindestens zwei elektrischen Kontakten des Halbleiterchips (1) elektrisch leitend verbunden sind, und einer Chipumhüllung (5). Die zwei externen elektrischen Anschlüsse (3,4) sind an einer Folie (2), die eine Dicke von kleiner oder gleich 100 µm aufweist. Der Halbleiterchip (1) ist an einer ersten Hauptfläche (22) der Folie (2) befestigt und die Chipumhüllung (5) ist auf der ersten Hauptfläche (22) aufgebracht. Es ist ein Verfahren zum Herstellen eines solchen Bauelements angegeben.

Description

Beschreibung
Oberflachenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
Die Erfindung betrifft ein oberflachenmontierbares Halbleiterbauelement mit einem Halbleiterchip, mindestens zwei externen elektrischen Anschlüssen, die mit mindestens zwei elektrischen Kontakten des Halbleiterchips elektrisch leitend verbunden sind, und einer Chipumhüllung. Sie betrifft weiterhin ein Verfahren zum Herstellen eines solchen Halbleiterbauelements .
Zur Erweiterung der Einsatzgebiete und zur Reduzierung der Herstellungskosten wird versucht, Halbleiterbauelemente in immer kleineren Baugrößen herzustellen. Sehr kleine Lumineszenzdioden sind beispielsweise für die Hintergrundbeleuchtung der Tasten von Mobiltelefonen erforderlich.
Inzwischen sind Lumineszenzdioden-Gehäuse mit einer Stellfläche der Abmessung 0402 (entsprechend 0,5 mm x 1,0 mm) und einer Bauteilhöhe von 400 μm - 600 μm verfügbar. Siehe Datenblatt von FAIRCHILD SEMICONDUCTOR® zur Bauform QTLP690C-X. Das entsprechende Bauteilkonzept ist in der Druckschrift US 4,843,280 beschrieben.
Eine weitere Verminderung der Bauteilhöhe gestaltet sich mit den herkömmlich verfügbaren Gehäusekonzepten äußerst schwierig.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Konzept für ein oberflachenmontierbares Halbleiterbauelement, insbesondere eine oberflächenmontierbare Miniatur-Lumineszenzdiode und/oder Photodiode zur Verfügung zu stellen, das eine weitergehende Verkleinerung der Baugröße erlaubt. Diese Aufgabe wird durch ein oberflachenmontierbares Halbleiterbauelement mit den Merkmalen des Patentanspruches 1 und durch ein Verfahren mit den Merkmalen des Patentanspruches 18 gelöst .
Vorteilhafte Weiterbildungen und Ausgestaltungen des Halbleiterbauelements und des Verfahrens gehen aus den Unteransprüchen hervor.
Bei einem oberflächenmontierbaren Halbleiterbauelement gemäß der Erfindung sind die zwei externen elektrischen Anschlüsse an einer Folie ausgebildet, deren Dicke kleiner oder gleich 100 μm, insbesondere kleiner oder gleich 50μτn ist. Diese Folie besteht vorzugsweise aus Kunststoffmaterial, insbesondere aus PI oder PEN. Der Halbleiterchip ist an einer ersten
Hauptfläche der Folie befestigt und die Chipumhüllung ist im wesentlichen ausschließlich auf der ersten Hauptfläche aufgebracht .
Die Erfindung beruht insbesondere auf dem Gedanken, durch
Montage des Halbleiterchips auf einer sehr dünnen Folie, auf der die externen elektrischen Anschlüsse ausgebildet sind, Bauformen mit sehr geringer Bauhöhe zu erzielen, die zudem in hoher Packungsdichte und somit mit geringen Produktionskosten hergestellt werden können.
Die erfindungsgemäße Bauform eignet sich bevorzugt zur Anwendung bei elektromagnetische Strahlung emittierenden und/oder empfangenden Bauelementen mit einem oder mehreren elektroma- gnetische Strahlung emittierenden und/oder empfangenden Halbleiterchips, insbesondere für Lumineszenzdioden-Bauelemente mit einer Gehäuse-Stellfläche der Abmessung 0402 (entsprechend 0,5 mm x 1,0 mm) oder kleiner und einer Bauteilhöhe von unter 400 μm, insbesondere unter 350 μm.
Bei Lumineszenzdioden-Bauelementen ist die Chipumhüllung aus einem elektromagnetische Strahlung durchlässigen, insbeson- dere transparentem oder transluzentem Material gefertigt, insbesondere aus einem elektromagnetische Strahlung durchlässigen, vorzugsweise ungefülltem klaren Kunststoffmaterial.
Um ein mischfarbiges Licht abstrahlendes erfindungsgemäßes Lumineszenzdioden-Bauelement zur Verfügung zu stellen, kann die Chipumhüllung mit einem Leuchtstoff versetzt sein, der zumindest einen Teil der vom Lumineszenzdiodenchip ausgesandten elektromagnetischen Strahlung absorbiert und elektroma- gnetische Strahlung einer anderen Wellenlänge und Farbe als die absorbierte Strahlung emittiert.
Die Chipumhüllung ist bevorzugt mittels eines Spritzverfahrens hergestellt.
Die Folie einschließlich den externen elektrischen Anschlüssen ist auf der Seite, auf der die Halbleiterchips angeordnet werden vorzugsweise mit einer zur Chipumhüllung haftvermittelnden Deckschicht beschichtet, die an den Chiptmontagestel- len und an den Drahtmontagestellen Montagefenster aufweist, in denen keine Deckschicht vorhanden ist. Dadurch wird vorteilhafterweise erreicht, dass eine unzulässig große Dejustage der Chipmontageanlage und/oder Drahtmontageanlage dadurch schnell erkennbar ist, dass die Halbleiterchips bzw. Anschlußdrähte nach deren Montage auf der Folie nicht haften. Dies ist um so mehr von Bedeutung je kleiner die Bauform ist, denn erstens wird die Zuverlässigkeit der Bauelemente von einer Dejustage der Chipmontage um so mehr beeinträchtigt, je geringer das Volumen der Chipumhüllung ist und zweitens ist die Ausschußmenge bei einer nicht sofort erkannten Dejustage aufgrund der hohen Packungsdichte der Bauelemente und der damit verbundenen großen Menge an Bauelementen pro Längeneinheit auf einem Montageband sehr hoch.
Bei einer bevorzugten Ausführungsform des Halbleiterbauelements sind zwei externe elektrische Anschlüsse jeweils von einem ersten elektrischen Anschlußbereich auf der ersten Hauptfläche der Folie, einem zweiten elektrischen Anschlußbereich auf der zweiten Hauptfläche der Folie und mindestens einer elektrischen Durchführung durch die Folie, die den ersten Anschlußbereich mit dem zugehörigen zweiten Anschlußbe- reich elektrisch verbindet ausgebildet. Dies ermöglicht vorteilhafterweise eine technisch einfache Herstellung der externen elektrischen Anschlüsse, die zu keiner Vergrößerung der Stellfläche des Bauelements führen.
Bevorzugt sind die elektrischen Anschlußbereiche mittels strukturierter Metallschichten auf der Folie hergestellt. Zur Strukturierung der Metallschichten können herkömmliche geeignete Verfahren eingesetzt werden.
Bei einer zweckmäßigen Ausgestaltung sind die Metallschichten mehrschichtig aufgebaut und weisen vorzugsweise gesehen von der Folie eine erste Schicht aus Kupfer oder einer Kupferbasislegierung, die für die elektrische Leitung der Metall- Schicht zuständig ist, eine zweite Schicht aus Nickel oder einer Nickelbasislegierung, die eine Sperrschicht darstellt, und eine dritte Schicht aus Gold oder einer Goldbasislegierung auf, die zur Verbesserung der Bond- und Lötbarkeit der Metallschicht dient.
Bei einer alternativen vorteilhaften Ausgestaltung weisen die auf der Chipseite befindlichen Metallschichten gesehen von der Kunststoff-Folie bevorzugt eine Kupferschicht auf, auf die eine Nickelschicht folgt, auf der wiederum eine NiP- Schicht (Phosphorgehalt beispielsweise zwischen 5% und 15%, vorzugsweise 8%) aufgebracht ist. Die NiP-Schicht hat vorteilhafterweise eine höhere Reflektivität als eine Ni-Schicht und ist zumindest ähnlich gut bondbar wie eine Ni-Schicht. Zudem weist sie vorteilhafterweise eine deutlich geringere Neigung zum Anlaufen (Oxidieren) auf als eine Ni-Schicht. Die auf der Rückseite des Leiterrahmens befindlichen Metall- schichten weisen dann, um insbesondere die Herstellung des Leiterrahmens zu vereinfachen, gesehen von der Kunststoff- schicht bevorzugt die gleiche Schichtenfolge auf. Zur Erhöhung der Lagerstabilität kann vorzugsweise auf die NiP- Schicht eine Goldschicht aufgebracht werden.
Die erste Schicht weist zweckmäßigerweise eine Dicke zwischen einschließlich 5 μm und einschließlich 25 μm auf.
Um eine ausreichende Wärmeableitung vom Halbleiterchip zu gewährleisten ist dieser auf einem der beiden ersten elektri- sehen Anschlußbereiche mittels eines thermisch gut leitenden Verbindungsmittels befestigt und ist der entsprechende externe elektrische Anschluß derart ausgebildet, dass er einen hinreichend guten thermischen Anschluß für den Halbleiterchip darstellt. Was bedeutet, dass insbesondere seine Materialzu- sammensetzung, seine Schichtdicke und die elektrische Durchführung durch die Folie auf gute thermische Leitfähigkeit ausgelegt sind.
Der Halbleiterchip kann sowohl mit seiner Substratseite (d. h. upside up-Montage) als auch mit seiner Epitaxieschichtseite (d. h. upside down- oder Flip-Chip-Montage) auf den zugehörigen elektrischen Anschlußbereich montiert sein. Das Verbindungsmittel ist beispielsweise ein hinreichend thermisch leitender Klebstoff oder ein metallisches Lot.
Die Chipumhüllung ist vorzugsweise in einem Mittenbereich über dem Halbleiterchip und ggf . einem oder mehreren Bonddrähten zum Halbleiterchip, senkrecht zur Folie eine größere Dicke auf als in einem den Mittenbereich umlaufenden Randbe- reich. Dadurch ist vorteilhafterweise das Volumen der Chipumhüllung reduziert, wodurch einer Wölbung der Folie während des Herstellverfahrens aufgrund von unterschiedlichen thermischen Ausdehnungen von Folie und Chipumhüllung entgegengewirkt werden kann.
Bei einer bevorzugten Ausführungsform des Halbleiterbauelements, die einerseits eine sichere Bondbarkeit des Halblei- terchips und von Bonddrähten auf den jeweils zugeordneten externen elektrischen Anschlüssen gewährleisten und andererseits keine oder nahezu keine Vergrößerung der Stellfläche des Gehäuses bewirkt, weisen die einander gegenüberliegenden Enden der externen elektrischen Anschlüsse versetzt zueinander jeweils vorspringende Bereiche auf, in denen die elektrischen Durchführungen durch die Folie angeordnet sind. Vorzugsweise verlaufen die einander gegenüberliegenden Enden der externen elektrischen Anschlüsse derart S-artig, dass die vorspringenden Teile überlappen.
Bei dem erfindungsgemäßen Verfahren zum gleichzeitigen Herstellen einer Vielzahl von oberflächenmontierbaren Halbleiterbauelementen der eingangs genannten Art wird zunächst ein Folienstreifen hergestellt, der beidseitig derart strukturierte und durch den Folienstreifen durchkontaktierte elektrisch leitende Schichten aufweist, dass auf ihm mindestens ein Feld aus einer Vielzahl von nebeneinander angeordneten, die externen elektrischen Anschlüsse aufweisenden Bauelement- bereichen ausgebildet ist. Jeder der Bauelementbereiche um- fasst sämtliche Strukturen der elektrisch leitenden Schichten für alle externen elektrischen Anschlüsse des späteren Halbleiterbauelements. Auf jeden der Bauelementbereiche wird nachfolgend mindestens ein Halbleiterchip aufgebracht und elektrisch mit den externen elektrischen Anschlüssen verbunden. Danach wird das Feldes in eine Spritzform eingelegt, in der für das gesamte Feld eine einzige sämtliche Halbleiterchips des Feldes überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiterchips hohlraumbil- dende Kavität vorgesehen ist. Das Einspritzen von Umhüllmaterial in die Kavität erfolgt vorzugsweise von der Seite und insbesondere über Filmanguß. Nachdem dann das Umhüllmaterial zumindest teilweise ausgehärtet ist wird das Feld aus der Spritzform herausgenommen und mittels Durchtrennen des Chip- Umhüllungsmaterials und des Folienstreifens mit den strukturierten elektrisch leitenden Schichten zwischen den Bauelementbereichen in einzelne Halbleiterbauelemente vereinzelt. Um einer zu starken Verwölbung des Feldes aufgrund von unterschiedlichen thermischen Ausdehnungen von Umhüllmaterial und Folie entgegenzuwirken weist die Kavität eine Vielzahl von Ausnehmungen auf, die jeweils einen oder mehrere Halbleiterchip überspannt. Auf diese Weise wird das Volumen an Umhüllmaterial reduziert, indem die Dicke des Umhüllmaterials in Bereichen, wo dies zulässig ist, gegenüber der Dicke im Bereich von Halbleiterchips und ggf. einem oder mehreren Bonddrähten zum Halbleiterchip verringert ist .
Vorzugsweise ist über jedem Halbleiterchip des Feldes eine separate Ausnehmung vorgesehen, derart, dass das Umhüllmaterial nach dem Spritzprozess eine Vielzahl von nebeneinander angeordneten Erhebungen aufweist, insbesondere eine einer Schokoladentafel ähnliche Struktur aufweist.
Das Vereinzeln des Feldes erfolgt vorteilhafterweise mittels Durchtrennen des Umhüllmaterials und des Folienstreifens mit den strukturierten elektrisch leitenden Schichten in den Grä- ben zwischen den Erhebungen.
Zweckmäßigerweise wird vor dem Einlegen des Feldes in die Spritzform auf die Folie und/oder die elektrisch leitenden Schichten ein Haftvermittler aufgebracht, der die Haftung des Umhüllmaterials auf der Folie und/oder den elektrisch leitenden Schichten verbessert. Hierzu wird vorzugsweise ein PI- Decklack verwendet.
Der Haftvermittler wird vorzugsweise jeweils auf den gesamten Bauelementbereich aufgebracht, ausser auf die Chipmontagebereiche, auf denen die Halbleiterchips befestigt werden, und ggf. auf die Drahtmontagebereiche, auf denen Anschlußdrähte befestigt werden. In diesen Bereichen weist der Haftvermittler Kontaktierungsfenster auf. Eine derartige Haf vermittler- schicht bringt insbesondere die weiter oben in Verbindung mit der Beschreibung des Halbleiterbauelements erläuterten Vor- teile hinsichtlich Erkennung einer Dejustage der Produktionsanlage mit sich.
Hinsichtlich einer technisch einfachen Handhabung der Halb- leiterbauelemente nach dem Vereinzeln wird der Folienstreifen mit den strukturierten elektrisch leitenden Schichten vor dem Einlegen in die Spritzform mit dessen Rückseite auf eine Hilfsfolie auflaminiert wird. Diese Hilfsfolie schützt zum einen die elektrischen Anschlüsse vor mechanischer Beschädi- gung (z.B. Verkratzen) und zum anderen vor einer unerwünschten Bedeckung der Anschlüsse mit Umhüllmaterial, das heißt vor einem sogenannten Flash auf der Rückseite des Folienstreifens .
Die Hilfsfolie weist zweckmäßigerweise einen ähnlichen oder einen größeren thermischen Ausdehnungskoeffizienten auf als das Umhüllmaterial, derart, dass sie einer Verwolbung des Feldes aufgrund einer gegenüber dem Folienstreifen stärkeren Schrumpfung des Umhüllmaterials während dessen Aushärtung und/oder Abkühlung nach dem Umspritzen des Feldes weitestmög- lich entgegenwirkt.
Zum grundsätzlich gleichen Zweck kann der Folienstreifen außerhalb der Felder Bohrungen, Durchbrüche und/oder Schlitze zur Verringerung von mechanischen Verspannungen aufgrund von unterschiedlichen thermischen Ausdehnungen und/oder Material- Schrumpfungen aufweisen.
Alternativ zu den oben beschriebenen Mitteln zur Verminderung der Verwolbung des Feldes kann der Folienstreifen aus einem Material bestehen, das einen ähnlichen thermischen Ausdehnungskoeffizienten aufweist, wie das Umhüllmaterial.
Als weitere alternative oder zusätzliche Maßnahme kann eine bombierte Spritzform verwendet werden, in der das Feld während des Einspritzens der Umhüllmasse in die Kavität gesehen von der Seite, auf der sich später das Material mit dem grö- ßeren thermischen Ausdehnungskoeffizienten befindet, konvex gekrümmt ist.
Um ein elektrisches und/oder optisches Testen der Halbleiter- bauelemente zu ermöglichen, wird das Feld vor dem Vereinzeln mit der Umhüllungsseite auf eine Folie aufgebracht und nachfolgend ggf. die Hilfsfolie von der Rückseite der Folie abgezogen. Für den Fall, dass eine optische Vermessung des Halbleiterbauelements erforderlich ist, ist diese Folie vorzugs- weise für elektromagnetische Strahlung durchlässig und erfolgt die Messung durch die Folie hindurch.
Das Vereinzeln des Feldes erfolgt vorzugsweise mittels Sägen, Lasertrennen und/oder Wasserstrahlschneiden.
Durch die Verwendung der strukturiert elektrisch leitfähigen flexiblen Folie können alle Prozeßschritte des erfindungsgemäßen Verfahrens Reel-to-Reel (von einer Abwickel- zu einer Aufwickelhaspel) durchgeführt werden, was den Handhabungsauf- wand bei der Herstellung minimiert.
Darüber hinaus besteht bei dem beschriebenen Konzept die Möglichkeit, auf das Taping der Bauteile zu verzichten. Falls gewünscht, kann eine Mehrzahl zusammengehöriger Bauteile nach einem Chiptest auf dem flexiblen Rahmen zusammen mit einer
Wafermap ausgeliefert werden. Alternativ können die Bauteile nach dem Chiptest wie bisher vereinzelt, getaped und ausgeliefert werden.
Weitere Vorteile, Weiterbildungen und Ausgestaltungen des
Halbleiterbauelement und des Verfahrens ergeben sich aus dem im Folgenden in Verbindung mit den Figuren 1 bis 7 erläuterten Ausführungsbeispielen. In der Zeichnung sind jeweils nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt.
Es zeigen: Figur 1 eine schematische Schnittansicht durch das Halbleiterbauelement gemäß dem Ausführungsbeispiel;
Figur 2 eine schematische Darstellung einer Draufsicht auf die Vorderseite eines Ausschnitts eines Folienstreifens ;
Figur 3 eine schematische Darstellung einer Draufsicht auf die Rückseite des Ausschnitts von Figur 2 ;
Figur 4 eine ausschnittsweise schematische Darstellung einer Schnittansicht einer Spritzform mit eingelegtem Folienstreifen;
Figur 5 eine ausschnittsweise schematische Darstellung einer Schnittansicht eines Folienstreifens mit umhüllten Halbleiterchips ;
Figur 6 eine ausschnittsweise schematische Darstellung einer Draufsicht auf einen Folienstreifen mit umhüllten
Halbleiterchips; und
Figur 7 eine vergrößerte schematische Darstellung eines Ausschnitts des in Figur 6 dargestellten Folienstrei- fens.
In den Figuren sind gleiche oder gleichwirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen. Es sind jeweils nur diejenigen Bestandteile beschrieben, die zum Ver- ständnis der Erfindung wesentlich sind.
Das in Figur 1 dargestellte Halbleiterbauelement nach der Erfindung ist ein oberflachenmontierbares Miniatur-Leucht- diodenbauelement mit einem Footprint des Typs 0402. Bei diesem sind zwei externen elektrische Anschlüsse 3,4 auf einer Kunststoff-Folie 2 ausgebildet, die beispielsweise aus Polyimid (PI) oder Pelyethylennaphthalat (PEN) . Die Dicke der Kunststoff-Folie beträgt ungefähr 50 μm oder weniger. Ein Leuchtdiodenchip 1 ist an einer ersten Hauptfläche 22 der Kunststoff-Folie 2 befestigt und dort mit einer Chipumhüllung 5, die auf der ersten Hauptfläche 22 aufgebracht ist, verkap- seit .
Die Chipumhüllung 5 besteht vorzugsweise aus einem klaren Kunststoffmaterial, bevorzugt ein ungefülltes klares Epoxidharzmaterial, das mittels Spritzgießen oder Spritzpressen verarbeitbar ist.
Die zwei externen elektrischen Anschlüsse 3,4 bestehen jeweils aus einem ersten metallisierten Bereich 31,32 auf der ersten Hauptfläche 22 der Folie 2, einem zweiten metallisier- ten Bereich 41,42 auf der zweiten Hauptfläche 23 der Folie 2 und mindestens einer metallischen elektrischen Durchführung 314,324 durch die Folie 2, die den ersten metallisierten Bereich 31,32 mit dem zugehörigen zweiten metallisierten Bereich 41,42 elektrisch verbindet.
Die metallisierten Bereiche 31, 32, 41 und 42 weisen jeweils mehrere Schichten auf und enthalten gesehen von der Folie 2 aufeinanderfolgend eine Kupfer oder eine Kupferbasislegierung aufweisende elektrische Leitungsschicht und eine Nickel oder eine Nickelbasislegierung aufweisende Sperrschicht. Auf der Sperrschicht befindet sich zur Verbesserung der Bond- bzw. Lötbarkeit jeweils eine Gold oder eine Goldbasislegierung aufweisende Anschlußschicht. Unter Kupferbasislegierung, Nik- kelbasislegierung bzw. Goldbasislegierung sind alle Legierun- gen zu verstehen, deren Eigenschaften wesentlich von Kupfer, Nickel bzw. Gold bestimmt werden.
Alternativ weisen die auf der Chipseite befindlichen metallisierten Bereiche 31 und 32 gesehen von der Kunststoff-Folie 2 bevorzugt eine Kupferschicht auf, auf die eine Nickelschicht folgt, auf der wiederum eine NiP-Schicht (Phosphorgehalt beispielsweise zwischen 5% und 15%, vorzugsweise 8%) aufgebracht ist. Die NiP-Schicht hat vorteilhafterweise eine höhere Re- flektivität als eine Ni-Schicht und ist zumindest ähnlich gut bondbar wie eine Ni-Schicht. Zudem weist sie vorteilhafterweise eine deutlich geringere Neigung zum Anlaufen (Oxidie- ren) auf als eine Ni-Schicht. Um insbesondere den Herstell- prozeß mit einer geringsmöglichen Zahl von Prozeßschritten auszugestalten, besitzen die auf der Rückseite befindlichen metallisierten Bereiche 41 und 42, gesehen von der KunststoffSchicht 2 bevorzugt die gleiche Schichtenfolge. Zur Er- höhung der Lagerstabilität kann vorzugsweise auf die NiP- Schicht eine Goldschicht aufgebracht werden.
Die Dicke der elektrischen Leitungsschicht liegt zwischen einschließlich 5 und einschließlich 25 μm.
Der Leuchtdiodenchip 1 ist auf dem elektrischen Anschlußbereich 31 mittels eines thermisch gut leitenden Verbindungsmittels befestigt und der zugehörige externe elektrische Anschluß 31,314,41 ist derart ausgebildet, dass er als thermi- scher Anschluß für den Leuchtdiodenchip nutzbar ist. Der
Leuchtdiodenchip kann sowohl mit seiner Substratseite (d. h. upside up-Montage) als auch mit seiner Epitaxieschichtseite (d. h. upside down oder Flip-Chip-Montage) auf den elektrischen Anschlußbereich 31 montiert sein. Das Verbindungsmittel ist beispielsweise ein hinreichend thermisch leitender Klebstoff oder ein metallisches Lot.
Die Chipumhüllung 5 weist vorzugsweise in einem in einem Randbereich 52 zu deren seitlichen Rand hin in senkrechter Richtung zur Folien gesehen eine geringere Dicke auf als in einem Mittenbereich 51, der zumindest den Halbleiterchip 1 und ggf . einen oder mehrere Bonddrähte 6 zum Leuchtdiodenchip 1 überspannt. Dies ist in Figur 1 durch die gestrichelten Linien 53, 54 angedeutet und aus den Figuren 5, 6 und 7 er- sichtlich. Die lateralen Abmessungen des oberflächenmontierbaren Leucht- diodenbauelements- betragen maximal - 0-, 5 mm X 1 mm und die Bauteilhöhe ist kleiner als oder gleich 0,4 mm, vorzugsweise kleiner oder gleich 0,35 μm.
Zur Realisierung eines mischfarbiges Licht emittierenden Leuchtdiodenbauelements oder zur Umwandlung eines UV-Anteils der vom Leuchtdiodenchip emittierten Strahlung in sichtbares Licht, kann das Umhüllmaterial mit einem Leuchtstoff versetzt sein, der zumindest einen Teil der vom Lumineszenzdiodenchip ausgesandten elektromagnetischen Strahlung absorbiert und elektromagnetische Strahlung einer größeren Wellenlänge als die absorbierte Strahlung emittiert.
Wie unter anderem aus der Figur 7 ersichtlich weisen die einander gegenüberliegende Enden der externen elektrischen Anschlüsse 3,4 jeweils einen S-artigen Verlauf auf, bei dem jeweils ein vorspringender Teil des einen Endes in einen rückspringenden Teil des anderen Endes ragt . Die elektrischen Durchführungen 314,315 sind jeweils in einem vorspringenden Teil der S-artig verlaufenden Enden angeordnet.
Bei dem Verfahren zum gleichzeitigen Herstellen einer Vielzahl von oberflächenmontierbaren Halbleiterbauelementen gemäß dem Ausführungsbeispiel wird zunächst ein Folienstreifen 200 hergestellt, der beidseitig mit derart strukturierten und mittels metallischer Durchführungen durch den Folienstreifen durchkontaktierten elektrisch leitenden Schichten 203,204 versehen ist, dass ein Feld 201 aus einer Vielzahl von neben- einander angeordneten Bauelementbereichen 202 ausgebildet ist. Die Vorderseite des Folienstreifens 200 mit der vorderseitigen Metallisierungsstruktur 203 ist in Figur 2, die Rückseite des Folienstreifens 200 mit der rückseitigen Metallisierungsstruktur 204 ist in Figur 3 dargestellt. Ein Bau- elementbereich ist in den vergrößerten Ausschnitten der Figuren 2 und 3 durch die strichpunktierten Linien 202 angedeutet. Jeder der Bauelementbereiche 202 weist auf Vorder- und Rückseite des Folienstreifens 200 je eine Metallisierungsstruktur 203,204 auf, die zusammen mit elektrischen Durchführungen 314,324 (vgl. Figur 7) einen ersten 3 und einen zweiten externen elektrischen Kontakt 4 ausbilden.
In jedem Bauelementbereich 202 sind auf der ersten und der zweiten Hauptfläche 22,23 des Folienstreifens 2 zwei externe elektrische Anschlüsse 3 (= 31/314/41) und 4 (= 32/324/42) (vgl. Figur 1) ausgebildet, wobei jede der Anschlußflächen 31,32 auf der ersten Hauptfläche 22 mittels mindestens einer elektrischen Durchführung 314,324 durch den Folienstreifen 2 mit einer der Anschlußflächen 41,42 auf der zweiten Hauptfläche 23 elektrisch verbunden ist.
Auf jeden der Bauelementbereiche wird ein Leuchtdiodenchip 1 aufgebracht, und zwar unmittelbar auf den strukturiert metallisierten Bereich 31. Die Verbindung zwischen dem Leuchtdiodenchip 1 und der metallischen Schicht 31 erfolgt mittels eines elektrisch und thermisch leitenden Klebstoffes, der ei- nen Rückseitenkontakt des Leuchtdiodenchips 1 sowohl elektrisch als auch thermisch mit der metallischen Schicht 31 des externen elektrischen Anschlusses 3 kontaktiert. Nachfolgend wird ein Vorderseitenkontakt eines jeden Leuchtdiodenchips 1 mittels jeweils einem Bonddraht 6 mit der metallischen Schicht 32 des zugehörigen externen elektrischen Anschlusses 4 verbunden.
In einem dieser Chipmontage- und -anschlußprozedur nachgeord- netem Schritt wird das mit den Leuchtdiodenchips 1 versehene Feld 201 mit der Vielzahl von Leuchtdiodenchips 1 in eine
Spritzform 500 eingelegt (vgl. Figur 4) . In dieser Spritzform 500 ist mindestens eine Kavität 501 ausgebildet, die sämtliche Halbleiterchips 1 des Feldes 201 überspannt und nur auf der Seite der Leuchtdiodenchips 1 über dem Folienstreifen ei- nen Hohlraum für die Umhüllmasse läßt. In diese Kavität wird nachfolgend das Umhüllmaterial eingespritzt, vorzugsweise mittels eines Filmangusses von einer Seite der Kavität her. Die Kavität 501 weist eine Vielzahl von Ausnehmungen 502 auf, die beim Spritzgießen jeweils über einem Halbleiterchip 1 positioniert sind. Folglich wird die Dicke der Chipumhüllung 5 jeweils in den Bereichen der Leuchtdiodenchips 1 und der Bonddrähte 6 größer ausgestaltet als im übrigen Bereich des Feldes 201. Das Umhüllmaterial weist nach dem Herausnehmen des Feldes 201 aus der Spritzform eine Vielzahl von nebeneinander angeordneten Erhebungen 51 auf, so dass das Feld insgesamt nach dem Umhüllen eine einer Schokoladentafelstruktur ähnliche Struktur hat (vgl. die Figuren 6 und 7) .
Der Vorteil einer solchen Ausgestaltung ist im allgemeinen Teil der Beschreibung angegeben. Sie vermindert die Verwolbung des Feldes während des Aushärtens des Umhüllmaterials.
Nach einem zumindest teilweisen Aushärten des Umhüllmaterials 50 wird das umspritzte Leuchtdiodenfeld 201 aus der Spritzform 500 herausgenommen und vorzugsweise mit der Rückseite des Folienstreifens 200 auf eine Klebefolie 400 aufgebracht (vgl. Figur 5) . Dieses Aufbringen auf eine Klebefolie 400 dient dazu, das Feld 201 während und nach einem späteren Vereinzeln in einzelne Leuchtdiodenbauelemente im Verbund zusammenzuhalten.
Das Vereinzeln des Feldes 201 erfolgt mittels Durchtrennen des Chipumhüllungsmaterials und des Folienstreifens 200 mit den strukturierten Metallisierungen 203,204 zwischen den Bauelementbereichen 202, das heißt in den Gräben 52 zwischen den Erhebungen 51 des Umhüllungsmaterials 50. Hierzu können her- kömmliche Methoden wie Sägen, Lasertrennen oder Wasserstrahl- schneiden eingesetzt werden.
Zur Verbesserung der Haftung zwischen dem Umhüllmaterial 50 und dem Folienstreifen 200 wird auf den Folienstreifen 200 und/oder die elektrisch leitenden Schichten 203,204 ein Haftvermittler insbesondere in Form eines Decklacks aus Polyimid aufgebracht. Vorzugsweise wird der Haftvermittler jeweils auf den gesamten Bereich des Feldes 201 aufgebracht, ausgenommen die Chipmontagebereiche, in denen die Leuchtdiodenchips 1 auf die zugeordneten externen elektrischen Anschlüsse 3 montiert und kontaktiert werden, und ausgenommen die Drahtmontagebe- reiche, auf denen die Bonddrähte 6 mit den zugehörigen externen elektrischen Anschlüssen 4 verbunden werden.
In einer vorteilhaften Ausgestaltung des Verfahrens wird der Folienstreifen 200 mit den strukturierten Metallisierungs- schichten 203,204 vor dem Einlegen in die Spritzform 500 auf eine Hilfsfolie auflaminiert , die einen ähnlichen oder einen größeren thermischen Ausdehnungskoeffizienten aufweist als das Umhüllmaterial. Damit kann die Hilfsfolie einer Verwolbung des Feldes aufgrund einer gegenüber dem Folienstreifen 200 stärkeren Schrumpfung des Umhüllmaterials 50 während dessen Aushärtung und/oder Abkühlung nach dem Umspritzen des Feldes 201 entgegenwirken. Die Hilfsfolie kann nachfolgend beim Vereinzeln die Funktion der oben beschriebenen Klebefolie übernehmen.
Eine weitere Maßnahme, der Verwolbung des Feldes aufgrund von mechanischen Verspannungen wegen unterschiedlichen thermischen Ausdehnungen und/oder Materialschrumpfungen von Umhüllmaterial und Folienstreifen entgegenzuwirken ist die Aus- bildung von Bohrungen, Durchbrüchen und/oder Schlitzen 210 ausserhalb des Feldes 201.
Alternativ oder zusätzlich zu den oben beschriebenen Maßnahmen kann ein Folienstreifen 200 verwendet werden, der aus ei- nem Material besteht, das einen ähnlichen thermischen Ausdehnungskoeffizienten aufweist wie das Umhüllmaterial 50.
Weiterhin alternativ oder zusätzlich kann aus dem gleichen Grund eine bombierte Spritzform verwendet wird, in der das Feld 201 während des Einspritzens der Umhüllmasse 50 in die Kavität 501 gesehen von der Seite der Leuchtdiodenchips 1 konvex gekrümmt ist . Die Erläuterung der Erfindung an Hand des AusführungsbeiSpieles ist selbstverständlich nicht als Beschränkung der Erfindung auf dieses zu verstehen. Vielmehr sind die im vorstehenden allgemeinen Teil der Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbarten Merkmale der Erfindung sowohl einzeln als auch in dem Fachmann als geeignet erscheinender Kombination für die Verwirklichung der Erfindung wesentlich.

Claims

Patentansprüche
1. Oberflachenmontierbares Halbleiterbauelement mit einem Halbleiterchip (1) , mindestens zwei externen elektrischen Anschlüssen (3,4), die mit mindestens zwei elektrischen
Kontakten des Halbleiterchips (1) elektrisch leitend verbunden sind, und einer Chipumhüllung (5), wobei:
- die zwei externen elektrischen Anschlüsse (3,4) an einer Folie (2) ausgebildet sind, die eine Dicke von klei- ner oder gleich 100 μm aufweist,
- der Halbleiterchip (1) an einer ersten Hauptfläche (22) der Folie (2) befestigt ist, und
- die Chipumhüllung (5) auf der ersten Hauptfläche (22) aufgebracht ist .
2. Halbleiterbauelement nach Anspruch 1, bei dem die Chipumhüllung (5) mittels eines Spritzverfahrens hergestellt ist .
3. Halbleiterbauelement nach Anspruch 1 oder 2, bei dem die zwei externen elektrischen Anschlüsse (3,4) jeweils von einem ersten elektrischen Anschlußbereich (31,32) auf der ersten Hauptfläche (22) der Folie (2) , einem zweiten elektrischen Anschlußbereich (41,42) auf der zweiten Hauptfläche (23) der Folie (2) und mindestens einer elektrischen Durchführung (314,324) durch die Folie (2), die den ersten Anschlußbereich (31,32) mit dem zugehörigen zweiten Anschlußbereich (41,42) elektrisch verbindet, ausgebildet sind.
4. Halbleiterbauelement nach Anspruch 3, bei dem die elektrischen Anschlußbereiche (31,32,41,42) strukturierte Metallschichten auf der Folie (2) sind.
5. Halbleiterbauelement nach Anspruch 4, bei dem die Metallschichten mehrschichtig aufgebaut sind und gesehen von der Folie (2) aufeinanderfolgend eine Kupfer oder eine Kupferbasislegierung aufweisende Leitungsschicht und eine Nickel oder eine Nickelbasislegierung aufweisende Sperrschicht enthält.
6. Halbleiterbauelement nach Anspruch 5, bei dem auf der Sperrschicht zur Verbesserung der. Bond- und Lötbarkeit eine Gold oder eine Goldbasislegierung aufweisende Anschlußschicht aufgebracht ist.
7. Halbleiterbauelement nach Anspruch 5, bei dem die Leitungsschicht eine Dicke zwischen einschließlich 5 und einschließlich 25 μm aufweist.
8. Halbleiterbauelement nach mindestens einem der Ansprüche 3 bis 7, bei dem der Halbleiterchip (1) auf einem der beiden ersten elektrischen Anschlußbereiche (31,32) mittels eines thermisch gut leitenden Verbindungsmittels befestigt ist und der entsprechende externe elektrische Anschluß (31,314,41) derart ausgebildet ist, dass er als thermischer Anschluß für den Halbleiterchip (1) nutzbar ist .
9. Halbleiterbauelement nach mindestens einem der vorhergehenden Ansprüche, bei dem die ChipumhuUung (5) in einem Bereich (51) um deren Mitte, der zumindest den Halbleiterchip (1) und ggf. einen oder mehrere Bonddrähte (6) zum Halbleiterchip umfaßt, in senkrechter Richtung zur Folie (2) gesehen eine größere Dicke aufweist als in einem zweiten Bereich (52) zu deren seitlichen Rand hin.
10. Halbleiterbauelement nach mindestens einem der vorhergehenden Ansprüche, bei dem die lateralen Abmessungen maximal 0,5 mm X 1 mm betragen und die Bauteilhöhe kleiner als oder gleich 0,4 mm ist.
11. Halbleiterbauelement nach mindestens einem der vorangehenden Ansprüche, bei dem der Halbleiterchip (1) ein Lu- mineszenzdiodenchip ist und die Chipumhüllung (5) aus einem elektromagnetische Strahlung durchlässigen Material besteht, insbesondere einen elektromagnetische Strahlung durchlässigen Kunststoff aufweist.
12. Halbleiterbauelement nach Anspruch 11, bei dem das elektromagnetische Strahlung durchlässige Material einen Leuchtstoff enthält, der zumindest einen Teil der vom Lumineszenzdiodenchip ausgesandten elektromagnetischen Strahlung absorbiert und elektromagnetische Strahlung einer anderen Wellenlänge als die absorbierte Strahlung emittiert .
13. Halbleiterbauelement nach Anspruch 11, bei dem das elek- tromagnetische Strahlung durchlässige Material ein ungefülltes klares Kunststoffmaterial ist.
14. Halbleiterbauelement nach mindestens einem der vorangehenden Ansprüche, bei dem die Folie (2) eine Dicke von 50 μm oder weniger aufweist.
15. Halbleiterbauelement nach mindestens einem der vorangehenden Ansprüche, bei dem die Folie (2) eine Kunststoff- Folie ist.
16. Halbleiterbauelement nach Anspruch 15, bei dem die Folie
(2) Polyimid oder Polyethylennaphthalat aufweist.
17. Halbleiterbauelement nach Anspruch 4 oder nach mindestens einem der Ansprüche 5 bis 16 unter Rückbezug auf Anspruch
4, bei dem einander gegenüberliegende Enden der externen elektrischen Anschlüsse (3,4) jeweils S-artig verlaufen und die elektrischen Durchführungen (314,315) jeweils in einem vorspringenden Teil (der S-artig verlaufenden Enden angeordnet sind.
8. Verfahren zum gleichzeitigen Herstellen einer Vielzahl von oberflächenmontierbaren Halbleiterbauelementen mit jeweils mindestens einem Halbleiterchip (1) , mindestens zwei externen elektrischen Anschlüssen (3,4), die mit mindestens zwei elektrischen Kontakten des Halbleiterchips (1) elektrisch leitend verbunden sind, und einer Chipumhüllung (5) , mit den Verfahrensschritten: a) Bereitstellen eines Folienstreifens (200) , der beid- seitig mit derart strukturierten und durch den Folien- streifen durchkontaktierten elektrisch leitenden Schichten (203,204) versehen ist, dass ein Feld (201) aus einer Vielzahl von nebeneinander angeordneten Bauelementbereichen (202) ausgebildet ist, die jeweils Strukturen der elektrisch leitenden Schichten (203,204) für die minde- stens zwei externen elektrischen Anschlüsse (3,4) umfassen, b) Aufbringen von jeweils mindestens einem Halbleiterchip (1) auf jedem der Bauelementbereiche (202) und elektrisches Verbinden des Halbleiterchips (1) mit den zugehöri- gen externen elektrischen Anschlüssen (3,4) , c) Einlegen des Feldes (201) in eine Spritzform (500) , in der für ein Feld (201) eine einzige sämtliche Halbleiterchips (1) des Feldes (201) überspannende und dort im wesentlichen ausschließlich auf der Seite der Halbleiter- chips (1) hohlraumbildenden Kavität (501) vorgesehen ist, d) Einspritzen von Umhüllmaterial (50) in die Kavität (501) , e) Zumindest teilweises Aushärten des Umhüllmaterial (50) und Herausnehmen des Feldes (201) aus der Spritzform (500) , und f) Vereinzeln des Feldes (201) in einzelne Halbleiterbauelemente mittels Durchtrennen des Chipumhüllungsmaterials und des- Folienstreifens (200) mit den strukturierten elektrisch leitenden Schichten (203,204) zwischen den Bauelementbereichen (202) .
19. Verfahren nach Anspruch 18, bei dem die Kavität (501) eine Vielzahl von Ausnehmungen (502) aufweist, die beim Spritzgießen jeweils über Halbleiterchips (1) positioniert sind, so daß die Dicke des Umhüllmaterials im Be- reich von Halbleiterchips (1) und ggf. einem oder mehreren Bonddrähten (6) zum Halbleiterchip (1) größer ist als im übrigen Bereich der Kavität (501) .
20. Verfahren nach Anspruch 19, bei dem über jedem Halblei- terchip (1) des Feldes (201) eine separate Ausnehmung
(502) vorgesehen ist, derart, dass das Umhüllmaterial nach dem Schritt e) eine Vielzahl von nebeneinander angeordneten Erhebungen (51) , insbesondere eine Schokoladentafelstruktur aufweist.
21. Verfahren nach Anspruch 20, bei dem das Vereinzeln des Feldes (201) mittels Durchtrennen des Umhüllmaterials
(50) und des Folienstreifens (200) mit den strukturierten elektrisch leitenden Schichten (203,204) in den Gräben (52) zwischen den Erhebungen (51) erfolgt.
22. Verfahren nach mindestens einem der Ansprüche 18 bis 21, bei dem vor dem Einspritzen von Umhüllmaterial (50) in die Kavität (501) auf die Folie (2) und/oder die elek- trisch leitenden Schichten (203,204) ein Haftvermittler aufgebracht wird.
23. Verfahren nach Anspruch 22, bei dem der Haftvermittler jeweils auf den gesamten Bauelementbereich (202) aufge- bracht wird, ausgenommen ein Chipmontagebereich, auf dem der Halbleiterchip (1) befestigt wird, und ggf. einen oder mehrere Drahtmontagebereiche, auf denen Anschlußdrähte (6) befestigt werden.
24. Verfahren nach mindestens einem der Ansprüche 18 bis 23, bei dem das Umhüllmaterial (50) mittels Filmanguss von der Seite in die Kavität (501) eingespritzt wird.
25. Verfahren nach mindestens einem der Ansprüche 18 bis 24/ bei dem der Folienstreifen (200) mit den strukturierten elektrisch leitenden Schichten (203,204) vor dem Einlegen in die Spritzform (500) auf eine Hilfsfolie auflaminiert wird.
26. Verfahren nach Anspruch 25, bei dem die Hilfsfolie einen ähnlichen oder einen größeren thermischen Ausdehnungskoeffizienten aufweist als das Umhüllmaterial, derart, dass sie einer Verwolbung des Feldes aufgrund einer gegenüber dem Folienstreifen (200) stärkeren Schrumpfung des Umhüllmaterials (50) während dessen Aushärtung und/oder Abkühlung nach dem Umspritzen des Feldes (201) weitestgehend entgegenwirkt.
27. Verfahren nach mindestens einem der Ansprüche 18 bis 26, bei dem der Folienstreifen außerhalb der Felder (201) Bohrungen, Durchbrüche und/oder Schlitze (210) zur Verringerung von mechanischen Verspannungen aufgrund von un- terschiedlichen thermischen Ausdehnungen und/oder Materialschrumpfungen aufweist.
28. Verfahren nach mindestens einem der Ansprüche 18 bis 27, bei dem der Folienstreifen (200) aus einem Material be- steht, das einen ähnlichen thermischen Ausdehnungskoeffizienten aufweist, wie das Umhüllmaterial (50) .
29. Verfahren nach mindesten einem der Ansprüche 18 bis 28, bei dem eine bombierte Spritzform verwendet wird, in der das Feld (201) während des Einspritzens der Umhüllmasse
(50) in die Kavität (501) gesehen von der Seite der Halbleiterchips (1) konvex gekrümmt ist.
30. Verfahren nach mindestens einem der Ansprüche 18 bis 29, bei dem das Feld vor dem Schritt f) auf eine Folie aufgebracht wird.
1. Verfahren nach mindestens einem der Ansprüche 18 bis 30, bei dem beim Schritt f) mindestens eines der Verfahren Sägen, Lasertrennen und Wasserstrahlschneiden verwendet wird.
PCT/DE2003/002259 2002-07-31 2003-07-07 Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung Ceased WO2004017407A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004528349A JP2005535144A (ja) 2002-07-31 2003-07-07 表面実装可能な半導体素子及び該半導体素子の製造のための方法
EP03787632A EP1525619A1 (de) 2002-07-31 2003-07-07 Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
US11/052,712 US7199470B2 (en) 2002-07-31 2005-01-31 Surface-mountable semiconductor component and method for producing it
US11/731,911 US7488622B2 (en) 2002-07-31 2007-04-02 Method for producing a surface-mountable semiconductor component

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE10234978.9 2002-07-31
DE10234978A DE10234978A1 (de) 2002-07-31 2002-07-31 Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10244888.4 2002-09-26
DE10244888 2002-09-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/052,712 Continuation US7199470B2 (en) 2002-07-31 2005-01-31 Surface-mountable semiconductor component and method for producing it

Publications (1)

Publication Number Publication Date
WO2004017407A1 true WO2004017407A1 (de) 2004-02-26

Family

ID=31889088

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/002259 Ceased WO2004017407A1 (de) 2002-07-31 2003-07-07 Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung

Country Status (6)

Country Link
US (2) US7199470B2 (de)
EP (1) EP1525619A1 (de)
JP (1) JP2005535144A (de)
CN (1) CN1672260A (de)
TW (1) TWI227569B (de)
WO (1) WO2004017407A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
WO2015091385A1 (de) * 2013-12-16 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
US20220005760A1 (en) * 2019-06-27 2022-01-06 Texas Instruments Incorporated Semiconductor die with conversion coating

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3764160B2 (ja) * 2004-09-10 2006-04-05 三井金属鉱業株式会社 キャパシタ層形成材及びキャパシタ層形成材を用いて得られる内蔵キャパシタ回路を備えるプリント配線板。
DE102005055293A1 (de) * 2005-08-05 2007-02-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von Halbleiterchips und Dünnfilm-Halbleiterchip
US8044412B2 (en) 2006-01-20 2011-10-25 Taiwan Semiconductor Manufacturing Company, Ltd Package for a light emitting element
US8678271B2 (en) * 2007-06-26 2014-03-25 Globalfoundries Inc. Method for preventing void formation in a solder joint
TWI348230B (en) * 2007-08-08 2011-09-01 Huga Optotech Inc Semiconductor light-emitting device with high heat-dissipation efficiency and method of fabricating the same
TWI352438B (en) * 2007-08-31 2011-11-11 Huga Optotech Inc Semiconductor light-emitting device
KR101491138B1 (ko) * 2007-12-12 2015-02-09 엘지이노텍 주식회사 다층 기판 및 이를 구비한 발광 다이오드 모듈
DE102007061261A1 (de) * 2007-12-19 2009-07-02 Bayer Materialscience Ag Leuchtkörper mit LED-DIEs und deren Herstellung
DE102008011809A1 (de) * 2007-12-20 2009-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
TW200937667A (en) * 2008-02-20 2009-09-01 Advanced Optoelectronic Tech Package structure of chemical compound semiconductor device and fabricating method thereof
KR100969146B1 (ko) * 2009-02-18 2010-07-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
GB2472047B (en) 2009-07-22 2011-08-10 Novalia Ltd Packaging or mounting a component
US9508904B2 (en) * 2011-01-31 2016-11-29 Cree, Inc. Structures and substrates for mounting optical elements and methods and devices for providing the same background
US8710350B2 (en) * 2011-04-21 2014-04-29 Paul Shufflebotham Combination photovoltaic and wind power generation installation
US20150008950A1 (en) * 2011-12-31 2015-01-08 Roy E. Swart Manufacturing advanced test probes
CN103972355A (zh) * 2013-01-29 2014-08-06 台达电子工业股份有限公司 发光元件及其制作方法
CN104576631B (zh) * 2014-12-05 2020-03-17 复旦大学 光电检测集成芯片
DE102015114645B4 (de) 2015-09-02 2023-03-23 Infineon Technologies Ag Chipkarte, vorrichtung und verfahren

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
WO1997050132A1 (de) * 1996-06-26 1997-12-31 Siemens Aktiengesellschaft Lichtabstrahlendes halbleiterbauelement mit lumineszenzkonversionselement
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
WO1999018609A1 (en) * 1997-10-08 1999-04-15 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit package
US5994773A (en) * 1996-03-06 1999-11-30 Hirakawa; Tadashi Ball grid array semiconductor package
EP1056126A2 (de) * 1999-05-27 2000-11-29 Matsushita Electronics Corporation Elektronikbauteil, seine Herstellung und Herstellungsmaschine dafür
US20010013647A1 (en) * 1999-12-07 2001-08-16 Kao-Yu Hsu Flexible substrate based ball grid array (BGA) package

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4843280A (en) 1988-01-15 1989-06-27 Siemens Corporate Research & Support, Inc. A modular surface mount component for an electrical device or led's
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP3337467B2 (ja) 1994-03-18 2002-10-21 日立化成工業株式会社 半導体パッケージの製造法及び半導体パッケージ
JP3127195B2 (ja) * 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
US6365979B1 (en) * 1998-03-06 2002-04-02 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2000049382A (ja) 1998-07-27 2000-02-18 Matsushita Electron Corp 半導体発光装置及びその製造方法
US6174175B1 (en) 1999-04-29 2001-01-16 International Business Machines Corporation High density Z-axis connector
DE19964252A1 (de) 1999-12-30 2002-06-06 Osram Opto Semiconductors Gmbh Oberflächenmontierbares Bauelement für eine LED-Weißlichtquelle
DE10008203B4 (de) 2000-02-23 2008-02-07 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronischer Halbleiterbauelemente
JP2002009097A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置とその製造方法
JP2002064164A (ja) 2000-08-21 2002-02-28 New Japan Radio Co Ltd 半導体装置およびその製造方法
DE10041328B4 (de) 2000-08-23 2018-04-05 Osram Opto Semiconductors Gmbh Verpackungseinheit für Halbleiterchips
JP4492905B2 (ja) 2001-03-19 2010-06-30 本田技研工業株式会社 電動補助自転車

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162896A (en) * 1987-06-02 1992-11-10 Kabushiki Kaisha Toshiba IC package for high-speed semiconductor integrated circuit device
US5994773A (en) * 1996-03-06 1999-11-30 Hirakawa; Tadashi Ball grid array semiconductor package
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
WO1997050132A1 (de) * 1996-06-26 1997-12-31 Siemens Aktiengesellschaft Lichtabstrahlendes halbleiterbauelement mit lumineszenzkonversionselement
WO1999018609A1 (en) * 1997-10-08 1999-04-15 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit package
EP1056126A2 (de) * 1999-05-27 2000-11-29 Matsushita Electronics Corporation Elektronikbauteil, seine Herstellung und Herstellungsmaschine dafür
US20010013647A1 (en) * 1999-12-07 2001-08-16 Kao-Yu Hsu Flexible substrate based ball grid array (BGA) package

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872330B2 (en) 2006-08-04 2014-10-28 Osram Opto Semiconductors Gmbh Thin-film semiconductor component and component assembly
US9142720B2 (en) 2007-01-29 2015-09-22 Osram Opto Semiconductors Gmbh Thin-film light emitting diode chip and method for producing a thin-film light emitting diode chip
WO2015091385A1 (de) * 2013-12-16 2015-06-25 Osram Opto Semiconductors Gmbh Optoelektronisches halbleiterbauelement
US20220005760A1 (en) * 2019-06-27 2022-01-06 Texas Instruments Incorporated Semiconductor die with conversion coating

Also Published As

Publication number Publication date
US7488622B2 (en) 2009-02-10
TW200406071A (en) 2004-04-16
US20050212098A1 (en) 2005-09-29
EP1525619A1 (de) 2005-04-27
JP2005535144A (ja) 2005-11-17
US20070184629A1 (en) 2007-08-09
CN1672260A (zh) 2005-09-21
US7199470B2 (en) 2007-04-03
TWI227569B (en) 2005-02-01

Similar Documents

Publication Publication Date Title
WO2004017407A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
EP2583318B1 (de) Herstellung eines oberflächenmontierbaren optoelektronischen bauelements
EP1516372B1 (de) Oberflächenmontierbare lumineszenz- und/oder photo-diode und verfahren zu deren herstellung
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
DE19829197C2 (de) Strahlungsaussendendes und/oder -empfangendes Bauelement
DE10306557A1 (de) Verfahren zum Herstellen eines elektrischen Leiterrahmens, Verfahren zum Herstellen eines oberflächenmontierbaren Halbleiterbauelements und Leiterrahmenstreifen
WO2014060355A2 (de) Verfahren zur herstellung einer vielzahl von optoelektronischen halbleiterbauteilen
DE102009033287A1 (de) Leuchtdiode und Verfahren zur Herstellung einer Leuchtdiode
WO2004015769A1 (de) Verfahren zum herstellen eines elektrischen leiterrahmens, verfahren zum herstellen eines oberflächenmontierbaren halbleiterbauelements und leiterrahmenstreifen
EP1700349A1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes halbleiterbauelement und verfahren zu dessen herstellung
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE202004005228U1 (de) Strahlungsemittierendes und/oder strahlungsempfangendes Halbleiterbauelement
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010035490A1 (de) Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements
WO2018108823A1 (de) Strahlungsemittierende vorrichtung, pixelmodul, und verfahren zur herstellung einer strahlungsemittierenden vorrichtung
WO2021224015A1 (de) Optoelektronisches bauelment und verfahren zu dessen herstellung
DE10117890A1 (de) Verfahren zum Herstellen eines strahlungsempfangenden und/oder emittierenden Halbleiterbauelements und strahlungsempfangendes und/oder -emittierendes Halbleiterbauelement
DE102010054591B4 (de) Gehäuse und Verfahren zur Herstellung eines Gehäuses für ein optoelektronisches Bauelement
DE102020107409B4 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE10042839A1 (de) Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
DE10116510A1 (de) Ultradünnfilm-Kapselung
DE102016121510A1 (de) Leiterrahmen, optoelektronisches Bauelement mit einem Leiterrahmen und Verfahren zur Herstellung eines optoelektronischen Bauelements
DE102024110634A1 (de) Optoelektronisches halbleiterbauelement und verfahren zur herstellung zumindest eines optoelektronischen halbleiterbauelements

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003787632

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004528349

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11052712

Country of ref document: US

Ref document number: 20038184087

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2003787632

Country of ref document: EP