WO2004040616A2 - Feldeffekttransistor sowie verfahren zu seiner herstellung - Google Patents

Feldeffekttransistor sowie verfahren zu seiner herstellung Download PDF

Info

Publication number
WO2004040616A2
WO2004040616A2 PCT/DE2003/003673 DE0303673W WO2004040616A2 WO 2004040616 A2 WO2004040616 A2 WO 2004040616A2 DE 0303673 W DE0303673 W DE 0303673W WO 2004040616 A2 WO2004040616 A2 WO 2004040616A2
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor columns
semiconductor
metal layer
insulating layer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/DE2003/003673
Other languages
English (en)
French (fr)
Other versions
WO2004040616A3 (de
Inventor
Rolf KÖNENKAMP
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hahn Meitner Institut Berlin GmbH
Original Assignee
Hahn Meitner Institut Berlin GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hahn Meitner Institut Berlin GmbH filed Critical Hahn Meitner Institut Berlin GmbH
Priority to DE50312746T priority Critical patent/DE50312746D1/de
Priority to AT03785496T priority patent/ATE469443T1/de
Priority to JP2004547438A priority patent/JP2006505119A/ja
Priority to AU2003294616A priority patent/AU2003294616A1/en
Priority to US10/532,190 priority patent/US7659165B2/en
Priority to EP03785496A priority patent/EP1556910B1/de
Publication of WO2004040616A2 publication Critical patent/WO2004040616A2/de
Publication of WO2004040616A3 publication Critical patent/WO2004040616A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/122—Nanowire, nanosheet or nanotube semiconductor bodies oriented at angles to substrates, e.g. perpendicular to substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/026—Manufacture or treatment of FETs having insulated gates [IGFET] having laterally-coplanar source and drain regions, a gate at the sides of the bulk channel, and both horizontal and vertical current flow
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/43—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having one-dimensional [1D] charge carrier gas channels, e.g. quantum wire FETs or transistors having 1D quantum-confined channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies
    • H10D62/119—Nanowire, nanosheet or nanotube semiconductor bodies
    • H10D62/121—Nanowire, nanosheet or nanotube semiconductor bodies oriented parallel to substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor

Definitions

  • the invention relates to a field effect transistor in which there is at least one vertically oriented semiconductor column with a diameter in the nanometer range (nano-wire) between a source and a drain contact, which is surrounded by a gate contact in a ring while leaving an insulation distance, and a method for the same production.
  • Thin-film transistors are known in which semiconductor material is applied to flexible substrates in a planar arrangement. Mechanical stress on the substrates, however, easily leads to the detachment of the semiconductors from the substrate or to other damage and thus to a functional failure.
  • transistors on the nanometer scale by introducing ion trace channels into a film composite consisting of two plastic films and an intermediate metal layer, which are thus sensitized for subsequent etching.
  • Semiconductor material is introduced into the etched-out microholes by means of electrode deposition or chemical bath deposition. Subsequent metallization of the top and bottom of the film composite forms source and drain contacts.
  • the central metal layer serves as a gate contact.
  • the cylindrical, vertical arrangement of these transistors has the advantage that they are mechanically very robust because the film is bendable or stretchable.
  • the organic film material is also much softer than the inorganic semiconductor material. As a result, occurring bending, shear and pressure forces are almost completely absorbed by the film material, so that the transistor characteristic and other electrical parameters are largely constant under bending, flex and tensile forces.
  • microholes can be made down to 30 nm and filled with semiconductor material, transistors can also be produced on a nanometer scale without lithography and without mask technology.
  • the process Due to the type of deposition of the semiconductor material, the process produces polycrystalline semiconductor columns. The ratio of length to diameter of the semiconductor columns is also limited by the necessary crystal growth within the microholes. Overall, the process for producing the transistors is still too complex since the ion bombardment has so far only been possible in selected scientific institutions.
  • the invention is based on the object of specifying a field effect transistor of the type mentioned at the outset, which can also be produced using monocrystalline semiconductor columns, it being intended to do without ion irradiation. For this purpose, a suitable simple, industrially applicable process for its production is to be demonstrated.
  • the semiconductor columns are embedded in a first and a second insulating layer, between which there is a metal layer that leads outward as a gate contact.
  • the ends of the metal layer which pass upwards through the second insulating layer are partly converted into an insulator or partly removed and filled up with an insulating material.
  • Such a transistor can be manufactured using the following process steps: free-standing semiconductor columns are grown vertically on a conductive substrate,
  • a first insulating layer is applied to the semiconductor columns
  • the resulting layer body is etched so far that the portion of the first metal layer covering the semiconductor columns is removed again,
  • a third insulating layer is applied to the layered body, whereupon the layered body is again etched flat, or the ends of the metal layer passing through to the surface of the layered body are converted into an insulator by oxidation or nitridation, and a second metal layer is finally applied to the layered body.
  • the structure of the field effect transistor allows an extremely high packing density and extremely small dimensions without the need for lithographic methods.
  • the substrates used can be firm or flexible.
  • FIG. 1 shows the first method step for producing a field effect transistor according to the invention - growing the free-standing semiconductor columns on a metallically conductive substrate
  • FIG. 3 shows the third and fourth method step - application of a first metal layer and a second insulating layer
  • Fig. 6 shows the seventh method step - applying a second metal layer, finished structure of the transistor in cross section
  • FIG. 7 shows a cross section of a transistor array that can be produced using the method.
  • a disordered process can be used, as is known from the electrochemical growth of ZnO columns from IM.
  • ZnO could also be applied by evaporating Zn or ZuO, see 121.
  • a substrate can also be prepared in such a way that nucleation nuclei are formed in an orderly or disordered manner, at which column growth begins. Examples of disordered nucleation nuclei are Ni dots for the growth of ZnO columns 121 or Ni dots for the vertical growth of C60 nanotubes use, see 131, Fig. d.
  • Ordered nucleation nuclei can be generated by lithographic methods, see 13 / or by non-lithographic ones, for example by dislocation steps on misaligned crystal surfaces. In the case of non-lithographically generated nucleation nuclei, the size restrictions imposed by the lithography largely disappear. The column growth is only determined by the size of the nucleation seed. Semiconductor columns can also be produced in etched ion trace channels from polymer films. If the film material is subsequently removed, free-standing semiconductor columns are also created, see IAI.
  • the semiconductor columns (nanofibers / nanotubes) grown on substrates have so far mainly gained importance for the construction of components for electron field emission, luminescent diodes and solar cells with an extremely thin absorber layer.
  • materials such as GaP, see / 5 /, InAs, InP, CdTe and others can also be used.
  • an insulating layer 3 is applied, as shown in FIG. 2.
  • the application can be by spin coating a polymer or by evaporation, CVD (Chemical Vapor Deposition) or other known methods for producing an insulating layer, such as an oxide or nitride.
  • the insulating layer 3 also covers the side surfaces of the semiconductor columns 1.
  • a first conductive metal layer 4, which later forms the gate contact of the transistor, is applied to the insulating layer 3 by sputtering, evaporation, CVD or a similar method.
  • a further insulating layer 5 is then applied (FIG. 3) and the upper part of the resulting laminate is face-etched (FIG. 4). This can be done by a horizontal ion beam (ion beam etching) or by plasma or chemical or electrochemical etching processes, as are well known from semiconductor technology. Then the ends of the metal layer 4 which pass upward from the layer sequence are insulated (FIG. 5).
  • the metal emerging on the surface can be converted into an insulator 6 by chemical oxidation or nitridation.
  • a second metal layer 7 is applied (FIG. 6). This metal layer is in electrical contact with the semiconductor column and later acts as a source or drain contact.
  • a channel 8 is formed on the outside of the semiconductor column 2, which, if the semiconductor column 2 is thin enough, can also extend over the entire thickness of the column.
  • the gate contact surrounds the semiconductor columns 2 in a ring-shaped manner and is therefore coherent overall. All contacts (source, drain, gate) can be controlled as an array or subdivided using lithographic methods. Such arrays can be used in particular in circuits or displays. In the case of displays, a few hundred transistors are combined to form an optical pixel.
  • the method enables the production of transistors with semiconductor columns in the order of 10 to 500 nm in diameter.
  • the heights of the semiconductor columns are in the same range. With very small diameters, the transistor can be operated in the quantum regime.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Thin Film Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

Es ist bereits ein Feldeffekttransistor vorgeschlagen worden, bei dem sich zwischen einem Source- und einem Drainkontakt mindestens eine vertikal ausgerichtete Halbleitersäule mit einem Durchmesser im Nanometerbereich befindet, die unter Belassung eines Isolationsabstandes ringförmig von einem Gatekontakt umgeben ist. Vorgeschlagen wird ein vereinfachtes Herstellungsverfahren. Der so hergestellte Transistor ist so aufgebaut, dass die Halbleitersäulen (2) in eine erste und eine zweite Isolierschicht (3, 5) eingebettet sind, zwischen denen sich eine als Gatekontakt nach aussen geführte Metallschicht (4) befindet, deren nach oben durch die zweite Isolierschicht (5) hindurchtretenden Enden teilweise in einen Isolator (6) umgewandelt oder teilweise entfernt und durch ein Isoliermaterial aufgefüllt sind.

Description

Feldeffekttransistor sowie Verfahren zu seiner Herstellung
Beschreibung
Die Erfindung betrifft einen Feldeffekttransistor, bei dem sich zwischen einem Source- und einem Drainkontakt mindestens eine vertikal ausgerichtete Halbleitersäule mit einem Durchmesser im Nanometerbereich (Nano-wire) befindet, die unter Belassung eines Isolationsabstandes ringförmig von einem Gatekontakt umgeben ist, sowie ein Verfahren zu seiner Herstellung.
Bekannt sind Dünnschichttransistoren, bei denen Halbleitermaterial in planarer Anordnung auf flexible Substrate aufgebracht wird. Durch mechanische Beanspruchung der Substrate kommt es jedoch leicht zum Ablösen der Halbleiter von dem Substrat oder zu anderen Beschädigungen und damit zum Funktionsausfall.
Es ist bereits vorgeschlagen worden, Transistoren im Nanometermaßstab herzustellen, indem in einen aus zwei Kunststofffolien und zwischenliegender Metallschicht bestehenden Folienverbund mittels lonenbeschuss lonenspurkanäle eingebracht werden, die so für eine nachfolgende Ätzung sensitiviert werden. In die herausgeätzten Mikrolöcher wird mittels Elektrodeposition oder chemischer Badabscheidung Halbleitermaterial eingebracht. Durch anschließendes Metallisieren der Ober- und Unterseite des Folienverbundes werden Source- und Drainkontakte gebildet. Die mittige Metallschicht dient als Gatekontakt.
Die zylindrische, vertikale Anordnung dieser Transistoren hat den Vorteil, dass sie mechanisch sehr robust sind, da die Folie biegbar oder dehnbar ist. Das organische Folienmaterial ist zudem wesentlich weicher als das anorganische Halbleitermaterial. Dadurch werden auftretende Biege-, Scher- und Druckkräfte fast vollständig vom Folienmaterial aufgenommen, so dass die Transistorkennlinie und andere elektrische Parameter weitgehend konstant unter Biege-, Flex- und Zugkräften sind.
Da die Mikrolöcher bis hinunter zu 30 nm hergestellt und mit Halbleitermaterial aufgefüllt werden können, lassen sich Transistoren im Nanometer-Maßstab auch ohne Lithographie und ohne Maskentechnik herstellen.
Durch die Art der Abscheidung des Halbleitermaterials bedingt entstehen bei dem Verfahren polykristalline Halbleitersäulen. Auch das Verhältnis von Länge zu Durchmesser der Halbleitersäulen ist durch das nötige Kristallwachstum innerhalb der Mikrolöcher beschränkt. Insgesamt ist das Verfahren zur Herstellung der Transistoren noch zu aufwendig, da der lonenbeschuss bisher nur in ausgewählten wissenschaftlichen Einrichtungen vorgenommen werden kann.
Der Erfindung liegt die Aufgabe zugrunde, einen Feldeffekttransistor der eingangs genannten Art anzugeben, der auch mit monokristallinen Halbleitersäulen herstellbar ist, wobei ohne lonenbestrahlung ausgekommen werden soll. Hierzu soll ein geeignetes einfaches, industriell anwendbares Verfahren zu seiner Herstellung aufgezeigt werden.
Erfindungsgemäß wird die Aufgabe dadurch gelöst durch die Merkmale der Ansprüche 1 und 2. Zweckmäßige Ausgestaltungen sind Gegenstand der Unteransprüche.
Danach sind die Halbleitersäulen in eine erste und eine zweite Isolierschicht eingebettet, zwischen denen sich eine als Gatekontakt nach außen geführte Metallschicht befindet. Die nach oben durch die zweite Isolierschicht hindurchtretenden Enden der Metallschicht sind teilweise in einen Isolator umgewandelt oder teilweise entfernt und durch ein Isoliermaterial aufgefüllt.
Ein solcher Transistor kann mit folgenden Verfahrensschritten hergestellt werden: - auf ein leitfähiges Substrat werden freistehende Halbleitersäulen vertikal aufgewachsen,
- auf die Halbleitersäulen wird eine erste Isolierschicht aufgebracht,
- auf die anschließend eine erste leitende Metallschicht und eine zweite Isolierschicht aufgebracht wird,
- der entstehende Schichtkörper wird so weit plangeätzt, dass der die Halbleitersäulen bedeckende Anteil der ersten Metallschicht wieder entfernt wird,
- die Enden der zur Oberfläche des Schichtkörpers hindurchtretenden Metallschicht werden metallspezifisch zurückgeätzt und auf den
Schichtkörper wird eine dritte Isolierschicht aufgebracht, worauf der Schichtkörper erneut plangeätzt wird, oder die Enden der zur Oberfläche des Schichtkörpers hindurchtretenden Metallschicht werden durch Oxidation oder Nitridierung in einen Isolator umgewandelt, und auf den Schichtkörper wird abschließend eine zweite Metallschicht aufgebracht.
Der Transistor weist gegenüber bisherigen vertikalen Nanotransistoren folgende Vorteile auf:
- Die Struktur des Feldeffekttransistors erlaubt eine extrem hohe Packungsdichte und extrem kleine Abmessungen ohne dass lithographische Methoden angewendet werden müssten. - Dieverwendeten Substrate können fest oder flexibel sein.
- Zur Herstellung sind nicht unbedingt lonenstrahlen notwendig.
- Das Verfahren erlaubt es nunmehr auch, die Halbleitersäulen monokristallin wachsen zu lassen. Transistoren auf der Grundlage monokristalliner Halbleiter weisen höhere Schaltgeschwindigkeiten auf als solche mit polykristallinen Halbleitern. Die Erfindung wird im folgenden anhand von Ausführungs-beispielen näher erläutert. In den dazugehörigen Zeichnungen zeigen
Fig. 1 den ersten Verfahrensschritt zur Herstellung eines erfindungsgemäßen Feldeffekttransistors - Aufwachsen der freistehenden Halbleitersäulen auf einem metallisch leitenden Substrat,
Fig. 2 den zweiten Verfahrensschritt - Aufbringen einer ersten Isolierschicht,
Fig. 3 den dritten und vierten Verfahrensschritt - Aufbringen einer ersten Metallschicht und einer zweiten Isolierschicht,
Fig. 4 den fünften Verfahrensschritt - Planätzen,
Fig. 5 den sechsten Verfahrensschritt - Isolieren der nach oben durchragenden Enden der Metallschicht,
Fig. 6 den siebenten Verfahrensschritt - Aufbringen einer zweiten Metallschicht, fertige Struktur des Transistors im Querschnitt
Fig. 7 ein mit dem Verfahren herstellbares Transistorarray im Querschnitt.
Wie Fig. 1 zeigt, werden auf ein leitendes Substrat 1 , das flexibel oder fest sein kann, zunächst vertikal freistehende Halbleitersäulen 2 aufgewachsen. Hierzu kann ein ungeordneter Prozess genutzt werden, wie er etwa von dem elektrochemischen Wachstum von ZnO-Säulen aus IM bekannt ist. Alternativ dazu könnte auch ZnO durch Verdampfen von Zn oder ZuO aufgebracht werden, siehe 121. Man kann aber auch ein Substrat so vorpräparieren, dass in geordneter oder ungeordneter Weise Nukleationskeime entstehen, an denen das Säulenwachstum beginnt. Als ungeordnete Nukleationskeime lassen sich z.B. Ni-dots für das Wachstum von ZnO-Säulen 121 oder Ni-dots für das vertikale Wachstum von C60-Nanoröhren nutzen, siehe 131, Fig. d. Geordnete Nukleationskeime können durch lithographische Methoden erzeugt werden, siehe 13/ oder durch nichtlithographische, zum Beispiel durch Versetzungsstufen an fehlausgerichteten Kristallflächen. Im Fall von nichtlithographisch erzeugten Nukleationskeimen entfallen weitgehend die durch die Lithographie gegebenen Größenbeschränkungen. Das Säulenwachstum ist nur durch die Größe des Nukleationskeimes vorgegeben. Halbleitersäulen können aber auch in geätzten lonenspurkanälen von Polymerfilmen hergestellt werden. Wenn anschließend das Folienmaterial entfernt wird, entstehen ebenfalls freistehende Halbleitersäulen, siehe IAI.
Die auf Substraten gewachsenen Halbleitersäulen (Nanofibers/Nanotubes) haben bisher hauptsächlich Bedeutung erlangt für den Aufbau von Bauelementen zur Elektronenfeldemission, Lumineszenzdioden und Solarzellen mit extrem dünner Absorberschicht.
Neben den vorgenannten Materialien für die Halbleitersäulen kommen auch Materialien wie GaP, siehe /5/, InAs, InP, CdTe und andere in Frage.
Nach dem Aufwachsen der Halbleitersäulen 2 wird eine Isolierschicht 3 aufgebracht, wie in Fig. 2 gezeigt ist. Das Aufbringen kann durch Spin-Coaten eines Polymers oder durch Verdampfen, CVD (Chemical Vapor Deposition) oder andere bekannte Verfahren zum Erzeugen einer Isolierschicht, wie etwa einem Oxid oder Nitrid, erfolgen.
Die Isolierschicht 3 bedeckt auch die Seitenflächen der Halbleitersäulen 1. Auf die Isolierschicht 3 wird durch Sputtern, Verdampfen, CVD oder ein ähnliches Verfahren eine erste leitende Metallschicht 4 aufgebracht, die später den Gatekontakt des Transistors bildet. Anschließend wird eine weitere Isolierschicht 5 aufgetragen (Fig. 3) und der obere Teil des so entstandenen Schichtkörpers plangeätzt (Fig. 4). Dies kann durch einen horizontalen lonenstrahl erfolgen (lonenstrahlätzen) oder durch Plasma- oder chemische bzw. elektrochemische Ätzverfahren, wie sie aus der Halbleitertechnologie hinreichend bekannt sind. Anschließend werden die aus der Schichtfolge nach oben durchtretenden Enden der Metallschicht 4 isoliert (Fig. 5). Das kann erfolgen, indem in einem metallspezifischen Ätzschritt das an die Oberfläche tretende Metall zurückgeätzt wird und eine weitere Isolierschicht aufgebracht wird, die darauf wieder planarisiert wird. Alternativ dazu kann, wie in Fig. 5 angedeutet ist, das an die Oberfläche tretende Metall durch eine chemische Oxidation oder Nitridierung in einen Isolator 6 umgewandelt werden. Abschließend wird eine zweite Metallschicht 7 aufgebracht (Fig. 6). Diese Metallschicht ist in elektrischem Kontakt mit der Halbleitersäule und wirkt später als Source- oder Drainkontakt.
Im Bereich des mittleren Kontaktes, der als Gatekontakt wirkt, entsteht auf der Außenseite der Halbleitersäule 2 ein Channel 8, der sich, wenn die Halbleitersäule 2 dünn genug ist, auch über die gesamte Dicke der Säule erstrecken kann.
In Fig. 7 ist ein Transistor-Array dargestellt. Der Gatekontakt umgibt die Halbleitersäulen 2 jeweils ringförmig und ist somit im ganzen zusammenhängend. Alle Kontakte (Source, Drain, Gate) können als Array angesteuert werden oder mittels lithographischer Methoden unterteilt werden. Derartige Arrays lassen sich insbesondere in Schaltkreisen oder Displays verwenden. Bei Displays werden einige Hundert Transistoren zu einem optischen Pixel zusammengefasst.
Mit dem Verfahren ist die Herstellung von Transistoren mit Halbleitersäulen in der Größenordnung von 10 bis 500 nm Durchmesser möglich. Die Höhen der Halbleitersäulen liegen in demselben Bereich. Bei sehr kleinen Durchmessern kann der Transistor im Quantenregime betrieben werden. Liste der zitierten Literaturstellen
IM Thin Film Deposition on Free-standing ZnO Columns, Könenkamp et al., 5 Appl. Phys. Lett. 77, No 16 (16. October 2000), 2275-2277
121 Seung Chu Lyu et al., Low Temperature Growth of Zno Nano-wire Array Using Vapour Deposition Method, Chemistry of Materials to be published
10 131 Teo et al., NanotechConference, Santiago de Compostela, September 9-13, 2002-10-09
/AI Engelhardt, Könenkamp, Electrodeposition of Compound Semiconductors in Polymer Channels of 100nm Diameter, J. Appl. Phys., 90, No 8 (15. October 2002), 15 4287-4289
/5/ Gudiksen/Lieber, Diameter-Selective Semiconductor Nanowires, J. Am. Chem. Soc. 122 (2000), 8801-8802
20
Liste der verwendeten Bezugszeichen
1 Substrat
2 Halbleitersäule
3 Isolierschicht
4 Metallschicht
5 Isolierschicht
6 Isolator
7 Metallschicht
8 Channel

Claims

Patentansprüche
1. Feldeffekttransistor, bei dem sich zwischen einem Source- und einem Drainkontakt (1, 7) mindestens eine vertikal ausgerichtete Halbleitersäule (2) mit einem Durchmesser im Nanometerbereich befindet, die unter Belassung eines Isolationsabstandes ringförmig von einem Gatekontakt umgeben ist, dadurch gekennzeichnet, dass die Halbleitersäulen (2) in eine erste und eine zweite Isolierschicht (3, 5) eingebettet sind, zwischen denen sich eine als Gatekontakt nach außen geführte Metallschicht (4) befindet, deren nach oben durch die zweite Isolierschicht (5) hindurchtretenden Enden teilweise in einen Isolator (6) umgewandelt oder teilweise entfernt und durch ein Isoliermaterial aufgefüllt sind.
2. Verfahren zur Herstellung eines Feldeffekttransistors, bei dem sich zwischen einem Source- und einem Drainkontakt mindestens eine vertikal ausgerichtete Halbleitersäule mit einem Durchmesser im Nanometerbereich befindet, die unter Belassung eines Isolationsabstandes ringförmig von einem Gatekontakt umgeben ist, dadurch gekennzeichnet, dass
- auf ein leitfähiges Substrat freistehende Halbleitersäulen vertikal aufgewachsen werden,
- auf die Halbleitersäulen eine erste Isolierschicht aufgebracht wird, - auf die anschließend eine erste leitende Metallschicht und eine zweite Isolierschicht aufgebracht wird,
- der entstehende Schichtkörper so weit plangeätzt wird, dass der die Halbleitersäulen bedeckende Anteil der ersten Metallschicht wieder entfernt wird, - die Enden der zur Oberfläche des Schichtkörpers hindurchtretenden Metallschicht metallspezifisch zurückgeätzt werden und auf den Schichtkörper eine dritte Isolierschicht aufgebracht wird, worauf der
Schichtkörper erneut plangeätzt wird, oder die Enden der zur Oberfläche des Schichtkörpers hindurchtretenden
Metallschicht durch Oxidation oder Nitridierung in einen Isolator umgewandelt werden, und auf den Schichtkörper abschließend eine zweite Metallschicht aufgebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Schichtkörper oder einzelne Schichten mittels einer lithographischen Methode in einzelne Arrays unterteilt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen elektrochemisch erfolgt.
5. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen durch Sputtern erfolgt.
6. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen durch ein CVD-Verfahren erfolgt.
7. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen durch Verdampfen erfolgt.
8. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen auf Nukleationskeimen erfolgt.
9. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass das Aufwachsen der Halbleitersäulen in lonenspurkanälen einer Polymerfolie erfolgt, die anschließend wieder entfernt wird.
PCT/DE2003/003673 2002-10-29 2003-10-29 Feldeffekttransistor sowie verfahren zu seiner herstellung Ceased WO2004040616A2 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE50312746T DE50312746D1 (de) 2002-10-29 2003-10-29 Verfahren zur herstellung eines feldeffekttransistors
AT03785496T ATE469443T1 (de) 2002-10-29 2003-10-29 Verfahren zur herstellung eines feldeffekttransistors
JP2004547438A JP2006505119A (ja) 2002-10-29 2003-10-29 電界効果トランジスタおよび該電界効果トランジスタの製造方法
AU2003294616A AU2003294616A1 (en) 2002-10-29 2003-10-29 Field effect transistor and method for production thereof
US10/532,190 US7659165B2 (en) 2002-10-29 2003-10-29 Method of fabricating a field effect transistor
EP03785496A EP1556910B1 (de) 2002-10-29 2003-10-29 Verfahren zur herstellung eines feldeffekttransistors

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10250984A DE10250984A1 (de) 2002-10-29 2002-10-29 Feldeffekttransistor sowie Verfahren zu seiner Herstellung
DE10250984.0 2002-10-29

Publications (2)

Publication Number Publication Date
WO2004040616A2 true WO2004040616A2 (de) 2004-05-13
WO2004040616A3 WO2004040616A3 (de) 2004-07-22

Family

ID=32115093

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/003673 Ceased WO2004040616A2 (de) 2002-10-29 2003-10-29 Feldeffekttransistor sowie verfahren zu seiner herstellung

Country Status (9)

Country Link
US (1) US7659165B2 (de)
EP (1) EP1556910B1 (de)
JP (1) JP2006505119A (de)
KR (1) KR20050056259A (de)
CN (1) CN100466290C (de)
AT (1) ATE469443T1 (de)
AU (1) AU2003294616A1 (de)
DE (2) DE10250984A1 (de)
WO (1) WO2004040616A2 (de)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005076382A1 (en) * 2004-01-29 2005-08-18 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
WO2005124888A1 (en) * 2004-06-08 2005-12-29 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7233071B2 (en) 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
CN100403550C (zh) * 2005-08-05 2008-07-16 西安电子科技大学 垂直型宽禁带半导体器件结构及制作方法
WO2008036371A3 (en) * 2006-09-20 2008-11-20 Micron Technology Inc Reduced leakage dram memory cells with vertically oriented nanorods and manufacturing methods thereof
US7466069B2 (en) 2002-10-29 2008-12-16 President And Fellows Of Harvard College Carbon nanotube device fabrication
FR2923651A1 (fr) * 2007-11-13 2009-05-15 Commissariat Energie Atomique Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.
US7691720B2 (en) 2004-01-29 2010-04-06 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7820502B2 (en) 2004-02-12 2010-10-26 International Business Machines Corporation Methods of fabricating vertical carbon nanotube field effect transistors for arrangement in arrays and field effect transistors and arrays formed thereby
US8092697B2 (en) 2005-04-06 2012-01-10 President And Fellows Of Harvard College Molecular characterization with carbon nanotube control

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060109956A (ko) * 2003-12-23 2006-10-23 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 이종접합을 포함하는 반도체 장치
GB0413310D0 (en) 2004-06-15 2004-07-14 Koninkl Philips Electronics Nv Nanowire semiconductor device
EP2013611A2 (de) * 2006-03-15 2009-01-14 The President and Fellows of Harvard College Nanobioelektronische anwendungen
CA2655340C (en) 2006-06-12 2016-10-25 President And Fellows Of Harvard College Nanosensors and related technologies
EP2095100B1 (de) 2006-11-22 2016-09-21 President and Fellows of Harvard College Verfahren zum Betreiben eines Nanodraht-Feldeffekttransistorsensors
CN101675502A (zh) * 2007-04-19 2010-03-17 Nxp股份有限公司 包括纳米线的非易失性存储器单元及其制造方法
KR101018294B1 (ko) * 2008-09-19 2011-03-04 한국과학기술원 수직형 트랜지스터 소자
WO2010099216A2 (en) * 2009-02-25 2010-09-02 California Institute Of Technology Methods for fabrication of high aspect ratio micropillars and nanopillars
EP2446467A4 (de) * 2009-06-26 2014-07-02 California Inst Of Techn Verfahren zur herstellung passivierter silicium-nanodrähte und auf diese weise gewonnene vorrichtungen
US9297796B2 (en) 2009-09-24 2016-03-29 President And Fellows Of Harvard College Bent nanowires and related probing of species
US8809093B2 (en) * 2009-11-19 2014-08-19 California Institute Of Technology Methods for fabricating self-aligning semicondutor heterostructures using silicon nanowires
US9018684B2 (en) 2009-11-23 2015-04-28 California Institute Of Technology Chemical sensing and/or measuring devices and methods
CN102082178B (zh) * 2009-11-30 2012-05-23 华映视讯（吴江）有限公司 垂直式薄膜晶体管及其制造方法及显示装置及其制造方法
FR2962595B1 (fr) * 2010-07-06 2015-08-07 Commissariat Energie Atomique Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables
CN102097477B (zh) * 2010-12-15 2012-10-17 复旦大学 带栅极的mis及mim器件
WO2012170630A2 (en) 2011-06-10 2012-12-13 President And Fellows Of Harvard College Nanoscale wires, nanoscale wire fet devices, and nanotube-electronic hybrid devices for sensing and other applications
CN104157686B (zh) * 2014-08-11 2017-02-15 北京大学 一种环栅场效应晶体管及其制备方法
CN104882487B (zh) 2015-05-15 2017-12-08 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN113299761A (zh) * 2021-05-12 2021-08-24 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法、显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2222306B (en) 1988-08-23 1992-08-12 Plessey Co Plc Field effect transistor devices
JP3375117B2 (ja) * 1997-06-11 2003-02-10 シャープ株式会社 半導体装置及びその製造方法、及び液晶表示装置
FR2775280B1 (fr) * 1998-02-23 2000-04-14 Saint Gobain Vitrage Procede de gravure d'une couche conductrice
DE19846063A1 (de) 1998-10-07 2000-04-20 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung eines Double-Gate MOSFETs
KR100360476B1 (ko) * 2000-06-27 2002-11-08 삼성전자 주식회사 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법
DE10036897C1 (de) 2000-07-28 2002-01-03 Infineon Technologies Ag Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
AU2002322942A1 (en) * 2001-08-29 2003-03-10 D-Wave Systems, Inc. Trilayer heterostructure josephson junctions
US6515325B1 (en) * 2002-03-06 2003-02-04 Micron Technology, Inc. Nanotube semiconductor devices and methods for making the same
JP4290953B2 (ja) * 2002-09-26 2009-07-08 奇美電子股▲ふん▼有限公司 画像表示装置、有機ｅｌ素子および画像表示装置の製造方法
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
ENGELHARDT; KÖNENKAMP: "Electrodeposition of Compound Semiconductors in Polymer Channels of 100nm Diameter", J. APPL. PHYS., vol. 90, no. 8, 15 October 2002 (2002-10-15), pages 4287 - 4289, XP012054366, DOI: doi:10.1063/1.1403668
GUDIKSEN/LIEBER: "Diameter-Selective Semiconductor Nanowires", J. AM. CHEM. SOC., vol. 122, 2000, pages 8801 - 8802
KÖNENKAMP ET AL.: "Thin Film Deposition on Free-standing ZnO Columns", APPL. PHYS. LETT., vol. 77, no. 16, 16 October 2000 (2000-10-16), pages 2275 - 2277, XP012026407, DOI: doi:10.1063/1.1319187
SEUNG CHU LYU ET AL.: "Low Temperature Growth of Zno Nano-wire Array Using Vapour Deposition Method", CHEMISTRY OF MATERIALS
TEO ET AL., NANOTECHCONFERENCE, SANTIAGO DE COMPOSTELA, 9 September 2002 (2002-09-09)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7969079B2 (en) 2002-10-29 2011-06-28 President And Fellows Of Harvard College Carbon nanotube device fabrication
US7466069B2 (en) 2002-10-29 2008-12-16 President And Fellows Of Harvard College Carbon nanotube device fabrication
US7253434B2 (en) 2002-10-29 2007-08-07 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US7374793B2 (en) 2003-12-11 2008-05-20 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7038299B2 (en) 2003-12-11 2006-05-02 International Business Machines Corporation Selective synthesis of semiconducting carbon nanotubes
US7851064B2 (en) 2003-12-11 2010-12-14 International Business Machines Corporation Methods and structures for promoting stable synthesis of carbon nanotubes
US7211844B2 (en) 2004-01-29 2007-05-01 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
WO2005076382A1 (en) * 2004-01-29 2005-08-18 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7329567B2 (en) 2004-01-29 2008-02-12 International Business Machines Corporation Vertical field effect transistors incorporating semiconducting nanotubes grown in a spacer-defined passage
US7691720B2 (en) 2004-01-29 2010-04-06 International Business Machines Corporation Vertical nanotube semiconductor device structures and methods of forming the same
US7829883B2 (en) 2004-02-12 2010-11-09 International Business Machines Corporation Vertical carbon nanotube field effect transistors and arrays
US7820502B2 (en) 2004-02-12 2010-10-26 International Business Machines Corporation Methods of fabricating vertical carbon nanotube field effect transistors for arrangement in arrays and field effect transistors and arrays formed thereby
WO2005124888A1 (en) * 2004-06-08 2005-12-29 President And Fellows Of Harvard College Suspended carbon nanotube field effect transistor
US7109546B2 (en) 2004-06-29 2006-09-19 International Business Machines Corporation Horizontal memory gain cells
US7233071B2 (en) 2004-10-04 2007-06-19 International Business Machines Corporation Low-k dielectric layer based upon carbon nanostructures
US8092697B2 (en) 2005-04-06 2012-01-10 President And Fellows Of Harvard College Molecular characterization with carbon nanotube control
CN100403550C (zh) * 2005-08-05 2008-07-16 西安电子科技大学 垂直型宽禁带半导体器件结构及制作方法
WO2008036371A3 (en) * 2006-09-20 2008-11-20 Micron Technology Inc Reduced leakage dram memory cells with vertically oriented nanorods and manufacturing methods thereof
US8643087B2 (en) 2006-09-20 2014-02-04 Micron Technology, Inc. Reduced leakage memory cells
FR2923651A1 (fr) * 2007-11-13 2009-05-15 Commissariat Energie Atomique Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.

Also Published As

Publication number Publication date
DE10250984A1 (de) 2004-05-19
AU2003294616A8 (en) 2004-05-25
WO2004040616A3 (de) 2004-07-22
CN100466290C (zh) 2009-03-04
US20060118975A1 (en) 2006-06-08
DE50312746D1 (de) 2010-07-08
ATE469443T1 (de) 2010-06-15
EP1556910A2 (de) 2005-07-27
US7659165B2 (en) 2010-02-09
AU2003294616A1 (en) 2004-05-25
EP1556910B1 (de) 2010-05-26
CN1708864A (zh) 2005-12-14
JP2006505119A (ja) 2006-02-09
KR20050056259A (ko) 2005-06-14

Similar Documents

Publication Publication Date Title
EP1556910B1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE4202154C2 (de) Elektronikbauelemente mit halbleitendem polykristallinem Diamanten, bei denen eine isolierende Diamantschicht verwendet wird und Verfahren zu deren Herstellung
DE10250868B4 (de) Vertikal integrierter Feldeffekttransistor, Feldeffekttransistor-Anordnung und Verfahren zum Herstellen eines vertikal integrierten Feldeffekttransistors
DE10344814B3 (de) Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
DE112016000050B4 (de) Verfahren zur Herstellung eines Splitgate-Leistungsbauelements
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE10306076B4 (de) Quantenpunkt aus elektrisch leitendem Kohlenstoff, Verfahren zur Herstellung und Anwendung
DE112011103470T5 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112017002586T5 (de) Siliciumcarbid epitaxial-substrat und siliciumcarbid halbleiterbauteil
DE4428195C1 (de) Verfahren zur Herstellung eines Siliziumkondensators
DE3340584C2 (de)
DE4313042C2 (de) Diamantschichten mit hitzebeständigen Ohmschen Elektroden und Herstellungsverfahren dafür
DE4244115C2 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE19540665C2 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
WO2003026034A1 (de) Transistoranordnung und verfahren zu deren herstellung
EP1181723B1 (de) Doppel-gate-mosfet-transistor und verfahren zu seiner herstellung
EP0657930A2 (de) Integrierte Schaltungsstruktur mit mindestens einem CMOS-NAND-Gatter und Verfahren zu deren Herstellung
WO2011051500A1 (de) Verfahren zur herstellung von halbleiterscheiben für die integration von silizium-bauelementen mit hemts sowie eine entsprechende halbleiterschichtanordnung
WO2020221525A1 (de) Verfahren zur herstellung eines 2d-materials, 2d-material und dessen anwendungen
EP0396802A1 (de) Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE102005035699B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
WO2005022647A1 (de) Vertikaler nano-transistor, verfahren zu seiner herstellung und speicheranordnung
DE3743774A1 (de) Stapelbare halbleiterbauelemente
DE2511487A1 (de) Feldeffekt-transistor mit ungesaettigten eigenschaften

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006118975

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10532190

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057006923

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2004547438

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 20038A24198

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2003785496

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057006923

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003785496

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10532190

Country of ref document: US