WO2004040650A1 - Soiウエーハ及びsoiウエーハの製造方法 - Google Patents

Soiウエーハ及びsoiウエーハの製造方法 Download PDF

Info

Publication number
WO2004040650A1
WO2004040650A1 PCT/JP2003/013645 JP0313645W WO2004040650A1 WO 2004040650 A1 WO2004040650 A1 WO 2004040650A1 JP 0313645 W JP0313645 W JP 0313645W WO 2004040650 A1 WO2004040650 A1 WO 2004040650A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
region
soi
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/013645
Other languages
English (en)
French (fr)
Inventor
Masahiro Sakurada
Nobuaki Mitamura
Izumi Fusegawa
Tomohiko Ohta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to EP03758888A priority Critical patent/EP1557883A4/en
Priority to US10/500,580 priority patent/US7129123B2/en
Publication of WO2004040650A1 publication Critical patent/WO2004040650A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/20Doping by irradiation with electromagnetic waves or by particle radiation
    • C30B31/22Doping by irradiation with electromagnetic waves or by particle radiation by ion-implantation
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19Preparing inhomogeneous wafers
    • H10P90/1904Preparing vertically inhomogeneous wafers
    • H10P90/1906Preparing SOI wafers
    • H10P90/1914Preparing SOI wafers using bonding
    • H10P90/1916Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/181Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to an SOI wafer and, more particularly, has extremely high electrical reliability even when the silicon active layer is formed thin.
  • the present invention relates to a SOI wafer and a method of manufacturing the SOI wafer.
  • SOI wafers having a silicon active layer (SOI layer) formed on a supporting substrate have been widely used as device substrates. Such a so
  • an I-type wafer for example, a bonding method of bonding two silicon wafers via an oxide film is known.
  • the ion implantation delamination method which is one of the bonding methods, an oxide film (insulating layer) is formed on the surface of a silicon wafer (bonding wafer) serving as a silicon active layer or a base wafer serving as a supporting substrate.
  • ions such as hydrogen are ion-implanted from one surface of the wafer to form an ion-implanted layer inside the wafer.
  • the bond wafer is peeled off by an ion implantation layer by a heat treatment.
  • an SOI wafer in which a thin silicon active layer is formed on a base wafer via an oxide film.
  • an insulative supporting substrate is used, and a ponde wafer is directly attached to the substrate, that is, without using an oxide film.
  • bond wafers have usually been silicon wafers whose surface has micropit defects with a size of 50 nm or more. It was common to use. However, in recent years, The demand for thinner active layers is increasing, and the quality requirements for silicon wafers that can be applied to them are becoming stricter.
  • an epitaxial layer is formed on a silicon wafer (Pondueha), boron ions are implanted into the epitaxial layer, and then bonded to a support substrate via an oxide film, and the backside of the bondwaer is ground.
  • a method for manufacturing an SOI wafer by polishing has been proposed (see, for example, Japanese Patent Application Laid-Open No. H10-97498 (page 416, FIG. 2)).
  • the wafer with the epitaxial layer formed in this way is used as a bond wafer, defects in the SOI layer are improved, but the number of steps for growing the epitaxial layer is increased, and the manufacturing cost is reduced. If the increase is significant, there is a problem.
  • the V region is a region where there are many vacancies, that is, depressions and holes caused by lack of silicon atoms
  • the I region is a silicon region. Dislocations and the dislocations caused by the presence of extra atoms
  • N neutral
  • OSF Oxidation Induced Stack 1 ngau 1 t
  • L / D Large Diis 1 o Cation: lattice
  • V / G which is the ratio between the pulling speed (V) and the temperature gradient (G) in the axial direction of the crystal-solid interface
  • V / G which is the ratio between the pulling speed (V) and the temperature gradient (G) in the axial direction of the crystal-solid interface
  • the ratio (V / G) of the pulling speed V to the temperature gradient G at the crystal-solid interface in the direction of the pulling axis is set to a predetermined value.
  • An SOI wafer using a silicon wafer in the N region has been proposed as a bond wafer by controlling a silicon single crystal within the range (see, for example, Japanese Patent Application Laid-Open No. 2001-146). See Japanese Patent Publication No. 498 (pages 5-8) and Japanese Patent Application Laid-Open No. 2001-44439 (pages 2-4, Fig. 1).
  • the SOI layer needs to be made thinner, the SOI layer will be significantly degraded even if such a silicon wafer grown only in the N region is used as a bond. In addition, it is expected that the quality of the SOI layer and the interlayer insulating oxide film of the base wafer will be deteriorated. Disclosure of the invention
  • the present invention has been made in view of such problems. For example, even when an extremely thin SOI layer having a thickness of 200 nm or less is formed, cleaning with hydrofluoric acid or the like is performed. To provide an SOI wafer that has excellent electrical characteristics without generating minute pits and that can be manufactured without increasing man-hours.
  • the porpose is to do
  • an SOI layer in which at least a silicon active layer is formed on a supporting substrate, and at least 3 ⁇ 4)
  • the silicon active layer was grown by the chiral oxidation method, and the silicon alone • 9, in the N region outside the ring-shaped OSF and at the end.
  • an SII nozzle characterized by the fact that there is no defect area detected by the Uy position method.
  • the silicon active layer is composed of a silicon single crystal SOI wafer having an N region and no defect region detected by the Cu deposition method. In this case, even a very small defect does not exist in the silicon active layer. Therefore, even when the silicon active layer is cleaned with hydrofluoric acid, no fine pits are generated, and so I ⁇ air having excellent electric characteristics is obtained. No, it becomes.
  • such an SOI nozzle can be manufactured without increasing the number of man-hours as in the case of using an epitaxial wafer, so that the manufacturing cost is kept low. In this case ⁇ , the thickness of the silicon active layer should be less than 200 n.
  • the thickness of the silicon active layer is set to 200 n or less because the silicon active layer of the I-layer does not have even very small defects detected by the Cu deposition method. Even when the cleaning is performed with hydrofluoric acid, the defects are not enlarged and the silicon active layer is not ruptured, so that it is possible to obtain a high quality SOI wafer.
  • the resin active layer is formed by being bonded to the supporting substrate via an oxide film, and in the case of ⁇ and.
  • the thickness of the oxide film is 2 ⁇ ! Within the range of ⁇ 3 00 0 ⁇ -is preferred
  • the silane active layer is bonded to the support plate via the oxide film. If the oxide film is formed in a thickness within the above range, it can be manufactured more easily by a normal laminating method. It can be easily formed by heat treatment, etc., and the active layer is more securely joined by the oxide film and is insulated and has high PP quality.
  • the above S o I wafer may be manufactured by the ion implantation delamination method.
  • the present invention also provides a method for manufacturing the following SioI nozzles, i.e., a bond, a gate and a support substrate serving as a Vn active layer.
  • Hydrogen ions, rare gas ions, or mixed gas ions of these ions are injected from the surface force of the gri grid bond 1 ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ ⁇ -- ⁇ .
  • the surface of the bonded wafer and the surface of the base wafer are bonded together via an oxide film or directly, and then a part of the bonded wafer is subjected to heat treatment.
  • the pondue is formed by a chiral method.
  • V-shaped silicon single crystal grown A outer side of the N region of the generated o S F, and C u Ding Pojishi tio emission method shea using Li down Beautique one Nono-the defect area by the detected does not exist in the - Ru preparative characterized S
  • the silicon active layer reflects the properties of the bond layer, that is, the N region, and the Cu area. Since there is no defect area detected by the sine method, extremely high-quality soI phenol can be obtained. In addition, the number of man-hours increases, so the production cost is reduced. Can be obtained.
  • the silicon active layer has a neutral (N) region that does not include the V region, the OSF region, and the giant dislocation cluster (LSEP, LFPD) region.
  • N neutral
  • LSEP giant dislocation cluster
  • SOI wafer having excellent electric characteristics, which does not include a Cu deposition / ion defect region, and does not generate minute pits on the surface in the SOI wafer manufacturing process.
  • FIG. 1 is a flow chart showing an example of a manufacturing process of an SOI wafer according to the present invention.
  • FIG. 2 is an explanatory diagram showing a region of a crystal used when manufacturing the SOI wafer according to the present invention.
  • FIG. 3 shows an example of a CZ silicon single crystal manufacturing apparatus that can be used in the present invention.
  • FIG. 4A is a relationship diagram showing a relationship between a single crystal growth rate and a crystal cutting position
  • FIG. 4B is an explanatory diagram showing a growth rate and each region.
  • FIG. 5 is an explanatory diagram showing a method for producing a Cu deposition evaluation sample.
  • FIG. 6 is a diagram showing (A) energization time and (B) Cu deposition defects in a crystal vertical section.
  • FIG. 4 shows the growth rate and the crystal cutting position in Experiment 2.
  • FIG. 8 is a diagram showing the defect distribution in each crystal region by the Cu deposition method.
  • Figure 9 shows a crystal region traditionally used as a bond
  • the present inventors conducted the following investigations and studies prior to the formation of the present invention.
  • the silicon single crystal is pulled up.
  • 7PB when the speed was gradually reduced from low speed to low speed toward the straight tail part, a certain growth rate was reached.
  • the OSF then shuns, and then the phases form in the NV, Ni, and I (giant dislocation cluster) regions in the slower region.
  • the 'CU de: position method' is a technology that accurately measures the position of a defect in a semiconductor wafer and improves the detection limit for defects in a semiconductor device.
  • a specific method for evaluating the gain is to form an insulating film having a predetermined thickness on the surface of the gain, and to break the insulating film on a defective portion formed near the surface of the quantum. And deposit an electrolyte such as Cu at the defect site (T positive
  • the distribution and density can be evaluated by visual analysis with the naked eye, and can be further evaluated by microscopic observation, transmission electron microscopy (TEM), or scanning electron microscopy (SEM).
  • TEM transmission electron microscopy
  • SEM scanning electron microscopy
  • the present inventors have performed a defect on these areas. Specifically, when the silicon single crystal grows gradually from a high speed to a low speed, the OSF
  • MAGICs surface inspection device
  • the void becomes finer as the region immediately before the OSF disappears.However, even a very small V defect in the V region has a remarkable initial oxide film breakdown voltage (TzDB) characteristic even though it is extremely small. Deteriorates.
  • the presence of micropit defects on the surface of the SOI layer can be attributed to oxidation for the occupation of the shell and the base wafer, and to the adjustment of the thickness of the S ⁇ I layer.
  • the defect size was larger and the SOI layer was ruptured.
  • the SOI layer is made thinner than 100 nm for the purpose of expanding the depletion layer, even if the defect is small enough to be less than 20 nm in size, which is detected by the Cu deposition method, If these defects are present, the size of the defects may be enlarged by etching during the cleaning with hydrofluoric acid, and the SOI layer may be destroyed. As a result, these microdefects can cause electrical failures, which can significantly reduce reliability.
  • the above-described region especially the N region, originally has a relatively low oxide film breakdown voltage.
  • the size of the defect will be larger than that of the SOI wafer. It has been found that even if the thickness is sufficiently small relative to the thickness of the layer, the reliability may be impaired electrically.
  • the silicon active layer is a ⁇ region and a defect region detected by the C-hossin 3 method. X. If it doesn't exist, then it's ⁇ ⁇ D ⁇ characteristics and ⁇ D
  • the size of the defect does not increase even if hydrofluoric acid cleaning is performed, and it does not break down due to etching, resulting in excellent characteristics.
  • a silicon wafer having no defect area detected by the C ⁇ position method may be used as a pnke wafer to form an SOI layer. The present invention has been accomplished.
  • FIG. 1 is a diagram showing an example of a method for producing an S-I wafer according to the present invention by the ion implantation delamination method.
  • the silicon single crystal in the above-mentioned N region without the Cu deposition defect region can be obtained by, for example, using a single crystal manufacturing apparatus as shown in FIG. It is possible to develop from the power S that does not control the pressure.
  • the single crystal pulling device 30 includes a pulling chamber 31, a crucible 32 provided in the pulling chamber 31, a heater 34 disposed around the rutopo 32, and a rutupo 32.
  • a winding mechanism (not shown) for rotating or winding the wire 7 is provided.
  • a heat insulating material 35 is arranged around the outside of the heater 34.
  • the rutupo 32 has a quartz rupo on the inner side for containing the silicon melt (hot water) 2, and a graphite rupo on the outer side.
  • a magnet (not shown) is installed outside the pulling chamber 31 in the horizontal direction, and a magnetic field in the horizontal or vertical direction is applied to the silicon melt 2 to suppress the convection of the melt.
  • the so-called MCZ method for stably growing a single crystal is often used.
  • a cylindrical graphite tube (heat shield plate) 12 is provided so as to surround the grown silicon single crystal 1, and an annular ring is formed around the solid-liquid interface 4 near the crystal.
  • the outer heat insulator 10 is provided, and the inner heat insulator 11 is provided inside.
  • These heat insulating materials 10 and 11 are installed at a distance of 2 to 20 cm between the lower end and the molten metal surface 3 of the silicon melt 2. By doing so, the difference between the temperature gradient G c [° C / cm] at the center of the crystal and the temperature gradient G e at the periphery of the crystal becomes smaller. For example, the temperature gradient around the crystal is better than the crystal center. Lower Five
  • the furnace temperature can also be controlled.
  • a cooling cylinder 14 for forced cooling by flowing a cooling medium.
  • a cooling gas may be blown or a cylindrical cooling means for cooling the single crystal by blocking radiant heat may be provided.
  • a silicon single crystal using such a single crystal pulling apparatus 30, first, a high-purity silicon polycrystalline raw material having a melting point (approximately 144 ° C. C) Melt by heating above. Next, the tip of the seed crystal is brought into contact with or immersed substantially in the center of the surface of the melt 2 by unwinding the wire 7. After that, the ruth + po holding shaft 33 is rotated, and the wire 7 is wound while being rotated. As a result, the seed crystal is pulled while rotating, and the growth of the single crystal is started. Thereafter, by adjusting the pulling speed and temperature appropriately, the single-crystal rod 1 having a substantially cylindrical shape is obtained. Can be obtained.
  • a melting point approximately 144 ° C. C
  • the growth rate of the silicon single crystal during pulling when the OSF ring disappears, the growth rate of the boundary where the defect area detected by the Cu deposition method disappears after the OSF ring disappears, and the interstitial dislocation loop when the growth rate further decreases
  • the crystal is grown by controlling the growth rate between the boundary and the growth rate at which the boundary occurs.
  • the V region and the OSF ring correspond to the growth speed V.
  • Each phase is formed in the order of region, Cu deposition defect region, NV region, Ni region, and I region (giant dislocation cluster generation region), but remains in the N region after the OSF ring disappears. Control the growth rate between the growth rate at the boundary where the defect area detected by the Cu deposition disappears and the growth rate at which the I area occurs when the growth rate is gradually reduced. To grow a single crystal. According to such a method, V region defects such as FPD, I region defects such as giant dislocation clusters (LSEPD, LFPD) and OSF defects are not included, and Cu deposition is not performed. 45
  • the PW is extracted from the unit lot for each ingot block, and then the CW is removed. uEvaluate by deposition and if the defect is free, use it as bond wafer.
  • step (b) of FIG. 1 the bond, ⁇ ⁇ 21 and the base skew
  • the oxide film 23 having a thickness of 300 nm When the oxide film 23 having a thickness of 300 nm is formed, if the thickness of the oxide film 23 is less than 2 n, insulation may not be maintained. On the other hand, if the oxide film 23 having a thickness exceeding 300 nm is formed, problems such as a long heat treatment time and a decrease in productivity may occur. And the power of S
  • Hydrogen ions are ion-implanted from the surface on one side.
  • rare gas or a mixed gas of hydrogen and rare gas may be injected. This makes it possible to form an ion implantation layer parallel to the surface at the average ion penetration depth inside the nozzle.
  • the depth of the ion implantation layer is reflected in the thickness of the finally formed Soi layer.Thus, the depth of the ion implantation layer is controlled by controlling the implantation energy and the like. Thus, for example, it is possible to form an S o I layer having a thickness of 200 nm or less.o
  • Yellow (d) is used to connect the surface of the base, the surface where the ion is injected and the surface of the base • 22 through the oxide film 23 to the surface of the base.
  • Laminate o Example X If two pieces of paper 2 1 2 2 in a clean atmosphere at normal temperature
  • step (e) the part of the pond quenze 21 is peeled off by the ion implantation layer 24 by the treatment o.
  • the pond quencher 21 and the fin The substrate bonded to the substrate was heat-treated at a temperature of about 500 ° C or more in an inert gas atmosphere to obtain crystal rearrangement. Due to agglomeration of bubbles, peeling layer 25 and SOI layer 26
  • a heat treatment at a high temperature is applied to the S o I alloy 26 to ensure a sufficient bonding strength.
  • the oxide film formed on the surface of the SOI wafer 26 is removed by hydrofluoric acid cleaning.
  • the cultivated synth '-node is used as a pon-K-node, a minute peak is generated.
  • the SII-node according to the present invention 2 6 is a case where the SOI layer 27 is an N region, and
  • Ehehe. -In (h) if necessary, oxidation for adjusting the thickness of the sOI layer 27 is performed, and then in the step (I), the oxide film 28 is removed by hydrofluoric acid cleaning. o It is possible to adjust the thickness of the SOI layer to 200 nm or less, for example.
  • the So'I ⁇ manufactured through the X-type (a) (I) has no fine pits on the surface of the SoI ⁇ and has poor electrical characteristics.
  • the pulled single crystal is cut vertically along the crystal axis direction from the head to the tail, and then is a wafer-shaped mirror surface having a diameter of 200 mm.
  • a finished sample was prepared.
  • the second wafer was subjected to Cu deposition treatment after forming a thermal oxide film on the wafer surface, and the distribution of oxide film defects was confirmed.
  • the evaluation conditions are as follows.
  • V area / OSF area boundary 0.5 2 3 mm / min
  • the V and OSF regions extend from about 40 cm to the middle of the 50 cm block of the crystal body, and the Cu deposition extends to the vicinity of 50 cm of the crystal body.
  • the N region where the crystal defect occurs the N region where the Cu deposition defect does not occur from about 50 cm to 70 cm of the crystal body, and the tail area from about 70 cm of the crystal body is I area.
  • the SOI layer was locally ruptured at low density in the bond area in the N region where Cu deposition defects occurred (Fig. 8 (B)).
  • a silicon wafer a silicon single crystal grown by the chokranoleski method, and the N region outside the SF generated in the shape of a V-ring,
  • a silicon substrate having no defect area detected by the Cu deposition method can be used as an insulating support substrate without an oxide film.
  • the silicon oxide used in the SIMOX method that is, in the case where silicon oxide is ion-implanted and then heat-treated to produce an SOI crystal
  • the nano-scale is a silicon V single crystal grown by the Chokranolessky method, which is an N region outside the ring-shaped OSF and has a Cu deposition

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)
  • Element Separation (AREA)

Abstract

ボンドウェーハ21の表面から水素イオン等をイオン注入してウェーハ内部にイオン注入層24を形成し、該ボンドウエーハのイオン注入された側の表面とベースウェーハ22の表面とを酸化膜23を介してまたは直接貼り合わせた後、熱処理により前記ボンドウェーハの一部を前記イオン注入層で剥離してSOIウェーハを形成するSOIウェーハの製造方法において、前記ボンドウェーハとして、チョクラルスキー法により育成されたシリコン単結晶であり、リング状に発生するOSFの外側のN領域であって、且つCuデポジション法により検出される欠陥領域が存在しないシリコンウエーハを用いる。これにより、例えば、厚さが200nm以下といった極めて薄いSOI層27を形成した場合であっても、フッ酸洗浄等により微小ピットが発生せずに優れた電気特性を持ち、しかも、工数を増やさずに製造することができるSOIウェーハが提供される。

Description

S O I ゥエ ーハ及ぴ S O I ゥエ ー ノヽの製造方法
技術分野
本発明は S O I ゥ エ ーハに関 し、 さ ら に詳 し く は、 シ リ コ ン活性 層が薄 く 形成 されてい る場合であっ て も電気的信頼性が極めて高い
S O I ゥ ェー ハ 、 及ぴその よ明う な S O I ゥエ ーハの製造方法に関す る 。
背景技術
従来、 デバイ ス用基板と して、 支持基板上にシリ コ ン活性層 ( S O I 層) が形成された S O I ゥエ ーハが広く利用されている。 このよ う な s o
I ゥエーハの製造方法と して、 例えば 2枚のシリ コンゥエーハ同士を酸化 膜を介して貼り合わせる貼り合わせ法が知られている。 貼り合わせ法の一 つであるイオン注入剥離法では、 シリ コン活性層となるシリ コンゥエ ーハ (ボン ドゥエーハ) あるいは支持基板となるベース ゥエーハの表面に酸化 膜 (絶縁層) を形成し、 ボン ドゥエーハの片側の表面から水素等のイオン をイオン注入してゥエーハ内部にイオン注入層を形成する。 さ らに、 この ボン ドゥエーハを酸化膜を介してべ一スウェーハに貼り合わせた後、 熱処 理によ り イオン注入層で剥離する。 これによ りべ一スウェーハ上に酸化膜 を介して薄いシリ コン活性層が形成された S O I ゥエ ーハを得る こ とがで さ る。
なお、 絶縁性の支持基板を用い、 これにポン ドゥエーハを直接、 すなわ ち酸化膜を介さずに貼り合わせる場合もある。
上記のよ う に S O I ゥエ ーハを製造する場合、 ボン ドゥエーハと しては、 これまでは通常、 表面にサイズが 5 0 n m以上の微小ピッ ト欠陥が存在す るシリ コ ンゥエ ーハを使用するのが一般的であった。 しかし、 近年、 シリ コン活性層の薄膜化要求が増し、 これに適用できるシリ コンゥエーハの品 質要求も厳しく なっている。
シ リ コ ン活性層 の欠陥を低減させる も の と して、 ェ ピタ キシ ャ ル 層 を利用 した も のや、 F P D、 L S T D、 C O P 等の グロ ーンイ ン ( G r o w n - i n ) 欠陥 と 呼ばれる 単結晶成長起因の欠陥の無い 、 いわゆ る ニ ュー ト ラルな領域 ( N領域) のシ リ コ ン単結晶 を利用 した も のが提案さ れている。
例えば、 シ リ コ ンゥエーハ (ポン ドゥエーハ) 上にェピタキシャル層を 形成し、 ェピタキシャル層にボロンをイオン注入した後、 支持基板に酸化 膜を介して貼り合わせ、 さ らにボン ドゥエーハの裏面を研削研磨するこ と によ り S O I ゥエーハを製造する方法が提案されている (例えば、 特開平 1 0 — 7 9 4 9 8号公報 (第 4一 6頁、 図 2 ) 参照。)。
しかし、 このよ う にェピタキシャル層を形成したゥエーハをボン ドゥエ ーハと して使用 した場合、 S O I 層の欠陥は改善されるが、 ェピタキシャ ル層を成長させる工程が増えるため、 製造コス トが著しく増加する とレヽ ぅ 問題がある。
一^、 ボン ドゥエーハと して、 F P Dや C O P等の微小欠陥が存在し ない N領域で育成したシリ コ ンゥエーハを用いる場合には、 シリ コン単結 晶の育成条件を精密に制御する必要はあるが、 ェピタキシャル層を形成さ せるよ う な工程が不要である という利点がある。
こ こ で N領域について説明 してお く と 、 通常の結晶 中固液界面近 傍の温度勾配 Gが大き い炉内構造 (ホ ッ ト ゾー ン : H Z ) を使用 し 1t C Z 引 上げ機で結晶軸方向 に成長速度 V を高速か ら低速に変化 さ せた場合、 図 9 に示 した よ う な欠陥分布図 と して得 られる こ と が知 られてい る。
図 9 において V領域 と は、 V a c a n c y 、 つま り シ リ コ ン原子 の不足か ら発生する 凹部、 穴の よ う な も のが多い領域であ り 、 I 領 域 と は、 シ リ コ ン原子が余分に存在する こ と に よ り 発生する転位や 3
余分なシ リ コ ン原子の塊が多い領域の こ と であ る 。 そ して、 V領域 と I 領域の間には 、 原子の不足や余分が無い (少ない ) ニュ ー ト ラ ル ( N e u t r a 1 、 以下 N と 略記する こ と があ る ) 領域が存在 し
、 ま た 、 V領域の ¾界近辺には O S F (酸化誘起積層欠陥、 O X i d a t i o n I n d u c e d S t a c k 1 n g a u 1 t ) と 呼ばれる欠陥が 、 T'R H曰成長軸に対する垂直方向の断面で見た時に ング状に分布 (以下 O S F リ ング と い う と 力 S あ る) してい る こ と も確認されて ヽる
そ して、 成長速度力 S比較的高速の場合には、 孔型の点欠陥が集 合 したポィ ド起因 と さ れてい る F P D 、 L S T D 、 C O p 等の グ ロ 一ンィ ン欠陥が SB 方向全域に髙密度に存在 し 、 これ ら の欠陥が 存在する領域は V領域 と な る。 まに、 成長; iS度の低下に伴い、 O S
F ングが結晶の周辺か ら発生 し、 こ の リ ングの外側に格子間シ リ ンが集合 した転位ル一プ起因 と 考え られてい る L / D ( L a r g e D i s 1 o C a t i o n : 格子間転位ル一プの略号 、 L S E P
D 、 L F P D等 ) の欠陥 (巨大転位ク ラ ス タ ) が低密度に存在 し、 これ ら の欠陥が存在する領域は I 領域 ( L ノ D領域 と い う こ と 力 あ る ) と な る。 さ ら に、 成長速度を低速にする と 、 O S F リ ングが ゥ ェ一ハの中心に収縮 して消滅 し 、 全面が I 領域 と な る。
そ して、 V領域と I 領域の 中間で O S F リ ングの外側の N領域は
、 孔起因の F Ρ D 、 L S T D 、 C O P も 、 格子間シ リ コ ン起因の
L S E P D 、 L F P D も 存在 しない領域 と な る ' ο なお、 最近では、
N領域を さ ら に分類する と 、 図 9 に示 されている よ う に 、 O S F リ ングの外側に隣接する N V 領域 (空孔の多い領域 ) と I 領域に隣接 する N i 領域 (格子間シ ジ コ ンが多い領域) と が あ り 、 N V 領域で は 、 熱酸化処理 し こ際に酸素析出量が多 く 、 N i 領域では酸素析出 が殆 ど toハ、ゝい と がわ力 つ ている
このよ う な N領域は、 従来、 ゥエ ーハ面内では一部分にしか存在しなか 4
つたが、 引上げ速度 (V) と結晶固液界面軸方向温度勾配 (G ) の比であ る V / Gを制御する こ と で N領域が横全面 (ゥ 一ハ全面) に広がった結 晶が製造でき るよ う になつている。
そ こ で、 S O I ゥエーハの製造において も 、 前記 した よ う にポ ン ド ゥエーハ と して全面 N領域 と な る シ リ コ ン単結晶 ゥエーハを用い る方法が提案 されてい る。
例えば、 チヨ ク ラルスキー法 ( C Z法) によ り シリ コ ン単結晶を引上げ る際、 引き上げ速度 Vと引上げ軸方向の結晶固液界面の温度勾配 Gとの比 ( V/G) を所定の範囲内に制御してシリ コ ン単結晶を引上げ、 ボン ドウ エーハと して、 N領域のシリ コンゥエーハを使用 した S O I ゥエーハが提 案されている (例えば、 特開 2 0 0 1 — 1 4 6 4 9 8号公報 (第 5 — 8 頁) 及び特開 2 0 0 1 — 4 4 3 9 8号公報 (第 2 — 4頁、 図 1 ) 参照。)。
と ころが、 ボン ドゥエーハとべ一スウェーハとの貼り合わせのための酸 化処理及び S O I 層の厚さを調整するための酸化処理を行った後、 酸化膜 除去のため弗酸洗浄を行う場合、 ボン ドゥエーハと して N領域で育成した シリ コン単結晶を用いても、 S O I 層がほぼ全面あるいは局部的に破壊す る とい う不良が発生する場合があった。 特に S O I 層の厚さを薄く 形成し たと きに上記のよ う な不良が生じるこ とが多かった。 また、 将来、 さ らに
S O I 層の薄膜化が要求されるよ う になつた場合には、 このよ う な単に N 領域で育成したシリ コンゥエーハをボン ドゥエーハと して使用 しても S O I層が著しく 劣化してしま う こ とが懸念されるほか、 S O I 層とベースゥ エーハの層間絶縁酸化膜の膜質を損な う こ と も予想される。 発明の開示
そこで、 本発明は、 このよ う な問題点に鑑みてなされたもので、 例えば、 厚さが 2 0 0 n m以下といった極めて薄い S O I 層を形成した場合であつ ても、 弗酸洗浄等によ り微小ピッ トが発生せずに優れた電気特性を持ち、 しかも、 工数を増やさずに製造するこ とができる S O I ゥエーハを提供す るこ と を目的とする
上記 困 的を達成する た め、 本発明 に よれば 、 少な < と も支持基板 上にシ リ ン活性層が形成 さ れた S O I ゥェ一 ノヽであ て 、 少な く と ¾) 目 U記シ リ コ ン活性層が、 チ ヨ ク ラノレ ス キ一法に よ り 育成 さ れた シ リ ン単 あ •9 、 リ ング状に発生する O S F の外側の N領域 でめ つ て 且つ 。 U yポジシ ヨ ン法に よ り 検出 される欠陥領域が存 在 しない の力 ら な る と を特徴 と する S Ο I クェ一 ノヽが提供さ れ る。
こ の よ う にシ リ コ ン活性層が、 N領域であつて 、 且つ C uデポジシ ョ ン 法によ り検出される欠陥領域が存在しないシ リ ン単結晶からなる S O I ゥェ一ハとすれば 、 シリ コン活性層には極めて微小な欠陥すら存在しない こ とになるので、 これを弗酸洗浄した場合でも微小ピッ トが発生せず、 優 れた電気特性を持つ s o I ゥエ ー ノ、となる。 また、 このよ う な S O I ゥェ 一 ノヽであれば、 ェピウェ一ハを用いる場合のよ な工数を増やさずに製造 する とができるので、 製造コス トが低く抑えられたものとなる。 こ の場 π 、 シ V ン活性層の厚さ は、 2 0 0 n 以下 と する と がでさ る
近年 、 S o I 層の薄膜化が要求 さ れてい る が 、 本発明 に係 る S o
I ゥ ェ 一 ノヽ の シ ン活性層 には C u デポジシ 3 ン法に よ り 検出 さ れる極めて微小な欠陥す ら存在 しないの で シ コ ン活性層の厚 さ を 2 0 0 n 以下 と して も 、 弗酸洗浄等に よ り 欠陥が拡大 してシ V . ン活性層が破壌 さ れる こ と がな く 、 高品 の S o I ゥ ェ一ハ と す る と がでさ る
ま た 、 刖記シ ジ ン活性層が、 酸化膜を介 して 記支持基板に貼 り 合わ さ れて形成 さ れてレヽ る も のであ る こ と が好ま し < 、 の場合
、 目 U記酸化膜の厚 さ が 2 η π! 〜 3 0 0 0 η の 囲内 に あ る - と が 好ま しい
の よ 5 にシ ジ ン活性層が酸化膜を介 して支持 板に貼 り 合わ さ れて形成 さ れてい る も のであれば、 通常の貼 り 合わせ法に よ り 容 易 に製造する と がでさ る o ま た 、 上記範囲内の厚 さ の酸化膜であ れば 、 熱処理等に よ 容易 に形成する と がでさ る上 、 シ ン活 性層が酸化膜に よ り 確実に接合 さ れる と と も に絶縁 さ れて高 PP質の
S o I ゥェ一ハ と な る o
ま た 、 刖記 S o I ゥェ一ハは 、 ィ ォン注入剥離法に よ り 製造 さ れ た も の と する こ と がでさ る o
の よ ラ にィ ォン注入剥離法に よ り 製造された も のであれば 、 シ
-
V . ン活性層が極めて薄 < 厚 さ の均一な あ の と する と がでさ る 上
、 欠陥の ハ、、 レ、極めて P
PP質の S O I クェ ノヽ と なる ο
さ ら に本発明では 、 次の よ 5 な S o I クェ一 ノヽを製造する 方法も 提供さ れる o すなわち 、 シ V n ン活性層 と な る ポン ド、 ゥェ 一 ノヽ と 支 持基板 と な る へ ス ゥ ェ― - /ヽの う ち 、 刖 griボン 1ド ゥコニ ー ノヽの表面力 ら水素イオン、 希ガスイオンあるいはこれらの混合ガスイオンをイオン注 入してゥエーハ内部にイ オン注入層を形成し、 該ボン ドゥエーハのイオン 注入された側の表面と前記ベースゥエーハの表面と を酸化膜を介してまた は直接貼り合わせた後、 熱処理によ り前記ボン ドゥエーハの一部を前記ィ ォン注入層で剥離して s o I ゥ .ェ -ハを形成する S o I ゥ工 - -ハの製造方 法において、 前記ポン ドゥェ 一 ノヽと して 、 チ 3 ク ラ ルス キ一法に よ り 育成 さ れたシ リ コ ン単結晶であ 、 V ング状に発生する o S F の外 側の N領域であっ て、 且つ C u 丁ポジシ ョ ン法に よ 検出 さ れる欠 陥領域が存在 しないシ リ ン クェ一 ノヽを用い · - る と を特徴 と する S
O I ゥエーハの製造方法が提供さ れる o
の よ う な方法に よ り S o I ゥェ一 ノヽを製造すれば 、 シ V ン活 性層がポン ド ゥエーノヽ の性質を反映 した も の すなわち 、 N領域で あつ て、 且つ C u デ シシ ン法に よ り 検出 さ れる欠陥領域す ら存 在 しない も の と な り 、 極めて高品質の s o I クェ ノヽを得る こ と が でさ る。 ま た 、 工数が増 る と も な ヽ ので 、 製造コ ス 卜 を低 く 抑 え る こ と ができ る。
以上のよ う に、 本発明によれば、 シ リ コ ン活性層が、 V領域、 O S F領 域、 巨大転位ク ラ ス タ ( L S E P 、 L F P D ) 領域を含まないニュー ト ラ ル ( N ) 領域であって、 しかも C uデポジシ.ヨ ン欠陥領域も含まず、 且つ、 S O I ゥ; ーハ製造工程内で表面に微小ピッ トが発生しない、 優れた電気 特性を持つ S O I ゥエーハが提供される。
このよ う な S O I ゥヱーハを使用してデバイスを作製すれば、 電気特性 に優れたデバイスを高歩留り で作製するこ とができる。 図面の簡単な説明
図 1 は、 本発明に係る S O I ゥエーハの製造工程の一例を示すフ ロ ー 図である。
図 2 は、 本発明 に係 る S O I ゥエ ーハを製造する 際に使用する結 晶の領域を表す説明図であ る。
図 3 は、 本発明で使用する こ と ができ る C Z シ リ コ ン単結晶製造 装置の一例であ る。
図 4 は、 ( A ) は単結晶成長速度と結晶切断位置の関係を示す関係図で あ り 、 ( B ) は成長速度と各領域を示す説明図である。
図 5 は、 C uデポジショ ン評価試料の作製方法を示す説明図である。 図 6 は、 結晶縦割 り 加工断面の ( A ) ゥエ ー ノヽ ラ イ フ タ イ ム及び ( B ) C u デポジシ ョ ン欠陥を示す図である。
図 Ί は、 実験 2おける成長速度と結晶切断位置を示す図である。
図 8 は、 C uデポジショ ン法によ り各結晶領域の欠陥分布を示す図であ る。
( A ) V領域
( B ) N領域 ( C uデポジシ ョ ン欠陥発生)
( C ) N領域 ( C uデポジシ ョ ン欠陥なし)
図 9 は、 ボン ドゥエーハと して従来使用 さ れてい る 結晶領域を表す 説明図であ る。 発明を実施するための最良の形態
以下 、 本発明 について さ ら に詳 し < 説明する。
本発明者 ら は 、 本発明 の 成に先 つ て以下の よ う な調查及ぴ検 討を行つた。
まず 、 シ リ ン単結晶を引 さ上げる 、 7PB 曰曰 か ら直胴尾部にか けて髙速 ら低速へ漸減させた場合 、 刖 pL し /こ う に、 あ る成長速 度に達 した と さ に O S F が シュ ンク し 、 その後 、 さ ら に低速領域 で N V 、 N i 、 I (巨大転位ク ラ ス タ発生) 領域の順に各相が形成
- さ れる と が知 られてレ、る o ま た 、 最近では、 図 2 に示 さ れる よ う に、 N V領域には O S F消滅直後に c Uァポジショ :ン法によ り 欠陥が検 出される領域が一部存在する こ と も分かった (例えば、 特開 2 0 0 2 — 2 0 1 0 9 3号公報参照。)。
なお . 、 ' C U デ:ポジシ 3 ン法 と は 、 半導体 ゥェ ハ の欠陥の位置を 正確に測定 し 、 半導体 ク工一 ノヽ の欠陥に対する検出限 /スを 向上 させ
、 よ り 微細な欠陥に対 して も正確に測定 し 、 分析でさ る ゥェ一 ノヽの 評価法であ る o
具体的な ゥェ一 ノヽ の評価方法は 、 ゥェ一 ノヽ表面上に所定の厚 さ の 絶縁膜を形成 させ 前記クェ一 ノヽの表面近 < に形成 さ れた欠陥部位 上の絶縁膜を破壌 して欠陥部位に C u 等の電解物質を析出 ( T ポジ
、、、
シ ン ) す る も の で あ る o つ ま り 、 C ポ ンシ ン法は 、 c ィ ォンが溶存する液体の 中で 、 ゥェ一 ノヽ表面に形成 した酸化膜に電位 を印加する と 、 酸化膜が劣化 してい る部位に電流が流れ 、 C ィ ォ ンが C と なつ て析出する と を利用 した 価法であ る 酸化膜が 劣化 し易い部分には C o P 等の欠陥が存在 してい る こ と が知 られて い る o
C u T ポジシ 3 ン さ れた クェ ノヽ の欠陥部位は 、 集光灯下や直接 13645
9
的に肉眼で分析 してそ の分布や密度を評価する こ と 力 でき 、 さ ら に 顕微鏡観察、 透過電子顕微鏡 ( T E M ) ま たは走査電子顕微鏡 ( S
E M ) 等で も確認する こ と ができ る。
そして ' . 当業者な ら 、 O S F がシユ リ ン ク した後の N V 領域か ら
N i 領域が消滅する ま で ( I 領域が発生する ま で) の範囲で育成 し たシ y ン単結晶 をボン ド ゥエーハ と して使用する こ と は容易 に想 到でさ る であろ う (図 9 参照)。
しか し 、 例えば厚 さ カ 2 0 0 n m以下 と な る極めて薄い s o I 層 には微小 ピ ッ ト欠陥 さ え も残留 しない方が好ま しい。 そ こ で本発明 者 ら は 、 こ れ ら の領域にお け る欠陥について を行つ た 。 具体的 には 、 シ リ コ ン単結晶成長の高速か ら低速へ漸減する 際 O S F 消
滅直刖 の V領域を表面検査装置 ( M A G I C s ) に よ る座標同定後
、 F I B (集束イ オン ビーム) 加工を施 し、 そのポイ ン 卜 の T E M 観察を行つ た と こ ろ、 約 2 0 n mの微小 ピ ッ ト 欠陥の存在が確認 さ れた o
さ ら に他の領域について も調査、 検討を行つ た と こ ろ 、 以下の よ
5 な と が分かっ た。
V領域は O S F消滅直前の領域ほどボイ ドが微細化するが 、 V領域の 微小 ピ V ト 欠陥は、 相 当微細な も の であ つ て も初期酸化膜耐圧 ( T z D B ) 特性を著 し く 劣化 させる。
方 、 シ リ コ ン単結晶成長の高速か ら低速へ漸減の際 、 O S F 消 滅直後の C u デポ ジシ ョ ン欠陥領域について は、 V領域のよ う に顕 な耐圧レ ルの劣化はなく 、 T Z D B 特性が面内 ほぼ 1 0 0 % の領 域で C モー ドを示すも のの、 経時絶縁破壌 ( T D D Β ) 特性におい てやや劣化力 s見 られる。
さ ら に、 S O I 層表面の微小 ピ ッ ト欠陥の存在はゝ ボン ウ ー ノヽ と ベース ゥ エ ーハの貝占 り 合わせのための酸化 、 及ぴ S ο I 層の厚 さ調整のため の酸化処理後に行われる 弗酸洗浄の 、 ェ ッ チングに よ り 欠陥サイ ズが拡大 して S O I 層 を破壌する こ と がわかっ た。 特 に、 空乏層を広げる 目的で S O I 層が 1 0 0 n mよ り 薄膜化した場合、 C uデポジシ ョ ン法で検出される、 2 0 n mのサイズを下回る十分微小な 欠陥であっても、 これらの欠陥が存在する と弗酸洗浄の際にエッチングに よ り欠陥サイズが拡大して S O I層を破壊するおそれがある。 その結果、 これらの微小欠陥は電気的障害を引き起こ し、 著しく信頼性を損な う原因 となる。
すなわち、 上記のよ う な領域、 特に N領域は、 本来、 酸化膜耐圧はそ れほど悪く ないが、 これを S O I ゥエ ーハの活性層と して用いる と、 たと え欠陥のサイズが S O I 層の厚さに対して十分微細であっても、 電気的に 信頼性を損な う可能性がある こ とがわかった。
本発明者 ら は 、 以上の よ つ な 及ぴ検討を行つ た結果 、 シ V ン活性層が 、 Ν領域であつ て 、 C ホ シ シ 3 ン法に よ り 検出 さ れ る欠陥領域 さ X. あ存在 しなレ、 も の と すれば 、 Τ Ζ D Β 特性及ぴ Τ D
D B 特性に優れる 上、 弗酸洗浄を行つ て も欠陥サィ ズが拡大せず 、 ェ ッ チングに よ り 破壌する と のなレ、 特性に優れた S ο I ゥェ 一 ノヽ と な る こ と を Λ出 した そ して 、 こ の よ な S Ο I クェ一 ノヽを 製造する には 例えば 、 C z 法に よ 育成 さ れた シ リ コ ン単結晶で あ り 、 N領域であ つ て 、 C τポジシ ョ ン法に よ 検出 される欠陥 領域が存在 しないシ リ コ ン ゥェ ハをポン クェ一ハ と して使用 し て S O I 層 を形成 さ せれば良い と を ^出 し 本発明 を 成する に 至つ た も のである
以下、 添付図面 ¾■ 照 しなが ら本発明 の実施の形態につレ、て具体 的に説明する が 本発明は _れに限定 される も のではない
図 1 は ィ ォン注入剥離法に よ り 本発明 に係 る S Ο I クェ一ハを 製造する ェ の一例を示すフ n 一図であ る
まず、 最初のェ程 ( a ) では 、 2 枚の シ リ ン鏡面 ゥェ ノヽ 、 す なわち、 S ο I μ と な る ボン K ゥェ一 ノヽ 2 1 と 、 支持基板 と な るベ 5
11
一ス ウェーノヽ 2 2 と を準備する。 こ こ で、 本発明では、 ボン ド ゥエ ー ノヽ 2 1 と して、 チ ヨ ク ラルス キー法 ( C Z 法) に よ り 育成 さ れた シ リ コ ン単結晶であ り 、 リ ング状に発生する O S F の外側の N領域 であっ て、 且つ C u デポ ジシ ョ ン法に よ り 検出 さ れる欠陥領域 (本 発明 では 「 C u デポ ジ シ ョ ン欠陥領域」 と レヽ ぅ 場合が あ る 。) が存 在 しないシ リ コ ン ゥエ ーハを使用する。
上記の よ う な N領域であっ て、 C u デポジシ ョ ン欠陥領域の無い シ リ コ ン単結晶は、 例えば、 図 3 に示 さ れる よ う な単結晶製造装置 を使用 し、 V / G を制御 しな力 S ら育成する こ と がで き る 。 こ の単結 晶引上げ装置 3 0 は、 引上げ室 3 1 と、 引上げ室 3 1 中に設けられたルツ ボ 3 2 と、 ルツポ 3 2 の周囲に配置されたヒータ 3 4 と、 ルツポ 3 2 を回 転させるルツポ保持軸 3 3及ぴその回転機構 (図示せず) と、 シ リ コ ンの 種結晶を保持するシー ドチャ ック 6 と、 シー ドチャ ック 6 を引上げるワイ ャ 7 と、 ワイヤ 7 を回転又は卷き取る卷取機構 (図示せず) を備えている 。 また、 ヒータ 3 4 の外側周囲には断熱材 3 5が配置されている。
ルツポ 3 2 は、 その内側のシリ コ ン融液 (湯) 2 を収容する側には石英 ルツポが設けられ、 その外側には黒鉛ルツポが設けられている。
なお、 最近では引上げ室 3 1 の水平方向の外側に、 図示しない磁石を設 置し、 シリ コン融液 2 に水平方向あるいは垂直方向等の磁場を印加するこ と によって、 融液の対流を抑制し、 単結晶の安定成長をはかる、 いわゆる M C Z法が用いられるこ と も多い。 '
また、 育成したシリ コ ン単結晶 1 を囲むよ う に して筒状の黒鉛筒 (遮熱 板) 1 2が設けられており 、 さ らに結晶の固液界面 4近傍の外周に環状の 外側断熱材 1 0が、 内側には内側断熱材 1 1 がそれぞれ設けられている。 これらの断熱材 1 0 , 1 1 は、 その下端とシリ コ ン融液 2 の湯面 3 と の間 に 2 〜 2 0 c mの間隔を設けて設置されている。 こ うすれば、 結晶中心部 分の温度勾配 G c [ °C / c m ] と結晶周辺部分の温度勾配 G e との差が小 さ く な り、 例えば結晶周辺の温度勾配の方が結晶中心よ り低く なるよ う に 5
12
炉内温度を制御するこ と もできる。
黒鉛筒 1 2 の上には冷却筒 1 4があって冷却媒体を流して強制冷却して いる。 さ らに、 冷却ガスを吹き付けたり 、 輻射熱を遮って単結晶を冷却す る筒状の冷却手段を設,けてもよい。
このよ う な単結晶引上げ装置 3 0 を用いてシ リ コン単結晶を製造するに は、 まず、 ルツポ 3 2 内でシ リ コ ンの高純度多結晶原料を融点 (約 1 4 2 0 °C ) 以上に加熱して融解する。 次に、 ワイヤ 7 を卷き出すこ と によ り融 液 2の表面略中心部に種結晶の先端を接触又は浸漬させる。 その後、 ルツ + ポ保持軸 3 3 を回転させる と と もに、 ワイヤ 7 を回転させながら卷き取る 。 これによ り種結晶も回.転 しなが ら 引上げられ、 単結晶の育成が開始さ れ、 以後、 引上げ速度と温度を適切に調節するこ とによ り略円柱形状の単 結晶棒 1 を得るこ と ができ る。
'そ して、 N領域であっ て、 C u デポ ジシ ョ ン欠陥領域が存在 しな いシ リ コ ン単結晶を育成する には、 例えば、 引上げ中 のシ リ コ ン単 結晶の成長速度を漸減 した場合、 O S F リ ングが消滅 した後に残存 する C u デポジシ ョ ン法に検出 される欠陥領域が消滅する境界の成 長速度 と 、 さ ら に成長速度を漸減 した場合に格子間転位ループが発 生する境界の成長速度 と の間の成長速度に制御 して結晶を育成する。 すなわち、 引上げ中のシリ コン単結晶の成長速度を結晶肩から直胴尾部 にかけて高速から低速へ漸減させた場合、 図 2 に示したよ う に、 成長速度 Vに応じて、 V領域、 O S F リ ング領域、 C uデポジショ ン欠陥領域、 N V領域、 N i 領域、 I 領域 (巨大転位ク ラス タ発生領域) の順に各相が形 成されるが、 N領域の う ち、 O S F リ ング消滅後に残存する C u デ ポジシ ョ ンに よ り 検出 される欠陥領域が消滅する境界の成長速度 と 、 さ ら に成長速度を漸減 した場合に、 I 領域が発生する成長速度 と の 間の成長速度に制御 して単結晶 を育成する。 こ のよ う な方法によれば、 F P D 等 の V領域欠陥、 巨大転位ク ラ ス タ ( L S E P D 、 L F P D ) 等の I 領域欠陥、 O S F 欠陥を含まず、 かつ C u デポ ジ シ ョ ン 45
13
法に よ り 検出 される欠陥 も ない N領域のシリ コン単結晶を育成する こ とができる。
そして、 上記のよ う に育成したシリ コン単結晶を鏡面研磨したゥエ ーハ ( P W ) に加工した後、 イ ンゴッ トプロ ック ごとの単位ロ ッ トから P Wを 任意に抜き取ったのちに C uデポジショ ンによる評価を行い、 欠陥がフ リ 一であった場合にボン ドウヱーハと して採用すれば良い。
次に図 1 の工程 ( b ) では、 ポン ド ゥェ 、 ~~ ノヽ 2 1 と ベ一 ス クェ
- · - ノヽ 2 2 の 5 ちの少な < と も一方の ゥェ一 ノヽの表面を酸化する o ではポン クェ一 ノヽ 2 1 を熱酸化 し 、 例 ば 、 その表面に 2 n m
3 0 0 0 n m の厚さ の酸化膜 2 3 を形成する こ と がで含 る ο な 、 酸化膜 2 3 の厚 さ が 2 n 未満であ る と 、 絶縁性が保てないおそれ があ り 、 一方 、 3 0 0 0 n mを超え る 5 な酸化膜 2 3 を形成 させ る と な る と 、 熱処理時間が極めて長 く な る な ど生産性低下の問題も 起こ 得る ので、 上記範囲内 と する の力 S好ま しい o
ェ ( c ) では 、 表面に酸化膜 2 3 を形成 したポン ド、 ゥェ一 ノヽ 2
1 の片側の表面か ら水素ィ ォンをィ ォン注入する 。 なお 、 希ガスィ ォンあ る いは水素ィ ォン と 希ガスィ ォン の混 Π ガスィ ォンをィ ォン 注入 して も よ い。 これに よ り 、 ゥェ ■ ~~ ノヽ内部にィ ォンの平均 入深 さ において表面に平行なィ ォン注入層 を形成する こ と がでさ る ο な
· -
、 の時のィ ォン注入層の深さ は 、 最終的に形成 される S o I 層 の厚 さ に反映さ れる ο 従つ て、 注入ェネルギ 等を制御 してィ 才ン 入する - と に よ り 、 例 ば 2 0 0 n m以下の厚 さ の S o I 層 と す る と も可能であ る o
ェ ロ- ( d ) は、 ポン ド、 クェ · ~~ハ 2 1 のィ ォン注入された側の表面 と ベー ス クェ • "~ ノヽ 2 2 の表面 と を酸化膜 2 3 を介 して貼 り 合わせる o 例 X.ば 常温の清浄な雰囲気下で 2 枚の クェ一ハ 2 1 2 2 の
·>- 面同士を接触 させる と に よ り 、 接着剤等を用いる こ と な < クェ一 ノヽ同士が接着する 次に、 ェ ( e ) ではヽ 処理に よ り ポン ド クェ ■ ~~ ノヽ 2 1 の 部 をィ ォン注入層 2 4 で剥離する o 例えば、 ポン Kゥェ一ハ 2 1 と ぺ 一 ス ク工一ハ 2 2 と を貼 り 合わせて接着 した も の に対 し 、 不活性ガ ス雰囲気下約 5 0 0 °C以上の温度で熱処理を加 X.れば、 晶の再配 列 と 気泡の凝集 と に よ つ て剥離ゥェ一 ノヽ 2 5 と S O I ゥェ一 ノヽ 2 6
( S O I 層 2 7 +埋込み酸化 2 3 +ベ . -~ ス ゥェ一ハ 2 2 ) に分離 される ο
X ( f ) では 、 S o I クェ一 ノヽ 2 6 に対 して >ί¾ -口 熱処理を加 X. る o のェ程 ( f ) は 、 刖記ェ程 ( d )、 ( e ) の貼 り 合わせェ程お よぴ剥離熱処理ェ で密着 させたゥェ一 ノヽ同士の結合力では 、 その ま ま丁 ノく ィ ス作製ェ程で使用する には弱いので ±h Ά,
、 処理 と して
S o I クェ 一ノヽ 2 6 に高温の熱処理を施 して結合強度を十分なもの と する 例 ば 、 の熱処理は不活性ガス雰囲気下 、 1 0 5 0 V
1 2 0 0 。cで 3 0 分か ら 2 時間の範囲で行 う こ と ができ る ο
ェ ( g ) では 、 S o I ゥェ一ハ 2 6 表面に形成 された酸化膜を 弗酸洗浄に よ り 除去する もの であ る こ の と き 、 従来の方法に よ り 単に Ν領域で育成 したシ ンゥェ ' ~ ノヽをポン K ゥェ一ノヽ と して 用いた場合には 、 微小ピ -y 卜 が発生 して しま つ o しか し 、 本発明 に 係る S Ο I ゥェ一 ノヽ 2 6 は S O I 層 2 7 が N領域であつ て 、 且つ
C u Vポジシ 3 ン欠陥領域も存在 しないものであ る ためヽ 弗酸洗浄 を行つ ても ピ y 卜 が 大する よ う な こ と はな く 、 s O I 2 7 が破 層
壊される - と あ ない
さ ら にェ禾。 - ( h ) では 、 必要に応 じ 、 s O I 層 2 7 の厚 さ を調整 する ための酸化を行い 、 次いで ( I ) ェ程では 、 弗酸洗浄に よ り 酸 化膜 2 8 を除去する o これに よ ·* S O I 層の厚 さ を例 ば 2 0 0 n m以下に調整する と もでさ る o
以上の よ 5 な X禾 ( a ) ( I ) を経て製造 さ れた S o ' I ゥ ■ェ一 ノヽは 、 S o I μの表面に微小 ピ ッ ト が存在せず、 電気的特性に極め P T/JP2003/013645
15
て優れた も の と なる。
以下、 実施例を挙げて本発明を説明するが、 本発明はこれに限定される ものではない。
(実施例)
(実験 1 ) : 引上げ条件の確認
図 3 の単結晶製造装置 3 0 を用いて、 以下の よ う に結晶成長速度 の漸減実験を行い、 各領域の境界におけ る成長速度を調べた。
まず、 2 4 イ ンチ ( 6 0 0 m m ) 径の石英ルツポに原料 と な る 多 結晶シ リ コ ンを 1 5 0 k g チ ャージ し、 直径 2 1 O m mの シ リ コ ン 単結晶 を育成 した。 酸素濃度は 2 3 〜 2 6 p p m a ( A S T M ' 7 9 値) となるよ う にした。 単結晶を育成する 際、 図 4 ( A ) に示 される よ う に、 成長速度を結晶頭部か ら尾部にかけて 0 . 7 0 m m / m i n 力、 ら 0 . 3 0 m m / m i n の範囲で直線的に漸減 させる よ う に制 御 した。
そして、 図 4 ( A) ( B ) に示すとおり 、 引上げた単結晶の頭部から尾 部にかけて結晶軸方向に縦割 り切断し、 その後、 直径 2 0 0 mmのゥエ ー ハ形状の鏡面加工仕上げのサンプルを作製した。
サンプルのう ち 1枚は、 酸素析出熱処理後のゥエ ーハライ フタイ ム (W L T) 測定 (測定器 : S E M I L A B WT— 8 5 ) によ り V領域、 O S F領域、 I 領域の各領域の分布状況および各領域境界の成長速度を確認し た。 さ らにも う 1枚は熱酸化膜形成後 C uデポジショ ン処理を施し、 酸化 膜欠陥の分布状況を確認した。 なお、 本実験における詳細な評価方法は、 以下のとおり である。
( a ) 直径 2 1 0 mmのイ ンゴッ トを結晶軸方向 1 0 c m毎の長さでブロ ックに切断後、 結晶軸方向に縦割り切断加工し、 その後図 5 に示される よ う に結晶軸に対し垂直方向に直径 2 0 0 mm ( 8イ ンチ) の円柱にく り抜 き加工後、 ゥヱーハ形状の鏡面加工サンプルに仕上げた。 ( b ) 上記サンプルの う ち 1枚目 は、 ゥエ ーハ熱処理炉内 6 2 0 °C . 2時 間 (窒素雰囲気) 熱処理後、 8 0 0 °C . 4 時間 (窒素雰囲気) と 1 0 0 0 °C · 1 6 時間 ( ドライ酸素雰囲気) の 2段熱処理を施したあとに冷却し S E M I L A B W T - 8 5 による W L Tマップを作成した。
( c ) 2枚目 はゥエ ーハ表面に熱酸化膜形成後 C uデポジショ ン処理を施 し、 酸化膜欠陥の分布状況を確認した。 評価条件は次のとおり である。
1 ) 酸化膜 : 2 5 n m
2 ) 電界強度 : 6 MVZ c m
3 ) 電圧印加時間 : 5分間
実験結果
上記実験から、 図 6 ( A ) ( B ) に示される よ う な結果が得られ、 V領 域、 O S F領域、 N領域、 I 領域の各領域境界の成長速度を確認した。
V領域 /O S F領域境界 : 0. 5 2 3 mm/ m i n
O S F消滅境界 0 . 5 丄 O mm/ m i n
C uデポジショ ン欠陥消滅境界 0 . 5 0 6 mm/m i n 析出 N領域/非析出 N領域境界 0 . 4 9 7 mmZm i n
非析出 N領域 Z I 領域境界 0 . 4 8 8 mra/ m i n
(実験 2 ) : S O I ゥエーハの製造
図 3 に示した実験 1 と同じ引き上げ装置によ り 、 2 4イ ンチ石英ルツポ に原料多結晶シリ コンを 1 5 0 k gチャージし、 今度は図 7 に示されるよ う に成長速度を 0. 5 5 mm m i ii X)1 "ら 0 . 4 o mm m i nの 囲で 直径 2 1 O mmのイ ンゴッ トの結晶頭部から尾部にかけて実験 1 よ り緩や かに漸減させ、 結晶直胴部の 4 0 c mから 7 0 c mの領域に C uデポジシ ョ ン欠陥を含んだ N領域及び C uデポジショ ン欠陥を含まない N領域が形 成されるよ う にコン トロールした。 また、 酸素濃度は 2 4〜 2 6 p p m a ( A S T M ' 7 9 ) となるよ う に作製した。 そして以下の手順にしたがつ て品質評価おょぴ S O I加工を行った。 ( 1 ) 結晶引き上げ後、 各結晶ブロ ッ ク の結晶軸方向に頭側から順にゥ エーハを切断し、 切断順序がわかるよ う にレーザーマーキングにて番号を 印字し、 鏡面ゥエーハに加工した。
( 2 ) 各プロ ック単位の頭側 1枚目の P Wは 1 4サイズに分割し、 F P D、 L F P D、 L S E P、 O S Fを調査した。 次いで各ブロ ック単位の 頭側 2枚目は C uデポジショ ン欠陥分布を確認した。 そして各プロ ック単 位の頭側 3枚目 から 7枚目の合計 5枚は S O I ゥエーハ製造工程 ( S O I 工程) へ投入した。 再ぴ頭側 8枚目は F P D、 L F P D、 L S E P、 O S Fを評価し、 9枚目は C uデポジショ ン欠陥分布を、 1 0枚目から 1 4枚 目 の合計 5枚は S O I 工程へ投入する という要領で、 結晶軸方向 7枚単位 の頭側 2枚を品質評価し、 残り 5枚を S O I ゥエーハに加工した。
( 3 ) 上記評価の結果、 結晶直胴部のおよそ 4 0 c mから 5 0 c mのブ ロ ッ ク の半ばまでが V領域および O S F領域、 結晶直胴部の 5 0 c m付近 までが C uデポジショ ン欠陥が発生する N領域、 結晶直胴部のおよそ 5 0 c mから 7 0 c m付近までが C uデポジショ ン欠陥が発生しない N領域、 結晶直胴部の 7 0 c m付近からテール側の領域は I領域であった。
( 4 ) 上記 ( 1 ) の 5枚ずつのロ ッ トの鏡面ゥエ ーハをボン ドゥエーハ に使用 し、 図 1 に示した工程に基づきイオン注入剥離法に基づき、 ベース ゥエーハと貼り合わせた後、 5 0 n m厚さの S O I 層を有する S O I ゥェ ーハに加工した。
これらの S O I ゥエーハの S O I 層表面をパーティ クルカウンター (K L A _ T e n c o r社製、 S u r f s c a n S P - 1 ) によ り測定した と ころ、 V領域および O S F領域のシリ コンゥエーハをボン ドゥエーハと して使用 したも のでは、 ほぼ完全に S O I 層が破壊されていた (図 8 (A))。
また、 C uデポジショ ン欠陥が発生する N領域のボン ドゥエーハは低密 度ながら局部的に S O I 層が破壌された (図 8 ( B ) )。
しかし、 C uデポジショ ン欠陥が発生しない N領域のポン ドゥエーハの 場合は S O I 層に欠陥が見つからなかった (図 8 ( C ) )。 さ らに C uデポ ジシヨ ン欠陥が発生しない N領域の S O I 層は 5 0 %弗酸溶液に 3 0分間 無攪拌のまま放置し欠陥密度測定を行った場合でもエッチピッ ト欠陥は検 出されなかった。 尚、 本発明 は、 上記実施形態に限定 さ れる も のではない。 上記実 施形態は 、 例示であ り 、 本発明の特許請求の範囲に記載 さ れた技術 的 ォノ目、と 実質的に同一な構成を有 し 、 同様な作用効果を奏する も の は 、 いかな る も のであつ て も本発明 の技術的範囲に包含 さ れる。
例えば 、 実施形態では 、 2 枚のシ リ : 3 ン ゥェ一ハを用いてィ ォン 注入剥離法に よ り S O I クェ ■ ~~ ノ、を製造する場合につ いて説明 した が 、 本発明 は こ の よ う な製造方法に限定 される も の ではない。 例 ば 、 ホ ン ゥエーハ と して 、 チ ョ ク ラノレス キー法に よ り 育成 さ れた シ リ コ ン単結晶であ り 、 V ング状に発生する o S F の外側の N領域 であつ て 、 且つ C u デポジシ ョ ン法に よ り 検出 さ れる欠陥領域が存 在 しないシ リ =1 ン ゥェ一ノヽ を、 酸化膜を介 さ ずに絶縁性の支持基板
、 例えば石英、 S i C 、 サ フ ア イ ァ等の基板に直接貼 り 合わせて S
O I ゥェ一ハを製造する 合に も適用する こ と ができ る
さ ら に 、 S I M O X法 、 すなわち シ リ コ ン ゥ工 ^"ー ノヽ こ酸素をィ ォ ン注入 した後、 熱処理 して S O I クェ一八を製造する場合に も 、 使 用する シ リ . ン ゥェ— ノヽ と して、 チ ョ ク ラノレ ス キー法に よ り 育成 さ れたシ V コ ン単結晶であ 、 リ ング状に発生する O S F の外側の N 領域であつ て、 且つ C u デポジシ ン法に よ り 検出 さ れる欠陥領域 が存在 しない も の を用い る こ と で 、 本発明 に係 る S O I ゥエ ー ノヽを 製造する と ができ る。

Claims

求 の 範
1 少な < と も支持基板上にシ リ ン活性層が形成 さ れた S O I ゥェ一ノヽであつ て、 少な く と も HU S己 シ リ コ ン活性層が、 チ ョ ク ラノレ ス キ一法に よ り 育成 さ れたシ V コ ン単結晶であ り 、 リ ング状に発生 する O S F の外側の N領域であつ て 、 且つ C u デポジシ ョ ン法に よ 検出 される欠陥領域が存在 しない も の力 ら な る こ と を特徴 と する
S O I ゥェ一ハ
2 刖記シ V コ ン活†生層の厚 さ が 、 2 0 0 n m以下であ る こ と を 特徴 と する if 求項 1 に記載の S O I クエ ーハ。
3 刖 mシ コ ン活性層が 、 酸化膜を介 して前記支持基板に貼 り a わ さ れて形成 されてい る も のであ る こ と を特徴 と する請求項 1 又 は 冃求項 2 に記载の S O I ゥェ ' ~~ ノヽ
4 r 酸化膜の厚 さ が、 2 n m 〜 3 0 0 0 n mの範囲内 に あ る こ と を特徴 と する請求項 3 に記載の S O I ゥエ ーノヽ 。
5 S o I ゥエ ーノヽカ 、 ィ ォン注入剥離法に よ り 製造 さ れた も のであ る と を特徴 と する 求項 1 ない し請求項 4 のいずれか 1 に記載の S o I ゥエ ーノヽ 。
6 シ リ ン活性層 と な る ボン ド クエ ーハ と 支持基板 と な るベー ス ク ェ · ~~ ノヽ の う ち、 Bij 記 ン ' ド ゥエ一ノヽの表面力 ら水素イ オン、 希ガ スイオンあるいはこれらの混合ガスイオンをイオン注入してゥエーハ内部 にイオン注入層を形成し、 該ボン ドゥエーハのイオン注入された側の表面 と前記べ一スウェーハの表面と を酸化膜を介してまたは直接貼り合わせた 後、 熱処理によ り前記ボン ドゥエーハの一部を前記イオン注入層で剥離し て S O I ゥエーハを形成する S O I ゥエーハの製造方法において、 前記ポ ン ドゥエー ノヽと して、 チ ヨ ク ラルス キー法に よ り 育成さ れた シ リ コ ン 単結晶であ り 、 リ ング状に発生する O S F の外側の N領域であっ て、 且つ C u デポジシ ョ ン法に よ り 検出 さ れる欠陥領域が存在 しないシ リ コ ン ゥエーノヽを用い る こ と を特徴 と する S O I ゥエーハの製造方 法。 '
PCT/JP2003/013645 2002-08-27 2003-10-24 Soiウエーハ及びsoiウエーハの製造方法 Ceased WO2004040650A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03758888A EP1557883A4 (en) 2002-10-31 2003-10-24 SOI WAFERS AND METHOD FOR MANUFACTURING SOI WAFERS
US10/500,580 US7129123B2 (en) 2002-08-27 2003-10-24 SOI wafer and a method for producing an SOI wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002317634A JP2004153081A (ja) 2002-10-31 2002-10-31 Soiウエーハ及びsoiウエーハの製造方法
JP2002-317634 2002-10-31

Publications (1)

Publication Number Publication Date
WO2004040650A1 true WO2004040650A1 (ja) 2004-05-13

Family

ID=32211731

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/013645 Ceased WO2004040650A1 (ja) 2002-08-27 2003-10-24 Soiウエーハ及びsoiウエーハの製造方法

Country Status (5)

Country Link
EP (1) EP1557883A4 (ja)
JP (1) JP2004153081A (ja)
KR (1) KR20050069929A (ja)
TW (1) TW200413581A (ja)
WO (1) WO2004040650A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009122648A1 (ja) * 2008-04-02 2009-10-08 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
US8211228B2 (en) 2004-12-16 2012-07-03 Shin-Etsu Handotai Co., Ltd. Method for producing single crystal and a method for producing annealed wafer

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5023451B2 (ja) * 2004-08-25 2012-09-12 株式会社Sumco シリコンウェーハの製造方法、シリコン単結晶育成方法
JP5183874B2 (ja) * 2004-12-28 2013-04-17 信越化学工業株式会社 Soiウエーハの製造方法
WO2007074552A1 (ja) * 2005-12-27 2007-07-05 Shin-Etsu Chemical Co., Ltd. Soiウェーハの製造方法及びsoiウェーハ
JP2007194514A (ja) * 2006-01-23 2007-08-02 Mitsubishi Electric Corp 半導体装置の製造方法
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Soi基板の製造方法
JP4820801B2 (ja) * 2006-12-26 2011-11-24 株式会社Sumco 貼り合わせウェーハの製造方法
WO2013176396A1 (ko) * 2012-05-23 2013-11-28 주식회사 엘지실트론 단결정 실리콘 잉곳 및 웨이퍼, 그 잉곳 성장 장치 및 방법
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
WO2001036719A1 (en) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and production method thereof and soi wafer
WO2002053812A1 (en) * 2000-12-28 2002-07-11 Shin-Etsu Handotai Co.,Ltd. Silicon single crystal wafer and method for producing silicon single crystal
JP2002226296A (ja) * 2001-01-31 2002-08-14 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832040A (ja) * 1994-07-14 1996-02-02 Nec Corp 半導体装置
JP3500063B2 (ja) * 1998-04-23 2004-02-23 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
JP3697106B2 (ja) * 1998-05-15 2005-09-21 キヤノン株式会社 半導体基板の作製方法及び半導体薄膜の作製方法
JP3618254B2 (ja) * 1998-06-02 2005-02-09 信越半導体株式会社 Soi基板の製造方法
JP3943717B2 (ja) * 1998-06-11 2007-07-11 信越半導体株式会社 シリコン単結晶ウエーハ及びその製造方法
JP2001044441A (ja) * 1999-07-29 2001-02-16 Sony Corp 完全空乏soi型半導体装置及び集積回路
JP2001144275A (ja) * 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
JP2002184961A (ja) * 2000-09-29 2002-06-28 Canon Inc Soi基板の熱処理方法およびsoi基板
JP3982218B2 (ja) * 2001-02-07 2007-09-26 ソニー株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001044398A (ja) * 1999-07-30 2001-02-16 Mitsubishi Materials Silicon Corp 張り合わせ基板およびその製造方法
WO2001036719A1 (en) * 1999-11-12 2001-05-25 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and production method thereof and soi wafer
WO2002053812A1 (en) * 2000-12-28 2002-07-11 Shin-Etsu Handotai Co.,Ltd. Silicon single crystal wafer and method for producing silicon single crystal
JP2002226296A (ja) * 2001-01-31 2002-08-14 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1557883A4 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8211228B2 (en) 2004-12-16 2012-07-03 Shin-Etsu Handotai Co., Ltd. Method for producing single crystal and a method for producing annealed wafer
EP1829992B1 (en) * 2004-12-16 2013-06-26 Shin-Etsu Handotai Co., Ltd. Method for producing single crystal and a method for producing annealed wafer
WO2009122648A1 (ja) * 2008-04-02 2009-10-08 信越半導体株式会社 シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス

Also Published As

Publication number Publication date
KR20050069929A (ko) 2005-07-05
JP2004153081A (ja) 2004-05-27
EP1557883A4 (en) 2009-12-30
TW200413581A (en) 2004-08-01
TWI338058B (ja) 2011-03-01
EP1557883A1 (en) 2005-07-27

Similar Documents

Publication Publication Date Title
WO2001028000A1 (en) Method for manufacturing soi wafer, and soi wafer
WO2002053812A1 (en) Silicon single crystal wafer and method for producing silicon single crystal
JPH11307472A (ja) 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ
JPWO2004083496A1 (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
US7186628B2 (en) Method of manufacturing an SOI wafer where COP&#39;s are eliminated within the base wafer
WO2004040650A1 (ja) Soiウエーハ及びsoiウエーハの製造方法
US7518187B2 (en) Soi wafer and a method for producing the same
JP4380141B2 (ja) シリコンウェーハの評価方法
JP4228419B2 (ja) Soiウエーハの製造方法およびsoiウエーハ
EP1589580B1 (en) An soi wafer and method for producing the same
JP5565079B2 (ja) Soiウェーハの製造方法
JP4380162B2 (ja) Soiウエーハ及びその製造方法
CN100452407C (zh) Soi晶片及其制造方法
WO2003091484A1 (fr) Procede de production d&#39;un cristal unique de silicium et plaquette de cristal unique de silicium
JP2005072108A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2001044087A (ja) 張り合わせ誘電体分離ウェーハおよびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 1020047010436

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10500580

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2003758888

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2003758888

Country of ref document: EP