WO2004061971A1 - ｐ型窒化物半導体構造及びバイポーラトランジスタ - Google Patents

ｐ型窒化物半導体構造及びバイポーラトランジスタ Download PDF

Info

Publication number
WO2004061971A1
WO2004061971A1 PCT/JP2004/000014 JP2004000014W WO2004061971A1 WO 2004061971 A1 WO2004061971 A1 WO 2004061971A1 JP 2004000014 W JP2004000014 W JP 2004000014W WO 2004061971 A1 WO2004061971 A1 WO 2004061971A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
layer
nitride semiconductor
base layer
type nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/000014
Other languages
English (en)
French (fr)
Inventor
Toshiki Makimoto
Kazuhide Kumakura
Naoki Kobayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2005507665A priority Critical patent/JPWO2004061971A1/ja
Priority to US10/516,380 priority patent/US7804106B2/en
Priority to EP04700296A priority patent/EP1583154B1/en
Publication of WO2004061971A1 publication Critical patent/WO2004061971A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0116—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group III-V semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to a p-type nitride semiconductor structure and a bipolar transistor, and more particularly to a p-type nitride semiconductor structure having a nitride semiconductor and a p-type nitride semiconductor bipolar transistor used for a high-output power amplifier and the like. It is about. Background art
  • nitride semiconductors are characterized by having a large band gap, and are therefore used for various optoelectronic devices.
  • the surface of a P-type nitride semiconductor processed by etching or the like is damaged by the processing. This damage is due to the n-type conductivity, so that even if an ohmic electrode is formed on the surface of the processed p-type nitride semiconductor, good current-voltage (IV) characteristics cannot be obtained (for example, see Non-Patent Document 1; T. Makimoto, K. Kumakura, and N. Kobayashi, Journal of Crystal Growth 221, P. 350-355 (2000), and Non-Patent Document 2; T. Makimoto, K. Kumakura, and N. Kobayashi, phys. S tat. Sol. (A) 188, No. 1, P.183-186, (2001)).
  • HBTs heterojunction bipolar transistors
  • FIG. 9A shows the crystal growth of the HBT structure
  • FIG. 9B shows the surface of the base layer by etching
  • FIG. 9C shows the surface of the sub-collector layer by etching
  • FIG. 9D shows the formation of a P-type electrode on the base layer
  • FIG. 9E shows the formation of the n-type electrode on the emitter layer and the sub-collector layer.
  • the HBT structure has an n-type sub-collector layer 24, an n-type collector layer 23 stacked on the n-type sub-collector layer 24, P-type InGaN base layer 22 stacked on the collector layer 23, and n-type Gan emitter layer stacked on the base layers 11 and 31 2 1
  • the base layer 22 is exposed by etching.
  • the n-type sub-collector layer 24 is exposed by etching.
  • a p-type electrode (base electrode) 25 is formed on the exposed base layer 22.
  • an n-type electrode 26 is formed on the emitter layer 21 and the exposed n-type sub-collector layer 24.
  • the emitter layer 21 is removed by etching to expose the surface of the base layer 22 in order to form the base electrode 25.
  • a base electrode 25 is formed on the exposed surface of the base layer 22. Since the exposed surface of the base layer 22 is subjected to etching damage, the base electrode when the base layer 22 is p-type GaN does not exhibit good I-V characteristics. Furthermore, the fabricated HBT does not exhibit good common-emitter IV characteristics.
  • the first method to reduce the effects of damage is to regrow the P-type GaN on the damaged surface (eg, Non-Patent Document 3; LS McCarthy, P. Kozodoy, MJW Rodwel 1 , SP DenBaars, UK Mishra, IEEE Electron Device Letters, Vol.20, No.6, P.277-279 (1999), and Non-Patent Document 4; BS She 11 on, DJH Lambert, Jian Jang Huang , MMWong, U. Chowdhury, Ting Gang Zhu, HK on, Z. Li 1 iental-Weber, M. Benarama, M. Feng, RD Dupuis, IEEE Transact ions on Electron Devices, Vol. 48, No. 3 P .490-494 (2001)).
  • Non-Patent Document 3 LS McCarthy, P. Kozodoy, MJW Rodwel 1 , SP DenBaars, UK Mishra, IEEE Electron Device Letters, Vol.20, No.6, P
  • FIG. 10 is a schematic diagram showing an HBT structure according to a conventional example when a mold 0aN is regrown on a p-type G & damaged by etching.
  • FIG. 3 is a schematic diagram showing a conventional HBT structure in which a new p-type semiconductor has been grown.
  • the HBT structure includes an n-type GaN sub-collector layer 34, an n-type GaN sub-collector layer 33 stacked on the n-type GaN sub-collector layer 34, a p-type GaN base layer 32 stacked on a N collector layer 33 and n-type A 1 G aN emission layer 3 1 stacked on p-type GaN base layer 32 And an externally regrown p-type GaN base layer 35 formed on the exposed p-type GaN base layer 32, and the exposed n-type GaN sub-collector A collector electrode 37 is formed on the layer 34, an external regrowth p-type G a N base layer 35 is formed on a base electrode 36, and an n-type A 1 G a N emitter layer 31 is formed. An emitter electrode 38 is formed thereon.
  • the current gain of the HBT is increased despite the regrowth of the base layer. Is less than 10 and no large value has been obtained.
  • Non-Patent Document 3 the rising voltage in the emitter-grounded IV characteristic is 4 V or more. Furthermore, in Non-Patent Document 4 described above, it is impossible to measure the rising voltage because the reported common-emitter I-V characteristic has a large leakage current.
  • regrowth of p-type GaN did not significantly improve HBT properties.
  • P-type GaN which is a typical example of a p-type nitride semiconductor
  • the properties of HBT were improved because the processing damage at the regrowth interface could not be repaired. Probably not. This indicates that regrown materials are important for producing good HBT.
  • the second method is to regrow p-type GaAs on the damaged surface instead of regrowing p-type GaN (eg, Non-Patent Document 5; KPLee, AP Zhang, G. Dang, F. Ren, J.
  • hole concentration of p-type G a A s is 1 0 2 0 c m_ 3, 1 0 0 times or greater than the hole concentration of the p-type G a N at room temperature. This report focuses on this high hole concentration in order to obtain good HBT characteristics.
  • the current gain in the emitter-to-I-V characteristic was 5 or less and the rise voltage was 3.5 V or more, and good HBT characteristics were obtained. Absent. In this case as well, it is considered that the HBT characteristics were not improved because the damage existing between the p-type GaN base layer and the p-type GaAs growth layer could not be repaired. Can be This means that simply increasing the hole concentration in the layer regrown on the processed P-type GaN, This indicates that good HBTs cannot be produced.
  • Japanese Patent Application Laid-Open No. 5-175252 and Japanese Patent Application Laid-Open No. 5-291282 disclose in order to reduce the junction capacitance, a p-type GaAs external base layer is regrown on an A 1 GaAs external emitter layer having a high resistance.
  • Japanese Unexamined Patent Publication No. 7-2455316 discloses a method in which a P-type GaAs outer layer is formed on an n-type GaAs collector layer via an n-type InGaP etching stopper layer. This is one in which a base layer is formed.
  • the present invention has been made in view of such a problem, and an object of the present invention is that it is difficult to form a good ohmic electrode on the surface of a processed p-type nitride semiconductor.
  • An object of the present invention is to provide a P-type nitride semiconductor structure capable of forming a good ohmic electrode.
  • Another object of the present invention is to solve the problem that the current gain of a conventional p-type nitride semiconductor bipolar transistor is significantly smaller than the current gain of a bipolar transistor manufactured using another semiconductor.
  • An object of the present invention is to provide a p-type nitride semiconductor bipolar transistor having a drastically improved performance.
  • Still another object of the present invention is to provide a conventional! P-type nitride, which solves the problem that the rise voltage of the bipolar transistor bipolar transistor was significantly higher than expected from the band gap, and reduced it to a value close to the expected value from the band gap.
  • An object of the present invention is to provide a bipolar transistor. Disclosure of the invention
  • a p-type nitride semiconductor layer containing In is provided on a p-type nitride semiconductor processed by etching.
  • Semiconductor structure
  • a p-type nitride semiconductor layer containing In is formed on a surface of the p-type base layer exposed by etching the emitter layer. And a p-type nitride semiconductor bipolar transistor.
  • the P-type nitride semiconductor containing In is regrown on the processed p-type nitride semiconductor. It differs from the conventional technology in that the regrown p-type nitride semiconductor contains In.
  • FIG. 1 is a schematic diagram showing the HBT structure of the present invention.
  • FIG. 2 is a schematic diagram showing a layer structure of the npn-type HBT used in the examples.
  • FIG. 10.3 is a schematic view showing a state after the regrowth of the mold 1110 & N external base layer.
  • FIG. 4 is a diagram showing details in the vicinity of the regrown p-type InGaN external base layer in the example.
  • FIG. 5 is a comparison diagram of the I-V characteristic when the p-type InGaN was regrown (the present invention) and when the p-type InGaN was not regrown (the conventional structure).
  • FIG. 6 is a view showing one example of the emission ground characteristics of the HBT manufactured by the conventional method.
  • FIG. 7 is a diagram showing an emitter-grounded I-V characteristic of HBT in the example.
  • FIG. 8 is a diagram showing an emitter-grounded I-V characteristic measured at a small current value in order to examine a rising voltage.
  • FIGS. 9A to 9E show an example of a typical conventional process (without regrowth) for producing HBT.
  • FIG. 10 is a schematic diagram showing an HBT structure according to a conventional example when p-type GaN is regrown on p-type GaN damaged by etching.
  • FIG. 1 is a schematic diagram showing the HBT structure of the present invention, and is a configuration diagram of a p-type nitride semiconductor bipolar transistor.
  • the HBT structure includes an n-type GaN sub-collector layer 5, an n-type GaN sub-collector layer 4 laminated on the n-type GaN sub-collector layer 5, and an n-type GaN sub-collector layer 4.
  • a collector electrode 10 is formed on the exposed n-type GaN sub-collector layer 5, and is externally regrown p-type In G a N
  • a base electrode 9 is formed on the base layer 8, and an emitter electrode 11 is formed on the n-type GaN emitter layer 1.
  • the surface of the p-type base layer 2 that is exposed by etching the emitter layer 1 is a p-type nitride containing In.
  • This is a p-type nitride semiconductor HBT on which the semiconductor layer 8 is grown.
  • the p-type base layer 2 in the present invention is a p-type InGaN containing In.
  • FIG. 2 is a schematic diagram showing a grown layer structure.
  • the emitter layer 1 is an n-type GaN (Si; 5 ⁇ 10 19 cm— 3 , 40 nm)
  • the base layer 2 is a p-type InGaN (In; 7%, M—g; 1 X 10 19 cm- 3 , 100 nm)
  • graded layer 3 is In. GAN (30 nm)
  • collector layer 4 is n-type GAN (Si; 1).
  • sub-collector layer 5 is n-type G a N (1 H m)
  • buffer layer 6 is AIN (100 nm)
  • substrate 7 is SiC. Yes, adopted a double heterostructure.
  • the collector layer 4 was grown at 1000 ° C. using trimethyl gallium and ammonia.
  • the graded InGaN layer 3, base layer 2, and collector layer 4 were grown at 780 ° C using trimethyl indium, triethyl gallium, and ammonia. Mg atoms were used for p-type impurities, and Si atoms were used for n-type impurities.
  • the In composition in In GaN was determined by applying the Vegado's law using the X-ray double crystal method, assuming that the In GaN crystal was completely relaxed.
  • the thickness of the InGaN thick film used for the measurement is about 100 to 200 nm.
  • the ⁇ -type InG aN is used for the base layer 2, but the lattice constant difference from G aN increases when the In composition of the p-type In G aN increases. Therefore, the defect density increases. As a result, the minority carrier life is shortened, and the current gain may be reduced. Therefore, the In composition of the P-type InGaN in this example used a relatively small value of 7%. On the other hand, when the In composition is small, the influence of processing damage increases (for example, see Non-Patent Document 1), so the relationship between current gain and processing damage is considered to be in a trade-off relation.
  • the In composition of the P-type InGaN base layer 2 is about 5% to 30%, and the In composition of the p-type nitride semiconductor layer 8 is p-type InGa It is desirable that the composition be higher than the In composition of the N base layer 2.
  • a spike occurs between the base layer 2 and the collector layer 4 due to conduction band discontinuity. This spike prevents electrons injected from the emitter layer 1 into the base layer .. 2 from traveling to the collector layer 4 and thus reduces the current gain.
  • a graded In GaN layer 3 in which the In composition was gradually changed was inserted.
  • the HBT layer structure shown in FIG. 2 was processed by dry etching (reactive ion etching) using chlorine gas to expose the surface of the base layer 2 and the surface of the sub-collector layer 5.
  • the p-type nitride semiconductor layer 8 was not desired to be regrown was covered with a SiO 2 mask. Then, the p-type InGaN external base layer 8 is converted to the p-type InGaN layer 2 Regrown on. It is desirable that the growth temperature of this regrowth be lower than the temperature at which the base layer 2 was grown (780 ° C. in the present embodiment). did.
  • FIG. 3 is a schematic diagram showing a state after regrowth. Thereafter, the Si 2 mask 12 was removed by HF, and each electrode (base electrode 9, collector electrode 10, and emitter electrode 11) was formed by electron beam evaporation. Thus, the HBT shown in FIG. 1 was finally produced. In this case, the size of the emitter electrode 11 is 50 m ⁇ 30 m.
  • FIG. 4 shows the detailed structure of the p-type InGaN external base layer 8 regrown in this embodiment.
  • a p-type InGaN layer 17 having an In composition of 20% was regrown by 100 nm in thickness.
  • a thin p-type InGaN layer 13 having a composition of 30% with a thickness of 30% was grown to 2 nm.
  • M g concentration in these regrown p-type I n G a N layer is 4 X 1 0 1 9 c m_ 3.
  • a polarization charge 14 is generated due to crystal distortion.
  • the large polarization charge is a characteristic of nitride semiconductors.
  • the magnitude of the polarization charge is negligibly small.
  • a negative polarization charge is generated at the interface.
  • the contact resistance between the p-type nitride semiconductor and the metal can be reduced (for example, Japanese Patent Application Laid-Open No. Production Method ”(Kumakura, Makimoto, Kobayashi), or Non-Patent Document 6: K. Kumakura, T. Makimoto and N. Kobayashi, Applied Physics Letters, Vol. 79, No. 16, pp. 2588-2590 (2001 ))).
  • the thin p-type InGaN layer serves to reduce the contact resistance with metal, and there is no description of the essential part of the present invention.
  • the thickness regrown on the p-type InGaN layer 2 It should be noted that regrowth of a p-type InGaN layer 17 having a thickness of 100 nm and an In composition of 20% is an essential part of the present invention.
  • the Mg concentration of the 20% p-type InGaN external base layer 17 is preferably higher than that of the 7% p-type InGaN base layer 2. On the other hand, it has been found that when the Mg concentration is too high, the hole carrier concentration decreases. From the above, M g concentration, 1 X 1 0 1 9 c m- 3 force is desirably between et 2 X 1 0 2 Q cm- 3 . In addition, if the thickness of the 20% p-type InGaN external base layer 17 is small, the effect of regrowth cannot be expected, and if the thickness is large, it may hinder device fabrication. Therefore, it is desirable that the thickness be 1 nm or more and 100 nm or less. Here, as shown in FIG.
  • defects caused by etching generate positive charges 16 on the p-type InGaN base layer 2.
  • This positive charge 16 is the cause of the poor ohmic characteristics.
  • this In composition is 20%, and the p-type InG GaN external base layer 17 is not completely distorted. of! ) It is expected that a certain amount of negative polarization charge 15 will be generated between the type InGaN base layer 2. It can be expected that the negative charge 15 cancels out the positive charge 16 due to the defect, thereby improving the homogeneity. Therefore, it is desirable that the In composition of the regrown p-type InGaN external base layer 17 be higher than the In composition of the p-type InGaN base layer 2.
  • Two PdZAu electrodes 9 were formed on the P-type InGaN external base layer 8 regrown in this example, and the IV characteristics between the electrodes were measured.
  • the size of the electrodes is 50mX80m, and the spacing is 20m.
  • the regrowth base layer 8 was not regrown. Therefore, all current flows through the interface between the 7% p-type InGaN base layer 2 and the 20% regrown p-type InGaN external base layer 17. Will pass.
  • FI G.5 shows the I-V characteristics when the p-type InGaN external base layer 8 is regrown (Example) and when the re-growth is not performed (conventional method).
  • FIG. In the conventional method a good uniform characteristic could not be obtained due to etching damage.
  • the p-type InGaN external base layer 8 is regrown as in the present embodiment, it can be seen that the IV characteristics are significantly improved.
  • HBT was made by the typical HBT process of FIG. Fig. 5 shows an example of the emitter grounding characteristics introduced in Non-Patent Document 2.
  • the processing damage is smaller than in the case of the p-type GaN. Nevertheless, the maximum value of the current gain is about 20 and the rise voltage is about 6 V. The deviation of the rise voltage from the expected value is 5 V or more.
  • FIG.7 shows the emitter-grounded I-V characteristics of the HBT in this embodiment.
  • the maximum value of the current gain is 300000 or more.
  • FIG.8 shows the emitter-grounded I-V characteristics measured at a small current value in order to check the rising voltage.
  • FIG. 8 shows that the rising voltage is 0.27 V. Since the conduction band discontinuity of the n-type GaN emitter layer 1 and the p-type In GaN base layer 2 with 7% In composition is 0.2 V, the rise is almost equal to this discontinuity. Voltage was obtained. The deviation of the rise voltage from the expected value is less than 0.1 V.
  • the current gain of the HBT of the present embodiment is more than 100 times larger than that of the conventional method, and the deviation of the rising voltage from the expected value is also small. It decreased sharply to 150 or less.
  • the p-type InGaN external base layer 8 was used for the regrowth layer. As a result, the characteristics of the HBT can be greatly improved. It is considered that the processing damage was repaired by the I ⁇ atoms contained in the ⁇ -type nitride semiconductor. Industrial applicability
  • processing damage is repaired by re-growing a ⁇ -type nitride semiconductor containing I ⁇ on a ⁇ -type nitride semiconductor having processing damage, and the ohmic characteristics are greatly improved. To be improved. Therefore, when the present invention is applied to the base layer, there is an advantage that the current gain and the rise voltage can be significantly improved.

Landscapes

  • Bipolar Transistors (AREA)

Abstract

本発明は、加工ダメージのあるｐ型窒化物半導体上にＩｎを含むｐ型窒化物半導体を再成長することにより、加工ダメージが修復され、オーミック特性が大幅に改善されたｐ型窒化物半導体構造を提供すること、また、電流利得および立ち上がり電圧を大幅に改善することができるｐ型窒化物半導体バイポーラトランジスタを提供することである。エッチングによる加工を施したｐ型窒化物半導体（２）上に、Ｉｎを含むｐ型窒化物半導体層（８）を設ける。また、ベース層がｐ型窒化物半導体であるバイポーラトランジスタにおいて、エミッタ層（１）をエッチングすることにより露出されたｐ型ＩｎＧａＮべース層（２）の表面に、再成長させたＩｎを含むｐ型ＩｎＧａＮベース層（８）を設ける。

Description

明 細
P型窒化物半導体構造及びパイポーラトランジスタ 技術分野
本発明は、 p型窒化物半導体構造及びバイポーラトランジスタに 関し、 より詳細には、 窒化物半導体を有する p型窒化物半導体構造 及び高出力パワーアンプなどに利用される p型窒化物半導体バイ ポーラトランジスタに関するものである。 背景技術
一般に、 窒化物半導体は、 バンドギャップが大きいという特徴を 有するので、 様々な光 · 電子デバイスに用いられている。 エツチン グなどで加工した P型窒化物半導体の表面は、 加工によってダメー ジを受ける。 このダメージは、 n型の伝導性を示すために、 加工し た p型窒化物半導体の表面にォーミック電極を形成しても良好な電 流一電圧 （ I — V) 特性を得ることができない （例えば、 非特許文 献 1 ； T. Makimoto, K. Kumakura, and N. Kobayashi, Journal of Crystal Growth 221, P.350-355 (2000) 参照、 また、 非特許文献 2 ； T. Makimoto, K. Kumakura, and N. Kobayashi, phys. s tat. sol. (a) 188, No.1, P.183-186, (2001) 参照） 。
このダメージの影響を減少させることを目的として、 ダメージを 受けた層の上に、 新たに p型半導体を成長する方法が報告されてい る。 ここでは、 ベース層が p型窒化物半導体である n p n型窒化物 半導体へテロ接合バイポーラトランジスタ（H B T； He teroj unction Bipolar Transistor) に関する研究を中心に説明する。
F I G. 9 A〜F I G. 9 Eは、 HB Tを作製する典型的なプロセ スの一例を示す図で、 F I G. 9 Aは HB T構造の結晶成長、 F I G. 9 Bはエッチングによるベース層の面出し、 F I G. 9 Cはエツ チングによるサブ ·コレクタ層の面出し、 F I G. 9 Dはベース層へ の P型電極の形成、 F I G. 9 Eはエミッタ層及びサブ ·コレクタ層 への n型電極の形成状態を各々示す図である。
F I G. 9 Aに示すように、 HB T構造は、 n型サブ · コレクタ層 2 4と、 この n型サブ · コレクタ層 2 4上に積層された n型コレク タ層 2 3 と、 この n型コレクタ層 2 3上に積層された p型 I n G a Nベ一ス層 2 2と、 この 型 1 11 & 31^べ一ス層 2 2上に積層され た n型 G a Nェミッタ層 2 1 とから構成されている。 次に、 F I G. 9 Bに示すように、エッチングによりベース層 2 2の面出しを行う。 次に、 F I G. 9 Cに示すように、 エッチングにより n型サブ ' コレ クタ層 2 4の面出しを行う。 次に、 F I G. 9 Dに示すように、 面出 しされたベース層 2 2上に p型電極（ベース電極） 2 5を形成する。 次に、 F I G. 9 Eに示すように、 ェミッタ層 2 1及び面出しされた n型サブ · コレクタ層 2 4上に n型電極 2 6を形成する。
このような HB T作製プロセスでは、 ベ一ス電極 2 5を形成する ために、 ェミッタ層 2 1をエッチングで除去してベ一ス層 2 2の表 面を露出させる。 この露出したベ一ス層 2 2の表面にベース電極 2 5を形成する。 この露出したベース層 2 2の表面は、 エツチングダ メ一ジを受けているために、 ベース層 2 2が p型 G a Nの場合の ベース電極は良好な I 一 V特性を示さない。 さらに、 作製した HB Tは良好なエミッタ接地 I 一 V特性を示さない。
つまり、 従来の H B Tのェミツ夕接地 I 一 V特性では、 電流利得 が小さく、 また、 立ち上がり電圧が大きいという間題があった。 こ のべ一ス層の表面のダメージの影響を減少させることを目的として、 ダメージを受けた P型窒化物半導体べ一ス層の上に、 新たな！）型半 導体を成長する方法が報告されている。
以下、 これらの従来方法について説明する。
ダメージの影響を減少させるための一番目の方法は、 ダメージを 受けた表面に P型 G a Nを再成長する方法である （例えば、 非特許 文献 3 ； L. S. McCarthy, P. Kozodoy, M. J. W. Rodwel 1, S. P. DenBaars, U. K. Mishra, IEEE Electron Device Letters, Vol.20, No.6, P.277-279 (1999) 参照、 また、 非特許文献 4 ； B. S. She 11 on, D. J. H. Lambert, J i an Jang Huang, M.M.Wong, U. Chowdhury, Ting Gang Zhu, H. K. on, Z. Li 1 iental-Weber, M. Benarama, M. Feng, R. D. Dupui s, IEEE Transact ions on Electron Devices, Vol.48， No.3 P.490-494 (2001) 参照） 。
F I G. 1 0は、エッチングダメージを受けた p型 G & に 型0 a Nを再成長した場合の従来例に係る H B T構造を示す模式図で、 型窒化物半導体ベース.層の上に、 新たな p型半導体を成長させた 従来の H B T構造を示す模式図である。 この HB T構造は、 n型 G aNサブ · コレクタ層 3 4と、 この n型 G a Nサブ · コレクタ層 3 4上に積層された n型 G a Nコレクタ層 3 3と、 この n型 G a Nコ レクタ層 3 3上に積層された p型 G a Nベース層 3 2と、 この p型 G a Nベース層 3 2上に積層された n型 A 1 G a Nエミッ夕層 3 1 と、 面出しされた p型 G a Nベース層 3 2上に形成された外部再成 長 p型 G a Nベース層 3 5とから構成され、 面出しされた n型 G a Nサブ · コレクタ層 3 4上にはコレクタ電極 3 7が形成され、 外部 再成長 p型 G a Nベ一ス層 3 5上にはベース電極 3 6が形成され、 n型 A 1 G a Nェミッタ層 3 1上にはエミッ夕電極 3 8が形成され ている。
しかしながら、上述したいずれの非特許文献に記載のものも、ベ一 ス層の再成長を行なっているのにもかかわらず、 HB Tの電流利得 は 1 0以下であり、 大きな値は得られていない。
また、 上述した非特許文献 3では、 ェミッタ接地 I —V特性にお ける立ち上がり電圧は、 4 V以上である。 さらに、 上述した非特許 文献 4では、 報告されているエミッタ接地 I 一 V特性は漏れ電流が 大きいので、 立ち上がり電圧を測定することは不可能である。
このように、 エッチングによって露出したベース層の上に p型 G a Nを再成長 （ 「外部ベース層」 と呼ぶこともある） しても、 HB Tの特性はほとんど改善されなかった。 p型窒化物半導体の典型的 な例である P型 G a Nを用いた再成長の場合では、 再成長界面に存 在する加工ダメージを修復できなかったために、 HB Tの特性が改 善されなかったものと考えられる。 このことは、 良好な HB Tを作 製するためには、 再成長する材料が重要であることを示している。 二番目の方法は、 p型 G a Nを再成長する代わりに、 ダメージを 受けた表面に p型 G a A s を再成長する方法である （例えば、 非特 許文献 5 ； K.P.Lee, A. P. Zhang, G.Dang, F.Ren, J.Han, S.N.G.Chu, W. S. Hobson, J. Lopat a, C. R. Abernathy, S. J. Pear ton, J.W.Lee, Solid-State Electronics 45， P.243-247 (2001) 参照） 。 p型 G a A sの正孔濃度は 1 02 0 c m_ 3 であり、 室温における p型 G a Nの正孔濃度よりも 1 0 0倍以上も高い。 良好な H B T特性を得る ことを目的として、 この高い正孔濃度に注目した報告である。
しかしながら、 p型 G a A sの再成長を行なっても、 ェミッタ接 地 I 一 V特性における電流利得は 5以下、 立ち上がり電圧は 3. 5 V以上であり、 良好な HB T特性が得られていない。 この場合も、 p型 G a Nベース層と p型 G a A s成長層の間に存在する加エダ メージを修復することができなかったために、 HB T特性が改善さ れなかったものと考えられる。 このことは、 ただ単に、 加工ダメー ジを受けた P型 G a Nの上に再成長した層の正孔濃度を高く しても、 良好な H B Tを作製することはできないことを示している。
この他に特許文献として、 特開平 5— 1 7 5 2 2 5号公報及び特 開平 5— 2 9 1 2 8 2号公報がある。 この公報のものは、 接合容量 の低減化を図るために、 p型 G a A s外部ベース層を高抵抗化した A 1 G a A s外部エミッ夕層上に再成長させたものである。 また、 特開平 7— 2 4 5 3 1 6号公報のものは、 n型 G a A s コレクタ層 上に n型 I n G a Pエッチングストツパ層を介して P型 G a A s外 部ベース層を形成したものである。
本発明は、 このような問題に鑑みてなされたもので、 その目的と するところは、 加工した p型窒化物半導体の表面上に良好なォ一 ミック電極を形成することが困難であった点を解決し、 良好なォー ミック電極を形成することのできる P型窒化物半導体構造を提供す ることにある。
また、 本発明の他の目的は、 従来の p型.窒化物半導体バイポーラ トランジス夕の電流利得が他の半導体で作製したバイポーラトラン ジス夕の電流利得よりも著しく小さかった点を解決し、 電流利得を 飛躍的に向上させた p型窒化物半導体バイポーラトランジスタを提 供することにある。
また、 本発明のさらに他の目的は、 従来の！）型窒化物半導体パイ ポーラトランジス夕の立ち上がり電圧がバンドギヤップから予想さ れる値よりも著しく大きかった点を解決し、 バンドギャップから予 想される値に近い値まで減少させることのできる p型窒化物半導体 バイポーラトランジスタを提供することにある。 発明の開示
本発明は、エッチングによる加工を施した p型窒化物半導体上に、 I nを含む p型窒化物半導体層を設けたことを特徴とする p型窒化 物半導体構造である。
また、 本発明は、 ベース層が p型窒化物半導体であるバイポーラ トランジスタにおいて、 ェミッタ層をエッチングすることにより露 出された P型ベース層の表面に、 I nを含む p型窒化物半導体層を 設けたことを特徴とする p型窒化物半導体バイポーラトランジスタ である。
すなわち、 本発明は、 加工した p型窒化物半導体上に I nを含む P型窒化物半導体を再成長した構造であることを最も主要な特徴と する。 なお、 従来の技術とは、 再成長した p型窒化物半導体に I n が含まれている点が異なる。
加工ダメージを受けた p型窒化物半導体上に I nを含む p型窒化 物半導体を成長させた場合には、 I n原子によって良好な再成長界 面が得られ、 加工ダメージを大幅に減少させることができる。 その 結果、 良好なォーミック電極を形成することができる。 本発明をバ イポーラトランジス夕の外部 p型ベース層の再成長に適用すれば、 加工ダメージにより発生するべ一ス漏れ電流が減少する。その結果、 飛躍的な電流利得の向上及び低い立ち上がり電圧を得ることができ る。 図面の簡単な説明
F I G. 1は、 本発明の HB T構造を示す模式図である。
F I G. 2は、実施例で使用した n p n型 HB Tの層構造を示す模 式図である。
1 0. 3は、 型 1 110 & N外部ベース層の再成長を行なった後 の様子を示す模式図である。
F I G.4は、実施例における再成長 p型 I n G a N外部ベース層 付近の詳細を示した図である。 F I G. 5は、 p型 I n G a Nを再成長した場合の I 一 V特性 （本 発明） と再成長をしなかった場合 （従来構造） の I — V特性の比較 図である。
F I G. 6は、従来の方法で作製した HB Tのエミッ夕接地特性の 5 一例を示す図である。
F I G. 7は、実施例における H B Tのェミツ夕接地 I 一 V特性を 示す図である。
F I G. 8は、 立ち上がり電圧を調べるために、 小さな電流値で測 定したェミッタ接地 I 一 V特性を示す図である。
0 F I G. 9 A〜 F I G. 9 Eは、 H B Tを作製する典型的な従来の プロセス （再成長無し） の一例を示す図である。
F I G. 1 0は、エッチングダメージを受けた p型 G a Nに p型 G a Nを再成長した場合の従来例に係る HB T構造を示す模式図であ ■ I る。
5
発明を実施するための最良の形態
以下、 図面を参照して本発明の実施例について説明する。
F I G. 1は、 本発明の HB T構造を示す模式図で、 p型窒化物半 導体バイポーラ トランジスタの構成図である。
0 この HB T構造は、 n型 G a Nサブ · コレクタ層 5と、 この n型 G a Nサブ · コレクタ層 5上に積層された n型 G a Nコレクタ層 4 と、 この n型 G a Nコレクタ層 4上に積層されたダレ一デッ ド I n G a N層 3 と、 このグレーデッ ド I n G a N層 3上に積層された p 型 I n G a Nベース層 2と、 この p型 I n G a Nベース層 2上に積5 層された n型 G a Nェミッタ層 1 と、 面出しされた p型 I n G a N ベース層 2上に形成された外部再成長 p型 I n G a Nベース層 8と から構成されていて、 面出しされた n型 G a Nサブ · コレクタ層 5 上にはコレクタ電極 1 0が形成され、 外部再成長 p型 I n G a N ベース層 8上にはベース電極 9が形成され、 n型 G a Nェミッタ層 1上にはェミツ夕電極 1 1が形成されている。
この HB Tは、 ベース層 2が p型窒化物半導体である HB Tにお いて、 ェミッタ層 1 をエッチングすることにより露出させた p型 ベース層 2の表面に、 I nを含む p型窒化物半導体層 8を成長させ た p型窒化物半導体 H B Tである。 本発明における p型ベース層 2 は、 I nを含む p型 I n G a Nである。
以下に、 本発明の HB Tの作製方法について説明する。
まず、 有機金属気相成長法 （MOV P E法） を用いて S i C基板 7上に n p n型 HB Tを作製した。 F I G. 2は、 成長した層構造を 示す模式図である。 ェミッタ層 1は n型 G a N ( S i ； 5 X 1 01 9 c m— 3、 4 0 nm) 、 ベース層 2は p型 I n G a N ( I n ; 7 %、 M— g ； 1 X 1 01 9 c m- 3、 1 0 0 n m) 、 グレ一デッ ド層 3は I n. G a N ( 3 0 nm) 、 コレクタ層 4は n型 G a N ( S i ； 1 X 1 ひ 17 c m— 3、 5 0 0 n m) 、 サブ · コレクタ層 5は n型 G a N ( 1 H m) 、 バッファ一層 6は A I N ( 1 0 0 n m) 、 基板 7は S i C であり、 ダブルへテロ構造を採用した。 コレクタ層 4はトリメチル ガリウム、 アンモニアを用いて 1 0 0 0 °Cで成長した。 グレーデッ ド I n G a N層 3、 ベース層 2、 コレクタ層 4は、 トリメチルイン ジゥム、 トリェチルガリウム、 アンモニアを用いて 7 8 0 °Cで成長 した。 p型不純物には M g原子を用い、 n型不純物には S i原子を 用いた。 I n G a N中の I n組成は、 X線二結晶法を用いて、 I n G a N結晶が完全に緩和していると仮定して、 ベガ一ド則を適用し て求めた。 また、 測定に用いた I n G a Nの厚膜は 1 0 0 nmから 2 0 0 n m程度である。
ベース層 2には ρ型 I n G a Nを用いているが、 この p型 I n G a Nの I n組成が大きくなると G a Nとの格子定数差が大きくなる ため、 欠陥密度が増加する。 この結果、 少数キャリアの寿命が短く なるので、 電流利得が小さくなる恐れがある。 そこで、 本実施例に おける P型 I n G a Nの I n組成は 7 %と比較的小さな値を用いた。 これに対して、 I n組成が小さいと加工ダメージの影響が大きくな るので （例えば、 非特許文献 1参照） 、 電流利得と加工ダメージの 関係はトレードオフの関係にあると考えられる。 かかる点から、 P 型 I n G a Nベース層 2の I n組成は、 5 %から 3 0 %程度が望ま しく、 p型窒化物半導体層 8の I n組成は、 p型 I n G a Nベース 層 2の I n組成よりも高いことが望ましい。
また、 p型 I n G a Nベース層 2と n型 G a Nコレタタ層 4とを 単純に接合させると、 ベース層 2 とコレクタ層 4との間に伝導帯不 連続によるスパイクが発生する。 このスパイクは、 ェミッタ層 1か らベース層..2に注入された電子がコレタ夕層 4へ走行するのを妨げ るので、 電流利得を減少させる。 この影響を無くすために、 ベース 層 2 とコレクタ層 4との間に I n組成を徐々に変化させたグレー デッ ド I n G a N層 3を挿入した。
まず、 塩素ガスを用いたドライエッチング （反応性イオンエッチ ング） によって、 F I G. 2に示す H B T層構造を加工し、 ベース層 2の表面およびサブ · コレクタ層 5の表面を露出させた。
次に、 p型窒化物半導体層 8を再成長させたくない部分を S i O 2 マスクで覆った。 その後、 トリメチルインジウム、 トリェチルガ リウム、シク口ペンタジェニルマグネシウム（M g原子の原料ガス）、 アンモニアを用いて、 p型 I n G a N外部ベース層 8を p型 I n G a Nベース層 2上に再成長させた。 この再成長の成長温度は、 ベ一 ス層 2を成長させた温度 （本実施例では 7 8 0 °C) よりも低い温度 とすることが望ましいので、 本実施例では 7 5 0 °Cとした。
この再成長させる P型 I n G a N外部ベース層 8の I n組成は、 p型 I n G a N層 2の I n組成よりも高いことが望ましい。 F I G. 3は、 再成長を行なった後の様子を示す模式図である。 この後、 S i 〇2 マスク 1 2を H Fで除去し、 各電極 （ベース電極 9、 コレク 夕電極 1 0、ェミッタ電極 1 1 )を電子ビーム蒸着により形成した。 このようにして、 F I G. 1に示した HB Tを最終的に作製した。 こ の場合、エミッ夕電極 1 1の大きさは、 5 0 mX 3 0 mである。 本実施例で再成長させた p型 I n G a N外部ベース層 8の詳細な 構造を F I G.4に示す。エッチングして露出させた p型 I n G a N ベース層 2上には、 I n組成が 2 0 %の p型 I n G a N層 1 7を 1 O O nm再成長し、 引き続き、 I n組成が 3 0 %の厚さの薄い p型 I n G a N層 1 3を 2 nm成長した。 これらの再成長 p型 I n G a N層に含まれる M g濃度は 4 X 1 01 9 c m_ 3である。本実験例のよ うに、 I n組成が 3.0 %の厚さの薄い p型 I n G a N層 1 3 と I n 組成が 2 0 %の p型 I n G a N層 1 2の間には、 結晶の歪みによる 分極電荷 1 4が発生する。 この分極電荷が大きいことが窒化物半導 体の特徴であり、 G a A s系や I n P系の化合物半導体では分極電 荷の大きさは無視できるほど小さい。 I n組成が低い I n G a Nの 上に I n組成が高い I n G a Nを成長した場合には、 その界面に負 の分極電荷が発生する。 この性質を生かして、 p型窒化物半導体と 金属の間の接触抵抗を低くすることができる （例えば、 特開 2 0 0 3 - 0 0 7 9 9 8号公報「低抵抗窒化物半導体およびその作製方法」 (熊倉、 牧本、 小林） 、 あるいは、 非特許文献 6 ： K. Kumakura, T. Makimoto and N. Kobayash i , Applied Physics Letters, Vol. 79, No.16, pp.2588 - 2590 (2001) 参照） 。
つまり、 この厚さの薄い p型 I n G a N層は金属との接触抵抗を 小さくする役割であり、 本発明の本質的な部分についての記載はな い。 これに対して、 p型 I n G a Nベ一ス層 2上に再成長した厚さ が 1 0 0 nmで I n組成が 2 0 %の p型 I n G a N層 1 7の再成長 が本発明の本質的な部分であることに注意が必要である。
この 2 0 %の p型 I n G a N外部ベース層 1 7の M g濃度は、 7 %の p型 I n G a Nベース層 2よりも高いことが望ましい。一方、 M g濃度が高 <なりすぎると正孔キヤリァ濃度が減少することがわ かっている。 以上のことから、 M g濃度は、 1 X 1 01 9 c m-3力、ら 2 X 1 0 2 Q c m— 3の間であることが望ましい。 また、 2 0 %の p型 I n G a N外部べ一ス層 1 7の厚さが薄いと再成長の効果が期待で きず、厚い場合にはデバイス作製の障害となる恐れがある。従って、 この厚さは l nm以上、 1 0 0 0 n m以下であることが望ましい。 ここで、 F I G.4に示したようにエッチングによる欠陥は、 p型 I n G a Nベース層 2の上に正の電荷 1 6を発生させる。 この正の 電荷 1 6がォーミック特性を悪くしている原因である。 本実施例で は、 この I n組成が 2 0 %,の. p型 I n G a N外部ベース層 1 7が完 全に歪んでいるわけではないが、 この層と I n組成が 7 %の！）型 I n G a Nベース層 2の間にもある程度の負の分極電荷 1 5が発生す ることが期待できる。 この負の電荷 1 5が欠陥による正の電荷 1 6 を打ち消すことによって、 ォ一ミック特性が良好になることが期待 できる。 従って、 再成長 p型 I n G a N外部べ一ス層 1 7の I n組 成は、 p型 I n G a Nベース層 2の I n組成よりも高いことが望ま しい。
本実施例で再成長させた P型 I n G a N外部ベース層 8上に 2つ の P dZ A u電極 9を形成し、その電極間の I —V特性を測定した。 電極の大きさは、 5 0 mX 8 0 mであり、 その間隔は 2 0 m である。 電極がついていない部分は、 再成長ベース層 8を再成長し ていない。 このため、 すべての電流は、 7 %の p型 I n G a Nベー ス層 2 と 2 0 %の再成長 p型 I n G a N外部ベース層 1 7の界面を 通過することになる。
F I G. 5は、 p型 I n G a N外部ベース層 8を再成長させた場合 の I 一 V特性 （実施例） と再成長をしなかった場合 （従来方法） と の I 一 V特性の比較図である。 従来方法では、 エッチングダメージ のために、良好なォ一ミック特性が得られなかった。これに対して、 本実施例のように、 p型 I n G a N外部ベース層 8を再成長させた 場合には、 I — V特性が大幅に改善されていることがわかる。
本発明を使用せずに、 F I G. 9の典型的な HB Tプロセスによつ て、 HB Tを作製した。 非特許文献 2で紹介されているェミッタ接 地特性の一例を図 5に示す。 この HB Tでは、 p型 I n G a N層を ベース層に用いているので、 加工ダメージは p型 G a Nの場合より も少ない。 それにもかかわらず、 電流利得の最大値は 2 0程度であ り、 立ち上がり電圧は 6 V程度である。 立ち上がり電圧が期待値か ら予想される値からのズレは 5 V以上である。
これに対して、 本実施例における HB Tのェミッタ接地 I —V特 性を F I G. 7に示す。 電流利得の最大値は 3 0 0 0以上である。 F I G. 8は、 立ち上がり電圧を調べるために、 小さな電流値で測定し たェミッタ接地 I — V特性である。 F I G. 8力ゝら、 立ち上がり電圧 は 0. 2 7 Vであることがわかる。 n型 G a Nエミッ夕層 1 と I n 組成が 7 %の p型 I n G a Nベース層 2の伝導帯不連続量は 0. 2 Vであるので、 この不連続量にほぼ等しい立ち上がり電圧が得られ た。 立ち上がり電圧が期待値から予想される値からのズレは 0. 1 V以下である。 このように、 従来方法で作製した場合に比べ、 本実 施例における HB Tは、 電流利得は 1 0 0倍以上に大幅に増加し、 立ち上がり電圧が期待値から予想される値からのズレも 1 5 0以 下に激減した。
以上のように、 再成長層に p型 I n G a N外部ベース層 8を用い ることにより、 H B Tの特性を大幅に改善することができる。 ρ型 窒化物半導体に含まれる I η原子によって、 加工ダメージが修復さ れたためであると考えられる。 産業上の利用可能性
以上説明したように、 本発明では、 加工ダメージのある ρ型窒化 物半導体の上に I ηを含む ρ型窒化物半導体を再成長することによ り、加工ダメージが修復され、ォーミック特性が大幅に改善される。 このため、 本発明を Η Β Τのべ一ス層に適用すれば、 電流利得およ び立ち上がり電圧を大幅に改善することができるという利点がある。

Claims

請 求 の 範 囲
1. エッチングによる加工を施した p型窒化物半導体上に、 再成 長させた I nを含む p型窒化物半導体層を設けたことを特徴とする
P型窒化物半導体構造。
2. 前記 I nを含む p型窒化物半導体層が、 p型 I n G a Nであ ることを特徴とする請求項 1に記載の p型窒化物半導体構造。
3. 基板上に、 n型コレクタ層と、 該 n型コレクタ層上に設けら れた p型ベース層と、 該 p型べ一ス層上に設けられた n型ェミッタ 層とを備え、 該 n型エミッ夕層をエッチングすることにより露出さ れた前記 P型ベース層の表面に、 再成長させた I nを含む p型窒化 物半導体層を設けたことを特徴とする p型窒化物半導体構造。
4. 前記 ρ型窒化物半導体層が、 p型 I n G a Nであることを特 徴とする請求項 3に記載の p型窒化物半導体構造。
5. 前記 p型ベース層が、 p型 I n G a Nであることを特徴とす る請求項 1乃至 4のいずれかに記載の p型窒化物半導体構造。
6. 前記 p型 I n G a Nベース層の I n組成は 5〜 3 0 %である ことを特徴とする請求項 1乃至 5のいずれかに記載の p型窒化物半 導体構造。
7.前記 p型窒化物半導体層の I n組成は、前記 p型 I n G a Nベー ス層の I n組成よりも高いことを特徴とする請求項 1乃至 6のいず れかに記載の p型窒化物半導体構造。
8. 基板上に、 n型コレクタ層と、 該 n型コレクタ層上に設けら れた p型べ一ス層と、 該 p型ベース層上に設けられた n型ェミッタ 層とを備え、 前記 p型ベース層が p型窒化物半導体であるパイポ一 ラトランジス夕において、 前記 n型ェミッタ層をエッチングすることにより露出された前記 P型ベース層の表面に、 再成長させた I nを含む p型窒化物半導体 層を設けたことを特徴とする p型窒化物半導体バイポーラトランジ ス夕。
9 . 前記 p型窒化物半導体層が、 p型 I n G a Nであることを特 徴とする請求項 8に記載の p型窒化物半導体バイポーラトランジス 夕。
1 0 . 前記 p型ベース層が、 p型 I n G a Nであることを特徴と する請求項 8又は 9に記載の p型窒化物半導体バイポーラ卜ランジ スタ。
1 1 . 前記 p型ベース層と前記 n型コレクタ層との間に I n組成 を徐々に変化させたグレーデッ ド層を設けたことを特徴とする請求 項 8 , 9又は 1 0に記載の p型窒化物半導体バイポーラトランジス 夕。
1 2 . 前記 p型 I n G a Nベース層の I n組成は 5〜 3 0 %であ ることを特徴とする請求項 8乃至 1 1のいずれかに記載の p型窒化 物半導体バイポーラトランジスタ。
1 3 . 前記 p型窒化物半導体層の I n組成は、前記 p型 I n G a N ベース層の I n組成よりも高いことを特徴とする請求項 8乃至 1 2 のいずれかに記載の p型窒化物半導体バイポーラトランジス夕。
PCT/JP2004/000014 2003-01-06 2004-01-06 ｐ型窒化物半導体構造及びバイポーラトランジスタ Ceased WO2004061971A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005507665A JPWO2004061971A1 (ja) 2003-01-06 2004-01-06 ｐ型窒化物半導体構造及びバイポーラトランジスタ
US10/516,380 US7804106B2 (en) 2003-01-06 2004-01-06 P-type nitride semiconductor structure and bipolar transistor
EP04700296A EP1583154B1 (en) 2003-01-06 2004-01-06 P-type nitride semiconductor structure and bipolar transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-000089 2003-01-06
JP2003000089 2003-01-06

Publications (1)

Publication Number Publication Date
WO2004061971A1 true WO2004061971A1 (ja) 2004-07-22

Family

ID=32708758

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000014 Ceased WO2004061971A1 (ja) 2003-01-06 2004-01-06 ｐ型窒化物半導体構造及びバイポーラトランジスタ

Country Status (5)

Country Link
US (1) US7804106B2 (ja)
EP (1) EP1583154B1 (ja)
JP (1) JPWO2004061971A1 (ja)
CN (1) CN1698210A (ja)
WO (1) WO2004061971A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011036921A1 (ja) * 2009-09-22 2011-03-31 日本電気株式会社 半導体装置、電界効果トランジスタおよび電子装置
JP2011077352A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
JP2015126016A (ja) * 2013-12-25 2015-07-06 日立金属株式会社 窒化物半導体素子及びその製造方法
JPWO2023112252A1 (ja) * 2021-12-16 2023-06-22

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100555684C (zh) * 2006-08-02 2009-10-28 中国科学院半导体研究所 一种照明用氮化镓基发光二极管器件
RU2512742C1 (ru) * 2012-12-06 2014-04-10 Федеральное Государственное Унитарное Предприятие "Научно-Производственное Предприятие "Пульсар" Биполярный транзистор
US10263125B2 (en) * 2014-05-16 2019-04-16 Qorvo Us, Inc. Varactor diode with heterostructure
JP7059771B2 (ja) * 2018-04-19 2022-04-26 日本電信電話株式会社 受光素子
CN115117209A (zh) * 2022-07-01 2022-09-27 西安电子科技大学广州研究院 一种氮化镓异质结双极型光子晶体管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065216A (ja) 1996-08-22 1998-03-06 Toyoda Gosei Co Ltd ３族窒化物半導体素子
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20020146855A1 (en) 2001-02-02 2002-10-10 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of forming the same
JP2002305204A (ja) 2001-04-05 2002-10-18 Nippon Telegr & Teleph Corp <Ntt> 半導体構造及びヘテロ接合バイポーラトランジスタ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175225A (ja) 1991-12-20 1993-07-13 Nippon Telegr & Teleph Corp <Ntt> ヘテロ接合バイポーラトランジスタの製造方法
JP3228431B2 (ja) 1992-04-10 2001-11-12 日本電信電話株式会社 コレクタアップ構造ヘテロ接合バイポーラトランジスタの製造方法
JPH07245316A (ja) 1994-03-07 1995-09-19 Fujitsu Ltd ヘテロ接合バイポーラトランジスタ及びその製造方法
US6392262B1 (en) * 1999-01-28 2002-05-21 Nec Corporation Compound semiconductor device having low-resistive ohmic contact electrode and process for producing ohmic electrode
SE9901410D0 (sv) * 1999-04-21 1999-04-21 Abb Research Ltd Abipolar transistor
JP3645233B2 (ja) * 2001-06-07 2005-05-11 日本電信電話株式会社 半導体素子
JP2003007998A (ja) 2001-06-22 2003-01-10 Nippon Telegr & Teleph Corp <Ntt> 低抵抗窒化物半導体およびその作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065216A (ja) 1996-08-22 1998-03-06 Toyoda Gosei Co Ltd ３族窒化物半導体素子
JPH11150296A (ja) * 1997-11-19 1999-06-02 Toshiba Corp 窒化物系半導体素子及びその製造方法
US20020146855A1 (en) 2001-02-02 2002-10-10 Sanyo Electric Co., Ltd. Nitride-based semiconductor laser device and method of forming the same
JP2002305204A (ja) 2001-04-05 2002-10-18 Nippon Telegr & Teleph Corp <Ntt> 半導体構造及びヘテロ接合バイポーラトランジスタ

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
KUMAKURA K. ET AL.: "Low-resistance nonalloyed ohmic contact to p-type GaN using strained InGaN contact layer", APPLIED PHYSICS LETTERS, vol. 79, no. 16, 15 October 2001 (2001-10-15), pages 2588 - 2590
KUMAKURA K. ET AL: "Low-resistance nonalloyed ohmic contact to p-type GaN using strained InGaN contact layer", APPLIED PHYSICS LETTERS, vol. 79, no. 16, 15 October 2001 (2001-10-15), pages 2588 - 2590, XP012029157 *
MAKIMOTO TOSHIKI ET AL.: "High current gains obtained by InGaN/GaN double heterojunction bipolar transistors with p-InGaN base", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, vol. 79, no. 3, 16 July 2001 (2001-07-16), pages 380 - 381
MCCARTHY L.S. ET AL: "AlGaN/Gan Heterojunction Bipolar Transistor", IEEE ELECTRON DEVICE LETTERS, vol. 20, no. 6, June 1999 (1999-06-01), pages 277 - 279, XP000932091 *
See also references of EP1583154A4

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395237B2 (en) 2008-10-21 2013-03-12 Nec Corporation Group nitride bipolar transistor
US8716835B2 (en) 2008-10-21 2014-05-06 Renesas Electronics Corporation Bipolar transistor
WO2011036921A1 (ja) * 2009-09-22 2011-03-31 日本電気株式会社 半導体装置、電界効果トランジスタおよび電子装置
US8659055B2 (en) 2009-09-22 2014-02-25 Renesas Electronics Corporation Semiconductor device, field-effect transistor, and electronic device
JP5647986B2 (ja) * 2009-09-22 2015-01-07 ルネサスエレクトロニクス株式会社 半導体装置、電界効果トランジスタおよび電子装置
JP2011077352A (ja) * 2009-09-30 2011-04-14 Sumitomo Electric Ind Ltd ヘテロ接合バイポーラトランジスタ、及び、ヘテロ接合バイポーラトランジスタの製造方法
JP2015126016A (ja) * 2013-12-25 2015-07-06 日立金属株式会社 窒化物半導体素子及びその製造方法
JPWO2023112252A1 (ja) * 2021-12-16 2023-06-22
JP7740373B2 (ja) 2021-12-16 2025-09-17 Ｎｔｔ株式会社 ヘテロ接合バイポーラトランジスタ

Also Published As

Publication number Publication date
US20050224831A1 (en) 2005-10-13
CN1698210A (zh) 2005-11-16
US7804106B2 (en) 2010-09-28
EP1583154B1 (en) 2011-12-28
EP1583154A4 (en) 2009-05-06
EP1583154A1 (en) 2005-10-05
JPWO2004061971A1 (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
JP3708810B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US20070194295A1 (en) Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region
CN107240604A (zh) 氟注入增强型AlGaN/GaN高电子迁移率晶体管及其制作方法
JP2003297849A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP3792390B2 (ja) 半導体装置及びその製造方法
JP6242678B2 (ja) 窒化物半導体素子及びその製造方法
CN114725022B (zh) 一种基于GaOx-GaN的CMOS反相器的制备方法
WO2018098952A1 (zh) 氮化镓基外延结构、半导体器件及其形成方法
JP5227078B2 (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
JPWO2004061971A1 (ja) ｐ型窒化物半導体構造及びバイポーラトランジスタ
CN107706238B (zh) Hemt器件及其制造方法
CN112201689B (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
JP6538608B2 (ja) ヘテロ接合バイポーラトランジスタの製造方法
JP2007059719A (ja) 窒化物半導体
JP2021500747A (ja) 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法
JP2011228720A (ja) 半導体装置
CN110518067B (zh) 基于沟道阵列的异质结场效应晶体管及其制作方法和应用
JP2000174261A (ja) 化合物半導体装置
JP4072858B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
KR102074320B1 (ko) 헤테로 접합 바이폴라 트랜지스터
JPH09106992A (ja) 高速度、電力用のＩｎＰ基板上のＡｌＳｂ／ＩｎＰ単一ヘテロ接合トランジスタ
JP2013045925A (ja) 半導体装置およびその製造方法
JP4907731B2 (ja) 半導体装置及びその製造方法
WO2004036635A1 (ja) 薄膜結晶ウェーハの製造方法、それを用いた半導体デバイス及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2005600010

Country of ref document: JP

AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2004700296

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20048002798

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 10516380

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 2004700296

Country of ref document: EP