WO2005006302A1 - フラットディスプレイ装置及び集積回路 - Google Patents

Abstract

　本発明は、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用して、電源電圧が高い側の回路ブロック４１Ａ、４１Ｂからの処理結果を相補的にオンオフ動作するアクティブ素子により電源電圧の低い側に入力し、この高い側の電源電圧の立ち下がりによりこのアクティブ素子の出力を所定レベルに設定する。

Description

フラットディスプレイ 発明の背景

技術分野

本発明は、 フラッ トディスプレイ装置及び集積回路に関し、 例えば絶縁基板上 に駆動回路を一体に形成した液晶表示装置に適用することができる。 本発明は、 電源電圧が高い側の回路ブロックからの処理結果を相補的にオンオフ動作するァ クティブ素子により電源電圧の低い側に入力し、 この高い側の電源電圧の立ち下 がりによりこのァクティブ素子の出力を所定レベルに設定することにより、 ディ ープスタンバイモード等において、 一段と消費電力を少なくすることができる。 背景技術

近年、 例えば携帯電話等の携帯端末装置に適用されるフラットディスプレイ装 置である液晶表示装置においては、 液晶表示パネルを構成する絶縁基板であるガ ラス基板上に、 水平駆動回路、 垂直駆動回路等である液晶表示パネルの駆動回路 を一体に集積化して構成するものが提供されるようになされている。

すなわちこの種の液晶表示装置は、 液晶セル、 この液晶セルのスイッチング素 子であるポリシリコン T F T (Thin Film Transistor；薄膜トランジスタ） 、 保 持容量とによる画素をマトリックス状に配置して表示部が形成される。 液晶表示 装置では、 このようにして形成されてなる表示部の各画素を垂直駆動回路による ゲート線の駆動によりライン単位で順次選択する。 また各画素の階調を示す階調 データを水平駆動回路により順次循環的にサンプリングしてライン単位でまとめ 、 この階調データのディジタルアナログ変換結果により各信号線を駆動すること により、 ゲート線により選択された各画素を階調データに応じて駆動し、 これら により所望の画像を表示するようになされている。

このような液晶表示装置では、 表示部の周囲に設けた駆動回路の一部である D C一 D Cコンバータで、 外部から供給される電源から動作に必要な電源を生成し 、 その結果得られる複数系統の電源により動作するようになされている。 具体的

1 には、 例えば外部から供給される 3 〔V〕 の電源から 6 〔V〕 の電源と一 3 [V 〕 の電源とを生成し、 これら一 3 〔V〕 、 3 〔V〕 、 6 〔V〕 の電源により動作 するようになされている。

これによりこの種の液晶表示装置では、 例えば第 1図に示すように、 電源電圧 が 6 〔V〕 の回路ブロックである 6 V系ロジック電子回路 1により高速度で各種 処理を実行し、 この高速度の処理結果により電源電圧が 3 〔V〕 の回路ブロック である 3 V系ロジック電子回路 2を駆動するようになされている。

このような液晶表示装置が適用される機器の 1つである携帯電話においては、 例えば特開平 1 0— 2 1 0 1 1 6号公報に開示されているように、 待機状態にお いて液晶表示部の表示を停止することにより、 パッテリの無駄な消費を防止する ようになされている。

具体的に、 携帯電話では、 全体の動作を制御するコントローラの制御により液 晶表示装置のパックライトが消灯され、 その分、 消費電力を低減するようになさ れている。 また液晶表示装置の動作モードをいわゆるディープスタンバイモード に設定するようになされている。

ここでディープスタンバイモードは、 液晶表示装置において、 外部から電源が 供給されてはいるものの、 動作基準である各種クロックの供給が停止されること により駆動回路が動作を停止した状態の動作モードである。

すなわちこのように液晶表示装置の動作を停止する場合にあって、 最も簡易な 方法は、 液晶表示装置に対する電源の供給を停止する方法である。 しかしながら このような電源の供給停止を液晶表示装置の外部で実行すると、 その分、 携帯電 話においては構成が複雑になる。 これに対して外部から供給される電源を液晶表 示装置の内部で遮断する方法も考えられるが、 この方法の場合、 電源の制御に係 るアクティブ素子の構成が大型化し、 その分、 液晶表示装置自体の形状が大型化 する。

これによりこの種の液晶表示装置では、 ディープスタンパイモードが設けられ 、 このディープスタンパイモードにより、 クロックの供給が停止されて動作を停 止し、 電力消費を低減するようになされている。 またこのディープスタンバイモ 一ドでは、 液晶表示装置内で最も低い電源電圧を出力するように D C— D Cコン バータの動作を切り換え、 これにより電源電圧の異なる回路プロック間の貫通電 流を防止するようになされている。

すなわち第 2図は、 この種の液晶表示装置におけるディジタルアナ口グ変換回 路の一部の構成を示すプロック図である。 この種の液晶表示装置においては、 所 定の生成基準電圧を基準電圧発生回路で抵抗分圧して複数の基準電圧を生成し、 これら複数の基準電圧を階調データに応じて選択出力することにより、 階調デー タをディジタルアナ口グ変換処理するようになされ、 このディジタルアナ口グ処 理結果により各画素を駆動するようになされている。 また例えばライン反転によ り画素を駆動する場合、 この生成基準電圧の極性を水平走査周期で切り換えるよ うになされている。

第 2図は、 このような生成基準電圧の極性の切り換え、 基準電圧の生成に係る 回路ブロックを示す図であり、 液晶表示装置においては、 階調データに同期した 各種の基準信号を電源電圧が 6 〔V〕 の回路プロックにより処理することにより 、 生成基準電圧の極性切り換え信号を生成し、 6 〔V〕 の電源電圧で動作するパ ッファ回路 3、 4を介して、 この極性切り換え信号、 極性切り換え信号の反転信 号を基準電圧発生回路 5に出力する。

基準電圧発生回路 5は、 3 〔V〕 の電源電圧で動作する回路ブロックであり、 CMO S (Complementary Metal Oxide Semiconductor ) によ Oスィッテ回路 6 及び 7をバッファ回路 3、 4の出力信号により駆動することにより、 これらスィ ツチ回路 6及ぴ 7の接点を相補的に切り換えて、 抵抗ブロック 8に出力する生成 基準電圧の極性を切り換える。 しかしてこの第 2図に示す例では、 + 3 〔V〕 と - 3 〔V〕 とで生成基準電圧を切り換えることになる。

基準電圧発生回路 5は、 複数の抵抗の直列回路により抵抗プロック 8が作成さ れ、 この抵抗ブロック 8により生成基準電圧を抵抗分圧することにより、 基準電 圧 V 1〜V 3 0を生成する。

このような構成において、 単に D C— D Cコンバータの動作を停止させると、 電源電圧 6 〔V〕 の回路ブロックにおいて電源電圧が 0 〔V〕 に立ち下がり、 そ の結果、 バッファ回路 3、 4の出力が 0 〔V〕 に立ち下がった状態に保持される 。 この場合このバッファ回路 3、 4の出力を受けるスィッチ回路 6、 7において は、 各スィッチ回路 6、 7を構成するスィッチ回路 6 A、 6 B、 7 A、 7 Bの何 れもオン状態に保持され、 これによりスィッチ回路 6、 7で貫通電流 1 6、 1 7 が発生する。

この場合、 電源電圧 3 〔V〕 の回路ブロックについても、 電源を立ち下げるこ とにより貫通電流を防止できるものの、 このように電源電圧 3 〔V〕 の回路プロ ックの電源を立ち下げる場合にあっては、 結局、 液晶表示装置に供給する電 ¾¾自 体を遮断することに他ならず、 上述したように液晶表示装置が大型化する等の問 題がある。 これにより液晶表示装置では、 この場合、 D C— D Cコンバータの動 作の切り換えにより 6 〔V〕 の電源を 3 〔V〕 に立ち下げ、 貫通電流を防止する ようになされている。

しかしながらこのように D C— D Cコンバータの動作の切り換えにより 6 [V 〕 の電源を 3 〔V〕 に立ち下げる場合であっても、 結局、 各アクティブ素子にお いては、 電源電圧 3 〔V〕 によるリーク電流が流れ続けることになる。 このよう なリーク電流を少なくすることができれば、 ディープスタンバイモードにおいて 、 一段と消費電力を少なくすることができる。 発明の開示

本発明は以上の点を考慮してなされたもので、 ディ一ブスタンバイモード等に おいて、 一段と消費電力を少なくすることができるフラットディスプレイ装置及 ぴ集積回路を提案しょうとするものである。 .

かかる課題を解決するため本発明においては、 フラットディスプレイ装置に適 用して、 駆動回路は、 第 1の電源電圧により動作する第 1の回路ブロックと、 第 1の回路プロックによる処理結果を処理する、 第 1の電源電圧より低い第 2の電 源電圧により動作する第 2の回路ブロックとを有し、 第 2の回路プロックは、 相 補的にオンオフ動作するアクティブ素子に、 第 1の回路ブロックの 1つの処理結 果の入力を受け、 第 1の回路ブロックは、 第 1の電源電圧の立ち下がりにより、 アクティブ素子の出力を所定レベルに保持するように、 1つの処理結果のレベル を設定するレベル設定回路を有するようにする。

本発明の構成により、 フラットディスプレイ装置に適用して、 駆動回路は、 第 1の電源電圧により動作する第 1の回路プロックと、 第 1の回路プロックによる 処理結果を処理する、 第 1の電源電圧より低い第 2の電源電圧により動作する第 2の回路ブロックとを有し、 第 2の回路ブロックは、 相捕的にオンオフ動作する アクティブ素子に、 第 1の回路ブロックの 1つの処理結果の入力を受け、 第 1の 回路プロックは、 第 1の電源電圧の立ち下がりにより、 アクティブ素子の出力を 所定レベルに保持するように、 1つの処理結果のレベルを設定するレベル設定回 路を有するようにすれば、 相補的にオンオフ動作するアクティブ素子に、 第 1の 回路プロックの 1つの処理結果の入力を受けることにより、 第 1の電源電圧の立 ち下がりによりこの第 1の処理結果が何れのレベルになる場合でも、 アクティブ 素子における貫通電流の発生を防止することができる。 またこのアクティブ素子 の出力を所定レベルに保持するように、 1つの処理結果のレベルを設定するレべ ル設定回路を有することにより、 このレベル設定回路により表示部の意図しない 表示を防止するようにァクティブ素子の出力レベルを設定することができる。 こ れらにより本発明の構成によれば、 各種の不都合を防止するようにして第 1の電 源電圧を完全に立ち下げることができ、 その分、 第 1の電源電圧に係る回路プロ ックにおけるリーク電流を低減して従来に比して一段と消費電力を少なくするこ とができる。

また本発明においては、 集積回路に適用して、 第 2の回路ブロックは、 相補的 にオンオフ動作するアクティブ素子に、 第 1の回路ブロックの 1つの処理結果の 入力を受け、 第 1の回路ブロックは、 第 1の電源電圧の立ち下がりにより、 ァク ティブ素子の出力を所定レベルに保持するように、 1つの処理結果のレベルを設 定するレベル設定回路を有するようにする。

これにより本発明の構成によれば、 ディープスタンバイモード等において、 一 段と消費電力を少なくすることができる集積回路を提供することができる。 本発明によれば、 ディープスタンバイモード等において、 一段と消費電力を少 なくすることができる。 図面の簡単な説明 第 1図は、 電源電圧の異なる回路プロックの説明に供するプロック図である。 第 2図は、 貫通電流の説明に供する接続図である。

第 3図は、 本発明の実施例 1に係る液晶表示装置を示すプロック図である。 第 4図は、 第 3図の液晶表示装置の水平駆動回路の一部を示すプロック図であ る。

第 5図は、 第 3図の液晶表示装置に適用されるバッファ回路を示す接続図であ る。

第 6図は、 第 5図のバッファ回路における電源立ち下げ時の各部の遷移を示す タイムチャートである。

第 7図は、 第 5図のバッファ回路における電源立ち上げ時の各部の遷移を示す タイムチャートである。

第 8図は、 第 3図の液晶表示装置の C S駆動回路を示すプロック図である。 第 9図は、 第 3図の液晶表示装置の V C OM駆動回路を示すプロック図である

発明を実施するための最良の形態

以下、 適宜図面を参照しながら本発明の実施例を詳述する。

( 1 ) 実施例の構成

第 3図は、 本発明の実施例 1に係る液晶表示装置を示すブロック図である。 こ の液晶表示装置 1 1においては、 液晶セル 1 2、 この液晶セル 1 2のスィッチン グ素子であるポリシリコン T F T 1 3、 保持容量 1 4とにより画素が形成され、 この画素をマトリックス状に配置して表示部 1 6が形成される。 液晶表示装置 1 1は、 この表示部 1 6を形成する各画素が、 信号線 L S及びゲート線 L Gにより それぞれ水平駆動回路 1 7及び垂直駆動回路 1 8に接続され、 垂直駆動回路 1 8 によるゲート線 L Gの駆動により順次画素を選択して水平駆動回路 1 7からの駆 動信号により各画素の階調を設定することにより、 所望する画像を表示するよう になされている。

すなわち液晶表示装置 1 1において、 タイミング発生回路 （T G ) 1 9は、 階 調データ D 1に同期したマスタークロック、 水平同期信号、 垂直同期信号等の各 種タイミング信号を入力し、 これらの各種タイミング信号を処理してこの液晶表 示装置 1 1の動作に必要な各種タイミング信号を出力する。

垂直駆動回路 1 8は、 タイミング発生回路 1 9から出力されるタイミング信号 により各ゲート線 L Gを駆動することにより、 水平駆動回路 1 7における処理に 連動して順次ライン単位で画素を選択する。

水平駆動回路 1 7は、 タイミング発生回路 1 9から出力されるタイミング信号 により各画素の階調を示す階調データ D 1を順次循環的に取り込んで各信号線 L Sを駆動する。 すなわち水平駆動回路 1 7において、 シフトレジスタ 2 0は、 階 調データ D 1を順次循環的にサンプリングすることにより、 階調データをライン 単位でまとめ、 1ライン分の階調データを水平ブランキング期間の所定のタイミ ングでディジタルアナログ変換回路 (D A C ) 2 1に出力する。

ディジタルアナログ変換回路 2 1は、 シフトレジスタ 2 0から出力される階調 データ D 1をそれぞれディジタルアナログ変換処理して出力する。 バッファ回路 部 2 2は、 このディジタルアナログ変換回路 2 1の出力信号により各信号線 L S を駆動し、 これにより水平駆動回路 1 7においては、 階調データ D 1に応じた階 調により表示部 1 6の各画素を駆動して所望の画像を表示するようになされてい る。

C S駆動回路 2 3、 V C OM駆動回路 2 4は、 それぞれ保持容量 1 4、 液晶セ ル 1 2の T F T 1 3が接続されていない側の電極にそれぞれ接続された C S配線 C S、 V C OM配線 V C OMについて、 じ3配線〇3、 V C OM配線 V C OMの 電位を例えば水平走查周期で切り換え、 これによりこの液晶表示装置 1 1では、 それぞれ保持容量 1 4、 液晶セル 1 2の電極電位を切り換えてプリチャージの処 理を実行し、 各液晶セル 1 2の劣化を防止するようになされている。

D C— D Cコンバータ （D C— D C ) 2 5は、 この液晶表示装置 1 1の外部か ら入力される電源よりこの液晶表示装置 1 1の動作に必要な電源を生成して出力 する。 具体的に、 D C— D Cコンバータ 2 5は、 この外部から入力される電源と して電圧 3 〔V〕 の電源が適用され、 この電圧 3 〔V〕 の電源より電圧 6 〔V〕 、 電圧一 3 〔V〕 の電源を生成する。 これにより液晶表示装置 1 1では、 内蔵の 電源回路において、 外部入力の電源より動作に必要な電源を生成して複数系統の 電源により動作するようになされている。 また D C— D Cコンバータ 2 5は、 上 位のコントローラによるディープスタンバイモードへの動作モードの切り換えに より動作を停止し、 それぞれ電圧 6 〔V〕 、 電圧— 3 〔V〕 の電源については、 電源電圧を 0 〔V〕 に立ち下げるようになされている。 なお液晶表示装置 1 1で は、 このディープスタンバイモードにおいても、 電圧 3 〔V〕 の電源については 、 引き続き供給されるようになされている。

第 4図は、 ディジタルアナ口グ変換回路 2 1を周辺構成と共に示すブロック図 である。 このディジタルアナログ変換回路 2 1では、 基準電圧発生回路 3 1で生 成基準電圧を抵抗分圧して複数の基準電圧 V 1〜V 3 0を生成し、 この基準電圧 V 1〜V 3 0を各階調データ D 1に応じて選択出力することにより、 階調データ D 1をディジタルアナログ変換処理する。 なおこの第 4図に示す構成において、 第 2図について上述したディジタルアナログ変換回路と同一の構成は、 対応する 符号を付して示し、 重複した説明は省略する。

すなわち基準電圧発生回路 3 1において、 スィッチ回路 3 2は、 タイミング発 生回路 1 9から出力される切り換え信号により相補的にオンオフ状態に切り換わ るスィッチ回路 3 2 A及び 3 2 Bの一端がそれぞれ電圧 3 〔V〕 の基準電圧ライ ン、 グランドラインに接続され、 これらスィッチ回路 3 2 A及び 3 2 Bの他端が 抵抗ブロック 8の一端に接続される。 またスィッチ回路 3 3は、 タイミング発生 回路 1 9から出力される切り換え信号の反転信号により相補的にオンオフ状態に 切り換わるスィッチ回路 3 3 A及び 3 3 Bの一端がそれぞれ電圧 3 〔V〕 の基準 電圧ライン、 グランドラインに接続され、 これらスィッチ回路 3 3 A及び 3 3 B の他端が抵抗プロック 8の他端に接続される。 これらによりスィツチ回路 3 2、 3 3は、 相補的に、 スィッチ回路 3 2 A、 3 2 B、 スィッチ回路 3 3 A、 3 3 B により基準電圧ライン、 グランドラインを選択する。

これにより基準電圧発生回路 3 1では、 抵抗ブロック 8に印加される生成基準 電圧が 1水平走査期間毎に切り換えられるようになされ、 この極性が切り換えら れてなる生成基準電圧を抵抗プロック 8により抵抗分圧して複数の基準電圧 V 1 〜V 3 0を生成するようになされている。

基準電圧発生回路 3 1では、 これらスィツチ回路 3 2 A及ぴ 3 3 Aが P MO S トランジスタにより形成されるのに対し、 スィツチ回路 3 2 B及び 3 3 Bが NM O Sトランジスタにより構成される。 これによりスィッチ回路 3 2、 3 3は、 相 補的にオンオフ動作するアクティブ素子である P MO Sトランジスタ及ぴ NMO Sトランジスタに、 それぞれ前段の回路ブロックの 1つの処理結果の入力を受け 、 前段の回路ブロックにおいて電源電圧が立ち下がって、 アクティブ素子の入力 レベルが何れのレベルになつた場合でも、 これらァクティブ素子における貫通電 流の発生を防止することができるようになされている。

またさらに基準電圧発生回路 3 1では、 タイミング発生回路 1 9から出力され る切り換え信号及ぴ切り換え信号の反転信号がディ一プスタンバイモードにおい てそれぞれ 3 〔V〕 に保持されると、 抵抗ブロック 8の両端電位を 0 〔V〕 に保 持し、 表示部 1 6に意図しない表示が表れないようになされている。

基準電圧セレクタ 3 5は、 それぞれ基準電圧発生回路 3 1から出力される基準 電圧 V 1〜V 3 0を入力し、 この入力した基準電圧 V 1〜V 3 0を階調データに より選択出力し、 これによりこのディジタルアナログ変換回路 2 1では、 階調デ ータ D 1のディジタルアナ口グ変換結果を出力するようになされている。

しかしてこの液晶表示装置 1 1においては、 ディジタルアナログ変換回路 2 1 の各回路ブロックが 3 〔V〕 の電源電圧により動作するのに対し、 このディジタ ルアナログ変換回路 2 1の動作基準を出力するタイミング発生回路 1 9において は、 電源電圧 6 〔V〕 により動作するようになされ、 この動作基準である切り換 え信号、 切り換え信号の反転信号をバッファ回路 4 1 A、 4 1 Bより出力するよ うになされている。

第 5図は、 このバッファ回路 4 1 A、 4 1 Bの構成を示す接続図である。 なお バッファ回路 4 1 A、 4 1 Bは、 処理対象である信号が異なる点を除いて同一に 構成されることにより、 以下の説明においては、 バッファ回路 4 1 Aについて説 明し、 重複した説明は省略する。

バッファ回路 4 1 Aは、 ゲート及びドレインがそれぞれ共通に接続された NM O S トランジスタ Q 1及び P MO S トランジスタ Q 2からなる CMO Sインバー タと、 同様の NMO Sトランジスタ Q 3及ぴ P MO Sトランジスタ Q 4からなる CMO Sィンバータとが直列に接続され、 トランジスタ Q 3及ぴ Q 4による CM o sインバータの出力を切り換え信号又は切り換え信号の反転信号として出力す る。 これらの CMO Sインバータのうち、 先頭段のトランジスタ Q 1及ぴ Q 2に よる C MO Sインバータは、 電源電圧 6 〔V〕 により動作するようになされ、 こ れによりディープスタンバイモードにより D C— D Cコンバータ 2 5が動作を停 止すると、 出力を 0レベルに立ち下げるようになされている。

これに対してこのインバータの出力を基準電圧発生回路 3 1に出力するトラン ジスタ Q 3及ぴ Q 4によるインバータは、 電源切り換え回路 4 6により、 通常の 動作状態においては、 電源電圧 6 〔V〕 により動作するのに対し、 ディープスタ ンバイモードにおいては、 電源電圧 3 〔V〕 により動作するようになされている 。 またレベル設定回路 4 7により、 ディープスタンバイモードにおいて入カレべ ルが Lレベルに設定され、 これにより出力レベルを 3 〔V〕 に保持するようにな されている。

すなわちタイミング発生回路 1 9は、 第 6図において時点 t 1により示すよう に、 コントローラによりディープスタンバイモードへの動作モードの切り換えが 指示されると、 D C— D Cコンバータ 2 5が動作を停止することにより、 電源 '建 圧 6 〔V〕 の回路系より出力されるコントロール信号 S T Bの論理レベルが立ち 下がり （第 6図 （C ) ) 、 その後、 階調データ D l、 各種基準信号の供給が停止 される （第 6図 （A) 及ぴ （B ) ) 。 なおこの第 6図において、 M C Kは、 階調 データ D 1に同期したマスターク口ックであり、 H s y n c、 V s y n cはそれ ぞれ水平同期信号及び垂直同期信号である。

電源切り換え回路 4 6は、 このコントロール信号 S T Bが、 電源電圧 6 〔V〕 の回路ブロックによるィンバータ 4 8に入力され、 トランジスタ Q 3及ぴ Q 4に よるィンバータの電源ラインと、 6 〔V〕 の電源ラインとを接続する P MO S 1、 ランジスタ Q 5に供給されるようになされている。 これにより電源切り換え回路 4 6は、 通常の動作モードによりコントロール信号 S T Bの論理レベルが立ち上 がっている場合には、 トランジスタ Q 5をオン状態に保持し、 トランジスタ Q 3 及ぴ Q 4によるインパータの電源電圧を 6 〔V〕 に保持するようになされている 。 またディープスタンバイモードによりコントロール信号 S T Bの論理レベルが 立ち下がると （第 6図 （E ) ) 、 トランジスタ Q 5をオフ状態に設定し、 トラン ジスタ Q 3及ぴ Q 4によるインパータの電源ラインを 0 〔V〕 に立ち下がってな る 6 〔V〕 の電源ラインから切り離すようになされている。

さらに電源切り換え回路 4 6は、 電源電圧 6 〔V〕 の回路ブロックによるレべ ノレシフト回路 4 9にコントロール信号 S T Bを入力し、 電源電圧 3 〔V〕 による 回路ブロックに対応するようにこのコント口ール信号 S T Bをレベルシフトさせ 、 このレベルシフ ト回路 4 9の出力を電源電圧 3 〔V〕 の回路ブロックによるバ ッファ回路 5 0に入力する。 電源切り換え回路 4 6は、 トランジスタ Q 3及ぴ Q 4によるインバータの電源ラインと、 3 〔V〕 の電源ラインとを接続する P MO S トランジスタ Q 6に、 このバッファ回路 5 0の出力が供給されるようになされ ている。 これにより電源切り換え回路 4 6は、 通常の動作モードによりコント口 ール信号 S T Bの論理レベルが立ち上がつている場合には、 トランジスタ Q 6を オフ状態に保持してトランジスタ Q 3及び Q 4によるィンバータの電源ラインを 3 〔V〕 の電源ラインから切り離すのに対し、 ディープスタンバイモードにより コントロール信号 S T Bの論理レベルが立ち下がると、 トランジスタ Q 6をオン 状態に設定し、 トランジスタ Q 3及び Q 4によるィンバータの電源ラインを 3 〔 V〕 の電源ラインに接続するようになされている。

これらにより電源切り換え回路 4 6は、 コントロール信号 S T Bを基準にして トランジスタ Q 3、 Q 4によるバッファ回路の電源電圧を通常の動作状態とディ ープスタンパイモードとで切り換えるようになされている。

レベル設定回路 4 7は、 インバータ 4 8の出力により、 トランジスタ Q 1及び Q 2の出力ラインと 6 〔V〕 の電源ラインとの間に配置された P MO S トランジ スタ Q 8をオンオフ制御し、 これにより通常の動作モードにおいては、 トランジ スタ Q 8をオフ状態に設定してトランジスタ Q 1及ぴ Q 2によるィンバータ出力 をトランジスタ Q 3及ぴ Q 4によるインバータに出力し、 ライン反転に対応する ように基準電圧発生回路 3 1における生成基準電圧の極性を切り換える。 これに 対してディープスタンバイモードにおいては、 トランジスタ Q 8をオン状態に設 定してトランジスタ Q 3及ぴ Q 4によるィンバータ入力を Lレベルに保持し、 電 圧 6 〔V〕 の電源ラインが完全に 0 〔V〕 に立ち下がった場合にあって、 基準電 圧発生回路 3 1における抵抗ブロック 8の両端電位を 0 〔V〕 に保持し、 さらに はスィツチ回路 3 2、 3 3における貫通電流を防止するようになされている。 なお第 7図は、 第 6図との対比により、 ディープスタンバイモードから通常の 動作モードへの遷移を示すタイムチヤ一トである。

これらによりこの液晶表示装置 1 1では、 6 〔V〕 の電源電圧と 3 〔V〕 の電 源電圧とが、 それぞれ第 1の電源電圧と、 この第 1の電源電圧より低い第 2の電 源電圧とを構成し、 階調データ D 1のディジタルアナ口グ変換処理に係る駆動回 路において、 タイミング発生回路 1 9が、 第 1の電源電圧により動作する第 1の 回路ブロックを構成し、 基準電圧発生回路 3 1力 この第 1の回路プロックによ る処理結果を処理する、 第 2の電源電圧により動作する第 2の回路ブロックを構 成するようになされている。

また基準電圧発生回路 3 1のスィツチ回路 3 2 A、 3 2 B又はスィツチ回路 3 3 A、 3 3 Bが、 第 1の回路プロックの 1つの処理結果の入力を受け、 相補的に オンオフ動作するアクティブ素子を構成し、 バッファ回路 4 1 A又は 4 1 Bのレ ベル設定回路 4 7が、 第 1の電源電圧の立ち下がりにより、 先のアクティブ素子 の出力を所定レベルに保持するように、 バッファ回路出力である処理結果のレべ ルを設定するレベル設定回路を構成するようになされている。

またバッファ回路 4 1 Aにおいて、 トランジスタ Q 1及ぴ Q 2によるインバー タが、 第 1の電源電圧により動作して、 処理結果を出力する第 1のインバータを 構成し、 トランジスタ Q 3及び Q 4によるインバータが、 第 1のィンバータの出 力を第 2の回路プロックである基準電圧発生回路 3 1に出力する第 2のインバー タを構成し、 電源切り換え回路 4 6が、 第 1の電源の立ち下がりにより、 第 2の ィンバータの電源電圧を第 1の電源電圧から第 2の電源電圧に切り換える電源切 り換え回路を構成するようになされている。

第 8図は、 C S駆動回路 2 3を周辺構成と共に示すブロック図である。 C S駆 動回路 2 3においては、 タイミング発生回路 1 9から出力される切り換え信号に より、 水平走査期間毎に、 0 3線〇3の電位を3 〔V〕 と 0 〔V〕 とで切り換え る。 すなわち C S駆動回路 2 3は、 基準電圧発生回路 3 1と同様に、 相補的にォ ンオフ状態に切り換わる P MO S トランジスタ及び NMO S トランジスタによる スィツチ回路 6 O A及び 6 0 Bによるスィツチ回路 6 0と、 同様の P MO Sトラ ンジスタ及ぴ NMO Sトランジスタによるスィツチ回路 6 1 A及ぴ 6 1 Bによる スィッチ回路 6 1とが設けられ、 これらスィッチ回路 60、 6 1の出カが〇3線 C Sに出力される。

この C S駆動回路 23の構成に対応して、 タイミング発生回路 1 9においては 、 第 5図について上述したと同一構成によるバッファ回路 63、 64により、 こ れらスィッチ回路 60、 6 1の切り換え信号を出力する。 これによりこの液晶表 示装置 1 1では、 C S駆動回路 23についても、 電圧 6 〔V〕 の電源、ラインが完 全に 0 〔V〕 に立ち下がった場合にあって、 スィッチ回路 60、 6 1における貫 通電流を防止し、 03線〇3の電位を0 〔V〕 に保持するようになされている。 第 9図は、 V COM駆動回路 24を周辺構成と共に示すブロック図である。 V COM駆動回路 24においても、 タイミング発生回路 1 9カゝら出力される切り換 え信号により、 水平走査期間毎に、 VCOM線 VCOMの電位を.3 〔V〕 と 0 〔 V〕 とで切り換える。 すなわち VCOM駆動回路 24は、 基準電圧発生回路 31 と同様に、 相補的にオンオフ状態に切り換わる PMOSトランジスタ及ぴ NMO S トランジスタによるスィツチ回路 65 A及び 65 Bによるスィツチ回路 65と 、 同様の PMOS トランジスタ及ぴ NMO Sトランジスタによるスィツチ回路 6 6 A及び 66 Bによるスィツチ回路 66とが設けられ、 これらスィツチ回路 65 、 66の出力が V— COM線 VCOMに出力される。

この VCOM駆動回路 24の構成に対応して、 タイミング発生回路 1 9におい ては、 第 5図について上述したと同一構成によるバッファ回路 67、 68により 、 これらスィッチ回路 65、 66の切り換え信号を出力する。 これによりこの液 晶表示装置 1 1では、 VCOM駆動回路 24についても、 電圧 6 〔V〕 の電源ラ インが完全に 0 〔V〕 に立ち下がった場合にあって、 スィッチ回路 65、 66に おける貫通電流を防止し、 V COM線 VCOMの電位を 0 〔V〕 に保持するよう になされている。

これらにより液晶表示装置 1 1では、 プリチャージの処理に係る駆動回路にお いて、 タイミング発生回路 1 9が、 第 1の電源電圧により動作する第 1の回路ブ ロックを構成し、 CS駆動回路 23、 VCOM駆動回路 24が、 それぞれこの第 1の回路プロックによる処理結果を処理する、 第 2の電源電圧により動作する第 2の回路プロックを構成するようになされている。

( 2 ) 実施例の動作

以上の構成において、 この液晶表示装置 1 1では （第 3図） 、 描画に係るコン トローラ等カゝら各画素の階調を指示する階調データ D 1がラスタ走査順に入力さ れ、 この階調データ D 1が水平駆動回路 1 7のシフトレジスタ 2 0により順次サ ンプリングされてライン単位でまとめられ、 ディジタルアナログ変換回路 2 1に 転送される。 階調データ D 1は、 このディジタルアナログ変換回路 2 1における ディジタルアナログ変換処理によりアナログ信号に変換され、 このアナログ信号 により表示部 1 6の各信号線 L Sが駆動される。 これにより液晶表示装置 1 1で は、 垂直駆動回路 1 8によるゲート線 L Gの制御により順次選択されてなる表示 部 1 6の各画素が、 水平駆動回路 1 7により駆動されて階調データ D 1による画 像が表示部 1 6に表示される。

このようにして表示部 1 6の信号線 L Sを駆動する水平駆動回路 1 7において は （第 4図） 、 基準電圧発生回路 3 1において生成基準電圧を抵抗ブロック 8で 抵抗分圧して階調データ D 1の各階調に対応する基準電圧 V 1〜V 3 0が生成さ れ、 基準電圧セレクタ 3 5において、 各階調データ D 1に応じてこの基準電圧 V 1〜V 3 0が選択されることにより、 階調データ D 1がディジタルアナログ変換 処理され、 このディジタルアナログ変換処理結果がバッファ回路部 2 2を介して 信号線 L Sに供給される。

このようなディジタルアナログ変換処理において、 液晶表示装置 1 1では、 タ イミング発生回路 1 9からの出力により、 スィッチ回路 3 2、 3 3が相補的に出 力電圧を切り換えることにより、 水平走查周期毎に、 抵抗ブロック 8への印加電 圧の極性が切り換えられ、 これにより生成基準電圧の極性が水平走査周期毎に切 り換えられる。 また C S駆動回路 2 3、 V C OM駆動回路 2 4において （第 8図 及び第 9図） 、 同様に、 タイミング発生回路 1 9からの出力により、 スィッチ回 路 6 0、 6 1及ぴスィッチ回路 6 5、 6 6が相補'的に出力電圧を切り換えること により、 水平走査毎に、 保持容量 1 4の電極電位、 液晶セル 1 2の電極電位がそ れぞれ所定電位に切り換えられる。 これにより液晶表示装置 1 1では、 いわゆる ラィン反転により表示部 1 6を駆動し、 またこのライン反転に対応するようにプ リチャージの処理が実行されて各液晶セル 12の劣化が防止される。

液晶表示装置 1 1では、 外部入力により 3 〔V〕 の電源が入力され、 DC— D Cコンバータ 25において、 この外部入力の電源より 6 〔V〕 及び一 3 〔V〕 の 電源が生成される。 液晶表示装置 1 1では、 タイミング発生回路 1 9が電圧 6 〔 V〕 により高速度で動作して各回路ブロックのタイミング信号を生成するのに対 し、 このタイミング発生回路 1 9の処理結果であるタイミング信号の入力を受け る基準電圧発生回路 31、 CS駆動回路 23、 V COM駆動回路 24が 3 〔V〕 の電源により動作し、 これにより全体の電力消費が低減される。

液晶表示装置 1 1では、 このようなタイミング発生回路 1 9からのタイミング 信号の入力を受ける基準電圧発生回路 31、 C S駆動回路 23、 VCOM駆動回 路 24において、 各スィッチ回路 32、 33、 60、 6 1、 65、 66がそれぞ れ相補的にオンオフ動作するアクティブ素子である PMO Sトランジスタによる スィッチ回路 32A、 33A、 60 A、 6 1 A、 65 A、 66 A、 NMO S トラ ンジスタによるスィッチ回路 32 B、 33 B、 60 B、 6 1 B、 65 B、 66 B により構成されて、 これらァクティブ素子にそれぞれ 1つの制御信号の入力を受 けるようになされ、 これによりタイミング発生回路 1 9からの出力レベルが如何 なるレベルを取る場合でも、 各スィッチ回路 32、 33、 60、 6 1、 65、 6 6においては、 それぞれァタティプ素子が同時にオン状態となる場合を確実に防 止することができる。

これにより液晶表示装置 1 1では、 DC— DCコンバータ 25の動作を完全に 停止して電源電圧 6 〔V〕 による回路ブロックに対して電源の供給を停止するよ うにしても、 電源電圧 6 〔V〕 による回路プロックと、 電源電圧 3 〔V〕 による 回路プロックとの間のィンターフェースにおいて、 貫通電流の発生を防止するこ とができょうになされている。 これにより液晶表示装置 1 1では、 上位のコント ローラよりディープスタンバイモードへの動作の切り換えが指示されると、 DC 一 DCコンバータ 25が動作を完全に停止して電源電圧 6 〔V〕 の回路ブロック であるタイミング発生回路 1 9への電源供給が停止され、 従来に比して一段と消 費電力が低減される。 すなわち従来のディープスタンバイモードのように、 6 〔 V〕 の電源を 3 〔V〕 に立ち下げる場合にあっては、 結局、 電源電圧 6 〔V〕 の 回路プロックに電源電圧 3 〔V〕 によるリーク電流が流れ続けるのに対し、 この 液晶表示装置 1 1のように、 6 〔V〕 の電源を完全に立ち下げるようにすれば、 このようなリーク電流をも防止し得、 その分、 従来に比して電力消費を一段と低 減することができる。

しかしながらこのようにすると、 各スィッチ回路 32、 33、 60、 6 1、 6 5、 66の貫通電流については防止し得るものの、 各スィッチ回路 32、 33、 60、 6 1、 65、 66の出力電位が立ち上がる場合も発生し、 これにより表示 部 1 6に意図しない表示が表示され、 さらにはディープスタンパイモードにおい て、 液晶セル 12、 保持容量 14に一定の電界を印加し続ける恐れがある。

これにより液晶表示装置 1 1では （第 5図） 、 これらスィッチ回路 32、 33 、 60、 6 1、 65、 66の切り換え信号を出力するタイミング発生回路のバッ ファ回路 41 A、 41 B、 63、 64、 67、 68において、 これらスィッチ回 路 32、 33、 60、 6 1、 65、 66の出力レベルが所定レベルとなるように 、 レベル設定回路 47によりバッファ回路 41 A、 41 B、 63、 64、 67、 68の出力レベルが設定される。 またこのようなレベル設定回路 47によるレべ ル設定の前提として、 電源切り換え回路 46により最終段のィンバータについて は、 6 〔V〕 の電源電圧の立ち下がりにより動作用電源が切り換えられる。

すなわちバッファ回路 41 A、 41 B、 63、 64、 67、 68においては、 トランジスタ Q 1及ぴ Q 2によるインバータと、 トランジスタ Q 3及ぴ Q 4によ るィンバータとを順次介して、 各スィツチ回路 32、 33、 60、 6 1、 65、 66に切り換え信号が出力され、 トランジスタ Q 1及び Q 2によるインバータカ S 電源電圧 6 〔V〕 により動作するのに対し、 トランジスタ Q 3及び Q 4によるィ ンバータにおいては、 トランジスタ Q 5及び Q 6を介してそれぞれ 6 [V] 及び 3 〔V〕 の電源に接続される。

ノ ッファ回路 41 A、 41 B、 63、 64、 67、 68においては、 通常の動 作状態において、 これらトランジスタ Q 5及び Q 6がそれぞれオン状態及びオフ 状態に保持され、 これにより トランジスタ Q 3及び Q 4によるインバータにおい ては、 この場合、 電源、電圧 6 〔V〕 により動作して切り換え信号を各スィッチ回 路 32、 33、 60、 6 1、 65、 66に出力する。 これに対してディープスタ ンバイモードにおいては、 トランジスタ Q 5及ぴ Q 6がそれぞれオフ状態及ぴォ ン状態に動作を切り換え、 これにより 6 〔V〕 の電源の立ち下がりにより前段側 のトランジスタ Q 1及び Q 2によるインバータにおいては、 動作を停止するのに 対し、 最終段のトランジスタ Q 3及び Q 4によるインバータにおいては、 電源電 圧が 3 〔V〕 に切り換えられて動作状態に保持される。

この状態でトランジスタ Q 3及び Q 4によるインパータにおいては、 トランジ スタ Q 8による設定により、 入力レベルが 0レベルに保持され、 その結果、 スィ ツチ回路 3 2、 3 3、 6 0、 6 1、 6 5、 6 6の出力においては、 0レベルに保 持される。 これにより液晶表示装置 1 1では、 表示部 1 6に意図しない表示が表 示され、 液晶セル 1 2、 保持容量 1 4に一定の電界を印加し続ける等の、 電源電 圧を立ち下げたことによる種々の悪影響が有効に回避される。

( 3 ) 実施例の効果

以上の構成によれば、 電源電圧が高い側の回路ブロックからの処理結果を相補 的にオンオフ動作するァクティブ素子により電源電圧の低レ、側に入力し、 この高 い側の電源電圧の立ち下がりによりこのァクティブ素子の出力を所定レベルに設 定することにより、 ディープスタンバイモードにおいて、 一段と消費電力を少な くすることができる。

すなわちこの電源電圧が低い側の回路プロックが、 生成基準電圧を抵抗プロッ クにより抵抗分圧して複数の基準電圧を生成する基準電圧発生回路と、 画素の階 調を示す階調データに応じて、 複数の基準電圧を選択出力する基準電圧セレクタ であり、 相補的にオンオフ動作するァクティプ素子が、 出力を抵抗プロックに出 力して、 1つの処理結果により抵抗プロックの端子電圧を切り換えることにより 、 生成基準電圧の極性を切り換えるスィツチ回路のアクティブ素子であることに より、 例えばライン反転に係るディジタルアナログ変換処理に関して、 ディープ スタンバイモードにおける消費電力を一段と少なくすることができる。

また電源電圧が低い側の回路プロックが、 画素に設けられた保持容量の電極電 位を切り換える駆動回路であり、 相補的にオンオフ動作するアクティブ素子が、 この保持容量の電極電位を切り換えるアクティブ素子であることにより、 保持容 量の電極電位の切り換えに関して、 ディープスタンパイモードにおける消費電力 を一段と少なくすることができる。

電源電圧が低い側の回路ブロックが、 液晶セルの電極電位を切り換える駆動回 路であり、 相補的にオンオフ動作するアクティブ素子が、 この液晶セルの電極電 位を切り換えるアクティブ素子であることにより、 液晶セルの電極電位の切り換 えに関して、 ディープスタンバイモードにおける消费電力を一段と少なくするこ とができる。

またこのようなァクティブ素子の駆動に係る電源電圧が高い側の回路プロック について、 6 〔V〕 による第 1の電源電圧により動作して、 第 1の処理結果を出 力する第 1のィンバータと、 第 1のィンバータの出力を第 2の回路プロックに出 力する第 2のィンバータと、 第 1の電源の立ち下がりにより、 第 2のインバータ の電源電圧を第 1の電源電圧から 3 〔V〕 である第 2の電源電圧に切り換える電 源切り換え回路 4 6とを設けるようにし、 レベル設定回路 4 7により第 2のイン バータの入力レベルを設定して、 ァクティブ素子の出力を所定レベルに保持する ことにより、 後段の回路プロックにおいて種々の不都合が発生しないように、 ァ クティブ素子の出力レベルを必要に応じて種々に設定することができ、 これによ り各種の不都合を防止して消費電力を低減することができる。

またこのような第 1の電源電圧を内蔵の電源回路である D C— D Cコンバータ で作成することにより、 液晶表示装置の外部構成を簡略化することができる。

( 4 ) 他の実施例

なお上述の実施例においては、 バッファ回路において、 最終段のインバータの 電源電圧を 3 〔V〕 に切り換え、 このインバータ入力をレベル設定回路により設 定する場合について述べたが、 本発明はこれに限らず、 例えばこのインバータ出 力のレベルを直接レベル設定回路により設定する場合等、 レベル設定方法にあつ ては種々の手法を適用することができる。

また上述の実施例においては、 6 〔V〕 及び 3 〔V〕 により動作する場合につ いて述べたが、 本発明はこれに限らず、 複数系統の電源電圧により動作する場合 に広く適用することができる。

また上述の実施例においては、 液晶表示装置において、 ディジタルアナログ変 換処理、 プリチャージの処理に係る回路プロックで異なる電源電圧による回路プ 口ックからの処理結果を入力して処理する場合について述べたが、 本発明はこれ に限らず、 例えばシフトレジスタ回路等において、 電源電圧の異なる回路ブロッ ク間で階調データを送受する場合等にも広く適用することができる。

また上述の実施例においては、 ガラス基板上に表示部等を作成してなる T F T 液晶によるフラットディスプレイ装置に本発明を適用する場合について述べたが 、 本発明はこれに限らず、 C G S (Continuous Grain Silicon) 液晶等、 各種の 液晶表示装置、 さらには E L (Electro Luminescence) 表示装置等、 種々のフラ ットディスプレイ装置に広く適用することができる。 またこのようなフラットデ イスプレイ装置に限らず、 T F T等による種々の集積回路に広く適用することが できる。 産業上の利用可能性

本発明は、 例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用 することができる。

Claims

請求の範囲

1 . マトリ ックス状に画素を配置してなる表示部と、 前記表示部を駆動する駆動 回路とを一体に基板上に形成してなるフラットディスプレイ装置において、 前記駆動回路は、

第 1の電源電圧により動作する第 1の回路プロックと、 前記第 1の回路プロッ クによる処理結果を処理する、 前記第 1の電源電圧より低い第 2の電源電圧によ り動作する第 2の回路プロックとを有し、 '

前記第 2の回路ブロックは、

相補的にオンオフ動作するアクティブ素子に、 前記第 1の回路ブロックの 1つ の処理結果の入力を受け、

前記第 1の回路ブロックは、

前記第 1の電源電圧の立ち下がりにより、 前記ァタティプ素子の出力を所定レ ベルに保持するように、 前記 1つの処理結果のレベルを設定するレベル設定回路 を有する

ことを特徴とするフラットディスプレイ装置。

2 . 前記第 2の回路ブロックが、

生成基準電圧を抵抗プロックにより抵抗分圧して複数の基準電圧を生成する基 準電圧発生回路と、

前記画素の階調を示す階調データに応じて、 前記複数の基準電圧を選択出力す る基準電圧セレクタであり、

前記相補的にオンオフ動作するァクティブ素子が、

前記出力を前記抵抗プロックに出力して、 前記 1つの処理結果により前記抵抗 ブロックの端子電圧を切り換えることにより、 前記生成基準電圧の極性を切り換 えるスィツチ回路のアクティブ素子である

ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。

3 . 前記第 2の回路ブロックが、 前記画素に設けられた保持容量の電極電位を切り換える駆動回路であり、 前記相補的にオンオフ動作するァクティブ素子が、

前記出力を前記保持容量に出力して、 前記 1つの処理結果により前記電極電位 を切り換えるアクティブ素子である

ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。

4 . 前記第 2の回路ブロックが、

前記画素の液晶セルの電極電位を切り換える駆動回路であり、

前記相補的にオンオフ動作するァクティブ素子が、

前記出力を前記液晶セルに出力して、 前記 1つの処理結果により前記電極電位 を切り換えるァクティブ素子である

ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。

5 . 前記第 1の回路ブロックは、

前記第 1の電源電圧により動作して、 前記第 1の処理結果を出力する第 1のィ ンバータと、

前記第 1のィンバータの出力を前記第 2の回路プロックに出力する第 2のィン バータと、

前記第 1の電源の立ち下がりにより、 前記第 2のィンパータの電源電圧を前記 第 1の電源電圧から前記第 2の電源電圧に切り換える電源切り換え回路とを有し 前記レベル設定回路は、

前記第 2のインバータの入力レベルの設定により、 前記アクティブ素子の出力 を所定レベルに保持する

ことを特徴とする請求の範囲第 1項に記載のフラットディスプレイ装置。

6 . 前記第 2の電源電圧による電源より、 前記第 1の電源電圧による電源を生成 する電源回路を有し、

前記第 2の電源電圧による電源が、 外部より供給される電源である ことを特 ί敷とする請求の範囲第 1項に記載のフラットディスプレイ装置。

7 . 第 1の電源電圧により動作する第 1の回路プロックと、 前記第 1の回路プロ ックによる処理結果を処理する、 前記第 1の電源電圧より低い第 2の電源電圧に より動作する第 2の回路プロックとを有してなる集積回路であって、

前記第 2の回路プロックは、

相補的にオンオフ動作するアクティブ素子に、 前記第 1の回路プロックの 1つ の処理結果の入力を受け、

前記第 1の回路ブロックは、

前記第 1の電源電圧の立ち下がりにより、. 前記アクティブ素子の出力を所定レ ベルに保持するように、 前記 1つの処理結果のレベルを設定するレベル設定回路 を有する

ことを特徴とする集積回路。