WO2005017986A1 - 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置 - Google Patents

炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置 Download PDF

Info

Publication number
WO2005017986A1
WO2005017986A1 PCT/JP2004/011894 JP2004011894W WO2005017986A1 WO 2005017986 A1 WO2005017986 A1 WO 2005017986A1 JP 2004011894 W JP2004011894 W JP 2004011894W WO 2005017986 A1 WO2005017986 A1 WO 2005017986A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
epitaxial wafer
wafer
substrate
wafer according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/011894
Other languages
English (en)
French (fr)
Inventor
Kazutoshi Kojima
Satoshi Kuroda
Hajime Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to US10/567,729 priority Critical patent/US7635868B2/en
Priority to EP04771855.6A priority patent/EP1657740B1/en
Publication of WO2005017986A1 publication Critical patent/WO2005017986A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Definitions

  • Silicon carbide epitaxial wafer Method of manufacturing the wafer, and semiconductor device fabricated on the wafer
  • the present invention relates to a high-quality silicon carbide (SiC) epitaxial wafer obtained by crystal growth of silicon carbide, a method of manufacturing the same wafer, and a semiconductor device manufactured on the same wafer.
  • SiC silicon carbide
  • SiC has a variety of crystal structures, and therefore, in epitaxy growth of the SiC ⁇ 0001 ⁇ plane, SiC having a different crystal structure easily mixes into the epitaxially grown portions.
  • the conventional epitaxial wafer fabrication technology uses a SiC substrate (off-axis) with the ⁇ 0001 ⁇ plane inclined by 3 ° to 8 ° in several directions.
  • An epitaxial wafer is manufactured on the substrate by using a chemical vapor deposition method (CVD method) (see Patent Document 1).
  • CVD method chemical vapor deposition method
  • Patent Document 1 U.S. Pat.No. 4,912,064
  • SiC has crystal defects extending in the ⁇ 0001 ⁇ direction and crystal defects extending in a direction perpendicular to the ⁇ 0001 ⁇ direction. For this reason, when an epitaxial wafer is manufactured based on the technology described in Patent Document 1, both crystal defects existing in the substrate propagate to the portion where the epitaxial growth has occurred. Is difficult to reduce. This is shown in Figure la.
  • an object of the present invention is to provide a method of manufacturing a high epitaxial wafer having a flat surface while reducing crystal defects in a SiC epitaxial wafer, and to obtain a method.
  • An object of the present invention is to provide a SiC epitaxial wafer and a semiconductor device manufactured on the wafer.
  • the present inventor has found that the above-mentioned defects can be reduced by adjusting the off-angle of the ⁇ 0001 ⁇ surface force of the SiC substrate and controlling the growth pressure and the composition ratio of the raw material gas. Ming completed.
  • a method of manufacturing an epitaxial wafer. The method for producing a silicon carbide epitaxial wafer according to the above item 6, wherein silicon carbide is epitaxially grown on the substrate having the number 5 surface.
  • FIG. 1 is a diagram for explaining the occurrence of defects in a wafer and how the defects are reduced.
  • FIG. 1 is a diagram showing la: off wafer and lb: zero off wafer.
  • FIG. 2 is a schematic explanatory view of a growth process of the present invention.
  • FIG. 3 is a diagram showing an atomic force microscope image of a cleaning surface of a SiC substrate, where 3a is a plane image and 3b is a cross-sectional image.
  • FIG. 4 is a front view of an epitaxial wafer manufactured by using the present invention.
  • FIG. 5 is an X-ray diffraction photograph showing an example of crystal defect reduction in an epitaxial wafer manufactured using the present invention, where 5a shows a SiC substrate and 5b shows an epitaxy wafer, respectively. You.
  • Fig. 6 is an explanatory view of improving the yield of the SiC substrate of the present invention.
  • the growth pressure is controlled to 250 mbar or less, and the flow rate of the source gas is controlled so that the composition ratio of C and Si of the source gas becomes 1 or less, that is, the growth pressure is controlled while using several surfaces.
  • Step bunching by controlling the composition ratio of C and Si of the raw material gas to 250 mbar or less and 1 or less.Deterioration of the flatness of the growth surface due to two-dimensional nucleation is suppressed. Wafers with reduced defects can be manufactured.
  • step bunching was performed by using an eight-sided force showing the surface of an epitaxial wafer that had been grown for 5 hours. The surface was roughened by two-dimensional nucleation. A flat flat surface is formed.
  • Figure 5a shows, for comparison, the force that indicates the defects present in the SiC substrate. In addition to the crystal defects extending in the ⁇ 0001 ⁇ direction that appear as white dots in the SiC substrate, the linear ⁇ 0001 ⁇ direction is perpendicular to the defect. There are crystal defects extending in the straight direction.
  • the linear defect existing in the SiC substrate becomes almost invisible in the epitaxial wafer, Is reduced.
  • the present invention it is possible to manufacture an epitaxial wafer having high surface flatness while reducing crystal defects in the SiC epitaxial wafer.
  • the present invention can improve the yield of SiC substrates.
  • ingots of SiC are grown and grown in the ⁇ 0001 ⁇ direction.
  • a 75 mm (3 inch) diameter ingot will have a cut-off as shown in Figure 6a.
  • a pin diode on an epitaxial wafer manufactured according to the present invention it is possible to improve the long-term reliability of the present semiconductor device when a forward voltage is applied.
  • a SiC pin diode fabricated on an off-substrate the presence of crystal defects extending in the direction perpendicular to the ⁇ 0001 ⁇ direction in the epitaxy wafer causes forward current to be applied for a long time when voltage is applied in the forward direction. Will decrease.
  • the crystal defects extending in the direction perpendicular to the ⁇ 0001 ⁇ direction in the epitaxial wafer are reduced, so that the voltage is applied in the forward direction for a long time. Even if the forward current does not decrease and high reliability can be obtained, there is a significant effect.
  • the MOS FET fabricated on the epitaxial wafer fabricated according to the present invention has an oxide film / semiconductor interface. Can be reduced.
  • the channel mobility increases, and the channel resistance of the semiconductor device can be reduced.
  • FIG. 2 shows a conceptual diagram of a series of growth processes of this embodiment.
  • a substrate for crystal growth a 4H-SiC substrate inclined by 0.5 ° in several tens directions with several plane forces was used.
  • This substrate was placed in the reaction tube of a horizontal chemical vapor deposition device (CVD device), and the pressure in the reaction tube was controlled to 250 mbar while flowing hydrogen gas through the reaction tube at 40 slm.
  • CVD device horizontal chemical vapor deposition device
  • FIG. 3 shows an atomic force microscope image of the surface of the cleaned SiC substrate.
  • Figure 3a is a plan view, where the steps are regularly arranged. Its height is 0.7 nm in the sectional image power of FIG. 3b.
  • the silane gas was introduced at 6.67 sccm and the propane gas was introduced at 1.334 sccm to control the composition ratio of C and Si in the raw material gas to 0.6.
  • the propane gas was introduced at 1.334 sccm to control the composition ratio of C and Si in the raw material gas to 0.6.
  • FIG. 4 shows the surface of an epitaxial wafer that has been grown for 5 hours. Step bunching by using equation (11). Flat surface with no roughness due to two-dimensional nucleation was formed.
  • the linear defects existing in the SiC substrate are almost invisible in the epitaxial wafer, and the defects are reduced. Had been reduced.
  • a force of 4H—SiC using 4H—SiC is also possible.
  • a substrate turned off in several dozen directions is used, but the present invention can be implemented without depending on the off direction.
  • the present invention it is possible to produce an epitaxial wafer having a high surface flatness while reducing crystal defects in the SiC epitaxial wafer, and almost no cut is made when cutting out the SiC substrate. No longer appear and the yield is improved.
  • a forward voltage is applied for a long period of time and the forward current does not decrease, and high reliability can be obtained, there is a remarkable effect.
  • MOSFETs fabricated on an epitaxial wafer have a significant effect. Since it is possible to reduce the disorder of the oxide film / semiconductor interface and increase the channel mobility, the channel resistance of the semiconductor device can be reduced, which is an excellent effect. Is extremely useful.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　α型の結晶構造を持つ炭化珪素の｛０００１｝面から１°未満オフした基板上に形成し、ＳｉＣエピタキシャルウエハ中の結晶欠陥を低減しながら表面の平坦性を高くした炭化珪素エピタキシャルウエハである。

Description

明 細 書
炭化珪素ェピタキシャルウェハ、同ウェハの製造方法及び同ウェハ上に 作製された半導体装置
技術分野
[0001] 本発明は、炭化珪素の結晶成長によりに得られた高品質な炭化珪素 (SiC)ェピタ キシャルウエノ、、同ウェハの製造方法及び同ウェハ上に作製された半導体装置に関 する。
背景技術
[0002] SiCは多種の結晶構造を持っために、 SiC {0001 }面のェピタキシャル成長では異 なる結晶構造を持つ SiCがェピタキシャル成長させた部分に容易に混入する。
また、ステップバンチングゃ 2次元核形成により成長表面の平坦性が失われてしまう 。そのため、平坦且つ単一の結晶構造を持つェピタキシャルウェハを作製するため には、従来のェピタキシャルウェハ作製技術では、 {0001 }面を数 3方向に 3° — 8 ° 傾けた SiC基板 (オフ基板)を用いて、その基板上に気相化学成長法 (CVD法)を 用いてェピタキシャルウェハが作製される（特許文献 1参照)。
特許文献 1 :米国特許第 4, 912, 064号
[0003] [数 3]
〔 1 1 2 0〕
[0004] SiCは、 {0001 }方向に伸びる結晶欠陥と {0001 }方向とは垂直な方向に伸びる結 晶欠陥が存在している。そのため、上記特許文献 1に記載されている技術に基いて ェピタキシャルウェハを作製すると、基板中に存在する両方の結晶欠陥がェピタキシ ャル成長させた部分にまで伝播するために、ウェハ中の欠陥を低減することが困難 である。この様子を図 laに示す。
[0005] また、 SiCのェピタキシャルウェハ作製においては（0001) Si面がェピタキシャル成 長に用いられる。しかしながら、（0001) Si面はオフ基板の角度が小さくなるに従い、 ェピタキシャル成長時にステップバンチングゃ 2次元核形成が生じ、ェピタキシャル 成長表面の平坦性が失われてしまう。 発明の開示
発明が解決しょうとする課題
[0006] 以上の問題に鑑み、本発明の目的は、 SiCェピタキシャルウェハ中の結晶欠陥を 低減しながら表面の平坦性の高 ヽェピタキシャルウェハを作製する方法、これによつ て得られた SiCェピタキシャルウエノ、、及び同ウェハ上に作製された半導体装置を 提供することにある。
課題を解決するための手段
[0007] 本発明者は、 SiC基板の {0001 }面力ものオフ角を調整し、また成長圧力及び原料 ガスの組成比を制御することによって上記の欠陥を低減できることを見 、だし、本発 明を完成させた。
[0008] すなわち、本発明は、以下の発明を提供する。
1) α型の結晶構造を持つ炭化珪素の {0001 }面から 1° 未満オフした基板上に形 成したことを特徴とする炭化珪素ェピタキシャルウエノ、。 2)数 4面の基板上に形成し たことを特徴とする上記 1記載の炭化珪素ェピタキシャルウェハ。 3) 4Ηの結晶構造 を持つ炭化珪素基板を用いることを特徴とする上記 1又は 2記載の炭化珪素ェピタキ シャルウエノ、。 4)平坦な表面を備えていることを特徴とする上記 1一 3のいずれかに 記載の炭化珪素ェピタキシャルウェハ。 5)上記 1一 4のいずれかに記載のェピタキシ ャルウェハ上に作製されたことを特徴とする半導体装置。 6)炭化珪素ェピタキシャル ウェハの製造方法において、 α型の結晶構造を持つ炭化珪素の {0001 }面から 1° 未満オフした基板上に炭化珪素をェピタキシャル成長させることを特徴とする炭化珪 素ェピタキシャルウェハの製造方法。 7)数 5面の基板上に、炭化珪素をェピタキシャ ル成長させることを特徴とする上記 6記載の炭化珪素ェピタキシャルウェハの製造方 法。 8) 4Ηの結晶構造を持つ炭化珪素基板上に、炭化珪素をェピタキシャル成長さ せることを特徴とする上記 6又は 7記載の炭化珪素ェピタキシャルウェハの製造方法 。 9)基板表面を 1400° C— 1600° Cの水素ガスとプロパンガスの混合ガスにより清 浄ィ匕することを特徴とする上記 6— 8のいずれかに記載の炭化珪素ェピタキシャルゥ ェハの製造方法。 10)基板表面のステップの高さが lnm以下であることを特徴とする 上記 6— 9の 、ずれかに記載の炭化珪素ェピタキシャルウェハの製造方法。 11)炭 化珪素をェピタキシャル成長させるに際して、シランとプロパンの原料ガスを用いるこ とを特徴とする上記 6— 10の 、ずれかに記載の炭化珪素ェピタキシャルウェハの製 造方法。 12)炭化珪素をェピタキシャル成長させるに際して、成長圧力を 250mbar 以下で成長させることを特徴とする上記 6— 11のいずれかに記載の炭化珪素ェピタ キシャルウェハの製造方法。 13)炭化珪素をェピタキシャル成長させるに際して、じと Siの組成比が 1以下である原料ガスを用いることを特徴とする上記 6— 12のいずれか に記載の炭化珪素ェピタキシャルウェハの製造方法。 14)上記 6— 13のいずれかに 記載のェピタキシャル成長によって製造された炭化珪素ェピタキシャルウエノ、。 15) 上記 14に記載の炭化珪素ェピタキシャルウェハ上に作製されたことを特徴とする半 導体装置。
[0009] [数 4]
( 0 0 0 1 ) C
[0010] [数 5]
( 0 0 0 Ϊ ) C
発明の効果
[0011] 本発明によると、 SiCェピタキシャルウェハ中の結晶欠陥を低減しながら表面の平 坦性の高 ヽェピタキシャルウェハを作製できると!ヽぅ優れた効果を有する。
図面の簡単な説明
[0012] [図 1]図 1はウェハ中の欠陥の発生と低減ィ匕の様子を説明する図であり、 la:オフゥ ェハを、 lb :ゼロオフウェハを示す図である。
[図 2]図 2は本発明の成長プロセスの概略説明図である。
[図 3]図 3は SiC基板の清浄ィ匕面の原子間力顕微鏡像を示す図であり、 3a :平面像、 3b :断面像を示す。
[図 4]図 4は本発明を用いて作製したェピタキシャルウェハの表面図である。
[図 5]図 5は本発明を用 、て作製したェピタキシャルウェハ中の結晶欠陥低減の例を 示す X線回折写真であり、 5a : SiC基板を、 5b :ェピタキシャルウェハをそれぞれ示 す。
[図 6]図 6は本発明の SiC基板の歩留まり向上の説明図である。
符号の説明
[0013] (1){0001 }方向に伸びる結晶欠陥
(2) { 0001 }方向とは垂直な方向に伸びる結晶欠陥
(3) 切り代
発明を実施するための最良の形態
[0014] 本発明では、上記のように {0001 }面からのオフ角が 1° 未満の SiC基板を用いて ェピタキシャルウェハを作製することによって、図 lbに示すように、基板中に存在す る { 0001 }方向とは垂直な方向に伸びる欠陥がェピタキシャル成長させた部分に伝 播することを抑制し、ェピタキシャルウェハ中の結晶欠陥を低減させることができる。
[0015] 特に、ェピタキシャルウェハ表面の平坦性を高めるために、上記ェピタキシャル成 長を数 6面に対して行うことが望ま 、。
また、成長圧力を 250mbar以下に制御し、且つ原料ガスの Cと Siの組成比を 1以 下になるように原料ガスの流量を制御すること、すなわち、数 7面を用いながら成長圧 力を 250mbar以下、原料ガスの Cと Siの組成比を 1以下に制御することによりステツ プバンチングゃ 2次元核形成による成長表面の平坦性の劣化を抑制し、ェピタキシ ャルウェハ表面の平坦性が高ぐ且つ結晶欠陥を低減させたウェハを作製すること ができる。
[0016] 園
( 0 0 0 Ϊ ) C
[0017] [数 7]
( 0 0 0 Ϊ ) C
[0018] 図 4 (下記実施例の写真を援用）に、 5時間の成長を行ったェピタキシャルウェハの 表面を示す力 数 8面を用いることによりステップバンチングゃ 2次元核形成による表 面の荒れはなぐ平坦な表面が形成される。 図 5aに、比較のために SiC基板中に存在する欠陥を示す力 SiC基板中には白点 で見える {0001 }方向に伸びる結晶欠陥の他に、線状に見える {0001 }方向とは垂 直な方向に伸びる結晶欠陥が存在する。
[0019] [数 8]
( 0 0 0 Ϊ ) C
[0020] しかし、本発明では、図 5b (下記実施例の写真を援用）に示すように、 SiC基板中 に存在していた線状の欠陥がェピタキシャルウェハ中では、ほとんど見えなくなり、欠 陥が低減する。このように、本発明を用いることにより SiCェピタキシャルウェハ中の 結晶欠陥を低減しながら表面の平坦性の高いェピタキシャルウェハを作製すること が可能である。
[0021] また、本発明は SiC基板の歩留まりの向上が可能である。一般に、 SiCのインゴット は {0001 }方向に成長して作製される。このインゴットから 8° オフの SiC基板を切り 出す場合、直径 75mm (3インチ）のインゴットであれば、図 6aに示すような切代が出 ることになる。
一方、本発明により SiC基板のオフ角が 1° 未満でェピタキシャル成長が可能にな ると図 6bのように SiC基板を切り出す際の切代がほとんど出なくなり、歩留まりが向上 する。
[0022] さらに、本発明により作製したェピタキシャルウェハ上に pinダイオードを作製するこ とにより、本半導体装置の順方向電圧印加時の長期信頼性を改善することができる。 オフ基板上に作製した SiCの Pinダイオードではェピタキシャルウェハ中に {0001 } 方向とは垂直な方向に伸びる結晶欠陥の存在により、長時間にわたつて順方向に電 圧を印加すると順方向の電流が減少してしまう。
しかし、本発明により作製したェピタキシャルウェハでは、上記の通りェピタキシャ ルウェハにおける { 0001 }方向とは垂直な方向に伸びる結晶欠陥が低減して 、るた めに、長時間にわたって順方向に電圧を印加しても順方向の電流が減少せず、高い 信頼性を得ることができると ヽぅ著し ヽ効果がある。
[0023] また、本発明により作製したェピタキシャルウェハ上に MOSFETを作製することに より、本半導体装置のチャンネル抵抗を低減することができる。
すなわち、従来の 3° — 8° のオフ角を持ったェピタキシャルウェハ上に作製した MOSFETに比較して、本発明により作製したェピタキシャルウェハ上に作製した M OSFETでは酸ィ匕膜/半導体界面の乱れを小さくすることが可能である。
その結果、チャンネル移動度が大きくなり本半導体装置のチャンネル抵抗を低減 することができる。
以下、実施例により、本発明を更に詳細に説明する。
実施例
[0024] 本実施例の、一連の成長プロセスの概念図を図 2に示す。結晶成長用基板として 数 9面力ゝら数 10方向に 0. 5° 傾いた 4H-SiC基板を使用した。
この基板を横型の気相化学成長装置 (CVD装置)の反応管内に設置したのち、反 応管内に水素ガスを 40slm流しながらその反応管内の圧力を 250mbarに制御した この状態で高周波加熱により SiC基板を加熱し、 1500° C力 プロパンガスを 3. 3 3sccm流しながら、 1600° Cまで加熱した。 1600° Cまで加熱後、その状態を 3分 間維持し、 SiC基板表面を清浄化した。
[0025] [数 9]
( 0 0 0 Ϊ ) C
[0026] [数 10]
[ 1 1 2 0 ]
[0027] 図 3に、清浄ィ匕した SiC基板表面の原子間力顕微鏡像を示す。図 3aは平面像で、 ステップが規則正しく並んでいる。その高さは図 3bの断面像力も 0. 7nmである。 このような清浄表面作製後、シランガスを 6. 67sccm、プロパンガスを 1. 334sccm 導入することにより原料ガスの Cと Siの組成比を 0. 6に制御して、本 SiC基板上にェ ピタキシャル成長を行 、、ェピタキシャルウェハを作製した。
[0028] 図 4に、 5時間の成長を行ったェピタキシャルウェハの表面を示す。数 11面を用い ることによりステップバンチングゃ 2次元核形成による表面の荒れはなぐ平坦な表面 が形成された。
また、本実施例により得られたェピタキシャルウェハは、図 5bに示すように、 SiC基 板中に存在していた線状の欠陥がェピタキシャルウェハ中では、ほとんど見えなくな つており、欠陥が低減していた。
[0029] [数 11]
( 0 0 0 Ϊ ) C
[0030] 上記から明らかなように、本発明を用いることにより SiCェピタキシャルウェハ中の 結晶欠陥を低減しながら表面の平坦性の高いェピタキシャルウェハを作製すること が可能であることが確認できた。
本実施例では 4H— SiCを用いた力 6H— SiCでも同様に可能である。また、本実 施例では数 12方向にオフした基板を用いたが、オフの方向には依存せずに、実施 することが可能である。
[0031] [数 12]
[ 1 1 2 0 ]
産業上の利用可能性
[0032] 本発明によると、 SiCェピタキシャルウェハ中の結晶欠陥を低減しながら表面の平 坦性の高 、ェピタキシャルウェハを作製することが可能であり、 SiC基板を切り出す 際の切代がほとんど出なくなり、歩留まりが向上する。また、長時間にわたって順方向 に電圧を印加しても順方向の電流が減少せず、高 、信頼性を得ることができると 、う 著しい効果があり、さらにェピタキシャルウェハ上に作製した MOSFETでは酸ィ匕膜/ 半導体界面の乱れを小さくすることが可能であり、チャンネル移動度が大きくなるの で半導体装置のチャンネル抵抗を低減することができるという優れた効果があるので 、半導体装置等の材料として極めて有用である。

Claims

請求の範囲
[1] α型の結晶構造を持つ炭化珪素の {0001 }面力 1° 未満オフした基板上に形成 したことを特徴とする炭化珪素ェピタキシャルウェハ。
[2] 数 1面の基板上に形成したことを特徴とする請求項 1記載の炭化珪素ェピタキシャ ノレウェハ。
[数 1]
( 0 0 0 Ϊ ) C
[3] 4Ηの結晶構造を持つ炭化珪素基板を用いることを特徴とする請求項 1又は 2記載 の炭化珪素ェピタキシャルウェハ。
[4] 平坦な表面を備えていることを特徴とする請求項 1一 3のいずれかに記載の炭化珪 素ェピタキシャルウェハ。
[5] 請求項 1一 4の 、ずれかに記載のェピタキシャルウェハ上に作製されたことを特徴 とする半導体装置。
[6] 炭化珪素ェピタキシャルウェハの製造方法にぉ 、て、 a型の結晶構造を持つ炭化 珪素の {0001 }面から 1° 未満オフした基板上に炭化珪素をェピタキシャル成長させ ることを特徴とする炭化珪素ェピタキシャルウェハの製造方法。
[7] 数 2面の基板上に、炭化珪素をェピタキシャル成長させることを特徴とする請求項 6 記載の炭化珪素ェピタキシャルウェハの製造方法。
[数 2]
( 0 0 0 Ϊ ) C
[8] 4Hの結晶構造を持つ炭化珪素基板上に、炭化珪素をェピタキシャル成長させるこ とを特徴とする請求項 6又は 7記載の炭化珪素ェピタキシャルウェハの製造方法。
[9] 基板表面を 1400° C— 1600° Cの水素ガスとプロパンガスの混合ガスにより清浄 化することを特徴とする請求項 6— 8のいずれかに記載の炭化珪素ェピタキシャルゥ ェハの製造方法。
[10] 基板表面のステップの高さが lnm以下であることを特徴とする請求項 6— 9のいず れかに記載の炭化珪素ェピタキシャルウェハの製造方法。
[11] 炭化珪素をェピタキシャル成長させるに際して、シランとプロパンの原料ガスを用い ることを特徴とする請求項 6— 10の 、ずれかに記載の炭化珪素ェピタキシャルゥェ ハの製造方法。
[12] 炭化珪素をェピタキシャル成長させるに際して、成長圧力を 250mbar以下で成長 させることを特徴とする請求項 6— 11のいずれかに記載の炭化珪素ェピタキシャルゥ ェハの製造方法。
[13] 炭化珪素をェピタキシャル成長させるに際して、 Cと Siの組成比力 ^以下である原 料ガスを用いることを特徴とする請求項 6— 12のいずれかに記載の炭化珪素ェピタ キシャルウェハの製造方法。
[14] 請求項 6— 13のいずれかに記載のェピタキシャル成長によって製造された炭化珪 素ェピタキシャルウェハ。
[15] 請求項 14に記載の炭化珪素ェピタキシャルウェハ上に作製されたことを特徴とす る半導体装置。
PCT/JP2004/011894 2003-08-19 2004-08-19 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置 Ceased WO2005017986A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/567,729 US7635868B2 (en) 2003-08-19 2004-08-19 Silicon carbide epitaxial wafer, method for producing such wafer, and semiconductor device formed on such wafer
EP04771855.6A EP1657740B1 (en) 2003-08-19 2004-08-19 Silicon carbide epitaxial wafer, method for producing such wafer, and semiconductor device formed on such wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003295413A JP4238357B2 (ja) 2003-08-19 2003-08-19 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
JP2003-295413 2003-08-19

Publications (1)

Publication Number Publication Date
WO2005017986A1 true WO2005017986A1 (ja) 2005-02-24

Family

ID=34191095

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/011894 Ceased WO2005017986A1 (ja) 2003-08-19 2004-08-19 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置

Country Status (4)

Country Link
US (1) US7635868B2 (ja)
EP (1) EP1657740B1 (ja)
JP (1) JP4238357B2 (ja)
WO (1) WO2005017986A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5285202B2 (ja) * 2004-03-26 2013-09-11 一般財団法人電力中央研究所 バイポーラ型半導体装置およびその製造方法
EP1752567B1 (en) * 2004-05-27 2011-09-14 Bridgestone Corporation Process for producing wafer of silicon carbide single-crystal
JP2007182330A (ja) 2004-08-24 2007-07-19 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007281157A (ja) * 2006-04-06 2007-10-25 Mitsubishi Electric Corp 半導体装置の製造方法
JP2008235767A (ja) * 2007-03-23 2008-10-02 Univ Of Fukui 半導体素子及びその製造方法
US20100330325A1 (en) * 2007-07-13 2010-12-30 Nippon Mining & Metals Co., Ltd. Sintered Silicon Wafer
CN101743195A (zh) * 2007-07-13 2010-06-16 日矿金属株式会社 烧结硅晶片
EP2385159B1 (en) * 2007-07-26 2012-11-28 Ecotron Co., Ltd. Method for producing sic epitaxial substrate
JP5024886B2 (ja) * 2008-03-27 2012-09-12 トヨタ自動車株式会社 平坦化処理方法および結晶成長法
KR101313486B1 (ko) * 2008-07-10 2013-10-01 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 하이브리드 실리콘 웨이퍼 및 그 제조 방법
JP2010111540A (ja) * 2008-11-06 2010-05-20 Showa Denko Kk 炭化珪素単結晶の結晶成長方法、種結晶及び炭化珪素単結晶
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
WO2010131571A1 (ja) * 2009-05-11 2010-11-18 住友電気工業株式会社 半導体装置
CN102422425A (zh) 2009-05-11 2012-04-18 住友电气工业株式会社 绝缘栅双极晶体管
JP4959763B2 (ja) 2009-08-28 2012-06-27 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
JP4887418B2 (ja) 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
CN102859654B (zh) * 2010-05-10 2016-01-13 三菱电机株式会社 碳化硅外延晶片及其制造方法、外延生长用碳化硅块状衬底及其制造方法
US8252422B2 (en) 2010-07-08 2012-08-28 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
US8647747B2 (en) 2010-07-08 2014-02-11 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
US9269776B2 (en) * 2011-01-25 2016-02-23 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP5124690B2 (ja) * 2012-03-19 2013-01-23 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP5384714B2 (ja) * 2012-10-31 2014-01-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法
US11721547B2 (en) * 2013-03-14 2023-08-08 Infineon Technologies Ag Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device
JP2014189442A (ja) 2013-03-27 2014-10-06 Sumitomo Electric Ind Ltd 炭化珪素半導体基板の製造方法
JP5604577B2 (ja) * 2013-10-01 2014-10-08 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP5958663B1 (ja) * 2014-11-12 2016-08-02 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP6635579B2 (ja) * 2015-08-28 2020-01-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハ
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
JP2003502857A (ja) * 1999-06-24 2003-01-21 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド ＜１−１００＞方向にオフカットした基板上で成長させた炭化ケイ素エピタキシャル層
JP2003137694A (ja) * 2001-10-26 2003-05-14 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5011549A (en) * 1987-10-26 1991-04-30 North Carolina State University Homoepitaxial growth of Alpha-SiC thin films and semiconductor devices fabricated thereon
US5248385A (en) * 1991-06-12 1993-09-28 The United States Of America, As Represented By The Administrator, National Aeronautics And Space Administration Process for the homoepitaxial growth of single-crystal silicon carbide films on silicon carbide wafers
CA2113336C (en) * 1993-01-25 2001-10-23 David J. Larkin Compound semi-conductors and controlled doping thereof
DE19712561C1 (de) * 1997-03-25 1998-04-30 Siemens Ag SiC-Halbleiteranordnung mit hoher Kanalbeweglichkeit
US6165874A (en) * 1997-07-03 2000-12-26 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growth of crystal surfaces and growth of heteroepitaxial single crystal films thereon
BR9806136A (pt) * 1997-08-27 1999-10-26 Matsushita Eletric Industrtial Substrato de carbureto de silìco e método para a produção do substrato, e dispositivo semicondutor utilizand o substrato.
EP1306890A2 (en) * 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
JP2003502857A (ja) * 1999-06-24 2003-01-21 アドバンスド．テクノロジー．マテリアルス．インコーポレイテッド ＜１−１００＞方向にオフカットした基板上で成長させた炭化ケイ素エピタキシャル層
JP2003137694A (ja) * 2001-10-26 2003-05-14 Nippon Steel Corp 炭化珪素単結晶育成用種結晶と炭化珪素単結晶インゴット及びその製造方法

Also Published As

Publication number Publication date
US7635868B2 (en) 2009-12-22
JP4238357B2 (ja) 2009-03-18
US20070001175A1 (en) 2007-01-04
EP1657740A1 (en) 2006-05-17
EP1657740A4 (en) 2007-02-14
JP2005064383A (ja) 2005-03-10
EP1657740B1 (en) 2015-01-07

Similar Documents

Publication Publication Date Title
WO2005017986A1 (ja) 炭化珪素エピタキシャルウエハ、同ウエハの製造方法及び同ウエハ上に作製された半導体装置
TWI280662B (en) Heterojunction field effect transistors using silicon-germanium and silicon-carbon alloys
JP4185215B2 (ja) ＳｉＣウエハ、ＳｉＣ半導体デバイス、および、ＳｉＣウエハの製造方法
US8536582B2 (en) Stable power devices on low-angle off-cut silicon carbide crystals
CN104995718B (zh) SiC外延晶片的制造方法
WO2001018872A1 (en) SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
US20080318359A1 (en) Method of manufacturing silicon carbide semiconductor substrate
JP2007288026A (ja) 半導体装置とその製造方法
JP6123408B2 (ja) 単結晶４Ｈ−ＳｉＣ基板及びその製造方法
CN102341893A (zh) 碳化硅半导体装置的制造方法
TW200917377A (en) Stressor for engineered strain on channel
EP3251147B1 (en) Semiconductor wafer comprising a monocrystalline group-iiia nitride layer
JP4442366B2 (ja) エピタキシャルＳｉＣ膜とその製造方法およびＳｉＣ半導体デバイス
WO2006115148A1 (ja) 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007131504A (ja) ＳｉＣエピタキシャルウエーハおよびそれを用いた半導体デバイス
JP3776374B2 (ja) ＳｉＣ単結晶の製造方法，並びにエピタキシャル膜付きＳｉＣウエハの製造方法
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
TW201145581A (en) Method for manufacturing epitaxial crystal substrate
CN115132565A (zh) 一种高晶体质量AlN薄膜及其制备方法和应用
CN100533663C (zh) 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
JP5954677B2 (ja) ＩＩＩ／ＶＳｉテンプレートの製造方法およびＩＩＩ／Ｖ半導体ベースの半導体部品をモノリシック集積化する方法
JP2009218272A (ja) 化合物半導体基板およびその製造方法
JP2002299642A (ja) 半導体素子及びその製造方法
JP4524630B2 (ja) Ｈｅｍｔ用エピタキシャルウェハの製造方法
JP2004152814A (ja) 半導体素子用基板とその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004771855

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007001175

Country of ref document: US

Ref document number: 10567729

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2004771855

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10567729

Country of ref document: US