WO2006006404A1 - 液晶表示装置及びその光源の駆動方法 - Google Patents

液晶表示装置及びその光源の駆動方法 Download PDF

Info

Publication number
WO2006006404A1
WO2006006404A1 PCT/JP2005/011959 JP2005011959W WO2006006404A1 WO 2006006404 A1 WO2006006404 A1 WO 2006006404A1 JP 2005011959 W JP2005011959 W JP 2005011959W WO 2006006404 A1 WO2006006404 A1 WO 2006006404A1
Authority
WO
WIPO (PCT)
Prior art keywords
period
pwm
liquid crystal
black insertion
light source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2005/011959
Other languages
English (en)
French (fr)
Inventor
Yasuhiro Kumamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to US11/631,785 priority Critical patent/US7773065B2/en
Priority to EP05755737A priority patent/EP1775711A4/en
Publication of WO2006006404A1 publication Critical patent/WO2006006404A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/342—Control of illumination source using several illumination sources separately controlled corresponding to different display panel areas, e.g. along one dimension such as lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/024—Scrolling of light from the illumination source over the display in combination with the scanning of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Definitions

  • Liquid crystal display device and method for driving light source thereof Liquid crystal display device and method for driving light source thereof
  • the present invention relates to a liquid crystal display device including a light source provided on the back surface of a liquid crystal panel and a driving method of the light source. More specifically, the light source periodically blinks, The present invention relates to a liquid crystal display device that performs light control by changing the time ratio.
  • a liquid crystal display device includes a liquid crystal panel and a backlight unit including a light source installed on the back surface thereof.
  • the liquid crystal is driven in accordance with the video signal, the light emitted by the knock light force is transmitted, and an image is displayed on the liquid crystal panel.
  • a fluorescent tube fluorescent lamp
  • a light source of the knocklight section is often used as a light source of the knocklight section.
  • a hollow glass tube is filled with discharge gas, mercury, etc., and a high voltage is applied to the electrode tubes arranged at both ends of the tube to generate a discharge.
  • Ultraviolet rays are emitted when it is excited by receiving high energy from the discharge and returning to a low energy state again.
  • a fluorescent material is applied to the inside of the tube, and light is emitted by converting the ultraviolet light into visible light.
  • the voltage dimming method is a dimming method that changes the voltage applied to the fluorescent tube through the inverter.
  • the applied voltage to the fluorescent tube is too low, the discharge becomes unstable.
  • the stable dimming ratio is 2 to 3: 1 and a wide dimming range cannot be secured.
  • the PWM dimming method is a method in which a light source is periodically blinked and dimmed by changing the time ratio between the lighting period and the extinguishing period. Therefore, select an appropriate blinking cycle. If this is the case, the dimming ratio can be set to 100: 1, and the PWM dimming method is adopted for backlight control of many liquid crystal display devices.
  • the PWM dimming frequency fPWM is ideal when it is set to about 600Hz, which is 10 times.
  • the inverter The PWM dimming frequency fPWM cannot be set too high due to problems such as reduced lighting efficiency and increased audible sound (growing sound) from the inverter transformer. Therefore, in general, the PWM dimming frequency fPWM is often set to a frequency of 400 Hz or less!
  • FIG. 29 is a block diagram showing a configuration of a conventional liquid crystal display device.
  • the conventional liquid crystal display device shown in FIG. 29 includes a liquid crystal module 100, an image processing unit 200, a PWM dimming drive circuit unit 300, and a backlight unit 400.
  • the liquid crystal module 100 includes a non-control circuit 111, a source driver 112, a gate driver 113, and a liquid crystal panel 114.
  • the video processing unit 200 includes a video signal processing circuit 221 and a system control circuit 222.
  • the video signal processing circuit 221 generates video signals VR, VG, VB for each of the three primary colors, a vertical synchronization signal Vsyn, a horizontal synchronization signal Hsyn, and a pixel clock CLK from the input video signal.
  • Panel The video control circuit 111 outputs the video signals VR, VG, VB and the clock pulse CLK to the source driver 112, and outputs the vertical synchronizing signal Vsyn and the horizontal synchronizing signal Hsyn to the gate driver 113.
  • the source driver 112 and the gate driver 113 apply a source voltage corresponding to the video signals VR, VG, and VB to the signal electrodes while scanning the gate electrodes of the liquid crystal panel 114 based on the respective synchronization signals Vsyn and Hsyn. The image is displayed in 114.
  • the PWM dimming drive circuit unit 300 includes a 2 vertical period, 5 division circuit 331, a divide-by-2 circuit 332, a pulse count circuit 333, and a PWM generation circuit 334.
  • the divide-by-2 circuit 332 divides the vertical synchronizing signal Vsyn for the liquid crystal panel by 2, and outputs a divided signal 2Tv.
  • the 2 vertical period 5 division circuit 331 outputs the divided signal 2Z5T obtained by dividing the 2 vertical period into 5 based on the divided signal 2 ⁇ .
  • the pulse count circuit 333 is reset by the divided signal 2Z5TV, counts the number of clock pulses set by the duty data of the dimming digital control signal from the system control circuit 222 after reset, and generates the reset pulse Pr. To do.
  • the PWM generation circuit 334 generates a PWM dimming pulse Vpwm that determines the lighting period of the knock light unit 400 based on the divided signal 2Z5Tv and the reset pulse Pr.
  • FIG. 30 is a timing chart of signals input / output in the PWM dimming drive circuit unit 300 shown in FIG. Figure 30 shows that PWM dimming pulses Vpw m for 5 cycles are output in 2 vertical periods. The following describes the effects obtained when driving using such a PWM dimming method.
  • FIG. 31 is a diagram in which PWM dimming pulses on the first screen and the second screen in two vertical periods are arranged so that the timing with respect to the vertical synchronization signal is easy to understand.
  • A The figure shows the case where PWM dimming pulses for 6 cycles are output in 2 vertical periods, and
  • the time ratio of the PWM dimming period to the extinguishing period is set to 1: 1 (this is generally referred to as “lighting duty 50%”). Set it! /
  • PWM dimming pulses for 6 cycles are output in 2 vertical periods, as shown in Fig. 31 (a), they are multiplied (3 times in this case) with respect to the vertical synchronization frequency.
  • the vertical sync signal from the first screen and the second screen in two vertical periods If the timing is the same, the lighting period and the extinguishing period are exactly the same, and the PWM dimming pulse has the same output.
  • the PWM dimming pulse output within 2 vertical periods is for an odd number of cycles.
  • the PWM dimming frequency is set to 330 Hz and blinking is performed. Therefore, a PWM dimming pulse is output for 5.5 cycles in one vertical period, and the effect of reducing the flickering force is doubled to about 660 Hz.
  • the liquid crystal display device As a performance required for the liquid crystal display device as a display device, there is a moving image display performance. This is due to the fact that the liquid crystal display device is a hold-type display device, which is described in Non-Patent Document 1 based on the principle of the liquid crystal display device, and will be briefly described below.
  • FIG. 32 is a schematic diagram for explaining the moving image display performance of the CRT.
  • a moving image is displayed on a CRT that has been widely used so far, as shown in (a) of Fig. 32, the displayed level fluctuates every vertical period (16.6 ms) in each image. Images are displayed only during the initial period of the vertical period (below lms).
  • a display device that displays a moving image in this way is called an impulse display device.
  • a video is displayed on this CRT (when the display is moved at a constant speed)
  • an image is displayed as shown in Fig. 32 (b).
  • the eye tracks the display of the pixel in the direction of the arrow, so that a clear video display with no afterimage is perceived.
  • FIG. 33 is a schematic diagram for explaining the moving image display performance of the liquid crystal display device.
  • the display of pixels in the time direction is set to 3 points (black circles in the figure) per vertical period. Since the liquid crystal display device is a hold-type display device, the display on the liquid crystal panel is constant over one vertical period as shown in FIG. The brightness fluctuates every vertical period.
  • pixels are displayed as shown in FIG. 33 (b).
  • the line of sight follows the direction of the arrow as in the case of CRT, and the same display is performed over the vertical period.
  • the video will appear blurred (hereinafter referred to as “edge blur” or “video blur”), degrading the video display performance.
  • FIG. 34 is a diagram for explaining a display method for improving edge bullua.
  • an extinguishing period in which the light source of the knock light unit is extinguished for a certain period in synchronization with the vertical synchronizing signal is provided within one vertical period.
  • the liquid crystal display device displays an image only for a certain period within one vertical period in the same manner as an impulse display device such as a CRT, so that edge blurring at the time of moving image display is improved.
  • this light control method is referred to as “black light control using backlight”.
  • FIG. 35 is a diagram showing an example of a display pattern for evaluating the effect of black light dimming with knocklight
  • Fig. 36 explains the perceived state when black light dimming with knock light is not performed.
  • FIG. 37 is a schematic diagram for explaining a perceived state when performing black-in dimming with a knocklight.
  • black circles indicate unlit pixels
  • white circles indicate lit pixels.
  • the lit pixel and the unlit pixel are switched at once for each vertical period. Illuminated pixels and 3 extinguished pixels are displayed in sequence, 2 lit pixels and 2 extinguished pixels are displayed in sequence in the line-of-sight movement direction V2, and 3 lit in the visual line moving direction V3 Pixels and one extinguished pixel are displayed sequentially.
  • the line-of-sight movement direction VI is perceived darkest
  • the line-of-sight movement direction V3 is perceived brightest
  • the line-of-sight movement direction V2 is perceived at an intermediate brightness, as shown in Fig. 35 (b). In this way, both edges in the moving direction of the white pattern WP are perceived as blurry.
  • the black light control using the knock light is performed, as shown in FIG. 37, all the pixels are turned off during the black insertion period in one vertical period, and 1 in the remaining period of one vertical period. Since the lit pixel and the unlit pixel are switched at once for each vertical period, the line-of-sight movement direction VI displays one lit pixel and three unlit pixels in sequence, but the line-of-sight movement direction V2, V3 In, two lit pixels and two extinguished pixels are displayed sequentially.
  • FIG. 38 is a block diagram showing a configuration of a main part of a conventional liquid crystal display device that improves the nonuniformity of the edge bloomer.
  • the backlight 401 is divided into M parts in the horizontal direction (four parts in the case of FIG. 38) and divided into light emitting areas 444a to 444d to arrange fluorescent lamps 443a to 443d.
  • the fluorescent lamps 443a to 443d are connected to the inverters 442a to 442d, respectively, and the inverters 442a to 442d are connected to the PWM dimming drive circuit unit 301.
  • the PWM dimming drive circuit unit 301 receives a vertical synchronizing signal Vsyn for liquid crystal panel display, and controls the dimming of each of the inverters 442a to 442d in synchronization with the vertical synchronizing signal Vsyn (PWM frequency is vertical synchronizing) The same as the frequency).
  • Each inverter 442a to 442d drives the fluorescent lamps 443a to 443d separately.
  • FIG. 39 is a timing chart of signals in the conventional liquid crystal display device shown in FIG.
  • the PWM dimming pulse VBL1 in the light emitting region 444a Dimming is turned off just before the crystal display starts, and it has a certain extinction period.
  • the PWM dimming pulse in the light emitting region 444b is set so that the dimming on and dimming off timings are delayed by 1Z4 phase in the vertical synchronization period with respect to the PWM dimming pulse VBL1.
  • the dimming on and dimming off timings of the light emitting area 444c and the light emitting area 444d are also set so as to be delayed by 1Z4 in the vertical synchronization period in order.
  • the fluorescent lamps 443a to 443d divided immediately below in response to the scanning display on the liquid crystal panel are turned on sequentially by PWM dimming in synchronization with the vertical synchronization signal, thereby improving edge blurring and unevenness. It is possible to improve the performance.
  • the duty ratio of the PWM dimming pulse is kept constant, and an extinguishing period longer than a certain period is inserted. If this is the case, it is necessary to lower the PWM frequency. In this case, the screen becomes dark and dimming in a bright area is difficult.
  • FIG. 40 is a timing chart showing a drive waveform when a light extinction period of the same period as that of the black dimming light control by the backlight is inserted without changing the PWM frequency.
  • the conventional PWM drive of (c) so that the black-out period is the same as the black insertion period of (b) conventional black-light drive (black-light dimming with backlight).
  • the extinction period of (PWM dimming) is changed, the extinction period of PWM dimming is as shown in (d).
  • FIG. 41 is a timing chart for explaining unnecessary noise that occurs when black insertion dimming with PWM light and PWM dimming are combined.
  • the PWM dimming pulse VBL with black insertion dimming (the PWM dimming frequency is the vertical synchronization frequency, for example 60Hz) and the PWM dimming pulse Vpwm due to interleaving occur, and the PWM dimming pulse duty (dimming)
  • the PWM dimming pulse duty (dimming)
  • Patent Document 1 Japanese Patent Laid-Open No. 7-325286
  • Patent Document 2 Japanese Patent Publication No. 8-500915
  • Patent Document 3 Japanese Patent Laid-Open No. 11-202285
  • Non-Patent Document 1 IEICE Technical Report EID99-10, pp55-60 (1999-06) Invention Disclosure
  • An object of the present invention is to provide a liquid crystal display device capable of improving the visibility of a moving image and stably performing a wide range of light control without generating unnecessary noise at a low current, and its It is to provide a driving method of a light source.
  • a liquid crystal display device includes a liquid crystal panel, panel driving means for driving the liquid crystal panel, a light source provided on the back surface of the liquid crystal panel, and a light source within one vertical period.
  • the light source is driven so that a black insertion period for turning off and a lighting period for turning on the light source are provided, and light source driving means for driving the light source by PWM so as to repeatedly turn on and off during the lighting period It is.
  • the light source is driven so that a black insertion period in which the light source is turned off and a lighting period in which the light source is turned on are provided within one vertical period.
  • the light source is PWM-driven so that it is repeatedly turned on and off during the lighting period, so that a wide range of dimming without generating unnecessary pulses can be performed stably at a low current. Can do.
  • a driving method is a driving method for driving a light source provided on a back surface of a liquid crystal panel, and a black insertion period in which the light source is turned off within one vertical period and a lighting in which the light source is turned on.
  • the light source is driven so that a period is provided, and the light source is PWM-driven so as to repeatedly turn on and off during the lighting period.
  • the light source is driven such that a black insertion period during which the light source is turned off and a lighting period during which the light source is lit are provided within one vertical period.
  • the light source is PWM driven so that the light source is repeatedly turned on and off during the lighting period, so that a wide range of dimming without generating unnecessary pulses can be stably performed at a low current. Can be done.
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 2 is a timing chart for explaining the knocklight dimming operation of the liquid crystal display device shown in FIG.
  • FIG. 3 is a timing chart for explaining the relationship between panel transmittance and black insertion period.
  • FIG. 4 is a diagram showing the MPRT value measurement result when the start phase of the black insertion period is changed.
  • FIG. 5 is a block diagram showing a configuration of a liquid crystal display device according to a second embodiment of the present invention.
  • FIG. 6 is a schematic diagram for explaining the arrangement of the fluorescent lamp shown in FIG. 7]
  • FIG. 6 is a timing chart for explaining a change in luminance level due to black insertion dimming in the liquid crystal display device shown in FIG.
  • FIG. 8 is another timing chart for explaining a change in luminance level due to black insertion dimming of the liquid crystal display device shown in FIG.
  • FIG. 9 is a diagram showing a relationship between a black insertion ratio and a luminance level ratio.
  • FIG. 10 is a diagram showing a subjective evaluation result for moving image blurring when the black insertion ratio is changed.
  • FIG. 11 is a diagram showing the subjective evaluation results for moving image blur when the black insertion ratio is changed.
  • FIG. 12 is a diagram showing a preferable range of the black insertion ratio.
  • ⁇ 13] is a block diagram showing the configuration of the liquid crystal display device according to the third embodiment of the present invention.
  • ⁇ 14] is a timing chart for explaining the whisker pulse limiting operation of the liquid crystal display device shown in FIG. 13.
  • FIG. 15 A circuit diagram showing a configuration of an example of the pulse width limiting circuit shown in FIG.
  • FIG. 16 is a timing chart for explaining the operation of the pulse width limiting circuit shown in FIG.
  • ⁇ 17] is a block diagram showing the configuration of the liquid crystal display device according to the fourth embodiment of the present invention.
  • ⁇ 18] A timing chart for explaining the knock light dimming operation of the liquid crystal display device shown in FIG.
  • FIG. 19 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • ⁇ 20] is a block diagram showing the configuration of the liquid crystal display device according to the fifth embodiment of the present invention.
  • ⁇ 21] is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • a tie for explaining another backlight dimming operation of the liquid crystal display device shown in FIG. It is a ming chart.
  • ⁇ 23] is a block diagram showing the configuration of the liquid crystal display device according to the sixth embodiment of the present invention.
  • ⁇ 24] A timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • FIG. 25 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • ⁇ 26] is a block diagram showing the configuration of the liquid crystal display device according to the seventh embodiment of the present invention.
  • ⁇ 27] It is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • FIG. 28 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • FIG. 29 is a block diagram showing a configuration of a conventional liquid crystal display device.
  • FIG. 30 is a timing chart of signals input / output in the PWM dimming drive circuit unit shown in FIG. 29.
  • FIG. 31 is a diagram in which PWM dimming pulses for the first screen and the second screen within two vertical periods are arranged.
  • ⁇ 32 It is a schematic diagram for explaining the video display performance of CRT.
  • ⁇ 33 It is a schematic diagram for explaining the moving image display performance of the liquid crystal display device.
  • FIG. 34 is a diagram for explaining a display method for improving edge bloomer.
  • FIG. 35 is a diagram showing an example of a display pattern for evaluating the effect of blackening light control by a backlight.
  • FIG. 36 is a schematic diagram for explaining a perceptual state in the case where the black-light dimming with the backlight is not performed.
  • FIG. 38 is a block diagram showing a configuration of a main part of a conventional liquid crystal display device for improving nonuniformity of edge bullers.
  • FIG. 39 is a timing chart of signals in the conventional liquid crystal display device shown in FIG. 38.
  • FIG. 40 is a timing chart showing a drive waveform when a turn-off period of the same period as that of the black-light dimming by the backlight is inserted without changing the PWM frequency.
  • FIG. 41 is a timing chart for explaining unnecessary pulses that occur when black insertion dimming and PWM dimming by a backlight are combined.
  • FIG. 1 is a block diagram showing the configuration of the liquid crystal display device according to the first embodiment of the present invention.
  • the liquid crystal display device shown in FIG. 1 includes a liquid crystal module 1, a video processing unit 2, a PWM dimming drive circuit unit 3, and a backlight unit 4.
  • the video processing unit 2 includes a video signal processing circuit 21, a system control circuit 22, and a delay circuit 23.
  • the video signal processing circuit 21 converts an input video signal such as a video signal of a television signal into a signal suitable for processing in the liquid crystal module 1. Specifically, the video signal processing circuit 21 outputs the video signals VR, VG, VB, the vertical synchronization signal Vsyn, the horizontal synchronization signal Hsyn, and the pixel clock CLK that are separated from the three primary colors (RGB) from the input video signal. .
  • the delay circuit 23 delays the vertical synchronization signal Vsyn by a predetermined period and outputs a delayed vertical synchronization signal Vsyn.
  • the system control circuit 22 is also configured with a microcomputer equal force, and controls the apparatus in accordance with a user operation using an operation terminal (not shown).
  • the system control circuit 22 creates black insertion duty data BD for determining the ratio of the black insertion period (light-out period) within one vertical period used for black insertion dimming, and the luminance of the liquid crystal panel 14 Create the lighting duty data LD to determine the duty ratio of the PWM dimming pulse used for PWM dimming.
  • the liquid crystal module 1 includes a panel control circuit 11, a source driver 12, a gate driver 13, and a liquid crystal panel 14.
  • the panel control circuit 11 receives the video signals VR, VG, VB, the vertical synchronization signal Vsyn, the horizontal synchronization signal Hsyn, and the pixel clock CLK, and receives the video.
  • the signals VR, VG, VB and the clock pulse CLK are output to the source driver 12, and the vertical synchronization signal Vsyn and the horizontal synchronization signal Hsyn are output to the gate driver 13.
  • the source driver 1 2 and the gate driver 13 apply a source voltage corresponding to the video signals VR, VG, and VB to the signal electrode while scanning the gate electrode of the liquid crystal panel 14 based on the vertical synchronizing signal Vsyn and the horizontal synchronizing signal Hsyn.
  • the image is displayed on the liquid crystal panel 14.
  • the source driver 12 and the gate driver 13 sequentially scan the screen top end line force to the screen bottom line.
  • the liquid crystal module for example, an active matrix liquid crystal module using TFT (thin film transistor) V is used.
  • the PWM dimming drive circuit unit 3 includes a luminance dimming PWM generation unit 31, a black insertion dimming PWM generation unit 32, and an AND circuit (signal waveform superimposing circuit) 33.
  • the luminance dimming PWM generator 31 includes 1 vertical period 5 division circuit 34, a noise count circuit 35 and a PWM generation circuit 36.
  • the black insertion dimming PWM generator 32 includes a pulse count circuit 37 and a PWM generator circuit 38.
  • One vertical period five-divided circuit 34 receives the delayed vertical synchronizing signal Vsyn 'and outputs a five-divided synchronizing signal lZ5Tv obtained by dividing one vertical period of the delayed vertical synchronizing signal Vsyn into five.
  • the nor-count circuit 35 receives the 5 divided synchronization signal lZ5Tv and the lighting duty data LD, and the synchronization timing of the 5 divided synchronization signal 1Z5T and the start timing of the ON period (lighting period) are the same, and the lighting duty data LD is obtained. Based on this, the light-off start timing signal Prl whose lighting period has been determined is output.
  • the PWM generator circuit 36 receives the 5-split synchronization signal lZ5Tv and the turn-off start timing signal Prl, and is turned on in synchronization with the 5-split sync signal lZ5Tv and turned off in sync with the turn-off start timing signal Pr 1 Outputs the pulse Vpwm 1.
  • the count circuit 37 receives the delayed vertical synchronization signal Vsyn ′ and the black insertion duty data BD, and the synchronization timing of the delayed vertical synchronization signal Vsyn ′ is the same as the start timing of the black insertion period (light-off period) and Outputs the lighting start timing signal PrBL with the black insertion period determined based on the black insertion duty data BD.
  • the PWM generation circuit 38 receives the delayed vertical synchronization signal Vsyn 'and the lighting start timing signal PrBL, and the black insertion period starts in synchronization with the delayed vertical synchronization signal Vsyn' and ends in synchronization with the lighting start timing signal PrBL. Output PWM pulse VBL for insertion.
  • AND circuit 33 is a PWM pad for dimming. Receives Vpwml and PWM pulse VBL for black insertion, and outputs an inverter drive signal Voutl that is the logical product of both.
  • the knock light unit 4 includes a knock light power supply circuit 41, an inverter 42, and a fluorescent lamp 43.
  • the fluorescent lamp 43 is installed on the back surface of the liquid crystal panel 14 and illuminates the liquid crystal panel 14 from the back surface.
  • the backlight power supply circuit 41 supplies power to the inverter 42, and the inverter 42 drives the fluorescent lamp 43 by applying a voltage corresponding to the inverter drive signal Voutl to the fluorescent lamp 43.
  • the fluorescent lamp 43 means a fluorescent lamp that is driven as one light emitting region, and even when there is one or a plurality of fluorescent lamps, all the fluorescent lamps are combined. In this case, the whole fluorescent lamp driven as one light emitting region is shown and described as one fluorescent lamp 43.
  • the light source used as the knocklight is not particularly limited to the fluorescent lamp, and an LED or the like may be used. With respect to these points, the following embodiments are also the same.
  • the liquid crystal panel 14 corresponds to an example of a liquid crystal panel
  • the video processing unit 2 the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of a panel driving means
  • the lamp 43 corresponds to an example of a light source
  • the PWM dimming drive circuit unit 3 the knocklight power supply circuit 41, and the inverter 42 correspond to an example of a light source drive unit.
  • FIG. 2 is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • the system control circuit 22 outputs black insertion duty data BD and lighting duty data LD corresponding to a predetermined black insertion period and a duty ratio of the PWM dimming pulse to the apparatus. . Further, when the user adjusts the brightness of the liquid crystal panel 14, the system control circuit 22 changes the lighting duty data LD so that the adjusted brightness is obtained.
  • the delay circuit 23 outputs the vertical synchronization signal Vsyn output from the video signal processing circuit 21 for a predetermined period so that the phase of the black insertion period becomes a phase described later with respect to the vertical synchronization signal.
  • the delayed vertical sync signal Vsyn ' is output.
  • 1 vertical period 5 division circuit 34 receives delayed vertical synchronization signal Vsyn ', and outputs 5 division synchronization signal lZ5Tv having a frequency five times that of delayed vertical synchronization signal Vsyn'.
  • the pulse count circuit 35 starts turning off to generate a PWM dimming pulse Vpwml whose lighting period is started in synchronization with the five-division synchronization signal lZ5Tv and has a duty ratio according to the lighting duty data LD.
  • the PWM generation circuit 36 receives the 5-split synchronization signal lZ5Tv and the turn-off start timing signal Prl, and the lighting period starts in synchronization with the 5-split synchronization signal 1Z5T and the turn-on period starts in synchronization with the turn-off start timing signal Pr1.
  • Output dimming PWM pulse Vpwml to finish. In this manner, a dimming PWM pulse Vpwml for performing PWM dimming for adjusting the brightness of the liquid crystal panel 14 is created.
  • the pulse count circuit 37 receives the delayed vertical synchronization signal Vsyn ′ and the black insertion duty data BD, and the black insertion period is started in synchronization with the delayed vertical synchronization signal Vsyn ′ and is added to the black insertion duty data BD.
  • the lighting start timing signal PrBL for generating the black insertion PWM pulse VBL having the corresponding black insertion period is output.
  • the PWM generation circuit 38 receives the delayed vertical synchronization signal Vsyn 'and the lighting start timing signal PrBL, and the black insertion period starts in synchronization with the delay vertical synchronization signal Vsyn' and in synchronization with the lighting start timing signal PrBL. Outputs the black pulse PWM pulse VBL when the black insertion period ends. In this way, the black insertion PWM pulse VBL for performing black insertion dimming with the backlight is created in order to improve the visibility of the moving image when displaying the moving image.
  • the AND circuit 33 outputs the inverter drive signal Voutl by superimposing the dimming PWM pulse Vpwml on the pulse during the lighting period of the black insertion PWM pulse VBL.
  • the inverter 42 turns on or off the fluorescent lamp 43 using the inverter drive signal Voutl. Therefore, a black insertion period of a certain period can be provided within one vertical period that is not affected by the duty ratio of the PWM pulse for dimming, so that a backlight can be used to improve video visibility during video display.
  • PWM dimming that adjusts the brightness of the liquid crystal panel 14 can be performed simultaneously. As a result, video visibility can be improved by black insertion dimming, and a wide range of adjustments can be made without generating unnecessary pulses. Light can be stably emitted at a low current.
  • FIG. 3 is a timing chart for explaining the relationship between the panel transmittance and the black insertion period.
  • the panel transmittance changes as shown in (b) of FIG. It can be divided into a transition period that changes and a steady period in which the panel transmittance is almost constant.
  • the panel transmittance is not the original transmittance after driving, while in the steady period, the panel transmittance is the original transmittance after driving.
  • a PWM pulse VBL for black insertion it is preferable to create a PWM pulse VBL for black insertion so that the transition period of the transmittance of the liquid crystal panel 14 and the black insertion period overlap. Near the start of the transition period of the transmittance of the liquid crystal panel 14 It is more preferable to create the PWM pulse VBL for black insertion so that the black insertion period starts.
  • the delay time by the delay circuit 23 is set to Oms, and the black insertion period and the lighting period are provided in this order in synchronization with the vertical synchronization signal Vsyn.
  • the PWM pulse VBL for black insertion may be created.
  • the light emission waveform is as shown in FIG. 3 (d), and although an afterglow component remains slightly during the black insertion period, an almost complete black display (light-off state) can be realized, and in the lighting period, The light according to the original panel transmittance can be sufficiently transmitted.
  • the delay circuit 23 may be omitted.
  • the black insertion period may be started when the panel transmittance is changed by%. In this case, a 5% change time of the panel transmittance is measured in advance, and a delay vertical synchronization signal V syn ′ delayed by this time is generated by the delay circuit 23. Conversely, considering the afterglow component, the black insertion period may start just before the start of the transition period! [0060] Based on the above findings, moving image visibility was evaluated using an MPRT (Motion Picture Response Time) value by changing the start phase of the black insertion period.
  • FIG. 4 is a diagram showing the measurement result of the MPRT value when the start phase of the black insertion period is changed. In the example shown in FIG.
  • the fluorescent lamp 43 is driven so that the black insertion period during which the light source is turned off and the lighting period during which the light source is turned on are provided within one vertical period.
  • the fluorescent lamp 43 is PWM driven so that the fluorescent lamp 43 is repeatedly turned on and off during the lighting period, so a wide range of dimming without generating unnecessary pulses can be achieved with a low current. Can be performed stably.
  • FIG. 5 is a block diagram showing the configuration of the liquid crystal display device according to the second embodiment of the present invention.
  • the difference between the liquid crystal display device shown in FIG. 5 and the liquid crystal display device shown in FIG. 1 is that the backlight unit 4 is changed to the backlight unit 4a and three 1Z4 vertical period delay circuits 5a to 5c are added. Since the other points are the same as those of the liquid crystal display device shown in FIG. 1, the same parts are denoted by the same reference numerals and the description thereof is omitted. Hereinafter, the different parts will be described in detail.
  • the 1Z4 vertical period delay circuit 5a receives the inverter drive signal Voutl from the PWM dimming drive circuit unit 3, and outputs the inverter drive signal Vout2 obtained by delaying the inverter drive signal Voutl by the 1Z4 vertical period.
  • the 1Z4 vertical period delay circuit 5b receives the inverter drive signal Vout2 from the 1Z4 vertical period delay circuit 5a, and outputs an inverter drive signal Vout3 obtained by delaying the inverter drive signal Vout2 by the 1Z4 vertical period.
  • the 1Z4 vertical period delay circuit 5c receives the inverter drive signal Vout3 from the 1Z4 vertical period delay circuit 5b and delays the inverter drive signal Vout3 by the 1Z4 vertical period. Output t4.
  • the backlight unit 4a includes a backlight power supply circuit 41, four inverters 42a to 42d, and four fluorescent lamps 43a to 43d.
  • the fluorescent lamps 43a to 43d are provided on the back surface of the liquid crystal panel 14 for each light emitting area obtained by dividing the liquid crystal panel 14 into four in the vertical direction.
  • the knocklight power supply circuit 41 supplies power to the inverters 42a to 42d, and the inverters 42a to 42d apply voltages corresponding to the inverter drive signals Voutl to Vout4 to the fluorescent lamps 43a to 43d.
  • 43a to 43d are driven independently.
  • FIG. 6 is a schematic diagram for explaining the arrangement of the fluorescent lamps 43a to 43d shown in FIG.
  • the fluorescent lamp 43a illuminates the light emitting area Ra at the top of the liquid crystal panel 14 from the back
  • the fluorescent lamp 43b illuminates the light emitting area Rb below the light emitting area Ra with a back force
  • 43c illuminates the light emitting region Rc below the light emitting region Rb with back power
  • the fluorescent lamp 43d illuminates the light emitting region Rd at the bottom of the liquid crystal panel 14 from the back.
  • the number of force divisions obtained by dividing the liquid crystal panel 14 into four in the vertical direction is not particularly limited to this example, and other division numbers such as eight divisions may be used.
  • the fluorescent lamps 43a to 43d correspond to an example of a light source
  • the PWM dimming drive circuit unit 3 the knocklight power supply circuit 41, and the inverters 42a to 42d serve as an example of a light source driving unit.
  • the other parts are the same as in the first embodiment.
  • each of the fluorescent lamps 43a to 43d is dimmed with black light at an optimal timing for each of the light emitting areas Ra to Rd. Therefore, at the boundary point between adjacent light emitting areas, Because light is mixed, edge burr cannot be improved sufficiently near the boundary point.
  • black insertion dimming is performed at an optimal timing with respect to the center point P1 of the light emitting area Ra and the center point P2 of the light emitting area Rb, and the light emitting area Ra is in the extinguishing period (black insertion period).
  • Rb is in the lighting period
  • the light emission state of the light emission region Ra and the light emission state of the light emission region Rb are mixed at the boundary point P3 between the light emission region Ra and the light emission region Rb. Can't get to.
  • FIG. 7 illustrates a change in luminance level due to black insertion dimming in the liquid crystal display device shown in FIG. It is a timing chart for. Since PWM dimming is the same as that of the first embodiment, illustration of the portion by PWM dimming is omitted in FIG. 7 and FIG. 8 described later.
  • the black insertion period of the fluorescent lamp 43d is completed in synchronization with the vertical synchronization signal Vsyn, and the black insertion period of the fluorescent lamp 43a is started, from the vertical synchronization signal Vsyn to the 1Z4 vertical period.
  • the black insertion period of the fluorescent lamp 43a is terminated at the timing delayed by the same time, the black insertion period of the fluorescent lamp 43b is started, and the vertical synchronization signal Vsyn force is also delayed by the 2 Z4 vertical period.
  • the black insertion period of the fluorescent lamp 43c is started, and the black insertion period of the fluorescent lamp 43c is terminated at a timing delayed by a 3Z4 vertical period from the vertical synchronization signal Vsyn.
  • the insertion period begins.
  • the emission waveforms at the first phase center point P1 and the second phase center point P2 are the waveforms shown in FIGS. 7 (b) and (c), respectively.
  • the luminance level of the light emission waveform at the boundary point P 3 with the eye is halved from the falling timing of the vertical synchronization signal Vsyn to the 1Z2 vertical period as shown in Fig. 7 (d), and is shown in Fig. 7 (e). It is not an ideal emission waveform.
  • FIG. 8 is another timing chart for explaining the change in the luminance level due to the black insertion dimming of the liquid crystal display device shown in FIG.
  • the example shown in Fig. 8 is an example in which the black insertion period is longer than the 1Z4 vertical period, and the emission waveforms at the first phase center point P1 and the second phase center point P2 are shown in Fig. 8 (b) and (c), respectively. ), And the luminance level of the light emission waveform at the boundary point P3 between the first and second phases, where both waveforms are mixed, is the falling timing of the vertical synchronization signal Vsyn as shown in (d) of Fig. 8. From the end of the first phase black insertion period to the end of the second phase black insertion period until the end of the second phase black insertion period. As shown in Fig. 4, it is not an ideal emission waveform.
  • the light emission waveform at the center of the light emission waveform is an ideal light emission waveform
  • the light emission is mixed evenly from the light emission waveforms on both sides.
  • the luminance level in one vertical period with respect to the luminance level in the ideal black insertion period (light-out period) for example, the area SA of the region LA shown in FIGS. 7 and 8) (for example, FIG.
  • FIG. 9 is a diagram showing the relationship between the black insertion ratio and the luminance level ratio.
  • the example shown in FIG. 9 has four phases (when the four fluorescent lamps 43a to 43d shown in FIG. 6 form four light emitting regions Ra to Rd and the black insertion period is shifted by 1Z4 vertical period), and It shows the relationship between the black insertion ratio and the luminance level ratio in the case of 8 phases (when 8 light emitting areas are formed by 8 fluorescent lamps and the black insertion period is shifted by 1Z8 vertical period)
  • the black insertion ratio indicates the ratio of the black insertion period to one vertical period. From FIG. 9, it can be seen that the smaller the black insertion ratio is, the smaller the luminance level ratio is, and it is necessary to shorten the black insertion ratio, that is, the black insertion period, in order to improve the motion blur.
  • FIG. 10 is a diagram showing a subjective evaluation result for moving image blurring unevenness when the black insertion ratio is changed.
  • This subjective evaluation is based on the evaluation of whether or not the video blur at the edge of the video blur at the center of the light emitting area has been improved as a video blur blur.
  • the subjective evaluation average score of 1 indicating that “movie blurring is acceptable” is the upper limit, from Fig.
  • the black insertion ratio is 50% or less in the case of 4 phases and the black insertion ratio in the case of 8 phases. 75% or less. Therefore, if the number of phases in the light emitting region (fluorescent lamp) is M, if the ratio of black insertion period to 1 vertical period is (M-2) ZM or less (M is an integer of 3 or more) Is an acceptable range.
  • FIG. 11 is a diagram showing a subjective evaluation result for moving image blur when the black insertion ratio is changed.
  • This subjective evaluation is an evaluation of whether or not the video blur has improved on the entire screen as a video blur.
  • the subjective evaluation average score of 4 is “video blur has not changed”, 3 Indicates that “video blur is a little better”, 2 is “video blur is better”, 1 is “video blur is a little visible”, and 0 is “video blur is not visible”. If there is an effect of moving image blur, that is, if the subjective evaluation average score of 4 is set as the upper limit value, the black insertion ratio is 20% or more in both phases 4 and 8 from Fig. 11.
  • the black insertion ratio is 30% or more in the case of 4 phases, and the black insertion ratio in the case of 8 phases. Is over 45%.
  • FIG. 12 is a diagram showing a preferable range of the black insertion ratio. From the subjective evaluations in FIGS. 10 and 11, the black insertion ratio is preferably 20% or more and 50% or less for the 4-phase, and is preferably 20% or more and 75% or less for the 8-phase. Also, assuming that the subjective evaluation average score of 3 in Fig. 11 is the upper limit, the black insertion ratio is more preferably 30% or more and 50% or less in the case of 4 phases 45% or more and 75% or less in the case of 8 phases It is more preferable that
  • a black insertion period in which each fluorescent lamp 43a to 43d is turned off and a lighting period in which each fluorescent lamp 43a to 43d is turned off are provided in one vertical period.
  • the black insertion period can be inserted at a phase where the video visibility is good, the video visibility of the entire liquid crystal panel can be improved.
  • the fluorescent lamps 43a to 43d are PWM-driven so as to repeatedly turn on and off during each lighting period, a wide range of dimming can be stably performed at a low current without generating unnecessary pulses. .
  • FIG. 13 is a block diagram showing the configuration of the liquid crystal display device according to the third embodiment of the present invention.
  • the difference between the liquid crystal display device shown in FIG. 13 and the liquid crystal display device shown in FIG. 1 is that the system control circuit 22 is changed to a system control circuit 22a that also outputs the whisker pulse limit duty data PD.
  • the black insertion dimming PWM generator 32 has been changed to a black insertion dimming PWM generator 32a further provided with a pulse width limiting circuit 39, and the other points are the same as the liquid crystal display device shown in FIG. Since these are the same, the same parts are denoted by the same reference numerals, and the description thereof is omitted.
  • the different parts will be described in detail.
  • the system control circuit 22a creates the black insertion duty data BD and the lighting duty data LD, and the inverter drive signal Voutl output from the AND circuit 33.
  • the pulse width limit duty data PD for limiting the pulse width of the beard pulse is generated so that the pulse width of the beard pulse, which is a narrow pulse, is not less than a predetermined value.
  • the minimum pulse width at which the inverter 42 can stably operate is obtained in advance by experiments or the like, and the system control circuit 22a obtains data for limiting the pulse width of the beard pulse to this pulse width, and the beard pulse width limit duty data PD As previously stored.
  • the pulse width limiting circuit 39 is composed of 1 vertical period, 5 divided synchronization signal lZ5Tv from 5 divided circuit 34, whisker pulse width limited duty data PD from system control circuit 22a and PWM generating circuit 38 power PWM
  • the black pulse PWM pulse VBL lighting period is extended so that the pulse width of the beard pulse of the inverter drive signal Voutl is limited to the pulse width corresponding to the beard pulse width limit duty data PD.
  • the video processing unit 2a, the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of panel driving means
  • the circuit 41 and the inverter 42 correspond to an example of the light source driving means
  • the luminance dimming PWM generator 31 corresponds to an example of the first signal generating means
  • the no-count circuit 37 and the PWM generator circuit 38 are the second one.
  • the pulse width limit circuit 39 corresponds to an example of a limit means
  • the AND circuit 33, the backlight power supply circuit 41 and the inverter 42 correspond to an example of a drive means
  • the other points This is the same as in the first embodiment.
  • FIG. 14 is a timing chart for explaining the hygenorus limiting operation of the liquid crystal display device shown in FIG.
  • the whisker pulse can be limited in the same manner as described below.
  • FIG. 15 is a circuit diagram showing a configuration of an example of the pulse width limiting circuit 39 shown in FIG.
  • the panorless width limiting circuit 39 includes a panoramic count circuit 51, a comparator 52, D flip-flops 53 and 54, an AND gate 55, and an OR gate 56.
  • the pulse count circuit 51 starts a count operation in synchronization with the 5-split synchronization signal 1Z5T and outputs the count number to the comparator 52.
  • the comparator 52 compares the count number from the pulse count circuit 51 with the whisker pulse width limit duty data PD, and outputs a limit pulse PLW having a pulse width of the whisker pulse limit width PL in synchronization with the 5-division synchronization signal lZ5Tv as a D flip-flop. Output to the clock terminal of D input terminal D and D flip-flop 54. Also, the black insertion PWM pulse VBL is input to the clock terminal of the D flip-flop 53 and the input terminal D of the D flip-flop 54.
  • the AND gate 55 outputs a logical product of the output Q1 of the D flip-flop 53 and the output Q2 of the D flip-flop 54.
  • the OR gate 56 outputs the logical sum of the output of the AND gate 55 and the black insertion PWM pulse VBL as an improved black insertion PWM pulse VBL '.
  • FIG. 16 is a timing chart for explaining the operation of the pulse width limiting circuit 39 shown in FIG.
  • the comparator 52 limits the pulse having the pulse width of the mustache pulse limit PL shown in (d) of FIG. Outputs pulse PLW.
  • the output Q1 of the D flip-flop 53 has the waveform shown in FIG. 16)
  • the output Q2 of the D flip-flop 54 has the waveform shown in (f) of FIG. Output the improved black insertion PWM pulse V BL 'shown in Fig. 16 (g).
  • the black insertion PWM pulse VBL shown in FIG. 16 (b) is an improved black insertion PWM pulse VBL extended to the falling edge of the limit pulse PLW having the beard pulse limit width PL.
  • the pulse width of the beard pulse is limited to the beard pulse limit width PL.
  • the same effect as in the first embodiment can be obtained, and the pulse width of the mustache pulse can be always limited to the mustache pulse limit width PL, which is unnecessary.
  • a wide range of dimming without generating a pulse can be performed more stably at a lower current.
  • FIG. 17 is a block diagram showing the configuration of the liquid crystal display device according to the fourth embodiment of the present invention.
  • the liquid crystal display device shown in FIG. 17 includes a liquid crystal module 1, a video processing unit 2b, a PWM dimming drive circuit unit 3b, and a knock light unit 4b.
  • the liquid crystal module 1 an active matrix driving type using TFT (thin film transistor) can be used.
  • the liquid crystal module 1 includes a liquid crystal panel 14, a source driver 12 and a gate driver 13 that drive the liquid crystal panel, and a panel control circuit 11 that displays an image on the liquid crystal panel 14 via the source driver 12 and the gate driver 13. I have.
  • the display drive system of the source driver 12 and the gate driver 13 it is assumed that the uppermost line force of the screen sequentially scans to the lowermost line of the screen.
  • the video processing unit 2b includes a video signal processing circuit 21 and a system control circuit 22.
  • the video signal processing circuit 21 converts an input video signal such as a video signal of a television signal into a form suitable for processing in the liquid crystal module 1.
  • the system control circuit 22 is configured by a microphone computer, and controls the apparatus in response to a user operation (an operation terminal is not shown).
  • the video signal processing circuit 21 outputs video signals VR, VG, VB separated from the input video signal into three primary colors (RGB), a vertical synchronization signal Vsyn, a horizontal synchronization signal Hsyn, and a pixel clock CLK.
  • the backlight unit 4b is driven independently by applying voltages to the two fluorescent lamps 43a and 43b (corresponding to the light emitting area) installed on the back of the liquid crystal panel 14 and the fluorescent lamps 43a and 43b.
  • the inverters 42a and 42b are connected to each other, and a backlight power supply circuit 41 that supplies power to the inverters 42a and 42b.
  • the PWM dimming drive circuit unit 3b includes a luminance dimming PWM generation unit 31a, a black insertion dimming PWM generation unit 32, and AND circuits (signal waveform superimposing circuits) 33a and 33b. Yes.
  • the luminance dimming PWM generator 31a receives the vertical synchronization signal Hsyn, divides one vertical period into five, outputs a five-division synchronization signal lZ5Tv, one vertical period, five division circuits 34, and the system control circuit 22
  • the lighting dimming data LD for brightness dimming and the 5-division sync signal lZ5Tv are received and the PWM dimming on period based on the lighting duty data LD elapses from the synchronization timing of the 5-division sync signal 1Z5T, the PWM dimming is turned off.
  • Light-off start timing signal 35a that outputs the start timing signal Prl, system control circuit 22 Light-on duty data LD for brightness dimming and 5 divided sync signal lZ5Tv are received, 5 divided sync signal lZ5Tv
  • the pulse timing that outputs the lighting start timing signal Pr2 to command PWM dimming ON The PWM dimming period is started in synchronization with the undivided circuit 35b, the turn-off start timing Prl, and the 5-division synchronization signal 1Z5T, and the PWM dimming off period is synchronized with the 5-division synchronization signal 1Z5T.
  • PWM generator circuit 36a that outputs PWM dimming pulse Vpwml and lighting start timing Pr2 and 5 divided sync signal lZ5Tv are received, and PWM dimming off period starts in synchronization with 5 divided sync signal lZ5Tv
  • PWM generation circuit 36b for outputting a PWM dimming pulse Vpwm2 in which the PWM dimming on period starts in synchronization with the lighting start timing signal Pr2.
  • the black insertion dimming PWM generating unit 32 receives the vertical synchronization signal Vsyn and the black insertion duty data BD for black insertion dimming, and based on the black insertion duty data BD, the turn-off start timing signal PrBL.
  • the pulse count circuit 37 for outputting the signal, the vertical synchronizing signal Vsyn and the turn-off start timing signal PrBL, and the PWM generating circuit 38 for outputting the black insertion PWM pulse VBL are also configured.
  • the AND circuits 33a and 33b output inverter drive signals Voutl and Vout2 by superimposing the PWM dimming pulse Vpwml or the PWM dimming pulse Vpwm 2 and the black insertion PWM pulse VBL.
  • the inverters 42a and 42b drive the two light emitting regions (fluorescent lamps 43a and 43b) independently using the inverter drive signals Voutl and Vout2.
  • the video processing unit 2b, the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of panel driving means, and the fluorescent lamps 43a and 43b are light.
  • the PWM dimming drive circuit unit 3b, the backlight power supply circuit 41, and the inverters 42a and 42b correspond to an example of the light source drive means, and the other points are the same as in the first embodiment. It is.
  • FIG. 18 is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • 1 vertical period 5 division circuit 34 receives the vertical synchronization signal Vsyn from the video signal processing circuit 21 and outputs a 5 division frequency 5 division synchronization signal lZ5Tv.
  • the pulse count circuits 35a and 35b receive the lighting duty lighting data LD for luminance dimming and the 5-division synchronization signal lZ5Tv from the system control circuit 22, and the synchronization timing of the 5-division synchronization signal lZ5Tv is the same as the start timing of the on period.
  • the turn-off start timing signal Prl for which the turn-on period is determined based on the turn-on duty data LD and the synchronization timing of the 5-split sync signal lZ5Tv and the start time of the off period are the same, and the turn-on period is set based on the turn-on duty data LD.
  • the determined lighting start timing signal Pr2 is output.
  • the PWM generator circuits 36a and 36b receive the turn-off start timing signal Prl or the turn-on start timing signal Pr2 and the 5-split synchronization signal lZ5Tv, and the PWM dimming pulse Vp wm whose on-period (light-on period) has a pulse width D 1, Vp wm2 is output.
  • the black insertion dimming PWM generator 32 receives the black insertion duty data BD and the vertical synchronization signal Vsyn from the system control circuit 22, and the pulse count circuit 37 generates the turn-off start timing signal PrBL.
  • the generation circuit 38 generates a black insertion PWM pulse VBL that is turned on by the vertical synchronization signal Vsyn and turned off at the timing of the turn-off start timing signal PrBL.
  • AND circuits 33a and 33b output inverter drive signals Voutl and Vout2 by superimposing PWM dimming pulse Vpwml or PWM dimming pulse Vpwm 2 and black insertion PWM pulse VBL.
  • the two light emitting regions fluorescent lamps 43a and 43b are independently dimmed by the inverter drive signals Voutl and Vout2.
  • the PWM dimming pulses Vpwml and Vpwm2 are set to be an integral multiple of the frequency of the vertical synchronization signal Vsyn, they are superimposed on the black insertion PWM pulse VBL. In this case, it is possible to prevent malfunction of the inverters 42a and 42b without generating a beard-like pulse at the beginning of the vertical period.
  • Sarakuko, black pulse PWM pulse VBL has a lighting period and a non-lighting period once in one vertical period, so it is possible to improve edge blurring during video display.
  • FIG. 19 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • the pulse count circuit 37 of the black insertion dimming PWM generator 32 receives the vertical synchronization signal Vsyn and the black insertion duty data BD.
  • a lighting start timing signal PrBL is generated for generating a black insertion PWM pulse whose black insertion period starts in synchronization with the vertical synchronization signal Vsyn and has a black insertion period corresponding to the black insertion duty data BD.
  • the PWM generation circuit 38 receives the vertical synchronization signal Vsyn and the lighting start timing signal PrBL, and the black insertion PWM whose black insertion period starts in synchronization with the vertical synchronization signal Vsyn and ends in synchronization with the lighting start timing signal PrBL.
  • Pulse V BL is output.
  • the black insertion PWM pulse VBL for performing the black insertion dimming by the backlight is created in order to improve the moving image visibility during the moving image display.
  • the AND circuit 33a drives the inverter by superimposing the dimming PWM pulse Vpwml on the pulse during the lighting period of the black insertion PWM pulse VBL. Outputs the signal Voutl.
  • the inverter 42a turns on or off the fluorescent lamp 43a using the inverter drive signal Voutl.
  • the AND circuit 33b drives the inverter by superimposing the dimming PWM pulse Vpwm2 on the pulse of the black insertion PWM pulse VBL. Outputs signal Vout2.
  • the inverter 42b turns on or off the fluorescent lamp 43b using the inverter drive signal Vout2.
  • a black insertion period of a certain period can be provided near the start point of the transition period of the liquid crystal panel 14 without being affected by the duty ratio of the PWM pulse for dimming. Therefore, in order to improve the visibility of moving images when displaying moving images, it is possible to simultaneously perform PWM dimming that adjusts the brightness of the liquid crystal panel 14 while performing black insertion dimming with a backlight. As a result, in addition to the effect of the backlight dimming operation shown in FIG. 18, the moving image visibility can be further improved.
  • FIG. 20 is a block diagram showing the configuration of the liquid crystal display device according to the fifth embodiment of the present invention.
  • the liquid crystal display device shown in FIG. 20 includes a liquid crystal module 1, a video processing unit 2b, a PWM dimming drive circuit unit 3c, and a knock light unit 4a. Since the liquid crystal module 1 and the video processing unit 2b are the same as those in the fourth embodiment, detailed description thereof is omitted.
  • the knock light unit 4a includes four fluorescent lamps 43a to 43d installed on the back surface of the liquid crystal panel 14, and inverters 42a to 42d that are driven independently by applying voltages to the fluorescent lamps 43a to 43d. And a knocklight power supply circuit 41 for supplying power to the inverters 42a to 42d.
  • the PWM dimming drive circuit unit 3c includes a luminance dimming PWM generation unit 31b, a black insertion dimming PWM generation unit 32b, and AND circuits 33a to 33d.
  • the luminance dimming PWM generator 31b receives the vertical synchronization signal Vsyn and divides one vertical period into four. It outputs a four-division synchronization signal lZ4Tv.
  • One vertical period Four-division circuit 61 and the system control circuit When the lighting duty data LD for luminance dimming from line 22 and the 4-division synchronization signal lZ4Tv are received, and the PWM dimming on period based on the lighting duty data LD has elapsed from the synchronization timing of the 4-division synchronization signal 1Z4T Start-off timing for commanding PWM dimming off at Nors Count circuit 35a that outputs Prl, lighting duty data LD for brightness dimming from system control circuit 22 and 4-division sync signal lZ4Tv, 4-division synchronization signal lZ4Tv synchronization timing based on lighting duty data LD PWM dimming OFF timing The lighting start timing to command PWM dimming ON when
  • Pulse count circuit 35b that outputs Pr2 and the extinction start timing Prl and 4-division sync signal 1 Z4Tv is received, 4-division sync signal 1Z4TV is synchronized with PWM dimming on period, and turn-off start timing signal PWM dimming OFF period starts in synchronization with Prl PW M dimming pulse Vpwml output PWM generator circuit 36a, lighting start timing Pr2 and 4-division sync signal lZ4Tv are received, and 4-division sync signal lZ4Tv is synchronized
  • the PWM generation circuit 36b outputs a PWM dimming pulse Vpwm2 in which the PWM dimming off period starts and the PWM dimming on period starts in synchronization with the lighting start timing signal Pr2.
  • the PWM generator 32b for black insertion dimming receives the vertical sync signal Vsyn, the 4-split sync signal 1Z4T V, and the black insert duty data BD for black insert dimming, and generates the 4-split sync signal 1 ⁇ 4Tv and black insert duty data BD. Based on the phase delay, the pulse count circuit 37a that outputs the turn-off start timing signal PrBLl, the vertical synchronization signal Vsyn, the 4-division synchronization signal lZ4Tv, and the black insertion duty data BD for black insertion dimming are received.
  • 4-split sync signal lZ4Tv and black insertion duty data BD Based on the pulse count circuit 37 b that outputs the turn-off start timing signal PrBL2 delayed in phase by 1Z4 in 1 vertical period, vertical sync signal Vsyn, 4-split sync signal lZ4Tv and black insertion duty data BD for black insertion dimming were received, and the phase was delayed by 1Z2 in one vertical period based on the 4-division sync signal lZ4Tv and black insertion duty data BD Receives the pulse count circuit 37c that outputs the turn-off start timing signal PrBL3, the vertical sync signal Vsyn, the 4-split sync signal lZ4Tv, and the black insert duty data BD for black insert dimming, and the 4-split sync signal 1Z4 Tv and black insert duty data Based on BD, phase lag by 3Z4 in 1 vertical period PWM count pulse output circuit 37d that outputs the turn-off start timing signal PrBL4, vertical sync
  • the AND circuit 33a outputs the inverter drive signal Voutl by superimposing the PWM dimming pulse Vpwml and the black insertion PWM pulse VBL1.
  • the AND circuit 33b superimposes the PWM dimming pulse Vpwm2 and the black insertion PWM pulse VBL2 to output the inverter drive signal Vout2.
  • the AND circuit 33c outputs the inverter drive signal Vout3 by superimposing the PWM dimming pulse Vpwml and the black pulse PWM pulse VBL3.
  • the AND circuit 33d outputs the inverter drive signal Vout4 by superimposing the PWM dimming pulse Vpwm2 and the black insertion PWM pulse VBL4.
  • the inverters 42a to 42d drive the four light emitting areas (fluorescent lamps 43a to 43d) independently using the inverter drive signals Voutl to Vout4.
  • the video processing unit 2b, the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of panel driving means
  • the fluorescent lamps 43a to 43d correspond to an example of a light source
  • PWM The dimming drive circuit unit 3c, the backlight power supply circuit 41, and the inverters 42a to 42d correspond to an example of the light source drive means, and the other points are the same as in the first embodiment.
  • FIG. 21 is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • the 1 vertical period quadrant circuit 61 receives the vertical sync signal Vsyn from the video signal processing circuit 21, and outputs a quadruple sync signal lZ4Tv having a quadruple frequency.
  • the pulse count circuits 35a and 35b receive the lighting duty lighting data LD and the 4-division sync signal lZ4Tv from the system control circuit 22, and the synchronization timing of the 4-division sync signal lZ4Tv is the same as the start timing of the on period.
  • the lighting start timing signal Prl which determines the lighting period based on the lighting duty data LD, and the synchronization timing of the 4-division sync signal lZ4Tv and the start timing of the off period are the same, and based on the lighting duty data LD
  • the lighting start timing Pr2 that determines the lighting period is output.
  • the PWM generator circuits 36a and 36b receive the turn-off start timing signal Prl or the turn-on start timing signal Pr2 and the 4-split synchronization signal lZ4Tv, and the PWM dimming pulse Vp wm whose on-period (light-on period) has a pulse width D 1, Vp wm2 is output.
  • Black insertion dimming PWM generator 32b receives black insertion duty data BD, 4-split sync signal lZ4Tv, and vertical sync signal Vsyn from system control circuit 22, and 1-vertical period in nostral power circuit 37a-37d Generates the timing of turning off the light, PrBLl to PrBL4, which are sequentially delayed in phase by 1Z4.
  • the PWM generators 38a to 38d are turned on and turned off at the timing of the phase of the vertical synchronization signal Vsyn or 1Z4 in the vertical period.
  • AND circuits 33a, 33c output inverter drive signals Voutl, Vout3 by superimposing PWM input pulse VBL1 or black input PWM pulse VBL3 and PWM dimming pulse Vpwml.
  • the circuits 33b and 33d output inverter drive signals Vout2 and Vout4 by superimposing the black input PWM pulse VBL2 or the black input PWM pulse VBL4 and the PWM dimming pulse Vpwm2.
  • the four light emitting regions are independently dimmed by inverter drive signals Voutl to Vout4.
  • the lighting period and the extinguishing period are arranged so that they are almost opposite to each other. It can be seen that light is alternately emitted as in the interlaced drive display. Therefore, the same effect as the frequency of the luminance dimming PWM signal is doubled can be obtained similarly to the interleave driving, and the flicker force can be effectively prevented or improved.
  • 1 vertical period 4 division circuit 61 is the force that generated the sync signal of the luminance dimming PWM signal.
  • M the number of light emitting areas (fluorescent lamps) is also required by the number of M, and in order to drive it, the pulse generation circuit and PWM generation are also used in the black insertion dimming PWM generator.
  • Each circuit requires M number of circuits.
  • FIG. 22 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • the pulse power loop circuits 37a to 37d of the PWM generator 32b for black insertion dimming include the vertical synchronization signal Vsyn and the 4-division synchronization signal.
  • lZ4Tv and black insertion duty data BD are received, and a black insertion PWM pulse having a black insertion period corresponding to the black insertion duty data BD is started in synchronization with the vertical synchronization signal Vsyn.
  • the PWM generation circuits 38a to 38d receive the vertical synchronization signal Vsyn, the 4-division synchronization signal 1Z4T, and the lighting start timing signal PrBL, and the black insertion period starts in synchronization with the vertical synchronization signal Vsyn and is synchronized with the lighting start timing signal PrBLl.
  • the black insertion PWM pulse VBL 1 and the black insertion PWM pulse VBL 2 to VBL4 whose phases are sequentially delayed by 1 Z4 in one vertical period with respect to the black insertion PWM pulse VBL 1 Output. In this way, the black insertion PWM pulse VBL for performing the black insertion dimming with the backlight is created in order to improve the moving image visibility when displaying the moving image.
  • AND circuits 33a and 33c are for black insertion.
  • the inverter drive signals Voutl and Vout3 are output by superimposing the PWM pulse VBL 1 or black pulse PWM pulse VBL3 and the PWM dimming pulse Vpwml.
  • the inverters 42a and 42c turn on or off the fluorescent lamps 43a and 43c using the inverter drive signals Voutl and Vout3.
  • the AND circuits 33b and 33d are provided with a black pulse PWM pulse VBL2 or a black pulse PWM pulse VBL4 and a PWM dimming pulse.
  • the inverters 42b and 42d turn on or off the fluorescent lamps 43b and 43d using the inverter drive signals Vout2 and Vout4.
  • the black insertion period of a certain period is set in order from the vicinity of the start point of the transition period of the liquid crystal panel 14 without being affected by the duty ratio of the PWM pulse for dimming.
  • PWM dimming that adjusts the brightness of the liquid crystal panel 14 while performing black insertion dimming with a backlight to improve the visibility of the moving image when displaying the moving image.
  • the moving image visibility can be further improved.
  • FIG. 23 is a block diagram showing a configuration of the liquid crystal display device according to the sixth embodiment of the present invention.
  • the liquid crystal display device shown in FIG. 23 includes a liquid crystal module 1, a video processing unit 2b, a PWM dimming drive circuit unit 3d, and a knock light unit 4. Since the liquid crystal module 1 and the video processing unit 2b are the same as those in the fourth embodiment, detailed description thereof is omitted.
  • the backlight unit 4 includes one fluorescent lamp 43 installed on the back of the liquid crystal panel 14, an inverter 42 that is driven by applying a voltage to the fluorescent lamp 43, and a backlight that supplies power to the inverter 42.
  • Power supply circuit 41 is provided.
  • the PWM dimming drive circuit unit 3d includes a luminance dimming PWM generation unit 31c, a black insertion dimming PWM generation unit 32, and an AND circuit 33.
  • the PWM generator 31c for luminance dimming receives the vertical synchronization signal Hsyn and divides 1 vertical period into 5 outputs 5 divided synchronization signals lZ5Tv 1 vertical period 5 divided circuit 34 and system control
  • the lighting duty data LD for luminance dimming from the circuit 22 and the 5-division synchronization signal lZ5Tv are received and the PWM dimming on period based on the lighting duty data LD has elapsed from the synchronization timing of the 5-division synchronization signal 1Z5T
  • Light-on duty data LD for brightness dimming and 5 divided sync signal lZ5Tv are received and divided into 5
  • a pulse count circuit 35b that outputs a lighting start timing signal Pr2 for instructing PWM dimming on when the WM dimming off period based on the lighting duty data LD elapses from the synchronization timing of the synchronizing
  • PWM generator circuit 36a that outputs Vpwml, lighting start timing Pr2 and 5-split sync signal lZ5Tv are received, and 5-split sync signal lZ5Tv is received.
  • the PWM dimming off period is started in synchronization and the PWM dimming on period is started in synchronization with the lighting start timing signal Pr2.
  • the PWM generation circuit 36b that outputs the PWM dimming pulse Vpwm2 and the vertical synchronization signal Vsyn Receives and divides by 2 Divide-by-two signal 2Tv Divide-by-two circuit 62, PWM dimming pulse Vpwml, Vpwm2 and divide-by-2 signal 2Tv, PWM dimming pulse Vpwml, Vpwm2 every vertical period It consists of a selector 63 that switches and outputs PWM dimming pulse V pwms.
  • the black insertion dimming PWM generator 32 is the same as in the fourth embodiment, and a detailed
  • the AND circuit 33 outputs the inverter drive signal Voutl by superimposing the PWM dimming pulse Vpwms and the black interpolation PWM pulse VBL.
  • the inverter 42 drives one light emitting region (fluorescent lamp 43) using the inverter drive signal Voutl.
  • the video processing unit 2b, the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of the panel driving means
  • the circuit 41 and the inverter 42 correspond to an example of a light source driving unit, and the other points are the same as in the first embodiment.
  • FIG. 24 is a diagram for explaining the backlight dimming operation of the liquid crystal display device shown in FIG. It is a timing chart.
  • the 1 vertical period 5 division circuit 34 receives the vertical synchronization signal Vsyn from the video signal processing circuit 21, and outputs the 5 division synchronization signal lZ5Tv of 5 times the frequency.
  • the pulse count circuits 35a and 35b receive the lighting duty lighting data LD for luminance dimming and the 5-division synchronization signal lZ5Tv from the system control circuit 22, and the synchronization timing of the 5-division synchronization signal lZ5Tv is the same as the start timing of the on period.
  • the turn-off start timing signal Prl for which the turn-on period is determined based on the turn-on duty data LD and the synchronization timing of the 5-split sync signal lZ5Tv and the start time of the off period are the same, and the turn-on period is set based on the turn-on duty data LD.
  • the determined lighting start timing signal Pr2 is output.
  • the PWM generator circuits 36a and 36b receive the turn-off start timing signal Prl or the turn-on start timing signal Pr2 and the 5-split synchronization signal lZ5Tv, and the PWM dimming pulse Vp wm whose on-period (light-on period) has a pulse width D 1, Vp wm2 is output.
  • the divide-by-2 circuit 62 receives the vertical synchronization signal Vsyn, divides it by 2, and outputs it.
  • the selector 63 receives the PWM dimming pulses Vpwml and Vpwm2 and the divide-by-2 signal 2Tv, and outputs the PWM dimming pulses Vpwms in which the PWM dimming nodes Vpwml and Vpwm2 are switched every vertical period.
  • the black insertion dimming PWM generator 32 receives the black insertion duty data BD and the vertical synchronization signal Vsyn from the system control circuit 22, and the pulse count circuit 37 generates the turn-off start timing signal PrBL to generate the PWM.
  • the generation circuit 38 generates a black insertion PWM pulse VBL that is turned on by the vertical synchronization signal Vsyn and turned off at the timing of the turn-off start timing signal PrBL.
  • the AND circuit 33 outputs the inverter drive signal Voutl by superimposing the PWM dimming pulse Vpwms and the black interpolation PWM pulse VBL.
  • the knock light section 4 one fluorescent lamp 43 is dimmed by the inverter drive signal Voutl.
  • the lighting period and the extinguishing period are arranged so that they are almost opposite to each other, and light is emitted alternately like interleaved drive, so that the same effect as when the frequency of the PWM dimming pulse Vpwms is doubled can be obtained. Therefore, it is possible to effectively prevent or improve the flickering force.
  • the PWM dimming pulses Vpwml and Vpwm2 are set to be an integral multiple of the frequency of the vertical synchronization signal Vsyn, they are superimposed on the black insertion PWM pulse VBL. In this case, it is possible to prevent the malfunction of the inverter 42 without generating a beard-like pulse at the beginning of the vertical period.
  • Sarakuko, black pulse PWM pulse VBL has a lighting period and a non-lighting period once in one vertical period, so it is possible to improve edge blurring during video display.
  • FIG. 25 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • the pulse count circuit 37 of the PWM generator 32 for black insertion dimming receives the vertical synchronization signal Vsyn and the black insertion duty data BD and receives the black insertion period. Is output in synchronization with the vertical synchronization signal Vsyn and outputs a lighting start timing signal PrBL for generating a black insertion PWM pulse having a black insertion period corresponding to the black insertion duty data BD.
  • the PWM generation circuit 38 receives the vertical synchronization signal Vsyn and the lighting start timing signal PrBL, and the black insertion period starts in synchronization with the vertical synchronization signal Vsyn and ends in synchronization with the lighting start timing signal PrBL. PWM pulse VBL for output. In this way, the black insertion PWM pulse VBL for performing the black insertion dimming by the backlight is created to improve the visibility of the moving image when displaying the moving image.
  • the AND circuit 33 generates a black insertion PWM pulse V
  • the inverter drive signal Voutl is output by superimposing the dimming PWM pulse Vpwms on the BL lighting period pulse.
  • the inverter 42 turns on or off the fluorescent lamp 43 using the inverter drive signal Voutl.
  • a black insertion period of a certain period can be provided near the start point of the transition period of the liquid crystal panel 14 without being affected by the duty ratio of the PWM pulse for dimming. Therefore, in order to improve the visibility of moving images when displaying moving images, it is possible to simultaneously perform PWM dimming that adjusts the brightness of the liquid crystal panel 14 while performing black insertion dimming with a backlight. As a result, in addition to the effect of the backlight dimming operation shown in FIG. 24, the moving image visibility can be further improved.
  • FIG. 26 is a block diagram showing a configuration of the liquid crystal display device according to the seventh embodiment of the present invention.
  • the liquid crystal display device shown in FIG. 26 includes a liquid crystal module 1, an image processing unit 2b, a PWM dimming drive circuit unit 3e, and a knock light unit 4. Since the liquid crystal module 1 and the video processing unit 2b are the same as in the fourth embodiment, and the knock light unit 4 is the same as in the sixth embodiment, detailed description thereof is omitted.
  • the PWM dimming drive circuit unit 3e includes a luminance dimming PWM generation unit 31d, a black insertion dimming PWM generation unit 32, and an AND circuit 33.
  • Luminance dimming PWM generator 3 Id receives the vertical sync signal Vsyn and divides it by 2 and divides it by 2
  • the divide-by-2 circuit 62 that outputs 2Tv and the divide-by-2 signal 2 ⁇ receive 2 Divides the vertical period into 11 11-division sync signal 2Z11TV is output 2 Vertical period 11-division circuit 64, lighting control data LD for luminance dimming from system control circuit 22 and 11-division sync signal 2Z11TV Division synchronization signal 2Z11TV synchronization timing power Pulse-off circuit 35a that outputs a turn-off start timing signal Prl to command PWM dimming off when the PWM dimming on period based on the lighting duty data LD has passed, and the system control circuit Lighting duty data LD for luminance dimming from path 22 and 11-division sync signal 2Z11TV are received and divided by 2-divider circuit 62.
  • the pulse count circuit 35b that outputs the lighting start timing signal Pr2 to command PWM dimming on when the WM dimming off period based on the lighting duty data LD has elapsed , Turn-off start timing Prl and 11-division sync signal 2Z11TV are received, PWM dimming on period is started in synchronization with 11-division sync signal 2Z11TV, and PWM dimming off period is started in sync with turn-off start timing signal Prl PWM generator circuit 36a that outputs PWM dimming pulse Vpwml, lighting start timing Pr2 and 11-division synchronization signal 2Z11TV are received, and divided by 2 divider circuit 62.
  • 11-division sync signal 2Z11TV synchronization timing is used as the second half vertical period.
  • 11-division sync signal 2Z11TV is synchronized with 2Z11TV.
  • the PWM generation circuit 36b that outputs the PWM dimming pulse Vpwm2 and the PWM dimming pulse Vpwml, Vpwm2 and the divided frequency signal 2Tv are received. It consists of a selector 63 that outputs PWM dimming pulse Vpw ms by switching PWM dimming pulse Vpwml and Vpwm2 every period.
  • the black insertion dimming PWM generator 32 is the same as that of the fourth embodiment, and the AND circuit 33 is the same as that of the sixth embodiment.
  • the video processing unit 2b, the panel control circuit 11, the source driver 12 and the gate driver 13 correspond to an example of panel driving means, and the PWM dimming driving circuit unit 3e and the backlight power supply
  • the circuit 41 and the inverter 42 correspond to an example of a light source driving unit, and the other points are the same as in the first embodiment.
  • FIG. 27 is a timing chart for explaining the backlight dimming operation of the liquid crystal display device shown in FIG.
  • the divide-by-2 circuit 62 receives the vertical synchronization signal Vsyn and outputs a divide-by-2 signal 2Tv.
  • 2 vertical period 11 division circuit 64 receives 2 divided signal 2 ⁇ and outputs 11 divided synchronization signal 2Z11TV of 5.5 times frequency.
  • the pulse count circuits 35a and 35b receive the lighting duty data LD for luminance dimming and the 11-division synchronization signal 2Z11TV from the system control circuit 22, and open the synchronization timing and on-period of the 11-division synchronization signal 2Z11TV.
  • the start timing signal Prl which is the same as the start timing and the lighting period is determined based on the lighting duty data LD, and the 11-division synchronization signal of the first half of the two vertical periods divided by the divide-by-2 circuit 62
  • the 11-division synchronization signal 2Z 1 ⁇ synchronization timing and off period start timing are the same, and the lighting period is determined based on the lighting duty data LD Outputs timing signal Pr2.
  • the PWM generator circuits 36a and 36b receive the turn-off start timing signal Prl or the turn-on start timing signal Pr2 and the 11-division synchronization signal 2Zl lTv, and the PWM dimming pulse whose on-period (light-on period) is the pulse width D Outputs Vpwml and Vpwm2.
  • the selector 63 receives the PWM dimming pulses Vpwml, Vpwm2 and the divide-by-2 signal 2Tv, and the PWM dimming pulses Vpwml, Vpwm2 so that the first vertical period is the start timing of the on period or the off period PWM dimming pulse Vpwms that is switched every vertical period is output.
  • the black insertion dimming PWM generator 32 receives the black insertion duty data BD and the vertical synchronization signal Vsyn from the system control circuit 22, and the pulse count circuit 37 generates the turn-off start timing signal PrBL.
  • the generation circuit 38 generates a black insertion PWM pulse VBL that is turned on by the vertical synchronization signal Vsyn and turned off at the timing of the turn-off start timing signal PrBL.
  • the AND circuit 33 outputs the inverter drive signal Voutl by superimposing the PWM dimming pulse Vpwms and the black pulse PWM pulse VBL.
  • the knock light section 4 one fluorescent lamp 43 is dimmed by the inverter drive signal Voutl.
  • the PWM dimming pulse pwms is a signal that is combined so that the start timing of the ON period or OFF period comes to the top every vertical period. Even when superimposed on L, a beard-like pulse does not occur at the beginning of the vertical period, and it is possible to prevent malfunction of the inverter 42 in advance.
  • Sarakuko, black pulse PWM pulse VBL has a lighting period and a non-lighting period once in one vertical period, so it is possible to improve edge blurring during video display.
  • FIG. 28 is a timing chart for explaining another backlight dimming operation of the liquid crystal display device shown in FIG.
  • the pulse count circuit 35a receives the lighting duty data LD for luminance dimming and the 11-division synchronization signal 2Z11TV from the system control circuit 22, 11-division sync signal 2Z 1
  • the ITv synchronization timing is the same as the off-period start timing, and the lighting start timing signal Prl with the lighting period determined based on the lighting duty data LD is output.
  • the pulse count circuit 35b 11 divisional synchronizing signal in the first half of the two vertical periods divided by the peripheral circuit 62 2Z11TV synchronization timing and ON when the synchronization timing of 2Z11TV is used as the second vertical period Outputs the lighting start timing signal Pr2, which is the same as the start timing of the period and determines the extinguishing period based on the lighting duty data LD.
  • the PWM generation circuits 36a and 36b receive the lighting start timing signal Prl or the extinguishing start timing signal Pr2 and the 11-division synchronization signal 2Zl ITv. Receives and outputs PWM dimming pulses Vpwml, Vp wm2 with ON duration (lighting duration) of pulse width D.
  • the selector 63 receives the PWM dimming pulses Vpwml, Vpwm 2 and the divide-by-2 signal 2Tv, and the first vertical period is the on period or the off period.
  • the start of the Output PWM dimming pulse Vp wms by switching PWM dimming pulses Vpwml and Vpwm2 every vertical period so that timing is reached.
  • the pulse count circuit 37 of the black insertion dimming PWM generator 32 receives the vertical synchronization signal Vsyn and the black insertion duty data BD, and receives the black insertion period. Is output in synchronization with the vertical synchronization signal Vsyn and outputs a lighting start timing signal PrBL for generating a black insertion PWM pulse having a black insertion period corresponding to the black insertion duty data BD.
  • the PWM generation circuit 38 receives the vertical synchronization signal Vsyn and the lighting start timing signal PrBL, and the black insertion period starts in synchronization with the vertical synchronization signal Vsyn and ends in synchronization with the lighting start timing signal PrBL. PWM pulse VBL for output. In this way, the black insertion PWM pulse VBL for performing the black insertion dimming by the backlight is created to improve the visibility of the moving image when displaying the moving image.
  • the AND circuit 33 drives the inverter by superimposing the dimming PWM pulse Vpwms on the pulse during the lighting period of the black insertion PWM pulse VBL. Outputs the signal Voutl.
  • the inverter 42 turns on or off the fluorescent lamp 43 using the inverter drive signal Voutl.
  • a black insertion period of a certain period can be provided in the vicinity of the start point of the transition period of the liquid crystal panel 14 without being affected by the duty ratio of the dimming PWM pulse. Therefore, in order to improve the visibility of moving images when displaying moving images, it is possible to simultaneously perform PWM dimming that adjusts the brightness of the liquid crystal panel 14 while performing black insertion dimming with a backlight. As a result, in addition to the effect of the backlight dimming operation shown in FIG. 18, the moving image visibility can be further improved.
  • the PWM dimming drive circuit unit 3 shown in FIG. This can be replaced by the PWM dimming drive circuit unit 3d shown in FIG. 26 or the PWM dimming drive circuit unit 3e shown in FIG.
  • the inverter drive signal Voutl generated as shown in FIG. 24 or FIG. 27 and the inverter created by sequentially delaying the phase of the inverter drive signal Voutl by the three-stage 1Z4 vertical period delay circuits 5a to 5c.
  • Drive signals Vout2 to Vout4 and inverters 42a to 42d And dimming each of the fluorescent lamps 43a to 43d.
  • the inverter drive signal Voutl in the first stage as described in the sixth embodiment or the seventh embodiment, it is possible to effectively prevent or improve the flickering force.
  • no beard-like pulse is generated due to interference with the PWM pulse for black spot insertion.
  • the inverter drive signals Vout2 to Vout4 are only out of phase as a whole, in the fluorescent lamps 43b to 43d where the respective PWM dimming pulses are dimmed, the flicker force is also prevented or improved, and the black light is inserted. There is no beard-like pulse due to interference with the PWM pulse.
  • the inverter drive signals Voutl to Vout4 have a lighting period and a light-off period each time in one vertical period, and each phase is delayed by 1Z4 in one vertical period in order.
  • the timing of the flashing of the two fluorescent lamps 43a to 43d is synchronized with the display on the liquid crystal panel 14, so that it is possible to prevent the edge blurring during the moving image display from becoming uneven and to improve the whole.
  • the light source of the backlight is black inserted dimming or sequentially turned on in order to improve the moving image performance, and the PWM dimming is used. Therefore, when dimming the brightness, it is possible to suppress the occurrence of whisker-like pulses due to the interleaved drive that has been performed to suppress the flickering force, so it is possible to prevent malfunction and destruction of the knocklight lighting circuit. . Therefore, it is useful for devices such as liquid crystal televisions that require dimming with a high luminance contrast ratio by PWM dimming.
  • the liquid crystal display device includes a liquid crystal panel, panel driving means for driving the liquid crystal panel, a light source provided on the back of the liquid crystal panel, and the light source is turned off within one vertical period.
  • the light source is driven so that a black insertion period for turning on and a lighting period for turning on the light source are provided, and light source driving means for PWM driving the light source so as to repeatedly turn on and off during the lighting period. is there.
  • the light source is driven so that a black insertion period during which the light source is turned off and a lighting period during which the light source is turned on are provided within one vertical period.
  • the light source is PWM-driven so that it is repeatedly turned on and off during the lighting period, so that a wide range of dimming without generating unnecessary pulses can be performed stably at a low current. Can do.
  • the light source driving means drives the light source so that each period is provided in the order of the black insertion period and the lighting period in synchronization with the vertical synchronization signal.
  • the black insertion period can be inserted at a phase where the MPRT value is good, and the video visibility is further improved. be able to.
  • the light source driving means preferably drives the light source so that the transition period of the transmittance of the liquid crystal panel and the black insertion period overlap when the liquid crystal panel is driven by the panel driving means.
  • the transition period of the transmittance of the liquid crystal panel and the black insertion period overlap, the overlap between the steady period of the transmittance of the liquid crystal panel and the black insertion period can be reduced. Therefore, as much light as possible can be transmitted in the steady period, so that an image corresponding to the panel transmittance can be displayed well, and the black insertion period is at a phase where the MPRT value is good. Since it can be inserted, the video visibility can be further improved.
  • the light source driving means preferably drives the light source so that the force black insertion period is started near the start point of the transmittance transition period of the liquid crystal panel driven by the panel driving means.
  • the black insertion period can be inserted at a phase where the MPRT value is the best, video visibility can be further improved.
  • the light source includes M light sources provided for each of the divided areas obtained by dividing the liquid crystal panel in the vertical direction by M, and the light source driving means delays the vertical synchronization signal by 1ZM period within one vertical period. It is preferable to drive the M light sources so that a black insertion period and a lighting period are provided, and to drive the M light sources by PWM so as to repeatedly turn on and off during the lighting period.
  • a black insertion period in which each light source is turned off and a lighting period in which the light source is turned on are provided within one vertical period, and the black insertion period for the M light sources is improved in video visibility. In phase Since it can be inserted, the video visibility of the entire LCD panel can be improved.
  • the light source is PWM-driven so as to repeatedly turn on and off during each lighting period, it is possible to stably perform a wide range of dimming without generating unnecessary pulses at a low current.
  • the light source driving means preferably drives M light sources so that the ratio of the black insertion period to the vertical period is (M-2) ZM or less (M is an integer of 3 or more). In this case, moving image blurring can be improved, and moving image visibility can be further improved.
  • the light source driving means preferably drives the M light sources so that the ratio of the black insertion period to one vertical period is 20% or more. In this case, moving image blur can be improved and moving image visibility can be further improved.
  • the light source includes four light sources provided for each of the divided areas obtained by dividing the liquid crystal panel into four parts in the vertical direction, and the light source driving means delays the vertical synchronizing signal by 1Z4 periods to provide black for one vertical period. It is preferable to drive the four light sources so that the ratio of the insertion period is 20% or more and 50% or less, and to drive the four light sources by PWM so as to repeatedly turn on and off during the lighting period. In this case, the four light sources can be appropriately dimmed.
  • the light source includes eight light sources provided for each of the divided areas obtained by dividing the liquid crystal panel into eight parts in the vertical direction, and the light source driving means delays the vertical synchronization signal by 1Z8 periods to provide black for one vertical period.
  • the eight light sources may be driven so that the ratio of the insertion period is 20% or more and 75% or less, and the eight light sources may be PWM-driven so as to repeatedly turn on and off during the lighting period. In this case, 8 light sources can be dimmed appropriately.
  • the light source driving means is synchronized with the vertical synchronization signal and first signal creation means for creating a black insertion signal having a black insertion period and a lighting period within one vertical period in synchronization with the vertical synchronization signal.
  • a second signal generating means for generating a dimming PWM signal and a narrow pulse having a pulse width narrower than the pulse width of the PWM signal among a plurality of pulses generated by the logical product of the black insertion signal and the PWM signal.
  • the pulse width of the pulse is not less than the predetermined value. It is created by the logical product of the PWM signal and the limited black insertion signal, and the limiting means to create the limited black insertion signal that limits the black insertion period of the black insertion signal.
  • the pulse width of a narrow pulse having a pulse width narrower than the pulse width of the PWM signal among a plurality of pulses created by the logical product of the black insertion signal and the PWM signal is not less than a predetermined value.
  • a limited black insertion signal that limits the black insertion period of the black insertion signal is created, and the light source is driven using a composite signal created by the logical product of the PWM signal and the restricted black insertion signal.
  • the pulse width can be limited to a pulse width greater than a predetermined value, and a wide range of dimming without generating unnecessary pulses can be stably performed at a low current.
  • the driving method according to the present invention is a driving method for driving the light source provided on the back surface of the liquid crystal panel, and includes a black insertion period during which the light source is turned off within one vertical period and a lighting period during which the light source is lit.
  • the light source is driven so that the light source is provided, and the light source is PWM driven so as to repeatedly turn on and off during the lighting period.
  • the light source is driven so that a black insertion period during which the light source is turned off and a lighting period during which the light source is lit are provided within one vertical period.
  • the light source is PWM driven so that the light source is repeatedly turned on and off during the lighting period, so that a wide range of dimming without generating unnecessary pulses can be stably performed at a low current. Can be done.
  • the liquid crystal display device can improve the visibility of moving images and can stably perform a wide range of light control without generating unnecessary pulses at a low current. It is useful as a liquid crystal display device or the like provided with a light source provided on the back surface of the LCD.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

明 細 書
液晶表示装置及びその光源の駆動方法
技術分野
[0001] 本発明は、液晶パネルの背面に設けられた光源を備える液晶表示装置及びその 光源の駆動方法に関し、より特定的には、光源を周期的に点滅させ、その点灯期間 と消灯期間との時間比率を変化させることにより調光する液晶表示装置に関するもの である。
背景技術
[0002] 液晶表示装置は、液晶パネルと、その背面に設置された光源を備えるバックライト 部とから構成される。液晶パネルの各画素では、映像信号に応じて液晶が駆動され 、ノックライト部力も放射された光が透過され、液晶パネル上に画像が表示される。
[0003] 一般に、ノ ックライト部の光源には、蛍光管 (蛍光ランプ)が用いられることが多い。
蛍光管では、中空のガラス管内部に放電ガスや水銀等が充填されており、管両端に 配置された電極管に高い電圧が印加されることにより放電が発生し、管内部の水銀 蒸気がこの放電により高いエネルギーを受け取って励起され、再び低いエネルギー 状態に戻る際に、紫外線が放射される。また、管内部には蛍光体が塗布されており、 この紫外線が可視光線に変換されることにより発光している。
[0004] このように蛍光管を発光させるには、高い電圧を印加する必要があり、一般にはィ ンバータと 、う電源回路を用いて、低電圧の直流電力を高電圧及び高周波（30kHz 〜： LOOkHz程度）の交流電力に変換して蛍光管に印加している。
[0005] このインバータを用いて蛍光菅を調光する従来の方法としては、電圧調光方式と、 PWM (Pulse Wide Modulation)調光方式とがある。電圧調光方式は、インバー タを通じて蛍光管に印加する電圧を変化させる調光方式であるが、蛍光管への印加 電圧を低くし過ぎると放電が不安定になる。このため、電圧調光方式では、安定的な 調光比が 2〜3： 1となり、調光範囲を広く確保することができない。
[0006] 一方、 PWM調光方式は、光源が周期的に点滅され、その点灯期間と消灯期間と の時間比率を変化させて調光する方式である。このため、点滅周期を適切に選択す れば、調光比を 100 : 1にすることも可能であり、多くの液晶表示装置のバックライト制 御にお ヽて PWM調光方式が採用されて ヽる。
[0007] し力しながら、上記の PWM調光方式を用いた場合、液晶パネルの表示駆動周期と ノ ックライト部の光源の点滅周期との不一致によりフリツ力 (ちらつき)が発生して輝度 が不安定となり、液晶パネルに表示される画像によってはフリツ力が目立つこともある 。フリツ力に関しては、ちらつきの周波数がある程度大きければ人間の目にはフリツ力 を感じない。水平同期信号及び垂直同期信号を基準に映像信号を画面表示するバ ックライト付きの液晶表示装置に PWM調光方式を適用する場合、フリツ力を防止す るには、 PWM調光周波数 fPWMを、液晶パネルの垂直同期周波数 fVに対して、 fP WM> >fVとなるように充分大きく設定する必要がある。これにより、 PWM調光パル スと液晶パネルの同期信号とが非同期であっても、フリツ力の発生を防止することが 可能となる。
[0008] 例えば、垂直同期周波数 fVが 60Hzの時、 PWM調光周波数 fPWMとしては 10倍 の 600Hz程度に設定すれば理想的である力 このような高い PWM調光周波数にな ると、インバータの点灯効率が低下したり、インバータトランスからの可聴音（うなり音） が増大するなどの弊害が発生したりするため、 PWM調光周波数 fPWMをあまり高く 設定することはできない。このため、一般的には、 PWM調光周波数 fPWMが 400H z以下の周波数に設定されることが多!、。
[0009] 上記のような低い PWM調光周波数でも、フリツ力の発生や輝度の不安定ィ匕などを 改善する従来の液晶表示装置として、例えば、特許文献 1に開示されている液晶表 示装置がある。図 29は、従来の液晶表示装置の構成を示すブロック図である。
[0010] 図 29に示す従来の液晶表示装置は、液晶モジュール 100と、映像処理部 200と、 PWM調光駆動回路部 300と、バックライト部 400とから構成されている。液晶モジュ 一ノレ 100は、ノ ネノレコントローノレ回路 111と、ソースドライバ 112と、ゲートドライバ 11 3と、液晶パネル 114とから構成されている。映像処理部 200は、映像信号処理回路 221と、システム制御回路 222とから構成されて 、る。
[0011] 映像信号処理回路 221は、入力映像信号から 3原色別の映像信号 VR, VG, VB 、垂直同期信号 Vsyn、水平同期信号 Hsyn、ピクセルクロック CLKを生成する。パネ ルコントロール回路 111は、映像信号 VR, VG, VB及びクロックパルス CLKをソース ドライバ 112へ出力し、垂直同期信号 Vsyn及び水平同期信号 Hsynをゲートドライ ノ 113へ出力する。ソースドライバ 112及びゲートドライバ 113は、各同期信号 Vsyn , Hsynに基づいて液晶パネル 114のゲート電極を走査しながら、信号電極に映像 信号 VR, VG, VBに対応したソース電圧を印加し、液晶パネル 114に画像が表示さ れる。
[0012] PWM調光駆動回路部 300は、 2垂直期間 5分割回路 331と、 2分周回路 332と、 パルスカウント回路 333と、 PWM発生回路 334とから構成されている。 2分周回路 3 32は、液晶パネル用の垂直同期信号 Vsynを 2分周して分周信号 2Tvを出力する。 2垂直期間 5分割回路 331は、分周信号 2Τνに基づいて 2垂直期間を 5分割した分 割信号 2Z5T を出力する。パルスカウント回路 333は、分割信号 2Z5TVによりリセ ットされ、リセット後にシステム制御回路 222からの調光用デジタル制御信号のデュー ティデータによって設定された数のクロックパルスをカウントしてリセットパルス Prを生 成する。 PWM発生回路 334は、分割信号 2Z5Tvとリセットパルス Prとに基づいて ノ ックライト部 400の点灯期間を決定する PWM調光パルス Vpwmを発生する。
[0013] 図 30は、図 29に示す PWM調光駆動回路部 300において入出力される各信号の タイミングチャートである。図 30力 、 2垂直期間に 5周期分の PWM調光パルス Vpw mが出力されていることがわかる。このような PWM調光方式を用いて駆動した場合 に得られる効果について以下に説明する。
[0014] 図 31は、垂直同期信号に対するタイミングがわ力り易いように、 2垂直期間内の 1画 面目と 2画面目との PWM調光パルスを並べた図であり、（a)は、 2垂直期間に 6周期 分の PWM調光パルスが出力される場合を示し、（b)は、 2垂直期間に 5周期分の P WM調光パルスが出力される場合を示している。なお、図 31では、説明を容易にす るために、 PWM調光の点灯期間と消灯期間との時間比を 1 : 1 (これを一般的に、「 点灯デューティ 50%」と 、う）に設定して！/、る。
[0015] 2垂直期間に 6周期分の PWM調光パルスが出力される場合、図 31の（a)に示すよ うに、垂直同期周波数に対して遁倍 (この場合 3倍)されて 、る PWM調光周波数を 用いて駆動すると、 2垂直期間の 1画面目と 2画面目とにおいて、垂直同期信号から のタイミングが同じであれば、点灯期間と消灯期間とのタイミングが全く同じになり、 P WM調光パルスも同じ出力になる。
[0016] 一方、 2垂直期間に 5周期分の PWM調光パルスが出力される場合、図 31 (b)に示 すように、 2垂直期間の 1画面目（1フレーム目）と 2画面目（2フレーム目）とにおいて 、点灯期間と消灯期間とのタイミングが全く反対になる。これは、 PWM調光方式によ る点滅が一定期間に 2倍行われたのと近い効果を生み出すことになる。すなわち、 1 垂直期間だけに注目すると、 PWM調光周期は 2. 5周期分であるが、 2垂直期間を 平均してみると、 PWM調光周波数が見かけ上 2倍になったかのような振舞いをする 。この効果は、 2垂直期間内に出力される PWM調光パルスが奇数周期分であれば 同じであり、例えば垂直同期周波数が 60Hzの時に、 PWM調光周波数を 330Hzに 設定して点滅させた場合、 1垂直期間に PWM調光パルスが 5. 5周期分出力される ことになり、フリツ力の低減効果としては、 2倍の 660Hz程度と同等になる。
[0017] また、液晶表示装置が表示装置として要求される性能として、動画表示性能があり 、液晶表示装置は CRTより動画表示性能が劣る。これは液晶表示装置がホールド型 表示装置であることに起因しており、非特許文献 1にお 、てその原理にっ 、て示され ており、以下に簡単に説明する。
[0018] 図 32は、 CRTの動画表示性能を説明するための模式図である。これまで広く利用 されてきた CRTで動画を表示した場合、ある画像では、図 32の（a)に示すように、 1 垂直期間（16. 6ms)毎に表示されるレベルが変動し、且つ各垂直期間の初期期間 (lms以下）にだけ画像が表示される。このように動画を表示する表示装置をインパ ルス型表示装置と呼ぶ。この CRTにお ヽて動画を表示した場合（一定スピードで表 示を移動させる場合）、図 32の (b)のように画像が表示される。この表示を人間が見 た場合、目線は矢印の方向に画素の表示を追うので、残像の無いクリアな動画表示 を知覚することになる。
[0019] 図 33は、液晶表示装置の動画表示性能を説明するための模式図である。なお、図 33では、説明を容易にするために、時間方向の画素の表示は、 1垂直期間あたり 3 点（図中の黒丸）にしている。液晶表示装置は、ホールド型表示装置であるため、図 3 3の（a)に示すように、 1垂直期間に亘つて液晶パネルの表示は一定であり (実際は応 答時間分変動している)、垂直期間毎に輝度が変動する。液晶表示装置において動 画を表示させた場合、図 33の (b)に示すように画素が表示される。この表示を人間が 見ると、 CRTの時と同じく目線は矢印の方向に追従する力 1垂直期間に亘つて同じ 表示が行われているため、人間の目はその表示を平均して知覚し、動画の輪郭がぼ やけた様な表示 (以下、「エッジブルア」又は「動画ボケ」という)になり、動画表示性能 を悪化させる。
[0020] 上記のエッジブルアを改善する方法としては、例えば特許文献 2に開示されている 表示方法がある。図 34は、エッジブルアを改善する表示方法を説明するための図で ある。図 34に示す表示方法では、ある画素に着目し、 1垂直期間内に垂直同期信号 に同期して一定期間ノ ックライト部の光源を消灯させる消灯期間を設ける。このように 、光源を駆動すると、液晶表示装置が CRTのようなインパルス型表示装置と同様に、 1垂直期間内の一定期間だけ画像表示を行うため、動画表示時のエッジブルアが改 善される。以後、本明細書では、この調光方式を「バックライトによる黒揮入調光」と呼 ぶことにする。
[0021] 上記のバックライトによる黒揮入調光の効果についてさらに具体的に説明する。図 35は、ノ ックライトによる黒揮入調光の効果を評価するための表示パターンの一例を 示す図であり、図 36は、ノ ックライトによる黒揮入調光を行わない場合の知覚状態を 説明するための模式図であり、図 37は、ノ ックライトによる黒揮入調光を行った場合 の知覚状態を説明するための模式図である。なお、図 36及び図 37の黒丸は消灯画 素を示し、白丸は点灯画素を示している。
[0022] 図 35の（a)に示すように、黒色の背景 BP上に白色パターン WPを一定速度 Xf (l 垂直期間の移動距離)で移動させるスクロール表示を行った場合、図 35の (b)に示 すように、白色パターン WPの移動方向の両エッジ部がぼやけ、エッジブルアが発生 する。
[0023] ノ ックライトによる黒揮入調光を行わない場合、図 36に示すように、 1垂直期間ごと に点灯画素及び消灯画素が一括して切り換えられるため、視線の移動方向 VIでは 1個の点灯画素と 3個の消灯画素とが順次表示され、視線の移動方向 V2では 2個の 点灯画素と 2個の消灯画素とが順次表示され、視線の移動方向 V3では 3個の点灯 画素と 1個の消灯画素とが順次表示される。この結果、視線の移動方向 VIが最も暗 く知覚され、視線の移動方向 V3が最も明るく知覚され、視線の移動方向 V2が両者 の中間の明るさで知覚され、図 35の（b)に示すように、白色パターン WPの移動方向 の両エッジ部がぼやけて知覚される。
[0024] 一方、ノ ックライトによる黒揮入調光を行った場合、図 37に示すように、 1垂直期間 のうち黒挿入期間はすべての画素が消灯され、 1垂直期間の残りの期間において 1 垂直期間ごとに点灯画素及び消灯画素が一括して切り換えられるため、視線の移動 方向 VIでは 1個の点灯画素と 3個の消灯画素とが順次表示されるが、視線の移動方 向 V2, V3では 2個の点灯画素と 2個の消灯画素とが順次表示される。この結果、視 線の移動方向 VIでは最も暗く知覚されるが、視線の移動方向 V2, V3では同じ明る さで知覚され、図 35の（b)に示す白色パターン WPの移動方向の両エッジ部のぼや ける度合いが低減され、動画視認性が改善される。
[0025] し力しながら、液晶パネルは上部から下部へ順に走査して画像表示を行うため、上 記のように 1垂直期間に画面一括でバックライト部を点灯及び消灯すると、液晶の応 答速度が作用して動画表示時のエッジブルアに不均一性が発生する。この不均一 性を改善する液晶表示装置としては、例えば特許文献 3に開示される液晶表示装置 がある。
[0026] 図 38は、エッジブルアの不均一性を改善する従来の液晶表示装置の主要部の構 成を示すブロック図である。図 38に示すように、バックライト 401を水平方向に M分割 (図 38の場合は 4分割）して発光領域 444a〜444dに区分して蛍光ランプ 443a〜4 43dを配置する。蛍光ランプ 443a〜443dは、インバータ 442a〜442dに各々接続 され、インノータ 442a〜442dは、 PWM調光駆動回路部 301に接続される。 PWM 調光駆動回路部 301は液晶パネル表示用の垂直同期信号 Vsynを受け、垂直同期 信号 Vsynに同期して各インバータ 442a〜442dの調光を制御する PWM調光パル ス（PWM周波数は垂直同期周波数と同じ）を出力する。各インバータ 442a〜442d は、蛍光ランプ 443a〜443dを別々に駆動する。
[0027] 図 39は、図 38に示す従来の液晶表示装置の各信号のタイミングチャートである。
図 39に示すように、例えば発光領域 444aの PWM調光パルス VBL1は、直上の液 晶表示が開始される直前に調光オフになり、一定の消灯期間を持つ。発光領域 444 bの PWM調光パルスは、 PWM調光パルス VBL1に対して調光オン及び調光オフ のタイミングが垂直同期期間の 1Z4位相遅れるように設定されている。以後、発光領 域 444c及び発光領域 444dの調光オン及び調光オフのタイミングも、順に垂直同期 期間の 1Z4ずつ遅れるように設定される。このように、液晶パネルの走査表示に対 応して直下の分割された蛍光ランプ 443a〜443dを垂直同期信号に同期して PWM 調光による順次点灯することにより、エッジブルアを改善しつつ、不均一性も改善す ることが可能となる。
[0028] 上記のように、ノ ックライトによる黒揮入調光でも、エッジブルアを改善しつつ、不均 一性も改善することができるが、ノ ックライトによる黒揮入調光では、 1垂直期間に 1 回しか消灯期間を設けることができな 、ため、上記の PWM調光のように高 、周波数 で光源を周期的に点滅させることができず、低電流で調光を安定的に行うことは困難 である。
[0029] また、 PWM調光の消灯期間をバックライトによる黒挿入調光の消灯期間として用い ることも考えられるが、 PWM調光パルスのデューティ比を一定にし、一定期間以上 の消灯期間を挿入しょうとすると、 PWM周波数を下げる必要があり、この場合、画面 が暗くなり、明るい領域での調光が困難である。
[0030] 一方、 PWM周波数を変化させずに、一定期間以上の消灯期間を挿入する場合も 下記のように上記と同様である。図 40は、 PWM周波数を変化させずにバックライトに よる黒揮入調光と同一期間の消灯期間を挿入した場合の駆動波形を示すタイミング チャートである。図 40に示すように、（b)の従来の黒揮入駆動 (バックライトによる黒揮 入調光）による黒挿入期間と同一期間の消灯期間となるように、（c)の従来の PWM 駆動 (PWM調光)の消灯期間を変更した場合、 PWM調光の消灯期間は (d)に示す ようになる。このように、 PWM周波数を変化させずに、一定期間以上の消灯期間を 挿入しょうとすると、 PWM調光パルスのロー期間（実質的には黒挿入期間と等価)を 増加させる必要があり、この場合も、画面が暗くなり、明るい領域での調光が困難で ある。
[0031] さらに、ノ ックライトによる黒挿入調光と PWM調光とを組み合わせることも考えられ る力 単純にバックライトによる黒挿入調光と PWM調光とを組み合わせたのでは、以 下の問題が発生する。図 41は、ノ ックライトによる黒挿入調光と PWM調光とを組み 合わせた場合に発生する不要ノ ルスを説明するためのタイミングチャートである。
[0032] エッジブルアを改善するため、ノ ックライトによる黒挿入調光を行 、、且つ輝度調節 を行うため、液晶パネルの垂直同期信号 Vsynに同期した PWM調光パルス Vpwm を重畳させた場合を想定する。ここで、上記の説明の通り、液晶パネル表示とのフリツ 力を抑制するために PWM調光を垂直同期信号 Vsynに対してインターリーブの関係 で行うとすると、図 41に示すように、ノ ックライトによる黒挿入調光の PWM調光パル ス VBL (PWM調光周波数は垂直同期周波数、例えば 60Hz)と、インターリーブによ る PWM調光パルス Vpwmとの干渉が起こり、 PWM調光パルスのデューティ（調光 周期に対する、点灯期間の時間比率)が 50%を若干越えた条件で 2垂直期間に 1回 、垂直同期信号 Vsynの立ち下がりエッジのタイミング近辺に極端にデューティの小さ V、ヒゲ状のパルス BPが発生することが予期される。
[0033] また、ノ ックライトの順次点灯を行った場合にも、発光領域ごとに着目すれば、黒挿 入調光と同じであるので、同じくヒゲ状のパルスが発生することが予期される。このよう なヒゲ状のノ ルスは極端にデューティが狭い（時間比率 1%以下)ため、デューティに 見合った点灯ができないばかりか、インバータによっては誤動作を誘発する可能性 すらある。
特許文献 1：特開平 7— 325286号公報
特許文献 2：特表平 8 - 500915号公報
特許文献 3：特開平 11― 202285号公報
非特許文献 1 :電子情報通信学会技報 EID99— 10、 pp55-60 (1999-06) 発明の開示
[0034] 本発明の目的は、動画視認性を向上させることができるとともに、不要なノ ルスを発 生させることなぐ広範囲の調光を低電流で安定的に行うことができる液晶表示装置 及びその光源の駆動方法を提供することである。
[0035] 本発明の一の局面に従う液晶表示装置は、液晶パネルと、液晶パネルを駆動する パネル駆動手段と、液晶パネルの背面に設けられた光源と、 1垂直期間内に光源が 消灯する黒挿入期間と光源が点灯する点灯期間とが設けられるように光源を駆動す るとともに、点灯期間にお 、て点灯及び消灯を繰り返すように光源を PWM駆動する 光源駆動手段とを備えるものである。
[0036] この液晶表示装置においては、 1垂直期間内に光源が消灯する黒挿入期間と光源 が点灯する点灯期間とが設けられるように光源が駆動されるので、黒挿入調光により 動画視認性を向上させることができるとともに、点灯期間において点灯及び消灯を繰 り返すように光源が PWM駆動されるので、不要なパルスを発生させることなぐ広範 囲の調光を低電流で安定的に行うことができる。
[0037] 本発明の他の局面に従う駆動方法は、液晶パネルの背面に設けられた光源を駆動 する駆動方法であって、 1垂直期間内に光源が消灯する黒挿入期間と光源が点灯 する点灯期間とが設けられるように光源を駆動するとともに、点灯期間において点灯 及び消灯を繰り返すように光源を PWM駆動するものである。
[0038] この駆動方法によれば、 1垂直期間内に光源が消灯する黒挿入期間と光源が点灯 する点灯期間とが設けられるように光源が駆動されるので、黒挿入調光により動画視 認性を向上させることができるとともに、点灯期間において光源が点灯及び消灯を繰 り返すように光源が PWM駆動されるので、不要なパルスを発生させることなぐ広範 囲の調光を低電流で安定的に行うことができる。
図面の簡単な説明
[0039] [図 1]本発明の第 1の実施の形態による液晶表示装置の構成を示すブロック図である
[図 2]図 1に示す液晶表示装置のノ ックライト調光動作を説明するためのタイミングチ ヤートである。
[図 3]パネル透過率と黒挿入期間との関係を説明するためのタイミングチャートである
[図 4]黒挿入期間の開始位相を変化させたときの MPRT値の測定結果を示す図であ る。
[図 5]本発明の第 2実施の形態による液晶表示装置の構成を示すブロック図である。
[図 6]図 5に示す蛍光ランプの配置を説明するための模式図である。 圆 7]図 5に示す液晶表示装置の黒挿入調光による輝度レベルの変化を説明するた めのタイミングチャートである。
圆 8]図 5に示す液晶表示装置の黒挿入調光による輝度レベルの変化を説明するた めの他のタイミングチャートである。
[図 9]黒挿入比率と輝度レベル比との関係を示す図である。
[図 10]黒挿入比率を変化させた場合の動画ボケムラに対する主観評価結果を示す 図である。
圆 11]黒挿入比率を変化させた場合の動画ボケに対する主観評価結果を示す図で ある。
[図 12]黒挿入比率の好ましい範囲を示す図である。
圆 13]本発明の第 3実施の形態による液晶表示装置の構成を示すブロック図である 圆 14]図 13に示す液晶表示装置のヒゲパルス制限動作を説明するためのタイミング チャートである。
圆 15]図 13に示すパルス幅制限回路の一例の構成を示す回路図である。
[図 16]図 15に示すパルス幅制限回路の動作を説明するためのタイミングチャートで ある。
圆 17]本発明の第 4実施の形態による液晶表示装置の構成を示すブロック図である 圆 18]図 17に示す液晶表示装置のノ ックライト調光動作を説明するためのタイミング チャートである。
圆 19]図 17に示す液晶表示装置の他のバックライト調光動作を説明するためのタイ ミングチャートである。
圆 20]本発明の第 5実施の形態による液晶表示装置の構成を示すブロック図である 圆 21]図 20に示す液晶表示装置のバックライト調光動作を説明するためのタイミング チャートである。
圆 22]図 20に示す液晶表示装置の他のバックライト調光動作を説明するためのタイ ミングチャートである。
圆 23]本発明の第 6実施の形態による液晶表示装置の構成を示すブロック図である 圆 24]図 23に示す液晶表示装置のバックライト調光動作を説明するためのタイミング チャートである。
圆 25]図 23に示す液晶表示装置の他のバックライト調光動作を説明するためのタイ ミングチャートである。
圆 26]本発明の第 7実施の形態による液晶表示装置の構成を示すブロック図である 圆 27]図 26に示す液晶表示装置のバックライト調光動作を説明するためのタイミング チャートである。
圆 28]図 26に示す液晶表示装置の他のバックライト調光動作を説明するためのタイ ミングチャートである。
[図 29]従来の液晶表示装置の構成を示すブロック図である。
[図 30]図 29に示す PWM調光駆動回路部において入出力される各信号のタイミング チャートである。
[図 31]2垂直期間内の 1画面目と 2画面目との PWM調光パルスを並べた図である。 圆 32]CRTの動画表示性能を説明するための模式図である。
圆 33]液晶表示装置の動画表示性能を説明するための模式図である。
[図 34]エッジブルアを改善する表示方法を説明するための図である。
[図 35]バックライトによる黒揮入調光の効果を評価するための表示パターンの一例を 示す図である。
圆 36]バックライトによる黒揮入調光を行わない場合の知覚状態を説明するための模 式図である。
圆 37]バックライトによる黒揮入調光を行った場合の知覚状態を説明するための模式 図である。
[図 38]エッジブルアの不均一性を改善する従来の液晶表示装置の主要部の構成を 示すブロック図である。 [図 39]図 38に示す従来の液晶表示装置の各信号のタイミングチャートである。
[図 40]PWM周波数を変化させずにバックライトによる黒揮入調光と同一期間の消灯 期間を挿入した場合の駆動波形を示すタイミングチャートである
[図 41]バックライトによる黒挿入調光と PWM調光とを組み合わせた場合に発生する 不要パルスを説明するためのタイミングチャートである。 発明を実施するための最良の形態
[0040] 以下、本発明の各実施の形態による液晶表示装置について図面を参照しながら説 明する。
[0041] (第 1の実施の形態）
まず、本発明の第 1の実施の形態による液晶表示装置について説明する。図 1は、 本発明の第 1の実施の形態による液晶表示装置の構成を示すブロック図である。図 1 に示す液晶表示装置は、液晶モジュール 1、映像処理部 2、 PWM調光駆動回路部 3及びバックライト部 4を備える。
[0042] 映像処理部 2は、映像信号処理回路 21、システム制御回路 22及び遅延回路 23を 備える。映像信号処理回路 21は、テレビジョン信号の映像信号等の入力映像信号を 液晶モジュール 1内での処理に適した信号に変換する。具体的には、映像信号処理 回路 21は、入力映像信号から、 3原色 (RGB)に分離された映像信号 VR, VG, VB 、垂直同期信号 Vsyn、水平同期信号 Hsyn、ピクセルクロック CLKを出力する。遅 延回路 23は、垂直同期信号 Vsynを所定期間だけ遅延させ、遅延垂直同期信号 Vs yn，を出力する。システム制御回路 22は、マイクロコンピュータ等力も構成され、操作 端末（図示省略)を用いたユーザの操作に応じて装置の制御を行う。また、システム 制御回路 22は、黒挿入調光に使用される 1垂直期間内の黒挿入期間（消灯期間）の 割合を決定するための黒挿入デューティデータ BDを作成するとともに、液晶パネル 14の輝度を調整する PWM調光に使用される PWM調光パルスのデューティ比を決 定するための点灯デューティデータ LDを作成する。
[0043] 液晶モジュール 1は、パネルコントロール回路 11、ソースドライバ 12、ゲートドライバ 13及び液晶パネル 14を備える。パネルコントロール回路 11は、映像信号 VR, VG, VB、垂直同期信号 Vsyn、水平同期信号 Hsyn、ピクセルクロック CLKを受け、映像 信号 VR, VG, VB及びクロックパルス CLKをソースドライバ 12へ出力し、垂直同期 信号 Vsyn及び水平同期信号 Hsynをゲートドライバ 13へ出力する。ソースドライバ 1 2及びゲートドライバ 13は、垂直同期信号 Vsyn及び水平同期信号 Hsynに基づいて 液晶パネル 14のゲート電極を走査しながら、信号電極に映像信号 VR, VG, VBに 対応したソース電圧を印加し、液晶パネル 14に画像を表示させる。このとき、ソースド ライバ 12及びゲートドライバ 13は、画面最上端ライン力も画面最下部ラインまで順次 走査を行う。また、液晶モジュール 1としては、例えば、 TFT (薄膜トランジスタ）を用 V、たアクティブマトリクス駆動方式の液晶モジュールが用いられる。
[0044] PWM調光駆動回路部 3は、輝度調光用 PWM発生部 31、黒挿入調光用 PWM発 生部 32及び AND回路 (信号波形重畳回路） 33を備える。輝度調光用 PWM発生部 31は、 1垂直期間 5分割回路 34、 ノ ルスカウント回路 35及び PWM発生回路 36を備 える。黒挿入調光用 PWM発生部 32は、パルスカウント回路 37及び PWM発生回路 38を備える。
[0045] 1垂直期間 5分割回路 34は、遅延垂直同期信号 Vsyn'を受け、遅延垂直同期信 号 Vsyn，の 1垂直期間を 5分割した 5分割同期信号 lZ5Tvを出力する。ノ ルスカウ ント回路 35は、 5分割同期信号 lZ5Tv及び点灯デューティデータ LDを受け、 5分 割同期信号 1Z5T の同期タイミングとオン期間（点灯期間）の開始タイミングとが同 じで且つ点灯デューティデータ LDに基づいて点灯期間を決定した消灯開始タイミン グ信号 Prlを出力する。 PWM発生回路 36は、 5分割同期信号 lZ5Tv及び消灯開 始タイミング信号 Prlを受け、 5分割同期信号 lZ5Tvに同期してオンし且つ消灯開 始タイミング信号 Pr 1に同期してオフする調光用 PWMパルス Vpwm 1を出力する。
[0046] ノ ルスカウント回路 37は、遅延垂直同期信号 Vsyn'及び黒挿入デューティデータ BDを受け、遅延垂直同期信号 Vsyn'の同期タイミングと黒挿入期間（消灯期間）の 開始タイミングとが同じで且つ黒挿入デューティデータ BDに基づいて黒挿入期間を 決定した点灯開始タイミング信号 PrBLを出力する。 PWM発生回路 38は、遅延垂直 同期信号 Vsyn'及び点灯開始タイミング信号 PrBLを受け、黒挿入期間が遅延垂直 同期信号 Vsyn'に同期して開始され且つ点灯開始タイミング信号 PrBLに同期して 終了する黒揷入用 PWMパルス VBLを出力する。 AND回路 33は、調光用 PWMパ ルス Vpwml及び黒揷入用 PWMパルス VBLを受け、両者の論理積を取ったインバ ータ駆動信号 Voutlを出力する。
[0047] ノ ックライト部 4は、ノ ックライト用電力供給回路 41、インバータ 42及び蛍光ランプ 4 3を備える。蛍光ランプ 43は、液晶パネル 14の背面に設置され、液晶パネル 14を背 面から照明する。バックライト用電力供給回路 41は、インバータ 42に電力を供給し、 インバータ 42は、インバータ駆動信号 Voutlに応じた電圧を蛍光ランプ 43に印加し て蛍光ランプ 43を駆動する。
[0048] なお、本実施の形態では、蛍光ランプ 43は、一つの発光領域として駆動される蛍 光ランプを意味し、蛍光ランプが 1本又は複数ある場合でも、全ての蛍光ランプを一 括して駆動する場合は、一つの発光領域として駆動される蛍光ランプ全体を一つの 蛍光ランプ 43として図示及び説明している。また、ノ ックライトとして用いられる光源 は、蛍光ランプに特に限定されず、 LED等を用いてもよい。これらの点に関して、以 下の各実施の形態も同様である。
[0049] 本実施の形態では、液晶パネル 14が液晶パネルの一例に相当し、映像処理部 2、 パネルコントロール回路 11、ソースドライバ 12及びゲートドライバ 13がパネル駆動手 段の一例に相当し、蛍光ランプ 43が光源の一例に相当し、 PWM調光駆動回路部 3 、ノ ックライト用電力供給回路 41及びインバータ 42が光源駆動手段の一例に相当 する。
[0050] 次に、上記のように構成された液晶表示装置のバックライト調光動作について説明 する。図 2は、図 1に示す液晶表示装置のバックライト調光動作を説明するためのタイ ミングチャートである。
[0051] まず、システム制御回路 22は、本装置に対して予め決定されている黒挿入期間及 び PWM調光パルスのデューティ比に対応する黒挿入デューティデータ BD及び点 灯デューティデータ LDを出力する。また、ユーザが液晶パネル 14の輝度を調整した 場合、システム制御回路 22は、調整後の輝度になるように点灯デューティデータ LD を変更する。
[0052] 次に、遅延回路 23は、垂直同期信号に対して黒挿入期間の位相が後述する位相 となるように、映像信号処理回路 21から出力される垂直同期信号 Vsynを所定期間 だけ遅延させ、遅延垂直同期信号 Vsyn'を出力する。 1垂直期間 5分割回路 34は、 遅延垂直同期信号 Vsyn'を受け、遅延垂直同期信号 Vsyn'の 5倍の周波数を有す る 5分割同期信号 lZ5Tvを出力する。
[0053] このとき、パルスカウント回路 35は、点灯期間が 5分割同期信号 lZ5Tvに同期し て開始され且つ点灯デューティデータ LDに応じたデューティ比を有する PWM調光 パルス Vpwmlを作成するための消灯開始タイミング信号 Prlを出力する。 PWM発 生回路 36は、 5分割同期信号 lZ5Tv及び消灯開始タイミング信号 Prlを受け、 5分 割同期信号 1Z5T に同期して点灯期間が開始され且つ消灯開始タイミング信号 Pr 1に同期して点灯期間が終了する調光用 PWMパルス Vpwmlを出力する。このよう にして、液晶パネル 14の輝度を調整する PWM調光を行うための調光用 PWMパル ス Vpwmlが作成される。
[0054] 一方、パルスカウント回路 37は、遅延垂直同期信号 Vsyn'及び黒挿入デューティ データ BDを受け、黒挿入期間が遅延垂直同期信号 Vsyn'に同期して開始され且 つ黒挿入デューティデータ BDに応じた黒挿入期間を有する黒揷入用 PWMパルス VBLを作成するための点灯開始タイミング信号 PrBLを出力する。 PWM発生回路 3 8は、遅延垂直同期信号 Vsyn'及び点灯開始タイミング信号 PrBLを受け、遅延垂 直同期信号 Vsyn'に同期して黒挿入期間が開始され且つ点灯開始タイミング信号 P rBLに同期して黒挿入期間が終了する黒揷入用 PWMパルス VBLを出力する。この ようにして、動画表示時の動画視認性を改善するためにバックライトによる黒挿入調 光を行うための黒揷入用 PWMパルス VBLが作成される。
[0055] 次に、 AND回路 33は、黒揷入用 PWMパルス VBLの点灯期間のパルスに調光用 PWMパルス Vpwmlを重畳させてインバータ駆動信号 Voutlを出力する。インバー タ 42は、インバータ駆動信号 Voutlを用いて蛍光ランプ 43を点灯又は消灯させる。 したがって、調光用 PWMパルスのデューティ比に影響されることなぐ 1垂直期間内 に一定期間の黒挿入期間を設けることができるので、動画表示時の動画視認性を改 善するためにバックライトによる黒挿入調光を行 ヽながら、液晶パネル 14の輝度を調 整する PWM調光を同時に行うことができる。この結果、黒挿入調光により動画視認 性を向上させることができるとともに、不要なパルスを発生させることなぐ広範囲の調 光を低電流で安定的に行うことができる。
[0056] なお、本実施の形態では、 1垂直期間 5分割回路 34により輝度調光用の PWM調 光パルス Vpwmlの作成に用 、る 5分割同期信号 lZ5Tvを作成したが、 1垂直期間 を N分割 (N= l, 2, 3, · · ·)するものであれば 5分割以外の他の分割数の同期信号 を用いてもよい。
[0057] 次に、上記の黒挿入期間の位相についてさらに詳細に説明する。図 3は、パネル 透過率と黒挿入期間との関係を説明するためのタイミングチャートである。図 3の（a) に示すように、垂直同期信号 Vsynに同期して液晶パネル 14が駆動される場合、パ ネル透過率は図 3の（b)に示すように変化し、パネル透過率が変化する遷移期間と、 パネル透過率がほぼ一定となる定常期間とに区分できる。遷移期間ではパネル透過 率は駆動後の本来の透過率になっておらず、一方、定常期間ではパネル透過率は 駆動後の本来の透過率となっているため、定常期間に蛍光ランプ 43からできるだけ 多くの光を透過させることによりパネル透過率に応じた画像を良好に表示することが できる。このため、液晶パネル 14の透過率の遷移期間と黒挿入期間とが重なるように 黒揷入用 PWMパルス VBLを作成することが好ましぐ液晶パネル 14の透過率の遷 移期間の開始点付近力ゝら黒挿入期間が開始されるように黒挿入用 PWMパルス VB Lを作成することがより好まし 、。
[0058] 例えば、図 3の（c)に示すように、遅延回路 23による遅延時間を Omsにし、垂直同 期信号 Vsynに同期して黒挿入期間、点灯期間の順に各期間が設けられるように、 黒挿入用 PWMパルス VBLを作成してもよい。この場合、発光波形は、図 3の（d)に 示すようになり、黒挿入期間に残光成分がやや残るもののほぼ完全な黒表示（消灯 状態）を実現することができるとともに、点灯期間では本来のパネル透過率に応じた 光を充分に透過させることができる。なお、この場合、遅延回路 23を省略してもよい。
[0059] また、遷移期間にお 、てパネル透過率の初期変化率が小さ 、ため、パネル透過率 力 ％変化したときに黒挿入期間を開始するようにしてもよい。この場合、パネル透過 率の 5%変化時間を予め計測しておき、この時間だけ遅延した遅延垂直同期信号 V syn'を遅延回路 23により作成する。逆に、残光成分を考慮して、遷移期間の開始直 前から黒挿入期間を開始するようにしてもよ!ヽ。 [0060] 上記の知見を基に、黒挿入期間の開始位相を変化させて MPRT(Motion Pictu re Response Time)値を用いて動画視認性を評価した。図 4は、黒挿入期間の開 始位相を変化させたときの MPRT値の測定結果を示す図である。図 4に示す例では 、 VA (Vertically Aligned)モードの液晶パネルを用いて 1垂直期間に対する黒揷 入期間の比率を 30%として測定を行った。図 4から、黒挿入期間の開始位相が 0Z1 6垂直期間（遅延時間が Oms)のときに MPRT値が最小となり、その後、 MPRT値が 周期的に変動することがわ力つた。このように、 MPRT値を用いた動画視認性の評 価でも、液晶パネル 14の遷移期間の開始点付近力も黒挿入期間が開始されるように 黒挿入用 PWMパルス VBLを作成することが最も好ましいことが明らカゝとなった。
[0061] 上記のように、本実施の形態では、 1垂直期間内に光源が消灯する黒挿入期間と 光源が点灯する点灯期間とが設けられるように蛍光ランプ 43が駆動されるので、動 画視認性を向上させることができるとともに、点灯期間において蛍光ランプ 43が点灯 及び消灯を繰り返すように蛍光ランプ 43が PWM駆動されるので、不要なパルスを発 生させることなぐ広範囲の調光を低電流で安定的に行うことができる。
[0062] (第 2の実施の形態）
次に、本発明による第 2の実施の形態の液晶表示装置について説明する。図 5は、 本発明の第 2実施の形態による液晶表示装置の構成を示すブロック図である。図 5に 示す液晶表示装置と図 1に示す液晶表示装置とで異なる点は、バックライト部 4がバ ックライト部 4aに変更され、 3個の 1Z4垂直期間遅延回路 5a〜5cが付加された点で あり、その他の点は図 1に示す液晶表示装置と同様であるので、同一部分には同一 符号を付してその説明を省略し、以下、異なる部分について詳細に説明する。
[0063] 1Z4垂直期間遅延回路 5aは、 PWM調光駆動回路部 3からインバータ駆動信号 V outlを受け、インバータ駆動信号 Voutlを 1Z4垂直期間だけ遅延させたインバー タ駆動信号 Vout2を出力する。 1Z4垂直期間遅延回路 5bは、 1Z4垂直期間遅延 回路 5aからインバータ駆動信号 Vout2を受け、インバータ駆動信号 Vout2を 1Z4 垂直期間だけ遅延させたインバータ駆動信号 Vout3を出力する。 1Z4垂直期間遅 延回路 5cは、 1Z4垂直期間遅延回路 5bからインバータ駆動信号 Vout3を受け、ィ ンバータ駆動信号 Vout3を 1Z4垂直期間だけ遅延させたインバータ駆動信号 Vou t4を出力する。
[0064] バックライト部 4aは、バックライト用電力供給回路 41、 4個のインバータ 42a〜42d 及び 4個の蛍光ランプ 43a〜43dを備える。蛍光ランプ 43a〜43dは、液晶パネル 14 の背面に、液晶パネル 14を垂直方向に 4分割した発光領域ごとに設けられる。ノ ック ライト用電力供給回路 41は、インバータ 42a〜42dに電力を供給し、インバータ 42a 〜42dは、インバータ駆動信号 Voutl〜Vout4に応じた電圧を蛍光ランプ 43a〜43 dに印加して蛍光ランプ 43a〜43dを独立に駆動する。
[0065] 図 6は、図 5に示す蛍光ランプ 43a〜43dの配置を説明するための模式図である。
図 6に示すように、蛍光ランプ 43aは、液晶パネル 14の最上部の発光領域 Raを背面 から照明し、蛍光ランプ 43bは、発光領域 Raの下部の発光領域 Rbを背面力も照明 し、蛍光ランプ 43cは、発光領域 Rbの下部の発光領域 Rcを背面力 照明し、蛍光ラ ンプ 43dは、液晶パネル 14の最下部の発光領域 Rdを背面から照明する。なお、本 実施の形態では、液晶パネル 14を垂直方向に 4分割した力 分割数はこの例に特に 限定されず、 8分割等の他の分割数を用いてもよい。
[0066] 本実施の形態では、蛍光ランプ 43a〜43dが光源の一例に相当し、 PWM調光駆 動回路部 3、 ノックライト用電力供給回路 41及びインバータ 42a〜42dが光源駆動 手段の一例に相当し、その他は第 1の実施の形態と同様である。
[0067] 次に、上記のように構成された液晶表示装置のバックライト調光動作のうちバックラ イトによる黒挿入調光について詳細に説明する。図 6に示すように、各蛍光ランプ 43 a〜43dは各発光領域 Ra〜Rdに対して最適なタイミングで黒挿入調光されるので、 隣接する発光領域間の境界点では、両発光領域の光が混在するため、境界点付近 ではエッジブルアを充分に改善することができない。
[0068] 例えば、発光領域 Raの中央点 P1と発光領域 Rbの中央点 P2に対して最適なタイミ ングで黒挿入調光され、発光領域 Raが消灯期間（黒挿入期間）にあり、発光領域 Rb が点灯期間にある場合、発光領域 Raと発光領域 Rbとの境界点 P3では、発光領域 R aの発光状態と発光領域 Rbの発光状態とが混在するため、黒挿入調光による効果を 充分に得ることができない。
[0069] 図 7は、図 5に示す液晶表示装置の黒挿入調光による輝度レベルの変化を説明す るためのタイミングチャートである。なお、 PWM調光については、第 1の実施の形態 と同様であるので、図 7及び後述する図 8では、 PWM調光による部分の図示を省略 している。
[0070] 本実施の形態では、垂直同期信号 Vsynに同期して蛍光ランプ 43dの黒挿入期間 が終了されるとともに、蛍光ランプ 43aの黒挿入期間が開始され、垂直同期信号 Vsy nから 1Z4垂直期間だけ遅延したタイミングで蛍光ランプ 43aの黒挿入期間が終了 されるとともに、蛍光ランプ 43bの黒挿入期間が開始され、垂直同期信号 Vsyn力も 2 Z4垂直期間だけ遅延したタイミングで蛍光ランプ 43bの黒挿入期間が終了されると ともに、蛍光ランプ 43cの黒挿入期間が開始され、垂直同期信号 Vsynから 3Z4垂 直期間だけ遅延したタイミングで蛍光ランプ 43cの黒挿入期間が終了されるとともに、 蛍光ランプ 43dの黒挿入期間が開始される。
[0071] したがって、 1相目中央点 P1及び 2相目中央点 P2における発光波形は、それぞれ 図 7の (b)及び (c)に示す波形となり、両波形が混在する 1相目と 2相目との境界点 P 3における発光波形の輝度レベルは、図 7の（d)に示すように垂直同期信号 Vsynの 立ち下がりタイミングから 1Z2垂直期間まで半分になり、図 7の（e)に示す理想的な 発光波形とはならない。
[0072] 図 8は、図 5に示す液晶表示装置の黒挿入調光による輝度レベルの変化を説明す るための他のタイミングチャートである。図 8に示す例は、黒挿入期間を 1Z4垂直期 間より長くした例であり、 1相目中央点 P1及び 2相目中央点 P2における発光波形は 、それぞれ図 8の (b)及び (c)に示す波形となり、両波形が混在する 1相目と 2相目と の境界点 P3における発光波形の輝度レベルは、図 8の（d)に示すように垂直同期信 号 Vsynの立ち下がりタイミングから 2相目の黒挿入期間の終了時点まで半分になり、 さらに、 1相目の黒挿入期間の終了時点から 2相目の黒挿入期間の開始時点まで 0 になり、図 8の（e)に示すように理想的な発光波形とはならない。
[0073] このように、発光領域の中央部に比べて端部では、両側の発光が混在するため、 発光波形が歪み、発光領域の中央部の動画ボケの度合 、と端部の動画ボケの度合 いが異なることにより動画ボケムラが発生する。ここで、発光波形の中央部の発光波 形を理想的な発光波形とした場合、両側の発光波形から均等に発光が混在する端 部の発光波形において、理想的な黒挿入期間（消灯期間）における輝度レベル (例 えば、図 7及び図 8に示す領域 LAの面積 SA)に対する 1垂直期間における輝度レ ベル (例えば、図 7及び図 8に示す領域 LAの面積 SAと領域 LBの面積 SBとの合計 値)の輝度レベル比（SAZ (SA+SB) )を指標とした場合、理想波形ではその比が 0 となり、この比の値が大きいほど動画ボケムラが改善されないことを示すこととなり、こ の輝度レベル比（SAZ (SA+SB) )を用いて動画ボケムラの度合 、を測ることがで きる。
[0074] 図 9は、黒挿入比率と輝度レベル比との関係を示す図である。図 9に示す例は、 4 相（図 6に示す 4個の蛍光ランプ 43a〜43dにより 4個の発光領域 Ra〜Rdが形成さ れ、 1Z4垂直期間ずつ黒挿入期間をずらした場合)と、 8相（8個の蛍光ランプにより 8個の発光領域が形成され、 1Z8垂直期間ずつ黒挿入期間をずらした場合)との場 合における黒挿入比率と輝度レベル比との関係を示しており、黒挿入比率は 1垂直 期間に対する黒挿入期間の比率を示している。図 9から、黒挿入比率が小さいほど、 輝度レベル比が小さくなり、動画ボケムラを改善するためには黒挿入比率すなわち 黒挿入期間を短くする必要があることがわかる。
[0075] 図 10は、黒挿入比率を変化させた場合の動画ボケムラに対する主観評価結果を 示す図である。この主観評価は、発光領域の中央部の動画ボケに対して端部の動画 ボケが改善されたか否力を動画ボケムラとして評価したものであり、主観評価平均点 数 4は「動画ボケムラが気になる」、 3は「動画ボケムラがわ力る」、 2は「動画ボケムラ が少しわかる」、 1は「動画ボケムラが許容範囲である」、 0は「動画ボケムラが検知で きな 、」ことをそれぞれ表して 、る。「動画ボケムラが許容範囲である」ことを表す主観 評価平均点数 1を上限値とすると、図 10から、 4相の場合は黒挿入比率が 50%以下 となり、 8相の場合は黒挿入比率が 75%以下となる。したがって、発光領域 (蛍光ラン プ）の相数を Mとすると、 1垂直期間に対する黒挿入期間の比率は、（M— 2) ZM以 下 (Mは 3以上の整数)となる場合は動画ボケムラが許容範囲となる。
[0076] 図 11は、黒挿入比率を変化させた場合の動画ボケに対する主観評価結果を示す 図である。この主観評価は、画面全体として動画ボケが改善されたか否かを動画ボケ として評価したものであり、主観評価平均点数 4は「動画ボケが変化していない」、 3 は「動画ボケが少し良化した」、 2は「動画ボケが良化した」、 1は「動画ボケが少し見 える」、 0は「動画ボケが見えない」ことをそれぞれ表している。動画ボケの効果がある ことすなわち主観評価平均点数 4を上限値とすると、図 11から、 4相及び 8相ともに黒 挿入比率が 20%以上となる。また、「動画ボケが少し見える」ことを表す主観評価平 均点数 3を上限値とすると、図 11から、 4相の場合は黒挿入比率が 30%以上となり、 8相の場合は黒挿入比率が 45%以上となる。
[0077] 図 12は、黒挿入比率の好ましい範囲を示す図である。図 10及び図 11の主観評価 から、黒挿入比率は、 4相の場合は 20%以上 50%以下であることが好ましぐ 8相の 場合は 20%以上 75%以下であることが好ましい。また、図 11の主観評価平均点数 3 を上限値とすると、黒挿入比率は、 4相の場合は 30%以上 50%以下であることがより 好ましぐ 8相の場合 45%以上 75%以下であることがより好ましい。
[0078] 上記のように、本実施の形態では、 1垂直期間内に各蛍光ランプ 43a〜43dが消灯 する黒挿入期間と点灯する点灯期間とが設けられ、 4個の蛍光ランプ 43a〜43dに対 して黒挿入期間を動画視認性が良好となる位相で挿入することができるので、液晶 パネル全体の動画視認性を向上させることができる。また、各点灯期間において点 灯及び消灯を繰り返すように蛍光ランプ 43a〜43dが PWM駆動されるので、不要な パルスを発生させることなく、広範囲の調光を低電流で安定的に行うことができる。
[0079] (第 3の実施の形態）
次に、本発明による第 3の実施の形態の液晶表示装置について説明する。図 13は 、本発明の第 3実施の形態による液晶表示装置の構成を示すブロック図である。図 1 3に示す液晶表示装置と図 1に示す液晶表示装置とで異なる点は、システム制御回 路 22がヒゲパルス制限デューティデータ PDをも出力するシステム制御回路 22aに変 更されるととも〖こ、黒挿入調光用 PWM発生部 32がパルス幅制限回路 39をさらに備 える黒挿入調光用 PWM発生部 32aに変更された点であり、その他の点は図 1に示 す液晶表示装置と同様であるので、同一部分には同一符号を付してその説明を省 略し、以下、異なる部分について詳細に説明する。
[0080] システム制御回路 22aは、黒挿入デューティデータ BD及び点灯デューティデータ LDを作成するとともに、 AND回路 33から出力されるインバータ駆動信号 Voutlの 狭小パルスであるヒゲパルスのパルス幅が所定値未満とならな 、ようにヒゲパルスの パルス幅を制限するためのヒゲノ ルス幅制限デューティデータ PDを作成する。例え ば、インバータ 42が安定的に動作可能な最小パルス幅が実験等により予め求められ 、システム制御回路 22aは、このパルス幅にヒゲパルスのパルス幅を制限するための データをヒゲパルス幅制限デューティデータ PDとして予め記憶している。
[0081] パルス幅制限回路 39は、 1垂直期間 5分割回路 34からの 5分割同期信号 lZ5Tv 、システム制御回路 22aからのヒゲパルス幅制限デューティデータ PD及び PWM発 生回路 38力 の黒揷入用 PWMパルス VBLを受け、インバータ駆動信号 Voutlのヒ ゲパルスのパルス幅がヒゲパルス幅制限デューティデータ PDに対応するパルス幅に 制限されるように黒揷入用 PWMパルス VBLの点灯期間を延長したヒゲパルス改善 後の黒揷入用 PWMパルス VBL'を AND回路 33へ出力する。
[0082] 本実施の形態では、映像処理部 2a、パネルコントロール回路 11、ソースドライバ 12 及びゲートドライバ 13がパネル駆動手段の一例に相当し、 PWM調光駆動回路部 3 a、ノ ックライト用電力供給回路 41及びインバータ 42が光源駆動手段の一例に相当 し、輝度調光用 PWM発生部 31が第 1の信号作成手段の一例に相当し、ノ レスカウ ント回路 37及び PWM発生回路 38が第 2の信号作成手段の一例に相当し、パルス 幅制限回路 39が制限手段の一例に相当し、 AND回路 33、バックライト用電力供給 回路 41及びインバータ 42が駆動手段の一例に相当し、その他の点は第 1の実施の 形態と同様である。
[0083] 次に、上記のように構成された液晶表示装置のヒゲパルス制限動作について説明 する。図 14は、図 13に示す液晶表示装置のヒゲノルス制限動作を説明するための タイミングチャートである。なお、以下の説明では、点灯期間の後に黒挿入期間を設 ける例について説明するが、黒挿入期間を点灯期間の前に設ける場合も、下記と同 様にしてヒゲパルスを制限することができる。
[0084] 図 14の（b)及び（c)〖こ示すように、 PWM発生回路 38が黒揷入用 PWMパルス VB Lを出力し、 PWM発生回路 36が調光用 PWMパルス Vpwmlを出力すると、両者の 合成信号は、図 14の（d)に示す波形となり、点灯期間の終点直前にヒゲパルスが発 生することとなる。このため、本実施の形態では、図 14の（e)に示すように、ノ ルス幅 制限回路 39は、黒挿入用 PWMパルス VBLの点灯期間を延長した改善後の黒挿入 用 PWMパルス VBL'を出力する。この結果、 AND回路 33から出力されるインバー タ駆動信号 Voutlは、図 14の（f)に示す波形となり、ヒゲパルスのパルス幅がヒゲパ ルス制限幅 PLに制限される。
[0085] 次に、上記のパルス幅制限回路 39について具体的に説明する。図 15は、図 13に 示すパルス幅制限回路 39の一例の構成を示す回路図である。図 15に示すように、 パノレス幅制限回路 39は、パノレスカウント回路 51、比較器 52、 Dフリップフロップ 53, 54、 ANDゲート 55及び ORゲート 56を備える。パルスカウント回路 51は、 5分割同 期信号 1Z5T に同期してカウント動作を開始し、カウント数を比較器 52へ出力する 。比較器 52は、パルスカウント回路 51からのカウント数とヒゲパルス幅制限デューティ データ PDとを比較し、 5分割同期信号 lZ5Tvに同期してヒゲパルス制限幅 PLのパ ルス幅を有する制限パルス PLWを Dフリップフロップ 53の入力端子 D及び Dフリップ フロップ 54のクロック端子へ出力する。また、 Dフリップフロップ 53のクロック端子及び Dフリップフロップ 54の入力端子 Dには、黒揷入用 PWMパルス VBLが入力される。 ANDゲート 55は、 Dフリップフロップ 53の出力 Q1と Dフリップフロップ 54の出力 Q2 との論理積を出力する。 ORゲート 56は、 ANDゲート 55の出力と黒揷入用 PWMパ ルス VBLとの論理和を改善後の黒揷入用 PWMパルス VBL'として出力する。
[0086] 図 16は、図 15に示すパルス幅制限回路 39の動作を説明するためのタイミングチヤ ートである。図 16の（c)に示す 5分割同期信号 lZ5Tvがパルスカウント回路 51へ入 力されると、比較器 52は、図 16の（d)に示す、ヒゲパルス制限幅 PLのパルス幅を有 する制限パルス PLWを出力する。このとき、 Dフリップフロップ 53の出力 Q1は、図 16 の ）に示す波形になり、また、 Dフリップフロップ 54の出力 Q2は、図 16の（f)に示 す波形となり、 ORゲート 56は、図 16の (g)に示す改善後の黒挿入用 PWMパルス V BL'を出力する。
[0087] この結果、図 16の（b)に示す黒揷入用 PWMパルス VBLは、ヒゲパルス制限幅 PL を有する制限パルス PLWの立ち下がりまで延長された改善後の黒揷入用 PWMパ ルス VBL'に変更され、図 14を用いて上述したように、ヒゲパルスのパルス幅がヒゲ パルス制限幅 PLに制限される。 [0088] このように、本実施の形態では、第 1の実施の形態と同様の効果を得ることができる とともに、ヒゲパルスのパルス幅を常にヒゲパルス制限幅 PLに制限することができる ので、不要なパルスを発生させることなぐ広範囲の調光をより低電流でより安定的に 行うことができる。
[0089] (第 4の実施の形態）
次に、本発明による第 4の実施の形態の液晶表示装置について説明する。図 17は 、本発明の第 4実施の形態による液晶表示装置の構成を示すブロック図である。図 1 7に示す液晶表示装置は、液晶モジュール 1と、映像処理部 2bと、 PWM調光駆動 回路部 3bと、ノ ックライト部 4bとを備えている。
[0090] 液晶モジュール 1としては、 TFT (薄膜トランジスタ）を用いたアクティブマトリクス駆 動方式のものを用いることができる。液晶モジュール 1は、液晶パネル 14と、液晶パ ネルを駆動するソースドライバ 12及びゲートドライバ 13と、ソースドライバ 12及びゲー トドライバ 13を介して液晶パネル 14に画像を表示するパネルコントロール回路 11と を備えている。ソースドライバ 12及びゲートドライバ 13の表示駆動方式は、画面最上 端ライン力も画面最下部ラインまで順次走査を行うものとする。
[0091] 映像処理部 2bは、映像信号処理回路 21と、システム制御回路 22とから構成されて いる。映像信号処理回路 21は、テレビジョン信号の映像信号等の入力映像信号を 液晶モジュール 1内での処理に適した形態に変換する。システム制御回路 22は、マ イク口コンピュータによって構成され、ユーザーの操作 (操作端末は図示省略）に応じ て装置の制御を行う。映像信号処理回路 21は、入力映像信号から 3原色 (RGB)に 分離された映像信号 VR, VG, VBと、垂直同期信号 Vsynと、水平同期信号 Hsynと 、ピクセルクロック CLKとを出力する。
[0092] バックライト部 4bは、液晶パネル 14の背面に設置された 2つの蛍光ランプ 43a, 43 b (発光領域に相当）と、蛍光ランプ 43a, 43bに電圧を印加してそれぞれ独立に駆 動するインバータ 42a, 42bと、インバータ 42a, 42bに電力を供給するバックライト用 電力供給回路 41とから構成されて ヽる。
[0093] PWM調光駆動回路部 3bは、輝度調光用 PWM発生部 31aと、黒挿入調光用 PW M発生部 32と、 AND回路 (信号波形重畳回路） 33a, 33bとから構成されている。 [0094] 輝度調光用 PWM発生部 31aは、垂直同期信号 Hsynを受けて 1垂直期間を 5分 割する 5分割同期信号 lZ5Tvを出力する 1垂直期間 5分割回路 34と、システム制御 回路 22からの輝度調光用の点灯デューティデータ LDと 5分割同期信号 lZ5Tvとを 受け取り、 5分割同期信号 1Z5T の同期タイミングから点灯デューティデータ LDに 基づく PWM調光オン期間が経過した時点で PWM調光オフを指令するための消灯 開始タイミング信号 Prlを出力するノ ルスカウント回路 35aと、システム制御回路 22 力もの輝度調光用の点灯デューティデータ LDと 5分割同期信号 lZ5Tvとを受け取 り、 5分割同期信号 lZ5Tvの同期タイミングから点灯デューティデータ LDに基づく P WM調光オフ期間が経過した時点で PWM調光オンを指令するための点灯開始タイ ミング信号 Pr2を出力するパルスカウント回路 35bと、消灯開始タイミング Prl及び 5 分割同期信号 1Z5T を受け取り、 5分割同期信号 1Z5T に同期して PWM調光ォ ン期間が開始され且つ消灯開始タイミング信号 Prlに同期して PWM調光オフ期間 が開始される PWM調光パルス Vpwmlを出力する PWM発生回路 36aと、点灯開 始タイミング Pr2及び 5分割同期信号 lZ5Tvを受け取り、 5分割同期信号 lZ5Tvに 同期して PWM調光オフ期間が開始され且つ点灯開始タイミング信号 Pr2に同期し て PWM調光オン期間が開始される PWM調光パルス Vpwm2を出力する PWM発 生回路 36bとから構成されて 、る。
[0095] 黒挿入調光用 PWM発生部 32は、垂直同期信号 Vsyn及び黒挿入調光用の黒挿 入デューティデータ BDを受け取り、黒挿入デューティデータ BDに基づ 、て消灯開 始タイミング信号 PrBLを出力するパルスカウント回路 37と、垂直同期信号 Vsyn及 び消灯開始タイミング信号 PrBLを受け取り、黒揷入用 PWMパルス VBLを出力する PWM発生回路 38と力も構成されて 、る。
[0096] AND回路 33a, 33bは、 PWM調光パルス Vpwml又は PWM調光パルス Vpwm 2と、黒揷入用 PWMパルス VBLとを重畳させてインバータ駆動信号 Voutl, Vout2 を出力する。インバータ 42a, 42bは、インバータ駆動信号 Voutl, Vout2を用いて 、 2つの発光領域 (蛍光ランプ 43a, 43b)をそれぞれ独立に駆動する。
[0097] 本実施の形態では、映像処理部 2b、パネルコントロール回路 11、ソースドライバ 12 及びゲートドライバ 13がパネル駆動手段の一例に相当し、蛍光ランプ 43a, 43bが光 源の一例に相当し、 PWM調光駆動回路部 3b、バックライト用電力供給回路 41及び インバータ 42a, 42bが光源駆動手段の一例に相当し、その他の点は、第 1の実施の 形態と同様である。
[0098] 次に、上記のように構成された液晶表示装置のバックライト調光動作について説明 する。図 18は、図 17に示す液晶表示装置のバックライト調光動作を説明するための タイミングチャートである。
[0099] 図 18に示すように、 1垂直期間 5分割回路 34は、映像信号処理回路 21からの垂直 同期信号 Vsynを受け取り、 5倍の周波数の 5分割同期信号 lZ5Tvを出力する。パ ルスカウント回路 35a, 35bは、システム制御回路 22から輝度調光用の点灯デューテ ィデータ LD及び 5分割同期信号 lZ5Tvを受け取り、 5分割同期信号 lZ5Tvの同 期タイミングとオン期間の開始タイミングとが同じで点灯デューティデータ LDに基づ いて点灯期間を決定した消灯開始タイミング信号 Prlと、 5分割同期信号 lZ5Tvの 同期タイミングとオフ期間の開始タイミングとが同じで点灯デューティデータ LDに基 づいて点灯期間を決定した点灯開始タイミング信号 Pr2とをそれぞれ出力する。
[0100] PWM発生回路 36a, 36bは、消灯開始タイミング信号 Prl又は点灯開始タイミング 信号 Pr2、及び 5分割同期信号 lZ5Tvを受け取り、オン期間（点灯期間）がパルス 幅 Dとなる PWM調光パルス Vp wm 1 , Vp wm2を出力する。
[0101] 黒挿入調光用 PWM発生部 32では、システム制御回路 22からの黒挿入デューティ データ BDと垂直同期信号 Vsynとを受け取り、パルスカウント回路 37で消灯開始タイ ミング信号 PrBLを発生し、 PWM発生回路 38で垂直同期信号 Vsynによってオンし 、消灯開始タイミング信号 PrBLのタイミングでオフする黒揷入用 PWMパルス VBLを 発生する。
[0102] AND回路 33a, 33bは、 PWM調光パルス Vpwml又は PWM調光パルス Vpwm 2と、黒揷入用 PWMパルス VBLとを重畳させてインバータ駆動信号 Voutl, Vout2 を出力する。ノ ックライト部 4bでは、 2つの発光領域 (蛍光ランプ 43a, 43b)がそれぞ れ独立にインバータ駆動信号 Voutl, Vout2で調光される。
[0103] ここで、 2種類の輝度調光用の PWM調光パルス Vpwml, Vpwm2のある 1周期に 着目すると、点灯期間と消灯期間とが互いにほぼ逆側になるように配置されており、 テレビのインターレース駆動表示のように交互に発光されることがわかる。したがって
、インターリーブ駆動と同様に輝度調光用 PWM信号の周波数が倍になったのと同じ 効果を得ることができ、フリツ力を効果的に防止又は改善することができる。
[0104] また、 PWM調光パルス Vpwml, Vpwm2は、垂直同期信号 Vsynの周波数に対 して整数倍になるように設定されているため、黒揷入用 PWMノ ルス VBLに対して重 畳させた際にも、垂直期間の最初にヒゲ状のパルスが発生することはなぐインバー タ 42a, 42bの誤動作を未然に防ぐことが可能になる。
[0105] さら〖こ、黒揷入用 PWMパルス VBLの 1垂直期間内に点灯期間と消灯期間とを一 度ずつ設けることになるため、動画表示時のエッジブルアを改善することも可能にな る。なお、本実施の形態では、 1垂直期間 5分割回路 34にて輝度調光 PWM信号の 同期信号を生成していたが、 1垂直期間を N分割 (N= l, 2, 3, · · · )するものであれ ば 5分割でなくともよい。
[0106] 次に、上記のように構成された液晶表示装置の他のバックライト調光動作について 説明する。図 19は、図 17に示す液晶表示装置の他のバックライト調光動作を説明す るためのタイミングチャートである。
[0107] 図 19の (a)〜(f)に示すように、 1垂直期間 5分割回路 34から出力される 5分割同 期信号 lZ5Tv、パルスカウント回路 35a, 35bから出力される消灯開始タイミング信 号 Prl及び点灯開始タイミング信号 Pr2、並びに PWM発生回路 36a, 36bから出力 される PWM調光パルス Vpwml, Vpwm2は、図 18と同様に出力される。
[0108] 次に、図 19の（g)又は (h)に示すように、黒挿入調光用 PWM発生部 32のパルス カウント回路 37は、垂直同期信号 Vsyn及び黒挿入デューティデータ BDを受け、黒 挿入期間が垂直同期信号 Vsynに同期して開始され且つ黒挿入デューティデータ B Dに応じた黒挿入期間を有する黒挿入用 PWMパルスを作成するための点灯開始タ イミング信号 PrBLを出力する。 PWM発生回路 38は、垂直同期信号 Vsyn及び点灯 開始タイミング信号 PrBLを受け、黒挿入期間が垂直同期信号 Vsynに同期して開始 され且つ点灯開始タイミング信号 PrBLに同期して終了する黒揷入用 PWMパルス V BLを出力する。このようにして、動画表示時の動画視認性を改善するためにバックラ イトによる黒挿入調光を行うための黒揷入用 PWMパルス VBLが作成される。 [0109] 次に、図 19の（g)に破線で示すように、 AND回路 33aは、黒揷入用 PWMパルス VBLの点灯期間のパルスに調光用 PWMパルス Vpwmlを重畳させてインバータ駆 動信号 Voutlを出力する。インバータ 42aは、インバータ駆動信号 Voutlを用いて 蛍光ランプ 43aを点灯又は消灯させる。
[0110] また、図 19の（h)に破線で示すように、 AND回路 33bは、黒揷入用 PWMパルス V BLの点灯期間のパルスに調光用 PWMパルス Vpwm2を重畳させてインバータ駆 動信号 Vout2を出力する。インバータ 42bは、インバータ駆動信号 Vout2を用いて 蛍光ランプ 43bを点灯又は消灯させる。
[0111] 上記のようにして、本例では、調光用 PWMパルスのデューティ比に影響されること なぐ液晶パネル 14の遷移期間の開始点付近に一定期間の黒挿入期間を設けるこ とができるので、動画表示時の動画視認性を改善するためにバックライトによる黒挿 入調光を行 、ながら、液晶パネル 14の輝度を調整する PWM調光を同時に行うこと ができる。この結果、図 18に示すバックライト調光動作による効果に加え、動画視認 '性をより向上させることができる。
[0112] (第 5の実施の形態）
次に、本発明による第 5の実施の形態の液晶表示装置について説明する。図 20は 、本発明の第 5実施の形態による液晶表示装置の構成を示すブロック図である。図 2 0に示す液晶表示装置は、液晶モジュール 1と、映像処理部 2bと、 PWM調光駆動 回路部 3cと、ノ ックライト部 4aとを備えている。なお、液晶モジュール 1及び映像処理 部 2bは第 4の実施の形態と同様であるので、詳細な説明を省略する。
[0113] ノ ックライト部 4aは、液晶パネル 14の背面に設置された 4つの蛍光ランプ 43a〜43 dと、蛍光ランプ 43a〜43dに電圧を印加してそれぞれ独立に駆動するインバータ 42 a〜42dと、インバータ 42a〜42dに電力を供給するノ ックライト用電力供給回路 41と から構成されている。
[0114] PWM調光駆動回路部 3cは、輝度調光用 PWM発生部 31bと、黒挿入調光用 PW M発生部 32bと、 AND回路 33a〜33dとから構成されて!、る。
[0115] 輝度調光用 PWM発生部 31bは、垂直同期信号 Vsynを受けて 1垂直期間を 4分割 する 4分割同期信号 lZ4Tvを出力する 1垂直期間 4分割回路 61と、システム制御回 路 22からの輝度調光用の点灯デューティデータ LDと 4分割同期信号 lZ4Tvとを受 け取り、 4分割同期信号 1Z4T の同期タイミングから点灯デューティデータ LDに基 づく PWM調光オン期間が経過した時点で PWM調光オフを指令するための消灯開 始タイミング Prlを出力するノルスカウント回路 35aと、システム制御回路 22からの輝 度調光用の点灯デューティデータ LDと 4分割同期信号 lZ4Tvとを受け取り、 4分割 同期信号 lZ4Tvの同期タイミングから点灯デューティデータ LDに基づく PWM調光 オフ期間が経過した時点で PWM調光オンを指令するための点灯開始タイミング Pr2 を出力するパルスカウント回路 35bと、消灯開始タイミング Prl及び 4分割同期信号 1 Z4Tvを受け取り、 4分割同期信号 1Z4TVに同期して PWM調光オン期間が開始さ れ且つ消灯開始タイミング信号 Prlに同期して PWM調光オフ期間が開始される PW M調光パルス Vpwmlを出力する PWM発生回路 36aと、点灯開始タイミング Pr2及 び 4分割同期信号 lZ4Tvを受け取り、 4分割同期信号 lZ4Tvに同期して PWM調 光オフ期間が開始され且つ点灯開始タイミング信号 Pr2に同期して PWM調光オン 期間が開始される PWM調光パルス Vpwm2を出力する PWM発生回路 36bとから 構成されている。
黒挿入調光用 PWM発生部 32bは、垂直同期信号 Vsyn、 4分割同期信号 1Z4T V及び黒挿入調光用の黒挿入デューティデータ BDを受け取り、 4分割同期信号 1Ζ 4Tv及び黒挿入デューティデータ BDに基づ 、て位相の遅れて 、な 、消灯開始タイ ミング信号 PrBLlを出力するパルスカウント回路 37aと、垂直同期信号 Vsyn、 4分割 同期信号 lZ4Tv及び黒挿入調光用の黒挿入デューティデータ BDを受け取り、 4分 割同期信号 lZ4Tv及び黒挿入デューティデータ BDに基づいて 1垂直期間の 1Z4 だけ位相の遅れた消灯開始タイミング信号 PrBL2を出力するパルスカウント回路 37 bと、垂直同期信号 Vsyn、 4分割同期信号 lZ4Tv及び黒挿入調光用の黒挿入デュ 一ティデータ BDを受け取り、 4分割同期信号 lZ4Tv及び黒挿入デューティデータ B Dに基づいて 1垂直期間の 1Z2だけ位相の遅れた消灯開始タイミング信号 PrBL3 を出力するパルスカウント回路 37cと、垂直同期信号 Vsyn、 4分割同期信号 lZ4Tv 及び黒挿入調光用の黒挿入デューティデータ BDを受け取り、 4分割同期信号 1Z4 Tv及び黒挿入デューティデータ BDに基づいて 1垂直期間の 3Z4だけ位相の遅れ た消灯開始タイミング信号 PrBL4を出力するパルスカウント回路 37dと、垂直同期信 号 Vsyn、 4分割同期信号 lZ4Tv及び消灯開始タイミング信号 PrBLl〜PrBL4を 受け取り、黒揷入用 PWMパルス VBL1〜VBL4を出力する PWM発生回路 38a〜3 8dと力 構成されている。
[0117] AND回路 33aは、 PWM調光パルス Vpwmlと黒揷入用 PWMパルス VBL1とを 重畳させてインバータ駆動信号 Voutlを出力する。 AND回路 33bは、 PWM調光パ ルス Vpwm2と黒揷入用 PWMパルス VBL2とを重畳させてインバータ駆動信号 Vou t2を出力する。 AND回路 33cは、 PWM調光パルス Vpwmlと黒揷入用 PWMパル ス VBL3とを重畳させてインバータ駆動信号 Vout3を出力する。 AND回路 33dは、 PWM調光パルス Vpwm2と黒揷入用 PWMパルス VBL4とを重畳させてインバータ 駆動信号 Vout4を出力する。インバータ 42a〜42dは、インバータ駆動信号 Voutl 〜Vout4を用いて、 4つの発光領域（蛍光ランプ 43a〜43d)をそれぞれ独立に駆動 する。
[0118] 本実施の形態では、映像処理部 2b、パネルコントロール回路 11、ソースドライバ 12 及びゲートドライバ 13がパネル駆動手段の一例に相当し、蛍光ランプ 43a〜43dが 光源の一例に相当し、 PWM調光駆動回路部 3c、バックライト用電力供給回路 41及 びインバータ 42a〜42dが光源駆動手段の一例に相当し、その他の点は、第 1の実 施の形態と同様である。
[0119] 次に、上記のように構成された液晶表示装置のバックライト調光動作について説明 する。図 21は、図 20に示す液晶表示装置のバックライト調光動作を説明するための タイミングチャートである。
[0120] 図 20に示すように、 1垂直期間 4分割回路 61は、映像信号処理回路 21からの垂直 同期信号 Vsynを受け取り、 4倍の周波数の 4分割同期信号 lZ4Tvを出力する。パ ルスカウント回路 35a, 35bは、システム制御回路 22から輝度調光用の点灯デューテ ィデータ LD及び 4分割同期信号 lZ4Tvを受け取り、 4分割同期信号 lZ4Tvの同 期タイミングとオン期間の開始タイミングとが同じで点灯デューティデータ LDに基づ いて点灯期間を決定した消灯開始タイミング信号 Prlと、 4分割同期信号 lZ4Tvの 同期タイミングとオフ期間の開始タイミングが同じで点灯デューティデータ LDに基づ いて点灯期間を決定した点灯開始タイミング Pr2をそれぞれ出力する。
[0121] PWM発生回路 36a, 36bは、消灯開始タイミング信号 Prl又は点灯開始タイミング 信号 Pr2、及び 4分割同期信号 lZ4Tvを受け取り、オン期間（点灯期間）がパルス 幅 Dとなる PWM調光パルス Vp wm 1 , Vp wm2を出力する。
[0122] 黒挿入調光用 PWM発生部 32bでは、システム制御回路 22から黒挿入デューティ データ BD、 4分割同期信号 lZ4Tv及び垂直同期信号 Vsynを受け取り、ノ レス力 ゥント回路 37a〜37dで 1垂直期間の 1Z4ずつ順に位相が遅れた消灯開始タイミン グ信号 PrBLl〜PrBL4を発生し、 PWM発生回路 38a〜38dで垂直同期信号 Vsy n又は 1垂直期間の 1Z4ずつ順に位相が遅れたタイミングでオンし、消灯開始タイミ ング信号 PrBL 1〜PrBL4のタイミングでオフする黒揷入用 PWMパルス VBL 1〜 V BL4を発生する。
[0123] AND回路 33a, 33cは、黒揷入用 PWMパルス VBL 1又は黒揷入用 PWMパルス VBL3と、 PWM調光パルス Vpwmlとを重畳させてインバータ駆動信号 Voutl, Vo ut3を出力し、 AND回路 33b, 33dは、黒揷入用 PWMパルス VBL 2又は黒揷入用 PWMパルス VBL4と、 PWM調光パルス Vpwm2とを重畳させてインバータ駆動信 号 Vout2, Vout4を出力する。バックライト部 4aでは 4つの発光領域（蛍光ランプ 43 a〜43d)がそれぞれ独立にインバータ駆動信号 Voutl〜Vout4で調光される。
[0124] ここで、 2種類の輝度調光用の PWM調光パルス Vpwml, Vpwm2のある一周期 に着目すると、点灯期間と消灯期間とが互いにほぼ逆側になるように配置されており 、テレビのインターレース駆動表示のように交互に発光されることがわかる。したがつ て、インターリーブ駆動と同様に輝度調光用 PWM信号の周波数が倍になったのと 同じ効果を得ることができ、フリツ力を効果的に防止又は改善することができる。
[0125] また、 PWM調光パルス Vpwml, Vpwm2は、垂直同期信号 Vsynの周波数に対 して 4·Ν (Ν= 1, 2, 3, · ··)倍になるように設定されているため、黒揷入用 PWMパル ス VBL 1〜 VBL4に対して重畳させた際にも、垂直期間の最初にヒゲ状のパルスが 発生することはなぐインバータ 42a〜42dの誤動作を未然に防ぐことが可能になる。
[0126] さらに、黒揷入用 PWMパルス VBL1〜VBL4が 1垂直期間の 1Z4ずつ位相が遅 れているため、液晶パネル 14の表示と同期して動画表示時のエッジブルアが不均一 になることを抑制しつつ全体的に改善することが可能になる。
[0127] なお、本実施の形態では、 1垂直期間 4分割回路 61にて輝度調光 PWM信号の同 期信号を生成していた力 1垂直期間を Μ·Ν分割（M = 2, 3, 4, - --^= 1, 2, 3, ···)するものであれば 4分割でなくともよい。 Mを上記の範囲で任意に選択するとき、 発光領域 (蛍光ランプ)も Mの数だけ必要になり、それを駆動するために、黒挿入調 光用 PWM発生部にもパルスカウント回路及び PWM発生回路がそれぞれ Mの数ず つ必要になる。
[0128] 次に、上記のように構成された液晶表示装置の他のバックライト調光動作について 説明する。図 22は、図 20に示す液晶表示装置の他のバックライト調光動作を説明す るためのタイミングチャートである。
[0129] 図 22の (a)〜(f)に示すように、 1垂直期間 4分割回路 61から出力される 4分割同 期信号 lZ4Tv、パルスカウント回路 35a, 35bから出力される消灯開始タイミング信 号 Prl及び点灯開始タイミング信号 Pr2、並びに PWM発生回路 36a, 36bから出力 される PWM調光パルス Vpwml, Vpwm2は、図 21と同様に出力される。
[0130] 次に、図 22の（g)〜(； j)に示すように、黒挿入調光用 PWM発生部 32bのパルス力 ゥント回路 37a〜37dは、垂直同期信号 Vsyn、 4分割同期信号 lZ4Tv及び黒挿入 デューティデータ BDを受け、黒挿入期間が垂直同期信号 Vsynに同期して開始され 且つ黒挿入デューティデータ BDに応じた黒挿入期間を有する黒揷入用 PWMパル スを作成するための点灯開始タイミング信号 PrBLl、点灯開始タイミング信号 PrBL 1に対して 1垂直期間の 1Z4ずつ順に位相が遅れた点灯開始タイミング信号 PrBL2 〜PrBL4とを出力する。 PWM発生回路 38a〜38dは、垂直同期信号 Vsyn、 4分割 同期信号 1Z4T 及び点灯開始タイミング信号 PrBLを受け、黒挿入期間が垂直同 期信号 Vsynに同期して開始され且つ点灯開始タイミング信号 PrBLlに同期して終 了する黒揷入用 PWMパルス VBL 1と、黒揷入用 PWMパルス VBL 1に対して 1垂直 期間の 1 Z4ずつ順に位相が遅れた黒揷入用 PWMパルス VBL 2〜 VBL4とを出力 する。このようにして、動画表示時の動画視認性を改善するためにバックライトによる 黒挿入調光を行うための黒揷入用 PWMパルス VBLが作成される。
[0131] 次に、図 22の（g)及び (i)に破線で示すように、 AND回路 33a, 33cは、黒挿入用 PWMパルス VBL 1又は黒揷入用 PWMパルス VBL3と、 PWM調光パルス Vpwml とを重畳させてインバータ駆動信号 Voutl, Vout3を出力する。インバータ 42a, 42 cは、インバータ駆動信号 Voutl, Vout3を用いて蛍光ランプ 43a, 43cを点灯又は 消灯させる。
[0132] また、図 22の（h)及び (j)に破線で示すように、 AND回路 33b, 33dは、黒揷入用 PWMパルス VBL2又は黒揷入用 PWMパルス VBL4と、 PWM調光パルス Vpwm2 とを重畳させてインバータ駆動信号 Vout2, Vout4を出力する。インバータ 42b, 42 dは、インバータ駆動信号 Vout2, Vout4を用いて蛍光ランプ 43b, 43dを点灯又は 消灯させる。
[0133] 上記のようにして、本例では、調光用 PWMパルスのデューティ比に影響されること なぐ液晶パネル 14の遷移期間の開始点付近カゝら順に一定期間の黒挿入期間を設 けることができるので、動画表示時の動画視認性を改善するためにバックライトによる 黒挿入調光を行 、ながら、液晶パネル 14の輝度を調整する PWM調光を同時に行う ことができる。この結果、図 21に示すバックライト調光動作による効果に加え、動画視 認'性をより向上させることができる。
[0134] (第 6の実施の形態）
次に、本発明による第 6の実施の形態の液晶表示装置について説明する。図 23は 、本発明の第 6実施の形態による液晶表示装置の構成を示すブロック図である。図 2 3に示す液晶表示装置は、液晶モジュール 1と、映像処理部 2bと、 PWM調光駆動 回路部 3dと、ノ ックライト部 4とを備えている。なお、液晶モジュール 1及び映像処理 部 2bは第 4の実施の形態と同様であるので、詳細な説明を省略する。
[0135] バックライト部 4は、液晶パネル 14の背面に設置された 1つの蛍光ランプ 43と、蛍光 ランプ 43に電圧を印加して駆動するインバータ 42と、インバータ 42に電力を供給す るバックライト用電力供給回路 41とから構成されている。
[0136] PWM調光駆動回路部 3dは、輝度調光用 PWM発生部 31cと、黒挿入調光用 PW M発生部 32と、 AND回路 33とから構成されている。
[0137] 輝度調光用 PWM発生部 31cは、垂直同期信号 Hsynを受けて 1垂直期間を 5分 割する 5分割同期信号 lZ5Tvを出力する 1垂直期間 5分割回路 34と、システム制御 回路 22からの輝度調光用の点灯デューティデータ LDと 5分割同期信号 lZ5Tvとを 受け取り、 5分割同期信号 1Z5T の同期タイミングから点灯デューティデータ LDに 基づく PWM調光オン期間が経過した時点で PWM調光オフを指令するための消灯 開始タイミング信号 Prlを出力するノ ルスカウント回路 35aと、システム制御回路 22 力もの輝度調光用の点灯デューティデータ LDと 5分割同期信号 lZ5Tvとを受け取 り、 5分割同期信号 lZ5Tvの同期タイミングから点灯デューティデータ LDに基づく P WM調光オフ期間が経過した時点で PWM調光オンを指令するための点灯開始タイ ミング信号 Pr2を出力するパルスカウント回路 35bと、消灯開始タイミング Prl及び 5 分割同期信号 1Z5T を受け取り、 5分割同期信号 1Z5T に同期して PWM調光ォ ン期間が開始され且つ消灯開始タイミング信号 Prlに同期して PWM調光オフ期間 が開始される PWM調光パルス Vpwmlを出力する PWM発生回路 36aと、点灯開 始タイミング Pr2及び 5分割同期信号 lZ5Tvを受け取り、 5分割同期信号 lZ5Tvに 同期して PWM調光オフ期間が開始され且つ点灯開始タイミング信号 Pr2に同期し て PWM調光オン期間が開始される PWM調光パルス Vpwm2を出力する PWM発 生回路 36bと、垂直同期信号 Vsynを受けて 2分周した 2分周信号 2Tvを出力する 2 分周回路 62と、 PWM調光パルス Vpwml, Vpwm2及び 2分周信号 2Tvを受けて 1 垂直期間毎に PWM調光パルス Vpwml, Vpwm2を切り替えて PWM調光パルス V pwmsを出力するセレクタ 63とカゝら構成されている。なお、黒挿入調光用 PWM発生 部 32は第 4の実施の形態と同様であるので、詳細な説明を省略する。
[0138] AND回路 33は、 PWM調光パルス Vpwmsと黒揷入用 PWMパルス VBLとを重畳 させてインバータ駆動信号 Voutlを出力する。インバータ 42は、インバータ駆動信 号 Voutlを用いて、 1つの発光領域 (蛍光ランプ 43)を駆動する。
[0139] 本実施の形態では、映像処理部 2b、パネルコントロール回路 11、ソースドライバ 12 及びゲートドライバ 13がパネル駆動手段の一例に相当し、 PWM調光駆動回路部 3 d、ノ ックライト用電力供給回路 41及びインバータ 42が光源駆動手段の一例に相当 し、その他の点は、第 1の実施の形態と同様である。
[0140] 次に、上記のように構成された液晶表示装置のバックライト調光動作について説明 する。図 24は、図 23に示す液晶表示装置のバックライト調光動作を説明するための タイミングチャートである。
[0141] 図 24に示すように、 1垂直期間 5分割回路 34は、映像信号処理回路 21からの垂直 同期信号 Vsynを受け取り、 5倍の周波数の 5分割同期信号 lZ5Tvを出力する。パ ルスカウント回路 35a, 35bは、システム制御回路 22から輝度調光用の点灯デューテ ィデータ LD及び 5分割同期信号 lZ5Tvを受け取り、 5分割同期信号 lZ5Tvの同 期タイミングとオン期間の開始タイミングとが同じで点灯デューティデータ LDに基づ いて点灯期間を決定した消灯開始タイミング信号 Prlと、 5分割同期信号 lZ5Tvの 同期タイミングとオフ期間の開始タイミングとが同じで点灯デューティデータ LDに基 づいて点灯期間を決定した点灯開始タイミング信号 Pr2とをそれぞれ出力する。
[0142] PWM発生回路 36a, 36bは、消灯開始タイミング信号 Prl又は点灯開始タイミング 信号 Pr2、及び 5分割同期信号 lZ5Tvを受け取り、オン期間（点灯期間）がパルス 幅 Dとなる PWM調光パルス Vp wm 1 , Vp wm2を出力する。
[0143] 2分周回路 62は、垂直同期信号 Vsynを受け取り、 2分周して出力する。セレクタ 63 は、 PWM調光パルス Vpwml, Vpwm2と 2分周信号 2Tvとを受け取り、 PWM調光 ノ レス Vpwml, Vpwm2を 1垂直期間毎に切り替えた PWM調光パルス Vpwmsを 出力する。
[0144] 黒挿入調光用 PWM発生部 32では、システム制御回路 22からの黒挿入デューティ データ BDと垂直同期信号 Vsynとを受け取り、パルスカウント回路 37で消灯開始タイ ミング信号 PrBLを発生し、 PWM発生回路 38で垂直同期信号 Vsynによってオンし 、消灯開始タイミング信号 PrBLのタイミングでオフする黒揷入用 PWMパルス VBLを 発生する。
[0145] AND回路 33は、 PWM調光パルス Vpwmsと黒揷入用 PWMパルス VBLとを重畳 させてインバータ駆動信号 Voutlを出力する。ノ ックライト部 4では、 1つの蛍光ラン プ 43がインバータ駆動信号 Voutlで調光される。
[0146] ここで、輝度調光用の PWM調光パルス Vpwmsのある垂直期間の 1周期の信号波 形と、隣接する垂直期間の 1周期の信号波形とを比較すると、点灯期間と消灯期間と が互いにほぼ逆になるように配置されており、インターリーブ駆動のように交互に発光 されるため、 PWM調光パルス Vpwmsの周波数が倍になったのと同じ効果を得るこ とができ、フリツ力を効果的に防止又は改善することができる。
[0147] また、 PWM調光パルス Vpwml, Vpwm2は、垂直同期信号 Vsynの周波数に対 して整数倍になるように設定されているため、黒揷入用 PWMノ ルス VBLに対して重 畳させた際にも、垂直期間の最初にヒゲ状のパルスが発生することはなぐインバー タ 42の誤動作を未然に防ぐことが可能になる。
[0148] さら〖こ、黒揷入用 PWMパルス VBLの 1垂直期間内に点灯期間と消灯期間とを一 度ずつ設けることになるため、動画表示時のエッジブルアを改善することも可能にな る。なお、本実施の形態では、 1垂直期間 5分割回路 34にて輝度調光 PWM信号の 同期信号を生成していたが、 1垂直期間を N分割 (N= l, 2, 3, · · · )するものであれ ば 5分割でなくともよい。
[0149] 次に、上記のように構成された液晶表示装置の他のバックライト調光動作について 説明する。図 25は、図 23に示す液晶表示装置の他のバックライト調光動作を説明す るためのタイミングチャートである。
[0150] 図 25の (a)〜(g)に示すように、 1垂直期間 5分割回路 34から出力される 5分割同 期信号 lZ5Tv、パルスカウント回路 35a, 35bから出力される消灯開始タイミング信 号 Prl及び点灯開始タイミング信号 Pr2、 PWM発生回路 36a, 36bから出力される P WM調光パルス Vpwml, Vpwm2、並びにセレクタ 63から出力される PWM調光パ ルス Vpwmsは、図 24と同様に出力される。
[0151] 次に、図 25の（h)に示すように、黒挿入調光用 PWM発生部 32のパルスカウント回 路 37は、垂直同期信号 Vsyn及び黒挿入デューティデータ BDを受け、黒挿入期間 が垂直同期信号 Vsynに同期して開始され且つ黒挿入デューティデータ BDに応じ た黒挿入期間を有する黒挿入用 PWMパルスを作成するための点灯開始タイミング 信号 PrBLを出力する。 PWM発生回路 38は、垂直同期信号 Vsyn及び点灯開始タ イミング信号 PrBLを受け、黒挿入期間が垂直同期信号 Vsynに同期して開始され且 つ点灯開始タイミング信号 PrBLに同期して終了する黒揷入用 PWMパルス VBLを 出力する。このようにして、動画表示時の動画視認性を改善するためにバックライトに よる黒挿入調光を行うための黒揷入用 PWMパルス VBLが作成される。
[0152] 次に、図 25の（h)に破線で示すように、 AND回路 33は、黒揷入用 PWMパルス V BLの点灯期間のパルスに調光用 PWMパルス Vpwmsを重畳させてインバータ駆動 信号 Voutlを出力する。インバータ 42は、インバータ駆動信号 Voutlを用いて蛍光 ランプ 43を点灯又は消灯させる。
[0153] 上記のようにして、本例では、調光用 PWMパルスのデューティ比に影響されること なぐ液晶パネル 14の遷移期間の開始点付近に一定期間の黒挿入期間を設けるこ とができるので、動画表示時の動画視認性を改善するためにバックライトによる黒挿 入調光を行 、ながら、液晶パネル 14の輝度を調整する PWM調光を同時に行うこと ができる。この結果、図 24に示すバックライト調光動作による効果に加え、動画視認 '性をより向上させることができる。
[0154] (第 7の実施の形態）
次に、本発明による第 7の実施の形態の液晶表示装置について説明する。図 26は 、本発明の第 7実施の形態による液晶表示装置の構成を示すブロック図である。図 2 6に示す液晶表示装置は、液晶モジュール 1と、映像処理部 2bと、 PWM調光駆動 回路部 3eと、ノ ックライト部 4とを備えている。なお、液晶モジュール 1及び映像処理 部 2bは第 4の実施の形態と同様であるので、また、ノ ックライト部 4は第 6の実施の形 態と同様であるので、詳細な説明を省略する。
[0155] PWM調光駆動回路部 3eは、輝度調光用 PWM発生部 31dと、黒挿入調光用 PW M発生部 32と、 AND回路 33とから構成されている。
[0156] 輝度調光用 PWM発生部 3 Idは、垂直同期信号 Vsynを受けて 2分周した 2分周信 号 2Tvを出力する 2分周回路 62と、 2分周信号 2Τνを受けて 2垂直期間を 11分割す る 11分割同期信号 2Z11TVを出力する 2垂直期間 11分割回路 64と、システム制御 回路 22からの輝度調光用の点灯デューティデータ LDと 11分割同期信号 2Z11TV とを受け取り、 11分割同期信号 2Z11TVの同期タイミング力 点灯デューティデータ LDに基づく PWM調光オン期間が経過した時点で PWM調光オフを指令するため の消灯開始タイミング信号 Prlを出力するパルスカウント回路 35aと、システム制御回 路 22からの輝度調光用の点灯デューティデータ LDと 11分割同期信号 2Z11TVと を受け取り、 2分周回路 62により分周される 2垂直期間のうち前半の垂直期間の 11 分割同期信号 2Z 1 ΙΤνの同期タイミングを後半の垂直期間として使用した場合の 1 1分割同期信号 2Zl lTvの同期タイミングから点灯デューティデータ LDに基づく P WM調光オフ期間が経過した時点で PWM調光オンを指令するための点灯開始タイ ミング信号 Pr2を出力するパルスカウント回路 35bと、消灯開始タイミング Prl及び 11 分割同期信号 2Z11TVを受け取り、 11分割同期信号 2Z11TVに同期して PWM調 光オン期間が開始され且つ消灯開始タイミング信号 Prlに同期して PWM調光オフ 期間が開始される PWM調光パルス Vpwmlを出力する PWM発生回路 36aと、点 灯開始タイミング Pr2及び 11分割同期信号 2Z11TVを受け取り、 2分周回路 62によ り分周される 2垂直期間うちの前半の垂直期間の 11分割同期信号 2Z11TVの同期 タイミングを後半の垂直期間として使用した場合の 11分割同期信号 2Z11TVに同 期して PWM調光オフ期間が開始され且つ点灯開始タイミング信号 Pr2に同期して P WM調光オン期間が開始される PWM調光パルス Vpwm2を出力する PWM発生回 路 36bと、 PWM調光パルス Vpwml, Vpwm2及び 2分周信号 2Tvを受けて 1垂直 期間毎に PWM調光パルス Vpwml, Vpwm2を切り替えて PWM調光パルス Vpw msを出力するセレクタ 63とから構成されている。なお、黒挿入調光用 PWM発生部 3 2は第 4の実施の形態と同様であり、 AND回路 33は第 6の実施の形態と同様である ので、詳細な説明を省略する。
[0157] 本実施の形態では、映像処理部 2b、パネルコントロール回路 11、ソースドライバ 12 及びゲートドライバ 13がパネル駆動手段の一例に相当し、 PWM調光駆動回路部 3 e、バックライト用電力供給回路 41及びインバータ 42が光源駆動手段の一例に相当 し、その他の点は、第 1の実施の形態と同様である。
[0158] 次に、上記のように構成された液晶表示装置のバックライト調光動作について説明 する。図 27は、図 26に示す液晶表示装置のバックライト調光動作を説明するための タイミングチャートである。
[0159] 図 27に示すように、 2分周回路 62は、垂直同期信号 Vsynを受けて 2分周信号 2Tv を出力する。 2垂直期間 11分割回路 64は、 2分周信号 2Τνを受け取り、 5. 5倍の周 波数の 11分割同期信号 2Z11TVを出力する。パルスカウント回路 35a, 35bは、シ ステム制御回路 22から輝度調光用の点灯デューティデータ LD及び 11分割同期信 号 2Z11TVを受け取り、 11分割同期信号 2Z11TVの同期タイミングとオン期間の開 始タイミングとが同じで点灯デューティデータ LDに基づいて点灯期間を決定した消 灯開始タイミング信号 Prlと、 2分周回路 62により分周される 2垂直期間うちの前半の 垂直期間の 11分割同期信号 2Z11TVの同期タイミングを後半の垂直期間として使 用した場合の 11分割同期信号 2Z 1 ΙΤνの同期タイミングとオフ期間の開始タイミン グとが同じで点灯デューティデータ LDに基づいて点灯期間を決定した点灯開始タイ ミング信号 Pr2とをそれぞれ出力する。
[0160] PWM発生回路 36a, 36bは、消灯開始タイミング信号 Prl又は点灯開始タイミング 信号 Pr2、及び 11分割同期信号 2Zl lTvを受け取り、オン期間（点灯期間）がパル ス幅 Dとなる PWM調光パルス Vpwml, Vpwm2を出力する。
[0161] セレクタ 63は、 PWM調光パルス Vpwml, Vpwm2と 2分周信号 2Tvとを受け取り 、 1垂直期間の最初がオン期間又はオフ期間の開始タイミングになるように、 PWM調 光パルス Vpwml, Vpwm2を 1垂直期間毎に切り替えた PWM調光パルス Vpwms を出力する。
[0162] 黒挿入調光用 PWM発生部 32では、システム制御回路 22からの黒挿入デューティ データ BDと垂直同期信号 Vsynとを受け取り、パルスカウント回路 37で消灯開始タイ ミング信号 PrBLを発生し、 PWM発生回路 38で垂直同期信号 Vsynによってオンし 、消灯開始タイミング信号 PrBLのタイミングでオフする黒揷入用 PWMパルス VBLを 発生する。
[0163] AND回路 33は、 PWM調光パルス Vpwmsと黒揷入用 PWMパルス VBLとを重畳 させてインバータ駆動信号 Voutlを出力する。ノ ックライト部 4では、 1つの蛍光ラン プ 43がインバータ駆動信号 Voutlで調光される。
[0164] ここで、輝度調光用の PWM調光パルス Vpwmsのある垂直期間の 1周期の信号波 形と、隣接する垂直期間の 1周期の信号波形とを比較すると、点灯期間と消灯期間と がほぼ逆になるように配置されており、インターリーブ駆動のように交互に発光される ため、 PWM調光パルス Vpwmsの周波数が倍になったのと同じ効果を得ることがで き、フリツ力を効果的に防止又は改善することができる。
[0165] また、 PWM調光パルス pwmsは、 1垂直期間毎にオン期間又はオフ期間の開始タ イミングが先頭にくるように組み合わせた信号であるので、黒揷入用 PWMパルス VB Lに対して重畳させた際にも、垂直期間の最初にヒゲ状のパルスが発生することはな ぐインバータ 42の誤動作を未然に防ぐことが可能になる。
[0166] さら〖こ、黒揷入用 PWMパルス VBLの 1垂直期間内に点灯期間と消灯期間とを一 度ずつ設けることになるため、動画表示時のエッジブルアを改善することも可能にな る。なお、本実施の形態では、 2垂直期間 11分割回路 64にて輝度調光 PWM信号 の同期信号を生成していたが、 2垂直期間を N分割 (N= l, 2, 3, · · ·)するものであ れば 11分割でなくともよい。
[0167] 次に、上記のように構成された液晶表示装置の他のバックライト調光動作について 説明する。図 28は、図 26に示す液晶表示装置の他のバックライト調光動作を説明す るためのタイミングチャートである。
[0168] 図 28の（a)〜（c)に示すように、 2分周回路 62から出力される 2分周信号 2Tv、及 び 2垂直期間 11分割回路 64から出力される 11分割同期信号 2Z11TVは、図 27と 同様に出力される。
[0169] 次に、図 28の（d)及び（e)に示すように、パルスカウント回路 35aは、システム制御 回路 22から輝度調光用の点灯デューティデータ LD及び 11分割同期信号 2Z11TV を受け取り、 11分割同期信号 2Z 1 ITvの同期タイミングとオフ期間の開始タイミング とが同じで点灯デューティデータ LDに基づいて点灯期間を決定した点灯開始タイミ ング信号 Prlを出力し、パルスカウント回路 35bは、 2分周回路 62により分周される 2 垂直期間うちの前半の垂直期間の 11分割同期信号 2Z11TVの同期タイミングを後 半の垂直期間として使用した場合の 11分割同期信号 2Z 1 ITvの同期タイミングとォ ン期間の開始タイミングとが同じで点灯デューティデータ LDに基づいて消灯期間を 決定した点灯開始タイミング信号 Pr2を出力する。
[0170] 次に、図 28の（f)及び (g)に示すように、 PWM発生回路 36a, 36bは、点灯開始タ イミング信号 Prl又は消灯開始タイミング信号 Pr2、及び 11分割同期信号 2Zl ITv を受け取り、オン期間（点灯期間）がパルス幅 Dとなる PWM調光パルス Vpwml, Vp wm2を出力する。
[0171] 次に、図 28の（h)に示すように、セレクタ 63は、 PWM調光パルス Vpwml, Vpwm 2と 2分周信号 2Tvとを受け取り、 1垂直期間の最初がオン期間又はオフ期間の開始 タイミングになるように、 PWM調光パルス Vpwml, Vpwm2を 1垂直期間毎に切り 替えた PWM調光パルス Vp wmsを出力する。
[0172] 次に、図 28の（i)に示すように、黒挿入調光用 PWM発生部 32のパルスカウント回 路 37は、垂直同期信号 Vsyn及び黒挿入デューティデータ BDを受け、黒挿入期間 が垂直同期信号 Vsynに同期して開始され且つ黒挿入デューティデータ BDに応じ た黒挿入期間を有する黒挿入用 PWMパルスを作成するための点灯開始タイミング 信号 PrBLを出力する。 PWM発生回路 38は、垂直同期信号 Vsyn及び点灯開始タ イミング信号 PrBLを受け、黒挿入期間が垂直同期信号 Vsynに同期して開始され且 つ点灯開始タイミング信号 PrBLに同期して終了する黒揷入用 PWMパルス VBLを 出力する。このようにして、動画表示時の動画視認性を改善するためにバックライトに よる黒挿入調光を行うための黒揷入用 PWMパルス VBLが作成される。
[0173] 次に、図 28の（i)に破線で示すように、 AND回路 33は、黒揷入用 PWMパルス VB Lの点灯期間のパルスに調光用 PWMパルス Vpwmsを重畳させてインバータ駆動 信号 Voutlを出力する。インバータ 42は、インバータ駆動信号 Voutlを用いて蛍光 ランプ 43を点灯又は消灯させる。
[0174] 上記のようにして、本例では、調光用 PWMパルスのデューティ比に影響されること なぐ液晶パネル 14の遷移期間の開始点付近に一定期間の黒挿入期間を設けるこ とができるので、動画表示時の動画視認性を改善するためにバックライトによる黒挿 入調光を行 、ながら、液晶パネル 14の輝度を調整する PWM調光を同時に行うこと ができる。この結果、図 18に示すバックライト調光動作による効果に加え、動画視認 '性をより向上させることができる。
[0175] なお、上記の各実施の形態は、必要に応じて任意に組み合わせることができ、例え ば、第 2の実施の形態において、図 5に示す PWM調光駆動回路部 3を図 23に示す PWM調光駆動回路部 3d又は図 26に示す PWM調光駆動回路部 3eに置き換える ことちでさる。
[0176] この場合、図 24又は図 27に示すように生成されたインバータ駆動信号 Voutlと、 3 段の 1Z4垂直期間遅延回路 5a〜5cによりインバータ駆動信号 Voutlの位相を順 に遅らせて作成したインバータ駆動信号 Vout2〜Vout4とをインバータ 42a〜42d へ入力し、蛍光ランプ 43a〜43dをそれぞれ調光する。
[0177] したがって、 1段目のインバータ駆動信号 Voutlについて言えば、第 6の実施の形 態又は第 7の実施の形態に記載のとおり、フリツ力を効果的に防止又は改善すること ができる上、黒揷入用 PWMパルスとの干渉によるヒゲ状のパルスが発生することは ない。また、インバータ駆動信号 Vout2〜Vout4についても全体的に位相がずれた だけなので、それぞれの PWM調光パルスが調光する蛍光ランプ 43b〜43d内では 同じくフリツ力を防止又は改善し、黒揷入用 PWMパルスとの干渉によるヒゲ状のパル スが発生することはない。
[0178] また、インバータ駆動信号 Voutl〜Vout4には、 1垂直期間に点灯期間と消灯期 間とがー度ずつ設けられており、それぞれ順に 1垂直期間の 1Z4ずつ位相が遅れ ているため、 4つの蛍光ランプ 43a〜43dの点滅のタイミングが液晶パネル 14の表示 と同期することになり、動画表示時のエッジブルアが不均一になるのを防ぎ、且つ全 体的に改善することが可能になる。
[0179] なお、上記の例では、発光領域 (蛍光ランプ)力 分割されて独立に調光されるため 、遅延回路を 1Z4垂直期間遅延回路としたが、発光領域が M分割されている場合（ M= l, 2, 3, · ··) «、 1垂直期間の 1ZM遅延回路でインバータ駆動信号 Voutlを（ M— 1)回遅延させればよい。
[0180] 本発明の液晶表示装置では、上記のような実施の形態をとることで、動画性能を向 上させるべくバックライトの光源を黒挿入調光又は順次点灯し、且つ PWM調光によ つて輝度調光するときに、フリツ力を抑えるために行っていたインターリーブ駆動によ るヒゲ状パルスの発生を抑制できるため、ノ ックライト点灯回路の誤動作、破壊などを 未然に防ぐことが可能となる。したがって、 PWM調光による輝度コントラスト比の高い 調光を必要とするような液晶テレビなどの機器に有用である。
[0181] 上記したように、本発明に従う液晶表示装置は、液晶パネルと、液晶パネルを駆動 するパネル駆動手段と、液晶パネルの背面に設けられた光源と、 1垂直期間内に光 源が消灯する黒挿入期間と光源が点灯する点灯期間とが設けられるように光源を駆 動するとともに、点灯期間にお 、て点灯及び消灯を繰り返すように光源を PWM駆動 する光源駆動手段とを備えるものである。 [0182] この液晶表示装置においては、 1垂直期間内に光源が消灯する黒挿入期間と光源 が点灯する点灯期間とが設けられるように光源が駆動されるので、黒挿入調光により 動画視認性を向上させることができるとともに、点灯期間において点灯及び消灯を繰 り返すように光源が PWM駆動されるので、不要なパルスを発生させることなぐ広範 囲の調光を低電流で安定的に行うことができる。
[0183] 光源駆動手段は、垂直同期信号に同期して黒挿入期間、点灯期間の順に各期間 が設けられるように光源を駆動することが好ましい。この場合、垂直同期信号に同期 して黒挿入期間、点灯期間の順に各期間が設けられるので、黒挿入期間を MPRT 値が良好となる位相で挿入することができ、動画視認性をより向上することができる。
[0184] 光源駆動手段は、パネル駆動手段により液晶パネルが駆動されたときの液晶パネ ルの透過率の遷移期間と黒挿入期間とが重なるように光源を駆動することが好ましい 。この場合、液晶パネルの透過率の遷移期間と黒挿入期間とが重なるので、液晶パ ネルの透過率の定常期間と黒挿入期間との重なりを少なくすることができる。したが つて、定常期間に光源力 できるだけ多くの光を透過させることができるので、パネル 透過率に応じた画像を良好に表示することができるとともに、黒挿入期間を MPRT値 が良好となる位相で挿入することができるので、動画視認性をより向上することができ る。
[0185] 光源駆動手段は、パネル駆動手段により駆動される液晶パネルの透過率の遷移期 間の開始点付近力 黒挿入期間が開始されるように光源を駆動することが好ましい。 この場合、黒挿入期間を MPRT値が最良となる位相で挿入することができるので、動 画視認性をより向上することができる。
[0186] 光源は、液晶パネルを垂直方向に M分割した分割領域ごとに設けられた M個の光 源を含み、光源駆動手段は、垂直同期信号の 1ZM周期づっ遅延させて 1垂直期 間内に黒挿入期間と点灯期間とが設けられるように M個の光源を駆動するとともに、 点灯期間において点灯及び消灯を繰り返すように M個の光源を PWM駆動すること が好ましい。
[0187] この場合、 1垂直期間内に各光源が消灯する黒挿入期間と光源が点灯する点灯期 間とが設けられ、 M個の光源に対して黒挿入期間を動画視認性が良好となる位相で 挿入することができるので、液晶パネル全体の動画視認性を向上させることができる
。また、各点灯期間において点灯及び消灯を繰り返すように光源が PWM駆動される ので、不要なパルスを発生させることなぐ広範囲の調光を低電流で安定的に行うこ とがでさる。
[0188] 光源駆動手段は、 1垂直期間に対する黒挿入期間の比率力 (M— 2) ZM以下 (M は 3以上の整数）となるように M個の光源を駆動することが好ましい。この場合、動画 ボケムラを改善することができ、動画視認性をより向上することができる。
[0189] 光源駆動手段は、 1垂直期間に対する黒挿入期間の比率が 20%以上となるように M個の光源を駆動することが好ましい。この場合、動画ボケを改善することができ、動 画視認性をより向上することができる。
[0190] 光源は、液晶パネルを垂直方向に 4分割した分割領域ごとに設けられた 4個の光源 を含み、光源駆動手段は、垂直同期信号の 1Z4周期づっ遅延させて 1垂直期間に 対する黒挿入期間の比率が 20%以上 50%以下となるように 4個の光源を駆動すると ともに、点灯期間において点灯及び消灯を繰り返すように 4個の光源を PWM駆動す ることが好ましい。この場合、 4個の光源を好適に調光することができる。
[0191] 光源は、液晶パネルを垂直方向に 8分割した分割領域ごとに設けられた 8個の光源 を含み、光源駆動手段は、垂直同期信号の 1Z8周期づっ遅延させて 1垂直期間に 対する黒挿入期間の比率が 20%以上 75%以下となるように 8個の光源を駆動すると ともに、点灯期間において点灯及び消灯を繰り返すように 8個の光源を PWM駆動す るよう〖こしてもよい。この場合、 8個の光源を好適に調光することができる。
[0192] 光源駆動手段は、垂直同期信号に同期して 1垂直期間内に黒挿入期間と点灯期 間とを有する黒挿入信号を作成する第 1の信号作成手段と、垂直同期信号に同期し て調光用の PWM信号を作成する第 2の信号作成手段と、黒挿入信号と PWM信号 との論理積により作成される複数のパルスのうち PWM信号のパルス幅より狭いパル ス幅を有する狭小パルスのパルス幅が所定値未満とならな ヽように黒挿入信号の黒 挿入期間を制限した制限黒挿入信号を作成する制限手段と、 PWM信号と制限黒揷 入信号との論理積により作成された合成信号を用いて光源を駆動する駆動手段とを 備えることが好ましい。 [0193] この場合、黒挿入信号と PWM信号との論理積により作成された複数のパルスのう ち PWM信号のパルス幅より狭いパルス幅を有する狭小パルスのパルス幅が所定値 未満とならないように黒挿入信号の黒挿入期間を制限した制限黒挿入信号が作成さ れ、 PWM信号と制限黒挿入信号との論理積により作成された合成信号を用いて光 源が駆動されるので、狭小パルスのパルス幅を所定値以上のパルス幅に制限するこ とができ、不要なパルスを発生させることなぐ広範囲の調光を低電流で安定的に行 うことができる。
[0194] また、本発明に従う駆動方法は、液晶パネルの背面に設けられた光源を駆動する 駆動方法であって、 1垂直期間内に光源が消灯する黒挿入期間と光源が点灯する 点灯期間とが設けられるように光源を駆動するとともに、点灯期間において点灯及び 消灯を繰り返すように光源を PWM駆動するものである。
[0195] この駆動方法によれば、 1垂直期間内に光源が消灯する黒挿入期間と光源が点灯 する点灯期間とが設けられるように光源が駆動されるので、黒挿入調光により動画視 認性を向上させることができるとともに、点灯期間において光源が点灯及び消灯を繰 り返すように光源が PWM駆動されるので、不要なパルスを発生させることなぐ広範 囲の調光を低電流で安定的に行うことができる。
産業上の利用可能性
[0196] 本発明に係る液晶表示装置は、動画視認性を向上させることができるとともに、不 要なパルスを発生させることなぐ広範囲の調光を低電流で安定的に行うことができ、 液晶パネルの背面に設けられた光源を備える液晶表示装置等として有用である。

Claims

請求の範囲
[1] 液晶パネルと、
前記液晶パネルを駆動するパネル駆動手段と、
前記液晶パネルの背面に設けられた光源と、
1垂直期間内に前記光源が消灯する黒挿入期間と前記光源が点灯する点灯期間 とが設けられるように前記光源を駆動するとともに、前記点灯期間において点灯及び 消灯を繰り返すように前記光源を PWM駆動する光源駆動手段とを備えることを特徴 とする液晶表示装置。
[2] 前記光源駆動手段は、垂直同期信号に同期して前記黒挿入期間、前記点灯期間 の順に各期間が設けられるように前記光源を駆動することを特徴とする請求項 1記載 の液晶表示装置。
[3] 前記光源駆動手段は、前記パネル駆動手段により前記液晶パネルが駆動されたと きの前記液晶パネルの透過率の遷移期間と前記黒挿入期間とが重なるように前記光 源を駆動することを特徴とする請求項 1又は 2記載の液晶表示装置。
[4] 前記光源駆動手段は、前記パネル駆動手段により駆動される液晶パネルの透過率 の遷移期間の開始点付近カゝら前記黒挿入期間が開始されるように前記光源を駆動 することを特徴とする請求項 1〜3のいずれかに記載の液晶表示装置。
[5] 前記光源は、前記液晶パネルを垂直方向に M分割した分割領域ごとに設けられた M個の光源を含み、
前記光源駆動手段は、垂直同期信号の 1ZM周期づっ遅延させて 1垂直期間内 に前記黒挿入期間と前記点灯期間とが設けられるように前記 M個の光源を駆動する とともに、前記点灯期間において点灯及び消灯を繰り返すように前記 M個の光源を P WM駆動することを特徴とする請求項 1〜4のいずれかに記載の液晶表示装置。
[6] 前記光源駆動手段は、 1垂直期間に対する前記黒挿入期間の比率が (M— 2)Z M以下 (Mは 3以上の整数）となるように前記 M個の光源を駆動することを特徴とする 請求項 5記載の液晶表示装置。
[7] 前記光源駆動手段は、 1垂直期間に対する前記黒挿入期間の比率が 20%以上と なるように前記 M個の光源を駆動することを特徴とする請求項 5又は 6記載の液晶表 示装置。
[8] 前記光源は、前記液晶パネルを垂直方向に 4分割した分割領域ごとに設けられた 4個の光源を含み、
前記光源駆動手段は、垂直同期信号の 1Z4周期づっ遅延させて 1垂直期間に対 する前記黒挿入期間の比率が 20%以上 50%以下となるように前記 4個の光源を駆 動するとともに、前記点灯期間にお 、て点灯及び消灯を繰り返すように前記 4個の光 源を PWM駆動することを特徴とする請求項 1〜7のいずれかに記載の液晶表示装 置。
[9] 前記光源は、前記液晶パネルを垂直方向に 8分割した分割領域ごとに設けられた 8個の光源を含み、
前記光源駆動手段は、垂直同期信号の 1Z8周期づっ遅延させて 1垂直期間に対 する前記黒挿入期間の比率が 20%以上 75%以下となるように前記 8個の光源を駆 動するとともに、前記点灯期間において点灯及び消灯を繰り返すように前記 8個の光 源を PWM駆動することを特徴とする請求項 1〜7のいずれかに記載の液晶表示装 置。
[10] 前記光源駆動手段は、
垂直同期信号に同期して 1垂直期間内に前記黒挿入期間と前記点灯期間とを有 する黒挿入信号を作成する第 1の信号作成手段と、
垂直同期信号に同期して調光用の PWM信号を作成する第 2の信号作成手段と、 前記黒挿入信号と前記 PWM信号との論理積により作成される複数のパルスのうち 前記 PWM信号のパルス幅より狭いパルス幅を有する狭小パルスのパルス幅が所定 値未満とならないように前記黒挿入信号の黒挿入期間を制限した制限黒挿入信号を 作成する制限手段と、
前記 PWM信号と前記制限黒挿入信号との論理積により作成された合成信号を用 いて前記光源を駆動する駆動手段とを備えることを特徴とする請求項 1〜9のいずれ かに記載の液晶表示装置。
[11] 液晶パネルの背面に設けられた光源を駆動する駆動方法であって、
1垂直期間内に前記光源が消灯する黒挿入期間と前記光源が点灯する点灯期間 とが設けられるように前記光源を駆動するとともに、前記点灯期間において点灯及び 消灯を繰り返すように前記光源を PWM駆動することを特徴とする駆動方法。
PCT/JP2005/011959 2004-07-13 2005-06-29 液晶表示装置及びその光源の駆動方法 Ceased WO2006006404A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/631,785 US7773065B2 (en) 2004-07-13 2005-06-29 Liquid crystal display and its light source driving method
EP05755737A EP1775711A4 (en) 2004-07-13 2005-06-29 Liquid crystal display and light source control method therefor

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-205637 2004-07-13
JP2004205637 2004-07-13
JP2005037929A JP4912597B2 (ja) 2004-07-13 2005-02-15 液晶表示装置
JP2005-037929 2005-02-15

Publications (1)

Publication Number Publication Date
WO2006006404A1 true WO2006006404A1 (ja) 2006-01-19

Family

ID=35783748

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/011959 Ceased WO2006006404A1 (ja) 2004-07-13 2005-06-29 液晶表示装置及びその光源の駆動方法

Country Status (4)

Country Link
US (1) US7773065B2 (ja)
EP (1) EP1775711A4 (ja)
JP (1) JP4912597B2 (ja)
WO (1) WO2006006404A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096724A1 (en) * 2007-10-16 2009-04-16 Sony Corporation Display apparatus, quantity-of-light adjusting method for display apparatus and electronic equipment

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4762681B2 (ja) 2005-11-07 2011-08-31 ローム株式会社 Ｌｅｄドライバ及びこれを用いた表示装置
TWI433117B (zh) * 2006-03-22 2014-04-01 Fujifilm Corp 液晶顯示器及其顯示方法
US20070268237A1 (en) * 2006-05-22 2007-11-22 Vastview Technology, Inc. Method for driving display device to hide transient behavior
EP1863006A1 (en) * 2006-06-02 2007-12-05 THOMSON Licensing Method and circuit for controlling the backlight of a display apparatus
CN101154353A (zh) * 2006-09-29 2008-04-02 群康科技(深圳)有限公司 液晶显示器驱动电路及液晶显示器
JP2008139480A (ja) * 2006-11-30 2008-06-19 Toshiba Corp バックライト制御装置、表示装置及び表示装置のバックライト制御方法
US8115421B2 (en) 2007-02-19 2012-02-14 Panasonic Electronic Works Co., Ltd. Discharge lamp lighting device, illumination device, and liquid crystal display device
TW200839677A (en) * 2007-03-21 2008-10-01 Hannstar Display Corp Preventing image being interfered method and apparatus thereof
CN101669409B (zh) * 2007-05-16 2013-06-19 夏普株式会社 显示装置用照明装置、显示装置
TWI466093B (zh) * 2007-06-26 2014-12-21 Apple Inc 用於視訊播放的管理技術
CN101682977B (zh) * 2007-06-26 2012-10-31 夏普株式会社 背光源控制装置及具备该背光源控制装置的显示装置
TWI479891B (zh) * 2007-06-26 2015-04-01 Apple Inc 動態背光調適
US9390659B2 (en) 2007-07-18 2016-07-12 Ams Ag Circuit configuration and method for controlling particularly segmented LED background illumination
DE102007033471B4 (de) * 2007-07-18 2011-09-22 Austriamicrosystems Ag Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen
CN101364382B (zh) * 2007-08-10 2013-05-08 奇美电子股份有限公司 液晶显示器与其背光模组的驱动电路和驱动方法
CN101389177A (zh) * 2007-09-14 2009-03-18 群康科技(深圳)有限公司 调光电路
FR2921776A1 (fr) * 2007-09-28 2009-04-03 Thales Sa Dispositif de mesure du taux de charge en emission d'un terminal de radiocommunications.
KR101588328B1 (ko) * 2007-10-30 2016-01-26 삼성디스플레이 주식회사 액정 표시 장치 및 그의 구동 방법
US8766902B2 (en) * 2007-12-21 2014-07-01 Apple Inc. Management techniques for video playback
JP2010008582A (ja) * 2008-06-25 2010-01-14 Mitsubishi Electric Corp 表示装置
US8373643B2 (en) * 2008-10-03 2013-02-12 Freescale Semiconductor, Inc. Frequency synthesis and synchronization for LED drivers
EP2337011A4 (en) * 2008-10-14 2012-04-11 Sharp Kk METHOD FOR CONTROLLING LAMP IGNITION / EXTINGUISHMENT OPERATION, CLOCK GENERATING METHOD, CLOCK GENERATING CIRCUIT, LIGHT SOURCE CONTROL CIRCUIT, AND DISPLAY DEVICE
US8217889B2 (en) * 2008-11-10 2012-07-10 Apple Inc. Pulse-width modulation control for backlighting of a video display
JP5404202B2 (ja) * 2009-06-18 2014-01-29 キヤノン株式会社 誘導加熱装置
BR112012000105A2 (pt) 2009-07-03 2019-09-24 Sharp Kk dispositivo de tela de cristal líquido e método de controle de fonte de luz.
RU2498369C2 (ru) 2009-07-03 2013-11-10 Шарп Кабусики Кайся Жидкокристаллическое дисплейное устройство и способ управления источником света
JP2011033801A (ja) * 2009-07-31 2011-02-17 Toshiba Corp 映像表示装置および映像表示方法
US8228098B2 (en) * 2009-08-07 2012-07-24 Freescale Semiconductor, Inc. Pulse width modulation frequency conversion
US8344994B2 (en) * 2009-09-11 2013-01-01 General Electric Company Reduced energy let through mode indication and delay in switching devices
US8237700B2 (en) * 2009-11-25 2012-08-07 Freescale Semiconductor, Inc. Synchronized phase-shifted pulse width modulation signal generation
US9490792B2 (en) * 2010-02-10 2016-11-08 Freescale Semiconductor, Inc. Pulse width modulation with effective high duty resolution
US20120313985A1 (en) * 2010-03-30 2012-12-13 Sharp Kabushiki Kaisha Liquid crystal display device and liquid crystal display method
JP5661364B2 (ja) * 2010-07-27 2015-01-28 株式会社東芝 映像出力装置およびバックライト制御方法
KR101289650B1 (ko) * 2010-12-08 2013-07-25 엘지디스플레이 주식회사 액정표시장치와 그 스캐닝 백라이트 구동 방법
UA112170C2 (uk) 2010-12-10 2016-08-10 Санофі Протипухлинна комбінація, що містить антитіло, яке специфічно розпізнає cd38, і бортезоміб
US8599915B2 (en) 2011-02-11 2013-12-03 Freescale Semiconductor, Inc. Phase-shifted pulse width modulation signal generation device and method therefor
JP2012191588A (ja) * 2011-03-14 2012-10-04 Funai Electric Co Ltd 映像出力装置
TWI420500B (zh) * 2011-05-18 2013-12-21 Amtran Technology Co Ltd 可控制外部燈源之顯示裝置與外部燈源之控制方法
JP2013195825A (ja) * 2012-03-21 2013-09-30 Sharp Corp 液晶表示装置
KR101982296B1 (ko) * 2012-08-31 2019-05-24 엘지디스플레이 주식회사 백라이트 유닛의 광원 구동장치 및 방법
JP6519970B2 (ja) * 2014-01-06 2019-05-29 セイコーエプソン株式会社 画像表示装置、プロジェクター及びその制御方法
CN107331358B (zh) * 2017-07-19 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示面板栅极信号控制方法
CN109637463B (zh) * 2019-01-28 2020-11-06 京东方科技集团股份有限公司 背光插黑优化方法、装置、介质及电子设备
US11222607B2 (en) * 2019-03-29 2022-01-11 Beijing Boe Optoelectronics Technology Co., Ltd. Display driving method, driving device, and display device comprising display panel and backlight unit
WO2020229306A1 (en) * 2019-05-14 2020-11-19 Ams International Ag Optical proximity sensing with reduced pixel distortion
CN114170974B (zh) * 2021-12-02 2023-04-07 深圳创维新世界科技有限公司 插黑优化方法、虚拟现实设备及可读存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202286A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JPH11202285A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JP2000019487A (ja) * 1998-06-30 2000-01-21 Canon Inc 液晶表示装置
JP2001296838A (ja) * 2000-04-12 2001-10-26 Mitsubishi Electric Corp 液晶表示装置
JP2002156950A (ja) * 2000-09-08 2002-05-31 Hitachi Ltd 液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1995001701A1 (en) 1993-06-30 1995-01-12 Philips Electronics N.V. Matrix display systems and methods of operating such systems
JP3027298B2 (ja) * 1994-05-31 2000-03-27 シャープ株式会社 バックライト制御機能付き液晶表示装置
JP3371200B2 (ja) 1997-10-14 2003-01-27 富士通株式会社 液晶表示装置の表示制御方法及び液晶表示装置
US6456266B1 (en) 1998-06-30 2002-09-24 Canon Kabushiki Kaisha Liquid crystal display apparatus
JP2002207463A (ja) 2000-11-13 2002-07-26 Mitsubishi Electric Corp 液晶表示装置
JP4210040B2 (ja) * 2001-03-26 2009-01-14 パナソニック株式会社 画像表示装置および方法
WO2003083820A1 (en) * 2002-03-28 2003-10-09 Matsushita Electric Industrial Co., Ltd. Liquid crystal display
TWI396469B (zh) * 2002-09-04 2013-05-11 Samsung Display Co Ltd 液晶顯示器之換流器
US7332879B2 (en) * 2004-08-16 2008-02-19 Richtek Technology Corp. Control method and device for a power-converting module that drives a light-emitting component

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11202286A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JPH11202285A (ja) * 1998-01-09 1999-07-30 Toshiba Corp 液晶表示装置
JP2000019487A (ja) * 1998-06-30 2000-01-21 Canon Inc 液晶表示装置
JP2001296838A (ja) * 2000-04-12 2001-10-26 Mitsubishi Electric Corp 液晶表示装置
JP2002156950A (ja) * 2000-09-08 2002-05-31 Hitachi Ltd 液晶表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090096724A1 (en) * 2007-10-16 2009-04-16 Sony Corporation Display apparatus, quantity-of-light adjusting method for display apparatus and electronic equipment
US8830157B2 (en) * 2007-10-16 2014-09-09 Sony Corporation Display apparatus, quantity-of-light adjusting method for display apparatus and electronic equipment

Also Published As

Publication number Publication date
JP4912597B2 (ja) 2012-04-11
US7773065B2 (en) 2010-08-10
JP2006053520A (ja) 2006-02-23
EP1775711A4 (en) 2009-08-12
EP1775711A1 (en) 2007-04-18
US20080074381A1 (en) 2008-03-27

Similar Documents

Publication Publication Date Title
JP4912597B2 (ja) 液晶表示装置
US8013830B2 (en) Liquid crystal display and driving method thereof
KR0166145B1 (ko) 백라이트 제어기능을 가진 액정표시장치
CN1217308C (zh) 图像显示装置和方法
US7397195B2 (en) Apparatus of light source and adjustable control circuit for LEDs
JP6080380B2 (ja) バックライト装置、その制御方法、及び画像表示装置
JP5084948B2 (ja) バックライト装置
US20090244112A1 (en) Display apparatus and method thereof
CN100365476C (zh) 液晶显示器及其驱动方法
TW201935454A (zh) 顯示裝置及背光控制方法
US7667415B2 (en) Backlight control device and display apparatus
CN101499240B (zh) 图像显示装置以及电子设备
JP2010141370A (ja) 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置
JP2011197168A (ja) 表示装置及び表示方法
CN100498913C (zh) 液晶显示装置及其光源的驱动方法
JP2006235461A (ja) 液晶表示装置
JP2010113072A (ja) 駆動回路および液晶表示装置
JP5115711B2 (ja) 液晶プロジェクタおよびその投射画像調整方法
JP4910356B2 (ja) 液晶表示装置
JP2010139517A (ja) 映像表示装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置
JP2016033672A (ja) プロジェクターおよびプロジェクターの制御方法
JP2007298664A (ja) 映像表示装置
JP2008145909A (ja) 液晶表示装置
JP2009058810A (ja) 補正情報作成装置、画像表示装置、補正情報作成方法、および画像補正方法
CN101107887A (zh) 背后照明控制装置和显示装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 200580022763.5

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 11631785

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2005755737

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

WWP Wipo information: published in national office

Ref document number: 2005755737

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11631785

Country of ref document: US