WO2006109785A1 - 電子部品の設計方法 - Google Patents

電子部品の設計方法 Download PDF

Info

Publication number
WO2006109785A1
WO2006109785A1 PCT/JP2006/307612 JP2006307612W WO2006109785A1 WO 2006109785 A1 WO2006109785 A1 WO 2006109785A1 JP 2006307612 W JP2006307612 W JP 2006307612W WO 2006109785 A1 WO2006109785 A1 WO 2006109785A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
electrical
database
design
electrical characteristics
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/307612
Other languages
English (en)
French (fr)
Inventor
Yukinori Sasaki
Mamoru Ito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to EP06731559A priority Critical patent/EP1791069A4/en
Priority to US11/629,909 priority patent/US7496875B2/en
Publication of WO2006109785A1 publication Critical patent/WO2006109785A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the present invention relates to a method of designing an electronic component.
  • FIG. 7 relates to a method of designing this kind of electronic component, and in particular shows a flowchart using a CAD system.
  • predetermined electrical characteristics are determined in step 101.
  • step 102 the electrical equivalent circuits and the electrical constants of the electronic components constituting them are determined by an electrical circuit simulator or the like so that the electrical characteristics determined in step 101 satisfy predetermined values.
  • step 103 the physical shape or conductive metal pattern of the electronic component or the like for realizing the electrical constant determined in step 102 is determined.
  • step 104 each electronic component and the like are arranged in the module based on the physical shape of the various electronic components determined in step 102, and the wiring pattern between the electronic component and the external terminal is arranged. Do. Furthermore, at step 105, the electrical characteristics are measured, and it is determined whether or not it is in accordance with the predetermined electrical characteristics determined at step 101. Here, if a predetermined electrical characteristic is not realized, the process returns to step 103 again, and the processing of step 103 and subsequent steps is repeated. If the predetermined electrical characteristics are obtained in step 105, all processing ends.
  • the above-described conventional example has a problem in design efficiency. That is, in the conventional configuration, the pattern shape determination in step 103 and the layout design in step 104 have not been completed at the time of the electric circuit simulation in step 102, and an electric circuit simulation in consideration of the layout can be performed. Absent. For this reason, at the stage of measurement of the electrical characteristics in step 105, it is often repeated that the result does not coincide with the predetermined electrical characteristics. It was not. Furthermore, perform the electrical circuit simulation in step 102 with the electrical circuit simulator, and perform other steps in the CAD system! /, As you think about the design efficiency. Power
  • the present invention provides a method of designing an electronic component with improved design efficiency.
  • the present invention adds the function of performing electrical circuit simulation, and adds the step of performing electrical circuit simulation between the steps of layout design and electrical characteristic measurement.
  • a specific method of designing an electronic component according to the present invention comprises, first, a first step of setting a predetermined electrical characteristic, and a first electrical circuit simulation to satisfy the electrical characteristic. It has a second step of determining the constant. In addition, the third step of determining the physical pattern shape to obtain the electrical constant of the electronic component, and searching and selecting the electronic component having the predetermined electrical constant from the database, the selected electronic component is selected. It has the fourth step of designing the layout as a module. Also, after the fourth step of designing the layout, the fifth step of simulating the second electric circuit, and measuring the electric characteristics of the module, the predetermined electric characteristics will be met! And the sixth step of determining
  • the database stores three-dimensional shape information of the electronic component and the electrical characteristics of the electronic component.
  • the database when the electronic component is disposed, stores three-dimensional information of an allowable clearance that defines an arrangement interval with another adjacent electronic component. There is.
  • the database stores a wiring pattern for connecting the electronic component and another electronic component and three-dimensional shape information of the via hole. There is.
  • the processes of the second, third, fourth and fifth steps are processed by the same CAD system.
  • the electronic component is formed on a low temperature fired ceramic substrate.
  • the electronic component includes at least one of a capacitor, an inductor and a resistor.
  • the low temperature fired ceramic substrate is a multilayer circuit substrate.
  • FIG. 1 is a transparent perspective view of a multilayer circuit component module according to an embodiment of the present invention.
  • FIG. 2 is a plan developed view of a pattern formation layer according to the embodiment of the present invention.
  • FIG. 3 is an electrical equivalent circuit diagram of a multilayer circuit component module according to an embodiment of the present invention.
  • FIG. 4 is a flowchart showing a module design procedure applicable to the embodiment of the present invention.
  • FIG. 5 is a conceptual view showing the form of a database according to the embodiment of the present invention.
  • FIG. 6 is a conceptual view showing a database to which an allowable clearance according to the embodiment of the present invention is added as an attribute.
  • FIG. 7 is a flowchart showing a conventional module design procedure.
  • FIG. 1 is a transparent perspective view of an example in which a module using a low-temperature fired ceramic (hereinafter referred to as LTCC) substrate is an electronic component.
  • the module shown in FIG. 1 exemplifies the use of four dielectric substrates la, lb, lc and Id.
  • a conductive metal pattern or the like which also has a force such as copper or silver, is formed between the dielectric substrates la and lb, between the dielectric substrates lb and lc, and between the dielectrics lc and Id.
  • dielectric substrates la to Ld are formed of, for example, four sheets, five layers of pattern forming layers 11, 12, 13, 14 and 15 forming a pattern can be formed.
  • the external input terminal 3 is connected to the capacitor area 6 including the capacitor electrode sections 6A and 6B through the wiring pattern 9A and the via hole 8A, and then connected to the branched wiring pattern 9B.
  • One of the branched wiring patterns 9B is connected to the output external terminal 4 through the via hole 8B.
  • the other of the branched wiring patterns 9B is connected to the inductor area 7 and then connected to the external installation terminal 5 via the via hole 8C.
  • FIG. 2 is a plan developed view of the pattern forming layers 11, 12, 13, 14 and 15 shown in FIG.
  • the same reference numerals are used for the same parts as in FIG.
  • the pattern forming layer 11 is electrically connected to the terminals present on the printed circuit board.
  • An external terminal pattern is formed.
  • the capacitor portion region 6 is formed by the rectangular pattern 6 B of the pattern forming layer 12 and the rectangular pattern 6 A of the pattern forming layer 13. That is, the rectangular patterns 6A and 6B are formed as electrode parts of the capacitor part area 6.
  • An inductor portion 7 is formed by the spiral pattern 7 B of the pattern forming layer 13 and the spiral pattern 7 A of the pattern forming layer 14.
  • the top surface of the pattern forming layer 15 is shown without the pattern. However, when a chip-shaped electronic component (not shown) is further mounted on the surface of the module, a connection pattern for electrically connecting to the chip-shaped electronic component (not shown) is formed in the pattern forming layer 15 You may.
  • FIG. 1 An electrical equivalent circuit created based on the wiring information shown in FIG. 1 and FIG. 2 is shown in FIG.
  • the power input from the input external terminal 3 is higher than a certain frequency, and a high pass filter which passes only the frequency to the output external terminal 4 V ⁇ ⁇ All HPF It has an electrical circuit function as (High Pass Filter).
  • FIG. 1 A flowchart for designing a module using such an LTCC substrate is shown in FIG.
  • the predetermined electrical characteristics to be targeted are determined.
  • the predetermined electrical characteristic may be, for example, the bandwidth of a high band pass filter or a cutoff frequency.
  • the electrical constants of the module are determined by a first electrical circuit simulation incorporated into the CAD system 40 to achieve the predetermined electrical characteristics.
  • the thickness of the LTCC substrate and the pattern shape of the conductive metal are determined.
  • step 24 layout design is performed.
  • the pattern shape and layout design are performed using mechanical system 3D CAD, the design efficiency of the multilayer circuit component in which the electronic component area is integrated in a 3D space such as a module using an LTCC substrate is obtained. You can raise it.
  • step 25 a second electric circuit simulation is performed in consideration of the number of via holes 8A, 8B and 8C, the length of wiring patterns 9A and 9B (see FIG. 1), and the like. Note that the second electrical circuit simulation is also incorporated in the CAD system 40 !. Second power If the result of the air circuit simulation (step 25) is not consistent with the target electrical characteristics or if it deviates significantly from the predetermined range (characteristic NG1), the conductive metal pattern is used to reduce those errors. Change the shape, the position of the electronic component area in the module, and the length and position of via holes and wiring patterns. For this purpose, the process returns to step 23, and the processes after step 23 are performed again.
  • step 26 the electrical characteristics of the actually created module are measured, and it is determined whether the electrical characteristics of the target match. If the predetermined electrical characteristics are obtained in step 26 (characteristic OK2), the design of the electronic component is finished. If the measurement of the electrical characteristics deviates from the prescribed tolerance range, perform the process from step 23 on again.
  • an electromagnetic field simulator is generally used to solve the mask well equation based on the module structure and the electrical boundary conditions.
  • the capacitor portion region 6 and the inductor portion region 7 as the lumped constant of the capacitance and the inductance alone is not performed, but a single-dimensional circuit having a three-dimensional shape. It is calculated using the electrical characteristics obtained by analyzing the electromagnetic field of one electronic component area.
  • the capacitor section It is possible to simulate the electrical characteristics taking into consideration the effects of various parasitic components such as parasitic inductors and parasitic capacitances in the area 6 and the inductor area 7 and to predict the electrical characteristics with high accuracy.
  • the three-dimensional shape information of the electronic component area having the electrical property closest to the electrical property required for the layout design in step 24 is automatically extracted from the database, and the module volume is minimized. Or automatically placing the module in a three-dimensional space by imposing various constraints such as minimizing the total length of the wiring patterns 9A and 9B for electrically connecting the electronic component regions.
  • the efficiency of the layout design procedure in step 24 can also be greatly improved.
  • FIG. 5 shows the electrical characteristics of the electronic component obtained by conducting electromagnetic field analysis based on the three-dimensional shape information 3DI of the electronic components A to F and the three-dimensional shape information 3DI thereof as a pair of data It is a conceptual diagram of a database.
  • a database 50 is shown in FIG.
  • the database 50 stores, for example, three-dimensional information 3DI of each electronic component shown below and various electrical characteristics.
  • the electronic component A shown at the top of FIG. 5 represents, for example, capacitors.
  • the width (W), depth (L) and height (H) are shown as 3D shape information 3DI of the capacitor.
  • the dimensions of each are 0.8 mm, 0.8 mm and 0.4 mm.
  • the size of the electrode is 0.6 mm x O. 6 mm.
  • the electrical characteristic 5EA of the electronic component A is, for example, It is stored in the database 50 as the characteristic of the PEDANS ZA.
  • the electronic component B shown in the second from the top of FIG. 5 is shown as the same capacitor as the electronic component A.
  • Width (W), depth (L) and height (H) are shown as 3D shape information 3DI of the capacitor of the electronic component B.
  • the dimensions of each are 1.4 mm, 1.2 mm and 0.2 mm, respectively.
  • the size of the electrode is: 1. OmmX O. 8mm.
  • the electrical characteristic 5EB of the electronic component B indicates, for example, the characteristic of the impedance ZB with respect to the frequency f.
  • the electronic component B is selected, for example, to have a larger capacity than the capacitor of the electronic component A. Therefore, the impedance ZB of the electronic component B is smaller than that of the electronic component A.
  • the electronic component C shown in the third from the top of FIG. 5 is shown as an inductor.
  • the width (W), depth (L) and height (H) of the electronic component C are 1. Omm, 1. Omm and 0.6 mm, respectively.
  • a spiral inductor is formed on the outermost surface.
  • the electrical characteristics 5EC of the electronic component C are the same as the electronic components A and B, for example, indicated as the characteristics of the impedance Z C with respect to the frequency f.
  • the electronic component D shown in the fourth stage of the upper force in Fig. 5 is shown as an inductor in the same manner as the electronic component C.
  • the width (W), depth (L) and height (H) of the electronic component D are 1.5 mm, 0.8 mm and 0.6 mm, respectively.
  • a spiral inductor is formed on the outermost surface.
  • the electrical characteristics 5ED of the electronic component C are stored in the database 50 in the same manner as the electronic components A, B and C, for example, as the characteristics of the impedance ZD with respect to the frequency f.
  • Electronic component D is selected to have, for example, a larger inductance than the inductor of electronic component C. Therefore, the impedance of the electronic component D is larger than that of the electronic component C.
  • the lowermost row of FIG. 5 very schematically shows electrical characteristics 5EE, 5EF as three-dimensional shape information 3DI of the electronic components E, F for convenience of drawing.
  • the electronic components E and F may be capacitors or inductors. Alternatively, they may be electronic components other than these, for example, resistors.
  • FIG. 6 shows data to which an allowable clearance as in the embodiment of the present invention is added as an attribute. It is a conceptual diagram which shows a base. That is, in FIG. 6, when various electronic components are arranged on, for example, an LTCC substrate, allowable tolerances that define the arrangement intervals between adjacent electronic components are stored as three-dimensional information.
  • electromagnetic field analysis is performed based on three-dimensional shape information 3DI of each of the electronic components A to F, and the distance between the electronic component and the adjacent electronic component sufficiently small in electric field strength is allowed. It is defined as a clear ACL and stored in a database.
  • FIG. 6 shows that the allowable clearances ACL, BCL, CCL and DCL of the electronic components A, B, C and D are 0.05 mm, 0.1 mm, 0.15 mm and 0.05 mm, respectively.
  • These permissible clearances ACL to DCL can be defined as the spacing S (indicated by a broken line) between each electronic component A to D and the adjacent electronic component (not shown) in FIG. Therefore, the interval S corresponds to each allowable clearance.
  • the allowable clearance as 3D shape information 3DI of electronic parts E and F is shown for the convenience of drawing.
  • FIG. 6 schematically shows the electrical characteristics 6EA, 6EB, 6EC, 6ED, 6EE and 6EF of the electronic components A to F. These electrical characteristics may be the impedance of the electronic component as shown in FIG. Also, it may be other electrical characteristics such as capacitance characteristics and inductance characteristics.
  • step 21 shown in FIG. 4 an electrical characteristic target value is set.
  • capacitor area 6, inductor area 7 using the first electrical circuit simulation incorporated in CAD system 40 in step 22 to meet this electrical characteristic (see FIG. 1). Determine the electrical constants C and L of).
  • the pattern shape for obtaining the electrical constants C and L, and the thickness of the electronic component area such as the capacitor area 6 and the inductor area 7 are determined in step 23.
  • an electronic component having an electrical constant closest to the electrical constant such as C or L determined in step 22 is retrieved from the database 50 shown in FIG. Select appropriate electronic components.
  • step 24 layout design is performed in which the selected electronic component is oriented in the three-dimensional space in the module.
  • To orient these electronic components in a three-dimensional space It is not easy to use two-dimensional CAD or printed circuit board for plan drawing. If 3D shape information data used in 3D electromagnetic field analysis performed in advance is prepared for each electronic component, 3D CAD that can effectively use these data is effective for layout design. It is.
  • the conventional layout design relies on the designer's past experience, etc., based on various constraints such as not causing electromagnetic field coupling between electronic components, etc., or minimizing the module volume. Thank you.
  • the database 60 shown in FIG. 6 is used, layout design can be performed without generating electromagnetic field coupling between electronic components as much as possible, and design efficiency can be increased.
  • the electronic parts are electrically connected by the via holes 8A, 8B, 8C and the wiring patterns 9A, 9B based on the wiring information of the electrical equivalent circuit shown in FIG. refer graph1).
  • three-dimensional shape information 3DI corresponding to the via holes 8A, 8B, 8C and the wiring patterns 9A, 9B in the database 60 as shown in FIG. 6 and the corresponding electrical characteristics 6EA to 6EF are other electronic components.
  • the electronic component areas such as capacitor area 6 and inductor area 7 and via holes 8A, 8B, 8C, and electronic parts area and wiring, which are formed only by electromagnetic field coupling between electronic components. An effect is obtained that layout design can be performed with as little electromagnetic field coupling between patterns 9A and 9B as possible.
  • the second electrical circuit simulation is embedded in the CAD system 40.
  • step 26 the electrical characteristics of the actually created module are measured to determine whether or not the target predetermined electrical characteristics are met.
  • the second electric circuit simulation in which the three-dimensional shape information 3DI is taken into consideration can be performed in step 25 (see FIG. 4), so that high-precision electric characteristics can be obtained.
  • the design efficiency can be improved because it is possible to avoid re-doing the simulation many times.
  • by adding the circuit simulation function to CAD system 40 these procedures can be repeated within the same system. Design efficiency is improved.
  • design efficiency can be improved because electromagnetic field coupling can be always taken into consideration without the need to re-do simulation many times. Do.
  • the LTCC substrate is used as the substrate material
  • the circuit is the HPF
  • the electrical characteristics are described using the frequency and the impedance.
  • other electrical characteristics such as a band filter (B and Pass Filter) may be used.
  • the electronic component design method of the present invention has the effect of improving the design efficiency, and is particularly useful in CAD systems for designing multilayer circuit components and the like, so its industrial applicability is high. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

　設計効率の向上を図った電子部品の設計方法を提供する。所定の電気的特性を設定するステップ（２１）、所定の電気的特性を満たすために第１の電気回路シミュレーションによって部品の電気的定数を決定するステップ（２２）、電気的定数を得るためのパターン形状を決定するステップ（２３）、データベースの中から電気的定数に合った電子部品を検索して選択し、選択した部品をモジュールとしてレイアウト設計を行うステップ（２４）、第２の電気回路シミュレーションを行うステップ（２５）、モジュールの電気的特性と所定の電気的特性とが一致しているか否かを判断するステップ（２６）を備える。

Description

明 細 書
電子部品の設計方法
技術分野
[0001] 本発明は、電子部品の設計方法に関するものである。
背景技術
[0002] 図 7はこの種の電子部品の設計方法に関し、特に CADシステムを用いたフローチ ヤートを示す。電子部品の設計を始めるにあたり、ステップ 101で所定の電気的特性 を決定する。次に、ステップ 102において、ステップ 101で決定した電気的特性が所 定の値を満足するように電気的な等価回路及びそれらを構成する電子部品の電気 的定数を電気回路シミュレータなどにより決定する。そして、ステップ 103で、ステップ 102で決定した電気的定数を実現するための電子部品等の物理的形状や導電金属 パターンを決定する。
[0003] その後、ステップ 104において、ステップ 102で決定した各種電子部品の物理的形 状を基にして、各電子部品等をモジュール内に配置し、電子部品、外部端子間等の 配線パターンを配置する。さら〖こ、ステップ 105で電気的特性を測定し、ステップ 101 で決定した所定の電気的特性に一致して ヽるカゝ否かを判定する。ここで所定の電気 的特性が実現できていな力つた場合には、再度、ステップ 103に戻り、ステップ 103 以降のステップの処理を繰り返して行う。ステップ 105で所定の電気的特性が得られ た場合はすべての処理を終える。
[0004] し力しながら、上述の従来例では設計効率に課題があった。すなわち、従来の構成 においては、ステップ 102の電気回路シミュレーションの時点ではステップ 103のパ ターン形状決定やステップ 104のレイアウト設計が完了しておらず、レイアウトを考慮 した電気回路シミュレーションを行うことができていない。このため、ステップ 105の電 気的特性の測定の段階ではが所定の電気的特性と一致していないことが多ぐ何度 も繰り返してシミュレーションを行わなければならず設計効率を上げることは容易では なかった。さらに、ステップ 102での電気回路シミュレーションを電気回路シミュレータ で行 、、その他のステップを CADシステムで行って!/、るため設計効率が思うように上 力 な力 た。
[0005] なお、本発明に関する先行技術文献情報としては、たとえば、日本特許公開特開 2 003— 16133号公報、特開 2002— 73718号公報力知られて!/ヽる。
発明の開示
[0006] 本発明は、設計効率の向上を図った電子部品の設計方法を提供するものである。
本発明は、電気回路シミュレーションを行う機能を付加し、且つレイアウト設計と電気 的特性測定とのステップ間に、電気回路シミュレーションを行うステップを付加したも のである。
[0007] こうした構成によれば、レイアウトを考慮した電気回路シミュレーションを行うことがで きるため、シミュレーションをやり直さなければならないという不具合を解消することが できる。また、電気回路シミュレーションをシステム内の機能として存在させているた めシステム間での処理の往来を排除し、設計効率を向上させることができる。
[0008] 本発明の具体的な電子部品の設計方法は、まず、所定の電気的特性を設定する 第 1ステップと、電気的特性を満たすために第 1の電気回路シミュレーションによって 電子部品の電気的定数を決定する第 2ステップを備える。また、電子部品の電気的 定数を得るために物理的なパターン形状を決定する第 3ステップと、データベースの 中から所定の電気的定数を有する電子部品を検索して選択し、選択した電子部品を モジュールとしてレイアウト設計を行う第 4ステップを備える。また、レイアウト設計を行 う第 4ステップの後に第 2の電気回路シミュレーションを行う第 5ステップと、モジユー ルの電気的特性を測定し、所定の電気的特性とがー致して!/、るかを判断する第 6ス テツプとを備える。
[0009] また、本発明の電子部品の設計方法は、データベースには電子部品の 3次元形状 情報及び電子部品の電気的特性が格納されている。
[0010] また、本発明の電子部品の設計方法は、データベースには電子部品を配置したと きに相隣接する他の電子部品との配置間隔を定めた許容クリアランスの 3次元情報 が格納されている。
[0011] また、本発明の電子部品の設計方法は、データベースには電子部品と他の電子部 品とを接続するための配線パターン及びビアホールの 3次元形状情報が格納されて いる。
[0012] また、本発明の電子部品の設計方法は、上記第 5ステップの処理を行った後、上記 第 3ステップ以降の処理を再度行う。
[0013] また、本発明の電子部品の設計方法は、上記第 6ステップの処理を行った後、上記 第 3ステップ以降の処理を再度行う。
[0014] また、本発明の電子部品の設計方法は、上記第 2、第 3、第 4及び第 5ステップの処 理が同じ CADシステムで処理される。
[0015] また、本発明の電子部品の設計方法は、電子部品は，低温焼成セラミック基板上に 形成される。
[0016] また本発明の電子部品の設計方法は、電子部品はコンデンサ，インダクタ及び抵 抗の少なくとも 1つを含んでいる。
[0017] また、本発明の電子部品の設計方法は、低温焼成セラミック基板は多層回路基板 である。
図面の簡単な説明
[0018] [図 1]図 1は、本発明の実施の形態に力かる多層回路部品モジュールの透視斜視図 である。
[図 2]図 2は、本発明の実施の形態にかかるパターン形成層の平面展開図である。
[図 3]図 3は、本発明の実施の形態に力かる多層回路部品モジュールの電気的等価 回路図である。
[図 4]図 4は、本発明の実施の形態にカゝかるモジュール設計手順を示すフローチヤ一 トである。
[図 5]図 5は、本発明の実施の形態に力かるデータベースの形態を示す概念図であ る。
[図 6]図 6は、本発明の実施の形態にカゝかる許容クリアランスを属性として付加したデ ータベースを示す概念図である。
[図 7]図 7は、従来のモジュール設計手順を示すフローチャートである。
符号の説明
[0019] 1 誘電体基板 3 入力用外部端子
4 出力用外部端子
5 設置用外部端子
6 コンデンサ部領域
6A, 6B 矩形パターン
7 インダクタ部領域
7A, 7B 螺旋パターン
8A, 8B, 8C ビアホーノレ
9A, 9B 配線パターン
11, 12, 13, 14, 15 ノターン形成層
発明を実施するための最良の形態
[0020] 以下、本発明の実施の形態に力かる CADシステムを用いた電子部品の設計方法 について図面を参照しながら説明する。
[0021] 図 1は低温焼成セラミック（以下、 LTCCと示す)基板を用いたモジュールを電子部 品とした例の透視斜視図である。図 1に示したモジュールは誘電体基板 la, lb, lc 及び Idの 4枚使用したものを例示した。誘電体基板 laと lbとの間、誘電体基板 lbと lcとの間及び誘電体 lcと Idの間に、たとえば銅や銀など力もなる導電金属パターン 等を形成する。誘電体基板 la〜： Ldをたとえば 4枚で構成したときには、パターンを形 成するパターン形成層 11, 12, 13, 14及び 15からなる 5つの層を形成することがで きる。
[0022] 入力用外部端子 3は配線パターン 9A及びビアホール 8Aを介してコンデンサ電極 部 6A, 6Bを備えるコンデンサ部領域 6に接続された後、分岐した配線パターン 9Bに 接続される。分岐した配線パターン 9Bの一方はビアホール 8Bを介して出力用外部 端子 4に接続される。分岐した配線パターン 9Bの他方はインダクタ部領域 7に接続さ れた後、ビアホール 8Cを介して設置用外部端子 5に接続されている。
[0023] 図 2は、図 1に示したパターン形成層 11、 12、 13、 14及び 15の平面展開図である 。図 1と同じ箇所には同じ符号を用いた。パターン形成層 11には主にこのモジュール をプリント基板などに実装する際、プリント基板上に存在する端子と電気的に接続す るための外部端子用パターンが形成されている。また、パターン形成層 12の矩形パ ターン 6Bとパターン形成層 13の矩形パターン 6Aとによりコンデンサ部領域 6を形成 している。すなわち、矩形パターン 6A, 6Bはコンデンサ部領域 6の電極部として形成 されている。
[0024] パターン形成層 13の螺旋パターン 7Bとパターン形成層 14の螺旋パターン 7Aとに よってインダクタ部 7を形成して 、る。最表面であるパターン形成層 15にはパターン を設けないものを示した。しかし、モジュールの表面にさらにチップ形状の電子部品（ 図示せず)を実装する場合は、パターン形成層 15にチップ形状の電子部品（図示せ ず）と電気接続をとるための接続用パターンを形成しても良い。
[0025] 図 1,図 2に示した配線情報を基にして作成した電気的な等価回路を図 3に示す。
図 3に示す電気回路の構成は、入力用外部端子 3から入力された電力はある特定の 周波数よりも高 、周波数のみを出力用外部端子 4へ通す高域通過型フィルタ、 Vヽゎ ゆる HPF (High Pass Filter)としての電気的な回路機能を有する。
[0026] このような LTCC基板を用いたモジュールを設計するフローチャートを図 4に示す。
電子部品の設計を始めるにあたっては、まず、ステップ 21により、目標とする所定の 電気的特性を決定する。ここで、所定の電気的特性とは、たとえば高帯域フィルタの 帯域幅であったり、カットオフ周波数であったりすることができる。次にステップ 22に ぉ 、て、所定の電気的特性を実現するために CADシステム 40に組み込まれた第 1 の電気回路シミュレーションによってモジュールの電気的定数を決定する。そして、ス テツプ 22で決定した電気的特性を実現するために、ステップ 23において LTCC基板 厚みや導電金属のパターン形状を決定する。
[0027] その後、ステップ 24でレイアウト設計を行う。ここで、機構系 3次元 CADを用いてパ ターン形状やレイアウト設計を行えば、 LTCC基板を用いたモジュールのような 3次 元空間に電子部品領域を集積ィ匕する多層回路部品の設計効率を上げることができ る。
[0028] 次に、ステップ 25において、ビアホール 8A、 8B及び 8Cの数や配線パターン 9A、 9B (図 1参照）の長さなどを考慮した第 2の電気回路シミュレーションを行う。なお、第 2の電気回路シミュレーションも CADシステム 40の中に組み込まれて!/、る。第 2の電 気回路シミュレーション (ステップ 25)の結果が目標の電気的特性に対して一致して いない場合または所定の範囲から大きく外れた場合 (特性 NG1)は、それらの誤差を 小さくするために、導電金属パターン形状やモジュール内の電子部品領域の位置、 ビアホールや配線パターンの長さ、位置などを変更する。このためにはステップ 23に 戻り、再度、ステップ 23以降の処理を行う。所定の電気的特性にほぼ一致しており、 設計的に許容できる場合には (特性 OKI)、次のステップ 26に移る。ステップ 26では 、実際に作成したモジュールの電気的特性を測定し、目標の電気的特性に一致して いるかどうかを判定する。ステップ 26で所定の電気的特性が得られた場合には（特性 OK2)電子部品の設計を終わる。もし電気的特性の測定が所定の許容範囲から逸 脱している場合は、再度、ステップ 23以降の処理を施す。
[0029] ところで、 LTCC基板を用いたモジュールを使用する周波数帯が高周波領域にな ると、コンデンサ部領域 6やインダクタ部領域 7に様々な寄生成分が付加されやすく なる。また、コンデンサ部領域 6やインダクタ部領域 7等の電子部品領域やビアホー ル 8A、 8B、 8C間、配線パターン 9A、 9B間などでの電磁界結合が起こりやすくなる 。このような電磁界結合の度合い及び、正確な電気的特性を求めるためには一般的 に、モジュールの構造と電気的境界条件とを基にしてマスクウエル方程式を解く電磁 界シミュレータが用いられる。
[0030] しかし、電磁界解析はその手法にもよる力 一般的に電子部品の点数が増えるとと もに回路規模が大きくなるほど飛躍的に計算時間が長くなるという不具合が生じる。 このため、電磁界解析をモジュール全体の設計手順の中に取り入れるとすると満足 する設計効率が得られなくなる。し力 ここに本発明が提案する、コンデンサ部領域 6 やインダクタ部領域 7などの、ある 3次元形状を有した単一の電子部品領域のみの電 磁界解析を行うという手法は、さほど時間を要せず、その電子部品領域に対応する 電気的特性を得ることが比較的容易となる。
[0031] そこで、ステップ 25で行う第 2の電気回路シミュレーションにおいては、コンデンサ 部領域 6やインダクタ部領域 7をそれぞれ容量やインダクタンス単体の集中定数とし て計算するのではなぐ 3次元形状を有した単一の電子部品領域を電磁界解析する ことによって得られた電気的特性を用いて計算する。これによつて、コンデンサ部領 域 6やインダクタ部領域 7の寄生インダクタや寄生容量などの様々な寄生成分の影響 を考慮した電気的特性をシミュレーションすることができ、精度の高 、電気的特性の 予測が可能となる。
[0032] また、ある単一の電子部品領域の電磁界解析を行った結果として、その電子部品 の 3次元の形状情報とそれに対応した電気的特性の対のデータとして保持すること ができる。このため、そのようなシミュレーションを様々な電子部品領域で行うことで、 電子部品の 3次元形状と、それに対応した電気的特性のデータベースを作成するこ とができる。ステップ 22で行う第 1の電気回路シミュレーションの段階では、どのような ノターン形状の電子部品領域を使用するかどうかについては決定していない。しか し、ステップ 22で決定して所定の電気的特性に最も近 ヽ電気的特性を持つ電子部 品領域の 3次元形状情報をデータベースから自動的に取り出すならば、ステップ 23 のパターン形状決定手順の効率を大幅に上げることが可能になる。さらに、ステップ 24のレイアウト設計にぉ 、て必要となる電気的特性に最も近 、電気的特性を持つ電 子部品領域の 3次元形状情報をデータベースから自動的に取り出し、モジュールの 体積が最小になるよう、あるいは電子部品領域を電気的に接続するための配線バタ ーン 9A、 9Bの全長が最短になるようにするなど様々な制約条件を課してモジュール 内の 3次元空間に自動配置すれば、ステップ 24におけるレイアウト設計手順の効率 も大幅に上げることが可能となる。
[0033] 以下に、本発明の具体的な実施の形態について図 5、図 6を用いて説明する。図 5 は電子部品 A〜Fの 3次元形状情報 3DIを基に電磁界解析を行って得られた電子部 品の電気的特性とその 3次元形状情報 3DIとが対のデータとして蓄積されているデ ータベースの概念図である。
[0034] 図 5にはデータベース 50を示す。データベース 50はたとえば次に示す各電子部品 の 3次元情報 3DI及び各種の電気的特性が格納されている。図 5の最上段に示す電 子部品 Aは、たとえば、コンデンサをそれぞれ示している。コンデンサの 3次元形状情 報 3DIとして、幅 (W)、奥行き (L)及び高さ (H)をそれぞれ示す。それぞれの大きさ は、 0. 8mm, 0. 8mm及び 0. 4mmである。また、電極の大きさは、 0. 6mm X O. 6 mmである。また、電子部品 Aの電気的特性 5EAは、たとえば、周波数 fに対するイン ピーダンス ZAの特性としてデータベース 50に格納されている。
[0035] 図 5の上から 2段目に示す電子部品 Bは電子部品 Aと同じコンデンサとして示され ている。電子部品 Bのコンデンサの 3次元形状情報 3DIとして、幅 (W)、奥行き (L)及 び高さ（H)が示されている。それぞれの大きさは、それぞれ 1. 4mm, 1. 2mm及び 0. 2mmである。また、電極の大きさは、 1. OmmX O. 8mmである。また、電子部品 Bの電気的特性 5EBは、たとえば、周波数 fに対するインピーダンス ZBの特性を示す 。電子部品 Bは電子部品 Aのコンデンサに比べてたとえば容量が大きくなるように選 ばれている。したがって、電子部品 Bのインピーダンス ZBは電子部品 Aのそれに比 ベて小さいものとなる。
[0036] 図 5の上から 3段目に示す電子部品 Cはインダクタとして示されている。電子部品 C の幅（W)、奥行き（L)及び高さ（H)はそれぞれ、 1. Omm, 1. Omm及び 0. 6mmで ある。また、最表面には螺旋状のインダクタが形成されている。電子部品 Cの電気的 特性 5ECは電子部品 A, Bと同じように、たとえば、周波数 fに対するインピーダンス Z Cの特性として示めされて 、る。
[0037] 図 5の上力 4段目に示す電子部品 Dは電子部品 Cと同じようにインダクタとして示 されている。電子部品 Dの幅 (W)、奥行き (L)及び高さ (H)はそれぞれ、 1. 5mm, 0 . 8mm及び 0. 6mmである。また、最表面には螺旋状のインダクタが形成されている 。電子部品 Cの電気的特性 5EDは電子部品 A, B及び Cと同じように、たとえば、周 波数 fに対するインピーダンス ZDの特性としてその大きさはデータベース 50に格納さ れている。
[0038] 電子部品 Dは電子部品 Cのインダクタに比べてたとえばインダクタンスが大きくなる ように選ばれている。したがって、電子部品 Dのインピーダンスは電子部品 Cのそれ に比べて大きなものとなる。
[0039] 図 5の最下段には作図の都合上、電子部品 E, Fの 3次元形状情報 3DIとして電気 的特性 5EE, 5EFを極めて模式的に示した。電子部品 E, Fはコンデンサであっても よぐインダクタであってもよい。或いはこれらとは別の電子部品である、たとえば抵抗 であってもよい。
[0040] 図 6は、本発明の実施の形態にカゝかる許容クリアランスを属性として付加したデータ ベースを示す概念図である。すなわち、図 6には各種の電子部品をたとえば LTCC 基板に配置したときに相隣接する他の電子部品との配置間隔を定めた許容タリァラ ンスが 3次元情報として格納されて 、る。
[0041] 具体的には個々の電子部品 A〜Fの 3次元形状情報 3DIを基にして電磁界解析を 行い、電子部品の周囲の電界強度が十分小さくなる隣の電子部品との間隔を許容ク リアランス ACLとして定め、それをデータベースに格納したものである。
[0042] 図 6には電子部品 A, B, C及び Dの許容クリアランス ACL, BCL, CCL及び DCL がそれぞれ 0. 05mm, 0. lmm, 0. 15mm及び 0. 05mmであるとして示している。 これらの許容クリアランス ACL〜DCLは図 6において各電子部品 A〜Dと隣の電子 部品（図示せず)との間の間隔 S (破線で表示)として定義することができる。したがつ て、間隔 Sが各許容クリアランスに相当する。なお、電子部品 E, Fの 3次元形状情報 3DIとしての許容クリアランスは作図の都合上示して ヽな 、。
[0043] また、図 6には電子部品 A〜Fの電気的特性 6EA, 6EB, 6EC, 6ED, 6EE及び 6 EFを模式的に示している。これらの電気的特性は図 5に示したように電子部品のイン ピーダンスであってもよい。また、他の電気的特性、例えばキャパシタンス特性やイン ダクタンス特性であってもよ 、。
[0044] 次に本発明の電子部品の設計方法について、図 1〜図 6を用いて説明する。まず、 図 4に示すステップ 21において電気的特性目標値を設定する。次に、この電気的特 性を満たすように、ステップ 22にお!/、て CADシステム 40に組み込まれた第 1の電気 回路シミュレーションを用いてコンデンサ部領域 6、インダクタ部領域 7 (図 1参照）の 電気的定数 C、 Lを決定する。
[0045] その後、この電気的定数 C、 Lを得るためのパターン形状やコンデンサ部領域 6ゃィ ンダクタ部領域 7等の電子部品領域の厚みなどをステップ 23にて決定する。このよう な電子部品の 3次元形状情報 3DIを決定する際、ステップ 22で決定した C、 Lなどの 電気的定数にもっとも近い電気的定数を持つ電子部品を図 5に示すデータベース 5 0から検索して適切な電子部品を選択する。
[0046] そして、選択された電子部品をモジュール内の 3次元空間に配置指向するレイァゥ ト設計をステップ 24にて行う。これらの電子部品を 3次元空間に配置指向するには、 平面図作図用の 2次元 CADやプリント基板を用いることは容易ではない。各電子部 品には事前に行った 3次元電磁界解析などで用いた 3次元の形状情報データを用 意しておけば、これらのデータを有効に活用できる 3次元 CADがレイアウト設計に有 効である。従来のレイアウト設計は、電子部品間などでの電磁界結合を発生させない こと、あるいはモジュールの体積が最小となる等の様々な制約条件を基にして、設計 者の過去の経験などを頼りに行って ヽた。
[0047] しかし、図 6に示すデータベース 60を用いれば電子部品間での電磁界結合をでき るだけ発生させずにレイアウト設計が行えるため設計の効率を上げることができる。電 子部品のレイアウト設計の次には、図 3に示す電気的等価回路の配線情報を基に各 電子部品間をビアホール 8A、 8B、 8Cや配線パターン 9A、 9Bで電気的に接続させ る（図 1参照）。この時、図 6に示すようなデータベース 60の中にビアホール 8A、 8B、 8Cや配線パターン 9A、 9Bに応じた 3次元形状情報 3DIとそれに対応した電気的特 性 6EA〜6EFを他の電子部品領域と同様に蓄積しておけば、電子部品間での電磁 界結合だけでなぐコンデンサ部領域 6やインダクタ部領域 7等の電子部品領域とビ ァホール 8A、 8B、 8C間や電子部品領域と配線パターン 9A、 9B間などでの電磁界 結合もできるだけ発生させずにレイアウト設計が行えるという効果が得られる。
[0048] 以上の手順により、使用する電子部品 A〜Fの電気的特性 5EA〜5EF (6EA〜6 EF)やビアホール 8A、 8B、 8Cの数、配線パターン 9A、 9Bの長さなどの 3次元形状 情報 3DIが決定されるため、それらを考慮した第 2の電気回路シミュレーションをステ ップ 25で行うことができる。なお、第 2の電気回路シミュレーションは CADシステム 40 の中に糸且み込んでおく。
[0049] 最後に、ステップ 26では、実際に作成したモジュールの電気的特性を測定し、目 標とした所定の電気的特性に一致しているかどうかを判定する。
[0050] 本発明のこうした設計手法によれば、 3次元形状情報 3DIを考慮した第 2の電気回 路シミュレーションをステップ 25 (図 4参照）で行うことができるため精度の高い電気的 特性を得ることができ、何度もシミュレーションのやり直しをすることがなくなるので、設 計効率を向上させることができる。また、 CADシステム 40の中に電気回路シミュレ一 シヨン機能を付加したことにより、同一システム内でこれらの手順を繰り返し行えるた め設計効率が向上する。
[0051] さらに、図 6に示すデータベース 60を用いてレイアウト設計 24を行うことで、何度も シミュレーションをやり直す必要がなぐ電磁界結合を常に考慮して設計を行うことが できるため設計効率が向上する。
[0052] なお、本実施の形態では基板材料として LTCC基板を用い、回路は HPFであり、 電気的特性には周波数やインピーダンスを用いて説明した。しかし、基板材料に他 の誘電体材料を用いても、また、電気的特性として他のもの、例えば帯域フィルタ (B and Pass Filter)などを用いても構わない。
産業上の利用可能性
[0053] 本発明の電子部品の設計方法は、設計効率を向上させるという効果を有し、特に、 多層回路部品設計用 CADシステムなどにおいて有用であるので、その産業上の利 用可能 ¾は高い。

Claims

請求の範囲
[1] 電子部品の所定の電気的特性を設定する第 1ステップと、前記電気的特性を満たす ように第 1の電気回路シミュレーションにより前記電子部品の電気的定数を決定する 第 2ステップと、前記電気的定数を得るためのパターン形状を決定する第 3ステップと 、データベースの中から前記電気的定数に合った電子部品を検索して選択し、前記 選択した電子部品をモジュールとしてレイアウト設計を行う第 4ステップと、前記レイァ ゥト設計を行う第 4ステップで処理した後に第 2の電気回路シミュレーションを行う第 5 ステップと、前記モジュールの電気的特性と前記所定の電気的特性とがー致して ヽ るカゝ否かを判断する第 6ステップとを備える電子部品の設計方法。
[2] 前記データベースは前記電子部品の 3次元形状情報及び前記電子部品の電気的 特性が格納されて 、る請求項 1に記載の電子部品の設計方法。
[3] 前記データベースには前記電子部品を配置したときに相隣接する他の電子部品との 配置間隔を定めた許容クリアランスの 3次元情報が格納されて 、る請求項 1に記載の 電子部品の設計方法。
[4] 前記データベースには前記電子部品と他の電子部品とを接続するための配線バタ ーン及びビアホールの 3次元形状情報が格納されて 、る請求項 2または 3の 、ずれ 力 1項に記載の電子部品の設計方法。
[5] 前記第 5ステップの処理を行った後、前記第 3ステップ以降の処理を再度行う請求項
1に記載の電子部品の設計方法。
[6] 前記第 6ステップの処理を行った後、前記第 3ステップ以降の処理を再度行う請求項
1に記載の電子部品の設計方法。
[7] 前記第 2、第 3、第 4及び第 5ステップの処理が同じ CADシステムで行われる請求項
1に記載の電子部品の設計方法。
[8] 前記電子部品は，低温焼成セラミック基板上に形成される請求項 1に記載の電子部 品の設計方法。
[9] 前記電子部品はコンデンサ，インダクタ及び抵抗の少なくとも 1つを含んでいる請求 項 8に記載の電子部品の設計方法。
[10] 前記低温焼成セラミック基板は多層回路基板である請求項 8に記載の電子部品の設 計方法。
PCT/JP2006/307612 2005-04-12 2006-04-11 電子部品の設計方法 Ceased WO2006109785A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06731559A EP1791069A4 (en) 2005-04-12 2006-04-11 METHOD FOR DESIGNING AN ELECTRONIC COMPONENT
US11/629,909 US7496875B2 (en) 2005-04-12 2006-04-11 Designing method for designing electronic component

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-114144 2005-04-12
JP2005114144A JP2006293726A (ja) 2005-04-12 2005-04-12 電子部品の設計方法

Publications (1)

Publication Number Publication Date
WO2006109785A1 true WO2006109785A1 (ja) 2006-10-19

Family

ID=37087056

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/307612 Ceased WO2006109785A1 (ja) 2005-04-12 2006-04-11 電子部品の設計方法

Country Status (5)

Country Link
US (1) US7496875B2 (ja)
EP (1) EP1791069A4 (ja)
JP (1) JP2006293726A (ja)
CN (1) CN101010675A (ja)
WO (1) WO2006109785A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008293066A (ja) * 2007-05-22 2008-12-04 Panasonic Corp 電子回路シミュレーション用ライブラリ、ライブラリ生成システム、これらが格納された記録媒体、及びこれらを用いた電子機器の製造方法
US7724117B2 (en) * 2008-01-11 2010-05-25 Northrop Grumman Systems Corporation Multilayer passive circuit topology
JP4856269B1 (ja) * 2010-09-06 2012-01-18 株式会社東芝 配線設計支援装置及び配線設計支援方法
CN102754102B (zh) * 2010-12-09 2016-02-03 松下电器产业株式会社 三维集成电路的设计支持装置及设计支持方法
CN103678814B (zh) * 2013-12-18 2016-06-29 北京航空航天大学 临界倾角近圆轨道的偏心率预偏置设计方法
CN103853887B (zh) * 2014-03-05 2016-09-14 北京航空航天大学 一种冻结轨道的偏心率的卫星轨道确定方法
CN108629103B (zh) * 2015-04-08 2022-02-11 上海望友信息科技有限公司 Smt贴片制造及smt网板制作方法和系统
US10244873B2 (en) 2015-10-01 2019-04-02 Isee Store Innovations, Llc Adjustable product display system and method

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163698A (ja) * 1992-11-26 1994-06-10 Mitsubishi Electric Corp ミリ波またはマイクロ波ｉｃのレイアウト設計方法及びレイアウト設計装置
JPH09204451A (ja) * 1996-01-24 1997-08-05 Sony Corp 基板設計装置
JPH1166122A (ja) * 1997-08-13 1999-03-09 Fujitsu Ltd 解析モデル作成方法及びそのプログラムを格納した記憶媒体
JP2002073718A (ja) * 2000-09-04 2002-03-12 Tdk Corp 高周波電子部品の設計システム、高周波電子部品の設計方法及び高周波電子部品の製造方法
JP2003016133A (ja) * 2001-04-27 2003-01-17 Tdk Corp 高周波電子部品及びその設計方法
JP2005026312A (ja) * 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544067A (en) * 1990-04-06 1996-08-06 Lsi Logic Corporation Method and system for creating, deriving and validating structural description of electronic system from higher level, behavior-oriented description, including interactive schematic design and simulation
US5631807A (en) * 1995-01-20 1997-05-20 Minnesota Mining And Manufacturing Company Electronic circuit structure with aperture suspended component
US6021050A (en) * 1998-12-02 2000-02-01 Bourns, Inc. Printed circuit boards with integrated passive components and method for making same
JP4372296B2 (ja) * 2000-01-21 2009-11-25 株式会社図研 プリント基板の３次元形状データ作成システム
US6665854B2 (en) * 2000-12-04 2003-12-16 Matsushita Electric Industrial Co., Ltd. Method and apparatus of checking mount quality of circuit board
JP4082906B2 (ja) * 2002-01-17 2008-04-30 富士通株式会社 プリント基板ｃａｄにおけるクリアランスチェック方法及びコンピュータプログラム
WO2006127408A2 (en) * 2005-05-20 2006-11-30 Cadence Design Systems, Inc. Method and system for increased accuracy for extraction of electrical parameters

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163698A (ja) * 1992-11-26 1994-06-10 Mitsubishi Electric Corp ミリ波またはマイクロ波ｉｃのレイアウト設計方法及びレイアウト設計装置
JPH09204451A (ja) * 1996-01-24 1997-08-05 Sony Corp 基板設計装置
JPH1166122A (ja) * 1997-08-13 1999-03-09 Fujitsu Ltd 解析モデル作成方法及びそのプログラムを格納した記憶媒体
JP2002073718A (ja) * 2000-09-04 2002-03-12 Tdk Corp 高周波電子部品の設計システム、高周波電子部品の設計方法及び高周波電子部品の製造方法
JP2003016133A (ja) * 2001-04-27 2003-01-17 Tdk Corp 高周波電子部品及びその設計方法
JP2005026312A (ja) * 2003-06-30 2005-01-27 Hitachi Metals Ltd 高周波電子部品およびその実装方法

Also Published As

Publication number Publication date
US20080028348A1 (en) 2008-01-31
US7496875B2 (en) 2009-02-24
EP1791069A1 (en) 2007-05-30
EP1791069A4 (en) 2010-11-10
JP2006293726A (ja) 2006-10-26
CN101010675A (zh) 2007-08-01

Similar Documents

Publication Publication Date Title
JP5074574B2 (ja) 配線基板の設計システム、設計データの解析方法および解析プログラム
US6963122B1 (en) Capacitor structure and automated design flow for incorporating same
US20040124493A1 (en) Method for forming a printed circuit board and a printed circuit board formed thereby
JP2006209590A (ja) 電磁界解析装置および解析方法、ならびに解析プログラム
WO2006109785A1 (ja) 電子部品の設計方法
CN105956289A (zh) 基于去耦电容去耦区域的电源分配网络设计方法
US7996806B2 (en) Methods and apparatus for layout of multi-layer circuit substrates
KR100510036B1 (ko) 반도체 집적 회로의 기생 용량 추출 장치 및 기생 용량추출 방법
CN105765679B (zh) 包括至少一个狭缝的多层陶瓷电容器
CN106815379B (zh) 一种提取寄生电容的方法及系统
US11071197B2 (en) Multilayer ceramic electronic package with modulated mesh topology and alternating rods
US7197446B2 (en) Hierarchical method of power supply noise and signal integrity analysis
Lakshminarayanan et al. A substrate-dependent CAD model for ceramic multilayer capacitors
US20200100355A1 (en) Multilayer ceramic electronic package with modulated mesh topology
TWI236332B (en) Wiring structure for improving wiring response
TWI242783B (en) Cut via structure for and manufacturing method of connecting separate conductors
JP2003016133A (ja) 高周波電子部品及びその設計方法
Samanta et al. Advanced multilayer thick-film system-on-package technology for miniaturized and high performance CPW microwave passive components
JP2005032154A (ja) プリント配線基板製造方法及びプリント配線基板、並びに特性インピーダンス算出装置、特性インピーダンス算出方法、及び特性インピーダンス算出プログラム
O’Reilly et al. Integrated passives in advanced printed wiring boards
CN114117722B (zh) 层叠电容器的仿真模型以及层叠电容器的仿真方法
JP4768380B2 (ja) 配線基板の設計システム、設計データの解析方法および解析プログラム
CN100364370C (zh) 布线结构
Wang Embedded resistors in printed circuit board assembly
O'reilly et al. Characterisation of embedded filters in advanced printed wiring boards

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11629909

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2006731559

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200680000696.1

Country of ref document: CN

WWP Wipo information: published in national office

Ref document number: 2006731559

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 11629909

Country of ref document: US