WO2006117902A1 - Iii族窒化物半導体素子およびエピタキシャル基板 - Google Patents

Iii族窒化物半導体素子およびエピタキシャル基板 Download PDF

Info

Publication number
WO2006117902A1
WO2006117902A1 PCT/JP2006/300822 JP2006300822W WO2006117902A1 WO 2006117902 A1 WO2006117902 A1 WO 2006117902A1 JP 2006300822 W JP2006300822 W JP 2006300822W WO 2006117902 A1 WO2006117902 A1 WO 2006117902A1
Authority
WO
WIPO (PCT)
Prior art keywords
group iii
substrate
gallium nitride
iii nitride
schottky
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/300822
Other languages
English (en)
French (fr)
Inventor
Kouhei Miura
Makoto Kiyama
Takashi Sakurada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2006800005600A priority Critical patent/CN1993834B/zh
Priority to CA002572792A priority patent/CA2572792A1/en
Priority to US11/571,990 priority patent/US7763892B2/en
Priority to EP06712047A priority patent/EP1876649A4/en
Publication of WO2006117902A1 publication Critical patent/WO2006117902A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/60—Schottky-barrier diodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6738—Schottky barrier electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/08—Manufacture or treatment characterised by using material-based technologies using combinations of technologies, e.g. using both Si and SiC technologies or using both Si and Group III-V technologies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • FIG. 4 is a drawing showing current-voltage characteristics of Schottky diodes produced by the above-described embodiment (characteristic A) and experimental example (characteristic B).
  • the reverse leakage current density characteristics A (applied voltage 5 V) is 1.
  • 39 X 10- 8 AZcm 2
  • the reverse leakage current density characteristics B is 4.76
  • X 10- 6 is a AZcm 2.
  • Leakage current value 4. 10 X 10— 8 AZcm 2
  • the (10-12) plane XRD full width at half maximum in the gallium nitride region is wide regardless of the presence of either screw dislocations or edge dislocations, the (10-12) plane XRD full width at half maximum is not sharp. Both of which are reduced.
  • the (10-12) plane XRD is suitable as an index because it provides sufficient strength.
  • Schottky forward current of the diode is about 0. lAZcm 2, the leak current must be suppressed as compared to the forward current 1Z1000000 following 1 X 10- 7 AZcm 2 below. As shown in FIG.
  • FIG. 6A to 6C are drawings showing the fabrication of the epitaxial substrate according to the second embodiment.
  • an n-conducting gallium nitride free-standing substrate 83 is prepared.
  • the gallium nitride free-standing substrate 83 has a carrier concentration exceeding 1 ⁇ 10 17 cm 3 .
  • the undoped GaN epitaxial film 85 is deposited on the first surface 83a of the gallium nitride free-standing substrate 83.
  • the thickness of the gallium nitride epitaxial film 85 is not less than 0.1 micrometer and not more than 1000 micrometers.
  • the carrier concentration of the gallium nitride epitaxial film 85 is 1 ⁇ 10 17 cm 3 or less.
  • an epitaxial substrate 81 is obtained.
  • the Schottky diode shown in the first embodiment can be manufactured.
  • a Schottky electrode film 87 is deposited on the surface of the epitaxial film 85 of the epitaxial substrate 81, and an ohmic electrode film 89 is deposited on the second surface 83b of the substrate 83.
  • a Schottky electrode and an ohmic electrode are formed from the Schottky electrode film 87 and the ohmic electrode film 89, respectively.
  • the threading dislocation density as a whole is, for example, 1 ⁇ 10 8 cm 2 or less. According to this epitaxial substrate 81, since the dislocation density is small, dislocations in the epitaxial layer are reduced. Therefore, the reverse leakage current is reduced and the reverse breakdown voltage is improved.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

  耐圧を向上できる構造を有するIII族窒化物半導体素子を提供する。   ショットキダイオード１１は、III族窒化物支持基体１３と、窒化ガリウム領域１５と、ショットキ電極１７とを備える。III族窒化物支持基体１３は、導電性を有している。ショットキ電極１７は、窒化ガリウム領域１５にショットキ接合を成す。この窒化ガリウム領域１５は、III族窒化物支持基体１３の主面１３ａ上に設けられている。窒化ガリウム領域１５は、１００ｓｅｃ以下の（１０-１２）面ＸＲＤ半値全幅を有する。

Description

明 細 書
m族窒化物半導体素子およびェピタキシャル基板
技術分野
[0001] 本発明は、 in族窒化物半導体素子およびェピタキシャル基板に関する。
背景技術
[0002] 非特許文献 1には、サファイア基板上に形成されたショットキダイオードが記載され ている。 2種類の GaN力 c面を有するサファイア基板上に成長される。まず、： m 厚の n+コンタクト層が低温バッファ層上に形成される。 n+コンタクト層上にアンドープ GaN層が成長される。メサ構造を形成した後に、 TiZAlォーミック電極および PtZA u電極を形成する。
非特許文献 1： "High Voltage GaN Schottky Rectifiers" GerardT. Dang et. al. IEEE Tran. Electron Devices, Vol.47, No.4, 692—696
発明の開示
発明が解決しょうとする課題
[0003] 発明者らの実験によれば、サファイア基板上に形成されたショットキダイオードでは 十分な耐圧が得られない。この理由について発明者らが検討した結果、ショットキ電 極からのリーク電流が関係しており、またこのリーク電流は窒化ガリウム層の貫通転位 密度に関連していることが明らかになった。求められていることは、ショットキダイォー ドの耐圧の向上である。
[0004] 本発明は、上記の事項を鑑みて為されたものであり、耐圧を向上できる構造を有す るショットキダイオードを提供することを目的とし、またショットキ電極を含む半導体素 子のためのェピタキシャル基板を提供することを目的とする。
課題を解決するための手段
[0005] 本発明の一側面は、ショットキ接合を有する III族窒化物半導体素子に係る。 III族窒 化物半導体素子は、（a)導電性を有する III族窒化物支持基体と、（b)前記 III族窒化 物支持基体の主面上に設けられており lOOsec以下の（10-12)面 XRD半値全幅を 有する窒化ガリウム領域と、（c)前記窒化ガリウム領域にショットキ接合を成すショット キ電極とを備える。
[0006] この III族窒化物半導体素子によれば、ショットキ電極が lOOsec以下の（10-12)面
XRD半値全幅を有する窒化ガリウム領域にショットキ接合を成すので、ショットキ接合 に係る逆方向リーク電流が低減される。
[0007] 本発明に係る III族窒化物半導体素子では、前記 III族窒化物支持基体は、導電性 を有する窒化ガリウム力もなることが好まし 、。
[0008] 本発明に係る III族窒化物半導体素子では、前記ショットキ接合を流れる電流は、前 記ショットキ電極と前記 III族窒化物支持基体の裏面との間に 5ボルトの逆バイアスを 印加したとき、 1 X 10— 7AZcm2以下である。
[0009] 本発明の別の側面によれば、ェピタキシャル基板は、（a)導電性を有する III族窒化 物基板と、 (b) lOOsec以下の（10-12)面 XRD半値全幅を有しており前記 III族窒化 物基板上に設けられた窒化ガリウム層とを備える。
[0010] このェピタキシャル基板によれば、窒化ガリウム層の（10-12)面 XRD半値全幅が 1
OOsec以下であるので、リーク電流を低減できるショットキ接合を形成可能になる。
[0011] 本発明に係るェピタキシャル基板では、前記 III族窒化物基板は、導電性を有する 窒化ガリウム力もなることが好ましい。また、本発明に係るェピタキシャル基板では、 前記 III族窒化物基板の貫通転位密度は 1 X 108cm 2以下であることが好ましい。
[0012] 本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して 進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らか になる。
発明の効果
[0013] 以上説明したように、本発明によれば、耐圧を向上できる構造を有するショットキダ ィオードが提供される。また、本発明によれば、ショットキ電極を含む半導体素子のた めにェピタキシャル基板が提供される。
図面の簡単な説明
[0014] [図 1]図 1は、第 1の実施の形態に係るショットキダイオードを示す図面である。
[図 2A]図 2Aは、窒化ガリウム基板を用いるショットキダイオードの構造を示す図面で ある。 [図 2B]図 2Bは、サファイア基板を用いるショットキダイオードの構造を示す図面であ る。
[図 3]図 3は、上記の実施例 (特性 A)および実験例 (特性 B)により作製された窒化ガ リウム層の（10-12)面 XRD特性を示す図面である。
[図 4]図 4は、上記の実施例 (特性 A)および実験例 (特性 B)により作製されたショット キダイオードの電流電圧特性を示す図面である。
[図 5]図 5は、窒化ガリウム層の（10-12)面 XRD特性の半値全幅とリーク電流密度と の対応を示す図面である。
圆 6A]図 6Aは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
圆 6B]図 6Bは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
圆 6C]図 6Cは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面であ る。
[図 7]図 7は、 GaN自立基板における高転位領域および低転位領域の一配置を示す 図面である。
[図 8]図 8は、 GaN自立基板における高転位領域および低転位領域の他の別の配置 を示す図面である。
符号の説明
11…ショットキダイオード、 13· ··ΠΙ族窒化物支持基体、 15· ··窒化ガリウム領域、 17 …ショットキ電極、 31· ··η型窒化ガリウムウエノ、、 33· ··窒化ガリウム層、 35· ··ショットキ 電極、 37· ··ォーミック電極、 41· ··サファイア基板、 43· ··種付け層、 45〜η+窒化ガリ ゥム層、 47· ··窒ィ匕ガリウム層、 49· ··ショットキ電極、 51· ··ォーミック電極、 81· ··ェピタ キシャノレ基板、 83· ··蜜ィ匕ガジクム自立基板、 85· · -GaNェピタキシャノレ膜、 87· ··ショ ットキ電極膜、 89· ··ォーミック電極膜、 82…窒化ガリウム自立基板、 82c…高転位領 域、 82d…低転位領域、 84…窒化ガリウム自立基板、 84c…高転位領域、 84d…低 転移領域
発明を実施するための最良の形態 [0016] 本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考 慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発 明の III族窒化物半導体素子およびェピタキシャル基板に係わる実施の形態を説明 する。引き続く説明では、 III族窒化物半導体素子の一例としてショットキダイオードを 説明する。可能な場合には、同一の部分には同一の符号を付する。
[0017] (第 1の実施の形態）
図 1は、第 1の実施の形態に係るショットキダイオードを示す図面である。ショットキダ ィオード 11は、 III族窒化物支持基体 13と、窒化ガリウム領域 15と、ショットキ電極 17 とを備える。 III族窒化物支持基体 13は、導電性を有している。ショットキ電極 17は、 窒化ガリウム領域 15にショットキ接合を成す。この窒化ガリウム領域 15は、 III族窒化 物支持基体 13の主面 13a上に設けられている。窒化ガリウム領域 15は、 lOOsec以 下の（10-12)面 XRD半値全幅を有する。
[0018] ショットキダイオード 11は、 III族窒化物支持基体 13の裏面 13b上に設けられたォー ミック電極 19を含む。ショットキ電極 17は、例えば NiZAu電極から成ることができ、 ォーミック電極 19は、例えば、 TiZAlZTiZAu電極力 成ることができる。
[0019] III族窒化物支持基体 13は、窒化ガリウム、窒化アルミニウム等力も成る。好ましくは 、 III族窒化物支持基体 13は、導電性を有する n型窒化ガリウムから成る。この形態で は、窒化ガリウム領域は、窒化ガリウム支持基体上にホモェピタキシャル成長される。 窒化ガリウム支持基体のキャリア濃度は 1 X 1016cm 3以上 1 X 1019cm 3以下である。 窒化ガリウム領域 15の厚さは 0. 1 μ m以上 1000 μ m以下であり、窒化ガリウム領域 15のキャリア濃度は 1 X 1017cm— 3以下である。
[0020] 図 2Aおよび図 2Bに示されるショットキダイオードの作製を説明する。
(実施例 1)
MOVPE装置のリアクタに n型窒化ガリウムウェハ 31を配置する。水素、窒素、アン モ-ァを含むガスの雰囲気をリアクタに形成する。この雰囲気中において、窒化ガリ ゥムウェハ 31を摂氏 1000度において熱処理を行う。熱処理時間は、例えば 20分間 である。アンモニアとトリメチルガリウム (TMG)をリアクタに供給し、厚さ 3 μ mの窒ィ匕 ガリウム層 33を摂氏 1130度で成長する。これらの工程により、窒化ガリウムウェハ 31 および窒化ガリウム層 33を含むェピタキシャル基板が作製される。このェピタキシャ ル基板の窒化ガリウム層の表面に、 NiZAuから成るショットキ電極 35を作製すると 共に、ェピタキシャル基板の裏面に TiZAlZTiZAuからなるォーミック電極 37を作 製する。ショットキ電極のサイズは、例えば半径 50 mである。これらの工程により、 図 2Aに示されるようなショットキダイオード（SBD) 39が得られる。
[0021] (実験例 1)
MOVPE装置のリアクタにサファイア基板 41を配置する。水素、窒素、アンモニアを 含むガスの雰囲気をリアクタに形成する。この雰囲気中において、サファイア基板 41 を摂氏 1170度において熱処理を行う。熱処理時間は、例えば 10分間である。サファ ィァ基板 41上に種付け層 43を成長する。アンモニア、トリメチルガリウム (TMG)およ びシランをリアクタに供給し、 n+窒化ガリウム層 45を摂氏 1130度で成長する。次い で、実施例と同様にして、アンモニアとトリメチルガリウム (TMG)をリアクタに供給し、 厚さ 3 mの窒化ガリウム層を摂氏 1130度で成長する。この窒化ガリウム層を部分的 にエッチングして、窒化ガリウム層 47を含むメサを形成すると共に、 n+窒化ガリウム層 45を部分的に露出させる。エッチングは、例えば選択的反応性イオンエッチング (RI E)法により行われる。メサの表面に NiZAu力も成るショットキ電極 49を作製すると共 に、露出した n+窒化ガリウム層 47の表面に TiZAlZTiZAuからなるォーミック電極 51を作製する。これらの工程により、図 2Bに示されるようなショットキダイオード (SBD ) 53が得られる。
[0022] 図 3は、上記の実施例 (特性 A)および実験例 (特性 B)により作製された窒化ガリウ ム層の（10-12)面 XRD特性を示す図面である。これらの例では、特性 Aの半値全 幅（FWHM)は 25. lsecであり、特性 Bの半値全幅は 788. Osecである。
[0023] 図 4は、上記の実施例 (特性 A)および実験例 (特性 B)により作製されたショットキダ ィオードの電流電圧特性を示す図面である。これらの例では、特性 Aの逆方向リーク 電流密度（印加電圧 5ボルト）は 1. 39 X 10—8AZcm2であり、特性 Bの逆方向リーク 電流密度（印加電圧 5ボルト）は 4. 76 X 10— 6AZcm2である。
[0024] このように、 SBD53と比べ SBD39はリーク電流が低減されて!、る。これは、 XRDの FWHMが鋭 ヽことが示すように、窒化ガリウム層 33の貫通転位密度が低減されて ヽ ると考免られる。
[0025] 図 5は、窒化ガリウム層の（10-12)面 XRD特性の半値全幅とリーク電流密度との対 応を示す図面である。参照符合 61a〜61hで示されるシンボルは、窒化ガリウム基板 を用いて形成された窒化ガリウム層上にショットキ電極を作製した構造を測定した値 を示す。参照符合 71a〜71iで示されるシンボルは、サファイア基板を用いて形成さ れた窒化ガリウム層上にショットキ電極を作製した構造を測定した値を示す。
[0026] (実施例 2)
具体例を示せば、
参照符合 6 laのショットキダイオード構造
半値全幅： 41. 8sec
リーク電流値： 1. 31 X 10"8A/cm2
参照符合 6 lbのショットキダイオード構造
半値全幅： 41. 8sec
リーク電流値： 1. 86 X 10"8A/cm2
参照符合 61cのショットキダイオード構造
半値全幅： 33sec
リーク電流値： 3. 00 X 10— 8AZcm2
参照符合 6 Idのショットキダイオード構造
半値全幅： 60sec
リーク電流値： 2. 70 X 10"8A/cm2
参照符合 61eのショットキダイオード構造
半値全幅： 72sec
リーク電流値： 1. 40 X 10— 8AZcm2
参照符合 6 Ifのショットキダイオード構造
半値全幅： 87sec
リーク電流値： 4. 10 X 10— 8AZcm2
参照符合 6 lgのショットキダイオード構造
半値全幅： 69sec リーク電流値： 6. 30 X 10 A/cm
参照符合 6 lhのショットキダイオード構造
半値全幅： 95sec
リーク電流値： 8. 70 X 10"8A/cm2
である。
[0027] (実験例 2)
具体例を示せば、
参照符合 71aのショットキダイオード構造 (最も半値全幅が小さい）
半値全幅： 152sec
リーク電流値： 2. 07 X 10"7A/cm2
参照符合 71bのショットキダイオード構造 (最もリーク電流が小さい）
半値全幅： 206sec
リーク電流値； 1. 98 X 10"7A/cm2
である。
[0028] 窒化ガリウム領域の（10-12)面 XRDを結晶品質の指標に用いることの利点を説明 する。電極と窒化ガリウムの界面で貫通転位がある部分はショットキ障壁が低くなり、 ショットキ電極のリーク電流が増大するという報告がある（"Experimental study and m odeling of the influence of screw dislocations on the penormance of Au/ n~Ga N Schottky diodes" Yu Huang et al. J. Appl. Phys., Vol.94, No.9, 577ト 5775)。 窒化ガリウム領域の（10-12)面 XRD半値全幅はらせん転位、刃状転位のいずれが 存在しても広くなるため、（10-12)面 XRD半値全幅が鋭いということはらせん、刃状 転位の両方が低減されていることを意味する。原理的には、（10-12)面以外の面を 指標にすることも可能だが、（10-12)面 XRDは十分な強度が得られるため、指標に 適している。ショットキダイオードの順方向電流は約 0. lAZcm 2であり、リーク電流 は順方向電流と比較して 1Z1000000以下の 1 X 10— 7AZcm2以下に抑える必要が ある。図 5に示すとおり、窒化ガリウム領域の（10-12)面 XRD半値全幅を 100sec以 下にすることで、リーク電流を l X 10—7AZcm2以下にすることが可能である。また、（ 10-12)面 XRD半値全幅が 100sec以下の窒化ガリウム領域は、基板に III族窒化物 を用いることで容易に得られる。
[0029] (第 2の実施の形態）
図 6A〜図 6Cは、第 2の実施の形態に係るェピタキシャル基板の作製を示す図面で ある。図 6Aに示されるように、 n導電性の窒化ガリウム自立基板 83を準備する。窒化 ガリウム自立基板 83は 1 X 1017cm 3を超えるキャリア濃度を有する。図 6Bに示される ように、アンドープ GaNェピタキシャル膜 85は、窒化ガリウム自立基板 83の第 1の面 83a上に堆積される。窒化ガリウムェピタキシャル膜 85の厚さは 0. 1マイクロメートル 以上 1000マイクロメートル以下である。窒化ガリウムェピタキシャル膜 85のキャリア濃 度は 1 X 1017cm 3以下である。これによつて、ェピタキシャル基板 81が得られる。こ の基板を利用して、第 1の実施の形態に示されたショットキダイオードを作製できる。 図 6Cに示されるように、このェピタキシャル基板 81のェピタキシャル膜 85の表面に ショットキ電極膜 87を堆積すると共に、基板 83の第 2の面 83b上にォーミック電極膜 89を堆積する。ショットキ電極膜 87およびォーミック電極膜 89から、それぞれ、ショッ トキ電極およびォーミック電極が形成される。窒化ガリウム領域の（10-12)面 XRDの 半値全幅を結晶品質の指標に用いて、ショットキ電極がショットキ接合を成す窒化ガ リゥム膜の品質をモニタすることにより、ショットキ電極とォーミック電極との間に電圧を 印加したときにショットキ接合に流れる逆方向リーク電流を低減できる半導体素子の ためのェピタキシャル基板が提供される。
[0030] このェピタキシャル基板では、窒化ガリウム層は、 GaN基板といった III族窒化物基 板上に設けられており、 lOOsec以下の（10-12)面 XRD半値全幅を有している。こ のェピタキシャル基板によれば、窒化ガリウム層の（10-12)面 XRD半値全幅が 100 sec以下であるので、リーク電流を低減できるショットキ接合が形成される。このェピタ キシャル基板は、ショットキダイオードを作製するために好適である。
[0031] 図 7は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高転 位領域および低転位領域の一配置を示す図面である。ェピタキシャル基板 81のた めの窒化ガリウム自立基板 82の第 1の面 82aは、比較的大きい貫通転位密度を有す る高転位領域 82cが現れた第 1のエリアと、比較的小さい貫通転位密度を有する低 転位領域 82dが現れた第 2のエリアとを有する。高転位領域 82cは低転位領域 82d に囲まれており、第 1の面 82aにおいて、第 1のエリアは、第 2のエリア内にドット状に ランダムに分布している。全体として貫通転位密度は、例えば 1 X 108cm 2以下であ る。このェピタキシャル基板 81によれば、転位密度が小さいので、ェピタキシャル層 中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐圧が向 上する。
図 8は、第 1および第 2の実施の形態のための窒化ガリウム自立基板における高転 位領域および低転位領域の他の一配置を示す図面である。ェピタキシャル基板 81 のための窒化ガリウム自立基板 84の第 1の面 84aは、比較的大きい貫通転位密度を 有する高転位領域 84cが現れた第 1のエリアと、比較的小さい貫通転位密度を有す る低転位領域 84dが現れた第 2のエリアとを有する。高転位領域 84cは低転位領域 8 4dに挟まれており、第 1の面 84aにおいて、第 1のエリアは、第 2のエリア内にストライ プ状に規則的に分布している。全体として貫通転位密度は、例えば 1 X 108cm 2以 下である。このェピタキシャル基板 81によれば、転位密度が小さいので、ェピタキシ ャル層中の転位が減少する。これ故に、逆方向リーク電流が減少しまた逆方向の耐 圧が向上する。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そ のような原理力 逸脱することなく配置および詳細において変更され得ることは、当 業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定 されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全 ての修正および変更に権利を請求する。

Claims

請求の範囲
[1] ショットキ接合を有する III族窒化物半導体素子であって、
導電性を有する III族窒化物支持基体と、
前記 III族窒化物支持基体の主面上に設けられており lOOsec以下の（10-12)面 X RD半値全幅を有する窒化ガリウム領域と、
前記窒化ガリウム領域にショットキ接合を成すショットキ電極と
を備えることを特徴とする m族窒化物半導体素子。
[2] 前記 III族窒化物支持基体は、導電性を有する窒化ガリウムからなる、ことを特徴と する請求項 1に記載された III族窒化物半導体素子。
[3] 前記ショットキ接合を流れる電流は、前記ショットキ電極と前記 III族窒化物支持基体 の裏面との間に 5ボルトの逆バイアスを印加したとき、 1 X 10— 7AZcm2以下である、こ とを特徴とする請求項 1に記載された III族窒化物半導体素子。
[4] 導電性を有する m族窒化物基板と、
lOOsec以下の（10-12)面 XRD半値全幅を有しており前記 III族窒化物基板上に 設けられた窒化ガリウム層と
を備える、ことを特徴とするェピタキシャル基板。
[5] 前記 m族窒化物基板は、導電性を有する窒化ガリウムからなる、ことを特徴とする請 求項 4に記載されたェピタキシャル基板。
[6] 前記 III族窒化物基板の貫通転位密度は 1 X 108cm 2以下である、ことを特徴とする 請求項 4に記載されたェピタキシャル基板。
[7] 前記 III族窒化物基板の貫通転位密度は 1 X 108cm 2以下である、ことを特徴とする 請求項 5に記載されたェピタキシャル基板。
PCT/JP2006/300822 2005-04-26 2006-01-20 Iii族窒化物半導体素子およびエピタキシャル基板 Ceased WO2006117902A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2006800005600A CN1993834B (zh) 2005-04-26 2006-01-20 Ⅲ族氮化物半导体器件和外延衬底
CA002572792A CA2572792A1 (en) 2005-04-26 2006-01-20 Group iii nitride semiconductor device and epitaxial substrate
US11/571,990 US7763892B2 (en) 2005-04-26 2006-01-20 Group III nitride semiconductor device and epitaxial substrate
EP06712047A EP1876649A4 (en) 2005-04-26 2006-01-20 GROUP III NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005128470A JP4432827B2 (ja) 2005-04-26 2005-04-26 Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
JP2005-128470 2005-04-26

Publications (1)

Publication Number Publication Date
WO2006117902A1 true WO2006117902A1 (ja) 2006-11-09

Family

ID=37307709

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/300822 Ceased WO2006117902A1 (ja) 2005-04-26 2006-01-20 Iii族窒化物半導体素子およびエピタキシャル基板

Country Status (8)

Country Link
US (1) US7763892B2 (ja)
EP (1) EP1876649A4 (ja)
JP (1) JP4432827B2 (ja)
KR (1) KR20070122352A (ja)
CN (1) CN1993834B (ja)
CA (1) CA2572792A1 (ja)
TW (1) TW200638551A (ja)
WO (1) WO2006117902A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007084782A2 (en) * 2006-01-20 2007-07-26 The Regents Of The University Of California Method for improved growth of semipolar (al,in,ga,b)n
US7679104B2 (en) 2006-11-09 2010-03-16 The Furukawa Electric Co., Ltd. Vertical type semiconductor device and manufacturing method of the device
JP4961969B2 (ja) * 2006-11-22 2012-06-27 住友電気工業株式会社 ショットキバリアダイオードおよびショットキ接合を有する半導体デバイスを作製する方法
JP2009076866A (ja) 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
CN102119443B (zh) * 2008-08-05 2013-08-14 住友电气工业株式会社 肖特基势垒二极管和制造肖特基势垒二极管的方法
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法
FR2969815B1 (fr) * 2010-12-27 2013-11-22 Soitec Silicon On Insulator Tech Procédé de fabrication d'un dispositif semi-conducteur
JP5414715B2 (ja) * 2011-03-04 2014-02-12 株式会社日立製作所 窒化物半導体ダイオード
KR101761309B1 (ko) * 2011-04-19 2017-07-25 삼성전자주식회사 ＧａＮ 박막 구조물, 그의 제조 방법, 및 그를 포함하는 반도체 소자
JP2014049616A (ja) * 2012-08-31 2014-03-17 Sony Corp ダイオードおよびダイオードの製造方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
WO2014057748A1 (ja) 2012-10-12 2014-04-17 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9923063B2 (en) 2013-02-18 2018-03-20 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN104681636A (zh) * 2013-11-27 2015-06-03 中国科学院苏州纳米技术与纳米仿生研究所 一种肖特基二极管及其测试方法
KR102531762B1 (ko) 2017-09-29 2023-05-12 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
US10347507B2 (en) 2017-09-29 2019-07-09 Lg Innotek Co., Ltd. Printed circuit board

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252177A (ja) * 2000-12-21 2002-09-06 Ngk Insulators Ltd 半導体素子
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2003282863A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ショットキーデバイス
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP2002274996A (ja) * 2001-01-15 2002-09-25 Ngk Insulators Ltd エピタキシャル下地基板及びエピタキシャル基板
US6844251B2 (en) * 2001-03-23 2005-01-18 Krishna Shenai Method of forming a semiconductor device with a junction termination layer
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP4892142B2 (ja) 2001-06-20 2012-03-07 サムソン エルイーディー カンパニーリミテッド． 有機金属気相化学蒸着法による高品位ｉｉｉ−族窒化物薄膜の成長方法
US6608931B2 (en) * 2001-07-11 2003-08-19 Science Applications International Corporation Method for selecting representative endmember components from spectral data
JP3656606B2 (ja) 2002-02-15 2005-06-08 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP2005530334A (ja) 2002-04-30 2005-10-06 クリー・インコーポレーテッド 高電圧スイッチング素子およびそれを形成するためのプロセス

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045899A (ja) * 2000-12-07 2003-02-14 Ngk Insulators Ltd 半導体素子
JP2002252177A (ja) * 2000-12-21 2002-09-06 Ngk Insulators Ltd 半導体素子
JP2003282863A (ja) * 2002-03-20 2003-10-03 Ngk Insulators Ltd ショットキーデバイス
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1876649A4 *

Also Published As

Publication number Publication date
EP1876649A1 (en) 2008-01-09
CN1993834A (zh) 2007-07-04
KR20070122352A (ko) 2007-12-31
US20080315209A1 (en) 2008-12-25
US7763892B2 (en) 2010-07-27
CN1993834B (zh) 2013-05-22
CA2572792A1 (en) 2006-11-09
TW200638551A (en) 2006-11-01
JP2006310408A (ja) 2006-11-09
EP1876649A4 (en) 2009-04-01
JP4432827B2 (ja) 2010-03-17

Similar Documents

Publication Publication Date Title
JP5582058B2 (ja) エピタキシャル基板および半導体素子
US8592289B2 (en) Epitaxial wafer, method for manufacturing gallium nitride semiconductor device, gallium nitride semiconductor device and gallium oxide wafer
CN102119443B (zh) 肖特基势垒二极管和制造肖特基势垒二极管的方法
WO2006117902A1 (ja) Iii族窒化物半導体素子およびエピタキシャル基板
JP4462330B2 (ja) Ｉｉｉ族窒化物電子デバイス
JP2004319912A (ja) 半導体発光デバイス
JP4730422B2 (ja) Ｉｉｉ族窒化物半導体電子デバイス、ｉｉｉ族窒化物半導体電子デバイスを作製する方法、及びｉｉｉ族窒化物半導体エピタキシャルウエハ
JP2006100801A (ja) エピタキシャル基板および半導体素子
US10090394B2 (en) Ohmic contact structure for group III nitride semiconductor device having improved surface morphology and well-defined edge features
KR20070113093A (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 기판
JP2005285869A (ja) エピタキシャル基板及びそれを用いた半導体装置
US20110049573A1 (en) Group iii nitride semiconductor wafer and group iii nitride semiconductor device
JP6553336B2 (ja) 半導体装置
JP4984557B2 (ja) 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP2016092083A (ja) ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード
US8410524B2 (en) Group III nitride semiconductor device and epitaxial substrate
CN215118907U (zh) 一种准垂直二极管
JP2010045416A (ja) Ｉｉｉ族窒化物電子デバイス
CN115799296B (zh) Iii族氮化物二极管器件及其制作方法和应用
JP2006196623A (ja) エピタキシャル基板および半導体素子
JP2006128492A (ja) エピタキシャル基板、および半導体素子
JP2007324327A (ja) ショットキバリアダイオードおよびエピタキシャル基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2006712047

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020067027327

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2572792

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 11571990

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680000560.0

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Country of ref document: DE

NENP Non-entry into the national phase

Ref country code: RU

WWW Wipo information: withdrawn in national office

Country of ref document: RU

WWP Wipo information: published in national office

Ref document number: 2006712047

Country of ref document: EP