WO2007025816A2 - Speicheranordnung und betriebsverfahren dafür - Google Patents

Speicheranordnung und betriebsverfahren dafür Download PDF

Info

Publication number
WO2007025816A2
WO2007025816A2 PCT/EP2006/064768 EP2006064768W WO2007025816A2 WO 2007025816 A2 WO2007025816 A2 WO 2007025816A2 EP 2006064768 W EP2006064768 W EP 2006064768W WO 2007025816 A2 WO2007025816 A2 WO 2007025816A2
Authority
WO
WIPO (PCT)
Prior art keywords
data word
data
memory
corrected
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2006/064768
Other languages
English (en)
French (fr)
Other versions
WO2007025816A3 (de
Inventor
Thomas Kottke
Yorck Collani
Markus Ferch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to US11/989,383 priority Critical patent/US20090327838A1/en
Priority to EP06778041A priority patent/EP1924916A2/de
Priority to JP2008528446A priority patent/JP4917604B2/ja
Publication of WO2007025816A2 publication Critical patent/WO2007025816A2/de
Publication of WO2007025816A3 publication Critical patent/WO2007025816A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/16—Protection against loss of memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation

Definitions

  • the present invention relates to a memory device having a writable data memory and means for detecting and correcting an error in a data word read from the data memory and an operating method for such a memory device.
  • a writable data memory malfunctions can occur, which are expressed in the fact that one or more bits of a stored data word spontaneously change their value. If such a data store is used in a security-relevant application, e.g. in an engine control unit of a motor vehicle or the like. It is imperative to detect such malfunctions and take appropriate countermeasures to avoid dangerous malfunctions. In the simplest case, the countermeasures may be to terminate an application accessing the data store in a predetermined manner upon detection of a failure, so that an erroneous data value is no longer accessed and
  • the number of bit errors that can be corrected in a data word or in a block of data words coded together using an error correction code depends on the number of bits of redundant information generated for that data word or block. This means z. For example, if the bit count of the redundant information is sufficient to correct a single bit error in a data word or block, the operability of the application can be maintained only as long as no more than one bit error in the data word concerned or block occurs. Once a second bit error occurs, no correction is possible and the application must be terminated as described above.
  • Memory errors tend to occur more often. That is, the probability of occurrence of an error in a memory bit is not the same everywhere, but is particularly high in the environment of an already existing error. To ensure reusability of the memory, even if a large number of bit errors occur close to each other, a large amount of redundant information is needed, which increases the required memory space and consequently the cost of the memory array.
  • the present invention provides a method for operating a writable data memory or a memory arrangement having such a data memory, which makes it possible to ensure a high degree of availability of the data memory while keeping the space required for storing redundant information low.
  • the advantage is achieved in that, together with a data word, the redundant information associated with this data word is read from the data memory, the redundant information is used to check whether the data word is faulty, and if it is erroneous, the data word is not only corrected, but also to a new address in a free area of the data store. is written. Since a correct version of the data word is thus again present at the new address, any future errors occurring in this address can be corrected in the maximum number possible based on the redundant information.
  • the reliability of the data memory is therefore not affected by the occurrence of individual bit errors as long as there is free memory area in which the contents of defective memory cells can be moved. Since, in most cases, the new address will be far from the original address of the misrecognized data word, the likelihood of further bit errors occurring at the new address is less than the original one, further improving security.
  • the reading order of the data words in the data store is altered to access the new address for reading the data word. This is particularly necessary if the data word represents a program instruction that must be executed in a predetermined relationship with other instructions.
  • At least one data word preceding it in the reading order may be written into the free area of the data memory together with the corrected data word so as to provide a reference at the original memory location of the latter. a jump command to be able to accommodate its new storage space.
  • the displacement preferably comprises the copying of a data word from an original adapter. return to a new address, followed by overwriting the original address with another data word after copying. This ensures that at any time each data word is present at least once in the memory.
  • the set of data words contains a reference to a data word that has been moved to the free area, ie in the case of program instructions, for. If, for example, a jump instruction is used for this data word, this reference should be determined and adapted to the new address of the data word.
  • references to displaced data words in the non-shifted data words and relative references to non-displaced data words in the displaced data words should also be adapted to the shift, in order to continue to execute correctly the program instructions.
  • FIG. 1 shows a block diagram of a data processing system according to a first embodiment of the invention
  • FIG. 3 illustrates the allocation of the program memory after correction of the error according to a first embodiment of the method
  • FIG. 1 shows a motor vehicle control unit as a block diagram. It comprises a processor 101, a flash memory 102, in which instructions of an application program to be executed by the processor 101 are stored, a memory monitoring circuit 103 associated with the flash memory 102, a read-write memory 104 as well various sensors 105 and not shown actuators for detecting or influencing operating parameters of a motor vehicle engine.
  • the components 101 to 105 communicate via a common data and address bus 106.
  • the width of the data bus may be 16 bits, for example.
  • the number of bits of the memory cells of the flash memory is greater, it is here, for example 16 + 3 bits, with a 16-bit data word each containing a processor 1 to be processed by the program statement and the remaining 3 bits z.
  • the memory monitoring circuit 103 is connected to an interrupt input 107 of the processor 101 in order to trigger an interrupt of the processor 101 when an error in a data word of the flash memory 102 is detected.
  • This high-priority interrupt breaks the application program, and the processor 101 reads the redundant bits to the data word recognized as erroneous, and performs decoding to correct the data word erroneously output from the memory 102, and carries the address at which the erroneous data word was read in a table. Subsequently, the application program is continued on the basis of the corrected data word.
  • Program instructions to be executed by the processor 101 in the event of an interrupt issued by the monitoring circuit 103 may be stored in the flash memory 102 as the application program.
  • the triggered by the monitoring circuit 103 interrupt is no longer executable, if the error or another error is in the program instructions of this interrupt, alternatively, another read only memory 108 may be provided for the program instructions of the interrupt, which unlike the flash memory 102 does not have to be overwritten by the processor 101 and the probability that a stored bit is erroneous is less than that of the flash memory 102.
  • a second interrupt is triggered whose priority is lower than that of the first interrupt and also as the particular time-critical portions of the application program and which causes the processor 1 to correct the contents of the flash memory 2.
  • This correction does not have to take place immediately after the error has been detected in the flash memory, since the system continues to run, as described above, correcting the error in each case in real time.
  • the processor 1 After the processor 1 has executed the corrected instruction Instr7, it addresses the Instr ⁇ instruction, which in the present example is also assumed to be erroneous. The procedure described above is repeated: the error is corrected during a short-term interruption of the application program on the processor 1, the corrected instruction is executed, and the second interrupt is triggered with which the erroneous instruction is to be corrected later.
  • the processor 1 in execution of the second interrupt, writes to the first free memory cell of the memory 102, in the present case the memory cell 11, the instruction Instr ⁇ immediately preceding the instructions of the faulty memory cells 6, 7 corrected instructions Instr7 and Instr ⁇ to the subsequent memory cells 12, 13 and a jump instruction to the following on the defective cells cell 8 in the memory cell 14.
  • the instruction Instr ⁇ in cell 5 is overwritten with a jump order to the cell 11.
  • the defective memory cells 6, 7 no longer need to be accessed. Also, since the content of these memory cells has been corrected before being transferred to the cells 12, 13, an error occurring in these new cells can be corrected in the same manner as described above if there is enough free space available.
  • FIGS. 4 and 5 A second embodiment of the method will be explained with reference to FIGS. 4 and 5.
  • the memory cells 6, 7 are defective.
  • n 3 memory cells are needed.
  • the number n is always greater by 1 than the number of consecutive defective cells because an extra cell is needed to accommodate a jump instruction therein.
  • the processor 101 copies the n most recent instructions of the application program including the associated redundant information from the memory cells 8 to 10 into new, previously unoccupied memory cells 11 to 13, and the memory cells previously occupied by these instructions are released for rewriting.
  • the released memory cells are respectively overwritten with the contents of the n preceding memory cells, which in turn are enabled.
  • FIG. 1 A second embodiment of a data processing system, which offers a further increased reliability compared to the embodiment of FIG. 1, is shown in FIG.
  • this data processing system comprises a second processor 111, which is capable of accessing the flash memory via the bus 106 shared with the processor 101 or else via a second, own bus 102 of the processor 101.
  • the processor 111 is a second one
  • the memory monitoring circuit 103 associated with the flash memory 102 is connected to the processor 101 only to temporarily interrupt it in the event of an erroneous output of the flash memory 102, it triggers an interrupt at the second processor 111 which causes it to decode the erroneously output data word, to pass a corrected data word to the processor 101 and to note the address of the erroneous data word in a list and to trigger a second interrupt which, at a suitable later time, causes the cor- rectification of the memory 102 based on the list in an analogous manner as described above with reference to FIG. 3 or on Fig. 4, 5 described.
  • the processor 101 processes interrupts, which trigger a memory monitoring circuit 113 due to an error in the flash memory 112 of the second processor 111. Errors that occur in the instructions of the first interrupt in one of the two memories 102 or 112 can no longer cause the system to crash, since they are corrected by interrupt instructions stored in the other memory.
  • the second interrupt may in each case be handled by the same processor 101 or 111, which has also handled the first interrupt. It is also conceivable, however, to have it treated by an external processor connected to the data processing system of FIG. 1 or FIG. 6 via a network connection, a mobile radio connection or the like. communicated.
  • Another possible modification is to design the monitoring circuit 103 to perform not only the detection of an error in a data word output from the memory 102, but also its decoding and correction without resorting to the processor 101 associated with the memory 102.
  • the temporary interruption of the processor 101 which is required to prevent it from accepting a data word incorrectly output on the bus 106, can take place here in that the monitoring circuit 103 interrupts a clock signal supplied to the processor 101 as long as it requires. in order to correct the instruction erroneously output from the memory 102 and in turn to output it correctly to the bus 106.
  • a failure the decoding as a result of an incorrectly stored in the memory 102 interrupt instruction is also excluded here.
  • This refinement has the advantage of being able to correct errors not only in an instruction memory but also in a parameter memory.
  • the invention is also applicable to other types of data memories.
  • memory e.g. a hard disk is used, on which the payload data is stored blockwise together with each block associated redundant information and in the event that based on the redundant information, an error is detected, the affected block is corrected, stored at another location of the hard disk surface and a block which, in the reading order of a file to which the blocks belong, precedes the erroneous block is referenced to the new location of the corrected block.
  • the corrected block in turn, may be referenced to a block subsequent to the reading order, so that the blocks may continue to be read in sequence even though they are not recorded locally contiguous on the disc surface.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Eine Speicheranordnung umfasst einen beschreibbaren Datenspeicher (102) sowie Mittel zum Erkennen (103) eines Fehlers in einem aus dem Datenspeicher (102) gelesenen Datenwort, zum Korrigieren (101) des Fehlers und zum Speichern (101) des korrigierten Datenworts an eine neue Adresse in einem freien Bereich des Datenspeichers (102).

Description

R . 312169
Speicheranordnung und Betriebsverfahren dafür
Stand der Technik
Die vorliegende Erfindung betrifft eine Speicheranordnung mit einem beschreibbaren Datenspeicher und Mitteln zum Erkennen und Korrigieren eines Fehlers in einem aus dem Da- tenspeicher gelesenen Datenwort sowie ein Betriebsverfahren für eine solche Speicheranordnung.
In einem beschreibbaren Datenspeicher können Funktionsstörungen auftreten, die sich darin äußern, dass ein oder meh- rere Bits eines gespeicherten Datenworts spontan ihren Wert ändern. Wenn ein solcher Datenspeicher in einer sicherheitsrelevanten Anwendung eingesetzt wird, z.B. in einem Motorsteuergerät eines Kraftfahrzeuges oder dgl . , ist es zwingend erforderlich, derartige Störungen zu erkennen und geeignete Gegenmaßnahmen zu treffen, um gefährliche Fehlfunktionen zu vermeiden. Im einfachsten Fall können die Gegenmaßnahmen darin bestehen, bei Erkennung eines Fehlers eine Anwendung, die auf den Datenspeicher zugreift, in einer vorbestimmten Weise zu terminieren, so dass auf einen fehlerhaften Datenwert nicht mehr zugegriffen wird und
Fehlsteuerungen aufgrund des Fehlers ausgeschlossen sind. Die Anwendung kann dann solange nicht betrieben werden, wie nicht der Fehler in dem Datenspeicher behoben ist.
Um eine solche Betriebsunterbrechung zu vermeiden, ist in Betracht gezogen worden, Datenwörter in einem Speicher zusammen mit redundanter Information zu speichern, anhand derer nicht nur ein Fehler eines Datenworts erkannt werden kann, sondern dieser Fehler unter Umständen auch korrigiert werden kann. Es ist eine Vielzahl von Codierverfahren be- kannt, die es erlauben, Fehler in einem Datenwort zu erkennen und zu korrigieren, wobei die Reed-Solomon- oder Ham- ming-Codes zu den bekanntesten gehören. Fehlerkorrigierende Codes können daher im Rahmen der vorliegenden Beschreibung als bekannt vorausgesetzt werden und werden nicht im Detail erläutert. Wenn eine Anwendung auf eine Zelle des Speichers zugreift und anhand der redundanten Information festgestellt wird, dass das in dieser Zelle gespeicherte Datenwort fehlerhaft ist, kann der Anwendung ein korrigiertes Datenwort zur Verfügung gestellt werden, und die Anwendung kann ohne die Gefahr einer Fehlsteuerung weiterbetrieben werden.
Die Zahl der Bitfehler, die in einem Datenwort oder in einem Block von gemeinsam unter Verwendung eines Fehlerkor- rekturcodes codierten Datenwörtern korrigiert werden kann, ist abhängig von der Bitzahl der zu diesem Datenwort bzw. Block erzeugten redundanten Information. Dies bedeutet z. B., dass, wenn die Bitzahl der redundanten Information ausreichend ist, um einen einzelnen Bitfehler in einem Daten- wort oder Block zu korrigieren, die Funktionsfähigkeit der Anwendung nur so lange aufrecht erhalten werden kann, wie nicht mehr als ein Bitfehler in dem betreffenden Datenwort oder Block auftritt. Sobald ein zweiter Bitfehler auftritt, ist keine Korrektur mehr möglich, und die Anwendung muss wie oben bereits beschrieben terminiert werden.
Speicherfehler neigen jedoch dazu, gehäuft aufzutreten. D.h., die Wahrscheinlichkeit des Auftretens eines Fehlers in einem Speicherbit ist nicht überall die gleiche, sondern sie ist besonders hoch in der Umgebung eines bereits vorhandenen Fehlers . Um eine Weiterbenutzbarkeit des Speichers sicherzustellen, auch wenn eine große Zahl von Bitfehlern eng zueinander benachbart auftritt, wird eine große Menge an redundanter Information benötigt, was den erforderlichen Speicherplatz und folglich die Kosten der Speicheranordnung erhöht .
Vorteile der Erfindung
Durch die vorliegende Erfindung werden ein Verfahren zum Betreiben eines beschreibbaren Datenspeichers bzw. eine Speicheranordnung mit einem solchen Datenspeicher geschaffen, die es erlauben, ein hohes Maß an Verfügbarkeit des Datenspeichers zu gewährleisten und dabei den für die Speicherung redundanter Information benötigten Speicherplatz gering zu halten.
Der Vorteil wird dadurch erreicht, dass zusammen mit einem Datenwort die diesem Datenwort zugeordnete redundante Information aus dem Datenspeicher gelesen wird, anhand der redundanten Information überprüft wird, ob das Datenwort fehlerhaft ist, und, wenn es fehlerhaft ist, das Datenwort nicht nur korrigiert wird, sondern außerdem an eine neue Adresse in einem freien Bereich des Datenspeichers ge- schrieben wird. Da sich somit an der neuen Adresse wieder eine korrekte Version des Datenworts befindet, können evtl. an dieser Adresse auftretende zukünftige Fehler in der maximalen anhand der redundanten Information möglichen Zahl korrigiert werden. Die Zuverlässigkeit des Datenspeichers wird daher durch das Auftreten einzelner Bitfehler so lange nicht beeinträchtigt, wie freier Speicherbereich vorhanden ist, in die die Inhalte defekter Speicherzellen verlagert werden können. Da die neue Adresse in den meisten Fällen von der ursprünglichen Adresse des als fehlerhaft erkannten Datenworts weit entfernt sein wird, ist die Wahrscheinlichkeit des Auftretens weiterer Bitfehler an der neuen Adresse geringer als an der ursprünglichen, was die Sicherheit weiter verbessert.
Zweckmäßigerweise wird die Lesereihenfolge der Datenwörter in dem Datenspeicher abgeändert, um zum Lesen des Datenworts auf die neue Adresse zuzugreifen. Dies ist insbesondere notwendig, wenn das Datenwort eine Programmanweisung darstellt, die in einem vorgegebenen Zusammenhang mit anderen Anweisungen ausgeführt werden muss.
Um die Lesereihenfolge abzuändern, kann zusammen mit dem korrigierten Datenwort wenigstens ein ihm in der Leserei- henfolge vorangehendes Datenwort in den freien Bereich des Datenspeichers geschrieben werden, um so an dem ursprünglichen Speicherplatz des letzteren einen Verweis, z.B. einen Sprungbefehl, auf dessen neuen Speicherplatz unterbringen zu können.
Nach dem korrigierten Datenwort kann in den freien Bereich ein Verweis auf einen Speicherplatz geschrieben werden, der dem ursprünglichen Speicherplatz des korrigierten Datenworts nachfolgt.
Alternativ besteht die Möglichkeit, den freien Bereich, in den das korrigierte Datenwort geschrieben wird, in einem auf die Adresse des als fehlerhaft erkannten Datenworts folgenden Adressbereich zu schaffen, indem die Inhalte von Speicherzellen, deren Adressen auf die des als fehlerhaft erkannten Datenworts folgen, verschoben werden.
Anstatt auf das als fehlerhaft erkannte Datenwort folgende Speicherzellen nach hinten zu verschieben, um den freien Bereich zu schaffen, kann dieser natürlich auch geschaffen werden, indem die Inhalte von Speicherzellen, deren Adres- sen der des als fehlerhaft erkannten Datenworts vorangehen, nach vorn verschoben werden, wobei in diesem Fall in den freien Bereich im Anschluss an das korrigierte Datenwort ein Verweis auf einen dem ursprünglichen Speicherplatz des korrigierten Datenworts nachfolgenden Speicherplatz ge- schrieben wird.
In beiden Fällen ist es zweckmäßig, wenn die Verschiebung von weit von der Adresse des als fehlerhaft erkannten Datenworts entfernten Adressen zu ihr nah benachbarten Adres- sen fortschreitend erfolgt, damit nicht Datenwörter außerhalb des Speichers an einer Stelle zwischengespeichert werden müssen, an der ein Datenverlust z.B. durch Ausschalten des einen Datenverarbeitungssystems, das die erfindungsgemäße Speicheranordnung verwendet, möglich ist.
Zu dem gleichen Zweck umfasst die Verschiebung vorzugsweise das Kopieren eines Datenworts von einer ursprünglichen Ad- resse an eine neue Adresse, gefolgt von dem Überschreiben der ursprünglichen Adresse mit einem anderen Datenwort nach dem Kopieren. So ist gewährleistet, dass zu jedem Zeitpunkt jedes Datenwort wenigstens einmal in dem Speicher vorhanden ist.
Sofern der Satz von Datenwörtern einen Verweis auf ein Datenwort enthält, das in den freien Bereich verlagert wurde, im Falle von Programmanweisungen also z. B. einen Sprungbe- fehl zu diesem Datenwort, so sollte dieser Verweis ermittelt und an die neue Adresse des Datenworts angepasst werden.
Wenn eine Verschiebung von Datenwörtern vor oder nach dem als fehlerhaft erkannten Datenwort stattfindet, sollten ferner in den nicht verschobenen Datenwörtern Verweise auf verschobene Datenwörter und in den verschobenen Datenwörtern relative Verweise auf nicht verschobene Datenwörter an die Verschiebung angepasst werden, um eine weiterhin kor- rekte Ausführung der Programmanweisungen zu gewährleisten.
Aufgrund der erhöhten Wahrscheinlichkeit des Auftretens von Fehlern in enger Nachbarschaft zueinander ist es immer zweckmäßig, zu prüfen, ob das als fehlerhaft erkannte Da- tenwort Teil eines Blocks mit mehreren fehlerhaften Datenwörtern ist und gegebenenfalls den gesamten Block zu korrigieren und in den freien Bereich zu schreiben.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren. Figuren
Fig. 1 zeigt ein Blockdiagramm eines Datenverarbeitungssystems gemäß einer ersten Ausgestaltung der Er- findung;
Fig. 2 veranschaulicht die Belegung eines Programmspeichers des Datenverarbeitungssystems aus Fig. 1, in dem ein Fehler aufgetreten ist;
Fig. 3 veranschaulicht die Belegung des Programmspeichers nach Korrektur des Fehlers gemäß einer ersten Ausgestaltung des Verfahrens;
Fig. 4 veranschaulicht die Speicherbelegung während der Korrektur gemäß einer zweiten Ausgestaltung des Verfahrens;
Fig. 5 veranschaulicht die Belegung nach erfolgter Kor- rektur gemäß der zweiten Ausgestaltung; und
Fig. 6 zeigt ein Blockdiagramm einer zweiten Ausgestaltung des erfindungsgemäßen Datenverarbeitungssystems .
Als Beispiel für ein erfindungsgemäßes Datenverarbeitungssystem ist in Fig. 1 ein Kfz-Steuergerät als Blockschaltbild dargestellt. Es umfasst einen Prozessor 101, einen Flash-Speicher 102, in dem Anweisungen eines vom Prozessor 101 auszuführenden Anwendungsprogramms gespeichert sind, eine dem Flash-Speicher 102 zugeordnete Speicherüberwachungsschaltung 103, einen Schreiblesespeicher 104 sowie diverse Sensoren 105 und nicht dargestellte Aktoren zum Erfassen bzw. Beeinflussen von Betriebsparametern eines Kraftfahrzeugmotors. Die Komponenten 101 bis 105 kommunizieren über einen gemeinsamen Daten- und Adressbus 106. Die Breite des Datenbusses kann z.B. 16 Bit betragen. Die Bitzahl der Speicherzellen des Flash-Speichers ist größer, sie beträgt hier z.B. 16 + 3 Bit, wobei ein 16-Bit-Datenwort jeweils eine vom Prozessor 1 zu verarbeitende Programmanweisung enthalten und die übrigen 3 Bit z. B. durch Reed- Solomon-Codierung des Datenworts erhaltene redundante Information enthalten, die es der Speicherüberwachungsschaltung 103 ermöglichen, das Vorhandensein eines Bitfehlers in dem Datenwort zu erkennen.
Die Speicherüberwachungsschaltung 103 ist mit einem Interrupt-Eingang 107 des Prozessors 101 verbunden, um einen Interrupt des Prozessors 101 auszulösen, wenn ein Fehler in einem Datenwort des Flash-Speichers 102 erkannt wird. Durch diesen hoch priorisierten Interrupt wird das Anwendungspro- gramm unterbrochen, und der Prozessor 101 liest die redundanten Bits zu dem als fehlerhaft erkannten Datenwort und führt eine Decodierung aus, um das vom Speicher 102 fehlerhaft ausgegebene Datenwort zu korrigieren, und trägt die Adresse, an der das fehlerhafte Datenwort gelesen wurde, in eine Tabelle ein. Anschließend wird das Anwendungsprogramm anhand des korrigierten Datenworts fortgesetzt.
Programmanweisungen, die im Falle eines durch die Überwachungsschaltung 103 ausgelösten Interrupts vom Prozessor 101 auszuführen sind, können wie das Anwendungsprogramm in dem Flash-Speicher 102 gespeichert sein. Da in diesem Fall der von der Überwachungsschaltung 103 ausgelöste Interrupt nicht mehr ausführbar ist, falls der Fehler oder ein weiterer Fehler sich in den Programmanweisungen dieses Interrupts befindet, kann alternativ für die Programmanweisungen des Interrupts ein weiterer Festwertspeicher 108 vorgesehen sein, der im Gegensatz zum Flash-Speicher 102 nicht durch den Prozessor 101 überschreibbar sein muss und bei dem die Wahrscheinlichkeit, dass ein gespeichertes Bit fehlerhaft ist, geringer ist als bei dem Flash-Speicher 102.
Fig. 2 zeigt schematisch die Nutzung des Flash-Speichers
102. In der Fig. dargestellt sind 16 Speicherzellen, wobei sich versteht, dass die Anzahl der Speicherzellen und der darin gespeicherten Programmanweisungen in der Praxis um ein Vielfaches größer ist. Zur Erläuterung der Erfindung wird nun angenommen, dass von den gezeigten 16 Speicherzellen des Flash-Speichers 102 die Zellen 0 bis 10 mit Programmanweisungen Instrl bis Instrll einer vom Prozessor 101 auszuführenden Anwendung belegt sind, und dass die restlichen Speicherzellen 11 bis 15 unbelegt sind. In den Zellen 6, 7 sei jeweils ein Bitfehler aufgetreten, symbolisiert durch kursive Beschriftung Instr7 bzw. Instrδ .
Einer ersten Ausgestaltung des erfindungsgemäßen Verfahrens zufolge liest der Prozessor 101 die Programmanweisungen im Flash-Speicher 102, soweit sie keine Sprungbefehle enthalten, in der Reihenfolge ansteigender Adressen. Wenn die Ü- berwachungsschaltung 103 keinen Fehler in den gelesenen Programmanweisungen erfasst, werden diese so wie gelesen vom Prozessor 101 ausgeführt. Wenn die Überwachungsschal- tung 103 eine Programmanweisung als fehlerhaft erkennt, im in Fig. 2 gezeigten Fall also erstmalig mit der Anweisung Instr7, gibt die Überwachungsschaltung 103 die oben erwähn- te Interrupt-Anforderung von hoher Priorität an den Prozessor 101 aus, die diesen veranlasst, die Korrektur der vom Flash-Speicher 102 falsch ausgegebenen Anweisung selbst anhand der zugehörigen redundanten Information auszuführen.
Während der Ausführung des hoch priorisierten Interrupts wird ein zweiter Interrupt ausgelöst, dessen Priorität niedriger als die des ersten Interrupts und auch als die bestimmter zeitkritischer Teile des Anwendungsprogramms ist und der den Prozessor 1 veranlasst, eine Korrektur des Inhalts des Flash-Speichers 2 vorzunehmen. Diese Korrektur muss nicht unverzüglich nach Erfassung des Fehlers im Flash-Speicher stattfinden, da das System, indem es, wie oben beschrieben, den Fehler jeweils in Echtzeit korri- giert, weiterhin lauffähig bleibt. Auf das konkrete Anwendungsbeispiel eines Motorsteuergeräts bezogen bedeutet dies, dass eine Korrektur am Inhalt des Flash-Speichers 2 nicht unverzüglich nach Erkennung des Fehlers vorgenommen werden muss, sondern aufgeschoben werden kann, bis eine zur Fehlerkorrektur erforderliche Unterbrechung des Anwendungsprogramms gefahrlos vorgenommen werden kann, z. B. bei stehendem Fahrzeug, im Nachlauf einer Motorsteuerung oder in einer IdIe Task.
Nachdem der Prozessor 1 die korrigierte Anweisung Instr7 ausgeführt hat, adressiert er die im vorliegenden Beispiel ebenfalls als fehlerhaft angenommene Anweisung Instrδ . Es wiederholt sich der oben beschriebene Ablauf: der Fehler wird während einer kurzfristigen Unterbrechung des Anwen- dungsprogramms auf dem Prozessor 1 korrigiert, die korrigierte Anweisung wird ausgeführt, und der zweite Interrupt wird ausgelöst, mit dem die fehlerhafte Anweisung später korrigiert werden soll.
Wenn zu einem späteren Zeitpunkt ein niedrig priorisierter Teil des Anwendungsprogramms ausgeführt wird, d.h. wenn das Anwendungsprogramm lang genug unterbrochen werden kann, um den zweiten Interrupt auszuführen und die in dem Flash- Speicher 102 festgestellten Fehler zu beheben, liegt durch die bei jedem aufgetretenen Fehler ausgelösten hoch priori- sierten Interrupts eine Liste von fehlerhaften Speicherzellen vor. Diese umfasst im hier betrachteten Beispielfall die Speicherzellen 6 und 7 mit den Anweisungen Instr7 und Instrδ.
Einer ersten Ausgestaltung des erfindungsgemäßen Verfahrens zufolge schreibt der Prozessor 1 in Ausführung des zweiten Interrupts an die erste freie Speicherzelle des Speichers 102, im vorliegenden Fall also die Speicherzelle 11, die Anweisung Instrβ, die den Anweisungen der fehlerhaften Speicherzellen 6, 7 unmittelbar vorangeht, die korrigierten Anweisungen Instr7 und Instrδ an die nachfolgenden Speicherzellen 12, 13 und einen Sprungbefehl zu der auf die fehlerhaften Zellen folgende Zelle 8 in die Speicherzelle 14. Die Anweisung Instrβ in Zelle 5 wird mit einem Sprung- befehl zur Zelle 11 überschrieben.
Auf die defekten Speicherzellen 6, 7 braucht nun nicht mehr zugegriffen zu werden. Da der Inhalt dieser Speicherzellen vor dem Übertragen in die Zellen 12, 13 korrigiert worden ist, kann auch ein in diesen neuen Zellen auftretender Fehler in der gleichen Weise wie oben beschrieben korrigiert werden, sofern genügend freier Speicherplatz hierfür zur Verfügung steht.
Eine zweite Ausgestaltung des Verfahrens wird anhand der Fig. 4 und 5 erläutert. Als Ausgangssituation wird angenommen, dass wie in Fig. 3 gezeigt, die Speicherzellen 6, 7 defekt sind. Um die defekten Speicherzellen außer Betrieb zu nehmen, werden n=3 Speicherzellen benötigt. Die Zahl n ist immer um 1 größer als die Zahl der aufeinanderfolgenden defekten Zellen, weil eine zusätzliche Zelle benötigt wird, um einen Sprungbefehl darin unterzubringen. Zunächst kopiert der Prozessor 101 die n letzten Anweisungen des Anwendungsprogramms einschließlich der zugehörigen redundanten Information aus den Speicherzellen 8 bis 10 in neue, bisher unbelegte Speicherzellen 11 bis 13, und die zuvor von diesen Anweisungen belegten Speicherzellen werden zum Neubeschreiben freigegeben. Die freigegebenen Speicherzellen werden jeweils mit den Inhalten der n vorhergehenden Speicherzellen überschrieben, die ihrerseits freigegeben werden. Dies wird so oft wiederholt, bis auch die defekten Speicherzellen 7, 8 und die unmittelbar vorhergehende Speicherzelle 6 gelesen und in die anschließenden Speicherzellen, hier also die Zellen 8 bis 10, übertragen worden sind. Eine Korrektur der aus den Zellen 6 und 7 gelesenen Anwei- sungen erfolgt, wie oben für die Anwendung beschrieben, unter der Kontrolle des hoch priorisierten Interrupts automatisch, so dass die Zellen 9 und 10 die Anweisungen Instr7, Instrδ und die zugehörige redundante Information in korrigierter Form enthalten. Die Speicherzelle 5 wird nun mit einem Sprungbefehl an die neue Adresse der Anweisung Instrβ, die Zelle 8, überschrieben. Das anhand der Fig. 4 und 5 beschriebene Verfahren geht davon aus, dass ein freier Speicherbereich im Anschluss an die vom Anwendungsprogramm belegten Speicherzellen vorhanden ist, so dass die Gesamtheit der Anweisungen, die auf die fehlerhaften Speicherzellen folgen, zu höheren Adressen hin verschoben werden kann. Selbstverständlich besteht auch die analoge Möglichkeit, freie Speicherzellen vor den von den Anweisungen des Anwendungsprogramms belegten Zellen vorzusehen und im Falle eines Fehlers Anweisungen, deren Adresse niedriger ist als die der fehlerhaften Zelle oder Zellen, zu niedrigeren Adressen hin zu verschieben.
In der Praxis weist ein Anwendungsprogramm Sprungbefehle in großer Zahl auf. Um zu gewährleisten, dass die Sprungbefeh- Ie korrekt ausführbar bleiben, ist es erforderlich, diese unter den Anweisungen des Anwendungsprogramms zu identifizieren und ggf. zu korrigieren. Im Falle der mit Bezug auf Fig. 3 erläuterten Ausgestaltung des Verfahrens ist eine Korrektur von Sprungbefehlen in den intakten Speicherzellen nur erforderlich, wenn diese die als defekt erkannten Speicherzellen 6, 7 als Ziel haben. Sprungbefehle, für die dies gilt, werden durch entsprechende Sprungbefehle zu den Zellen 12, 13 ersetzt.
Im Falle der mit Bezug auf die Fig. 4, 5 erläuterten Ausgestaltung müssen zusätzlich zu den direkt auf die fehlerhaften Zellen 6, 7 gerichteten Sprungbefehlen noch weitere korrigiert werden. Bei absoluten Sprungbefehlen, d.h. Sprungbefehlen, die als Argument einen Programmzählerstand haben, wird überprüft, ob dieser Programmzählerstand oberhalb oder unterhalb der ersten fehlerhaften Speicherzelle, hier also der Zelle 6, liegt. Liegt das Sprungziel unter- halb, bleibt der Sprungbefehl unverändert, liegt es oberhalb, wird es um n erhöht. Bei relativen Sprungbefehlen, d.h. solchen, deren Argument zum aktuellen Programmzählerstand hinzu zu addieren ist, um das Sprungziel zu erhalten, wird geprüft, ob die Sprunganweisung und ihr Sprungziel auf der gleichen Seite oder auf verschiedenen Seiten der fehlerhaften Speicherzellen liegen. In ersterem Fall ist keine Korrektur erforderlich, in letzterem wird die Sprungweite jeweils um n heraufgesetzt.
Da das erfindungsgemäße Verfahren keine Korrektur eines er- fassten Fehlers im Flash-Speicher 102 sofort nach der Erfassung erfordert, sondern die Korrektur bis zu einem geeigneten Zeitpunkt aufgeschoben werden kann, ist das Ver- fahren gut kompatibel mit Echtzeitanwendungen, die innerhalb von vorgegebenen Zeitgrenzen bestimmte Aufgaben erfüllen müssen. Eine Verzögerung, die sich aus der Decodierung des Inhalts einer fehlerhaften Speicherzelle ergibt, kann für eine solche Anwendung dennoch störend sein. Um die Wahrscheinlichkeit, dass eine solche Korrektur erforderlich wird, zu minimieren, kann es zweckmäßig sein, in einer Startphase der Anwendung, in der noch keine strengen Echtzeitanforderungen zu erfüllen sind, die im Flash-Speicher 102 gespeicherten Programmanweisungen sukzessive zu lesen, um dabei evtl. Speicherfehler zu erfassen. Wenn kein Speicherfehler erfasst wird, kann die Anwendung anschließend normal in Betrieb gehen; wenn jedoch ein Speicherfehler vorliegt, ist es möglich, diesen zu korrigieren, bevor die Echtzeit-Anforderungen stringent werden. Bezogen auf das Ausführungsbeispiel eines Motorsteuergeräts bedeutet dies beispielsweise, dass eine Prüfung auf fehlerhafte Speicherzellen immer dann durchgeführt wird, wenn ein Benutzer z.B. durch Drehen eines Zündschlüssels seinen Wunsch zum Ausdruck bringt, den Motor anzulassen, und dass ein tatsächlicher Start des Motors durch das Motorsteuergerät erst gesteuert wird, nachdem, wenn nötig, fehlerhafte Speicherzel- len korrigiert worden sind.
Zweckmäßig ist auch eine Durchführung im Nachlauf des Steuergerätes, d.h. in einer begrenzten Zeitspanne nach Abschalten des Motors, in der das Steuergerät noch aktiv bleibt.
Eine zweite Ausgestaltung eines Datenverarbeitungssystems, das eine gegenüber der Ausgestaltung der Fig. 1 weiter erhöhte Betriebssicherheit bietet, ist in Fig. 6 gezeigt. Zu- sätzlich zu den mit Bezug auf Fig. 1 beschriebenen Komponenten umfasst dieses Datenverarbeitungssystem einen zweiten Prozessor 111, der über den gemeinsam mit dem Prozessor 101 genutzten Bus 106 oder auch über einen zweiten, eigenen Bus in der Lage ist, auf den Flash-Speicher 102 des Prozes- sors 101 zuzugreifen. Dem Prozessor 111 ist ein zweiter
Flash-Speicher 112 zugeordnet, der ein Anwendungsprogramm für den Prozessor 111 enthält. Während bei dieser Ausgestaltung die dem Flash-Speicher 102 zugeordnete Speicherüberwachungsschaltung 103 mit dem Prozessor 101 nur verbunden ist, um diesen im Fall einer fehlerhaften Ausgabe des Flash-Speichers 102 zeitweilig zu unterbrechen, löst sie beim zweiten Prozessor 111 einen Interrupt aus, der diesen veranlasst, das fehlerhaft ausgegebene Datenwort zu decodieren, ein korrigiertes Datenwort an den Prozessor 101 zu übergeben und die Adresse des fehlerhaften Datenworts in einer Liste zu vermerken und einen zweiten Interrupt auszulösen, der zu einem geeigneten späteren Zeitpunkt die Kor- rektur des Speichers 102 anhand der Liste in analoger Weise wie oben mit Bezug auf Fig. 3 oder auf Fig. 4, 5 beschrieben vornimmt. In symmetrischer Weise verarbeitet der Prozessor 101 Interrupts, die eine Speicherüberwachungsschal- tung 113 aufgrund eines Fehlers im Flash-Speicher 112 des zweiten Prozessors 111 auslöst. Fehler, die in den Anweisungen des ersten Interrupts in einem der beiden Speicher 102 oder 112 auftreten, können nicht mehr zu einem Absturz des Systems führen, da sie durch im jeweils anderen Spei- eher gespeicherte Interrupt-Anweisungen korrigiert werden.
Der zweite Interrupt kann bei den oben beschriebenen Ausgestaltungen jeweils von demselben Prozessor 101 oder 111 behandelt werden, der auch das erste Interrupt behandelt hat. Denkbar ist aber auch, ihn von einem externen Prozessor behandeln zu lassen, der mit dem Datenverarbeitungssystem der Fig. 1 oder Fig. 6 über eine Netzwerkverbindung, eine Mobilfunkverbindung oder dgl . kommuniziert.
Eine weitere mögliche Abwandlung ist, die Überwachungsschaltung 103 so auszulegen, dass sie nicht nur die Erkennung eines Fehlers in einem vom Speicher 102 ausgegebenen Datenworts, sondern auch dessen Decodierung und Korrektur ohne Rückgriff auf den dem Speicher 102 zugeordneten Pro- zessor 101 ausführt. Die zeitweilige Unterbrechung des Prozessors 101, die erforderlich ist, um ihn an der Übernahme eines falsch auf den Bus 106 ausgegebenen Datenworts zu hindern, kann hier erfolgen, indem die Überwachungsschaltung 103 ein dem Prozessor 101 zugeführtes Taktsignal so- lange unterbricht, wie sie braucht, um die fehlerhaft vom Speicher 102 ausgegebene Anweisung zu korrigieren und ihrerseits korrekt auf den Bus 106 auszugeben. Ein Scheitern der Decodierung in Folge einer in dem Speicher 102 fehlerhaft gespeicherten Interrupt-Anweisung ist hier ebenfalls ausgeschlossen. Diese Ausgestaltung hat den Vorteil, Fehler nicht nur in einem Instruktionsspeicher sondern auch in ei- nem Parameterspeicher korrigieren zu können.
Die Erfindung ist auch auf andere Typen von Datenspeichern anwendbar. So kann als Speicher z.B. eine Festplatte eingesetzt werden, auf der Nutzdaten Blockweise zusammen mit je- dem Block zugeordneter redundanter Information gespeichert werden und in dem Fall, dass anhand der redundanten Information ein Fehler erkannt wird, der betroffene Block korrigiert, an einer anderen Stelle der Festplattenoberfläche neu gespeichert wird und ein Block, der in der Lesereihen- folge einer Datei, zu der die Blöcke gehören, dem fehlerhaften Block vorangeht, mit einem Verweis auf den neuen Speicherort des korrigierten Blocks versehen wird. Der korrigierte Block seinerseits kann einen Verweis auf einen in der Lesereihenfolge nachfolgenden Block erhalten, so dass die Blöcke weiterhin der Reihe nach gelesen werden können, auch wenn sie nicht örtlich zusammenhängend auf der Plattenoberfläche aufgezeichnet sind.

Claims

R . 312169Patentansprüche
1. Verfahren zum Betreiben eines beschreibbaren Datenspeichers (102), der einen Satz von in einer Lesereihenfolge zu lesenden Datenwörtern (1-16) sowie redundante Information enthält, bei dem zusammen mit einem Datenwort (Instrl, ..., Instrll) die diesem Datenwort zugeordnete redundante Information gelesen wird und anhand der redundanten Information überprüft wird, ob das Datenwort fehlerhaft ist und, wenn es fehlerhaft ist, das Datenwort (Instr7, Instrδ) korrigiert wird, dadurch gekennzeichnet, dass das korrigierte Datenwort (Instr7, Instrδ) an eine neue Adresse (12, 13; 8,9) in einem freien Bereich des Datenspeichers (102) geschrieben wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ferner die Lesereihenfolge abgeändert wird, um zum Lesen des Datenworts auf die neue Adresse zuzugreifen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass zusammen mit dem korrigierten Datenwort (Instr7, Instrδ) wenigstens ein ihm in der Lesereihenfolge vorangehendes Datenwort (Instrδ) in den freien Bereich des Datenspeichers (102) geschrieben wird und an den ursprünglichen Speicherplatz (5) des wenigstens einen vorangehenden Datenworts (Instrβ) ein Verweis auf dessen neuen Speicherplatz (11) eingetragen wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass in den freien Bereich nach dem korrigierten Datenwort (Instrδ) ein Verweis auf einen dem ursprünglichen Speicherplatz (7) des korrigierten Datenworts (Instrδ) nachfolgenden Speicherplatz (8) geschrieben wird.
5. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass nach Erkennung eines Datenworts (Instr7, Instrδ) als fehlerhaft der freie Bereich in einem auf die Adresse des als fehlerhaft erkannten Datenworts folgenden Adressbereich (8, 9, 10) geschaffen wird, indem die Inhalte von Speicherzellen (8-11), deren Adressen auf die des als fehlerhaft erkannten Datenworts (Instr7, Instrδ) folgen, verschoben werden.
6. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass nach Erkennung eines Datenworts als fehlerhaft der freie Bereich in einem der Adresse des als fehler- haft erkannten Datenworts vorangehenden Adressbereich geschaffen wird, indem die Inhalte von Speicherzellen, deren Adressen der des als fehlerhaft erkannten Datenworts vorangehen, verschoben werden, und dass in den freien Bereich im Anschluss an das korrigierte Daten- wort ein Verweis auf einen dem ursprünglichen Speicherplatz des korrigierten Datenworts nachfolgenden Speicherplatz geschrieben wird.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeich- net, dass die Verschiebung von weit von der Adresse des als fehlerhaft erkannten Datenworts entfernten Adressen zu ihr nah benachbarten Adressen fortschreitend erfolgt .
8. Verfahren nach Anspruch 5, 6 oder 7, dadurch gekennzeichnet, dass die Verschiebung das Kopieren eines Datenworts von einer ursprünglichen Adresse an eine neue Adresse und das Überschreiben der ursprünglichen Ad- resse mit einem anderen Datenwort nach dem Kopieren umfasst .
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Datenwörter Programman- Weisungen beinhalten, und dass in dem Satz von Datenwörtern Verweise auf jedes in den freien Bereich geschriebene Datenwort angepasst werden.
10. Verfahren nach Anspruch 9 und einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass in den nicht verschobenen Datenwörtern absolute und relative Verweise auf verschobene Datenwörter und in den verschobenen Datenwörtern relative Verweise auf nicht verschobene Datenwörter an die Verschiebung angepasst werden.
11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass geprüft wird, ob das als fehlerhaft erkannte Datenwort (Instr7, Instrδ) Teil eines Blocks (6,7) mit mehreren fehlerhaften Datenwör- tern ist und der gesamte Block (6,7) korrigiert und in den freien Bereich geschrieben wird.
12. Speicheranordnung mit einem beschreibbaren Datenspeicher (102), Mitteln zum Erkennen (103) und zum Korri- gieren (101; 103; 111) eines Fehlers in einem aus dem Datenspeicher (102) gelesenen Datenwort, dadurch gekennzeichnet, dass sie Mittel (101; 111) zum Speichern des korrigierten Datenworts an eine neue Adresse in einem freien Bereich des Datenspeichers (102) umfasst.
13. DatenverarbeitungsSystem mit einer Speicheranordnung nach Anspruch 12, dadurch gekennzeichnet, dass es einen ersten und einen zweiten Prozessor (101, lll)umfasst, dass der Datenspeicher (102) von dem ersten Prozessor (101) auszuführende Programmanweisungen enthält und dass der zweite Prozessor (111) die Mittel zum Speichern des korrigierten Datenworts an der neuen Adresse bildet.
PCT/EP2006/064768 2005-08-30 2006-07-28 Speicheranordnung und betriebsverfahren dafür Ceased WO2007025816A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/989,383 US20090327838A1 (en) 2005-08-30 2006-07-28 Memory system and operating method for it
EP06778041A EP1924916A2 (de) 2005-08-30 2006-07-28 Speicheranordnung und betriebsverfahren dafür
JP2008528446A JP4917604B2 (ja) 2005-08-30 2006-07-28 記憶装置構成およびその駆動方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102005040916.4 2005-08-30
DE102005040916A DE102005040916A1 (de) 2005-08-30 2005-08-30 Speicheranordnung und Betriebsverfahren dafür

Publications (2)

Publication Number Publication Date
WO2007025816A2 true WO2007025816A2 (de) 2007-03-08
WO2007025816A3 WO2007025816A3 (de) 2007-05-24

Family

ID=37708307

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2006/064768 Ceased WO2007025816A2 (de) 2005-08-30 2006-07-28 Speicheranordnung und betriebsverfahren dafür

Country Status (8)

Country Link
US (1) US20090327838A1 (de)
EP (1) EP1924916A2 (de)
JP (1) JP4917604B2 (de)
KR (1) KR20080037060A (de)
CN (1) CN101253485A (de)
DE (1) DE102005040916A1 (de)
RU (1) RU2008111995A (de)
WO (1) WO2007025816A2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229216A (ja) * 2013-05-24 2014-12-08 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2558744T3 (es) * 2007-09-14 2016-02-08 Blackberry Limited Sistema y método para el tiempo de inicio de control de recepción discontinua
JP5813450B2 (ja) * 2011-10-17 2015-11-17 日立オートモティブシステムズ株式会社 電子制御装置
CN103514058B (zh) * 2012-06-29 2016-06-15 华为技术有限公司 一种数据失效的处理方法、设备及系统
FR3025035B1 (fr) * 2014-08-22 2016-09-09 Jtekt Europe Sas Calculateur pour vehicule, tel qu’un calculateur de direction assistee, pourvu d’un enregistreur d’evenements integre
WO2016143168A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Memory device and memory system
US9772899B2 (en) * 2015-05-04 2017-09-26 Texas Instruments Incorporated Error correction code management of write-once memory codes
US11481273B2 (en) 2020-08-17 2022-10-25 Micron Technology, Inc. Partitioned memory having error detection capability

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69024086T2 (de) * 1989-04-13 1996-06-20 Sundisk Corp EEprom-System mit Blocklöschung
JP2830308B2 (ja) * 1990-02-26 1998-12-02 日本電気株式会社 情報処理装置
US5497457A (en) * 1994-10-17 1996-03-05 International Business Machines Corporation Redundant arrays of independent libraries of dismountable media with parity logging
JPH08234928A (ja) * 1995-02-22 1996-09-13 Matsushita Electric Ind Co Ltd 情報記憶制御装置
JP2002109895A (ja) * 1996-02-29 2002-04-12 Hitachi Ltd 半導体記憶装置
JP3565687B2 (ja) * 1997-08-06 2004-09-15 沖電気工業株式会社 半導体記憶装置およびその制御方法
WO2001022232A1 (en) * 1999-09-17 2001-03-29 Hitachi, Ltd. Storage where the number of error corrections is recorded
EP1096379B1 (de) * 1999-11-01 2005-12-07 Koninklijke Philips Electronics N.V. Datenschaltung mit einem nichtflüchtigen Speicher und mit einer fehlerkorrigierenden Schaltung
JP4059472B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
JP4213053B2 (ja) * 2004-01-29 2009-01-21 Ｔｄｋ株式会社 メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014229216A (ja) * 2013-05-24 2014-12-08 富士通株式会社 情報処理装置、制御回路、制御プログラム、および制御方法

Also Published As

Publication number Publication date
KR20080037060A (ko) 2008-04-29
CN101253485A (zh) 2008-08-27
WO2007025816A3 (de) 2007-05-24
RU2008111995A (ru) 2009-12-10
DE102005040916A1 (de) 2007-03-08
JP4917604B2 (ja) 2012-04-18
EP1924916A2 (de) 2008-05-28
JP2009506445A (ja) 2009-02-12
US20090327838A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
EP0011685B1 (de) Programmierbare Speicherschutzeinrichtung für Mikroprozessorsysteme und Schaltungsanordnung mit einer derartigen Einrichtung
DE4331703C2 (de) Elektronische Einrichtung
DE19839680B4 (de) Verfahren und Vorrichtung zur Veränderung des Speicherinhalts von Steuergeräten
EP0046976A2 (de) Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen
DE2225841B2 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE19927657A1 (de) Partitionierung und Überwachung von softwaregesteuerten Systemen
EP0141160A2 (de) Schaltungsanordnung zum Registrieren von Adressen von einen fehlerhaften Speicherinhalt aufweisenden Speicherzellen
EP1043641A2 (de) Fehlersicheres Automatisierungssystem mit Standard-CPU und Verfahren für ein fehlersicheres Automatisierungssystem
EP1588380B1 (de) Verfahren zur erkennung und/oder korrektur von speicherzugriffsfehlern und elektronische schaltungsanordnung zur durchführung des verfahrens
EP1924916A2 (de) Speicheranordnung und betriebsverfahren dafür
DE102018202446A1 (de) Verfahren zum Modularisieren einer Softwarearchitektur
EP1611517A2 (de) Programmgesteuerte einheit
DE68925452T2 (de) Multiprozessorsystem mit Verwendung von einem Kommunikationsregister mit den Prozessoren zugeordneten Speicherstellen
EP0141161A2 (de) Schaltungsanordnung zum Erkennen von statischen und dynamischen Fehlern in Schaltungsbaugruppen
DE60128596T2 (de) Interrupt-steuerung für einen mikroprozessor
EP4266175B1 (de) Verfahren zum rechnergestützten betreiben einer speichereinheit und ausführen von applikationsprogrammen mit speicherüberprüfung auf speicherfehler
DE10340236B4 (de) Anordnung mit einer Datenverarbeitungseinrichtung und einem Speicher
DE10315638A1 (de) Programmgesteuerte Einheit
WO2021144271A1 (de) Verfahren und vorrichtung zum rekonfigurieren eines automatisiert fahrenden fahrzeugs in einem fehlerfall
EP3186709A1 (de) Verfahren zur absicherung von nutzdaten eines speichers und elektronisches rechensystem
EP1246066B1 (de) Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems
DE10128996B4 (de) Verfahren und Vorrichtung zur Überwachung von Speicherzellen eines flüchtigen Datenspeichers
EP0556430B1 (de) Verfahren zur Steuerung eines Peripheriesystems
EP0613077B1 (de) Verfahren zur Reset-Erzeugung in Datenverarbeitungsanlagen
EP1246062B1 (de) Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006778041

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2008528446

Country of ref document: JP

Ref document number: 200680031419.7

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020087004856

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 1028/CHENP/2008

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 2008111995

Country of ref document: RU

WWP Wipo information: published in national office

Ref document number: 2006778041

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11989383

Country of ref document: US