WO2007094232A1 - Ｓｏｉ基板の製造方法 - Google Patents

Ｓｏｉ基板の製造方法 Download PDF

Info

Publication number
WO2007094232A1
WO2007094232A1 PCT/JP2007/052235 JP2007052235W WO2007094232A1 WO 2007094232 A1 WO2007094232 A1 WO 2007094232A1 JP 2007052235 W JP2007052235 W JP 2007052235W WO 2007094232 A1 WO2007094232 A1 WO 2007094232A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
soi
light
manufacturing
absorption band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/052235
Other languages
English (en)
French (fr)
Inventor
Shoji Akiyama
Yoshihiro Kubota
Atsuo Ito
Makoto Kawai
Yuuji Tobisaka
Koichi Tanaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Priority to EP07708228A priority Critical patent/EP1986218A4/en
Priority to US12/162,134 priority patent/US7833878B2/en
Publication of WO2007094232A1 publication Critical patent/WO2007094232A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the present invention relates to a method for manufacturing an SOI substrate having a single crystal silicon thin film on a transparent insulating substrate.
  • a silicon substrate into which hydrogen ions are implanted on the bonding surface side is bonded to a silicon substrate or a substrate made of another material, and heat treatment is performed at 400 ° C or higher (for example, 500 ° C).
  • the region force with the highest hydrogen ion concentration is a method to obtain an SOI substrate by thermally exfoliating a silicon thin film (for example, Patent 3048201 (Patent Document 1) and AJ Auberton-Herve et al, "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS "(Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106) (Non-Patent Document 1)).
  • the difference between these two methods is mainly in the silicon thin film peeling process.
  • the SmartCut method requires high-temperature processing to peel off the silicon thin film.
  • the SiGen method can be peeled off at room temperature. It is.
  • [0006] In general, in the manufacture of bonded SOI substrates, a silicon substrate and another material substrate other than silicon are bonded to each other. Such dissimilar materials have a coefficient of thermal expansion, a specific heat resistance temperature, etc. Therefore, if the temperature of the heat treatment applied to the bonded substrate during the manufacturing process increases, cracks and local cracks may occur due to differences in thermal characteristics between the two substrates. It tends to occur. From this point of view, the SmartCut method, which requires high temperatures for peeling silicon thin films, is the preferred method for manufacturing SOI substrates by bonding different types of material substrates together. It ’s frightening! /.
  • the SiGen method capable of low-temperature delamination is a technique for mechanically delaminating a silicon thin film, although cracks and local cracks due to differences in thermal characteristics as described above are unlikely to occur.
  • the adhesive surface of the substrate is peeled off during the peeling process, peeling marks are generated, or mechanical damage is easily introduced into the silicon thin film.
  • the present invention has been made in view of such problems, and an object of the present invention is to manufacture an SOI substrate by bonding a single crystal silicon substrate and a transparent insulating substrate. In addition, it avoids the introduction of cracks, local cracks, etc. due to differences in thermal characteristics between substrates and mechanical damage into the SOI layer, thereby making film thickness uniformity, crystallinity, and electrical characteristics (carrier transfer) It is to provide an SOI substrate having an excellent SOI layer.
  • the SOI substrate manufacturing method of the present invention includes a first step of forming a hydrogen ion implantation layer on the surface side of the first substrate which is a single crystal silicon substrate.
  • a fourth step of forming an SOI layer thereon is
  • the light irradiation in the fourth step is performed by irradiating light in a wave number range including an absorption band 2200 to 2 300 cm _1 of an Si—H bond or an integer multiple of the absorption band. It can be done.
  • the second substrate is, for example, a quartz substrate, sapphire (aluminum N)
  • a transparent insulating substrate such as a substrate, a borosilicate glass substrate, or a crystallized glass substrate.
  • the third step includes a sub-step of performing heat treatment at 100 to 300 ° C in a state where the first substrate and the second substrate are bonded together after the bonding. Please do it.
  • the silicon thin film is peeled off by irradiating light in a wavelength range that is "transparent" to the silicon crystal, cracks and locality caused by differences in thermal characteristics between the substrates are eliminated.
  • the surface area force of the silicon substrate due to mechanical cracks and mechanical damage is avoided.
  • FIG. 1 is a diagram for explaining an example of a manufacturing process of an SOI substrate according to the present invention.
  • FIG. 2 is a conceptual diagram for explaining the state of light irradiation for peeling a silicon thin film.
  • the second substrate used for bonding to the single crystal silicon substrate which is the first substrate, will be described as an insulating substrate that is transparent to visible light.
  • the substrate may be an opaque non-insulating substrate such as a silicon substrate.
  • an insulating film such as an oxide film should be formed on at least one surface of the first and second substrates, and this insulating film should be used as the insulating layer of the SOI substrate. It becomes.
  • Example FIG. 1 is a diagram for explaining a process example of a method for manufacturing an SOI substrate according to the present invention.
  • the first substrate 10 shown in FIG. 1 (A) is a single crystal Si substrate and a second substrate.
  • Reference numeral 20 denotes a transparent insulating substrate such as a quartz substrate, a sapphire (alumina) substrate, a borosilicate glass substrate, or a crystallized glass substrate.
  • the single crystal Si substrate 10 is a Si substrate that is generally marketed and grown by, for example, the CZ method (Tyochralski method), and its electrical characteristics such as its conductivity type and specific resistivity.
  • the crystal orientation and the crystal diameter are appropriately selected depending on the design value of the device provided with the SOI substrate manufactured by the method of the present invention, the process, or the display area of the manufactured device.
  • these substrates have the same diameter, and the orientation flat (OF) provided on the single-crystal Si substrate 10 also in the transparent insulating substrate 20 for the convenience of the subsequent device formation process. It is convenient to provide OFs similar to the above, and make these OFs match and paste together.
  • OF orientation flat
  • hydrogen ions are implanted into the surface of the first substrate (single crystal Si group) 10 to form a hydrogen ion implanted layer (FIG. 1B).
  • This ion-implanted surface becomes the later “bonding surface (bonding surface)”.
  • a uniform ion implantation layer 11 is formed at a predetermined depth near the surface of the single crystal Si substrate 10 (average ion implantation depth L). In the region corresponding to the average ion implantation depth L, a “microbubble layer” localized in the region is formed (Fig. 1 (C)).
  • the depth of the ion-implanted layer 11 from the surface of the single crystal Si substrate 10 (average ion-implanted depth L) is controlled by the acceleration voltage during ion implantation, and the thickness of the SOI layer is peeled off. It depends on whether it is determined.
  • the average ion implantation depth L is 0.5 m or less
  • the ion implantation conditions are a dose of 1 X 10 16 to 5 X 10 17 atoms / cm 2 , an acceleration voltage of 50 to: LOOkeV, etc.
  • an insulating film such as an oxide film is previously formed on the ion implantation surface of the single crystal Si substrate 10 as is normally performed in order to suppress channeling of implanted ions in the ion implantation process into the Si crystal. Let it be formed and ion-implanted through this insulating film.
  • Each joint surface is subjected to plasma treatment for the purpose of surface cleaning and surface activation ( Figure 1 (D)).
  • Such surface treatment is performed for the purpose of removing organic substances on the bonding surface and increasing surface OH groups by increasing the OH groups on the surface. It is not always necessary to perform treatment on both joint surfaces of the transparent insulating substrate 20, and only one of the joint surfaces may be treated.
  • a surface-cleaned single crystal Si substrate and Z or transparent insulating substrate that have been subjected to RCA cleaning or the like are placed on a sample stage in a vacuum chamber, and A plasma gas is introduced into the vacuum chamber so as to achieve a predetermined degree of vacuum.
  • a plasma gas species used here oxygen gas, hydrogen gas, argon gas, or a mixed gas thereof, or a mixed gas of hydrogen gas and helium gas is used for surface treatment of a single crystal Si substrate. It can be changed as appropriate depending on the surface condition and purpose of the single crystal Si substrate.
  • a gas containing at least oxygen gas is used as the plasma gas.
  • a transparent insulating substrate such as a quartz substrate whose surface is in an acidic state
  • a sample stage in a chamber in which a surface-cleaned single crystal Si substrate and Z or a transparent insulating substrate that have been subjected to RCA cleaning or the like in an oxygen-containing atmosphere are used.
  • the high-frequency plasma with a predetermined power is generated after introducing a plasma gas such as nitrogen gas or argon gas into the chamber, and oxygen in the atmosphere is converted into ozone by the plasma and processed.
  • the surface of the single crystal Si substrate and the Z or transparent insulating substrate is treated for a predetermined time.
  • the surfaces of the single-crystal Si substrate 10 and the transparent insulating substrate 20 that have been subjected to such surface treatment are adhered and bonded together as a bonding surface (FIG. 1E).
  • a bonding surface As described above, at least one surface (bonding surface) of the single crystal Si substrate 10 and the transparent insulating substrate 20 is subjected to plasma treatment or ozone treatment. Since the surface treatment is performed by the process, etc., the bonding strength is such that it can sufficiently withstand mechanical peeling and mechanical polishing in the subsequent process even when it is in close contact (bonding) at room temperature. However, if a higher bonding strength is required, a sub-step of applying the "bonding process" by heating at a relatively low temperature may be provided following the "bonding" in Fig. 1 (E). ⁇ .
  • the bonding processing temperature at this time is appropriately selected according to the type of substrate used for bonding, and the substrate bonded to the single crystal Si substrate is a quartz substrate, a sapphire (alumina) substrate, a boron.
  • the temperature is 350 ° C. or lower, more preferably a temperature range of 100 to 300 ° C.
  • the substrate to be bonded to the single crystal Si substrate is a transparent insulating substrate (for example, a quartz substrate)
  • the temperature selection of 350 ° C or lower is selected because of the difference in thermal expansion coefficient between single crystal Si and quartz.
  • the amount of strain due to the difference in thermal expansion coefficient, and the amount of strain and the thickness of the single crystal Si substrate 10 and the transparent insulating substrate 20 are taken into consideration.
  • the thickness of the single-crystal Si substrate 10 and the transparent insulating substrate 20 is generally comparable thermal expansion coefficient of the single crystal S i (2. 33 X 10- 6 ) and the thermal expansion coefficient of the quartz (0. because of the large difference different between 6 X 10- 6), when subjected to heat treatment at temperatures above 350 ° C, due to rigidity difference between the two substrates, cracks or bonding surface by thermal strain In the extreme case, the single crystal Si substrate or the quartz substrate may break. Therefore, the upper limit of the heat treatment temperature is selected to be 350 ° C, and the heat treatment is preferably performed in the temperature range of 100 to 300 ° C.
  • the bonded substrate is irradiated with infrared rays.
  • Si—H The bonding state between Si and H (referred to as “Si—H”) includes SiH, SiH, and SiH.
  • the bonded substrate is irradiated with light in the wave number range of the “Si—H bond” absorption band of 2200 to 2300 cm _1 , the light in the range without increasing the substrate temperature is irradiated with “Si—H”. It is possible to break this bond by absorbing it into a “bond”.
  • the light absorption of “Si—H bond” includes “single-phone absorption” that absorbs light with a wave number of 2200 to 2300 cm _1 , and “ Ruchikarara occur absorption of harmonic ", an integer multiple of the absorption band of 2200 ⁇ 2300cm _ 1 (for example ,, secondary: 4400 ⁇ 4600cm _1, 3-order: 6600 ⁇ 6900cm _ 1, 4-order: 8800 ⁇ 9200cm _1 Etc.) may be irradiated in the wave number range including the wave number of
  • infrared means light in the wave number range of 14,000 to 20 cm _1 (wavelength range of 0.7 to 500 ⁇ m), and thus all the wave number ranges described above are in the infrared region. is there.
  • the irradiation light is absorbed by the Si—H bonds in the ion-implanted layer 11 and the chemical bond is broken, and as a result, the surface of the single crystal Si substrate 10 near the surface is cut.
  • the single crystal silicon thin film was peeled along the crystal plane at the position corresponding to the predetermined depth (average ion implantation depth L) (Fig. 1 (G)), and an SOI layer was obtained on the second substrate 20. (Fig. 1 (H)).
  • FIG. 2 (A) is a conceptual diagram for explaining the state of the light irradiation unit for peeling the silicon thin film.
  • reference numeral 30 denotes a light irradiating part, which includes an infrared lamp 31 and a lamp nose (lamp shade) 32, and the inner surface of the lamp box 32 is provided with a gold coat in order to improve the infrared reflection efficiency.
  • a power using a silicon carbide lamp (radiation wavelength of 1.0 to 50 / zm, corresponding to a wave number range of 10,000 to 200 cm _ 1 ) as the infrared lamp 31. (emission wavelength 1. 0 ⁇ 2. 5 / zm in and wave number range 10, corresponding to 000 ⁇ 4000cm _1), cesium xenon lamp (emission wavelength .. 8 ⁇ 2. 5 / zm in and wave number range 12, 500 ⁇ 4000C m _1 ), carbon arc lamps (radiation wavelength 2.0 to 25 / ⁇ ⁇ , corresponding to wave number range 5,000 to 400cm _1 ), etc. may be used!
  • a bonded substrate of the single crystal Si substrate 10 and the transparent insulating substrate 20 is placed on the susceptor 33. It is placed under the infrared lamp 31 and irradiated with light for a predetermined time to break Si—H bonds localized in the “microbubble layer” in the ion implantation layer 11.
  • the material of the susceptor 33 is quartz glass, but the material can be appropriately changed. In consideration of the wave range of the irradiated light, it is preferable to select a material of which the susceptor temperature rises due to absorption of the irradiated light and the temperature of the bonded substrate does not rise significantly.
  • the silicon crystal is effectively "transparent" to light having a wave number of 2200 to 2300 cm _1 and is similar to light having an integral multiple of the wave number.
  • the wave number range of m _1 there is an intrinsic absorption band due to the “Si—Si” bond between the Si atoms that compose the silicon crystal, and the light caused by the “Si-0” bond due to the bond between the silicon atom and interstitial oxygen.
  • the susceptor 33 is provided with a sample cooling function to avoid the substrate temperature rise, for example, as shown in FIG.
  • a dummy silicon wafer 34 is provided between the infrared lamp 31 and the bonded substrate, and this is used as a “color filter” so that the infrared rays transmitted through the dummy wafer 34 are irradiated onto the bonded substrate. Good.
  • the surface of the SOI layer after peeling obtained in this way is in an extremely flat state free from defects such as local peeling of the silicon thin film, peeling marks or untransferred regions.
  • an area of 10 m x 10 m on the surface of the SOI layer after peeling was measured with an atomic force microscope (AFM), the average value of RMS was as good as 6 nm or less.
  • the high temperature treatment or machine like the conventional method is used. It does not require an exfoliation process and can be processed at a consistently low temperature (350 ° C or lower for transparent insulating substrates).
  • the manufacturing method of the SOI substrate of the present invention has been described with reference to the embodiments.
  • the present invention is not intended to be interpreted as being limited to the scope described in the embodiments. It can be applied by changing the light irradiation conditions as appropriate.

Landscapes

  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

　単結晶シリコン基板である第１の基板の表面側に水素イオン注入層を形成し、透明絶縁性基板である第２の基板の表面及び第１の基板の表面の少なくとも一方に表面活性化処理を施して両基板を貼り合わせる。このようにして得られた単結晶Ｓｉ基板（１０）と透明絶縁性基板（２０）の貼り合わせ基板をサセプタ（３３）の上に載置して赤外線ランプ（３１）の下に置き、Ｓｉ－Ｈ結合の吸収帯を含む波数範囲の光を所定の時間だけ照射して水素イオン注入層（１１）内の「微小気泡層」内に局在するＳｉ－Ｈ結合を切断してシリコン薄膜層を剥離する。ここで、照射光は２２００～２３００ｃｍ－１の「Ｓｉ－Ｈ結合」吸収帯を含む波数範囲の赤外光である。Ｓｉ結晶はこの吸収帯の光に対して事実上「透明」であるので、基板温度を高めることなく剥離が可能となる。

Description

明 細 書
SOI基板の製造方法
技術分野
[0001] 本発明は、透明絶縁性基板上に単結晶シリコン薄膜を有する SOI基板の製造方法 に関する。
背景技術
[0002] 従来の貼り合わせによる SOI基板の製造方法としては、 SmartCut法や SiGen法など が知られている。
[0003] SmartCut法は、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板 や他の材料の基板とを貼り合わせ、 400°C以上 (例えば 500°C)の熱処理を施して、 注入水素イオンの濃度が最も高い領域力 シリコン薄膜を熱剥離させて SOI基板を 得る方法である（例えば、特許第 3048201号公報 (特許文献 1)や A. J. Auberton- Herve et al, "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electroc hemical Society Proceedings Volume 99-3 (1999) p.93- 106) (非特許文献 1) )。
[0004] また、 SiGen法は、貼り合せ面側に水素イオンを注入したシリコン基板とシリコン基板 あるいは他の材料の基板とを貼り合わせる前に、これらの基板の貼り合せ面の双方も しくは一方の表面をプラズマ処理し、表面が活性化された状態で両基板を貼り合わ せ、低温 (例えば、 100〜300°C)で熱処理を施して接合強度を高めた後に、常温で 機械的に剥離して SOI基板を得る方法である（例えば、米国特許第 6263941号明 細書 (特許文献 2)、米国特許第 6513564号明細書 (特許文献 3)、米国特許第 658 2999号明細書 (特許文献 4) )。
発明の開示
発明が解決しょうとする課題
[0005] これら 2つの方法の相違点は、主としてシリコン薄膜の剥離プロセスにあり、 SmartC ut法はシリコン薄膜の剥離のために高温での処理を必要とする力 SiGen法は常温で の剥離が可能である。 [0006] 一般に、貼り合せ SOI基板の製造には、シリコン基板とシリコン以外の他種材料基 板との貼り合わせが行われるが、このような異種材料同士は熱膨張率や固有耐熱温 度などにおいて相違するのが通常であるから、製造工程中で貼り合わせ基板に施さ れる熱処理の温度が高くなると、両基板間の熱的諸特性の相違に起因して、割れや 局所的なクラックなどが生じ易くなる。このような観点からは、シリコン薄膜の剥離に高 温を要する SmartCut法は、異種材料基板の貼り合わせによる SOI基板の製造方法と して好まし 、ものとは！ヽえな！/、。
[0007] 一方、低温剥離が可能な SiGen法は、上述したような熱的諸特性の相違に起因した 割れや局所的クラックは生じ難いものの、機械的にシリコン薄膜の剥離を実行するこ の手法では、剥離工程中に基板の接着面が剥がれたり剥離痕が生じたり或いはシリ コン薄膜に機械的なダメージが導入され易 、と 、う問題がある。
[0008] 本発明は、このような問題に鑑みてなされたものであり、その目的とするところは、単 結晶シリコン基板と透明絶縁性基板とを貼り合わせて SOI基板を製造する工程にお いて、基板間の熱的諸特性の相違に起因する割れや局所的クラック等および機械的 ダメージの SOI層への導入を回避し、もって膜厚均一性、結晶性、電気的諸特性 (キ ャリア移動度など）に優れた SOI層を有する SOI基板を提供することにある。
課題を解決するための手段
[0009] このような課題を解決するために、本発明の SOI基板の製造方法は、単結晶シリコ ン基板である第 1の基板の表面側に水素イオン注入層を形成する第 1のステップと、 第 2の基板の表面及び前記第 1の基板の表面の少なくとも一方に表面活性化処理を 施す第 2のステップと、前記第 1の基板の表面と前記第 2の基板の表面とを貼り合わ せる第 3のステップと、前記貼り合わせた基板に Si— H結合の吸収帯を含む波数範 囲の光を照射して前記第 1の基板力 シリコン層を剥離して前記第 2の基板の表面 上に SOI層を形成する第 4のステップとを備えて 、る。
[0010] 本発明において、前記第 4のステップの光照射は、 Si— H結合の吸収帯 2200〜2 300cm_1もしくは該吸収帯の整数倍の波数を含む波数範囲の光を照射して実行す ることがでさる。
[0011] また、本発明において、前記第 2の基板は、例えば、石英基板、サファイア (アルミ ナ)基板、ホウ珪酸ガラス基板、又は結晶化ガラス基板などの透明絶縁性基板である
[0012] 本発明において、前記第 1のステップの水素イオンの注入量（ドーズ量）は、 1 X 10 16〜5 X 1017atoms/cm2であることが好ましぐまた、前記第 2のステップの表面活 性ィ匕処理は、プラズマ処理又はオゾン処理の少なくとも一方で実行することができる
[0013] さらに、本発明において、前記第 3のステップは、前記貼り合わせ後に、前記第 1の 基板と前記第 2の基板を貼り合わせた状態で 100〜300°Cで熱処理するサブステツ プを備るようにしてちょい。
発明の効果
[0014] 本発明によれば、シリコン結晶にとって「透明」な波長範囲の光を照射してシリコン薄 膜を剥離することとしたので、基板間の熱的諸特性の相違に起因する割れや局所的 クラック等および機械的ダメージのシリコン基板の表面領域力 剥離されるシリコン薄 膜への導入が回避される。その結果、膜厚均一性、結晶性、電気的諸特性 (キャリア 移動度など）に優れた SOI層を有する SOI基板を提供することが可能となる。
図面の簡単な説明
[0015] [図 1]図 1は、本発明の SOI基板の製造プロセス例を説明するための図である。
[図 2]図 2は、シリコン薄膜剥離のための光照射の様子を説明するための概念図であ る。
発明を実施するための最良の形態
[0016] 以下に、図面を参照して本発明を実施するための最良の形態について説明する。
なお、以下の説明では、第 1の基板である単結晶シリコン基板との貼り合せに用いら れる第 2の基板を可視光の光に対して透明な絶縁性基板として説明するが、この第 2 の基板はシリコン基板のような不透明で非絶縁性の基板であってもよい。その場合に は、第 1および第 2の基板の少なくとも一方の表面に酸ィ匕膜のような絶縁性の膜を形 成しておき、この絶縁性膜を SOI基板の絶縁層として利用することとなる。
実施例 [0017] 図 1は、本発明の SOI基板の製造方法のプロセス例を説明するための図で、図 1 ( A)に図示された第 1の基板 10は単結晶 Si基板、第 2の基板 20は石英基板、サファ ィァ (アルミナ)基板、ホウ珪酸ガラス基板、結晶化ガラス基板などの透明絶縁性基板 である。
[0018] ここで、単結晶 Si基板 10は、例えば、 CZ法 (チヨクラルスキ法）により育成された一 般に市販されて ヽる Si基板であり、その導電型や比抵抗率などの電気特性値や結 晶方位や結晶径は、本発明の方法で製造される SOI基板が供されるデバイスの設計 値やプロセスあるいは製造されるデバイスの表示面積などに依存して適宜選択され る。
[0019] なお、これらの基板の直径は同一であり、後のデバイス形成プロセスの便宜のため 、透明絶縁性基板 20にも単結晶 Si基板 10に設けられているオリエンテーション'フラ ット（OF)と同様の OFを設けておき、これらの OF同士を一致させて貼り合わせるよう にすると好都合である。
[0020] 先ず、第 1の基板 (単結晶 Si基） 10の表面に水素イオンを注入し、水素イオン注入 層を形成する（図 1 (B) )。このイオン注入面が後の「接合面 (貼り合せ面)」となる。こ の水素イオン注入により、単結晶 Si基板 10の表面近傍の所定の深さ（平均イオン注 入深さ L)に均一なイオン注入層 11が形成され、単結晶 Si基板 10の表面領域での 平均イオン注入深さ Lに対応する領域には、当該領域に局在する「微小気泡層」が 形成される（図 1 (C) )。
[0021] イオン注入層 11の単結晶 Si基板 10表面からの深さ（平均イオン注入深さ L)はィォ ン注入時の加速電圧により制御され、どの程度の厚さの SOI層を剥離させるかに依 存して決定される。例えば、平均イオン注入深さ Lを 0. 5 m以下とし、イオン注入条 件を、ドーズ量 1 X 1016〜5 X 1017atoms/cm2、加速電圧 50〜： LOOkeVなどとする
[0022] なお、 Si結晶中へのイオン注入プロセスにおいて注入イオンのチャネリング抑制の ために通常行われているように、単結晶 Si基板 10のイオン注入面に予め酸ィ匕膜等 の絶縁膜を形成させておき、この絶縁膜を通してイオン注入を施すようにしてもょ 、。
[0023] このようにしてイオン注入層 11を形成した単結晶 Si基板 10と透明絶縁性基板 20の それぞれの接合面に、表面清浄化や表面活性化などを目的としたプラズマ処理ゃォ ゾン処理を施す（図 1 (D) )。なお、このような表面処理は、接合面となる表面の有機 物除去や表面上の OH基を増大させて表面活性ィ匕を図るなどの目的で行われるもの であり、単結晶 Si基板 10と透明絶縁性基板 20の双方の接合面に処理を施す必要 は必ずしもなぐ何れか一方の接合面にのみ施すこととしてもよい。
[0024] この表面処理をプラズマ処理により実行する場合には、予め RCA洗浄等を施した 表面清浄な単結晶 Si基板および Zまたは透明絶縁性基板を真空チャンバ内の試料 ステージに載置し、当該真空チャンバ内にプラズマ用ガスを所定の真空度となるよう に導入する。なお、ここで用いられるプラズマ用ガス種としては、単結晶 Si基板の表 面処理用として、酸素ガス、水素ガス、アルゴンガス、またはこれらの混合ガス、ある いは水素ガスとヘリウムガスの混合ガスなどがあり、単結晶 Si基板の表面状態や目的 などにより適宜変更され得る。
[0025] また、当該表面処理が単結晶 Si表面を酸化させることをも目的とするような場合に は、少なくとも酸素ガスを含有するものをプラズマ用ガスとして用いる。なお、透明絶 縁性基板として、石英基板などのようにその表面が酸ィ匕状態にあるものを用いる場合 には、このようなプラズマ用ガス種の選定に特別な制限はない。プラズマ用ガスの導 入後、 100W程度の電力の高周波プラズマを発生させ、プラズマ処理される単結晶 Si基板および/または透明絶縁性基板の表面に 5〜10秒程度の処理を施して終了 する。
[0026] 表面処理をオゾン処理で実行する場合には、予め RCA洗浄等を施した表面清浄 な単結晶 Si基板および Zまたは透明絶縁性基板を酸素含有の雰囲気とされたチヤ ンバ内の試料ステージに載置し、当該チャンバ内に窒素ガスやアルゴンガスなどの プラズマ用ガスを導入した後に所定の電力の高周波プラズマを発生させ、当該ブラ ズマにより雰囲気中の酸素をオゾンに変換させ、処理される単結晶 Si基板および Z または透明絶縁性基板の表面に所定の時間の処理が施される。
[0027] このような表面処理が施された単結晶 Si基板 10と透明絶縁性基板 20の表面を接 合面として密着させて貼り合わせる（図 1 (E) )。上述したように、単結晶 Si基板 10と 透明絶縁性基板 20の少なくとも一方の表面 (接合面）は、プラズマ処理やオゾン処 理などにより表面処理が施されて活性ィ匕しているために、室温で密着 (貼り合せ)した 状態でも後工程での機械的剥離や機械研磨に十分耐え得るレベルの接合強度を得 ることができるが、より高い貼り合せ強度をもたせる場合には、図 1 (E)の「貼り合せ」 に続 、て、比較的低温で加熱して「接合処理」を施すサブステップを設けてもょ ヽ。
[0028] このときの接合処理温度は、貼り合せに用いられる基板の種類に応じて適宜選択さ れるが、単結晶 Si基板と貼り合わされる基板が、石英基板、サファイア (アルミナ)基 板、ホウ珪酸ガラス基板、又は結晶化ガラス基板などの透明絶縁性基板である場合 には、 350°C以下の温度、より好ましくは 100〜300°Cの温度範囲とする。
[0029] 単結晶 Si基板と貼り合わされる基板が透明絶縁性基板 (例えば石英基板)である場 合に 350°C以下の温度選択とするのは、単結晶 Siと石英との熱膨張係数差と当該熱 膨張係数差に起因する歪量、およびこの歪量と単結晶 Si基板 10ならびに透明絶縁 性基板 20の厚みを考慮したものである。
[0030] 単結晶 Si基板 10と透明絶縁性基板 20の厚みが概ね同程度である場合、単結晶 S iの熱膨張係数 (2. 33 X 10—6)と石英の熱膨張係数 (0. 6 X 10—6)の間に大きな差 異があるために、 350°Cを超える温度で熱処理を施した場合には、両基板間の剛性 差に起因して、熱歪によるクラックや接合面における剥離などが生じたり、極端な場 合には単結晶 Si基板や石英基板が割れてしまうということが生じ得る。このため、熱 処理温度の上限を 350°Cと選択し、好ましくは 100〜300°Cの温度範囲で熱処理を 施す。
[0031] このような貼り合せ処理に続いて、貼り合わされた基板に赤外域の光線を照射する
(図 1 (F) )。上述したように、水素のイオン注入により、平均イオン注入深さ Lに対応 する領域に局在する「微小気泡層」が形成されるが、この「微小気泡層」には高密度 の「Si— H結合」が発生して 、る。
[0032] Siと Hの結合状態（これを「Si—H」として表記する）としては、 SiH、 SiH、 SiHな
2 3 どが知られており、これらの結合に起因する吸収帯はそれぞれ、 2280、 2220、およ び 2200cm_1であることが知られている（G. Lucovsky, "Chemical effects on the frequencies of Si- H vibrations in amorphous solids" Solid Stat.Commun., 2 9, 571 (1979) (非特許文献 2) )。 [0033] 一方、 Si結晶は 2200〜2300cm_1の波数の光に対して事実上「透明」であるから 、当該波数範囲の光を照射しても、この光を吸収して結晶中で熱に変わり温度上昇 することはない。
[0034] したがって、 2200〜2300cm_1の「Si— H結合」吸収帯の波数範囲の光を貼り合 わされた基板に照射すれば、基板温度を高めることなぐ当該範囲の光を「Si— H結 合」に吸収させてこの結合を切断することが可能である。
[0035] なお、「Si— H結合」の光吸収には 2200〜2300cm_1の波数の光を吸収する「一 音子吸収」のほかに、これらの吸収帯の整数倍の波数の光の「高調波」の吸収も生じ る力ら、 2200〜2300cm_ 1の吸収帯の整数倍（たとえば、、 2次： 4400〜4600cm_1 、 3次： 6600〜6900cm_ 1、 4次： 8800〜9200cm_1など）の波数を含む波数範囲 の光を照射してもよい。
[0036] ここで、一般に赤外線とは 14, 000〜20cm_1の波数範囲（0. 7〜500 μ mの波長 範囲）の光を意味するとされるから、上記の波数範囲は何れも赤外域にある。
[0037] このような光照射を施すと、イオン注入層 11中での Si— H結合により照射光が吸収 されて当該化学結合の切断が生じ、結果として、単結晶 Si基板 10の表面近傍の所 定の深さ（平均イオン注入深さ L)に相当する位置の結晶面に沿って単結晶シリコン 薄膜の剥離が生じ (図 1 (G) )、第 2の基板 20上に SOI層が得られる（図 1 (H) )。
[0038] 図 2 (A)は、シリコン薄膜剥離のための光照射部の様子を説明するための概念図 である。この図において、符号 30が光照射部であり、赤外線ランプ 31とランプノヽウス（ ランプシェード） 32とを備え、ランプボックス 32の内側面は赤外線の反射効率を高め るために金コートが施されて 、る。
[0039] 本実施例では、赤外線ランプ 31として炭化珪素ランプ (放射波長 1. 0〜50 /z mで あり波数範囲 10, 000〜200cm_ 1に相当）を用いている力 その他にも、タンダステ ンランプ（放射波長 1. 0〜2. 5 /z mであり波数範囲 10, 000〜4000cm_1に相当）、 セシウムキセノンランプ（放射波長。. 8〜2. 5 /z mであり波数範囲 12, 500〜4000c m_1に相当）、カーボンアークランプ (放射波長 2. 0〜25 /ζ πιであり波数範囲 5, 000 〜400cm_1に相当 )などを用 ヽてもよ!/ヽ。
[0040] 単結晶 Si基板 10と透明絶縁性基板 20の貼り合わせ基板をサセプタ 33の上に載 置して赤外線ランプ 31の下に置き、所定の時間の光照射を施してイオン注入層 11 内の「微小気泡層」内に局在する Si— H結合を切断する。なお、ここではサセプタ 33 の材質を石英ガラスとしたが、その材質は適宜変更可能なものである。照射光の波 数範囲を考慮して、照射光の吸収によりサセプタ温度が上昇して貼り合せ基板の温 度上昇が顕著なものとならな 、材質のものを選択することが好ま 、。
[0041] なお、上述したように、シリコン結晶は 2200〜2300cm_1の波数の光に対して事実 上「透明」であり当該波数の整数倍の光に対しても同様である力 概ね 500〜1300c m_1の波数範囲にはシリコン結晶を構成する Si原子同士の「Si— Si」結合による固有 の吸収帯やシリコン原子と格子間酸素との結合に起因する「Si— 0」結合に起因の光 吸収帯がある。このような吸収帯による光吸収起因の基板温度上昇が問題となる場 合には、サセプタ 33に試料冷却機能をもたせて基板温度上昇を回避したり、例えば 図 2 (B)に図示したように、赤外線ランプ 31と貼り合せ基板との間にダミーのシリコン ウエノヽ 34を設けてこれを「色フィルタ」として用い、このダミーウエノヽ 34を透過してきた 赤外線を貼り合せ基板に照射するようにしてもよい。
[0042] このようなダミーウェハ 34を用いた場合には、シリコン結晶固有の赤外吸収はダミ 一ウェハ 34内で生じるから、これを透過してきた光の中には最早シリコン結晶固有の 「Si—Si」結合による光吸収は生じることがなぐ基板温度の上昇を回避することがで きる。
[0043] このようにして得られた剥離後の SOI層の表面は、局所的なシリコン薄膜の剥がれ や剥離痕あるいは未転写領域といった欠陥もなぐ極めて平坦な状態を呈している。 剥離後の SOI層表面の 10 m X 10 mの領域を原子間力顕微鏡 (AFM)で測定 したところ、 RMSの平均値は 6nm以下と良好であった。
[0044] このように、本発明においては、単結晶 Si基板 10と透明絶縁性基板 20との接合ェ 程および SOI層の剥離工程の何れの工程においても、従来法のような高温処理や 機械的剥離処理を必要とせず、しかも、一貫して低温 (透明絶縁性基板の場合で 35 0°C以下）での処理が可能である。
[0045] 従来から知られて!/、る SOI基板の製造方法の多くは高温処理工程を備えて 、るた めに、熱歪に起因して生じるクラックや剥離を回避するための特別の工夫が必要であ つたが、本発明の剥離プロセスは、高温処理および機械的剥離処理の何れをも必要 としないため、膜厚均一性、結晶性、電気的諸特性 (キャリア移動度など）に優れた S OI層を有する SOI基板を提供することが可能となることに加え、 SOI基板の製造工程 の安定化と簡易化の観点力も極めて有利である。
[0046] 以上、実施例により本発明の SOI基板の製造方法について説明したが、本発明は 当該実施例において説明された範囲のものに限定して解釈されるものではなぐ用 V、られる基板や光照射条件などを適宜変更して適用可能であることは 、うまでもな!/、 産業上の利用可能性
[0047] 本発明によれば、単結晶シリコン基板と透明絶縁性基板とを貼り合わせて SOI基板 を製造する工程において、基板間の熱的諸特性の相違に起因する割れや局所的ク ラック等および機械的ダメージの SOI層への導入を回避することが可能となる。その 結果、膜厚均一性、結晶性、電気的諸特性 (キャリア移動度など）に優れた SOI層を 有する SOI基板を提供することが可能となる。

Claims

請求の範囲
[1] SOI基板の製造方法であって、
単結晶シリコン基板である第 1の基板の表面側に水素イオン注入層を形成する第 1 のステップと、
第 2の基板の表面及び前記第 1の基板の表面の少なくとも一方に表面活性化処理 を施す第 2のステップと、
前記第 1の基板の表面と前記第 2の基板の表面とを貼り合わせる第 3のステップと、 前記貼り合わせた基板に Si— H結合の吸収帯を含む波数範囲の光を照射して前 記第 1の基板力もシリコン層を剥離して前記第 2の基板の表面上に SOI層を形成す る第 4のステップと、
を備えて 、ることを特徴とする SOI基板の製造方法。
[2] 前記第 4のステップの光照射は、 Si— H結合の吸収帯 2200〜2300cm_1もしくは 該吸収帯の整数倍の波数を含む波数範囲の光を照射して実行されることを特徴とす る請求項 1に記載の SOI基板の製造方法。
[3] 前記第 2の基板は、石英基板、サファイア (アルミナ)基板、ホウ珪酸ガラス基板、又 は結晶化ガラス基板の何れかの透明絶縁性基板であることを特徴とする請求項 1ま たは 2に記載の SOI基板の製造方法。
[4] 前記第 1のステップの水素イオンの注入量（ドーズ量）は、 1 X 1016〜5 X 1017atom sZcm2であることを特徴とする請求項 1乃至 3の何れか 1項に記載の SOI基板の製 造方法。
[5] 前記第 2のステップの表面活性ィ匕処理は、プラズマ処理又はオゾン処理の少なくと も一方で実行されることを特徴とする請求項 1乃至 4の何れか 1項に記載の SOI基板 の製造方法。
[6] 前記第 3のステップは、前記貼り合わせ後に、前記第 1の基板と前記第 2の基板を 貼り合わせた状態で 100〜300°Cで熱処理するサブステップを備えていることを特徴 とする請求項 1乃至 5の何れか 1項に記載の SOI基板の製造方法。
PCT/JP2007/052235 2006-02-16 2007-02-08 Ｓｏｉ基板の製造方法 Ceased WO2007094232A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP07708228A EP1986218A4 (en) 2006-02-16 2007-02-08 METHOD FOR MANUFACTURING AN SOI SUBSTRATE
US12/162,134 US7833878B2 (en) 2006-02-16 2007-02-08 Method for manufacturing SOI substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006039519A JP5064695B2 (ja) 2006-02-16 2006-02-16 Ｓｏｉ基板の製造方法
JP2006-039519 2006-02-16

Publications (1)

Publication Number Publication Date
WO2007094232A1 true WO2007094232A1 (ja) 2007-08-23

Family

ID=38371419

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/052235 Ceased WO2007094232A1 (ja) 2006-02-16 2007-02-08 Ｓｏｉ基板の製造方法

Country Status (5)

Country Link
US (1) US7833878B2 (ja)
EP (1) EP1986218A4 (ja)
JP (1) JP5064695B2 (ja)
KR (1) KR20080101868A (ja)
WO (1) WO2007094232A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977206B2 (en) 2008-01-16 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate using the heat treatment apparatus
JP5466410B2 (ja) * 2008-02-14 2014-04-09 信越化学工業株式会社 Ｓｏｉ基板の表面処理方法
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
JP5389627B2 (ja) * 2008-12-11 2014-01-15 信越化学工業株式会社 ワイドバンドギャップ半導体を積層した複合基板の製造方法
JP5455595B2 (ja) * 2008-12-11 2014-03-26 信越化学工業株式会社 貼り合わせウェーハの製造方法
US8551862B2 (en) 2009-01-15 2013-10-08 Shin-Etsu Chemical Co., Ltd. Method of manufacturing laminated wafer by high temperature laminating method
JP5030992B2 (ja) 2009-04-30 2012-09-19 信越化学工業株式会社 サンドブラスト処理された裏面を有するｓｏｉ基板の製造方法
JP5420968B2 (ja) * 2009-05-07 2014-02-19 信越化学工業株式会社 貼り合わせウェーハの製造方法
JP2010278338A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 界面近傍における欠陥密度が低いｓｏｓ基板
JP2010278337A (ja) 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5643509B2 (ja) 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
US9890033B2 (en) * 2015-04-06 2018-02-13 Honeywell International Inc. Silicon-on-sapphire device with minimal thermal strain preload and enhanced stability at high temperature
JP6396854B2 (ja) * 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6454606B2 (ja) 2015-06-02 2019-01-16 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396853B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
JP6396852B2 (ja) 2015-06-02 2018-09-26 信越化学工業株式会社 酸化物単結晶薄膜を備えた複合ウェーハの製造方法
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
CN110223912A (zh) * 2019-06-20 2019-09-10 中国科学院上海微系统与信息技术研究所 含氧单晶薄膜的制备方法
CN117438293B (zh) * 2023-12-20 2024-03-12 青禾晶元(晋城)半导体材料有限公司 一种注入剥离方法以及其中氢离子注入的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2002118242A (ja) * 1996-11-15 2002-04-19 Canon Inc 半導体部材の製造方法
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3214631B2 (ja) * 1992-01-31 2001-10-02 キヤノン株式会社 半導体基体及びその作製方法
FR2725074B1 (fr) * 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
EP1351308B1 (en) * 1996-08-27 2009-04-22 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6582999B2 (en) 1997-05-12 2003-06-24 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US5994207A (en) * 1997-05-12 1999-11-30 Silicon Genesis Corporation Controlled cleavage process using pressurized fluid
US6387829B1 (en) * 1999-06-18 2002-05-14 Silicon Wafer Technologies, Inc. Separation process for silicon-on-insulator wafer fabrication
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
US7235461B2 (en) 2003-04-29 2007-06-26 S.O.I.Tec Silicon On Insulator Technologies Method for bonding semiconductor structures together
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP2005347302A (ja) * 2004-05-31 2005-12-15 Canon Inc 基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118242A (ja) * 1996-11-15 2002-04-19 Canon Inc 半導体部材の製造方法
JP2001244444A (ja) * 2000-02-25 2001-09-07 Teien-Shi Rii 薄膜転移及び薄膜分離方法
JP2005142524A (ja) * 2003-04-29 2005-06-02 Soi Tec Silicon On Insulator Technologies 半導体ウエハの接着前表面処理

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IWATA H. ET AL.: "Analysis of platelet distribution in Hion-implanted silicon", JOURNAL OF CRYSTAL GROWTH, vol. 210, no. 1-3, 1 March 2000 (2000-03-01), pages 94 - 97, XP004190523 *
See also references of EP1986218A4 *

Also Published As

Publication number Publication date
JP5064695B2 (ja) 2012-10-31
EP1986218A1 (en) 2008-10-29
US7833878B2 (en) 2010-11-16
US20090061591A1 (en) 2009-03-05
EP1986218A4 (en) 2011-08-03
KR20080101868A (ko) 2008-11-21
JP2007220900A (ja) 2007-08-30

Similar Documents

Publication Publication Date Title
US7833878B2 (en) Method for manufacturing SOI substrate
EP1983553B1 (en) Method for manufacturing soi substrate
EP3306642B1 (en) Method for producing composite wafer provided with oxide single-crystal thin film
TW409418B (en) SOI silicon wafer and its manufacturing method
CN107615448B (zh) 具备氧化物单晶薄膜的复合晶片的制造方法
JP5415129B2 (ja) 貼り合わせ基板の製造方法
US20100289115A1 (en) Soi substrate and method for manufacturing soi substrate
TWI595561B (zh) Method of manufacturing hybrid substrate and hybrid substrate
TW200416813A (en) Method of producing SOI wafer and SOI wafer
CN103828021B (zh) 制造复合晶片的方法
WO2007083587A1 (ja) Ｓｏｉウエーハの製造方法およびｓｏｉウエーハ
KR20180014702A (ko) 산화물 단결정 박막을 구비한 복합 웨이퍼의 제조 방법
CN101179014A (zh) 半导体衬底的制造方法
EP2053645B1 (en) Method for manufacturing a semiconductors substrate
CN101188190B (zh) Soq基板以及soq基板的制造方法
JP2009253184A (ja) 貼り合わせ基板の製造方法
WO2007094230A1 (ja) Ｓｏｉ基板の製造方法
JP2010278342A (ja) Ｓｏｉ基板の製造方法
JP2010080938A (ja) 半導体層の作製方法
JP2013080772A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020087013120

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007708228

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12162134

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE