WO2007116855A1 - 多層プリント配線基板及びその製造方法 - Google Patents

多層プリント配線基板及びその製造方法 Download PDF

Info

Publication number
WO2007116855A1
WO2007116855A1 PCT/JP2007/057394 JP2007057394W WO2007116855A1 WO 2007116855 A1 WO2007116855 A1 WO 2007116855A1 JP 2007057394 W JP2007057394 W JP 2007057394W WO 2007116855 A1 WO2007116855 A1 WO 2007116855A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
printed wiring
multilayer printed
board according
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/057394
Other languages
English (en)
French (fr)
Inventor
Fumio Echigo
Shogo Hirai
Tadashi Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2006101750A external-priority patent/JP2007280997A/ja
Priority claimed from JP2006101749A external-priority patent/JP2007280996A/ja
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to US11/910,560 priority Critical patent/US7956293B2/en
Priority to EP07740830A priority patent/EP1890524A4/en
Publication of WO2007116855A1 publication Critical patent/WO2007116855A1/ja
Anticipated expiration legal-status Critical
Priority to US12/907,076 priority patent/US20110030207A1/en
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275Fibers and reinforcement materials
    • H05K2201/0278Polymeric fibers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1461Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Definitions

  • the present invention relates to a multilayer printed wiring board that performs interlayer connection through an inner via hole and a method for manufacturing the same.
  • IVH structure interstitial via hole structure
  • a multilayer printed wiring board having this IVH structure is an electrical connection between inner layer conductor circuit patterns or between inner layer conductor circuit patterns and outer layer conductor circuit patterns, to each interlayer insulating layer constituting the laminate.
  • the printed wiring board has a structure in which via holes and through holes for electrically connecting the outermost conductor patterns are provided by electroless plating and electrolytic plating.
  • Patent Document 1 is known as a prior art document related to the invention of this application.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 59-175796
  • the multilayer printed wiring board of the present invention has a combination in which the thermal expansion coefficient in the thickness direction of the interlayer connection material is lower than the thermal expansion coefficient in the thickness direction of the electrically insulating substrate made of the insulating material.
  • the connection is formed at a temperature higher than the use environment temperature. Then, the dimension in the thickness direction of the interlayer connection material at the use environment temperature is larger than the thickness of the insulating material of the same wiring layer.
  • an interlayer connection material having a thermal expansion coefficient in the thickness direction lower than that of the insulating material is formed in the via hole formed at a temperature higher than the use environment temperature.
  • a material thermal expansion difference in the thickness direction of the wiring board occurs in the usage environment, so that a compressive internal stress always acts on the interlayer connection. Therefore, the interlayer connection portion is compressed, and a multilayer printed wiring board having high connection reliability can be formed.
  • the method for manufacturing a multilayer printed wiring board according to the present invention includes a step of forming a via hole in an insulating material, and an interlayer connection material having a thermal expansion coefficient in the thickness direction lower than that of the insulating material in the via hole. And at least a step of forming an interlayer connection at a temperature higher than the operating environment temperature of the multilayer printed wiring board.
  • an interlayer connection material having a thermal expansion coefficient in the thickness direction lower than that of the insulating material is formed in the via hole, and the interlayer connection is performed at a temperature higher than the use environment temperature of the multilayer printed wiring board.
  • FIG. 1 is a cross-sectional view showing a step of attaching a protective film to an electrically insulating base material in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 2 is a cross-sectional view showing steps of forming a via hole in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 3 shows a via in the method for manufacturing a multilayer printed wiring board according to the first embodiment of the present invention. It is sectional drawing which shows the step which forms interlayer connection material in a hole.
  • FIG. 4 is a cross-sectional view showing steps of stacking and arranging wiring materials in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 5 is a cross-sectional view showing a step of adhering the wiring material to the electrically insulating base material and the interlayer connection material in the method for manufacturing the multilayer printed wiring board in Embodiment 1 of the present invention.
  • FIG. 6 is a cross-sectional view showing a step of patterning a wiring material in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view showing a step of laminating and arranging an electrically insulating base material filled with an interlayer connection material and a wiring material in the method for manufacturing a multilayer printed wiring board in Embodiment 1 of the present invention.
  • FIG. 8 is a cross-sectional view showing a step of heating and pressurizing wiring material 14 in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 9 is a cross-sectional view showing steps of patterning a wiring material in the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • FIG. 1 to 9 are cross-sectional views showing respective steps of the method for manufacturing a multilayer printed wiring board according to Embodiment 1 of the present invention.
  • Figure i shows the electrical insulating group in the first embodiment.
  • 3 is a cross-sectional view showing a step of attaching a protective film 10 to a material 11.
  • FIG. 1 As shown in FIG. 1, an electrically insulating substrate 11 composed of an insulating material (thermal expansion coefficient 40 to 70 ppmZ ° C), which is a composite material of glass woven fabric and thermosetting resin such as epoxy resin.
  • the protective film 10 is laminated on both the front and back sides of the plate.
  • FIG. 2 is a cross-sectional view showing steps for forming the via hole 12. As shown in FIG. 2, a step of forming via holes 12 penetrating all of the electrically insulating base material 11 and the protective film 10 with a laser or the like is performed.
  • FIG. 3 is a cross-sectional view showing steps for forming the interlayer connection material 13 in the via hole 12.
  • an interlayer connection material 13 thermal expansion coefficient 16 to 16
  • a conductive paste having a lower thermal expansion coefficient in the thickness direction than the insulating material forming the electrically insulating substrate 11
  • 35ppm Z ° C 35ppm Z ° C
  • the formation temperature of the step of forming the interlayer connection using the interlayer connection material 13 is 180 to 400 ° C.
  • FIG. 4 is a cross-sectional view showing the step of stacking and arranging the wiring material 14.
  • the protective films 10 on both sides of the electrically insulating substrate 11 shown in FIG. 3 are peeled off.
  • a step of laminating and arranging the foil-like wiring material 14 containing copper or the like from both sides is performed.
  • FIG. 5 is a cross-sectional view showing steps of bonding the wiring material 14 to the electrically insulating base material 11 and the interlayer connection material 13.
  • the wiring material 14 is heated and pressed at 180 to 200 ° C. and 3 to 5 MPa to adhere to the electrically insulating substrate 11 and the interlayer connection material 13.
  • the interlayer connection material 13 is compressed in the thickness direction, and at the same time, the wiring material 14 and the interlayer connection material 13 are also electrically connected.
  • Figure 6 shows the pattern of wiring material 14 It is sectional drawing which shows the step to carry out.
  • the double-sided wiring board 15 is completed by patterning the wiring material 14. This patterning can be performed using a method such as etching.
  • FIG. 7 is a cross-sectional view showing a step of laminating and arranging the electrically insulating base material 11 and the wiring material 14 filled with the interlayer connection material 13.
  • the wiring material 14 is further laminated on both sides.
  • FIG. 8 is a cross-sectional view showing the step of heating and pressurizing the wiring material 14.
  • the wiring material 14 is heated and pressurized. This heating and pressurization may be performed in the same manner as the steps shown in FIG.
  • FIG. 9 is a cross-sectional view showing the step of patterning the wiring material 14.
  • the multilayer printed wiring board 16 shown in FIG. 9 is completed. This patterning can be performed using a method such as etching.
  • the dimension in the thickness direction of the interlayer connection material 13 in the multilayer printed wiring board 16 is greater than the thickness of the electrically insulating base material 11 having the insulating material force of the same wiring layer at room temperature.
  • the force of an example of a four-layer board as a multilayer printed wiring board is not limited to four. If it has at least two layers, it can be further multi-layered to five or more layers in the same step.
  • the multilayer printed wiring board 16 is lower than the heating temperature in the step of heating and pressurizing the wiring material 14 shown in FIG. 5, for example, about 60 ° C or less. Used at a temperature of Therefore, the internal stress always acts so that the interlayer connecting material 13 is compressed by the material thermal expansion difference in the thickness direction. Connection reliability is improved.
  • the insulating material is a composite material of glass woven fabric and epoxy resin, but any one of glass nonwoven fabric, aramid woven fabric, and aramid nonwoven fabric and epoxy resin is used.
  • a composite material with a thermosetting resin such as glass woven fabric, glass nonwoven fabric, aramid woven fabric, aramid nonwoven fabric and a thermoplastic resin with a glass transition temperature of 180 ° C or higher, or An insulating material may be formed using a film material.
  • the thermoplastic resin having a glass transition temperature of 180 ° C. or higher is, for example, wholly aromatic polyester resin, polyether sulfone, polyether ketone, polyether ether ketone, or the like.
  • connection formation temperature is higher than the operating environment temperature
  • filled plating, conformal plating, vapor deposition, The interlayer connection material 13 may be formed by sputtering.
  • an interlayer connection material having a thermal expansion coefficient in the thickness direction lower than that of the insulating material is formed in the via hole, and the use environment temperature of the multilayer printed wiring board (for example, The interlayer connection is formed at a temperature higher than about 60 ° C). Therefore, a difference in material thermal expansion in the thickness direction of the printed wiring board occurs in the usage environment, so that compression internal stress always acts on the interlayer connection, resulting in compression of the interlayer connection, resulting in high connection reliability.
  • a multilayer printed wiring board having the same can be obtained.
  • the interlayer connection structure of the multilayer printed wiring board according to the present invention can obtain high interlayer connection reliability, a semiconductor that needs to satisfy higher reliability standards such as a fine wiring pattern and semiconductor mounting. It is useful for applications related to mounting boards such as packages and small module parts.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

 多層プリント配線基板は、ビアホール内に形成された層間接続材料の厚さ方向の熱膨張係数が、絶縁材料からなる電気絶縁性基材の厚さ方向の熱膨張係数よりも低く、層間接続形成温度が使用環境温度より高く、かつ常温において層間接続材料の厚さ方向の寸法が、同一の配線層における層間接続材料の厚さよりも厚いことを特徴とする。その結果、使用環境下においてプリント配線基板の厚さ方向の材料熱膨張差が発生するため、常時層間接続部に圧縮の内部応力が働く。したがって、層間接続部が圧縮され、高い接続信頼性を有する多層プリント配線基板を得られる。

Description

明 細 書
多層プリント配線基板及びその製造方法
技術分野
[0001] 本発明は、インナービアホールにて層間接続を行う多層プリント配線基板及びその 製造方法に関する。
背景技術
[0002] 近年、電子機器の小型化、高性能化に伴い、産業用にとどまらず、広く民生用機器 の分野においても、 LSI等の半導体チップを高密度に実装できる多層配線基板が安 価に供給されることが強く要望されてきている。このような多層配線基板では微細な 配線ピッチで形成された複数層の配線パターン間を高い接続信頼性で電気的に接 続できることが重要である。
[0003] このような巿場の要望に対して、高密度配線ィ匕に対応し易いインターステシャルビ ァホール構造 (以下、「IVH構造」と略記する)を有する多層プリント配線基板が提案 されている。
[0004] この IVH構造を有する多層プリント配線基板とは、積層体を構成する各層間絶縁 層に、内層導体回路パターン相互間あるいは内層導体回路パターンと外層導体回 路パターン間を電気的に接続するビアホール、及び最外層導体パターン間を電気 的に接続するスルーホールが、無電解めつき、及び電解めつきによって設けられてい る構造のプリント配線基板である。
[0005] なお、この出願の発明に関連する先行技術文献としては、例えば、特許文献 1が知 られている。
[0006] し力しながら、従来の多層プリント配線基板では、絶縁材料と層間金属との間の熱 膨張差により内部応力が発生し、特に厚さ lmm以上の基板におけるスルーホール、 ビアホールめつきでは断線が起きることがある。めっきによる層間接続は形成温度が 20〜60°Cであり、高温環境や冷熱ストレスにより疲労限界に至る。熱膨張差を軽減 させるために絶縁樹脂に無機フィラーを充填して低熱膨張化させる取り組みがなされ ているが、層間接続材料の熱膨張係数より低くすることは困難である。 特許文献 1:特開昭 59— 175796号公報
発明の開示
[0007] 本発明の多層プリント配線基板は、層間接続材料の厚さ方向の熱膨張係数が、絶 縁材料カゝらなる電気絶縁性基材の厚さ方向の熱膨張係数よりも低い組み合わせに おいて、その接続形成が使用環境温度より高い温度で実施される。そして、使用環 境温度における層間接続材料の厚さ方向の寸法が、同一の配線層の前記絶縁材料 の厚さよりも厚 、構成として ヽる。
[0008] このような構成により、使用環境温度より高い温度で形成されたビアホール内に、厚 さ方向の熱膨張係数が絶縁材料よりも低い層間接続材料が形成される。その結果、 使用環境下において配線基板の厚さ方向の材料熱膨張差が発生するため、常時層 間接続部に圧縮の内部応力が働く。したがって層間接続部が圧縮され、高い接続信 頼性を有する多層プリント配線基板を形成することができる。
[0009] また、本発明の多層プリント配線基板の製造方法は、絶縁材料にビアホールを形 成するステップと、ビアホール内に、厚さ方向の熱膨張係数が絶縁材料よりも低い層 間接続材料を形成するステップと、多層プリント配線基板の使用環境温度より高 ヽ温 度にて層間接続を形成するステップを少なくとも備えて ヽる。
[0010] 本発明によれば、ビアホール内に、厚さ方向の熱膨張係数が絶縁材料よりも低い 層間接続材料を形成し、多層プリント配線基板の使用環境温度より高い温度にて層 間接続を形成する。その結果、使用環境下においてプリント配線基板の厚さ方向の 材料熱膨張差が発生するため、常時層間接続部に圧縮の内部応力が働く。したがつ て層間接続部が圧縮され、高い接続信頼性を有する多層プリント配線基板を形成す ることがでさる。
図面の簡単な説明
[0011] [図 1]図 1は本発明の実施の形態 1における多層プリント配線基板の製造方法の電気 絶縁性基材に保護フィルムを貼り付けるステップを示す断面図である。
[図 2]図 2は本発明の実施の形態 1における多層プリント配線基板の製造方法のビア ホールを形成するステップを示す断面図である。
[図 3]図 3は本発明の実施の形態 1における多層プリント配線基板の製造方法のビア ホール内に層間接続材料を形成するステップを示す断面図である。
[図 4]図 4は本発明の実施の形態 1における多層プリント配線基板の製造方法の配線 材料を積層配置するステップを示す断面図である。
[図 5]図 5は本発明の実施の形態 1における多層プリント配線基板の製造方法の配線 材料を電気絶縁性基材及び層間接続材料に接着させるステップを示す断面図であ る。
[図 6]図 6は本発明の実施の形態 1における多層プリント配線基板の製造方法の配線 材料をパターニングするステップを示す断面図である。
[図 7]図 7は本発明の実施の形態 1における多層プリント配線基板の製造方法の層間 接続材料が充填された電気絶縁性基材と配線材料を積層配置させるステップを示す 断面図である。
[図 8]図 8は本発明の実施の形態 1における多層プリント配線基板の製造方法の配線 材料 14を加熱加圧するステップを示す断面図である。
[図 9]図 9は本発明の実施の形態 1における多層プリント配線基板の製造方法の配線 材料をパターニングするステップを示す断面図である。
符号の説明
[0012] 10 保護フィルム
11 電気絶縁性基材
12 ビアホーノレ
13 層間接続材料
14 配線材料
15 両面配線基板
16 多層プリント配線基板
発明を実施するための最良の形態
[0013] 以下、本発明の実施の形態について、図面を参照しながら説明する。
[0014] (実施の形態 1)
図 1から図 9は、本発明の実施の形態 1における多層プリント配線基板の製造方法 の各々のステップを示す断面図である。図 iは、実施の形態 1における電気絶縁性基 材 11に保護フィルム 10を貼り付けるステップを示す断面図である。まず、図 1に示す ように、ガラス織布とエポキシ系榭脂等の熱硬化性榭脂の複合材である絶縁材料 (熱 膨張係数 40〜70ppmZ°C)からなる電気絶縁性基材 11の板面をなす表裏両側面 に、保護フィルム 10をラミネート加工によって貼り付けるステップを行う。
[0015] 次に、ビアホール 12を形成するステップについて説明する。図 2は、ビアホール 12 を形成するステップを示す断面図である。図 2に示すように、電気絶縁性基材 11と保 護フィルム 10の全てを貫通するビアホール 12をレーザー等によって形成するステツ プを行う。
[0016] 次に、層間接続材料 13を形成するステップについて説明する。図 3は、ビアホール 12内に層間接続材料 13を形成するステップを示す断面図である。図 3に示すように 、ビアホール 12内に、電気絶縁性基材 11を形成する絶縁材料よりも厚さ方向の熱膨 張係数が低い導電性ペーストからなる層間接続材料 13 (熱膨張係数 16〜35ppm Z°C)を形成するステップを行う。なお、層間接続材料 13を用いて、層間接続を形成 するステップの形成温度は、 180〜400°Cである。
[0017] 図 4は、配線材料 14を積層配置するステップを示す断面図である。このステップに おいて、まず、図 3に示している電気絶縁性基材 11の両側の保護フィルム 10を剥離 する。そして、図 4に示すように、両側の保護フィルム 10が剥離された状態で、両側 から銅などを含む箔状の配線材料 14を積層配置するステップを行う。
[0018] 次に、配線材料 14を加熱加圧するステップについて説明する。図 5は、配線材料 1 4を電気絶縁性基材 11及び層間接続材料 13に接着させるステップを示す断面図で ある。図 5に示すステップで配線材料 14を 180〜200°C、 3〜5MPaで加熱加圧する ことにより、電気絶縁性基材 11、および層間接続材料 13に接着させる。この加熱カロ 圧のステップによって、層間接続材料 13は厚さ方向に圧縮され、同時に配線材料 1 4と層間接続材料 13も電気的に接続される。
[0019] そして、加熱加圧のステップの後に冷却することによって、厚さ方向の材料熱膨張 差が発生し、これによつて層間接続材料 13が圧縮されるように内部応力が働き、ビア ホール 12内にぉ 、て接続信頼性が向上する。
[0020] 次に、配線材料 14をパターユングするステップを行う。図 6は、配線材料 14をパタ 一二ングするステップを示す断面図である。図 6に示すように、配線材料 14をパター ユングすることによって、両面配線基板 15が完成する。なお、このパターユングはェ ツチングなどの方法を用いて行うことができる。
[0021] 次に、図 7に示すように、配線基板を積層配置させるステップを行う。図 7は、層間 接続材料 13が充填された電気絶縁性基材 11と配線材料 14を積層配置させるステツ プを示す断面図である。図 7に示すように、両面配線基板 15の両側に、図 1から図 4 と同様のステップで形成した層間接続材料 13を充填した電気絶縁性基材 11を積層 配置させる。そして、その両側にさらに配線材料 14を積層配置させる。
[0022] そして、このように積層配置された配線基板を加熱加圧するステップをおこなう。図 8は、配線材料 14を加熱加圧するステップを示す断面図である。図 8に示すステップ において、配線材料 14を加熱加圧する。この加熱加圧は、図 5に示したステップと同 様に行ってよい。
[0023] そして、図 5と同様に、加熱加圧のステップの後に冷却することによって、厚さ方向 の材料熱膨張差が発生し、これによつて層間接続材料 13が圧縮されるように内部応 力が働き、ビアホール 12内において接続信頼性が向上する。
[0024] そして、配線材料 14をパターユングするステップを行う。図 9は、配線材料 14をパタ 一二ングするステップを示す断面図である。表層の配線材料 14をパターニングする こと〖こよって、図 9に示す多層プリント配線基板 16が完成する。なお、このパターニン グはエッチングなどの方法を用いて行うことができる。このとき、常温において、多層 プリント配線基板 16における層間接続材料 13の厚さ方向の寸法は、同一の配線層 の絶縁材料力 なる電気絶縁性基材 11の厚さよりも厚くなつている。
[0025] ここでは、多層プリント配線基板として 4層基板の例を示した力 多層プリント配線基 板の配線層の層数は 4層に限定されるものではない。少なくとも 2層以上のものであ つて、同様のステップで 5層以上にさらに多層化することができる。
[0026] 以上述べたようなステップを経て、完成した後、多層プリント配線基板 16は、図 5に 示した配線材料 14を加熱加圧するステップにおける加熱温度よりも低 、、例えば 60 °C程度以下の温度にて使用される。従って、厚さ方向の材料熱膨張差によって層間 接続材料 13が圧縮されるように内部応力が常に働くこととなり、ビアホール 12内にお いて接続信頼性が向上する。
[0027] なお、本実施の形態にぉ 、て、絶縁材料を、ガラス織布とエポキシ系榭脂の複合 材としたが、ガラス不織布、ァラミド織布、ァラミド不織布のいずれか一つとエポキシ 榭脂等の熱硬化性榭脂との複合材、またはガラス織布、ガラス不織布、ァラミド織布、 ァラミド不織布のいずれか一つとガラス転移温度が 180°C以上の熱可塑性榭脂との 複合材、あるいはフィルム材料を用いて絶縁材料を形成してもよい。ここで、ガラス転 移温度が 180°C以上の熱可塑性榭脂とは、例えば、全芳香族ポリエステル榭脂、ポ リエーテルスルフォン、ポリエーテルケトン、ポリエーテルエーテルケトン等である。
[0028] また、ビアホール 12内に導電性ペーストを充填して層間接続材料 13を形成してい る力 使用環境温度より接続形成温度が高ければ、ビアホール 12内にフィルドめっき 、コンフォーマルめっき、蒸着、スパッタによって層間接続材料 13を形成してもよい。
[0029] 以上のように、本実施の形態によれば、ビアホール内に、厚さ方向の熱膨張係数が 絶縁材料よりも低い層間接続材料を形成し、多層プリント配線基板の使用環境温度( 例えば 60°C程度以下)より高い温度にて層間接続を形成している。したがって、使用 環境下においてプリント配線板の厚さ方向の材料熱膨張差が発生するため、常時層 間接続部に圧縮の内部応力が働き、結果として層間接続部が圧縮され、高い接続 信頼性を有する多層プリント配線基板を得ることができる。
産業上の利用可能性
[0030] 本発明にかかる多層プリント配線基板の層間接続構造は、高い層間接続信頼性を 得ることができるため、微細な配線パターンや半導体実装等のより高い信頼性基準を 満足する必要のある半導体パッケージや小型モジュール部品等の実装基板に関す る用途に有用である。

Claims

請求の範囲
[1] 複数の配線層を有する多層プリント配線基板であって、
ビアホール内に形成された層間接続材料の厚さ方向の熱膨張係数が、絶縁材料か らなる電気絶縁性基材の厚さ方向の熱膨張係数よりも低ぐ
前記多層プリント配線基板の使用環境温度より高 、温度にて層間接続を形成し、 前記使用環境温度にお!、て前記層間接続材料の厚さ方向の寸法が、同一の配線 層の前記絶縁材料の厚さよりも厚いことを特徴とする多層プリント配線基板。
[2] 前記絶縁材料は、少なくともガラス織布と熱硬化性榭脂の複合材、またはガラス不織 布と熱硬化性榭脂の複合材、またはァラミド織布と熱硬化性榭脂の複合材、またはァ ラミド不織布と熱硬化性榭脂の複合材の 、ずれか 1つカゝらなる請求項 1に記載の多 層プリント配線基板。
[3] 前記熱硬化性榭脂は、エポキシ系榭脂である請求項 2に記載の多層プリント配線基 板。
[4] 前記絶縁材料は、少なくともガラス織布と熱可塑性榭脂の複合材、またはガラス不織 布と熱可塑性榭脂の複合材、またはァラミド織布と熱可塑性榭脂の複合材、またはァ ラミド不織布と熱可塑性榭脂の複合材の 、ずれか 1つカゝらなる請求項 1に記載の多 層プリント配線基板。
[5] 前記熱可塑性榭脂のガラス転移温度が 180°C以上である請求項 4に記載の多層プリ ント配線基板。
[6] 前記絶縁材料は、フィルム材料力もなる請求項 1に記載の多層プリント配線基板。
[7] 前記層間接続材料は、少なくとも導電性ペースト、またはコンフォーマルめっき、また はフィルドめっき、または蒸着、またはスパッタのいずれか 1つにより形成されている 請求項 1に記載の多層プリント配線基板。
[8] 複数の配線層を有する多層プリント配線基板の製造方法であって、
絶縁材料カゝらなる電気絶縁性基材にビアホールを形成するステップと、
前記ビアホール内に、厚さ方向の熱膨張係数が前記絶縁材料よりも低い層間接続 材料を形成するステップと、
前記多層プリント配線基板の使用環境温度より高 、温度にて、前記使用環境温度に おいて前記層間接続材料の厚さ方向の寸法が、同一の配線層の前記絶縁材料の 厚さよりも厚 ヽ層間接続を形成するステップを少なくとも備えたことを特徴とする多層 プリント配線基板の製造方法。
[9] 前記層間接続を形成するステップの形成温度は、 180〜400°Cである請求項 8に記 載の多層プリント配線基板の製造方法。
[10] 前記絶縁材料は、少なくともガラス織布と熱硬化性榭脂の複合材、またはガラス不織 布と熱硬化性榭脂の複合材、またはァラミド織布と熱硬化性榭脂の複合材、またはァ ラミド不織布と熱硬化性榭脂の複合材のいずれか 1つ力 なる請求項 8に記載の多 層プリント配線基板の製造方法。
[11] 前記熱硬化性榭脂は、エポキシ系榭脂である請求項 10に記載の多層プリント配線 基板の製造方法。
[12] 前記絶縁材料は、少なくともガラス織布と熱可塑性榭脂の複合材、またはガラス不織 布と熱可塑性榭脂の複合材、またはァラミド織布と熱可塑性榭脂の複合材、またはァ ラミド不織布と熱可塑性榭脂の複合材のいずれか 1つ力 なる請求項 8に記載の多 層プリント配線基板の製造方法。
[13] 前記熱可塑性榭脂のガラス転移温度が 180°C以上である請求項 12に記載の多層 プリント配線基板の製造方法。
[14] 前記絶縁材料は、フィルム材料力 なる請求項 8に記載の多層プリント配線基板の製 造方法。
[15] 前記層間接続材料は、少なくとも導電ペースト、またはフィルドめっき、またはコンフォ 一マルめつき、または蒸着、またはスパッタのいずれ力 1つによって形成される請求 項 8に記載の多層プリント配線基板の製造方法。
PCT/JP2007/057394 2006-04-03 2007-04-02 多層プリント配線基板及びその製造方法 Ceased WO2007116855A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US11/910,560 US7956293B2 (en) 2006-04-03 2007-04-02 Multilayer printed wiring board and manufacturing method thereof
EP07740830A EP1890524A4 (en) 2006-04-03 2007-04-02 MULTILAYER FITTED PCB AND MANUFACTURING METHOD THEREFOR
US12/907,076 US20110030207A1 (en) 2006-04-03 2010-10-19 Multilayer printed wiring board and manufacturing method thereof

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-101749 2006-04-03
JP2006101750A JP2007280997A (ja) 2006-04-03 2006-04-03 多層プリント配線基板の製造方法
JP2006-101750 2006-04-03
JP2006101749A JP2007280996A (ja) 2006-04-03 2006-04-03 多層プリント配線基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/907,076 Division US20110030207A1 (en) 2006-04-03 2010-10-19 Multilayer printed wiring board and manufacturing method thereof

Publications (1)

Publication Number Publication Date
WO2007116855A1 true WO2007116855A1 (ja) 2007-10-18

Family

ID=38581145

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/057394 Ceased WO2007116855A1 (ja) 2006-04-03 2007-04-02 多層プリント配線基板及びその製造方法

Country Status (3)

Country Link
US (2) US7956293B2 (ja)
EP (1) EP1890524A4 (ja)
WO (1) WO2007116855A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2141973A1 (en) 2008-07-02 2010-01-06 Nederlandse Organisatie voor toegepast-natuurwetenschappelijk Onderzoek TNO Method of providing conductive structures in a multi-foil system and multi-foil system comprising same
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
US10083893B2 (en) 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
JP6696996B2 (ja) * 2015-11-10 2020-05-20 株式会社村田製作所 樹脂多層基板およびその製造方法
US12346290B2 (en) 2022-07-13 2025-07-01 Qumulo, Inc. Workload allocation for file system maintenance
US11966592B1 (en) 2022-11-29 2024-04-23 Qumulo, Inc. In-place erasure code transcoding for distributed file systems
US12292853B1 (en) 2023-11-06 2025-05-06 Qumulo, Inc. Object-based storage with garbage collection and data consolidation
US11921677B1 (en) 2023-11-07 2024-03-05 Qumulo, Inc. Sharing namespaces across file system clusters
US11934660B1 (en) 2023-11-07 2024-03-19 Qumulo, Inc. Tiered data storage with ephemeral and persistent tiers
US12222903B1 (en) 2024-08-09 2025-02-11 Qumulo, Inc. Global namespaces for distributed file systems
US12481625B1 (en) 2024-11-12 2025-11-25 Qumulo, Inc. Integrating file system operations with network infrastructure
US12443568B1 (en) 2024-11-12 2025-10-14 Qumulo, Inc. Verifying performance characteristics of network infrastructure for file systems
US12585563B1 (en) 2025-12-01 2026-03-24 Qumulo, Inc. Caching for object stores

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094256A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 多層プリント配線板及びその製造方法
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175796A (ja) 1983-03-25 1984-10-04 日本電気株式会社 多層印刷配線板の製造方法
DE69634597T2 (de) * 1995-11-17 2006-02-09 Kabushiki Kaisha Toshiba, Kawasaki Mehrschichtige leiterplatte, vorgefertigtes material für diese leiterplatte, verfahren zur herstellung einer mehrschichtigen leiterplatte, packung elektronischer bauelemente und verfahren zur herstellung vertikaler, elektrisch leitender verbindungen
WO2001005204A1 (en) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Method of manufacturing printed-circuit board
TW498707B (en) * 1999-11-26 2002-08-11 Matsushita Electric Industrial Co Ltd Wiring substrate and production method thereof
JP2003023250A (ja) * 2001-07-06 2003-01-24 Denso Corp 多層基板のおよびその製造方法
WO2003071843A1 (en) * 2002-02-22 2003-08-28 Fujikura Ltd. Multilayer wiring board, base for multilayer wiring board, printed wiring board, and its manufacturing method
DE10392162B4 (de) * 2002-08-07 2012-02-23 Denso Corporation Schaltkreiskartenverbindungsstruktur und Herstellungsverfahren hierfür
TW200505304A (en) * 2003-05-20 2005-02-01 Matsushita Electric Industrial Co Ltd Multilayer circuit board and method for manufacturing the same
JP4747707B2 (ja) * 2004-11-09 2011-08-17 ソニー株式会社 多層配線基板及び基板製造方法
TWI295089B (en) * 2004-12-28 2008-03-21 Ngk Spark Plug Co Wiring substrate and the manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094256A (ja) * 1999-09-20 2001-04-06 Toshiba Corp 多層プリント配線板及びその製造方法
JP2003198086A (ja) * 2001-12-25 2003-07-11 Fujikura Ltd 回路基板及び積層回路基板並びにそれらの製造方法

Also Published As

Publication number Publication date
US20110030207A1 (en) 2011-02-10
EP1890524A4 (en) 2009-07-01
US7956293B2 (en) 2011-06-07
US20090139761A1 (en) 2009-06-04
EP1890524A1 (en) 2008-02-20

Similar Documents

Publication Publication Date Title
WO2007116855A1 (ja) 多層プリント配線基板及びその製造方法
JP4119205B2 (ja) 多層配線基板
JP3197213B2 (ja) プリント配線板およびその製造方法
US20050016764A1 (en) Wiring substrate for intermediate connection and multi-layered wiring board and their production
US20030066683A1 (en) Circuit board and production of the same
WO2001045478A1 (en) Multilayered printed wiring board and production method therefor
JPH07288385A (ja) 多層配線板及びその製造法
JP2012074536A (ja) ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
JP2014502792A (ja) 液晶高分子はんだマスクとアウタシール層とを有する電子デバイス及びその関連方法
US20170006699A1 (en) Multilayer circuit board, semiconductor apparatus, and method of manufacturing multilayer circuit board
JP3215090B2 (ja) 配線基板、多層配線基板、及びそれらの製造方法
JP5170253B2 (ja) 配線基板及び配線基板の製造方法
JP2010157664A (ja) 電気・電子部品内蔵回路基板とその製造方法
JP2007149870A (ja) 回路基板及び回路基板の製造方法。
US8076589B2 (en) Multilayer wiring board and its manufacturing method
JP2004273575A (ja) 多層プリント配線基板及びその製造方法
JP2002368364A (ja) プリント配線基板とその製造方法
JP4161604B2 (ja) プリント配線板とその製造方法
JP2001127389A (ja) 回路基板用絶縁材と回路基板および回路基板の製造方法
CN101361414A (zh) 多层印刷线路基板及其制造方法
JP3695844B2 (ja) 多層プリント配線基板の製造方法
KR101281898B1 (ko) 다층 프린트배선판 및 그 제조방법
JP4961945B2 (ja) 多層プリント配線基板とその製造方法
JP4824972B2 (ja) 回路配線基板及びその製造方法
JP3923224B2 (ja) 多層プリント配線板及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780000520.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2007740830

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 11910560

Country of ref document: US

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07740830

Country of ref document: EP

Kind code of ref document: A1

WWP Wipo information: published in national office

Ref document number: 2007740830

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE