WO2007132839A1

WO2007132839A1 - 駆動装置、駆動方法、ならびに情報機器

Info

Publication number: WO2007132839A1
Application number: PCT/JP2007/059940
Authority: WO
Inventors: Toshio Kaiho; Junichi Machida
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2006-05-15
Filing date: 2007-05-15
Publication date: 2007-11-22
Anticipated expiration: 2008-11-15
Also published as: EP2020750A1; US7656202B2; CN101443998A; CN101443999A; EP2020750A4; EP2020750B1; JPWO2007132839A1; KR101062259B1; JP4950187B2; KR20080090479A; CN101443998B; CN101443999B; US20070290726A1

Abstract

　容量性等の負荷から、入力信号の再現性のよい出力信号の波形を出力する。スイッチングアンプとして構成して容量性等の負荷を駆動する場合においても、無効電力を削減し、低消費化を図る。負荷Ｃ１の両端の出力端子（５０、５１）に現われる出力信号Ｖｃａｐ１が入力端子（９ａ、９ｂ）側へフィードバックされた出力信号Ｖ１ａ、Ｖ１ｂを入力信号Ｖｉｎと比較して該信号間の誤差を検出し、該検出された信号間の誤差が抑圧されるように、誤差を補正した第１の誤差抑圧信号Ｖｏｕｔ１、を生成し、該第1の誤差抑圧信号に応じて、負荷Ｃ１に電力を供給する第１の期間Ｔ１と電力を供給せずにフローティングにする第２の期間Ｔ２との比率を変更する。

Description

明細書

駆動装置、駆動方法、ならびに情報機器

技術分野

[0001] 本発明は、容量性デバイスの圧電スピーカなどの負荷を駆動する駆動装置及び駆動方法に関する。

[0002] 尚、本明細書の記述は本件出願の優先権の基礎たる日本特許出願 (特願 2006 - 135596、 2006年 5月 15日出願）の明細書の記載に基づくものであって、当該日本特許出願の番号を参照することによって当該日本特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

背景技術

[0003] 携帯電話機等の情報機器に搭載された圧電スピーカは、薄くて軽く低消費という特徴があり、今後音質を改善し低価格化が実現されれば、普及する可能性が大きい。しかし、現状では、圧電スピーカのような容量性デバイスは、駆動回路にとって容量性負荷であり、容量性デバイスを駆動するための最適な駆動方式は存在しない。

[0004] 一方、現在普及してヽるダイナミック型スピーカのような誘導性デバイスは、駆動回路にとって誘導性負荷であり、駆動回路は誘導性負荷に適した構成となっている。特に、携帯機器に内蔵される場合、一般的にバッテリーによって駆動されることが多い力長時間の使用を可能にするためには、電力効率が良好であるスイッチングアンプ (D級アンプ）が適して!/、る。

[0005] 図 19および図 20は、従来のスイッチングアンプの負荷駆動状態を示す回路図であり、図 19に示す負荷駆動状態 3— aと、図 20に示す負荷駆動状態 3—bとの 2つの状態を有する。

[0006] 図 21は、パルス変調出力のデューティー比が 50%のときの図 19および図 20に示した駆動回路の各位置における信号を示す波形図である。なお、図 21中の各符号は、図 19および図 20の各位置の符号に対応する。

[0007] 図 19の負荷駆動状態 3— aのときに期間 T4aを示し、トランジスタ 20、 23がオンし、トランジスタ 21、 22力 Sオフし、 OUTPが VCCレベル、 OUTNが GNDレベルになり、誘導性負荷 L 1の両端の電位差 VL 1は + VCCになり、誘導性負荷 L 1に対し OUTP 力 OUTNに電流 Iを流す。

[0008] 図 20の負荷駆動状態 3— bのときに期間 T4bを示し、トランジスタ 20、 23がオフし、トランジスタ 21、 22力 Sオンし、 OUTPが GNDレベル、 OUTNが VCCレベルになり、誘導性負荷 L 1の両端の電位差 VL 1は— VCCになり、誘導性負荷 L 1に対し OUTN 力 OUTPに電流 Iを流す。

[0009] この駆動方式は、電力を誘導性負荷 L1に供給する必要のない無入力信号時に、パルス変調出力のデューティー比が 50%になるため、誘導性負荷 L1に流れる電流 I のリップルが最も大きくなり、無駄な消費電流が発生する。

[0010] 図 22〜図 27は、そのような無駄な消費電流を削減した駆動方式を有するスィッチングアンプの例を示す (特許文献 1〜3参照)。

[0011] 図 22〜図 27は、そのスイッチングアンプの負荷駆動状態を示す回路図である。

[0012] この種のスイッチングアンプは、図 26および図 27に示すような信号波形により、電力を必要とする期間に負荷端子間に電圧を印加し、電力を必要としない期間は負荷端子間をショートして印加電圧を 0Vにすることで、出力波形を生成して、る。

[0013] 図 22の負荷駆動状態 5— aと、図 23の負荷駆動状態 5— bと、図 24の負荷駆動状態 5— cと、図 25の負荷駆動状態 5— dとの 4つの状態を有することにより、負荷駆動時のリップル電流を低減するようにした回路構成となって！/、る。

[0014] 図 26および図 27は、図 22〜図 25の駆動回路の各位置における信号を示す波形図である。図 26および図 27中の各符号は、図 22〜図 25の各位置の符号に対応する。

[0015] 図 22の負荷駆動状態 5— aのときに図 26の期間 T6aを示し、トランジスタ 20、 23がオンし、トランジスタ 21、 22力 Sオフし、 OUTPが VCCレベル、 OUTNが GNDレベルになり、誘導性負荷 L1の両端の電位差 VL1は +VCCになり、誘導性負荷 L1に対し OUTPから OUTNに電流 Iを流す。

[0016] 図 23の負荷駆動状態 5— bのときに図 27の期間 T6bを示し、トランジスタ 20、 23がオフし、トランジスタ 21、 22力 Sオンし、 OUTPが GNDレベル、 OUTNが VCCレベルになり、誘導性負荷 L1の両端の電位差 VL1は—VCCになり、誘導性負荷 L1に対し、 OUTNから OUTPに電流 Iを流す。

[0017] 図 24の負荷駆動状態 5— cのときに図 26又は図 27の期間 T6cを示し、トランジスタ 21、 23力 Sオンし、トランジスタ 20、 22力 Sオフし、 OUTPと OUTNはともに GNDレべルとなり、誘導性負荷 L1の両端の電位差 VL1はゼロ（GND)になり、 OUTN又は O UTP力接地に向力つて電流 Iを流す、すなわち、誘導性負荷 L1に蓄積されたエネルギ一が放出される。

[0018] 図 25の負荷駆動状態 5— dのときに図 26又は図 27の期間 T6dを示し、トランジスタ 21、 23力 Sオフし、トランジスタ 20、 22力 Sオンし、 OUTPと OUTNはともに VCCレベルとなり、誘導性負荷 L1の両端の電位差 VL1はゼロ（GND)になり、 OUTN又は OU TPカゝら電源に向かって電流 Iを流す、すなわち、誘導性負荷 L1に蓄積されたェネルギ一が放出される。

[0019] すなわち、誘導性負荷 L1の端子間に印加されるスイッチング周波数とその高調波成分の除いた信号成分が、 OUTNよりも OUTPの方が高くなる場合は、図 26のタイミング 6— aに示すように OUTP力 OUTNにエネルギーとなる電流を供給する期間 T6aの前後に、エネルギーを供給しない期間 T6c、期間 T6dが存在するような信号波形によって駆動される。

[0020] 同様に、誘導性負荷 L1の端子間に印加されるスイッチング周波数とその高調波成分を除いた信号成分が、 OUTPよりも OUTNの方が高くなる場合は、図 27のタイミング 6— bに示すように OUTNから OUTPにエネルギーとなる電流を供給する期間 T6 bの前後に、エネルギーを供給しない期間 T6c、期間 T6dが存在するような信号波形により駆動される。

[0021] 特許文献 1 :米国特許第 6614297号明細書

特許文献 2：米国特許第 6211728号明細書

特許文献 3：米国特許第 6262632号明細書

発明の開示

[0022] しかし、この駆動方式を用いて容量性デバイスである圧電スピーカを駆動すると、電荷を保持したい期間に負荷の端子間をショートするために、蓄積された電荷を消失し端子間電圧が低下する。次の電力供給期間では、この損失分を補うために、損失分の電荷が上乗せされて供給されることになり、必要以上の電力を消費することになる。すなわち、この駆動方式では、無効電力を発生するために圧電スピーカの低消費である特徴を活かすことができな、。

[0023] そこで、本発明の目的は、容量性負荷から、入力信号の再現性のよい出力信号の波形を出力することが可能な、駆動装置及び駆動方法を提供することにある。

[0024] また、本発明の他の目的は、スイッチングアンプとして構成して容量性負荷を駆動する場合においても、無効電力を削減し、低消費化を図ることが可能な、駆動装置及び駆動方法を提供することにある。

[0025] 本発明は、スイッチング素子を用いて負荷に対する電力の供給制御をする駆動装置であって、前記負荷に接続された、複数のスイッチング素子力なるスイッチング回路を有する駆動手段と、前記複数のスイッチング素子の動作の切替えを制御する制御手段と、を具え、前記制御手段は、前記負荷に電力を供給する第 1の期間と電力を供給せずに前記負荷をフローティングにする第 2の期間とを設定することを特徴とする。

[0026] 前記各スイッチング素子は、前記負荷の両端のいずれか一方の端子に接続される第 1の端子と、前記スイッチング制御信号が入力される第 2の端子と、電源又はグランドの端子に接続される第 3の端子とを有し、前記制御手段は、前記スイッチング制御信号の 1周期内において、前記負荷の一方の端子を前記電源の端子に接続し、該負荷の他方の端子を前記グランドの端子に接続することによって、該負荷に電力を供給する前記第 1の期間と、前記負荷の両方の端子をフローティング状態に設定することによって、該負荷に電力を供給しない前記第 2の期間とを有することを特徴とする。

[0027] 前記各スイッチング素子は、前記負荷の両端のいずれか一方の端子に接続される第 1の端子と、前記スイッチング制御信号が入力される第 2の端子と、電源又はグランドの端子に接続される第 3の端子とを有し、前記制御手段は、前記スイッチング制御信号の 1周期内において、前記負荷の一方の端子を前記電源の端子に接続し、該負荷の他方の端子を前記グランドの端子に接続することによって、該負荷に電力を供給する前記第 1の期間と、前記負荷の一方の端子を前記電源又は前記グランドの端子に接続し、該負荷の他方の端子をフローティング状態に設定することによって

、該負荷に電力を供給しない前記第 2の期間とを有することを特徴とする。

[0028] 前記負荷の両端の出力端子に現われる出力信号を、入力信号が入力される入力端子側へフィードバックさせる第 1のフィードバック手段と、前記入力端子に接続され、前記第 1のフィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成する誤差抑圧手段と、を具え、前記制御手段は、前記誤差抑圧信号に基づいて、前記駆動手段の前記複数のスイッチング素子の動作を切替えを制御することを特徴とする。

[0029] 前記制御手段は、前記誤差抑圧信号の絶対値に応じて、前記負荷に電力を供給する前記第 1の期間と前記電力を供給せずにフローティングにする前記第 2の期間との比率を変更することを特徴とする。

[0030] 前記負荷の両端の出力端子に現われる出力信号を、入力信号が入力される入力端子側へフィードバックさせる第 1のフィードバック手段と、前記入力端子に接続され、前記第 1のフィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成する誤差抑圧手段と、を具え、前記制御手段は、前記誤差抑圧信号に基づいて、前記駆動手段の前記複数のスイッチング素子の動作を切替えを制御してもよい。

[0031] 前記制御手段は、前記第 1の誤差抑圧信号の絶対値に応じて、前記負荷に電力を供給する前記第 1の期間と前記電力を供給せずにフローティングにする前記第 2の期間との比率を変更してもよい。

[0032] 前記各スイッチング素子は、前記負荷の両端のいずれか一方の端子に接続される第 1の端子と、前記スイッチング制御信号が入力される第 2の端子と、電源又はグランドの端子に接続される第 3の端子とを有し、前記制御手段は、前記スイッチング制御信号の 1周期 T内において、前記負荷の一方の端子を前記電源の端子に接続し、該負荷の他方の端子を前記グランドの端子に接続することによって、該負荷に電力を供給する前記第 1の期間 T1と、前記負荷の両方の端子をフローティング状態に設定することによって、該負荷に電力を供給しない第 2の期間 T2とを有してもよい。

[0033] 前記制御手段は、前記第 2の期間 T2において、前記負荷の一方の端子を前記電源又は前記グランドの端子に接続し、該負荷の他方の端子をフローティング状態に設定してちょい。

[0034] 前記制御手段は、前記負荷の両端の出力端子に現われる出力信号の正極性においては、該負荷の正極性側の出力端子力のみ電力を供給し、かつ、該出力信号の負極性においては、該負荷の負極性側の出力端子からのみ電力を供給してもよい。

[0035] 前記制御手段は、三角波を発生する三角波発生手段と、前記三角波と前記誤差抑圧信号とを比較する比較手段と、前記比較手段からの出力に基づき前記駆動回路を制御する制御信号を生成する制御信号生成手段と、を具えてもょヽ。

[0036] 前記誤差抑圧手段から出力された信号の傾き成分を検出して、前記傾き成分を前記誤差抑圧手段の入力端子側へフィードバックさせる第 2のフィードバック手段を具え、前記誤差抑圧手段は、前記第 1のフィードバック手段によりフィードバックされた出力信号に前記第 2のフィードバック手段によりフィードバックされた前記傾き成分を加えた合成信号と前記入力信号とを比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成してもよヽ。

[0037] 前記駆動手段は前記負荷に直接接続されて!ヽてもよ!/ヽ。

[0038] 前記負荷は容量性負荷であってもよい。

[0039] 前記負荷は圧電スピーカであってもよい。

[0040] 本発明の情報機器は、スイッチング素子を用いて負荷に対する電力の供給制御をする上記記載の駆動装置と、通信機能および情報処理機能を有し、前記駆動装置を制御する情報処理部と、前記駆動装置および前記情報処理部に対して電力を供給する電池と、を具えることを特徴とする。

[0041] 本発明の駆動方法は、スイッチング素子を用いて負荷に対する電力の供給制御をする駆動方法であって、前記各スイッチング素子の動作を切替えて、前記負荷に電力を供給する第 1の期間と電力を供給せずにフローティングにする第 2の期間とを有することを特徴とする。

[0042] 前記負荷に電力を供給する前記第 1の期間と前記電力を供給せずにフローテイングにする前記第 2の期間との比率を変更してもよい。

[0043] 前記負荷の両端の出力端子に現われる出力信号の正極性においては、該負荷の正極性側の出力端子からのみ電力を供給し、かつ、該出力信号の負極性においては、該負荷の負極性側の出力端子力ものみ電力を供給してもよい。

[0044] 本発明によれば、負荷の両端の出力端子に現われる出力信号が入力端子側へフイードバックされた出力信号を入力信号と比較して該信号間の誤差を検出し、該検出された信号間の誤差量に対応した第 1又は第 2の誤差抑圧信号を生成し、該誤差抑圧信号の誤差量に応じて、負荷に電力を供給する第 1の期間と電力を供給せずにフローテイングにする第 2の期間との比率を変更するようにしたので、駆動装置を従来方式のスイッチングアンプとして構成した場合においても、駆動装置内の負荷から、入力信号の再現性の良い出力信号の波形を出力することができ、これにより、例えばスピーカの音質を向上させることができる。

[0045] また、本発明によれば、第 1又は第 2の誤差抑圧信号の誤差量に応じて、負荷に電力を供給する第 1の期間と電力を供給せずにフローティングにする第 2の期間との比率を制御できるので、容量性の圧電スピーカなどの負荷を低消費に駆動して、該負荷を含む駆動回路の低消費化を図ることが可能となり、これにより、例えばバッテリー駆動方式の携帯電話機等の情報機器のスピーカ駆動装置として構成した場合において好適である。

図面の簡単な説明

[0046] [図 1]図 1は本発明の第 1の実施の形態である、スイッチングアンプ力もなる駆動装置の構成例を示す回路図である。

[図 2A]図 2Aはノルス変調手段およびゲートドライバーの構成を示す回路図である。

[図 2B]図 2Bは演算回路 (LOGIC)の構成を示す説明図である。

[図 3]図 3は駆動装置における基本的な回路動作を説明するフローチャートである。

[図 4]図 4はパルス幅変調回路（PWM) 12およびゲートドライバー 13から出力される各種の信号波形のタイミングチャートを示す。

[図 5]図 5はオン時の駆動回路状態において、容量性負荷に電流が流れる経路を説明する回路図である。

[図 6]図 6はオン時の駆動回路状態において、図 5とは反対方向から容量性負荷に電流が流れる経路を説明する回路図である。 [図 7]図 7はフローティング時の駆動回路状態において、容量性負荷に電流が流れていない場合を説明する回路図である。

圆 8]図 8は駆動装置の回路内の各部で生成される各種信号の波形を示す波形図である。

[図 9]図 9は図 8の期間 T2aにおいて、出力 OUTP、出力 OUTN、端子間電圧としての出力信号 Vcapl、電流 Iをそれぞれ示す波形図である。

[図 10]図 10は図 8の期間 T2bにおいて、出力 OUTP、出力 OUTN、端子間電圧としての出力信号 Vcap 1、電流 Iをそれぞれ示す波形図である。

[図 11]図 11は図 8の期間 T2cにおいて、出力 OUTP、出力 OUTN、端子間電圧としての出力信号 Vcap 1、電流 Iをそれぞれ示す波形図である。

[図 12]図 12は図 8の期間 T2dにおいて、出力 OUTP、出力 OUTN、端子間電圧としての出力信号 Vcap 1、電流 Iをそれぞれ示す波形図である。

[図 13]A〜Dは、図 9〜図 12の信号波形の一部を例に挙げて比較して説明するタイミングチャートである。

圆 14]図 14は本発明の第 2の実施の形態である、スイッチングアンプ力もなる駆動装置の構成例を示す回路図である。

圆 15]図 15は演算回路 18の一例としての微分回路を示す図である。

圆 16]A, Bは、演算回路に入力される波形を微分した場合の波形を示す波形図である。

圆 17]A〜Cは、駆動装置の回路内の各部で生成される各種信号の波形を示す波形図である。

圆 18]図 18は本発明の第 3の実施の形態である、携帯電話機等の携帯情報端末からなる情報機器の構成例を示すブロック図である。

[図 19]図 19は従来のスイッチングアンプにおいて、誘導性負荷を用いた場合のオン時の負荷駆動状態を示す回路図である。

[図 20]図 20は従来のスイッチングアンプにおいて、誘導性負荷を用いた場合のオン時の負荷駆動状態を示す回路図である。

[図 21]図 21はパルス変調出力のデューティー比が 50%のときの図 19および図 20に示した駆動回路の各位置における信号を示す波形図である。

[図 22]図 22は従来のオン時の駆動回路状態において、誘導性負荷に電流が流れる経路を説明する回路図である。

[図 23]図 23は従来のオン時の駆動回路状態において、図 22とは反対方向から誘導性負荷に電流が流れる経路を説明する回路図である。

[図 24]図 24は従来のフローティング時の駆動回路状態において、グランド側の閉回路内で誘導性負荷に電流が流れている場合を説明する回路図である。

[図 25]図 25は従来のフローティング時の駆動回路状態において、電源側の閉回路内で誘導性負荷に電流が流れている場合を説明する回路図である。

[図 26]図 26は図 22〜図 25の駆動回路の各位置における信号を示す波形図である

[図 27]図 27は図 22〜図 25の駆動回路の各位置における信号を示す波形図である発明を実施するための最良の形態

[0047] 以下、図面を参照して、本発明の実施の形態を詳細に説明する。

[0048] [第 1の例]

本発明の第 1の実施の形態を、図 1〜図 13に基づいて説明する。

[0049] 本例では、本発明に係る駆動装置として、負荷として圧電スピーカなどの容量性負荷を備えたスイッチングアンプ (D級アンプ)として構成した場合の例について説明する。

[0050] (回路構成）

図 1は、スイッチングアンプとして構成した駆動装置 1を示す。

[0051] 駆動装置 1は、出力信号 Vcaplを出力する駆動回路 10と、第 1の誤差抑圧信号 V outlを生成する誤差抑圧回路 11と、パルス変調信号であるスイッチング制御信号 V pl、 Vp2、 Vp3、 Vp4を出力するパルス変調手段としてのパルス幅変調回路（PWM ) 12と、ゲートドライバー 13と、第 1のフィードバック手段としてのローパスフィルタ（LP Fl、 LPF2) 14、 15を備えている。

[0052] 各部の構成について説明する。 [0053] 駆動回路 10は、複数のスイッチング素子 101、 102、 103、 104からなるスィッチング回路 100を有し、駆動回路 10の接続点 OUTPと OUTNとの間の端子間には負荷としての容量性負荷 C1が接続されている。

[0054] 各スイッチング素子 101、 102、 103、 104 (MOSFET等のトランジスタ）は、容量性負荷 C1の一方の出力端子 50に接続される第 1の端子 40 (接続点 OUTP、 OUT N)と、電源 (Vcc)又はグランドの端子に接続される第 2の端子 41と、スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nが入力される第 3の端子 42とを有している。

[0055] スイッチング回路 100は、各スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nに基づいて各スイッチング素子 101、 102、 103、 104をオン、オフ制御して、容量性負荷 C1への電力供給を制御する。容量性負荷 C1の端子と各スイッチング素子 101、 1 02、 103、 104の第 1の端子 40との接続点（OUTP、 OUTN)に設けられた出力端子 50、 51には、容量性負荷 C1の端子間電圧としての出力信号 Vcaplが現われる。

[0056] ローパスフィルタ（LPF1、 LPF2) 14、 15は、駆動回路 10の出力端子 50、 51に現われる出力信号 Vcaplを、誤差抑圧回路 11内のフィードバック用抵抗 RF1、 RF2を介して、端子 9a、 9bへフィードバックさせる。ここでは、フィードバックされた信号として、出力信号 Vla、 Vlbを用いる。

[0057] 誤差抑圧回路 11は、差動増幅回路 111と、端子 9aと 10aとの間に接続されたコンデンサ C2と、端子 9bと 10bとの間に接続されたコンデンサ C3と、入力端子 8a—端子 9a間、入力端子 8b—端子 9b間にそれぞれ接続された入力用抵抗 RS1、 RS2と、端子 9a、 9bに接続されたフィードバック用抵抗 RF1、 RF2とからなる積分器として構成されている。

[0058] この誤差抑圧回路 11では、ローパスフィルタ（LPF1、 LPF2) 14、 15を介してフィードバックされた出力信号 Vla、 Vlbの振幅と、入力端子 8a、 8bに入力される入力信号 Vinの振幅とを比較して信号間の振幅の誤差を検出する。その検出された信号間の振幅の誤差が抑圧されるように、その誤差を補正した電圧 (第 1の誤差抑圧信号 Voutl)を生成する。ここでは、離散的ではなく連続的に処理される。ここで、入力信号 Vinは、差動信号であっても入力端子 8aまたは 8bを基準信号レベルに接続したシングルエンド入力でもよ、。 [0059] また、誤差抑圧回路 11もシングルエンド構成にして、差動出力である OUTP、 OUT Nをシングルエンドに変換して、誤差抑圧回路 11にフィードバックしてもよ!/、。

[0060] さらに、駆動回路 10はフルブリッジ構成でもよぐハーフブリッジ構成でもよい。ハーフブリッジ構成の場合、容量性負荷 C1の一方の端子が接地され、駆動回路 10は、 2 つのスイッチング素子 101、 102 (または 103、 104)力もなる構成となる。

[0061] ここで、図 1中において、スイッチングアンプの入力再現性を評価するために、便宜上、駆動回路 10の出力端子 50、 51にローパスフィルタ（LPF3、 LPF4) 16、 17を接続し、ローパスフィルタ（LPF3、 LPF4) 16、 17の出力端子 52、 53から出力信号 Vc aplOを取り出している。尚、これらのローパスフィルタ（LPF3、 LPF4) 16、 17は、駆動装置 1には含まなくてもよぐスイッチングアンプとしての動作には関係しない。

[0062] 図 2 (a)は、パルス幅変調回路（PWM) 12およびゲートドライバー 13の内部構成を示す。

[0063] パルス幅変調回路（PWM) 12は、三角波発生器 60と、 2つのコンパレータ 61、 62 と、論理回路 (LOGIC) 63からなる。三角波発生器 60は、基準信号としての三角波を発生する。発生した三角波は、コンパレータ 61、 62に比較処理用として入力される。論理回路（LOGIC) 63は、コンパレータ 61、 62からの比較結果信号 Vcl、 Vc2に基づき信号 Vpl、 Vp2、 Vp3、 Vp4をゲートドライノく一 13【こ出力する。

[0064] 図 2 (b)に論理回路（LOGIC) 63の具体的な回路の一例を示す。 AND回路 65aは、比較結果信号 Vc 1と比較結果信号 Vc2をインバータ 66bで反転した信号とを入力し、信号 Vp2を出力する。インバータ 67aは信号 Vp2を反転した信号 Vp3を出力する。 AND回路 65bは、比較結果信号 Vc2と比較結果信号 Vclをインバータ 66aで反転した信号とを入力し、信号 Vp4を出力する。インバータ 67bは信号 Vp4を反転した信号 Vplを出力する。

[0065] ゲートドライバー 13は、ドライブ回路 64a、 64bと力らなる。ドライブ回路にはバッファが内蔵され、信号 Vpl、 Vp2、 Vp3、 Vp4を夫々バッファリングしたスイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nを出力する。

[0066] なお、本例では、負荷として容量性負荷 C1を用いる力これに限定されるものではなぐ誘導性負荷にも適用可能である。 [0067] (回路動作）

まず、駆動装置 1の動作の概要について説明する。

[0068] 図 3は、駆動装置 1における基本的な回路動作を説明するフローチャートである。

[0069] ステップ S1では、容量性負荷 C1の端子と各スイッチング素子 101、 102、 103、 10 4の第 1の端子 40との接続点に設けられた出力端子 50、 51に現われる出力信号 Vc aplを、ローパスフィルタ（LPF1、 LPF2) 14、 15を介して入力側の端子 9a、 9b側へ出力信号 Vla、 Vlbとしてフィードバックさせる。出力信号 Vla、 Vlbの電圧値は、差動増幅回路 111のコンデンサ C2、 C3に蓄積される。

[0070] ステップ S2では、フィードバックされた出力信号 Vla、 Vlbの大きさ（振幅）と入力信号 Vinの大きさ (振幅)とを比較して該信号間の大きさ (振幅)の誤差を検出し、該検出された信号間の振幅の誤差が抑圧されるように、その誤差を補正した第 1の誤差抑圧信号 Voutlを生成する。

[0071] ステップ S3では、生成された第 1の誤差抑圧信号 Voutlに基づいて、パルス幅変調回路（PWM) 12〖こより、パルス幅が変調されたパルス変調信号としてのスィッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4を作成する。この作成されたスイッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4は、ゲートドライバー 13を介して各スイッチング素子 101、 102、 103、 104の第 3の端子 42に人力されることにより、各スイッチング素子 101、 1 02、 103、 104のオン、オフ制御がなされて、容量性負荷 C1に対して電流 Iの供給制御が行われる。

[0072] 以下、駆動装置 1の詳細な動作について説明する。

[0073] 図 4は、図 1に示すパルス幅変調回路（PWM) 12およびゲートドライバー 13から出力される各種の信号波形のタイミングチャートを示す。

[0074] パルス幅変調回路（PWM) 12では、誤差抑圧回路 11の端子 10a、 10bから出力された第 1の誤差抑圧信号 Voutlを、基準信号である三角波 V0と比較し、その比較結果としてパルス変調信号 Vpl、 Vp2、 Vp3、 Vp4を出力する。

[0075] ゲートドライバー 13では、パルス変調信号 Vp3、 Vplをドライブ回路 64aによりバッファリングし、スイッチング制御信号 Vplp、 Vplnとして出力する。これらスイッチング制御信号 Vplp、Vplnに基づいてトランジスタ 101とトランジスタ 102とが駆動制御される。同様に、パルス変調信号 Vp2、 Vp4をドライブ回路 64bによりバッファリングし、スイッチング制御信号 Vp2p、 Vp2nとして出力する。これらスイッチング制御信号 Vp 2p、Vp2nに基づいてトランジスタ 103とトランジスタ 104とが駆動制御される。

[0076] コンパレータ 61、 62からの比較結果信号。1、 Vc2が期間 T1において夫々 GND レベル（Low)、 VCCレベル（High)のとき、スイッチング制御信号 Vplp、 Vp2nは夫々GNDレベル（Low)、 VCCレベル（High)であり、スイッチング制御信号 Vpln、 V ρ2ρは夫々 GNDレベル（Low)、 VCCレベル（High)である。このとき、トランジスタ 1 01、 104はオンし、トランジスタ 102、 103はオフし、容量性負荷 C1に対して電流 Iの供給制御が行われる。ここで、スイッチング制御信号 Vplp及び Vp2nは相補的に動作し、スイッチング制御信号 Vpln及び Vp2pは相補的に動作する。

[0077] 同様に、コンパレータ 61、 62からの比較結果信号 Vcl、 Vc2力図示しない別の期間において、夫々 VCCレベル（High)、 GNDレベル（Low)のとき、スイッチング制御信号 Vplp、 Vp2nは夫々 VCCレベル（High)、 GNDレベル（Low)であり、スィツチング制御信号 Vpln、 Vp2pは夫々 VCCレベル（High)、 GNDレベル（Low)である。このとき、トランジスタ 101、 104はオフし、トランジスタ 102、 103はオンし、容量性負荷 C1に対して電流 Iの供給制御が行われる。

[0078] 一方、コンパレータ 61、 62からの比較結果信号 Vcl、 Vc2が期間 T2において共に VCCレベル (High)または GNDレベル（Low)のとき、スイッチング制御信号 Vplp、 Vp2nは夫々 VCCレベル（High)、 GNDレベル（Low)であり、スイッチング制御信号 Vpln、 Vp2pは夫々 GNDレベル（Low)、 VCCレベル（High)である。このとき、トランジスタ 101、 102、 103、 104はすべてオフし、容量性負荷 C1に対して電流 Iの供給制御は行われず、フローティング状態となる。

[0079] ここで、いわゆる一般的なデットタイムを必要としない理由は、負荷に電力を供給しない期間においてフローティングとなるよう制御するため、駆動状態が遷移する過程でトランジスタ 101 (103)及びトランジスタ 102 (104)が同時オンの期間がなぐ貫通電流が流れな!/、からである。

[0080] <負荷駆動状態 >

図 5〜図 7は、 3つの負荷駆動状態を有する駆動方式を示す回路図である。 [0081] 容量性負荷 CIを駆動する負荷駆動状態とは、図 5に示す負荷駆動状態 1 aと、図 6に示す負荷駆動状態 1—bと、図 7に示す負荷駆動状態 1—cとからなる。

[0082] 図 8は、駆動装置 1の回路内の各部で生成される各種信号の波形を示す。

[0083] ここでは、ステップ S2で検出された信号間の大きさ（振幅）の誤差が抑圧されるように、その誤差を補正した電圧第 1の誤差抑圧信号 Voutlに比例して、スイッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4のデューティー比を変更して、容量性負荷 C1に対する電力供給の制御を実行する。

[0084] 図 8において、 VcaplOは、容量性負荷 C1に繋がる駆動回路出力 OUTPと駆動回路出力 OUTNの出力端子 50、 51間の端子間電圧である出力信号 Vcaplに含まれるスイッチング周波数とその高調波成分とをローパスフィルタ 16、 17で除去した波形を示すものであり、スイッチングアンプの入力再現性を評価するための信号波形である。

[0085] 図 9〜図 12は、出力端子 50、 51に現われる、出力 OUTP、出力 OUTN、端子間電圧としての出力信号 Vcapl、容量性負荷 C1に流れる電流 Iをそれぞれ示す波形図である。

[0086] 各図中、 Vpは、出力 OUTPに接続される容量性負荷 C1の端子がフローティング状態のときの電位を示す。 Vnは、出力 OUTNに接続される容量性負荷 C1の端子がフローティング状態のときの電位を示す。 Vp— Vnは、容量性負荷 C1に蓄積されたエネルギーに相当する電位を示し、 leapは容量性負荷 C1に流れる電流を示す。

[0087] 図 9のタイミング 2— aは、図 8における期間 T2a内での駆動回路 10の動作、すなわち、図 5、図 7の負荷駆動状態 1— a、 1— cに対応する。

[0088] 図 10のタイミング 2— bは、図 8における期間 T2b内での駆動回路 10の動作、すなわち、図 5、図 7の負荷駆動状態 1— a、 1— cに対応する。

[0089] 図 11のタイミング 2— cは、図 8における期間 T2c内での駆動回路 10の動作、すなわち、図 6、図 7の負荷駆動状態 1— b、 1— cに対応する。

[0090] 図 12のタイミング 2— dは、図 8における期間 T2d内での駆動回路 10の動作、すなわち、図 6、図 7の負荷駆動状態 1— b、 1— cに対応する。

[0091] 駆動回路 10は、図 5の負荷駆動状態 1— aのときは、トランジスタ 101、 104がオンし、トランジスタ 102、 103がオフし、 OUTPが VCCレベル、 OUTNが GNDレベルになり、容量性負荷 C1に対し OUTPカゝら OUTNに電流 Iを流す。

[0092] 図 6の負荷駆動状態 1—bのときは、トランジスタ 101、 104がオフし、トランジスタ 10 2、 103がオンし、 OUTPが GNDレベル、 OUTNが VCCレベルになり、容量性負荷 C 1に対し OUTNから OUTPに電流 Iを流す。

[0093] 図 7の負荷駆動状態 l—cのときは、トランジスタ 101、 102、 103、 104の全てがォフし、 OUTPと OUTNはともにフローティングとなり、容量性負荷 C1に蓄積されたェネルギ一は保持される。このとき、容量性負荷 C1に対し電流は流れない。

[0094] <第 1の誤差抑圧信号 >

第 1の誤差抑圧信号 Voutlの働きについて説明する。

[0095] 容量性負荷 C1を駆動する場合、容量性負荷 C1の端子間電圧である出力信号 Vc aplが目標とする電位との差が大きいほど多くの電流を供給し、目標とする電位に近づいたら急速に供給電流を減少させる必要がある。

[0096] 駆動装置 1であるスイッチングアンプは、駆動回路 10の出力 OUTP、 OUTNから第 1のフィードバック回路であるそれぞれのローパスフィルタ 14、 15を通して誤差抑圧回路 11に入力し、差動増幅回路 111の利得を含むループ利得が入力信号 Vinとの誤差成分を抑圧するため、誤差抑圧回路 11の出力 Voutlは、図 8の期間 T2bに対応する図 10のタイミング 2— b、および、図 8の期間 T2dに対応する図 12のタイミング 2— dにそれぞれ示す波形のように、正または負の最大振幅レベル付近に近づくと、パルス変調信号のデューティー比を急速に減少させるように、信号基準レベルに遷移する。

[0097] ノルス幅変調回路 12は、誤差抑圧回路 11の出力 Voutlにより、容量性負荷 C1を駆動するのに最適な駆動信号を生成し、駆動回路 10は入力再現性の良い波形を出力することができる。

[0098] 図 8の期間 T2aでは、 VcaplOの負の最大振幅レベルから正の最大振幅レベルに遷移する期間である。

[0099] この遷移期間 T2aでは、誤差抑圧回路 11から出力された第 1の誤差抑圧信号 Vou tlの振幅の絶対値が大きいときには、パルス幅変調回路 12は、駆動回路 10が図 9 のタイミング 2— aの波形になるように、 1クロック周期 Tにおいて、電力を供給する期間 T1に相当する図 5の駆動回路状態 1 aの比率を大きくし、電力を供給しない期間 T2に相当する図 7の駆動回路状態 1 cの比率を小さくするように制御する。

[0100] これにより、容量性負荷 C1の OUTP側の電位が OUTN側の電位よりも高くなるように、容量性負荷 C 1の OUTPから OUTNの方向のみにエネルギーを供給する。

[0101] 次に、図 8の期間 T2bでは、正の最大振幅レベルに到達しつつある期間である。

[0102] この頂点付近の期間 T2bでは、電力供給を減少させる必要があるために、誤差抑圧回路 11力出力された第 1の誤差抑圧信号 Voutlの振幅の絶対値が小さいときには、ノルス幅変調回路 12は、駆動回路 10が図 10のタイミング 2— bの波形になるように、 1クロック周期 Tにおいて、電力を供給する期間 T1に相当する図 5の駆動回路状態 1 aの比率を小さくし、電力を供給しない期間 T2に相当する図 7の駆動回路状態 1 cの比率を大きくするように制御する。

[0103] これにより、正の最大振幅レベル付近において、入力信号波形を再現性よく到達させることができる。この期間 T2bでは、容量性負荷 C1の OUTPから OUTNの方向のみにエネルギーを供給する。

[0104] 次に、図 8の期間 T2cでは、正の最大振幅レベル力負の最大振幅レベルに遷移する期間である。

[0105] この遷移期間 T2cでは、誤差抑圧回路 11から出力された第 1の誤差抑圧信号 Vou tlの振幅の絶対値が大きいときには、パルス幅変調回路 12は、駆動回路 10が図 11 のタイミング 2— cの波形になるように、 1クロック周期 Tにおいて、電力を供給する期間 T1に相当する図 6の駆動回路状態 1 bの比率を大きくし、電力を供給しない期間 T2に相当する図 7の駆動回路状態 1 cの比率を小さくするように制御する。

[0106] これにより、容量性負荷 C1の OUTP側の電位が OUTN側の電位よりも低くなるように、容量性負荷 C 1の OUTNから OUTPの方向のみにエネルギーを供給する。

[0107] 次に、図 8の期間 T2dでは、負の最大振幅レベルに到達しつつある期間である。

[0108] この頂点付近の期間 T2dでは、エネルギー供給を減少させる必要があるために、誤差抑圧回路 11力出力された第 1の誤差抑圧信号 Voutlの振幅の誤差量が小さいときには、パルス幅変調回路 12は、駆動回路 10が図 12のタイミング 2— dの波形になるように、 1クロック周期 Tにおいて、電力を供給する期間 T1に相当する図 6の駆動回路状態 l—bの比率を小さくし、電力を供給しない期間 T2に相当する図 7の駆動回路状態 1 cの比率を大きくするように制御する。

[0109] これにより、負の最大振幅レベル付近において、入力信号波形を再現性よく到達させることができる。この期間 T2dでは、容量性負荷 C1の OUTNから OUTPの方向のみにエネルギーを供給する。

[0110] 従って、図 8〜図 12に示すタイミングで制御されることにより、駆動回路 10は、出力信号 Vcaplの正極性においては、容量性負荷 C1の正極性からのみのエネルギーを供給し、出力信号 Vcaplの負極性においては、容量性負荷 C1の負極性力のみにエネルギーを供給するので、無駄なエネルギー消費を抑えて低消費で入力再現性のよい容量性負荷 C1の駆動を実現できる。

[0111] また、出力 POUTまたは NOUTと容量性負荷 C1の端子間は何も介さず直接に接続することができるが、出力 POUTと容量性負荷 C1の一方の端子、出力 NOUTと容量性負荷 C1のもう一方の端子に抵抗を挿入して、電流を制限して動作させることも可能である。

[0112] <周期 T内での制御 >

図 8にお、て、第 1の誤差抑圧信号 Voutlに基づ、て変調されるスイッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4の 1周期を Tとし、 1周期 Τ内を、電力を供給する期間 Τ 1と、電力を供給しない期間 Τ2との 2つの領域に分割した場合について考える。

[0113] 図 13の (A)〜（D)は、図 9〜図 12に示した信号波形の一部を例に挙げて比較して説明するものである。

[0114] 図 13の（A)は、図 9の OUTPの波形の一例であり、図 8の期間 T2aに相当する。

[0115] 図 13の（B)は、図 10の OUTPの波形の一例であり、図 8の期間 T2bに相当する。

[0116] 図 13の（C)は、図 11の OUTNの波形の一例であり、図 8の期間 T2cに相当する。

[0117] 図 13の（D)は、図 12の OUTNの波形の一例であり、図 8の期間 T2dに相当する。

[0118] 図 13の（A)、図 13の（C)に示すように、期間 T2a、 T2cにおいて、第 1の誤差抑圧信号 Voutlの振幅の絶対値が大きいときには、スイッチング制御信号 Vpl、 Vp2、 V p3、 Vp4のデューティー比が大きくなるように設定して、容量性負荷 C1に電力を供給する制御を実行する。

[0119] 図 13の（B)、図 13の（D)に示すように、期間 T2b、 T2dにおいて、第 1の誤差抑圧信号 Voutlを生成する際に検出された信号間の振幅の誤差量が小さいときには、スイッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4のデューティー比が小さくなるように設定して、容量性負荷 C1に電力を供給しな、制御を実行する。

[0120] 以上より、駆動装置 1内の容量性負荷 C1の出力端子 50、 51から、入力信号 Vinの再現性の良い出力信号 Vcap 10の波形を出力することができる。

[0121] また、容量性の圧電スピーカなどの負荷を低消費に駆動して、該負荷を含む駆動回路の低消費化を図ることが可能となる。

[0122] [第 2の例]

本発明の第 2の実施の形態を、図 14〜図 16に基づいて説明する。なお、前述した第 1の例と同一部分については、その説明を省略し、同一符号を付す。

[0123] 図 14の駆動装置 2は、前述した図 1の駆動装置 1に、第 2のフィードバック手段として演算回路 18をさらに設けた場合の例である。

[0124] 演算回路 18は、誤差抑圧回路 11とパルス幅変調回路 (PWM) 12との間に接続され、この入力側の接続線 19a, 19bは、誤差抑圧回路 11から第 1の誤差抑圧信号 V outlが出力される出力ラインに分岐して接続され、その出力側の接続線 30a, 30b は、誤差抑圧回路 11内の抵抗 RF3、 RF4に接続されている。

[0125] 演算回路 18は、信号の傾きを検出するための回路であり、ここでは微分回路を用いて構成されるが、この構成に限定されるものではなぐこの他に例えば、設定した力ットオフ周波数よりも高、周波数成分を通すハイパスフィルタを用いて構成するようにしてちよい。

[0126] 演算回路 18において誤差抑圧回路 11から出力された第 1の誤差抑圧信号 Voutl の傾きを検出した後、この検出された傾きを含む検出信号 Vfb2は、フィードバックされた信号 V2a、 V2bと共に誤差抑圧回路 11に入力される。

[0127] そして、誤差抑圧回路 11では、その検出信号 Vfb2の傾きを含む信号 V2a、 V2b と入力信号 Vinの傾きとを比較して、該信号間の傾きの誤差量に対応した第 2の誤差抑圧信号 Vout2を生成する。ここで、誤差抑圧回路 11は積分器として構成されている。

[0128] 図 15は、演算回路 18の一例としての微分回路を示す。演算回路 18は、差動増幅回路 112と、入力端子 19a、 19bと差動増幅回路 112の入力端子との間にそれぞれ接続されたコンデンサ C4、 C5と、差動増幅回路 112の入力端子と出力端子 30a、 3 Obとの間にそれぞれ接続された抵抗 Rl、 R2とからなる。この場合、入力された信号を微分することにより傾きを検出した後、この検出された傾きを含む微分信号が出力される。

[0129] <傾き >

傾きとは、連続信号の時間変化に対する電圧の振幅の変位量を示すものである。

[0130] 図 16の (A) ,図 16の（B)は、演算回路 18に入力される波形を微分した波形を示す。

[0131] 検出信号 Vfb2は、第 2の誤差抑圧信号 Vout2の傾きの変化を表しており、傾きが急峻に変化したときに出力が大きく変化する。誤差抑圧回路 11では、そのような変化分を抑えるために第 2の誤差抑圧信号 Vout2を出力する。

[0132] 図 16において、急峻な変化により得られるこの成分を積分器に加算することにより

、 Vout2の振幅を減衰させ、出力波形の急峻な成分を滑らかにすることができる。

[0133] <第 2の誤差抑圧信号 >

第 2の誤差抑圧信号 Vout2の働きについて説明する。

[0134] 図 17の (A)〜17の（C)は、駆動装置 1の回路内の各部で生成される各種信号の波形を示す。

[0135] 前述した図 1の駆動装置 1において、駆動回路 10からの出力信号 Vcaplをフィードバック回路を構成するローパスフィルタ 14、 15に入力して、これにより処理された信号 Vla、 Vlbを第 1の誤差抑圧回路 11に入力することにより、差動増幅回路 111の利得を含むループ利得が、入力信号 Vinとの誤差成分が抑圧された第 1の誤差抑圧信号 Voutlを生成する。

[0136] この生成された第 1の誤差抑圧信号 Voutlは、信号波形の正または負の最大振幅レベルの付近に近づくと、ノルス変調信号であるスイッチング制御信号 Vpl、 Vp2、 Vp3、 Vp4のデューティー比を急速に減少させるように、信号基準レベルに遷移する力第 1の誤差抑圧回路 11で抑圧しきれな力つた波形の誤差成分が、最大振幅レべル付近の傾き誤差としてわずかに存在する。

[0137] この第 1の誤差抑圧信号 Voutlに含まれる傾き誤差の成分は、高い周波数成分が主な要因となって現われたものである。

[0138] そこで、本例では、その高い周波数成分を含んだ第 1の誤差抑圧信号 Voutlを、例えば微分回路で構成される演算回路 18に導き、傾き成分を含む検出信号 Vfb2を誤差抑圧回路 11に帰還抵抗 RF3、 RF4を介して入力させる。

[0139] 誤差抑圧回路 11では、ローパスフィルタ 14、 15を介してフィードバックされた信号

V2a、 V2bと傾きを含む検出信号 Vfb2とが加算されて、差動増幅回路 111の差動入力端子に入力される。

[0140] この場合、補正後のフィードバックされた出力信号 V2a、 V2bは、図 17の (A)に示すように、信号 Vla、 Vlbに比べて信号間の傾きの誤差量に対応して AVlpfだけ補正された状態となって現われる。

[0141] 誤差抑圧回路 11では、その検出信号 Vfb2の傾き成分を含む出力信号 V2a、 V2 bと入力信号 Vinとを比較して、図 17の（B)に示すような、該信号間の傾きの誤差が抑圧されるように、 Δ Voutだけ補正された第 2の誤差抑圧信号 Vout2を生成する。

[0142] これにより、図 17の（C)に示すような、出力端子 50、 51から、出力信号 VcaplOに比べて信号間の傾きの誤差量に対応して Δ Vcapだけ補正された出力信号 Vcap20 を出力することができる。

[0143] 第 1の例では、駆動回路 10が入力再現性の良い波形を出力することを目的としての誤差抑圧回路 11に第 1のフィードバックをかけて、たが、図 14に示す第 2のフィードバック手段である演算回路 18を追加して、第 2の誤差抑圧信号 Vout2を用いて信号の補正処理を行うことにより、波形の歪をさらに改善して入力再現性をさらに高めることができる。

[0144] なお、図 17では、波形の歪の改善効果をわ力りやすくするため、元の歪んだ波形と補正された波形との位相関係は無視している。実際の補正された波形は微分信号が加算されているので、元の歪んだ波形より位相が進んでいることになる。

[0145] [第 3の例] 本発明の第 3の実施の形態を、図 18に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。

[0146] 本例は、前述した図 1又は図 14の駆動装置 1を備えた情報機器の例を示すものである。

[0147] 図 18は、携帯電話機等の携帯情報端末 200からなる情報機器の構成例を示す。

[0148] 携帯情報端末 200は、容量性負荷としての圧電スピーカなどのスピーカ 201と、スピー力を駆動する図 1の駆動装置 1又は図 6の駆動装置 2と、通信機能、情報処理機能、および操作処理機能を有する情報処理部 202と、駆動装置 1又は駆動装置 2、情報処理部 202に対して電力を供給する電池 203とを有している。情報処理部 202 は、入力信号 Vinを駆動装置 1又は駆動装置 2へ出力する。駆動装置 1又は駆動装置 2は、入力信号 Vinに基づきスピーカ 201に出力信号 Vcaplを出力し、スピーカ 2 01に電力を供給する。尚、駆動装置 1又は駆動装置 2、情報処理部 202は、 LSI20 4として集積ィ匕しても良い。スピーカ 201は誘導性負荷としてのダイナミック型スピー力でも良い。

[0149] 駆動装置 1は、電力を供給する第 1の期間 T1と電力を供給せずにフローティングにする第 2の期間 T2とを設定する機能と、第 1または第 2の誤差抑圧信号 Voutl、 Vou t2に応じて第 1の期間 T1と第 2の期間 T2との比率を変更する機能とを備えているので、スピーカ 201を駆動しても、電荷を保持したい期間に端子間をショートされること力 Sなぐ蓄積された電荷を消失するようなことや端子間電圧が低下するようなことを無くすことができ、これにより、入力信号の再現性のよい出力信号の波形を出力することができる。

[0150] また、その消失した期間の次の電力供給期間で、その損失分を補うために、損失分の電荷が上乗せされて供給されることはなぐ必要以上の電力を消費することもなくなり、無効電力を発生するようなことがなくなるため、無効電力を削減し、低消費化を図ることがでさる。

Claims

請求の範囲

[1] スイッチング素子を用いて負荷に対する電力の供給制御をする駆動装置であって前記負荷に接続された、複数のスイッチング素子力なるスイッチング回路を有する駆動手段と、

前記複数のスイッチング素子の動作の切替えを制御する制御手段と、を具え、

前記制御手段は、前記負荷に電力を供給する第 1の期間と、電力を供給せずに前記負荷をフローティングにする第 2の期間と、を設定することを特徴とする駆動装置。

[2] 前記各スイッチング素子は、前記負荷の両端のいずれか一方の端子に接続される第 1の端子と、前記スイッチング制御信号が入力される第 2の端子と、電源又はグランドの端子に接続される第 3の端子とを有し、

前記制御手段は、前記スイッチング制御信号の 1周期内にお、て、

前記負荷の一方の端子を前記電源の端子に接続し、該負荷の他方の端子を前記グランドの端子に接続することによって、該負荷に電力を供給する前記第 1の期間と前記負荷の両方の端子をフローティング状態に設定することによって、該負荷に電力を供給しない前記第 2の期間とを有することを特徴とする請求項 1記載の駆動装置

[3] 前記各スイッチング素子は、前記負荷の両端のいずれか一方の端子に接続される第 1の端子と、前記スイッチング制御信号が入力される第 2の端子と、電源又はグランドの端子に接続される第 3の端子とを有し、

前記負荷の一方の端子を前記電源の端子に接続し、該負荷の他方の端子を前記グランドの端子に接続することによって、該負荷に電力を供給する前記第 1の期間と前記負荷の一方の端子を前記電源又は前記グランドの端子に接続し、該負荷の他方の端子をフローティング状態に設定することによって、該負荷に電力を供給しない前記第 2の期間とを有することを特徴とする請求項 1記載の駆動装置。

[4] 前記負荷の両端の出力端子に現われる出力信号を、入力信号が入力される入力端子側へフィードバックさせる第 1のフィードバック手段と、

前記入力端子に接続され、前記第 1のフィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成する誤差抑圧手段と、

を具え、

前記制御手段は、前記誤差抑圧信号に基づいて、前記駆動手段の前記複数のスイッチング素子の動作を切替えを制御することを特徴とする請求項 1乃至 3のいずれかに記載の駆動装置。

[5] 前記制御手段は、前記誤差抑圧信号の絶対値に応じて、前記負荷に電力を供給する前記第 1の期間と前記電力を供給せずにフローティングにする前記第 2の期間との比率を変更することを特徴とする請求項 4記載の駆動装置。

[6] 前記制御手段は、前記負荷の両端の出力端子に現われる出力信号の正極性においては、該負荷の正極性側の出力端子力のみ電力を供給し、かつ、該出力信号の負極性においては、該負荷の負極性側の出力端子からのみ電力を供給することを特徴とする請求項 1乃至 5のいずれかに記載の駆動装置。

[7] 前記制御手段は、三角波を発生する三角波発生手段と、前記三角波と前記誤差抑圧信号とを比較する比較手段と、前記比較手段からの出力に基づき前記駆動回路を制御する制御信号を生成する制御信号生成手段と、を具えることを特徴とする請求項 1乃至 5のいずれかに記載の駆動装置。

[8] 前記誤差抑圧手段力出力された信号の傾き成分を検出して、前記傾き成分を前記誤差抑圧手段の入力端子側へフィードバックさせる第 2のフィードバック手段を具え、

前記誤差抑圧手段は、前記第 1のフィードバック手段によりフィードバックされた出力信号に前記第 2のフィードバック手段によりフィードバックされた前記傾き成分を加えた合成信号と前記入力信号とを比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成することを特徴とする請求項 4記載の駆動装置。

[9] 前記駆動手段は前記負荷に直接接続されていることを特徴とする請求項 1乃至 8 の！、ずれかに記載の駆動装置。

[10] 前記負荷は容量性負荷であることを特徴とする請求項 1乃至 8のいずれかに記載の駆動装置。

[11] 前記容量性負荷は圧電スピーカであることを特徴とする請求項 10記載の駆動装置

[12] スイッチング素子を用、て負荷に対する電力の供給制御をする請求項 1乃至 11のいずれかに記載の駆動装置と、

通信機能および情報処理機能を有し、前記駆動装置を制御する情報処理部と、前記駆動装置および前記情報処理部に対して電力を供給する電池と、を具えたことを特徴とする情報機器。

[13] スイッチング素子を用いて負荷に対する電力の供給制御をする駆動方法であって前記各スイッチング素子の動作を切替えて、前記負荷に電力を供給する第 1の期間と電力を供給せずにフローティングにする第 2の期間とを有することを特徴とする駆動方法。

[14] 前記負荷に電力を供給する前記第 1の期間と前記電力を供給せずにフローテイングにする前記第 2の期間との比率を変更することを特徴とする請求項 13記載の駆動方法。

[15] 前記負荷の両端の出力端子に現われる出力信号の正極性においては、該負荷の正極性側の出力端子からのみ電力を供給し、かつ、該出力信号の負極性においては、該負荷の負極性側の出力端子力のみ電力を供給することを特徴とする請求項 13又は 14記載の駆動方法。