WO2007132842A1

WO2007132842A1 - 駆動装置

Info

Publication number: WO2007132842A1
Application number: PCT/JP2007/059946
Authority: WO
Inventors: Toshio Kaiho; Junichi Machida
Original assignee: Asahi Kasei EMD Corp
Current assignee: Asahi Kasei Microdevices Corp
Priority date: 2006-05-15
Filing date: 2007-05-15
Publication date: 2007-11-22
Anticipated expiration: 2008-11-15
Also published as: EP2019488B1; JPWO2007132842A1; EP2019488A4; KR100977505B1; US20070273437A1; EP2019488A1; US7463090B2; JP4759050B2; KR20080090463A

Abstract

　誘導性等の負荷から、入力信号の再現性のよい出力信号の波形を出力する。負荷Ｌ１の両端の出力端子（５０，５１）に現われる出力信号Ｖｐ－ｎ１が入力端子（９ａ，９ｂ）側へフィードバックされた出力信号Ｖ１ａ，Ｖ１ｂを入力信号Ｖｉｎと比較して該信号間の誤差を検出し、該検出された信号間の誤差が抑圧されるように、その誤差を補正した第１の誤差抑圧信号Ｖｏｕｔ１を生成し、さらに、第１の誤差抑圧信号Ｖｏｕｔ１の傾きを検出し、該検出された傾き信号より入力信号Ｖｉｎとの傾き誤差を抑圧するような第２の誤差抑圧信号Ｖｏｕｔ２を生成し、該誤差抑圧信号の誤差量に応じて、負荷Ｌ１に電力を供給する期間と電力を供給しない期間の比率を変更する。

Description

明細書

駆動装置

技術分野

[0001] 本発明は、スピーカなどの負荷を駆動する駆動装置に関する。

[0002] 尚、本明細書の記述は本件出願の優先権の基礎たる第 1の日本特許出願 (特願 2 006— 135596、 2006年 5月 15曰出願）、第 2の曰本特許出願（特願 2007— 4248 5、 2007年 2月 22日出願）の明細書の記載に基づくものであって、これらの日本特許出願の番号を参照することによってこれらの日本特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

背景技術

[0003] 携帯電話機等の情報機器は、様々な機能が内蔵された非常に多機能化された製品となっている。これらの情報機器の多くは、ノッテリーによって駆動されているため連続使用時間が限られており、今後のさらなる多機能化を考慮すると、内蔵される部品の 1つ 1つが低消費であることが望ましい。例えば、携帯電話機に内蔵されている部品で大電力を消費するものとして、送信用パワーアンプ、液晶ディスプレイ用バックライトなどがあるが、着信メロディなどの音声を再生する拡声用スピーカも大きな電力を消費する部品の 1つである。ここ最近、低消費化対策の 1つとして、スピーカの駆動方法を従来の AB級アンプ力電力効率が良好であるスイッチングアンプに置き換えられた製品が多くなつてきている。

[0004] 図 8は、負荷としてダイナミック型スピーカ等の誘導性負荷を備えたスイッチングァンプ (D級アンプ)として構成した場合の駆動装置の構成例を示す (例えば、特許文献 1、 2参照)。

[0005] 駆動装置 3は、出力信号 Vp—n2を出力する駆動回路 20と、第 1の誤差抑圧信号 Voutlを生成する誤差抑圧回路 11と、パルス変調信号であるスイッチング制御信号 Vpl、 Vp2を出力するパルス変調手段としてのパルス幅変調回路（PWM) 12と、ゲートドライバー 13と、第 1のフィードバック手段としてのローパスフィルタ（LPF1、 LPF 2) 14、 15とを備えている。 [0006] 駆動回路 20は、複数のスイッチング素子 101、 102、 103、 104からなるスィッチング回路 100を有し、駆動回路 20の接続点 OUTPと OUTNとの間の端子間には負荷としての誘導性負荷 L1が接続されている。

[0007] 各スイッチング素子 101、 102、 103、 104 (MOSFET等のトランジスタ）は、誘導性負荷 L1の一方の出力端子 50に接続される第 1の端子 40 (接続点 OUTP、 OUT N)と、電源 (Vcc)又はグランドの端子に接続される第 2の端子 41と、スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nが入力される第 3の端子 42とを有している。

[0008] スイッチング回路 100は、各スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nに基づいて各スイッチング素子 101、 102、 103、 104をオン、オフ制御して、誘導性負荷 L1への電力供給を制御する。誘導性負荷 L1の端子と各スイッチング素子 101、 1 02、 103、 104の第 1の端子 40との接続点（OUTP、 OUTN)に設けられた出力端子 50、 51には、誘導性負荷 L1の端子間電圧としての出力信号 Vp—n2が現われる

[0009] ローパスフィルタ（LPF1、 LPF2) 14、 15は、駆動回路 20の出力端子 50、 51に現われる出力信号 Vp— n2を、誤差抑圧回路 11内のフィードバック用抵抗 RF1、 RF2 を介して、端子 9a、 9bへフィードバックさせる。ここでは、フィードバックされた信号として、出力信号 V2a、 V2bを用いる。

[0010] 誤差抑圧回路 11は、差動増幅回路 111と、端子 9aと 10aとの間に接続されたコンデンサ C2と、端子 9bと 10bとの間に接続されたコンデンサ C3と、入力端子 8a—端子 9a間、入力端子 8b—端子 9b間にそれぞれ接続された入力用抵抗 RS1、 RS2と、端子 9a、 9bに接続されたフィードバック用抵抗 RF1、 RF2とからなる積分器として構成されている。この誤差抑圧回路 11では、ローパスフィルタ（LPF1、 LPF2) 14、 15を介してフィードバックされた出力信号 V2a、 V2bの振幅と、入力端子 8a、 8bに入力される入力信号 Vinの振幅とを比較して信号間の振幅の誤差を検出する。その検出された信号間の振幅の誤差が抑圧されるように、その誤差を補正した電圧 (第 1の誤差抑圧信号 Voutl)を生成する。ここでは、離散的ではなく連続的に処理される。

[0011] ここで、図 8中において、スイッチングアンプの入力再現性を評価するために、便宜上、駆動回路 20の出力端子 50、 51にローパスフィルタ（LPF3、 LPF4) 16、 17を接続し、ローパスフィルタ（LPF3、 LPF4) 16、 17の出力端子 52、 53力出力信号 Vp — n20を取り出している。尚、これらのローパスフィルタ（LPF3、 LPF4) 16、 17は、駆動装置 3には含まなくてもよぐスイッチングアンプとしての動作には関係しない。

[0012] 回路動作としては、生成された第 1の誤差抑圧信号 Voutlに基づいて、ノルス幅変調回路（PWM) 12〖こより、パルス幅が変調されたパルス変調信号としてのスィッチング制御信号 Vpl、 Vp2を作成し、この作成されたスイッチング制御信号 Vpl、 Vp2 は、ゲートドライバー 13を介して各スイッチング素子 101、 102、 103、 104の第 3の端子 42に入力されることにより、各スイッチング素子 101、 102、 103、 104の才ン、オフ制御がなされて、誘導性負荷 L1に対して電流 Iの供給制御が行われる。

[0013] 図 9は、パルス幅変調回路（PWM) 12およびゲートドライバー 13の内部構成を示す。

[0014] パルス幅変調回路（PWM) 12は、三角波発生器 90と、 2つのコンパレータ 91a、 9 lbとからなる。三角波発生器 90は、基準信号としての三角波を発生する。発生した三角波は、コンパレータ 91a、 9 lbに比較処理用として入力される。ゲートドライバー 13は、 2つのデッドタイム発生回路 92a、 92bと、 2つのドライブ回路 93a、 93bと力らなる。

[0015] 図 10は、図 9に示すパルス幅変調回路（PWM) 12およびゲートドライバー 13から出力される各種の信号波形のタイミングチャートを示す。

[0016] パルス幅変調回路（PWM) 12では、誤差抑圧回路 11の端子 10a、 10bから出力された第 1の誤差抑圧信号 Voutlを基準信号である三角波 302と比較し、その比較結果としてパルス変調信号 Vpl、 Vp2を出力する。

[0017] ゲートドライバー 13では、パルス変調信号 Vplをデッドタイム発生回路 92aに入力し、デッドタイム発生回路 92aによりパルス変調信号 Vplの立ち上がり時間または立ち下がり時間をデッドタイム分だけそれぞれ遅延させる。次に、遅延させた信号をドライブ回路 93aによりバッファリングし、スイッチング制御信号 Vplp、 Vplnとして出力する。これらスイッチング制御信号 Vplp、 Vplnに基づいてトランジスタ 101とトランジスタ 102とが駆動制御される。

[0018] 同様に、パルス変調信号 Vp2をデッドタイム発生回路 92bに入力し、デッドタイム発生回路 92bによりパルス変調信号 Vp2の立ち上がり時間または立ち下がり時間をデッドタイム分だけそれぞれ遅延させる。次に、遅延させた信号をドライブ回路 93bによりバッファリングし、スイッチング制御信号 Vp2p、 Vp2nとして出力する。これらスイツチング制御信号 Vp2p、Vp2nに基づいてトランジスタ 103とトランジスタ 104とが駆動制御される。

[0019] このようにゲートドライバー 13では、図 10に示すように、パルス変調信号 Vpl、 Vp2 のそれぞれに、数 ns〜数 10ns程度のノンオーバラップ期間（デッドタイム）を挿入するために、出力線はスイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nの 4本になる。その結果、トランジスタ 101とトランジスタ 102のペア、又はトランジスタ 103とトランジスタ 104のペアが、それぞれ信号が変化する瞬間に同時にオンして、電源力ゝらグランドに大電流が流れることがな、ようにして、る。

[0020] 特許文献 1：米国特許第 6614297号明細書

特許文献 2：米国特許第 6262632号明細書

発明の開示

[0021] 図 8のスイッチングアンプでは、スイッチング信号の立ち上がり遅延、電源電圧の変動、各スイッチング素子のオン抵抗の不整合に起因するスイッチング波形の電圧誤差などの様々な誤差発生要因に基づいて、歪んだ出力波形となった出力信号 V2a、 V2bを端子 9a、 9bにフィードバックさせて、このフィードバックされた出力信号 V2a、 V2bと入力信号 Vinとの誤差成分を誤差抑圧回路 11で検出し、フィードバックループゲインによりその誤差が抑圧され、その誤差を補正した電圧として第 1の誤差抑圧信号 Voutlを生成している。この第 1の誤差抑圧信号 Voutlは、パルス幅変調回路 (PWM) 12に入力されて処理される。

[0022] 図 11は、パルス幅変調回路（PWM) 12に入力される入力信号波形の信号レベルの変化を示す。ここで、入力信号波形として、誤差抑圧回路 11からパルス幅変調回路（PWM) 12に入力される第 1の誤差抑圧信号 Voutlのうち、誤差抑圧回路 11の端子 10aにおける信号波形を示している。

[0023] 入力信号波形 300は、図 8の方式による入力信号波形を示す。一方、入力信号波形 301は、期待する入力再現性の良好な入力信号波形を示す。この図から分力るように、入力信号波形 300は、期待する入力信号波形 301と比較すると、期待値から誤差量 Δだけずれていることが分かる。尚、 302は、パルス幅変調信号を作成する際に用いられる基準信号としての三角波である。

[0024] このように、パルス幅変調回路（PWM) 12において、入力信号波形 300を図 8の方式のようにフィードバックループゲインで補正しただけでは、波形歪を抑制するのは自ずと限界があり、期待する入力再現性の良好な信号を出力することができずに出力信号 Vp—n2の出力波形に歪を発生し (例えば、後述する図 4 (C)の波形のように歪む)、製品に高性能を要求する場合には、仕様を満足することができなくなってしま

[0025] 図 8に示したスイッチングアンプでは、出力信号 V2a、 V2bをフィードバックして、フイードバックループのゲインによって信号波形の歪を抑圧している力さらに出力信号の入力再現性を改善することが望まれる。

[0026] そこで、本発明の目的は、スイッチングアンプが出力する信号波形の歪をより効果的に抑圧し、さらに出力信号の入力再現性を改善した信号波形を生成できる駆動装置を提供することにある。

[0027] 本発明は、スイッチング素子を用いて負荷に対する電力の供給制御をする駆動装置であって、前記負荷に接続された、複数のスイッチング素子力なるスイッチング回路を有する駆動手段と、前記負荷の出力端子に現われる出力信号を、入力信号が入力される入力端子側へフィードバックさせる第 1のフィードバック手段と、前記入力端子に接続され、前記第 1のフィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成する誤差抑圧手段と、前記誤差抑圧信号に基づいて、前記駆動手段の前記複数のスイッチング素子の動作の切替えを制御する制御手段と、前記誤差抑圧手段力出力された信号の傾き成分を検出して、前記傾き成分を前記誤差抑圧手段の入力端子側へフィードバックさせる第 2のフィードバック手段とを具え、前記誤差抑圧手段は、前記第 1のフィードバック手段によりフィードバックされた出力信号に前記第 2のフィードバック手段によりフィードバックされた前記傾き成分を加えた合成信号と前記入力信号とを比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成することを特徴とする。

[0028] さらに、本発明は、前記第 2のフィードバック手段は、前記誤差抑圧手段から出力された信号を微分する微分回路であることを特徴とする。

[0029] さらに、本発明は、前記第 2のフィードバック手段は、ハイノスフィルタ、又は、バンドパスフィルタであることを特徴とする。

[0030] さらに、本発明は、前記負荷は、容量性負荷、又は、誘導性負荷であることを特徴とする。

[0031] さらに、本発明は、前記負荷は、圧電スピーカ、又は、ダイナミック型スピーカであることを特徴とする。

[0032] また、本発明の情報機器は、前記スイッチング素子を用いて負荷に対する電力の供給制御をする前記駆動装置と、通信機能および情報処理機能を有し前記駆動装置を制御する情報処理部と、前記駆動装置および前記情報処理部に対して電力を供給する電池と、を備えたことを特徴とする。

[0033] 本発明によれば、負荷の両端の出力端子に現われる出力信号が入力端子側へフイードバックされた出力信号を入力信号と比較して該信号間の誤差を検出し、該検出された信号間の誤差が抑圧されるように、その誤差を補正した第 1の誤差抑圧信号を生成することに加え、第 1の誤差抑圧信号の傾きを検出し、該検出した傾き信号より入力信号との傾き誤差を抑圧するように、その傾き誤差をも補正した第 2の誤差抑圧信号を生成し、該誤差抑圧信号に応じて、負荷に対する電力の供給制御をすることにより、出力信号波形の入力信号の再現性を向上することができる。

[0034] また、本発明によれば、上記駆動装置を情報機器に組込んで、負荷に対する電力の供給制御をするようにしたので、例えば、スピーカの音質を格段に向上させることができる。

図面の簡単な説明

[0035] [図 1]図 1は本発明の第 1の実施の形態である、スイッチングアンプ力もなる駆動装置の構成例を示す回路図である。

[図 2]図 2は演算回路 18の一例としての微分回路を示す図である。

[図 3]図 3は駆動装置における基本的な回路動作を説明するフローチャートである。 [図 4]図 4は駆動装置の回路内の各部で生成される各種信号の波形を示す波形図である。

[図 5]図 5は演算回路に入力される波形を微分した場合の波形を示す波形図である。

[図 6]図 6は本発明の第 2の実施の形態である、スイッチングアンプ力もなる駆動装置の構成例を示す回路図である。

[図 7]図 7は本発明の第 3の実施の形態である、携帯電話機等の携帯情報端末からなる情報機器の構成例を示すブロック図である。

[図 8]図 8は従来の形態である、スイッチングアンプ力もなる駆動装置の構成例を示す回路図である。

[図 9]図 9はパルス変調手段およびゲートドライバーの構成を示すブロック図である。

[図 10]図 10はパルス幅変調回路（PWM) 12およびゲートドライバー 13から出力される各種の信号波形のタイミングチャートを示す。

[図 11]図 11はパルス幅変調回路 (PWM)に入力される入力信号波形の信号レベルの変化を示す波形図である。

符号の説明

1、2、3 駆動装置

8a, 8b 入力端子

9a, 9b 端子

10 駆動回路

11 誤差抑圧回路

12 パルス幅変調回路（PWM)

13 ゲートドライバー

14、 15 ローパスフィルタ（LPF1、 LPF2)

16、 17 ローパスフィルタ（LPF3、 LPF4)

18 演算回路

19a、 19b 誤差抑圧回路出力 11、パルス変調回路 12、演算回路 18の接続点

30a、 30b 演算回路 18の出力端子

40 第 1の端子 (接続点 OUTP、OUTN) 41 第 2の端子

42 第 3の端子

50、 51 出力端子

52、 53 端子

100 スイッチング回路

101、 102、 103、 104 スイッチング素子

200 携帯情報端末

201 スピーカ

202 情報処理部

203 電池

204 LSI

L1 誘導性負荷

C1 容量性負荷

発明を実施するための最良の形態

[0037] 以下、図面を参照して、本発明の実施の形態を詳細に説明する。

[0038] [第 1の例]

本発明の第 1の実施の形態を、図 1〜図 5に基づいて説明する。なお、前述した図 8の構成と同一部分については、その説明を省略し、同一符号を付す。

[0039] 本例では、本発明に係る駆動装置として、負荷としてダイナミック型スピーカ等の誘導性負荷を備えたスイッチングアンプ (D級アンプ)として構成した場合の例について説明する。

[0040] (回路構成）

図 1は、スイッチングアンプ用の駆動装置 1に、第 2のフィードバック手段として演算回路 18を設けた場合の構成例を示す。

[0041] 駆動装置 1は、出力信号 Vp—nlを出力する駆動回路 10と、第 1の誤差抑圧信号 Voutlの傾きを検出して傾き信号を生成する演算回路 18と、第 1の誤差抑圧信号 V outlの傾き信号がフィードバックされることによって新たな第 2の誤差抑圧信号 Vout 2を生成することが可能となった誤差抑圧回路 11と、パルス変調信号 Vpl、 Vp2を出力するパルス変調手段としてのノルス幅変調回路（PWM) 12と、スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nを駆動回路 10の各スイッチング素子 101、 102、 103、 104に出力するゲートドライバー 13と、第 1のフィードバック手段としてのローバスフィルタ（LPF1、 LPF2) 14、 15とを備えている。ここでは、誤差抑圧回路 11は、積分器として構成されている。

[0042] 駆動回路 10は、複数のスイッチング素子 101、 102、 103、 104からなるスィッチング回路 100を有し、駆動回路 10の接続点 OUTPと OUTNとの間の端子間には負荷としての誘導性負荷 L1が接続されている。

[0043] ここで、スイッチングアンプの入力再現性を評価するために、便宜上、駆動回路 10 の出力端子 50、 51にローパスフィルタ（LPF3、 LPF4) 16、 17を接続し、ローパスフィルタ（LPF3、 LPF4) 16、 17の出力端子 52、 53から出力信号 Vp—nlOを取り出している。尚、これらのローパスフィルタ（LPF3、 LPF4) 16、 17は、駆動装置 1には含まなくてもよぐスイッチングアンプとしての動作には関係しない。

[0044] 各部の構成について説明する。

[0045] 演算回路 18は、誤差抑圧回路 11とパルス幅変調回路 (PWM) 12との間に接続されている。この入力側の接続線 19a、 19bは、誤差抑圧回路 11から第 1の誤差抑圧信号 Voutlが出力される出力ラインに分岐して接続され、その出力側の接続線 30a 、 30bは、誤差抑圧回路 11内の抵抗 RF3、 RF4に接続されている。

[0046] 演算回路 18は、信号の傾きを検出するための回路であり、例えば微分回路を用いて構成される力この構成に限定されるものではない。この他に例えば、設定したカツトオフ周波数よりも高い周波数成分を通すノヽィパスフィルタや、通過帯域を制限したバンドパスフィルタを用いて構成するようにしてもよ、。

[0047] 図 2は、演算回路 18の一例としての微分回路を示す。演算回路 18は、差動増幅回路 112と、入力端子 19a、 19bと差動増幅回路 112の入力端子との間にそれぞれ接続されたコンデンサ C4、 C5と、差動増幅回路 112の入力端子と出力端子 30a、 30b との間にそれぞれ接続された抵抗 Rl、 R2とからなる。この場合、入力された信号を微分することにより傾きを検出した後、この検出された傾きを含む微分信号が出力される。 [0048] 演算回路 18において、誤差抑圧回路 11から出力された第 1の誤差抑圧信号 Vout 1の傾きを検出した後、この検出された傾きを含む検出信号 Vfb2は、フィードバックされた出力信号 Vla、Vlbと共に誤差抑圧回路 11に入力される。

[0049] そして、誤差抑圧回路 11では、その検出信号 Vfb2の傾きを含む出力信号 Vla、 V lbと入力信号 Vinの傾きとを比較して、該信号間の傾きの誤差が抑圧されるように、その誤差を補正した第 2の誤差抑圧信号 Vout2を生成する。

[0050] ここで、入力信号 Vinは、差動信号であっても入力端子 8aまたは 8bを基準信号レベルに接続したシングルエンド入力でもよい。さらに、誤差抑圧回路 11もシングルェンド構成にして、差動出力である OUTP、 OUTNをシングルエンドに変換して、誤差抑圧回路 11にフィードバックしてもよ!/、。

[0051] また、駆動回路 10はフルブリッジ構成でもよぐハーフブリッジ構成でも良い。ハーフブリッジ構成の場合、誘導性負荷 L1の一方の端子が接地され、駆動回路 10は、 2 つのスイッチング素子 101、 102 (または 103、 104)力もなる構成となる。

[0052] (回路動作）

まず、図 1に示す駆動装置 1の動作の概要について説明する。

[0053] 図 3は、駆動装置 1における基本的な回路動作を説明するフローチャートである。

[0054] ステップ S1では、誘導性負荷 L1の端子と各スイッチング素子 101、 102、 103、 10 4の第 1の端子 40との接続点に設けられた出力端子 50、 51に現われる出力信号 Vp —nlを、ローパスフィルタ（LPF1、 LPF2) 14、 15を介して入力側の端子 9a、 9b側へ出力信号 Vla、 Vlbとしてフィードバックさせる。このフィードバックされた出力信号 Via, Vlbの電圧値は、差動増幅回路 111のコンデンサ C2、 C3に蓄積される。

[0055] ステップ S2では、フィードバックされた出力信号 Vla、 Vlbの大きさ（振幅）と入力信号 Vinの大きさ (振幅)とを比較して該信号間の大きさ (振幅)の誤差を検出し、該検出された信号間の振幅の誤差が抑圧されるように、その誤差を補正した第 1の誤差抑圧信号 Voutlを生成する。

[0056] ステップ S3では、第 2のフィードバック手段を構成する演算回路 18が検出した第 1 の誤差抑圧信号 Vout 1の傾き成分を含む検出信号 Vf b2を誤差抑圧回路 11に RF 3、 RF4を介して入力し、入力信号 Vinの傾き成分の誤差が抑圧されるように、その誤差を補正した第 2の誤差抑圧信号 Vout2を生成する。

[0057] ステップ S4では、生成された第 2の誤差抑圧信号 Vout2に基づいて、パルス幅変調回路（PWM) 12〖こより、パルス幅が変調されたパルス変調信号 Vpl、 Vp2を作成する。この作成されたパルス変調信号 Vpl、 Vp2は、ゲートドライバー 13を介して各スイッチング素子 101、 102、 103、 104の第 3の端子 42に人力されることにより、各スイッチング素子 101、 102、 103、 104のオン、オフ制御がなされて、誘導性負荷 L 1に対して電流 Iの供給制御が行われる。

[0058] (傾き）

傾きとは、連続信号の時間変化に対する電圧の振幅の変位量を示すものである。

[0059] 例えば、検出信号 Vfb2は、演算回路 18により出力される第 1の誤差抑圧信号 Vou tlを微分した信号である。この出力微分信号 Vfb2は、第 1の誤差抑圧信号 Voutl の傾きの変化を表しており、出力は傾きが急峻な変化ほど大きく変化する。

[0060] (第 2の誤差抑圧信号）

第 2の誤差抑圧信号 Vout2の働きについて説明する。

[0061] 図 4の (A)〜（C)は、駆動装置 1の回路内の各部で生成される各種信号の波形を示す。

[0062] 前述した図 1の駆動装置 1において、駆動回路 10からの出力信号 Vp— nlを、フィードバック回路を構成するローパスフィルタ 14、 15に入力する。そして、ローパスフィルタ 14、 15によりフィードバックされた出力信号 Vla、 Vlbと、入力信号 Vinとを比較する。これにより、差動増幅回路 111の利得を含むループ利得から、フィードバックされた出力信号 Vla、 Vlbと入力信号 Vinとの信号間の誤差成分が抑圧された第 1の誤差抑圧信号 Voutlを生成する。

[0063] この生成された第 1の誤差抑圧信号 Voutlは、パルス変調信号であるスイッチング制御信号 Vpl、 Vp2のデューティー比を変化させるが、誤差抑圧回路 11で抑圧しきれなかつた波形の誤差成分が存在する。この第 1の誤差抑圧信号 Vout 1に含まれる誤差成分は、出力信号波形の傾きと入力信号波形の傾きの差異と考えることができる。

[0064] そこで、本例では、その傾き成分の差異を含んだ第 1の誤差抑圧信号 Voutlを、微分回路で構成される演算回路 18に導き、傾き成分である出力微分信号 Vfb2を誤差抑圧回路 11に帰還抵抗 RF3、 RF4を介して入力させる。

[0065] 演算回路 18が微分回路の場合、その検出信号 Vfb2は、第 1の誤差抑圧信号 Vou tlを微分した信号を反転した信号である。例えば、図 5の (A)に示すように、第 1の誤差抑圧信号 Voutlがサイン波の場合、図 5の（B)に示す検出信号 Vfb2のような波形となる。

[0066] 誤差抑圧回路 11は、検出信号 Vfb2の変化分を演算し、第 2の誤差抑圧信号 Vou t2を出力する。第 1の誤差抑圧信号 Voutlが無歪な波形の場合、第 2の誤差抑圧信号 Vout2は第 1の誤差抑圧信号 Voutlから生成した検出信号 Vfb2の変化量に相当する分の位相が進んだ波形になるだけであり、波形の品質に変化はない。

[0067] 第 1の誤差抑圧信号 Voutlが、図 4の（B)のように、信号波形がゼロクロスポイント力頂点に向力う方向の頂点付近で、その傾きが緩やかになるのが遅れるように歪んだ場合、図 4の (A)に示す検出信号 Vfb2'は、図 5の（B)に示す無歪の場合の検出信号 Vfb2の波形に比べて、傾きが急峻になった分だけ電圧レベルが上昇する。

[0068] この検出信号 Vfb2'が誤差抑圧回路 11に入力されると、信号波形の傾きが急峻なポイントだけが加算量が多くなるため、信号波形の傾きの急峻であったポイントだけの傾きが緩和され、図 4の（B)に示すように歪が改善された波形として第 2の誤差抑圧信号 Vout2が生成される。また、検出信号 Vfb2'を加算することによって大きくなつた分の信号レベルは、第 1のフィードバック手段（ローパスフィルタ 14、 15)を介して誤差抑圧回路 11が補正する。

[0069] ここで、式を使って説明すると、第 1の誤差抑圧信号 Voutlが a X _Sin ( co t)とすると、検出信号 Vfb2'が b X _COS ( co t)となり、補正された信号である第 2の誤差抑圧信号 Vout2力 r X sin ( o t+ a )、 r= (a2+b2)、 =tan— ' (b/a)となる。よって、高調波歪の無い場合は入力信号を忠実に再現し (振幅、位相だけが微変)、高調波歪のある場合のみ、歪要素である入力信号よりも傾きが急な部位の加算量が歪の無、場合よりも大きくなるため、傾きが緩やかになるように補正がかかり、歪成分を低減できることが分力ゝる。

[0070] その改善効果として、入力再現性を評価するために、図 1の駆動回路 10の出力端子 50、 51に便宜上接続したローパスフィルタ 16、 17からの出力信号 Vp— nlOと、図 8の駆動回路 20の出力端子 50、 51に便宜上接続したローパスフィルタ 16、 17からの出力信号 Vp— n20とを比較すると、図 4の（C)に示すように、出力信号 Vp— n2 0に比べて信号間の傾きの誤差量に対応して Δνρ— nだけ補正された出力信号 Vp —nlOを出力することができる。

[0071] すなわち、第 2のフィードバック手段である演算回路 18の効果として生成される、第 2の誤差抑圧信号 Vout2を用いることにより、誘導性負荷 L1に現われる波形の歪を改善して入力再現性をさらに高めることができる。

[0072] 以上説明したように、第 1のフィードバックのみで構成されるスイッチングアンプ（図 8 参照）においては、波形品質の評価方法の 1つである THD (全高長波歪）の値は、回路を構成する抵抗、容量値を ICに内蔵できる現実的な最良の値を選択した場合、 THDは 65〜70dB程度が!/ 、ところである。

[0073] これに対して、本発明に係る第 2のフィードバックを構成する演算回路 18を備えたスイッチングアンプ（図 1参照）においては、 ICに内蔵できる現実的な最良の値を選択した場合、時間領域での信号波形は、図 4の（C)に示すように正弦波の頂点付近の尖った部分が緩和され、入力信号の再現性が改善される。

[0074] これを周波数領域でみると、偶数次、奇数次共に歪成分が全体的に低下し、 THD は、 80dB程度まで向上する。この THDを、第 1のフィードバックのみで構成されるスイッチングアンプ（図 8参照）と比較すると、 10dB程度の特性改善を実現できる。

[0075] なお、 ICのチップサイズは、近年採用が増加しつつあるステレオに対応するために、スイッチングアンプを 2ch内蔵した場合を対象とした 2mm X 2mm程度のサイズを参考とする。

[0076] [第 2の例]

本発明の第 2の実施の形態を、図 6に基づいて説明する。

[0077] 本例では、本発明に係る駆動装置として、負荷として圧電スピーカ等の容量性負荷を備えたスイッチングアンプ (D級アンプ)として構成した場合の例について説明する。なお、前述した第 1の例と同一部分については、その説明を省略し、同一符号を付す。 [0078] 図 6は、スイッチングアンプ用の駆動装置 2に、第 2のフィードバック手段として演算回路 18を設けた場合の構成例を示す。

[0079] 駆動回路 10は、複数のスイッチング素子 101、 102、 103、 104からなるスィッチング回路 100を有し、駆動回路 10の接続点 OUTPと OUTNとの間の端子間には負荷としての容量性負荷 C1が接続されている。

[0080] 図 1に示した第 1の実施の形態とは負荷が異なるのみで、演算回路 18を含む他の部分は同一である。

[0081] 次に、前述した図 3のフローチャートを用いて、駆動装置 1における基本的な回路動作を説明する。

[0082] ステップ S1では、容量性負荷 C1の端子と各スイッチング素子 101、 102、 103、 10 4の第 1の端子 40との接続点に設けられた出力端子 50、 51に現われる出力信号 Vp —nlを、ローパスフィルタ（LPF1、 LPF2) 14、 15を介して入力側の端子 9a、 9b側へ出力信号 Vla、 Vlbとしてフィードバックさせる。出力信号 Vla、 Vlbの電圧値は、差動増幅回路 111のコンデンサ C2、 C3に蓄積される。

[0083] ステップ S2では、フィードバックされた出力信号 Vla、 Vlbの大きさ（振幅）と入力信号 Vinの大きさ (振幅)とを比較して該信号間の大きさ (振幅)の誤差を検出し、該検出された信号間の振幅の誤差が抑圧されるように、その誤差を補正した第 1の誤差抑圧信号 Voutlを生成する。

[0084] ステップ S3では、第 2のフィードバック手段を構成する演算回路 18が検出した第 1 の誤差抑圧信号 Vout 1の傾き成分を含む検出信号 Vf b2を誤差抑圧回路 11に RF 3、 RF4を介して入力し、入力信号 Vinの傾き成分との誤差が抑圧されるように、その誤差を補正した第 2の誤差抑圧信号 Vout2を生成する。

[0085] ステップ S4では、生成された第 2の誤差抑圧信号 Vout2に基づいて、パルス幅変調回路（PWM) 12〖こより、パルス幅が変調されたパルス変調信号 Vpl、 Vp2を作成する。この作成されたパルス変調信号 Vpl、 Vp2はゲートドライバー 13に入力され、スイッチング制御信号 Vplp、 Vpln、 Vp2p、 Vp2nが作成される。

[0086] ゲートドライバー 13から出力されたスイッチング制御信号 Vplp、 Vpln、 Vp2p、 V p2nは、各スイッチング素子 101、 102、 103、 104の第 3の端子 42に入力される。これにより、各スイッチング素子 101、 102、 103、 104のオン、オフ制御がなされて、誘導性負荷 C1に対して電流 Iの供給制御が行われる。

[0087] 従って、第 2のフィードバック手段である演算回路 18の効果として生成される、第 2 の誤差抑圧信号 Vout2を用いて信号の補正処理を行うことにより、誘導性負荷 C1に現われる波形の歪を改善して入力再現性をさらに高めることができる。

[0088] [第 3の例]

本発明の第 3の実施の形態を、図 7に基づいて説明する。なお、前述した各例と同一部分については、その説明を省略し、同一符号を付す。

[0089] 本例は、前述した図 1の駆動装置 1又は図 6の駆動装置 2を備えた情報機器の例を示すものである。

[0090] 図 7は、携帯電話機等の携帯情報端末 200からなる情報機器の構成例を示す。

[0091] 携帯情報端末 200は、負荷 (誘導性負荷、容量性負荷)としてのダイナミック型スピ一力又は圧電スピーカなどのスピーカである 201と、スピーカを駆動する図 1の駆動装置 1又は図 6の駆動装置 2と、通信機能、情報処理機能、および操作処理機能を有する情報処理部 202と、駆動装置 1又は駆動装置 2、情報処理部 202に対して電力を供給する電池 203とを有している。情報処理部 202は、入力信号 Vinを駆動装置 1又は駆動装置 2へ出力する。駆動装置 1又は駆動装置 2は、入力信号 Vinに基づきスピーカ 201に出力信号 Vp—nlを出力し、スピーカ 201に電力を供給する。尚、駆動装置 1又は駆動装置 2、情報処理部 202は、 LSI204として集積ィ匕しても良い

[0092] 以上説明したように、駆動装置 1又は 2を情報機器 200に組込んで、負荷に対する電力の供給制御をするようにしたので、例えばスピーカの音質を格段に向上させることがでさる。

Claims

請求の範囲

[1] スイッチング素子を用いて負荷に対する電力の供給制御をする駆動装置であって前記負荷に接続された、複数のスイッチング素子力なるスイッチング回路を有する駆動手段と、

前記負荷の出力端子に現われる出力信号を、入力信号が入力される入力端子側へフィードバックさせる第 1のフィードバック手段と、

前記入力端子に接続され、前記第 1のフィードバック手段によりフィードバックされた出力信号を前記入力信号と比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成する誤差抑圧手段と、

前記誤差抑圧信号に基づ、て、前記駆動手段の前記複数のスイッチング素子の動作の切替えを制御する制御手段と、

前記誤差抑圧手段力出力された信号の傾き成分を検出して、前記傾き成分を前記誤差抑圧手段の入力端子側へフィードバックさせる第 2のフィードバック手段と、を具え、

前記誤差抑圧手段は、前記第 1のフィードバック手段によりフィードバックされた出力信号に前記第 2のフィードバック手段によりフィードバックされた前記傾き成分を加えた合成信号と前記入力信号とを比較して該信号間の誤差を検出し、該誤差を補正した誤差抑圧信号を生成することを特徴とする駆動装置。

[2] 前記第 2のフィードバック手段は、

前記誤差抑圧手段から出力された信号を微分する微分回路であることを特徴とする請求項 1記載の駆動装置。

[3] 前記第 2のフィードバック手段は、

ノ、ィパスフィルタ、又は、バンドパスフィルタであることを特徴とする請求項 1記載の駆動装置。

[4] 前記負荷は、容量性負荷、又は、誘導性負荷であることを特徴とする請求項 1乃至

3の、ずれかに記載の駆動装置。

[5] 前記負荷は、圧電スピーカ、又は、ダイナミック型スピーカであることを特徴とする請求項 1乃至 3のいずれかに記載の駆動装置。

スイッチング素子を用いて負荷に対する電力の供給制御をする請求項 1乃至 5のいずれかに記載の駆動装置と、

通信機能および情報処理機能を有し、前記駆動装置を制御する情報処理部と、前記駆動装置および前記情報処理部に対して電力を供給する電池と、を具えたことを特徴とする情報機器。