WO2007138922A1 - 電子部品、半導体パッケージ及び電子機器 - Google Patents

電子部品、半導体パッケージ及び電子機器 Download PDF

Info

Publication number
WO2007138922A1
WO2007138922A1 PCT/JP2007/060423 JP2007060423W WO2007138922A1 WO 2007138922 A1 WO2007138922 A1 WO 2007138922A1 JP 2007060423 W JP2007060423 W JP 2007060423W WO 2007138922 A1 WO2007138922 A1 WO 2007138922A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
ubm
electrode pad
metal layer
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/060423
Other languages
English (en)
French (fr)
Inventor
Yoshimichi Sogawa
Takao Yamazaki
Nobuaki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
NEC Corp
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Priority to US12/298,285 priority Critical patent/US20090174052A1/en
Priority to EP07743857A priority patent/EP2023384A4/en
Priority to JP2008517858A priority patent/JP5099644B2/ja
Priority to CN200780019384XA priority patent/CN101454887B/zh
Publication of WO2007138922A1 publication Critical patent/WO2007138922A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/346—Solder materials or compositions specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01223—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in liquid form, e.g. by dispensing droplets or by screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01233—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01235—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01231—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition
    • H10W72/01238—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01255—Changing the shapes of bumps by using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01251—Changing the shapes of bumps
    • H10W72/01257—Changing the shapes of bumps by reflowing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01261—Chemical or physical modification, e.g. by sintering or anodisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01933—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating
    • H10W72/01935—Manufacture or treatment of bond pads using blanket deposition in liquid form, e.g. spin coating, spray coating or immersion coating by plating, e.g. electroless plating or electroplating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01931—Manufacture or treatment of bond pads using blanket deposition
    • H10W72/01938—Manufacture or treatment of bond pads using blanket deposition in gaseous form, e.g. by CVD or PVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • H10W72/01951—Changing the shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07178—Means for aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07234—Using a reflow oven
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00—Packaging processes not covered by the other groups of this subclass

Definitions

  • the present invention relates to an electronic component, a semiconductor package and an electronic device having a barrier metal layer on an electrode pad.
  • solder bumps are formed on the electrode pads on the surface of the LSI chip, and an interposer substrate such as a buildup substrate or a flexible substrate or a mother board is used.
  • an interposer substrate such as a buildup substrate or a flexible substrate or a mother board is used.
  • solder bumps such as SnPb, SnAg, SnCu, SnAgCu, SnZn, SnZnBi, Snln, etc.
  • solder bumps are mainly used during bonding by reflow, repair process, high temperature use of products, etc. It may diffuse to the electrode pads and wiring of A1 and Cu of the component Sn power chip and electrical failure may occur.
  • a UBM Under Bump Metal
  • carrier metal layer carrier metal layer
  • Ni formed by electrolytic plating or NiP formed by electroless plating is often used as a UBM having a nolia function. The reason for this is that Ni can maintain its barrier property even after storage at high temperature which makes it difficult for it to diffuse to Sn.
  • Ni has a good solder wettability (adhesion)! /
  • the surface of these Ni and NiP is usually electroplated to ensure the solder wettability.
  • the wettability to the solder is good due to the substitution process and Au is formed.
  • connection structure of the prior art when copper having a thickness of about 1 m is used as an intermediate metal layer between the electrode pad and the solder bump, most of the copper is diffused into the solder bump during reflow, etc. There is a problem that the adhesion between the solder and the solder bumps is reduced, resulting in the loss of reliability. Further, in the case of forming nickel as a magnetic material on the intermediate metal layer by sputtering or the like, there has been a problem that the working efficiency is lowered. Therefore, attempts have been made to solve these problems by using special alloys for UBM.
  • FIG. 14 shows a cross-sectional view of a structure in which a Cu Ni-based alloy is used as a barrier metal layer (UBM), and the electrode pad and the solder bump are connected by this barrier metal layer.
  • UBM barrier metal layer
  • a CuNi-based alloy is used as the North American layer (UBM) 105.
  • the uniformity of the film, the film strength, and the film forming efficiency are higher than the conventional vacuum evaporation film forming method which can only prevent the decrease in the adhesion between the intermediate metal layer 104 and the solder bump 106. It is possible to realize low cost.
  • Japanese Patent Application Laid-Open No. 2002-203925 proposes a connection structure in which an Au film is provided on a NiP film as a UBM, or a connection structure in which an Au film is provided on a NiCuP film.
  • Fig. 15 shows a cross-sectional view of a structure in which an electrode pad and a solder bump are connected using NiP or a NiCuP alloy as UBM.
  • a NiP layer (or NiCuP layer) 109 is formed on the metal wiring 108, and further, a high P-Ni layer (or NiCu layer) 110 and a NiSn alloy layer (or NiCuSn alloy layer) 111 are formed. It is formed and connected to the solder bump 112.
  • the adhesion strength can be enhanced by adopting a structure in which the occurrence of such a force-Kendall void is suppressed. Disclosure of the invention
  • a Ni-rich alloy such as Sn was easily formed. Such a Ni-rich alloy
  • connection structure in which a stress or an impact is applied to the bonding interface in the formed connection structure, a phenomenon often occurs in which the bonding strength is reduced due to breakage in the thin alloy layer.
  • the alloy layer tends to be broken to lower the bonding strength.
  • the content of Cu in the solder is relatively high (about 0.5 to 1%), and Cu Sn, (Cu, Ni) Sn, in the alloy layer at the interface between the UBM and the solder Cu Sn, (Cu, Ni) Sn is relatively high (about 0.5 to 1%), and Cu Sn, (Cu, Ni) Sn, in the alloy layer at the interface between the UBM and the solder Cu Sn, (Cu, Ni) Sn is relatively high (about 0.5 to 1%), and Cu Sn, (Cu, Ni) Sn, in the alloy layer at the interface between the UBM and the solder Cu Sn, (Cu, Ni) Sn is
  • Ni-rich alloy refers to a state in which the content of Ni is larger than the content of Cu in an alloy containing Cu, Ni formed at the interface between UBM and solder, ie, Ni / Cu > 1 (meaning the number of atoms) means Conversely, an alloy of NiZCu ⁇ 1 (atomic number basis) is defined as a Cu-rich alloy.
  • UBM materials can be used at low cost without using electrically plated lead wires or seed layers.
  • An electroless NiP film provided with an Au film that can be formed is often used.
  • Ni in the UBM diffuses into the nodna bump, so that a P-rich layer such as a P-rich CuNiP layer or a P-rich NiP layer (a layer mainly composed of NiP) is formed at the interface between the solder bump and the UBM.
  • the solder bump may be connected directly to the Cu electrode without using a UBM.
  • Cu has the property of being very easy to diffuse to Sn. For this reason, Cu in the electrode diffuses to the solder bump side due to double-sided mounting, use in a high temperature environment for a long time, a repair process, etc., and a break occurs in the Sn alloy part which penetrates into the Cu wiring. There was a thing. Therefore, in order to prevent this in advance and to obtain excellent long-term bonding reliability, it is also necessary to use a UBM having excellent bonding strength and variability between the Cu electrode and the solder bump.
  • a conventional Au film-provided Ni film or a UB made of a NiP-based alloy provided with an Au film is used.
  • a brittle SnAu alloy may be present at the interface connected to the Au force solder bump used to improve the solder wettability of UBM. The reason is that the formation of a weak intermetallic compound with the Au force ⁇ ⁇ causes a fracture starting from the Au-Sn alloy when stress or impact is applied.
  • the present inventor has found an optimum UBM composition that does not decrease bonding strength even after multiple reflow steps and long-term use in a high temperature environment. That is, in order to solve the above problems, the present invention has the following configuration.
  • An electrode pad provided on a substrate or a semiconductor element, and a barrier metal layer provided so as to cover the electrode pad, and the noria metal layer is provided on the side opposite to the electrode pad side.
  • Electronic component characterized by having a CuNi type alloy layer containing 60 at% Cu and 40 to 85 at% Ni.
  • An electrode pad provided on a substrate or a semiconductor element, and a barrier metal layer provided so as to cover the electrode pad, and the noria metal layer is provided on the opposite side to the electrode pad side by 15 at.
  • An electronic component comprising a CuNiP-based alloy layer containing at least% of Cu, at least 40 at% of Ni, and at least O at%, and at most 25 at% of P.
  • Electronic component characterized by having a CuNiP-based alloy layer containing 60 to 60 at% Cu, 29 to 40 at% Ni and 8 to 16 at% P, and having a Ni content of at least 2.5 times the force content
  • a plurality of electronic members consisting of at least one of a substrate and a semiconductor element
  • Electrode pads provided on each electronic member,
  • a barrier metal layer provided to cover the electrode pad
  • a CuNiSn-based alloy layer provided so as to cover the nolia metal layer, and having an average NiZCu ratio of 2.3 or less;
  • the barrier metal layer includes a bump and a bump provided to electrically connect electrode pads provided on different electronic members via the barrier metal layer and the CuNiSn alloy layer.
  • a semiconductor package characterized by having a CuNi-based alloy layer containing 15 to 60 at% of Cu and 40 to 85 at% of Ni in contact with the CuNiSn-based alloy layer. Page.
  • a plurality of electronic members serving as a force of at least one of a substrate and a semiconductor element
  • Electrode pads provided on each electronic member,
  • a barrier metal layer provided to cover the electrode pad
  • a CuNiSn-based alloy layer provided so as to cover the nolia metal layer, and having an average NiZCu ratio of 2.3 or less;
  • a P-rich layer containing P provided between the barrier metal layer and the CuNiSn alloy layer, an electrode pad provided on an electronic member different from each other via the nolia metal layer, the CuNiSn alloy layer, and the P-rich layer And a solder bump provided to make electrical connection,
  • the semiconductor is characterized in that the noria metal layer has a CuNiP-based alloy layer containing 15 at% or more of Cu, 40 at% or more of Ni, and O at% to 25 at% or less so as to be in contact with the P-rich layer. package.
  • a plurality of electronic members comprising at least one of a substrate and a semiconductor element
  • Electrode pads provided on each electronic member,
  • a barrier metal layer provided to cover the electrode pad
  • a CuNiSn-based alloy layer provided so as to cover the nolia metal layer, and having an average NiZCu ratio of 2.3 or less;
  • a P-rich layer containing P provided between the barrier metal layer and the CuNiSn alloy layer, an electrode pad provided on an electronic member different from each other via the nolia metal layer, the CuNiSn alloy layer, and the P-rich layer And a solder bump provided to make electrical connection,
  • the barrier metal layer said to be in contact with the P-rich layer, 44 ⁇ 60At% of Cu, comprises 29-40 at% Ni and 8 to 16 &% of 1 3, and 2 of Ni content force content 5 What is claimed is: 1.
  • a semiconductor package comprising a CuNiP alloy layer that is more than doubled.
  • At% represents the proportion of the number of atoms, and may be described as “atomic%”.
  • the “P-rich layer containing P” described in the above “5” and “6” includes the first P-rich layer and the second P-rich layer. Rich layer is included.
  • a UBM (l) Cu at 15 to 60 at%, Ni at 40 to 85 at%, CuNi based alloy layer, (2) Cu at 15 at% Above, a CuNiP alloy layer containing Ni at 40 at least, P at 0 &% to 25 at%, or (3) 44 to 60 at% Cu, 29 to 40 at% Ni and 8 to 16 at% P
  • the electrode pad and solder bump are connected using a CuNiP alloy layer that contains a strong Ni content of at least 2.5 times the P content.
  • the “CuNiSn alloy layer” is a layer that is automatically formed between the UBM and the solder bumps by heat treatment after depositing the solder bump material on the UBM.
  • the UBM, CuNiSn alloy layer, P-rich layer, and solder bump of the present invention can be clearly determined by using SEM (scanning electron microscope) or using SEM and EDX (energy dispersive X-ray analysis) in combination. It can be determined.
  • a long-term bonding reliability that solves the following four problems has conventionally been a problem with UBMs containing Ni, NiP, and Cu by using UBM compositions as described in (1) to (3) above. It is possible to provide a junction with excellent quality.
  • UBM of CuNiP-based alloy has a Cu content of at least 15 tat%
  • UBM of CuNiP-based alloy, Cu content strength of 4 to 60 at%, Cu content is high, level and It becomes. For this reason, even in these UBMs, Cu in the UBM preferentially diffuses into the solder bumps as well, thereby suppressing the growth of (a) needle-like Ni-rich intermetallic compounds that cause a decrease in bonding strength. .
  • solder wettability was not good unless Au plating was applied to the surface.
  • (1) CuNi-based alloy layer, or (2), (3) CuNi P-based alloy layer contains Cu excellent in solder wettability, so that solder wettability is Ni or NiP-based. It is superior to alloys. Therefore, the solder bump and the electrode pad can be easily joined without performing the Au plating process.
  • This solder wettability improvement effect by Cu is well maintained up to 60 at% of Cu.
  • no fragile AuSn layer is formed when bonded to the solder bump. Therefore, (d) the risk of the occurrence of junction failure originating from the AuSn layer is completely eliminated, and good junction reliability can be obtained.
  • UBM of CuNi-based alloy containing (1) Cul 5 to 60 at%, Ni 40 to 85 at%, (2) Cu at 15 at% or more, Ni at 40 at least, P at 0 &% on the electrode pad beyond, UBM of CuNiP alloys containing a range of less than 25 at%, or (3) 44 ⁇ 60At% of Cu, wherein Ni and 8 to 16 &% 1 3 29 ⁇ 40At%, and Ni content (atomic
  • the UBM of CuNiP alloy is formed which is 2.5 times or more the P content (atomic number basis).
  • electrode pads are electrically connected on one or more substrates or semiconductor elements (on electronic members).
  • the UBM of the CuNiP-based alloy layer which is
  • the average ratio of NiZCu between the UBMs and the solder bumps is 1.2.
  • a CuNiSn alloy layer of 3 or less is formed.
  • FIG. 1 is a cross-sectional view of an example of the electronic component of the present invention.
  • FIG. 2 is a cross-sectional view of an example of the electronic component of the present invention in which solder bumps are formed on UBM.
  • FIG. 3 is an enlarged cross-sectional view of an example of the electronic component of the present invention in which a solder bump is formed on a UBM of a CuNi-based alloy.
  • FIG. 4 is an enlarged cross-sectional view of an example of the electronic component of the present invention in which a solder bump is formed on a UBM of a CuNiP-based alloy.
  • FIG. 5 is a view showing the relationship between the Cu content in UBM and the average NiZCu ratio in the CuNiSn alloy layer.
  • Fig. 6 is a cross-sectional view of a connection part where a conventional NiP-based alloy UBM and a SnAgCu solder bump are joined.
  • FIG. 7 is a cross-sectional view of an example of a connection portion obtained by joining a CuNiP alloy UBM of the present invention and a SnAgCu solder bump.
  • FIG. 8 is a view showing the relationship between the Ni content in UBM and the UBM solution film thickness.
  • FIG. 9 is a phase diagram showing the optimum composition range of the UBM of the present invention.
  • FIG. 10 is a cross-sectional view of an example of the electronic component of the present invention in which an intermediate layer is provided between UBM and an electrode pad.
  • FIG. 1 l is a cross-sectional view of an example of the electronic component of the present invention in which an intermediate layer is provided between a UBM of a CuNi-based alloy and an electrode pad.
  • FIG. 12 is a cross-sectional view of an example of the electronic component of the present invention in which an intermediate layer is provided between the UBM of the CuNiP alloy and the electrode pad.
  • FIG. 13 is a view showing an example of the semiconductor package of the present invention.
  • FIG. 14 is a view showing a cross section of a connection portion in which a conventional CuM alloy UBM is connected to a solder bump.
  • FIG. 15 is a view showing a cross section of a connection portion in which a UBM of a conventional NiP alloy or CuNiP alloy is connected to a solder bump.
  • FIG. 16 is a phase diagram showing the optimum composition range of the UBM of the present invention.
  • Titanium film (one layer in the intermediate metal layer)
  • a UBM (barrier metal layer) 3 is formed on an electrode pad 2 of Al, Cu, Ag or the like provided on a substrate or a semiconductor element.
  • the electrode pad is electrically connected to the wiring of the substrate or the semiconductor element.
  • the UBM 3 is a CuNi-based alloy layer containing (l) Cul 5 to 60 at%, Ni 40 to 85 at% at least on the side opposite to the side in contact with the electrode pad, (2) Cul 5 at% or more, Ni 40 at% or more, P exceed the force S0at%, including CuNiP alloy layer containing in the range of less 25 at%, or (3) 44 ⁇ 60at% of Cu, Ni and 8-16 &% 1 3 29 ⁇ 40At%, and Ni content
  • the formation of a CuNiP alloy layer whose amount (based on the number of atoms) is at least 2.5 times the P content (based on the number of atoms)!
  • the CuNiP-based alloy layer of (2) it is necessary to contain 15 at% or more of Cu and 40 &% or more of Ni, for example, when P is contained in x (at%),
  • the CuNiP alloy layer (3) Te is, 44 ⁇ 60At% of Cu, wherein Ni and 8 to 16 &% 1 3 29 ⁇ 40At%, and Ni content It is an area of 2.5 times or more of P content.
  • the UBM that satisfies these conditions is as shown in Figure 16: Cu44—Ni40—P16, Cu60— It is a composition area surrounded by a square of Ni29-Pl l, Cu60-Ni32-P8, Cu52-Ni40-P8.
  • the content of P is about 40% of the Ni content, so the Ni content is P It is about 2.5 times more than the content.
  • the entire force may be constituted of a CuNi-based alloy layer or a CuNiP-based alloy layer, It is necessary to have a CuM alloy layer or a CuNiP alloy layer on the side opposite to the side in contact with the electrode pad.
  • the average NiZCu ratio in the (l) CuNi alloy layer is preferably 0.67-5. 7 and the average NiZCu ratio in the (2) CuNiP alloy layer is 0.60-5.5.
  • the average NiZCu ratio in the above (3) CuNiP-based alloy layer is preferably 0.48-0.91. This (1) CuNi alloy layer or (2), the same! ! ? ⁇ ? Average in alloy layer? The ratio of ⁇ ⁇ ! Hardly changes even when heat treatment such as a reflow process is performed, and this ratio can be measured by the same method as the measurement method of FIG. 5 described later.
  • the CuNi-based alloy and the CuNiP-based alloy used for UBM 3 are not limited to binary or ternary alloys, respectively.
  • a small amount of Ag, Pd, Sn, Pb, etc. is added to improve solder wettability, or Co, Fe, Pd, Pt, W, Ti to improve barrier property. It is also possible to use ternary, quaternary or higher materials to which a small amount of Cr is added.
  • the UBM3 of the present invention has a composition C) 5 to 60 at%, C40 5 to 85 at%, (2) Cul 5 at% or more, Ni 40 at% or more, P power 0 at% or more, 25 at% or less, or (3) 44 60 at% of Cu, wherein Ni and 8 to 16 &% 1 3 29 ⁇ 40At%, and 2. Ni content of P content 5 times or more, it is necessary that in any one of the ranges .
  • Sn-based solder such as SnPb, SnAg, SnCu, SnAgCu, Snln, SnZn, SnZnBi, etc.
  • the average NiZCu ratio in the CuNiSn alloy layer 6 present at this bonding interface is less than 2.3.
  • the CuNiSn alloy layer is formed between the UBM and the solder bump when forming the solder bump after laminating the solder bump material on the UBM. Therefore, this average NiZCu ratio means the average NiZ in the CuNiSn alloy layer after forming a solder bump on the UBM and forming the CuNiSn alloy layer. It represents the Cu ratio.
  • This CuNiSn-based alloy layer contains Cu-rich (Cu, Ni) Sn or Cu-rich (Cu, Ni) Sn.
  • This layer is composed of an alloy containing 6 5 3. This layer is partially Ni-rich (Ni, Cu) Sn or Ni
  • the average NiZCu ratio in the uNiSn alloy layer 6 is a composition of 2.3 or less.
  • Ni rich (Ni, Cu) Sn 20 to 45 at% Ni, 0 to 20 at% Cu, 55 to 65 at% S
  • Fig. 3 shows the UBM3 force (l) for the CuNi-based alloy layer
  • Fig. 4 shows the UBM 3 for the (2) or (3) CuNi P-based alloy layer. An enlarged cross-sectional view of the vicinity of the bonding interface is shown.
  • a first P rich layer 7 is also formed, which is also composed of a NiCuSnP alloy.
  • the first P-rich layer 7 is a layer in which the P content formed by the mutual diffusion of Cu and Sn is slightly higher than that in the periphery. Yarn formation of this first P rich layer 7 is fluid force Typically, it has a composition of about 30 to 50 at% Ni, 20 to 40 at% Sn, 10 to 30 at% P, and 5 to 5 at% Cu. doing.
  • a P rich NiP-based alloy (a main component of Ni P is
  • the CuNiP-based alloy in the second P-rich layer is a CuNiP alloy containing 45 to 80 at% of Ni, 0 to 30 at% of Cu, and 15 to 30 at% of P.
  • the present invention is characterized in that the second P rich layer 8 is extremely thin as compared with the case where the conventional NiP UBM is used.
  • the P-rich layer formed when the (2) or (3) CuNiP-based alloy of the present invention is used includes the first P-rich layer 7 and the second P-rich layer 8, and these P-rich layers The concentration of P is slightly higher than UBM's bump!
  • the operation and effect of the present invention will be described.
  • the generation of the alloy layer of Ni rich (Ni, Cu) Sn or Ni Sn can be significantly suppressed even after use in a high temperature environment.
  • Ni-rich CuNiSn alloy means that the NiZCu ratio in the CuNiSn alloy exceeds 1.0
  • Cu-rich CuNiSn alloy means NiZCu in the CuNiSn alloy. It means that the ratio is less than 1.0.
  • the reason why the decrease in bonding strength due to the heat history becomes remarkable is that CuNiS formed at the interface In this case, almost all of the n-based alloy layer is composed of a Ni-rich CuNiSn-based alloy. Specifically, this is the case where the average NiZCu ratio in the CuNiSn alloy layer exceeds approximately 2.3. Therefore, the average NiZCu ratio in the CuNiSn alloy layer needs to be 2.3 or less. On the other hand, when the Ni-rich CuNiSn alloy and the Cu-rich CuNiSn alloy coexist (when the average NiZCu ratio is approximately in the range of 0.7 ⁇ Ni / Cu ⁇ 2.3), the Ni-rich CuNiSn alloy layer is broken.
  • FIG. 5 shows the relationship of the average NiZ Cu ratio in the CuNiSn alloy layer to the Cu content in the UBM when a CuNiP alloy is used for the UBM and SnAg Cu is used as the solder bump as an example.
  • Electroless plating is performed using a plating solution containing Ni ions, Cu ions, and sodium hypophosphite. At this time, the concentrations of Ni ions, Cu ions, and sodium hypophosphite in the plating solution are changed.
  • the UBM made of CuNiP alloy having different Cu content was formed.
  • the interface between the solder bump and the UBM was exposed by cross-sectional processing, and the UBM was compositionally analyzed by SEM-EDS to measure the Cu content.
  • CuNiSn alloy is exposed by exposing the interface where solder bump and UBM are joined
  • the part corresponding to the layer was compositionally analyzed by SEM-EDS to determine the average NiZCu ratio.
  • the area composition analysis was performed by SEM-EDX in a region of 2 m in thickness and 50 m in width.
  • the average NiZCu value was determined by measuring the average value of ten CuNiSn alloy layers by point analysis.
  • the average NiZCu ratio in the CuNiSn alloy layer is small even under extremely severe temperature conditions of 8 reflows of MAX 300 ° C., and the CuNiSn system with the change in the Cu content in the UBM
  • the rate of change of the average NiZCu ratio in the alloy layer is decreasing.
  • the Ni-rich alloy layer which is one of the causes of low bonding strength, is not generated at the bonding interface with the solder bumps, and a Cu-rich CuNiSn alloy is It can be seen that the containing alloy layer is formed. That is, it is understood that in the region of Cu content force Sl 5 at% or more in the UBM, the average NiZCu ratio in the CuNiSn alloy layer after reflowing for 1 and 8 times is both 2.3 or less.
  • the Cu-rich CuNiSn alloy coexists with a Ni-rich CuNiSn alloy, and it is composed of a Ni-rich CuNiSn alloy in the case of more than 23.
  • Tables 1 and 2 show the relationship between the average NiZCu ratio in the CuNiSn-based alloy layer after one and eight reflows, and the bump pull strength, respectively.
  • the bump pull strength was measured as follows.
  • the bump pull strength is higher than l lOg for all UBM compositions.
  • the conditions for forming a normal joint correspond to the conditions shown in Table 2 after eight times of reflowing under mild conditions as shown in Table 1. Therefore, looking at the results in Table 2, when the average NiZCu ratio in the CuNiSn alloy layer is 2.3 or less, the bump pull strength shows a high value of 110 g or more, while the average NiZCu ratio is 2. In the case of values exceeding 3 (3.4, 4. 39), it can be seen that the Ni-rich CuNiSn-based alloy begins to dominate the interface between the UBM and the solder bump, and the bump pull strength is greatly reduced.
  • the bump pull strength tends to decrease as the average NiZCu ratio in the CuNiSn alloy increases as the number of reflows increases.
  • the average NiZCu ratio becomes smaller as the reflow frequency increases, so the average NiZCu ratio in the CuNiSn alloy layer is suppressed to a low level, and a long time under high temperature environment Even when exposed, the amount of reduction in bump pull strength can be kept small.
  • the average NiZCu ratio of the CuNiSn alloy layer is 2.3 or less, a Cu-rich CuNiSn alloy can be contained, and the porosity is not destroyed, as long as UBM and The bonding strength with the solder bumps can maintain a high value. Therefore, the optimum composition of the CuNi-based alloy layer as the UBM can maintain the average NiZCu ratio in the CuNiSn-based alloy layer at 2.3 or less even when the product is used in a long-term high temperature environment, and the solder joint strength does not decrease. Cul 5 to 60 at%, Ni 40 to 85 at%.
  • the optimum composition of the CuNiP alloy as UBM is (2) Cul 5 at% or more, Ni 40 at or more, P is more than 0 &%, 25 at% or less, or (3) 44 to 60 at% Cu, wherein Ni and 8 to 16 &% 1 3 29 ⁇ 40At%, and Ni containing chromatic amount is 2. range of more than 5 times the P content.
  • P-rich NiP layer (layer mainly composed of NiP) etc. is formed by diffusion of Ni in UBM to solder bumps during solder bump bonding.
  • the UBM contains a high content of Cu, which has a high diffusion rate with respect to the solder, the Sn contained in the solder bumps is also easily diffused to the UBM to some extent. For this reason, the occurrence of P-rich NiP layers etc. not containing Sn The width can be suppressed, and a decrease in bonding strength can be prevented.
  • FIG. 6 shows a cross-sectional SEM image of the interface when bonded to a SnAgCu solder bump via a CuNiSn alloy layer using a conventional NiP alloy UBM.
  • FIG. 7 shows that the CuNiP alloy alloy UBM of the present invention containing Cu at 15 at% or higher, at least 40 at% or higher, P at 0 &% and 25 at% or lower, using SnAgCu solder bump via CuNiSn based alloy layer.
  • a P-rich NiP layer (second P-rich layer) is formed at the interface between the UBM and the solder bump.
  • P-rich NiP layer layer mainly composed of Ni P: second P-rich layer
  • the thickness of the P-rich NiP layer (layer mainly composed of Ni P) is thin instead of P.
  • Rich NiSnP layer (a layer having a composition of NiCuSnP, that is, typically, about 30 to 50 at% Ni, 20 to 4 Oat% Sn force, 10 to 30 at% P, and 5 to 5 At% Cu P: IP rich layer ) Is formed thick.
  • NiCuSnP that is, typically, about 30 to 50 at% Ni, 20 to 4 Oat% Sn force, 10 to 30 at% P, and 5 to 5 At% Cu P: IP rich layer
  • the concentration of P in the UBM by increasing the concentration of P in the UBM, it is possible to improve the variability after reflow a number of times. Therefore, it is desirable to adjust the P content in the UBM appropriately depending on the application. Also, for example, even when P is as much as 25 at%, occurrence of Cu at 15 at% or more, Ni force Oat% or more in the UBM, and P-rich NiP layer if contained, and destruction there was significantly suppressed, and there were no particular problems.
  • the UBM has a barrier property higher than that of Cu, a CuNi alloy layer containing (l) Ni at 40 to 85 at%, or (2) a CuNiP alloy containing at least 40 at% of Ni.
  • the layer it is possible to secure the solderability and to prevent the decrease of the bonding strength after the high temperature holding.
  • FIG. 8 shows barrier properties against SnAgCu solder bumps by the UBM of the CuNiP-based alloy formed in the present invention.
  • Figure 8 shows the relationship between the Ni content in UBM and the UBM film thickness after reflow.
  • the dissolved film thickness means the reduced film thickness of UBM before and after forming the solder bump.
  • the measurement of each characteristic value was performed as follows.
  • solder bumps fixed by flux on the UBM were melted and joined using a reflow furnace under a max. 300 ° C. nitrogen atmosphere. This reflow operation was repeated eight times when preparing a sample after eight times of reflow.
  • the interface between the solder bump and the UBM was exposed by cross-sectional processing, the composition of the UBM was analyzed by SEM-EDS, and the Ni content was measured.
  • the UBM dissolved film thickness decreases remarkably with the increase of the Ni content excellent in the barrier property in the UBM. And in areas where the Ni content is 40 at% or more, the solution film thickness is 5 m or less, and even if the actual film thickness is 5 m after 8 times of reflow, U BM is not dissolved, and ordinary electronic devices It has been found that sufficient noriability can be maintained in the range of use of
  • Table 3 shows the bonding strength after eight reflows when various CuNiP-based alloys are used as the UBM.
  • the bump pull strength was measured under the same conditions as in Tables 1 and 2. According to the results in Table 3, the Ni content is less than 40 at%! /, And in UBM, the bump pull strength is as low as 92 g or less! I understand that And, when the film thickness is about 5 m, it can be seen that the barrier layer is broken and the bonding strength is sharply reduced due to the peeling of the A1Z solder bump interface.
  • the bump pull strength of the CuNiP alloy UBM which has a Ni content force of more than 0 at%, is as high as 120 g or more, and the barrier property is maintained, and such rapid bonding occurs even after storage in a high temperature environment. It can be seen that a reduction in strength does not occur. Therefore, in UBM using CuNi alloy and CuNiP alloy, it is necessary to set the Ni content to 40 at% or more (Cu content is 60 at% or less).
  • the noria property of the CuNiP alloy layer is affected not only by the Ni content but also by the P content, and the barrier property is higher as the P content in the UBM is higher.
  • the P content is 8 at% or more
  • the Cu content is somewhat high, and even if the Ni content is slightly or low, the barrier property can be maintained, so P needs to be 8 at% or more.
  • Table 4 shows the UBM film thickness, average NiZCu ratio, and bonding strength after reflow 8 times of CuNiP alloy with P content of 8 at% or more and Ni content of 40 at% or less. The bump pull strength was measured under the same conditions as in Tables 1 and 2.
  • the P content shown in Table 3 is 8 at For samples less than 10%, depending on the composition, bonding strength after eight reflows can not be ensured, but as shown in Table 4, UBM with a P content of 8at% or more and a Cu content of 60at% or less is used. For example, it can be seen that the barrier properties can be maintained even if the Ni content force Oat% or less, and the high bonding strength of 120 g or more can be maintained.
  • the Ni content in Table 4 is at least 2.5 times the P content.
  • the UBM using (1) CuNi alloy or (2), (3) CuNiP alloy according to the present invention unlike the conventional UBM such as Ni NiP alloy, has 15 at% or more of Cu having good wettability. include. For this reason, when solder bumps are formed on these UBMs via the CuNiSn alloy layer, conventional Au-plated CuNi films or Au-plated NiP films are formed. In the vicinity of UBM, non-wettability is obtained. This solder wettability improvement effect by Cu can be obtained without increasing Cu to 60 at% or more.
  • the present invention formation of the Ni-rich CuNiSn alloy, formation of the P-rich NiP layer and formation of the CuNiP layer are suppressed even after use in a high temperature environment, and the barrier property is realized. High bonding strength can be maintained.
  • the preferred (2) and (3) CuNiP compositions for this are as shown in FIG. 9 in the range of 15 at.% Cu and 60 at.%, 40 at.% ⁇ Ni ⁇ 85 at.%, Oat% ⁇ P ⁇ 25 at. As shown in 16, it is represented by a range of 44 at% ⁇ Cu ⁇ 60 at%, 29 at% ⁇ Ni ⁇ 40 at%, 8 at% ⁇ P ⁇ 16 at%.
  • the CuNiP alloy layer 3 may be arranged in two or more layers. However, it is necessary that the composition of the noria metal layer on the outermost surface connected to the CuNiSn alloy layer be a CuNi alloy or a CuNiP alloy.
  • middle layer has the following compositions.
  • NiP alloy NiP alloy containing 2 to 25 at% of P
  • NiB-based alloy NiB-based alloy containing B 1 to 1: L 0 at%
  • CoP alloy CoP alloy containing 2 to 25 at% of P.
  • the Noria layer of the CuM alloy or the CuNiP alloy may be locally destroyed under extreme use conditions.
  • the electrode pads such as A1 and the solder bumps are in direct contact with each other, and the strength of the direct contact portions is almost zero.
  • the intermediate layer 9 such as Ni, NiB alloy, NiP alloy, etc., it acts as a very strong Noria layer, and such an extreme decrease in bonding strength can be reduced loosely or in strength. It will be possible to hold back.
  • FIG. 11 and 12 show cross-sectional structures when the electronic component having this intermediate layer is connected to the solder bumps.
  • Fig. 11 shows the case where UBM of CuNi alloy is used
  • Fig. 12 shows the case where UBM of CuNiP alloy is used.
  • the electronic components described so far in the present invention include electric circuits such as those provided on a printed circuit board, a flexible substrate, a ceramic substrate, a glass ceramic substrate, a semiconductor substrate, a chip capacitor, a chip resistor, etc. It refers to the general parts to be configured.
  • electronic members are electrically connected via a UBM, a solder bump, and the like.
  • the electronic member include a substrate (a mother board, an interposer substrate, a semiconductor package, a printed substrate, a flexible substrate, a ceramic substrate, a glass ceramic substrate, a semiconductor substrate, etc.) and a semiconductor chip (semiconductor element).
  • a connection form between the electronic members connection between a substrate and a substrate, a semiconductor element and a semiconductor element, and a connection between a substrate and a semiconductor element can be mentioned.
  • FIG. 13 shows that the UBM of the present invention is formed on the surface of an electrode pad electrically connected to a semiconductor element, and a solder bump is formed between the electrode pads of these two or more semiconductor elements via a CuNiSn alloy layer. It shows a cross-sectional view of a semiconductor package in which the connected package is mounted on a printed circuit board.
  • solder bumps 24 for the primary connection and the respective electrode pads 26, 27, 28, 29 of the mother board substrate 21, the interposer substrate 22 and the semiconductor chip 23 A package structure using UBMs 30, 31, 32, 33 of CuNi-based alloy or CuNiP-based alloy with the solder bumps 25 for next connection can be considered.
  • the semiconductor package shown in FIG. 13 is an example, and in the semiconductor package of the present invention, a chip (semiconductor element) and a chip-on-chip in which the electrodes of the chip are connected by solder bumps. Includes package stacks with solder bumps connecting package and package electrodes.
  • the chip-on-board in which a chip is connected to a mother board includes one to which the UBM-solder bump connection structure of the present invention is applied.
  • the UBM contact bump connection structure of the present invention can be applied to all electronic devices such as mobile phones, computers, digital cameras, memory modules, PDAs and the like.
  • a semiconductor wafer having an A1 electrode pad on its surface is subjected to Pd activation or zincate treatment, and then immersed in an electroless CuNiP plating solution maintained at 80 ° C. for about 20 minutes.
  • an electroless CuNiP plating solution maintained at 80 ° C. for about 20 minutes.
  • the electrode pad material is Cu
  • a Pd catalyst can be used to activate the electrode pad, and an electroless CuNiP based alloy layer can be selectively formed on the electrode pad.
  • the electroless CuNiP plating solution contains an appropriate amount of Cu ions, Ni ions, sodium hypophosphite, a complexing agent, a pH buffer, a stabilizer and the like.
  • the CuNiP alloy UBM containing 5 atm or more of Cu, 40 at% or more of Ni, 25 at% or less of P, and 5 ⁇ m It can be formed.
  • a solder bump of SnAgCu is mounted by a ball transfer method, and reflow is performed to bond the UBM and the solder bump.
  • a Cu-Ni-Sn alloy layer having an average Ni-Z-Cu ratio of about 0.7 and a P-rich layer between the solder bumps and the UBM is formed.
  • the semiconductor wafer is diced into chips, and the build-up substrate on which a CuNiP-based alloy UBM having the same composition is formed is aligned using a mounter, and then placed in a reflow furnace. Build up semiconductor wafer Connect to the board.
  • Underfill resin is injected into the flip connection portion produced in this manner to produce CSP or BGA.
  • solder ball transfer method other methods such as solder paste printing, the super solder method, the super method, the electrolytic method, the sputtering, and the vapor deposition can be applied as the method for forming the solder bumps. .
  • the electrode pad portion was opened by photolithography. Next, it is immersed in an electrolytic CuNi plating solution containing Cu ions and Ni ions, and a current is applied to precipitate a CuNi-based alloy layer on the semiconductor wafer by 5 / ⁇ .
  • the contents of Cu and Ni in the plating solution are adjusted, and the desired film composition (Cu: 15 to 60 at%, Ni: 40 to 85 at. %) To be obtained.
  • a P source such as sodium hypophosphite may be added to the plating solution.
  • a semiconductor wafer is further immersed in a solder plating solution and current is supplied to form a solder bump with a thickness of about 100 m.
  • a reflow furnace is used to form a device with a bonding structure that has a CuNiSn alloy layer with an average NiZCu ratio of 2.3 or less at the interface between the Nondap bump and the UBM.
  • a buildup substrate having a Cu electrode pad on the surface is treated with Pd catalyst to activate the electrode node surface, and then immersed in the electroless CuNiP plating solution described in the first embodiment to obtain CuNiP. Deposit about 5 / z m of the alloy film. Thereafter, a solder paste is printed on the electrode portion and reflow is performed to form a SnAg solder precoat on the CuNiP alloy layer. After this, by mounting the CSP on which the SnAg solder bump is formed on this printed board, a device having a CuNiSn alloy layer and a P-rich layer with an average NiZCu ratio of 2.3 or less at the interface between the solder bump and the UBM is manufactured. .
  • Example 4 Immerse the printed circuit board provided with the Cu electrode pad connected to the plating lead wire on the surface in the electrolytic CuNi plating solution, and connect it to the cathode side to flow the current, so only CuNi on the electrode pad of Cu Based alloy film layer composition (film composition: Cu: 15 to 60 at%, Ni: 40 to 85 at%) is formed 3 / z m.
  • SnAgCu paste is printed on the UBM-formed electrode pad and reflow is performed to form solder bumps on the UBM, and a CuNiSn alloy layer with an average NiZCu ratio of 2.3 or less at the interface between the solder bumps and the UBM.
  • the surface of the electrode pad is activated by applying a Pd catalyst treatment to a galacera substrate having an Ag electrode pad formed on the surface, and first immersed in an electroless NiP plating solution in order to enhance the adhesion, 1 ⁇ m of NiP alloy Form about m. Thereafter, the NiP plating film is further activated with a Pd catalyst, and then dipped in an electroless CuNiP plating solution to form a CuNiP alloy layer of 20 at% Cu, 6% at Ni, and 20 at% P at about 3 ⁇ m. ,Form. After this, this substrate is immersed in a Sn AgCu melter to form solder bumps on the CuNiP surface.
  • a device having a bonding structure having a CuNiSn alloy layer having a mean NiZCu ratio of 2.3 or less and a P-rich layer is formed at the interface between the solder bump and the UBM.
  • a semiconductor wafer having A1 electrode pads on the surface is activated by zincate treatment, and then immersed in an electroless CuNiP plating solution maintained at 80 ° C. for about 20 minutes to form a CuNiP alloy on the semiconductor wafer surface. Deposit layer about 5 m.
  • an electroless CuNiP plating solution maintained at 80 ° C. for about 20 minutes to form a CuNiP alloy on the semiconductor wafer surface.
  • Deposit layer about 5 m.
  • the sodium hypophosphite concentration in the electroless CuNiP plating solution about 0.1 to 1. Omol / L
  • 44 to 60 at% Cu, 29 to 40 at% Ni and 8 to 16 at% can be formed.
  • P has a property of co-depositing with Ni, so P can precipitate only about 40% or less of the Ni content. .
  • the Ni content in the CuNiP-based alloy is about 2.5 times or more the P content.
  • solder bump of SnAgCu is mounted by a ball transfer method, and the UBM is reflowed. And solder bumps.
  • This treatment makes it possible to form a Cu-Ni-Sn alloy layer having an average Ni--Z--Cu ratio of about 0.4 between the solder bumps and the UBM, and a P-rich layer.
  • the semiconductor wafer is diced into chips, and aligned with a printed wiring board on which a UNi of a CuNi P-based alloy having the same composition is formed, using a mounter. Thereafter, the device is put into a reflow furnace to form a device having a bonding structure of a Cu-rich CuNiSn alloy layer at the interface between the solder bump and the UBM.
  • the UBM formed according to the above Examples 1 to 6 the composition of the solder bump, the average NiZCu ratio in the CuNiSn alloy layer, and the bump pull strength were measured. These characteristic values were measured by the same method as in FIGS. 5 and 8.
  • the composition of the solder bump was also measured by the same method as the composition of the UBM. The results are shown in Tables 5 and 6.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

　従来のＣｕやＮｉ、ＮｉＰなどのＵＢＭでは電子部品を長期間、高温状態で保持することにより、ＵＢＭのバリア性が破壊されたり、接合界面に脆弱な合金層が形成されるために接合強度が低下するという問題があった。本発明ではこのような高温保管後にハンダ接合部の長期接続信頼性が低下する問題を改善する。 　基板上又は半導体素子上に設けられた電極パッドと、電極パッドを覆うように設けられたバリアメタル層とを有し、バリアメタル層は、電極パッドに接する側と反対側に１５～６０ａｔ％のＣｕ及び４０～８５ａｔ％のＮｉを含むＣｕＮｉ系合層を有することを特徴とする電子部品。

Description

明 細 書
電子部品、半導体パッケージ及び電子機器
技術分野
[0001] 本発明は、電極パッド上にバリアメタル層を有する電子部品、半導体パッケージ及 び電子機器に関する。
背景技術
[0002] 近年の電子機器の高性能化に伴い半導体パッケージの高密度実装への要求が高 まっている。このような高密度半導体パッケージを実現する方法としては、 LSIチップ の表面にある電極パッド上にハンダバンプを形成し、ビルドアップ基板やフレキシブ ル基板などのインターポーザー基板やマザ一ボード、ある 、は別の LSIチップに対し てフリップチップ接続する方法が挙げられる。
通常、 SnPb、 SnAg、 SnCu, SnAgCu、 SnZn、 SnZnBi, Snlnなどのハンダバン プを用いてフリップチップ接続をする場合、リフローによる接合時、リペア工程時、製 品の高温使用時などに、ハンダバンプの主成分である Sn力 チップの A1や Cuの 電極パッドや配線に拡散して電気不良が発生する場合がある。
[0003] そこで、これを防止する目的で、電極パッドとハンダバンプ間にハンダ拡散防止効 果の高い UBM (Under Bump Metal) (バリアメタル層）が用いられる。ノ リア機能 がある UBMとしては通常、電解めつきにより形成された Niや無電解めつきにより形成 された NiPが用いられることが多い。この理由は、 Niが Snに対して拡散しにくぐ高温 保管後もバリア性を維持できるからである。
[0004] し力しながら、 Niはハンダの濡れ性 (密着性）が良くな!/、ことから、通常、これらの Ni や NiPの表面にはハンダの濡れ性を確保するために電解めつきや置換めつき処理に よりハンダに対して濡れ性が良 、Auが形成されて 、る。
[0005] また、近年、半導体パッケージを高密度にプリント配線基板などに実装するため、 C SP (Chip Size/Scale Package)や BGA (Ball Grid Array)の使用が増えて おり、これらの半導体パッケージでは二次接続部分にハンダバンプが用いられている 。これらの場合、通常、インターポーザー基板やプリント配線基板は Cu配線と Cu電 極が用いられている。このため、ハンダ中の成分がリフローなどの熱によって Cu配線 に拡散して電気的な不具合が発生するのを防止する目的で、 Cu電極パッドとハンダ バンプ間に、電解めつきにより表面に Au膜を形成した Ni膜や、無電解めつき法によ り表面に Au膜を形成した NiP膜の UBMが施されることが多い。
[0006] 従来技術の接続構造では、電極パッドとハンダバンプ間に中間金属層として厚さ 1 m程度の銅を用いた場合はリフロー時などにほとんどの銅がハンダバンプ中に拡 散して中間金属層とハンダバンプ間の密着性が低下して信頼性を損なうという問題 が発生していた。また、中間金属層にスパッタリングなどで磁性材料であるニッケルを 形成する場合は作業効率が低下するという問題が発生していた。そこで、従来から U BMに特別な合金を用いることで、これらの問題を解決する試みが行われている。
[0007] 例えば、このような UBMとしては、 Niや NiP、膜厚の厚い Cuが用いられるほ力、特 開平 06— 084919号公報に記載のように、 CuNiを用いる場合がある。図 14に、 Cu Ni系合金をバリアメタル層（UBM)に用い、このバリアメタル層により電極パッドとノヽ ンダバンプ間を接続した構造の断面図を示す。図 14のような接続構造では、ノ リアメ タル層（UBM) 105として CuNi系合金を用いている。これにより、中間金属層 104と ハンダバンプ 106との間の密着性の低下を防止できるだけでなぐ通常の真空蒸着 成膜法に比べて膜の均一性'膜強度、及び成膜効率'信頼性を高くでき、低コストィ匕 を実現している。
[0008] また、特開 2002— 203925号公報では、 UBMとして NiP膜上に Au膜を設けた接 続構造、又は NiCuP膜上に Au膜を設けた接続構造が提案されている。図 15に、 U BMとして NiPまたは NiCuP系合金を用い、電極パッドとハンダバンプ間を接続した 構造の断面図を示す。この接続構造では、金属配線 108上に NiP層（または NiCuP 層） 109を形成し、さらに高 P— Ni層（または NiCu層） 110と、 NiSn系合金層（また は NiCuSn系合金層） 111を形成してハンダバンプ 112と接続している。このような力 ーケンダルボイドの発生を抑えた構造にすることで密着強度を高めることができる。 発明の開示
[0009] (従来技術の問題点）
(a)従来の LSIチップや、プリント基板、フレキシブル基板などの配線基板では、 A1 や Cuの電極パッド上に、電解 Ni膜上に Au膜を設けた UBMや、無電解 NiP膜上に Au膜を設けた UBMを形成していた。そして、この UBM〖こより SnAg、 SnAgCu、 Sn Cu、 SnPbなどのハンダバンプと接続していた。しかしながら、このような UBMを用い た場合、ハンダバンプとバリアメタル層（UBM)との界面に針状の Ni Snや（Ni、 Cu
3 4
) Snなどの Niリッチな合金が形成されやすくなつていた。このような Niリッチな合金
3 4
が形成された接続構造では接合界面に対して応力や衝撃が加わった場合、この ツチな合金層で破断して接合強度が低下する現象がしばしば発生して 、た。特に、 もともとハンダ中に全く Cuを含まな 、場合や、ハンダ中の Cu量が少な 、場合などで は、この合金層で破壊し接合強度が低くなる傾向が大きくなつていた。
[0010] また、これ以外に、ハンダ中の Cuの含有量がある程度多く（約 0. 5〜1%程度）、 U BMとハンダの界面の合金層に Cu Sn、（Cu、 Ni) Sn、 Cu Sn、（Cu、 Ni) Snな
6 5 6 5 3 3 どの Cuリッチな合金層が形成された電子部品が考えられる。しかし、このような場合 であっても、長期間にわたり電子部品を高温環境下で使用することによりハンダバン プ中の Cuが枯渴することとなっていた。この結果、 UBMとハンダバンプ界面の Cu含 有量が低下し、次第に Niリッチな (Ni、 Cu) Snや Ni Sn金属間化合物が形成され
3 4 3 4
、この部分で破壊が生じ接合強度が低下する現象が発生することとなっていた。つま り、この接合強度の低下現象は、 UBMが所定の組成を有することにより、接続界面 に Cuリッチな合金がほとんどなくなり Niリッチな合金となった場合に起こっていた。
[0011] そこで、このような問題を防ぐためには、 UBM中のハンダバンプとの界面を、針状 の Niリッチな合金のみにより覆われることを抑制する構造とする必要があった。なお、 本発明で意味する Niリッチな合金とは UBMとハンダとの界面に形成された Cu、 Ni を含有する合金において、 Cuの含有量よりも Niの含有量が多い状態、すなわち Ni /Cu> 1 (原子数基準)のことを意味して 、る。逆に NiZCu≤ 1 (原子数基準)の合 金を Cuリッチ合金と定義して 、る。
[0012] (b)また、狭 、面積に多数の電極パッドを有する高密度な LSIチップや配線基板に 対しては、 UBM材料として電気めつきリード線やシード層がなくても低コストで UBM が形成可能な Au膜を設けた無電解 NiP膜が用いられることが多い。しかし、この無 電解めつき法により形成した Au膜を設けた NiP膜では、ハンダバンプと接合した場 合に UBM中の Niがノヽンダバンプ中へ拡散することにより、ハンダバンプと UBMとの 界面に Pリッチ CuNiP層や Pリッチ NiP層（Ni Pを主成分とする層）などの Pリッチ層
3
が形成される場合があった。これらの層の中でも特に硬くて脆い Pリッチ NiP層ではク ラックが生じることがあり、熱応力や落下などの衝撃が加わった場合に、この Pリッチ 層で破壊が生じやすいことが問題であった。従って、接合強度を低下させないため には、 UBM中のハンダバンプとの界面を、 Pリッチな NiP層等の発生を抑制する構 造とする必要があった。
[0013] (c)さらに、 LSIの電極パッドが A1の場合では、ハンダバンプが A1に対して十分な 接合強度が得られないので中間層として UBMが用いられている。このとき、使用す るバリアメタル層 (UBM)が Cuなどのノリア性の弱い材料の場合、高温状態で使用 されることにより UBMが完全に溶解して、ノリア性が失われてしまい、 A1とハンダバ ンプとが直接、接触して A1とハンダバンプとの界面の強度が著しく低下するという問 題が発生していた。
[0014] また、プリント基板やフレキシブル基板などでは UBMを用いずに Cu電極に直接、 ハンダバンプを接続することもある力 Cuは Snに対して非常に拡散しやす 、と 、ぅ特 性を有する。このため、両面実装や長期間の高温環境下での使用、リペア工程など により、電極中の Cuがハンダバンプ側に拡散してしまい、 Cu配線の内部にまで侵入 した Sn合金の部分で断線が生じることがあった。そこで、これを未然に防ぎ、優れた 長期接合信頼性を得るには、やはり Cu電極とハンダバンプとの間に接合強度とバリ ァ性に優れた UBMを用いなければならなかった。
[0015] また、近年、 LSIでは配線や電極パッド材料として A1の代わりに Cuがー部用いられ ているが、この LSI上の Cuの膜厚は一般的に 程度と非常に薄力つた。このため 、リフローなどによりハンダバンプと接続すると、電極中の Cuが全てハンダ側に拡散 してしまうという問題が発生していた。そこで、この問題を回避するために Cu電極上 にバリア性と接合性に優れた UBMを設ける必要があった。以上のように UBMには 長期間高温状態で保管された場合でも、そのノ リア性が失われないことも必要不可 欠条件といえる。
[0016] (d)また、従来の Au膜を設けた Ni膜や Au膜を設けた NiP系合金の UBMを用いた 場合、 UBMのハンダ濡れ性を改善するために用いている Au力 ハンダバンプと接 続した界面に脆い SnAu合金として存在する場合があった。この理由は、 Au力 ηと 脆弱な金属間化合物を形成することにより、応力や衝撃が加わった場合に、この Au Sn合金を起点にして破断が生じるためである。このような問題を防ぐためには、 UB Mの表面に Auめっきを施さないほうが望ましいが、従来の UBM材料は Niに対して ハンダ濡れ性が悪いため、現実的には Auめっきを用いざるをえなかった。そこで、実 用上は、 Auめっきを用いたことによる AuSn合金の発生を抑制するため、 Auの膜厚 を薄くして!/ヽるが、それでも完全に脆弱な AuSn合金の発生を抑制できて ヽなかった
[0017] 一方、特開平 06— 084919号公報、特開 2002— 203925号公報には、 CuNi系 合金や CuNiP系合金を用いた UBMが報告されている。しかしながら、上記（a)〜（d )の問題点に関して、 UBMの組成が最適でないと初期の接合強度は良くても、前述 のように高温環境下にさらされた後に、 UBMのハンダバンプとの界面の組成が変化 して接合強度が大きく低下してしまう場合があった。言 、換えると UBMに CuNi系合 金や CuNiP系合金を用いても、全ての組成範囲で長期的なハンダ接合強度が得ら れるわけではなかった。
[0018] 一般的に LSIに用いられる UBMでは通常、（1)ハンダバンプ形成時、（2)インター ポーザー基板への接続時、（3)半導体パッケージのマザ一ボードへの接続時、とい う 3回のリフロー工程のほか両面実装、リペア工程などを考慮すると 5回以上のリフロ 一工程〖こさらされる。そして、 LSIが発熱した状態で長期間、使われ UBMとハンダバ ンプとの接合部に熱が加わると、 UBMのハンダバンプとの界面糸且成の変化が促進さ れ、ますます接合強度が低下することとなっていた。このため、高温保持後にも接合 強度が低下しな ヽ UBMが求められて!/、た。
[0019] また、上記のように本発明者の調査により高温保持後に接合強度が低下する原因 としては、下記のものが挙げられ、これらの問題を解決できる UBMが必要とされてい た。
(a) Niリッチな (Ni、 Cu) Sn合金の形成と成長、
3 4
(b) pリッチ層の発生と成長、 (c) UBMの完全溶解によるハンダバンプと電極パッドの接触、
(d) AuSn合金の形成による接合強度低下。
[0020] 本発明者は鋭意検討した結果、多数回のリフロー工程や高温環境下での長期使 用後でも、接合強度が低下しない最適な UBM組成を見出した。すなわち、上記課 題を解決するため、本発明は以下の構成を有する。
[0021] 1.基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うよう に設けられたバリアメタル層とを有し、前記ノリアメタル層は、電極パッド側と反対側 に 15〜60at%の Cu及び 40〜85at%の Niを含む CuNi系合金層を有することを特 徴とする電子部品。
[0022] 2.基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うよう に設けられたバリアメタル層とを有し、前記ノリアメタル層は、電極パッド側と反対側 に 15at%以上の Cu、 40at%以上の Ni、及び Oat%を超え、 25at%以下の Pを含む CuNiP系合金層を有することを特徴とする電子部品。
[0023] 3.基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うよう に設けられたバリアメタル層とを有し、前記ノリアメタル層は、電極パッド側と反対側 に 44〜60at%の Cu、 29〜40at%の Ni及び 8〜16at%の Pを含み、かつ Ni含有量 力 含有量の 2. 5倍以上である CuNiP系合金層を有することを特徴とする電子部品
[0024] 4.基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記ノリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の CuNiSn 系合金層と、
前記バリアメタル層及び CuNiSn系合金層を介して、互いに異なる電子部材上に 設けられた電極パッド間を電気的に接続するように設けられたノ、ンダバンプとを有し 前記バリアメタル層は、前記 CuNiSn系合金層に接するように、 15〜60at%の Cu 及び 40〜85at%の Niを含む CuNi系合金層を有することを特徴とする半導体パッケ ージ。
[0025] 5.基板及び半導体素子の少なくとも一方力 なる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記ノリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の CuNiSn 系合金層と、
前記バリアメタル層と CuNiSn系合金層間に設けられた Pを含む Pリッチ層と、 前記ノリアメタル層、 CuNiSn系合金層及び Pリッチ層を介して、互いに異なる電子 部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバン プとを有し、
前記ノリアメタル層は、前記 Pリッチ層に接するように、 15at%以上の Cu、 40at% 以上の Ni、及び Oat%を超え 25at%以下の Pを含む CuNiP系合金層を有することを 特徴とする半導体パッケージ。
[0026] 6.基板及び半導体素子の少なくとも一方からなる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記ノリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の CuNiSn 系合金層と、
前記バリアメタル層と CuNiSn系合金層間に設けられた Pを含む Pリッチ層と、 前記ノリアメタル層、 CuNiSn系合金層及び Pリッチ層を介して、互いに異なる電子 部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバン プとを有し、
前記バリアメタル層は、前記 Pリッチ層に接するように、 44〜60at%の Cu、 29-40 at%の Ni及び 8〜16& ％の13を含み、かつ Ni含有量力 含有量の 2. 5倍以上であ る CuNiP系合金層を有することを特徴とする半導体パッケージ。
なお、本明細書において、「at%」とは原子数の割合を表し、「原子％」と記載すること ちでさる。
また、上記「5」及び「6」に記載の「Pを含む Pリッチ層」には、第 1Pリッチ層及び第 2P リッチ層が含まれる。
[0027] すなわち、本発明の電子部品及び半導体パッケージ等では具体的に UBMとして 、（l) Cuを 15〜60at%、 Niを 40〜85at%含む CuNi系合金層、（2) Cuを 15at% 以上、 Niを 40at以上、 Pを 0&％を超え、 25at%以下の範囲で含む CuNiP系合金 層、又は（3) 44〜60at%の Cu、 29〜40at%の Ni及び 8〜16at%の Pを含み、力 つ Ni含有量が P含有量の 2. 5倍以上である CuNiP系合金層を用いて、電極パッドと ハンダバンプを接続させる。
[0028] なお、「CuNiSn系合金層」とは、 UBM上にハンダバンプ材料を堆積させた後、熱 処理を行なうことにより UBMとハンダバンプ間に自動的に形成される層のことである 。また、本発明の UBM、 CuNiSn系合金層、 Pリッチ層、ハンダバンプは、 SEM (走 查型電子顕微鏡)や、 SEMと EDX (エネルギー分散型 X線分析)を併用することによ り、明確に判別することができる。
[0029] 上記（1)〜（3)のような UBM組成とすることにより、従来、 Ni、 NiP、 Cuを含有する UBMで問題となってきた、以下の 4つの問題を解決した長期接合信頼性に優れた 接合部分を提供できる。
(a) Niリッチ金属間化合物の成長による接合強度低下
(b) Pリッチ NiP層や CuNiP層の形成による接合強度低下
(c)バリア性の喪失による接合強度低下
(d) AuSn合金の形成による接合強度低下。
[0030] 本発明による（1) CuNi系合金の UBMでは、 Snを含むハンダバンプと接合させた 場合、 UBM中の Cuが NUりも優先的にハンダバンプ中へ拡散する。これにより、 U BMとハンダバンプの界面中の Cu濃度が高まり、結果的に接合強度低下の原因とな る、（a)針状の Niリッチ金属間化合物の成長を抑制できる。この効果は UBM中の Cu 含有量が 15〜60at%の時に顕著であり、 Cuが 15〜60at%の UBMを使用した場 合は界面を構成する合金中の Cuの濃度が十分、高くなり Niリッチ合金の形成を抑制 できる。
[0031] 更に、（2) CuNiP系合金のUBMではCu含有量が15tat%以上、（3) CuNiP系合 金の UBMでは Cu含有量力 4〜60at%と、 Cu含有量が高!、レベルとなって 、る。 このため、これらの UBMでも、 UBM中の Cuが NUりも優先的にハンダバンプ中へ 拡散して、接合強度低下の原因となる、（a)針状の Niリッチ金属間化合物の成長を 抑制できる。
[0032] 本発明の、（2) CuNiP系合金の UBMを用いた場合、 UBM中に Cuが 15&％以 上含まれている。また、（3) CuNiP系合金の UBMでは、 Cu含有量力 4〜60at%と なっている。このため、 Cuを含まない NiP系合金を用いた場合と比べて、これらの U BMでは、 UBMとハンダバンプとの相互拡散が起きやすくなつている。このため、こ の UBMを Snを含むハンダバンプと接合させた場合、界面に形成される、（b) Pリッチ な NiSnP層または NiCuSnP層の厚さが厚くなるものの、 Pリッチな NiP層又は CuNi P層の形成を大幅に抑制できる。
[0033] また、本発明の（l) CuNi系合金層又は（2) CuNiP系合金層中に Niを 40&％以 上含有させることにより、低 Ni含有量の CuNi系合金などの UBMで問題となってい た、（c)バリア性を大きく改善させることができる。 Ni含有量が 40at%未満になると、 UBM中の組成によっては高温保持後に電極パッドとハンダバンプが直接、接触して 接合強度が著しく低下してしまう場合がある。しかし、 Ni含有量力 Oat%以上であれ ば UBMの膜厚が 5 /z mという実用的な膜厚でリフローや高温使用環境下でもノリア 性が失われることなく接合強度も低下しな!ヽ。
[0034] また、本発明の（3) CuNiP系合金の UBMを用いた場合、ハンダバンプと UBMの 界面に形成される Pリッチ層によりハンダバンプと UBMの間の相互拡散が抑制され る。このため、（c) UBMのバリア性が向上し、 Ni含有量が 40at%以下で 5 m以下 の膜厚とした場合であってもリフローや高温使用環境下で接続信頼性を確保できる。
[0035] さらに、従来の Niや NiP系合金の UBMでは、表面に Auめっきを施さないとハンダ 濡れ性が悪力つた。しかし、本発明による、（1) CuNi系合金層、又は（2)、 (3) CuNi P系合金層では、ハンダ濡れ性に優れた Cuが含まれるため、ハンダ濡れ性が Niや N iP系合金に比べて優れている。このため、 Auめっき処理を施さなくても、ハンダバン プと電極パッド間を容易に接合することができる。この Cuによるハンダ濡れ性改善効 果は、 Cuが 60at%までは良好に維持される。 Au処理を施さない結果、本発明によ る構造ではハンダバンプと接合したときに脆弱な AuSn層が一切、形成されなくなる ので、 （d)AuSn層を起点とした接合不良が生じる危険性が完全になくなり、良好な 接合信頼性を得ることができる。
[0036] 本発明では、電極パッド上に、（l) Cul5〜60at%、 Ni40〜85at%を含む CuNi 系合金の UBM、（2) Cuを 15at%以上、 Niを 40at以上、 Pを 0&％を超え、 25at% 以下の範囲で含む CuNiP系合金の UBM、又は（3) 44〜60at%の Cu、 29〜40at %の Ni及び 8〜16& ％の13を含み、かつ Ni含有量 (原子数基準）が P含有量 (原子 数基準）の 2. 5倍以上である CuNiP系合金の UBMを形成する。
[0037] これによつて、 UBMと Snを含むハンダバンプとを接合させた場合、その接合界面 において、高いバリア性を維持したまま Niリッチ合金の形成や Pリッチ NiP、 CuNiP 層の発生を抑制できる。また、 AuSn合金の形成によるハンダバンプと電極パッド間 の接合強度の低下を防止できる。この結果、長期高温使用後でもハンダ接合強度が ほとんど低下せず、信頼性の高!、電子部品を提供できる。
[0038] 本発明では、 1以上の基板上又は半導体素子上 (電子部材上）に電極パッドを電 気的に接続する。各電極パッド上に、（l) Cul5〜60at%、 Ni40〜85at%を含む C uNi系合金層、（2) Cuを 15at%以上、 Niを 40at以上、 Pを 0&％を超え、 25&％以 下の範囲で含む CuNiP系合金層、又は（3) 44〜60at%の Cu、 29〜40at%の Ni 及び8〜16&％の13を含み、かつ Ni含有量力 含有量の 2. 5倍以上である CuNiP 系合金層、の UBMを形成する。
[0039] そして、互いに異なる電子部材上に設けられた 2つ以上の UBMを電気的に接続 するように、 Snを含むハンダバンプを形成することにより、 UBMとハンダバンプ間に NiZCuの平均比率が 2. 3以下の CuNiSn系合金層が形成される。この結果、高い ノリア性を維持したまま Niリッチな CuNiSn系合金や Pリッチ NiP、 CuNiP層の発生 を抑制できる。また、 Auめっき処理を施さなくても比較的、優れたハンダ濡れ性を実 現でき、脆弱な AuSn合金層の発生を抑制して高い接合強度が得られる。この結果 、長期高温使用後でもハンダ接合強度がほとんど低下せず信頼性の高い半導体パ ッケージを提供できる。
図面の簡単な説明
[0040] [図 1]本発明の電子部品の一例の断面図である。 [図 2]UBM上にハンダバンプを形成した、本発明の電子部品の一例の断面図である
[図 3]CuNi系合金の UBM上にハンダバンプを形成した、本発明の電子部品の一例 の断面拡大図である。
[図 4]CuNiP系合金の UBMにハンダバンプを形成した、本発明の電子部品の一例 の断面拡大図である。
[図 5]UBM中の Cu含有率と、 CuNiSn系合金層中の平均 NiZCu比率との関係を 示す図である。
[図 6]従来の NiP系合金の UBMと、 SnAgCuのハンダバンプを接合させた接続部の 断面図である。
[図 7]本発明の CuNiP系合金の UBMと、 SnAgCuのハンダバンプを接合させた接 続部の一例の断面図である。
[図 8]UBM中の Ni含有率と、 UBM溶解膜厚との関係を示す図である。
[図 9]本発明の UBMの最適な組成範囲を示す相図である。
[図 10]UBMと電極パッドの間に中間層を設けた、本発明の電子部品の一例の断面 図である。
[図 1 l]CuNi系合金の UBMと電極パッドの間に中間層を設けた、本発明の電子部 品の一例の断面図である。
[図 12]CuNiP系合金の UBMと電極パッドの間に中間層を設けた、本発明の電子部 品の一例の断面図である。
[図 13]本発明の半導体パッケージの一例を示す図である。
[図 14]従来の CuM系合金の UBMをノ、ンダバンプと接続した接続部の断面を示す 図である。
[図 15]従来の NiP系合金又は CuNiP系合金の UBMをノヽンダバンプと接続した接続 部の断面を示す図である。
[図 16]本発明の UBMの最適な組成範囲を示す相図である。
符号の説明
1 :電子部品 :電極パッド
:UBM
:ノ ッシベーシヨン
:ハンダバンプ
: CuNiSn系合金層
:第 1Pリッチ層
:第 2Pリッチ層
:中間層
1 :マザ一ボード
：インターポーザー基板
:半導体チップ
：一次接続用ハンダバンプ
：二次接続用ハンダバンプ
：プリント基板の電極パッド
：インターポーザー基板の二次接続用電極パッド
：インターポーザー基板の一次接続用電極パッド
：半導体チップの電極パッド
：プリント基板の電極パッド上の UBM
1：インターポーザー基板の二次接続用電極パッドの UBM
：インターポーザー基板の一次接続用電極パッドの UBM
：半導体チップの電極パッドの UBM
:アンダーフィル榭脂
:モールド榭脂
1 :半導体チップ
2：半導体チップのフェイスダウンボンディング表面の金属電極（アルミ電極) 3 : SiN絶縁膜
4 :チタン膜（中間金属層の中の一層）
5：銅—ニッケル合金膜中間金属層 106 :ハンダバンプ
107 :セラッミク (絶縁)基板
108 :配線 (金属パターン）
109： NiP (または NiCuP)層
110：高 P— NiP (または NiCuP)層
111 : NiSn (または NiCuSn)層
112 :ハンダバンプ
発明を実施するための最良の形態
[0042] 以下、図面を参照し、本発明の実施形態例に基づいて本発明を更に詳しく説明す る。
(第 1の実施形態）
図 1に示すように本発明による電子部品 1の一例では、基板又は半導体素子上に 設けられた Al、 Cu、 Agなどの電極パッド 2上に UBM (バリアメタル層） 3が形成され ている。この電極パッドは基板の配線、又は半導体素子と電気的に接続されている。
[0043] この UBM3は、少なくともその電極パッドと接する側と反対側に、（l) Cul5〜60at %、 Ni40〜85at%を含む CuNi系合金層、（2) Cul5at%以上、 Ni40at%以上、 P 力 S0at%を超え、 25at%以下の範囲内で含む CuNiP系合金層、又は（3) 44〜60at %の Cu、 29〜40at%の Ni及び 8〜16& ％の13を含み、かつ Ni含有量（原子数基 準）が P含有量 (原子数基準)の 2. 5倍以上である CuNiP系合金層が形成されて!ヽ る。
[0044] すなわち、（2)の CuNiP系合金層においては、 Cuが 15at%以上、 Niが 40&％以 上、含まれている必要があり、例えば、 Pが x (at%)含まれる場合、 Cuと Niの組成は 、 Cul5at%以上（60— x) at%以下、 Ni40at%以上（85— x) at%以下（Cu、 Ni, P を含み、各元素の原子数比率が Cu： Ni： P = 15〜60： 40〜85： 0を超え 25以下）と なる。
[0045] また、（3)の CuNiP系合金層にお!/、ては、 44〜60at%の Cu、 29〜40at%の Ni 及び8〜16&％の13を含み、かつ Ni含有量が P含有量の 2. 5倍以上の領域となる。 これらの条件を満たす UBMは、図 16〖こ示すよう〖こ Cu44— Ni40— P16、 Cu60— Ni29— Pl l、 Cu60— Ni32— P8、 Cu52— Ni40— P8の四角形で囲まれる組成領 域となる。なお、 UBM作製法である電解めつきや無電解めつきで Pを UBMに共析さ せる場合、 P含有量は Ni含有量の約 40%程度が共析限界であるので Ni含有量は P 含有量の約 2. 5倍以上となる。
[0046] UBMは、その一部に CuNi系合金層、又は CuNiP系合金層を有していても、その 全部が CuNi系合金層、又は CuNiP系合金層力も構成されていても良いが、少なく ともその電極パッドと接する側と反対側には、 CuM系合金層、又は CuNiP系合金層 を有する必要がある。また、（l) CuNi系合金層中の平均 NiZCu比は 0. 67-5. 7 であることが好ましぐ上記（2) CuNiP系合金層中の平均 NiZCu比は 0. 60-5. 5 が好ましぐ上記（3) CuNiP系合金層中の平均 NiZCu比は 0. 48-0. 91が好まし い。なお、この（1) CuNi系合金層又は（2)、 じ！！？^？系合金層中の平均？^ ^! 比はリフロー工程などの熱処理を行なっても、ほとんど変化せず、この比率は後述す る図 5の測定方法と同じ方法によって測定することができる。
[0047] なお、 UBM3に用いられる CuNi系合金や CuNiP系合金は、それぞれ 2元、また は 3元系合金に限られるわけではない。 CuNi系合金や CuNiP系合金は、ハンダ濡 れ性を改善するために Ag、 Pd、 Sn、 Pbなどを少量添加したり、バリア性を改善する ために Co、 Fe、 Pd、 Pt、 W、 Ti、 Crを少量添加した 3元系、 4元系以上の材料とする ことも可能である。ただし、本発明の UBM3はその組成カ l) Cul5〜60at%、 Ni4 0〜85at%、（2) Cul5at%以上、 Ni40at%以上、 P力0at%を超え、 25at%以下、 又は（3) 44〜60at%の Cu、 29〜40at%の Ni及び 8〜16&％の13を含み、かつ Ni 含有量が P含有量の 2. 5倍以上、の何れかの範囲に入っている必要がある。
[0048] 図 1に示した UBM3上には、図 2に示すように CuNiSn系合金層 6を介して、 SnPb 、 SnAg、 SnCu、 SnAgCu、 Snln、 SnZn、 SnZnBiなどの Snを主成分とするハンダ バンプ 5が、実装されている。この接合界面に存在する CuNiSn系合金層 6における 平均 NiZCu比率は 2. 3以下となっている。なお、 CuNiSn系合金層は、 UBM上に ハンダバンプ材料を積層した後、ハンダバンプを形成する際に UBMとハンダバンプ 間に形成されるものである。従って、この平均 NiZCu比とは、 UBM上にハンダバン プを形成し、 CuNiSn系合金層が形成された後の CuNiSn系合金層中の平均 NiZ Cu比を表している。
[0049] この CuNiSn系合金層は、 Cuリッチな（Cu、 Ni) Snや Cuリッチな（Cu、 Ni) Snを
6 5 3 含む合金により構成されている。この層には、一部に Niリッチな (Ni、 Cu) Snや Niリ
3 4 ツチな（Ni, Cu) Snが含まれている場合もある力 これらを含めた場合であっても C
3 4
uNiSn系合金層 6における平均 NiZCu比率は 2. 3以下の組成となっている。
[0050] なお、ここで、上記各合金の具体的な組成は、厳密な金属間化合物の組成比から わずかな誤差が発生する場合があるものの、 SEM—EDXによる組成分析では、以 下の通りとなる。
•Cuリッチな（Cu、 Ni) Sn： 24〜55at%の Cu、 0〜24at%の Ni、 40〜50at%の S
6 5
nを含む CuNiSn合金
•Cuリッチな（Cu、 Ni) Sn: 35〜75at% Cu、 0〜35at%の Niゝ 20〜30at%の S
3
nを含む CuNiSn合金
•Niリッチな（Ni, Cu) Sn : 20〜45at%の Ni、 0〜20at%の Cu、 55〜65at%の S
3 4
nを含む CuNiSn合金。
[0051] 図 3は、 UBM3力 (l) CuNi系合金層の場合、図 4は UBM3が（2)、又は（3) CuNi P系合金層の場合の、 UBM、 CuNiSn系合金層、ハンダバンプの接合界面付近の 断面拡大図を示している。
[0052] 図 3に示すように、 UBM3として（l) CuNi系合金層を用いた場合、 UBM3とハン ダバンプ 5との間に CuNiSn系合金層 6が形成されている力 UBM3が Pを含まない ため、これらの層を形成後も CuNiSn系合金層 6の組成は変化しない。
[0053] 一方、図 4に示すように、 UBM3に（2)、又は（3) CuNiP系合金を用いた場合では 、 CuNiSn系合金層 6と UBM3との間に、主に NiSnP系合金、又は NiCuSnP系合 金力も構成される第 1Pリッチ層 7が形成されている。この第 1Pリッチ層 7は、 Cuと Sn が相互拡散することにより形成された P含有量が周辺に比べて若干、高い層である。 この第 1Pリッチ層 7の糸且成は流動的である力 典型的には Niが 30〜50at%、 Snが 20〜40at%、 Pが 10〜30at%、 Cu5〜15at%程度の組成を有している。
[0054] また、この第 1Pリッチ層 7と UBM3との間には Pリッチな NiP系合金（Ni Pを主成分
3
とする合金)や、 CuNiP系合金等カゝらなる第 2Pリッチ層 8が形成されている。なお、 第 2Pリッチ層中の CuNiP系合金は、 45〜80at%の Ni、 0〜30at%の Cu、 15〜30 at%の Pを含む CuNiP合金である。
[0055] 本発明では、この第 2Pリッチ層 8が従来の NiPの UBMを用いた場合と比べて、極 めて薄くなつている点に特徴がある。本発明の（2)、又は（3) CuNiP系合金を用いた 場合に形成される Pリッチ層には、この第 1Pリッチ層 7及び第 2Pリッチ層 8が含まれ、 これらの Pリッチ層は UBMゃノヽンダバンプと比べて P濃度が若干、高くなつて!/、る。 以下、本発明の作用効果について説明する。
[0056] (a) Niリッチ金属間化合物の成長の防止
本発明では、（l) CuNi系合金層中の Cu含有量を 15〜60at%、 Ni含有量を 40〜 85at%、（2) 01?¾3系合金層中の01含有量を15 &％以上、 Ni含有量を 40at% 以上、 P含有量を 0&％を超え、 25at%以下、又は（3) CuNiP系合金層中の Cu含 有量を 44〜60at%、 Ni含有量を 29〜40at%及び P含有量を 8〜16at%とし、かつ Ni含有量が P含有量の 2. 5倍以上である。これにより、高温環境下の使用後でも Ni リッチ（Ni, Cu) Snや Ni Snの合金層の発生を大幅に抑制することができる。
3 4 3 4
[0057] また、 Cuリッチ（Cu、 Ni) Snの合金層の形成を促進し、高温使用後のハンダバン
6 5
プとの接合強度を改善できる。これは、 UBMとして CuNi系合金層または CuNiP系 合金層を用いた場合、 Cuが NUりも優先的にハンダバンプ中へ拡散するためである 。すなわち、 UBMとハンダバンプとの界面に形成される CuNiSn系合金層中の Cu 濃度が高くなり、高温保持後にも接合強度低下の原因となる針状の Niリッチ合金の 形成と成長が抑制されるためである。
[0058] また、この Cuによる Niリッチ CuNiSn系合金形成の抑制効果は、 CuNi系合金層ま たは CuNiP系合金層中に所定量の Cuを含有し、 Ni含有量が 85at%以下のときに 顕著となる。 Ni含有量が、 85at%を超えると UBMとハンダバンプとの界面に形成さ れる CuNiSn系合金層中には、繰り返しリフロー後に Niリッチ CuNiSn系合金が形成 されやすくなる。なお、「Niリッチな CuNiSn系合金」とは CuNiSn系合金中の NiZC u比率が 1. 0を超えることを意味しており、「Cuリッチな CuNiSn系合金」とは CuNiS n系合金中の NiZCu比率が 1. 0以下のことを指して 、る。
[0059] 熱履歴による接合強度の低下が顕著になってくるのは、界面に形成される CuNiS n系合金層のほぼ全てが Niリッチな CuNiSn系合金によって構成される場合である。 これは、具体的には、 CuNiSn系合金層中における平均 NiZCu比率がおおよそ 2. 3を超える場合となる。従って、 CuNiSn系合金層中の平均 NiZCu比率は 2. 3以下 の必要がある。一方、 Niリッチな CuNiSn系合金と Cuリッチな CuNiSn系合金が共 存する場合（平均 NiZCu比率がおおよそ、 0. 7<Ni/Cu≤2. 3の範囲）では、 Ni リッチ CuNiSn系合金層破壊による接合強度の低下現象はほとんどみられな ヽ。さら には、 CuNiSn系合金層が Cuリッチな CuNiSn系合金のみによって支配される場合 (平均 NiZCu比率がおおよそ 0. 7以下の範囲)も、接合強度の低下はほとんど生じ ない。
[0060] (UBM中の Cu組成、及び CuNiSn系合金層中の平均 NiZCu比と接合強度との 関係）
ここで、図 5に一例として UBMに CuNiP系合金を用い、ハンダバンプとして SnAg Cuを用いたときの、 UBM中の Cu含有量に対する CuNiSn系合金層中の平均 NiZ Cu比率の関係を示す。
なお、図 5において、試料の作成及び各特性値の測定は以下のようにして行なった。
[0061] ·試料作製方法
Niイオン、 Cuイオン、次亜リン酸ナトリウムを含むめっき液を用いて無電解めつきを 行ない、この際、めっき液中の Niイオン、 Cuイオン、次亜リン酸ナトリウムの濃度を変 化させて Cu含有量の異なる CuNiP系合金製の UBMを形成した。
[0062] 'リフロー条件
リフロー炉を用い、 MAX300°C '窒素雰囲気下で、 UBM上にフラックスで固定した SnAgCu( = 96. 5 : 3 : 0. 5)ハンダバンプを溶解させて接合させた。なお、リフロー 8 回後の試料を作製する場合は、このリフロー作業を 8回繰り返した。
[0063] .UBM中の Cu含有量の測定方法
ハンダバンプと UBMを接合した界面を断面加工により露出させ、 UBMを SEM— EDSにより組成分析し、 Cu含有量を測定した。
[0064] .CuNiSn系合金層中の平均 NiZCu比の測定
ハンダバンプと UBMを接合した界面を断面カ卩ェにより露出させ、 CuNiSn系合金 層に相当する部分を SEM— EDSにより組成分析し、平均 NiZCu比を測定した。平 均 NiZCu値を算出する場合には、厚さ 2 m X幅 50 mの領域において、 SEM— EDXによるエリア組成分析を実施し求めた。ただし、 CuNiSn系合金層が薄い場合 などエリア分析が難しい場合は、点分析により CuNiSn系合金層を 10箇所、測定し て平均値を求めることで、平均 NiZCu値を求めた。
[0065] なお、上記 8回のリフローを行った場合、 CuNiSn層の組成の変化は認められたが 、 UBM及びハンダバンプの糸且成は変化しないか、ほとんど変化しなかった。上記の ような UBMとハンダバンプを用いた場合には、その界面に CuNiSn系合金層が形 成される。 CuNiSn系合金層中の平均 NiZCu比率は UBM中の Cu含有量の減少 に伴って増大する力 この平均 NiZCu比率の増大する割合は UBM中の Cu含有量 が約 15at%を境にして急激に大きくなる。すなわち、 UBM中の Cu含有量が 15at% 以上の領域では、 MAX300°Cのリフロー 8回という非常に厳しい温度条件下でも平 均 NiZCu比率が小さく、 UBM中の Cu含有量の変化に伴う CuNiSn系合金層中の 平均 NiZCu比率の変化率（図 5中の線の傾き）は小さくなつている。また、 UBM中 の Cu含有量が 15at%以上の領域では、ハンダバンプとの接合界面に接合強度低 下の原因の 1つとなる Niリッチな合金層がほとんど発生せず、 Cuリッチな CuNiSn系 合金を含む合金層が形成されていることが分かる。すなわち、 UBM中の Cu含有量 力 Sl5at%以上の領域では、リフロー 1、 8回後の CuNiSn系合金層中の平均 NiZC u比率が共に 2. 3以下となっていることが分かる。
[0066] 更に、接合界面に存在する CuNiSn系合金層における平均 NiZCu比率が 0. 7以 下の場合は Cuリッチな CuNiSn系合金、 0. 7を超え 2. 3以下の場合は Cuリッチ Cu NiSn系合金、 Niリッチ CuNiSn系合金が共存、 23を超える場合はほぼ Niリッチな C uNiSn系合金により構成されることが確認できた。
[0067] ここで、表 1、表 2に、それぞれリフロー 1回、 8回後の CuNiSn系合金層中の平均 N iZCu比率とバンププル強度の関係をそれぞれ示す。なお、バンププル強度は以下 のようにして測定した。
[0068] ·バンププル強度の測定方法
130 m φの A1電極上に开成した 5 μ m程度の UBM上に、 150 m φの SnAgC u( = 96. 5:3:0. 5)のハンダバンプを形成した試料について、デイジ社のコールド プル強度試験装置により、バンププル強度を測定した。
[0069] [表 1] リフロー 1回後
Figure imgf000021_0001
[0070] [表 2]
リフ
UBM組成 （原子％) C uN i S n系合金層
バンププル強度値 中の平均 N i / u比
C u N i P (g)
(一）
44 4 5 1 1 0. 6 9 1 4 2
3 9 4 9 1 2 0. 6 9 1 3 1
3 3 5 3 1 4 0. 7 3 1 5 5
2 0 6 0 20 0. 9 7 1 3 0
1 9 6 8 1 3 1. 5 5 1 2 0
1 8 6 7 1 5 2. 2 6 1 1 9
6 8 8 6 4. 3 9 7 1
0 8 8 1 2 3. 40 8 3 表 1の結果から、リフロー 1回後では全ての UBM組成でバンププル強度が l lOg以 上の高い値を示している。しかし、通常の接合部の形成条件は、表 1のような穏和な 条件ではなぐリフロー 8回後の表 2のような条件に相当する。そこで、表 2の結果を見 ると、 CuNiSn系合金層中の平均 NiZCu比率が 2. 3以下の場合はバンププル強度 が 110g以上の高い値を示しているのに対し、平均 NiZCu比率が 2. 3を超える値（3 . 4、 4. 39)の場合には Niリッチな CuNiSn系合金が UBMとハンダバンプとの界面 を支配し始め、バンププル強度が大きく低下することが分かる。なお、リフロー回数の 増大とともに、 CuNiSn系合金中の平均 NiZCu比率が増加してバンププル強度は 低下する傾向にあるといえる。しかし、 Cu含有量が 15at%以上の場合は、リフロー回 数の増大に伴い平均 NiZCu比率が大きくなる割合が小さぐ CuNiSn系合金層中 の平均 NiZCu比率が低く抑えられ、高温環境下に長時間さらされた場合でもバンプ プル強度の低下量を小さく抑えることができる。
[0071] 以上、述べたように、 CuNiSn系合金層の平均 NiZCu比率が 2. 3以下の場合、 C uリッチ CuNiSn系合金を含有することができ、ノ リア性が破壊されな 、限り UBMと ハンダバンプとの接合強度は高い値を維持できる。従って、 UBMとしての CuNi系 合金層の最適な組成は、長期的な高温環境での製品使用時でも CuNiSn系合金層 中の平均 NiZCu比率を 2. 3以下に維持できてハンダ接合強度が低下しない Cul5 〜60at%、 Ni40〜85at%である。同様にして、 UBMとしての CuNiP系合金の最 適な組成は、（2) Cul5at%以上、 Ni40at以上、 Pが 0&％を超え、 25at%以下、又 は（3) 44〜60at%の Cu、 29〜40at%の Ni及び 8〜16& ％の13を含み、かつ Ni含 有量が P含有量の 2. 5倍以上の範囲である。
[0072] (b) Pリッチ層の発生、成長の抑制
従来の無電解 NiPを用いた UBMでは、ハンダバンプ接合時に UBM中の Niがノヽ ンダバンプへ拡散することにより Pリッチ NiP層（Ni Pを主成分とする層）等が形成さ
3
れ、応力や衝撃が加わった場合にこの部分で破壊が生じて接合強度が低下する問 題があった。しかし、本発明では、ハンダに対して拡散速度の速い Cuが UBM中に 高含量で含有されていることにより、 UBMにもある程度、ハンダバンプ中に含まれる Snが拡散しやすくなつている。このため、 Snを含まない Pリッチ NiP層等の発生を大 幅に抑制でき、接合強度の低下を防止できる。
[0073] 図 6は、従来の NiP系合金の UBMを用い、 CuNiSn系合金層を介して SnAgCu ハンダバンプと接合したときの界面の断面 SEM像を表す。また、図 7は、 Cuを 15at %以上、 Niを 40at%以上、 Pを 0&％を超え、 25at%以下含む、本発明の CuNiP 系合金の UBMを用い、 CuNiSn系合金層を介して SnAgCuハンダバンプを接合し たときの界面の断面 SEM像を表す。
[0074] 図 6の場合では、 UBMとハンダバンプとの界面に厚!、Pリッチ NiP層（第 2Pリッチ 層）が形成されている。一方、 CuNiP系合金を用いた図 7の UBMでは、 NiP系合金 の UBMを用いた場合と比べて Pリッチ NiP層（Ni Pを主成分とする層：第 2Pリッチ層
3
)が非常に薄くなつており、その発生が大幅に抑制されている。 CuNiP系合金を用い た図 7の UBMでは、 Pリッチ NiP層（Ni Pを主成分とする層）の厚さが薄い代わりに P
3
リッチ NiSnP層（NiCuSnP、すなわち、典型的には Niが 30〜50at%、 Sn力 20〜4 Oat%、 Pが 10〜30at%、 Cu5〜15at%程度の組成を有する層 P :第 IPリッチ層） が厚く形成されている。また、接合強度評価の結果、 CuNiP系合金層を用いた接合 強度試験において Pリッチ層に起因する破壊モードは確認されず、全てハンダバン プの破壊モードとなり、さらに接合強度も低下しな力つた。
[0075] なお、本発明では UBM中の P濃度を高くすることにより、多数回、リフロー後のバリ ァ性を高めることができる。従って、 UBM中の P含有量は用途によって適宜、調整す ることが望ましい。また、例えば、 Pが 25at%程度と多い場合であっても、 UBM中に Cuが 15at%以上、 Ni力 Oat%以上、含まれている場合は Pリッチ NiP層等の発生 と、そこでの破壊を大幅に抑制できており、特に問題はなかった。
[0076] 更に、（3) 44〜60&％の01、 29〜40at%の Ni及び 8〜16at%の Pを含み、かつ Ni含有量 (原子数基準）が P含有量 (原子数基準)の 2. 5倍以上である CuNiP系合 金層を形成した場合であっても、上記と同様にして、 Pリッチ NiP層等 (第 2Pリッチ層) の形成を抑制することができる。この結果、電極パッドとハンダバンプ間に高い接合 強度を維持できる。
[0077] (c)バリア性の喪失による接合強度低下の防止
(UBM中の Ni組成と接合強度との関係） 本発明では， UBM中に Cuに比べて高いバリア性を有する、（l) Niを 40〜85at% 含有させた CuNi系合金層、又は（2) Niを 40at%以上、含有させた CuNiP系合金 層を用いることにより、ハンダに対するノ リア性を確保し、高温保持後の接合強度の 低下を防止している。一例として、本発明で形成した CuNiP系合金の UBMによる S nAgCuハンダバンプに対するバリア性を図 8に示す。図 8は、 UBM中の Ni含有率と リフロー後の UBM溶解膜厚の関係を示している。ここで、溶解膜厚とは、ハンダバン プを形成する前後において、減少した UBMの膜厚のことを表す。また、図 8におい て、各特性値の測定は以下のようにして行なった。
[0078] 'リフロー処理の条件
リフロー炉を用い、 MAX300°C '窒素雰囲気下で、 UBM上にフラックスで固定した SnAgCu( = 96. 5 : 3 : 0. 5)ハンダバンプを溶解させて接合させた。リフロー 8回後 の試料を作製する場合は、このリフロー作業を 8回繰り返した。
[0079] .UBM中の Ni含有率の測定方法
ハンダバンプと UBMを接合した界面を断面加工により露出させ、 UBMを SEM— EDSにより組成分析し、 Ni含有量を測定した。
[0080] 'UBMの溶解膜厚の測定方法
同一試料内において、ハンダバンプを形成した電極パッドと、ハンダバンプを形成 して 、な 、電極パッドの両方を SEMで観察し、両者の UBMの膜厚差を実測するこ とで UBM溶解膜厚を求めた。溶解膜厚の測定ポイントは 10箇所とし、これらの平均 値から溶解膜厚を求めた。
[0081] 図 8から分かるように、 UBM中でのバリア性に優れた Ni含有量の増大に伴って UB M溶解膜厚は顕著に減少している。そして、 Ni含有量が 40at%以上の領域では溶 解膜厚が 5 m以下となっており、リフロー 8回後でも 5 mという現実的な膜厚でも U BMが溶解せず、通常の電子機器の使用範囲において十分なノ リア性を保てること が分かった。
[0082] 表 3に、 UBMとして各種 CuNiP系合金を用いたときのリフロー 8回後の接合強度を 示す。なお、バンププル強度は、表 1, 2と同じ条件で測定した。表 3の結果より、 Ni 含有量が 40at%より少な!/、UBMではバンププル強度が 92g以下と低!、値となって いることが分かる。そして、膜厚が 5 m程度だとバリア層が破壊され、 A1Zハンダバ ンプ界面剥離により接合強度が急激に低下していることが分かる。一方、 Ni含有量 力 0at%より多い CuNiP系合金の UBMではバンププル強度が 120g以上の高い 値となっており、バリア性が保たれるので高温環境での保管後もこのような急激な接 合強度低下は起きないことが分かる。従って、 CuNi系合金、 CuNiP系合金を用いた UBMにおいては Ni含有量を 40at%以上（Cu含有量が 60at%以下）とする必要が あることが分力ゝる。
[0083] [表 3]
リフロー 8回後
Figure imgf000025_0001
なお、 CuNiP系合金層におけるノリア性は Ni含有量だけではなく P含有量によつ ても影響をうけ、 UBM中の P含有量が多いほうがバリア性は高い。特に、 P含有量が 8at%以上であれば Cu含有量が多少、多ぐ Ni含有量が多少、少なくてもバリア性を 維持できるので、 Pが 8at%以上であることが必要である。
[0084] また、本発明者の更なる調査の結果、 P含有量を 8at%以上とすることで、 Ni含有 量が 40at%を下回って ヽてもノ リア性を確保でき、長期的な接合信頼性を確保でき ることが分かった。表 4に P含有量が 8at%以上、 Ni含有量が 40at%以下の CuNiP 系合金のリフロー 8回後の UBM溶解膜厚と平均 NiZCu比率、接合強度を示す。な お、バンププル強度は、表 1 , 2と同じ条件で測定した。表 3に示した P含有量が 8at %未満の試料ではその組成によっては、リフロー 8回後の接合強度が確保できない のに対し、表 4に示すように P含有量が 8at%以上で Cu含有量が 60at%以下の UB Mを用いれば、 Ni含有量力 Oat%以下でもバリア性が保たれ、 120g以上の高い接 合強度を維持できることが分かる。なお、表 4の Ni含有量はいずれも P含有量の 2. 5 倍以上となっている。
[表 4]
∞ 1 合金系層成）組（原/ i子 C N S。BM U υ n。
度ププ強値バンル
溶解膜厚 /中均平 UBM比 i NCの u o
()g
(）一
U
(d)AuSn合金の形成による接合強度低下の防止
本発明の、（1) CuNi系合金や（2)、（3) CuNiP系合金を用いた UBMでは、従来 の Ni NiP系合金などの UBMとは異なり、濡れ性の良い Cuが 15at%以上、含まれ ている。このため、これらの UBM上に CuNiSn系合金層を介してハンダバンプが形 成されると、従来の Auめっき処理を施した CuNi膜や Auめっき処理を施した NiP膜 の UBMに近 、ノヽンダ濡れ性が得られる。この Cuによるハンダ濡れ性改善効果は、 Cuが 60at%以上まで多く増やさなくても得られる。
[0086] なお、 CuNi系合金層や CuNiP系合金層の表面には酸ィ匕膜が形成されやすいた め、活性の強いフラックスでこの酸ィ匕膜を除去することが望ましい。しかし、通常のフ ラックスによる除去であっても CuNi系合金層や CuNiP系合金層ではハンダ濡れ性 の良い Cuが添加されているので十分に、ハンダとの接合が可能である。以上のよう に CuNi系合金層や CuNiP系合金層の表面に Au処理を施さないことにより、高温保 管後も AuSnなどの脆弱な合金が接合界面に形成されることがなくなる。このため、 本発明者は、 Ni含有量が比較的、高い CuNi系合金や CuNiP系合金を UBMに用 V、た場合であっても、高!、接合強度が維持できることを見出した。
[0087] 以上のことから、本発明では、高温環境下での使用後も Niリッチ CuNiSn系合金の 形成、 Pリッチ NiP層の形成及び CuNiP層の形成を抑制し、バリア性確保を実現し、 高い接合強度を維持できる。このための好適な（2)、（3) CuNiP組成は、図 9に示す ように 15at%≤Cuく 60at%、 40at%≤Ni< 85at%、 Oat%< P≤ 25at%の領域 、及び図 16に示すように 44at%≤Cu≤60at%、 29at%≤Ni≤40at%、 8at%≤ P≤ 16at%の領域で表される。
[0088] (第 2の実施形態）
本発明の電子部品としては以上に述べてきたような構造のほかに、図 10に示すよう に、 Al、 Cu、 Agなどの電極パッド 2と CuNi系合金層、 CuNiP系合金層 3との間に、 中間層 9を挟んだ 2層以上の構造であっても構わない。ただし、 CuNiSn系合金層と 接続する最表面のノリアメタル層の組成が CuNi系合金、又は CuNiP系合金となつ ていることが必要である。
[0089] また、このような中間層 9の材料としては、 Ni、 Cu、 Pd、 Pt、 Fe、 Co、 Cr、 Tiや、こ れらの金属を含む NiP系合金、 NiB系合金、 CoP系合金などを挙げることができる。 なお、中間層中の上記各合金は、以下の組成を有する。
• NiP系合金： Pを 2〜25at%含む NiP系合金
•NiB系合金： Bを 1〜： L0at%含む NiB系合金
• CoP系合金： Pを 2〜25at%含む CoP系合金。 この中間層 9を用いる理由の 1つとしては、 CuNi系合金層、 CuNiP系合金層と電極 ノッド 2との密着強度を更に改善できることが挙げられる。
[0090] また、極端な使用条件下では CuM系合金や CuNiP系合金のノリア層が局所的に 破壊される場合がある。この場合、 A1等の電極パッドとハンダバンプとが直接、接す ることとなり、この直接、接した部分の強度はほとんど 0となる。この場合に、 Ni、 NiB 系合金、 NiP系合金などの中間層 9を用いることにより、非常に強固なノリア層として 働き、このような極端な接合強度の低下を、ゆるや力な強度低下にとどめることが可 能となる。
[0091] この中間層を持つ電子部品をノ、ンダバンプに接続したときの断面構造を図 11及び 12に示す。図 11は CuNi系合金の UBMを用いた場合、図 12は CuNiP系合金の U BMを用いた場合を示す。これらは中間層が追加されている以外は、図 3及び図 4の 構造と同じである。
[0092] (第 3の実施形態）
本発明でここまでに述べてきた電子部品とは、プリント基板、フレキシブル基板、セ ラミックス基板、ガラスセラミックス基板、半導体基板上に設けられたものや、チップコ ンデンサ一、チップ抵抗など、電気回路を構成する部品全般のことを指している。
[0093] また、本発明の半導体パッケージとは、電子部材間を UBM、ハンダバンプ等を介 して電気的に接続したものである。この電子部材としては、基板 (マザ一ボード基板、 インターポーザー基板、半導体パッケージ、プリント基板、フレキシブル板、セラミック ス基板、ガラスセラミックス基板、半導体基板など）、半導体チップ (半導体素子）が挙 げられる。また、この電子部材間の接続形態としては、基板と基板、半導体素子と半 導体素子、基板と半導体素子間の接続を挙げることができる。
[0094] 図 13は、半導体素子に電気的に接続された電極パッドの表面に本発明の UBMを 形成し、これら 2つ以上の半導体素子の電極パッド間を CuNiSn系合金層を介して ハンダバンプにより接続したパッケージをプリント基板に搭載した半導体パッケージ の断面図を示している。
[0095] 図 13の半導体パッケージでは、マザ一ボード基板 21、インターポーザー基板 22、 半導体チップ 23の各電極パッド 26、 27、 28、 29と一次接続用ハンダバンプ 24、二 次接続用ハンダバンプ 25との間に、 CuNi系合金、又は CuNiP系合金の UBM30、 31、 32、 33を用いたパッケージ構造が考えられる。
[0096] なお、図 13に示した半導体パッケージは一例であって、本発明の半導体パッケ一 ジには、チップ（半導体素子）とチップの電極をノ、ンダバンプで接続したチップオンチ ップ、ノ ッケージとパッケージの電極をハンダバンプで接続したパッケージスタックが 含まれる。また、チップをマザ一ボードに接続したチップオンボードなどにおいて、本 発明の UBMとハンダバンプとの接続構造を適用したものも含まれる。さら〖こ、本発明 の UBMゃノヽンダバンプ接続構造は、携帯電話、コンピューター、デジタルカメラ、メ モリーモジュール、 PDA、などのあらゆる電子機器に適用することが可能である。 実施例
[0097] (実施例 1)
本発明の接続構造を利用した半導体パッケージについて以下に実施例を述べる。 まず、表面に A1電極パッドを有する半導体ウェハーに対して、 Pd触媒処理、または ジンケート処理により表面の活性ィ匕を行った後、 80°Cに保った無電解 CuNiPめっき 液に 20分ほど浸漬させ、半導体ウェハー表面に CuNiP系合金層を 5 m程度、析 出させる。電極パッド材料が Cuの場合、 Pd触媒を用いて電極パッドを活性ィ匕させる ことができ、電極パッド上に無電解 CuNiP系合金層を選択的に形成することができる 。なお、無電解 CuNiPめっき液には Cuイオン、 Niイオン、次亜リン酸ナトリウム、錯ィ匕 剤、 pH緩衝剤、安定剤などが適量、含まれている。この無電解 CuNiPめっき液中の 、 Cuイオンと Niイオンの量を調節することで Cuを 15at%以上、 Niを 40at%以上、 P を 25at%以下、含む CuNiP系合金の UBMを 5 μ m、形成することができる。
[0098] 次に、 UBMを形成した半導体ウェハーの電極パッド上に、フラックスを供給した後 、ボール転写法により SnAgCuのハンダバンプを搭載し、リフローを行うことで UBM とハンダバンプとを接合する。この処理により、ハンダバンプと UBMとの間に平均 Ni ZCu比率が 0. 7程度の CuNiSn系合金層を 程度、及び Pリッチ層を形成する ことが可能となる。この半導体ウェハーをダイシングしてチップに個片化し、同様の組 成を持つ CuNiP系合金の UBMが形成されたビルドアップ基板に対してマウンター を用いて位置合わせをした後、リフロー炉に投入して半導体ウェハーをビルドアップ 基板に接続する。
[0099] このようにして作製したフリップ接続部分にアンダーフィル榭脂を注入することで CS Pや BGAを作製する。なお、ハンダバンプの形成方法としては、ハンダボール転写 法以外にも、ハンダペースト印刷、スーパーソルダ一法、スーパージャフィット法、電 解めつき、スパッタリング、蒸着などの方法を適用することも可能である。
[0100] (実施例 2)
表面に Cu電極パッドを有する半導体ウェハーに対し、スパッタリングにより Tiなどの 給電層を形成した後、フォトリソグラフィー技術によって電極パッド部分を開口させた 。次に、 Cuイオンと Niイオンを含む電解 CuNiめっき液に浸漬させて電流を流し、半 導体ウェハー上に CuNi系合金層を 5 /ζ πι、析出させる。この電解めつきの場合も実 施例 1の無電解めつきと同様、めっき液中の Cuと Niの含有量を調整し、所望の膜組 成（Cu: 15〜60at%、 Ni:40〜85at%)が得られるようにする。なお、電解めつきに より CuNiP系合金層を形成する場合は、めっき液中に次亜リン酸ナトリウムなどの P 源を添加すれば良い。
[0101] 電解めつきにより CuNi系合金層を形成した後、さらにハンダめっき液中に半導体ゥ ェハーを浸漬させて通電させることにより、ハンダバンプを 100 m程度の厚さで形 成する。この後、レジストと給電層を除去した後、リフロー炉に通すことでノヽンダバン プと UBMとの界面に平均 NiZCu比が 2. 3以下の CuNiSn系合金層を有する接合 構造を備えた装置を形成する。
[0102] (実施例 3)
表面に Cu電極パッドを有するビルドアップ基板に対して、 Pd触媒処理を施し電極 ノ^ド表面を活性ィ匕させた後、先の実施例 1に述べた無電解 CuNiPめっき液に浸漬 させて CuNiP系合金膜を 5 /z m程度析出させる。その後、ハンダペーストを電極部分 に印刷してリフローを行うことにより CuNiP系合金層上に SnAgハンダのプリコートを 形成する。この後、このプリント基板に SnAgハンダバンプが形成された CSPを実装 することで、ハンダバンプと UBMとの界面に平均 NiZCu比が 2. 3以下の CuNiSn 系合金層及び Pリッチ層を有する装置を作製する。
[0103] (実施例 4) 表面にめっきリード線とつながつている Cu電極パッドを設けてあるプリント基板を電 解 CuNiめっき液中に浸漬させ、陰極側につないで電流を流すことで、 Cuの電極パ ッド上にのみ CuNi系合金層膜組成（膜組成は Cu: 15〜60at%、 Ni:40〜85at%) を 3 /z m形成する。その後、 UBMを形成した電極パッド上に、 SnAgCuペーストを印 刷してリフローを行なうことにより UBM上にハンダバンプが形成され、ハンダバンプと UBMとの界面に平均 NiZCu比が 2. 3以下の CuNiSn合金層の接合構造を有する 装置を形成する。
[0104] (実施例 5)
表面に Ag電極パッドが形成されたガラセラ基板に、 Pd触媒処理を施し電極パッド 表面を活性化させた後、まず密着性を高めるために無電解 NiPめっき液に浸漬させ 、 NiP系合金を 1 μ m程度、形成する。この後、この NiPめっき膜上にさらに Pd触媒 で活性化処理を行った上で無電解 CuNiPめっき液に浸漬させて、 Cu20at%、 Ni6 Oat%、 P20at%の CuNiP系合金層を 3 μ m程度、形成する。この後、この基板を Sn AgCuノヽンダ溶融槽に浸漬させて CuNiP表面にハンダバンプを形成する。この後、 リフロー炉に通すことでハンダバンプと UBMとの界面に平均 NiZCu比が 2. 3以下 の CuNiSn系合金層及び Pリッチ層を有する接合構造を備えた装置を形成する。
[0105] (実施例 6)
表面に A1電極パッドを有する半導体ウェハーに対して、ジンケート処理により表面 の活性化を行った後、 80°Cに保った無電解 CuNiPめっき液に 20分ほど浸漬させ、 半導体ウェハー表面に CuNiP系合金層を 5 m程度、析出させる。このとき無電解 CuNiPめっき液中の次亜リン酸ナトリウム濃度を高くすることにより（0. 1〜1. Omol /L程度）、 44〜60at%の Cu、 29〜40at%の Ni及び 8〜16at%の Pを含む CuNi P系合金の UBMを 5 μ m、形成することができる。なお、電解めつきや無電解めつき で Pを CuNiP系合金に共祈させる場合、 Pは Niと共に共析する性質があるので、 Pは Ni含有量の約 40%以下しか析出させることができない。このため、 CuNiP系合金中 の Ni含有量は P含有量の約 2. 5倍以上となる。
[0106] 次に、 UBMを形成した半導体ウェハーの電極パッド上に、フラックスを供給した後 、ボール転写法により SnAgCuのハンダバンプを搭載し、リフローを行うことで UBM とハンダバンプとを接合する。この処理により、ハンダバンプと UBMとの間に平均 Ni ZCu比率が約 0. 4の CuNiSn系合金層を 程度、及び Pリッチ層を形成するこ とが可能となる。
[0107] この半導体ウェハーをダイシングしてチップに個片化し、同様の組成を持つ CuNi P系合金の UBMが形成されたプリント配線基板に対してマウンターを用いて位置合 わせをする。この後、リフロー炉に投入することでハンダバンプと UBMとの界面に Cu リッチな CuNiSn合金層の接合構造を有する装置を形成する。
[0108] 上記実施例 1〜6によって形成した UBM、ハンダバンプの組成、 CuNiSn系合金 層中の平均 NiZCu比、及びバンププル強度を測定した。なお、これらの特性値は、 図 5及び図 8と同じ方法によって測定した。また、ハンダバンプの組成も UBMの組成 と同じ方法により測定した。結果を表 5, 6に示す。
[0109] [表 5]
Figure imgf000034_0001
tsoll
Figure imgf000034_0002
Figure imgf000035_0001
表 5、 6の結果より、 UBMとして、（l) 15〜60at%の Cu及び 40〜85at%の Niを 含む CuNi系合金層、（2) 15at%以上の Cu、 40at%以上の Ni、及び 0&％を超え、 25at%以下の Pを含む CuNiP系合金層、又は（3) 44〜60at%の Cu、 29〜40at %の Ni及び 8〜16&％の？を含み、かつ Ni含有量が P含有量の 2. 5倍以上の CuN iP系合金層を用い、（4) CuNiSn系合金層中の平均 NiZCu比を 2. 3以下にするこ とで、 120g以上の高 、バンププル強度が得られることが分かる。

Claims

請求の範囲
[1] 基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように 設けられたバリアメタル層とを有し、
前記ノリアメタル層は、電極パッド側と反対側に 15〜60at%の Cu及び 40〜85at %の Niを含む CuNi系合金層を有することを特徴とする電子部品。
[2] 前記 CuNi系合金層中の平均 NiZCu比力 0. 67-5. 7であることを特徴とする 請求項 1に記載の電子部品。
[3] 基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように 設けられたバリアメタル層とを有し、
前記ノリアメタル層は、電極パッド側と反対側に 15at%以上の Cu、 40at%以上の Ni、及び 0&％を超え、 25at%以下の Pを含む CuNiP系合金層を有することを特徴 とする電子部品。
[4] 前記 CuNiP系合金層中の平均 NiZCu比力 0. 60-5. 5であることを特徴とする 請求項 3に記載の電子部品。
[5] 基板上又は半導体素子上に設けられた電極パッドと、前記電極パッドを覆うように 設けられたバリアメタル層とを有し、
前記バリアメタル層は、電極パッド側と反対側に 44〜60at%の Cu、 29〜40at% の Ni及び 8〜16at%の Pを含み、かつ Ni含有量力 含有量の 2. 5倍以上である Cu
NiP系合金層を有することを特徴とする電子部品。
[6] 前記電極パッドと前記ノリアメタル層との間に更に、中間層が形成されていることを 特徴とする請求項 1〜5の何れか 1項に記載の電子部品。
[7] 前記中間層が、 Ni、 NiP系合金、又は NiB系合金を含むことを特徴とする請求項 6 に記載の電子部品。
[8] 請求項 1〜7の何れか 1項に記載の電子部品を有することを特徴とする電子機器。
[9] 基板及び半導体素子の少なくとも一方力 なる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記ノリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の CuNiSn 系合金層と、
前記バリアメタル層及び CuNiSn系合金層を介して、互いに異なる電子部材上に 設けられた電極パッド間を電気的に接続するように設けられたノ、ンダバンプとを有し 前記バリアメタル層は、前記 CuNiSn系合金層に接するように、 15〜60at%の Cu 及び 40〜85at%の Niを含む CuNi系合金層を有することを特徴とする半導体パッケ ージ。
[10] 前記 CuNi系合金層中の平均 NiZCu比力 0. 67-5. 7であることを特徴とする 請求項 9に記載の半導体パーケージ。
[11] 基板及び半導体素子の少なくとも一方力 なる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記バリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の
CuNiSn系合金層と、
前記バリアメタル層と CuNiSn系合金層間に設けられた Pを含む Pリッチ層と、 前記ノリアメタル層、 CuNiSn系合金層及び Pリッチ層を介して、互いに異なる電子 部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバン プとを有し、
前記ノリアメタル層は、前記 Pリッチ層に接するように、 15at%以上の Cu、 40at% 以上の Ni、及び Oat%を超え 25at%以下の Pを含む CuNiP系合金層を有することを 特徴とする半導体パッケージ。
[12] 前記 CuNiP系合金層中の平均 NiZCu比力 0. 60-5. 5であることを特徴とする 請求項 11に記載の半導体パーケージ。
[13] 基板及び半導体素子の少なくとも一方力 なる複数の電子部材と、
各電子部材上に設けられた電極パッドと、
前記電極パッドを覆うように設けられたバリアメタル層と、
前記ノリアメタル層を覆うように設けられた、平均 NiZCu比が 2. 3以下の CuNiSn 系合金層と、 前記バリアメタル層と CuNiSn系合金層間に設けられた Pを含む Pリッチ層と、 前記ノリアメタル層、 CuNiSn系合金層及び Pリッチ層を介して、互いに異なる電子 部材上に設けられた電極パッド間を電気的に接続するように設けられたハンダバン プとを有し、
前記バリアメタル層は、前記 Pリッチ層に接するように、 44〜60at%の Cu、 29-40 at%の Ni及び 8〜16&％の13を含み、かつ Ni含有量力 含有量の 2. 5倍以上であ る CuNiP系合金層を有することを特徴とする半導体パッケージ。
[14] 前記電極パッドと前記ノリアメタル層との間に更に、中間層が形成されていることを 特徴とする請求項 9〜 13の何れか 1項に記載の半導体パッケージ。
[15] 前記中間層が、 Ni、 NiP系合金、又は NiB系合金を含むことを特徴とする請求項 1 4に記載の半導体パッケージ。
[16] 前記ノリアメタル層力もハンダバンプまでの間に、 Auを含まないことを特徴とする請 求項 9〜15の何れ力 1項に記載の半導体パッケージ。
[17] 請求項 9〜16の何れか 1項に記載の半導体パッケージを有することを特徴とする電 子機器。
PCT/JP2007/060423 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器 Ceased WO2007138922A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/298,285 US20090174052A1 (en) 2006-05-29 2007-05-22 Electronic component, semiconductor package, and electronic device
EP07743857A EP2023384A4 (en) 2006-05-29 2007-05-22 ELECTRONIC COMPONENT, SEMICONDUCTOR SEALING AND ELECTRONIC ARRANGEMENT
JP2008517858A JP5099644B2 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器
CN200780019384XA CN101454887B (zh) 2006-05-29 2007-05-22 电子部件、半导体封装件和电子器件

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006-148207 2006-05-29
JP2006148207 2006-05-29
JP2007010094 2007-01-19
JP2007-010094 2007-01-19

Publications (1)

Publication Number Publication Date
WO2007138922A1 true WO2007138922A1 (ja) 2007-12-06

Family

ID=38778441

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060423 Ceased WO2007138922A1 (ja) 2006-05-29 2007-05-22 電子部品、半導体パッケージ及び電子機器

Country Status (5)

Country Link
US (1) US20090174052A1 (ja)
EP (1) EP2023384A4 (ja)
JP (1) JP5099644B2 (ja)
CN (4) CN102157458B (ja)
WO (1) WO2007138922A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
WO2009140238A3 (en) * 2008-05-12 2010-02-25 Texas Instruments Incorporated Structure and method for reliable solder joints
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
JP2015115363A (ja) * 2013-12-09 2015-06-22 富士通株式会社 電子装置及び電子装置の製造方法
JP2017073497A (ja) * 2015-10-08 2017-04-13 イビデン株式会社 プリント配線板およびその製造方法
JP2019085631A (ja) * 2017-11-09 2019-06-06 株式会社クオルテック 電子部品の製造方法、及び電子部品

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2023384A4 (en) * 2006-05-29 2013-01-02 Nec Corp ELECTRONIC COMPONENT, SEMICONDUCTOR SEALING AND ELECTRONIC ARRANGEMENT
KR20090042556A (ko) * 2007-10-26 2009-04-30 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US20090134016A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Underbump metallurgy employing sputter-deposited nickel titanium copper alloy
US20120280023A1 (en) * 2008-07-10 2012-11-08 Lsi Corporation Soldering method and related device for improved resistance to brittle fracture
US8039311B2 (en) * 2008-09-05 2011-10-18 Stats Chippac Ltd. Leadless semiconductor chip carrier system
US9082762B2 (en) * 2009-12-28 2015-07-14 International Business Machines Corporation Electromigration-resistant under-bump metallization of nickel-iron alloys for Sn-rich solder bumps in Pb-free flip-clip
JP5273073B2 (ja) * 2010-03-15 2013-08-28 オムロン株式会社 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
US8581420B2 (en) * 2010-10-18 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Under-bump metallization (UBM) structure and method of forming the same
JP5851510B2 (ja) * 2011-08-16 2016-02-03 株式会社アルバック 部品βの製造方法
JP5979883B2 (ja) * 2012-01-16 2016-08-31 株式会社Kelk 熱電素子およびこれを備えた熱電モジュール
JP5966874B2 (ja) * 2012-01-27 2016-08-10 Tdk株式会社 構造体、及びそれを含む電子部品、プリント配線板
JP6076020B2 (ja) * 2012-02-29 2017-02-08 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8912087B2 (en) * 2012-08-01 2014-12-16 Infineon Technologies Ag Method of fabricating a chip package
JP6155571B2 (ja) 2012-08-24 2017-07-05 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6015239B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板
JP6326723B2 (ja) 2012-08-24 2018-05-23 Tdk株式会社 端子構造及び半導体素子
JP6015240B2 (ja) 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
US9245770B2 (en) * 2012-12-20 2016-01-26 Stats Chippac, Ltd. Semiconductor device and method of simultaneous molding and thermalcompression bonding
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
US9984987B2 (en) 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10347602B1 (en) * 2018-07-23 2019-07-09 Mikro Mesa Technology Co., Ltd. Micro-bonding structure
US10388627B1 (en) * 2018-07-23 2019-08-20 Mikro Mesa Technology Co., Ltd. Micro-bonding structure and method of forming the same
CN114335315B (zh) * 2020-09-27 2024-09-06 中国科学院大连化学物理研究所 一种半导体温差发电器件及其制备方法
WO2022174324A1 (en) * 2021-02-22 2022-08-25 Societe de Commercialisation des Produits de la Recherche Appliquée Socpra Sciences et Génie S.E.C. Heterogeneous solder bump structure
US20230326899A1 (en) * 2022-04-07 2023-10-12 Qorvo Us, Inc. Delamination/cracking improvement at solder joints in microelectronics package

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684919A (ja) 1992-09-03 1994-03-25 Sharp Corp フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法
JPH06188284A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP2002203925A (ja) 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR900003849B1 (ko) * 1986-07-11 1990-06-02 가부시기가이샤 히다찌세이사꾸쇼 배선 기판과 이를 사용한 서말 프린팅 헤드
CN1314225A (zh) * 2000-02-18 2001-09-26 德克萨斯仪器股份有限公司 铜镀层集成电路焊点的结构和方法
JP4656275B2 (ja) * 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
KR100476301B1 (ko) * 2002-07-27 2005-03-15 한국과학기술원 전기도금법에 의한 반도체 소자의 플립칩 접속용 ｕｂｍ의형성방법
JP4271684B2 (ja) * 2003-10-24 2009-06-03 日鉱金属株式会社 ニッケル合金スパッタリングターゲット及びニッケル合金薄膜
US7427557B2 (en) * 2004-03-10 2008-09-23 Unitive International Limited Methods of forming bumps using barrier layers as etch masks
DE102005051857A1 (de) * 2005-05-25 2007-02-22 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. UBM-PAD, Lötkontakt und Verfahren zur Herstellung einer Lötverbindung
EP2023384A4 (en) * 2006-05-29 2013-01-02 Nec Corp ELECTRONIC COMPONENT, SEMICONDUCTOR SEALING AND ELECTRONIC ARRANGEMENT

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0684919A (ja) 1992-09-03 1994-03-25 Sharp Corp フリップチップ形半導体装置のフェイスダウンボンディング用バンプ電極及びその作製方法
JPH06188284A (ja) * 1992-12-18 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP2002203925A (ja) 2000-12-28 2002-07-19 Fujitsu Ltd 外部接続端子及び半導体装置
JP2003303842A (ja) * 2002-04-12 2003-10-24 Nec Electronics Corp 半導体装置およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2023384A4

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009238905A (ja) * 2008-03-26 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 半導体素子の実装構造および半導体素子の実装方法
WO2009140238A3 (en) * 2008-05-12 2010-02-25 Texas Instruments Incorporated Structure and method for reliable solder joints
JP2014192383A (ja) * 2013-03-27 2014-10-06 Fujitsu Ltd 電子部品及び電子装置の製造方法
JP2015115363A (ja) * 2013-12-09 2015-06-22 富士通株式会社 電子装置及び電子装置の製造方法
JP2017073497A (ja) * 2015-10-08 2017-04-13 イビデン株式会社 プリント配線板およびその製造方法
JP2019085631A (ja) * 2017-11-09 2019-06-06 株式会社クオルテック 電子部品の製造方法、及び電子部品

Also Published As

Publication number Publication date
CN102738107B (zh) 2014-08-27
EP2023384A4 (en) 2013-01-02
US20090174052A1 (en) 2009-07-09
CN102157458A (zh) 2011-08-17
EP2023384A1 (en) 2009-02-11
CN102738106A (zh) 2012-10-17
CN101454887B (zh) 2011-03-23
CN102157458B (zh) 2012-10-17
CN101454887A (zh) 2009-06-10
JPWO2007138922A1 (ja) 2009-10-01
CN102738107A (zh) 2012-10-17
JP5099644B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5099644B2 (ja) 電子部品、半導体パッケージ及び電子機器
US8378485B2 (en) Solder interconnect by addition of copper
US9607936B2 (en) Copper bump joint structures with improved crack resistance
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
JP4431606B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の実装構造
EP2100328A1 (en) Solder bump/under bump metallurgy structure for high temperature applications
US20100127047A1 (en) Method of inhibiting a formation of palladium-nickel-tin intermetallic in solder joints
CN100565715C (zh) 导电球、电子部件电极的形成方法和电子部件以及电子设备
US20230126663A1 (en) Layer structure and chip package that includes the layer structure
US20140061928A1 (en) Interconnection structure for semiconductor package
TWI242866B (en) Process of forming lead-free bumps on electronic component
TWI302722B (en) Ubm pad, solder contact and methods for creating a solder joint
CN116313834B (zh) 晶圆级封装方法及晶圆级封装结构
CN101159253A (zh) 凸块下金属层结构、晶圆结构与该晶圆结构的形成方法
JP2001060760A (ja) 回路電極およびその形成方法
JP2000150574A (ja) 半導体装置及び半田による接合方法
US20040175917A1 (en) Metal electrode and bonding method using the metal electrode
JP5387388B2 (ja) 電極構造
JP2001352005A (ja) 配線基板および半導体装置
JP2013076135A (ja) はんだ接続用通電部材、配線用基板及びめっき皮膜の形成方法
JPH10261643A (ja) 半導体装置
Park et al. 2nd Level Reliability Improvement on WLCSP

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780019384.X

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743857

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12298285

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2008517858

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007743857

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE