WO2007145259A1 - 可変容量回路 - Google Patents

可変容量回路 Download PDF

Info

Publication number
WO2007145259A1
WO2007145259A1 PCT/JP2007/061933 JP2007061933W WO2007145259A1 WO 2007145259 A1 WO2007145259 A1 WO 2007145259A1 JP 2007061933 W JP2007061933 W JP 2007061933W WO 2007145259 A1 WO2007145259 A1 WO 2007145259A1
Authority
WO
WIPO (PCT)
Prior art keywords
variable capacitance
variable
capacitance element
circuit
element unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/061933
Other languages
English (en)
French (fr)
Inventor
Hiroshi Katta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008521241A priority Critical patent/JP5155161B2/ja
Priority to EP07745200.1A priority patent/EP2040376B1/en
Priority to US12/304,719 priority patent/US8183959B2/en
Publication of WO2007145259A1 publication Critical patent/WO2007145259A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/18—Networks for phase shifting
    • H03H7/20—Two-port phase shifters providing an adjustable phase shift
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G7/00—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture
    • H01G7/06—Capacitors in which the capacitance is varied by non-mechanical means; Processes of their manufacture having a dielectric selected for the variation of its permittivity with applied voltage, i.e. ferroelectric capacitors

Definitions

  • the present invention has a dielectric whose dielectric constant is changed by a DC voltage used in a wireless communication device such as a mobile phone, and changes impedance, resonance frequency, etc. by changing capacitance, and circuit
  • the present invention relates to a variable capacitance circuit having excellent characteristics such as low distortion and low current consumption.
  • impedance elements such as capacitors, resistors, inductors, transmission lines, and variable capacitance diodes are combined, and impedance, resonance frequency, etc. are changed to match desired circuit characteristics and frequency band switching. Circuits that can reduce changes in characteristics in the environment of use are known.
  • variable capacitance element using a thin film dielectric layer whose dielectric constant changes with a DC voltage is used in place of the variable capacitance diode, so that the loss is small even at high frequencies, and the circuit is known. Furthermore, using a variable capacitance element unit in which a plurality of variable capacitance elements are connected in parallel in a direct current and in series at a high frequency, a circuit excellent in characteristics such as power resistance and low distortion with low loss even at high frequencies. Is disclosed (see JP 2005-101773 A).
  • circuits using variable capacitance diodes can be used only for receivers and receiver circuits with low power handling, because the withstand power of variable capacitance diodes is low and distortion due to capacitance nonlinearity is large. In other words, it cannot be used for a transmitter or a transmission circuit having a large amount of power to be handled, and there is a problem that a loss at a high frequency is large.
  • variable capacitance element In a circuit using a variable capacitance element having a thin film dielectric layer whose dielectric constant changes depending on the DC voltage, the loss in the variable capacitance element can be reduced even at a high frequency, so that the loss of the circuit can be reduced.
  • the variable capacitance element also has a problem that distortion such as waveform distortion and intermodulation distortion increases when the high-frequency voltage is high because the capacitance fluctuates due to the high-frequency voltage.
  • it is necessary to reduce the capacitance fluctuation due to the high-frequency voltage by reducing the high-frequency electric field strength of the variable capacitance element. To do so, it is effective to increase the thickness of the dielectric layer.
  • the thickness of the dielectric layer is increased, the DC electric field strength is also reduced, so that the rate of change in capacitance is lowered, and the control width of the circuit impedance, resonance frequency, etc. is reduced.
  • variable capacitance elements Since high-frequency signals make it easier for current to flow through variable capacitance elements, when using variable capacitance elements in variable capacitance circuits, the variable capacitance elements generate heat and break due to loss resistance during use, and the circuit's power resistance against high-frequency signals There is a problem that becomes low. It is effective to increase the thickness of the dielectric layer and reduce the calorific value per unit volume even for such a problem of withstand power. When the thickness of the dielectric layer is increased, the DC electric field strength also decreases. Therefore, there is a problem that the rate of change in capacitance also decreases, and the control width of the circuit impedance, resonance frequency, etc. becomes small.
  • Japanese Unexamined Patent Publication No. 2005-101773 discloses a variable capacitance element in which a plurality of variable capacitance elements using a thin film dielectric layer whose dielectric constant is changed by a DC voltage are connected in parallel in DC and in series in high frequency.
  • a circuit using the unit is disclosed.
  • a plurality of variable capacitance elements are connected in parallel in a direct current manner, so that a predetermined DC voltage can be applied to each variable capacitance element, whereby each variable capacitance element by a DC voltage can be applied.
  • the desired impedance can be controlled by making maximum use of the capacitance change rate.
  • variable capacitance element unit has a plurality of variable capacitance elements connected in series at a high frequency
  • the high frequency voltage applied to the variable capacitance elements is divided into each variable capacitance element, so that each variable capacitance element is The high-frequency voltage applied to the voltage is reduced by being divided, and the capacitance fluctuation of the variable capacitance element unit with respect to the high-frequency signal can be suppressed to a low level. Therefore, the circuit disclosed in Japanese Patent Application Laid-Open No. 2005-101773 can suppress waveform distortion, intermodulation distortion, and the like of the circuit.
  • variable capacitance elements are connected in series at a high frequency, the same effect as increasing the film thickness of the dielectric layer of the variable capacitance elements can be obtained, and the unit volume due to the loss resistance of the variable capacitance element unit can be obtained. The amount of heat generated per unit can be reduced, and the power durability of the circuit can be improved.
  • variable capacitance element unit since the number of variable capacitance elements is large, the high frequency voltage applied to each variable capacitance element can be reduced. However, current consumption tends to increase due to the parallel connection of variable capacitance elements. Furthermore, if the number of variable capacitance elements used is large, the variable capacitance circuit tends to be large and costly.
  • variable capacitance elements can reduce the waveform distortion and intermodulation distortion of the circuit, while increasing the current consumption.
  • characteristics required for a circuit having the variable capacitance element unit since the low distortion and current consumption reduction are in a trade-off relationship, it is particularly difficult to satisfy both of them, and the cost increases due to the increase in the number of variable capacitance elements and the variable capacitance circuit. It has been reported that the variable capacitance circuit that has achieved even the suppression of large size is satisfactory.
  • the present invention has been devised in view of the problems in the conventional techniques as described above, and the object thereof is to satisfy both the low distortion and the reduction of the consumption current, and further, the power durability and the low cost.
  • An object of the present invention is to provide a variable capacitance circuit that satisfies the miniaturization of the circuit.
  • the present invention is a variable capacitance circuit in which a capacitance value is controlled, and includes a first variable capacitance unit and a second variable capacitance unit, and the first variable capacitance unit is adapted to apply a DC voltage.
  • One or more variable capacitance elements consisting of a dielectric layer with a changing dielectric constant and a pair of electrodes sandwiching the dielectric layer.
  • N number of variable capacitance capacitors (where n is a natural number of 2 or more), high frequency Is a first variable capacitance element unit connected in series and in parallel in direct current, and the second variable capacitance section is a high frequency signal applied to the first variable capacitance element unit.
  • variable capacitance element comprising a dielectric layer to which a voltage amplitude smaller than the voltage amplitude is applied and whose dielectric constant changes in response to application of a DC voltage and a pair of electrodes sandwiching the dielectric layer Or m (where m is less than n and a natural number)
  • the second variable capacitance element unit is formed by connecting variable capacitance elements in series.
  • N is a natural number of 2 or more
  • each variable capacitor is composed of one or more variable capacitance elements, and the dielectric constant of each variable capacitance element changes according to the application of a DC voltage.
  • variable capacitors N variable capacitors, a first bias line on the high potential side of the DC voltage, and a second bias line on the low potential side of the DC voltage, each including a dielectric layer and a pair of electrodes sandwiching the dielectric layer
  • a first variable capacitor including a first bias line and a second bias line, wherein the first bias line and the second bias line are alternately connected across the variable capacitor and between the capacitors.
  • a voltage amplitude smaller than the voltage amplitude of the high frequency signal applied to the first variable capacitance element unit is applied to the second variable capacitance unit, and Consists of one variable capacitor consisting of a dielectric layer whose dielectric constant changes in response to pressure and a pair of electrodes that sandwich the dielectric layer, or m (where m is smaller than n and is a natural number) And a second variable capacitance element unit in which the variable capacitance elements are connected in series.
  • the present invention provides a plurality of variable capacitance units, each having one or a plurality of variable capacitance elements, each measuring a voltage amplitude value in the plurality of variable capacitance units, and determining the voltage amplitude value in the variable capacitance unit.
  • the first variable capacitance element unit having n variable capacitance capacitors each having at least one variable capacitance element connected in series in terms of high frequency and in parallel in terms of DC is provided. Furthermore, when a voltage amplitude smaller than that of the first variable capacitance element unit is applied, the dependency of the number of variable capacitance elements on the distortion is much smaller than that of the first variable capacitance element unit, and the number of variable capacitance elements is greatly reduced.
  • the second variable capacitance element unit it is possible to provide a variable capacitance circuit that can reduce the current consumption while suppressing the occurrence of distortion, has excellent power resistance, low loss, and low current consumption. In addition, the cost for the variable capacitance circuit can be reduced and the size of the variable capacitance circuit can be reduced.
  • FIG. 1 is an equivalent circuit diagram showing a variable capacitance circuit according to an embodiment of the present invention.
  • FIG. 2 is a calculation result of the adjacent channel leakage power (ACPR1) of the output matching circuit shown in FIG. 1, and is a diagram showing the dependence of the number of variable capacitors in the first variable capacitor unit Ct 1 on ACPR 1. .
  • ACPR1 adjacent channel leakage power
  • FIG. 3 shows the calculation result of the adjacent channel leakage power (ACPR1) of the output matching circuit shown in FIG. 1, and shows the dependence of the number of variable capacitance elements in the second variable capacitance element unit Ct2 on ACPR1.
  • ACPR1 adjacent channel leakage power
  • FIG. 4A and 4B are perspective plan views showing an example of an embodiment of a variable capacitance element unit in which five variable capacitance elements are connected in series, and FIG. 4B is a perspective view of FIG. 4A. — A sectional view taken along line A ′.
  • FIG. 5A and FIG. 5B are equivalent circuit diagrams showing variable capacitance element units according to an embodiment of the present invention.
  • FIG. 6 is a perspective view showing an example of the second variable capacitance element unit.
  • the variable capacitance circuit of the present invention includes a first variable capacitance portion and a second variable capacitance portion whose capacitance changes when a DC voltage is applied.
  • the first variable capacitance section includes n variable capacitance capacitors (where n is a natural number of 2 or more) composed of one or more variable capacitance elements, in series at a high frequency, and DC.
  • the first variable capacitance element unit connected in parallel is shown, and the second variable capacitance section consists of one variable capacitance element, or m (where m is n).
  • variable capacitance element unit in which the variable capacitance elements (smaller, natural number) are connected in series, and the second variable capacitance element unit is a high-frequency signal applied to the first variable capacitance element unit.
  • a voltage amplitude smaller than the voltage amplitude is applied, and the number of variable capacitors is smaller than that of the first variable element unit.
  • the variable capacitance circuit of the present invention includes a first variable capacitance element unit and a second variable capacitance element unit.
  • the knit is included, and the capacity values of these units are controlled.
  • Controlling the capacitance value of the first variable capacitance element unit and the second variable capacitance element unit means changing the capacitance value of one of the capacitance values and not changing the capacitance value of the other capacitance value. This includes the case where the capacitance value is not changed.
  • variable capacitance circuit By controlling the capacitance values of the first variable capacitance element unit and the second variable capacitance element unit, it is possible to obtain the usage conditions or characteristics of the variable capacitance circuit that was previously not possible with a single variable capacitance element unit. It becomes.
  • the use conditions of the variable capacitance circuit are various for each circuit of the variable capacitance circuit, and examples thereof include a frequency condition, a temperature condition, and a use power condition.
  • the characteristics of the variable capacitance circuit vary depending on the circuit of the variable capacitance circuit.For example, when the variable capacitance circuit is a matching circuit, the impedance characteristic is obtained. When the variable capacitance circuit is a resonance circuit, the pass characteristic is obtained. When the variable capacitance circuit is a phase shift circuit, it means the phase characteristic.
  • the second variable capacitance element unit is configured such that the m variable capacitance elements are connected in series, and the second variable capacitance element unit is configured to have a variable force including one or more variable capacitance elements. It is preferable that o capacitors (where o is smaller than n and a natural number) are connected in series in terms of high frequency and in parallel in terms of DC.
  • the second variable capacitance element unit is a variable capacitance element unit in which m variable capacitance elements are connected in series.
  • the second variable capacitance element unit is
  • each variable capacitor being composed of one or more variable capacitors, o variable capacitors,
  • the voltage amplitude of the high-frequency signal applied to the first variable capacitance element unit is maximum, and the voltage amplitude is applied to the second variable capacitance element unit.
  • the voltage amplitude of the applied high frequency signal is preferably minimal.
  • circuits are connected to the input side and the output side of the variable capacitance circuit, respectively, and a change in capacitance of the variable capacitance element is used to connect the input side circuit and the output side circuit. It is preferable to function the variable capacitance circuit as a matching circuit for matching impedance.
  • variable capacitance circuit functions as a resonance circuit for changing the resonance frequency of the high-frequency signal by using the capacitance change of the variable capacitance element.
  • circuits are connected to the input side and the output side of the variable capacitance circuit, respectively, and the high frequency signal from the input side circuit and the output side of the variable capacitance element are used to change the capacitance of the variable capacitance element. It is preferable to make the variable capacitance circuit function as a phase shift circuit for changing the phase difference from the high frequency signal to the circuit.
  • variable capacitance circuit of the present invention satisfies that the voltage amplitude of the high frequency signal applied to the second variable capacitance element unit is smaller than the voltage amplitude of the high frequency signal applied to the first variable capacitance element unit. Further, the number m of the variable capacitance elements in the second variable capacitance element unit (the number o of the variable capacitance capacitors in the case of the second variable capacitance element unit A ′) is greater than the number n of the variable capacitance capacitors in the first variable capacitance element unit. The one that satisfies the less.
  • the applied high frequency signal is a frequency signal of 300 MHz or higher, V, and the main signal among the high frequency signals applied to the variable capacitance circuit of the present invention.
  • the non-linear device cover when a non-linear device such as a transistor is connected to the input side of the variable capacitance circuit of the present invention, the non-linear device cover generates a high-frequency signal as a main signal and a high-frequency signal such as a harmonic signal.
  • the main signal is referred to as “applied high-frequency signal” in the present invention.
  • the present invention relates to the first variable capacitance element unit and the second variable capacitance element unit, the voltage amplitude of the applied high frequency signal is different, and the voltage of the second variable capacitance element unit is higher than the voltage amplitude of the first variable capacitance element unit.
  • the second variable capacitor when the amplitude is small
  • the present invention relates to a variable capacitance circuit in which the number of variable capacitance elements in the element unit is smaller than that of the variable capacitance capacitors in the first variable capacitance element unit.
  • the number of variable capacitors in the first variable capacitor unit and the second variable capacitor unit is controlled based on the magnitude of the voltage amplitude in this way, and the total number of variable capacitors used in the variable capacitor circuit is determined. It can be reduced.
  • the smaller the voltage amplitude of the high frequency signal the smaller the voltage amplitude applied to each variable capacitance element in the variable capacitance element unit, thereby reducing the distortion in each variable capacitance element. Therefore, the number of variable capacitance elements in the variable capacitance element unit can be reduced.
  • variable capacitance element unit by measuring or calculating the voltage amplitude of the high-frequency signal in each variable capacitance element unit and comparing the magnitudes, the number of elements in the unit with the smaller dependency of the number of variable capacitance elements on the variable capacitance circuit characteristics can be determined. It can be reduced.
  • the following (1) It is particularly preferable to use a method for adjusting the number of variable capacitance elements including steps (3) to (3).
  • the adjustment method (1) a step of measuring a voltage amplitude value of a high frequency signal applied to each of a plurality of variable capacitance element units (including calculation by simulation) and comparing the magnitudes of the obtained voltage amplitude values And (2) the dependency of the number of variable capacitors in the first variable capacitor unit on the variable capacitor circuit characteristics, and the second variable capacitor unit having a lower voltage amplitude of the high-frequency signal than the first variable capacitor unit. Comparing the dependence of the number of variable capacitance elements in the medium, and (3) calculating the optimum number of variable capacitance elements in the second variable capacitance element unit based on the dependence; It is preferable to be strong.
  • the applied high frequency signal means the main signal among the high frequency signals applied to the variable capacitance circuit of the present invention as described above.
  • variable capacitance element units in step (1) above are those in which variable capacitance elements are connected in series.
  • a variable capacitance capacitor composed of one or more variable capacitance elements is connected in series in terms of high frequency.
  • a variable capacitance element connected in parallel Includes child units.
  • the plurality of variable capacitance element units in step (1) may be designed in the variable capacitance circuit so that the variable capacitance circuit having them can obtain desired characteristics.
  • the positional relationship between the variable capacitance element units in the variable capacitance circuit or the positional relationship between the variable capacitance element unit and other components is not particularly limited.
  • the desired characteristic is, for example, a characteristic required depending on the type of circuit.
  • the magnitude of distortion (linearity), current consumption, gain (gain), etc. Show.
  • the above-mentioned variable capacitance circuit is designed by a circuit design process generally performed by those skilled in the art. Specifically, simulation and Z or actual measurement are performed so that desired characteristics can be obtained. This is designed after the process of determining each circuit characteristic (capacitance value Ct and circuit constant L of each variable capacitance element unit).
  • step (1) a plurality of variable capacitance element units are designed in the circuit that match the respective capacitance values obtained by simulation and Z or actual measurement.
  • a capacitance element fixed capacitance element showing a similar capacitance value may be used instead of the variable capacitance element unit.
  • a capacitive element it may be replaced with a variable capacitive element unit having a similar capacitance value before the next step (2).
  • step (1) above when measuring the voltage amplitude value of the high-frequency signal applied to each of the plurality of variable capacitance element units, the voltage amplitude value is measured by connecting an oscilloscope to both ends of the variable capacitance element unit. Is done.
  • the voltage amplitude value is calculated by using a circuit simulator.
  • the first variable capacitance element unit in the above step (2) is a variable capacitance element unit in which variable capacitance elements are connected in series in terms of high frequency and in parallel in terms of direct current. If there is any distortion, it is particularly desirable if the desired strain In view of the above, it is preferable to select the first variable capacitance element unit having the maximum voltage amplitude value among the plurality of variable capacitance element units.
  • variable capacitance circuit characteristics in step (2) above include distortion characteristics such as adjacent channel leakage power (ACPR) and third-order intermodulation distortion (IM3), and modulation / demodulation characteristics such as reception sensitivity and bit error rate. Can be mentioned.
  • ACPR adjacent channel leakage power
  • IM3 third-order intermodulation distortion
  • modulation / demodulation characteristics such as reception sensitivity and bit error rate.
  • the dependency of the number of variable capacitor elements in a certain first variable capacitor unit on the variable capacitor circuit characteristics is, for example, the number of variable capacitors in the first variable capacitor unit.
  • the variable capacitance circuit characteristics in the case of the number of capacitors can be plotted and can be obtained from the magnitude (absolute value) of the slope.
  • the dependence of the number of variable capacitance elements in the second variable capacitance element unit on the variable capacitance circuit characteristics can be determined.
  • This dependency can be measured by actually making a variable capacitance circuit having a first variable capacitance element unit and a second variable capacitance element unit in which the number of capacitors is set, and then measuring the variable capacitance circuit characteristics. It may be obtained by calculation such as simulation.
  • the second variable capacitance element unit has a lower voltage amplitude of the high frequency signal than the first variable capacitance element unit.
  • the variable capacitance element unit can be arbitrarily selected from among the variable capacitance element units. However, in order to obtain a sufficient reduction effect of the consumption current, the one having the smallest voltage amplitude value among the plurality of variable capacitance element units can be selected. Two variable capacitance element units are preferable.
  • step (3) among the dependencies obtained in step (2), the number of variable capacitors in the low-capacitance variable capacitor unit is reduced to a number that does not cause the variable capacitance circuit characteristics to be lower than the desired characteristics. That means.
  • step (2) based on the comparison result of the voltage amplitude value in step (1), select two variable capacitance units with different voltage amplitude values, The voltage amplitude value may be small! /, And the number of variable capacitance elements in the variable capacitance circuit may be reduced.
  • variable capacitors in the second variable capacitor unit variable capacitor
  • the calculation method of the number of sensors is described, but the calculation method is not limited to the following example.
  • the calculation is to calculate the distortion of the output matching circuit of the variable capacitance circuit (in this case, the adjacent channel leakage power (ACPR1), which is one of the distortion characteristic indicators), and to calculate the first variable capacitance element mute for ACPR1.
  • ct 1 and the second variable capacitance element unit Ct2 The number of capacitors in Ct2 is calculated by the circuit simulator.
  • the first variable capacitance element unit Ctl and the second variable capacitance element in Fig. 1 are calculated.
  • the high-frequency voltage input to unit Ct2 varies depending on the circuit constants used.
  • the high frequency voltage input to the variable capacitance element unit can be calculated by a circuit simulator or the like. Note that, in FIG.
  • the first variable capacitance element unit indicated by Ctl the second variable capacitance element unit indicated by Ct2, the inductor L, the first to third DC limiting capacitance elements Cdl to Cd3, the first and first A two bias supply circuit Rl, R2 and a high frequency power amplifier constituted by them are shown.
  • the input matching circuit 1, the transistor 2 and the output matching circuit 3 are electrically connected in series in this order.
  • the output matching circuit 3 the inductor L, the first DC limiting capacitance element Cdl, the second DC limiting capacitance element Cd2, the second variable capacitance element unit Ct2, and the third DC limiting capacitance element Cd3 are electrically connected in series in this order.
  • Transistor 2 is electrically connected to inductor L.
  • the first bias supply circuit R1 is electrically connected to the connection point between the first DC limiting capacitance element Cdl and the second DC limiting capacitance element Cd2, and the input terminal of the first variable capacitance element unit Ctl is electrically connected.
  • the output terminal of the first variable capacitance element unit Ctl is grounded.
  • One end of the electrical resistance R is electrically connected to the connection point between the second direct current limiting capacitive element Cd2 and the second variable capacitive element unit Ct2, and the other end of the electrical resistance R is grounded.
  • a second bias supply circuit R2 is electrically connected to a connection point between the second variable capacitance element unit Ct2 and the third DC limiting capacitance element Cd3.
  • circuit constant 0.6 nH
  • Ctl ( DC control voltage OV) 4. lpF
  • Ct2 (DC control voltage 0V) 4. lpF
  • high frequency signal input to output matching circuit 3 is simulated as a cdma signal with a frequency of 1880 MHz and input power + 30.5 dBm
  • the maximum high-frequency voltage applied to the second variable capacitor element unit Ct2 was 2. OV
  • the high-frequency voltage applied to the first variable capacitor element unit Ctl was 16.8 V at maximum (Step 1).
  • distortion of the output matching circuit 3 is measured by measuring the voltage-capacitance characteristics of the variable capacitance element, and the results are shown in J. Appl. Phys. 33 (9), 2826 (1962) and J. Mat. Sci., Materials in As shown in Electronics 11,645 (2000), etc., fitting can be performed using the bias equation, modeling as a variable capacitance element unit, and calculation using a circuit simulator.
  • the first variable capacitance element unit Ctl reduces (improves) ACPR1 by increasing the number of variable capacitance capacitors, and has a large dependence on ACPR1, whereas the second variable capacitance unit in Fig. 3 It can be seen that the element unit Ct2 has very little dependence on ACPR1 with no significant change in the number of variable capacitors (Step 2). As can be seen from FIG. 2, if the number of variable capacitors in the first variable capacitance element unit Ctl is 11 or more, the number of variable capacitors in the second variable capacitance element unit Ct2 is almost equal when the number is 5 or more. As a result, it is calculated (step 3).
  • the desired ACPR1 characteristic of the output matching circuit 3 is -50dBc (below)
  • the number of Ctl variable capacitors is 11
  • the number of Ct2 variable capacitors is 11 for both.
  • the dependence of the number of variable capacitance elements on ACPR1 is very small.
  • the number of variable capacitance elements in the element unit Ct2 can be reduced to about half of the normal number of elements, reducing current consumption.
  • variable capacitance circuit of the present invention having the first variable capacitance element unit and the second variable capacitance element unit reduces the high-frequency voltage applied to each variable capacitance element to generate a waveform.
  • variable capacitance circuit of the present invention when there are a plurality of variable capacitance element units in which the variable capacitance elements are connected in series in terms of high frequency and in parallel in terms of DC, each of the variable capacitance element units
  • the voltage amplitude of the high-frequency signal applied to the first variable capacitance element unit is preferably maximized in the first variable capacitance element unit.
  • variable capacitance element units each having a single variable capacitance element force or a plurality of variable capacitance elements connected in series are included, a high-frequency signal applied to each of the variable capacitance element units
  • the voltage amplitude is preferably minimized in the second variable capacitance element unit.
  • the applied high-frequency signal refers to the main signal among the high-frequency signals applied to the variable capacitance circuit of the present invention.
  • the one with the maximum voltage amplitude of the applied high frequency signal is the first variable capacitance element unit, and the smallest one is the second variable capacitance element unit.
  • the occurrence of distortion can be greatly suppressed, and the number of variable capacitors in the second variable capacitor unit can be sufficiently reduced to sufficiently reduce power consumption.
  • variable capacitance circuit of the present invention has various functions and can be used as various circuits.
  • the variable capacitance circuit is mainly used as a matching circuit, a resonance circuit, or a phase shift circuit.
  • the characteristics of the first variable capacitance element unit Ctl and the second variable capacitance element unit Ct2 of the variable capacitance circuit can be easily controlled by the capacitance component.
  • the phase difference can be changed to a desired phase difference at a desired frequency, temperature, power consumption, or the like.
  • the impedance of the circuit on the input side and the circuit on the output side of the variable capacitance circuit at a desired frequency, temperature, power consumption, etc. has desired characteristics such as high power, high efficiency
  • the resonant frequency of the high frequency signal is changed to the desired frequency
  • the phase difference from the high-frequency signal can be changed to a desired magnitude.
  • the power consumption can be sufficiently reduced, so that when it is used in a mobile terminal, the power consumption of the battery is suppressed, and further, the cost and size of the mobile terminal are reduced.
  • the variable capacitance circuit can be provided.
  • circuits connected to the input side and output side include active devices such as transistors and oscillators, and passive devices such as filters and antennas.
  • variable capacitance element and the variable capacitance element unit will be described in detail.
  • the variable capacitance element includes a dielectric layer and a pair of electrodes that sandwich the dielectric layer.
  • the dielectric layer refers to a thin film dielectric layer whose dielectric constant changes with a DC voltage.
  • the electrode is formed of (Ba 2, Sr 3) 2 Ti 2 O 4 (BST) or the like, which is preferably a noble metal such as Au, Pt, or Ir.
  • the dielectric layer and the pair of electrodes are formed on an insulating substrate having a low dielectric constant.
  • the insulating substrate is preferably a flat and highly insulating substrate such as MgO, alumina, sapphire, or LaAlO.
  • the variable capacitance element is formed by sequentially depositing a lower electrode, a dielectric layer and an upper electrode on the insulating substrate using sputtering or the like, and processing each into a desired shape, thereby forming the dielectric layer and the dielectric layer.
  • a variable capacitance element including a pair of sandwiched electrodes can be manufactured.
  • the first variable capacitance element unit has n or more variable capacitance capacitors (where n is a natural number of 2 or more), and is connected in series for high frequency and in parallel for DC It means what has been done.
  • the first variable capacitance element unit is a first variable capacitor having a variable capacitance element, a bias line, and a thin film resistor on the same support substrate, particularly for ease of handling, miniaturization, and low cost. It is preferable that it is an element unit.
  • 4A and 4B show a specific example of a first variable capacitor element unit having a variable capacitor, a nose line, and a thin film resistor on the same support substrate.
  • FIG. 4A shows an example of a variable capacitance element unit according to the present invention
  • C1 to C5 are variable capacitance elements
  • 31 to 34 are conductor lines
  • 4 is a thin film dielectric layer
  • 5 is an upper electrode
  • 61 to 6 6 is a thin film resistor
  • 7 is an insulating layer
  • 8 is a lead electrode layer
  • 9 is a protective layer
  • 10 is a solder diffusion prevention layer
  • 11 is a support substrate
  • 12 is a lower electrode
  • 111 and 112 are solder terminal portions.
  • FIG. 4B is a cross-sectional view taken along line AA ′ of FIG. 4A.
  • variable capacitor is composed of one or more variable capacitors, and the first variable capacitor is connected to n (where n is a natural number of 2 or more) of the variable capacitors.
  • variable capacitor according to the present invention is not limited to these.
  • FIG. 5A is an equivalent circuit diagram having five variable capacitance elements, in which five variable capacitance capacitors composed of the variable capacitance elements are connected in series in terms of high frequency and in parallel in terms of DC.
  • FIG. 5 is an equivalent circuit diagram of a variable capacitance element unit Ct connected to a column. Note that the equivalent circuit of FIG. 5A shows that of FIG. 4A and FIG. 4B.
  • FIG. 5B is an equivalent circuit diagram having six variable capacitance elements, in which five variable capacitance capacitors composed of the variable capacitance elements are connected in series in terms of high frequency and in terms of direct current.
  • FIG. 5 is an equivalent circuit diagram of a variable capacitance element unit Ct connected in parallel.
  • reference numerals C1 to C6 are all variable capacitance elements
  • B11 to B13 and B31 to B33 are first bias lines (in FIG. 5B, resistance elements) including at least one of a resistance component and an inductor component
  • B21 to B23 and B41 to B43 are second bias lines including at least one of a resistance component and an inductor component (in the figure, resistance components R21 to R23). And R41 to B43.).
  • the first bias lines B11 to B13 and B31 to B33 are on the high potential side of the applied DC voltage
  • the second bias lines B21 to B23 and B41 to B43 are on the low potential side of the applied DC voltage.
  • B11 to B13 and B31 to B33 are applied with the high potential side of the DC voltage as the first bias line
  • B21 to B23 and B41 to B43 are applied with the low potential side of the DC voltage as the second bias line.
  • the low potential side of the DC voltage is applied as the second bias line to B11 ⁇ : B13 and B31 ⁇ : B33, and the DC as the first bias line to B21 ⁇ B23 and B41 ⁇ B43.
  • the high potential side of the voltage may be applied!
  • the variable capacitance element unit Ct includes an input terminal IN, an output terminal OUT, five variable capacitance elements C1 to C5, three first bias lines B11 to B13, and three second bias lines. B21 to B23.
  • the five variable capacitance elements C1 to C5 are connected in series between the input terminal IN and the output terminal OUT.
  • the first bias lines B11 to B13 are connected in parallel.
  • the first bias line B11 is electrically connected to a connection point between the input terminal IN and the first variable capacitance element C1.
  • the first bias line B12 is electrically connected to the connection point between the second variable capacitance element C2 and the third variable capacitance element C3.
  • the first bias line B13 is electrically connected to the connection point between the fourth variable capacitance element C4 and the fifth variable capacitance element C5.
  • the second bias lines B21 to B23 are connected in parallel.
  • the second bias line B21 is the fifth variable capacitor C Electrically connected to the connection point between 5 and output terminal OUT.
  • the second bias line B22 is electrically connected to the connection point between the third variable capacitor C3 and the fourth variable capacitor C4.
  • the second bias line B23 is electrically connected to the connection point between the first variable capacitor C1 and the second variable capacitor C2.
  • the first bias line B11 is electrically connected to the input side terminal of the first variable capacitance element C1.
  • the first bias line B12 is electrically connected to the input side terminal of the third variable capacitance element C3.
  • the first bias line B13 is electrically connected to the input side terminal of the fifth variable capacitance element C5.
  • the second bias line B21 is electrically connected to the output side terminal of the fifth variable capacitance element C5.
  • the second bias line B22 is electrically connected to the output side terminal of the third variable capacitance element C3.
  • the second bias line B23 is electrically connected to the output side terminal of the first variable capacitance element C1.
  • the first to fifth variable capacitors C1 to C5 can be regarded as the first to fifth variable capacitors, respectively. Therefore,
  • the first bias lines B11 to B13 and the second bias lines B21 to B23 are alternately connected to both ends of the plurality of variable capacitors and between the capacitors. That is, the first bias lines B11 to B13 are electrically connected to the input terminals of the odd-numbered variable capacitors, and the second bias lines B21 to B23 are electrically connected to the output terminals of the odd-numbered variable capacitors. Connected. More specifically, the first bias lines B11 to B13 electrically connect the input terminals of the odd-numbered variable capacitors, and the second bias lines B21 to B23 are the output terminals of the odd-numbered variable capacitors. Connect each other electrically.
  • variable capacitance element unit Ct in FIG. 5A When a high frequency signal is applied to the variable capacitance element unit Ct in FIG. 5A corresponding to the first variable capacitance element unit, a high frequency signal is connected in series between the input terminal IN and the output terminal OUT of the variable capacitance element unit Ct. The voltage is applied via the connected variable capacitance elements C1 to C5. At this time, the resistance components R11 to R13 and R21 to R23 of the first bias line B11 to B13 and the second bias line B21 to B23 are not affected by the impedance in the frequency domain of the high frequency signal of the variable capacitance elements C1 to C5. Has become a large impedance component, does not adversely affect the impedance of the high frequency band. Thus, the variable capacitance element unit In Ct, the five variable capacitance elements C1 to C5 can be regarded as variable capacitance elements connected in series in terms of high frequency.
  • FIG. 1 when a DC voltage is applied to the first variable capacitance element unit Ctl, Ct in FIG. 5A is set to Ctl in FIG. 1, and the input terminal IN of the variable capacitance element unit in FIG. 5A is used on the bias terminal VI side.
  • the output terminal OUT is used for the ground side
  • the DC voltage that controls the capacitive component of the variable capacitor C1 is supplied from the bias terminal VI via the resistance component of the first bias supply circuit R1. The voltage is applied between the bias terminal VI and the ground via the first variable capacitor C1 and the second bias lines B23 and B21.
  • the first variable capacitance element C1 has a predetermined dielectric constant according to the voltage applied to the variable capacitance element C1, and as a result, a desired capacitance component is obtained.
  • a DC voltage is applied to the second to fifth variable capacitance elements C2 to C5 via the first bias lines B11 to B13 and the second bias lines B21 to B23, respectively. Is done. That is, the DC voltage that controls the capacitance component of the second variable capacitance element C2 is supplied to the bias terminal via the first bias lines Bl1, B12, the second variable capacitance element C2, and the second bias lines B23, B21. Applied between VI and ground.
  • the DC voltage that controls the capacitance component of the third variable capacitance element C3 is supplied to the bias terminal VI via the first bias lines Bl l, B12, the third variable capacitance element C3, and the second bias lines B22, B21. And ground.
  • the DC voltage that controls the capacitive component of the fourth variable capacitance element C4 is applied to the noise terminal via the first bias line Bl1, B13, the fourth variable capacitance element C4, and the second bias line B23, B21. Applied between VI and ground.
  • the DC voltage that controls the capacitance component of the fifth variable capacitance element C5 is applied between the noisy terminal VI and the Darnd via the first bias lines Bl 1 and B13 and the fifth variable capacitance element C5.
  • variable capacitance elements C1 to C5 can be regarded as variable capacitance elements connected in parallel in terms of DC.
  • each of the five variable capacitance elements is connected in series in terms of high frequency and in parallel in terms of direct current. Therefore, in the present invention, Cl, C2, C3, C4 and C5 each become one variable capacitor.
  • the variable in Figure 5A The capacitive element unit has five variable capacitors connected in series for high frequency and in parallel for DC.
  • variable capacitance element unit Ct includes an input terminal IN, an output terminal OUT, six variable capacitance elements C1 to C6, three first bias lines B31 to B33, and three second bias lines. B41 to B43.
  • the six variable capacitors C1 to C6 are connected in series at the connection point between the input terminal IN and the output terminal OUT.
  • the first bias lines B31 to B33 are connected in parallel.
  • the first bias line B31 is electrically connected to a connection point between the input terminal IN and the first variable capacitance element C1.
  • the first bias line B32 is electrically connected to the connection point between the third variable capacitance element C3 and the fourth variable capacitance element C4.
  • the first bias line B33 is electrically connected to the connection point between the fifth variable capacitance element C5 and the sixth variable capacitance element C6.
  • the second bias lines B41 to B43 are connected in parallel.
  • the second bias line B41 is electrically connected to the connection point between the sixth variable capacitance element C6 and the output terminal OUT.
  • the second bias line B42 is electrically connected to a connection point between the fourth variable capacitor C4 and the fifth variable capacitor C5.
  • the second bias line B43 is electrically connected to a connection point between the second variable capacitor C2 and the third variable capacitor C3.
  • the first bias line B31 is electrically connected to the input side terminal of the first variable capacitance element C1.
  • the first bias line B32 is electrically connected to the input side terminal of the fourth variable capacitance element C4.
  • the first bias line B33 is electrically connected to the input side terminal of the sixth variable capacitance element C6.
  • the second bias line B41 is electrically connected to the output side terminal of the sixth variable capacitance element C6.
  • the second bias line B42 is electrically connected to the output side terminal of the fourth variable capacitance element C4.
  • the second bias line B43 is electrically connected to the output side terminal of the second variable capacitance element C2.
  • the group consisting of the first variable capacitor C1 and the second variable capacitor C2 can be regarded as the first variable capacitor, and the third to sixth capacitors.
  • the variable capacitors C3 to C6 can be regarded as second to fifth variable capacitors, respectively.
  • the first bias lines B31 to B33 and the second bias lines B41 to B43 are alternately connected to both ends of the plurality of variable capacitors and between the variable capacitors. That is, the first bias line B31 to B3 3 is electrically connected to the input terminal of the odd-numbered variable capacitor, and the second bias lines B41 to B43 are electrically connected to the output terminal of the odd-numbered variable capacitor. More specifically, the first bias lines B31 to B33 are electrically connected to the input terminals of the odd-numbered variable capacitors, and the second bias lines B41 to B43 are connected to the output terminals of the odd-numbered variable capacitors. Are electrically connected.
  • variable capacitance element unit Ct When a high frequency signal is applied to the variable capacitance element unit Ct in FIG. 5B corresponding to the first variable capacitance element unit, the variable capacitance element unit Ct is applied for the same reason as in FIG. 5A described above.
  • a high-frequency signal flows between the input terminal IN and the output terminal OUT via the variable capacitance elements C1 to C6 connected in series.
  • the six variable capacitance elements C1 to C6 can be regarded as variable capacitance elements connected in series in terms of high frequency.
  • the DC voltage that controls the capacitive components of the variable capacitors C1 and C2 is the resistance component of the first bias supply circuit R1 from the noise terminal VI. Via the first variable capacitance element C1, the second variable capacitance element C2, and the second bias lines B43 and B41, and is applied between the noise terminal VI and the diode.
  • a DC voltage is also applied to the third to sixth variable capacitance elements C3 to C6 via the first bias lines B31 to B33 and the second bias lines B41 to B43, respectively, as in the case of FIG. 5A. That is, the DC voltage that controls the capacitance component of the third variable capacitance element C3 is applied to the bias terminal VI via the first bias lines B31 and B32, the third variable capacitance element C3, and the second bias lines B43 and B41. And ground.
  • the DC voltage that controls the capacitive component of the fourth variable capacitance element C4 is connected to the bias terminal VI via the first bias lines B31 and B32, the fourth variable capacitance element C4, and the second bias lines B42 and B41. Applied between ground.
  • the DC voltage that controls the capacitance component of the fifth variable capacitance element C5 is connected to the bias terminal VI via the first bias lines B31, B33, the fifth variable capacitance element C5, and the second bias lines B 43, B41. Applied between ground.
  • the DC voltage that controls the capacitive component of the sixth variable capacitance element C6 is the first bias line B31, B33 and the sixth variable capacitance.
  • the voltage is applied between the bias terminal VI and the ground via the capacitive element C6.
  • variable capacitors are determined so that the number of variable capacitors in the case of high-frequency series connection and DC parallel connection is the same, the group consisting of C1 and C2 can be combined into one variable capacitor.
  • Capacitors and C3, C4, C5, and C6 are each one capacitor, so that the number of variable capacitors is the same for high-frequency series connection and DC parallel connection. Therefore, the variable capacitance element unit shown in FIG. 5B is obtained by connecting five variable capacitance capacitors in series in terms of high frequency and in parallel in terms of DC.
  • the first variable capacitance element unit a variable capacitance capacitor is connected in parallel in a direct current, so that a direct current voltage of the same magnitude is applied in a direct current and a predetermined capacitance component can be obtained.
  • the DC voltage for controlling the capacitance of the variable capacitor to a desired value can be stably supplied to the variable capacitors separately, and the thin film dielectric layer of the variable capacitor by applying the DC voltage.
  • the dielectric constant at can be varied as desired.
  • the first variable capacitance element unit is a variable capacitance element unit in which the control of the capacitance component is easy, so that the variable capacitance element unit can be set to an impedance having a desired characteristic, for example. The characteristics of the variable capacitance circuit of the present invention using this can be made variable.
  • the first variable capacitance element unit has a high frequency signal input to the variable capacitance element unit Ct, that is, a high frequency applied to the variable capacitance capacitor, by connecting the variable capacitance capacitors in series in terms of high frequency.
  • the resistance components R11 to R13 and R21 to R23 are impedance components that are large relative to the impedance in the frequency domain of the high-frequency signal, so that the first bias lines B11 to B13 And there is no leakage through the second bias lines B21 to B23. For example, in Fig.
  • variable capacitor Ct if the variable capacitor Ct is used at a frequency of 1 GHz and the capacitance of the variable capacitors C1 to C5 is 5 pF, the impedance will not be adversely affected from 1Z10 (100 MHz) at this frequency.
  • the thin film resistors 61 to 66 are set to a resistance value of 10 times or more of the impedance of variable capacitors C1 to C5 at 100 MHz, the required first and second bias lines Bl l,
  • the resistance value of B12, B13, B21, B22, B23 should be about 3.2k Q or more.
  • the DC voltage is stably applied independently to the variable capacitance elements C1 to C5, and the capacity change rate of each variable capacitance element C1 to C5 due to the DC voltage should be maximized. It is possible to control impedance, resonance frequency, and the like.
  • variable capacitance circuit since the high frequency voltage applied to these variable capacitors connected in series is divided by each variable capacitor, the high frequency voltage applied to each variable capacitor is reduced. Therefore, the capacitance fluctuation with respect to the high frequency signal can be suppressed to a small value, and the waveform distortion, intermodulation distortion, etc. can be suppressed as the variable capacitance circuit.
  • variable capacitors in series, there is the same effect as increasing the thickness of the dielectric layer of the capacitive element in terms of high frequency, and per unit volume due to the loss resistance of the variable capacitive element unit.
  • the amount of heat generated can be reduced, and the power resistance can be improved as a variable capacitance circuit.
  • the second variable capacitance element unit is a second variable capacitance element unit (referred to as a second variable capacitance element unit A) in which m (where m is smaller than n and a natural number) the variable capacitance elements are connected in series. ), Or a second variable capacitor element queue (referred to as a second variable capacitor element unit B) composed of one of the variable capacitor elements.
  • m is a natural number. The natural number here does not include zero.
  • the second variable capacitance element unit A only needs to satisfy the above requirements.
  • the second variable capacitance element unit A has advantages such as easy handling, downsizing, and low cost. It is preferable to have m variable capacitance elements on the support substrate.
  • the second variable capacitance element unit in FIG. 6 shows five variable capacitance elements that do not include a bias line! /, But is not limited to this! /.
  • the second variable capacitive element unit A includes the capacitive elements as the second variable capacitive element. The capacitive element unit A is used, and the voltage amplitude of the high-frequency signal of the unit A is measured.
  • the second variable capacitance element unit A is composed of one or more variable capacitance elements, as in the case of the variable capacitance element unit shown in FIGS. 5A and 5B, particularly among the variable capacitance elements connected in series.
  • O capacitors (where o is a natural number smaller than n), connected in series for high frequency and in parallel for DC (referred to as second variable capacitance element unit A ') ) Is preferred. That is, the second variable capacitance element unit is o variable capacitors (where o is smaller than n and a natural number) connected in series, and each variable capacitor is composed of one or more variable capacitance elements.
  • variable capacitors O variable capacitors, a first bias line on the high potential side of the DC voltage, and a second bias line on the low potential side of the DC voltage, and there are a plurality of first bias lines and multiple second bias lines.
  • a first bias line and a second bias line are included which are alternately connected to both ends of the variable capacitor and between the variable capacitors.
  • the first bias line connects the input terminals of odd-numbered variable capacitors
  • the second bias line is the odd-numbered variable capacitors. It is preferable to connect the output side terminals of the capacitors.
  • the second variable capacitance element unit A ′ is the same as the first variable capacitance element unit described above.
  • the second variable capacitance element unit B is a unit having the one variable capacitance element force.
  • the second variable capacitance element unit having one variable capacitance element force means a state where one variable capacitance element is not adjacent to another variable capacitance element. Since the second variable capacitor element unit B is composed of one variable capacitor element, there is an advantage that the current consumption can be further reduced simultaneously with downsizing.
  • the second variable capacitance element unit like the first variable capacitance element unit, When using the variable capacitor capacitor connected in series in terms of high frequency and in parallel in terms of DC, a DC voltage having the same magnitude as the DC voltage applied to the second variable capacitance element unit is used. Since it is applied to each of the variable capacitors, the capacity change rate can be utilized to the maximum, so that distortion can be suppressed and consumption current can be reduced. In addition, the capacitance change rate can be increased with low current consumption, and a variable capacitance circuit can be obtained.
  • the configuration of the output matching circuit may be modified so as to have a multi-stage configuration combining an LC low-nose type, an LC high-pass type, a ⁇ type, a saddle type, an LC resonant type, and the like.
  • the configuration of the variable capacitance circuit may be a filter, a duplexer combining a ⁇ filter and an Rx filter, or an antenna module combining a matching circuit.
  • the present invention can be implemented in various other forms without departing from the spirit or main characteristic power thereof. Therefore, the above-described embodiment is merely an example in all respects, and the scope of the present invention is shown in the claims, and is not restricted by the text of the specification. Further, all modifications and changes belonging to the scope of claims are within the scope of the present invention.

Landscapes

  • Amplifiers (AREA)

Abstract

　本発明は、低歪み化と消費電流低減化をともに満足させ、さらに、耐電力、低コスト化、回路の小型化を満足させる可変容量回路に関する。直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子１個以上から構成される可変容量コンデンサがｎ個（ただしｎは２以上の自然数）、高周波的には直列に、直流的には並列に接続されてなる第１可変容量素子ユニットと、前記第１可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、１個の前記可変容量素子からなる、またはｍ個（ただしｍはｎより小さい自然数）の前記可変容量素子が直列に接続されてなる第２可変容量素子ユニットと、を含む。

Description

可変容量回路
技術分野
[0001] 本発明は、携帯電話等の無線通信機器に使用される直流電圧により誘電率が変 化する誘電体を有し、容量が変化することにより、インピーダンスや共振周波数等を 変化させ、回路の特性を可変することができる可変容量素子を用いた可変容量回路 に関し、特に、低歪み、低消費電流等の特性に優れた可変容量回路に関する。 背景技術
[0002] 従来から、コンデンサ、抵抗、インダクタ、伝送線路等のインピーダンス素子と可変 容量ダイオードとを組み合わせ、インピーダンスや共振周波数等を変化させることで 、所望の回路特性への合わせ込み、周波数帯域の切替え、および使用環境におけ る特性の変化を軽減できる回路が知られている。
また、可変容量ダイオードに換えて、直流電圧により誘電率が変化する薄膜誘電体 層を用いた可変容量素子を用い高周波でも損失が小さ!、回路が知られて!/、る。 さらに、複数の可変容量素子を直流的に並列接続し、かつ高周波的に直列接続し た可変容量素子ユニットを用いて、高周波でも損失が小さぐ耐電力、低歪み等の特 性に優れた回路が開示されている（特開 2005— 101773号公報参照)。
しカゝしながら、可変容量ダイオードを使用した回路は、可変容量ダイオードの耐電 力が低ぐまた容量の非線形性による歪みが大きいため、取扱い電力が小さい受信 機や受信回路にしか用いることができない、すなわち、取扱い電力が大きい送信機 や送信回路には用いることができず、さらに、高周波での損失が大きいという問題点 がある。
直流電圧により誘電率が変化する薄膜誘電体層を有する可変容量素子を用いた 回路においては、高周波でも可変容量素子における損失を少なくすることができるた め、回路の損失を少なくすることができるが、可変容量素子は、高周波電圧によって も容量変動が生じるため、高周波電圧が高い場合、波形歪みや相互変調歪み等の 歪みが大きくなるというような問題点がある。 前記歪みを低減するためには、可変容量素子の高周波電界強度を下げて高周波 電圧による容量変動を小さくする必要があり、そうするためには誘電体層の厚みを大 きくすることが有効であるが、誘電体層の厚みを大きくすると直流電界強度も小さくな るため、容量変化率も下がり、回路のインピーダンスや共振周波数等の制御幅が小 さくなるという問題点がある。
高周波信号では可変容量素子に電流が流れやすくなるため、可変容量素子を可 変容量回路で使用する場合、使用中に損失抵抗により可変容量素子が発熱して壊 れ、高周波信号に対する回路の耐電力が低くなるという問題点がある。このような耐 電力の問題に対しても誘電体層の厚みを大きくし、単位体積当りの発熱量を小さくす ることが有効である力 誘電体層の厚みを大きくすると直流電界強度も小さくなるため 、容量変化率も下がり、回路のインピーダンスや共振周波数等の制御幅が小さくなる という問題点がある。
特開 2005— 101773号公報には、直流電圧により誘電率が変化する薄膜誘電体 層を用いた可変容量素子を複数、直流的に並列接続し、かつ高周波的に直列接続 してなる可変容量素子ユニットを用いた回路が開示されている。この回路は、複数の 可変容量素子が直流的に並列接続されたものであるため、各々の可変容量素子に 所定の直流電圧を印加することができ、これにより、直流電圧による各々の可変容量 素子の容量変化率を最大限に利用して所望のインピーダンスを制御することができ る。また、可変容量素子ユニットは複数の可変容量素子が高周波的に直列接続され ているため、可変容量素子に印加される高周波電圧が各々の可変容量素子に分圧 されるので、個々の可変容量素子に印加される高周波電圧は分圧されて減少するこ ととなり、可変容量素子ユニットの高周波信号に対する容量変動を小さく抑えることが できる。そのため、特開 2005— 101773号公報に開示されている回路は、回路の波 形歪みや相互変調歪み等を抑制することができる。さらに、複数の可変容量素子が 高周波的に直列接続されているため、可変容量素子の誘電体層の膜厚を大きくする のと同様の効果が得られ、可変容量素子ユニットの損失抵抗による単位体積あたり の発熱量を小さくすることができ、回路の耐電力を向上できるものである。
し力しながら、その一方で、特開 2005— 101773号公報に開示されている回路に おける可変容量素子ユニットは、可変容量素子の数が多いため、個々の可変容量素 子に印加される高周波電圧を低減できるが、その場合、可変容量素子の数が多いこ とで、直流的には可変容量素子が並列接続されていることにより消費電流が増加す る傾向があり、さらには、使用する可変容量素子数が多いと、可変容量回路が大型 化してコストがかかる傾向がある。
可変容量素子数を増やせば、回路の波形歪みや相互変調歪み等を低減すること はできる一方で、消費電流は増加するというように、前記可変容量素子ユニットを有 する回路への要求特性のなかでも、低歪み化と消費電流低減ィヒは二律背反の関係 にあるため、とくにそれらをともに満足することは困難であり、さらに、可変容量素子数 の増加に起因するコストの増大および可変容量回路の大型化を十分に抑制すること までも達成した可変容量回路にっ ヽて満足する報告がされて ヽな ヽ。
発明の開示
本発明は、以上のような従来の技術における問題点に鑑みて案出されたものであり 、その目的は低歪み化と消費電流低減化をともに満足させ、さらに、耐電力、低コスト ィ匕、回路の小型化を満足させる可変容量回路を提供することである。
本発明は、容量値が制御される可変容量回路であって、第 1の可変容量部と第 2の 可変容量部とを含み、前記第 1の可変容量部が、直流電圧の印加に応じて誘電率が 変化する誘電体層と該誘電体層を挟持する一対の電極とからなる可変容量素子 1個 以上力 構成される可変容量コンデンサが n個（ただし nは 2以上の自然数)、高周波 的には直列に、かつ、直流的には並列に接続されてなる第 1可変容量素子ユニット であり、前記第 2の可変容量部が、前記第 1可変容量素子ユニットに印加される高周 波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に 応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる 1 個の前記可変容量素子からなる、または m個（ただし mは nより小さ 、自然数)の前記 可変容量素子が直列に接続されてなる第 2可変容量素子ユニットである、ことを特徴 し nは 2以上の自然数)の可変容量コンデンサであって、各可変容量コンデンサは 1 個以上の可変容量素子から構成され、該可変容量素子は、直流電圧の印加に応じ て誘電率が変化する誘電体層と、該誘電体層を挟持する一対の電極とからなる、 n 個の可変容量コンデンサと、直流電圧の高電位側の第 1バイアスラインおよび直流電 圧の低電位側の第 2バイアスラインであって、第 1バイアスラインおよび第 2バイアスラ インとが複数の可変容量コンデンサの両端および各コンデンサ間に交互に接続され る、第 1バイアスラインおよび第 2バイアスラインとを含む、第 1可変容量素子ユニット であり、前記第 2の可変容量部が、前記第 1可変容量素子ユニットに印加される高周 波信号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に 応じて誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる 1 個の可変容量素子からなる、または m個（ただし mは nより小さ 、自然数)の前記可変 容量素子が直列に接続されてなる第 2可変容量素子ユニットと、を含むことを特徴と する可変容量回路である。
本発明は、複数の可変容量部であって、それぞれが 1または複数の可変容量素子 を有する、複数の可変容量部における電圧振幅値をそれぞれ測定して、前記可変 容量部における前記電圧振幅値の大小を比較する工程と、前記複数の可変容量部 のうち、電圧振幅値の異なる 2つの可変容量部を選択し、電圧振幅値の小さい方の 可変容量回路における可変容量素子数を減らす工程と、を含むことを特徴とする可 変容量回路の可変容量素子数の調整方法である。
本発明によれば、可変容量素子 1個以上力 構成される可変容量コンデンサが n個 、高周波的には直列に、かつ、直流的には並列に接続されてなる第 1可変容量素子 ユニットを有し、さらに、第 1可変容量素子ユニットよりも小さい電圧振幅が印加される と第 1可変容量素子ユニットよりも可変容量素子数の歪みへの依存性が非常に小さく 、可変容量素子数を大きく減少させた第 2可変容量素子ユニットを有することにより、 歪みの発生を抑制したうえで消費電流をも少なくでき、耐電力に優れ、低損失、かつ 低消費電流である可変容量回路を提供することができ、さらに、該可変容量回路に 力かるコストの低減および該可変容量回路の小型化を達成することができる。
図面の簡単な説明 [0004] 本発明の目的、特色、および利点は、下記の詳細な説明と図面とからより明確にな るであろう。
図 1は、本発明の一実施形態に従う可変容量回路を示す等価回路図である。 図 2は、図 1に示す出力整合回路の隣接チャネル漏洩電力 (ACPR1)の計算結果 であり、 ACPR 1に対する第 1可変容量素子ユニット Ct 1中の可変容量コンデンサ数 の依存性を示す図である。
図 3は、図 1に示す出力整合回路の隣接チャネル漏洩電力 (ACPR1)の計算結果 であり、 ACPR1に対する第 2可変容量素子ユニット Ct2中の可変容量素子数の依存 性を示す図である。
図 4Aおよび図 4Bは、図 4Aは、可変容量素子が 5個直列接続された可変容量素 子ユニットの実施の形態の一例を示す透視状態の平面図であり、図 4Bは、図 4Aの A— A'線断面図である。
図 5Aおよび図 5Bは、本発明の一実施形態に従う可変容量素子ユニットを示す等 価回路図である。
図 6は、第 2可変容量素子ユニットの一例を示す透視状態の図である。 発明を実施するための最良の形態
[0005] 以下図面を参考にして本発明の好適な実施形態を詳細に説明する。
本発明の可変容量回路は、直流電圧の印加により容量が変化する第 1の可変容量 部と第 2の可変容量部とを含む。ここで、前記第 1の可変容量部は、可変容量素子 1 個以上力 構成される可変容量コンデンサが n個（ただし nは 2以上の自然数)、高周 波的には直列に、かつ、直流的には並列に接続されてなる第 1可変容量素子ュニッ トを示しており、また、前記第 2の可変容量部は、 1個の前記可変容量素子からなる、 または m個（ただし mは nより小さ 、自然数)の前記可変容量素子が直列に接続され てなる第 2可変容量素子ユニットとを含むものであり、第 2可変容量素子ユニットは、 第 1可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい電圧振 幅が印加されるとともに、第 1可変容量素子ユニットよりも小さい可変容量コンデンサ 数を示す。
本発明の可変容量回路は、第 1可変容量素子ユニットおよび第 2可変容量素子ュ ニットを含むものであり、これらのユニットの容量値を制御したものである。第 1可変容 量素子ユニットおよび第 2可変容量素子ユニットの容量値を制御するとは、どちらか 一方の容量値の容量値を変化させ、もう一方の容量値を変化させない場合も、さらに 、どちらの容量値も変化させない場合も含む。
第 1可変容量素子ユニットおよび第 2可変容量素子ユニットの容量値を制御するこ とにより、従来は一つの可変容量素子ユニットでは得られな力つた可変容量回路の 使用条件または特性を得ることが可能となる。ここで、可変容量回路の使用条件とは 、可変容量回路の回路毎に多様であり、例えば、周波数条件、温度条件、使用電力 条件などが挙げられる。また、可変容量回路の特性についても同様に、可変容量回 路の回路毎に多様であり、例えば、可変容量回路が整合回路の場合はインピーダン ス特性、可変容量回路が共振回路の場合は通過特性および減衰特性、可変容量回 路が移相回路の場合は位相特性のことをいう。
また本発明において、第 2可変容量素子ユニットが、前記 m個の可変容量素子が 直列に接続されてなり、前記第 2可変容量素子ユニットは、前記可変容量素子 1個以 上力も構成される可変容量コンデンサが o個（ただし oは nより小さ 、自然数)、高周波 的には直列に、かつ、直流的には並列に接続されてなることが好ましい。
また本発明において、第 2可変容量素子ユニットが、 m個の可変容量素子が直列 に接続されてなる可変容量素子ユニットであり、
前記第 2可変容量素子ユニットは、
直列に接続される o個（ただし oは nより小さ 、自然数)の可変容量コンデンサであ つて、各可変容量コンデンサは 1個以上の可変容量素子から構成される、 o個の可変 容量コンデンサと、
直流電圧の高電位側の第 1バイアスラインおよび直流電圧の低電位側の第 2バイ ァスラインであって、第 1バイアスラインおよび第 2バイアスラインとが複数の可変容量 コンデンサの両端および各コンデンサ間に交互に接続される、第 1バイアスラインお よび第 2バイアスラインとを含むことが好ま 、。
また本発明において、前記可変容量回路中において、第 1可変容量素子ユニット に印加される高周波信号の電圧振幅は最大であり、第 2可変容量素子ユニットに印 加される高周波信号の電圧振幅は最小であることが好ましい。
また本発明において、前記可変容量回路の入力側および出力側にはそれぞれ回 路が接続されており、前記可変容量素子の容量変化を用いて、前記入力側の回路と 前記出力側の回路とのインピーダンスを整合させるための整合回路として前記可変 容量回路を機能させることが好まし 、。
また本発明において、前記可変容量素子の容量変化を用いて、高周波信号の共 振周波数を変化させるための共振回路として前記可変容量回路を機能させることが 好ましい。
本発明において、前記可変容量回路の入力側および出力側にそれぞれ回路が接 続されており、前記可変容量素子の容量変化を用いて、前記入力側の回路からの高 周波信号と前記出力側の回路への高周波信号との位相差を変化させるための移相 回路として前記可変容量回路を機能させることが好ま 、。
<第 1可変容量素子ユニットおよび第 2可変容量素子ユニットの可変容量素子数 (可 変容量コンデンサ数)の比較 >
本発明の可変容量回路は、第 2可変容量素子ユニットに印加される高周波信号の 電圧振幅が、第 1可変容量素子ユニットに印加される高周波信号の電圧振幅よりも 小さいことを満足したうえで、さらに、第 2可変容量素子ユニットにおける前記可変容 量素子数 m (第 2可変容量素子ユニット A'の場合は可変容量コンデンサ数 o)が、第 1可変容量素子ユニットにおける前記可変容量コンデンサ数 nよりも少ないことを満足 するものをいう。ここで、印加される高周波信号とは、 300MHz以上の周波数信号を V、 、、本発明の可変容量回路に印加される高周波信号のなかでも主信号のものを!、 う。例えば、本発明の可変容量回路の入力側に、トランジスタのような非線形デバイス を接続されている場合、該非線形デバイスカゝらは、主信号となる高周波信号と高調波 信号等の高周波信号とが可変容量回路に印加されることになるが、この場合、主信 号を、本発明の「印加される高周波信号」という。
本発明は、第 1可変容量素子ユニットおよび第 2可変容量素子ユニットにおいて、 印加される高周波信号の電圧振幅がそれぞれ異なり、第 1可変容量素子ユニットの 電圧振幅よりも第 2可変容量素子ユニットの電圧振幅が小さい場合に、第 2可変容量 素子ユニットにおける可変容量素子数を、第 1可変容量素子ユニットにおける可変容 量コンデンサよりも少なくした可変容量回路に関するものである。そして、このように電 圧振幅の大小をもとにして第 1可変容量素子ユニットおよび第 2可変容量素子ュニッ トの可変容量素子数を制御し、可変容量回路に使用する可変容量素子の総数を減 少させることができる。
具体的には、高周波信号の電圧振幅が小さいほど、可変容量素子ユニット中の各 可変容量素子に印加される電圧振幅は分圧されて小さくなり、それにより各可変容 量素子における歪みが小さくなるため、その可変容量素子ユニットにおける可変容量 素子数は少なくてすむことになる。
そのため、各可変容量素子ユニットにおける高周波信号の電圧振幅を測定または 計算し、それらの大小を比較することにより、可変容量回路特性に対する可変容量素 子数の依存性の小さい方のユニットの素子数を少なくできるものである。
上記のように、第 2可変容量素子ユニットにおける前記可変容量素子数 mを第 1可 変容量素子ユニットにおける前記可変容量コンデンサ数 nよりも少ないものとするた めには、以下に示す（1)〜（3)のステップを含有する可変容量素子数の調整方法を 用いることがとくに好ましい。
前記調整方法としては、（1)複数の可変容量素子ユニットそれぞれに印加される高 周波信号の電圧振幅値を測定 (シミュレーションによる計算も含む)し、得られた電圧 振幅値の大小を比較するステップと、（2)第 1可変容量素子ユニット中の可変容量コ ンデンサ数の可変容量回路特性に対する依存性と、前記第 1可変容量素子ユニット よりも高周波信号の電圧振幅の低い第 2可変容量素子ユニット中の可変容量素子数 の依存性とを比較するステップと、 (3)前記依存性をもとにして前記第 2可変容量素 子ユニット中の可変容量素子の最適素子数を算出するステップと、力らなることが好 ましい。なお、印加される高周波信号とは、前記したように、本発明の可変容量回路 に印加される高周波信号のなかでも主信号のものをいう。
上記ステップ（1)における複数の可変容量素子ユニットは、可変容量素子が直列 に接続されてなるものをいい、可変容量素子 1個以上から構成される可変容量コンデ ンサが高周波的には直列に、かつ、直流的には並列に接続されてなる可変容量素 子ユニットも含む。
上記ステップ（1)における複数の可変容量素子ユニットは、それらを有する可変容 量回路が所望の特性を得ることが可能なように可変容量回路中に設計されればよく
、可変容量回路中における可変容量素子ユニット同士の位置関係、または、可変容 量素子ユニットと他の成分 (インダクタや抵抗など)との位置関係はとくに限定されな い。ここで、所望な特性とは、例えば、回路の種類により要求される特性であり、増幅 器における整合回路であれば、歪の大きさ (線形性)、消費電流、増幅率 (gain)など を示す。なお、前述の可変容量回路は、当業者により一般的におこなわれている回 路設計工程により設計されたものであり、具体的には、所望な特性が得られるように、 シミュレーションおよび Zまたは実測により各回路特性 (各可変容量素子ユニットの 容量値 Ctおよび回路定数 L)を決める工程を経て設計されたものである。
ステップ（1)中において、複数の可変容量素子ユニットは、シミュレーションおよび Zまたは実測により得られたそれぞれの容量値と適合するものが回路中に設計され る。この場合、容量値が適合するのであれば、可変容量素子ユニットの代わりに同様 の容量値を示す容量素子（固定容量素子)を用いてもよい。容量素子を用いた場合 、次のステップ（2)の前に、同様の容量値を有する可変容量素子ユニットに置換すれ ばよい。
上記ステップ（1)において、複数の可変容量素子ユニットそれぞれに印加される高 周波信号の電圧振幅値を測定する場合、その電圧振幅値は、可変容量素子ユニット の両端にオシロスコープを接続することで測定される。
また、上記ステップ（1)において、複数の可変容量素子ユニットそれぞれに印加さ れる高周波信号の電圧振幅値を計算する場合、その電圧振幅値は、回路シミュレ一 タを用いることで計算される。
そして、前述のように測定または計算されたそれぞれの可変容量素子ユニットにお ける電圧振幅値を比較して、その大小を確認する。
上記ステップ（2)における第 1可変容量素子ユニットは、可変容量素子が高周波的 には直列に、かつ、直流的には並列に接続されてなる可変容量素子ユニットをいい、 該接続を有するものであれば任意であるが、とくに、所望とする歪みゃ耐電力性等が 得られることから、複数の可変容量素子ユニットのなかでも電圧振幅値が最大のもの を第 1可変容量素子ユニットとすることが好ましい。
上記ステップ（2)における可変容量回路特性としては、例えば、隣接チャネル漏洩 電力（ACPR)、 3次相互変調歪み (IM3)などの歪み特性、または、受信感度、ビット エラーレートなどの変復調特性などが挙げられる。
上記ステップ（2)において、ある第 1可変容量素子ユニット中の可変容量素子コン デンサ数の可変容量回路特性に対する依存性は、例えば、第 1可変容量素子ュニッ ト中の可変容量コンデンサ数と、該コンデンサ数の場合の前記可変容量回路特性と をプロットし、その傾きの大きさ（絶対値)からもとめることができる。また、同様にして、 第 2可変容量素子ユニット中の可変容量素子数の可変容量回路特性に対する依存 性についてももとめることができる。この依存性は、コンデンサ数を設定した第 1可変 容量素子ユニットおよび第 2可変容量素子ユニットを有する可変容量回路を実際作 製したうえで可変容量回路特性を測定してもとめてもょ 、し、シミュレーションなどの 計算によりもとめてもよい。
また、上記ステップ (2)において、第 2可変容量素子ユニットは、第 1可変容量素子 ユニットよりも高周波信号の電圧振幅が低 、ものを!、 、、該要件を満たして!/、れば任 意に前記可変容量素子ユニットから任意に選択することができるが、とくに、消費電 流の十分な低減効果を得られるため、複数の可変容量素子ユニットのなかでも電圧 振幅値が最小のものを第 2可変容量素子ユニットとすることが好ましい。
上記ステップ（3)においては、ステップ（2)において求めた依存性のうち、依存性の 低い可変容量素子ユニットにおける可変容量素子数を、可変容量回路特性が所望 の特性より低下しない数まで減少させることをいう。なお、ステップ（2)において依存 性を確認せずに、ステップ（1)における電圧振幅値の比較した結果をもとにして、電 圧振幅値の大小の異なる 2つの可変容量ユニットを選択し、電圧振幅値の小さ!/、方 の可変容量回路における可変容量素子数を減少させてもよい。
前記した調整方法の具体例を以下に示す。
<具体例 >
以下に、具体的に、第 2可変容量素子ユニットの可変容量素子数 (可変容量コンデ ンサ数)の算出法について述べるが、該算出法は以下の例に限定されるものではな い。
算出は、可変容量回路の出力整合回路の歪み (この場合は歪特性の指標の一つ である隣接チャネル漏洩電力（ACPR1) )を計算し、 ACPR1に対する、第 1可変容 量素子ュ-ット ct 1中のコンデンサ数および第 2可変容量素子ユニット Ct2中のコン デンサ数のそれぞれの依存性について回路シミュレータにより計算することをおこな 図 1の第 1可変容量素子ユニット Ctlおよび第 2可変容量素子ユニット Ct2に入力さ れる高周波電圧は、使用される回路定数等により異なってくる。可変容量素子ュニッ トに入力される高周波電圧は、回路シミュレータ等で計算することができる。なお、図 1は、符号 1で示される入力整合回路 (Input MN)と、符号 2で示されるトランジスタ と、符号 3で示される出力整合回路 (Output MN)と、力もなり、出力整合回路 3が、 Ctlで示される第 1可変容量素子ユニットと、 Ct2で示される第 2可変容量素子ュ-ッ トと、インダクタ Lと、第 1〜第 3直流制限容量素子 Cdl〜Cd3と、第 1および第 2バイ ァス供給回路 Rl, R2と、カゝら構成される高周波電力増幅器を示している。
さらに詳しくは、高周波電力増幅器において、入力整合回路 1、トランジスタ 2およ び出力整合回路 3が、この順で直列に電気的に接続される。出力整合回路 3におい て、インダクタ L、第 1直流制限容量素子 Cdl、第 2直流制限容量素子 Cd2、第 2可 変容量素子ユニット Ct2および第 3直流制限容量素子 Cd3が、この順で直列に電気 的に接続される。トランジスタ 2はインダクタ Lに電気的に接続される。第 1直流制限容 量素子 Cdlと第 2直流制限容量素子 Cd2との接続点には、第 1バイアス供給回路 R1 が電気的に接続されるとともに、第 1可変容量素子ユニット Ctlの入力端子が電気的 に接続され、第 1可変容量素子ユニット Ctlの出力端子は接地されている。第 2直流 制限容量素子 Cd2と第 2可変容量素子ユニット Ct2との接続点には電気抵抗 Rの一 端が電気的に接続され、電気抵抗 Rの他端は接地されている。第 2可変容量素子ュ ニット Ct2と第 3直流制限容量素子 Cd3との接続点には、第 2バイアス供給回路 R2が 電気的に接続される。
Agilent Technologyes社の回路シミュレータを用いて、回路定数 =0. 6nH、 Ctl ( 直流制御電圧 OV) =4. lpF、 Ct2 (直流制御電圧 0V) =4. lpF、出力整合回路 3 に入力される高周波信号を周波数 1880MHz、入力電力 + 30. 5dBmの cdma信 号としてシミュレーションした結果、第 2可変容量素子ユニット Ct2に印加される高周 波電圧は最大 2. OV、第 1可変容量素子ユニット Ctlに印加される高周波電圧は、 最大 16. 8Vであった (ステップ 1)。
また、出力整合回路 3の歪みは、可変容量素子の電圧一容量特性を測定し、その 結果を J.Appl.Phys.33(9),2826(1962)や J.Mat.Sci.,Materials in Electronics 11,645(20 00)等に示されて 、るバイアス方程式を用いてフィッティングを行 、、可変容量素子ュ ニットとしてモデルィ匕し、回路シミュレータを用いて計算することができる。
第 1可変容量素子ユニット Ctlの可変容量コンデンサ数および第 2可変容量素子 ユニット Ct2の可変容量素子数をそれぞれ、 5個、 11個および 22個とした場合の出 力整合回路 3の歪みの指標の 1つである隣接チャネル漏洩電力（ACPR1)を計算し た結果を図 2および図 3に示す。
図 2において第 1可変容量素子ユニット Ctlは、可変容量コンデンサ数を増やすこ とで ACPR1が低減（改善）しており、 ACPR1への依存性が大きいのに対して、図 3 における第 2可変容量素子ユニット Ct2は、可変容量素子数に対して大きな変化は なぐ ACPR1への依存性が非常に小さいことがわかる (ステップ 2)。また、図 2からわ かるように、第 1可変容量素子ユニット Ctlの可変容量コンデンサ数が 11個以上であ れば、第 2可変容量素子ユニット Ct2の可変容量素子数が 5個以上ではほぼ等しい 結果となって 、ることが算出される (ステップ 3)。
例えば、出力整合回路 3の所望の ACPR1特性が— 50dBc (以下）とする場合、通 常は、 Ctlの可変容量コンデンサ数を 11個とすると、 Ct2の可変容量素子数につい ても共に 11個とすることにより歪みの低減を図るところであるが、高周波信号の電圧 振幅の小さい Ct2は、図 3からも明らかなように ACPR1への可変容量素子数の依存 性が非常に小さいため、第 2可変容量素子ユニット Ct2の可変容量素子数を 5個と、 通常の約半分に抑えることができ、消費電流を低減できる。
このように、第 1可変容量素子ユニットと第 2可変容量素子ユニットとを有する本発 明の可変容量回路は、各可変容量素子に印加される高周波電圧を減少させて波形 歪みや相互変調歪み等を抑制するだけでなぐさらに、消費電流をも抑制することが 可能となる。
<本発明の可変容量回路の好ましい態様 >
本発明の可変容量回路中において、前記可変容量素子が高周波的には直列に、 直流的には並列に接続されてなる可変容量素子ユニットが複数個存在する場合、個 々の前記可変容量素子ユニットに印加される高周波信号の電圧振幅は、前記第 1可 変容量素子ユニットにおいて最大となることが好ましぐさらに、前記可変容量回路が
、 1個の前記可変容量素子力もなる、または複数の前記可変容量素子が直列に接続 されてなる可変容量素子ユニットを複数個含有するとき、個々の前記可変容量素子 ユニットに印加される高周波信号の電圧振幅は、前記第 2可変容量素子ユニットに おいて最小となるが好ましい。ここで、印加される高周波信号とは、前記したように、 本発明の可変容量回路に印加される高周波信号のなかでも主信号のものをいう。 上記のようにすることで、第 1可変容量素子ユニットの高周波信号の電圧振幅が最 大であり、さらに第 2可変容量素子ユニットの高周波信号の電圧振幅が最小であるた め、所望とする歪みゃ耐電力性等の高周波特性が得られるだけでなぐ消費電流の 十分な低減効果を得ることができる。
すなわち、可変容量回路中の複数の可変容量素子ユニットのうち、印加される高周 波信号の電圧振幅が最大のものが第 1可変容量素子ユニットであり、最小のものが 第 2可変容量素子ユニットであることで、歪みの発生を大きく抑制し、さらに、第 2可変 容量素子ユニットにおける可変容量素子数も十分に少なくなることで消費電力を十 分に低減することができる。
<整合回路、共振回路および移相回路 >
本発明の可変容量回路は、種々の機能を有しており様々な回路として使用できる が、とくに主として、整合回路、共振回路または移相回路として使用されることが好ま しい。そうすることにより、可変容量回路が有する第 1可変容量素子ユニット Ctlおよ び第 2可変容量素子ユニット Ct2が容量成分による特性の制御を容易とできるため、 整合回路とする場合は、所望の周波数や温度、使用電力等において所望のインピ 一ダンスに整合でき、共振回路とする場合は所望の周波数や温度、使用電力等に おいて所望の特性の共振周波数に設定でき、移相回路とする場合は、所望の周波 数や温度、使用電力等において所望とする位相差に変化させることができる。
例えば、整合回路として使用した場合、所望の周波数や温度、使用電力等におい て前記可変容量回路の入力側の回路と出力側の回路とのインピーダンスを所望の 特性、例えば、高電力、高効率、低歪みなどに整合させ、共振回路として使用した場 合、高周波信号の共振周波数を所望の周波数に変化させ、移相回路として使用した 場合、入力側の回路からの高周波信号と出力側の回路への高周波信号との位相差 を、所望とする大きさに変化させることができる。これとともに、消費電力を十分に低 減させることができることで、移動端末などに使用された場合、そのバッテリーの消費 電力量を抑制させ、さらには移動端末の低コスト化および小型化をも達成させた前記 可変容量回路を提供することができる。
整合回路、共振回路または移相回路とする場合、本発明の可変容量回路の入力 側と出力側にそれぞれ回路が接続されている必要がある。入力側と出力側に接続さ れる回路としては、例えば、トランジスタ、発振器などの能動デバイス、フィルタやアン テナなどの受動デバイスなどがあげられる。
以下に、可変容量素子および可変容量素子ユニットについてそれぞれ詳細に説明 する。
<可変容量素子 >
可変容量素子は、誘電体層と該誘電体層を挟持する一対の電極とからなる。前記 誘電体層とは、直流電圧により誘電率が変化する薄膜誘電体層をいう。誘電率が変 化する薄膜誘電体層を有する可変容量素子を用いていることによって、高周波でも 可変容量素子ユニットにおける損失を少なくすることができるため、可変容量回路の 損失を少なくすることができる。
前記電極は、 Au、 Pt、 Irなどの貴金属が好ましぐ前記誘電体層は（Ba , Sr ) Ti O (BST)などにより形成されることが好ましい。
1 -y 3-Z
前記可変容量素子は、前記誘電体層および前記一対の電極を低誘電率の絶縁基 板上に形成することが好ましい。なお、前記絶縁基板としては、平坦で絶縁性の高い 、例えば、 MgO、アルミナ、サファイア、 LaAlOなどの絶縁基板が好ましい。 前記可変容量素子は、前記絶縁基板上に、下部電極、誘電体層および上部電極 を順次スパッタなどを用い被着し、それぞれ所望の形状に加工することで、誘電体層 と該誘電体層を挟持する一対の電極とからなる可変容量素子を作製することができ る。
<可変容量素子ユニット >
(第 1可変容量素子ユニット）
第 1可変容量素子ユニットは、前記可変容量素子 1個以上力 構成される可変容量 コンデンサが n個（ただし、 nは 2以上の自然数）、高周波的には直列に、直流的には 並列に接続されてなるものをいう。第 1可変容量素子ユニットは、とくに、取扱いの容 易さや、小型化、低コスト等という理由から、同一支持基板上に、可変容量素子と、バ ィァスラインと、薄膜抵抗とを有する第 1可変容量素子ユニットであることが好ましい。 ここで、図 4Aおよび図 4Bにおいて同一支持基板上に、可変容量素子と、ノ ィァスラ インと、薄膜抵抗とを有する第 1可変容量素子ユニットの具体的な一例を示す。なお 、図 4Aは、本発明における可変容量素子ユニットの一例を示すものであり、 C1〜C5 は可変容量素子、 31〜34は導体ライン、 4は薄膜誘電体層、 5は上部電極、 61〜6 6は薄膜抵抗、 7は絶縁層、 8は引き出し電極層、 9は保護層、 10は半田拡散防止層 、 11は支持基板、 12は下部電極、 111および 112は半田端子部を示す。また、図 4 Bは、図 4Aの A— A'線における断面図である。
本発明において可変容量コンデンサとは、前記可変容量素子 1個以上から構成さ れるものであって、該可変容量コンデンサが n個（ただし nは 2以上の自然数)接続さ れて第 1可変容量素子ユニットを構成する場合に、 n個がそれぞれ高周波的には直 列に接続されているという要件を満足したうえで、さら〖こ、同じ数の n個がそれぞれ直 流的には並列に接続された要件を満足するものをいう。
ここで、上記に示した本発明における可変容量コンデンサの具体例について、図 1 および図 5に基づいて以下に挙げる。なお、図 1および図 5はあくまで一例に過ぎず これに限られるものではない。
図 5Aは、 5個の可変容量素子を有する等価回路図であって、該可変容量素子から 構成される可変容量コンデンサが 5個、高周波的には直列に、かつ、直流的には並 列に接続されてなる可変容量素子ユニット Ctの等価回路図である。なお、図 5Aの等 価回路は図 4Aおよび図 4Bのものを示して!/、る。
また、図 5Bは、 6個の可変容量素子を有する等価回路図であって、該可変容量素 子から構成される可変容量コンデンサが 5個、高周波的には直列に、かつ、直流的 には並列に接続されてなる可変容量素子ユニット Ctの等価回路図である。
なお、図 5Aおよび図 5Bにおいて、符号 C1〜C6はいずれも可変容量素子であり、 B11〜B13および B31〜B33は抵抗成分およびインダクタ成分の少なくとも一方を 含む第 1バイアスライン（同図では、抵抗成分 Rl 1〜R13および R31〜R33を示す。 )であり、 B21〜B23および B41〜B43は抵抗成分およびインダクタ成分の少なくと も一方を含む第 2バイアスライン（同図では、抵抗成分 R21〜R23および R41〜B43 を示す。）である。第 1バイアスライン B11〜B13および B31〜B33は印加される直流 電圧の高電位側となり、第 2バイアスライン B21〜B23および B41〜B43は印加され る直流電圧の低電位側になる。なお、図中において B11〜B13および B31〜B33 には第 1バイアスラインとして直流電圧の高電位側が印加され、 B21〜B23および B 41〜B43には第 2バイアスラインとして直流電圧の低電位側が印加されている力 そ れらとは逆に、 B11〜： B13および B31〜： B33に第 2バイアスラインとして直流電圧の 低電位側が印加され、 B21〜B23および B41〜B43に第 1バイアスラインとして直流 電圧の高電位側が印加されてもよ!、。
(図 5Aにおける可変容量素子ユニットの場合の可変容量コンデンサ）
図 5Aにおいて、可変容量素子ユニット Ctは、入力端子 INと、出力端子 OUTと、 5 個の可変容量素子 C1〜C5と、 3つの第 1バイアスライン B11〜： B13と、 3つの第 2バ ィァスライン B21〜B23とを含む。 5個の可変容量素子 C1〜C5は、入力端子 INと出 力端子 OUTとの間に直列接続される。第 1バイアスライン B 11〜B 13は、並列接続 される。第 1バイアスライン B11は、入力端子 INと第 1可変容量素子 C1との接続点に 電気的に接続される。第 1バイアスライン B12は、第 2可変容量素子 C2と第 3可変容 量素子 C3との接続点に電気的に接続される。第 1バイアスライン B13は、第 4可変容 量素子 C4と第 5可変容量素子 C5との接続点に電気的に接続される。第 2バイアスラ イン B21〜B23は、並列接続される。第 2バイアスライン B21は、第 5可変容量素子 C 5と出力端子 OUTとの接続点に電気的に接続される。第 2バイアスライン B22は、第 3可変容量素子 C3と第 4可変容量素子 C4との接続点に電気的に接続される。第 2 バイアスライン B23は、第 1可変容量素子 C 1と第 2可変容量素子 C2との接続点に電 気的に接続される。
すなわち第 1バイアスライン B11は、第 1可変容量素子 C1の入力側端子に電気的 に接続される。第 1バイアスライン B12は、第 3可変容量素子 C3の入力側端子に電 気的に接続される。第 1バイアスライン B13は、第 5可変容量素子 C5の入力側端子 に電気的に接続される。第 2バイアスライン B21は、第 5可変容量素子 C5の出力側 端子に電気的に接続される。第 2バイアスライン B22は、第 3可変容量素子 C3の出 力側端子に電気的に接続される。第 2バイアスライン B23は、第 1可変容量素子 C1 の出力側端子に電気的に接続される。図 5Bに示される構成の場合、後述するよう〖こ 、第 1〜第 5可変容量素子 C1〜C5を第 1〜第 5可変容量コンデンサとそれぞれみな すことができる。したがって、
第 1バイアスライン B11〜B13および第 2バイアスライン B21〜B23は、複数の可変 容量コンデンサの両端および各コンデンサ間に交互に接続される。すなわち、第 1バ ィァスライン B 11〜B 13は奇数番目の可変容量コンデンサの入力側端子に電気的 に接続され、第 2バイアスライン B21〜B23は奇数番目の可変容量コンデンサの出 力側端子に電気的に接続される。さら〖こ詳しくは、第 1バイアスライン B11〜B13は 奇数番目の可変容量コンデンサの入力側端子同士を電気的に接続し、第 2バイアス ライン B21〜B23は奇数番目の可変容量コンデンサの出力側端子同士を電気的に 接続する。
第 1可変容量素子ユニットに該当する図 5Aの可変容量素子ユニット Ctに高周波信 号を印加する場合、可変容量素子ユニット Ctの入力端子 INと出力端子 OUTとの間 には、高周波信号が、直列接続された可変容量素子 C1〜C5を介して印加されるこ とになる。このとき、第 1バイアスライン B11〜B13および第 2バイアスライン B21〜B2 3の抵抗成分 R11〜R13および R21〜R23は、可変容量素子 C1〜C5の高周波信 号の周波数領域でのインピーダンスに対して大きなインピーダンス成分となっており 、高周波帯のインピーダンスに悪影響を与えない。このように、可変容量素子ユニット Ctにおいて、 5個の可変容量素子 C1〜C5は、高周波的には直列接続された可変 容量素子と見ることができる。
一方、図 1において、直流電圧を第 1可変容量素子ユニット Ctlに印加する場合、 図 5Aの Ctを図 1の Ctlとし、図 5Aの可変容量素子ユニットの入力端子 INをバイアス 端子 VI側に用い、出力端子 OUTをグランド側に用いると、図 1をも参照して、可変 容量素子 C1の容量成分を制御する直流電圧は、バイアス端子 VIから第 1バイアス 供給回路 R1の抵抗成分を介して供給され、第 1可変容量素子 C1と、第 2バイアスラ イン B23、 B21とを介して、バイアス端子 VIとグランドとの間に印加される。この可変 容量素子 C1に印加される電圧に応じて、第 1可変容量素子 C1は所定の誘電率とな り、その結果、所望の容量成分が得られることになる。第 2〜第 5可変容量素子 C2〜 C5にも、それぞれ第 1可変容量素子 C1と同様に、第 1バイアスライン B 11〜B 13お よび第 2バイアスライン B21〜B23を介して直流電圧が印加される。すなわち第 2可 変容量素子 C2の容量成分を制御する直流電圧は、第 1バイアスライン Bl l, B12と 、第 2可変容量素子 C2と、第 2バイアスライン B23, B21とを介して、バイアス端子 VI とグランドとの間に印加される。第 3可変容量素子 C3の容量成分を制御する直流電 圧は、第 1バイアスライン Bl l, B12と、第 3可変容量素子 C3と、第 2バイアスライン B 22, B21とを介して、バイアス端子 VIとグランドとの間に印加される。第 4可変容量素 子 C4の容量成分を制御する直流電圧は、第 1バイアスライン Bl l, B13と、第 4可変 容量素子 C4と、第 2バイアスライン B23, B21とを介して、ノ ィァス端子 VIとグランド との間に印加される。第 5可変容量素子 C5の容量成分を制御する直流電圧は、第 1 バイアスライン Bl l, B13と、第 5可変容量素子 C5とを介して、ノ ィァス端子 VIとダラ ンドとの間に印加される。このように、直流電圧を可変容量素子ユニット Ctに印加す る場合、 5個の可変容量素子 C1〜C5のそれぞれに第 1可変容量素子ユニット Ctl に印加されたのと同じ大きさの直流電圧が印加されることになるため、可変容量素子 C1〜C5は直流的には並列接続された可変容量素子と見ることができる。
つまり、図 5Aの回路において、 5個の可変容量素子がそれぞれ、高周波的には直 列に、かつ直流的には並列に接続されているので、本発明においては、 Cl、 C2、 C 3、 C4および C5がそれぞれ 1つの可変容量コンデンサとなる。よって、図 5Aの可変 容量素子ユニットは、可変容量コンデンサが 5個、高周波的には直列に、かつ直流 的には並列に接続されたものである。
(図 5Bにおける可変容量素子ユニットの場合の可変容量コンデンサ）
図 5Bにおいて、可変容量素子ユニット Ctは、入力端子 INと、出力端子 OUTと、 6 個の可変容量素子 C1〜C6と、 3つの第 1バイアスライン B31〜： B33と、 3つの第 2バ ィァスライン B41〜B43とを含む。 6個の可変容量素子 C1〜C6は、入力端子 INと出 力端子 OUTとの接続点に直列接続される。第 1バイアスライン B31〜B33は、並列 接続される。第 1バイアスライン B31は、入力端子 INと第 1可変容量素子 C1との接続 点に電気的に接続される。第 1バイアスライン B32は、第 3可変容量素子 C3と第 4可 変容量素子 C4との接続点に電気的に接続される。第 1バイアスライン B33は、第 5可 変容量素子 C5と第 6可変容量素子 C6との接続点に電気的に接続される。第 2バイ ァスライン B41〜B43は、並列接続される。第 2バイアスライン B41は、第 6可変容量 素子 C6と出力端子 OUTとの接続点に電気的に接続される。第 2バイアスライン B42 は、第 4可変容量素子 C4と第 5可変容量素子 C5との接続点に電気的に接続される 。第 2バイアスライン B43は、第 2可変容量素子 C2と第 3可変容量素子 C3との接続 点に電気的に接続される。
すなわち第 1バイアスライン B31は、第 1可変容量素子 C1の入力側端子に電気的 に接続される。第 1バイアスライン B32は、第 4可変容量素子 C4の入力側端子に電 気的に接続される。第 1バイアスライン B33は、第 6可変容量素子 C6の入力側端子 に電気的に接続される。第 2バイアスライン B41は、第 6可変容量素子 C6の出力側 端子に電気的に接続される。第 2バイアスライン B42は、第 4可変容量素子 C4の出 力側端子に電気的に接続される。第 2バイアスライン B43は、第 2可変容量素子 C2 の出力側端子に電気的に接続される。図 5Bに示される構成の場合、後述するよう〖こ 、第 1可変容量素子 C1と第 2可変容量素子 C2とからなる群を第 1可変容量コンデン サとみなすことができ、第 3〜第 6可変容量素子 C3〜C6を第 2〜第 5可変容量コン デンサとそれぞれみなすことができる。したがって、第 1バイアスライン B31〜B33お よび第 2バイアスライン B41〜B43は、複数の可変容量コンデンサの両端および各 可変容量コンデンサ間に交互に接続される。すなわち、第 1バイアスライン B31〜B3 3は奇数番目の可変容量コンデンサの入力側端子に電気的に接続され、第 2バイァ スライン B41〜B43は奇数番目の可変容量コンデンサの出力側端子に電気的に接 続される。さらに詳しくは、第 1バイアスライン B31〜B33は奇数番目の可変容量コン デンサの入力側端子同士を電気的に接続し、第 2バイアスライン B41〜B43は奇数 番目の可変容量コンデンサの出力側端子同士を電気的に接続する。
第 1可変容量素子ユ ットに該当する図 5Bの可変容量素子ユ ット Ctに高周波信 号を印加する場合、前記した図 5Aの場合と同様の理由により、可変容量素子ュ-ッ ト Ctの入力端子 INと出力端子 OUTとの間には、高周波信号が、直列接続された可 変容量素子 C1〜C6を介して流れることになる。このように、可変容量素子ユニット Ct において、 6個の可変容量素子 C1〜C6は、高周波的には直列接続された可変容 量素子と見ることができる。
一方、図 1において直流電圧を第 1可変容量素子ユニット Ctlに印加する場合、図 5Bの Ctを図 1の Ctlとし、図 5Bの可変容量素子ユニットの入力端子 INをバイアス端 子 VI側に用い、出力端子側 OUTをグランド側に用いると、図 1をも参照して、可変 容量素子 C1および C2の容量成分を制御する直流電圧は、ノィァス端子 VIから第 1バイアス供給回路 R1の抵抗成分を介して供給され、第 1可変容量素子 C1と、第 2 可変容量素子 C2と、第 2バイアスライン B43、 B41とを介して、ノィァス端子 VIとダラ ンドとの間に印加される。第 3〜第 6可変容量素子 C3〜C6にも、それぞれ図 5Aの 場合と同様に、第 1バイアスライン B31〜B33および第 2バイアスライン B41〜B43を 介して直流電圧が印加される。すなわち第 3可変容量素子 C3の容量成分を制御す る直流電圧は、第 1バイアスライン B31, B32と、第 3可変容量素子 C3と、第 2バイァ スライン B43, B41とを介して、バイアス端子 VIとグランドとの間に印加される。第 4可 変容量素子 C4の容量成分を制御する直流電圧は、第 1バイアスライン B31, B32と 、第 4可変容量素子 C4と、第 2バイアスライン B42, B41とを介して、バイアス端子 VI とグランドとの間に印加される。第 5可変容量素子 C5の容量成分を制御する直流電 圧は、第 1バイアスライン B31, B33と、第 5可変容量素子 C5と、第 2バイアスライン B 43, B41とを介して、バイアス端子 VIとグランドとの間に印加される。第 6可変容量素 子 C6の容量成分を制御する直流電圧は、第 1バイアスライン B31, B33と、第 6可変 容量素子 C6とを介して、バイアス端子 VIとグランドとの間に印加される。このように、 直流電圧を可変容量素子ユニット Ctに印加する場合、 C1および C2からなる群と、 C 3と、 C4と、 C5と、 C6とが Ctlに印加された直流電圧と同じ大きさの直流電圧が印加 されることになり、直流的には並列接続されていると見ることができる。
この場合、高周波的な直列接続の場合と直流的な並列接続の場合の可変容量コ ンデンサの数が同数となるように可変容量コンデンサを決定すると、 C1および C2か らなる群を 1つの可変容量コンデンサとし、また、 C3、 C4、 C5および C6をそれぞれ 1 つ 1つのコンデンサとすることで、高周波的な直列接続の場合と直流的な並列接続 の場合の可変容量コンデンサの数が同数となる。よって、図 5Bの可変容量素子ュ- ットは、 5個の可変容量コンデンサが、高周波的には直列に、かつ直流的には並列に 接続されたものである。
第 1可変容量素子ユニットは、可変容量コンデンサが直流的には並列に接続され てなることにより、直流的に同じ大きさの直流電圧が印加され、所定の容量成分を得 ることができる。その結果、可変容量コンデンサの容量を所望の値に制御するための 直流電圧を、安定してそれぞれ別々に可変容量コンデンサに供給することができ、 直流電圧の印加による可変容量コンデンサの薄膜誘電体層における誘電率を所望 通りに変化させることができる。このように第 1可変容量素子ユニットは、容量成分の 制御が容易な可変容量素子ユニットとなっており、これにより、可変容量素子ユニット によって、例えば、所望の特性のインピーダンスに設定するなどすることができ、これ を用いた本発明の可変容量回路の特性を可変とすることができる。
また、第 1可変容量素子ユニットは、可変容量コンデンサが高周波的には直列に接 続されてなることにより、可変容量素子ユニット Ctに入力される高周波信号、つまり可 変容量コンデンサに印加される高周波信号は、図 5Aのように、抵抗成分 R11〜R13 および R21〜R23が、高周波信号の周波数領域でのインピーダンスに対して大きな インピーダンス成分となっていることから、第 1バイアスライン B 11〜B 13および第 2バ ィァスライン B21〜B23を介して漏れることがない。例えば、図 5Aにおいて、可変容 量コンデンサ Ctを周波数 1GHzで使用し、可変容量素子 C1〜C5の容量を 5pFとし た場合には、この周波数の 1Z10 (100MHz)からインピーダンスに悪影響を与えな いように図 1の薄膜抵抗 61〜66を可変容量素子 C1〜C5の 100MHzでのインピー ダンスの 10倍以上の抵抗値に設定するものとすると、必要な第 1および第 2バイアス ライン Bl l, B12, B13, B21, B22, B23の抵抗値は、約 3. 2k Q以上であればよ い。
このように、直流電圧が安定して可変容量素子 C1〜C5に独立に印加されるように なっており、直流電圧による各々の可変容量素子 C1〜C5の容量変化率を最大限に 利用することができるものであり、インピーダンスや共振周波数等を制御することがで きる。
したがって、これら直列接続された可変容量コンデンサに印加される高周波電圧は 各々の可変容量コンデンサにそれぞれ分圧されるので、個々の可変容量コンデンサ に印加される高周波電圧は減少することとなる。このことから、高周波信号に対する 容量変動は小さく抑えることができ、可変容量回路として、波形歪みや相互変調歪み 等を抑制することができる。
また、可変容量コンデンサを直列接続したことにより、高周波的には容量素子の誘 電体層の層厚を厚くしたのと同じ効果があり、可変容量素子ユニットの損失抵抗によ る単位体積当りの発熱量を小さくすることができ、可変容量回路として、耐電力を向 上することができる。
(第 2可変容量素子ユニット）
第 2可変容量素子ユニットとしては、 m個（ただし mは nより小さ 、自然数)の前記可 変容量素子が直列に接続されてなる第 2可変容量素子ユニット (第 2可変容量素子 ユニット Aとする）、または 1個の前記可変容量素子からなる第 2可変容量素子ュ-ッ ト（第 2可変容量素子ユニット Bとする）のいずれかをいう。なお、 mは自然数としてい る力 ここでいう自然数は 0を含めないものである。
第 2可変容量素子ユニット Aは、上記の要件を満たしていればよいが、特に、取扱 いの容易さや、小型化、低コスト等という利点があることから、例えば、図 6のように同 一支持基板上に、 m個の可変容量素子を有するものが好ましい。なお、図 6における 第 2可変容量素子ユニットはバイアスラインを含まない 5個の可変容量素子力 なるも のを示して!/、るが、これに限定されるものではな！/、。 第 2可変容量素子ユニット Aは、例えば、直流制限容量素子など可変容量素子以 外の容量素子が可変容量素子の直列接続中に存在する場合は、それらの容量素子 も含めたものを第 2可変容量素子ユニット Aとし、該ユニット Aの高周波信号の電圧振 幅を測定する。
第 2可変容量素子ユニット Aとしては、可変容量素子が直列接続されてなるものの なかでも特に、図 5Aおよび図 5Bに示される可変容量素子ユニットと同様に、前記可 変容量素子 1個以上力も構成される可変容量コンデンサが o個（ただし oは nより小さ い自然数）、高周波的には直列に、かつ、直流的には並列に接続されてなるもの（第 2可変容量素子ユニット A'とする）が好ましい。すなわち、第 2可変容量素子ユニット は、直列に接続される o個（ただし oは nより小さ 、自然数)の可変容量コンデンサであ つて、各可変容量コンデンサは 1個以上の可変容量素子から構成される、 o個の可変 容量コンデンサと、直流電圧の高電位側の第 1バイアスラインおよび直流電圧の低電 位側の第 2バイアスラインであって、第 1バイアスラインと第 2バイアスラインとが複数 の可変容量コンデンサの両端および各可変容量コンデンサ間に交互に接続される、 第 1バイアスラインおよび第 2バイアスラインとを含むことが好ましい。特に、図 5Aおよ び図 5Bに示される可変容量素子ユニットと同様に、第 1バイアスラインは奇数番目の 可変容量コンデンサの入力側端子同士を接続し、第 2バイアスラインは奇数番目の 可変容量コンデンサの出力側端子同士を接続することが好ましい。そうすることで、 同じ直流電圧における容量変化率を高くすることができ、それによりインピーダンスや 共振周波数の制御幅（可変幅）を大きくすることができるという効果が得られるので好 適である。なお、第 2可変容量素子ユニット A'は、前記した第 1可変容量素子ュ-ッ トと同様である。
第 2可変容量素子ユニット Bは、前記 1個の可変容量素子力もなるものをいう。ここ で、前記 1個の可変容量素子力もなる第 2可変容量素子ユニットとは、前記可変容量 素子 1個が、他の可変容量素子と隣接していない状態をいう。第 2可変容量素子ュ- ット Bは、可変容量素子が 1個から構成されるため、小型化と同時に消費電流を更に 低減できるという利点がある。
このように、第 2可変容量素子ユニットとして、第 1可変容量素子ユニットと同様に、 高周波的には直列に、かつ、直流的には並列に接続された前記可変容量コンデン サカ なるものを用いる場合、前記第 2可変容量素子ユニットに印加される直流電圧 と同じ大きさの直流電圧が前記可変容量コンデンサの各々に印加されるため、容量 変化率を最大限に利用することができることにより、歪みの発生を抑制したうえで消 費電流をも少なくでき、耐電力に優れ、低損失、かつ低消費電流でさらに、容量変化 率が大き!/、可変容量回路とすることができる。
なお、本発明は以上の実施の形態の例に限定されるものではなぐ本発明の要旨 を逸脱しない範囲で種々の変更をカ卩えることは何ら差し支えない。例えば、上述の実 施形態では、出力整合回路の構成を LCローノ ス型、 LCハイパス型、 π型、 Τ型、 L C共振型等を組み合わせた多段構成にしたように変形しても構わない。また、可変容 量回路の構成として、フィルタや Τχフィルタと Rxフィルタを組み合わせたデュプレク サゃアンテナと整合回路を組み合わせたアンテナモジュール等にしても構わない。 本発明は、その精神または主要な特徴力 逸脱することなぐ他のいろいろな形態 で実施できる。したがって、前述の実施形態はあらゆる点で単なる例示に過ぎず、本 発明の範囲は特許請求の範囲に示すものであって、明細書本文には何ら拘束され ない。さらに、特許請求の範囲に属する変形や変更は全て本発明の範囲内のもので ある。

Claims

請求の範囲
[1] 容量値が制御される可変容量回路であって、
第 1の可変容量部と第 2の可変容量部とを含み、
前記第 1の可変容量部が、直流電圧の印加に応じて誘電率が変化する誘電体層と 該誘電体層を挟持する一対の電極とからなる可変容量素子 1個以上から構成される 可変容量コンデンサが n個（ただし nは 2以上の自然数）、高周波的には直列に、かつ 、直流的には並列に接続されてなる第 1可変容量素子ユニットであり、さらに、 前記第 2の可変容量部が、前記第 1可変容量素子ユニットに印加される高周波信 号の電圧振幅よりも小さい電圧振幅が印加されるとともに、直流電圧の印加に応じて 誘電率が変化する誘電体層と該誘電体層を挟持する一対の電極とからなる 1個の可 変容量素子からなる、または m個（ただし mは nより小さ ヽ自然数)の前記可変容量素 子が直列に接続されてなる第 2可変容量素子ユニットである、
ことを特徴とする可変容量回路。
[2] 第 2可変容量素子ユニットが、前記 m個の可変容量素子が直列に接続されてなり、 前記第 2可変容量素子ユニットは、前記可変容量素子 1個以上力 構成される可変 容量コンデンサが o個（ただし oは nより小さい自然数)、高周波的には直列に、かつ、 直流的には並列に接続されてなることを特徴とする請求項 1記載の可変容量回路。
[3] 前記可変容量回路中にお 、て、
第 1可変容量素子ユニットに印加される高周波信号の電圧振幅は最大であり、 第 2可変容量素子ユニットに印加される高周波信号の電圧振幅は最小であることを 特徴とする請求項 1または 2記載の可変容量回路。
[4] 入力側および出力側にそれぞれ回路が接続されており、
前記可変容量素子の容量変化を用いて、整合回路として機能させることを特徴とす る請求項 1〜3のいずれかに記載の可変容量回路。
[5] 前記可変容量素子の容量変化を用いて、共振回路として機能させることを特徴とす る請求項 1〜3のいずれかに記載の可変容量回路。
[6] 入力側および出力側にそれぞれ回路が接続されており、
前記可変容量素子の容量変化を用いて、移相回路として機能させることを特徴とす る請求項 1〜3記載のいずれかに記載の可変容量回路。
[7] 容量値が制御される可変容量回路であって、
第 1の可変容量部と第 2の可変容量部とを含み、
前記第 1の可変容量部が、
直列に接続される n個（ただし nは 2以上の自然数)の可変容量コンデンサであつ て、各可変容量コンデンサは 1個以上の可変容量素子から構成され、該可変容量素 子は、直流電圧の印加に応じて誘電率が変化する誘電体層と、該誘電体層を挟持 する一対の電極と力もなる、 n個の可変容量コンデンサと、
直流電圧の高電位側の第 1バイアスラインおよび直流電圧の低電位側の第 2バイ ァスラインであって、第 1バイアスラインおよび第 2バイアスラインとが複数の可変容量 コンデンサの両端および各コンデンサ間に交互に接続される、第 1バイアスラインお よび第 2バイアスラインと、
を含む第 1可変容量素子ユニットであり、
前記第 2の可変容量部が、
前記第 1可変容量素子ユニットに印加される高周波信号の電圧振幅よりも小さい 電圧振幅が印加されるとともに、直流電圧の印加に応じて誘電率が変化する誘電体 層と該誘電体層を挟持する一対の電極とからなる 1個の可変容量素子力もなる、また は m個（ただし mは nより小さ ヽ自然数)の前記可変容量素子が直列に接続されてな る第 2可変容量素子ユニットである、
ことを特徴とする可変容量回路。
[8] 第 2可変容量素子ユニットが、 m個の可変容量素子が直列に接続されてなる可変 容量素子ユニットであり、
前記第 2可変容量素子ユニットは、
直列に接続される o個（ただし oは nより小さ 、自然数)の可変容量コンデンサであ つて、各可変容量コンデンサは 1個以上の可変容量素子から構成される、 o個の可変 容量コンデンサと、
直流電圧の高電位側の第 1バイアスラインおよび直流電圧の低電位側の第 2バイ ァスラインであって、第 1バイアスラインおよび第 2バイアスラインとが複数の可変容量 コンデンサの両端および各コンデンサ間に交互に接続される、第 1バイアスラインお よび第 2バイアスラインとを含むことを特徴とする請求項 7記載の可変容量回路。
[9] 前記可変容量回路中にお 、て、
第 1可変容量素子ユニットに印加される高周波信号の電圧振幅は最大であり、 第 2可変容量素子ユニットに印加される高周波信号の電圧振幅は最小であることを 特徴とする請求項 7または 8記載の可変容量回路。
[10] 入力側および出力側にそれぞれ回路が接続されており、
前記可変容量素子の容量変化を用いて、整合回路として機能させることを特徴とす る請求項 7〜9の 、ずれかに記載の可変容量回路。
[11] 前記可変容量素子の容量変化を用いて、共振回路として機能させることを特徴とす る請求項 7〜9の 、ずれかに記載の可変容量回路。
[12] 入力側および出力側にそれぞれ回路が接続されており、
前記可変容量素子の容量変化を用いて、移相回路として機能させることを特徴とす る請求項 7〜9記載の 、ずれかに記載の可変容量回路。
[13] 複数の可変容量部であって、それぞれが 1または複数の可変容量素子を有する、複 数の可変容量部における電圧振幅値をそれぞれ測定して、前記可変容量部におけ る前記電圧振幅値の大小を比較する工程と、
前記複数の可変容量部のうち、電圧振幅値の異なる 2つの可変容量部を選択し、 電圧振幅値の小さい方の可変容量回路における可変容量素子数を減らす工程と、 を含むことを特徴とする可変容量回路の可変容量素子数の調整方法。
[14] 前記複数の可変容量部のうち、電圧振幅値の異なる 2つの可変容量部を選択する 際に、電圧振幅値が最大の可変容量部と最小の可変容量部とを選択することを特徴 とする請求項 13記載の可変容量回路の可変容量素子数の調整方法。
[15] 前記可変容量部が、
直流電圧の印加に応じて誘電率が変化する誘電体層と該誘電体層を挟持する一 対の電極とからなる可変容量素子 1個以上力も構成される、 n個（ただし nは 2以上の 自然数)の可変容量コンデンサと、
直流電圧の高電位側の第 1バイアスラインおよび直流電圧の低電位側の第 2バイ ァスラインであって、第 1バイアスラインおよび第 2バイアスラインとが複数の可変容量 コンデンサの両端および各コンデンサ間に交互に接続される、第 1バイアスラインお よび第 2バイアスラインと、
を含むことを特徴とする請求項 13または 14記載の可変容量回路の可変容量素子数 の調整方法。
PCT/JP2007/061933 2006-06-13 2007-06-13 可変容量回路 Ceased WO2007145259A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008521241A JP5155161B2 (ja) 2006-06-13 2007-06-13 可変容量回路
EP07745200.1A EP2040376B1 (en) 2006-06-13 2007-06-13 Variable capacitance circuit
US12/304,719 US8183959B2 (en) 2006-06-13 2007-06-13 Variable capacitance circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006163026 2006-06-13
JP2006-163026 2006-06-13

Publications (1)

Publication Number Publication Date
WO2007145259A1 true WO2007145259A1 (ja) 2007-12-21

Family

ID=38831773

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/061933 Ceased WO2007145259A1 (ja) 2006-06-13 2007-06-13 可変容量回路

Country Status (4)

Country Link
US (1) US8183959B2 (ja)
EP (1) EP2040376B1 (ja)
JP (1) JP5155161B2 (ja)
WO (1) WO2007145259A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824695A (zh) * 2012-11-16 2014-05-28 太阳诱电株式会社 可变电容复合部件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009033673B4 (de) * 2009-07-17 2015-12-24 Qualcomm Technologies, Inc. (N.D.Ges.D. Staates Delaware) Adaptiv abstimmbares Anpassnetzwerk mit verbessertem linearen Verhalten
JP5442479B2 (ja) * 2010-02-05 2014-03-12 株式会社ワコム 指示体、位置検出装置及び位置検出方法
JP5527251B2 (ja) * 2011-02-24 2014-06-18 富士通セミコンダクター株式会社 可変容量回路
JP6416102B2 (ja) * 2013-10-07 2018-10-31 太陽誘電株式会社 可変容量デバイスおよび通信装置
US9740351B2 (en) 2015-05-15 2017-08-22 Synaptics Incorporated Multi-step incremental switching scheme
US9811205B2 (en) 2015-09-29 2017-11-07 Synaptics Incorporated Variable time anti-aliasing filter
EP3731422B1 (en) * 2017-12-18 2022-11-30 Nippon Telegraph and Telephone Corporation Ic chip
JP7248559B2 (ja) * 2019-10-30 2023-03-29 ラピスセミコンダクタ株式会社 半導体装置及び容量センサ装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111387A (ja) * 1999-10-14 2001-04-20 Toyo Commun Equip Co Ltd Ｍｏｓ容量素子を用いた可変容量回路
JP2005508096A (ja) * 2001-10-31 2005-03-24 アジャイル マテリアルス アンド テクノロジーズ インク． 直流バイアスキャパシタ用の回路構成
JP2005101773A (ja) 2003-09-22 2005-04-14 Kyocera Corp 可変整合回路
JP2005150466A (ja) * 2003-11-17 2005-06-09 Kyocera Corp 可変コンデンサ
JP2005184270A (ja) * 2003-12-17 2005-07-07 Kyocera Corp 可変移相回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6377440B1 (en) * 2000-09-12 2002-04-23 Paratek Microwave, Inc. Dielectric varactors with offset two-layer electrodes
JP3898637B2 (ja) 2002-09-27 2007-03-28 京セラ株式会社 容量可変コンデンサ回路、容量可変薄膜コンデンサ素子及び高周波部品
US7002435B2 (en) 2002-09-27 2006-02-21 Kyocera Corporation Variable capacitance circuit, variable capacitance thin film capacitor and radio frequency device
US7142072B2 (en) 2003-09-22 2006-11-28 Kyocera Corporation Variable matching circuit, variable resonance circuit, variable phase-shifting circuit and variable attenuation circuit each having variable-capacitance capacitor
US7092232B2 (en) * 2004-06-28 2006-08-15 Kyocera Corporation Variable capacitance capacitor, circuit module, and communications apparatus
JP4566012B2 (ja) * 2005-01-13 2010-10-20 京セラ株式会社 可変容量コンデンサ，回路モジュールおよび通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111387A (ja) * 1999-10-14 2001-04-20 Toyo Commun Equip Co Ltd Ｍｏｓ容量素子を用いた可変容量回路
JP2005508096A (ja) * 2001-10-31 2005-03-24 アジャイル マテリアルス アンド テクノロジーズ インク． 直流バイアスキャパシタ用の回路構成
JP2005101773A (ja) 2003-09-22 2005-04-14 Kyocera Corp 可変整合回路
JP2005150466A (ja) * 2003-11-17 2005-06-09 Kyocera Corp 可変コンデンサ
JP2005184270A (ja) * 2003-12-17 2005-07-07 Kyocera Corp 可変移相回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2040376A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103824695A (zh) * 2012-11-16 2014-05-28 太阳诱电株式会社 可变电容复合部件

Also Published As

Publication number Publication date
EP2040376A4 (en) 2012-05-02
JPWO2007145259A1 (ja) 2009-11-12
US20090128249A1 (en) 2009-05-21
JP5155161B2 (ja) 2013-02-27
EP2040376B1 (en) 2013-08-14
US8183959B2 (en) 2012-05-22
EP2040376A1 (en) 2009-03-25

Similar Documents

Publication Publication Date Title
JP5155161B2 (ja) 可変容量回路
JP5642686B2 (ja) 平面アンテナ用のインピーダンス整合回路及びモバイル通信装置
US7612634B2 (en) High frequency module utilizing a plurality of parallel signal paths
KR100979581B1 (ko) 신호 처리 방법, 송신기 및 수신기 모듈, 기판 및 가전 제품
US9154084B2 (en) Low-noise receiver with complex RF attenuator
US20070207746A1 (en) Apparatus for controlling impedance
US9680441B2 (en) Impedance matching circuit and antenna system
US8581674B2 (en) Filter and communications apparatus
US7639071B2 (en) Active LC band pass filter
CN101515660A (zh) 衬底、通信模块及通信设备
US10715361B1 (en) Delay compensation using broadband gain equalizer
US11201600B1 (en) Apparatus and methods for control and calibration of tunable filters
US8373492B2 (en) High-frequency switch module and high-frequency switch apparatus
CN102377404B (zh) 阻抗可变匹配电路
JP2004519941A (ja) 電子装置における電力増幅器の入力側インピーダンス整合用の回路及び方法
US8497730B1 (en) System for and method of modifying impedance characteristics of circuit elements
EP1587135A1 (en) Helical inductor
WO2019174805A1 (en) Gain control filter circuit, power module comprising a filter circuit and method of adjusting an rf filter circuit to provide a controllable gain
JP2007329830A (ja) 電力増幅装置及び通信装置並びに電力増幅器の調整方法
Spielberger et al. Resistive Matching Techniques in Electrical Balanced Duplexer Systems
CN104052408A (zh) 一种集成电路
US20250062737A1 (en) Systems and methods for frequency equalization and temperature compensation in radio frequency devices
US7812780B2 (en) Antenna architecture and LC coupler
JP2005210569A (ja) アンテナ装置およびそれを用いた無線通信装置
WO2004093315A1 (en) Method of, and circuit for, broadening the frequency band of frequency dependent loads

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07745200

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008521241

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12304719

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2007745200

Country of ref document: EP