WO2008015742A1 - Receiver apparatus and decoding method thereof - Google Patents

Receiver apparatus and decoding method thereof Download PDF

Info

Publication number
WO2008015742A1
WO2008015742A1 PCT/JP2006/315287 JP2006315287W WO2008015742A1 WO 2008015742 A1 WO2008015742 A1 WO 2008015742A1 JP 2006315287 W JP2006315287 W JP 2006315287W WO 2008015742 A1 WO2008015742 A1 WO 2008015742A1
Authority
WO
WIPO (PCT)
Prior art keywords
decoding
block
code
decoder
error detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2006/315287
Other languages
English (en)
French (fr)
Inventor
Shunji Miyazaki
Kazuhisa Obuchi
Norihiro Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008527616A priority Critical patent/JP4992900B2/ja
Priority to KR1020087026516A priority patent/KR101037243B1/ko
Priority to PCT/JP2006/315287 priority patent/WO2008015742A1/ja
Priority to EP06782156.1A priority patent/EP2048790B1/en
Priority to CN2006800547820A priority patent/CN101449466B/zh
Publication of WO2008015742A1 publication Critical patent/WO2008015742A1/ja
Priority to US12/360,477 priority patent/US8464139B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2978—Particular arrangement of the component decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6561—Parallelized implementations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Definitions

  • the present invention relates to a receiving apparatus and a decoding method thereof, and in particular, each information bit of one frame is divided into a plurality of code blocks, and errors in the decoding result are reduced each time decoding processing is repeated.
  • the present invention relates to a receiving apparatus and a decoding method thereof in a communication system for encoding and transmitting information bits of a code block, receiving the code information bits of each code block, and decoding the information bits before encoding.
  • a transmitter is subjected to encoding processing on transmission data, and the obtained encoded data is transmitted via a transmission path, and a signal received from the transmission path is erroneously received by a receiver.
  • the transmission data is decoded by performing a correction decoding process.
  • FIG. 23 shows an example of such a communication system.
  • the transmitter 1 encodes the information u consisting of K bits and generates an N-bit block code X and an encoding unit la.
  • a modulation unit lb for modulating and transmitting the block code is provided.
  • the receiver 2 includes a demodulator 2a that demodulates a signal received via the transmission path 3, and a decoder 2b that decodes the originally transmitted K-bit information from the N-bit received information.
  • the PZS converter Id that outputs the block code X is provided.
  • a code of the code part la for example, a turbo code can be adopted.
  • the decoding unit 2b includes a decoder 2c that performs error detection and correction processing on the reception likelihood data y output from the demodulation unit 2a, decodes the originally transmitted K-bit information, and outputs estimated information. .
  • the block code X transmitted from the transmitter 1 is input to the decoder 2c as likelihood data instead of being input to the decoder 2c while being transmitted under the influence of the transmission path 3.
  • Likelihood data consists of a confidence that the sign bit is 0 or 1, and a sign (0 if +1, 1 if -1).
  • Decoder 2c performs a prescribed decoding process based on the likelihood data for each code bit, and estimates information bit u.
  • FIG. 25 is a configuration diagram of the turbo encoding unit la
  • FIG. 26 is a configuration diagram of the turbo decoding unit 2b.
  • a turbo code is a systematic code with a code rate of 1Z3.
  • u [u0, ul, u2, u3, .., u] is the information data of length K to be transmitted, xa, xb, xc
  • the received signal is the decoding result obtained by decoding the received data ya, yb, yc in the turbo decoding unit 2b.
  • the code data xa is the information data u itself
  • the encoded data xb is the data obtained by convolutionally encoding the information data u with the first element encoder ENC 1
  • the code data xc is Information data u is interleaved ( ⁇ ) and convolutionally encoded by the second element encoder ENC2. That is, the turbo code is a systematic code synthesized by using two convolutions, where xa is an information bit and xb and xc are parity bits.
  • the P / S converter Id converts the encoded data xa, xb, xc into serial data and outputs it.
  • the first element decoder DEC 1 performs decoding using ya and yb among the received signals ya, yb, and yc.
  • the first element decoder DEC 1 is a soft-decision output element decoder and outputs the likelihood of the decoding result.
  • the second element decoder DEC2 performs similar decoding using the likelihood and yc output from the first element decoder DEC1.
  • the second element decoder DEC2 is also an element decoder with a soft decision output, and outputs the likelihood of the decoding result. In this case, since yc is a received signal corresponding to xc obtained by encoding the interleaved original data u, the first element decoder DEC 1
  • the likelihood output from is interleaved ( ⁇ ) before being input to the second element decoder DEC2.
  • the likelihood output from the second element decoder DEC2 is deinterleaved ( ⁇ - 1 ) and then fed back as an input to the first element decoder DEC1.
  • the result of the hard decision of “0” and “1” for the ding-termination result of the second element decoder DEC2 is the turbo decoding result (decoded data) u ′. Thereafter, by repeating the above decoding operation a predetermined number of times, the error rate of the decoding result 'is reduced.
  • MAP element decoders can be used as the first and second element decoders DEC 1 and DEC 2 in the powerful turbo decoding unit.
  • transmitter 1 is a radio base station and receiver 2 is a mobile station (mobile terminal).
  • FIG. 27 is a block diagram of the data transmission processing unit in the radio base station and its operation explanatory diagram (see Non-Patent Document 1).
  • the CRC adding unit 11 performs code detection for error detection by CRC (Cyclic Redundancy Check) in units of frames (CRC addition).
  • the code block dividing unit 12 divides the information data D2 to which the CRC code is added into a plurality of code data s0, sl, s2, and s3 (Code Block Segmentation).
  • the encoding unit 13 encodes each code block s0, sl, s2, s3, for example, by performing turbo encoding processing.
  • the code block s0 is turbo-encoded into a code block (s0, ⁇ , q0), and the code block si is turbo-encoded into a code block (si, pi, ql).
  • Block s2 is turbo encoded to code block (s2, p2, q2), and code block s3 is turbo encoded to code block (s3, p3, q3).
  • the puncturing unit 15 performs puncturing on the parity p and the norm q so that if the total bit length of the data D3 combined with the code block is larger than the specified size, it becomes the specified size. Thereafter, the physical channel separation unit (not shown) divides the punctured data D4 into physical channels (Physical Channel Segmentation), performs predetermined processing on each of the physical channels, and passes them to the modulation unit.
  • FIG. 28 is a block diagram of a receiver in a mobile terminal.
  • MAP decoding the data reliability of the posterior likelihood increases each time the decoding process is repeated, and the error rate of the decoded bits is improved. Therefore, the error rate is determined by the maximum number of repetitions per code block to be decoded.
  • the maximum number of iterations corresponds to the specified time assigned to the decoding process, and as shown in FIG. 28, the code block is set so that the decoding process of the specified number of repetitions is completed within the specified time. The same number of decoders 21, 21, 21, 21 are implemented.
  • the specified time allocated to the signal processing is specified from the maximum transmission rate.
  • Fig. 29 shows an example in which the maximum number of repetitions is 8.
  • the third encoder 21 has zero errors after four decoding processes, and the fourth encoder 21 performs three decoding processes.
  • a pre-processing unit (not shown) performs a process opposite to the process on the transmission side on the demodulated reception likelihood data, and each of the code blocks c0, cl, c2, and c3 corresponding to the encoded code blocks on the transmission side is performed.
  • Likelihood data (sO ', ⁇ ', qO '), (sl', pi ', ql'), (s2 ', p2', q2 '), (S3', p3 ', q3') , Save it in notfa 22.
  • 21 has the configuration shown in FIG. 26, and reception likelihood data of code blocks c0, cl, c2, and c3, respectively.
  • MAP decoding processing is performed in parallel.
  • the decoding process is operating normally, the data reliability of the posterior likelihood increases each time the decoding process is repeated, and the error rate of the decoded bit is improved.
  • the decoding result combining unit 23 sequentially combines the decoding results of the respective decoders in series.
  • the decoded bit string is generated and input to the CRC check unit 24.
  • the CRC check unit 24 performs CRC check processing on the decoded bit string, determines whether the decoded bit string is correct, and outputs a decoded bit string if no error is detected.
  • the data reliability of the posterior likelihood increases each time the decoding process is repeated, and the error rate of the decoded bits is improved. As shown in FIG. 30, the error occurs in all decoders before reaching the maximum number of repetitions. Often disappears. However, even in such a case, there has been a problem that the processing time becomes long because the maximum number of iterations is performed, and the power consumption increases.
  • Another object of the present invention is to enable decoding processing for a plurality of code blocks with one decoder.
  • Non-Patent Document 1 3GPP, TS25.212v5.9.0
  • Patent Document 1 Patent No. 3556943 (JP 3556943)
  • the present invention divides one frame of information bits into a plurality of blocks, and transmits the information bits of each block by using a code that reduces the error in the decoding result each time the decoding process is repeated.
  • a receiving apparatus and a decoding method thereof in a communication system that receives code key information bits of a block and decodes information bits before the code key.
  • the decoding method of the present invention is provided with a decoder that is less than the number of blocks per frame in the receiving device, the step of presetting the maximum number of times of decoding processing in each decoder, and the code key information bit of each received block A step of expressing by likelihood, a step of applying a decoding process to the likelihood information bit of the predetermined block for each decoder, and determining a force that satisfies a decoding stop condition for each decoding process If the decoding stop condition is satisfied, the decoding result is stored and the decoding process is performed, and the decoding process of the code information bit of another block is executed.
  • the decoding method further includes the step of measuring the reliability of the encoded information bits expressed by the likelihood in each block, and the decoding process is performed on the code information bits of each block in each decoder in order of increasing reliability. There is a step of applying.
  • the decoding result of each block is further serialized if the decoding stop condition for all the blocks is satisfied before the maximum number of repetitions is set before the decoding process is repeated in each decoder. And a step of performing error detection processing on the combined decoding result and a step of outputting the serially combined decoding result if there is no error in the error detection processing.
  • the number of repetitions of the decoding process is preset in each decoder until the maximum number of repetitions is reached. Steps to repeat the decoding process in order, and the number of repetitions of the decoding process is After reaching the maximum number of repetitions set, the decoding result of each block is connected in series, and error detection processing is performed on the combined decoding result. If there is no error in the error detection processing, the decoding result is connected in series. A step of outputting a decoding result.
  • the decoding result of the last block and the decoding result of the other block are coupled in series for each decoding process of the last block. Step, subjecting the combined decoding results to error detection processing,
  • a step of outputting the serially coupled decoding result is included.
  • the decoding process of the code information bits of each block becomes possible, the decoding process is sequentially started by the decoder, and the maximum number of repetitions of the decoder that starts the decoding process first is changed. The number of steps is larger than the maximum number of iterations of the decoder.
  • the error detection code is used. And determining whether the decoding stop condition for the block is satisfied and determining whether the decoding result is output.
  • the present invention divides one frame of information bits into a plurality of blocks, and transmits the information bits of each block by using a code that reduces the error in the decoding result each time the decoding process is repeated.
  • a receiving apparatus in a communication system that receives code key information bits of a block and decodes information bits before the code key, and outputs a received code key information bit of each block as likelihood data,
  • the number of decoders is smaller than the number of blocks per frame.
  • Each decoder performs a decoding process on encoded information bits represented by the likelihood of a predetermined block, and a decoding stop condition is satisfied for each decoding process.
  • a decoding stop determining unit that determines whether or not a decoding stop condition is satisfied in a predetermined decoder, a control unit that assigns a decoding process of another block to the decoder, V that has not been decoded, If the number of iterations of the decoding process is set in advance for each decoder and the decoding stop condition for all blocks is satisfied before the maximum number of iterations is exceeded, the decoding result is obtained by combining the decoding results of the blocks in series.
  • a result combining unit; and an error detecting unit that performs error detection processing on the combined decoding result and outputs the combined decoding result if there is no error in the error detection processing.
  • the receiving apparatus further includes a reliability measuring unit that measures the reliability of the encoded information bits expressed by the likelihood data in each block, and the control unit performs decoding in the order of the blocks with the lowest reliability. Is assigned a block decoding process.
  • FIG. 1 is a configuration diagram for explaining the principle of the present invention.
  • ⁇ 3 It is a principal block diagram of the receiving apparatus according to the first embodiment of the present invention.
  • ⁇ 4 It is a block diagram of the stop determination unit.
  • FIG. 5 is a configuration diagram of a decoding result combining unit.
  • Fig. 6 is a main part configuration diagram of a receiving apparatus according to a second embodiment.
  • FIG. 7 is a processing flow of the control unit in the second embodiment.
  • Fig. 8 is a main part configuration diagram of a receiving apparatus according to a third embodiment.
  • FIG. 9 is a process flow of the control unit in the third embodiment.
  • FIG. 11 An explanatory diagram in which the reliability of each code block is measured and the code blocks are sorted in the order of decreasing reliability.
  • FIG. 12 This is a configuration example of code block reliability measurement.
  • FIG. 13 is a block diagram showing the principal parts of a receiving apparatus according to a fourth embodiment.
  • FIG. 15 is a diagram illustrating the principle of the fifth embodiment.
  • FIG. 16 is a block diagram showing the principal parts of a receiving apparatus according to a fifth embodiment.
  • FIG. 17 is a process flow of the control unit of the fifth embodiment.
  • FIG. 18 is a configuration diagram of a receiving device according to a sixth embodiment.
  • FIG. 19 is an example of a decoder according to a sixth embodiment.
  • FIG. 22 is a block diagram of the principal part of the receiving apparatus of the seventh embodiment.
  • FIG. 23 is an example of a communication system.
  • FIG. 24 is an explanatory diagram of a sign ⁇ .
  • FIG. 25 is a block diagram of a turbo encoding unit.
  • FIG. 26 is a block diagram of a turbo decoding unit.
  • FIG. 27 is a block diagram of a data transmission processing unit in a radio base station and an operation explanatory diagram thereof.
  • FIG. 28 is a block diagram of a receiver in a mobile terminal.
  • FIG. 29 is a first decoding process example with a maximum number of repetitions of 8.
  • FIG. 30 is a second example of decoding processing with a maximum number of repetitions of 8.
  • the transmission apparatus (not shown) divides a frame of information bits into a plurality of, for example, four code blocks s0 to s3, and codes the information bits of each code block into, for example, a turbo code. And send it.
  • One frame of information bits includes a CRC error detection code.
  • the receiving unit 51 of the receiving device 50 inputs the received signal to the demodulating unit, and the demodulating unit 52 demodulates the sign key information bit included in the received signal and outputs it as likelihood data (soft decision data). 3 decomposes the likelihood data of one frame into code blocks c0 to c3 and stores them in the buffer unit 54.
  • First and second turbo decoders 55a and 55b are provided. As shown in FIG. 2, the first and second turbo decoders 55a and 55b perform decoding processing on the code information bits represented by the likelihoods of the code blocks c0 and cl, respectively.
  • the decoding stop determination unit 56 determines whether a decoding stop condition is satisfied for each decoding process of each decoder. If the decoding stop condition is satisfied in the first decoder 55a, the control unit 57 sets the switch SW. The decoding process of another code block c2 that has been controlled and is still decoded is assigned to the first decoder 55a, and then the decoding stop condition is satisfied by V in the second decoder 55b.
  • the decoding process is still !, and the decoding process of another code block c3 is assigned to the second decoder 55b.
  • the decoding stop condition for all code blocks c Tc3 is satisfied before the number of repetitions of the decoding process exceeds the preset maximum number of repetitions (8 in the figure).
  • the decoding result combining unit 58 serially combines the decoding results of the code blocks c0 to c3 and inputs them to the error detection unit 59.
  • the detection unit 59 uses the CRC code for the decoding result combined in series to perform error detection processing. If no error is detected in the error detection process, the combined decoding result is output.
  • the decoding process by the element decoder is counted as one decoding process. The number of times is defined as the number of decoding processes.
  • the maximum number of repetitions per code block is specified, and decoding processing is performed with the same number of decoders as the number of code blocks.
  • the processing can be performed.
  • the number of decoders to be implemented can be reduced, and the number of decoding iterations per decoder for the input data can be increased, while maintaining or improving the error characteristics. Can do.
  • a frame is divided into four code blocks and two decoders are provided.
  • the present invention generally divides a frame into m code blocks, and r decoders (m > r) can be provided.
  • a code is encoded into a turbo code
  • any code that has an error rate reduced by iterative decoding processing can be encoded into the code.
  • a code for example, there is an LDPC code (Low-Density Parity-Check code).
  • LDPC code Low-Density Parity-Check code
  • CRC is not necessarily required as an error detection method. When CRC is not attached, the error determination at the decoder can be performed by the stop condition used in the present invention or the non-recognition.
  • FIG. 3 is a block diagram of the principal part of the receiving apparatus according to the first embodiment of the present invention.
  • the same reference numerals are given to the same parts as those in FIG. The same applies to the other embodiments, but the first example in FIG.
  • the illustration of the receiving unit, demodulating unit, and disassembling unit is omitted in the embodiment, the configuration is the same as in FIG.
  • the first and second decoders 55a and 55b respectively extract the likelihood data of the two code blocks c0 and c2 from the head, At the same time, the decryption process is executed.
  • the maximum number of repetitions of the decoding process of the first and second decoders 55a and 55b is defined as 8 times, for example, and the built-in repetition monitoring units 55c and 55d monitor whether the number of repetitions is equal to 8.
  • the monitoring results RPM1 and RPM2 are input to the control unit 57.
  • the first and second stop determination units 56a and 56b of the decoding stop determination unit 56 determine whether the decoding stop condition is satisfied for each decoding process of the first and second decoders.
  • FIG. 4 is a configuration diagram of the first stop determination unit 56a, and the second stop determination unit 56b has the same configuration.
  • the hard decision unit 56a is a decoder
  • the a posteriori probability likelihood of all information bits for one code block input for each decoding process from 55a is hard-determined, and the hard-decision result of all information bits is stored in the storage unit 56a.
  • the decoding stop signal DSP1 is output, and the decoding result is input to the decoding result combining unit 58. Note that, depending on the format of the code, the decoding stop signal DSP1 may be output when the decoding results coincide twice.
  • the first and second decoders 55a and 55b stop the decoding process until the likelihood data of the next code block is input when the decoding stop signal DSP1 or DSP2 is input when the decoding stop condition is satisfied.
  • the combining unit 58 uses the decoding result input from the first and second stop determination units 56a and 56b when the decoding stop condition is satisfied, based on the distribution signal DBS instructed from the control unit 57, and has a built-in predetermined value. Save to buffer.
  • FIG. 5 is a block diagram of the decoding result combining unit 58.
  • the decoding result allocating unit 58a determines the decoding results s0 to s3 of the code blocks c0 to c3 based on the allocating signal DBS input from the control unit 57. Input sequentially to buffers 58b to 58b. Decryption
  • the result combining unit 58c The block block decoding results S 0 to s 3 are sequentially coupled in series and input to the error detection unit 59.
  • the control unit 57 controls the switch SW by the code block selection signal BSL, and is still decoded!
  • the other code block is transferred to the first decoder 55a or Input to the second decoder 55b.
  • the control unit 57 still controls the switch SW to perform decoding processing. Then, the decoding process of the large code block C2 is assigned to the first decoder 55a.
  • the control unit 57 controls the switch SW and is still decoded.
  • the decoding process of c2 is assigned to the second decoder 55b.
  • control unit 57 receives the decoding results s0 to s3 of the code blocks c0 to c3 respectively as buffers 58b.
  • the distribution signal DBS is input to the decoding result combining unit 58 so as to be stored in .about.58b.
  • the decoding process first, set the number of iterations of the decoding process in the second decoder in advance, Ru maximum repetition before exceeding the number of times (eight times), the decoding is stopped for all the code blocks C (Tc3 If the condition is satisfied, the control unit 57 inputs the decoding completion signal DEND to the decoding result combining unit 58 and the decoding error detecting unit 59. By the decoding completion signal DEND, the decoding result combining unit 58 serializes the decoding result of each code block. The error detection unit 59 performs error detection processing using the CRC code on the combined decoding result, and outputs a combined decoding result if there is no error in the error detection processing. If detected, it is determined as a decoding error.
  • the control unit 57 determines that there is a decoding error.
  • the number of decoders to be mounted can be reduced and decoding of input data can be performed.
  • the error characteristics can be maintained or improved.
  • FIG. 6 is a block diagram of the main part of the receiving apparatus according to the second embodiment. Components identical with those of the receiving apparatus according to the first embodiment shown in FIG. The difference in configuration is that the first and second switches 6 la, which selectively input the decoding results of the first and second decoders 55a and 55b to the decoding stop determination unit 56 and the decoding result combining unit 58, 6 lb is provided.
  • the control unit 57 controls the switches 6 la and 6 lb to send the decoding result of the last code block to the decoding result combining unit 58. input.
  • the decoding result combining unit 58 combines the decoding result and the decoding results of the other blocks in series and inputs them to the error detection unit 59.
  • the error detection unit 59 Error detection processing is performed using a CRC code as a result, and if there is no error in the error detection processing, the decoding result combined in series is output.
  • FIG. 7 is a processing flow of the control unit 57 in the second embodiment.
  • the control unit 57 monitors whether or not the decoding stop signals DSP1 and DSP2 have been generated (step 101). Is not equal to the maximum number of repetitions (step 102). If not, the process returns to step 101 and waits for generation of the decoding stop signals DSP1 and DSP2. However, if the number of decoding times of the first and second decoders 55a and 55b is equal to the maximum number of repetitions, a decoding error is output (step 103).
  • step 101 when one of the decoding stop signals DSP1 and DSP2 is generated, the control unit 57 counts the number of times the decoding stop signal is generated (step 104), and the count value is subtracted from the code block number B per frame. Check that the value (B-1) is equal (step 105). In other words, one code block is left and it is checked whether the decoding stop condition for all other code blocks is satisfied.
  • control unit 57 sets the likelihood data of the next code block in the decoder corresponding to the decoding stop signal (step 106), and after step 101 Repeat the process.
  • control unit 57 inputs the CRC check enable signal CEN to the error detection unit 57 (step 109). Based on this enable signal, the error detection unit 59 performs error detection processing using the CRC error detection code on the serially coupled decoding results output from the decoding result combining unit 58. The control unit 57 checks whether or not an error is detected by the CRC check (step 110). If no error is detected, the decoding process by the decoder is terminated (step 111).
  • step 110 If an error is detected in step 110, it is checked whether the number of decoding times of the first and second decoders 55a and 55b is equal to the maximum number of repetitions (step 112). If the number of decoding times of the first and second decoders 55a and 55b becomes equal to the maximum number of repetitions before the CRC check is OK, a decoding error is output (step 113).
  • the processing time can be shortened because one decoding stop determination process can be omitted.
  • FIG. 8 is a block diagram of the main part of the receiving apparatus according to the third embodiment. Components identical with those of the receiving apparatus according to the first embodiment in FIG. The difference in configuration is that the first and second switches 6 la, which selectively input the decoding results of the first and second decoders 55a and 55b to the decoding stop determination unit 56 and the decoding result combining unit 58, 6 lb is provided.
  • FIG. 9 is a processing flow of the control unit 57 in the third embodiment.
  • the control unit 57 monitors whether or not the decoding stop signals DSP1 and DSP2 are generated (step 201). If not, the monitoring results RPM1 and RPM2 are referenced to check whether the decoding number of the first and second decoders 55a and 55b is equal to the maximum number of repetitions (step 202). Return and wait for generation of decoding stop signals DSP1 and DSP2. However, if the number of decoding times of the first and second decoders 55a and 55b is equal to the maximum number of repetitions, a decoding error is output (step 203).
  • step 201 When one of the decoding stop signals DSP1 and DSP2 is generated in step 201, the control unit 57 counts the number of times the decoding stop signal is generated (step 204), and whether the count value is equal to the number B of code blocks per frame. Check (step 205). In other words, it is checked whether the decoding stop condition for all code blocks is satisfied.
  • control unit 57 inputs the likelihood data of the next code block to the decoder corresponding to the decoding stop signal (step 206), and repeats the processing from step 201 onward. .
  • the unit 57 inputs the decoding completion signal DEND to the decoding result combining unit 58 and the error detecting unit 59.
  • the decoding result combining unit 58 In response to the decoding completion signal DEND, the decoding result combining unit 58 combines the decoding results of the respective code blocks in series, and the error detection unit 59 performs error detection processing using the CRC code for the combined decoding result. If there is no error, the combined decoding result is output. On the other hand, if an error is detected, the control unit 57 determines that there is a decoding error (step 208), and each decoder 55a, 55b receives each code until the number of repetitions of the decoding process reaches a preset maximum number of repetitions. The decoding processes of blocks c0 to c3 are executed in order (step 209). The first and second decoders 55a and 55b are stored in the buffers 58b to 58b of the decoding result combining unit 58.
  • each code block c0 to c3 is sequentially executed using the likelihood data and the decoding result stored in the buffer 54, and the control unit 57 decodes the decoding result via the switches 61a and 61b.
  • the results are stored in the buffers 58b to 58b of the result combining unit 58 in order.
  • the control unit 57 sets the number of repetitions of the decoding process in advance, the maximum number of repetitions, etc. It is checked whether it is correct (step 210), and the processing of step 209 is continued until they become equal, and if they become equal, a decoding completion signal DEND is generated again (step 211). Based on the decoding completion signal D END, the decoding result combining unit 58 combines the decoding results of the respective code blocks in series, and the error detection unit 59 performs error detection processing using the CRC code for the combined decoding result to detect an error. If not, the combined decoding result is output, while if an error is detected, the decoding error is output.
  • FIG. 10 is a diagram for explaining the principle of the fourth embodiment.
  • two decoders 55a a case assigned sequentially in the order of 55b in the decoding process of code block C 0 ⁇ c3 c0 ⁇ cl ⁇ c2 ⁇ c3.
  • FIG. 10 (A) two code blocks cl and c3 that are difficult to satisfy the decoding stop condition are allocated to the same second decoder 55b, and the decoding process is defined. Even if the maximum number of iterations is performed, the decoding stop condition may not be satisfied in all code blocks.
  • the higher the reliability of the likelihood data of a code block the more the decoding stop condition is satisfied with a smaller number of decoding processes. Therefore, as shown in Fig. 10 (B), code blocks with high likelihood data reliability and code blocks with low reliability are assigned to one decoder.
  • the decoding stop condition is satisfied for all code blocks before the number of decoding processes reaches the specified maximum number of repetitions.
  • the first decoder 55a is assigned a code block co with high reliability and a low code block C3
  • each code block c (Tc3 is measured, and the code blocks are arranged in the order of c3 ⁇ cl ⁇ c2 ⁇ c0 having the lower reliability.
  • code blocks c 3 and cl are first assigned to the first decoder 55a and the second decoder 55b, respectively, and then, as shown in FIG. Decryption stopped Each time the condition is satisfied, code blocks are assigned to the second decoder 55b and the first decoder 55a in the order of c2 ⁇ c0.
  • FIG. 12 shows a configuration example of reliability measurement of each code block.
  • the absolute value circuit 65a calculates the absolute value of the likelihood data (code and its reliability) of the sign key information bits constituting the code block. Then, the averaging unit 65b calculates an average value of absolute values of all likelihood data and outputs the average value as reliability.
  • the reliability the average SNR of the likelihood data or the minimum value of the absolute value of the likelihood can be used instead of the average value of the absolute value of the likelihood.
  • FIG. 13 is a block diagram of the main part of the receiving apparatus of the fourth embodiment.
  • the same reference numerals are given to the same parts as those of the receiving apparatus of the first embodiment of FIG.
  • the structural differences are (1) the reliability measurement unit 65 shown in FIG. 12 is provided, and (2) the code block selection unit 66 is provided.
  • the code block selection unit 66 controls the switch SW based on an instruction from the control unit 57 when the decoding process starts and when the decoding stop condition is satisfied, and the code blocks are assigned to the first decoder 55a in order of poor reliability. , Assigned to the second decoder 55b.
  • the decoding stop condition is easily satisfied in all code blocks before the number of decoding processes reaches the specified maximum number of repetitions, so that decoding errors can be reduced.
  • the reception likelihood data output from the demodulator of the receiving apparatus has a configuration in which systematic bits s, first parity bits p, and second parity bits q for four code blocks are concatenated. .
  • the code blocks are assembled in time series in the order of s2, p2, q2) ⁇ c3 (s3,
  • FIG. 16 is a block diagram of the main part of the receiving apparatus of the fifth embodiment, where the same reference numerals are given to the same parts as those of the receiving apparatus of the first embodiment of FIG. A structural difference is that a code block setting unit 71 is provided.
  • the code block setting unit 71 sets the first code at the start of the decoding process.
  • the likelihood data of the code block cO is set in the first decoder 55a. If the next code block cl can be decoded, the likelihood data of the code block cl is set in the second decoder 55a.
  • the control unit 57 controls the execution of the decoding process of the decoders 55a and 55b at the timing shown in FIG.
  • FIG. 17 is a processing flow of the control unit 57 of the fifth embodiment.
  • the code block setting unit 71 sets the likelihood data of the code block cO in the first decoder 55a according to the instruction from the control unit 57. (Step 301). Accordingly, the first decoder 55a starts the first decoding process (step 302). During this time, if the next code block cl can be decoded, the code block setting unit 71 sets the likelihood data of the code block cl in the second decoder 55b in accordance with an instruction from the control unit 57 (step 303). ).
  • control unit 57 When the first decoding process of the first decoder 55a is completed, the control unit 57 thereafter performs the nth decoding process by the first decoder 55a and the (n-1) th decoding process by the second decoder 55b. Control is performed so that the decryption process is performed simultaneously (step 304).
  • the control unit 57 monitors whether or not the decoding stop signals DSP1 and DSP2 have been generated (step 305) . If not, the control unit 57 refers to the monitoring results RPM1 and RPM2 to refer to the first and second decoders 55a and 55b.
  • the process returns to step 304 and waits for generation of decoding stop signals DSP1 and DSP2. However, if the number of decoding times of the first and second decoders 55a and 55b is equal to the maximum number of repetitions, a decoding error is output (step 307).
  • the control unit 57 counts the number of times the decoding stop signal is generated (step 308), and whether the count value is equal to the number B of code blocks per frame. Check (step 309). In other words, it is checked whether the decoding stop condition for all code blocks is satisfied.
  • control unit 57 inputs the likelihood data of the next code block to the decoder corresponding to the decoding stop signal (step 310), and repeats the processing from step 304 onward. .
  • the control unit 57 inputs the decoding completion signal DEN D to the decoding result combining unit 58 and the error detection unit 59.
  • the decoding completion signal DEND the decoding result combining unit 58 combines the decoding results of the code blocks in series.
  • the error detection unit 59 performs error detection processing using the CRC code on the combined decoding result, and outputs the combined decoding result if there is no error in the error detection processing.
  • the number of times of determination as a decoding error can be reduced.
  • FIG. 18 is a block diagram of a receiving apparatus according to the sixth embodiment, in which one decoder capable of high-speed decoding processing, for example, a decoder having a parallel MAP calculation configuration (see Japanese Patent Laid-Open No. 2004-164040) is provided. It is. Since only one decoder 55 is provided, only one stop determination unit 56 is required. Other configurations are the same as those of the first embodiment shown in FIG. 3, and the same reference numerals are given.
  • FIG. 19 shows an example of the decoder 55. For the detailed configuration, see the above-mentioned patent document.
  • This decoder 55 includes a likelihood data separation / division unit 81, a first element decoder (DEC1) 82, an interleave 83, a second element decoder (DEC2) 84, and a dintarba 85.
  • the thick line connecting each part consists of M signal lines so that M parallel inputs and parallel outputs are possible.
  • the first element decoder (DEC1) 82 and the second element decoder (DEC2) 84 are shared, and the first MAP decoding process is alternately performed.
  • interleaver 83 and the dintariva 85 can be shared, and can be configured to perform interleaving and dingtering as appropriate.
  • Likelihood data separation / division section 81 separates code block d into systematic bits si, first parity pi, and second parity qi and divides each into M pieces.
  • the first element decoder 82 includes, in parallel, M element decoders 82 to 82 that employ a MAP decoding method, for example.
  • the second element decoder 84 includes M element decoders 84 to 84, which employ the MAP decoding method, in parallel.
  • the first element decoder 82 executes the first element decoding process in parallel using M element decoders, and the interleaver 83 interleaves each element decoding result together, and the second element decoder 82 Performs the latter half of the element decoding process in parallel using M element decoders, and the dingter bar 85 divides each element decoding result together.
  • the decoding operation speed can be increased M times.
  • the code blocks c0, cl, c2, and c3 are sequentially decoded, and the decoding stop condition for all code blocks is satisfied before the maximum number of iterations.
  • the sixth embodiment there is an advantage that a single decoder can be provided, the configuration and control can be simplified, and the circuit size can be reduced.
  • the sixth embodiment it is possible to perform repeated decoding processing without waste compared to an embodiment using a plurality of decoders, which is advantageous in terms of characteristics. For example, in an embodiment using two decoders, if the first decoder finishes decoding a code block assigned to it earlier than the second decoder, the first decoder In the remaining time up to the specified time, nothing is done and the time is wasted. However, as in the sixth example If there is one decoder, it can be used for the decoding process of other code blocks including the time, so that iterative decoding process can be performed without waste.
  • the transmitting apparatus divides code blocks according to FIG. 27 and performs turbo encoding for transmission. However, the transmitting apparatus performs all other operations except the last code block.
  • An error detection code (CRC code) is added to the code block and one error detection code (CRC code) is added to the entire code block, and then each code block is transmitted as a turbo code. it can.
  • CRC code error detection code
  • CRC code error detection code
  • FIG. 21 is a diagram for explaining the processing of the transmitting apparatus.
  • the code block dividing unit 31 receives a plurality of information data D1 (here, four code blocks u0). , ul, u2, u3 (Code Block Segmentation).
  • the first CRC adding unit 32 performs coding for error detection by CRC for the first three code blocks u0, ul, u2 in block units (CRC addition), and the code blocks s0, sl, Generate s2.
  • the code block combining unit 33 combines the three code blocks s0, sl, s2 with CRC added and the code block u3 without CRC attached, and the second CRC adding unit 34 sets the entire block.
  • the code block s3 is generated from the code block u3 and the entire CRC.
  • the turbo code key unit 35 performs turbo code key processing on each code block s0, sl, s2, and s3 for encoding.
  • code block s0 is turbo-coded and becomes code block (s0, ⁇ , q0)
  • code block si is turbo-coded and becomes code block (si, pi, ql)
  • code block S 2 is turbo encoded into code blocks (s2, p2, q2)
  • code block s3 is turbo encoded into code blocks (s3, p3, q3).
  • the puncturing unit 37 is the code block combined data D3 all bit length specified size Puncture is applied to parity p and notty q so as to be the specified size if it is larger.
  • a physical channel separation unit (not shown) divides the punctured data D4 into physical channels (Physical Channel Segmentation), performs predetermined processing on each, and passes the data to the modulation unit.
  • FIG. 22 is a principal block diagram of the receiving apparatus of the seventh embodiment, and the same reference numerals are given to the same parts as those of the second embodiment of FIG. The difference is that the decoding stop determination units 56a and 56b are composed of CRC stop determination units 81a and 8 lb. CRC stop determination units 81a and 81b execute error detection processing using the CRC code included in the code block decoding result, and output decoding stop signals DSP1 and DSP2 as if the decoding stop condition is satisfied if no error is detected To do.
  • the processing of the control unit 57 is the same as the processing flow of FIG.
  • decoding stop determination can be performed using the CRC code. Further, according to the seventh embodiment, the same effects as in the second embodiment can be obtained.
  • the present invention it is possible to perform a decoding process on a plurality of code blocks with one decoder, the number of decoders to be mounted can be reduced, and the number of decoders for input data can be reduced. Therefore, the error characteristic can be maintained or improved.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Description

受信装置及びその復号方法
技術分野
[0001] 本発明は、受信装置及びその復号方法に係わり、特に、 1フレームの情報ビットを 複数のコードブロックに分割し、復号処理を繰り返す毎に復号結果の誤りが減少する 符号を用いて各コードブロックの情報ビットを符号ィ匕して送信し、各コードブロックの 符号ィ匕情報ビットを受信して符号ィ匕前の情報ビットを復号する通信システムにおける 受信装置及びその復号方法に関する。
背景技術
[0002] 通信システムでは、送信機にお!ヽて送信データに符号化処理を施し、得られた符 号化データを伝送路を介して送信し、受信機において伝送路より受信した信号に誤 り訂正復号処理を施して送信データを復号する。図 23はカゝかる通信システムの一例 であり、送信機 1は図 24に示すように Kビットよりなる情報 uを符号ィ匕して Nビットのプロ ック符号 Xを生成する符号部 laと該ブロック符号を変調して送信する変調部 lbを備 えて!、る。受信機 2は伝送路 3を介して受信した信号を復調する復調部 2aと Nビット の受信情報より元の送信された Kビットの情報を復号する復号部 2bを備えている。 符号部 1は M ( =N— K)個のノ リティビット pを生成するノ リティ生成器 lcと Kビット の情報 uと Mビットのパリティビット pを合成して N ( =K+M)個のブロック符号 Xを出 力する PZS変換部 Idを備えている。符号部 laの符号としては例えばターボ符号が 採用できる。復号部 2bは復調部 2aより出力される受信尤度データ yに誤り検出訂正 処理を施して元の送信された Kビットの情報を復号して推定情報を出力する復号器 2 cを備えている。送信機 1より送信されたブロック符号 Xは伝送路 3の影響を受けて送 信したままの状態で復号器 2cに入力せず、尤度データとして復号器 2cに入力する。 尤度データは符号ビットが 0か 1かの信頼度と符号（+ 1であれば 0、— 1であれば 1) から成る。復号器 2cは各符号ビットに対する尤度データを基に規定の復号処理を行 い、情報ビット uの推定を行う。復号器 2cはターボ符号の場合には最大事後確率復 号 (MAP復号： Maximum A Posteriori Probability Decoding) 行つ。 [0003] 図 25はターボ符号部 laの構成図、図 26はターボ復号部 2bの構成図である。ター ボ符号は符号ィ匕率 1Z3の組織符号であり、 MAP復号を採用することにより復号繰り 返し回数を重ねる毎に復号結果の誤りを減少することができる。
図 25において、 u=[u0,ul ,u2,u3, .. ,u ]は伝送する長さ Kの情報データ、 xa, xb, xc
K-l
はターボ符号部 laで情報データ uを符号ィ匕した符号ィ匕データ、 ya, yb, ycは符号ィ匕 データ xa, xb, xcが通信路 3を伝搬し、雑音やフ ージングの影響を受けた受信信 号、 はターボ復号部 2bにおいて受信データ ya, yb, ycを復号した復号結果であ る。ターボ符号部 laにおいて、符号ィ匕データ xaは情報データ uそのものであり、符号 化データ xbは情報データ uを第 1の要素符号器 ENC 1で畳み込み符号ィ匕したデータ 、符号ィ匕データ xcは情報データ uをインタリーブ（ π )して第 2の要素符号器 ENC2で 畳み込み符号ィ匕したデータである。すなわち、ターボ符号は、畳み込みを 2つ用いて 合成した組織符号で、 xaは情報ビット、 xb, xcはパリティビットである。 P/S変換部 Id は符号化データ xa, xb, xcを直列に変換して出力する。
[0004] 図 26のターボ復号部 2bにおいて、第 1の要素復号器 DEC 1は受信信号 ya, yb, yc のうち、 yaと ybを使って復号を行う。第 1の要素復号器 DEC 1は軟判定出力の要素復 号器であり、復号結果の尤度を出力する。次に、第 2の要素復号器 DEC2は第 1の要 素復号器 DEC 1から出力された尤度と ycを用いて同様の復号を行う。第 2の要素復号 器 DEC2も軟判定出力の要素復号器であり、復号結果の尤度を出力する。この場合、 ycは原データ uをインタリーブしたものを符号ィ匕した xcに対応する受信信号なので、 第 1の要素復号器 DEC 1か
ら出力される尤度は第 2の要素復号器 DEC2に入力する前にインタリーブ（ π )する。 第 2の要素復号器 DEC2から出力された尤度はディンタリーブ（ π -1)された後、第 1 の要素復号器 DEC 1への入力としてフィードバックされる。なお、第 2の要素復号器 D EC2のディンタリーブ結果を" 0","1 "の硬判定した結果が、ターボ復号結果 (復号デ ータ) u' となる。以後、上記の復号操作を所定回数繰り返し行うことにより、復号結果 ' の誤り率が低減する。力かるターボ復号部における第 1、第 2の要素復号器 DEC 1 ,DEC2として MAP要素復号器を使用することができる。
[0005] 図 23の通信システムの具体的な形態として 3GPP W-CDMA移動通信システムがあ る。この 3GPP W-CDMA移動通信システムにおいて、送信機 1は無線基地局となり、 受信機 2は移動局 (移動端末)となる。
図 27は無線基地局におけるデータ送信処理部のブロック図及びその動作説明図 である (非特許文献 1参照)。 CRC付加部 11は、送信すべき情報データ D1が上位レイ ャからフレーム単位で受信すると、フレーム単位で CRC (Cyclic Redundancy Check) により誤り検出のための符号ィ匕を行なう (CRC付加)。ついで、コードブロック分割部 12 は CRC符号が付加された情報データ D2を複数個、ここでは 4個のコードブロック s0,sl ,s2,s3に分割する (Code Block Segmentation)。符号化部 13は、各コードブロック s0,sl, s2,s3に対して例えばターボ符号化処理を施して符号化する。これにより、コードプロ ック s0はターボ符号化されてコードブロック（s0, ρθ, q0)になり、コードブロック siはタ ーボ符号化されてコードブロック (si, pi, ql)になり、コードブロック s2はターボ符号化 されてコードブロック (s2, p2, q2)になり、コードブロック s3はターボ符号化されてコード ブロック (s3, p3, q3)になる。コードブロック結合部 14は符号ィ匕部 13から出力される各 コードブロックを組織ビット si (i = 0〜3)、 ノ リティビット pi、 ノ リティビット qiのそれぞれに 分け、同じもの同士をシリアルに連結する。パンクチユアリング部 15は、コードブロック 結合されたデータ D3の全ビット長が、規定サイズより大きければ規定サイズとなるよう にパリティ p、 ノ リティ qにパンクチャリングを施す。以後、物理チャネル分離部 (図示せ ず)は、パンクチャリングされたデータ D4を物理チャネルに分割し（Physical Channel S egmentation)、それぞれに所定の処理を施して変調部に受け渡す。なお、組織ビット si (i=0〜3)、 ノ リティビット pi、 ノ リティビット qiは図 25の符号化データ xa,ya,ycに対応 する。
図 28は移動端末における受信機の構成図である。 MAP復号では復号処理を繰り 返す毎に事後尤度のデータ信頼度が大きくなり、復号ビットの誤り率は改善されるか ら、誤り率は復号処理対象のコードブロックあたりの最大繰り返し回数により定まる。 一方、最大繰り返し回数は、復号処理に割り当てられる規定時間に対応したものであ り、規定時間内に規定の繰り返し回数の復号処理が完了するように、図 28に示され るように、コードブロック数と同じ数の復号器 21、 21、 21、 21が実装されている。復
1 2 3 4
号処理に割り当てられる規定時間は、最大の伝送速度から規定される。 図 29は最大繰り返し数が 8の例であり、所定のコードブロックに対して第 1符号器 21
1 は 2回の復号処理で誤りが 0となり、第 2符号器 21は 8回の復号処理で誤りが 0となり
2
、第 3符号器 21は 4回の復号処理で誤りが 0となり、第 4符号器 21は 3回の復号処理
3 4
で誤りが 0となった場合である。なお、最大繰り返し数の復号処理を行なっても (時間 切れ)、誤りが 0とならなければ復号誤りとなる。
図示しない前処理部は復調した受信尤度データに対して送信側の処理と逆の処 理を実行して送信側における符号化コードブロックにそれぞれ対応するコードブロッ ク c0,cl,c2,c3の尤度データ（sO' , ρθ' , qO' ) , (sl' , pi' , ql' ), (s2' , p2' , q 2' ), (S3' , p3' , q3' )を取得し、ノ ッファ 22に保存する。各復号器 21、 21、 21、
1 2 3
21は図 26に示す構成を備え、それぞれコードブロック c0，cl，c2，c3の受信尤度データ
4
に並列に MAP復号処理を施す。復号処理が正常に動作している場合は、復号処理 を繰り返す毎に事後尤度のデータ信頼度が大きくなり復号ビットの誤り率は改善され ていく。規定繰り返し数の復号処理が完了すれば、復号結果結合部 23は各復号器 の復号結果を順番に直列に結合し
て復号ビット列を生成して CRCチェック部 24に入力する。 CRCチェック部 24は復号ビ ット列に CRCチヱック処理を施して、復号ビット列の正誤を判定し、誤り検出されなけ れば復号ビット列を出力する。
MAP復号では、復号処理を繰り返す毎に事後尤度のデータ信頼度が大きくなり復 号ビットの誤り率は改善されてゆき、図 30に示すように最大繰り返し回数に達する前 に全復号器において誤りがなくなることが多い。しかし、従来はかかる場合であっても 最大繰り返し回数の復号処理を行なうため処理時間が長くなり、しかも消費電力が大 きくなる問題があった。
このため、復号器において復号処理毎に復号結果に誤りがなくなつたか監視し、誤 り無し (エラーフリー）と判定された復号器による復号処理を停止する従来技術が提 案されている (特許文献 1参照)。この従来技術によれば、処理時間を短縮し消費電 力を削減することができる。しかし、従来の受信機はコードブロック数と等しい数の復 号器を実装するため、回路規模が大きくなつてしまう問題がある。
以上から、本発明の目的は、実装する復号器の数を減らしても誤り特性の劣化を起 こさな ヽよう〖こすることである。
本発明の別の目的は、 1つの復号器で複数のコードブロックについて復号処理を行 なえるようにすることである。
非特許文献 1： 3GPP,TS25.212v5.9.0
特許文献 1：特許第 3556943号 (JP 3556943)
発明の開示
本発明は、 1フレームの情報ビットを複数のブロックに分割し、復号処理を繰り返す 毎に復号結果の誤りが減少する符号を用いて各ブロックの情報ビットを符号ィヒして送 信し、各ブロックの符号ィ匕情報ビットを受信して符号ィ匕前の情報ビットを復号する通 信システムにおける受信装置およびその復号方法である。
本発明の復号方法、受信装置に 1フレーム当たりのブロック数よりすくない復号器を 設け、各復号器における復号処理の最大繰り返し回数を予め設定するステップ、受 信した各ブロックの符号ィ匕情報ビットを尤度で表現するステップ、各復号器にぉ 、て 、所定ブロックの尤度表現された符号ィ匕情報ビットに復号処理を施し、復号処理毎に 復号停止条件が成立した力の判定を行なうステップ、復号停止条件が成立すれば、 復号結果を保存すると共に、復号処理されて 、な 、別のブロックの符号ィ匕情報ビット の復号処理を実行するステップを有して!/ヽる。
上記復号方法は、更に、各ブロックにおける尤度で表現された符号化情報ビットの 信頼度を測定するステップ、信頼度の低い順に、各復号器において各ブロックの符 号ィ匕情報ビットに復号処理を施すステップを有している。
上記復号方法は、更に、各復号器において、復号処理の繰り返し回数が予め設定 されて 、る最大繰り返し回数を越える前に、全ブロックの復号停止条件が成立すれ ば、各ブロックの復号結果を直列に結合し、該結合した復号結果に誤り検出処理を 施すステップ、誤り検出処理において誤りが無ければ前記直列に結合した復号結果 を出力するステップを有して 、る。
上記復号方法は、更に、前記誤り検出処理において誤りが検出されると、各復号器 にお 、て、復号処理の繰り返し回数が予め設定されて 、る最大繰り返し回数となるま で、各ブロックの復号処理を順番に繰り返すステップ、復号処理の繰り返し回数が予 め設定されている最大繰り返し回数となった後、各ブロックの復号結果を直列に結合 し、該結合した復号結果に誤り検出処理を施すステップ、誤り検出処理において誤り が無ければ前記直列に結合した復号結果を出力するステップを有している。
上記復号方法は、更に、 1つのブロックを残して他の全ブロックの復号停止条件が 成立すれば、最後のブロックの復号処理毎に、その復号結果と他のブロックの復号 結果を直列に結合するステップ、該結合した復号結果に誤り検出処理を施し、該誤り 検出処理におい
て誤りが無ければ前記直列に結合した復号結果を出力するステップを有している。 上記復号方法は、更に、各ブロックの符号ィ匕情報ビットの復号処理が可能になった とき、順次復号器に復号処理を開始させ、最初に復号処理を開始する復号器の最大 繰り返し回数を他の復号器の最大繰り返し回数より多くするステップを有している。 上記復号方法は、更に、送信装置において 1つのブロックを除き他のすべてのプロ ックに誤り検出符号を付加すると共にフレーム全体に 1つの誤り検出符号を付加した 場合、該誤り検出符号を用いて前記ブロックの復号停止条件の成立の判定及び前 記復号結果の出力の判定をするステップを有している。
本発明は、 1フレームの情報ビットを複数のブロックに分割し、復号処理を繰り返す 毎に復号結果の誤りが減少する符号を用いて各ブロックの情報ビットを符号ィヒして送 信し、各ブロックの符号ィ匕情報ビットを受信して符号ィ匕前の情報ビットを復号する通 信システムにおける受信装置であり、受信した各ブロックの符号ィヒ情報ビットを尤度 データで出力する復調部、 1フレーム当たりのブロック数より少ない数の復号器であり 、それぞれ所定ブロックの尤度表現された符号化情報ビットに復号処理を施す復号 器、各復号器の復号処理毎に復号停止条件が成立したかの判定を行なう復号停止 判定部、所定の復号器において復号停止条件が成立すれば、復号処理されていな V、別のブロックの復号処理を該復号器に割り当てる制御部、各復号器にぉ 、て復号 処理の繰り返し回数が予め設定されて 、る最大繰り返し回数を越える前に、全ブロッ クの復号停止条件が成立すれば、各ブロックの復号結果を直列に結合する復号結 果結合部、該結合した復号結果に誤り検出処理を施し、誤り検出処理において誤り が無ければ前記結合した復号結果を出力する誤り検出部、を備えている。 上記受信装置は、更に、各ブロックにおける尤度データで表現された符号化情報 ビットの信頼度を測定する信頼度測定部を備え、前記制御部は信頼度の低 ヽブロッ ク順に、各復号器にブロックの復号処理を割り当てる。
図面の簡単な説明
[図 1]本発明の原理を説明のための構成図である。
圆 2]本発明の原理を説明のための復号器の処理説明図である。
圆 3]本発明の第 1実施例の受信装置の要部ブロック図である。
圆 4]停止判定部の構成図である。
[図 5]復号結果結合部の構成図である。
[図 6]第 2実施例の受信装置の要部構成図である。
[図 7]第 2実施例における制御部の処理フローである。
[図 8]第 3実施例の受信装置の要部構成図である。
[図 9]第 3実施例における制御部の処理フローである。
圆 10]第 4実施例の原理説明図である。
[図 11]各コードブロックの信頼度を測定し、信頼度の悪い順にコードブロックをソーテ イングした説明図である。
[図 12]コードブロックの信頼度測定の構成例である。
[図 13]第 4実施例の受信装置の要部構成図である。
圆 14]第 5実施例の原理説明図である。
圆 15]第 5実施例の原理説明図である。
[図 16]第 5実施例の受信装置の要部構成図である。
[図 17]第 5実施例の制御部の処理フローである。
圆 18]第 6実施例の受信装置の構成図である。
[図 19]第 6実施例の復号器の一例である。
圆 20]第 6実施例の復号処理の説明図である。
圆 21]送信装置の処理説明図である。
[図 22]第 7実施例の受信装置の要部ブロック図である。
[図 23]通信システムの一例である。 [図 24]符号ィ匕説明図である。
[図 25]ターボ符号部の構成図である。
[図 26]ターボ復号部の構成図である。
[図 27]無線基地局におけるデータ送信処理部のブロック図及びその動作説明図であ る。
[図 28]移動端末における受信機の構成図である。
[図 29]最大繰り返し数が 8の第 1の復号処理例である。
[図 30]最大繰り返し数が 8の第 2の復号処理例である。
発明を実施するための最良の形態
(A)本発明の原理
図 1、図 2は本発明の原理説明図である。
送信装置 (図示せず)は、図 27で説明したように 1フレームの情報ビットを複数、例え ば 4個のコードブロック s0〜s3に分割し、各コードブロックの情報ビットを例えばターボ 符号に符号化して送信する。なお、 1フレームの情報ビットには CRC誤り検出符号が 含まれている。
受信装置 50の受信部 51は受信信号を復調部に入力し、復調部 52は受信信号に 含まれる符号ィ匕情報ビットを復調して尤度データ (軟判定データ)で出力し、分解部 5 3は 1フレームの尤度データをコードブロック c0〜c3に分解してバッファ部 54に保存 する。受信装置には、 1フレーム当たりのコードブロック数（=4)より少ない数、例えば 2個の
第 1、第 2のターボ復号器 55a、 55bが設けられている。第 1、第 2ターボ復号器 55a、 5 5bは、図 2示すように、それぞれコードブロック c0,clの尤度表現された符号ィ匕情報ビ ットに復号処理を施す。復号停止判定部 56は各復号器の復号処理毎に復号停止条 件が成立したかの判定を行ない、第 1の復号器 55aにおいて復号停止条件が成立す れば、制御部 57はスィッチ SWを制御して未だ復号処理されて ヽな ヽ別のコードブロ ック c2の復号処理を該第 1復号器 55aに割り当て、しかる後、第 2の復号器 55bにお V、て復号停止条件が成立すれば、未だ復号処理されて!、な 、別のコードブロック c3 の復号処理を該第 2復号器 55bに割り当てる。 第 1、第 2復号器 55a, 55bにおいて、復号処理の繰り返し回数が予め設定されて いる最大繰り返し回数（図では 8回）を越える前に、全コードブロック c(Tc3の復号停止 条件が成立すれば復号結果結合部 58は各コードブロック c0〜c3の復号結果を直列 に結合して誤り検出部 59に入力する。検出部 59はこの直列に結合した復号結果に CRC符号を用いて誤り検出処理を行な 、、誤り検出処理にお 、て誤りが検出されな ければ前記結合した復号結果を出力する。なお、ターボ復号の場合、要素復号器に よる復号処理を 1回の復号処理と数え、その回数を復号処理回数とする。
従来技術においては、コードブロックあたりの最大繰り返し回数を規定し、コードブ ロック数と同じ数の復号器を設けて復号処理を行っていた。本発明によれば、各復号 器の復号処理毎に復号停止条件が成立したかの判定を行い、復号器あたりの最大 繰り返し回数を規定することにより、 1つの復号器が複数のコードブロックの復号処理 を行なうことができるようにした。これにより、実装する復号器の数を減らすことができ、 かつ、入力されたデータに対する復号器あたりの復号繰り返し回数を増やすことがで きる力ゝら、誤り特性を維持し、または、向上させることができる。
なお、以下ではフレームを 4つのコードブロックに分割し、復号器を 2つ設けた実施 例を説明するが、本発明は、一般に、フレームを mコードブロックに分割し、復号器を r個 (m>r)設けるように構成することができる。
また、以下の第 1〜第 6実施例では、送信装置が図 27にしたがってコードブロック 分割し、ターボ符号化して送信するものとする。
また、以下の実施例ではターボ符号に符号ィ匕した場合について説明するが、繰り 返し復号処理により誤り率が減少する符号であれば、該符号に符号化することができ る。そのような符号として、たとえば、 LDPC符号（Low- Density Parity- Check符号）が ある。また、誤り検出方法としては必ずしも CRCによる必要はない。 CRCをつけない場 合には、復号器での誤り判定は、本発明で利用する停止条件や、ノ リティチヱック〖こ より行うことができる。
(B)第 1実施例
図 3は本発明の第 1実施例の受信装置の要部ブロック図であり、図 1と同一部分に は同一符号を付している。なお、他の実施例においても同様であるが、図 3の第 1実 施例において受信部、復調部、分解部の図示を省略しているが、図 1と同様な構成 になっている。
ノ ッファ部 54にコードブロック c0〜c3の尤度データが保存されると、第 1、第 2復号 器 55a, 55bは先頭から順に 2つのコードブロック c0,c2の尤度データをそれぞれ取り 出し、同時に復号処理を実行する。第 1、第 2復号器 55a, 55bの復号処理の最大繰 り返し回数は例えば 8回と規定されており、内蔵の繰り返し監視部 55c、 55dは繰り返 し回数が 8回に等しくなつたか監視し、監視結果 RPM1, RPM2を制御部 57に入力す る。
復号停止判定部 56の第 1、第 2停止判定部 56a, 56bは第 1、第 2復号器の復号処 理毎に復号停止条件が成立したかの判定を行なう。図 4は第 1停止判定部 56aの構 成図であり、第 2停止判定部 56bも同一構成を備えている。硬判定部 56aは、復号器
1
55aから復号処理毎に入力される 1コードブロック分の全情報ビットの事後確率尤度 を硬判定し、全情報ビットの硬判定結果を保存部 56aに保存する。比較部 56aは前
2 3 回の復号処理の結果と今回の復号処理結果を比較し、全てのビットが一致して!/ヽれ ば、エラーフリー（
復号停止条件が成立)と判断して復号停止信号 DSP1を出力すると共に、復号結果を 復号結果結合部 58に入力する。なお、符号ィ匕のフォーマットによっては、連続して 2 回復号結果が一致したときに復号停止信号 DSP1を出力するように構成することもで きる。
第 1、第 2復号器 55a, 55bは復号停止条件が成立して復号停止信号 DSP1、 DSP2 が入力されると復号処理を次のコードブロックの尤度データが入力するまで停止する また、復号結果結合部 58は、復号停止条件が成立したときに第 1、第 2停止判定部 56a, 56bから入力する復号結果を、制御部 57から指示される振分信号 DBSに基づ いて内蔵の所定のバッファに保存する。図 5は復号結果結合部 58の構成図であり、 復号結果振分部 58aは制御部 57から入力する振分信号 DBSに基づいてコードプロ ック c0〜c3の復号結果 s0〜s3を所定のバッファ 58b〜58bに順次入力する。復号結
0 3
果結合部 58cは全コードブロックについて復号完了信号 DENDが発生すれば、各コ ードブロックの復号結果 S0〜s3を順番に直列に結合して誤り検出部 59に入力する。
[0014] 制御部 57は復号停止信号 DSP1または DSP2が入力するとコードブロック選択信号 B SLによりスィッチ SWを制御し、未だ復号処理されて!、な 、別のコードブロックを第 1復 号器 55aまたは第 2復号器 55bに入力する。たとえば、第 1復号器 55aから出力する コードブロック cOの復号結果 sOについて、第 1停止判定部 56aから復号停止信号 DSP 1が発生すれば、制御部 57はスィッチ SWを制御して未だ復号処理されて ヽな ヽコ ードブロック C2の復号処理を該第 1復号器 55aに割り当てる。この場合、第 1停止判定 部 56aより早く第 2停止判定部 56bから復号停止信号 DSP2が発生すれば、制御部 5 7はスィッチ SWを制御して未だ復号処理されて!ヽな!ヽコードブロック c2の復号処理を 該第 2復号器 55bに割り当てる。
ついで、第 2復号器 55bから出力するコードブロック clの復号結果 siについて、第 2 停止判定部 56bから復号停止信号 DSP2が発生すれば、制御部 57はスィッチ SWを 制御して未だ復号処理されて 、な 、最後のコードブロック c3の復号処理を該第 2復 号器 55bに割り当てる。
また、制御部 57はコードブロック c0〜c3の復号結果 s0〜s3がそれぞれバッファ 58b
0
〜58bに格納されるように振分信号 DBSを復号結果結合部 58に入力する。
3
[0015] 以上の復号処理により、第 1、第 2復号器における復号処理の繰り返し回数が予め 設定されて 、る最大繰り返し回数 (8回）を越える前に、全コードブロック C(Tc3の復号 停止条件が成立すれば、制御部 57は復号完了信号 DENDを復号結果結合部 58と 復号誤り検出部 59に入力する。復号完了信号 DENDにより、復号結果結合部 58は 各コードブロックの復号結果を直列に結合し、誤り検出部 59は該結合した復号結果 に CRC符号を用いて誤り検出処理を行 、、誤り検出処理にお!、て誤りが無ければ結 合した復号結果を出力し、誤りが検出されれば復号誤りと判断する。
一方、第 1、第 2復号器における復号処理の繰り返し回数が予め設定されている最 大繰り返し回数 (8回）に等しくなつても全コードブロック c(Tc3の復号停止条件が成立 しなければ、制御部 57は復号誤りと判断する。
第 1実施例によれば、 1つの復号器で複数のコードブロックの復号処理を行なうこと ができるから、実装する復号器の数を減らせ、かつ、入力されたデータに対する復号 器あたりの復号繰り返し回数を増やすことにより、誤り特性を維持し、または、向上さ せることができる。
[0016] (C)第 2実施例
図 6は第 2実施例の受信装置の要部構成図であり、図 3の第 1実施例の受信装置と 同一部分には同一符号を付している。構成的に異なる点は、第 1、第 2復号器 55a, 55bの復号結果を復号停止判定部 56と復号結果結合部 58に選択的に入力する第 1、第 2の 2つのスィッチ 6 la、 6 lbを設けた点である。
制御部 57は、 1つのコードブロックを残して他の全コードブロックの復号停止条件が 成立すれば、スィッチ 6 la, 6 lbを制御して最後のコードブロックの復号結果を復号 結果結合部 58に入力する。復号結果結合部 58は最後のブロックの復号処理毎に、 その復号結果と他のブロックの復号結果を直列に結合して、誤り検出部 59に入力し 、該誤り検出部 59は該結合した復号結果に CRC符号を用いて誤り検出処理を行な い、該誤り検出処理において誤りが無ければ前記直列に結合した復号結果を出力 する。
[0017] 図 7は第 2実施例における制御部 57の処理フローである。
制御部 57は復号停止信号 DSP1,DSP2が発生したか監視し (ステップ 101)、発生し てなければ、監視結果 RPM1, RPM2を参照して第 1、第 2復号器 55a, 55bの復号回 数が最大繰り返し数と等しくなつた調べ (ステップ 102)、なっていなければステップ 1 01に戻って復号停止信号 DSP1,DSP2の発生を待つ。しかし、第 1、第 2復号器 55a, 55bの復号回数が最大繰り返し数と等しくなつていれば、復号誤りを出力する (ステツ プ 103)。
ステップ 101において、復号停止信号 DSP1,DSP2の一方が発生すると、制御部 57 は該復号停止信号の発生回数をカウントし (ステップ 104)、カウント値が 1フレーム当 たりのコードブロック数 Bより 1引いた値 (B- 1)に等 、かチェックする（ステップ 105 )。換言すれば、 1つのコードブロックを残して他の全コードブロックの復号停止条件 が成立したかチェックする。
カウント値が（B— 1)より小さければ、制御部 57は次のコードブロックの尤度データ を、前記復号停止信号に応じた復号器にセットし (ステップ 106)、ステップ 101以降 の処理を繰り返す。
[0018] ステップ 105において、制御部 57はカウント値 = (B— 1)となれば、最後のコードブ ロックの尤度データを前記復号停止信号に応じた復号器に入力する (ステップ 107) 。そして、制御部 57は最後のコードブロックの復号処理毎にスィッチ 61a, 61bを制 御して復号結果を復号停止判定部 56に入力せず、復号結果結合部 58に入力する 。これにより復号停止判定部 56による停止判定がスキップする (ステップ 108)。復号 結果結合部 58は、最後のコードブロックの復号処理毎に、その復号結果と他のコー ドブロックの復号結果を直列に結合して、誤り検出部 57に入力する。また、制御部 57 は誤り検出部 57に CRCチェックィネーブル信号 CENを入力する (ステップ 109)。こ のィネーブル信号により、誤り検出部 59は復号結果結合部 58が出力する直列結合 された復号結果に CRC誤り検出符号を用いて誤り検出処理を行なう。制御部 57は C RCチェックにより誤りが検出されたか否かを調べ (ステップ 110)、誤りが検出されな ければ、復号器による復号処理を終了する (ステップ 111)。
ステップ 110において誤りが検出されれば、第 1、第 2復号器 55a, 55bの復号回数 が最大繰り返し数と等しくなつたか調べ (ステップ 112)、なって 、なければステップ 1 10以降の処理を繰り返し、 CRCチェック OKになる前に第 1、第 2復号器 55a, 55bの 復号回数が最大繰り返し数と等しくなれば復号誤りを出力する (ステップ 113)。
第 2実施例によれば、最後のコードブロックの復号停止判定をスキップして CRC符 号を用いた誤り検出処理を行なうため、 CRCのほうが検出精度が高い場合にはより精 度よく判定することが可能となる。また、 1回分の復号停止判定処理を省略できるため 処理時間を短縮することができる。
[0019] (D)第 3実施例
図 8は第 3実施例の受信装置の要部構成図であり、図 3の第 1実施例の受信装置と 同一部分には同一符号を付している。構成的に異なる点は、第 1、第 2復号器 55a, 55bの復号結果を復号停止判定部 56と復号結果結合部 58に選択的に入力する第 1、第 2の 2つのスィッチ 6 la、 6 lbを設けた点である。
図 9は第 3実施例における制御部 57の処理フローである。
制御部 57は復号停止信号 DSP1,DSP2が発生したか監視し (ステップ 201)、発生し てなければ、監視結果 RPM1, RPM2を参照して第 1、第 2復号器 55a, 55bの復号回 数が最大繰り返し数と等しくなつたかを調べ (ステップ 202)、なっていなければステツ プ 201に戻って復号停止信号 DSP1,DSP2の発生を待つ。しかし、第 1、第 2復号器 5 5a, 55bの復号回数が最大繰り返し数と等しくなつていれば、復号誤りを出力する (ス テツプ 203)。
ステップ 201において、復号停止信号 DSP1,DSP2の一方が発生すると、制御部 57 は該復号停止信号の発生回数をカウントし (ステップ 204)、カウント値が 1フレーム当 たりのコードブロック数 Bに等しいかチェックする（ステップ 205)。換言すれば、全コー ドブロックの復号停止条件が成立したかチェックする。
[0020] カウント値が Bより小さければ、制御部 57は次のコードブロックの尤度データを、前 記復号停止信号に応じた復号器に入力し (ステップ 206)、ステップ 201以降の処理 を繰り返す。
ステップ 205において、制御部 57はカウント値 =Bとなれば、復号完了信号 DEND を出力する (ステップ 207)。すなわち、第 1、第 2復号器における復号処理の繰り返し 回数が予め設定されて 、る最大繰り返し回数 (8回）を越える前に、全コードブロック c (Tc3の復号停止条件が成立すれば、制御部 57は復号完了信号 DENDを復号結果 結合部 58と誤り検出部 59に入力する。
復号完了信号 DENDにより、復号結果結合部 58は各コードブロックの復号結果を 直列に結合し、誤り検出部 59は該結合した復号結果に CRC符号を用いて誤り検出 処理を行い、誤り検出処理において誤りが無ければ結合した復号結果を出力する。 一方、誤りが検出されれば制御部 57は復号誤りと判断し (ステップ 208)、復号処理 の繰り返し回数が予め設定されている最大繰り返し回数となるまで、各復号器 55a, 5 5bに各コードブロック c0〜c3の復号処理を順番に実行させる（ステップ 209)。なお、 第 1、第 2復号器 55a, 55bは復号結果結合部 58のバッファ 58b〜58bに保存され
0 3
て 、る復号結果とバッファ 54に保存されて 、る尤度データを用いて各コードブロック c 0〜c3の復号処理を順に実行し、制御部 57は復号結果をスィッチ 61a, 61bを介して 復号結果結合部 58の各バッファ 58b〜58bに順に格納する。
0 3
[0021] 制御部 57は復号処理の繰り返し回数が予め設定されて 、る最大繰り返し回数と等 しくなつたかチェックし (ステップ 210)、等しくなるまでステップ 209の処理を継続し、 等しくなれば、再度復号完了信号 DENDを発生する (ステップ 211)。復号完了信号 D ENDにより、復号結果結合部 58は各コードブロックの復号結果を直列に結合し、誤り 検出部 59は該結合した復号結果に CRC符号を用いて誤り検出処理を行い、誤りが 検出されなければ結合した復号結果を出力し、一方、誤りが検出されれば復号誤り を出力する。
第 3実施例によれば、 CRC誤り検出により誤りが検出されたとき、最大繰り返し回数 と等しくなるまで各コードブロックの復号処理を継続するようにしたから、復号誤りと判 定する回数を減少することができる。
(E)第 4実施例
図 10は第 4実施例の原理説明図である。第 1実施例では、 2つの復号器 55a、 55b にコードブロック C0〜c3の復号処理を c0→cl→c2→c3の順序で順に割当てた場合で ある。しかし、この割り当て法では、図 10 (A)に示すように、復号停止条件が成立しに くい 2つのコードブロック cl,c3が同一の第 2復号器 55bに割り当てられてしまい、復号 処理を規定の最大繰り返し回数行なっても全コードブロックで復号停止条件が成立 しなくなる場合が発生する。一般にコードブロックの尤度データの信頼度が高い程、 少ない回数の復号処理で復号停止条件が成立する。そこで、図 10 (B)に示すように 尤度データの信頼度が高いコードブロックと低いコードブロックが 1つの復号器に割り 当てられるよう
にすれば、復号処理回数が規定の最大繰り返し回数になる前に全コードブロックで 復号停止条件が成立するようになる。図 10 (B)では、第 1復号器 55aに信頼度が高 いコードブロック coと低いコードブロック C3を割り当て、第 2復号器 55bに信頼度が高 いコードブロック C2と低いコードブロック clを割り当てた場合であり、復号処理回数 = 7で全コードブロックの復号停止条件が成立した例である。
そこで、第 4実施例では、図 11に示すように各コードブロック c(Tc3の信頼度を測定 し、信頼度の悪い c3→cl→c2→c0の順にコードブロックを第 1復号器 55a,第 2復号 器 55bに割り当てる。このようにすれば、図 10 (B)に示すように、まず、コードブロック c 3, clが第 1復号器 55a、第 2復号器 55bにそれぞれ割り当てられ、ついで、復号停止 条件が成立する毎に c2→c0の順にコードブロックが第 2復号器 55b,第 1復号器 55a に割り当てられる。
[0023] 図 12は各コードブロックの信頼度測定の構成例であり、絶対値回路 65aは、コード ブロックを構成する符号ィ匕情報ビットの尤度データ (符号とその信頼度)の絶対値を 計算し、平均化部 65bは全尤度データの絶対値の平均値を計算し、該平均値を信 頼度として出力する。なお、信頼度としては、尤度の絶対値の平均値の代わりに尤度 データの平均 SNRや尤度の絶対値の最小値を使用することができる。
図 13は第 4実施例の受信装置の要部構成図であり、図 3の第 1実施例の受信装置 と同一部分には同一符号を付している。構成的に異なる点は、（1)図 12に示す信頼 度測定部 65を設けている点、（2)コードブロック選択部 66を設けている点である。コ ードブロック選択部 66は、復号処理開始時及び復号停止条件成立時に、制御部 57 力 の指示に基づ 、て、スィッチ SWを制御して信頼度の悪 、順にコードブロックを 第 1復号器 55a,第 2復号器 55bに割り当てる。
第 4実施例によれば、復号処理回数が規定の最大繰り返し回数になる前に全コー ドブロックで復号停止条件が成立しやすくなるため、復号誤りを減少することができる
[0024] (F)第 5実施例
図 14および図 15は第 5実施例の原理説明図である。
受信装置の復調部から出力される受信尤度データは図 14に示すように、 4コードブ ロック分の組織ビット s,第 1パリティビット p,第 2パリティビット qを連結した構成を有し ている。
コードブロック分割部は組織ビット s,第 1パリティビット p,第 2パリティビット qのそれ ぞれを、コードブロック毎の組織ビット si (i=0〜3)、コードブロック毎の第 1パリティビッ ト pi (i = 0〜3)、コードブロック毎の第 2パリティビット qi (i=0〜3)に分離し、ついで、 c0 (s0, ρθ, q0)→cl(sl, pi, ql)→c2(s2, p2, q2)→c3 (s3, p3, q3)の順に時系列的にコ ードブロックを組み立ててバッファに保存する処理を行なう。この時系列的処理の結 果、コードブロック cO力 順に復号処理が可能になり、次のコードブロック clの復号開 始は遅延する。なお、時系列的処理は、回路規模を小さくする上で必要な処理であ る。
第 5実施例では、この遅延時間の間に例えば 1回の復号処理が可能であるとすれ ば、図 15に示すタイミングで第 1復号器 55aによる第 2回目の復号処理と第 2復号器 55bによる第 1回目の復号処理を行ない、以後、第 1復号器 55aによる第 n回目の復 号処理と第 2復号器 55bによる第 (n-1)回目の復号処理を行なう。そして、最初に復号 処理を開始する第 1復号器 55aの最大繰り返し回数を第 2復号器 55bの最大繰り返 し回数より多くする。図 15の例では第 1復号器 55aの最大繰り返し回数を 9回、第 2復 号器 55bの最大繰り返し回数を 8回とする。
[0025] 図 16は第 5実施例の受信装置の要部構成図であり、図 3の第 1実施例の受信装置 と同一部分には同一符号を付している。構成的に異なる点は、コードブロック設定部 71を設けている点である。コードブロック設定部 71は、復号処理の開始時において、 最初のコ
ードブロック cOが復号処理可能になれば該コードブロック cOの尤度データを第 1復号 器 55aに設定し、次のコードブロック clが復号処理可能になれば該コードブロック cl の尤度データを第 2復号器 55bに設定し、制御部 57は図 15に示すタイミングで復号 器 55a. 55bの復号処理の実行を制御する。
[0026] 図 17は第 5実施例の制御部 57の処理フローである。復号処理の開始時において、 最初のコードブロック cOが復号処理可能になれば、コードブロック設定部 71は制御 部 57からの指示に従って、該コードブロック cOの尤度データを第 1復号器 55aに設定 する (ステップ 301)。これにより、第 1復号器 55aは第 1回目の復号処理を開始する（ ステップ 302)。この間に、次のコードブロック clが復号処理可能になれば、コードブ ロック設定部 71は制御部 57からの指示に従って、該コードブロック clの尤度データ を第 2復号器 55bに設定する (ステップ 303)。制御部 57は第 1の復号器 55aの 1回 目の復号処理が終了すれば、以後、第 1復号器 55aによる第 n回目の復号処理と第 2 復号器 55bによる第 (n-1)回目の復号処理が同時に行なわれるよう制御する (ステツ プ 304)。
ついで、制御部 57は復号停止信号 DSP1,DSP2が発生したか監視し (ステップ 305) 、発生してなければ、監視結果 RPM1, RPM2を参照して第 1、第 2復号器 55a, 55b の復号回数が最大繰り返し数と等しくなつた調べ (ステップ 306)、なっていなければ ステップ 304に戻って復号停止信号 DSP1,DSP2の発生を待つ。しかし、第 1、第 2復 号器 55a, 55bの復号回数が最大繰り返し数と等しくなつていれば、復号誤りを出力 する（ステップ 307)。
ステップ 305において、復号停止信号 DSP1,DSP2の一方が発生すると、制御部 57 は該復号停止信号の発生回数をカウントし (ステップ 308)、カウント値が 1フレーム当 たりのコードブロック数 Bに等しいかチェックする（ステップ 309)。換言すれば、全コー ドブロックの復号停止条件が成立したかチェックする。
[0027] カウント値が Bより小さければ、制御部 57は次のコードブロックの尤度データを、前 記復号停止信号に応じた復号器に入力し (ステップ 310)、ステップ 304以降の処理 を繰り返す。
ステップ 309において、制御部 57はカウント値 =Bとなれば、復号完了信号 DEND を出力する (ステップ 311)。すなわち、第 1、第 2復号器における復号処理の繰り返し 回数が予め設定されている最大繰り返し回数 (それぞれ 9回と 8回）を越える前に、全 コードブロック c(Tc3の復号停止条件が成立すれば、制御部 57は復号完了信号 DEN Dを復号結果結合部 58と誤り検出部 59に入力する。復号完了信号 DENDにより、復 号結果結合部 58は各コードブロックの復号結果を直列に結合し、誤り検出部 59は 該結合した復号結果に CRC符号を用いて誤り検出処理を行い、誤り検出処理にお いて誤りが無ければ結合した復号結果を出力する。
第 5実施例によれば、復号処理の開始が早い復号器ほど最大繰り返し数を大きくで きるため、復号誤りと判定する回数を減少することができる。
[0028] (G)第 6実施例
図 18は第 6実施例の受信装置の構成図であり、高速復号処理可能な 1台の復号 器、例えば、パラレル MAP演算構成の復号器 (特開 2004— 164040号公報参照） を設けた例である。 1台の復号器 55が設けられているだけであるため、停止判定部 5 6も 1つでよい。他の構成は図 3の第 1実施例と同じであり、同一番号を付している。 図 19は復号器 55の一例であり、詳細な構成は上記特許文献を参照されたい。この 復号器 55は尤度データ分離 ·分割部 81、第 1の要素復号器 (DEC1) 82、インタリー バ 83、第 2の要素復号器 (DEC2)84、ディンタリーバ 85で構成されている。各部を接 続する太線は M本の並列入力、並列出力可能なように M本の信号線で構成されてい る。第 1の要素復号器 (DEC1) 82、第 2の要素復号器 (DEC2)84を共通化し、交互に 前半の MAP復号処理
、後半の復号処理を行なうように構成することができる。また、インタリーバ 83とディン タリーバ 85も共通化し、適宜、インタリーブ、ディンタリーブ処理するように構成するこ とがでさる。
尤度データ分離'分割部 81はコードブロック dを組織ビット si、第 1パリティ pi、第 2パ リティ qiに分離すると共に、それぞれを M個に分割する。第 1の要素復号器 82は、例 えば MAP復号法を採用した M個の要素復号器 82〜82を並列に備え、同様に、第
1
2の要素復号器 84は、 MAP復号法を採用した M個の要素復号器 84〜84を並列に
1
備えている。第 1の要素復号器 82は M個の要素復号器を用いて並列的に前半の要 素復号処理を実行し、インタリーバ 83は各要素復号結果をまとめてインタリーブし、 第 2の要素復号器 82は M個の要素復号器を用いて並列的に後半の要素復号処理 を実行し、ディンタリーバ 85は各要素復号結果をまとめてディンタリーブする。図 19 の復号器によれば、コードブロックの尤度データを M分割して、各分割情報に対して 復号演算を同時並行的に実行するため、復号演算速度を M倍にできる。
図 20は第 6実施例の復号処理の説明図であり、復号器 55として高速の復号器を使 用しているため、 M=2とすれば最大繰り返し回数は 16回になる。順次コードブロック c 0,cl,c2,c3の復号処理が行なわれ、最大繰り返し回数前に全コードブロックの復号停 止条件が成立する。
第 6実施例によれば、復号器を 1台にでき、構成、制御をシンプルにでき、回路規 模を小さくできる利点がある。
また、第 6実施例によれば、複数の復号器を使用する実施例に比べて、無駄なく繰 り返し復号処理を行なうことができ特性的にも有利になる。例えば、 2つの復号器を使 用する実施例において、第 1復号器が第 2の復号器より早く自分に割り当てられたコ ードブロックの復号処理を終了したとすれば、該第 1の復号器は規定時間までの残り の時間において何もせず該時間が無駄になってしまう。しかし、第 6実施例のように 復号器が 1つであれば、その時間も含めて他のコードブロックの復号処理に利用でき るので、無駄なく繰り返し復号処理を行なうことができる。
(H)第 7実施例
第 1〜第 6実施例では、送信装置が図 27にしたがってコードブロック分割し、ターボ 符号化して送信する場合であるが、送信装置にお ヽて最後のコードブロックを除き他 のすベてのコードブロックに誤り検出符号 (CRC符号)を付加すると共にコードブロッ ク全体に 1つの誤り検出符号 (CRC符号)を付加し、しかる後、各コードブロックをター ボ符号ィ匕して送信することもできる。かかる場合、図 4の構成の停止判定部で復号停 止条件が成立しているかどうかを判定せず、 CRC誤り検出構成により復号停止条件 が成立しているかどうかを判定することができる。
図 21は送信装置の処理説明図であり、コードブロック分割部 31は送信すべき情報 データ D1が上位レイヤ力もフレーム単位で受信すると、該情報データ D1を複数個、 ここでは 4個のコードブロック u0,ul,u2,u3に分割する (Code Block Segmentation)。つ いで、第 1CRC付加部 32は、ブロック単位で最初の 3個のコードブロック u0,ul,u2に ついて、 CRCにより誤り検出のための符号化を行ない (CRC付加)、コードブロック s0,s l,s2を生成する。ついで、コードブロック結合部 33は CRC付加された 3個のコードブロ ック s0,sl,s2と CRCが付カ卩されていないコードブロック u3を結合し、第 2CRC付加部 34 は、全体のブロックについて、 CRCにより誤り検出のための符号ィ匕を行なう (CRC付カロ )oなお、コードブロック u3と全体の CRCとでコードブロック s3が生成される。ターボ符 号ィ匕部 35は、各コードブロック s0,sl,s2,s3に対してターボ符号ィ匕処理を施して符号 化する。これ〖こより、コードブロック s0はターボ符号ィ匕されてコードブロック（s0, ρθ, q0 )になり、コードブロック siはターボ符号化されてコードブロック (si, pi, ql)になり、コ ードブロック S2はターボ符号化されてコードブロック (s2, p2, q2)になり、コードブロック s3はターボ符号ィ匕されてコードブロック (s3, p3, q3)になる。コードブロック結合部 36 はターボ符号ィ匕部 35から出力される各符号ィ匕コードブロックを組織ビット si (i = 0〜3) 、パリティビ
ット pi、ノ^ティビット qiのそれぞれに分け、同じもの同士をシリアルに連結する。パンク チユアリング部 37は、コードブロック結合されたデータ D3の全ビット長力 規定サイズ より大きければ規定サイズとなるようにパリティ p、ノ^ティ qにパンクチャリングを施す。 以後、物理チャネル分離部 (図示せず)は、パンクチャリングされたデータ D4を物理チ ャネルに分割し（Physical Channel Segmentation)、それぞれに所定の処理を施して 変調部に受け渡す。
図 22は第 7実施例の受信装置の要部ブロック図であり、図 6の第 2実施例と同一部 分には同一符号を付している。異なる点は、復号停止判定部 56a、 56bを CRC停止 判定部 81a、 8 lbで構成している点である。 CRC停止判定部 81a、 81bは、コードブロ ック復号結果に含まれる CRC符号により誤り検出処理を実行し、誤りを検出しなけれ ば復号停止条件が成立したものとして復号停止信号 DSP1,DSP2を出力する。制御部 57の処理は図 7の処理フローと同じである。
第 7実施例によれば、コードブロックに CRC符号が含まれている場合に、該 CRC符 号を用いて復号停止判定を行なうことができる。また、第 7実施例によれば、第 2実施 例と同様の効果を奏することができる。
以上本発明によれば、 1つの復号器で複数のコードブロックについて復号処理を行 なうことが可能になり、実装する復号器の数を減らすことができ、入力されたデータに 対する復号器あたりの復号繰り返し回数を増やすことができるから、誤り特性を維持 し、または、向上させることができる。

Claims

請求の範囲
[1] 1フレームの情報ビットを複数のブロックに分割し、復号処理を繰り返す毎に復号結 果の誤りが減少する符号を用いて各ブロックの情報ビットを符号ィ匕して送信し、各ブ ロックの符号ィ匕情報ビットを受信して符号ィ匕前の情報ビットを復号する通信システム における受信装置の復号方法にぉ ヽて、
受信装置に 1フレーム当たりのブロック数よりすくない数の復号器を設け、各復号器 における復号処理の最大繰り返し回数を予め設定し、
受信した各ブロックの符号化情報ビットを尤度で表現し、
各復号器にぉ 、て、所定ブロックの尤度表現された符号ィ匕情報ビットに復号処理を 施し、復号処理毎に復号停止条件が成立したかの判定を行な 、、
復号停止条件が成立すれば、復号結果を保存すると共に、復号処理されていない 別のブロックの符号ィヒ情報ビットの復号処理を実行する、
ことを特徴とする復号方法。
[2] 請求項 1記載の復号方法は、更に、
各ブロックの尤度表現された符号化情報ビットの信頼度を測定し、
信頼度の低 、順に、各復号器にぉ 、て各ブロックの符号ィ匕情報ビットに復号処理 を施す、
ことを特徴とする復号方法。
[3] 請求項 2記載の復号方法において、
前記信頼度は、着目ブロックにおける尤度表現された符号ィヒ情報ビットの絶対値の 平均値である、ことを特徴とする復号方法。
[4] 請求項 1または 2記載の復号方法は、更に、
各復号器にぉ 、て、復号処理の繰り返し回数が予め設定されて 、る最大繰り返し 回数を越える前に、全ブロックの復号停止条件が成立すれば、各ブロックの復号結 果を直列に結合し、該結合した復号結果に誤り検出処理を施し、
誤り検出処理において誤りが無ければ前記直列に結合した復号結果を出力する、 ことを特徴とする復号方法。
[5] 請求項 4記載の復号方法において、 前記誤り検出処理において誤りが検出されると、各復号器において、復号処理の 繰り返し回数が予め設定されて 、る最大繰り返し回数となるまで、各ブロックの復号 処理を順番に繰り返し、
復号処理の繰り返し回数が予め設定されて!、る最大繰り返し回数となった後、各ブ ロックの復号結果を直列に結合し、該結合した復号結果に誤り検出処理を施し、 誤り検出処理において誤りが無ければ前記直列に結合した復号結果を出力する、 ことを特徴とする復号方法。
[6] 請求項 1または 2記載の復号方法にお 、て、
1つのブロックを残して他の全ブロックの復号停止条件が成立すれば、最後のブロ ックの復号処理毎に、その復号結果と他のブロックの復号結果を直列に結合し、 該結合した復号結果に誤り検出処理を施し、該誤り検出処理において誤りが無け れば前記直列に結合した復号結果を出力する、
ことを特徴とする復号方法。
[7] 請求項 4乃至 6記載の復号方法において、
1フレームの情報ビットに含まれている誤り検出符号を用いて、前記誤り検出処理を 実行する、ことを特徴とする復号方法。
[8] 請求項 1または 2記載の復号方法にぉ 、て、
各ブロックの符号ィ匕情報ビットの復号処理が可能になったとき、順次復号器に復号 処理を開始させ、開始が早い順に最大繰り返し数を多くする、
ことを特徴とする復号方法。
[9] 請求項 7記載の復号方法において、
送信装置において 1つのブロックを除き他のすべてのブロックに誤り検出符号を付 加すると共にフレーム全体に 1つの誤り検出符号を付加した場合、該誤り検出符号を 用いて前記ブロックの復号停止条件の成立の判定及び前記復号結果の出力の判定 をする、
ことを特徴とする復号方法。
[10] 請求項 1または 2記載の復号方法にぉ 、て、
前記復号器は、前記ブロックの符号ィ匕情報ビットを複数個に分割し、各分割情報ビ ットに並列に復号を施し、複数個の復号結果をまとめることにより復号処理を行う、 ことを特徴とする復号方法。
[11] 請求項 1または 2記載の復号方法において、
前記判定ステップにお!、て、今回の復号結果とそれまでの連続する規定数の復号 結果が同一のとき前記復号停止条件が成立したと判定する、ことを特徴とする復号 方法。
[12] 1フレームの情報ビットを複数のブロックに分割し、復号処理を繰り返す毎に復号結 果の誤りが減少する符号を用いて各ブロックの情報ビットを符号ィ匕して送信し、各ブ ロックの符号ィ匕情報ビットを受信して符号ィ匕前の情報ビットを復号する通信システム における受信装置において、
受信した各ブロックの符号ィ匕情報ビットを尤度データで出力する復調部、 1フレーム当たりのブロック数より少ない数の復号器であり、それぞれ所定ブロックの 尤度表現された符号化情報ビットに復号処理を施す復号器、
各復号器の復号処理毎に復号停止条件が成立したかの判定を行なう復号停止判 定部、
所定の復号器にぉ 、て復号停止条件が成立すれば、復号処理されて 、な 、別の ブロックの復号処理を該復号器に割り当てる制御部、
各復号器にぉ 、て復号処理の繰り返し回数が予め設定されて 、る最大繰り返し回 数を越える前に、全ブロックの復号停止条件が成立すれば、各ブロックの復号結果を 直列に結合する復号結果結合部、
該結合した復号結果に誤り検出処理を施し、誤り検出処理において誤りが無けれ ば前記結合した復号結果を出力する誤り検出部、
を備えたことを特徴とする復号装置。
[13] 請求項 12記載の受信装置は、更に、
各ブロックの尤度表現された符号化情報ビットの信頼度を測定する信頼度測定部 を備え 前記制御部は信頼度の低 、ブロック順に、各復号器に各ブロックの復号処理を割り 当てることを特徴とする受信装置。
[14] 請求項 13記載の受信装置において、
前記信頼度測定部は、着目ブロックにおける尤度表現された符号ィ匕情報ビットの絶 対値の平均値を信頼度として出力することを特徴とする受信装置。
[15] 請求項 12記載の受信装置において、
前記制御部は、前記誤り検出処理において誤りが検出されると、各復号器におい て、復号処理の繰り返し回数が予め設定されている最大繰り返し回数となるまで、各 ブロックの復号処理を順番に行なわせ、
前記復号結果結合部は、復号処理の繰り返し回数が予め設定されて!、る最大繰り 返し回数となった後、各ブロックの復号結果を直列に結合し、
前記誤り検出部は、該結合した復号結果に誤り検出処理を施し、誤り検出処理に おいて誤りが無ければ前記直列に結合した復号結果を出力する、
ことを特徴とする受信装置。
[16] 請求項 12記載の受信装置において、
前記復号結果結合部は、 1つのブロックを残して他の全ブロックの復号停止条件が 成立すれば、最後のブロックの復号処理毎に、その復号結果と他のブロックの復号 結果を直列に結合し、
前記誤り検出部は、該結合した復号結果に誤り検出処理を施し、該誤り検出処理 において誤りが無ければ前記直列に結合した復号結果を出力する、
ことを特徴とする受信装置。
[17] 請求項 12記載の受信装置において、
前記制御部は、各ブロックの符号ィ匕情報ビットの復号処理が可能になったとき、順 次復号器に復号処理を開始させ、最初に復号処理を開始する復号器の最大繰り返 し回数を他の復号器の最大繰り返し回数より多くする、
ことを特徴とする受信装置。
[18] 請求項 12記載の受信装置において、
送信装置において 1つのブロックを除き他のすべてのブロックに誤り検出符号を付 加すると共にフレーム全体に 1つの誤り検出符号を付加した場合、前記復号停止判 定部及び誤り検出部は該誤り検出符号を用いて前記ブロックの復号停止条件の成 立の判定及び前記復号結果の出力の判定をする、
ことを特徴とする受信装置。
[19] 請求項 12記載の受信装置において、
前記復号器は、前記ブロックの符号ィ匕情報ビットを複数個に分割し、各分割情報ビ ットに並列に要素復号を施し、複数個の要素復号結果をまとめることにより復号処理 を行う、
ことを特徴とする受信装置。
[20] 請求項 12記載の受信装置において、
前記復号停止判定部は、今回の復号結果とそれまでの連続する規定数の復号結 果が同一のとき前記復号停止条件が成立したと判定する、ことを特徴とする受信装 置。
PCT/JP2006/315287 2006-08-02 2006-08-02 Receiver apparatus and decoding method thereof Ceased WO2008015742A1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008527616A JP4992900B2 (ja) 2006-08-02 2006-08-02 受信装置及びその復号方法
KR1020087026516A KR101037243B1 (ko) 2006-08-02 2006-08-02 수신 장치 및 그 복호 방법
PCT/JP2006/315287 WO2008015742A1 (en) 2006-08-02 2006-08-02 Receiver apparatus and decoding method thereof
EP06782156.1A EP2048790B1 (en) 2006-08-02 2006-08-02 Receiver apparatus and decoding method thereof
CN2006800547820A CN101449466B (zh) 2006-08-02 2006-08-02 接收装置及其解码方法
US12/360,477 US8464139B2 (en) 2006-08-02 2009-01-27 Receiving device and decoding method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2006/315287 WO2008015742A1 (en) 2006-08-02 2006-08-02 Receiver apparatus and decoding method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/360,477 Continuation US8464139B2 (en) 2006-08-02 2009-01-27 Receiving device and decoding method thereof

Publications (1)

Publication Number Publication Date
WO2008015742A1 true WO2008015742A1 (en) 2008-02-07

Family

ID=38996930

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/315287 Ceased WO2008015742A1 (en) 2006-08-02 2006-08-02 Receiver apparatus and decoding method thereof

Country Status (6)

Country Link
US (1) US8464139B2 (ja)
EP (1) EP2048790B1 (ja)
JP (1) JP4992900B2 (ja)
KR (1) KR101037243B1 (ja)
CN (1) CN101449466B (ja)
WO (1) WO2008015742A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
JP2009212829A (ja) * 2008-03-04 2009-09-17 Fujitsu Ltd 復号装置、復号方法、および復号プログラム
CN101572553A (zh) * 2008-05-02 2009-11-04 Lsi公司 用于基于队列的数据检测和解码的系统和方法
DE102008040797A1 (de) * 2008-07-28 2010-02-11 Secutanta Gmbh Verfahren zum Senden und Empfangen eines Datenblocks
WO2010035844A1 (ja) * 2008-09-29 2010-04-01 京セラ株式会社 通信装置及び通信方法
WO2010049988A1 (ja) * 2008-10-27 2010-05-06 富士通株式会社 復号装置、受信装置、通信システム、復号方法および受信方法
JP2010154250A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 無線通信端末、復号方法及び復号器
JP2010250805A (ja) * 2009-04-17 2010-11-04 Lsi Corp 記憶媒体の障害を予測するためのシステム及び方法
JP2011517210A (ja) * 2008-04-01 2011-05-26 クゥアルコム・インコーポレイテッド 複数のデコーダを使用する効率的なパラレル・サブパケット・デコーディング
WO2011064837A1 (ja) * 2009-11-24 2011-06-03 富士通株式会社 受信機、受信方法及び受信制御プログラム
WO2011111234A1 (ja) * 2010-03-12 2011-09-15 富士通株式会社 受信機、受信方法及び無線通信システム
JP2013078092A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置
JPWO2011145513A1 (ja) * 2010-05-21 2013-07-22 日本電気株式会社 復号装置および復号順序制御方法
JP2014519777A (ja) * 2011-06-16 2014-08-14 華為技術有限公司 ブロック誤り率を推定する方法および通信装置

Families Citing this family (93)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8363675B2 (en) * 2006-03-24 2013-01-29 Samsung Electronics Co., Ltd. Method and system for transmission of uncompressed video over wireless communication channels
US7979784B2 (en) * 2006-03-29 2011-07-12 Samsung Electronics Co., Ltd. Method and system for enhancing transmission reliability of video information over wireless channels
US8127206B2 (en) * 2007-09-13 2012-02-28 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video having reed-solomon code error concealment
US7826436B2 (en) * 2007-10-01 2010-11-02 Samsung Electronics Co., Ltd. Method and system for wireless communication of data with a fragmentation pattern and low-density parity-check codes
US8205126B2 (en) * 2007-11-27 2012-06-19 Samsung Electronics Co., Ltd. System and method for wireless communication of uncompressed video using selective retransmission
KR20120012960A (ko) 2009-04-28 2012-02-13 엘에스아이 코포레이션 판독된 데이터 처리 시스템의 동적 스케일링을 위한 시스템 및 방법
US8352841B2 (en) 2009-06-24 2013-01-08 Lsi Corporation Systems and methods for out of order Y-sample memory management
US8266505B2 (en) 2009-08-12 2012-09-11 Lsi Corporation Systems and methods for retimed virtual data processing
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
US8418019B2 (en) 2010-04-19 2013-04-09 Lsi Corporation Systems and methods for dynamic scaling in a data decoding system
US8614977B2 (en) * 2010-05-11 2013-12-24 Qualcomm Incorporated Method and apparatus for parallel de-interleaving of LTE interleaved data
US8385014B2 (en) 2010-10-11 2013-02-26 Lsi Corporation Systems and methods for identifying potential media failure
CN103155420B (zh) * 2011-01-07 2017-10-27 马维尔国际贸易有限公司 用于并联布置的多个迭代解码器的低延时simd架构
US8862972B2 (en) 2011-06-29 2014-10-14 Lsi Corporation Low latency multi-detector noise cancellation
US8650451B2 (en) 2011-06-30 2014-02-11 Lsi Corporation Stochastic stream decoding of binary LDPC codes
US8595576B2 (en) 2011-06-30 2013-11-26 Lsi Corporation Systems and methods for evaluating and debugging LDPC iterative decoders
US8566666B2 (en) 2011-07-11 2013-10-22 Lsi Corporation Min-sum based non-binary LDPC decoder
US8656249B2 (en) 2011-09-07 2014-02-18 Lsi Corporation Multi-level LDPC layer decoder
US8756478B2 (en) 2011-09-07 2014-06-17 Lsi Corporation Multi-level LDPC layer decoder
US8996597B2 (en) 2011-10-12 2015-03-31 Lsi Corporation Nyquist constrained digital finite impulse response filter
US8707144B2 (en) 2011-10-17 2014-04-22 Lsi Corporation LDPC decoder with targeted symbol flipping
US8788921B2 (en) 2011-10-27 2014-07-22 Lsi Corporation Detector with soft pruning
US8604960B2 (en) 2011-10-28 2013-12-10 Lsi Corporation Oversampled data processing circuit with multiple detectors
US8700981B2 (en) 2011-11-14 2014-04-15 Lsi Corporation Low latency enumeration endec
US8760991B2 (en) 2011-11-14 2014-06-24 Lsi Corporation Systems and methods for post processing gain correction
US8719686B2 (en) 2011-11-22 2014-05-06 Lsi Corporation Probability-based multi-level LDPC decoder
US8631300B2 (en) 2011-12-12 2014-01-14 Lsi Corporation Systems and methods for scalable data processing shut down
US8625221B2 (en) 2011-12-15 2014-01-07 Lsi Corporation Detector pruning control system
US8707123B2 (en) 2011-12-30 2014-04-22 Lsi Corporation Variable barrel shifter
US8819515B2 (en) 2011-12-30 2014-08-26 Lsi Corporation Mixed domain FFT-based non-binary LDPC decoder
JP5847852B2 (ja) 2012-01-17 2016-01-27 株式会社ソニー・コンピュータエンタテインメント サーバ、情報処理方法、情報処理プログラム、情報処理プログラムを記憶したコンピュータ読み取り可能な記録媒体
US8751889B2 (en) 2012-01-31 2014-06-10 Lsi Corporation Systems and methods for multi-pass alternate decoding
US8850295B2 (en) 2012-02-01 2014-09-30 Lsi Corporation Symbol flipping data processor
US8775896B2 (en) 2012-02-09 2014-07-08 Lsi Corporation Non-binary LDPC decoder with low latency scheduling
US8749907B2 (en) 2012-02-14 2014-06-10 Lsi Corporation Systems and methods for adaptive decoder message scaling
US8782486B2 (en) 2012-03-05 2014-07-15 Lsi Corporation Systems and methods for multi-matrix data processing
US8610608B2 (en) 2012-03-08 2013-12-17 Lsi Corporation Systems and methods for reduced latency loop correction
US8731115B2 (en) 2012-03-08 2014-05-20 Lsi Corporation Systems and methods for data processing including pre-equalizer noise suppression
US8873182B2 (en) 2012-03-09 2014-10-28 Lsi Corporation Multi-path data processing system
US8977937B2 (en) 2012-03-16 2015-03-10 Lsi Corporation Systems and methods for compression driven variable rate decoding in a data processing system
WO2013140727A1 (ja) * 2012-03-19 2013-09-26 パナソニック株式会社 復号装置
CN102710366B (zh) * 2012-03-21 2016-06-22 华为技术有限公司 数据译码的方法及装置
US9043684B2 (en) 2012-03-22 2015-05-26 Lsi Corporation Systems and methods for variable redundancy data protection
US9230596B2 (en) * 2012-03-22 2016-01-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for variable rate coding in a data processing system
US8775897B2 (en) * 2012-05-07 2014-07-08 Lsi Corporation Data processing system with failure recovery
US8612826B2 (en) 2012-05-17 2013-12-17 Lsi Corporation Systems and methods for non-binary LDPC encoding
US8880986B2 (en) 2012-05-30 2014-11-04 Lsi Corporation Systems and methods for improved data detection processing
US8839079B2 (en) * 2012-08-20 2014-09-16 Qualcomm Incorporated Methods and apparatuses for saving power during transport block decoding in UMTS systems
US8751915B2 (en) 2012-08-28 2014-06-10 Lsi Corporation Systems and methods for selectable positive feedback data processing
US9324372B2 (en) 2012-08-28 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for local iteration randomization in a data decoder
US8930780B2 (en) 2012-08-28 2015-01-06 Lsi Corporation Systems and methods for non-zero syndrome based processing
US9019647B2 (en) 2012-08-28 2015-04-28 Lsi Corporation Systems and methods for conditional positive feedback data decoding
US8949702B2 (en) 2012-09-14 2015-02-03 Lsi Corporation Systems and methods for detector side trapping set mitigation
US9112531B2 (en) 2012-10-15 2015-08-18 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced local iteration randomization in a data decoder
US8634152B1 (en) 2012-10-15 2014-01-21 Lsi Corporation Systems and methods for throughput enhanced data detection in a data processing circuit
US9048870B2 (en) 2012-11-19 2015-06-02 Lsi Corporation Low density parity check decoder with flexible saturation
US8929009B2 (en) 2012-12-19 2015-01-06 Lsi Corporation Irregular low density parity check decoder with low syndrome error handling
US9130589B2 (en) 2012-12-19 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Low density parity check decoder with dynamic scaling
US8773791B1 (en) 2013-01-14 2014-07-08 Lsi Corporation Systems and methods for X-sample based noise cancellation
US9003263B2 (en) 2013-01-15 2015-04-07 Lsi Corporation Encoder and decoder generation by state-splitting of directed graph
US9009557B2 (en) 2013-01-21 2015-04-14 Lsi Corporation Systems and methods for reusing a layered decoder to yield a non-layered result
US8885276B2 (en) * 2013-02-14 2014-11-11 Lsi Corporation Systems and methods for shared layer data decoding
US8930792B2 (en) * 2013-02-14 2015-01-06 Lsi Corporation Systems and methods for distributed low density parity check decoding
US9214959B2 (en) 2013-02-19 2015-12-15 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for skip layer data decoding
US8797668B1 (en) 2013-03-13 2014-08-05 Lsi Corporation Systems and methods for penalty based multi-variant encoding
US9048873B2 (en) 2013-03-13 2015-06-02 Lsi Corporation Systems and methods for multi-stage encoding of concatenated low density parity check codes
US9048874B2 (en) 2013-03-15 2015-06-02 Lsi Corporation Min-sum based hybrid non-binary low density parity check decoder
US9281843B2 (en) 2013-03-22 2016-03-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for reduced constraint code data processing
US9048867B2 (en) 2013-05-21 2015-06-02 Lsi Corporation Shift register-based layered low density parity check decoder
US9274889B2 (en) 2013-05-29 2016-03-01 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for data processing using global iteration result reuse
US8959414B2 (en) 2013-06-13 2015-02-17 Lsi Corporation Systems and methods for hybrid layer data decoding
US8917466B1 (en) 2013-07-17 2014-12-23 Lsi Corporation Systems and methods for governing in-flight data sets in a data processing system
US8817404B1 (en) 2013-07-18 2014-08-26 Lsi Corporation Systems and methods for data processing control
US9196299B2 (en) 2013-08-23 2015-11-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for enhanced data encoding and decoding
US8908307B1 (en) 2013-08-23 2014-12-09 Lsi Corporation Systems and methods for hard disk drive region based data encoding
US9129651B2 (en) 2013-08-30 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Array-reader based magnetic recording systems with quadrature amplitude modulation
US9047882B2 (en) 2013-08-30 2015-06-02 Lsi Corporation Systems and methods for multi-level encoding and decoding
US9298720B2 (en) 2013-09-17 2016-03-29 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for fragmented data recovery
CN104518801A (zh) 2013-09-29 2015-04-15 Lsi公司 非二进制的分层低密度奇偶校验解码器
US9219503B2 (en) 2013-10-16 2015-12-22 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for multi-algorithm concatenation encoding and decoding
JP6201669B2 (ja) * 2013-11-15 2017-09-27 富士通株式会社 通信方法、通信装置、通信プログラム、および、通信システム
US9323606B2 (en) 2013-11-21 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods for FAID follower decoding
US9130599B2 (en) 2013-12-24 2015-09-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Systems and methods of converting detector output to multi-level soft information
RU2014104571A (ru) 2014-02-10 2015-08-20 ЭлЭсАй Корпорейшн Системы и способы для эффективного с точки зрения площади кодирования данных
US9378765B2 (en) 2014-04-03 2016-06-28 Seagate Technology Llc Systems and methods for differential message scaling in a decoding process
JP2019149589A (ja) * 2016-07-08 2019-09-05 シャープ株式会社 基地局装置、端末装置、通信方法、および、集積回路
EP3487095B1 (en) * 2016-07-15 2021-03-31 Sharp Kabushiki Kaisha Transmission device, reception device and communication method
TW201811060A (zh) * 2016-08-26 2018-03-16 智慧行動傳播科技股份有限公司 電子設備及解碼程式
CN111224673B (zh) * 2018-11-26 2024-10-11 中兴通讯股份有限公司 译码方法、装置及译码器
JP6972424B2 (ja) * 2019-03-15 2021-11-24 三菱電機株式会社 復号装置および復号方法
CN111641416B (zh) * 2020-06-19 2023-04-07 重庆邮电大学 一种多归一化因子的低密度奇偶校验码译码方法
US12021620B2 (en) 2022-09-14 2024-06-25 Qualcomm Incorporated Cyclic redundancy check design for common and private transport blocks in rate splitting transmissions
US12244428B2 (en) * 2023-02-23 2025-03-04 Qualcomm Incorporated Network entity assisted decoding for repetition-based transmissions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2002016504A (ja) * 2000-06-29 2002-01-18 Nec Corp ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム
JP2004164040A (ja) 2002-11-08 2004-06-10 Nec Fielding Ltd 決済システム、決済方法、声紋認証サーバ装置及びプログラム
JP3556943B2 (ja) 2000-12-23 2004-08-25 サムスン エレクトロニクス カンパニー リミテッド 符号分割多重接続移動通信システムの反復復号中止装置及び方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6252917B1 (en) 1998-07-17 2001-06-26 Nortel Networks Limited Statistically multiplexed turbo code decoder
JP2002526965A (ja) * 1998-09-28 2002-08-20 アドバンスト ハードウェア アーキテクチャーズ，インコーポレイテッド ターボプロダクト符号復号器
US6292918B1 (en) * 1998-11-05 2001-09-18 Qualcomm Incorporated Efficient iterative decoding
US6865708B2 (en) * 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
US20020120902A1 (en) * 2001-02-23 2002-08-29 Alcatel Method and system for frame synchronous forward error correction
JP2004519886A (ja) * 2001-02-23 2004-07-02 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 並列復号器を有するターボ復号器システム
DE10214393A1 (de) * 2001-03-27 2003-02-06 Univ Dresden Tech Verfahren zur iterativen Decodierung von verketteten Codes
JP3898574B2 (ja) * 2002-06-05 2007-03-28 富士通株式会社 ターボ復号方法及びターボ復号装置
JP2005203959A (ja) * 2004-01-14 2005-07-28 Nec Corp ターボ復号制御装置
JP4501566B2 (ja) * 2004-07-13 2010-07-14 富士通株式会社 無線通信装置及び移動局
US7844877B2 (en) * 2005-11-15 2010-11-30 Ramot At Tel Aviv University Ltd. Method and device for multi phase error-correction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196943A (ja) * 2000-01-14 2001-07-19 Ntt Docomo Inc 復号装置及び復号方法
JP2002016504A (ja) * 2000-06-29 2002-01-18 Nec Corp ターボ復号処理回路、ｃｄｍａ基地局及びターボ復号処理方法
JP3556943B2 (ja) 2000-12-23 2004-08-25 サムスン エレクトロニクス カンパニー リミテッド 符号分割多重接続移動通信システムの反復復号中止装置及び方法
JP2004088388A (ja) * 2002-08-27 2004-03-18 Ntt Data Corp 受信装置、受信データのデータ処理方法及びプログラム
JP2004164040A (ja) 2002-11-08 2004-06-10 Nec Fielding Ltd 決済システム、決済方法、声紋認証サーバ装置及びプログラム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2048790A4

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008011460A (ja) * 2006-06-30 2008-01-17 Fujitsu Ltd ターボ復号器
JP2009212829A (ja) * 2008-03-04 2009-09-17 Fujitsu Ltd 復号装置、復号方法、および復号プログラム
JP2011517210A (ja) * 2008-04-01 2011-05-26 クゥアルコム・インコーポレイテッド 複数のデコーダを使用する効率的なパラレル・サブパケット・デコーディング
US8665996B2 (en) 2008-04-01 2014-03-04 Qualcomm Incorporated Efficient parallel sub-packet decoding using multiple decoders
CN101572553A (zh) * 2008-05-02 2009-11-04 Lsi公司 用于基于队列的数据检测和解码的系统和方法
EP2114014A2 (en) 2008-05-02 2009-11-04 LSI Corporation Systems and methods for iterative data detection and/or decoding
KR20090115677A (ko) * 2008-05-02 2009-11-05 엘에스아이 코포레이션 큐 기반 데이터 검출 및 디코딩을 위한 시스템들 및 방법들
TWI488445B (zh) * 2008-05-02 2015-06-11 Lsi公司 基於佇列的資料偵測與解碼的系統及方法
KR101629008B1 (ko) 2008-05-02 2016-06-09 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 큐 기반 데이터 검출 및 디코딩을 위한 시스템들 및 방법들
EP2114014A3 (en) * 2008-05-02 2011-12-14 LSI Corporation Systems and methods for iterative data detection and/or decoding
DE102008040797A1 (de) * 2008-07-28 2010-02-11 Secutanta Gmbh Verfahren zum Senden und Empfangen eines Datenblocks
DE102008040797B4 (de) * 2008-07-28 2010-07-08 Secutanta Gmbh Verfahren zum Empfangen eines Datenblocks
US8196015B2 (en) 2008-07-28 2012-06-05 Secutanta Gmbh Method for transmitting and receiving a data block and a corresponding transmitter and receiver
JP2010081552A (ja) * 2008-09-29 2010-04-08 Kyocera Corp 通信装置及び通信方法
WO2010035844A1 (ja) * 2008-09-29 2010-04-01 京セラ株式会社 通信装置及び通信方法
WO2010049988A1 (ja) * 2008-10-27 2010-05-06 富士通株式会社 復号装置、受信装置、通信システム、復号方法および受信方法
JP2010154250A (ja) * 2008-12-25 2010-07-08 Kyocera Corp 無線通信端末、復号方法及び復号器
JP2010250805A (ja) * 2009-04-17 2010-11-04 Lsi Corp 記憶媒体の障害を予測するためのシステム及び方法
WO2011064837A1 (ja) * 2009-11-24 2011-06-03 富士通株式会社 受信機、受信方法及び受信制御プログラム
US9143284B2 (en) 2009-11-24 2015-09-22 Fujitsu Limited Receiving apparatus, receiving method, and non-transitory computer readable storage medium
JP5533882B2 (ja) * 2009-11-24 2014-06-25 富士通株式会社 受信機、受信方法及び受信制御プログラム
WO2011111234A1 (ja) * 2010-03-12 2011-09-15 富士通株式会社 受信機、受信方法及び無線通信システム
JPWO2011111234A1 (ja) * 2010-03-12 2013-06-27 富士通株式会社 受信機、受信方法及び無線通信システム
US8959421B2 (en) 2010-05-21 2015-02-17 Nec Corporation Decoding device and decoding order control method
JPWO2011145513A1 (ja) * 2010-05-21 2013-07-22 日本電気株式会社 復号装置および復号順序制御方法
JP2014519777A (ja) * 2011-06-16 2014-08-14 華為技術有限公司 ブロック誤り率を推定する方法および通信装置
US9378085B2 (en) 2011-06-16 2016-06-28 Huawei Technologies Co., Ltd. Method for estimating block error rate and communication device
US8694871B2 (en) 2011-09-30 2014-04-08 Fujitsu Limited Iterative decoding method for encoded signal and iterative decoding apparatus for encoded signal
JP2013078092A (ja) * 2011-09-30 2013-04-25 Fujitsu Ltd 符号化信号の繰り返し復号法及び符号化信号の繰り返し復号装置

Also Published As

Publication number Publication date
KR101037243B1 (ko) 2011-05-26
US20090132893A1 (en) 2009-05-21
EP2048790B1 (en) 2013-05-01
CN101449466A (zh) 2009-06-03
EP2048790A1 (en) 2009-04-15
JP4992900B2 (ja) 2012-08-08
KR20090016663A (ko) 2009-02-17
US8464139B2 (en) 2013-06-11
CN101449466B (zh) 2012-07-04
JPWO2008015742A1 (ja) 2009-12-17
EP2048790A4 (en) 2011-09-21

Similar Documents

Publication Publication Date Title
JP4992900B2 (ja) 受信装置及びその復号方法
JP4366463B2 (ja) 符号化装置及び符号化方法
CN1536767B (zh) 通信系统中的迭代解码装置和迭代解码方法
US8443265B2 (en) Method and apparatus for map decoding and turbo decoder using the same
US6665357B1 (en) Soft-output turbo code decoder and optimized decoding method
JP3452560B2 (ja) 穿孔されたパリティシンボルを復元するターボデコーダ用プリデコーダ及びターボコードの復元方法
US20150006992A1 (en) Method and decoder for processing decoding
US6606724B1 (en) Method and apparatus for decoding of a serially concatenated block and convolutional code
KR20070052228A (ko) 디코딩 디바이스, 디코딩 방법, 및 수신 장치
CN104579369A (zh) 一种Turbo迭代译码方法和译码装置
CN101753152A (zh) 一种Turbo码译码器及译码方法
JP2001257601A (ja) 誤り訂正符号化タイプのデジタル送信方法
JP4138723B2 (ja) 復号処理方法および通信装置
EP3605851A1 (en) Iterative decoding using re-encoding between decoding stages
CN101662294A (zh) 一种基于map译码器的译码装置及其译码方法
US7346117B2 (en) Turbo decoder
JP2002353821A (ja) 誤り訂正復号方法および復号装置
KR100738250B1 (ko) Ｌｌｒ의 부호 비교를 이용한 터보 복호기의 반복복호제어장치 및 방법
CN100557985C (zh) 数据接收方法和设备
JP2006060296A (ja) 連接符号システムおよび連接符号処理方法、復号装置
CN116743189B (zh) 一种采用哈希函数的咬尾卷积码编码方法和译码方法
KR20130102820A (ko) 부호화 장치 및 복호화 장치의 동작 방법
KR100564015B1 (ko) 터보 복호기
CN116743189A (zh) 一种采用哈希函数的咬尾卷积码编码方法和译码方法
KR20110096222A (ko) 터보 코드 복호기 및 이를 위한 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680054782.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06782156

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008527616

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 1020087026516

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2006782156

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU