WO2008029840A1

WO2008029840A1 - Photodetector

Info

Publication number: WO2008029840A1
Application number: PCT/JP2007/067297
Authority: WO
Inventors: Masaki Mizoguchi; Yasuhiro Suzuki; Seiichiro Mizuno; Hiroo Yamamoto
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 2006-09-06
Filing date: 2007-09-05
Publication date: 2008-03-13
Anticipated expiration: 2009-03-06
Also published as: CN101512306A; JP2008064564A; EP2060887A4; US8017901B2; EP2060887A1; JP5177981B2; US20100108862A1; IL197436A0

Description

明細書

光検出装置

技術分野

[0001] 本発明は、入射光強度に応じた電圧値を出力する光検出装置に関するものである

〇

背景技術

[0002] 光検出装置の一種として、入射光強度に応じた量の電荷を発生するフォトダイォードと、このフォトダイオードで発生した電荷を蓄積して当該蓄積電荷量に応じた電圧値を出力する積分回路と、積分回路の電圧値からオフセット誤差およびスィッチングノイズ (以下では両者を併せて「オフセット誤差等」という。）を除去するための CDS ( Correlated Double Sampling、相関二重サンプリング）回路と、を備えるものがあ

^ o

[0003] CDS回路を備えた一般的な光検出装置の構成を図 9に示す。この図に示される光検出装置 3は、フォトダイオード PD、フォトダイオード用スィッチ SW、積分回路 32、および CDS回路 33を備える。 CDS回路 33は、第 1電圧保持回路 34、第 2電圧保持回路 34、および差動変換回路 35を含む。差動変換回路 35は、アンプおよび 4個

2

の抵抗器からなっている。なお、差動変換回路としては、例えば非特許文献 1記載のあのを用いることあでさる。

[0004] 図 9に示される光検出装置 3の動作について説明する。以下に説明する動作は、図示しない制御部による制御の下に行われる。図 10は、光検出装置 3の動作を説明するタイミングチャートである。この図には、（a)積分回路 32に含まれるリセット用スィツチ SWの開閉、（b)フォトダイオード PDとともに設けられているフォトダイオード用スィッチ SWの開閉、（c)第 1保持回路 34に含まれるスィッチ SW の開閉、（d)第 2

1 81

保持回路 34に含まれるスィッチ SW の開閉、（e)積分回路 32からの出力電圧値、

2 82

(f)第 1保持回路 34からの出力電圧値、および、（g)第 2保持回路 34からの出力電

1 2

圧値、が示されている。

[0005] 図 10に示される各時刻の前後関係については「t <t <t <t <t <t <t

31 32 33 34 35 36 37 」である。時刻 t 力も時刻 t までの期間、積分回路 32は、リセット用スィッチ SW力 S

32 35 7 開いて!/、るので電荷蓄積可能状態となってレ、るものの、フォトダイオード用スィッチ S Wが開いているのでフォトダイオード PD力電荷が入力することはなぐ積分回路 3 2のキャパシタ Cには電荷が蓄積されない。しかし、積分回路 32からの出力電圧値は、リセット用スィッチ SWが閉状態から開状態に転じた時刻 t 後に単調に変化して

7 32

いき、やがて時刻 t 前の或る時刻にオフセット誤差等により略一定電圧値 (すなわち

33

オフセット電圧値）に達する。

[0006] 第 2保持回路 34において、時刻 t に閉じたスィッチ SW が時刻 t に開くと、時刻

2 33 82 34

t における積分回路 32の出力電圧値に応じた電圧値が第 2保持回路 34により保

34 2 持され、時刻の後に、その保持された電圧値が第 2保持回路 34力出力される。

34 2

この出力される電圧値は、積分回路 32から出力されるオフセット電圧値を表す。

[0007] 時刻力も一定期間フォトダイオード用スィッチ SWが閉じると、フォトダイオード P

35

Dで発生し該フォトダイオード PDの接合容量部に蓄積されていた電荷は、フォトダィオード用スィッチ SWを経て積分回路 32へ入力して、積分回路 32のキャパシタ C に蓄積される。そのため、積分回路 32から出力される電圧値は、キャパシタ Cに蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたものとなる。

[0008] 第 1保持回路 34において、時刻 t に閉じたスィッチ SW が時刻 t に開くと、時刻

1 36 81 37

t における積分回路 32の出力電圧値に応じた電圧値が第 1保持回路 34により保

37 1 持され、時刻の後に、その保持された電圧値が第 1保持回路 34力出力される。

37 1

この電圧値は、積分回路 32から出力されるオフセット電圧値が重畳された信号電圧値を表す。

[0009] 第 1保持回路 34および第 2保持回路 34から出力された電圧値は差動変換回路 3

1 2

5に入力される。差動変換回路 35では、これら 2つの電圧値の差に応じた電圧値が差動信号として出力される。出力される電圧値は、オフセット誤差等が除去された信号電圧値を表すこととなる。

非特許文献 1 :TEXAS INSTRUMENTS社、 ADS8482データシート、図 8 発明の開示

発明が解決しょうとする課題 [0010] 上述の光検出装置 3では、差動変換回路 35が 4個の抵抗器を含むため、熱雑音が大きくなるという問題が生じる。熱雑音が大きくなると、信号電圧値の S/N比が低下してしまう。抵抗器の抵抗値を小さくすれば熱雑音は抑制されるが、その場合には差動変換回路 35に含まれるアンプの駆動能力を大きくする必要がある。アンプの駆動能力を大きくするとアンプの消費電力が増加し、その結果、光検出装置 3としての消費電力が増加してしまうという問題が生じる。

[0011] 本発明は、上記問題点を解決する為になされたものであり、消費電力の増加および熱雑音の発生を抑制することが可能な光検出装置を提供することを目的とする。課題を解決するための手段

[0012] 本発明に係る光検出装置は、（1)入射光強度に応じた量の電荷を発生するフォトダイオードと、 (2)フォトダイオードに一端が接続されたフォトダイオード用スィッチと、 (3)フォトダイオード用スィッチの他端と接続され、フォトダイオードで発生しフォトダイオード用スィッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、（4)第 1および第 2の入力端子ならびに第 1および第 2 の出力端子を有するアンプと、第 1、第 2、第 3および第 4のスィッチと、第 1、第 2、第 3および第 4のキャパシタとを含み、第 1および第 2のスィッチの一端が積分回路の出力端子に接続され、第 1のスィッチの他端が第 1のキャパシタの一端に接続され、第 2 のスィッチの他端が第 2のキャパシタの一端に接続され、第 1のキャパシタの他端がアンプの第 1の入力端子に接続され、第 2のキャパシタの他端がアンプの第 2の入力端子に接続され、アンプの第 1の入力端子とアンプの第 1の出力端子との間に第 3のスィッチおよび第 3のキャパシタが並列的に設けられ、アンプの第 2の入力端子とアンプの第 2の出力端子との間に第 4のスィッチおよび第 4のキャパシタが並列的に設けられ、第 1〜第 4のスィッチの開閉状態を切り替えることによって、所定の時刻に積分回路から出力される電圧値と、所定の時刻の後に積分回路から出力される電圧値との差分に応じた信号値を出力するノイズ除去回路と、を備えることを特徴とする。

[0013] この光検出装置では、フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じると、該フォトダイオードで発生した電荷は、フォトダイオード用スィッチを経て積分回路に入力して蓄積され、当該蓄積されている電荷の量に応じた電圧値が積分回路から出力される。フォトダイオードとともに設けられているフォトダイオード用スィッチが閉じる前には、オフセット誤差等によるオフセット電圧値が積分回路から出力される。所定の時刻にオフセット電圧値がノイズ除去回路に入力され、所定の時刻の後に、信号電圧値とオフセット電圧値とが重畳されたものがノイズ除去回路に入力される。すると、ノイズ除去回路は、 CDS回路として機能し、信号電圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を除去して、この除去で得られた信号電圧値を差動信号としてアンプの第 1および第 2の出力端子から出力する。したがつて、この光検出装置の出力は S/N比が優れたものとなる。ノイズ除去回路は、抵抗器を要しない。そのため、熱雑音の発生を確実に抑制することができる。また、抵抗器を要しないので、アンプの駆動能力を大きくする必要がない。よって、消費電力の増加を抑制することができる。

[0014] また、本発明に係る光検出装置では、ノイズ除去回路は、電圧源と、一端が電圧源に接続されるとともに他端が第 2のスィッチの他端に接続された電圧印加用スィッチとを更に含むのが好適である。この場合、ノイズ除去回路に含まれるアンプの出力レンジを広げること力 Sできる。

[0015] また、本発明に係る光検出装置は、ノイズ除去回路に含まれるアンプの第 1および第 2の出力端子から出力された差動電圧値を AD変換する AD変換回路を更に備えるのが好適である。この場合、ノイズ除去回路に含まれるアンプの第 1および第 2の出力端子から出力された差動電圧値をデジタル値に変換し、そのデジタル値を出力すること力 Sでさる。

[0016] また、本発明に係る光検出装置は、フォトダイオード用スィッチ、積分回路、ノイズ除去回路および AD変換回路それぞれの動作を制御する制御部を更に備えるのが好適である。例えば、複数組のフォトダイオードおよびフォトダイオード用スィッチに対して 1組の積分回路およびノイズ除去回路を設けた場合、制御部が制御することで、複数のフォトダイオードを順次に積分回路に接続させ、オフセット誤差等が除去された信号値をノイズ除去回路から順次に出力させることができる。その結果、複数のフォトダイオードを 1次元状または 2次元状に配列させて、 1次元画像または 2次元画像を撮像することが可能となり、また、全体の回路規模を小さくすることも可能となる。 [0017] 本発明に係る光検出装置は、入射光強度に応じた量の電荷を発生するフォトダイオードと、フォトダイオードに一端が接続されたフォトダイオード用スィッチと、フォトダィオード用スィッチの他端と接続され、フォトダイオードで発生しフォトダイオード用スイッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、所定の時刻に積分回路から出力される電圧値と、所定の時刻の後に積分回路から出力される電圧値との差分に応じた信号値を出力する第 1のノィズ除去回路と、第 1および第 2の入力端子ならびに第 1および第 2の出力端子を有するアンプと、第 1、第 2、第 3および第 4のスィッチと、第 1、第 2、第 3および第 4のキヤパシタとを含み、第 1および第 2のスィッチの一端が第 1のノイズ除去回路の出力端子に接続され、第 1のスィッチの他端が第 1のキャパシタの一端に接続され、第 2のスィツチの他端が第 2のキャパシタの一端に接続され、第 1のキャパシタの他端がアンプの第 1の入力端子に接続され、第 2のキャパシタの他端がアンプの第 2の入力端子に接続され、アンプの第 1の入力端子とアンプの第 1の出力端子との間に第 3のスイツチおよび第 3のキャパシタが並列的に設けられ、アンプの第 2の入力端子とアンプの第 2の出力端子との間に第 4のスィッチおよび第 4のキャパシタが並列的に設けられ、第 1〜第 4のスィッチの開閉状態を切り替えることによって、所定の時刻に第 1のノィズ除去回路から出力される電圧値と、所定の時刻の後に第 1のノイズ除去回路から出力される電圧値との差分に応じた信号値を出力する第 2のノイズ除去回路と、を備えることを特 ί毁とする。

[0018] この光検出装置では、フォトダイオードとともに設けられているフォトダイオード用スイッチが閉じると、該フォトダイオードで発生した電荷は、フォトダイオード用スィッチを経て積分回路に入力して蓄積され、当該蓄積されている電荷の量に応じた電圧値が積分回路から出力される。フォトダイオードとともに設けられているフォトダイオード用スィッチが閉じる前には、オフセット誤差等によるオフセット電圧値が積分回路から出力される。所定の時刻にオフセット電圧値が第 1のノイズ除去回路に入力され、所定の時刻の後に、信号電圧値とオフセット電圧値とが重畳されたものが第 1のノイズ除去回路に入力される。すると、第 1のノイズ除去回路は、 CDS回路として機能し、信号電圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を除去して、除去後の電圧値を出力する。第 1のノイズ除去回路に接続された第 2のノイズ除去回路もまた、 CDS回路として機能し、第 1のノイズ除去回路の出力電圧値にオフセット電圧値が残存している場合には、この出力電圧値から残存したオフセット電圧値を除去し、除去後の信号電圧値を差動信号としてアンプの第 1および第 2の出力端子から出力する。したがって、この光検出装置の出力は S/N比が優れたものとなる。第 1および第 2のノイズ除去回路は、抵抗器を要しない。そのため、熱雑音の発生を確実に抑制すること力 Sできる。また、抵抗器を要しないので、アンプの駆動能力を大きくする必要がない。よって、消費電力の増加を抑制することができる。

[0019] また、本発明に係る光検出装置では、第 2のノイズ除去回路は、電圧源と、一端が電圧源に接続されるとともに他端が第 2のスィッチの他端に接続された電圧印加用スイッチとを更に含むのが好適である。この場合、第 2のノイズ除去回路に含まれるアンプの出力レンジを広げることができる。

[0020] また、本発明に係る光検出装置は、第 2のノイズ除去回路に含まれるアンプの第 1 および第 2の出力端子から出力された差動電圧値を AD変換して出力する AD変換回路を更に備えるのが好適である。この場合、第 2のノイズ除去回路に含まれるアンプの第 1および第 2の出力端子から出力された差動電圧値をデジタル値に変換し、そのデジタル値を出力することができる。

[0021] また、本発明に係る光検出装置は、フォトダイオード用スィッチ、積分回路、第 1のノィズ除去回路、第 2のノイズ除去回路および AD変換回路それぞれの動作を制御する制御部を更に備えるのが好適である。この場合、複数のフォトダイオードを 1次元状または 2次元状に配列させて、 1次元画像または 2次元画像を撮像することが可能となり、また、全体の回路規模を小さくすることも可能となる。

発明の効果

[0022] 本発明によれば、消費電力を増加および熱雑音の発生を抑制することができる。

図面の簡単な説明

[0023] [図 1]図 1は第 1実施形態に係る光検出装置 1の構成図である。

[図 2]図 2は第 1実施形態に係る光検出装置 1に含まれるフォトダイオード PD 、フォ

m, n トダイオード用スィッチ SW 、積分回路 12 およびノイズ除去回路 13 の回路図である。

[図 3]図 3は第 1実施形態に係る光検出装置 1の動作を説明するタイミングチャートである。

[図 4]図 4は第 1実施形態に係るノイズ除去回路 13 の動作を説明するタイミングチヤ m

ートである。

[図 5]図 5はノイズ除去回路 13 を CDS回路として機能させない場合における、光検 m

出装置 1の動作を説明するタイミングチャートである。

[図 6]図 6は第 2実施形態に係る光検出装置 2の回路図である。

[図 7]図 7は第 2実施形態に係る光検出装置 2の動作を説明するタイミングチャートである。

[図 8]図 8は第 2のノイズ除去回路 23を CDS回路として機能させない場合における、光検出装置 2の動作を説明するタイミングチャートである。

[図 9]図 9はノイズ除去回路を備えた一般的な光検出装置 3の構成図である。

[図 10]図 10は CDS回路を備えた一般的な光検出装置 3の動作を説明するタイミングチャートである。

符号の説明

1 , 2 光検出装置

11 光検出部

12, 22 積分回路

13 ノイズ除去回路

14, 24 AD変換回路

19, 29 制御部

23 第 2のノイズ除去回路

25 第 1のノイズ除去回路

A , A , A , アンプ

2 3 5

c 〜c キャパシタ

31 34

sw, sw 〜sw フォトダイオード用スィッチ

1, 1 M, N

sw リセット用スィッチ sw 〜

31 sw スィッチ

35

V 電源

3

PD フォトダイオード

発明を実施するための最良の形態

[0025] 以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。

[0026] (第 1実施形態）

[0027] まず、本発明に係る光検出装置の第 1実施形態について説明する。図 1は、第 1実施形態に係る光検出装置 1の構成図である。この図に示される光検出装置 1は、 2次元画像を撮像することができるものであって、光検出部（撮像領域） 11、 M個の積分回路 12 〜； 12 、 M個のノイズ除去回路 13〜； 13 、 M個の AD変換回路 14 〜14

1 M 1 M 1 M

、および制御部 19を備える。ここで、 Mは 2以上の整数である。また、以下に現れる N は 2以上の整数であり、 mは 1以上 M以下の任意の整数であり、 nは 1以上 N以下の任意の整数である。 M個の積分回路 12 〜12 は共通の構成を有している。 M個の

1 M

ノイズ除去回路 13 〜13 は共通の構成を有している。また、 M個の AD変換回路 14

1 M

〜14 は共通の構成を有している。

1 M

[0028] 光検出部 11は、 M X N個のフォトダイオード PD 〜PD および M X N個のフォ

1， 1 M, N

トダイオード用スィッチ SW 〜SW を含み、フォトダイオード PD およびフォトダ

1, 1 M, N m, n

ィオード用スィッチ SW を組として、これらが M行 N列に 2次元配列されている。各 m, n

フォトダイオード PD は入射光強度に応じた量の電荷を発生するものであって、第 m, n

m行第 n列に位置している。各フォトダイオード PD にはフォトダイオード用スィッチ m, n

SW の一端が接続されており、このフォトダイオード用スィッチ SW の他端は配 m, n m, n 線しに接続されている。

m

[0029] 各積分回路 12 は、配線 L を介してフォトダイオード用スィッチ SW の他端と接 m m m, n

続されており、フォトダイオード用スィッチ SW および配泉 L を経て入力した電荷 m, n m

を蓄積して、当該蓄積電荷量に応じた電圧値をノイズ除去回路 13 へ出力する。各 m

ノイズ除去回路 13 は、所定の時刻に積分回路 12 力出力される電圧値と、この所定の時刻の後に、積分回路 12 力出力される電圧値との差に応じた電圧値を AD

m

変換回路 14 へ出力する。

m

[0030] 各 AD変換回路 14 は、ノイズ除去回路 13 に含まれるアンプ Aの負側の差動出

m m 3

力端子（第 1の出力端子）および正側の差動出力端子（第 2の出力端子)から出力される差動電圧値を入力し、その差動電圧値 (アナログ値)をデジタル値に変換して、そのデジタル値を出力する。制御部 19は、光検出部 11に含まれる M X N個のフォトダイオード用スィッチ SW 〜SW 、 M個の積分回路 12 〜； 12 、 M個のノイズ除

1, 1 M, N 1 M

去回路 13〜； 13 、および M個の AD変換回路 14〜； 14 それぞれの動作を制御す

1 M 1 M

[0031] 図 2は、第 1実施形態に係る光検出装置 1に含まれるフォトダイオード PD 、フォト

m, n ダイオード用スィッチ SW 、積分回路 12 、ノイズ除去回路 13 および AD変換回

m, n m m

路 14 の回路図である。なお、この図には、光検出部 11に含まれる M X N個のフォト m

ダイオード PD 〜PD および M X N個のフォトダイオード用スィッチ SW 〜SW

1, 1 M, N 1， 1 のうち、第 m行第 n列に位置するフォトダイオード PD およびフォトダイオード用

M, N m, n

スィッチ SW が代表して示されて！/、る。

m, n

[0032] 各積分回路 12 は、アンプ A、リセット用スィッチ SW、 K個のキャパシタ C 〜C

m 2 2 fl fK および K個のスィッチ SW 〜SW を備える。ここで、 Kは 2以上の整数であり、以下

fl fK

に現れる kは 1以上 K以下の任意の整数である。キャパシタ C の一端はアンプ Αの

fk 2 反転入力端子に接続されており、キャパシタ C の他端はスィッチ SW を介してアン

fk fk

プ Aの出力端子に接続されている。キャパシタ C およびスィッチ SW を組として、こ

2 fk fk れらがアンプ Aの反転入力端子と出力端子との間に並列的に接続されている。リセ

2

ット用スィッチ SWはキャパシタ C およびスィッチ SW の各組と並列的に接続されて

2 fk fk

、アンプ Aの反転入力端子と出力端子との間に設けられている。アンプ Aの反転入

2 2

力端子は配線 L と接続され、アンプ Aの非反転入力端子には所定電圧値が入力さ

m 2

れている。スィッチ SW 〜sw のうちいずれのスィッチが閉じているかによって、ァ

fl fK

ンプ Aの非反転入力端子と出力端子との間の帰還容量部の容量値が決定される。

2

[0033] 積分回路 12 は、リセット用スィッチ SWが開いているときには、フォトダイオード PD

m 2

で発生しフォトダイオード用スィッチ SW および配泉 L を経て入力した電荷を、キャパシタ C に蓄積し、キャパシタ C に蓄積されている電荷の量に応じた電圧値を fk fk

出力する。一方、積分回路 12 は、リセット用スィッチ SWが閉じることにより、キャパ m 2

シタ C が放電されて、電圧値が初期化される。

fk

[0034] 各ノイズ除去回路 13 は、アンプ A、スィッチ SW (第 1のスィッチ）、スィッチ SW

、ス

33 34

イッチ SW (電圧印加用スィッチ）、キャパシタ C (第 1のキャパシタ）、キャパシタ C

35 31 3

2 33 34

シタ）および電源 Vを備える。スィッチ SW およびスィッチ SW の一端は積分回路

3 31 32

12 の出力端子に接続されている。スィッチ SW の他端はキャパシタ C の一端に m 31 31 接続され、スィッチ SW の他端はキャパシタ C の一端に接続されている。キャパシ

32 32

タ C の他端はアンプ Aの正側の差動入力端子（第 1の入力端子）に接続され、キヤ

31 3

パシタ C の他端はアンプ Aの負側の差動入力端子（第 2の入力端子）に接続され

32 3

ている。スィッチ SW およびキャパシタ C は、互いに並列的に接続されて、アンプ A

33 33

の正側の差動入力端子と負側の差動出力端子（第 1の出力端子）との間に設けられ

3

34 34

の負側の差動入力端子と正側の差動出力端子（第 2の出力端子）との間に設けられ

3

ている。電源 Vはスィッチ SW の一端と接続されており、このスィッチ SW の他端

3 35 35 はキャパシタ C の一端と接続されている。

32

[0035] ノイズ除去回路 13 では、所定の時刻に積分回路 12 から出力される電圧値が取り m m

込まれる。そして、この所定の時刻の後に、スィッチ SW が閉状態から開状態に転じ

33

、さらにスィッチ SW が開状態から閉状態に転じることで、積分回路 12 から出力さ

31 m

れる電圧値の変動分に応じた量の電荷がアンプ Aの正側の差動入力端子に入力さ

3

れることとなる。第 1実施形態では、スィッチ SW が最初に閉状態から開状態に転じ

31

た時刻 (t )を、所定の時刻とする。

14

[0036] また、ノイズ除去回路 13 では、スィッチ SW が閉状態から開状態に転じた時刻に m 32

も積分回路 12 力出力される電圧値が取り込まれる。その後、スィッチ SW が閉状 m 34 態から開状態に転じ、さらにスィッチ SW が開状態から閉状態に転じることで、電源

35

Vの電圧値と取り込んだ電圧値との差分がアンプ Aの負側の差動入力端子に入力

3 3 されることとなる。

[0037] アンプ Aは、正側の差動入力端子の入力電圧値と負側の差動入力端子の入力電

3

圧値との差を、中心電圧値に対して対称的にスイングする差動信号として負側の差動出力端子および正側の差動出力端子から出力する。例えば、中心電圧が 2. 5 Vであるアンプ Aにおいて、負側の差動入力端子の入力電圧値が 2. 2Vであり、正

3

側の差動入力端子の入力電圧値が 3Vであるとすると、負側の差動出力端子からの出力電圧値は 2· IVとなり、正側の差動出力端子からの出力電圧値は 2. 9Vとなる。

[0038] 次に、第 1実施形態に係る光検出装置 1の動作について説明する。以下に説明する動作は、制御部 19による制御の下に行われる。図 3は、第 1実施形態に係る光検出装置 1の動作を説明するタイミングチャートである。この図には、第 1実施形態の動作として、（a)積分回路 12 に含まれるリセット用スィッチ SWの開閉、（b)フォトダイ

m 2

オード PD に対応して設けられているフォトダイオード用スィッチ SW の開閉、（c m, n m, n

)ノイズ除去回路 13 に含まれるスィッチ SW の開閉、（d)ノイズ除去回路 13 に含ま

m 31 m れるスィッチ SW の開閉、（e)ノイズ除去回路 13 に含まれるスィッチ SW およびス

32 m 33

イッチ SW の開閉、（f)ノイズ除去回路 13 に含まれるスィッチ SW の開閉、（g)積

34 m 35

分回路 12 からの出力電圧値、（h)ノイズ除去回路 13 に含まれるアンプ Aの正側

m m

の差動出力端子からの出力電圧値、および、 ωノイズ除去回路 13 に含まれるアン

m

プ Aの負側の差動出力端子からの出力電圧値、が示されている。各時刻の前後関

3

係については「t く t く t く t く t く t く t 」である。

11 12 13 14 15 16 17

[0039] 第 1実施形態では、図 3 (a)〜（i)に示されるように動作する。すなわち、時刻に

11 積分回路 12 に含まれるリセット用スィッチ SWが閉じて、キャパシタ C が放電され、

m 2 fk

積分回路 12 力の出力電圧値が初期化される。時刻にノイズ除去回路 13 に含

m 1 in まれるスィッチ SW およびスィッチ SW が閉じて、キャパシタ C およびキャパシタ C

33 34 33

が放電され、ノイズ除去回路 13 力の出力電圧値が初期化される。時刻にノィ

34 m 12 ズ除去回路 13 に含まれるスィッチ SW が開き、時刻に積分回路 12 に含まれる

m 32 13 m

リセット用スィッチ SWが開き、時刻にノイズ除去回路 13 に含まれるスィッチ SW

2 14 m 3 が開く。その後、時刻から一定期間、フォトダイオード用スィッチ SW が閉じて、いた電荷は、フォトダイオード用スィッチ SW および配線 L を経て積分回路 12 へ m, n m m 入力される。時刻にノイズ除去回路 13 に含まれるスィッチ SW およびスィッチ S

16 m 33

W が開き、時刻 t にノイズ除去回路 13 に含まれるスィッチ SW およびスィッチ S

34 17 m 31

W が閉じる。

35

[0040] 積分回路 12 が電荷蓄積可能状態となる時刻は、リセット用スィッチ SWが開く時 m 2 刻である。時刻 t 力も時刻 t までの期間、積分回路 12 は、リセット用スィッチ S

13 13 15 m

Wが開いているので電荷蓄積可能状態となっているものの、フォトダイオード用スィ

2

ツチ SW が開いているのでフォトダイオード PD 力、ら電荷が入力することはなぐ m, n m, n

キャパシタ C には電荷が蓄積されない。しかし、オフセット誤差等により、積分回路 1 fk

2 からの出力電圧値は時刻 t 後に単調に変化していき、やがて時刻 t 前の或る時 m 13 14 刻に略一定電圧値 (すなわち、オフセット電圧値）に達する。

[0041] ノイズ除去回路 13 において、時刻 t にスィッチ SW が閉状態から開状態に転じ m 12 32

る。これにより、時刻に積分回路 12 力、ら出力された電圧値に応じた量の電荷が、

12 m

キャパシタ C に蓄積される。時刻 t において積分回路 12 は初期化された状態で

32 12 m

あるから、キャパシタ C に蓄積される電荷は初期化された積分回路 12 の電圧値（

32 m

以下、「リセット電圧値」という）に応じた量である。このようにして、リセット電圧値がノィズ除去回路 13 に取り込まれる。

m

[0042] ノイズ除去回路 13 において、時刻 t にスィッチ SW が閉状態から開状態に転じ m 14 31

ると、その時刻 t (所定の時刻）に積分回路 12 力出力されている電圧値に応じた

14 m

量の電荷力、キャパシタ C に蓄積される。時刻 t において積分回路 12 はオフセッ

31 14 m ト電圧値を出力しているから、キャパシタ C に蓄積される電荷量は、オフセット電圧

31

値に応じた量である。このようにして、オフセット電圧値がノイズ除去回路 13 に取り m 込まれる。

[0043] 時刻力、ら一定期間、フォトダイオード用スィッチ SW が閉じて、フォトダイオード

15 m, n

PD で発生し該フォトダイオード PD の接合容量部に蓄積されていた電荷は、フ m, n m, n

オトダイオード用スィッチ SW および配線 L を経て積分回路 12 へ入力される。積 m, n m m

分回路 12 は、キャパシタ C に蓄積された電荷の量に応じた信号電圧値とオフセット m fk

電圧値とが重畳された電圧値を出力する。 [0044] ノイズ除去回路 13 において、時刻 t にスィッチ SW が開き、時刻 t にスィッチ S

m 16 33 17

W が閉じると、時刻 t に積分回路 12 力出力されている電圧値がキャパシタ C

31 17 m 31 に入力される。すると、この電圧値に応じた電荷量と、既にキャパシタ C に蓄積され

31

た電荷量との差分がキャパシタ C に蓄積される。そして、アンプ Aの正側の差動入

33 3

力端子には、キャパシタ C に蓄積された電荷量に応じた電圧値が入力される。この

33

電圧値は、信号電圧値およびオフセット電圧値が重畳された電圧値と、オフセット電圧値との差、すなわち信号電圧値となる。このように、ノイズ除去回路 13 は CDS回

m

路として機能する。

[0045] ノイズ除去回路 13 において、時刻 t にスィッチ SW が開き、時刻 t にスィッチ S

m 16 34 17

w 力 s閉じると、電源 Vの電圧値がキャパシタ C に入力される。すると、電源 Vの電

35 3 32 3 圧値に応じた電荷量と、既にキャパシタ C に蓄積された電荷量との差分がキャパシ

32

タ C に蓄積される。そして、アンプ Aの負側の差動入力端子には、キャパシタ C に

34 3 34 蓄積された電荷量に応じた電圧値が入力される。この電圧値は、電源 Vの電圧値と

3

リセット電圧値との差分に応じたものとなる。

[0046] ノイズ除去回路 13 において、時刻 t の後に、アンプ Aの正側の差動入力端子の

m 17 3

入力電圧値と負側の差動入力端子の入力電圧値との差分に応じた電圧値の信号が、アンプ Aの負側の差動出力端子および正側の差動出力端子から出力される。アン

3

プ Aには中心電圧値が設定されており、正側の差動出力端子および負側の差動出

3

力端子から出力される電圧値は下記（1)式および（2)式で表すことができる。ここで、正側の差動出力端子からの出力電圧値を V とし、負側の差動出力端子からの出力電圧値を V とし、正側の差動入力端子の入力電圧値を V とし、負側の差動入力

— i +

端子の入力電圧値を V とし、アンプ Aの中心電圧値を V とする。

卜 3 com

V = (V -V ) ÷ 2 + V · · · (1)

i+ i— com

V = - (V -V ) ÷ 2 + V · · · (2)

o— i+ i— com

[0047] 正側の差動入力端子の入力電圧値 V は、信号電圧値である。負側の差動入力端

i +

子の入力電圧値 V は、電源 Vの電圧値とリセット電圧値との差分に応じたものであ

i 3

る。したがって、上記（1)式および（2)式で表される正側の差動出力端子からの出力電圧値 V および負側の差動出力端子からの出力電圧値 V は、オフセット誤差等が除去されて、 s/N比が優れたものとなる。 u より後の或る時刻にノイズ除去

17

回路 13 力も出力される電圧値は、 AD変換回路 14 へ出力されて、 AD変換回路 1 m m

4 により AD変換される。

m

[0048] 以上のようにして第 n列の M個のフォトダイオード PD 〜PD についての並列的

1 , n M, n

な処理が終わると、次の列の M個のフォトダイオード PD 〜PD についての

1, n+ l M, n+ 1

並列的な処理が同様に行われる。このようにして、各列の M個のフォトダイオード PD 〜PD についての処理が繰り返し行われる。

, n M, n

[0049] 第 m行についてみると、 N個のフォトダイオード用スィッチ SW 〜SW カ順次

m, 1 m, N に閉じることで、 N個のフォトダイオード PD 〜PD が順次に積分回路 12 に接

ni， 1 ni， N m 続される。各フォトダイオード PD は一定周期で積分回路 12 に接続される期間を

m, n m

有し、前回の接続期間から今回の接続期間までの間に発生し該フォトダイオード PD の接合容量部に蓄積されていた電荷はフォトダイオード用スィッチ SW および m, n m, n 配線しを経て積分回路 12 へ入力される。

m m

[0050] したがって、この光検出装置 1は、オフセット誤差等が除去されて S/N比が優れた 1次元画像または 2次元画像を撮像することができ、また、全体の回路規模を小さくすること力 Sでさる。

[0051] この光検出装置 1では、電源 Vおよびスィッチ SW をノイズ除去回路 13 に備えることで、ノイズ除去回路 13 の出力電圧値のレンジを広げている。図 4は、第 1実施形

m

態に係るノイズ除去回路 13 の動作を説明するタイミングチャートである。この図には

m

、第 1実施形態の動作として、（a)ノイズ除去回路 13 に含まれるアンプ Aの正側の

m 3

差動出力端子からの出力電圧値が示されている。また、ノイズ除去回路 13 が電源 V

m およびスィッチ SW を備えない場合の動作として、（b)ノイズ除去回路 13 に含まれ

3 35 m るアンプ Aの正側の差動出力端子からの出力電圧値が示されている。

3

[0052] 電源 Vの電圧ィ直 Vを 2. 2Vとし、アンプ Aの中心電圧ィ直 V を 2. 5Vとし、アンプ

3 com

Aの正側の差動入力端子の入力電圧値 V を 0. 2V〜4. 2Vとした場合、図 4 (a)に

3 i +

示されるように、正側の差動出力端子からの出力電圧 ^IV は 1. 5V〜3. 5Vとなる

ο +

。この値は、先に述べた（1)式から算出される。また、（1)式によれば、正側の差動入力端子の入力電圧直 V 力 sovのとき、正側の差動出力端子からの出力電圧直 V は 1. 4Vである。つまり、アンプ Aの正側の差動出力端子では 1. 4V以上の出力が

3

可能である。なお、アンプ Aの負側の差動出力端子の出力レンジも上記（2)式を用

3

いて算出できる。負側の差動出力端子では 3. 6V以下の出力が可能である。

[0053] 一方、ノイズ除去回路 13 に電源 Vおよびスィッチ SW が含まれない場合、アン

m 3 35

プ Aの負側の差動入力端子にはリセット電圧値が入力されることとなる。リセット電圧

3

はほぼ 0Vであるため、正側の差動出力端子および負側の差動出力端子からの出力電圧値は下記（3)式および (4)式で表すことができる。ここで、上記（1)式および（ 2)式と同様に、正側の差動出力端子からの出力電圧値を V とし、負側の差動出力端子からの出力電圧値を V とし、正側の差動入力端子の入力電圧値を V とし、負

— i + 側の差動入力端子の入力電圧値を V とし、アンプ Aの中心電圧値を V とする。

i— 3 com

V =V ÷ 2 + V · · · (3)

o+ i+ com

V = -V ÷ 2 + V · · · (4)

o— i+ com

[0054] 上記（3)式において、アンプ Aの中心電圧値 V を 2· 5Vとし、アンプ Aの正側の

3 com 3 差動入力端子の入力電圧値 V を 0. 2V〜4. 2Vとした場合、図 4 (b)に示されるよう

i +

に、正側の差動出力端子からの出力電圧直 V は 2· 6V〜4. 6Vとなる。また、（3) 式によれば、正側の差動入力端子の入力電圧直 V が 0Vのとき、正側の差動出力

i+

端子からの出力電圧直 V は 2. 5Vである。つまり、アンプ Aの正側の差動出力端

3

子では 2. 5V未満の出力は不可能である。なお、アンプ Aの負側の差動出力端子

3

の出力レンジについては上記 (4)式を用いて算出できる。負側の差動出力端子では 2. 5Vを超える出力が不可能である。

[0055] ノイズ除去回路 13 に電源 Vおよびスィッチ SW を備えない場合の動作と対比す

m 3 35

ることで判るように、第 1実施形態では、ノイズ除去回路 13 に電源 Vおよびスィッチ

m 3

SW を備えることにより、ノイズ除去回路 13 に含まれるアンプ Aの正側の差動出力

35 m 3

端子および負側の差動出力端子の出力レンジが拡大されている。

[0056] また、この光検出装置 1では、ノイズ除去回路 13 を CDS回路として機能させない

m

ようにすること力 Sできる。図 5は、ノイズ除去回路 13 を CDS回路として機能させない

m

場合における、光検出装置 1の動作を説明するタイミングチャートである。この図に示される時刻 t 〜t , t 〜t は、図 3に示される時刻 t 〜t , t 〜t と同一である。

11 13 15 17 11 13 15 17 図 5 (a)〜（f)は図 3 (a)〜（f )とほぼ同一であるが、図 5 (c)に示されるスィッチ SW

31 が時刻 t で開く点において、図 3と異なっている。スィッチ SW が時刻 t に開くと、

12 31 12

キャパシタ C にはリセット電圧値に応じた量の電荷が蓄積される。時刻にスィッチ

32 16

SW が開き、時刻 t にスィッチ SW が閉じると、オフセット電圧値が重畳された信

33 17 31

号電圧値とリセット電圧値との差分がアンプ Aの正側の差動入力端子に入力される

3

。この場合、アンプ Aの負側の差動出力端子および正側の差動出力端子は、図 5 (h

3

)及び (i)に示されるように、オフセット電圧値が重畳された信号電圧値に応じた差動信号を出力することとなる。このように、スィッチ SW を閉じるタイミングを変えることに

31

よって、ノイズ除去回路 13 を CDS回路として機能させないようにすることができる。

m

よって、オフセット電圧値の除去を要しな!/、場合にも対応することができる。

[0057] (第 2実施形態）

[0058] 次に、本発明に係る光検出装置の第 2実施形態について説明する。図 6は、第 2実施形態に係る光検出装置 2の回路図である。この図に示される光検出装置 2は、フォトダイオード PD、フォトダイオード用スィッチ SW、積分回路 22、第 1のノイズ除去回路 25、第 2のノイズ除去回路 23、 AD変換回路 24、および制御部 29を備える。フォトダイオード用スィッチ SWと積分回路 22の入力端とは配線 Lにより接続されて!/、る。フオトダイオード PD、フォトダイオード用スィッチ SWおよび積分回路 22それぞれの構成は、第 1実施形態の場合と同様である。

[0059] 第 1のノイズ除去回路 25は、アンプ A、キャパシタ C 、スィッチ SWおよび電源 V

5 5 5 5 を備える。キャパシタ Cの一端は積分回路 22の出力端子に接続され、キャパシタ C

5 5 の他端はアンプ Aの非反転入力端子に接続されている。アンプ Aの反転入力端子

5 5

はアンプ Aの出力端子に接続されている。電源 Vはスィッチ SWの一端と接続され

5 5 5 ており、このスィッチ SWの他端はアンプ Aの非反転入力端子に接続されている。

5 5

[0060] 第 1のノイズ除去回路 25では、所定の時刻に積分回路 22から出力される電圧値が取り込まれる。そして、この所定の時刻の後に、積分回路 22から出力される電圧値の変動分に応じた量の電荷がアンプ Aの非反転入力端子に入力される。第 2実施形

5

態では、スィッチ SWが最初に閉状態から開状態に転じた時刻を、所定の時刻（t )

5 24 とする。 [0061] 第 2のノイズ除去回路 23の構成は、第 1実施形態におけるノイズ除去回路 13 とほ m ぼ同様である。ただし、ノイズ除去回路 13 ではスィッチ SW およびスィッチ SW の m 31 32 一端が積分回路 12 の出力端子に接続されているのに対して、第 2のノイズ除去回 m

路 23ではスィッチ SW およびスィッチ SW の一端が第 1のノイズ除去回路 25の出

31 32

力端子に接続されている点で異なる。

[0062] 制御部 29は、フォトダイオード PDとともに設けられるフォトダイオード用スィッチ SW 、積分回路 22、第 1のノイズ除去回路 25、第 2のノイズ除去回路 23、および AD変換回路 24それぞれの動作を制御する。

[0063] 第 2実施形態においては、第 1のノイズ除去回路 25は、積分回路 22から出力されるオフセット電圧値が重畳された信号電圧値から、オフセット電圧値を除去したものを出力する。第 2のノイズ除去回路 23では、第 1のノイズ除去回路 25から出力される電圧値からオフセット電圧値の残存分を除去したものをアンプ Aの正側の差動入力端

3

子に入力し、電源 Vの電圧値から初期化された積分回路 22の電圧値を差し引いた

3

ものをアンプ Aの負側の差動入力端子に入力する。アンプ Aの正側の差動出力端

3 3 子および負側の差動出力端子は、負側の差動入力端子の入力電圧値と正側の差動入力端子の入力電圧値との差に応じた差動信号を出力する。また、 AD変換回路 24 は、この第 2のノイズ除去回路 23から出力される差動信号の電圧値をデジタル値に変換して、そのデジタル値を出力する。

[0064] なお、 1組のフォトダイオード PDおよびフォトダイオード用スィッチ SWに対して 1組の積分回路 22、第 1のノイズ除去回路 25、第 2のノイズ除去回路 23および AD変換回路 24が設けられていてもよいが、第 1実施形態の場合と同様に複数組のフォトダイオード PDおよびフォトダイオード用スィッチ SWに対して 1組の積分回路 22、第 1のノィズ除去回路 25、第 2のノイズ除去回路 23、および AD変換回路 24が設けられているほうが好ましい。

[0065] 次に、第 2実施形態に係る光検出装置 2の動作について説明する。以下に説明する動作は、制御部 29による制御の下に行われる。図 7は、第 2実施形態に係る光検出装置 2の動作を説明するタイミングチャートである。なお、フォトダイオード PD、フォトダイオード用スィッチ SW、積分回路 22、第 1のノイズ除去回路 25、第 2のノイズ除去回路 23および AD変換回路 24それぞれが 1つずつ設けられているものとして、光検出装置 2の動作につ!/、て説明する。

[0066] この図には、（a)積分回路 22に含まれるリセット用スィッチ SWの開閉、（b)フォトダ

2

ィオード PDに対応して設けられているフォトダイオード用スィッチ SWの開閉、（c)第 1のノイズ除去回路 25に含まれるスィッチ SWの開閉、（d)第 2のノイズ除去回路 23

5

に含まれるスィッチ SW の開閉、（e)第 2のノイズ除去回路 23に含まれるスィッチ S

31

W の開閉、（f)第 2のノイズ除去回路 23に含まれるスィッチ SW およびスィッチ SW

32 33

の開閉、（g)第 2のノイズ除去回路 23に含まれるスィッチ SW の開閉、（h)積分回

34 35

路 22からの出力電圧値、（i)第 2のノイズ除去回路 23に含まれるアンプ Aの正側の

3 差動出力端子からの出力電圧値、および、（j)第 2のノイズ除去回路 23に含まれるァンプ Aの負側の差動出力端子からの出力電圧値、が示されている。各時刻の前後

3

関係については「t く t く t く t く t く t く t 」である。

21 22 23 24 25 26 27

[0067] 積分回路 22において、時刻 t 力も時刻 t までの期間、積分回路 22に含まれるリ

21 23

セット用スィッチ SWが閉じていて、キャパシタ C が放電され、積分回路 22からの出

2 fk

力電圧値が初期化される。第 1のノイズ除去回路 25において、スィッチ SWが時刻 t

5 2 に閉じ、時刻 t に開き、時刻 t に閉じる。第 2のノイズ除去回路 23において、時刻 t

1 24 27

にスィッチ SW 〜SW が閉じ、日寺亥 ijt にスィッチ SW が開き、日寺亥 ijt にスィッチ

21 31 34 22 32 24

SW が開き、時刻 t にスィッチ SW およびスィッチ SW が開き、時刻 t にスィッチ

31 26 33 34 27

SW およびスィッチ SW が閉じる。また、時刻 t 力、ら一定期間、フォトダイオード用

31 35 25

スィッチ SWが閉じて、フォトダイオード PDで発生し該フォトダイオード PDの接合容量部に蓄積されて!/、た電荷が、フォトダイオード用スィッチ SWおよび配線 Lを経て積分回路 22へ入力される。

[0068] 積分回路 22が電荷蓄積可能状態となる時刻は、リセット用スィッチ SWが開く時刻

2 t である。第 1のノイズ除去回路 25が積分回路 12 力出力された電圧値を取り込

23 m

む時刻は、スィッチ SWが最初に閉状態から開状態に転じた時刻 t である。また、

5 24

第 2のノイズ除去回路 23が第 1のノイズ除去回路 25から出力された電圧値を取り込む時刻は、スィッチ SW が最初に閉状態から開状態に転じた時刻 t である。

31 24

[0069] 時刻力も時刻 t までの期間、積分回路 22は、リセット用スィッチ SWが開いてい

23 25 2 るので電荷蓄積可能状態となっているものの、フォトダイオード用スィッチ swが開いているのでフォトダイオード PDから電荷が入力することはなぐキャパシタ C には電 fk 荷が蓄積されていない。しかし、オフセット誤差等により、積分回路 22からの出力電圧値は時刻 t 後に単調に変化していき、やがて時刻 t 前の或る時刻に略一定電圧

23 24

値 (すなわち、オフセット電圧値）に達する。時刻にスィッチ SWおよびスィッチ S

24 5

W が開いて、第 1のノイズ除去回路 25および第 2のノイズ除去回路 23がオフセット

31

電圧値を取り込む。

[0070] 第 2のノイズ除去回路 23において、時刻 t にスィッチ SW が開くと、時刻 t にお

22 32 22 ける積分回路 22の出力電圧値に応じた電圧値が第 2のノイズ除去回路 23に取り込まれる。この取り込まれる電圧値は、初期化された積分回路 22の電圧値 (以下、「リセット電圧値」という）を表す。時刻 t にスィッチ SW が開いて、時刻 t にスィッチ SW

26 34 27 3 力 s閉じると、電源 Vの電圧値とリセット電圧値との差に応じた電圧値がノイズ除去回

5 3

路 13 のアンプ Aの負側の差動入力端子に入力される。

m 3

[0071] 時刻力、ら一定期間、フォトダイオード用スィッチ SWが閉じて、フォトダイオード P

25

Dで発生し該フォトダイオード PDの接合容量部に蓄積されていた電荷は、フォトダイオード用スィッチ SWおよび配線 Lを経て積分回路 22へ入力して、積分回路 22のキャパシタ C に蓄積される。そして、積分回路 22から出力される電圧値は、キャパシタ fk

C に蓄積された電荷の量に応じた信号電圧値とオフセット電圧値とが重畳されたも fk

のとなる。

[0072] 第 1のノイズ除去回路 25において、時刻 t にスィッチ SWが閉じると、積分回路 12

27 5

力出力される電圧値と、先に取り込んだオフセット電圧値との差に応じた電圧値が m

アンプ A力も出力される。このように、第 1のノイズ除去回路 25は CDS回路として機

5

能する。第 2のノイズ除去回路 23において、時刻 t にスィッチ SW が開き、時刻 t

26 33 27 にスィッチ SW が閉じると、第 1のノイズ除去回路 25から出力される電圧値と、先に

31

取り込んだオフセット電圧値との差に応じた電圧値がアンプ Aの正側の差動入力端

3

子に入力される。アンプ Aの正側の差動入力端子に入力される電圧値は、信号電

3

圧値とオフセット電圧値とが重畳されたものからオフセット電圧値を充分に除去したものであり、すなわち信号電圧値である。このように、第 2のノイズ除去回路 23は CDS 回路として機能する。

[0073] mt の後に、アンプ Aの正側の差動入力端子の入力電圧値と負側の差動入力

27 3

端子の入力電圧値との差分に応じた差動信号が、アンプ Aの負側の差動出力端子

3

および正側の差動出力端子から出力される。アンプ Aには中心電圧値が設定され

3

ており、負側の差動出力端子および正側の差動出力端子から出力される電圧値は、第 1実施形態と同様に、上記（1)式および (2)式で表すことができる。正側の差動入力端子の入力電圧値 V は、信号電圧値である。負側の差動入力端子の入力電圧

i +

値 V は、電源 Vの電圧値とリセット電圧値との差分に応じたものである。したがって i 3

、上記（1)式および（2)式で表されるアンプ Aの正側の差動出力端子からの出力電

3

圧値 V および負側の差動出力端子からの出力電圧値 V は、オフセット誤差等が除去されて、 S/N比が優れたものとなる。

[0074] なお、この光検出装置 2では、第 1のノイズ除去回路 25および第 2のノイズ除去回路 23を CDS回路として機能させないようにすることができる。図 8は、第 1のノイズ除去回路 25および第 2のノイズ除去回路 23を CDS回路として機能させない場合における、光検出装置 2の動作を説明するタイミングチャートである。この図に示される時亥 ijt 〜t , t 〜t は図 7に示される時刻 t 〜t , t 〜t と同一である。図 8 (a)〜

21 22 25 27 21 22 25 27

(g)は図 7 (a)〜（g)とほぼ同一であるが、図 8 (c)および図 8 (d)に示される第 1のノィズ除去回路 25のスィッチ SWおよび第 2のノイズ除去回路 23のスィッチ SW 力 ¾

5 31 22 で開く点において、図 7と異なっている。スィッチ SWおよびスィッチ SW が時刻 t

5 31 22 に開き、時刻 t にスィッチ SW が開き、時刻 t にスィッチ SWおよびスィッチ SW

26 33 27 5 31 が閉じると、オフセット電圧値が重畳された信号電圧値とリセット電圧値との差分がァンプ Aの正側の差動入力端子に入力される。この場合、アンプ Aの負側の差動出

3 3

力端子および正側の差動出力端子は、図 8 (i)及び (j)に示されるように、オフセット電圧値が重畳された信号電圧値に応じた差動信号を出力することとなる。このように、スィッチ SWおよびスィッチ SW を閉じるタイミングを変えることによって、第 1のノ

5 31

ィズ除去回路 25および第 2のノイズ除去回路 23を CDS回路として機能させないようにすること力 Sできる。よって、オフセット電圧値の除去を要しない場合にも対応すること力 Sできる。 [0075] (変形例）

[0076] 本発明は、上記実施形態に限定されるものではなぐ種々の変形が可能である。例えば、第 2実施形態における第 1のノイズ除去回路の具体的な構成は、上記実施形態で説明したものに限られず、様々なものが可能である。

産業上の利用可能性

[0077] 本発明は、入射光強度に応じた電圧値を出力する光検出装置に利用することができる。

Claims

請求の範囲

[1] 入射光強度に応じた量の電荷を発生するフォトダイオードと、

前記フォトダイオードに一端が接続されたフォトダイオード用スィッチと、前記フォトダイオード用スィッチの他端と接続され、前記フォトダイオードで発生し前記フォトダイオード用スィッチを経て入力した電荷を蓄積し、蓄積されている電荷の量に応じた電圧値を出力する積分回路と、

第 1および第 2の入力端子ならびに第 1および第 2の出力端子を有するアンプと、第 1、第 2、第 3および第 4のスィッチと、第 1、第 2、第 3および第 4のキャパシタとを含み、前記第 1および第 2のスィッチの一端が前記積分回路の出力端子に接続され、前記第 1のスィッチの他端が前記第 1のキャパシタの一端に接続され、前記第 2のスイツチの他端が前記第 2のキャパシタの一端に接続され、前記第 1のキャパシタの他端が前記アンプの第 1の入力端子に接続され、第 2のキャパシタの他端が前記アンプの第 2の入力端子に接続され、前記アンプの第 1の入力端子と前記アンプの第 1の出力端子との間に前記第 3のスィッチおよび前記第 3のキャパシタが並列的に設けられ、前記アンプの第 2の入力端子と前記アンプの第 2の出力端子との間に前記第 4のスイッチおよび前記第 4のキャパシタが並列的に設けられ、前記第 1〜第 4のスィッチの開閉状態を切り替えることによって、所定の時刻に前記積分回路から出力される電圧値と、前記所定の時刻の後に前記積分回路から出力される電圧値との差分に応じた信号値を出力するノイズ除去回路と、

を備えることを特徴とする光検出装置。

[2] 前記ノイズ除去回路は、電圧源と、一端が前記電圧源に接続されるとともに他端が前記第 2のキャパシタの一端に接続された電圧印加用スィッチとを更に含むことを特徴とする請求項 1記載の光検出装置。

[3] 前記ノイズ除去回路に含まれる前記アンプの前記第 1および第 2の出力端子から出力された差動電圧値を AD変換して出力する AD変換回路を更に備えることを特徴とする請求項 1又は 2記載の光検出装置。

[4] 前記フォトダイオード用スィッチ、前記積分回路、前記ノイズ除去回路および前記 A D変換回路それぞれの動作を制御する制御部を更に備えることを特徴とする請求項 3記載の光検出装置。

[5] 入射光強度に応じた量の電荷を発生するフォトダイオードと、

所定の時刻に前記積分回路から出力される電圧値と、前記所定の時刻の後に前記積分回路から出力される電圧値との差分に応じた信号値を出力する第 1のノイズ除去回路と、

第 1および第 2の入力端子ならびに第 1および第 2の出力端子を有するアンプと、第 1、第 2、第 3および第 4のスィッチと、第 1、第 2、第 3および第 4のキャパシタとを含み、前記第 1および第 2のスィッチの一端が前記第 1のノイズ除去回路の出力端子に接続され、前記第 1のスィッチの他端が前記第 1のキャパシタの一端に接続され、前記第 2のスィッチの他端が前記第 2のキャパシタの一端に接続され、前記第 1のキャパシタの他端が前記アンプの第 1の入力端子に接続され、第 2のキャパシタの他端が前記アンプの第 2の入力端子に接続され、前記アンプの第 1の入力端子と前記アンプの第 1の出力端子との間に前記第 3のスィッチおよび前記第 3のキャパシタが並列的に設けられ、前記アンプの第 2の入力端子と前記アンプの第 2の出力端子との間に前記第 4のスィッチおよび前記第 4のキャパシタが並列的に設けられ、前記第 1〜第 4のスィッチの開閉状態を切り替えることによって、前記所定の時刻に前記第 1のノィズ除去回路から出力される電圧値と、前記所定の時刻の後に前記第 1のノイズ除去回路から出力される電圧値との差分に応じた信号値を出力する第 2のノイズ除去回路と、を備えることを特徴とする光検出装置。

[6] 前記第 2のノイズ除去回路は、電圧源と、一端が前記電圧源に接続されるとともに他端が前記第 2のキャパシタの一端に接続された電圧印加用スィッチとを更に含むことを特徴とする請求項 5記載の光検出装置。

[7] 前記第 2のノイズ除去回路に含まれる前記アンプの前記第 1および第 2の出力端子力出力された差動電圧値を AD変換して出力する AD変換回路を更に備えることを特徴とする請求項 5又は 6記載の光検出装置。

前記フォトダイオード用スィッチ、前記積分回路、前記第 1のノイズ除去回路、前記第 2のノイズ除去回路および前記 AD変換回路それぞれの動作を制御する制御部を更に備えることを特徴とする請求項 7記載の光検出装置。