WO2008034794A1 - Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs. - Google Patents
Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs. Download PDFInfo
- Publication number
- WO2008034794A1 WO2008034794A1 PCT/EP2007/059777 EP2007059777W WO2008034794A1 WO 2008034794 A1 WO2008034794 A1 WO 2008034794A1 EP 2007059777 W EP2007059777 W EP 2007059777W WO 2008034794 A1 WO2008034794 A1 WO 2008034794A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- line
- pixels
- registers
- lines
- integration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/768—Addressed sensors, e.g. MOS or CMOS sensors for time delay and integration [TDI]
Definitions
- the invention relates to linear image sensors with scrolling and signal integration (or TDI sensors, in English: “Time Delay Integration Linear Sensors”), in which an image of a line of points of a scene observed is reconstructed by adding successive images taken by several photosensitive lines successively observing the same line of the scene as the scene passes in front of the sensor perpendicular to the lines.
- TDI sensors in English: “Time Delay Integration Linear Sensors”
- These sensors are used for example in satellite earth observation sensors. They include several parallel lines of photosensitive pixels; the sequencing of the control circuits of the different lines (control of exposure time and then reading of the photogenerated charges) is synchronized with respect to the relative scrolling of the scene and the sensor, so that all the lines of the sensor see a single line of the observed scene. The signals generated by each line are then added point by point for each point of the observed line.
- the theoretical signal-to-noise ratio is improved in the ratio of the square root of the number N of lines of the sensor.
- This number N can be, for example, 16 or 32 for industrial control applications or terrestrial observation applications from space, or even from 60 to 100 lines for medical applications (dental, mammography, etc.). .).
- CCD sensors charge-coupled image sensors
- the addition of the point-by-point signals was done naturally and without reading noise by emptying in a line of pixels the charges generated and accumulated in the previous pixel line, in synchronism with the relative displacement of the scene and the sensor.
- the last row of pixels, having accumulated N times the charges generated by the observed scene line, could then be transferred to an output register and converted, during a reading phase, into voltage or electric current.
- CMOS sensors active pixel sensors with transistors because they are generally made in CMOS technology.
- CMOS complementary-metal-oxide-semiconductor
- transistor-active pixels that collect photogenerated electrical charges and convert them directly into a voltage or current.
- the different lines of the sensor therefore successively supply voltages or currents representing the illumination received by the line. These currents or voltages can not be easily added; it is therefore difficult to produce a sensor with scrolling and load integration. Attempts have however been made to make sensors
- the invention it is proposed to convert the signals coming from a line of pixels into digital values, to sum the numerical value corresponding to the pixel of rank j of the line in a rank accumulator register j which already contains the sum of i accumulated digital values corresponding to the pixels of the same rank j of i successive lines, and extracting the contents of the accumulator register only after N accumulation steps, that is to say when it contains the sum of N accumulated numerical values corresponding to the N rows of pixels of the sensor.
- a transfer matrix composed of N rows of accumulator registers; a row of registers receives, to accumulate at the previous contents of the registers, the successive contents of the different lines of the sensor, according to a circular permutation; the contents of the registers are extracted after N accumulations, according to a circular permutation.
- this register line is reset, and it is available to then receive the contents of the first pixel line of the sensor.
- At each new exposure period corresponds a phase of extraction of a line of registers; and at each new exposure period the numerical values of a given line pixels accumulate to the contents of a different register line, according to a circular permutation.
- the numerical values of the first pixel line of the sensor are stored first in a row of registers whose contents are zero, then successively at each new exposure, according to a circular permutation, in the other rows of registers where they accumulate to contents already present; the same is true of other lines of photosensitive pixels: they are stored successively in the different rows of registers, each time in a new line of registers.
- the invention thus relates to a method of image capture, scrolling and signal summation, for the synchronized reading of the same image line successively by N lines of P photosensitive pixels and the pixel-to-pixel summation of the signals read by the different lines, characterized in that:
- the signals coming from the N rows of pixels are digitized by an analog-to-digital converter, the digitized signals of a line of pixels in a chosen line of a transfer matrix which has N lines of P accumulating registers, this for the N rows of pixels and the N lines of the transfer matrix, by modifying, at each integration period, the correspondence between the line selected from the transfer matrix and the pixel line, in synchronism with the scrolling of the image in front of the sensor so that a row of registers of the transfer matrix receives and accumulates successively during N periods of integration the digitized signals of N rows of pixels having seen the same image line,
- a row pixel j in a line is constituted by a MOS transistor circuit having an output connected to a column conductor of rank j common to the N pixels of rank j of the different lines, and the method comprises the following operations: - integration of simultaneous charges in the NxP pixels, repeated during successive integration periods;
- the other line accumulated with it during the (i + 1) I ⁇ m ⁇ integration period will in principle be a line adjacent row of rank m + 1 such that the accumulation in the same row of accumulator registers comes from a succession of rows of pixels ordered according to a circular permutation; if it is assumed that the first row of pixels has been stored in a first row of accumulator registers during a first integration period, then at the second integration period it is the second row of pixels which is accumulated in the first row of registers, and so on according to a circular permutation: at the N I ⁇ m ⁇ integration period, it is the N I ⁇ m ⁇ line of pixels that is accumulated in the first row of registers; the value stored in the first row of registers is then extracted; it represents a first line of the observed image; this first register line is reset, ready to receive new digital values, again coming from the first pixel line, at the end of the (N + 1) I ⁇ m ⁇ periode
- the invention also relates to an image sensor, scrolling and summing, allowing the synchronized reading of the same image line successively by N lines of P photosensitive pixels and the pixel summation.
- a pixel of rank j in a line consisting of a MOS transistor circuit comprising an output connected to a column conductor of rank j common to the N pixels of rank j of the different lines, the sensor being characterized in that it comprises:
- At least one analog-to-digital converter for digitizing the signals supplied by the column conductors for each addressed line, at the end of the integration period Ti, N rows of P digital accumulator registers, an accumulator register of rank j in a line being able to accumulate N digital signals obtained during N successive integration periods and corresponding to N pixels of the same rank j of the different lines, in correspondence with the scrolling of the linear image in front of the N rows of pixels during the N integration periods,
- P accumulating registers during a series of N successive integration periods and in correspondence with the scrolling of the linear image, the digitized signals from each of the N rows of pixels, this for each of the lines of P registers, and adapted to resetting the contents of the registers of the line from which the contents were extracted, the order of succession of the lines whose contents are extracted and then reset during the successive integration periods being a circular permutation.
- the accumulator registers preferably comprise an output memory for containing the accumulated value of several signals corresponding to different lines, and an adder for adding the contents of the output of the analog-digital converter to the contents of the output memory and placing the result addition in this same memory.
- the analog-digital converter has a lower dynamic range of several bits (preferably log 2 (N) to the dynamics of the digital signals that is extracted from the sensor: it is not The resolution will be obtained due to the accumulation of N signals for each observed image line.
- FIG. 1 represents an example of constituting a pixel in CMOS technology
- FIG. 2 represents the structure of the electronic circuitry associated with a column conductor of the sensor.
- FIG. 3 shows the general organization of the sensor according to the invention.
- FIG. 1 represents the structure of a CMOS active pixel comprising five transistors T1 to T5 and a photodiode PD; this pixel is of known type and can be used in the present invention.
- the pixel represented is assumed to be a pixel of rank j in the line of pixels of rank m.
- the structure and operation of the pixel are given by way of example to illustrate the invention.
- the photodiode is connected in series with the transistor T1 between a ground and a reference supply voltage Vref.
- the transistor can be made briefly conductive, for resetting the charges of the photodiode, by a general reset signal GSH acting simultaneously on all the pixels of the matrix before the start of an integration time.
- the node N1 connecting the photodiode and the transistor T1 accumulates charges during the integration time.
- This node N1 can be connected briefly to a charge storage node N2 by the transistor T2, at the end of an integration time, by a transfer control signal GTRA acting simultaneously on all the pixels of the matrix.
- the storage node N2 can be restored to the reference potential Vref (emptying of the charges of the node N2) by the transistor T3 which receives a brief control signal LRESm common to all the pixels of the line of rank m.
- the node N2 is also connected to the gate of the follower transistor T4 whose drain is at potential Vref and whose source copies (at a source gate voltage drop near) the potential taken by the gate, that is to say the potential of the storage node N2.
- the source of the transistor T4 is connected, via a line selection transistor T5, to a column conductor CCj common to all the pixels of the same column of rank j.
- the transistor T5 is made conductive by a signal LSELm which is an addressing signal of the line of rank m and which is therefore common to all the pixels of the same line.
- the pixel operates in the following manner: after the end of an integration period Ti, the photodiodes have accumulated charges in an amount proportional to the illumination they received.
- a general GTRA charge transfer signal is briefly transmitted to transfer these loads from the node N1 to the node N2 where they remain stored at least the time necessary for their reading.
- GSH general GSH signal for setting the exposure time is briefly emitted. This signal resets the charges stored in the photodiodes by carrying them to the potential Vref, and the integration of charges can begin only at the end of the GSH signal.
- GTRA and GSH concern all the pixels of the matrix at a time. Then, charge reading signals are sent line by line.
- the first line receives a line selection signal which connects the pixel transistor T4 to the corresponding column conductor CCj for the time necessary for reading and then disconnects it for reading the loads of subsequent lines; all lines are read successively during the new integration period.
- the reading consists of a transmission to the column conductor of a potential copying the potential of the node N2.
- This reading is preferably made by double sampling as follows: the potential of the useful signal representing the photogenerated charges is first applied to the column conductor (and will be stored in a first capacity as will be seen later) ; then the storage node N2 is emptied of its charges by a short LRESm signal of conduction of the transistor T3 and the other transistors T3 of the same line, and the potential then taken by the node N2, representing a black level potential, is copied onto the column conductor CCj (and will be stored in a second capacity).
- the measurement of the photogenerated charges in a pixel of the first line is done by analog-digital conversion of the difference of the potentials of the useful signal and the level of black.
- FIG. 2 explains the operation of the invention and the case (not compulsory) is taken as an example or the reading of charges is made by double sampling.
- the circuit of FIG. 2 is the circuit which is associated with a column conductor CCj of rank j such as that seen in FIG. 1.
- the column conductor CCj is connected alternately, by respective switches K1j and K2j, with two storage capacitors C1j and C2j, which will respectively store the useful signal level and the black level.
- the switches K1j and K2j are actuated at two successive times separated by the reset time of the charges stored on the node N2.
- the actuation signal of K1j is a SHR signal and the actuation signal of K2j is an SHS signal.
- the storage capacitors C1j and C2j are connected between a mass and each of the two inputs of an analog-digital converter CANj. There is preferably one converter per column.
- the potential of the node N2 of the pixel is copied onto the column conductor CCj.
- the voltage level present on the column conductor is the useful level representing the photogenerated charges in the row pixel j of the addressed line. This voltage is applied to the capacitance C1j for a short time defined by the signal SHS (transmitted successively for each of the addressed lines and common to all the columns), after which the capacitor retains this voltage.
- the LRESm signal is emitted to empty the N2 node loads of the pixels of the line (specific signal of the addressed line).
- the column conductor then takes a potential that sets the black level; then, for a brief moment defined by the SHR signal (issued successively for each of the addressed lines and common to all the columns) this level of black present on the column conductor is applied to the storage capacity C2j which then retains it.
- the capacitors C1j and C2j then store, for the duration of an analog-digital conversion, the useful level and the black level corresponding to the line addressed.
- the analog-to-digital conversion is performed which converts the difference of the voltages present on the capacitors C1j and C2j into a numerical value.
- the converter performs the conversion between a conversion start time, after the SHR signal, and an end of conversion time.
- a START_CONV conversion start signal is thus used to activate the converter, and an END_CONV conversion end signal is used to trigger the storage in a MEMIj memory of the result of the conversion.
- the START_CONV and END_CONV signals, common to all columns, are renewed at each new line reading.
- the content stored in the memory MEMIj during the addressing of the line of pixels of rank m is therefore the result of the analog-digital conversion for the column j and for the line of rank m.
- An accumulator register essentially comprises two elements which are an adder element ADDkj and a memory cell MEM2kj; the index k denotes the rank of the line of accumulating registers (k varies from 1 to N) and the index j further denotes the rank in the line; in the register line there are therefore P ADDkj adders elements and P MEM2kj memory boxes.
- P ADDkj adders elements and P MEM2kj memory boxes In the set of N rows of registers, there are NxP adder elements and NxP memory boxes.
- the inputs of an adder element ADDkj receive the contents of the memory MEMIj and the contents of the memory MEM2kj respectively; the output of the adder element provides new content to be stored in the MEM2kj memory box.
- the accumulation circuitry of the analog-to-digital conversion results comprises sequencing and addressing circuits not shown in FIG. 2, to perform the circular permutations indicated above. These circuits select the row of accumulator registers of rank k in which the values of a line of pixels of rank m addressed and converted at a given moment will be accumulated, at the end of an i I ⁇ m ⁇ integration period. They therefore guide the content of the memory MEM1 to the line of accumulator registers of rank k at this time, and to a next register line at the end of a next integration period, and they activate the addition and storage operations in the selected line of registers Accumulators.
- sequencing circuits also refer to the one of the register lines that must be read at a given time (the one which has suffered N accumulations after a reset) and which must be reset immediately after reading. They transmit to a general output of the matrix of accumulator registers the output of the memory cells of this row of registers thus selected. A value is thus output at each integration period Ti and the selection periodicity of the same register line to provide an output value is N elementary integration periods.
- each memory cell MEM2kj The capacity (in number of bits) of each memory cell MEM2kj is such that one can accumulate in this box the sum of N numerical values corresponding to one pixel.
- a feature of the invention is that the sensor comprises an analog-digital converter of lower capacity of several bits at the maximum dynamic data that can come out of the sensor.
- FIG. 3 represents the general architecture of the image sensor according to the invention.
- a first line decoder DLR1 makes it possible to select a line of accumulating registers of rank k in correspondence with a line of pixels of rank m, the correspondence being the circular permutation explained above. This selection by the decoder DLR1 acts to apply to the register the contents of memories MEMIj which constitute the output of the converter CAN. The decoder DLR1 selects N successive lines at the end of an integration period, during the addressing of the N rows of pixels.
- a second line decoder DLR2 acts to select one of the accumulator register lines which has completed N successive accumulations after a reset.
- the contents of the registers of the line thus selected by the decoder DLR2 is extracted and constitutes the output signal of the sensor.
- the extraction is done for example by putting the content of the registers of the selected line in an RS output register which will be read next.
- the extraction is done, as indicated above, after the N I ⁇ m ⁇ accumulating step in the selected line, and it is followed by a reset of the contents of the accumulator registers of the selected line.
- the row selection order is a circular permutation, as indicated above.
- the set of line decoders and the read register is controlled by a sequencer SEQ which establishes the circular permutations.
- the sequencer also produces all the necessary control signals for the pixel lines and the CAN converter.
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
Abstract
L'invention concerne les capteurs d'image en forme de barrette linéaire multilignes à défilement et sommation de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes. Les pixels sont des pixels actifs de technologie MOS. A la matrice de pixels (MC) est associée une matrice de transfert (MT) qui comporte N lignes de P registres accumulateurs. A chaque période d'intégration on numérise (par un convertisseur CAN) et on stocke le contenu d'une ligne de pixels dans une ligne de registres accumulateurs, cette dernière ligne étant permutée à chaque nouvelle période d'intégration en correspondance avec le défilement de l'image devant le capteur. Les signaux provenant d'une ligne d'image vue successivement par N lignes de pixels s'accumulent dans une même ligne de registres. Au bout de N périodes d'intégration le contenu d'une ligne déterminée de registres est extrait et cette ligne est remise à zéro. Puis, à chaque période d'intégration suivante c'est le contenu d'une autre ligne (selon une permutation circulaire des N lignes) qui est extrait et remis à zéro. La ligne extraite est à chaque fois celle qui a subi N accumulations après une remise à zéro.
Description
CAPTEUR D'IMAGE EN DEFILEMENT PAR INTEGRATIONS SUCCESSIVES ET SOMMATION, A PIXELS CMOS ACTIFS
L'invention concerne les capteurs d'image linéaire à défilement et intégration de signal (ou capteurs TDI, de l'anglais : "Time Delay Intégration Linear Sensors"), dans lesquels une image d'une ligne de points d'une scène observée est reconstituée par addition d'images successives prises par plusieurs lignes photosensibles observant successivement une même ligne de la scène au fur et à mesure que la scène défile devant le capteur perpendiculairement aux lignes.
Ces capteurs sont utilisés par exemple dans des capteurs d'observation de la terre par satellite. Ils comprennent plusieurs lignes parallèles de pixels photosensibles ; le séquencement des circuits de commande des différentes lignes (contrôle de temps d'exposition puis de lecture des charges photogénérées) est synchronisé par rapport au défilement relatif de la scène et du capteur, de manière que toutes les lignes du capteur voient une seule ligne de la scène observée. Les signaux générés par chaque ligne sont ensuite additionnés point à point pour chaque point de la ligne observée.
Le rapport signal/bruit théorique est amélioré dans le rapport de la racine carrée du nombre N de lignes du capteur. Ce nombre N peut être par exemple de 1 6 ou 32 pour des applications de contrôle industriel ou des applications d'observation terrestre à partir de l'espace, ou même de 60 à 100 lignes pour des applications médicales (dentaire, mammographie, ...).
Dans les capteurs d'image à transfert de charges (capteurs CCD), l'addition des signaux point par point se faisait naturellement et sans bruit de lecture en vidant dans une ligne de pixels les charges générées et accumulées dans la ligne de pixel précédente, en synchronisme avec le déplacement relatif de la scène et du capteur. La dernière ligne de pixels, ayant accumulé N fois les charges engendrées par la ligne de scène observée, pouvait ensuite être transférée vers un registre de sortie et convertie, lors d'une phase de lecture, en tension ou courant électrique. La technologie des capteurs d'image a ensuite évolué vers des capteurs à pixels actifs à transistors, qu'on appellera ci-après capteurs CMOS pour simplifier car ils sont en général réalisés en technologie CMOS
(complementary-metal-oxyde-semiconducteur) ; dans ces capteurs CMOS il n'y a plus de transfert de charges de pixel à pixel jusqu'à un registre de lecture, mais il y a des pixels actifs à transistors qui recueillent des charges électriques photogénérées et les convertissent directement en une tension ou un courant. Les différentes lignes du capteur fournissent donc successivement des tensions ou courants représentant l'éclairement reçu par la ligne. On ne peut pas facilement additionner ces courants ou tensions ; il est donc difficile de réaliser un capteur à défilement et à intégration de charges. Des tentatives ont cependant été faites pour réaliser des capteurs
CMOS à défilement et intégration de charges.
On a essayé en particulier d'utiliser des capacités commutées dans lesquelles on intègre des courants successifs reçus, accumulant ainsi sur une même capacité des charges reçues de plusieurs pixels en colonne. Les systèmes ainsi essayés sont complexes et il serait souhaitable de trouver des solutions alternatives.
Selon l'invention, on propose de convertir en valeurs numériques les signaux issus d'une ligne de pixels, de sommer la valeur numérique correspondant au pixel de rang j de la ligne dans un registre accumulateur de rang j qui contient déjà la somme de i valeurs numériques accumulées correspondant aux pixels de même rang j de i lignes successives, et d'extraire le contenu du registre accumulateur seulement après N étapes d'accumulation, c'est-à-dire lorsqu'il contient la somme de N valeurs numériques accumulées correspondant aux N lignes de pixels du capteur. Il y a donc une matrice de transfert composée de N lignes de registres accumulateurs ; une ligne de registres reçoit, pour l'accumuler au contenu précédent des registres, les contenus successifs des différentes lignes du capteur, selon une permutation circulaire ; le contenu des registres est extrait après N accumulations, selon une permutation circulaire. Lorsque le contenu d'une ligne de registres a été extrait, cette ligne de registres est remise à zéro, et elle est disponible pour recevoir ensuite le contenu de la première ligne de pixels du capteur. A chaque nouvelle période d'exposition correspond une phase d'extraction d'une ligne de registres ; et à chaque nouvelle période d'exposition les valeurs numériques d'une ligne déterminée
de pixels s'accumulent aux contenus d'une ligne de registres différente, selon une permutation circulaire.
Ainsi, les valeurs numériques de la première ligne de pixels du capteur se stockent d'abord dans une ligne de registres dont les contenus sont à zéro, puis successivement à chaque nouvelle exposition, selon une permutation circulaire, dans les autres lignes de registres où elles s'accumulent aux contenus déjà présents ; il en est de même des autres lignes de pixels photosensibles : elles se stockent successivement dans les différentes lignes de registres, à chaque fois dans une nouvelle ligne de registres.
L'invention concerne donc un procédé de capture d'image, à défilement et sommation de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, caractérisé en ce que :
- à l'issue de chaque période d'intégration d'une série de périodes d'intégration de charges, on numérise par un convertisseur analogique- numérique les signaux issus des N lignes de pixels, on accumule les signaux numérisés d'une ligne de pixels dans une ligne choisie d'une matrice de transfert qui comporte N lignes de P registres accumulateurs, ceci pour les N lignes de pixels et les N lignes de la matrice de transfert, en modifiant à chaque période d'intégration la correspondance entre la ligne choisie de la matrice de transfert et la ligne de pixels, en synchronisme avec le défilement de l'image devant le capteur de manière qu'une ligne de registres de la matrice de transfert reçoive et accumule successivement au cours de N périodes d'intégration les signaux numérisés de N lignes de pixels ayant vu une même ligne d'image,
- au bout de N périodes d'intégration le contenu d'une ligne déterminée de registres, représentant une ligne d'image observée, est extrait et les registres de cette ligne sont remis à zéro,
- à chaque période d'intégration suivante c'est le contenu d'une autre ligne de registres, selon une permutation circulaire des N lignes, qui est extrait et remis à zéro, la ligne extraite et remise à zéro étant, à l'issue de chaque période d'intégration, celle qui a subi N accumulations après une remise à zéro.
Plus précisément, un pixel de rang j dans une ligne est constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne de rang j commun aux N pixels de rang j des différentes lignes, et le procédé comporte les opérations suivantes : - intégration de charges simultanée dans les NxP pixels, répétée pendant des périodes d'intégration successives ;
- adressage successif de chacune des N lignes de pixels à la fin d'une iIΘmΘ période d'intégration pour appliquer aux conducteurs de colonne à l'issue de la iIΘmΘ période d'intégration successivement pour chaque ligne adressée P signaux analogiques correspondant à l'intégration de charges dans les P pixels de la ligne adressée ;
- conversion analogique-numérique pour numériser les P signaux analogiques présents sur les conducteurs de colonne au cours de chaque adressage de ligne, et fournir P valeurs numériques correspondant à une ligne adressée de rang m ;
- accumulation de la valeur numérique correspondant au pixel de rang j d'une ligne adressée, dans un registre accumulateur de rang j d'une ligne de registres d'une matrice de N lignes de P registres accumulateurs,
- au cours de la (i+1 )IΘmΘ période d'intégration, accumulation dans ce même registre accumulateur d'une valeur numérique correspondant à un pixel de rang j d'une autre ligne de pixels, en correspondance avec le défilement de l'image devant les N lignes de pixels,
- à l'issue de la i+i IΘmΘ période d'intégration, sélection d'une ligne parmi N, la ligne sélectionnée étant une ligne qui a subi N accumulations successives après une remise à zéro du contenu des registres accumulateurs de cette ligne, extraction des valeurs numériques accumulées dans les registres de cette ligne, représentant une ligne d'image observée, et remise à zéro des registres de cette ligne en vue d'une nouvelle série de N périodes d'intégration pour cette ligne, - permutation circulaire de l'ordre des lignes de registres qui sont sélectionnées pour une extraction et une remise à zéro à l'issue des périodes d'intégration successives.
Si on appelle m le rang de la ligne adressée au cours de la iIΘmΘ période d'intégration, alors l'autre ligne accumulée avec cette dernière au cours de la (i+1 )IΘmΘ période d'intégration sera en principe une ligne
adjacente de rang m+1 telle que l'accumulation dans une même ligne de registres accumulateurs provienne d'une succession de lignes de pixels ordonnée selon une permutation circulaire ; si on fait l'hypothèse que la première ligne de pixels a été stockée dans une première ligne de registres accumulateurs au cours d'un première période d'intégration, alors à la deuxième période d'intégration c'est la deuxième ligne de pixels qui est accumulée dans la première ligne de registres, et ainsi de suite selon une permutation circulaire : à la NIΘmΘ période d'intégration, c'est la NIΘmΘ ligne de pixels qui est accumulée dans la première ligne de registres ; la valeur stockée dans la première ligne de registres est alors extraite ; elle représente une première ligne de l'image observée ; cette première ligne de registres est remise à zéro, prête à recevoir de nouvelles valeurs numériques, à nouveau en provenance de la première ligne de pixels, à l'issue de la (N+1 )IΘmΘ périoe d'intégration ; et à l'issue de cette (N+1 )IΘmΘ période d'intégration, la valeur stockée dans la deuxième ligne de registres accumulateurs est extraite ; elle représente une deuxième ligne de l'image observée ; puis elle est remise à zéro. Ainsi de suite, au bout de 2N périodes d'intégration on extrait à nouveau l'information numérique stockée dans la première ligne de registres, représentant une (N+1 )IΘmΘ ligne de l'image observée. Outre le procédé qui vient d'être défini, l'invention concerne aussi un capteur d'image, à défilement et sommation, permettant la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, un pixel de rang j dans une ligne étant constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne de rang j commun aux N pixels de rang j des différentes lignes, le capteur étant caractérisé en ce qu'il comporte :
- un circuit d'adressage successif de chacune des N lignes de pixels pour appliquer aux conducteurs de colonne P signaux analogiques correspondant à l'intégration de charges, pendant une période d'intégration Ti, des P pixels de la ligne adressée ;
- au moins un convertisseur analogique-numérique pour numériser les signaux fournis par les conducteurs de colonne pour chaque ligne adressée, à l'issue de la période d'intégration Ti,
- N lignes de P registres accumulateurs numériques, un registre accumulateur de rang j dans une ligne étant apte à accumuler N signaux numériques obtenus pendant N périodes d'intégration successives et correspondant aux N pixels de même rang j des différentes lignes, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels pendant les N périodes d'intégration,
- un circuit pour extraire les valeurs numériques stockées dans une ligne de P registres ayant subi N accumulations successives, ces valeurs représentant une ligne d'image observée, - un séquenceur apte à appliquer successivement à une ligne de
P registres accumulateurs, pendant une série de N périodes d'intégration successives et en correspondance avec le défilement de l'image linéaire, les signaux numérisés issus de chacune des N lignes de pixels, ceci pour chacune des lignes de P registres, et apte à remettre à zéro le contenu des registres de la ligne dont le contenu a été extrait, l'ordre de succession des lignes dont le contenu est extrait puis remis à zéro au cours des périodes d'intégration successives étant une permutation circulaire.
Les registres accumulateurs comportent de préférence une mémoire de sortie pour contenir la valeur accumulée de plusieurs signaux correspondant à des lignes différentes, et un additionneur pour additionner le contenu de la sortie du convertisseur analogique-numérique au contenu de la mémoire de sortie et placer le résultat de l'addition dans cette même mémoire. Si la conversion analogique-numérique se fait sur B bits, la mémoire doit avoir un nombre de bits suffisant pour permettre l'accumulation, sans saturation, de N fois la valeur maximale (2B-1 ) de la conversion. Par exemple, si N=32, la mémoire doit comporter au moins B+5 bits. Par conséquent on peut prévoir, ce qui est avantageux, que le convertisseur analogique-numérique a une dynamique inférieure de plusieurs bits (de préférence log2(N) à la dynamique des signaux numériques qu'on extrait du capteur : il n'est pas nécessaire de convertir les signaux avec un convertisseur de grande résolution. La résolution sera obtenue du fait de l'accumulation de N signaux pour chaque ligne d'image observée.
Il y a de préférence P convertisseurs analogiques-numériques, c'est-à-dire un par conducteur de colonne.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente un exemple de constitution d'un pixel en technologie CMOS ;
- la figure 2 représente la structure de la circuiterie électronique associée à un conducteur de colonne du capteur.
- la figure 3 représente l'organisation générale du capteur selon l'invention.
La figure 1 représente la structure d'un pixel actif de technologie CMOS comprenant cinq transistors T1 à T5 et une photodiode PD ; ce pixel est de type connu et peut être utilisé dans la présente invention. Au sein d'une matrice de N lignes de P pixels, le pixel représenté est supposé être un pixel de rang j dans la ligne de pixels de rang m. La structure et le fonctionnement du pixel sont donnés à titre d'exemple pour illustrer l'invention.
La photodiode est connectée en série avec le transistor T1 entre une masse et une tension d'alimentation de référence Vref. Le transistor peut être rendu conducteur brièvement, pour une remise à zéro des charges de la photodiode, par un signal de remise à zéro général GSH agissant simultanément sur tous les pixels de la matrice avant le début d'un temps d'intégration.
Le nœud N1 reliant la photodiode et le transistor T1 accumule des charges au cours du temps d'intégration. Ce nœud N1 peut être relié brièvement à un nœud N2 de stockage de charges par le transistor T2, à la fin d'un temps d'intégration, par un signal de commande de transfert GTRA agissant simultanément sur tous les pixels de la matrice.
Le nœud de stockage N2 peut être remis au potentiel de référence Vref (vidage des charges du nœud N2) par le transistor T3 qui reçoit un signal de commande bref LRESm commun à tous les pixels de la ligne de rang m. Les signaux LRESm correspondant aux différentes lignes (m = 1 à N) sont émis successivement pour les N lignes à l'issue d'une période d'intégration Ti et pendant que commence une période d'intégration suivante.
Le nœud N2 est par ailleurs relié à la grille du transistor suiveur T4 dont le drain est au potentiel Vref et dont la source recopie (à une chute de tension grille source près) le potentiel pris par la grille, c'est-à-dire le potentiel du nœud de stockage N2. La source du transistor T4 est reliée, par l'intermédiaire d'un transistor de sélection de ligne T5, à un conducteur de colonne CCj commun à tous les pixels d'une même colonne de rang j. Le transistor T5 est rendu conducteur par un signal LSELm qui est un signal d'adressage de la ligne de rang m et qui est donc commun à tous les pixels d'une même ligne. Les signaux d'adressage LSELm des différentes lignes (m=1 à N) sont émis successivement à l'issue d'une période d'intégration Ti et pendant que commence une période d'intégration suivante.
Le pixel fonctionne de la manière suivante : après la fin d'un e période d'intégration Ti, les photodiodes ont accumulé des charges en quantité proportionnelle à l'éclairement qu'elles ont reçu. Un signal général de transfert de charges GTRA est émis brièvement pour transférer ces charges du nœud N1 vers le nœud N2 où elles restent stockées au moins le temps nécessaire à leur lecture.
Puis un signal général GSH de définition du temps d'exposition est brièvement émis. Ce signal remet à zéro les charges stockées dans les photodiodes en portant celles-ci au potentiel Vref, et l'intégration de charges ne peut commencer qu'à la fin du signal GSH. Ces deux signaux GTRA et GSH concernent tous les pixels de la matrice à la fois. Ensuite sont émis des signaux de lecture de charges, ligne par ligne.
La première ligne reçoit un signal de sélection de ligne qui relie le transistor T4 du pixel au conducteur de colonne CCj correspondant pendant le temps nécessaire à la lecture puis qui le déconnecte en vue de la lecture des charges des lignes suivantes ; toutes les lignes sont lues successivement pendant la nouvelle période d'intégration. La lecture consiste en une transmission au conducteur de colonne d'un potentiel recopiant le potentiel du nœud N2. Cette lecture est de préférence faite par double échantillonnage de la manière suivante : le potentiel du signal utile représentant les charges photogénérées est d'abord appliqué au conducteur de colonne (et va être mis en mémoire dans une première capacité comme on le verra plus loin) ; puis le nœud de stockage N2 est vidé de ses charges par un bref signal LRESm de mise en conduction du transistor T3 et des
autres transistors T3 de la même ligne, et le potentiel pris alors par le nœud N2, représentant un potentiel de niveau de noir, est recopié sur le conducteur de colonne CCj (et va être mis en mémoire dans une deuxième capacité).
La mesure des charges photogénérées dans un pixel de la première ligne est faite par conversion analogique-numérique de la différence des potentiels du signal utile et du niveau de noir.
La deuxième ligne est ensuite lue de la même manière, et ainsi de suite, les N lignes sont lues pendant la période d'intégration de charges qui se termine à l'émission d'un nouveau signal de transfert GTRA. La figure 2 explique le fonctionnement de l'invention et on a pris pour exemple le cas (non obligatoire) ou la lecture de charges est faite par double échantillonnage.
Le circuit de la figure 2 est le circuit qui est associé à un conducteur de colonne CCj de rang j tel que celui qu'on voit à la figure 1. Le conducteur de colonne CCj est relié alternativement, par des interrupteurs respectifs K1j et K2j, à deux capacités de stockage C1j et C2j, qui vont stocker respectivement le niveau de signal utile et le niveau de noir. Les interrupteurs K1j et K2j sont actionnés à deux instants successifs séparés par la durée de remise à zéro des charges stockées sur le nœud N2. Le signal d'actionnement de K1j est un signal SHR et le signal d'actionnement de K2j est un signal SHS.
Les capacités de stockage C1j et C2j sont reliées entre une masse et chacune des deux entrées d'un convertisseur analogique- numérique CANj. Il y a de préférence un convertisseur par colonne. Pendant la durée d'adressage de la ligne considérée, le potentiel du nœud N2 du pixel est recopié sur le conducteur de colonne CCj. Au début de cette durée, le niveau de tension présent sur le conducteur de colonne est le niveau utile représentant les charges photogénérées dans le pixel de rang j de la ligne adressée. Cette tension est appliquée à la capacité C1j pendant un bref instant défini par le signal SHS (émis successivement pour chacune des lignes adressées et commun à toutes les colonnes), après quoi la capacité conserve cette tension. Puis le signal LRESm est émis pour vider les charges du nœud N2 des pixels de la ligne (signal spécifique de la ligne adressée). Le conducteur de colonne prend alors un potentiel qui définit le niveau de noir ; puis, pendant un bref instant défini par le signal SHR (émis
successivement pour chacune des lignes adressées et commun à toutes les colonnes) ce niveau de noir présent sur le conducteur de colonne est appliqué à la capacité de stockage C2j qui le conserve ensuite.
Les capacités C1j et C2j stockent ensuite, pour la durée d'un conversion analogique-numérique, le niveau utile et le niveau de noir correspondant à la ligne adressée. On effectue la conversion analogique- numérique qui transforme la différence des tensions présentes sur les capacités C1j et C2j en une valeur numérique. Le convertisseur exécute la conversion entre un instant de début de conversion, postérieur au signal SHR, et un instant de fin de conversion. Un signal de début de conversion START_CONV est donc utilisé pour activer le convertisseur, et un signal de fin de conversion END_CONV est utilisé pour déclencher le stockage dans une mémoire MEMIj du résultat de la conversion. Les signaux START_CONV et END_CONV, communs à toutes les colonnes, sont renouvelés à chaque nouvelle lecture de ligne.
Le contenu stocké dans la mémoire MEMIj pendant l'adressage de la ligne de pixels de rang m est donc le résultat de la conversion analogique-numérique pour la colonne j et pour la ligne de rang m.
Le résultat de la conversion est accumulé, dans une ligne de registres accumulateurs, avec i-1 valeurs numériques analogues déjà additionnées dans cette ligne de registres accumulateurs. En effet, au bout de i-1 périodes d'intégration successives après une remise à zéro de la ligne de registres accumulateurs, celle-ci contient la somme des i-1 valeurs correspondant à l'observation d'une même ligne de scène par i-1 lignes de pixels successives. A la iIΘmΘ période d'intégration on ajoute dans la ligne de registres accumulateurs le contenu des mémoires MEMIj (j=1 à P) qui représente la valeur d'une iIΘmΘ ligne de pixels qui a observé également la même ligne de scène.
Il y a N lignes de registres accumulateurs et le contenu d'une ligne de pixels adressée à un instant donné après la fin de la iIΘmΘ période d'intégration est additionné à celle des lignes de registres accumulateurs (et pas une autre ligne) qui a déjà reçu i-1 valeurs accumulées après une remise à zéro. La ligne suivante de pixels qui est ensuite adressée, toujours à la suite de la iIΘmΘ période d'intégration, est additionnée à la ligne suivante de registres, et ainsi de suite selon une permutation circulaire des lignes de
registres. Par permutation circulaire on entend le fait que si la ligne de registres est la dernière ligne (la NIΘmΘ ligne), alors la ligne suivante est la première ligne. De même, si la ligne de pixels adressée est la NIΘmΘ ligne de pixels, alors la ligne suivante qui est adressée est la première ligne de pixels. En régime continu, parmi les N lignes de registres accumulateurs, il y en a une et une seule qui a accumulé N-1 valeurs successives à la fin de la iIΘmΘ période d'intégration sans avoir été remise à zéro. Cette ligne reçoit alors, à la fin de la iIΘmΘ période d'intégration, une NIΘmΘ valeur en provenance d'une ligne de pixels. Cette ligne de registres accumulateurs est alors lue. Elle représente la valeur numérique des pixels d'une ligne de la scène observée accumulée sur l'ensemble des N lignes au fur et à mesure du déplacement relatif synchronisé de la scène et du capteur. Après cette lecture, cette ligne de registres est remise à zéro. Les autres lignes de registres accumulateurs continuent leur fonction d'accumulation jusqu'à avoir stocké N valeurs. A la (i+1 )ΘmΘ période d'intégration c'est la ligne de registres suivante qui est lue et remise à zéro, et ainsi de suite selon une permutation circulaire.
Un registre accumulateur comprend essentiellement deux éléments qui sont un élément d'additionneur ADDkj et une case de mémoire MEM2kj ; l'indice k désigne le rang de la ligne de registres accumulateurs (k varie de 1 à N) et l'indice j désigne encore le rang dans la ligne ; dans la ligne de registres il y a donc P éléments d'additionneurs ADDkj et P cases de mémoire MEM2kj. Dans l'ensemble des N lignes de registres, il y a NxP éléments d'additionneur et NxP cases de mémoire. Les entrées d'un élément additionneur ADDkj reçoivent le contenu de la mémoire MEMIj et le contenu de la mémoire MEM2kj respectivement ; la sortie de l'élément additionneur fournit un nouveau contenu à stocker dans la case de mémoire MEM2kj.
La circuiterie d'accumulation des résultats de conversion analogique-numérique comporte des circuits de séquencement et d'adressage non représentés sur la figure 2, pour effectuer les permutations circulaires indiquées plus haut. Ces circuits sélectionnent la ligne de registres accumulateurs de rang k dans laquelle on va accumuler les valeurs d'une ligne de pixels de rang m adressée et convertie à un moment donné, à la fin d'une iIΘmΘ période d'intégration. Ils aiguillent donc le contenu de la mémoire
MEM1 vers la ligne de registres accumulateurs de rang k à ce moment, et vers une ligne de registre suivante à la fin d'une période d'intégration suivante, et ils activent les opérations d'addition et de stockage dans la ligne sélectionnée de registres accumulateurs. Ces circuits de séquencement désignent aussi celle des lignes de registres qui doit être lue à un moment donné (celle qui a subi N accumulations après une remise à zéro) et qui doit être remise à zéro immédiatement après lecture. Ils transmettent vers une sortie générale de la matrice de registres accumulateurs la sortie des cases de mémoire de cette ligne de registres ainsi sélectionnée. Une valeur est ainsi sortie à chaque période d'intégration Ti et la périodicité de sélection d'une même ligne de registres pour fournir une valeur de sortie est de N périodes d'intégration élémentaires.
La capacité (en nombre de bits) de chaque case de mémoire MEM2kj est telle qu'on puisse accumuler dans cette case la somme de N valeurs numériques correspondant à un pixel. En supposant que la dynamique du convertisseur analogique-numérique est de B bits, la capacité de la mémoire MEMIj est de B bits, mais la capacité des registres accumulateurs est supérieure et est d'au moins B+b bits où b (entier) est tel que 2b"1<N<=2b. Une particularité de l'invention est donc que le capteur comporte un convertisseur analogique-numérique de capacité inférieure de plusieurs bits à la dynamique maximale des données qui peuvent sortir du capteur. En principe, la différence entre les deux dynamiques est b tel que log2(N-1 )<b<=log2(N). La figure 3 représente l'architecture générale du capteur d'image selon l'invention. On voit la matrice MC de N lignes de P pixels actifs photosensibles, adressable par un décodeur de ligne DLC, le convertisseur analogique-numérique CAN qui comporte, pour chaque colonne un convertisseur élémentaire tel que celui qui est représenté au haut de la figure 2 (interrupteurs, capacités C1j, C2j, convertisseur CANj, mémoire MEMIj).
On voit également la matrice MT de N lignes de P registres accumulateurs tels que celui qui est représenté au bas de la figure 2 (additionneur ADDkj et mémoire MEM2kj).
Un premier décodeur de ligne DLR1 permet de sélectionner une ligne de registres accumulateurs de rang k en correspondance avec une
ligne de pixels de rang m, la correspondance étant la permutation circulaire expliquée plus haut. Cette sélection par le décodeur DLR1 agit pour appliquer au registre le contenu des mémoires MEMIj qui constituent la sortie du convertisseur CAN. Le décodeur DLR1 sélectionne N lignes successives à l'issue d'une période d'intégration, pendant l'adressage des N lignes de pixels.
Un deuxième décodeur de ligne DLR2 agit pour sélectionner celle des lignes de registres accumulateurs qui a terminé N accumulations successives après une remise à zéro. Le contenu des registres de la ligne ainsi sélectionnée par le décodeur DLR2 est extrait et constitue le signal de sortie du capteur. L'extraction se fait par exemple en mettant le contenu des registres de la ligne sélectionnée dans un registre de sortie RS qui sera lu ensuite. L'extraction se fait, comme indiqué plus haut, après la NIΘmΘ étape d'accumulation dans la ligne sélectionnée, et elle est suivie d'une remise à zéro du contenu des registres accumulateurs de la ligne sélectionnée. L'ordre de sélection des lignes est une permutation circulaire, comme indiqué plus haut.
L'ensemble des décodeurs de ligne et le registre de lecture est commandé par un séquenceur SEQ qui établit les permutations circulaires. Le séquenceur produit également tous les signaux de commande nécessaires pour les lignes de pixels et pour le convertisseur CAN.
Claims
1 . Procédé de capture d'image, à défilement et sommation de signal, pour la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, caractérisé en ce que : - à l'issue de chaque période d'intégration d'une série de périodes d'intégration de charges, on numérise par un convertisseur analogique- numérique (CAN) les signaux issus des N lignes de pixels, on accumule les signaux numérisés d'une ligne de pixels dans une ligne choisie d'une matrice de transfert (MT) qui comporte N lignes de P registres accumulateurs, ceci pour les N lignes de pixels et les N lignes de la matrice de transfert, en modifiant à chaque période d'intégration la correspondance entre la ligne choisie de la matrice de transfert et la ligne de pixels, en synchronisme avec le défilement de l'image devant le capteur de manière qu'une ligne de registres de la matrice de transfert reçoive et accumule successivement au cours de N périodes d'intégration les signaux numérisés de N lignes de pixels ayant vu une même ligne d'image,
- au bout de N périodes d'intégration le contenu d'une ligne déterminée de registres, représentant une ligne d'image observée, est extrait et les registres de cette ligne sont remis à zéro, - à chaque période d'intégration suivante c'est le contenu d'une autre ligne de registres, selon une permutation circulaire des N lignes, qui est extrait et remis à zéro, la ligne extraite et remise à zéro étant, à l'issue de chaque période d'intégration, celle qui a subi N accumulations après une remise à zéro.
2. Procédé de capture d'image selon la revendication 1 , dans lequel un pixel de rang j dans une ligne est constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne (CCj) de rang j commun aux N pixels de rang j des différentes lignes, caractérisé par les opérations suivantes :
- intégration de charges simultanée dans les NxP pixels, répétée pendant des périodes d'intégration successives ; - adressage successif de chacune des N lignes de pixels à la fin d'une iIΘmΘ période d'intégration pour appliquer aux conducteurs de colonne à l'issue de la iIΘmΘ période d'intégration successivement pour chaque ligne adressée P signaux analogiques correspondant à l'intégration de charges dans les P pixels de la ligne adressée ;
- conversion analogique-numérique pour numériser les P signaux analogiques présents sur les conducteurs de colonne au cours de chaque adressage de ligne, et fournir P valeurs numériques correspondant à une ligne adressée de rang m ; - accumulation de la valeur numérique correspondant au pixel de rang j d'une ligne adressée, dans un registre accumulateur (MEM2kj) de rang j d'une ligne de registres d'une matrice (MT) de N lignes de P registres accumulateurs,
- au cours de la (i+1 )ΘmΘ période d'intégration, accumulation dans ce même registre accumulateur (MEM2kj) d'une valeur numérique correspondant à un pixel de rang j d'une autre ligne de pixels, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels,
- à l'issue de la (i+1 )IΘmΘ période d'intégration, sélection d'une ligne parmi N, la ligne sélectionnée étant une ligne qui a subi N accumulations successives après une remise à zéro du contenu des registres accumulateurs de cette ligne, extraction des valeurs numériques accumulées dans les registres de cette ligne, représentant une ligne d'image observée, et remise à zéro des registres de cette ligne en vue d'une nouvelle série de N périodes d'intégration pour cette ligne,
- permutation circulaire de l'ordre des lignes de registres qui sont sélectionnées pour une extraction et une remise à zéro à l'issue des périodes d'intégration successives.
3. Capteur d'image, à défilement et sommation, permettant la lecture synchronisée d'une même ligne d'image successivement par N lignes de P pixels photosensibles et la sommation pixel à pixel des signaux lus par les différentes lignes, un pixel de rang j dans une ligne étant constitué par un circuit à transistors MOS comportant une sortie reliée à un conducteur de colonne (CCj) de rang j commun aux N pixels de rang j des différentes lignes, le capteur étant caractérisé en ce qu'il comporte :
- un circuit d'adressage successif de chacune des N lignes de pixels pour appliquer aux conducteurs de colonne P signaux analogiques correspondant à l'intégration de charges, pendant une période d'intégration Ti, des P pixels de la ligne adressée ;
- au moins un convertisseur analogique-numérique pour numériser les signaux fournis par les conducteurs de colonne pour chaque ligne adressée, à l'issue de la période d'intégration Ti, - N lignes de P registres accumulateurs numériques, un registre accumulateur de rang j dans une ligne étant apte à accumuler N signaux numériques obtenus pendant N périodes d'intégration successives et correspondant aux N pixels de même rang j des différentes lignes, en correspondance avec le défilement de l'image linéaire devant les N lignes de pixels pendant les N périodes d'intégration,
- un circuit (DLR2, RS) pour extraire les valeurs numériques stockées dans une ligne de P registres ayant subi N accumulations successives, ces valeurs représentant une ligne d'image observée,
- un séquenceur (SEQ) apte à appliquer successivement à une ligne de P registres accumulateurs, pendant une série de N périodes d'intégration successives et en correspondance avec le défilement de l'image linéaire, les signaux numérisés issus de chacune des N lignes de pixels, ceci pour chacune des lignes de P registres, et apte à remettre à zéro le contenu des registres de la ligne dont le contenu a été extrait, l'ordre de succession des lignes dont le contenu est extrait puis remis à zéro au cours des périodes d'intégration successives étant une permutation circulaire.
4. Capteur d'image selon la revendication 3, caractérisé en ce que les registres accumulateurs comportent une mémoire de sortie (MEM2kj) pour contenir la valeur accumulée de plusieurs signaux correspondant à des lignes différentes, et un additionneur (ADDkj) pour additionner le contenu de la sortie du convertisseur analogique-numérique (MEMIj, CAN) au contenu de la mémoire de sortie et placer le résultat de l'addition dans cette mémoire.
5. Capteur d'image selon la revendication 4, caractérisé en ce que la conversion analogique-numérique se fait sur B bits, et la mémoire (MEM2kj) a un nombre de bits suffisant pour permettre l'accumulation, sans saturation, de N fois la valeur maximale 2B-1 de sortie du convertisseur.
6. capteur d'image linéaire selon la revendication 5, caractérisé en ce que la mémoire a une dynamique d'au moins B+b bits où b, entier, est compris entre log2(N-1 ) et log2(N).
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP07820250A EP2064867B1 (fr) | 2006-09-19 | 2007-09-17 | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs |
| DE602007008110T DE602007008110D1 (de) | 2006-09-19 | 2007-09-17 | Bewegung eines bildsensors mittels sukzessiver integration und summierung mit aktiven cmos-pixeln |
| JP2009527842A JP5515172B2 (ja) | 2006-09-19 | 2007-09-17 | アクティブｃｍｏｓ画素を有し連続的に積分および合算を行う移動型画像センサ |
| IL197544A IL197544A (en) | 2006-09-19 | 2009-03-11 | Moving image sensor by successive integration and summation, with active cmos pixels |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0608187A FR2906080B1 (fr) | 2006-09-19 | 2006-09-19 | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs |
| FR06/08187 | 2006-09-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2008034794A1 true WO2008034794A1 (fr) | 2008-03-27 |
Family
ID=38006758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/EP2007/059777 Ceased WO2008034794A1 (fr) | 2006-09-19 | 2007-09-17 | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs. |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP2064867B1 (fr) |
| JP (1) | JP5515172B2 (fr) |
| DE (1) | DE602007008110D1 (fr) |
| FR (1) | FR2906080B1 (fr) |
| IL (1) | IL197544A (fr) |
| WO (1) | WO2008034794A1 (fr) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013064380A1 (fr) | 2011-11-04 | 2013-05-10 | E2V Semiconductors | Capteur d'image a defilement et sommation numerique multiphase |
| JP2013529434A (ja) * | 2010-05-04 | 2013-07-18 | ウードゥヴェ セミコンダクターズ | サンプラ配列を有する画像センサ |
| US9024242B2 (en) | 2010-05-13 | 2015-05-05 | Konica Minolta Business Technologies, Inc. | Solid-state image pickup device, image pickup apparatus, and driving method |
| US9093353B2 (en) | 2012-05-03 | 2015-07-28 | E2V Semiconductors | Matrix image sensor providing bidirectional charge transfer with asymmetric gates |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2953642B1 (fr) | 2009-12-09 | 2012-07-13 | E2V Semiconductors | Capteur d'image multilineaire a integration de charges. |
| FR2959902B1 (fr) | 2010-05-04 | 2013-08-23 | E2V Semiconductors | Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant |
| US8451354B2 (en) | 2010-05-17 | 2013-05-28 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | TDI image sensor in CMOS technology with high video capture rate |
| FR2961019B1 (fr) * | 2010-06-03 | 2013-04-12 | Commissariat Energie Atomique | Capteur d'image lineaire en technologie cmos |
| EP2408194B1 (fr) * | 2010-05-17 | 2014-12-24 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Capteur d'image en technologie CMOS à forte cadence vidéo |
| FR2960096B1 (fr) * | 2010-05-17 | 2013-04-26 | Commissariat Energie Atomique | Capteur d'image lineaire en technologie cmos a contraintes temporelles relachees |
| FR2960341B1 (fr) | 2010-05-18 | 2012-05-11 | E2V Semiconductors | Capteur d'image matriciel a transfert de charges a grille dissymetrique. |
| WO2012095582A1 (fr) * | 2011-01-10 | 2012-07-19 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Capteur d'image lineaire en technologie cmos a compensation d'effet de file |
| FR2971084B1 (fr) | 2011-01-28 | 2013-08-23 | E2V Semiconductors | Capteur d'image multilineaire a integration de charges |
| FR2971621B1 (fr) * | 2011-02-10 | 2013-02-08 | E2V Semiconductors | Capteur d'image lineaire a deux lignes et a pixels partages |
| FR3036848B1 (fr) | 2015-05-28 | 2017-05-19 | E2V Semiconductors | Capteur d'image a transfert de charges a double implantation de grille |
| FR3144469A1 (fr) * | 2022-12-22 | 2024-06-28 | Thales | Circuit de lecture pour détecteur infrarouge |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4614966A (en) * | 1982-08-20 | 1986-09-30 | Olympus Optical Co., Ltd. | Electronic still camera for generating long time exposure by adding results of multiple short time exposures |
| EP0738074A1 (fr) * | 1995-04-11 | 1996-10-16 | Thomson-Csf | Procédé de détection à cycles d'intégration et de lecture répartis pour caméra à balayage, et barrette de détection correspondante |
| US6906749B1 (en) * | 1998-09-16 | 2005-06-14 | Dalsa, Inc. | CMOS TDI image sensor |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0530430A (ja) * | 1991-07-25 | 1993-02-05 | Canon Inc | 固体撮像装置 |
| WO2001026382A1 (fr) * | 1999-10-05 | 2001-04-12 | California Institute Of Technology | Imagerie a integration decalee dans le temps avec capteurs de pixels actifs |
| JP2001238132A (ja) * | 2000-02-21 | 2001-08-31 | Victor Co Of Japan Ltd | Ｍｏｓ型固体撮像装置及びその撮像方法。 |
| US7009163B2 (en) * | 2001-06-22 | 2006-03-07 | Orbotech Ltd. | High-sensitivity optical scanning using memory integration |
| JP4584499B2 (ja) * | 2001-06-28 | 2010-11-24 | オリンパス株式会社 | 固体撮像装置 |
| JP4236152B2 (ja) * | 2002-07-29 | 2009-03-11 | 富士フイルム株式会社 | 固体撮像素子 |
| JP2006222692A (ja) * | 2005-02-09 | 2006-08-24 | Noritsu Koki Co Ltd | 画像データ補正装置 |
-
2006
- 2006-09-19 FR FR0608187A patent/FR2906080B1/fr not_active Expired - Fee Related
-
2007
- 2007-09-17 EP EP07820250A patent/EP2064867B1/fr not_active Ceased
- 2007-09-17 DE DE602007008110T patent/DE602007008110D1/de active Active
- 2007-09-17 JP JP2009527842A patent/JP5515172B2/ja active Active
- 2007-09-17 WO PCT/EP2007/059777 patent/WO2008034794A1/fr not_active Ceased
-
2009
- 2009-03-11 IL IL197544A patent/IL197544A/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4614966A (en) * | 1982-08-20 | 1986-09-30 | Olympus Optical Co., Ltd. | Electronic still camera for generating long time exposure by adding results of multiple short time exposures |
| EP0738074A1 (fr) * | 1995-04-11 | 1996-10-16 | Thomson-Csf | Procédé de détection à cycles d'intégration et de lecture répartis pour caméra à balayage, et barrette de détection correspondante |
| US6906749B1 (en) * | 1998-09-16 | 2005-06-14 | Dalsa, Inc. | CMOS TDI image sensor |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013529434A (ja) * | 2010-05-04 | 2013-07-18 | ウードゥヴェ セミコンダクターズ | サンプラ配列を有する画像センサ |
| US9024242B2 (en) | 2010-05-13 | 2015-05-05 | Konica Minolta Business Technologies, Inc. | Solid-state image pickup device, image pickup apparatus, and driving method |
| WO2013064380A1 (fr) | 2011-11-04 | 2013-05-10 | E2V Semiconductors | Capteur d'image a defilement et sommation numerique multiphase |
| US9093353B2 (en) | 2012-05-03 | 2015-07-28 | E2V Semiconductors | Matrix image sensor providing bidirectional charge transfer with asymmetric gates |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2906080A1 (fr) | 2008-03-21 |
| EP2064867A1 (fr) | 2009-06-03 |
| IL197544A0 (en) | 2009-12-24 |
| FR2906080B1 (fr) | 2008-11-28 |
| JP2010539733A (ja) | 2010-12-16 |
| JP5515172B2 (ja) | 2014-06-11 |
| IL197544A (en) | 2014-04-30 |
| DE602007008110D1 (de) | 2010-09-09 |
| EP2064867B1 (fr) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2064867B1 (fr) | Capteur d'image en defilement par integrations successives et sommation, a pixels cmos actifs | |
| EP2567541B1 (fr) | Capteur d'image à matrice d'échantillonneurs | |
| EP2567540B1 (fr) | Capteur d'image lineaire a defilement et sommation analogique et numerique et procede correspondant | |
| EP2398230B1 (fr) | Capteur d'image linéaire en technologie CMOS | |
| EP2846535B1 (fr) | Dispositif et procédé d'acquisition compressive d'images | |
| EP2774355B1 (fr) | Capteur d'image a defilement et sommation numerique multiphase | |
| WO2008034677A1 (fr) | Capteur d'image lineaire cmos a fonctionnement de type transfert de charges | |
| FR3042912A1 (fr) | Capteur d'images a grande gamme dynamique | |
| WO2009133154A1 (fr) | Capteur d'image a coins coupes avec un multiplexeur entre deux lignes adjacentes de pixels | |
| FR3039319A1 (fr) | Capteur d'image a pixels actifs avec fonctionnement en mode d'obturateur global, soustraction du bruit de reinitialisation et lecture non destructive | |
| EP2408194B1 (fr) | Capteur d'image en technologie CMOS à forte cadence vidéo | |
| FR2867936A1 (fr) | Procede et capteur d'image pour effectuer un double sous-echantillonnage correle(cdss) de pixels dans une matrice de capteurs a pixels actifs (aps) | |
| EP3319311B1 (fr) | Capteur d'images synchrone à codage temporel | |
| FR2996957A1 (fr) | Procede de lecture d'un pixel | |
| EP1290869A1 (fr) | Procede de conversion d'un signal analogique en signal numerique et detecteur de rayonnements electromagnetiques utilisant ce procede | |
| EP3026890B1 (fr) | Contrôle de la durée d'intégration dans un dispositif photosensible | |
| FR3006500A1 (fr) | Capteur cmos a photosites standard | |
| FR2915652A1 (fr) | Procede de commande d'un capteur d'images | |
| FR2943179A1 (fr) | Capteur d'image mos et procede de lecture avec transistor en regime de faible inversion. | |
| FR2960096A1 (fr) | Capteur d'image lineaire en technologie cmos a contraintes temporelles relachees | |
| WO2014131726A1 (fr) | Procede de production d'images et camera a capteur lineaire | |
| EP2664132A1 (fr) | Capteur d'image lineaire en technologie cmos a compensation d'effet de file |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 07820250 Country of ref document: EP Kind code of ref document: A1 |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 2007820250 Country of ref document: EP |
|
| WWE | Wipo information: entry into national phase |
Ref document number: 1483/CHENP/2009 Country of ref document: IN |
|
| ENP | Entry into the national phase |
Ref document number: 2009527842 Country of ref document: JP Kind code of ref document: A |
|
| NENP | Non-entry into the national phase |
Ref country code: DE |