WO2008069015A1 - 固体撮像装置、固体撮像装置の駆動方法および撮像装置 - Google Patents

固体撮像装置、固体撮像装置の駆動方法および撮像装置 Download PDF

Info

Publication number
WO2008069015A1
WO2008069015A1 PCT/JP2007/072389 JP2007072389W WO2008069015A1 WO 2008069015 A1 WO2008069015 A1 WO 2008069015A1 JP 2007072389 W JP2007072389 W JP 2007072389W WO 2008069015 A1 WO2008069015 A1 WO 2008069015A1
Authority
WO
WIPO (PCT)
Prior art keywords
pixel
pixels
accumulation time
imaging device
odd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2007/072389
Other languages
English (en)
French (fr)
Inventor
Keiji Mabuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to KR1020097011529A priority Critical patent/KR101422875B1/ko
Priority to US12/517,595 priority patent/US8274588B2/en
Priority to EP07832119A priority patent/EP2101488A4/en
Publication of WO2008069015A1 publication Critical patent/WO2008069015A1/ja
Anticipated expiration legal-status Critical
Priority to US13/588,627 priority patent/US8964077B2/en
Priority to US14/593,702 priority patent/US9531972B2/en
Priority to US15/349,365 priority patent/US9899447B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H10F39/186—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors having arrangements for blooming suppression
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/441—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading contiguous pixels from selected rows or columns of the array, e.g. interlaced scanning
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/533—Control of the integration time by using differing integration times for different sensor regions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/587—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589—Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • Solid-state imaging device driving method of solid-state imaging device, and imaging device
  • the present invention relates to a solid-state imaging device, a driving method for the solid-state imaging device, and an imaging device, and in particular, a solid-state imaging device using a technique for wide dynamic range, a driving method for the solid-state imaging device, and the solid-state imaging device.
  • the present invention relates to an image pickup apparatus.
  • a solid-state imaging device for example, a MOS (Metal Oxide Semiconductor) type imaging device
  • MOS Metal Oxide Semiconductor
  • the accumulation time for each pixel in a pixel array unit in which pixels including photoelectric conversion elements are two-dimensionally arranged in a matrix By changing the (exposure time) and obtaining a high-sensitivity signal and a low-sensitivity signal according to the length of the accumulation time, the dynamic range is expanded by combining the high-sensitivity signal and the low-sensitivity signal. Techniques for achieving this are widely known.
  • the sensitivity should be proportional to the accumulation time. Actually, the sensitivity may deviate from the proportionality beyond the error. The reason is as follows. That is, when the photoelectric conversion element of a certain pixel is saturated, the photocharge generated further overflows from the photoelectric conversion element, and part of it enters the photoelectric conversion element of the adjacent pixel. This is because the pixel cannot obtain a signal with a sensitivity proportional to the storage time.
  • the present invention provides a solid-state imaging device capable of eliminating the influence on a low-sensitivity signal due to blooming when adopting a wide dynamic range technique in which the accumulation time differs between adjacent pixels, and the solid-state imaging device It is an object of the present invention to provide a driving method and an imaging apparatus.
  • a solid-state imaging device having a pixel array unit in which pixels for detecting a physical quantity are two-dimensionally arranged in a matrix and an imaging device using the solid-state imaging device
  • the physical quantity of each pixel of the first pixel group accumulated during the first accumulation time (exposure time) of each pixel of the pixel array unit is read out and arranged adjacent to each pixel of the first pixel group
  • the physical quantity of each pixel of the second pixel group accumulated in the second accumulation time shorter than the first accumulation time is read out in the first half of the first accumulation time.
  • the solid-state imaging device and imaging device configured as described above, in the first half of the first accumulation time, that is, the second pixel group having a short accumulation time at the exposure start portion of the first pixel group having a long accumulation time that is likely to be saturated.
  • the pixels of the first pixel group are saturated and the physical quantity overflows from the pixel, and a part of the pixel enters the pixels of the second pixel group adjacent to the pixels of the first pixel group. Even so, since the readout operation of the pixels of the second pixel group has already been completed, the signal output from the pixels of the second pixel group is not affected by the physical quantity entering from the pixels of the first pixel group. Absent.
  • FIG. 1 is a system configuration diagram showing an outline of a CMOS image sensor according to an embodiment of the present invention.
  • FIG. 2 is a circuit diagram showing an example of a circuit configuration of a unit pixel.
  • FIG. 3 is a diagram showing the relationship between electronic shotter scanning and odd pixel readout and even pixel readout scans.
  • FIG. 4 is a diagram showing the concept of electronic scanning and readout scanning in the case of the prior art.
  • FIG. 5 is a diagram showing a concept of electronic shirter scanning and readout scanning in the case of the present embodiment.
  • FIG. 6 is a block diagram illustrating an example of a configuration of an imaging apparatus according to the present invention.
  • FIG. 1 is a system configuration diagram showing an outline of a solid-state imaging device according to an embodiment of the present invention.
  • a solid-state imaging device for example, a CMOS image sensor that detects a charge amount corresponding to the amount of visible light as a physical quantity in units of pixels will be described as an example.
  • unit pixels (unit sensors) 11 including photoelectric conversion elements that photoelectrically convert incident visible light into a charge amount corresponding to the amount of light are arranged in a matrix ( It has a pixel array part 12 that is two-dimensionally arranged in a matrix)
  • the CMOS image sensor 10 controls the drive unit that drives each pixel of the pixel array unit 12, the signal processing unit that processes the signal output from each pixel, and the system control.
  • the system configuration includes a vertical drive circuit 13, a column signal processing circuit 14, a horizontal drive circuit 15, a horizontal signal line 16, an output circuit 17, and a control circuit 18.
  • control circuit 18 receives data for instructing the operation mode of the CMOS image sensor 10 from the outside, and outputs data including information on the CMOS image sensor 10 to the outside.
  • the control circuit 18 further becomes a reference for circuit operations of the vertical drive circuit 13, the column signal processing circuit 14, the horizontal drive circuit 15, and the like based on the vertical synchronization signal Vsync, the horizontal synchronization signal Hsync, and the master one clock MCK. A clock signal, a control signal, etc. are generated. The clock signal and control signal generated by the control circuit 18 are transferred to the vertical drive circuit 13, column The signal processing circuit 14 and the horizontal driving circuit 15 are provided.
  • unit pixels (hereinafter sometimes simply referred to as “pixels”) 11 are two-dimensionally arranged in a matrix. As shown in FIG. 1, the unit pixels 11 are arranged in a substantially square lattice. This means that the optical apertures defined by the photoelectric conversion elements and metal wirings are arranged in a substantially square lattice, and the circuit portion of the unit pixel 11 is not limited to this. In other words, circuit portions to be described later of the unit pixel 11 do not necessarily have to be arranged in a substantially square lattice.
  • pixel drive wirings 19 are formed along the horizontal direction (pixel arrangement direction of the pixel row) for each pixel row with respect to the matrix arrangement of the unit pixels 11.
  • a vertical signal spring 20 is formed for each pixel column along the vertical direction of the figure (pixel arrangement direction of the pixel column).
  • One end of the pixel drive wiring 19 is connected to an output end corresponding to each pixel row of the vertical drive circuit 13.
  • the vertical drive circuit 13 is configured by a shift register, an address decoder, and the like.
  • the vertical drive circuit 13 sequentially selects and scans each pixel 11 of the pixel array unit 12 in units of rows, and passes through the pixel drive wiring 19 for each pixel in the selected row. Supply the necessary drive noise (control pulses).
  • pixels in the pixel array of the pixel array unit 12 as shown in FIG. 1, pixel rows driven by the vertical drive circuit 13 through odd-numbered pixel drive wirings 19, 1, 3,. If the pixels in the pixel row driven by the vertical drive circuit 13 through the even-numbered pixel drive wirings 19, 2, 4,... Are called even-numbered pixels, these pixels are called even-numbered pixels.
  • the odd and even pixels are arranged as shown in the figure.
  • the vertical drive circuit 13 is not shown in a specific configuration, but a readout scanning system for performing selective scanning sequentially on the pixels 11 from which signals are read out in units of rows, and readout by the readout scanning system.
  • a scanning scan that sweeps (resets) unnecessary charges from the photoelectric conversion elements of the pixels 11 of the readout row preceding the readout scan by a time corresponding to the shatter speed before the readout scan.
  • a sweep-out scanning system for performing for performing.
  • a so-called electronic shirter operation is performed by sweeping out (resetting) unnecessary charges by the sweep-out scanning system.
  • the sweep-out scanning system is referred to as an electronic shirter scanning system.
  • the electronic shutter operation refers to an operation in which the photoelectric charge of the photoelectric conversion element is discarded and exposure is newly started (accumulation of photoelectric charge is started).
  • the signal read out by the readout operation by the readout scanning system corresponds to the amount of light incident after the immediately preceding readout operation or electronic shirter operation. Then, the period of time from the readout timing by the previous readout operation or the sweep timing by the electronic shotter operation to the readout timing by the current readout operation is the photocharge accumulation time (exposure time) in the unit pixel 11.
  • a signal output from each pixel 11 in the selected row is supplied to the column signal processing circuit 14 through the vertical signal line 20 provided for each pixel column.
  • the column signal processing circuit 14 is arranged for each pixel column of the pixel array unit 12, that is, with a one-to-one correspondence with the pixel column.
  • the column signal processing circuit 14 receives, for each pixel column, a signal in which each pixel 11 of the selected row is output for each pixel row of the pixel array unit 12, and the pixel-specific fixed pattern noise for the signal. It performs signal processing such as CDS (Correlated Double Sampling) and signal amplification to remove noise.
  • CDS Correlated Double Sampling
  • the force shown by taking as an example a configuration in which the column signal processing circuit 14 is arranged with a one-to-one correspondence with the pixel column is not limited to this configuration.
  • a horizontal selection switch (not shown) is provided connected to the horizontal signal line 16.
  • the column signal processing circuit 14 has an A / D (analog / digital) conversion function in addition to the functions such as CDS and signal amplification, and the pixel signal after signal processing such as CDS and signal amplification is converted into a digital signal. It is also possible to adopt a configuration that outputs as
  • the horizontal drive circuit 15 is composed of a shift register, an address decoder, and the like, and outputs a horizontal scanning pulse ⁇ H;! To ⁇ Hx (x is the number of pixels in the horizontal direction) in order to output a column signal processing circuit. Select each of 14 in turn. Horizontal scan pulse ⁇ ⁇ 1 to ⁇ ⁇ is the force The horizontal selection switches provided at the output stage of the ram signal processing circuit 14 are turned on in order.
  • the horizontal selection switch is sequentially turned on in response to the horizontal scanning pulses ⁇ 1 to ⁇ Hx, so that the pixel signals processed by the column signal processing circuit 14 for each pixel column are sequentially applied to the horizontal signal line 16. Output.
  • the output circuit 17 performs various signal processing on the pixel signals sequentially supplied from each of the column signal processing circuits 14 through the horizontal signal line 16 and outputs the result.
  • Specific signal processing in the output circuit 17 may be, for example, only buffering, or black level adjustment, correction of variation for each column, signal amplification, color relation processing, etc. May be performed.
  • FIG. 2 is a circuit diagram showing an example of the circuit configuration of the unit pixel 11.
  • the unit pixel 11 according to this circuit example includes, in addition to a photoelectric conversion element, for example, a photodiode 111, four transistors, for example, a transfer transistor 112, a reset transistor 113, an amplification transistor 114, and a selection transistor 115. It has a pixel circuit!
  • N-channel MOS transistors are used as the transistors 112 to 115.
  • the combination of the conductivity types of the transfer transistor 112, the reset transistor 113, the amplification transistor 114, and the selection transistor 115 here is only an example, and is not limited to these combinations.
  • pixel drive wiring 19 for example, three drive wirings of a transfer wiring 191, a reset wiring 192 and a selection wiring 193 are provided in common for each pixel in the same pixel row. Yes. One end of each of the transfer wiring 191, the reset wiring 192, and the selection wiring 193 is connected to an output terminal corresponding to each pixel row of the vertical drive circuit 13 in units of pixel rows.
  • the photodiode 111 has an anode connected to a negative power source, for example, a ground, and photoelectrically converts received light into photocharge (here, photoelectrons) having a charge amount corresponding to the light amount (physical quantity). .
  • the force sword of the photodiode 111 is electrically connected to the gate of the amplification transistor 114 via the transfer transistor 112.
  • the node 116 electrically connected to the gate of the amplification transistor 114 is called an FD (floating diffusion) part.
  • the transfer transistor 112 is connected between the power sword of the photodiode 111 and the FD unit 116, and a transfer pulse whose high level (for example, Vdd level) is active (hereinafter referred to as “High active”). (i> Turns on when TRF is applied to the gate via the transfer wiring 191 and transfers the photoelectric charge photoelectrically converted by the photodiode 111 to the FD unit 116.
  • the reset transistor 113 has a drain connected to the pixel power supply Vdd and a source connected to the FD unit 116, and is applied to the gate via a high active reset pulse (i> RST force S reset line 192).
  • the FD unit 116 is reset by discarding the charge of the FD unit 116 to the pixel power supply Vdd prior to the transfer of the signal charge from the photodiode 111 to the FD unit 116.
  • the amplification transistor 114 has a gate connected to the FD unit 116 and a drain connected to the pixel power supply Vdd, and outputs the potential of the FD unit 116 after resetting by the reset transistor 113 as a reset level. After the signal charge is transferred by 112, the potential of the FD unit 116 is output as a signal level.
  • the drain is connected to the source of the amplification transistor 114, the source is connected to the vertical signal line 20, and the high active selection pulse ⁇ SEL is applied to the gate via the selection wiring 193.
  • the unit pixel 11 is selected and the signal output from the amplification transistor 114 is relayed to the vertical signal line 20.
  • the selection transistor 115 may have a circuit configuration connected between the pixel power supply Vdd and the drain of the amplification transistor 114.
  • the unit pixel 11 is not limited to the four-transistor configuration described above, but may be a three-transistor configuration in which the amplification transistor 114 and the selection transistor 115 are combined.
  • the circuit configuration does not matter.
  • the feature of the present embodiment is that a high-sensitivity signal and a low-sensitivity signal are obtained in accordance with the length of the accumulation time for the purpose of wide dynamic range. The difference in the accumulation time and the readout timing of the pixel that obtains the pixel and the pixel that obtains the low sensitivity signal.
  • each pixel 11 of the pixel array unit 12 is classified into a pixel that obtains a high sensitivity signal and a pixel that obtains a low sensitivity signal for each pixel row.
  • each pixel (even pixel) in the even pixel row is a pixel in the first pixel group that obtains a high sensitivity signal
  • each pixel (odd pixel) in the odd pixel row is a second pixel group that obtains a low sensitivity signal.
  • the pixel accumulation time for obtaining a high-sensitivity signal is different from the pixel accumulation time for obtaining a low-sensitivity signal according to the scanning timing of the electronic shirter scan. Separate scans are performed for pixels that obtain signals and pixels that obtain low-sensitivity signals, and the accumulation time of pixels that obtain high-sensitivity signals and the accumulation of pixels that obtain low-sensitivity signals at the respective readout timings. It is characterized by different times.
  • CMOS image sensor 10 As shown in FIG. 3, electronic shot scanning is sequentially performed in units of pixel rows prior to readout scanning, and thereafter, By performing separate readout (odd pixel readout / even pixel readout) scanning for odd-numbered pixel rows and even-numbered pixel rows, the accumulation times of odd-numbered pixel rows and even-numbered pixel rows are made different. ing.
  • the vertical drive circuit 13 has a configuration including a readout scanning system and an electronic shirter scanning system (a sweeping scanning system).
  • an electronic shotta driving system which is an electronic shirter driving means, is constituted by a shift register, for example, and outputs electronic shotta pulses from the shift register in order of pixel rows from the first row.
  • a so-called rolling shotta operation or focal plane shotta operation in which a shotta scan is performed in order from the first row is executed.
  • the readout scanning system includes two shift registers, that is, a shift register for even-numbered row scanning and a shift register for odd-numbered row scanning, and an even-numbered row readout pulse and an odd-numbered row readout pulse from each shift register. Are alternately read out every other row, so that different pixel rows, specifically, adjacent even and odd pixel rows are alternately read. At this time, the two shift registers correspond to the first and second driving means.
  • the readout scanning system is configured by an address decoder.
  • the odd-numbered row readout pulses are sequentially output every other row for the odd-numbered pixel rows from the first row to the seventh row.
  • Line 7 ⁇ 2 ⁇ 9 ⁇ 4 ⁇ 1 ⁇ 1 ⁇ 6 ⁇ ⁇ between the odd and even pixel rows This can be realized by performing read scanning by address designation by an address decoder so as to alternately perform selective scanning.
  • the address decoder corresponds to the first and second driving means.
  • the starting row N of the zigzag scanning in which selective scanning is alternately performed between the odd-numbered pixel rows and the even-numbered pixel rows is the length of the accumulation time! /
  • the horizontal period H of the even pixels is stored in units.
  • the scanning start row N of zigzag scanning is the seventh row.
  • the scanning start row N of the zigzag scanning is the ninth row, and the zigzag scanning is executed after the ninth row.
  • an image memory such as a frame memory is provided in the subsequent signal processing system, and processing for rearranging the pixel signals in the order corresponding to the pixel arrangement is performed by controlling the writing / reading of the pixel signals to / from the image memory. become.
  • the time from the scanning timing of the electronic shirter scan to the odd pixel readout timing is the accumulation time of the odd pixel rows (second accumulation time), and the electronic shotta scanning is performed.
  • the time from ⁇ timing to even pixel readout timing is the accumulation time (first accumulation time) of even pixel rows.
  • FIG. 4 is a diagram showing the concept of electronic shirter scanning and readout scanning in the case of the prior art.
  • FIG. 5 is a diagram showing the concept of electronic shirter scanning and readout scanning in the present embodiment.
  • FIG. 4 and FIG. 5 the states of the electronic shirter scanning and the readout scanning are shown with time on the horizontal axis.
  • the number of lines is different from that in Fig. 3, but the essence is the same.
  • FIG. 5 it is assumed that the odd pixel readout scan is executed first, and the even pixel readout scan is executed later.
  • the accumulation time of odd pixels is set to 2H (H is a horizontal period) and the accumulation time of even pixels in a pixel array of 14 rows x 22 columns.
  • the time is 8H.
  • the readout scanning is performed in order for each pixel row, such as odd pixel row ⁇ even pixel row ⁇ odd pixel row ⁇ even pixel row ⁇ ... Without distinguishing between odd pixel rows and even pixel rows.
  • the electronic shirter is scanned in two systems for odd-numbered pixel rows and even-numbered pixel rows, and the accumulation time of odd-numbered pixel rows and even-numbered pixel rows is adjusted at each scanning timing of these two-system electronic shirters. is doing.
  • the accumulation time for obtaining a highly sensitive signal is long! /, The even pixel accumulation time. In the latter half of the period, an odd pixel with a short accumulation time that obtains a low-sensitivity signal is read out. If the photodiode 111 is saturated at the time, the following trouble occurs.
  • the incident light is further incident.
  • a part of the overflowed photo charge is an odd pixel (that is, an odd pixel having a short accumulation time) in the preceding and subsequent pixel rows adjacent to the pixel row including the even pixel. Blooming enters. When this blooming occurs, the charge amount of the odd pixel becomes larger than the original charge amount according to the amount of incident light by the amount of photocharge that has entered from the even pixel.
  • each odd pixel in the preceding and following pixel rows adjacent to the pixel row including the saturated pixel is used.
  • the pixel arrangement is a multi-pixel conforming to various graphics display standards. In the multi-pixel arrangement, blooming may also occur for each odd pixel in a pixel row that is three or more odd rows away from a pixel row that includes saturated pixels.
  • the signal of the odd pixel (low-sensitivity signal) is incident. Since it is not an accurate signal according to the amount of light, the signal processing accuracy in the subsequent signal processing system that increases the dynamic range by combining high-sensitivity signals and low-sensitivity signals may be reduced. become.
  • the electronic shirter scan is executed in order for each pixel row, and then each scan is executed in the order of readout scan of odd pixels having a short accumulation time, and then readout scan of even pixels having a long accumulation time.
  • the odd pixel exposure period photoelectric charge accumulation period
  • the even pixel exposure start portion the beginning of exposure start
  • the exposure period of odd pixels is in the exposure start portion of even pixels, so that saturation occurs. Fortunately! /, Even pixels! /, For example, when the time of about 4H has passed since the exposure start time, the photodiode 111 is saturated, and the incident light that enters further causes the photocharge to begin to overflow from the photodiode 111. Even if a part of the photo charge enters the odd pixel with a short accumulation time adjacent to the even pixel, the readout of the short pixel V, odd pixel is completed before the photo charge starts to overflow! Therefore, the odd pixel signal already output is an accurate signal, that is, an original signal having a signal level corresponding to the amount of incident light.
  • the photodiode 111 saturates at about 4H from the exposure start time of the even pixel, and photocharge begins to overflow from the photodiode 111.
  • the odd pixel in the first row adjacent to the even pixel in the second row is 1H after the start of exposure of the even pixel
  • the even pixel in the odd pixel in the third row adjacent to the even pixel in the second row The reading operation is completed after 3H from the start of exposure, that is, before all of the even pixels start to overflow.
  • the photoelectric charges overflowing from the even pixels do not adversely affect the low sensitivity signals of the odd pixels in the first and third rows adjacent to the even pixels in the second row.
  • the odd pixel having a short accumulation time (second accumulation time) Is read at the first half of the first accumulation time, that is, at the exposure start portion of the even pixel having a long accumulation time (first accumulation time), the even pixel is saturated and the signal charge overflows from the even pixel, Even if some of the pixels enter odd pixels adjacent to even pixels, the odd pixel readout operation has already been completed, so the influence of the blooming on even pixel saturation on the odd pixel signal is eliminated. can do.
  • the wide dynamic range technology according to the present invention described above is because the readout operation is performed only once for each pixel when taking an image of long! /, Accumulation time and short accumulation, and accumulation time. Even if readout scanning is performed on two pixel rows, the speed of readout scanning does not change. Therefore, it can be used in combination with other wide dynamic range technologies.
  • the force of classifying each pixel 11 of the pixel array unit 12 into two pixel groups corresponding to two levels of sensitivity, low sensitivity and high sensitivity is not limited to this. It is also possible to classify into three or more pixel groups corresponding to three or more levels of sensitivity. For example, when classifying into three pixel groups corresponding to three levels of sensitivity, low sensitivity, medium sensitivity, and high sensitivity, a medium sensitivity pixel group is placed between a low sensitivity pixel group and a medium sensitivity pixel group.
  • the wide dynamic range technique according to the present invention is applied between the pixel group and the high-sensitivity pixel group.
  • CMOS image sensor in which the unit pixels 11 that detect the signal charge corresponding to the amount of visible light as a physical quantity is arranged in a matrix has been described as an example.
  • the present invention is not limited to application to CMOS image sensors. It can be applied to all image sensors that have a wide dynamic range that varies the accumulation time between adjacent pixels.
  • the present invention is not limited to application to an image sensor that detects the distribution of the amount of incident light of visible light and captures it as an image, but uses the distribution of the amount of incident light such as infrared rays, X-rays, or particles as an image.
  • image sensors that capture images in a broad sense, and in a broad sense, for solid-state imaging devices (physical quantity distribution detection devices) such as fingerprint detection sensors that detect the distribution of other physical quantities such as pressure and capacitance and capture images as images It is applicable.
  • the present invention is not limited to the solid-state imaging device that sequentially scans each pixel of the pixel array unit in units of rows and reads out the signal of each pixel, and selects an arbitrary pixel in units of pixels and selects the selected pixel. It can also be applied to an XY address type solid-state imaging device that reads out signals in pixel units.
  • a pixel array in which pixels for detecting physical quantities are arranged two-dimensionally in a matrix form when a wide dynamic range is adopted.
  • the unit reads out the physical quantity of each pixel of the first pixel group accumulated during the first accumulation time among the pixels of the pixel array unit, and is arranged adjacent to each pixel of the first pixel group.
  • the pixel in the first pixel group is already saturated. Since the readout operation of the pixels in the second pixel group has been completed, the influence of the blooming caused by the saturation of the pixels in the first pixel group on the pixel signal (low-sensitivity signal) of the second pixel group is eliminated. be able to.
  • the solid-state imaging device may be in the form of a single chip, or in the form of a module having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. Even so!
  • the present invention is not limited to application to solid-state imaging devices, and can also be applied to imaging devices.
  • the imaging device refers to a camera system such as a digital still camera or a video camera, or an electronic device having an imaging function such as a mobile phone.
  • the above-described module form mounted on an electronic device, that is, a camera module is used as an imaging device.
  • FIG. 6 is a block diagram showing an example of the configuration of the imaging apparatus according to the present invention.
  • the imaging device according to the present invention includes an optical system including a lens group 31, a solid-state imaging device 32, a DSP (Digital Signal Processor) circuit 33 which is a power signal processing circuit, a frame memory 34, a display device 35, recording device 36, operation system 37, power supply system 38, etc., DSP circuit 33, frame memory 34, display device 35, recording device 36, operation system 37, and power supply system 38 are mutually connected via bus line 39. It becomes a configuration connected to! /
  • DSP Digital Signal Processor
  • the lens group 31 takes in incident light (image light) from a subject and forms an image on the imaging surface of the solid-state imaging device 32.
  • the solid-state imaging device 32 converts the amount of incident light imaged on the imaging surface by the lens group 31 into an electrical signal for each pixel and outputs it as a pixel signal.
  • the CMOS image sensor 10 according to the above-described embodiment is used.
  • the order of the pixel signals output from the CMOS image sensor 10 used as the solid-state imaging device 32 is not the order corresponding to the pixel arrangement of the pixel array unit 12 shown in FIG. 1, as described above.
  • the order corresponds to readout scanning under the wide dynamic range technology.
  • the DSP circuit 33 performs various signal processing on the pixel signal output from the solid-state imaging device 32. As one of the processes, pixel signals output from the solid-state imaging device 32 in the order corresponding to the readout scanning under the wide dynamic range technology according to the present invention correspond to the pixel array of the pixel array unit 12. Then, the frame memory 34 is written, and the frame memory 34 is controlled to read in the order corresponding to the pixel array of the pixel array unit 12.
  • the DSP circuit 33 further converts the pixel signal of the even pixel having a long accumulation time and the pixel signal of the odd pixel having a short accumulation time into an image having a wide dynamic range in consideration of the ratio of the accumulation time, that is, an image step. Performs signal processing to synthesize images with rich tones (brightness levels). In addition to these signal processes, the DSP circuit 33 performs various known camera signal processes.
  • the display device 35 is a panel type display device such as a liquid crystal display device or an organic EL (electroluminescence) display device, and displays a moving image or a still image captured by the solid-state imaging device 32.
  • the recording device 36 converts the moving image or still image captured by the solid-state imaging device 32 into a video. Recording on a recording medium such as a tape or DVD (Digital Versatile Disk).
  • the operation system 37 issues operation commands for various functions of the imaging apparatus under the operation of the user.
  • the power supply system 38 appropriately supplies various power supplies serving as operation power supplies for the DSP circuit 33, the frame memory 34, the display device 35, the recording device 36, and the operation system 37 to these supply targets.
  • the CMOS image sensor according to the embodiment described above as the solid-state imaging device 32
  • This CMOS image sensor 10 eliminates the effect on the short-time pixel signal (low-sensitivity signal) due to blooming caused by saturation of the long-time pixel that obtains a high-sensitivity signal. Since the signal processing for wide dynamic range in the DSP circuit 33 can be performed with high accuracy, the advantage that the image quality of the captured image can be further improved can be obtained.
  • the readout operation of each pixel of the second pixel group having a short accumulation time is performed using the first operation with a long accumulation time.
  • the force S can be used to eliminate the influence of the blooming when the pixels of the first pixel group are saturated on the signals of the pixels of the second pixel group (low-sensitivity signals).

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

　偶数画素行と奇数画素行とに分かれて配置されなる画素アレイ部（１２）を有するＣＭＯＳイメージセンサ（１０）において、短い蓄積時間のｏｄｄ画素の読み出しを、長い蓄積時間のｅｖｅｎ画素の露光開始部分で行う。これにより、ｅｖｅｎ画素が飽和して当該ｅｖｅｎ画素から信号電荷があふれ、その一部がｅｖｅｎ画素と隣接するｏｄｄ画素に入り込んだとしても、既にｏｄｄ画素の読み出し動作が終わっているために、ｅｖｅｎ画素が飽和した際のブルーミングによるｏｄｄ画素の信号への影響を排除できる。隣接画素間で蓄積時間を異ならせる広ダイナミックレンジ化の手法を採るに当たって、ブルーミングによる低感度の信号への影響を排除する。

Description

明 細 書
固体撮像装置、固体撮像装置の駆動方法および撮像装置
技術分野
[0001] 本発明は、固体撮像装置、固体撮像装置の駆動方法および撮像装置に関し、特 に広ダイナミックレンジ化の技術を用いた固体撮像装置、当該固体撮像装置の駆動 方法および当該固体撮像装置を用レ、た撮像装置に関する。
背景技術
[0002] 固体撮像装置、例えば MOS(Metal Oxide Semiconductor)型撮像装置にお!/、て、 光電変換素子を含む画素が行列状に 2次元配置されてなる画素アレイ部の各画素 について、蓄積時間（露光時間）を異ならせ、蓄積時間の長短によって高感度の信 号と低感度の信号とを得て、この高感度の信号と低感度の信号とを合成することによ つてダイナミックレンジの拡大を図る技術が広く知られている。
[0003] 広ダイナミックレンジ化を図る技術の一つとして、画素アレイ部の偶数画素行と奇数 画素行とで異なるシャツタ速度にて電子シャツタ動作を行うことで、偶数画素行と奇数 画素行とで異なる蓄積時間を設定して異なる感度の信号を取り出し、これら感度の異 なる信号を後段の信号処理系で合成する技術がある（例えば、特開 2006— 25387 6号公報参照）。
発明の開示
[0004] 上記の特開 2006— 253876号公報に記載の従来技術においては、感度は蓄積 時間に比例するはずである力 実際には、比例から誤差以上に感度がずれることが ある。それは次の理由による。すなわち、ある画素の光電変換素子が飽和した場合 に、それ以上に発生した光電荷が光電変換素子からあふれて、その一部が隣接画 素の光電変換素子に入り込んでしまい、その結果、当該隣接画素では蓄積時間に 比例した感度の信号が得られなくなるからである。
[0005] このように、ある画素の光電変換素子からあふれた光電荷の一部が隣接画素の光 電変換素子に入り込んでしまう現象をブルーミングと呼ぶ。上記従来技術の場合、偶 数画素行と奇数画素行とで、蓄積時間の長レ、画素と短レ、画素とが隣接して!/、るため に、飽和しやすい蓄積時間の長い画素の光電変換素子から光電荷があふれて、蓄 積時間の短い画素の光電変換素子に入り込んでその信号量を増やしてしまう。よつ て、蓄積時間の短い画素では、感度が蓄積時間との比例関係からずれるために、広 ダイナミックレンジ化のための信号処理の精度が落ちる。
[0006] そこで、本発明は、隣接画素間で蓄積時間を異ならせる広ダイナミックレンジ化の 手法を採るに当たって、ブルーミングによる低感度の信号への影響を排除可能とした 固体撮像装置、当該固体撮像装置の駆動方法および撮像装置を提供することを目 的とする。
[0007] 上記目的を達成するために、本発明では、物理量を検知する画素が行列状に 2次 元配置されてなる画素アレイ部を有する固体撮像装置および当該固体撮像装置を 用いた撮像装置において、画素アレイ部の各画素のうち、第 1蓄積時間（露光時間） に蓄積された第 1画素群の各画素の物理量を読み出すとともに、前記第 1画素群の 各画素に隣接して配置され、前記第 1蓄積時間よりも短い第 2蓄積時間に蓄積され た第 2画素群の各画素の物理量を前記第 1蓄積時間の前半部分で読み出すように する。
[0008] 上記構成の固体撮像装置および撮像装置において、第 1蓄積時間の前半部分、 即ち飽和しやすい蓄積時間の長い第 1画素群の画素の露光開始部分で、蓄積時間 の短い第 2画素群の画素の読み出し動作が行われることで、第 1画素群の画素が飽 和して当該画素から物理量があふれ、その一部が第 1画素群の画素と隣接する第 2 画素群の画素に入り込んだとしても、既に第 2画素群の画素の読み出し動作が終わ つているために、第 2画素群の画素から出力される信号が第 1画素群の画素から入り 込んだ物理量の影響を受けることはない。
図面の簡単な説明
[0009] [図 1]本発明の一実施形態に係る CMOSイメージセンサの概略を示すシステム構成 図である。
[図 2]単位画素の回路構成の一例を示す回路図である。
[図 3]電子シャツタ走査と odd画素読み出しおよび even画素読み出しの各走査との 関係を示す図である。 [図 4]従来技術の場合の電子シャツタ走査および読み出し走査の概念を示す図であ
[図 5]本実施形態の場合の電子シャツタ走査および読み出し走査の概念を示す図で ある。
[図 6]本発明に係る撮像装置の構成の一例を示すブロック図である。
発明を実施するための最良の形態
[0010] 以下、本発明の実施の形態について図面を参照して詳細に説明する。
[0011] 図 1は、本発明の一実施形態に係る固体撮像装置の概略を示すシステム構成図で ある。本実施形態では、固体撮像装置として、可視光の光量に応じた電荷量を物理 量として画素単位で検知する例えば CMOSイメージセンサを例に挙げて説明するも のとする。
[0012] (CMOSイメージセンサの構成）
図 1に示すように、本実施形態に係る CMOSイメージセンサ 10は、入射する可視 光をその光量に応じた電荷量に光電変換する光電変換素子を含む単位画素（単位 センサ） 11が行列状（マトリックス状）に 2次元配置されてなる画素アレイ部 12を有す
[0013] この画素アレイ部 12に加えて、 CMOSイメージセンサ 10は、画素アレイ部 12の各 画素を駆動する駆動手段、各画素から出力される信号を処理する信号処理手段お よびシステムの制御を行う制御手段として、垂直駆動回路 13、カラム信号処理回路 1 4、水平駆動回路 15、水平信号線 16、出力回路 17および制御回路 18を有するシス テム構成となっている。
[0014] このシステム構成において、制御回路 18は、本 CMOSイメージセンサ 10の動作モ ードなどを指令するデータを外部から受け取り、また本 CMOSイメージセンサ 10の 情報を含むデータを外部に出力する。
[0015] 制御回路 18はさらに、垂直同期信号 Vsync、水平同期信号 Hsyncおよびマスタ 一クロック MCKに基づいて、垂直駆動回路 13、カラム信号処理回路 14および水平 駆動回路 15などの回路動作の基準となるクロック信号や制御信号などを生成する。 制御回路 18で生成されたクロック信号や制御信号などは、垂直駆動回路 13、カラム 信号処理回路 14および水平駆動回路 15などに対して与えられる。
[0016] 画素アレイ部 12には、単位画素（以下、単に「画素」と記す場合もある） 11が行列状 に 2次元配置されている。図 1に示すように、単位画素 11は、ほぼ正方格子に並んで 配置されている。これは、光電変換素子や金属配線などによって規定される光学的 開口がほぼ正方格子に並んで配置されているという意味であり、単位画素 11の回路 部分はこの限りでない。すなわち、単位画素 11の後述する回路部分については、必 ずしも、ほぼ正方格子に並んで配置されている必要はない。
[0017] 画素アレイ部 12にはさらに、単位画素 11の行列状配列に対して画素行ごとに画 素駆動配線 19が図の左右方向（画素行の画素の配列方向）に沿って形成され、画 素列ごとに垂直信号泉 20が図の上下方向（画素列の画素の配列方向）に沿って形 成されている。この画素駆動配線 19の一端は、垂直駆動回路 13の各画素行に対応 した出力端に接続されている。
[0018] 垂直駆動回路 13は、シフトレジスタやアドレスデコーダなどによって構成され、画素 アレイ部 12の各画素 11を行単位で順次選択走査し、その選択行の各画素に対して 画素駆動配線 19を通して必要な駆動ノ ルス（制御パルス）を供給する。
[0019] ここで、画素アレイ部 12の画素配列において、図 1に示すように、下から数えて 1 , 3 , …という奇数番の画素駆動配線 19を通して垂直駆動回路 13によって駆動される画 素行の各画素を奇数（odd)画素、 2, 4,…という偶数番の画素駆動配線 19を通して 垂直駆動回路 13によって駆動される画素行の各画素を偶数（even)画素と呼ぶもの とすると、これら奇数画素および偶数画素は図のような配置になる。
[0020] 垂直駆動回路 13は、具体的な構成については図示を省略するが、信号を読み出 す画素 11を行単位で順に選択走査を行うための読み出し走査系と、当該読み出し 走査系によって読み出し走査が行われる読み出し行に対して、その読み出し走査よ りもシャツタスピードの時間分だけ先行して当該読み出し行の画素 11の光電変換素 子から不要な電荷を掃き出す（リセットする）掃き出し走査を行うための掃き出し走査 系とを有する構成となっている。
[0021] この掃き出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャツ タ動作が行われる。以下では、掃き出し走査系を電子シャツタ走査系と呼ぶ。ここで、 電子シャツタ動作とは、光電変換素子の光電荷を捨て、新たに露光を開始する（光電 荷の蓄積を開始する)動作のことを言う。
[0022] 読み出し走査系による読み出し動作によって読み出される信号は、その直前の読 み出し動作または電子シャツタ動作以降に入射した光量に対応するものである。そし て、直前の読み出し動作による読み出しタイミングまたは電子シャツタ動作による掃き 出しタイミングから、今回の読み出し動作による読み出しタイミングまでの期間力 単 位画素 11における光電荷の蓄積時間（露光時間）となる。
[0023] 選択行の各画素 11から出力される信号は、画素列ごとに設けられた垂直信号線 2 0を通してカラム信号処理回路 14に供給される。カラム信号処理回路 14は、画素ァ レイ部 12の例えば画素列ごとに、即ち画素列に対して 1対 1の対応関係をもって配 置されている。
[0024] カラム信号処理回路 14は、画素アレイ部 12の画素行ごとに、選択行の各画素 11 力も出力される信号を画素列ごとに受けて、その信号に対して画素固有の固定バタ ーンノイズを除去するための CDS(Correlated Double Sampling;相関二重サンプリン グ)や信号増幅などの信号処理を行う。
[0025] なお、ここでは、カラム信号処理回路 14を画素列に対して 1対 1の対応関係をもつ て配置した構成を採る場合を例に挙げて示している力 この構成に限られるものでは なぐ例えば、複数の画素列（垂直信号線 20)ごとにカラム信号処理回路 14を 1個ず つ配置し、当該カラム信号処理回路 14を複数の画素列間で時分割にて共用する構 成などを採ることも可能である。
[0026] カラム信号処理回路 14の出力段には、水平選択スィッチ（図示せず）が水平信号 線 16との間に接続されて設けられている。なお、カラム信号処理回路 14に、 CDSや 信号増幅等の各機能以外に、 A/D (アナログ/デジタル)変換機能を持たせ、 CD Sや信号増幅等の信号処理後の画素信号をデジタル信号として出力する構成を採る ことも可能である。
[0027] 水平駆動回路 15は、シフトレジスタやアドレスデコーダなどによって構成され、水平 走査ノ ルス φ H；!〜 φ Hx (xは水平方向の画素数）を順次出力することによってカラ ム信号処理回路 14の各々を順番に選択する。水平走査パルス φ Η1〜φ Ηχは、力 ラム信号処理回路 14の出力段に設けられた水平選択スィッチを順番にオンさせる。
[0028] 水平選択スィッチは、水平走査パルス φ Η1〜 φ Hxに応答して順にオンすることで 、画素列ごとにカラム信号処理回路 14で処理された画素信号を水平信号線 16に順 番に出力させる。
[0029] 出力回路 17は、カラム信号処理回路 14の各々から水平信号線 16を通して順に供 給される画素信号に対して種々の信号処理を施して出力する。この出力回路 17での 具体的な信号処理としては、例えば、バッファリングだけする場合もあるし、あるいは ノ ッファリングの前に黒レベル調整、列ごとのばらつきの補正、信号増幅、色関係処 理などを行うこともある。
[0030] (単位画素の回路構成）
図 2は、単位画素 11の回路構成の一例を示す回路図である。図 2に示すように、本 回路例に係る単位画素 11は、光電変換素子、例えばフォトダイオード 111に加えて 、例えば転送トランジスタ 112、リセットトランジスタ 113、増幅トランジスタ 114および 選択トランジスタ 115の 4つのトランジスタを有する画素回路となって!/、る。
[0031] ここでは、これらトランジスタ 112〜； 115として、例えば Nチャネルの MOSトランジス タを用いている。ただし、ここでの転送トランジスタ 112、リセットトランジスタ 113、増幅 トランジスタ 114および選択トランジスタ 115の導電型の組み合わせは一例に過ぎず 、これらの組み合わせに限られるものではない。
[0032] この単位画素 11に対して、画素駆動配線 19として、例えば、転送配線 191、リセッ ト配線 192および選択配線 193の 3本の駆動配線が同一画素行の各画素について 共通に設けられている。これら転送配線 191、リセット配線 192および選択配線 193 の各一端は、垂直駆動回路 13の各画素行に対応した出力端に、画素行単位で接続 されている。
[0033] フォトダイオード 111は、アノードが負側電源、例えばグランドに接続されており、受 光した光をその光量 (物理量）に応じた電荷量の光電荷 (ここでは、光電子）に光電 変換する。フォトダイオード 111の力ソードは、転送トランジスタ 112を介して増幅トラ ンジスタ 114のゲートと電気的に接続されている。この増幅トランジスタ 114のゲートと 電気的に繋がったノード 116を FD (フローティングディフュージョン）部と呼ぶ。 [0034] 転送トランジスタ 112は、フォトダイオード 111の力ソードと FD部 116との間に接続 され、高レベル（例えば、 Vddレベル）がアクティブ（以下、「Highアクティブ」と記述す る）の転送パルス (i> TRFが転送配線 191を介してゲートに与えられることによってォ ン状態となり、フォトダイオード 111で光電変換された光電荷を FD部 116に転送する
[0035] リセットトランジスタ 113は、ドレインが画素電源 Vddに、ソースが FD部 116にそれ ぞれ接続され、 Highアクティブのリセットパルス (i> RST力 Sリセット配線 192を介してゲ ートに与えられることによってオン状態となり、フォトダイオード 111から FD部 116へ の信号電荷の転送に先立って、 FD部 116の電荷を画素電源 Vddに捨てることによ つて当該 FD部 116をリセットする。
[0036] 増幅トランジスタ 114は、ゲートが FD部 116に、ドレインが画素電源 Vddにそれぞ れ接続され、リセットトランジスタ 113によってリセットした後の FD部 116の電位をリセ ットレベルとして出力し、さらに転送トランジスタ 112によって信号電荷を転送した後 の FD部 116の電位を信号レベルとして出力する。
[0037] 選択トランジスタ 115は、例えば、ドレインが増幅トランジスタ 114のソースに、ソース が垂直信号線 20にそれぞれ接続され、 Highアクティブの選択パルス φ SELが選択 配線 193を介してゲートに与えられることによってオン状態となり、単位画素 11を選 択状態として増幅トランジスタ 114から出力される信号を垂直信号線 20に中継する。
[0038] なお、選択トランジスタ 115については、画素電源 Vddと増幅トランジスタ 114のドレ インとの間に接続した回路構成を採ることも可能である。
[0039] また、単位画素 11としては、上記構成の 4トランジスタ構成のものに限られるもので はなぐ増幅トランジスタ 114と選択トランジスタ 115を兼用した 3トランジスタ構成のも のなどであっても良ぐその回路構成は問わない。
[0040] (本実施形態の特徴）
上記構成の CMOSイメージセンサ 10において、本実施形態の特徴とするところは 、広ダイナミックレンジ化を目的として、蓄積時間の長短によって高感度の信号と低 感度の信号とを得るに当たって、高感度の信号を得る画素と低感度の信号を得る画 素との各蓄積時間の違え方およびそれらの読み出しタイミングにある。 [0041] なお、本実施形態に係る CMOSイメージセンサ 10では、画素アレイ部 12の各画素 11を、画素行ごとに高感度の信号を得る画素と、低感度の信号を得る画素とに分類 し、一例として、偶数画素行の各画素（even画素）を高感度の信号を得る第 1画素群 の画素とし、奇数画素行の各画素（odd画素）を低感度の信号を得る第 2画素群の画 素としている。
[0042] 先述した特開 2006— 253876号公報に記載の従来技術では、偶数画素行と奇数 画素行とで異なるシャツタ速度にて電子シャツタ動作を行うことで、偶数画素行と奇数 画素行とで異なる蓄積時間を設定するとともに、高感度の信号を得る画素の蓄積時 間の後半部分で低感度の信号の読み出し動作を行うことにより、高感度の信号と低 感度の信号とを得るようにしている。
[0043] これに対して、本実施形態では、電子シャツタ走査の走査タイミングによって高感度 の信号を得る画素の蓄積時間と低感度の信号を得る画素の蓄積時間とを違えるので はなぐ高感度の信号を得る画素と低感度の信号を得る画素とに対して別々に読み 出し走査を実行し、それぞれの読み出しタイミングによって高感度の信号を得る画素 の蓄積時間と低感度の信号を得る画素の蓄積時間とを違えることを特徴としている。
[0044] より具体的には、本実施形態に係る CMOSイメージセンサ 10においては、図 3に 示すように、読み出し走査に先行して電子シャツタ走査を画素行単位で順番に実行 し、その後に、奇数画素行と偶数画素行とに対して別々に読み出し (odd画素読み出 し /even画素読み出し）走査を実行することにより、奇数画素行の蓄積時間と偶数 画素行の蓄積時間とを違えるようにしている。
[0045] 因みに、このような電子シャツタ走査および読み出し走査については、次のような構 成によって実現することができる。先述したように、垂直駆動回路 13は、読み出し走 查系と電子シャツタ走査系（掃き出し走査系）とを有する構成となっている。
[0046] この垂直駆動回路 13において、電子シャツタ駆動手段である電子シャツタ走查系 は例えばシフトレジスタによって構成され、当該シフトレジスタから電子シャツタパルス を 1行目から画素行単位で順番に出力することにより、 1行目から順にシャツタ走査を 行ういわゆるローリングシャツタ動作（または、フォーカルプレーンシャツタ動作）を実 行するようになっている。 [0047] 一方、読み出し走査系は、 2本のシフトレジスタ、即ち偶数行走査用のシフトレジス タと奇数行走査用のシフトレジスタとによって構成され、各シフトレジスタから偶数行 読み出しパルスと奇数行読み出しパルスとを 1行おきに交互に出力することにより、 異なる画素行、具体的には隣接する偶数画素行と奇数画素行に対して交互に読み 出し動作を実行する。このとき、 2つのシフトレジスタは、第 1 ,第 2駆動手段に相当す
[0048] また、読み出し走査系をアドレスデコーダによって構成し、図 5において、 1行目か ら 7行目までは奇数画素行に対して奇数行読み出しパルスを 1行おきに順に出力し、 7行目以降につ！/、ては、 7行目→2行目→9行目→4行目→1 1行目→6行目→ · · · · · · という具合に、奇数画素行と偶数画素行との間で交互に選択走査するように、ァドレ スデコーダによるアドレス指定によって読み出し走査を行うことによって実現すること ができる。このとき、アドレスデコーダは、第 1 ,第 2駆動手段に相当する。
[0049] ここで、奇数画素行と偶数画素行との間で交互に選択走査するジグザグ走査の走 查開始行 Nは、蓄積時間の長!/、even画素の水平期間 Hを単位とした蓄積時間 aH によって決まる。すなわち、ジグザグ走査の走査開始行 Nは、 N = a—1となる。上記 の例では、 even画素の蓄積時間 aHが 8Hであることから、ジグザグ走査の走査開始 行 Nが 7行目となる。 even画素の蓄積時間 aHが 10Hのときは、ジグザグ走査の走査 開始行 Nが 9行目となり、 9行目以降でジグザグ走査が実行される。
[0050] このような読み出し走査を行うと、各画素から読み出されて本 CMOSイメージセン サ 10から出力される画素信号は、画素アレイ部 12の画素配列に対応した順番では なくなる。したがって、後段の信号処理系にフレームメモリ等の画像メモリを設けて、 当該画像メモリへの画素信号の書き込み/読み出しの制御によって画素配列に対 応した順番の画素信号に並べ替える処理が行われることになる。
[0051] このように、先ず電子シャツタ走查を行い、その後 odd画素読み出しおよび even画 素読み出しの各走査を行うことで、 odd画素読み出しおよび even画素読み出しの各 タイミングで奇数画素行の蓄積時間と偶数画素行の蓄積時間とが決まる。
[0052] 具体的には、電子シャツタ走査の走査タイミングから odd画素の読み出しタイミング までの時間が奇数画素行の蓄積時間（第 2蓄積時間）となり、電子シャツタ走査の走 查タイミングから even画素の読み出しタイミングまでの時間が偶数画素行の蓄積時 間 (第 1蓄積時間）となる。
[0053] (本実施形態の作用効果）
次に、本実施形態の作用効果について、図 4および図 5を用いて従来技術と対比し て説明する。図 4は、従来技術の場合の電子シャツタ走査および読み出し走査の概 念を示す図である。図 5は、本実施形態の場合の電子シャツタ走査および読み出し 走査の概念を示す図である。
[0054] 図 4および図 5では、横軸に時間をとつて電子シャツタ走査および読み出し走査の 各様子を示している。説明の都合上、図 3とは行数等が異なるが、本質は同じである 。本実施形態（図 5)では、 odd画素の読み出し走査を先に実行し、 even画素の読み 出し走査を後に実行するものとする。
[0055] また、蓄積時間については、理解を容易にするために、一例として、 14行 X 22列 の画素配列において、 odd画素の蓄積時間を 2H (Hは水平期間）、 even画素の蓄 積時間を 8Hとする。
[0056] <従来技術の場合〉
先ず、従来技術の場合について図 4を用いて説明する。読み出し走査については 、奇数画素行と偶数画素行とを区別せずに、奇数画素行→偶数画素行→奇数画素 行→偶数画素行→……、という具合に画素行ごとに順番に行う。そして、電子シャツ タについて奇数画素行用と偶数画素行用との 2系統で走査を実行し、この 2系統の 電子シャツタの各走査タイミングで奇数画素行と偶数画素行との各蓄積時間を調整 している。
[0057] このように、電子シャツタの動作タイミングで奇数画素行/偶数画素行の各蓄積時 間を調整する駆動方法では、高感度の信号を得る蓄積時間の長!/、even画素の蓄積 時間の後半部分で低感度の信号を得る蓄積時間の短い odd画素の読み出し動作が 行われることから、飽和しやすい蓄積時間の長い even画素において、露光開始時点 力、ら例えば 4H位の時間が経過した時点でフォトダイオード 111が飽和すると次のよう な不具合が発生する。
[0058] すなわち、飽和した蓄積時間の長い even画素において、さらに入る入射光によつ て光電荷がフォトダイオード 111からあふれてくると、そのあふれた光電荷の一部が、 当該 even画素を含む画素行に隣接する前後の画素行の odd画素（即ち、蓄積時間 の短い odd画素）に入り込むブルーミングが発生する。このブルーミングが発生すると 、 odd画素の電荷量は、入射光量に応じた本来の電荷量よりも、 even画素から入り 込んだ光電荷の分だけ多くなる。
[0059] これにより、蓄積時間の短い odd画素においては、ブルーミングが発生した時点で はまだ読み出し動作が行われる前であることから、当該 odd画素に隣接する even画 素からあふれた光電荷の一部が入り込んだ時点から感度と蓄積時間との比例関係が 崩れるために、当該 odd画素は蓄積時間に比例した信号を出力できなくなる。
[0060] なお、ここでは、理解を容易にするために、 14行 X 22列の画素配列において、飽 和画素（飽和した even画素）を含む画素行に隣接する前後の画素行の各 odd画素 に対して、飽和画素からあふれた光電荷の一部が入り込むブルーミングが発生する 場合を例に挙げて説明したが、実際には、種々のグラフィックス表示規格に準拠した 多画素の画素配列であり、当該多画素の画素配列において、飽和画素を含む画素 行から 3行以上の奇数行離れた画素行の各 odd画素に対してもブルーミングが発生 する場合もある。
[0061] このように、低感度の信号を出力する odd画素力 S、飽和画素からのブルーミングに よって蓄積時間に比例した信号を出力できないと、当該 odd画素の信号 (低感度の 信号）が入射光の光量に応じた正確な信号ではないために、高感度の信号と低感度 の信号とを合成することによってダイナミックレンジの拡大を図る後段の信号処理系 における信号処理の精度の低下を招くことになる。
[0062] <本実施形態の場合〉
続いて、本実施形態の場合について図 5を用いて説明する。読み出し走査に先行 して電子シャツタ走査を画素行ごとに順番に実行し、その後に、蓄積時間の短い odd 画素の読み出し走査、次いで蓄積時間の長い even画素の読み出し走査の順で各 走査を実行することにより、特に図 5から明らかなように、 odd画素の露光期間（光電 荷の蓄積期間）が、 even画素の露光開始部分 (露光開始の頭の方）になる。
[0063] このように、 odd画素の露光期間が even画素の露光開始部分にあることで、飽和し やす!/、even画素にお!/、て、露光開始時点から例えば 4H位の時間が経過した時点 でフォトダイオード 111が飽和し、さらに入る入射光によって光電荷がフォトダイォー ド 111からあふれ始めて、その光電荷の一部が当該 even画素に隣接する蓄積時間 の短い odd画素に入り込んだとしても、光電荷があふれ始める前に、蓄積時間の短 V、odd画素の読み出しが終了して!/、るために、既に出力されて!/、る odd画素の信号 は正確な信号、即ち入射光の光量に応じた信号レベルの本来の信号である。
[0064] 具体的には、図 5の 2行目の even画素について考えると、当該 even画素の露光開 始時点から 4H程度でフォトダイオード 111が飽和し、当該フォトダイオード 111から 光電荷があふれ始めたとしても、 2行目の even画素に隣接する 1行目の odd画素で は even画素の露光開始から 1H経過後に、 2行目の even画素に隣接する 3行目の o dd画素では even画素の露光開始から 3H経過後に、即ち何れも even画素から光電 荷があふれ始める前に読み出し動作が終了している。
[0065] したがって、 2行目の even画素に隣接する 1行目および 3行目の odd画素の各低感 度の信号に対して、 even画素からあふれた光電荷が悪影響を及ぼすことはない。 1 行目、 3行目の odd画素に限らず、飽和画素を含む画素行から 3行以上の奇数行離 れた画素行の各 odd画素についても同様のことが言える。
[0066] なお、 1行目、 3行目の各 odd画素において、 2行目の even画素（飽和画素）からあ ふれて入り込んだ光電荷の一部については、次の電子シャツタ動作によって掃き捨 てられるために、次のフィールドでの当該 odd画素の信号に対して悪影響を及ぼすこ ともない。
[0067] 上述したように、 odd画素の読み出しと even画素の読み出しとの各動作タイミング で奇数画素行と偶数画素行との各蓄積時間を調整する駆動方法を採ることで、蓄積 時間の長レ、画素と短レ、画素とが隣接して!/、ても、蓄積時間の長レ、even画素のフォト ダイオード 111が飽和し、光電荷があふれ始めたときには既に蓄積時間の短!/、odd 画素の読み出し動作が終わっており、その読み出し時点では odd画素における感度 と蓄積時間との比例関係が保たれているために、 odd画素からは蓄積時間に比例し た低感度の信号が出力されることになる。
[0068] 因みに、飽和しやすい even画素において、露光開始時点から 2H程度以下でフォ トダイオード 111が飽和し、当該フォトダイオード 111から光電荷の一部があふれ始 める場合には、当該 even画素に隣接する odd画素のフォトダイオード 111は自分自 身の入射光で既に飽和して!/、てもともと信号量がわからな!/、場合である。したがって 、このような場合については考慮しなくてよい。
[0069] 上述したように、第 1蓄積時間に信号電荷が蓄積される第 1画素群の各画素と、第 1蓄積時間よりも短い第 2蓄積時間に信号電荷が蓄積される第 2画素群の各画素と が画素行単位で、例えば偶数画素行と奇数画素行とに分かれて配置されなる画素ァ レイ部 12を有する CMOSイメージセンサ 10において、短い蓄積時間（第 2蓄積時間 )の odd画素の読み出しを、第 1蓄積時間の前半部分、即ち長い蓄積時間（第 1蓄積 時間）の even画素の露光開始部分で行うことで、 even画素が飽和して当該 even画 素から信号電荷があふれ、その一部が even画素と隣接する odd画素に入り込んだと しても、既に odd画素の読み出し動作が終わっているために、 even画素が飽和した 際のブルーミングによる odd画素の信号への影響を排除することができる。
[0070] 以上説明した本発明に係る広ダイナミックレンジ化の技術は、長!/、蓄積時間と短レ、 蓄積時間の画像を撮るのに、各画素について 1回しか読み出し動作を行わないため に、 2つの画素行に対して読み出し走査を行っても読み出し走査の進行速度は変わ らない。したがって、他の広ダイナミックレンジ化の技術と組み合わせて用いることも 可能である。
[0071] また、上記実施形態では、画素アレイ部 12の各画素 1 1を低感度、高感度の 2段階 の感度に対応した 2つの画素群に分類するとした力、これに限られるものではなぐ 3 段階以上の感度に対応した 3つ以上の画素群に分類することも可能である。例えば、 低感度、中感度、高感度の 3段階の感度に対応した 3つの画素群に分類する場合に は、低感度の画素群と中感度の画素群との間に、中感度の画素群と高感度の画素 群との間にそれぞれ、本発明に係る広ダイナミックレンジ化の技術が適用されること になる。
[0072] なお、上記実施形態では、可視光の光量に応じた信号電荷を物理量として検知す る単位画素 11が行列状に配置されてなる CMOSイメージセンサの場合を例に挙げ て説明したが、本発明は CMOSイメージセンサへの適用に限られるものではなぐ隣 接する画素間で蓄積時間を異ならせる広ダイナミックレンジ化を図るイメージセンサ 全般に適用可能である。
[0073] また、本発明は、可視光の入射光量の分布を検知して画像として撮像するイメージ センサへの適用に限らず、赤外線や X線、あるいは粒子等の入射量の分布を画像と して撮像するイメージセンサや、広義の意味として、圧力や静電容量など、他の物理 量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像装置 (物理量 分布検知装置)全般に対して適用可能である。
[0074] さらに、本発明は、画素アレイ部の各画素を行単位で順に走査して各画素の信号 を読み出す固体撮像装置に限らず、画素単位で任意の画素を選択して、当該選択 画素から画素単位で信号を読み出す X— Yアドレス型の固体撮像装置に対しても適 用可能である。
[0075] この X— Yアドレス型の固体撮像装置を含む固体撮像装置全般において、広ダイ ナミックレンジ化の手法を採るに当たっては、物理量を検知する画素が行列状に 2次 元配置されてなる画素アレイ部において、当該画素アレイ部の各画素のうち、第 1蓄 積時間に蓄積された第 1画素群の各画素の物理量を読み出すとともに、第 1画素群 の各画素に隣接して配置され、第 1蓄積時間よりも短い第 2蓄積時間に蓄積された第 2画素群の各画素の物理量を第 1蓄積時間の前半部分で読み出す構成を採ることで 、第 1画素群の画素が飽和したときには既に第 2画素群の画素の読み出し動作が終 わっているために、第 1画素群の画素の飽和に起因するブルーミングによる第 2画素 群の画素の信号 (低感度の信号)への影響を排除することができる。
[0076] なお、固体撮像装置はワンチップとして形成された形態であってもよいし、撮像部と 、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジ ユール状の形態であってもよ!/、。
[0077] また、本発明は、固体撮像装置への適用に限られるものではなぐ撮像装置にも適 用可能である。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラ システムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子 機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする 場合もある。 [0078] [撮像装置]
図 6は、本発明に係る撮像装置の構成の一例を示すブロック図である。図 6に示す ように、本発明に係る撮像装置は、レンズ群 31を含む光学系、固体撮像装置 32、力 メラ信号処理回路である DSP(Digital Signal Processor)回路 33、フレームメモリ 34、 表示装置 35、記録装置 36、操作系 37および電源系 38等を有し、 DSP回路 33、フ レームメモリ 34、表示装置 35、記録装置 36、操作系 37および電源系 38がバスライ ン 39を介して相互に接続された構成となって!/、る。
[0079] レンズ群 31は、被写体からの入射光（像光）を取り込んで固体撮像装置 32の撮像 面上に結像する。固体撮像装置 32は、レンズ群 31によって撮像面上に結像された 入射光の光量を画素単位で電気信号に変換して画素信号として出力する。この固体 撮像装置 32として、先述した実施形態に係る CMOSイメージセンサ 10が用いられる
〇
[0080] 固体撮像装置 32として用いられる CMOSイメージセンサ 10から出力される画素信 号の順番は、先述したように、図 1に示す画素アレイ部 12の画素配列に対応した順 番ではなぐ本発明に係る広ダイナミックレンジ化の技術の下での読み出し走査に対 応した順番となる。
[0081] DSP回路 33は、固体撮像装置 32から出力される画素信号に対して種々の信号処 理を行う。その処理の一つとして、固体撮像装置 32から本発明に係る広ダイナミック レンジ化の技術の下での読み出し走査に対応した順番で出力される画素信号を、画 素アレイ部 12の画素配列に対応してフレームメモリ 34に書き込み、かつ当該フレー ムメモリ 34が画素アレイ部 12の画素配列に対応した順番で読み出す制御を行う。
[0082] DSP回路 33はさらに、蓄積時間の長い even画素の画素信号と蓄積時間の短い o dd画素の画素信号とを、蓄積時間の比を考慮してダイナミックレンジの広い画像、即 ち画像階調（明るさの段階)が豊かな画像に合成する信号処理を行う。これらの信号 処理の外に、 DSP回路 33は、周知の種々のカメラ信号処理を行う。
[0083] 表示装置 35は、液晶表示装置や有機 ELfelectro luminescence)表示装置等のパ ネル型表示装置からなり、固体撮像装置 32で撮像された動画または静止画を表示 する。記録装置 36は、固体撮像装置 32で撮像された動画または静止画を、ビデオ テープや DVD(Digital Versatile Disk)等の記録媒体に記録する。
[0084] 操作系 37は、ユーザによる操作の下に、本撮像装置が持つ様々な機能について 操作指令を発する。電源系 38は、 DSP回路 33、フレームメモリ 34、表示装置 35、記 録装置 36および操作系 37の動作電源となる各種の電源を、これら供給対象に対し て適宜供給する。
[0085] 上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモ パイル機器向けカメラモジュールなどの撮像装置において、その固体撮像装置 32と して先述した実施形態に係る CMOSイメージセンサ 10を用いることで、当該 CMOS イメージセンサ 10では、高感度の信号を得る蓄積時間の長い画素の飽和に起因す るブルーミングによる蓄積時間の短い画素信号 (低感度の信号)への影響を排除す ること力 Sできることにより、 DSP回路 33での広ダイナミックレンジ化のための信号処理 を高精度にて行うことができるために、撮像画像の画質をより向上できる利点が得ら れる。
[0086] 本発明によれば、隣接する画素間で蓄積時間を異ならせる広ダイナミックレンジ化 の手法を採るに当たって、蓄積時間の短い第 2画素群の各画素の読み出し動作を、 蓄積時間の長い第 1画素群の各画素の露光開始部分で行うことにより、第 1画素群 の画素が飽和して物理量が第 2画素群の画素に入り込んだとしても、そのとき既に第 2画素群の画素の読み出し動作が終わっているために、第 1画素群の画素が飽和し た際のブルーミングによる第 2画素群の画素の信号 (低感度の信号)への影響を排除 すること力 Sでさる。

Claims

請求の範囲
[1] 物理量を検知する画素が行列状に 2次元配置されてなる画素アレイ部と、
前記画素アレイ部の各画素のうち、第 1蓄積時間に蓄積された第 1画素群の各画 素の物理量を読み出す第 1駆動手段と、
前記第 1画素群の各画素に隣接して配置され、前記第 1蓄積時間よりも短い第 2蓄 積時間に蓄積された第 2画素群の各画素の物理量を前記第 1蓄積時間の前半部分 で読み出す第 2駆動手段と
を備えることを特徴とする固体撮像装置。
[2] 前記第 1画素群の各画素と前記第 2画素群の各画素とが前記画素アレイ部の画素 行単位で配置されており、
前記第 2駆動手段は、前記第 1駆動手段による前記第 1画素群の各画素の読み出 し走査よりも先に、前記第 2画素群の各画素の読み出し走査を行う
ことを特徴とする請求項 1記載の固体撮像装置。
[3] 前記第 1画素群の各画素と前記第 2画素群の各画素とが前記画素アレイ部の偶数 画素行と奇数画素行とに分かれて配置されている
ことを特徴とする請求項 2記載の固体撮像装置。
[4] 前記画素アレイ部の各画素行を順番に走査して画素行単位で画素の物理量を捨 てる電子シャツタ動作を行う電子シャツタ駆動手段を備え、
前記第 1駆動手段は、前記電子シャツタ動作に同期して当該電子シャツタ動作のタ イミングから前記第 1蓄積時間が経過したタイミングで前記第 1画素群の各画素の物 理量を読み出し、
前記第 2駆動手段は、前記電子シャツタ動作に同期して当該電子シャツタ動作のタ イミングから前記第 2蓄積時間が経過したタイミングで前記第 2画素群の各画素の物 理量を読み出す
ことを特徴とする請求項 3記載の固体撮像装置。
[5] 物理量を検知する画素が行列状に 2次元配置されてなる画素アレイ部の各画素の うち、第 1蓄積時間に蓄積された第 1画素群の各画素の物理量を読み出すとともに、 前記第 1画素群の各画素に隣接して配置され、前記第 1蓄積時間よりも短い第 2蓄 積時間に蓄積された第 2画素群の各画素の物理量を前記第 1蓄積時間の前半部分 で読み出す
ことを特徴とする固体撮像装置の駆動方法。
[6] 物理量を検知する画素が行列状に 2次元配置されてなる画素アレイ部と、
前記画素アレイ部の各画素のうち、第 1蓄積時間に蓄積された第 1画素群の各画 素の物理量を読み出す第 1駆動手段と、
前記第 1画素群の各画素に隣接して配置され、前記第 1蓄積時間よりも短い第 2蓄 積時間に蓄積された第 2画素群の各画素の物理量を前記第 1蓄積時間の前半部分 で読み出す第 2駆動手段と、
前記第 1画素群の各画素から得られる信号と前記第 2画素群の各画素から得られ る信号とを合成してダイナミックレンジの拡大を図る信号処理手段と
を備えることを特徴とする撮像装置。
PCT/JP2007/072389 2006-12-07 2007-11-19 固体撮像装置、固体撮像装置の駆動方法および撮像装置 Ceased WO2008069015A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020097011529A KR101422875B1 (ko) 2006-12-07 2007-11-19 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US12/517,595 US8274588B2 (en) 2006-12-07 2007-11-19 Solid-state imaging device, method for driving the same, and imaging device
EP07832119A EP2101488A4 (en) 2006-12-07 2007-11-19 SOLID BITE ORDER ARRANGEMENT, SOLID BODY IMAGE ARRANGEMENT CONTROL PROCESS AND IMAGE ORDER ARRANGEMENT
US13/588,627 US8964077B2 (en) 2006-12-07 2012-08-17 Solid-state imaging device, method for driving the same, and imaging device
US14/593,702 US9531972B2 (en) 2006-12-07 2015-01-09 Solid-state imaging device, method for driving the same, and imaging device
US15/349,365 US9899447B2 (en) 2006-12-07 2016-11-11 Solid-state imaging device, method for driving the same, and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006330295A JP4961982B2 (ja) 2006-12-07 2006-12-07 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2006-330295 2006-12-07

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US12/517,595 A-371-Of-International US8274588B2 (en) 2006-12-07 2007-11-19 Solid-state imaging device, method for driving the same, and imaging device
US13/588,627 Continuation US8964077B2 (en) 2006-12-07 2012-08-17 Solid-state imaging device, method for driving the same, and imaging device

Publications (1)

Publication Number Publication Date
WO2008069015A1 true WO2008069015A1 (ja) 2008-06-12

Family

ID=39491919

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/072389 Ceased WO2008069015A1 (ja) 2006-12-07 2007-11-19 固体撮像装置、固体撮像装置の駆動方法および撮像装置

Country Status (7)

Country Link
US (4) US8274588B2 (ja)
EP (1) EP2101488A4 (ja)
JP (1) JP4961982B2 (ja)
KR (1) KR101422875B1 (ja)
CN (1) CN101554044A (ja)
TW (1) TW200838298A (ja)
WO (1) WO2008069015A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102917183A (zh) * 2011-08-04 2013-02-06 索尼公司 成像装置、图像处理方法和程序
US8994843B2 (en) 2010-09-01 2015-03-31 Qualcomm Incorporated High dynamic range image sensor

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9100514B2 (en) * 2009-10-28 2015-08-04 The Trustees Of Columbia University In The City Of New York Methods and systems for coded rolling shutter
JP5726434B2 (ja) * 2010-04-14 2015-06-03 浜松ホトニクス株式会社 半導体光検出素子
CN103181160B (zh) 2010-07-28 2016-06-15 富士胶片株式会社 成像设备和成像方法
JP5655626B2 (ja) 2011-02-24 2015-01-21 ソニー株式会社 画像処理装置、および画像処理方法、並びにプログラム
JP5999750B2 (ja) 2011-08-25 2016-09-28 ソニー株式会社 撮像素子、撮像装置及び生体撮像装置
JP2013050538A (ja) 2011-08-30 2013-03-14 Sony Corp 表示装置および電子機器
US8809759B2 (en) * 2011-10-11 2014-08-19 Omnivision Technologies, Inc. Multiple-row concurrent readout scheme for high-speed CMOS image sensor with backside illumination
US8786732B2 (en) * 2012-10-31 2014-07-22 Pixon Imaging, Inc. Device and method for extending dynamic range in an image sensor
KR102039464B1 (ko) 2013-05-21 2019-11-01 삼성전자주식회사 전자 센서와, 그의 제어 방법
JP5665932B2 (ja) * 2013-07-31 2015-02-04 キヤノン株式会社 放射線検出器及び制御方法
JP6413235B2 (ja) * 2013-12-06 2018-10-31 株式会社ニコン 撮像素子および撮像装置
KR102170627B1 (ko) 2014-01-08 2020-10-27 삼성전자주식회사 이미지 센서
KR102198853B1 (ko) 2014-11-27 2021-01-05 삼성전자 주식회사 이미지 센서, 및 상기 이미지 센서를 포함하는 이미지 처리 시스템
CN106157902A (zh) * 2015-03-26 2016-11-23 群创光电股份有限公司 显示装置及感测装置
KR102407036B1 (ko) 2015-11-03 2022-06-10 삼성전자주식회사 이미지 센서 및 이미지 센서의 동작 방법
GB2554663B (en) * 2016-09-30 2022-02-23 Apical Ltd Method of video generation
KR102488600B1 (ko) * 2017-09-26 2023-01-13 삼성디스플레이 주식회사 지문 감지 장치 및 그 구동 방법
US10593029B2 (en) * 2018-03-21 2020-03-17 Ford Global Technologies, Llc Bloom removal for vehicle sensors
JP7307534B2 (ja) 2018-10-04 2023-07-12 浜松ホトニクス株式会社 レーザ加工方法、半導体デバイス製造方法及び検査装置
KR102712154B1 (ko) * 2019-05-22 2024-09-30 삼성전자주식회사 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
CN112672070B (zh) * 2020-12-30 2022-07-26 惠州华阳通用电子有限公司 一种摄像头拍摄参数调节方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846873A (ja) * 1994-07-28 1996-02-16 Matsushita Electron Corp 固体撮像装置の駆動方法と信号処理方法
EP1093698A1 (en) 1999-04-09 2001-04-25 Casio Computer Co., Ltd. Drive control method for photosensor system
JP2001275044A (ja) * 2000-03-27 2001-10-05 Sanyo Electric Co Ltd ディジタルカメラ
JP2003189193A (ja) 2001-12-13 2003-07-04 Olympus Optical Co Ltd 撮像装置
JP2005175626A (ja) 2003-12-08 2005-06-30 Micron Technology Inc イメージング用ワイドダイナミックレンジオペレーション
JP2006253876A (ja) 2005-03-09 2006-09-21 Sony Corp 物理量分布検知装置および物理量分布検知装置の駆動方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997017800A1 (en) * 1995-11-07 1997-05-15 California Institute Of Technology An image sensor with high dynamic range linear output
JP2000078596A (ja) * 1998-08-31 2000-03-14 Mitsubishi Electric Corp ビデオカメラ
US6507365B1 (en) * 1998-11-30 2003-01-14 Kabushiki Kaisha Toshiba Solid-state imaging device
JP4831892B2 (ja) * 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
JP2003169259A (ja) * 2001-12-04 2003-06-13 Hitachi Ltd 撮像装置
JP4135360B2 (ja) * 2001-12-25 2008-08-20 ソニー株式会社 固体撮像装置
US7382407B2 (en) * 2002-08-29 2008-06-03 Micron Technology, Inc. High intrascene dynamic range NTSC and PAL imager
US7446812B2 (en) * 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
US20050168589A1 (en) * 2004-01-30 2005-08-04 D. Amnon Silverstein Method and system for processing an image with an image-capturing device
US7880785B2 (en) * 2004-07-21 2011-02-01 Aptina Imaging Corporation Rod and cone response sensor
CN101142810B (zh) * 2005-03-15 2010-09-01 欧姆龙株式会社 图像处理装置和图像处理方法、图像处理系统
JP4756960B2 (ja) * 2005-09-02 2011-08-24 キヤノン株式会社 撮像装置及びその制御方法、コンピュータプログラム及び記憶媒体
US7855740B2 (en) * 2007-07-20 2010-12-21 Eastman Kodak Company Multiple component readout of image sensor
JP4587185B2 (ja) * 2008-02-27 2010-11-24 キヤノン株式会社 撮像システム及び撮像装置の制御方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846873A (ja) * 1994-07-28 1996-02-16 Matsushita Electron Corp 固体撮像装置の駆動方法と信号処理方法
EP1093698A1 (en) 1999-04-09 2001-04-25 Casio Computer Co., Ltd. Drive control method for photosensor system
JP2001275044A (ja) * 2000-03-27 2001-10-05 Sanyo Electric Co Ltd ディジタルカメラ
US20010030708A1 (en) 2000-03-27 2001-10-18 Sanyo Electric Co., Ltd Digital camera
JP2003189193A (ja) 2001-12-13 2003-07-04 Olympus Optical Co Ltd 撮像装置
JP2005175626A (ja) 2003-12-08 2005-06-30 Micron Technology Inc イメージング用ワイドダイナミックレンジオペレーション
JP2006253876A (ja) 2005-03-09 2006-09-21 Sony Corp 物理量分布検知装置および物理量分布検知装置の駆動方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2101488A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994843B2 (en) 2010-09-01 2015-03-31 Qualcomm Incorporated High dynamic range image sensor
CN102917183A (zh) * 2011-08-04 2013-02-06 索尼公司 成像装置、图像处理方法和程序

Also Published As

Publication number Publication date
TWI357761B (ja) 2012-02-01
US20150124141A1 (en) 2015-05-07
US8964077B2 (en) 2015-02-24
JP2008147818A (ja) 2008-06-26
JP4961982B2 (ja) 2012-06-27
KR20090086091A (ko) 2009-08-10
US8274588B2 (en) 2012-09-25
US9531972B2 (en) 2016-12-27
US9899447B2 (en) 2018-02-20
KR101422875B1 (ko) 2014-07-23
US20120307118A1 (en) 2012-12-06
EP2101488A4 (en) 2013-02-27
US20100066878A1 (en) 2010-03-18
TW200838298A (en) 2008-09-16
CN101554044A (zh) 2009-10-07
EP2101488A1 (en) 2009-09-16
US20170062509A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
WO2008069015A1 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP4609428B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN101998066B (zh) 固体摄像装置、其驱动方法以及电子设备
JP5516960B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
KR101186734B1 (ko) 고체 촬상 장치, 카메라 및 그 구동 방법
CN102843527B (zh) 固态成像装置、驱动固态成像装置的方法和电子系统
US9088726B2 (en) Solid-state image capturing device, method of driving solid-state image capturing device, and image capturing apparatus
US8599305B2 (en) Solid-state imaging device and image capture apparatus with anti-blooming pre-shutter operation
JP4211849B2 (ja) 物理量検出装置、固体撮像装置及び撮像装置
JP2003198948A (ja) 固体撮像装置および固体撮像装置の駆動方法
JP4758318B2 (ja) 固体撮像装置
WO2024203289A1 (ja) 固体撮像装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780045336.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07832119

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12517595

Country of ref document: US

Ref document number: 1020097011529

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2007832119

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE