WO2009049958A2 - Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren - Google Patents

Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren Download PDF

Info

Publication number
WO2009049958A2
WO2009049958A2 PCT/EP2008/061550 EP2008061550W WO2009049958A2 WO 2009049958 A2 WO2009049958 A2 WO 2009049958A2 EP 2008061550 W EP2008061550 W EP 2008061550W WO 2009049958 A2 WO2009049958 A2 WO 2009049958A2
Authority
WO
WIPO (PCT)
Prior art keywords
containing layer
semiconductor substrate
aluminum
germanium
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/061550
Other languages
English (en)
French (fr)
Other versions
WO2009049958A3 (de
Inventor
Axel Franke
Achim Trautmann
Ando Feyh
Sonja Knies
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to EP08803521A priority Critical patent/EP2197781B1/de
Priority to DE502008003135T priority patent/DE502008003135D1/de
Priority to AT08803521T priority patent/ATE504543T1/de
Publication of WO2009049958A2 publication Critical patent/WO2009049958A2/de
Publication of WO2009049958A3 publication Critical patent/WO2009049958A3/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding

Definitions

  • the invention relates to a composite of at least two semiconductor substrates according to the preamble of claim 1 and to a method for producing a composite of at least two semiconductor substrates according to claim 9.
  • US 2006/0208326 A1 discloses a composite of a semiconductor substrate having at least one MEMS component and a second semiconductor substrate having a CMOS component.
  • CMOS component there is a eutectic connection between a germanium layer provided on the first semiconductor substrate and a corresponding aluminum layer provided on the second semiconductor substrate. Due to the eutectic connection between the germanium layer and the aluminum layer, a high bond strength of the composite is realized.
  • a disadvantage of the known composite is that the germanium layer on the MEMS semiconductor substrate must be elaborately protected during its production, since the germanium layer is applied before a necessary trench process in which germanium is etchable to the same extent as that Semiconductor substrate material.
  • the object of the invention to propose a composite of at least two semiconductor substrates which is optimized in terms of easy manufacturability, of which at least one carries a MEMS component. Furthermore, the object is a correspondingly optimized, d. H. to propose a simple production method for such a composite.
  • the invention is based on the idea to arrange or apply the at least one aluminum-containing layer on the first semiconductor substrate having at least one MEMS component and the at least one germanium-containing layer on the second semiconductor substrate.
  • a MEMS device in the context of the invention is a component of a so-called micro-electro-Mecha- nical systems understood.
  • the MEMS component is a mechanical component, for example a sensor or a sensor part or an actuator or an actuator part.
  • a composite formed according to the concept of the invention has manufacturing advantages over the known composite decisive advantages.
  • the at least one aluminum-containing layer on the first semiconductor substrate is not attacked during a trench or sacrificial layer process for producing the semiconductor substrate, in particular of the at least one MEMS device, so that expensive protection of the at least one aluminum containing layer which serves in a later connection step for forming a eutectic compound to the at least one germanium-containing layer can be omitted.
  • An embodiment is preferred in which in each case at least one aluminum or germanium-containing layers are applied in a plurality of spaced-apart regions on the semiconductor substrate.
  • An ASIC device is a component of an application-specific integrated circuit, also called a custom chip. Under an ASIC component, a component of the electronic circuit or the electronic see circuit understood as such.
  • the ASIC component is a CMOS component, that is to say a complementary metal oxide semiconduetor.
  • the provision of the at least one germanium-containing layer on the second semiconductor substrate containing at least one ASIC component is advantageous, since the germanium deposition can be applied as the last method step in the production of the second semiconductor substrate, whereby a passivation of the at least one germanium-containing layer can be omitted ,
  • the eutectic bonding process leads to the formation of a mechanically stable, electrically conductive and hermetic connection of ASIC and MEMS.
  • an embodiment is advantageous in which the aluminum-containing layer and / or the germanium-containing layer, in particular before the eutectic compound is structured, preferably microstructured. It is conceivable to structure the already applied layers and / or to apply at least one of the layers in a structured manner.
  • the aluminum-containing layer is formed from aluminum and / or AlSiCu and / or from AlSi and / or AlCu.
  • the Layer thickness of the aluminum-containing layer and / or the germanium-containing layer is at least about 50 nanometers.
  • the thickness is selected from a value range between about 50 nanometers and about 5000 nanometers, preferably from a value range between about 100 nanometers and about 2000 nanometers.
  • Particularly preferred is a thickness of at least one of the layers of about 1500 nanometers.
  • the MEMS component or the MEMS components and / or, if provided, the at least one ASIC component by the eutectic compound of the at least one aluminum-containing layer and the at least one containing germanium Layer are hermetically encapsulated / is.
  • This can be realized, for example, by forming the layers in the form of a bonding frame, which completely encloses the at least one MEMS component and / or the at least one ASIC component.
  • the at least one germanium-containing layer is distinct, in particular, is preferred at least a factor of 10, thinner than the at least one aluminum-containing layer.
  • only part of the aluminum-containing layer is used for the formation of the Al / Ge eutectic.
  • the remaining aluminum serves as a spacer (so-called spacer layer) between the two semiconductor substrates (wafers) to be connected.
  • the aluminum-containing layer is realized in a thickness between about 2 microns and about 10 microns.
  • the thickness of the germanium-containing layer is only about 100 to about 700 nanometers. This results preferably in a eutectic zone (eutectic layer) with a layer thickness of about 1 micron.
  • the invention also leads to a method for producing a composite from a first semiconductor substrate having at least one MEMS component and at least one second semiconductor substrate, wherein the second semiconductor substrate preferably carries at least one ASIC component.
  • the method is used to produce a prescribed composite.
  • Particularly preferred is an embodiment of the method in which the at least one germanium-containing layer is applied as the last method step in the production of the second, an ASIC device having semiconductor substrate.
  • passivation of the germanium can be omitted in the production of the semiconductor substrate or of the ASIC component.
  • the layer containing aluminum and / or the germanium-containing layer is applied to the corresponding semiconductor substrate by a deposition process, preferably by sputtering or CVD coating, preferably by PE-CVD coating.
  • the aluminum-containing layer and / or the germanium-containing layer in structured fashion to the corresponding semiconductor substrate and / or to structure it after application, in particular to microstructure it.
  • FIG. 2 shows a sectional view of the second semiconductor substrate with ASIC components before joining with the first semiconductor substrate shown in FIG. 1 and FIG
  • Fig. 3 is a sectional view of a composite of the semiconductor substrates shown in Figs. 1 and 2.
  • FIG. 1 shows a first semiconductor substrate 1 (MEMS wafer).
  • MEMS devices 2 here: sensor structure
  • an aluminum-containing layer 3 was deposited on the first semiconductor substrate 1 to produce a eutectic compound to be explained later.
  • the aluminum-containing layer identified by the reference symbol 3a is a bonding frame enclosing the MEMS components 2.
  • the aluminum-containing layer identified by reference numeral 3b is a contact pad for making an electrical connection to the second semiconductor substrate 4 shown in FIG. 2.
  • the second semiconductor substrate 4 (ASIC wafer) has its in FIG Drawing plane lower side ASIC Components 5 (processor) and in several regions a germanium-containing layer 6.
  • the germanium-containing layer designated by the reference numeral 6a is designed as a circumferentially closed bond frame, which corresponds in its dimensions to the bonding frame 3a on the first semiconductor substrate 1.
  • the germanium-containing layer identified by reference numeral 6b is designed as a contact pad and corresponds to the contact pad identified by the reference sign 3b on the first semiconductor substrate.
  • the semiconductor substrates 1, 4 are additionally subjected to pressure (contact pressure).
  • a respective eutectic layer 7 is formed between the aluminum-containing layers 3 and the germanium-containing layers 6. This ensures a firm connection of the two semiconductor substrates 1, 4 and for a hermetic encapsulation of the MEMS components 2.
  • at least one electrical contact between the semiconductor substrates 1 arranged within the bonding frame 3a can also be provided. 4 are provided.
  • the layer thickness of the aluminum-containing layers 3 is about 1.5 ⁇ m.
  • the layer thickness of the germanium-containing layers is in each case about 1.5 ⁇ m. It is also possible to realize lower layer thicknesses. Additionally or alternatively to the printing of the aluminum-containing layers 3 and / or the germanium-containing layers 6, deposition by sputtering or CVD coating can be realized.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Recrystallisation Techniques (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Abstract

Die Erfindung betrifft einen Verbund (1) aus einem ersten, mindestens ein MEMS-Bauelement (2) aufweisenden Halbleiter substrat (1) und mindestens einem zweiten Halbleitersub strat (4), wobei mindestens eine Germanium enthaltende Schicht (6) eutektisch mit mindestens einer Aluminium enthaltenden Schicht (3) verbunden ist. Erfindungsgemäß ist vorgesehen, dass die Aluminium enthaltende Schicht (3) auf dem ersten Halbleitersubstrat (1) und die Germanium enthaltende Schicht (6) auf dem zweiten Halbleitersubstrat (4) vorgesehen ist. Ferner betrifft die Erfindung ein Herstellungsverfahren für ein Verbund (1).

Description

Verbund aus mindestens zwei Halbleitersubstraten sowie Her- stellungsverfahren
Stand der Technik
Die Erfindung betrifft einen Verbund aus mindestens zwei Halbleitersubstraten gemäß dem Oberbegriff des Anspruchs 1 sowie ein Verfahren zum Herstellen eines Verbundes aus mindestens zwei Halbleitersubstraten gemäß Anspruch 9.
Aus der US 2006/0208326 Al ist ein Verbund aus einem min- destens ein MEMS-Bauelement aufweisenden Halbleitersubstrat und einem ein CMOS-Bauelement aufweisenden zweiten Halbleitersubstrat bekannt. Dabei besteht eine eutektische Verbindung zwischen einer auf dem ersten Halbleitersubstrat vorgesehenen Germanium-Schicht und einer korrespondierenden, auf dem zweiten Halbleitersubstrat vorgesehenen Aluminium- Schicht. Durch die eutektische Verbindung zwischen der Germanium-Schicht und der Aluminium-Schicht wird eine hohe Bondstärke des Verbundes realisiert. Nachteilig bei dem bekannten Verbund ist jedoch, dass die Germanium-Schicht auf dem MEMS-Halbleitersubstrat bei dessen Herstellung aufwendig geschützt werden muss, da die Germanium-Schicht vor einem notwendigen Trench-Prozess aufgebracht wird, bei dem Germanium im gleichen Maße ätzbar ist wie das Halbleitersubstratmaterial . Offenbarung der Erfindung Technische Aufgabe
Der Erfindung liegt daher die Aufgabe zugrunde, einen im Hinblick auf eine einfache Fertigbarkeit optimierten Verbund aus mindestens zwei Halbleitersubstraten vorzuschlagen, von denen mindestens eines ein MEMS-Bauelement trägt. Ferner besteht die Aufgabe darin ein entsprechend optimiertes, d. h. einfaches Herstellungsverfahren für einen derar- tigen Verbund vorzuschlagen.
Technische Lösung
Diese Erfindung wird hinsichtlich des Verbundes mit dem Merkmal des Anspruchs 1 und hinsichtlich des Herstellungsverfahrens mit den Merkmalen des Anspruchs 9 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben. In den Rahmen der Erfindung fallen auch sämtliche Kombinationen aus zumindest zwei von in der Beschreibung, den Ansprüchen und/oder den Figuren offenbarten Merkmalen. Zur Vermeidung von Wiederholungen sollen rein vorrichtungsgemäß offenbarte Merkmale auch als verfahrensgemäß offenbart gelten und beanspruchbar sein. Ebenso sollen rein verfahrensgemäß offenbarte Merkmale als vor- richtungsgemäß offenbart gelten und beanspruchbar sein.
Der Erfindung liegt der Gedanke zugrunde, die mindestens eine, Aluminium enthaltende Schicht auf dem ersten, mindestens ein MEMS-Bauelement aufweisenden Halbleitersubstrat und die mindestens eine, Germanium enthaltende Schicht auf dem zweiten Halbleitersubstrat anzuordnen bzw. aufzubringen. Unter einem MEMS-Bauelement im Sinne der Erfindung wird ein Bauelement eines so genannten Micro-Electro-Mecha- nical Systems verstanden. Insbesondere handelt es sich bei dem MEMS-Bauelement um ein mechanisches Bauelement, beispielsweise um einen Sensor oder ein Sensorteil oder um einen Aktor oder ein Aktorteil. Ein nach dem Konzept der Er- findung ausgebildeter Verbund hat herstellungstechnisch gegenüber dem bekannten Verbund entscheidende Vorteile. So wird die mindestens eine, Aluminium enthaltende Schicht auf dem ersten Halbleitersubstrat während eines Trench- oder Opferschichtprozesses zur Herstellung des Halbleitersub- strates, insbesondere des mindestens einen MEMS-Bauelemen- tes, nicht angegriffen, so dass auf einen aufwendigen Schutz der mindestens einen, Aluminium enthaltenden Schicht, die in einem späteren Verbindungsschritt zur Ausbildung einer eutektischen Verbindung zu der mindestens ei- nen Germanium enthaltenden Schicht dient, verzichtet werden kann. Bevorzugt ist eine Ausführungsform, bei der in mehreren voneinander beabstandeten Regionen auf dem Halbleitersubstrat jeweils mindestens eine Aluminium bzw. Germanium enthaltende Schichten aufgebracht sind.
Durch die Ausbildung einer statisch eutektischen Verbindung zwischen der mindestens einen, Germanium enthaltenden Schicht und der mindestens einen, Aluminium enthaltenden Schicht kann eine hermetische Kapselung von MEMS-Bauelemen- ten realisiert werden.
Besonders bevorzugt ist eine Ausführungsform des Verbundes bei der das zweite Halbleitersubstrat mindestens ein ASIC- Bauelement aufweist. Bei einem ASIC-Bauelement handelt es sich um ein Bauelement einer anwendungsspezifischen integrierten Schaltung, auch Custom-Chip genannt. Unter einem ASIC-Bauelement wird dabei im Rahmen der Weiterbildung ein Bauelement der elektronischen Schaltung oder die elektroni- sehe Schaltung als solches verstanden. Beispielsweise handelt es sich bei dem ASIC-Bauelement um einen CMOS-Bau- stein, also einen complementary metal oxyde semiconduetor . Das Vorsehen der mindestens einen, Germanium enthaltenden Schicht auf dem zweiten, mindestens ein ASIC-Bauelement enthaltenden Halbleitersubstrat ist vorteilhaft, da die Germaniumdeposition als letzter Verfahrensschritt bei der Herstellung des zweiten Halbleitersubstrates aufgebracht werden kann, wodurch eine Passivierung der mindestens einen Germanium enthaltenden Schicht unterbleiben kann. Der eu- tektische Bondvorgang führt zur Ausbildung einer mechanisch stabilen, elektrisch leitfähigen und hermetischen Verbindung von ASIC und MEMS.
Um eine optimale Verbindung der mindestens einen, Aluminium enthaltenden Schicht und der mindestens einen, Germanium enthaltenden Schicht bei dem eutektischen Bondprozess zu erhalten, ist eine Ausführungsform von Vorteil, bei der die Aluminium enthaltende Schicht und/oder die Germanium ent- haltende Schicht, insbesondere vor der eutektischen Verbindung, strukturiert, vorzugsweise mikrostrukturiert, wird. Dabei ist es denkbar die bereits aufgebrachten Schichten zu strukturieren und/oder zumindest eine der Schichten bereits strukturiert aufzubringen.
In Weiterbildung der Erfindung ist mit Vorteil vorgesehen, dass die Aluminium enthaltende Schicht aus Aluminium und/oder AlSiCu und/oder aus AlSi und/oder AlCu gebildet ist .
Zum Herstellen einer ausreichend stabilen eutektischen Verbindung zwischen der Aluminium enthaltenden Schicht und der Germanium enthaltenden Schicht ist es vorteilhaft, wenn die Schichtdicke der Aluminium enthaltenden Schicht und/oder der Germanium enthaltenden Schicht mindestens etwa 50 Na- nometer beträgt. Besonders bevorzugt ist jedoch eine Ausführungsform bei der die Dicke aus einem Wertebereich zwi- sehen etwa 50 Nanometern und etwa 5000 Nanometern, vorzugsweise aus einem Wertebereich zwischen etwa 100 Nanometern und etwa 2000 Nanometern, gewählt wird. Besonders bevorzugt ist eine Dicke zumindest einer der Schichten von etwa 1500 Nanometern.
Von besonderem Vorteil ist eine Ausführungsform bei der den eutektisch miteinander verbundenen Schichten des Verbundes nicht eine ausschließliche Befestigungsfunktion zukommt, sondern bei der die eutektisch miteinander verbundenen, A- luminium bzw. Germanium enthaltenden Schichten als Kontak- tierung zwischen den beiden Halbleitersubstraten ausgebildet sind. Dabei ist es realisierbar, dass über die gebildeten Kontaktpads Leiterbahnen oder elektronische Bauelemente elektrisch leitend miteinander verbunden werden.
Von besonderem Vorteil ist eine Ausführungsform bei der das MEMS-Bauelement oder die MEMS-Bauelemente und/oder, falls vorgesehen, das mindestens eine ASIC-Bauelement durch die eutektische Verbindung der mindestens einen, Aluminium ent- haltenden Schicht und der mindestens einen, Germanium enthaltenden Schicht hermetisch gekapselt sind/ist. Dies kann beispielsweise dadurch realisiert werden, dass die Schichten in Form eines Bondrahmens, der das mindestens eine MEMS-Bauelement und/oder das mindestens eine ASIC-Bau- element vollumfänglich umschließt, ausgebildet sind.
Bevorzugt ist eine Ausführungsform, bei der die mindestens eine Germanium enthaltende Schicht deutlich, insbesondere mindestens um den Faktor 10, dünner ist, als die mindestens eine Aluminium enthaltende Schicht. Bei einer derartigen Ausführungsform wird nur ein Teil der Aluminium enthaltenden Schicht für die Ausbildung des Al/Ge-Eutektikums ver- braucht. Dies hat den entscheidenden Vorteil, dass das verbleibende Aluminium als Abstandshalter (sogenannte Spacer-Schicht ) zwischen den beiden zu verbindenden Halbleitersubstraten (Wafern) dient. Dies kann insbesondere für bewegliche MEMS- Inertialsensoren vorteilhaft sein, um zu verhindern, dass die Sensor-Strukturen an das angebondete Halbleitersubstrat anschlagen können. Bevorzugt ist eine Ausführungsform, bei der die Aluminium enthaltende Schicht in einer Dicke zwischen etwa 2 μm und etwa 10 μm realisiert ist. Bevorzugt beträgt die Dicke der Germanium enthaltenden Schicht nur etwa 100 bis etwa 700 Nanometer. Hieraus ergibt sich bevorzugt eine eutektische Zone (eutektische Schicht) mit einer Schichtdicke von etwa 1 μm.
Die Erfindung führt auch auf ein Verfahren zum Herstellen eines Verbundes aus einem ersten, mindestens ein MEMS-Bau- element aufweisenden Halbleitersubstrates und mindestens einem zweiten Halbleitersubstrat, wobei das zweite Halbleitersubstrat bevorzugt mindestens ein ASIC-Bauelement trägt. Besonders bevorzugt dient das Verfahren zum Herstellen ei- nes vorgeschriebenen Verbundes. Bei dem Verfahren wird durch Temperatureinwirkung mit einer Temperatur, die vorzugsweise oberhalb der Liquidustemperatur des Eutektikums liegt, und ggf. durch zusätzliche Druckeinwirkung eine eutektische Verbindung zwischen einer Aluminium enthaltenden Schicht und einer Germanium enthaltenden Schicht nach dem Zusammenführen der Halbleitersubstrate vorzugsweise nach einem vorherigen Ausrichtvorgang (Alignment) geschaffen. Kerngedanke eines nach dem Konzept der Erfindung ausgebil- deten Verfahrens ist es dabei, dass die mindestens eine A- luminium enthaltende Schicht auf das erste Halbleitersubstrat und die mindestens eine Germanium enthaltende Schicht auf das zweite Halbleitersubstrat aufgebracht werden.
Besonders bevorzugt ist eine Ausführungsform des Verfahrens, bei der die mindestens eine Germanium enthaltende Schicht als letzter Verfahrensschritt bei der Herstellung des zweiten, ein ASIC-Bauelement aufweisenden Halbleiter- Substrates aufgebracht wird. Hierdurch kann eine Passivie- rung des Germaniums bei der Herstellung des Halbleitersubstrates bzw. des ASIC-Bauelementes unterbleiben.
In Weiterbildung der Erfindung ist mit Vorteil vorgesehen, dass die Aluminium enthaltende Schicht und/oder die Germanium enthaltende Schicht durch einen Depositprozess, vorzugsweise durch Sputtern oder CVD-Beschichten, vorzugsweise durch PE-CVD-Beschichten, auf das entsprechende Halbleitersubstrat aufgebracht werden/wird.
Zum Herstellen einer festen, eutektischen Verbindung ist es vorteilhaft, die Aluminium enthaltende Schicht und/oder die Germanium enthaltende Schicht strukturiert auf das entsprechende Halbleitersubstrat aufzubringen und/oder nach dem Aufbringen zu strukturieren, insbesondere zu mikrostruktu- rieren .
Kurze Beschreibung der Zeichnungen
Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnungen. Diese zeigen in: Fig. 1 in einer Schnittansicht ein erstes Halbleitersubstrat mit MEMS-Bauelementen (Sensorstruktur) vor dem Fügen mit einem zweiten Halbleitersubstrat,
Fig. 2 in einer Schnittansicht das zweite Halbleitersubstrat mit ASIC-Bauelementen vor dem Fügen mit dem in Fig. 1 gezeigten ersten Halbleitersubstrat und
Fig. 3 in einer Schnittansicht einen Verbund aus den in den Fig. 1 und 2 gezeigten Halbleitersubstraten.
Ausführungsformen der Erfindung
In den Figuren sind gleiche Bauteile und Bauteile mit der gleichen Funktion mit den gleichen Bezugszeichen gekennzeichnet .
In Fig. 1 ist ein erstes Halbleitersubstrat 1 (MEMS-Wafer) gezeigt. Auf das erste Halbleitersubstrat 1 wurden MEMS- Bauelemente 2 (hier: Sensorstruktur) durch Opferschichtätzen aufgebracht. Ferner wurde in mehreren Regionen eine A- luminium enthaltende Schicht 3 zum Herstellen einer später noch zu erläuternden eutektischen Verbindung auf das erste Halbleitersubstrat 1 abgeschieden. Bei der mit dem Bezugszeichen 3a gekennzeichneten, Aluminium enthaltenden Schicht, handelt es sich um einen die MEMS-Bauelemente 2 umschließenden Bondrahmen. Bei der mit den Bezugszeichen 3b gekennzeichneten, Aluminium enthaltenden Schicht handelt es sich um einen Kontakt-Pad zum Herstellen einer elektrischen Verbindung zu dem in Fig. 2 gezeigten, zweiten Halbleitersubstrat 4. Das zweite Halbleitersubstrat 4 (ASIC-Wafer) weist auf seiner in der Zeichnungsebene unteren Seite ASIC- Bauelemente 5 (Prozessor) sowie in mehreren Regionen eine Germanium enthaltende Schicht 6 auf. Dabei ist die mit dem Bezugszeichen 6a gekennzeichnete, Germanium enthaltende Schicht als umfangsgeschlossener Bondrahmen ausgebildet, der in seinen Abmessungen mit dem Bondrahmen 3a auf dem ersten Halbleitersubstrat 1 korrespondiert. Die mit dem Bezugszeichen 6b gekennzeichnete, Germanium enthaltende Schicht ist als Kontaktpad ausgebildet und korrespondiert mit dem mit dem Bezugszeichen 3b gekennzeichneten Kontakt- Päd auf dem ersten Halbleitersubstrat.
Nach dem relativen Ausrichten (Alignment) zueinander werden die Halbleitersubstrate 1, 4, wie in Fig. 3 dargestellt, zusammengeführt, wobei nach dem Zusammenführen ein Erhitzen der Schichten 3, 6, beispielsweise in einem Lötofen mindestens auf Liquidustemperatur erfolgt. Ggf. werden die Halbleitersubstrate 1, 4 dabei zusätzlich mit Druck (Anpressdruck) beaufschlagt. Dabei bildet sich zwischen den Aluminium enthaltenden Schichten 3 und den Germanium ent- haltenden Schichten 6 jeweils eine Eutektikumsschicht 7 aus. Diese sorgt für eine feste Verbindung der beiden Halbleitersubstrate 1, 4 und für eine hermetische Kapselung der MEMS-Bauelemente 2. Neben dem aus den Kontaktpads 3b, 6b gebildeten Kontakt 8 kann auch mindestens ein innerhalb des Bondrahmens 3a angeordneter elektrischer Kontakt zwischen den Halbleitersubstraten 1, 4 vorgesehen werden. Ebenso können außerhalb des Bondrahmens weitere elektrische Kontakte vorgesehen werden. Weiterhin ist es denkbar im bzw. am ersten Halbleitersubstrat 1 und/oder am zweiten Halblei- tersubstrat 4 Durchkontakte für die MEMS-Bauelemente 2 bzw. die ASIC-Bauelemente 5 vorzusehen. In dem gezeigten Ausführungsbeispiel beträgt die Schichtdicke der Aluminium enthaltenden Schichten 3 etwa 1,5 μm. E- benso beträgt die Schichtdicke der Germanium enthaltenden Schichten jeweils etwa 1,5 μm. Es sind auch geringere Schichtdicken realisierbar. Zusätzlich oder alternativ zu dem Aufdrucken der Aluminium enthaltenden Schichten 3 und/oder der Germanium enthaltenden Schichten 6 ist ein Abscheiden durch Sputtern oder CVD-Beschichten realisierbar.

Claims

Ansprüche
1. Verbund aus einem ersten, mindestens ein MEMS-Bauele- ment (2) aufweisenden Halbleitersubstrat (1) und min- destens einem zweiten Halbleitersubstrat (4), wobei mindestens eine, Germanium enthaltende Schicht (6) eu- tektisch mit mindestens einer, Aluminium enthaltenden Schicht (3) verbunden ist,
dadurch gekennzeichnet,
dass die Aluminium enthaltende Schicht (3) auf dem ersten Halbleitersubstrat (1) und die Germanium enthaltende Schicht (6) auf dem zweiten Halbleitersub- strat (4) vorgesehen ist.
2. Verbund nach Anspruch 1, dadurch gekennzeichnet, dass das zweite Halbleitersubstrat (4) mindestens ein ASIC-Bauelement (5) aufweist.
3. Verbund nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass die Aluminium enthaltende Schicht (3) und/oder die Germanium enthaltende Schicht (6) strukturiert, vorzugsweise mikrostrukturiert, ist.
4. Verbund nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet dass die Aluminium enthaltende Schicht (3) aus Aluminium und/oder AlSiCu und/oder AlSi und/oder ALCu gebildet ist.
5. Verbund nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Aluminium enthaltende Schicht (3) und/oder die Germanium enthaltende Schicht (6), insbesondere vor dem eutektischen Verbinden, eine Dicke aus einem Wertebereich zwischen etwa 50 nm und etwa 5000 nm, vorzugsweise aus einem Wertebereich zwischen etwa 100 nm und etwa 2000 nm aufweist.
6. Verbund nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die eutektisch miteinander verbundenen Schichten als elektrischer Kontakt (8) ausgebildet sind.
7. Verbund nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das MEMS-Bauelement (2) und/oder das ASIC-Bauele- ment (5) durch die eutektische Verbindung hermetisch gekapselt sind/ist.
8. Verbund nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Germanium enthaltende Schicht (6), insbesondere wesentlich, dünner ist, vorzugsweise um mindes- tens den Faktor 10 dünner ist, als die Aluminium enthaltende Schicht (3) .
9. Verfahren zum Herstellen eines Verbundes (1) aus einem ersten, mindestens ein MEMS-Bauelement (2) aufweisen- den Halbleitersubstrates (1) und mindestens einem zweiten Halbleitersubstrat (4), insbesondere eines Verbundes (1) nach einem der vorhergehenden Ansprüchen, wobei eine eutektische Verbindung zwischen einer Aluminium enthaltenden Schicht (3) und einer Germanium enthaltenden Schicht (6) durch Zusammenführen der Halbleitersubstrate (1, 4), Erhitzen der Schichten und vorzugsweise Aufbringen eines Anpressdrucks geschaffen wird, dadurch gekennzeichnet, dass auf das erste Halbleitersubstrat (1) die Aluminium enthaltende Schicht (3) und auf das zweite Halbleitersubstrat (4) die Germanium enthaltende Schicht (6) aufgebracht werden.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass die Germanium enthaltende Schicht (6) als letzter Verfahrenschritt bei der Herstellung des zweiten, mindestens ein ASIC-Bauelement (5) aufweisenden Halbleitersubstrates (4) aufgebracht wird.
11. Verfahren nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, dass die Aluminium enthaltende Schicht (3) und/oder die Germanium enthaltende Schicht (6) durch einen De- positprozess, vorzugsweise durch Sputtern oder CVD-Be- schichten, aufgebracht werden/wird.
12. Verfahren nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass die Aluminium enthaltende Schicht (3) und/oder die Germanium enthaltende Schicht (6) strukturiert aufgebracht werden/wird und/oder nach dem Aufbringen strukturiert, insbesondere mikrostrukturiert, werden/wird.
PCT/EP2008/061550 2007-10-10 2008-09-02 Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren Ceased WO2009049958A2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP08803521A EP2197781B1 (de) 2007-10-10 2008-09-02 Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
DE502008003135T DE502008003135D1 (de) 2007-10-10 2008-09-02 Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
AT08803521T ATE504543T1 (de) 2007-10-10 2008-09-02 Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007048604.0 2007-10-10
DE102007048604A DE102007048604A1 (de) 2007-10-10 2007-10-10 Verbund aus mindestens zwei Halbleitersubstraten sowie Herstellungsverfahren

Publications (2)

Publication Number Publication Date
WO2009049958A2 true WO2009049958A2 (de) 2009-04-23
WO2009049958A3 WO2009049958A3 (de) 2009-07-23

Family

ID=40435324

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/061550 Ceased WO2009049958A2 (de) 2007-10-10 2008-09-02 Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren

Country Status (5)

Country Link
EP (1) EP2197781B1 (de)
AT (1) ATE504543T1 (de)
DE (2) DE102007048604A1 (de)
TW (1) TWI486303B (de)
WO (1) WO2009049958A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010030460A3 (en) * 2008-09-10 2010-12-16 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8507913B2 (en) 2010-09-29 2013-08-13 Analog Devices, Inc. Method of bonding wafers
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011077933B4 (de) * 2011-06-21 2014-07-10 Robert Bosch Gmbh Verfahren zum Bonden zweier Substrate
JP5720485B2 (ja) * 2011-08-12 2015-05-20 オムロン株式会社 電子部品
US8742570B2 (en) 2011-09-09 2014-06-03 Qualcomm Mems Technologies, Inc. Backplate interconnect with integrated passives
DE102012208032B4 (de) 2012-05-14 2023-09-28 Robert Bosch Gmbh Hybrid integriertes Bauteil mit MEMS-Bauelement und ASIC-Bauelement
CN103523745B (zh) * 2013-10-21 2015-10-28 安徽北方芯动联科微系统技术有限公司 基于Si导电柱的圆片级封装方法及其单片集成式MEMS芯片
DE102013222616B4 (de) 2013-11-07 2024-06-06 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung
CN103779252B (zh) * 2014-01-23 2016-05-04 江苏艾特曼电子科技有限公司 一种用于圆片级键合中颗粒污染的在线检测结构
DE102014202808A1 (de) 2014-02-17 2015-08-20 Robert Bosch Gmbh Verfahren zum eutektischen Bonden zweier Trägereinrichtungen
CN105197872A (zh) * 2014-05-29 2015-12-30 上海矽睿科技有限公司 Al-Ge共晶键合预处理方法及键合方法
DE102014212314B4 (de) 2014-06-26 2025-08-07 Robert Bosch Gmbh Mikromechanische Sensoreinrichtung
DE102014221546A1 (de) 2014-10-23 2016-04-28 Robert Bosch Gmbh Mikroelektronische Bauelementanordnung mit einer Mehrzahl von Substraten und entsprechendes Herstellungsverfahren
CN106973351B (zh) * 2015-11-26 2019-11-15 李美燕 微型回馈腔传感器及其制造方法
DE102016206607B4 (de) 2016-04-19 2021-09-16 Robert Bosch Gmbh Elektronisches Bauelement und Verfahren zum Herstellen eines elektronischen Bauelements
DE102016216207A1 (de) 2016-08-29 2018-03-01 Robert Bosch Gmbh Verfahren zum Herstellen eines mikromechanischen Sensors
DE102020209934A1 (de) 2020-08-06 2022-02-10 Robert Bosch Gesellschaft mit beschränkter Haftung Herstellungsverfahren für ein mikromechanisches Bauelement, entsprechendes mikromechanisches Bauelement und entsprechende Anordnung
DE102022211541A1 (de) 2022-10-31 2024-05-02 Robert Bosch Gesellschaft mit beschränkter Haftung Mikromechanischer Sensor mit integriertem Stresssensor und Verfahren zur Signalkorrektur eines Sensorsignals

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002042716A2 (en) 2000-11-27 2002-05-30 Microsensors Inc. Wafer eutectic bonding of mems gyros

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461462A (en) * 1965-12-02 1969-08-12 United Aircraft Corp Method for bonding silicon semiconductor devices
US5693574A (en) * 1991-02-22 1997-12-02 Deutsche Aerospace Ag Process for the laminar joining of silicon semiconductor slices
TWI293618B (en) * 2000-01-13 2008-02-21 Penn State Res Found A removable system on a mother substrate
JP2005500172A (ja) * 2001-08-15 2005-01-06 レベオ， インコーポレイティッド Ｍｅｍｓ及びｍｅｍｓ製造方法
TWI239051B (en) * 2002-09-04 2005-09-01 Penn State Res Found Method for preparing a removable system on a mother substrate, method for preparing a sacrificial release layer on a mother substrate, and systems prepared thereby
TW565530B (en) * 2003-01-09 2003-12-11 Lenghways Technology Co Ltd CMOS compatible microswitches
US7442570B2 (en) 2005-03-18 2008-10-28 Invensence Inc. Method of fabrication of a AL/GE bonding in a wafer packaging environment and a product produced therefrom

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002042716A2 (en) 2000-11-27 2002-05-30 Microsensors Inc. Wafer eutectic bonding of mems gyros

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010030460A3 (en) * 2008-09-10 2010-12-16 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US7943411B2 (en) 2008-09-10 2011-05-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US7981765B2 (en) 2008-09-10 2011-07-19 Analog Devices, Inc. Substrate bonding with bonding material having rare earth metal
US8956904B2 (en) 2008-09-10 2015-02-17 Analog Devices, Inc. Apparatus and method of wafer bonding using compatible alloy
US8507913B2 (en) 2010-09-29 2013-08-13 Analog Devices, Inc. Method of bonding wafers

Also Published As

Publication number Publication date
WO2009049958A3 (de) 2009-07-23
DE102007048604A1 (de) 2009-04-16
TW200934722A (en) 2009-08-16
EP2197781B1 (de) 2011-04-06
EP2197781A2 (de) 2010-06-23
DE502008003135D1 (de) 2011-05-19
ATE504543T1 (de) 2011-04-15
TWI486303B (zh) 2015-06-01

Similar Documents

Publication Publication Date Title
EP2197781B1 (de) Verbund aus mindestens zwei halbleitersubstraten sowie herstellungsverfahren
DE102012208033B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
EP1866236B1 (de) Mikromechanisches bauteil sowie verfahren zur herstellung eines mikromechanischen bauteils
DE102012210052B4 (de) Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102013211613B4 (de) Bauteil in Form eines Waferlevel-Packages und Verfahren zu dessen Herstellung
DE102013225375B4 (de) Hybrid integriertes Bauteil mit einer Dichtstruktur
WO2008009328A1 (de) Verfahren zur verkapselung elektronischer bauelemente und integrierter schaltungen
DE102014200507A1 (de) Mikromechanische Drucksensorvorrichtung und entsprechendes Herstellungsverfahren
DE102014212314B4 (de) Mikromechanische Sensoreinrichtung
DE102014202808A1 (de) Verfahren zum eutektischen Bonden zweier Trägereinrichtungen
DE102010029504A1 (de) Bauelement mit einer Durchkontaktierung und Verfahren zu dessen Herstellung
WO2006105898A1 (de) Mikromechanisches bauelement, verfahren zur herstellung und verwendung
WO2018069028A1 (de) Mikromechanischer sensor mit stressentkopplungsstruktur
DE102014224559A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
DE102009026628A1 (de) Mikromechanisches Bauelement und Verfahren zum Herstellen eines mikromechanischen Bauelements
DE112017007356T5 (de) Hohle versiegelte Vorrichtung und Herstellungsverfahren dafür
EP2285733B1 (de) Verfahren zur herstellung von chips
EP3774640A1 (de) Bond-strukturen auf mems-element und asic-element
DE102006022379A1 (de) Mikromechanischer Druckwandler und Verfahren zu seiner Herstellung
DE102006005419B4 (de) Mikroelektromechanisches Halbleiterbauelement mit Hohlraumstruktur und Verfahren zur Herstellung desselben
WO2010054875A1 (de) Anordnung von mindestens zwei wafern mit einer bondverbindung und verfahren zur herstellung einer solchen anordnung
DE102007001290A1 (de) Halbleitermodul
DE102014210852B4 (de) Bauteil mit zwei Halbleiter-Bauelementen, die über eine strukturierte Bond-Verbindungsschicht miteinander verbunden sind, und Verfahren zum Herstellen eines solchen Bauteils
DE102010005465B4 (de) Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
DE102015216471A1 (de) Mikromechanisches Bauteil und Herstellungsverfahren für ein mikromechanisches Bauteil

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08803521

Country of ref document: EP

Kind code of ref document: A2

WWE Wipo information: entry into national phase

Ref document number: 2008803521

Country of ref document: EP