WO2009053318A1 - Structure et procede de sauvegarde et de restitution de donnees - Google Patents

Structure et procede de sauvegarde et de restitution de donnees Download PDF

Info

Publication number
WO2009053318A1
WO2009053318A1 PCT/EP2008/064077 EP2008064077W WO2009053318A1 WO 2009053318 A1 WO2009053318 A1 WO 2009053318A1 EP 2008064077 W EP2008064077 W EP 2008064077W WO 2009053318 A1 WO2009053318 A1 WO 2009053318A1
Authority
WO
WIPO (PCT)
Prior art keywords
connector
data
memory
stream
connectors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2008/064077
Other languages
English (en)
Inventor
Frédéric BLANC
Raphaël DAVID
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to AT08842837T priority Critical patent/ATE512408T1/de
Priority to US12/739,692 priority patent/US8320150B2/en
Priority to JP2010530411A priority patent/JP2011501306A/ja
Priority to EP08842837A priority patent/EP2208143B1/fr
Publication of WO2009053318A1 publication Critical patent/WO2009053318A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • H04Q3/52—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements
    • H04Q3/521—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker using static devices in switching stages, e.g. electronic switching arrangements using semiconductors in the switching stages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1302—Relay switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1304—Coordinate switches, crossbar, 4/2 with relays, coupling field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13076—Distributing frame, MDF, cross-connect switch
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory

Definitions

  • the present invention relates to a structure and a method for backing up and restoring data enabling management of a memory space.
  • the present invention is particularly suitable for an on-board calculation system comprising a component, associating a calculation structure and a memory space made for example on the same electronic card.
  • the present invention applies in particular to data exchange requirements in data flow applications implemented on dynamically re-configurable multi-task processing structures.
  • processing structures can be, for example, processors, programmable logic circuits.
  • Data flow applications are particularly used in embedded systems with strong constraints in terms of integration and cost of manufacture.
  • Data flow applications can be implemented by multi-tasking processing structures embedded in systems with data backup and retrieval needs.
  • Such systems, having backup and data restoration needs may be: telecommunication equipment, image processing equipment, data compression and decompression equipment, data encryption and decryption equipment, computer network equipment, electronic circuit configuration systems for re-configurable architectures, measurement equipment, acquisition equipment, visualization equipment.
  • the processes implemented by a data flow application are a succession of elementary tasks modifying one or more input data streams to produce one or more output data streams. Each elementary task consumes the input data to modify it and produce new information: the output data.
  • a data flow application follows a producer-consumer model. The order of execution of the elementary tasks is in particular determined by data dependencies that may exist between the data consumed by the tasks and the data produced by other tasks. The volume of data exchanged between different tasks may vary depending on the basic tasks involved by the application: the ratio between the volume of data produced and the volume of data consumed is not necessarily constant.
  • a reconfigurable architecture is a hardware structure whose resources can be adapted to achieve a desired treatment. Such an architecture allows, during processing a reconfiguration of part or all of its internal architecture to achieve the application or a sub-part of a complete application. Thus several reconfigurations may be necessary to achieve the entire application. This use of a reconfigurable circuit is called dynamic.
  • a difficulty of implementation of the dynamic reconfiguration is the recovery of execution data of a configuration corresponding to a sub-part of the processing of the application to transfer them to a following sub-part, so that the reconfigurations n do not affect the total application.
  • the data needed during a transition from one sub-part to another sub-part are grouped together in an entity called context.
  • Each context can be transmitted as a data stream to a memory.
  • the data contained in each context can be heterogeneous, ie variable in number, size and frequency of transmission.
  • Contexts are produced when running a sub- part of the application. Context data is therefore dynamic and undetermined before the application subpart is executed.
  • Data flow management devices to be backed up and restored exist for several types of system architectures including:
  • Data-flow architectures are, in general, solutions dedicated to an application domain in which the flows to be processed are well controlled and do not require complex reorganization.
  • the flow management is done using FIFO dedicated memories, acronym for the expression First In First Out meaning first-in, first-out.
  • FIFO dedicated memories acronym for the expression First In First Out meaning first-in, first-out.
  • all tasks are planned in advance and for each data communication between different tasks, a specific memory space is provided and allocated. It is therefore not necessary to share the memory resources between the different tasks.
  • a data-flow type solution is poorly adapted because it requires sizing the worst case all data flows that may be needed and therefore all memory spaces. Indeed, in case of under-sizing, the flow management structure imposes strong constraints during application porting. Over-sizing leads to excessive energy consumption and loss of system efficiency.
  • stream-processor architectures are much more general and support applications in which data flows are less controllable and require complex reorganization operations.
  • devices developed using stream-processor type architectures are much more complex.
  • Flow management in stream-processor architectures is implemented based on memories. The management of memory addresses, which allows to reorganize the data flow, is at the origin of a high cost due in particular to the amount of silicon necessary for the realization of such a system.
  • these stream-processor architectures integrate non-exploited and inefficient reorganization functionalities for consumption and efficiency in applications with more regular data flows.
  • An objective of the present invention is in particular to effectively size a data flow management structure while controlling the complexity of the data flow management structure.
  • the subject of the invention is a structure and a method for backing up and restoring data that manages data flows in a shared memory space without reorganization of the data.
  • the structure for saving and restoring a data stream comprises in particular a matrix of connectors distributed in line and in column on the matrix.
  • Each connector C of the same line is notably connected to its two adjacent connectors on the line if they exist.
  • Each connector of the same column is notably connected to its two neighboring connectors on the column if they exist.
  • Each line of connectors is in particular connected to a memory.
  • the memory has, for example, a first-in, first-out type operation.
  • the memory can provide information about its state to the connectors of the line, via a connector, located at one end of the line.
  • Each column of connectors is in particular connected to an input and output port of a data stream of the structure via a connector for example located at one end of the column.
  • Each connector is particularly capable of independently routing and propagating a data stream entering or leaving the structure, according to the states provided by the memories.
  • a backup of a data stream can be from an input and output port to one or more memories.
  • the flow of data notably passes through connectors of the matrix.
  • a restitution of a data stream can be made from memories to an input and output port, the flow of data passing through connectors of the matrix.
  • Each connector can route or propagate a data stream according to: - a state of the memory connected to the line of the connector;
  • Each connector includes four interfaces:
  • a first interface comprising: a first input and, or output of flow data; an input of a read or write command signal;
  • a second interface comprising: a second input and, or output of flow data; an output of a read or write command signal;
  • a third interface comprising: a third input and, or output of flow data; an output of a read or write memory operation; o an entry of a state of memory;
  • a fourth interface comprising: a fourth input and, or output of flow data; an input of a read or write memory operation; o an output of a memory state.
  • the first interface of a first connector at one end of one of the columns is for example connected to an input port and / or output of the structure.
  • the third interface of a second connector located at one end of one of the lines is for example connected to a memory of the structure.
  • the first and second consecutive connector interfaces on the same column are connected together.
  • the third and fourth consecutive connector interfaces on the same line are for example connected to each other.
  • a memory can have three states: empty, full, and not empty.
  • the method for saving and restoring a data stream uses the backup and restitution structure.
  • Backing up a data flow can include the following steps:
  • a state of availability of the memory of the line of the current connector can be broadcast to the current connector at its request.
  • the readings of the data of the same stream saved in different memories are for example made in parallel.
  • the main advantage of the invention is to allow independent backup and restitution of parallel data streams.
  • Memory allocation and address management is advantageously automatic and does not require intervention of a designer or a third party tool.
  • FIG. 1 an example of a Kahn process network data stream application
  • FIG. 2 an example of a Kahn process network type data stream application with two configurations
  • FIG. 3 a schematic representation of a backup and restitution structure according to the invention
  • FIG. 4 a schematic representation of the interfaces of a connector of the backup and restore structure according to the invention.
  • Figure 5 a schematic representation of a connector in an unconnected state
  • Figure 6 a schematic representation of a connector in a connected backup flow state
  • FIG. 7 a schematic representation of a connector in a connected rendering flow state
  • FIG. 8 various possible steps of the backup method according to the invention
  • Figure 9 different possible steps of the restitution process according to the invention.
  • the number and the size of the contexts 20, 21 can be very variable.
  • the present invention provides a solution that, while applicable in other systems, makes perfect sense for dynamic reconfiguration management.
  • Figure 1 shows an example of a data flow application.
  • formalisms for representing a data flow application.
  • These formalisms include the Khan Process Networks, or KPNs.
  • a Kahn process network 19 is composed of a finite set of processes 1, 2, 3, 4, 5, 6, 7, which communicate with each other via FIFO channels acronym for the English expression First In First Out meaning first in, first out.
  • the FIFO channels 10, 11, 12, 13, 14, 15, 16, 17, 18, in particular have an infinite storage capacity.
  • Figure 1 shows an example of a KPN network comprising seven processes 1, 2, 3, 4, 5, 6, 7. Each process 1, 2, 3, 4, 5, 6, 7 can make reads, which are blocking , and non-blocking writes to a specified channel.
  • a KPN 19 network complies in particular with the following rule: a FIFO channel can only be connected to one input process and one output process.
  • a first FIFO channel 11 is connected to a first input process 1 and a second output process 2.
  • a second FIFO channel 10 is connected to the first input process 1 and to a third output process 3.
  • the task activity is only dependent on the available data. In the context of a real system, it is necessary to consider FIFO channels of limited size and to schedule the processing. If for any reason the actual system has to be shut down, the data on each FIFO channel used must be saved in order to resume processing.
  • FIG. 2 shows a KPN 19 network with two configurations
  • a first configuration 20 may comprise: the first process 1, the second process 2, the third process 3 and a fourth process 4.
  • a second configuration 21 may comprise: a fifth process 5, a sixth process 6 and a seventh process 7.
  • the boundaries between the two configurations 20, 21 make it possible to identify the contexts to be transmitted.
  • the boundary 25 between the two configurations 20, 21 makes it possible to identify a first context 23 to be transmitted composed of a third FIFO channel 14 connected to the fourth input process 4, the fourth process 4 being part of the first configuration 20 and in the fifth output process, the fifth process 5 being part of the second configuration 21.
  • a second context 22 consisting of a fifth FIFO 17 and a sixth FIFO 18 can be identified.
  • the fifth FIFO channel 17 is connected to the seventh input process 7, the seventh process 7 is part of the second configuration 21, and the first process 1 is output, the first process 1 being part of the first configuration 20.
  • the sixth FIFO channel 18 is connected to the sixth input process 6, the sixth process 6 being part of the second configuration 21, and to the first process 1 output, the first process 1 forming part of the first configuration 20.
  • the configurations 20, 21 may have very different natures depending on the circuit architectures to which they apply.
  • a reconfigurable circuit may be coarse as in XPP architectures, the acronym for the extreme expression processing platform meaning extreme computing platform, or for example in architectures DART, which are architectures dynamically configurable.
  • a coarse circuit has calculation elements associated with a so-called complex operation such as arithmetic multiplication.
  • the circuit can also be a fine grain circuit such as an FPGA.
  • a fine-grained circuit has calculation elements associated with a first-level logic operation such as an "or", "and” operation.
  • FIG 3 schematically shows a data backup and restoration structure 40 according to the invention.
  • the data backup and restoration structure 40 is part of a system that manages, in particular, a production and consumption of data streams in order to perform the treatment assigned to him.
  • the backup and restore structure 40 allows a data backup in particular in a set of memory banks internal to the system.
  • the saved data come for example from system calculation components.
  • the backup and restore structure 40 also allows a return of the data saved in the internal memory banks to other components of the system.
  • the backup and restitution structure 40 is composed in particular of three types of resources.
  • a first type of resource is a first vector 41 comprising an integer n, greater than one, of stream port 42, 43, 44.
  • three stream ports 42, 43, 44 are represented for example.
  • a stream port 42, 43, 44 comprises at least one data flow input / output allowing the flow of each flow data as well as control signals.
  • the data streams are in particular received from other components of the system and, or intended for other components of the system, external to the backup and playback structure 40.
  • the control signals make it possible to select an operation for by making a memory of the backup and restore structure 40: either a read for a data restitution, or a write for a data backup.
  • a second type of resource is a second vector 45 of a number p, integer greater than one, of memories 46, 47, 48, 49.
  • memories 46, 47, 48, 49 are represented.
  • the four memories 46, 47, 48, 49 shown in Figure 3 may be stacks.
  • the notion of battery characterizes an operation of the memory which may preferably be a FIFO-type memory.
  • the use of a FIFO-type memory is particularly relevant in the backup and restitution structure 40 according to the invention.
  • the memories 46, 47, 48, 49 are each connected to one of the memory input / output ports 450, 451, 452, 453.
  • a memory input / output port 450, 451, 452, 453 makes it possible to convey data flow, memory status information: empty, non-empty or full, as well as memory operation control signals for writing data to memory or reading data in memory.
  • a reading of data in memory can be performed on receipt by the memory of a control signal called pull, for example.
  • a data write in memory can be performed upon receipt by the memory of a control signal named push, for example.
  • a third type of resource is composed of an interconnection network 401 between the first port vector 41 and the second memory vector 45 via the input / output memory ports 450, 451, 451, 453.
  • Interconnection network 401 can be embodied as a matrix 401 of connectors C.
  • the size of matrix 401 of connectors C is determined by the number of data stream ports 42, 43, 44 and the number of memories of the structure 40.
  • the matrix 401 of connectors C may for example comprise nxp connectors C. In FIG. 3, the matrix 401 shown comprises, by way of example, twelve connectors C.
  • the matrix organization of the connectors C makes it possible to associate each memory 46, 47, 48, 49 with a linked line of connectors C.
  • a first linked line 402 may be associated with a first memory 46
  • a second linked line 405 can be associated with a second memory 49.
  • the matrix organization of the connectors C also makes it possible to associate each port of flux 42, 43, 44 with a linked column of connector C.
  • a first linked column 403 can be associated with a first stream port 42
  • a second linked column 404 may be associated with a second stream port 44.
  • Each connector C may thus transmit the control information and the stream data either to another line of connectors C or to another column of connectors C.
  • the connectors C used in the backup and recovery structure 40 according to the invention may be transistors made by means of multiplexers for example.
  • the batteries 46, 47, 48, 49 may comprise a memory or several cascade memory registers.
  • FIG. 4 schematically represents an example of a connector 50 representing each of the connectors C of the matrix 401 shown in FIG. 3.
  • the connector 50 comprises, for example, four interfaces named in FIG. 4: North, South, East, West .
  • the East and West interfaces of the connector 50 make it possible in particular to connect the latter with two connectors C adjacent to the connector 50, if they exist, positioned on the same line as the connector 50 in the matrix 401, on either side of the connector 50.
  • the North and South interfaces of the connector 50 make it possible in particular to connect it to two connectors C adjacent to the connector 50, if they exist, positioned on the same column as the connector 50, on either side of the connector 50.
  • the North interface of the connector 50 comprises in particular:
  • the southern interface of the connector 50 comprises in particular:
  • Control outputs 54 for conveying control signals of the write or read type.
  • the East interface of the connector 50 comprises in particular:
  • Memory operation control signal outputs 56 conveying, for example, push and pull information; a first input / output of states 57, empty or full, of the memory located on the line of the connector 50.
  • the western interface of the connector 50 comprises in particular:
  • Memory operation control signal inputs 59 conveying, for example, push and pull information
  • the push and pull memory operations correspond to a write operation and a read operation in memory 46, 47, 48, 49.
  • the terms push and pull are particularly related to the use of a battery to achieve the memory 46, 47, 48, 49.
  • the East interface of a first connector C is connected to the West interface of a second connector C adjacent to the first connector C, if it exists on the same line of the matrix 401 as the first connector C.
  • the western interface of the first connector C is connected to the interface East of a third connector C adjacent to the first connector C and symmetrical to the second connector C with respect to the first connector C, on the same line of the matrix 401 as the first C connector, if it exists.
  • the North interface of the first connector C is connected to the interface
  • the southern interface of the first connector C is connected to the interface
  • Each connector C of the first line 402 of the matrix 401 is connected to a port 42, 43, 44 of flow via its North interface.
  • Each connector C of the last column 404 of the matrix 401 is connected to a memory 46, 47, 48, 49 via its interface East.
  • the connectors C of the first column 403 do not have West interface, or their West interface is not connected.
  • the connectors C of the last line 407 of the matrix 401 do not have a South interface, or their South interface is not connected. Any attempt to access south or west interfaces of unconnected or non-connected connectors C may be used to detect an error in the use of the structure 40.
  • An error in the use of the structure 40 may occur for example: Remains more room in a memory for the backup, when the data is not found.
  • a usage error thus detected can be communicated to a processor using the structure 40, thus informing it of a too large number of loaded data with respect to the size of the structure 40 for example.
  • the backup and restitution streams comprise all the data, write or read control signals, memory operation control signals, memory states.
  • Figure 5 schematically shows a connector 50 in a state called unconnected stream.
  • the stream data 51, 53 from a stream port 42,
  • the connector 50 between the North interface and the South interface of the connector 50.
  • the flow data 58, 59, the states of the memory 57, 60, and the memory operations 56, 59 are internally interconnected. of the connector 50 between the East interface and the West interface of the connector 50.
  • the connector 50 when it is in the unconnected flow state, thus passes all the information it receives to an adjacent connector if it exist.
  • a connector 50 in an unconnected stream state therefore propagates the information it receives.
  • FIG. 6 schematically shows a connector 50 in a state named a connected backup stream.
  • the stream data 51 from a stream port 42, 43, 44 are interconnected within the connector 50 between the North interface and the port. East interface.
  • the flow data entering by the first stream data input / output 51 of the North interface is thus directed to the third stream data input / output 55 of the East interface.
  • Receiving a write control signal from a stream port 42, 43, 44 on the control input 52 of the North interface results in an output of a control signal of a memory operation 56 of the East interface.
  • the control signal of a memory operation carries push information, corresponding to a write in a memory 46, 47, 48, 49 as part of the backup.
  • the fourth memory state output 60 of the interface West carries a non-empty type memory state, or invalidates the empty signal, in particular to prevent another connector located on the same line as the connector 50 does not write information in the memory 46, 47, 48, 49. Indeed, the non-empty memory state is then propagated to the connectors C located west of the connector C
  • the non-empty memory state also serves for each connector C to know if the battery or memory 46, 47, 48, 49 associated with the line of the connector 50 contains data. In both cases, a non-empty memory state means that the stack or memory 46, 47, 48, 49 is not available for saving data from a stream.
  • the generation of a non-empty memory state in this case can be done either by the connector 50 itself, or by the battery 46, 47, 48, 49, associated with the line of the connector 50.
  • the stream data inputs 55 of the East interface and the stream data outputs 58 of the West interface are not connected to the inside of the connector 50.
  • the inputs / outputs memory state 60, 57 of the East and West interfaces are not interconnected within the connector 50.
  • a connector 50 in a connected backup stream state therefore allows to route and propagate the data streams.
  • Fig. 7 schematically shows a connector 50 in a connected rendering flow state.
  • the stream data to the stream ports 42, 43, 44 and a read command signal from a memory 46, 47, 48, 49 , located on the line of the connector 50 are interconnected between the North interface and the East interface of the connector 50.
  • the flow data received on the third input / output of stream data 55 of the East interface is of the connector by the first stream data input / output 51 of the North interface.
  • the reception of a read control signal on the control input 52 of the North interface causes the generation of a memory operation control signal of the pulling type on the first control signal output 56 of FIG. the East interface.
  • the third and fourth stream data inputs / outputs 55, 58 of the East and West interfaces are not connected inside the connector 50.
  • a memory status signal containing the full memory information is propagated to the connectors west of the connector 50 from the second state output 60 of the west interface.
  • This memory state can come either from the connector 50 itself or the memory 46, 47, 48, 49 located at the end of the line of the connector 50 in the matrix 401 of connector C.
  • a connector 50 in a state of flux of connected rendering can route and propagate data streams.
  • FIG. 8 represents various possible steps of the backup portion 90 of the backup and restitution method according to the invention using the backup and restitution structure 40 according to the invention.
  • a first step 91 of the backup portion 90 is a step of receiving a write control signal on a stream port 42, 43, 44 of the structure 40.
  • the first reception step 91 can by activating a write control signal on a stream port 42, 43, 44.
  • the stream data present on the stream port 42, 43, 44 can be saved.
  • the write-type control signal is then propagated from the stream port 42, 43, 44 through the matrix 401 of connectors C during a second step 92 of the backup method 90.
  • a write-type signal then arrives on a connector C positioned on the column of the stream port 42, 43, 44, named current connector in the following, during a third step 93 of the backup method 90.
  • a check 94 of the state of the stack of the current connector line is then performed via the memory status signal. This check 94 is part of a fourth step 94 of the backup part 90. If the stack of the current connector line is empty, the current connector switches to the connected backup stream state in a fifth step 95. Thus the flow data and a write request are transmitted to the stack 46. , 47, 48, 49 located on the line of the current connector. The write request is transmitted via a push memory operation control signal for example.
  • the connector is marked in order to identify the connectors C having used to save data in a stack 46, 47, 48, 49 in the detailed restitution phase thereafter.
  • a seventh step 97 is a step of writing the stream data into memory in order to perform the backup of this data.
  • the flow data and the control signals are propagated to a connector following the current connector in the column of the matrix 401.
  • the transition to the next connector is a ninth step the backup method 90 for searching for a new available stack to save the rest of the stream data.
  • the next step is then the third step 93 of arrival of the signal on a connector: the next connector.
  • the next connector then becomes the current connector in the steps following the third step 93: the fourth step 94, the fifth step 95, the sixth step 96, the seventh step 97, the eighth step 98, and so on until the complete writing of the flow data in the memories 46, 47, 48, 49 of the structure 40 according to the invention.
  • the write command signal is invalidated. It therefore no longer propagates in the matrix 401 of connectors C.
  • the current connector goes to the unconnected flow state during the eighth step 98 and then , go to the next connector in the connector column current during the ninth step 99 to continue the backup portion 90 until the complete writing of the stream data in memory.
  • the flow data thus saved remain stored in the stacks of the structure 40 until they are returned.
  • the passage of a battery 46, 47, 48, 49 to a next battery 46, 47, 48, 49 to save all the flow data is caused by the activation of the solid signal by the battery 46, 47, 48 , 49. If more than one cycle is required to save all stream data and the full signal is generated when the storage limit is reached by a stack, other stream data that may be transmitted on the port during this time may to be lost.
  • the solid signal is therefore in this case routed to the connector C of the column of the matrix 401 farthest from the stack 46, 47, 48, 49, taking into account the write delay.
  • the full signal is therefore transmitted to a new column, so each connector of the matrix 401 receives the full signal sufficiently in advance not to cause data loss.
  • the full signal is therefore transmitted to the connectors before the stack is full, for example from the beginning of writing in the stack of flow data.
  • a management of parallel requests for data backup can also be implemented upstream of the structure 40: in the processor using the structure 40 for example.
  • FIG. 10 represents various possible steps of the restitution part 100 of the backup and restitution method according to the invention using the structure 40 according to the invention. Restitution of data saved in a stack 46, 47,
  • Receiving a read signal causes propagation of a read control signal in the matrix 401 of connectors C during a twelfth step 102.
  • the control signal propagates in the array 401 of connectors along an axis defined by the North and South interfaces of the C connectors.
  • the current connector When the control signal arrives on a connector, hereinafter called the current connector, during a thirteenth step 103, a verification of the marking of the current connector is performed. Indeed, if the current connector was used to save the flow data, it was marked during the sixth step 96 of the backup process.
  • the first marked connector encountered is, by the matrix structure of the structure 40, the first connector used during the backup.
  • a fourteenth step 104 is a step of passing the connector to the connected rendering flow state. Then a pull control signal is transmitted to the stack 46, 47, 48, 49 located on the line of the current connector to restore the data it has recorded.
  • a fifteenth step 105 is therefore a step of reading the flow data in the memory.
  • the data returned by the memory then pass through the current connector to the port having transmitted the read command signal. Once the battery is empty, the marking of the connector is canceled during a sixteenth step 106 and the current connector goes to the unconnected flow state.
  • the current connector is not marked, it goes directly to the seventeenth step 107, that is to say the next connector.
  • the rendering request is passed to the connectors of the following lines until it finds the connector used to save the stream.
  • Latents cause holes in the rendered streams. Latents can be managed in different ways.
  • a first latency management method may be an addition of valid data information to the stream data from the different stacks so that an external component, retrieving the stream data, can handle the latencies.
  • a second method that can be implemented uses the read command signal: it is indeed possible to pass the read control signal between the consecutive connectors of the same column so as to find all the batteries used to back up. flow data.
  • the passage of the read command signal in a connector can be achieved by interconnecting the control input 52 of the North interface with the control output 54 of the South interface of the connector.
  • Each stack that has saved a portion of the stream data then begins to transmit the stream data portion that they have recorded.
  • the reading of the flow data by each memory and the transmission of these data is therefore performed in parallel.
  • the upstream portion of stream data through the connectors to the port then stops at any connector in the connected stream stream state to prevent overwriting of data.
  • the next portion of the stream is directly available. This makes it possible to eliminate the latencies during the battery change taking place during the return of a stream.
  • the structure 40 according to the invention makes it possible to save or restore data flows between producing tasks and tasks that consume data in electronic systems.
  • the structure 40 and the method of saving and restoring 90, 100 according to the invention makes it possible to manage data streams whose sizes may vary according to the producing and consuming tasks and makes it possible to support the management of several streams in parallel.
  • flows can be managed completely independently and at a lower cost.
  • the memory size is shared for all the data streams and the method according to the invention prevents the creation of shared resources: a stack is used to store a single flow data.
  • Another advantage of the invention is that the management of the memory space is automatic. Indeed, a user of the structure 40 according to the invention does not have to provide information on the location of the data in the storage space of the structure 40. It is sufficient for the user to connect a stream on a port of the structure 40 according to the invention and to control the desired operation, backup or restitution.
  • the invention makes it possible to solve, at a lower cost of implementation, the management of backup of variable flows in size, in frequency and in duration, not requiring reorganization.
  • the present invention makes it possible in particular to implement processing on platforms with dynamic reconfiguration.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

La présente invention concerne une structure (40) et un procédé de sauvegarde (90) et de restitution (100) de données permettant une gestion d'un espace mémoire. La structure de sauvegarde et de restitution (40) comporte une matrice (401 ) de connecteurs C répartis en ligne (402, 405) et en colonne (403, 404), sur ladite matrice (401). Chaque connecteur C d'une même ligne (402, 405) est relié à : ses deux connecteurs voisins C s'ils existent; ses deux connecteurs voisins C s'ils existent; Chaque ligne (402, 405) de connecteurs C est connectée à une mémoire (46, 47, 48, 49) de type premier entrée, premier sorti, par l'intermédiaire d'un connecteur C situé à une extrémité de la ligne (402, 405). Chaque colonne (403, 404) de connecteurs est connectée à un port d'entrée et, ou, de sortie (42, 43, 44) d'un flux de données de la structure (40) par l'intermédiaire d'un connecteur C situé à une extrémité de la colonne (403, 404). Chaque connecteur C propage de manière autonome un flux de données entrant ou sortant de la structure (40). La présente invention est notamment adaptée à un système de calcul embarqué comportant un composant, associant une structure de calcul et un espace mémoire, réalisés par exemple sur une même carte électronique.

Description

Structure et procédé de sauvegarde et de restitution de données
La présente invention concerne une structure et un procédé de sauvegarde et de restitution de données permettant une gestion d'un espace mémoire. La présente invention est notamment adaptée à un système de calcul embarqué comportant un composant, associant une structure de calcul et un espace mémoire réalisés par exemple sur une même carte électronique.
La présente invention s'applique notamment aux besoins d'échange de données dans des applications à flux de données implémentées sur des structures de traitement multi-tâches programmables ou re-configurables dynamiquement. De telles structures de traitement peuvent être par exemple des processeurs, des circuits logiques programmables. Les applications à flux de données sont notamment utilisées dans des systèmes embarqués ayant de fortes contraintes en matière d'intégration et de coût de fabrication. Les applications à flux de données peuvent être mises en œuvre par des structures de traitement multi-tâches intégrées dans des systèmes ayant des besoins de sauvegarde et de restitution des données. De tels systèmes, ayant des besoins de sauvegarde et de restitution des données, peuvent être : des équipements de télécommunication, des équipements de traitement d'images, des équipements de compression et décompression de données, des équipements de cryptage et de décryptage de données, des équipements de réseaux informatiques, des systèmes de configuration de circuits électroniques pour des architectures re-configurables, des équipements de mesures, des équipements d'acquisitions, des équipements de visualisation.
Les traitements mis en œuvre par une application à flux de données sont une succession de tâches élémentaires modifiant un ou plusieurs flux de données d'entrée afin de produire un, ou plusieurs flux de données de sortie. Chaque tâche élémentaire consomme les données d'entrée pour les modifier et produire de nouvelles informations : les données de sortie. Une application à flux de données suit un modèle de type producteur-consommateur. L'ordre d'exécution des tâches élémentaires est notamment déterminé par des dépendances de données pouvant exister entre les données consommées par les tâches et les données produites par d'autres tâches. Le volume de données échangées entre les différentes tâches peut varier en fonction des tâches élémentaires mises en jeu par l'application : le rapport entre le volume des données produites et le volume des données consommées n'est pas nécessairement constant.
Dans le cas d'une absence de dépendance entre plusieurs tâches élémentaires, celles-ci peuvent être exécutées en concurrence sur une même ressource de calcul du système ou en parallèle sur deux ressources de calcul du système distinctes.
Si les traitements de l'application doivent être interrompus, il est nécessaire de sauvegarder les flux de données sortant des différentes tâches déjà accomplies afin de pouvoir reprendre les traitements de l'application plus tard. La reprise des traitements de l'application nécessite une restitution des flux de données d'entrée aux tâches consommatrices. Un cas particulier de ce type de mécanisme se retrouve dans des architectures reconfigurables, utilisables dans des systèmes embarqués. Une architecture reconfigurable est une structure matérielle dont les ressources peuvent être adaptées afin de réaliser un traitement désiré. Une telle architecture permet, en cours de traitement une reconfiguration d'une partie ou de l'ensemble de son architecture interne afin de réaliser l'application ou une sous-partie d'une application complète. Ainsi plusieurs reconfigurations peuvent être nécessaires afin de réaliser l'ensemble de l'application. Cette utilisation d'un circuit reconfigurable est qualifiée de dynamique. Une difficulté de mise en œuvre de la reconfiguration dynamique est la récupération de données d'exécution d'une configuration correspondant à une sous-partie des traitements de l'application pour les transférer vers une sous-partie suivante, ceci afin que les reconfigurations n'influent pas sur l'application totale. Les données nécessaires lors d'un passage d'une sous-partie vers une autre sous-partie sont regroupées dans une entité appelée contexte. Chaque contexte peut être transmis sous la forme de flux de données à une mémoire. Les données contenues dans chaque contexte peuvent être hétérogènes, c'est à dire variables en nombre, en taille et en fréquence de transmission. Les contextes sont produits lors de l'exécution d'une sous- partie de l'application. Les données de contexte sont donc dynamiques et non déterminées avant l'exécution de la sous-partie de l'application.
La mise en œuvre d'une architecture dynamique re-configurable performante, notamment en terme de rapidité de traitement, nécessite donc des systèmes de gestion de flux de données capables de gérer une hétérogénéité des flux de données notamment pendant une sauvegarde et une restitution de ces données dans le cadre d'un changement de contexte.
Des dispositifs de gestion de flux de données à sauvegarder et à restituer existent pour plusieurs types d'architectures de systèmes dont notamment :
• des architectures de type circuit logique programmable, ou FPGA acronyme pour l'expression anglo-saxonne Field Programmable Gâte Array signifiant réseau de portes programmables in situ ; - des architectures de type data-flow, expression anglo-saxonne signifiant flot de données ;
• des architectures de type stream processeur, expression anglo- saxonne signifiant processeur à flux.
Dans le cas des circuits logiques programmables, l'échange de données se fait par l'intermédiaire d'une mémoire principale. Des zones mémoires sont allouées dynamiquement dans la mémoire principale pour créer des zones d'échange entre producteur et consommateur. Cette solution est très flexible mais ne permet pas de supporter le parallélisme de traitement de tâches. Elle est, par ailleurs, très consommatrice en terme de surface de silicium et d'énergie.
Les architectures de type data-flow sont, en général, des solutions dédiées à un domaine applicatif dans lequel les flux à traiter sont bien maîtrisés et ne nécessitent pas de réorganisation complexe. Dans de tels systèmes, la gestion de flux se fait en utilisant des mémoires dédiées de type FIFO, acronyme pour l'expression anglo-saxonne First In First Out signifiant premier entré, premier sorti. Dans ce type d'architecture, toutes les tâches sont prévues à l'avance et pour chaque communication de données entre les différentes tâches, un espace mémoire spécifique est prévu et alloué. Il n'est donc pas nécessaire de partager les ressources mémoires entre les différentes tâches. Dans le cadre d'une gestion de la reconfiguration dynamique de l'architecture, une solution de type data-flow est mal adaptée car elle nécessite de dimensionner au pire cas l'ensemble des flux de données pouvant être nécessaires et donc l'ensemble des espaces mémoire. En effet, en cas de sous-dimensionnement, la structure de gestion de flux impose des contraintes fortes lors du portage d'application. Un surdimensionnement entraîne à l'inverse une surconsommation en énergie et une perte d'efficacité du système.
L'utilisation de mécanismes plus complexes utilisés pour les stream-processors permet de mieux dimensionner la structure de gestion de flux de données. En effet, des architectures de type stream-processors sont beaucoup plus généralistes et supportent des applications dans lesquelles les flux de données sont moins maîtrisables et nécessitent des opérations de réorganisation complexes. Ainsi les dispositifs développés à l'aide d'architectures de type stream-processors sont beaucoup plus complexes. La gestion de flux dans les architectures de type stream-processors est implémentée à base de mémoires. La gestion des adresses mémoire, qui permet de réorganiser les flux de données, est à l'origine d'un coût élevé dû notamment à la quantité de silicium nécessaire à la réalisation d'un tel système. De plus, ces architectures de type stream-processor intègrent des fonctionnalités de réorganisation de flux non exploitées et pénalisantes pour la consommation et l'efficacité dans des applications comportant des flux de données plus réguliers.
Un objectif de la présente invention est notamment de dimensionner efficacement une structure de gestion des flux de données tout en maîtrisant la complexité de la structure de gestion des flux de données. A cet effet, l'invention a pour objet une structure et un procédé de sauvegarde et de restitution de données gérant des flux de données dans un espace mémoire partagé sans réorganisation des données.
La structure de sauvegarde et de restitution d'un flux de données comporte notamment une matrice de connecteurs répartis en ligne et en colonne sur la matrice. Chaque connecteur C d'une même ligne est notamment relié à ses deux connecteurs voisins sur la ligne s'ils existent. Chaque connecteur d'une même colonne est notamment relié à ses deux connecteurs voisins sur la colonne s'ils existent. Chaque ligne de connecteurs est notamment connectée à une mémoire. La mémoire a par exemple un fonctionnement de type premier entré, premier sorti. La mémoire peut fournir des informations sur son état aux connecteurs de la ligne, par l'intermédiaire d'un connecteur, situé à une extrémité de la ligne. Chaque colonne de connecteurs est notamment connectée à un port d'entrée et de sortie d'un flux de données de la structure par l'intermédiaire d'un connecteur par exemple situé à une extrémité de la colonne. Chaque connecteur est notamment apte à router et propager de manière autonome un flux de données entrant ou sortant de la structure, en fonction des états fournis par les mémoires.
Une sauvegarde d'un flux de données peut s'effectuer d'un port d'entrée et de sortie vers une ou plusieurs mémoires. Le flux de données passe notamment par des connecteurs de la matrice. Une restitution d'un flux de données peut s'effectuer des mémoires vers un port d'entrée et de sortie, le flux de données passant par des connecteurs de la matrice.
Chaque connecteur peut router ou propager un flux de données selon : - un état de la mémoire connectée sur la ligne du connecteur ;
• un type d'opération mémoire: lecture, écriture.
Chaque connecteur comporte notamment quatre interfaces :
• une première interface comportant : o une première entrée et, ou sortie de données de flux ; o une entrée d'un signal de commande de lecture ou d'écriture ;
• une deuxième interface comportant : o une deuxième entrée et, ou sortie de données de flux ; o une sortie d'un signal de commande de lecture ou d'écriture ;
• une troisième interface comportant : o une troisième entrée et, ou sortie de données de flux ; o une sortie d'une opération mémoire de lecture ou d'écriture ; o une entrée d'un état de la mémoire ;
• une quatrième interface comportant : o une quatrième entrée et, ou sortie de données de flux ; o une entrée d'une opération mémoire de lecture ou d'écriture ; o une sortie d'un état de la mémoire.
La première interface d'un premier connecteur situé à une extrémité de l'une des colonnes est par exemple connectée à un port d'entrée et, ou de sortie de la structure. La troisième interface d'un deuxième connecteur situé à une extrémité de l'une des lignes est par exemple connectée à une mémoire de la structure.
Les premières et deuxième interfaces de connecteurs consécutifs sur une même colonne, sont par exemple connectées entre elles. Les troisième et quatrième interfaces de connecteurs consécutifs sur une même ligne sont par exemple connectées entre elles.
Une mémoire peut avoir trois états : vide, pleine et non vide.
Le procédé de sauvegarde et de restitution d'un flux de données, utilise notamment la structure de sauvegarde et de restitution. La sauvegarde d'un flux de données peut comporter les étapes suivantes :
• réception d'un signal de commande d'écriture et des données de flux à sauvegarder sur un premier port de la structure ; - propagation du signal de commande d'écriture et des données de flux dans la matrice ;
• arrivée du signal de commande d'écriture et des données dans un connecteur courant;
Si la mémoire de la ligne du connecteur courant est vide : - envoi par le connecteur courant d'un signal de contrôle de d'écriture à la mémoire de la ligne du connecteur courant et marquage du connecteur courant ;
• écriture des données de flux dans la mémoire de la ligne du connecteur courant ; Si la mémoire de la ligne du connecteur courant est non-vide :
• passage des données de flux restant à sauvegarder au connecteur suivant dans la colonne du connecteur courant et reprise de la sauvegarde à l'étape d'arrivée du signal de commande d'écriture dans un connecteur courant, le connecteur suivant remplaçant le connecteur courant ; La restitution d'un flux de données peut comporter les étapes suivantes :
• réception d'un signal de commande de lecture d'un flux de données sur le premier port de la structure ; - propagation du signal de commande de lecture dans la matrice ;
• arrivée du signal de commande de lecture dans un connecteur courant ;
Si le connecteur courant est marqué : - envoi par le connecteur courant d'un signal de contrôle de lecture à la mémoire de la ligne du connecteur courant ;
• lecture des données de flux sauvegardées dans la mémoire de la ligne du connecteur courant et propagation des données de flux lues dans la matrice jusqu'au premier port ; - annulation du marquage du connecteur courant;
• passage du signal de commande de lecture au connecteur suivant dans la colonne du connecteur courant et reprise du procédé à l'étape d'arrivée du signal de lecture dans un connecteur courant, le connecteur suivant devenant le connecteur courant ;
Si le connecteur est non marqué :
• passage du signal de commande de lecture au connecteur suivant dans la colonne du connecteur et reprise du procédé à l'étape d'arrivée du signal de lecture dans un connecteur, le connecteur suivant devenant le connecteur courant.
Au cours de la sauvegarde un état de disponibilité de la mémoire de la ligne du connecteur courant peut être diffusé au connecteur courant à sa demande.
Les lectures des données d'un même flux sauvegardées dans des mémoires différentes sont par exemple effectuées de manière parallèle.
L'invention a notamment pour principal avantage de permettre une sauvegarde et une restitution de flux de données parallèles de manière indépendante. L'allocation des mémoires ainsi que la gestion des adresses est avantageusement automatique et ne nécessite pas d'intervention d'un concepteur ou d'un outil tiers.
D'autres caractéristiques et avantages de l'invention apparaîtront à l'aide de la description qui suit, donnée à titre illustratif et non limitatif, et faite en regard des dessins annexés qui représentent :
• la figure 1 : un exemple d'une application de flux de données de type réseau de processus de Kahn ; • la figure 2 : un exemple d'une application de flux de données de type réseau de processus de Kahn à deux configurations ;
• la figure 3 : une représentation schématique d'une structure de sauvegarde et de restitution selon l'invention ;
• la figure 4 : une représentation schématique des interfaces d'un connecteur de la structure de sauvegarde et de restitution selon l'invention ;
• la figure 5 : une représentation schématique d'un connecteur dans un état non connecté ;
• la figure 6 : une représentation schématique d'un connecteur dans un état de flux de sauvegarde connecté ;
• la figure 7 : une représentation schématique d'un connecteur dans un état de flux de restitution connecté ;
• la figure 8 : différentes étapes possibles du procédé de sauvegarde selon l'invention ; • la figure 9 : différentes étapes possibles du procédé de restitution selon l'invention.
Le passage de la première configuration 20 à la deuxième configuration 21 , par exemple, nécessite une étape de sauvegarde et de restitution des contextes 22, 23. Le nombre et la taille des contextes 20, 21 peuvent être très variables. Afin d'obtenir une plate-forme à reconfiguration dynamique performante avec le moins de contrainte possible, il convient d'intégrer dans les systèmes des mécanismes permettant de gérer des flux de données ayant une forte hétérogénéité. La présente invention propose donc une solution qui, bien qu'elle soit applicable dans d'autres systèmes, prend tout son sens pour la gestion de la reconfiguration dynamique.
La figure 1 représente un exemple d'une application de flux de données. II existe un grand nombre de formalismes pour représenter une application de flux de données. Parmi ces formalismes on trouve les réseaux de processus de Khan, ou KPN. Un réseau de processus de Kahn 19 est composé d'un ensemble fini de processus 1 , 2, 3, 4, 5, 6, 7, qui communiquent entre eux par des canaux FIFO acronyme pour l'expression anglo-saxonne First In First Out signifiant premier entré, premier sorti. Les canaux FIFO 10, 11 , 12, 13, 14, 15, 16, 17, 18, disposent notamment d'une capacité de stockage infinie. La figure 1 représente exemple d'un réseau KPN comportant sept processus 1 , 2, 3, 4, 5, 6, 7. Chaque processus 1 , 2, 3, 4, 5, 6, 7 peut faire des lectures, qui sont bloquantes, et des écritures, non bloquantes, sur un canal spécifié. De plus, un réseau KPN 19 respecte notamment la règle suivante : un canal FIFO ne peut être connecté qu'à un seul processus en entrée et à un seul processus en sortie. Par exemple, sur la figure 1 , un premier canal FIFO 1 1 est connecté à un premier processus 1 en entrée et à un deuxième processus 2 en sortie. De la même manière, un deuxième canal FIFO 10 est connecté au premier processus 1 en entrée et à un troisième processus 3 en sortie. Dans un réseau KPN 19 l'activité des tâches est uniquement dépendante des données disponibles. Dans le cadre d'un système réel, il est nécessaire de considérer des canaux FIFOs de taille limitée et d'ordonnancer les traitements. Si pour une raison quelconque le système réel doit être arrêté, les données présentes sur chaque canal FIFO utilisé doivent être sauvegardées afin de pouvoir reprendre par la suite le traitement. C'est bien sûr le cas pour une reconfiguration circuit du système : dans ce cas un contexte sera composé des canaux FIFO utilisés. Les processus KPN sont alors regroupés et ordonnancés de façon à obtenir des configurations correspondant à des sous-parties de l'application globale tel que représenté sur la figure 2.
La figure 2 représente un réseau KPN 19 à deux configurations
20, 21. Une première configuration 20 peut comporter : le premier processus 1 , le deuxième processus 2, le troisième processus 3 et un quatrième processus 4. Une deuxième configuration 21 peut comporter : un cinquième processus 5, un sixième processus 6 et un septième processus 7. Les frontières entre les deux configurations 20, 21 permettent d'identifier les contextes à transmettre. Par exemple, la frontière 25 entre les deux configurations 20, 21 permet d'identifier un premier contexte 23 à transmettre composé d'un troisième canal FIFO 14 connecté au quatrième processus 4 en entrée, le quatrième processus 4 faisant partie de la première configuration 20, et au cinquième processus 5 en sortie, le cinquième processus 5 faisant partie de la deuxième configuration 21. De la même manière, on peut identifier un deuxième contexte 22 composé d'un cinquième canal FIFO 17 et d'un sixième canal FIFO 18. Le cinquième canal FIFO 17 est connecté au septième processus 7 en entrée, le septième processus 7 faisant partie de la deuxième configuration 21 , et au premier processus 1 en sortie, le premier processus 1 faisant partie de la première configuration 20. Le sixième canal FIFO 18 est connecté au sixième processus 6 en entrée, le sixième processus 6 faisant partie de la deuxième configuration 21 , et au premier processus 1 en sortie, le premier processus 1 faisant partie de la première configuration 20.
Les configurations 20, 21 peuvent avoir des natures très différentes en fonction des architectures de circuit auxquelles elles s'appliquent. Par exemple, un circuit reconfigurable peut être à gros grain comme dans des architectures XPP, acronyme de l'expression anglo- saxonne extrême processing platform signifiant plate-forme de calcul extrême, ou par exemple dans des architectures DART, qui sont des architectures re-configurables dynamiquement. Un circuit à gros grain comporte des éléments de calcul associés à une opération dite complexe comme une multiplication arithmétique. Le circuit peut également être un circuit à grain fin comme un FPGA. Un circuit à grain fin comporte des éléments de calcul associés à une opération logique de premier niveau comme une opération « ou », « et ».
La figure 3 représente de manière schématique une structure de sauvegarde et de restitution de données 40 selon l'invention. La structure de sauvegarde et de restitution de données 40 fait partie d'un système gérant notamment une production et une consommation de flux de données afin de réaliser le traitement qui lui est assigné. La structure de sauvegarde et de restitution 40 permet une sauvegarde de données notamment dans un ensemble de bancs mémoire interne au système. Les données sauvegardées proviennent par exemple de composants de calcul du système. La structure de sauvegarde et de restitution 40 permet également une restitution des données sauvegardées, dans les bancs mémoire internes, à destination d'autres composants du système.
La structure de sauvegarde et de restitution 40 est notamment composée de trois types de ressources. Un premier type de ressources est un premier vecteur 41 comportant un nombre entier n, supérieur à un, de port de flux 42, 43, 44. Sur la figure 3, trois ports de flux 42, 43, 44, sont représentés pour exemple. Un port de flux 42, 43, 44 comporte au moins une entrée/sortie de flux de données permettant la circulation de chaque donnée de flux ainsi que de signaux de contrôle. Les flux de données sont notamment reçus de la part d'autres composants du système et, ou, destinés à d'autres composants du système, externes à la structure de sauvegarde et de restitution 40. Les signaux de contrôles permettent de sélectionner une opération à réaliser par une mémoire de la structure de sauvegarde et de restitution 40 : soit une lecture pour une restitution de données, soit une écriture pour une sauvegarde de données.
Un deuxième type de ressources est un deuxième vecteur 45 d'un nombre p, entier supérieur à un, de mémoires 46, 47, 48, 49. Sur la figure 3, à titre d'exemple quatre mémoires 46, 47, 48, 49 sont représentées. Les quatre mémoires 46, 47, 48, 49 représentées sur la figure 3 peuvent être des piles. La notion de pile caractérise un fonctionnement de la mémoire qui peut être de manière préférentielle une mémoire de type FIFO. L'utilisation d'une mémoire de type FIFO est particulièrement pertinente dans la structure de sauvegarde et de restitution 40 selon l'invention. Les mémoires 46, 47, 48, 49 sont chacune connectée à un des ports d'entrée/sortie mémoire 450, 451 , 452, 453. Un port d'entrée/sortie mémoire 450, 451 , 452, 453 permet de véhiculer des données de flux, des informations sur l'état de la mémoire : vide, non vide ou pleine, ainsi que des signaux de contrôle des opérations mémoire permettant l'écriture de données en mémoire ou la lecture de données en mémoire. Une lecture de données en mémoire peut s'effectuer sur réception par la mémoire d'un signal de contrôle nommé tirer, par exemple. Une écriture de données en mémoire peut s'effectuer sur réception par la mémoire d'un signal de contrôle nommé pousser, par exemple.
Un troisième type de ressources est composé d'un réseau d'interconnexions 401 entre le premier vecteur de ports 41 et le deuxième vecteur de mémoires 45 par l'intermédiaire des ports d'entrée/sortie mémoire 450, 451 , 451 , 453. Le réseau d'interconnexions 401 peut être réalisé sous la forme d'une matrice 401 de connecteurs C. La taille de la matrice 401 de connecteurs C est déterminée par le nombre de ports de flux de données 42, 43, 44 et le nombre de mémoires de la structure 40. La matrice 401 de connecteurs C peut par exemple comporter nxp connecteurs C. Sur la figure 3, la matrice 401 représentée comporte à titre d'exemple douze connecteurs C.
L'organisation matricielle des connecteurs C permet d'associer chaque mémoire 46, 47, 48, 49 à une ligne chaînée de connecteurs C. Par exemple, une première ligne chaînée 402 peut être associée à une première mémoire 46, une deuxième ligne chaînée 405 peut être associée à une deuxième mémoire 49. L'organisation matricielle des connecteurs C permet également d'associer chaque port de flux 42, 43, 44 à une colonne chaînée de connecteur C. Par exemple, une première colonne chaînée 403 peut être associée à un premier port de flux 42, une deuxième colonne chaînée 404 peut être associée à un deuxième port de flux 44. Chaque connecteur C peut ainsi transmettre les informations de contrôle et les données de flux soit vers une autre ligne de connecteurs C soit vers une autre colonne de connecteurs C.
Les connecteurs C, utilisés dans la structure de sauvegarde et de restitution 40 selon l'invention, peuvent être des transistors réalisés au moyen de multiplexeurs par exemple.
Les piles 46, 47, 48, 49 peuvent comporter une mémoire ou bien plusieurs registres mémoire cascades.
La structure matricielle de la structure de sauvegarde et de restitution 40 selon l'invention permet avantageusement des sauvegardes et des restitutions de flux de données de manière parallèle et concurrente. La figure 4 représente de manière schématique un exemple d'un connecteur 50 représentant chacun des connecteurs C de la matrice 401 représentée sur la figure 3. Le connecteur 50 comporte par exemple quatre interfaces nommées sur la figure 4 : Nord, Sud, Est, Ouest. Les interfaces Est et Ouest du connecteur 50 permettent notamment de relier celui-ci avec deux connecteurs C adjacents au connecteur 50, s'ils existent, positionnés sur la même ligne que le connecteur 50 dans la matrice 401 , de part et d'autre du connecteur 50.
Les interfaces Nord et Sud du connecteur 50 permettent notamment de relier celui-ci avec deux connecteurs C adjacents au connecteur 50, s'ils existent, positionnés sur la même colonne que le connecteur 50, de part et d'autre du connecteur 50.
L'interface Nord du connecteur 50 comporte notamment :
• une première entrée/sortie de données de flux 51 ; - des entrées de commande 52 permettant de véhiculer des signaux de commande de type écriture ou lecture. L'interface Sud du connecteur 50 comporte notamment :
• une deuxième entrée/sortie de données de flux 53 ;
• des sorties de commande 54 permettant de véhiculer des signaux de commande de type écriture ou lecture.
L'interface Est du connecteur 50 comporte notamment :
• une troisième entrée/sortie de données de flux 55 ;
• des sorties de signaux de contrôle d'opérations mémoire 56 véhiculant par exemple les informations pousser et tirer ; - une première entrée/sortie d'états 57, vide ou pleine, de la mémoire située sur la ligne du connecteur 50. L'interface Ouest du connecteur 50 comporte notamment :
• une quatrième entrée/sortie de données de flux 58 ;
• des entrées de signaux de contrôle d'opérations mémoire 59 véhiculant par exemple les informations pousser et tirer ;
• une deuxième entrée/sortie d'états 60, vide ou pleine, de la mémoire située sur la ligne du connecteur 50.
Les opérations mémoire pousser et tirer correspondent réciproquement à une opération d'écriture et à une opération de lecture dans la mémoire 46, 47, 48, 49. Les termes pousser et tirer sont notamment liés à l'utilisation d'une pile pour réaliser la mémoire 46, 47, 48, 49.
L'interface Est d'un premier connecteur C est reliée à l'interface Ouest d'un deuxième connecteur C adjacent au premier connecteur C, s'il existe, sur la même ligne de la matrice 401 que le premier connecteur C.
L'interface Ouest du premier connecteur C est reliée à l'interface Est d'un troisième connecteur C adjacent au premier connecteur C et symétrique au deuxième connecteur C par rapport au premier connecteur C, sur la même ligne de la matrice 401 que le premier connecteur C, s'il existe. L'interface Nord du premier connecteur C est reliée à l'interface
Sud d'un quatrième connecteur C adjacent au premier connecteur C, s'il existe, sur la même colonne de la matrice 401 que le premier connecteur C.
L'interface Sud du premier connecteur C est reliée à l'interface
Nord d'un cinquième connecteur C adjacent au premier connecteur C et symétrique au quatrième connecteur C par rapport au premier connecteur C, sur la même colonne de la matrice 401 que le premier connecteur C, s'il existe.
On obtient ainsi une organisation matricielle des connecteurs C.
Chaque connecteur C de la première ligne 402 de la matrice 401 est connecté à un port 42, 43, 44 de flux via son interface Nord.
Chaque connecteur C de la dernière colonne 404 de la matrice 401 est connectée à une mémoire 46, 47, 48, 49 via son interface Est.
Les connecteurs C de la première colonne 403 ne disposent pas d'interface Ouest, ou leur interface Ouest n'est pas connectée. Les connecteurs C de la dernière ligne 407 de la matrice 401 ne disposent pas d'interface Sud, ou leur interface Sud n'est pas connectée. Toute tentative d'accès à des interfaces Sud ou Ouest de connecteurs C non connectées ou inexistantes peut servir à détecter une erreur d'utilisation de la structure 40. Une erreur d'utilisantion de la structure 40 peut intervenir par exemple : lorsqu'il ne reste plus de place dans une mémoire pour la sauvegarde, lorsque les données ne sont pas trouvées. Une erreur d'utilisation ainsi détectée peut être communiquée à un processeur utilisant la structure 40, l'informant ainsi d'un nombre trop important de données chargées par rapport à la taille de la structure 40 par exemple. On peut distinguer dans la structure 40 ainsi composée, deux types de flux d'informations : les flux de sauvegarde et les flux de restitution de données, ainsi que deux états des flux d'informations à l'intérieur des connecteurs C : connectés et non connectés. Les flux de sauvegarde et de restitution comportent l'ensemble des données, des signaux de commande d'écriture ou de lecture, des signaux de contrôle d'opération mémoire, des états de mémoire.
La figure 5 représente de manière schématique un connecteur 50 dans un état nommé flux non connecté. Lorsque le connecteur est dans l'état flux non connecté, les données de flux 51 , 53 provenant d'un port de flux 42,
43, 44, ou d'un autre connecteur ainsi que les signaux de commande de lecture ou d'écriture 52, 57 sont interconnectées à l'intérieur du connecteur
50 entre l'interface Nord et l'interface Sud du connecteur 50. De la même manière, les données de flux 58, 59, les états de la mémoire 57, 60, et les opérations mémoire 56, 59 sont interconnectés à l'intérieur du connecteur 50 entre l'interface Est et l'interface Ouest du connecteur 50. Le connecteur 50, lorsqu'il est à l'état flux non connecté, laisse donc passer toutes les informations qu'il reçoit vers un connecteur adjacent s'il existe. Un connecteur 50 dans un état flux non connecté propage donc les informations qu'il reçoit.
La figure 6 représente de manière schématique un connecteur 50 dans un état nommé flux de sauvegarde connecté. Lorsque le connecteur 50 est à l'état flux de sauvegarde connecté, les données de flux 51 en provenance d'un port de flux 42, 43, 44, sont interconnectées à l'intérieur du connecteur 50 entre l'interface Nord et l'interface Est. Les données de flux entrant par la première entrée/sortie de données de flux 51 de l'interface Nord sont donc dirigées vers la troisième entrée/sortie de données de flux 55 de l'interface Est. Une réception d'un signal de commande d'écriture provenant d'un port de flux 42, 43, 44, sur l'entrée de commande 52 de l'interface Nord entraîne une sortie d'un signal de contrôle d'une opération mémoire 56 de l'interface Est. Le signal de contrôle d'une opération mémoire véhicule une information de type pousser, correspondant à une écriture dans une mémoire 46, 47, 48, 49 dans le cadre de la sauvegarde. Une opération de sauvegarde étant en cours, sur la ligne du connecteur 50, la quatrième sortie d'état mémoire 60 de l'interface Ouest véhicule un état mémoire de type non vide, ou invalide le signal vide, afin notamment d'éviter qu'un autre connecteur situé sur la même ligne que le connecteur 50 n'écrive des informations dans la mémoire 46, 47, 48, 49. En effet, l'état mémoire non vide est alors propagé vers les connecteurs C situés à l'ouest du connecteur C. L'état mémoire non vide sert également pour chaque connecteur C à savoir si la pile ou mémoire 46, 47, 48, 49 associée à la ligne du connecteur 50 contient des données. Dans les deux cas, un état mémoire non vide signifie que la pile ou mémoire 46, 47, 48, 49 n'est pas disponible pour sauvegarder des données d'un flux. La génération d'un état mémoire non vide dans ce cas peut être faite soit par le connecteur 50 lui-même, soit par la pile 46, 47, 48, 49, associée à la ligne du connecteur 50.
Dans ce cas, les entrées de données de flux 55 de l'interface Est et les sorties de données de flux 58 de l'interface Ouest ne sont pas connectées à l'intérieur du connecteur 50. De la même manière, les entrées/sorties d'état de mémoire 60, 57 des interfaces Est et Ouest ne sont pas interconnectées à l'intérieur du connecteur 50.
Un connecteur 50 dans un état flux de sauvegarde connecté permet donc de router et de propager les flux de données.
La figure 7 représente de manière schématique un connecteur 50 dans un état flux de restitution connecté. Lorsque le connecteur 50 est à l'état flux de restitution connecté, les données de flux à destination des ports de flux 42, 43, 44 ainsi qu'un signal de commande de lecture provenant d'une mémoire 46, 47, 48, 49, située sur la ligne du connecteur 50, sont interconnectées entre l'interface Nord et l'interface Est du connecteur 50. En effet, les données de flux reçues sur la troisième entrée/sortie de données de flux 55 de l'interface Est sort du connecteur par la première entrée/sortie de données de flux 51 de l'interface Nord. De plus la réception d'un signal de commande de lecture sur l'entrée de commande 52 de l'interface Nord entraîne la génération d'un signal de contrôle d'opérations mémoire de type tirer sur la première sortie de signaux de contrôle 56 de l'interface Est. Les troisième et quatrième entrées/sorties de données de flux 55, 58 des interface Est et Ouest sont non connectées à l'intérieur du connecteur 50.
Un signal d'état de mémoire contenant l'information mémoire pleine est propagé vers les connecteurs situés à l'ouest du connecteur 50 en partant de la deuxième sortie d'états 60 de l'interface Ouest. Cet état mémoire pleine peut provenir soit du connecteur 50 lui-même, soit de la mémoire 46, 47, 48, 49 située au bout de la ligne du connecteur 50 dans la matrice 401 de connecteur C. Un connecteur 50 dans un état flux de restitution connecté permet de router et de propager les flux de données.
La figure 8 représente différentes étapes possibles de la partie sauvegarde 90 du procédé de sauvegarde et de restitution selon l'invention utilisant la structure de sauvegarde et de restitution 40 selon l'invention.
A un état initial de la matrice 401 de connecteurs C représentée sur la figure 3, tous les connecteurs C sont à l'état flux non connecté.
Une première étape 91 de la partie sauvegarde 90 selon l'invention est une étape de réception d'un signal de commande d'écriture sur un port de flux 42, 43, 44 de la structure 40. La première étape de réception 91 peut s'effectuer en activant un signal de commande d'écriture sur un port de flux 42, 43, 44. A l'activation du signal de commande de lecture sur un port de flux 42, 43, 44, les données de flux présentes sur le port de flux 42, 43, 44 peuvent être sauvegardées. Le signal de commande de type écriture est alors propagé à partir du port de flux 42, 43, 44 à travers la matrice 401 de connecteurs C au cours d'une deuxième étape 92 du procédé de sauvegarde 90.
Un signal de type écriture arrive alors sur un connecteur C positionné sur la colonne du port de flux 42, 43, 44, nommé connecteur courant dans la suite, au cours d'une troisième étape 93 du procédé de sauvegarde 90.
Une vérification 94 de l'état de la pile de la ligne du connecteur courant est ensuite effectuée par l'intermédiaire du signal d'état mémoire. Cette vérification 94 fait partie d'une quatrième étape 94 de la partie sauvegarde 90. Si la pile de la ligne du connecteur courant est vide, le connecteur courant passe à l'état flux de sauvegarde connecté au cours d'une cinquième étape 95. Ainsi les données de flux et une demande d'écriture sont transmis à la pile 46, 47, 48, 49 située sur la ligne du connecteur courant. La demande d'écriture est transmise par l'intermédiaire d'un signal de contrôle d'opération mémoire pousser par exemple.
Ensuite, au cours d'une sixième étape 96, le connecteur est marqué afin de pouvoir identifier les connecteurs C ayant servis à sauvegarder des données dans une pile 46, 47, 48, 49 dans la phase de restitution détaillée par la suite.
Une septième étape 97 est une étape d'écriture des données de flux en mémoire afin d'effectuer la sauvegarde de ces données.
Lorsque la pile 46, 47, 48, 49 est pleine, celle-ci envoie un signal d'état mémoire à pleine et le connecteur courant passe à l'état flux non connecté au cours d'une huitième étape 98.
Si l'écriture des données de flux n'est pas terminée, les données de flux et les signaux de contrôle sont propagés à un connecteur suivant le connecteur courant dans la colonne de la matrice 401. Le passage au connecteur suivant est une neuvième étape 99 du procédé de sauvegarde 90 permettant de rechercher une nouvelle pile disponible pour sauvegarder le reste des données de flux.
L'étape suivante est alors la troisième étape 93 d'arrivée du signal sur un connecteur : le connecteur suivant. Le connecteur suivant devient alors le connecteur courant dans les étapes suivant la troisième étape 93 : la quatrième étape 94, la cinquième étape 95, la sixième étape 96, la septième étape 97, la huitième étape 98 et ainsi de suite jusqu'à l'écriture complète des données de flux dans les mémoires 46, 47, 48, 49 de la structure 40 selon l'invention.
Lorsque l'écriture des données de flux est finie, au cours d'une dixième étape 910, le signal de commande en écriture est invalidé. Il ne se propage donc plus dans la matrice 401 de connecteurs C.
Après la quatrième étape 94, si la pile 46, 47, 48, 49 de la ligne du connecteur courant sur lequel le signal arrive est pleine, le connecteur courant passe à l'état flux non connecté au cours de la huitième étape 98 et ensuite, on passe au connecteur suivant dans la colonne du connecteur courant au cours de la neuvième étape 99 afin de continuer la partie sauvegarde 90 jusqu'à l'écriture complète des données de flux en mémoire.
Les données de flux ainsi sauvegardées restent stockées dans les piles de la structure 40 jusqu'à leur restitution.
Le passage d'une pile 46, 47, 48, 49 à une pile 46, 47, 48, 49 suivante pour sauvegarder l'ensemble des données de flux est provoqué par l'activation du signal plein par la pile 46, 47, 48, 49. Si plusieurs cycles sont nécessaires pour sauvegarder l'ensemble des données de flux et que le signal pleine est généré lorsque la limite de stockage est atteinte par une pile, d'autres données de flux éventuellement transmises sur le port pendant ce délai peuvent être perdues.
Le signal pleine est donc dans ce cas acheminé vers le connecteur C de la colonne de la matrice 401 le plus éloigné de la pile 46, 47, 48, 49 en tenant compte du délai d'écriture. A chaque écriture dans la pile, le signal pleine est donc transmis vers une nouvelle colonne, ainsi, chaque connecteur de la matrice 401 reçoit le signal pleine suffisamment en avance pour ne pas engendrer de perte de données. Le signal pleine est donc transmis aux connecteurs avant que la pile ne soit pleine, par exemple dès le début de l'écriture dans la pile des données de flux.
D'autres mécanismes peuvent être mis en œuvre dans la gestion de la structure 40. Parmi ceux-ci, lorsqu'un connecteur essaie de sauvegarder des données de flux dans la pile 46, 47, 48, 49 correspondant à ce connecteur, celui-ci peut envoyer une requête à la pile afin de savoir s'il peut ou non l'utiliser afin d'effectuer la sauvegarde. Cette requête ainsi que la pile 46, 47, 48, 49 peut être transmise de connecteur à connecteur de la même ligne vers la pile 46, 47, 48, 49 par les interfaces Ouest et Est de chaque connecteur de la ligne. Si la requête passe par un connecteur ayant déjà effectué une requête, ce connecteur peut renvoyer à destination du connecteur requerrant un signal indiquant que la pile n'est pas disponible. A la réception du signal pile indisponible, le connecteur peut basculer en mode flux non connecté de façon à trouver une nouvelle pile 46, 47, 48, 49 de sauvegarde pour les données de flux. Cette mise en œuvre permet d'éviter que deux demandes de sauvegarde utilisent en même temps la même pile, en effet ceci peut engendrer une perte de données.
Une gestion de demandes parallèles de sauvegarde de données peut également être mise en œuvre en amont de la structure 40 : dans le processeur utilisant la structure 40 par exemple.
La figure 10 représente différentes étapes possibles de la partie restitution 100 du procédé de sauvegarde et de restitution selon l'invention utilisant la structure 40 selon l'invention. Une restitution de données sauvegardées dans une pile 46, 47,
48, 49 de la structure 40 commence par une onzième étape 101 de réception d'un signal de lecture sur le port 42, 43, 44 de la structure 40 ayant servi à la sauvegarde des données de flux à restituer.
La réception d'un signal de lecture entraîne la propagation d'un signal de commande de lecture dans la matrice 401 de connecteurs C au cours d'une douzième étape 102. Le signal de commande se propage dans la matrice 401 de connecteurs suivant un axe défini par les interfaces Nord et Sud des connecteurs C.
Lorsque le signal de commande arrive sur un connecteur, appelé par la suite le connecteur courant, au cours d'une treizième étape 103, une vérification du marquage du connecteur courant est effectuée. En effet, si le connecteur courant à été utilisé pour sauvegarder les données de flux, il a été marqué au cours de la sixième étape 96 du procédé de sauvegarde. Le premier connecteur marqué rencontré est, de par la structure matricielle de la structure 40, le premier connecteur utilisé au cours de la sauvegarde.
Si le connecteur courant est marqué, une quatorzième étape 104 est une étape de passage du connecteur à l'état flux de restitution connecté. Ensuite un signal de contrôle tirer est transmis à la pile 46, 47, 48, 49 située sur la ligne du connecteur courant afin qu'elle restitue les données qu'elle a enregistrées.
Une quinzième étape 105 est donc une étape de lecture des données de flux dans la mémoire. Les données restituées par la mémoire transitent ensuite par le connecteur courant jusqu'au port ayant transmis le signal de commande de lecture. Une fois la pile vide, le marquage du connecteur est annulé au cours d'une seizième étape 106 et le connecteur courant passe à l'état flux non connecté.
Au cours d'une dix-septième étape 107, on passe au connecteur suivant le connecteur courant dans la colonne, pour poursuivre éventuellement la lecture des données de flux. Le connecteur suivant devient le connecteur courant pour reprendre les différentes étapes de la partie restitution 100 à partir de la treizième étape 103.
Si le connecteur courant n'est pas marqué, on passe directement à la dix-septième étape 107, c'est à dire au connecteur suivant. Dans ce cas, la demande de restitution est transmise aux connecteurs des lignes suivantes jusqu'à trouver le connecteur ayant servi à sauvegarder le flux.
La restitution des données de flux sauvegardées sur plusieurs piles 46, 47, 48, 49 différentes peut générer des latences au moment du changement de pile. Les latences engendrent des trous dans les flux restitués. Les latences peuvent être gérées de différentes façons.
Une première méthode de gestion des latences peut être un ajout d'une information de données valides sur les données de flux venant des différentes piles, afin qu'un composant externe, récupérant les données de flux, puisse gérer les latences.
Une deuxième méthode pouvant être mise en œuvre utilise le signal de commande de lecture : il est en effet possible de faire passer le signal de commande de lecture entre les connecteurs consécutifs d'une même colonne de façon à rechercher toutes les piles ayant servi à sauvegarder les données de flux. Le passage du signal de commande de lecture dans un connecteur peut être réalisé en interconnectant l'entrée de commande 52 de l'interface Nord avec la sortie de commande 54 de l'interface Sud du connecteur. Chaque pile ayant sauvegardé une portion des données de flux commence alors à transmettre la portion de données de flux qu'elles ont enregistrée. La lecture des données de flux par chaque mémoire ainsi que la transmission de ces données s'effectue donc de manière parallèle. La remontée des portions de données de flux à travers les connecteurs jusqu'au port s'arrête alors à tout connecteur dans l'état flux de restitution connecté afin d'éviter tout écrasement de données. Ainsi, lors du basculement du connecteur bloquant à l'état flux non connecté, la portion suivante du flux est directement disponible. Ceci permet donc de supprimer les latences lors du changement de pile ayant lieu durant la restitution d'un flux.
La structure 40 selon l'invention permet de sauvegarder ou restituer des flux de données entre des tâches productrices et des tâches consommatrices de données dans des systèmes électroniques. Avantageusement la structure 40 et le procédé de sauvegarde et de restitution 90, 100 selon l'invention permet de gérer des flux de données dont les tailles peuvent varier en fonction des tâches productrices et consommatrices et permet de supporter la gestion de plusieurs flux en parallèle. De plus, les flux peuvent être gérés de manière totalement indépendante et à moindre coût. En effet la taille mémoire est mutualisée pour tous les flux de données et le procédé selon l'invention empêche la création de ressources partagées : une pile sert au stockage d'une seule donnée de flux. Un autre avantage de l'invention est que la gestion de l'espace mémoire est automatique. En effet, un utilisateur de la structure 40 selon l'invention n'a pas à fournir d'informations sur l'emplacement des données dans l'espace de mémorisation de la structure 40. Il suffit à l'utilisateur de connecter un flux sur un port de la structure 40 selon l'invention et de contrôler l'opération désirée, sauvegarde ou restitution.
L'invention permet de résoudre à moindre coût de mise en œuvre la gestion de sauvegarde de flux variables en taille, en fréquence et en durée, ne nécessitant pas de réorganisation. La présente invention permet notamment une mise en œuvre de traitements sur des plate-formes à reconfiguration dynamique.

Claims

REVENDICATIONS
1. Structure de sauvegarde et de restitution (40) d'un flux de données caractérisée en ce qu'elle comporte une matrice (401 ) de connecteurs C répartis en ligne (402, 405) et en colonne (403, 404) sur ladite matrice (401 ) :
• chaque connecteur C d'une même ligne (402, 405) étant relié à ses deux connecteurs voisins sur la ligne (402, 405) s'ils existent ;
• chaque connecteur C d'une même colonne (403, 404) étant relié à ses deux connecteurs voisins C sur la colonne (403, 404) s'ils existent ; • chaque ligne (402, 405) de connecteurs C étant connectée à une mémoire (46, 47, 48, 49) ayant un fonctionnement de type premier entré, premier sorti, ladite mémoire (46, 47, 48, 49) fournissant des informations sur son état aux connecteurs C de la ligne (402, 405), par l'intermédiaire d'un connecteur C, situé à une extrémité de la ligne (402, 405) ;
• chaque colonne (403, 404) de connecteurs C étant connectée à un port d'entrée et de sortie (42, 43, 44) d'un flux de données de la structure (40) par l'intermédiaire d'un connecteur C situé à une extrémité de la colonne (403, 404) ; chaque connecteur C étant apte à router et propager de manière autonome un flux de données entrant ou sortant de la structure (40), en fonction des états fournis par les mémoires (46, 47, 48, 49).
2. Structure (40) selon la revendication 1 , caractérisée en ce qu'une sauvegarde d'un flux de données s'effectue d'un port d'entrée et de sortie
(42, 43, 44) vers une ou plusieurs mémoires (46, 47, 48, 49), le flux de données passant par des connecteurs C de la matrice (401 ).
3. Structure (40) selon l'une quelconque des revendications 1 et 2, caractérisée en ce qu'une restitution d'un flux de données s'effectue des mémoires (46, 47, 48, 49) vers un port d'entrée et de sortie (42, 43, 44), le flux de données passant par des connecteurs C de la matrice (401 ).
4. Structure (40) selon l'une quelconque des revendications précédentes, caractérisée en ce que chaque connecteur C route ou propage un flux de données selon :
• un état de la mémoire (46, 47, 48, 49) connectée sur la ligne (402, 405) du connecteur C ;
• un type d'opération mémoire: lecture, écriture.
5. Structure (40) selon l'une quelconque des revendications précédentes, caractérisé en ce que chaque connecteur C comporte au moins quatre interfaces :
• une première interface Nord comportant : o une première entrée et, ou sortie de données de flux (51 ) ; o une entrée (52) d'un signal de commande de lecture ou d'écriture ; - une deuxième interface Sud comportant : o une deuxième entrée et, ou sortie de données de flux (53) ; o une sortie (54) d'un signal de commande de lecture ou d'écriture ;
• une troisième interface Est comportant : o une troisième entrée et, ou sortie de données de flux (55) ; o une sortie d'une opération mémoire (56) de lecture ou d'écriture ; o une entrée d'un état de la mémoire (57) ;
• une quatrième interface Ouest comportant : o une quatrième entrée et, ou sortie de données de flux (58) ; o une entrée d'une opération mémoire (59) de lecture ou d'écriture ; o une sortie d'un état de la mémoire (60).
6. Structure (40) selon l'une quelconque des revendications précédentes, caractérisée en ce que :
• la première interface Nord d'un premier connecteur C situé à une extrémité de l'une des colonnes (403, 404) est connectée à un port d'entrée et, ou de sortie (42, 43, 44) de la structure (40) ; • la troisième interface Est d'un deuxième connecteur C situé à une extrémité de l'une des lignes (402, 405) est connectée à une mémoire (46, 47, 48, 49) de la structure (40) ;
• les premières et deuxième interfaces Nord, Sud de connecteurs C consécutifs sur une même colonne (403, 404), sont connectées entre elles ;
• les troisième et quatrième interfaces Est, Ouest de connecteurs C consécutifs sur une même ligne (402, 405), sont connectées entre elles.
7. Structure selon l'une quelconques des revendications 5 et 6, caractérisée en ce qu'une mémoire (46, 47, 48, 49) a trois états : vide, pleine et non vide.
8. Procédé de sauvegarde (90) et de restitution (100) d'un flux de données, caractérisé en ce que : o ledit procédé utilise la structure de sauvegarde et de restitution (40) décrite dans les revendications 1 à 7 ; o la sauvegarde (90) d'un flux de données comporte au moins les étapes suivantes :
• réception (91 ) d'un signal de commande d'écriture et des données de flux à sauvegarder sur un premier port de la structure ;
• propagation (92) du signal de commande d'écriture et des données de flux dans la matrice ;
• arrivée (94) du signal de commande d'écriture et des données dans un connecteur courant;
- si la mémoire de la ligne du connecteur courant est vide :
• envoi (95) par le connecteur courant d'un signal de contrôle de d'écriture à la mémoire de la ligne du connecteur courant et marquage (96) du connecteur courant ; - écriture (97) des données de flux dans la mémoire de la ligne du connecteur courant ; - si la mémoire de la ligne du connecteur courant est non-vide :
• passage (99) des données de flux restant à sauvegarder au connecteur suivant dans la colonne du connecteur courant et reprise de la sauvegarde à l'étape d'arrivée du signal de commande d'écriture dans un connecteur courant, le connecteur suivant remplaçant le connecteur courant ; o la restitution (100) d'un flux de données comporte au moins les étapes suivantes : - réception (101 ) d'un signal de commande de lecture d'un flux de données sur le premier port (42, 43, 44) de la structure (40) ;
• propagation (102) du signal de commande de lecture dans la matrice (401 ) ; - arrivée (103) du signal de commande de lecture dans un connecteur courant ; - si le connecteur C courant est marqué :
• envoi (104) par le connecteur courant d'un signal de contrôle de lecture à la mémoire de la ligne du connecteur courant ; - lecture (105) des données de flux sauvegardées dans la mémoire de la ligne du connecteur courant et propagation des données de flux lues dans la matrice jusqu'au premier port ;
• annulation du marquage (106) du connecteur courant; - passage (107) du signal de commande de lecture au connecteur suivant dans la colonne du connecteur courant et reprise du procédé à l'étape d'arrivée du signal de lecture dans un connecteur courant, le connecteur suivant devenant le connecteur courant ; - si le connecteur C est non marqué :
• passage (107) du signal de commande de lecture au connecteur suivant dans la colonne du connecteur et reprise du procédé à l'étape d'arrivée du signal de lecture dans un connecteur, le connecteur suivant devenant le connecteur courant.
9. Procédé selon l'une quelconque la revendication 8, caractérisé en ce qu'au cours de la sauvegarde (90) un état de disponibilité de la mémoire de la ligne du connecteur courant est diffusé au connecteur courant à sa demande.
10. Procédé selon l'une quelconque des revendications 8 à 10, caractérisé en ce que les lectures (105) des données d'un même flux sauvegardées dans des mémoires (46, 47, 48, 49) différentes sont effectuées de manière parallèle.
PCT/EP2008/064077 2007-10-23 2008-10-17 Structure et procede de sauvegarde et de restitution de donnees Ceased WO2009053318A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AT08842837T ATE512408T1 (de) 2007-10-23 2008-10-17 Struktur und verfahren für speicherung und abruf von daten
US12/739,692 US8320150B2 (en) 2007-10-23 2008-10-17 Structure and method for backing up and restitution of data
JP2010530411A JP2011501306A (ja) 2007-10-23 2008-10-17 データをバックアップおよび復元するための構造および方法
EP08842837A EP2208143B1 (fr) 2007-10-23 2008-10-17 Structure et procede de sauvegarde et de restitution de donnees

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0707412A FR2922663B1 (fr) 2007-10-23 2007-10-23 Structure et procede de sauvegarde et de restitution de donnees
FR0707412 2007-10-23

Publications (1)

Publication Number Publication Date
WO2009053318A1 true WO2009053318A1 (fr) 2009-04-30

Family

ID=39484248

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/064077 Ceased WO2009053318A1 (fr) 2007-10-23 2008-10-17 Structure et procede de sauvegarde et de restitution de donnees

Country Status (6)

Country Link
US (1) US8320150B2 (fr)
EP (1) EP2208143B1 (fr)
JP (1) JP2011501306A (fr)
AT (1) ATE512408T1 (fr)
FR (1) FR2922663B1 (fr)
WO (1) WO2009053318A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9143161B1 (en) 2014-04-25 2015-09-22 International Business Machines Corporation Field level compression in parallel data flows
CN114996203B (zh) * 2022-05-19 2023-06-27 中诚华隆计算机技术有限公司 一种soc芯片、胶囊内镜机器人及胶囊内镜系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844422A (en) * 1996-11-13 1998-12-01 Xilinx, Inc. State saving and restoration in reprogrammable FPGAs
WO2002071248A2 (fr) * 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Procedes et dispositifs pour mettre en forme et/ou traiter des donnees
US6507211B1 (en) * 1999-07-29 2003-01-14 Xilinx, Inc. Programmable logic device capable of preserving user data during partial or complete reconfiguration

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6275864B1 (en) * 1991-08-13 2001-08-14 Storage Technology Corporation Matrix switch for a network management system
US5717947A (en) * 1993-03-31 1998-02-10 Motorola, Inc. Data processing system and method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844422A (en) * 1996-11-13 1998-12-01 Xilinx, Inc. State saving and restoration in reprogrammable FPGAs
US6507211B1 (en) * 1999-07-29 2003-01-14 Xilinx, Inc. Programmable logic device capable of preserving user data during partial or complete reconfiguration
WO2002071248A2 (fr) * 2001-03-05 2002-09-12 Pact Informationstechnologie Gmbh Procedes et dispositifs pour mettre en forme et/ou traiter des donnees

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ENZLER R ET AL: "Co-simulation of a hybrid multi-context architecture", INTERNATIONAL CONFERENCE ON ENGINEERING OF RECONFIGURABLE SYSTEMS AND ALGORITHMS, XX, XX, 1 June 2003 (2003-06-01), pages 174 - 180, XP002349309 *

Also Published As

Publication number Publication date
US20110063884A1 (en) 2011-03-17
EP2208143B1 (fr) 2011-06-08
US8320150B2 (en) 2012-11-27
EP2208143A1 (fr) 2010-07-21
FR2922663B1 (fr) 2010-03-05
ATE512408T1 (de) 2011-06-15
FR2922663A1 (fr) 2009-04-24
JP2011501306A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
WO2010037570A1 (fr) Dispositif de traitement en parallele d'un flux de donnees
EP2490144B1 (fr) Circuit intégré programmable de cryptographie
EP3610382A1 (fr) Unité de traitement homomorphique (hpu) permettant d'accélérer des calculs sécurisés conformément à un chiffrement homomorphique
FR2860313A1 (fr) Composant a architecture reconfigurable dynamiquement
FR2779843A1 (fr) Composant memoire multiport serie et application a un ordinateur
FR2883117A1 (fr) Architecture de noeud de communication dans un systeme de reseau sur puce globalement asynchrone.
EP0853275A1 (fr) Coprocesseur d'arithmétique modulaire comprenant deux circuits de multiplication opérant en parallèle
FR2898753A1 (fr) Systeme sur puce a controle semi-distribue
EP3803636B1 (fr) Processeur ntt incluant une pluralite de bancs de memoires
EP2864891B1 (fr) Systeme et procede de traitement de donnees a gestion d'une coherence de caches dans un reseau de processeurs munis de memoires caches
EP0649101A1 (fr) Procédé de fonctionnement en parallèle de plusieurs unités de calcul, notamment en traitement d'images, et architecture correspondante
EP1641197B1 (fr) Architecture de communication NoC (réseau sur puce ) pour applications de type flots de données
EP1860571B1 (fr) Contrôleur de DMA, système sur puce comprenant un tel contrôleur de DMA, procédé d'échange de données par l'intermédiaire d'un tel contrôleur de DMA
EP2208143B1 (fr) Structure et procede de sauvegarde et de restitution de donnees
WO2020012104A1 (fr) Circuit de génération de facteurs de rotation pour processeur ntt
EP4020475A1 (fr) Module mémoire adapté à mettre en oeuvre des fonctions de calcul
EP3557433B1 (fr) Procédé de gestion du routage de transactions entre au moins un équipement source et au moins un équipement cible, par exemple une mémoire multiports, et système sur puce correspondant
FR2759178A1 (fr) Circuit de gestion de memoire dans un environnement multi-utilisateurs avec requete et priorite d'acces
EP3215933B1 (fr) Procede et dispositif d'architecture configurable a gros grains pour executer en integralite un code applicatif
EP2553655B1 (fr) Architecture de traitement d'un flux de données permettant l'extension d'un masque de voisinage
EP0379436A1 (fr) Dispositif et procédé d'arbitrage des requêtes et de résolution des conflits liés à l'accès aux mémoires à bancs indépendants pour les machines informatiques
BE1007202A6 (fr) Un appareil assurant la communication entre ordinateurs.
FR2754924A1 (fr) Circuit de memoire tampon d'entree/sortie capable de minimiser le transfert de donnees requis dans les operations de tamponnage d'entree et de sortie
FR3164035A1 (fr) Module de routage automatique de données pour calculateur à architecture SIMD
EP1493083B1 (fr) Système reconfigurable de contrôle basé sur la mise en oeuvre matérielle de graphes de pétri

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08842837

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008842837

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2010530411

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 12739692

Country of ref document: US