WO2010013639A1

WO2010013639A1 - 表示装置および表示装置の製造方法

Info

Publication number: WO2010013639A1
Application number: PCT/JP2009/063190
Authority: WO
Inventors: 智紀松室
Original assignee: Sumitomo Chemical Co Ltd
Current assignee: Sumitomo Chemical Co Ltd
Priority date: 2008-07-30
Filing date: 2009-07-23
Publication date: 2010-02-04
Anticipated expiration: 2011-01-30
Also published as: TW201013922A; JP2010055070A; CN102113040A; US20110127537A1; EP2312562A4; KR20110049783A; EP2312562A1

Abstract

　電源に接続されるとともに、基板（１）の厚み方向から見て有機ＥＬ素子（２４）が設けられる領域を内包するように半導体素子（２１，２２）および有機ＥＬ素子と基板との間に形成された配線層（２）と、半導体素子（２１，２２）および有機ＥＬ素子と、配線層との間に設けられ、コンタクトホール（４ａ）が形成された層間絶縁膜（３）と、コンタクトホール内に形成され、ソース電極（８ａ，８ｄ）、ドレイン電極（８ｂ，８ｃ）および有機ＥＬ素子のアノード電極（１２）のうちの少なくともいずれか一つと配線層とを電気的に接続するコンタクト内配線（４）と、を備えた表示装置。

Description

表示装置および表示装置の製造方法

　本発明は、半導体素子と、この半導体素子の駆動に応じて発光する発光素子とを備えた表示装置および表示装置の製造方法に関する。

　表示装置は、半導体素子と、この半導体素子の駆動に応じて発光する発光素子とを含んで構成され、発光素子の発光を制御することによって所定の画像情報を表示する。発光素子として例えば有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ　Ｌｕｍｉｎｅｓｃｅｎｃｅ：以下、ＥＬという）素子を用いた表示装置の実用化が進められている（たとえば、特許文献１参照）。有機ＥＬ素子を用いた表示装置では、有機ＥＬ素子と、この有機ＥＬ素子を駆動するトランジスタ（半導体素子）などによって各画素を構成している。

特開２００５－３４６０５５号公報

　有機ＥＬ素子は、電圧駆動素子である液晶表示素子とは異なり、電源線から供給される電流に応じて発光する電流駆動素子であるので、多数の有機ＥＬ素子が集積される表示装置では、有機ＥＬ素子と電源とを接続する電源線などの配線に非常に大きな駆動電流を流す必要がある。駆動電流を流す配線の抵抗値が大きいと、電圧降下が大きくなるので、駆動電圧を高くする必要があり、結果として表示装置の消費電力が増加してしまうという問題が発生する。そこで、従来では、電源に接続する配線や各素子における電極などの幅を広くし、さらに厚みを非常に厚くすることによって、電源から有機ＥＬ素子までの電流経路における抵抗値の低減を図っていた。

　しかしながら、配線や電極などの厚膜化を図った場合、この厚膜化に起因して配線や電極などの上層に形成された層の上面に大きな凹凸が発生することになる。したがって、一般的にトランジスタ素子が形成される基板とは反対側から光を取り出すトップエミッション型と呼ばれる有機ＥＬ素子の発光層は、大きな凹凸が発生した層の上面に形成されることとなる。前記トップエミッション型の有機ＥＬ素子の発光層は、配線や電極などが形成された層よりも上層に、例えば溶液塗布プロセスや真空蒸着法などの成膜技術を用いて形成される。この結果、従来では溶液塗布プロセスによる有機ＥＬ素子の成膜技術を用いた場合、真空蒸着法と比べると顕著に凹凸の影響を受けて有機ＥＬ素子の発光層が同一画素内であるにも関わらず、不均一な膜厚で形成されることとなってしまう。発光層の膜厚が不均一であると、例え同一画素内であっても膜厚分布の影響を受けて有機ＥＬ素子の発光特性が大きく異なってしまう。このため、同一駆動電流に対する画素内の発光輝度が不均一となり、結果として表示装置の性能劣化が起こってしまうという問題があった。

　そこで本発明は、上記の問題に鑑みてなされたものであり、配線抵抗による電圧降下を小さく抑えるとともに、同一画素内における素子膜厚の平坦性を向上し、同一画素内の発光特性のばらつきを低減可能な表示装置および表示装置の製造方法を提供することを目的とする。

　上述した課題を解決し、目的を達成するために、本発明によれば、
［１］　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、電極を含みかつ前記半導体素子に電気的に接続された発光素子と、前記半導体素子および前記発光素子が設けられる基板と、電源に接続されるとともに、前記基板の厚み方向から見て前記発光素子が設けられる領域を内包するように、前記半導体素子および前記発光素子と前記基板との間に形成された配線層と、前記半導体素子および前記発光素子と、前記配線層との間に設けられ、コンタクトホールが形成された層間絶縁膜と、前記コンタクトホール内に形成され、前記ソース電極、前記ドレイン電極および前記発光素子の前記電極のうちの少なくともいずれか一つと前記配線層とを電気的に接続するコンタクト内配線と、を備えたことを特徴とする表示装置。
［２］　前記配線層は、金属材料または酸化物導電材料から構成される、上記［１］に記載の表示装置。
［３］　前記半導体膜は、無機酸化物半導体材料から構成されている、上記［１］または［２］に記載の表示装置。
［４］　前記半導体膜は、有機半導体材料から構成される、上記［１］または［２］に記載の表示装置。
［５］　前記発光素子は、有機エレクトロルミネッセンス素子である、上記［１］～［４］のいずれか一つに記載の表示装置。
［６］　前記基板の厚み方向から見て、前記配線層は、前記発光素子が設けられる領域の全周から該領域の外方にはみ出すはみ出し領域を有する、上記［１］～［５］のいずれか一つに記載の表示装置。
［７］　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、電極を有しかつ前記半導体素子に電気的に接続された発光素子と、前記半導体素子および前記発光素子が設けられる基板と、を備えた表示装置の製造方法であって、電源に接続されるとともに、前記基板の厚み方向から見て前記発光素子が設けられる領域を内包するように前記配線層を前記基板上に形成する配線層形成工程と、前記配線層を基準にして前記基板側と反対側に、層間絶縁膜を形成する層間絶縁膜形成工程と、前記層間絶縁膜を貫通し、一端が前記配線層に電気的に接続されたコンタクト内配線を形成するコンタクト内配線形成工程と、前記層間絶縁膜を基準にして前記基板側と反対側に、前記ソース電極と前記ドレイン電極とを形成する電極形成工程と、複数の前記発光素子を形成する発光素子形成工程と、を含み、前記ソース電極、前記ドレイン電極および前記発光素子の電極のうち少なくともいずれか一つは、前記コンタクト内配線の他端と電気的に接続されるように形成される、表示装置の製造方法。
が提供される。

　本発明は、電源と接続する平坦な配線層上にゲート電極、ソース電極およびドレイン電極を形成することによって、有機ＥＬ素子が形成される層の表面の凹凸を低減することが可能となるため、この層上に形成される有機ＥＬ素子の発光層が不均一な膜厚となることを低減することができる。これにより、装置全体及び同一画素内の発光特性のばらつきが低減でき、結果として性能を向上できる表示装置および表示装置の製造方法を実現することが可能となる。

図１は、本発明の実施の形態１にかかる有機ＥＬ表示装置のブロック図の一例を示す図である。図２は、本発明の実施の形態１にかかる有機ＥＬ表示装置の一画素に対応する回路図である。図３は、本発明の実施の形態１にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。図４－１は、図３に示す基板および配線層のレイアウト図である。図４－２は、図４－１に示す配線層のレイアウトにおける電流の概略的な経路を説明するための概念図である。図５は、従来の有機ＥＬ表示装置における駆動信号線の配線構造を概略的に示した図である。図６は、従来の有機ＥＬ表示装置における画素の駆動トランジスタと有機ＥＬ素子の断面図である。図７－１は、図３に示す画素の製造方法を示す断面図である。図７－２は、図３に示す画素の製造方法を示す断面図である。図７－３は、図３に示す画素の製造方法を示す断面図である。図７－４は、図３に示す画素の製造方法を示す断面図である。図７－５は、図３に示す画素の製造方法を示す断面図である。図７－６は、図３に示す画素の製造方法を示す断面図である。図７－７は、図３に示す画素の製造方法を示す断面図である。図８は、本発明の実施の形態１にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面の他の例を示した図である。図９－１は、図８に示す画素の製造方法を示す断面図である。図９－２は、図８に示す画素の製造方法を示す断面図である。図９－３は、図８に示す画素の製造方法を示す断面図である。図９－４は、図８に示す画素の製造方法を示す断面図である。図９－５は、図８に示す画素の製造方法を示す断面図である。図９－６は、図８に示す画素の製造方法を示す断面図である。図１０は、本発明の他の実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。図１１－１は、図１０に示す基板および配線層のレイアウト図である。図１１－２は、図１１－１に示す配線層のレイアウトにおける電流の概略的な経路を説明するための概念図である。図１１－３は、図１１－１に示すＡ－Ａ断面の層構造を説明するための概略的な図である。図１２－１は、図１０に示す画素の製造方法を示す断面図である。図１２－２は、図１０に示す画素の製造方法を示す断面図である。図１２－３は、図１０に示す画素の製造方法を示す断面図である。図１２－４は、図１０に示す画素の製造方法を示す断面図である。図１２－５は、図１０に示す画素の製造方法を示す断面図である。図１２－６は、図１０に示す画素の製造方法を示す断面図である。図１３は、本発明の他の実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面の他の例を示した図である。図１４－１は、図１３に示す画素の製造方法を示す断面図である。図１４－２は、図１３に示す画素の製造方法を示す断面図である。図１４－３は、図１３に示す画素の製造方法を示す断面図である。図１４－４は、図１３に示す画素の製造方法を示す断面図である。図１４－５は、図１３に示す画素の製造方法を示す断面図である。図１５は、シミュレーションに適用した基板および配線層のレイアウトの概略的な図である。

　以下、この発明の実施の形態について、図面を参照して説明する。なお、この実施の形態によりこの発明が限定されるものではない。図面の記載において、同一部分には同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なることに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている。

（実施の形態１）
　まず、実施の形態１について説明する。図１は、本実施の形態１にかかる有機ＥＬ表示装置のブロック図の一例を示す図である。図１に示すように、実施の形態１にかかる有機ＥＬ表示装置は、ディスプレイパネル６０３、およびこれに接続される走査駆動部６０４、データ駆動部６０５、駆動電圧生成部６０７、並びにこれらを制御する信号制御部６０６を有する。ディスプレイパネル６０３は、走査駆動部６０４に接続され、各走査信号Ｖｇを伝達する走査信号線Ｇ_１、Ｇ_２、Ｇ_３、・・・、Ｇ_ｎ、およびデータ駆動部６０５に接続され、各データ信号Ｖｄを伝達するデータ信号線Ｄ_１、Ｄ_２、Ｄ_３、・・・、Ｄ_ｍなどの複数の信号線に接続されている。各走査信号線Ｇ_１～Ｇ_ｎは、略行方向に延伸しており、各データ信号線Ｄ_１～Ｄ_ｍは、略列方向に延伸している。ディスプレイパネル６０３は、走査信号線Ｇ_１～Ｇ_ｎおよび各データ信号線Ｄ_１～Ｄ_ｍにそれぞれ接続されるように行列状に配列された複数の画素ＰＸを備える。

　図２は、本実施の形態１にかかる有機ＥＬ表示装置の一画素に対応する回路図である。図２に示すように、ディスプレイパネル６０３は、駆動電圧生成部６０７から出力される駆動電圧信号Ｖｐを伝達する信号線Ｌ３をさらに含む。この信号線Ｌ３は、電流を供給する電源線として機能する。そして、図２に示すように、各画素は、半導体素子に相当するスイッチングトランジスタ２１、駆動トランジスタ２２、キャパシタ２３および発光素子に相当する有機ＥＬ素子２４を有する。また、図２に示す信号線Ｌ１は、この画素のデータ信号線に対応し、信号線Ｌ２は、この画素の走査信号線に対応する。

　スイッチングトランジスタ２１の入力端子は信号線Ｌ１に接続され、制御端子は信号線Ｌ２に接続されており、出力端子は駆動トランジスタ２２の制御端子Ｎｇに接続されている。スイッチングトランジスタ２１は、走査信号線である信号線Ｌ２に印加される走査信号Ｖｇに応じて、データ線であるＬ１に印加されているデータ信号Ｖｄを駆動トランジスタ２２に出力する。

　駆動トランジスタ２２の制御端子Ｎｇは、スイッチングトランジスタ２１に接続されており、出力端子Ｎｄは、有機ＥＬ素子２４に接続されている。駆動トランジスタ２２の入力端子Ｎｓは、信号線Ｌ３に接続されている。駆動トランジスタ２２は、制御端子Ｎｇと入力端子Ｎｓとの間にかかる電圧Ｖｇｓの大きさに応じて大きさが制御される出力電流Ｉを有機ＥＬ素子２４に供給する。この出力電流Ｉは、電源線として機能する信号線Ｌ３から入力端子Ｎｓを介して供給されたものである。

　キャパシタ２３は、駆動トランジスタ２２の制御端子Ｎｇと入力端子Ｎｓとの間に設けられており、駆動トランジスタ２２の制御端子Ｎｇに印加されるデータ信号Ｖｄを充電して一定の期間保持する。

　有機ＥＬ素子２４のカソード電極は、共通電圧Ｖｃｏｍに接続されており、アノード電極は、駆動トランジスタ２２の出力端子Ｎｄに接続されている。有機ＥＬ素子２４は、駆動トランジスタ２２の駆動によって、出力電流Ｉに応じた輝度で発光する。

　次いで、本実施の形態１にかかる有機ＥＬ表示装置の一画素あたりの構造について説明する。図３は、本実施の形態１にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。

　図３に示すように、本実施の形態１にかかる有機ＥＬ表示装置の画素１００は、ガラス、プラスチックなどの基板１上に、スイッチングトランジスタ２１、駆動トランジスタ２２、キャパシタ２３および有機ＥＬ素子２４が形成される。

　スイッチングトランジスタ２１は、制御端子として機能するゲート電極５ａと、入力端子として機能するソース電極８ａと、出力端子として機能するドレイン電極８ｂと、ソース電極８ａおよびドレイン電極８ｂとの間に形成されチャネル層として機能する半導体膜９ａとを有する。ゲート電極５ａは、図示しない領域において信号線Ｌ２に接続され、ソース電極８ａは、図示しない領域において信号線Ｌ１に接続される。ゲート電極５ａと、ソース電極８ａ、ドレイン電極８ｂおよび半導体膜９ａとの間には、ゲート絶縁膜６が形成される。

　駆動トランジスタ２２は、制御端子Ｎｇとして機能するゲート電極５ｂと、入力端子Ｎｓとして機能するソース電極８ｄと、出力端子Ｎｄとして機能するドレイン電極８ｃと、ソース電極８ｄおよびドレイン電極８ｃとの間に形成されチャネル層として機能する半導体膜９ｂとを有する。ゲート電極５ｂは、コンタクト内配線７ａを介してスイッチングトランジスタ２１のドレイン電極８ｂと接続される。ゲート電極５ｂと、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂとの間には、ゲート絶縁膜６が形成される。また、コンタクト内配線７ａは、ゲート電極５ａ，５ｂ（第１ゲート電極５ａ，第２ゲート電極５ｂ）と、ソース電極８ａ，８ｄ（第１ソース電極８ａ，第２ソース電極８ｂ）およびドレイン電極８ｂ，８ｃ（第１ドレイン電極８ａ，第２ドレイン電極８ｃ）との間のゲート絶縁膜６に設けられる。なお、コンタクト内配線７ａは、図２に示すポイントＰ３に対応する。

　有機ＥＬ素子２４は、駆動トランジスタ２２のドレイン電極８ｃとコンタクト内配線１１を介して接続されるアノード電極１２と、アノード電極１２上に形成される有機膜１３と、有機膜１３上に形成されたカソード電極１４とを備える。さらに、有機膜１３は、少なくとも有機発光層を含んで構成され、アノード電極１２から供給された電流量に応じた輝度で発光する。なお、アノード電極１２とカソード電極１４との間には、必要に応じて正孔注入層、正孔輸送層、電子輸送層、電子注入層および正孔障壁層などを設けてもよい。コンタクト内配線１１は、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂ（第１半導体膜９ａ，第２半導体膜９ｂ）と、有機ＥＬ素子２４のアノード電極１２との間に形成された層間絶縁膜１０に設けられる。この層間絶縁膜１０は、例えばトランジスタの半導体を保護する半導体保護膜と、平坦化のために形成される平坦化膜とによって構成される。層間絶縁膜１０とカソード電極１４との間には、有機ＥＬ素子２４が形成される領域にのみ開口部が設けられた層間膜１５が積層される。なお、コンタクト内配線１１は、図２に示すポイントＰ４に対応する。

　カソード電極１４は透明膜または半透明膜で形成される。カソード電極１４上には、透明膜または半透明膜で形成された保護膜１６および透明または半透明である上部基板１７が設けられている。有機膜１３から発せられた光は、カソード電極１４、保護膜１６および上部基板１７を順次透過し、外部に出力される。したがって、この有機ＥＬ素子２４は、いわゆるトップエミッション型である。

　基板１の直上には、配線層２が形成されている。すなわち配線層２は、スイッチングトランジスタ２１、駆動トランジスタ２２および有機ＥＬ素子２４と基板１との間に設けられる。この配線層２は、導電性材料から構成され、電源に接続される。またこの配線層２には、コンタクトホールが形成されており、このコンタクトホール内にコンタクト内配線が形成される。図４－１の基板１および配線層２のレイアウト図に示すように、配線層２は、基板１の厚み方向から見て有機ＥＬ素子２４が行列状に配列して設けられる領域（これを表示領域とする）１００ａを内包する状態でこの表示領域１００ａと重畳するように存在する。すなわち厚み方向から見た配線層２の面積は厚み方向から見た表示領域１００ａの面積よりも大面積である。配線層２は、基板１の厚み方向から見て、発光素子（本実施形態では有機ＥＬ素子２４）が設けられる領域（表示領域１００ａ）の全周から、該領域（表示領域１００ａ）の外方にはみ出すはみ出し領域１００ｂを有する。したがって、配線層２における表示領域１００ａと重畳する領域の外側には、この重畳領域からはみ出すはみ出し領域１００ｂが存在する。なお、表示領域１００ａは、言い換えれば、例えば少なくとも最外周に配置された有機ＥＬ素子２４の外側の辺を結ぶことで囲まれる領域であり、全体で映像を表現する領域である。

　本実施の形態では、図４－２に示すように、基板１の端部に設けられた電源端子２ａから配線層２に流れ込んだ電流ｉが、配線層２におけるはみ出し領域１００ｂ部分にまわり込んだ後、表示領域１００ａ内に配列された各画素１００へ四方から流れ込む構成となっている。このように基板１の厚み方向において表示領域１００ａと重畳しないはみ出し領域１００ｂが電源線の主配線部分として機能する構成とすることで、本実施の形態では、電源線を構成する配線層２において生じる電圧降下を抑制することができる。結果として有機ＥＬ表示装置の表示品位を向上でき、かつ、電源マージンを削ることができるため、消費電力を低減することが可能となる。また、この配線層２は、基板１における平坦な素子形成面である上面の直上に形成されるため、ほぼ均一な膜厚で形成されるうえ、厚膜化しても上層への影響が殆どない。なお、配線層２は、例えば基板１の周縁の切断領域及び封止領域と端子部を除く領域、すなわち基板１の外縁よりも内側の領域に形成される。また、図４－１または図４－２に示すように、配線層２と電源（不図示）とを電気的に接続するための電源端子２ａは、例えば基板１の外端を形成する４辺のうち少なくとも１つの辺に、他の電極端子２ｂと共に配置することができる。

　また配線層２は、電源として機能する駆動電圧生成部６０７と接続された信号線Ｌ３に対応する。すなわち、配線層２は、電源と接続し、駆動トランジスタ２２を介して、有機ＥＬ素子２４に電流を供給している。この配線層２は、配線層２の直上の層間絶縁膜３に形成されたコンタクト内配線４、ゲート電極５ａ，５ｂと同層で形成された接続膜であってコンタクト内配線４の直上に形成された接続膜５ｃ、および、接続膜５ｃの直上に形成されたゲート絶縁膜６内のコンタクト内配線７ｂを介して、駆動トランジスタ２２のソース電極８ｄと接続し、この駆動トランジスタ２２を介して、有機ＥＬ素子２４のアノード電極１２に電流を供給する。なお、キャパシタ２３は、この配線層２の一部領域、ゲート電極５ｂの一部領域および層間絶縁膜３の一部領域によって形成される。

　ここで、従来の有機ＥＬ表示装置における駆動信号線の配線構造について説明する。図５は、従来の有機ＥＬ表示装置における駆動信号線の配線構造を概略的に示した図であり、図６は、従来の有機ＥＬ表示装置における画素の駆動トランジスタと有機ＥＬ素子の断面図である。

　従来の有機ＥＬ表示装置においては、駆動信号線は、走査信号線もしくはデータ信号線と同じレイヤーに形成されており、図５に示すように、例えば基板Ｋ１の厚み方向から見てディスプレイパネル６０３（図１参照）の表示領域Ｋ２を囲むように配置された枠状の主配線Ｌｖｍと、主配線Ｌｖｍにおける行方向に延びた部分から、列方向に延びて分岐し各画素に駆動電圧信号を伝達する複数の分岐配線Ｌｖｂとによって構成される。なお、主配線Ｌｖｍと電源（不図示）とを電気的に接続するための電源端子Ｔａは、例えば基板Ｋ１の外端を形成する４辺のうち少なくとも１つの辺に、他の電極端子Ｔｂと共に配置することができる。このレイアウトにおいて、従来の有機ＥＬ表示装置では、主配線Ｌｖｍに接続した各分岐配線Ｌｖｂに各画素の駆動トランジスタの入力端子が接続されていた。

　ここで、有機ＥＬ素子は、電源線から供給される電流に応じて発光する電流駆動素子であることから、多数の有機ＥＬ素子を集積した発光装置では、有機ＥＬ素子に電流を供給する電源線に非常に大きな電流を流す必要がある。このことから、電源線を構成する分岐配線Ｌｖｂの低抵抗化を図るために電源線パターンの面積拡大が望まれているものの、電源線パターンに使用できるスペースは限られている。このため、従来の構成では、図６に示すように、電源線に接続する配線や駆動トランジスタのソース電極１０８ｄの少なくとも一部の幅を広くし、さらに少なくとも一部の厚みを非常に厚くすることによって電源線の低抵抗化を図っていた。具体的には、従来の構成では、駆動トランジスタのソース電極１０８ｄの膜厚Ｔ１０８は、例えば１μｍ程度に設定されていた。

　しかしながら、電源線に接続する配線および駆動トランジスタのソース電極１０８ｄの厚膜化を図った場合には、配線および電極の厚膜化により、配線および電極の上層に大きな凹凸が発生してしまう。有機ＥＬ素子を構成する有機膜は、配線および電極の厚膜化によって大きな凹凸が発生した膜上に塗布されるため、有機ＥＬ素子の有機膜は、下地膜の凹凸の影響を受けて不均一な膜厚で塗布されることとなってしまう。この結果、発光輝度の不均一などに起因する特性劣化が起こってしまう。このため、従来においては、この配線および電極の厚膜化によって発生する凹凸を吸収するため、配線および電極上に形成される層間絶縁膜１１０を非常に厚く形成する必要があった。具体的には、従来では、層間絶縁膜１１０を５～１０μｍもの非常に厚い膜厚Ｔ１１０で形成することによって凹凸を吸収していた。さらに、従来の構成では、層間絶縁膜１１０の膜厚が非常に厚いため、層間絶縁膜１１０に形成されるコンタクトホールの深さが深くなる。深さが浅い場合にはアノード電極１２を形成する工程と同一の工程で、電極とともにコンタクト内配線１１１を形成することができるが、従来の構成では深さが深いので、駆動トランジスタのドレイン電極１０８ｃと有機ＥＬ素子２４のアノード電極１２とを適切に接続するコンタクト内配線１１１を形成するために、アノード電極１２を形成する工程とは別に、コンタクトホールに配線材料を埋め込む工程が必要となっていた。

　これに対し、本実施の形態１においては、少なくとも有機ＥＬ素子２４が形成される表示領域１００ａ全体を覆うように、基板１の直上に配線層２を形成しているため、電源線パターンの面積を最大限に確保することができる。したがって、本実施の形態１においては、各電極の膜厚を厚くせずとも電源線に接続される配線層２の抵抗を十分に低下させることができることから、図３に示すように、従来の膜厚Ｔ１０８（図６参照）よりも薄い膜厚Ｔ８でソース電極８ｄを形成した場合であっても、有機ＥＬ素子２４に対する電流供給を円滑に行なうことができる。本実施の形態におけるソース電極およびドレイン電極の膜厚は、３０ｎｍ～５００ｎｍ程度である。またソース電極およびドレイン電極は、Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ，ＡＰＣ（Ａｇ－Ｐｄ－Ｃｕ），Ｍｏ，ＭｏＯ_３，ＰＥＤＯＴ，ＩＴＯ（インジウムスズ酸化物），Ａｇ，Ｃｕ，Ａｌ，Ｔｉ，Ｎｉ，Ｉｒ，Ｆｅ，Ｗ，ＭｏＷ，およびこれらのうちの金属の合金、並びにこれらの積層膜などによって構成され、好ましくはＭｏやＭｏ／Ａｌ／Ｍｏ，Ｔａ／Ｃｕ／Ｔａの積層膜によって構成される。

　そして、配線層２は、基板１における平坦な素子形成面である上面の直上に形成されるため、ほぼ均一な膜厚で形成される。このように板状の配線層２を設けることによって、従来の線状の配線に比べると電圧降下を低減することができるため、前述したように、本実施の形態１においては、従来よりも薄い膜厚でソース電極８ｄを形成できる。このため、本実施の形態１においては、図３に示すように、従来の膜厚Ｔ１１０（図６参照）よりも薄い膜厚Ｔ１０で形成した場合であっても、配線および電極上に形成される層間絶縁膜１０を、従来と同程度か、またはより平坦な表面とすることができる。この結果、本実施の形態１においては、この層間絶縁膜１０上に形成される有機ＥＬ素子２４の有機膜１３をより均一な膜厚で塗布できる。したがって、本実施の形態１においては、有機ＥＬ素子２４の有機膜が不均一な膜厚で形成されることを低減し、装置全体および同一画素内でより均一な発光輝度を実現できる。さらに、本実施の形態１においては、層間絶縁膜１０の膜厚が従来よりも薄いため、層間絶縁膜１０に設けられるコンタクト内配線１１が形成されるコンタクトホールもウェットプロセスで正確に開口でき、駆動トランジスタ２２のドレイン電極８ｃと有機ＥＬ素子２４のアノード電極１２との接続不良も防止することができる。なお、層間絶縁膜３に形成されたコンタクト内配線４、接続膜５ｃおよびゲート絶縁膜６に形成されたコンタクト内配線７ｂのように、配線層２と駆動トランジスタ２２のソース電極８ｄとの間に必要に応じてコンタクト内配線や接続層を設けることによって、配線層２と駆動トランジスタ２２のソース電極８ｄとを適切に接続できる。

　また、従来の構成においては、図５に示す主配線Ｌｖｍから分岐した各分岐配線Ｌｖｂはラインパターンで形成されるため、配線抵抗による電圧降下が発生する場合があった。したがって、従来の構成においては、消費電流に比例して有機ＥＬ素子２４に印加される電圧に大きな変動が発生する場合があったので、この電圧の変動による輝度変動を補正するために、電圧降下による変動分を加えた電圧を、電源電圧として主配線Ｌｖｍに印加して、ドレイン－ソース間電圧を補償していたため、表示装置全体の消費電力を抑制することが困難であった。

　これに対し、本実施の形態１においては、電源と接続される配線層２を基板１の上面における少なくとも有機ＥＬ素子２４が形成される表示領域１００ａを重畳し、且つはみ出すように形成するため、電源電圧降下が従来よりも小さい。したがって、本実施の形態１では、電圧降下による変動分として電源電圧に加える電圧値自体を従来よりも小さくすることができるため、従来よりも表示装置全体の消費電力を低減することが可能になる。

　また、従来の構成においては、ディスプレイパネルで発生した熱によって各画素を構成する材料が劣化することを防止するために、ディスプレイパネルに熱拡散用のシート部材を別途取り付けて、ディスプレイパネルで発生した熱を拡散させていた。

　これに対し、本実施の形態１においては、配線層２を介してディスプレイパネル全体に熱が拡散する。従って熱拡散用のシート部材と組み合わせることで、より高い熱拡散効果と放熱効果とが期待できることから、各画素の構成材料の劣化を抑制し、表示装置の長期信頼性を向上することができる。

　また、本実施の形態１においては、基板１の直上に面状（平板状）に配線層２を形成するため、分岐配線Ｌｖｂ自体が不要となり、この分岐配線Ｌｖｂ形成のための配線面積も確保しなくともよいことから、この配線面積分だけ、開口率を大きくすることができる。また、本実施の形態１においては、分岐配線Ｌｖｂ自体が不要となることから、より高精細化が可能となる。さらに、本実施の形態１においては、キャパシタ２３の一方の電極は、基板１上に形成された面状の配線層２の一部によって構成されるため、キャパシタ２３の他方の電極は、配線層２上の層間絶縁膜３上であればいずれの領域にも形成することができる。したがって、本実施の形態１においては、キャパシタ２３の形成領域を柔軟に選択することが可能になる。

（シミュレーション）
　配線層が平板状であり、かつはみ出し領域を有することの効果を確認するために行ったシミュレーション及びその結果について図１５を参照して説明する。図１５はシミュレーションに適用した基板および配線層のレイアウトの概略図である。

　モデル（Ｉ）～モデル（ＩＩＩ）の３つの形態の配線層を想定した等価回路についてシミュレーションを行った。モデル（Ｉ）は、図５を参照して説明したストライプ状の分岐配線を備える従来の配線層である。モデル（ＩＩ）は、平板状であり、かつはみ出し領域の無い配線層である。図１５に示すように、モデル（ＩＩＩ）は、平板状であり、かつはみ出し領域１００ｂを有する配線層２である。

　ここで、配線層の材料をアルミニウムとし、その膜厚を３５０ｎｍ～４００ｎｍと想定して、シート抵抗を０．０６５Ω／□と仮定した。はみ出し領域の延在方向に直交する方向の幅Ｗは４６２μｍとした。

　また平板状の配線層の等価回路として配線層全面に網目状に広がる平衡ブリッジ回路を採用した。平衡ブリッジ回路を構成することにより、２次元的に広がりのある平板状の配線層を模擬することができる。

　他方、図５を参照して説明した従来の配線層の分岐配線Ｌｖｂの等価回路としては直列抵抗を採用した。なお隣に配置される分岐配線Ｌｖｂ同士は主配線Ｌｖｍ（図５参照）を介して電気的に接続した。従来の配線層の主配線Ｌｖｍの等価回路としては抵抗を採用し、隣り合う分岐配線Ｌｖｂの一端同士および他端同士の間に、主配線Ｌｖｍとしての抵抗をそれぞれ配置した。

　発光素子に流れる電流はこの発光素子を駆動するトランジスタに流れる電流に等しいため、発光素子が発光している状態を模擬するために、発光素子をトランジスタに置き換えて、共通電圧Ｖｃｏｍと駆動電圧信号Ｖｐとの間にトランジスタを配置する回路を構成した（図２参照）。表示領域１００ａを対角の長さが４０インチの四角形状とし、この表示領域１００ａ内にトランジスタを碁盤の目状に２５（５行×５列）個配置した（不図示）。

　平板状の配線層へ電力を供給するための電源端子２ｃは、四角形状の配線層の４隅のうちの一隅の近傍に配置した。
　モデル（Ｉ）～モデル（ＩＩＩ）の配線層をそれぞれ想定した等価回路において、電源端子２ｃに１０Ｖの電圧を印加したときの動作についてシミュレーションを行った。５つのモニタ領域（第１モニタ領域２ｄ１、第２モニタ領域２ｄ２、第３モニタ領域２ｄ３、第４モニタ領域２ｄ４、及び第５モニタ領域２ｄ５）のそれぞれについて電圧を算出した。図１５では、第１～第５モニタ領域２ｄ１～２ｄ５をそれぞれ破線で囲まれた領域として示す。結果を表１に示す。

　表１から明らかなように、モデル（ＩＩ），モデル（ＩＩＩ）の方が、従来のストライプ状の配線層のモデル（Ｉ）よりも、電圧降下が小さいことが確認された。さらにはみ出し領域を有するモデル（ＩＩＩ）では、はみ出し領域の無いモデル（ＩＩ）に比べて電圧降下がさらに小さくなることが確認された。

　発光素子の輝度は発光素子に流れる電流量によって決まるが、この電流量は発光素子を駆動するトランジスタのゲート／ソース電極間電圧（Ｖｇｓという場合がある。）に大きく依存する。表１から理解されるように、トランジスタのソース電極に印加される電圧は、配線層で生じる電圧降下のためにトランジスタの配置される位置によって異なるので、結果として、配線層で生じる電圧降下が発光素子の輝度に影響を与える。

　低い駆動電圧で多階調の輝度を表現する場合には、各階調間でのＶｇｓの差が非常に小さくなるためＶｇｓを高精度に制御する必要があるが、トランジスタの配置される位置によってソース電極に印加される電圧が異なると、Ｖｇｓの高精度な制御が困難になる。しかしながら、本実施形態のようにはみ出し領域を設けることによって、駆動時の配線層で生じる電圧降下を抑制し、各トランジスタのソース電極に印加される電圧をほぼ一定にすることができるため、これによって低い駆動電圧で多階調の輝度を表現することが可能な回路を比較的容易に実現することができる。

　はみ出し領域の幅Ｗをより幅広とすることによって、配線層で生じる電圧降下をより小さくすることができるため、はみ出し領域の幅は、１μｍ以上が好ましく、５０μｍ以上がさらに好ましい。なおはみ出し領域の幅に上限はないが、小型化の観点から許容される範囲内に設定される。

　また、配線層のはみ出し領域の膜厚は、配線層の表示領域（発光素子が設けられる領域）の膜厚よりも厚くすることが好ましい。このように配線層のはみ出し領域を表示領域よりも厚膜にすることによって、はみ出し領域部分の配線層を、表示領域部分の配線層よりも低抵抗化することができ、表示領域を取り囲むはみ出し領域の配線層を等電圧化することができる。これによって、積極的にはみ出し領域を通って素子に電流を流すことができ、電源端子と、この電極端子から比較的離間した位置に配置されるトランジスタのソース電極との間で生じる電圧降下を抑制することができる。

　つぎに、図３に示す画素１００の製造方法について説明する。図７－１～図７－７は、図３に示す画素１００の製造方法を示す断面図である。まず、図７－１に示すように、基板１の厚み方向と垂直な面であって一方の主面（これを上面とする）上の領域であって例えば基板１の外縁よりも内側の領域に配線層２を形成する。基板１は、ガラス、プラスチックなどの絶縁基板であればよい。基板１は、柔軟性があり大きく変形させることが可能である、いわゆるフレキシブル基板であってもよい。また、画素１００は、トップエミッション型であるため、基板１は必ずしも透明である必要はない。そして、配線層２は、たとえばＣｒ，Ａｇ，Ａｕ，Ｔｉ，Ｍｏ，ＡＬ，Ｃｕなどの金属材料や、ＩＴＯ，ＩＺＯなどの透明酸化物導電材料などの導電性の高い材料によって形成される。配線層２は、真空蒸着法、スパッタ法、塗布法、印刷法、マスク蒸着法、インクジェットプリント法など材料に応じた方法を用いて形成され、必要に応じてフォトリソグラフィ法（本明細書において、「フォトリソグラフィ法」にはエッチング工程のようなパターニング工程が含まれる場合がある。）を用いて、配線パターンが形成される。

　次いで、この配線層２の直上に、膜厚が５００ｎｍ～２μｍ程度の層間絶縁膜３を形成する。層間絶縁膜３は、例えばスピンオングラス（ＳＯＧ）、フォトレジスト、ポリイミド、ＳｉＮｘ、ＳｉＯ_２などによって形成され、スピンコート法、スパッタ法、およびＣＶＤ（Ｃｈｅｍｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ）法などによって形成される。次に図７－２に示すように、接続膜５ｃに対応する位置に、フォトリソグラフィ法を用いてコンタクトホール４ａを形成する。この際、基板１端部における電極端子２ｂと他の信号線間用のコンタクトホールも形成するとよい。

　そして、コンタクトホール４ａ内に導電性材料を埋め込むことによって、コンタクト内配線４を形成する。つぎに、ゲート電極５ａ，５ｂおよび接続膜５ｃ形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などを層間絶縁膜３およびコンタクト内配線４上に形成した後、図７－３に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール４ａ内とゲート電極５ａ，５ｂおよび接続膜５ｃ形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法とによりパターニングすることによって、コンタクト内配線４と、ゲート電極５ａ，５ｂおよび接続膜５ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線４とゲート電極５ａ，５ｂおよび接続膜５ｃを形成してもよい。また、この工程において、基板１端部における電極端子２ｂと他の信号線間を接続するためのコンタクト内配線も形成するとよい。

　次いで、図７－４に示すように、有機感光性樹脂などを材料としてゲート絶縁膜６を形成する。このゲート絶縁膜６は、各トランジスタの駆動能力を確保するために、好ましくは誘電率が１．５以上であり、５００ｎｍ以下の膜厚で形成されることが望ましい。ゲート絶縁膜６は、塗布法など材料に応じた方法を用いて形成される。そして、ゲート絶縁膜６に、フォトリソグラフィ法などを用いてコンタクトホール７ｃ，７ｄ（第１コンタクトホール７ｃ，第２コンタクトホール７ｄ）を形成する。

　つぎに、コンタクトホール７ｃ，７ｄ内に導電性材料を埋め込むことによって、図７－５に示すコンタクト内配線７ａ，７ｂ（第１コンタクト内配線７ａ，第２コンタクト配線７ｂ）を形成する。そして、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール７ｃ、７ｄ内とソース電極８ａ、８ｄおよびドレイン電極８ｂ、８ｃ形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線７ａ，７ｂと、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線７ａ，７ｂとソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃを形成してもよい。

　そして、図７－６に示すように、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂを形成する。半導体膜９ａ，９ｂは、ＺＴＯなどの無機酸化物半導体材料、または、ペンタセンやテトラベンゾポルフィリンの前駆体を有する有機半導体材料、または、アモルファスシリコンおよびポリシリコンなどの無機半導体材料によって構成される。半導体膜９ａ，９ｂは、真空蒸着法、スパッタ法、塗布法やＣＶＤ法など材料に応じた方法を用いて形成された後、フォトリソグラフィ法を用いてパターニングされる。なお、インクジェットプリント法、印刷法などを用いて半導体膜９ａ，９ｃを形成してもよい。次いで、この半導体膜９ａ，９ｂ上に保護膜（図示せず）を形成した後、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂの凹凸を吸収するため、平坦化の機能を持つ層間絶縁膜１０を形成する。この層間絶縁膜１０は、たとえば感光性樹脂によって形成され、厚みが２μｍ～１０μｍ程度である。次いで、フォトリソグラフィ法を用いて、層間絶縁膜１０にコンタクトホール１１ａを形成する。また、保護膜（図示せず）は上部電極との電気的結合によって形成されるバックチャネルを防ぐために、誘電率が３．５以下のものが好ましく、さらに、半導体特性に影響を与えないものである必要がある。

　その後、図７－７に示すように、コンタクトホール１１ａ内に導電性材料を埋め込むことによって、コンタクト内配線１１を形成する。そして、有機ＥＬ素子２４のアノード電極１２形成のために、真空蒸着法、スパッタ法などを用いて金属材料、透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法などを用いてアノード電極１２をパターニングする。このアノード電極１２は、たとえばＩＴＯ／Ａｇ／ＩＴＯやＩＴＯ／Ａｌ／ＩＴＯの積層膜によって形成される。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール１１ａ内とアノード電極１２形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線１１と、アノード電極１２とを一括して形成してもよい。

　次いで、有機ＥＬ素子２４の有機膜をアノード電極１２上に塗布した後、透明または半透明の金属材料または酸化物導電材料によってカソード電極１４を形成する。このカソード電極１４は、たとえばＭｇとＡｇとの合金材料によって形成される。そして、有機ＥＬ素子２４保護用の透明膜または半透明膜の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図３に示す画素１００を得ることができる。

　なお、本実施の形態１の画素構造として、図３に示すように、ゲート電極がソース電極およびドレイン電極の下方の基板側に形成されるボトムゲート構造を有する画素１００を例に説明したが、もちろん、図８に示すように、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する画素２００であってもよい。

　図８に示すように、画素２００は、画素１００と同様に、ゲート電極５ａ、ソース電極８ａ、ドレイン電極８ｂおよび半導体膜９ａを有するスイッチングトランジスタ２１と、ゲート電極５ｂ、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂを有する駆動トランジスタ２２と、アノード電極１２、有機膜１３およびカソード電極１４を有する有機ＥＬ素子２４とを備える。ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂと、ゲート電極５ａ，５ｂとの間には、ゲート絶縁膜６が形成される。そして、ゲート電極５ａ，５ｂ上には、各電極の凹凸を吸収するための層間絶縁膜１０が形成される。このように、画素２００は、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する。

　そして、画素２００は、画素１００と同様に、基板１の直上に形成された配線層２を有する。そして、配線層２は、層間絶縁膜３に形成されたコンタクト内配線２０４を介して、駆動トランジスタ２２のソース電極８ｄと接続する。駆動トランジスタ２２のドレイン電極８ｃは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ｂ、ゲート電極５ａ，５ｂと同層で形成された接続膜であってコンタクト内配線２０７ｂの直上に形成された接続膜５ｄおよび、接続膜５ｄの直上に形成された層間絶縁膜１０内のコンタクト内配線２１１を介して、有機ＥＬ素子２４のアノード電極１２と接続される。また、駆動トランジスタ２２のゲート電極５ｂは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ａを介して、スイッチングトランジスタ２１のドレイン電極８ｂと接続される。なお、キャパシタ２３は、この配線層２の一部領域、ドレイン電極８ｂの一部領域および層間絶縁膜３の一部領域によって形成される。

　このように、トップゲート構造の画素２００の場合も、基板１の直上に形成された配線層２を設けて有機ＥＬ素子２４に対する電流供給を行なうことによって、各電極の膜厚を厚くせずとも電源線として機能する配線層２の抵抗を十分低下させることができ、また、配線層２に起因して層間絶縁膜１０の表面に大きな凹凸が生じることがなく、平坦であることからより均一な膜厚の有機膜１３を形成できるため、発光輝度の装置全体及び同一画素内の均一化を実現できるとともに消費電力の低減および熱集中の防止を実現できるという画素１００と同様の効果を奏することが可能になる。

　つぎに、図８に示す画素２００の製造方法について説明する。図９－１～図９－６は、図８に示す画素２００の製造方法を示す断面図である。まず、図９－１に示すように、図７－１に示す場合と同様に配線層２を形成する。次いで、図９－２に示すように、配線層２の直上に層間絶縁膜３を形成した後、ソース電極８ｄに対応する位置にフォトリソグラフィ法を用いてコンタクトホール２０４ａを形成する。そして、図９－３に示すように、コンタクトホール２０４ａ内に導電性材料を埋め込むことによってコンタクト内配線２０４を形成した後、画素１００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを形成し、フォトリソグラフィ法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、コンタクト内配線２０４と、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとは一括形成することも可能である。

　次いで、図９－４に示すように、画素１００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂを形成し、図７－４に示す場合と同様にゲート絶縁膜６を形成する。そして、このゲート絶縁膜６にコンタクトホール２０７ｃ，２０７ｄ（第１コンタクトホール２０７ｃ，第２コンタクトホール２０７ｄ）を形成した後、図９－５に示すように、コンタクトホール２０７ｃ，２０７ｄ内に導電性材料を埋め込むことによって、コンタクト内配線２０７ａ，２０７ｂ（第１コンタクト内配線２０７ａ，第２コンタクト内配線２０７ｂ）を形成する。つぎに、画素１００の場合と同様に、ゲート電極５ａ，５ｂおよび接続膜５ｄ形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などをゲート絶縁膜６およびコンタクト内配線２０７ａ，２０７ｂ上に形成した後、図９－５に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｄをパターニングする。なお、コンタクト内配線２０７ａ，２０７ｂと、ゲート電極５ａ，５ｂおよび接続膜５ｄとは一括形成することも可能である。

　そして、図９－６に示すように、画素１００の場合と同様に、より下層の膜の凹凸を吸収するための層間絶縁膜１０を形成した後、層間絶縁膜１０にコンタクトホール２１１ａを形成する。その後、画素１００の場合と同様に、コンタクトホール２１１ａ内に導電性材料を埋め込むことによってコンタクト内配線２１１を形成し、有機ＥＬ素子２４のアノード電極１２を形成した後、有機ＥＬ素子２４の有機膜をアノード電極１２上に塗布する。そして、画素１００の場合と同様に、カソード電極１４を形成し、有機ＥＬ素子２４の保護用の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図８に示す画素２００を得ることができる。

　また、本実施の形態１においては、いわゆるトップエミッション型の画素１００および画素２００を例に説明したが、これに限らず、いわゆるボトムエミッション型の構造を有する画素に適用することももちろん可能である。ボトムエミッション型の場合には、各トランジスタの各電極を透明電極で形成するとともに、透明基板上に、透明導電性材料を用いて駆動トランジスタのソース電極に接続する配線層を形成すればよい。

（他の実施の形態）
　つぎに、本発明を実施するために参考となる他の実施の形態について説明する。図１０は、本実施の形態にかかる有機ＥＬ表示装置の一画素を構成する各素子の断面を示した図である。なお、本実施の形態にかかる有機ＥＬ表示装置は、実施の形態１と同様に、図１に示す装置構成を有するとともに、各画素は、それぞれ図２に示す回路構成を有する。

　次いで、本実施の形態にかかる有機ＥＬ表示装置の一画素あたりの構造について説明する。図１０に示すように、本実施の形態にかかる有機ＥＬ表示装置の画素３００は、スイッチングトランジスタ２１と駆動トランジスタ２２とキャパシタ２３と有機ＥＬ素子２４とを含んで構成される。この画素３００は、導電性が高く、電源線として機能する金属基板３０１上に形成されている。なお金属基板３０１の一部が、画素３００の一部として機能する場合もある。

　駆動トランジスタ２２は、制御端子Ｎｇとして機能するゲート電極５ｂと、入力端子Ｎｓとして機能するソース電極８ｄと、出力端子Ｎｄとして機能するドレイン電極８ｃと、ソース電極８ｄおよびドレイン電極８ｃとの間に形成され、チャネル層として機能する半導体膜９ｂと、を有する。ゲート電極５ｂは、コンタクト内配線７ａを介してスイッチングトランジスタ２１のドレイン電極８ｂと接続する。ゲート電極５ｂと、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂとの間には、ゲート絶縁膜６が形成される。また、コンタクト内配線７ａは、ゲート電極５ａ，５ｂと、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間のゲート絶縁膜６に設けられる。なお、コンタクト内配線７ａは、図２に示すポイントＰ３に対応する。

　有機ＥＬ素子２４は、駆動トランジスタ２２のドレイン電極８ｃとコンタクト内配線１１を介して接続されるアノード電極１２と、アノード電極１２上に形成される有機膜１３と、有機膜１３上に形成されたカソード電極１４とを備える。さらに、有機膜１３は、少なくとも有機発光層を含んで構成され、アノード電極１２から供給された電流量に応じた輝度で発光する。なお、アノード電極１２とカソード電極１４との間には、必要に応じて正孔注入層、正孔輸送層、電子輸送層、電子注入層および正孔障壁層などを設けてもよい。コンタクト内配線１１は、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂと、有機ＥＬ素子２４のアノード電極１２との間に形成された層間絶縁膜１０に設けられる。この層間絶縁膜１０は、例えばトランジスタの半導体層を保護する半導体保護膜と、平坦化のために形成される平坦化膜とによって構成される。層間絶縁膜１０とカソード電極１４との間には、有機ＥＬ素子２４が形成される領域にのみ開口部が設けられた層間膜１５が積層される。なお、コンタクト内配線１１は、図２に示すポイントＰ４に対応する。

　本実施の形態では、半導体素子としてのスイッチングトランジスタ２１および駆動トランジスタ２２と、発光素子としての有機ＥＬ素子２４と、が例えば金属基板３０１の素子形成面である一方の主面側（例えば上面側）に設けられる。金属基板３０１は、電源として機能する駆動電圧生成部６０７（図１参照）と接続された信号線Ｌ３に対応する。すなわち、金属基板３０１は、電源と接続された電源線として機能し、駆動トランジスタ２２を介して、有機ＥＬ素子２４に電流を供給している。この金属基板３０１には、コンタクトホールが形成された層間絶縁膜３が設けられる。金属基板３０１は、層間絶縁膜３のコンタクトホール内に形成されたコンタクト内配線４、ゲート電極５ａ，５ｂと同層で形成された接続膜であってコンタクト内配線４の直上に形成された接続膜５ｃ、および、接続膜５ｃの直上に形成されたゲート絶縁膜６内のコンタクト内配線７ｂを介して、駆動トランジスタ２２のソース電極８ｄと接続され、この駆動トランジスタ２２を介して、有機ＥＬ素子２４のアノード電極１２に電流を供給する。なお、キャパシタ２３は、金属基板３０１の一部領域、ゲート電極５ｂの一部領域および層間絶縁膜３の一部領域によって形成される。

　図１１－１のレイアウト図に示すように、金属基板３０１は、金属基板３０１の厚み方向から見て有機ＥＬ素子２４が行列状に配列して設けられる領域（これを表示領域とする）３００ａを内包する状態で重畳するように存在する。したがって、金属基板３０１における表示領域３００ａと重畳する領域の外側には、この重畳領域からはみ出すはみ出し領域３００ｂが存在する。本実施の形態では、図１１－２に示すように、金属基板３０１の端部に設けられた電源端子３０１ａから金属基板３０１に流れ込んだ電流ｉが、金属基板３０１におけるはみ出し領域３００ｂにまわり込んだ後、表示領域３００ａ内に配列された各画素３００へ四方から流れ込む構成となっている。このように金属基板３０１の厚み方向において表示領域３００ａと重畳しないはみ出し領域３００ｂが電源線の主配線部分として機能する構成とすることで、本実施の形態では、電源線を構成する金属基板３０１において生じる電圧降下を抑制することができる。結果として有機ＥＬ表示装置の消費電力を低減することが可能となる。なお、金属基板３０１は、図１１－３に示すように、この金属基板３０１の４辺の近傍を覆い且つ素子形成面側と反対側の面を覆うように形成された絶縁膜３１８によって絶縁シールドされる。また、金属基板３０１を電源に接続するための電源端子３０１ａは、例えば金属基板３０１の外縁を覆う絶縁膜３１８上に、例えば他の電極端子３０１ｂと共に配置される。さらに、金属基板３０１と電源端子３０１ａとは、例えば絶縁膜３１８を貫通するコンタクトプラグ３０１ｃによって電気的に接続される。

　このように、本実施の形態においては、金属基板３０１自体を電源線としての配線の一部として利用しているため、電源線パターンの面積を最大限確保することができる。したがって、本実施の形態においては、各電極の膜厚を厚くせずとも電源線の一部である金属基板３０１の抵抗を十分低下させることができることから、図１０に示すように、従来の膜厚Ｔ１０８（図６参照）よりも薄い膜厚Ｔ８（図３と同様）でソース電極８ｄを形成した場合であっても、有機ＥＬ素子２４に対する電流供給を円滑に行なうことができる。本実施の形態におけるソース電極およびドレイン電極の膜厚は、３０ｎｍ～５００ｎｍ程度である。またソース電極およびドレイン電極は、Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ，ＡＰＣ（Ａｇ－Ｐｄ－Ｃｕ），Ｍｏ，ＭｏＯ_３，ＰＥＤＯＴ，ＩＴＯ（インジウムスズ酸化物），Ａｇ，Ｃｕ，Ａｌ，Ｔｉ，Ｎｉ，Ｉｒ，Ｆｅ，Ｗ，ＭｏＷ、およびこれらのうちの金属の合金、並びにこれらの積層膜などによって構成され、好ましくはＭｏ，Ｔａ／Ｃｕ／Ｔａ，Ｍｏ／Ａｌ／Ｍｏによって構成される。

　さらに、本実施の形態では、金属基板３０１自体を電源線としての配線の一部として利用しているため、電源線としての配線層を別途形成する必要がない。これにより、ディスプレイパネルの厚さをより低減することが可能となる。結果として、有機ＥＬ表示装置をさらに薄型化することが可能となる。

　そして、金属基板３０１における素子形成面である上面は平坦である。このように板状の金属基板３０１を設けることによって、従来の線状の配線に比べると電圧降下を低減することができるため、前述したように、本実施の形態においては、従来よりも薄い膜厚でソース電極８ｄを形成できる。このため、本実施の形態においては、図１０に示すように、従来の膜厚Ｔ１１０（図６参照）よりも薄い膜厚Ｔ１０（図３と同様）で形成した場合であっても、配線および電極上に形成される層間絶縁膜１０の上面を、従来と同程度か、またはより平坦な面とすることができる。この結果、本実施の形態においては、この層間絶縁膜１０上に形成される有機ＥＬ素子２４の有機膜１３をより均一な膜厚で形成できる。したがって、本実施の形態においては、有機ＥＬ素子２４の有機膜が不均一な膜厚で形成されることを低減し、装置全体および同一画素内でより均一な発光輝度を実現できる。さらに、本実施の形態においては、層間絶縁膜１０の膜厚が従来よりも薄いため、層間絶縁膜１０に設けられるコンタクト内配線１１が形成されるコンタクトホールもウェットプロセスで正確に開口でき、駆動トランジスタ２２のドレイン電極８ｃと有機ＥＬ素子２４のアノード電極１２との接続不良も防止することができる。なお、層間絶縁膜３に形成されたコンタクト内配線４、接続膜５ｃおよびゲート絶縁膜６に形成されたコンタクト内配線７ｂのように、金属基板３０１と駆動トランジスタ２２のソース電極８ｄとの間に必要に応じてコンタクト内配線や接続層を設けることによって、金属基板３０１と駆動トランジスタ２２のソース電極８ｄとを適切に接続できる。

　また、従来の構成においては、図５に示す主配線Ｌｖｍから分岐した各分岐配線Ｌｖｂがラインパターンで形成されるため、配線抵抗による電圧降下が発生する場合があった。したがって、従来においては、消費電流に比例して有機ＥＬ素子２４に印加される電圧に大きな変動が発生する場合があったので、この電圧の変動による輝度変動を補正するために、電圧降下による変動分を加えた電圧を、電源電圧として主配線Ｌｖｍに印加して、ドレイン－ソース間電圧を補償していたため、表示装置全体の消費電力を抑制することが困難であった。

　これに対し、本実施の形態においては、電源と接続する電源線にディスプレイパネル６０３全体に亘って存在する金属基板３０１を利用しているため、電圧降下が従来よりも小さい。したがって、本実施の形態では、電圧降下による変動分として電源電圧に加える電圧値自体を従来よりも小さくすることができるため、従来よりも表示装置全体の消費電力を低減することが可能になる。

　また、従来においては、ディスプレイパネルで発生した熱によって各画素を構成する材料が劣化することを防止するために、ディスプレイパネルに熱拡散用のシート部材を別途取り付けて、ディスプレイパネルで発生した熱を拡散させていた。

　これに対し、本実施の形態においては、熱伝導率の大きな金属基板３０１がディスプレイパネルの上面全体に亘って存在するため、この金属基板３０１によってディスプレイパネル全体に熱が拡散する。従って熱拡散用のシート部材と組み合わせることで、より高い熱拡散効果と放熱効果とが期待できることから、各画素の構成材料の劣化を抑制し、表示装置の長期信頼性を向上することができる。

　また、本実施の形態においては、電源線にディスプレイパネルの上面全体に亘って存在する金属基板３０１を利用しているため、分岐配線Ｌｖｂ自体が不要となり、この分岐配線Ｌｖｂ形成のための配線面積も確保しなくともよいことから、この配線面積分、開口率を大きくすることができる。また、本実施の形態においては、分岐配線Ｌｖｂ自体が不要となることから、より高精細化が可能となる。さらに、本実施の形態においては、キャパシタ２３の一方の電極は、金属基板３０１の一部領域によって構成されるため、キャパシタ２３の他方の電極は、金属基板３０１上の層間絶縁膜３上であればいずれの領域にも形成することができる。したがって、本実施の形態においては、キャパシタ２３の形成領域を柔軟に選択することが可能になる。

　つぎに、図１０に示す画素３００の製造方法について説明する。図１２－１～図１２－６は、図１０に示す画素３００の製造方法を示す断面図である。まず、図１２－１に示すように、金属基板３０１の厚み方向と垂直な面であって一方の主面（これを上面とする）上に、膜厚が５００ｎｍ～２μｍ程度の層間絶縁膜３を形成する。この際、電源から供給された電流を低抵抗で駆動トランジスタ２２に伝達する必要があるため、金属基板３０１には導電性が高い金属またはその合金を用いて形成された基板を用いる。また、層間絶縁膜３は、例えばスピンオングラス（ＳＯＧ）、フォトレジスト、ポリイミド、ＳｉＮｘ、ＳｉＯ_２などによって形成され、スピンコート法、スパッタ法、およびＣＶＤなどによって形成される。次いで、層間絶縁膜３における接続膜５ｃに対応する位置に、フォトリソグラフィ法を用いてコンタクトホール４ａを形成する。

　そして、コンタクトホール４ａ内に導電性材料を埋め込むことによって、コンタクト内配線４を形成する。つぎに、ゲート電極５ａ，５ｂおよび接続膜５ｃ形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などを層間絶縁膜３およびコンタクト内配線４上に形成した後、図１２－２に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール４ａ内とゲート電極５ａ、５ｄおよび接続膜５ｃ形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線４と、ゲート電極５ａ，５ｂおよび接続膜５ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線４とゲート電極５ａ，５ｂおよび接続膜５ｃを形成してもよい。

　次いで、図１２－３に示すように、有機感光性樹脂などを材料としてゲート絶縁膜６を形成する。このゲート絶縁膜６は、各トランジスタの駆動能力を確保するために誘電率１．５以上で５００ｎｍ以下の膜厚で形成されることが望ましい。ゲート絶縁膜６は、塗布法など材料に応じた方法を用いて形成される。そして、ゲート絶縁膜６に、フォトリソグラフィ法、エッチング法などを用いてコンタクトホール７ｃ，７ｄを形成する。

　つぎに、コンタクトホール７ｃ，７ｄ内に導電性材料を埋め込むことによって、図１２－４に示すコンタクト内配線７ａ，７ｂを形成する。そして、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法、エッチング法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール７ｃ，７ｄ内とソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線７ａ，７ｂと、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとを一括して形成してもよい。また、インクジェットプリント法、印刷法などを用いてコンタクト内配線７ａ，７ｂとソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃを形成してもよい。

　そして、図１２－５に示すように、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂを形成する。半導体膜９ａ，９ｂは、ＺＴＯなどの無機酸化物半導体材料、または、ペンタセンやテトラベンゾポルフィリンの前駆体を有する有機半導体材料、または、アモルファスシリコンおよびポリシリコンなどの無機半導体材料によって構成される。半導体膜９ａ，９ｂは、真空蒸着法、スパッタ法、塗布法やＣＶＤ法など材料に応じた方法を用いて形成された後、フォトリソグラフィ法を用いてパターニングされる。なお、インクジェットプリント法、印刷法などを用いて半導体膜９ａ，９ｂを形成してもよい。次いで、この半導体膜９ａ，９ｂ上に保護膜（図示せず）を形成した後、ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂの凹凸を吸収するため、平坦化の機能を持つ層間絶縁膜１０を形成する。この層間絶縁膜１０は、たとえば感光性樹脂によって形成され、厚みが２μｍ～１０μｍ程度である。次いで、フォトリソグラフィ法を用いて、層間絶縁膜１０にコンタクトホール１１ａを形成する。また、保護膜（図示せず）は上部電極との電気的結合によって形成されるバックチャネルを防ぐために、誘電率が３．５以下のものが好ましく、さらに、半導体特性に影響を与えないものである必要がある。

　その後、図１２－６に示すように、コンタクトホール１１ａ内に導電性材料を埋め込むことによって、コンタクト内配線１１を形成する。そして、有機ＥＬ素子２４のアノード電極１２形成のために、真空蒸着法、スパッタ法などを用いて金属材料、透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法、エッチング法などを用いてアノード電極１２をパターニングする。このアノード電極１２は、たとえばＩＴＯ／Ａｇ／ＩＴＯやＩＴＯ／Ａｌ／ＩＴＯの積層膜によって形成される。なお、導電性材料の埋め込み処理を行わなくても、直接的にコンタクトホール１１ａ内とアノード電極１２形成領域に前記手法を用いて金属材料や透明酸化物導電材料などを全面に形成した後、フォトリソグラフィ法によりパターニングすることによって、コンタクト内配線１１と、アノード電極１２とを一括して形成してもよい。

　次いで、有機ＥＬ素子２４の有機膜をアノード電極１２上に塗布した後、透明または半透明の金属材料または酸化物導電材料によってカソード電極１４を形成する。このカソード電極１４は、たとえばＭｇとＡｇとの合金材料によって形成される。そして、有機ＥＬ素子２４保護用の透明膜または半透明膜の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図１０に示す画素３００を得ることができる。なお、金属基板３１８の裏面と４辺近傍とを覆う絶縁膜３１８および金属基板３０１を電源に接続するための電源端子３０１ａならびに各種配線を外部に接続するための電極端子３０１ｂの各形成工程は、適宜、上記した各工程の前、後または間に挿入される。

　なお、本実施の形態の画素構造として、図１０に示すように、ゲート電極がソース電極およびドレイン電極の下方の基板側に形成されるボトムゲート構造を有する画素３００を例に説明したが、もちろん、図１３に示すように、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する画素４００であってもよい。

　図１３に示すように、画素４００は、画素３００と同様に、ゲート電極５ａ、ソース電極８ａ、ドレイン電極８ｂおよび半導体膜９ａを有するスイッチングトランジスタ２１と、ゲート電極５ｂ、ソース電極８ｄ、ドレイン電極８ｃおよび半導体膜９ｂを有する駆動トランジスタ２２と、アノード電極１２、有機膜１３およびカソード電極１４を有する有機ＥＬ素子２４とを備える。ソース電極８ａ，８ｄ、ドレイン電極８ｂ，８ｃおよび半導体膜９ａ，９ｂと、ゲート電極５ａ，５ｂとの間には、ゲート絶縁膜６が形成される。そして、ゲート電極５ａ，５ｂ上には、各電極の凹凸を吸収するための層間絶縁膜１０が形成される。このように、画素４００は、ゲート電極５ａ，５ｂがソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃの上方の有機ＥＬ素子２４側に形成されるトップゲート構造を有する。

　そして、画素４００は、画素３００と同様に、スイッチングトランジスタ２１および駆動トランジスタ２２と、有機ＥＬ素子２４と、が設けられる基板が、電源線として機能する金属基板３０１である。そして、金属基板３０１は、層間絶縁膜３に形成されたコンタクト内配線２０４を介して、駆動トランジスタ２２のソース電極８ｄと接続する。駆動トランジスタ２２のドレイン電極８ｃは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ｂ、ゲート電極５ａ，５ｂと同層で形成された接続膜であってコンタクト内配線２０７ｂの直上に形成された接続膜５ｄおよび、接続膜５ｄの直上に形成された層間絶縁膜１０内のコンタクト内配線２１１を介して、有機ＥＬ素子２４のアノード電極１２と接続する。また、駆動トランジスタ２２のゲート電極５ｂは、ゲート絶縁膜６に形成されたコンタクト内配線２０７ａを介して、スイッチングトランジスタ２１のドレイン電極８ｂと接続する。なお、キャパシタ２３は、この金属基板３０１の一部領域、ドレイン電極８ｂの一部領域および層間絶縁膜３の一部領域によって形成される。

　このように、トップゲート構造の画素４００の場合も、ディスプレイパネル６０３全体に存在する金属基板３０１を利用して有機ＥＬ素子２４に対する電流供給を行なうことによって、各電極の膜厚を厚くせずとも電源線として機能する金属基板３０１の抵抗を十分低下させることができる。また、金属基板３０１に起因して層間絶縁膜１０表面に大きな凹凸が生じることがなく、平坦であることからより均一な膜厚の有機膜１３を形成できるため、発光輝度の装置全体および同一画素内の均一化を実現できるとともに消費電力低減および熱集中防止を実現できるという画素３００と同様の効果を奏することが可能になる。

　つぎに、図１３に示す画素４００の製造方法について説明する。図１４－１～図１４－５は、図１３に示す画素４００の製造方法を示す断面図である。まず、図１４－１に示すように、図１２－１に示す場合と同様に、金属基板３０１上に層間絶縁膜３を形成する。次いで、層間絶縁膜３におけるソース電極８ｄに対応する位置にフォトリソグラフィ法を用いてコンタクトホール２０４ａを形成する。そして、図１４－２に示すように、コンタクトホール２０４ａ内に導電性材料を埋め込むことによってコンタクト内配線２０４を形成した後、画素３００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃ形成のために、真空蒸着法、スパッタ法、塗布法などを用いて金属材料、透明酸化物導電材料などを形成し、フォトリソグラフィ法、エッチング法などを用いてソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃをパターニングする。なお、コンタクト内配線２０４と、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとは一括形成することも可能である。

　次いで、図１４－３に示すように、画素３００の場合と同様に、ソース電極８ａ，８ｄおよびドレイン電極８ｂ，８ｃとの間に半導体膜９ａ，９ｂを形成し、図１２－３に示す場合と同様にゲート絶縁膜６を形成する。そして、このゲート絶縁膜６にコンタクトホール２０７ｃ，２０７ｄを形成した後、図１４－４に示すように、コンタクトホール２０７ｃ，２０７ｄ内に導電性材料を埋め込むことによって、コンタクト内配線２０７ａ，２０７ｂを形成する。つぎに、画素３００の場合と同様に、ゲート電極５ａ，５ｂおよび接続膜５ｄ形成のために、真空蒸着法、スパッタ法、塗布法を用いて金属材料、透明酸化物導電材料などをゲート絶縁膜６およびコンタクト内配線２０７ａ，２０７ｂ上に形成した後、図１４－４に示すように、フォトリソグラフィ法を用いてゲート電極５ａ，５ｂおよび接続膜５ｄをパターニングする。なお、コンタクト内配線２０７ａ，２０７ｂと、ゲート電極５ａ，５ｂおよび接続膜５ｄとは一括形成することも可能である。

　そして、図１４－５に示すように、画素３００の場合と同様に、より下層の膜の凹凸を吸収するための層間絶縁膜１０を形成した後、層間絶縁膜１０にコンタクトホール２１１ａを形成する。その後、画素３００の場合と同様に、コンタクトホール２１１ａ内に導電性材料を埋め込むことによってコンタクト内配線２１１を形成し、有機ＥＬ素子２４のアノード電極１２を形成した後、有機ＥＬ素子２４の有機膜をアノード電極１２上に塗布する。そして、画素３００の場合と同様に、カソード電極１４を形成し、有機ＥＬ素子２４保護用の保護膜１６を形成した後、上部基板１７を保護膜１６上に設けることによって、図１３に示す画素４００を得ることができる。

　また、本実施の形態においては、いわゆるトップエミッション型の画素３００，２００を例に説明したが、これに限らず、いわゆるボトムエミッション型の構造を有する画素に適用することももちろん可能である。ボトムエミッション型の場合には、各トランジスタの各電極を透明電極で形成するとともに、金属基板３０１に代えて透明な導電体材料を用いて形成された基板を用いればよい。

　１　基板
　２　配線層
　２ａ，２ｂ，２ｃ　電極端子
　２ｄ１　第１モニタ領域
　２ｄ２　第２モニタ領域
　２ｄ３　第３モニタ領域
　２ｄ４　第４モニタ領域
　２ｄ５　第５モニタ領域
　３　層間絶縁膜
　４，７ａ，７ｂ，１１，１１１，２０４，２０７ａ，２０７ｂ，２１１　コンタクト内配線
　４ａ，７ｃ，７ｄ，１１ａ，２０４ａ，２０７ｃ，２０７ｄ，２１１ａ　コンタクトホール
　５ａ，５ｂ　ゲート電極
　５ｃ，５ｄ　接続膜
　６　ゲート絶縁膜
　８ａ，８ｄ，１０８ｄ　ソース電極
　８ｂ，８ｃ，１０８ｃ　ドレイン電極
　９ａ，９ｂ　半導体膜
　１０，１１０　層間絶縁膜
　１２　アノード電極
　１３　有機膜
　１４　カソード電極
　１６　保護膜
　１７　上部基板
　２１　スイッチングトランジスタ
　２２　駆動トランジスタ
　２３　キャパシタ
　２４　有機ＥＬ素子
　１００，２００，３００，４００　画素
　１００ａ，３００ａ　表示領域
　１００ｂ，３００ｂ　はみ出し領域
　３０１　金属基板
　３１８　絶縁膜
　６０３　ディスプレイパネル
　６０４　走査駆動部
　６０５　データ駆動部
　６０６　信号制御部
　６０７　駆動電圧生成部

Claims

　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、
　電極を含みかつ前記半導体素子に電気的に接続された発光素子と、
　前記半導体素子および前記発光素子が設けられる基板と、
　電源に接続されるとともに、前記基板の厚み方向から見て前記発光素子が設けられる領域を内包するように、前記半導体素子および前記発光素子と前記基板との間に形成された配線層と、
　前記半導体素子および前記発光素子と、前記配線層との間に設けられ、コンタクトホールが形成された層間絶縁膜と、
　前記コンタクトホール内に形成され、前記ソース電極、前記ドレイン電極および前記発光素子の前記電極のうちの少なくともいずれか一つと前記配線層とを電気的に接続するコンタクト内配線と、
　を備えたことを特徴とする表示装置。
　前記配線層は、金属材料または酸化物導電材料から構成される、請求項１に記載の表示装置。
　前記半導体膜は、無機酸化物半導体材料から構成されている、請求項１に記載の表示装置。
　前記半導体膜は、有機半導体材料から構成される、請求項１に記載の表示装置。
　前記発光素子は、有機エレクトロルミネッセンス素子である、請求項１に記載の表示装置。
　前記基板の厚み方向から見て、前記配線層は、前記発光素子が設けられる領域の全周から該領域の外方にはみ出すはみ出し領域を有する、請求項１に記載の表示装置。
　ゲート電極とソース電極とドレイン電極と前記ソース電極および前記ドレイン電極の間に形成された半導体膜とを含む半導体素子と、
　電極を有しかつ前記半導体素子に電気的に接続された発光素子と、
　前記半導体素子および前記発光素子が設けられる基板と、を備えた表示装置の製造方法であって、
　電源に接続されるとともに、前記基板の厚み方向から見て前記発光素子が設けられる領域を内包するように前記配線層を前記基板上に形成する配線層形成工程と、
　前記配線層を基準にして前記基板側と反対側に、層間絶縁膜を形成する層間絶縁膜形成工程と、
　前記層間絶縁膜を貫通し、一端が前記配線層に電気的に接続されたコンタクト内配線を形成するコンタクト内配線形成工程と、
　前記層間絶縁膜を基準にして前記基板側と反対側に、前記ソース電極と前記ドレイン電極とを形成する電極形成工程と、
　複数の前記発光素子を形成する発光素子形成工程と、
　を含み、
　前記ソース電極、前記ドレイン電極および前記発光素子の電極のうち少なくともいずれか一つは、前記コンタクト内配線の他端と電気的に接続されるように形成される、表示装置の製造方法。