WO2010029776A1 - 炭化ケイ素半導体装置およびその製造方法 - Google Patents

炭化ケイ素半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2010029776A1
WO2010029776A1 PCT/JP2009/051761 JP2009051761W WO2010029776A1 WO 2010029776 A1 WO2010029776 A1 WO 2010029776A1 JP 2009051761 W JP2009051761 W JP 2009051761W WO 2010029776 A1 WO2010029776 A1 WO 2010029776A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
density
layer
silicon carbide
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2009/051761
Other languages
English (en)
French (fr)
Inventor
原田　真
将斗 津守
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008235303A external-priority patent/JP5504597B2/ja
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to CN2009801138938A priority Critical patent/CN102017159B/zh
Priority to EP09812925.7A priority patent/EP2325891A4/en
Priority to US12/936,589 priority patent/US8421086B2/en
Publication of WO2010029776A1 publication Critical patent/WO2010029776A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H10D64/0111—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors
    • H10D64/0112—Manufacture or treatment of electrodes ohmically coupled to a semiconductor to Group IV semiconductors using conductive layers comprising silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0212—Manufacture or treatment of FETs having insulated gates [IGFET] using self-aligned silicidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/0131—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional conductive layer comprising a silicide layer formed by the silicidation reaction between the layer of silicon with a metal layer which is not formed by metal implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/411—PN diodes having planar bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0184—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3208—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 

Definitions

  • the present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same, and more specifically to a silicon carbide semiconductor device exhibiting excellent electrical characteristics and a method for manufacturing the same.
  • Patent Document 1 a semiconductor device using silicon carbide (SiC) is known (for example, International Publication WO01 / 018872 pamphlet (hereinafter referred to as Patent Document 1)).
  • a buffer layer made of SiC is formed on a 4H polytype SiC substrate having a plane orientation of approximately ⁇ 03-38 ⁇ .
  • the plane ( ⁇ 03-38 ⁇ plane) whose plane orientation is ⁇ 03-38 ⁇ has an inclination of about 35 ° with respect to the ⁇ 0001> axis direction, which is the direction in which micropipes and screw dislocations extend.
  • the thickness of the buffer layer described above is preferably in the range of 0.1 ⁇ m to 15 ⁇ m.
  • the size of the SiC substrate is assumed to be 2 inches.
  • the buffer layer having a thickness of 36 mm is calculated. Needed and not realistic. Therefore, reducing defects in the active layer formed on the SiC substrate remains an important issue.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a silicon carbide semiconductor device in which an active layer having a reduced defect density is formed on a substrate made of silicon carbide. And a method of manufacturing the same.
  • a silicon carbide semiconductor device includes a substrate made of silicon carbide having an off angle of 50 ° or more and 65 ° or less with respect to the plane orientation ⁇ 0001 ⁇ , a buffer layer, and an active layer.
  • the buffer layer is formed on the substrate and is made of silicon carbide.
  • the active layer is formed on the buffer layer and is made of silicon carbide.
  • the micropipe density in the active layer is lower than the micropipe density in the substrate. Further, the density of dislocations in which the Burgers vector direction is [0001] in the active layer is higher than the density of the dislocations in the substrate.
  • the electrical characteristics of the active layer can be improved by reducing the density of the micropipes in the active layer. Therefore, a silicon carbide semiconductor device having excellent electrical characteristics can be realized.
  • a step of preparing a substrate made of silicon carbide having an off angle of 50 ° or more and 65 ° or less with respect to the plane orientation ⁇ 0001 ⁇ is performed.
  • a step of forming a buffer layer made of silicon carbide on the substrate is performed.
  • a step of forming an active layer on the buffer layer is performed.
  • the micropipe density in the buffer layer is lower than the micropipe density in the substrate, and the dislocation density in which the Burgers vector direction is [0001] in the buffer layer is higher than the dislocation density in the substrate.
  • the buffer layer is formed under the film forming conditions.
  • a buffer layer is formed.
  • the micropipe density in the buffer layer is reduced, the density of defects generated during the growth of the active layer (due to micropipe defects in the buffer layer) can be reduced. As a result, a silicon carbide semiconductor device having an active layer with few micropipe defects can be easily obtained.
  • a defect density such as a micropipe can be reduced in an active layer formed on a silicon carbide substrate via a buffer layer, and a silicon carbide semiconductor device having good electrical characteristics can be realized.
  • SYMBOLS 1 Semiconductor device, 2 board
  • a semiconductor device 1 shown in FIG. 1 is a lateral MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) as a silicon carbide semiconductor device, and includes a substrate 2 made of silicon carbide (SiC) and a substrate 2.
  • MOSFET Metal-Oxide-Semiconductor Field-Effect Transistor
  • the substrate 2 is a SiC substrate whose main surface is a (03-38) plane having an off angle of about 53 ° with respect to the plane orientation ⁇ 0001 ⁇ .
  • the substrate 2 contains n-type conductive impurities.
  • the buffer layer 21 made of silicon carbide formed on the substrate 2 has an n-type conductivity and a thickness of 0.5 ⁇ m, for example.
  • the epitaxial layer 3 made of silicon carbide formed on the buffer layer 21 is an undoped layer.
  • the p-type layer 4 formed on the epitaxial layer 3 contains p-type conductive impurities.
  • the n + regions 5 and 6 are implanted with n-type conductive impurities.
  • Oxide films 7 and 8 are formed so as to cover p-type layer 4 and n + regions 5 and 6. Openings are formed in the oxide films 7 and 8 in regions located on the n + regions 5 and 6. Inside the opening, a source electrode 11 and a drain electrode 12 electrically connected to each of the n + regions 5 and 6 are formed.
  • a gate electrode 10 is disposed on the oxide film 8 that acts as a gate insulating film.
  • the channel length Lg which is the distance between the n + regions 5 and 6, can be set to about 100 ⁇ m, for example. Further, the channel width can be, for example, about twice the channel length Lg (about 200 ⁇ m).
  • the micropipe density in the epitaxial layer 3, the p-type layer 4, and the n + regions 5 and 6 as active layers is lower than the micropipe density in the substrate 2.
  • the density of dislocations in which the orientation of the Burgers vector b in the epitaxial layer 3, p-type layer 4, and n + regions 5 and 6 as active layers is [0001] is higher than the density of the dislocations in the substrate 2.
  • the micropipe density in the epitaxial layer 3, the p-type layer 4, and the n + regions 5 and 6 that are active layers is 1 cm ⁇ 2 or less. In this case, in the semiconductor device 1, it is possible to reduce the probability of malfunction due to the presence of the micropipe. For this reason, the manufacturing yield of the semiconductor device 1 can be improved.
  • the Burgers vector direction is [11-20] in the epitaxial layer 3, the p-type layer 4, and the n + regions 5 and 6, which are active layers, and the dislocation line direction is substantially the same.
  • the density of basal plane dislocations [11-20] is lower than the density of basal plane dislocations in substrate 2, the Burgers vector direction is [11-20], and the dislocation line direction is substantially [0001].
  • the density of certain edge dislocations is higher than the density of edge dislocations in the substrate 2.
  • the density of basal plane dislocations that relatively affect the characteristics of the semiconductor device 1 is reduced in the epitaxial layer 3, the p-type layer 4, and the n + regions 5 and 6. Therefore, the reverse leakage current of the semiconductor device 1 can be reduced (withstand voltage can be improved), and the long-term reliability of the semiconductor device 1 can be improved.
  • the oxide films 7 and 8 are formed on the p-type layer 4 of FIG. 1, the effect that the repeated operation life of the semiconductor device 1 is extended can be obtained.
  • the edge dislocation described above has less influence on the characteristics of the semiconductor device 1 than the basal plane dislocation, and the degree of deterioration of the characteristics of the semiconductor device 1 is sufficiently small even if it exists in the active layer to some extent.
  • a substrate preparation step (S10) is performed.
  • an n-type conductivity type silicon carbide substrate having a plane orientation (03-38) plane as a main surface is prepared as a substrate 2 (see FIG. 1).
  • Such a substrate can be obtained by, for example, a method of cutting a substrate from an ingot having the (0001) plane as the main surface so that the (03-38) plane is exposed as the main surface.
  • a buffer layer forming step (S20) is performed.
  • the buffer layer is made of silicon carbide of n-type conductivity, and an epitaxial layer having a thickness of 0.5 ⁇ m, for example, is formed.
  • SiH 4 gas and C 3 H 8 gas are used as source gases for forming the buffer layer.
  • the C / Si ratio in these gases (ratio of carbon atoms to silicon atoms contained in the gas) is relatively small (less than the C / Si ratio in the epitaxial layer forming step (S30) described later).
  • Set the gas flow rate is set so that, for example, the C / Si ratio is in the range of 1 to 1.5, more preferably 1 to 1.2.
  • the density of basal plane dislocations is lower than the density of basal plane dislocations in the substrate 2 in the epitaxial layer 3 to be the active layer formed in the epitaxial layer forming step (S30) described later.
  • the density of edge dislocations in the epitaxial layer 3 is higher than the density of edge dislocations in the substrate 2.
  • an epitaxial layer forming step (S30) is performed. Specifically, the epitaxial layer 3 (see FIG. 1) made of undoped silicon carbide is formed on the buffer layer 21.
  • the epitaxial layer formation step (S30) for example, SiH 4 gas and C 3 H 8 gas can be used as the source gas, as in the buffer layer formation step (S20). And the flow rate of each gas is set so that the C / Si ratio in these gases becomes relatively larger than the C / Si ratio in the buffer layer forming step (S20).
  • the defect density such as the micropipe defect density in the epitaxial layer 3 constituting the active layer can be surely reduced from the defect density in the substrate.
  • the density of basal plane dislocations is lower than the density of basal plane dislocations in the substrate 2, and the density of edge dislocations in the epitaxial layer 3 is that of edge dislocations in the substrate 2. It is higher than the density.
  • an injection step (S40) is performed. Specifically, first, a p-type layer 4 is formed as shown in FIG. 1 by injecting a conductive impurity (for example, aluminum (Al)) having p-type conductivity into the epitaxial layer 3. Next, n + regions 5 and 6 are formed as shown in FIG. 1 by implanting an impurity having n type conductivity.
  • a conductive impurity for example, aluminum (Al)
  • n + regions 5 and 6 are formed as shown in FIG. 1 by implanting an impurity having n type conductivity.
  • the n-type conductive impurity for example, phosphorus (P) can be used.
  • any conventionally known method can be used.
  • the opening having the same planar shape pattern as the planar shape pattern of the region where the n + regions 5 and 6 are to be formed by photolithography and etching Is formed on the oxide film. Further, conductive impurities are implanted using the oxide film on which this pattern is formed as a mask. In this way, the above-described n + regions 5 and 6 can be formed.
  • an activation annealing process is performed to activate the implanted impurities.
  • this activation annealing treatment for example, conditions where the heating temperature is 1700 ° C. and the heating time is 30 minutes may be used.
  • a gate insulating film formation step (S50) is performed. Specifically, after the sacrificial oxidation process the top surface of the p-type layer 4 and n + regions 5 and 6, so as to cover the surface of the p-type layer 4 and n + regions 5 and 6, the oxidation of the gate insulating film An oxide film to be the film 8 and the oxide film 7 is formed. As the thickness of the oxide film, for example, a value of 40 nm can be used.
  • an electrode formation step (S60) is performed as shown in FIG. Specifically, a resist film having a pattern is formed on the oxide film by a photolithography method. Using this resist film as a mask, the oxide film is partially removed to form openings in regions located above n + regions 5 and 6. A conductor film to be the source electrode 11 and the drain electrode 12 shown in FIG. 1 is formed inside the opening. This conductor film is formed with the above-described resist film remaining. Thereafter, the above-described resist film is removed, and the conductor film located on the oxide film is removed (lifted off) together with the resist film, whereby the source electrode 11 and the drain electrode 12 as shown in FIG. 1 can be formed. .
  • a gate electrode 10 (see FIG. 1) is further formed on the oxide film 8 acting as a gate insulating film.
  • the following method can be used. For example, a resist film having an opening pattern located in a region on the oxide film 8 is formed in advance, and a conductor film constituting the gate electrode is formed so as to cover the entire surface of the resist film. Then, by removing the resist film, the conductor film other than the portion of the conductor film to be the gate electrode is removed (lifted off). As a result, the gate electrode 10 is formed as shown in FIG. In this way, a semiconductor device as shown in FIG. 1 can be obtained.
  • a semiconductor device 1 is a vertical DiMOSFET (Double Implanted MOSFET), and includes a substrate 2, a buffer layer 21, a breakdown voltage holding layer 22, a p region 23, an n + region 24, p +.
  • the region 25, the oxide film 26, the source electrode 11 and the upper source electrode 27, the gate electrode 10, and the drain electrode 12 formed on the back side of the substrate 2 are provided.
  • the buffer layer 21 made of silicon carbide is formed on the surface of the substrate 2 made of silicon carbide of n conductivity type.
  • Buffer layer 21 is n-type in conductivity type and has a thickness of 0.5 ⁇ m, for example.
  • the concentration of the n-type conductive impurity in the buffer layer can be set to 5 ⁇ 10 17 cm ⁇ 3 , for example.
  • a breakdown voltage holding layer 22 is formed on the buffer layer 21.
  • the breakdown voltage holding layer 22 is made of silicon carbide of n-type conductivity, and has a thickness of 10 ⁇ m, for example. Further, as the concentration of the n-type conductive impurity in the breakdown voltage holding layer 22, a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • p regions 23 having a p-type conductivity are formed at intervals. Inside the p region 23, an n + region 24 is formed in the surface layer of the p region 23. A p + region 25 is formed at a position adjacent to the n + region 24. From the n + region 24 in one p region 23 to the p region 23, the breakdown voltage holding layer 22 exposed between the two p regions 23, the other p region 23, and the n + region 24 in the other p region 23 An oxide film 26 is formed so as to extend up to. A gate electrode 10 is formed on the oxide film 26. Further, the source electrode 11 is formed on the n + region 24 and the p + region 25. An upper source electrode 27 is formed on the source electrode 11. In the substrate 2, the drain electrode 12 is formed on the back surface opposite to the surface on which the buffer layer 21 is formed.
  • the micropipe density in the n + region 24, the p + region 25, the p region 23 and the breakdown voltage holding layer 22 as the active layer is lower than the micropipe density in the substrate 2. Further, in the n + region 24, the p + region 25, the p region 23, and the breakdown voltage holding layer 22 as the active layer, the density of dislocations whose Burgers vector direction is [0001] is higher than the density of the dislocations in the substrate 2. It has become. In this way, by reducing the above-described micropipe density in the active layer as compared with the micropipe density in the substrate 2, it is possible to suppress the deterioration of the electrical characteristics of the active layer due to the micropipe. As a result, the semiconductor device 1 (DiMOSFET) having excellent electrical characteristics can be realized.
  • the micropipe density in the n + region 24, the p + region 25, the p region 23 and the breakdown voltage holding layer 22 as active layers is 1 cm ⁇ 2 or less. In this case, in the semiconductor device 1, it is possible to reduce the probability of malfunction due to the presence of the micropipe. For this reason, the manufacturing yield of the semiconductor device 1 can be improved.
  • the density of ground dislocations in the n + region 24, the p + region 25, the p region 23 and the breakdown voltage holding layer 22 as active layers is lower than the density of basal plane dislocations in the substrate 2, and edge dislocations. Is higher than the density of edge dislocations in the substrate 2.
  • the density of basal plane dislocations that relatively affect the characteristics of the semiconductor device 1 (long-term reliability of leakage current and electrical characteristics) is n + region 24, p + region 25, p region 23, and breakdown voltage holding layer 22. Therefore, the reverse leakage current of the semiconductor device 1 can be reduced and the long-term reliability of the semiconductor device 1 can be improved. Specifically, when the oxide film 26 is formed on the breakdown voltage holding layer 22 of FIG. 3, the effect that the repeated operation life of the semiconductor device 1 is extended can be obtained.
  • the substrate preparation step (S10) is performed in the same manner as in the semiconductor device manufacturing method shown in FIG.
  • substrate 2 made of silicon carbide having a (03-38) plane as the main surface is prepared in the same manner as in the semiconductor device manufacturing method according to the first embodiment of the present invention.
  • the substrate 2 for example, a substrate having an n-type conductivity and a substrate resistance of 0.02 ⁇ cm may be used.
  • the concentration of the conductive impurities of the substrate 2 can be a value of 1 ⁇ 10 19 cm ⁇ 3 , for example.
  • a buffer layer forming step (S20) is performed.
  • a method for forming the buffer layer 21 a method similar to the method for forming the buffer layer 21 in the semiconductor device 1 illustrated in FIG. 1 can be used.
  • a value of 5 ⁇ 10 17 cm ⁇ 3 can be used as the concentration of the conductive impurity in the buffer layer 21.
  • the C / Si ratio (ratio of carbon atoms to silicon atoms contained in the gas) in the raw material gas for forming the buffer layer is relatively (from the C / Si ratio in the epitaxial layer forming step (S30) described later).
  • the flow rate of the source gas is set so as to decrease. In this way, when the buffer layer 21 is formed, a reaction in which the micropipes in the buffer layer 21 formed due to the micropipes of the substrate 2 are decomposed into screw dislocations is promoted. In this way, the density of the basal plane dislocations is lower than the density of the basal plane dislocations in the substrate 2 in the breakdown voltage holding layer 22 to be the active layer formed in the epitaxial layer forming step (S30) described later. At the same time, the density of edge dislocations in the breakdown voltage holding layer 22 is higher than the density of edge dislocations in the substrate 2.
  • an epitaxial layer forming step (S30) is performed. Specifically, the breakdown voltage holding layer 22 is formed on the buffer layer 21. As the breakdown voltage holding layer 22, a layer made of silicon carbide of n-type conductivity is formed by an epitaxial growth method.
  • SiH 4 gas and C 3 H 8 gas can be used as the source gas as in the manufacturing method shown in FIG. Then, the flow rate of each gas is set so that the C / Si ratio in these gases is relatively larger than the C / Si ratio in the buffer layer forming step (S20).
  • the defect density in the buffer layer 21 is reduced as in the manufacturing method in the first embodiment, the defect density such as the micropipe defect density in the breakdown voltage holding layer 22 constituting the active layer is reduced in the substrate. It can be reliably reduced from the defect density. Further, in the breakdown voltage holding layer 22 to be the active layer, the density of the basal plane dislocations is lower than the density of the basal plane dislocations in the substrate 2, and the edge dislocation density in the breakdown voltage holding layer 22 is the edge shape in the substrate 2. It is higher than the density of dislocations.
  • a value of 10 ⁇ m can be used as the thickness of the breakdown voltage holding layer 22.
  • concentration of the n-type conductive impurity in the breakdown voltage holding layer 22 for example, a value of 5 ⁇ 10 15 cm ⁇ 3 can be used.
  • the implantation step (S40) is performed in the same manner as the step shown in FIG. Specifically, p region 23 (see FIG. 3) is formed by injecting p-type impurities into breakdown voltage holding layer 22 using an oxide film formed by photolithography and etching as a mask. To do. Further, after removing the used oxide film, an oxide film having a new pattern is formed again by photolithography and etching. Then, using the oxide film as a mask, an n-type conductive impurity is implanted into a predetermined region, thereby forming an n + region 24 (see FIG. 3). Further, the p + region 25 is formed by implanting a p-type conductive impurity by the same method.
  • an activation annealing process is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • a gate insulating film forming step (S50) is performed as in the step shown in FIG. Specifically, an oxide film to be the oxide film 26 is formed so as to cover the breakdown voltage holding layer 22, the p region 23, the n + region 24, and the p + region 25.
  • a condition for forming this oxide film for example, dry oxidation (thermal oxidation) may be performed.
  • dry oxidation thermal oxidation
  • conditions for this dry oxidation conditions such as a heating temperature of 1200 ° C. and a heating time of 30 minutes can be used.
  • an electrode formation step (S60) is performed in the same manner as the step shown in FIG. Specifically, a resist film having a pattern is formed on the oxide film by using a photolithography method. Using the resist film as a mask, portions of the oxide film located on n + region 24 and p + region 25 are removed by etching. Thereafter, a conductor film such as a metal is formed so as to be in contact with n + region 24 and p + region 25 on the resist film and inside the opening formed in the oxide film. Thereafter, by removing the resist film, the conductor film located on the resist film is removed (lifted off).
  • nickel (Ni) can be used as the conductor.
  • the source electrode 11 and the drain electrode 12 can be obtained.
  • an argon (Ar) gas that is an inert gas is used as the atmosphere gas, and a heat treatment (alloying treatment) is performed with a heating temperature of 950 ° C. and a heating time of 2 minutes.
  • the upper source electrode 27 (see FIG. 3) is formed on the source electrode 11. Further, the drain electrode 12 (see FIG. 3) is formed on the back surface of the substrate 2. In this way, the semiconductor device shown in FIG. 3 can be obtained.
  • the semiconductor device 1 is a PN diode, and includes a substrate 2, a buffer layer 21, a breakdown voltage holding layer 22, an n ⁇ layer 31, a p layer 32, a p + region 33, and an oxide film 7. , Electrodes 34 and 35 are provided.
  • the buffer layer 21 made of silicon carbide is formed on the surface of the substrate 2 made of silicon carbide of n conductivity type.
  • the buffer layer 21 is an n-type conductivity type and has a thickness of, for example, 0.5 ⁇ m.
  • the concentration of the n-type conductive impurity in the buffer layer can be set to 5 ⁇ 10 16 cm ⁇ 3 , for example.
  • n ⁇ layer 31 is formed on the buffer layer 21.
  • the n ⁇ layer 31 is made of silicon carbide of n type conductivity, and has a thickness of 50 ⁇ m, for example. Further, as the concentration of the n-type conductive impurity in the n ⁇ layer 31, a value of 1 ⁇ 10 15 cm ⁇ 3 can be used.
  • a p layer 32 is formed on the n ⁇ layer 31.
  • the p layer 32 is made of silicon carbide having a conductivity type of p type, and has a thickness of 1 ⁇ m, for example. Further, as the concentration of the p-type conductive impurity in the p layer 32, a value of 1 ⁇ 10 17 cm ⁇ 3 can be used.
  • a p + region 33 having a p conductivity type is formed on the surface of the p layer 32.
  • the thickness of the p + region 33 is 0.3 ⁇ m, for example, and a value of 1 ⁇ 10 19 cm ⁇ 3 can be used as the concentration of the p-type conductive impurity in the p + region 33.
  • An oxide film 7 made of SiO 2 is formed so as to extend from the end of p + region 33 to the upper surface of p layer 32. From a different point of view, the oxide film 7 formed on the upper surface of the p layer 32 has an opening for exposing the upper surface of the p + region 33.
  • An electrode 34 is formed in contact with the p + region 33 inside the opening.
  • an electrode 35 is formed on the back surface opposite to the surface on which the buffer layer 21 is formed.
  • the micropipe density in the n ⁇ layer 31, p layer 32, and p + region 33 as the active layer is lower than the micropipe density in the substrate 2.
  • the density of dislocations whose Burgers vector direction is [0001] is higher than the density of the dislocations in the substrate 2.
  • the micropipe density in the active layer (for example, the n ⁇ layer 31, the p layer 32, and the p + region 33) is 1 cm ⁇ 2 or less. In this case, in the semiconductor device 1, it is possible to reduce the probability of malfunction due to the presence of the micropipe. For this reason, the manufacturing yield of the semiconductor device 1 can be improved.
  • the density of basal plane dislocations in the active layer (for example, the n ⁇ layer 31, the p layer 32, and the p + region 33) is lower than the density of basal plane dislocations in the substrate 2.
  • the density is higher than the density of edge dislocations in the substrate 2.
  • the density of the basal plane dislocations that relatively affect the characteristics of the semiconductor device 1 is reduced in the active layer, the reverse leakage current of the semiconductor device 1 And the long-term reliability of the semiconductor device 1 can be improved.
  • the repetitive operation life of the semiconductor device 1 is extended.
  • the pn diode shown in FIG. That is, the ON resistance tends to increase as the pn diode is used, but the increase in the ON resistance is suppressed to be small).
  • the substrate preparation step (S10) is performed in the same manner as in the semiconductor device manufacturing method shown in FIG.
  • substrate 2 made of silicon carbide having the (03-38) plane as the main surface is prepared in the same manner as in the semiconductor device manufacturing method according to the first embodiment of the present invention.
  • the substrate 2 for example, a substrate having an n-type conductivity and a substrate resistance of 0.02 ⁇ cm may be used.
  • the concentration of the conductive impurities of the substrate 2 can be a value of 1 ⁇ 10 19 cm ⁇ 3 , for example.
  • a buffer layer forming step (S20) is performed.
  • a method for forming the buffer layer 21 a method similar to the method for forming the buffer layer 21 in the semiconductor device 1 illustrated in FIG. 1 can be used.
  • a value of 5 ⁇ 10 16 cm ⁇ 3 can be used as the concentration of the conductive impurity in the buffer layer 21.
  • the C / Si ratio (ratio of carbon atoms to silicon atoms contained in the gas) in the raw material gas for forming the buffer layer is relatively (from the C / Si ratio in the epitaxial layer forming step (S30) described later).
  • the flow rate of the source gas is set so as to decrease.
  • the C / Si ratio is in the range of 1 to 1.5, more preferably 1 to 1.2. Set the flow rate. In this way, when the buffer layer 21 is formed, a reaction in which the micropipes in the buffer layer 21 formed due to the micropipes of the substrate 2 are decomposed into screw dislocations is promoted.
  • the basal plane dislocation density is lower than the basal plane dislocation density in the substrate 2 in the n ⁇ layer 31 to be the active layer formed in the epitaxial layer forming step (S30) described later.
  • the density of edge dislocations in the n ⁇ layer 31 is higher than the density of edge dislocations in the substrate 2.
  • an epitaxial layer forming step (S30) is performed. Specifically, the n ⁇ layer 31 is formed on the buffer layer 21. As the n ⁇ layer 31, a layer made of silicon carbide of n type conductivity is formed by an epitaxial growth method. A p layer 32 is formed on the n ⁇ layer 31. As this p layer 32, the layer which consists of silicon carbide whose conductivity type is p type is formed by the epitaxial growth method. In this epitaxial layer forming step (S30), for example, SiH 4 gas and C 3 H 8 gas can be used as the source gas as in the manufacturing method shown in FIG.
  • the flow rate of each gas is set so that the C / Si ratio in these gases becomes relatively larger than the C / Si ratio in the buffer layer forming step (S20).
  • the micropipe defect density in buffer layer 21 is reduced as in the manufacturing method in the first embodiment, defects such as micropipe defect density in n ⁇ layer 31 and p layer 32 constituting the active layer are reduced. The density can be reliably reduced from the defect density in the substrate.
  • the thickness of the n ⁇ layer 31 for example, a value of 50 ⁇ m can be used. Further, as the concentration of the n-type conductive impurity in the n ⁇ layer 31, for example, a value of 1 ⁇ 10 15 cm ⁇ 3 can be used. Further, as the thickness of the p layer 32, for example, a value of 1 ⁇ m can be used. Further, as the concentration of the p-type conductive impurity in the p layer 32, for example, a value of 1 ⁇ 10 17 cm ⁇ 3 can be used.
  • the implantation step (S40) is performed in the same manner as the step shown in FIG. Specifically, formed using the oxide film formed using photolithography and etching as a mask, by conductivity type implanting p-type impurities into the p-layer 32, p + region 33 (see FIG. 4) To do.
  • an activation annealing process is performed.
  • this activation annealing treatment for example, argon gas is used as an atmospheric gas, and conditions such as a heating temperature of 1700 ° C. and a heating time of 30 minutes can be used.
  • the gate insulating film forming step (S50) is not performed, and the electrode forming step (S60) is performed.
  • an oxide film covering the upper surfaces of the p + region 33 and the p layer 32 is formed again.
  • a resist film having a pattern is formed on the oxide film using a photolithography method.
  • a portion of the oxide film located on p + region 33 is removed by etching.
  • a conductor film made of metal is formed on the resist film and inside the opening formed in the oxide film.
  • the conductor film is formed in contact with the p + region 33 inside the opening. Thereafter, by removing the resist film, the conductor film located on the resist film is removed (lifted off). As a result, the electrode 34 can be obtained as shown in FIG.
  • Ar argon
  • an electrode 35 (see FIG. 4) is formed on the back surface of the substrate 2. In this way, the semiconductor device shown in FIG. 4 can be obtained.
  • a semiconductor device 1 as a silicon carbide semiconductor device includes a substrate 2 made of silicon carbide having an off angle of 50 ° or more and 65 ° or less with respect to a plane orientation ⁇ 0001 ⁇ , a buffer layer 21, and an active layer (Epitaxial layer 3, p-type layer 4 and n + regions 5 and 6 in FIG. 1, or n + region 24, p + region 25, p region 23 and breakdown voltage holding layer 22 in FIG. 3 or n ⁇ layer in FIG. 4) 31, p layer 32, p + region 33).
  • the buffer layer 21 is formed on the substrate 2 and is made of silicon carbide.
  • the active layer is formed on the buffer layer 21 and is made of silicon carbide.
  • the micropipe density in the active layer (for example, p-type layer 4, breakdown voltage holding layer 22 or n ⁇ layer 31) is lower than the micropipe density in substrate 2.
  • the breakdown voltage holding layer 22 or the n ⁇ layer 31 the density of dislocations whose Burgers vector direction is [0001] is higher than the density of the dislocations in the substrate 2.
  • the semiconductor device 1 having excellent electrical characteristics can be realized.
  • a method for measuring the density of the micropipe observation with an optical microscope, etch pit observation with KOH etching, or the like can be used.
  • a method for measuring the density of dislocations whose Burgers vector direction is [0001] observation of etch pits by KOH etching, X-ray topography, or the like can be used.
  • the micropipe density in the active layer (for example, the p-type layer 4, the breakdown voltage holding layer 22 or the n ⁇ layer 31) may be 1 cm ⁇ 2 or less. In this case, in the semiconductor device 1, it is possible to reduce the probability of malfunction due to the presence of the micropipe. For this reason, the manufacturing yield of the semiconductor device 1 can be improved.
  • the Burgers vector direction is [11-20] and the dislocation line direction is substantially [11 ⁇ . 20] is lower than the density of the basal plane dislocation in the substrate 2, the direction of the Burgers vector is [11-20], and the direction of the dislocation line is substantially [0001].
  • the density of dislocations may be higher than the density of edge dislocations in the substrate 2.
  • the density of the basal plane dislocations that relatively affect the characteristics of the semiconductor device 1 is reduced in the active layer
  • the reverse leakage current of the semiconductor device 1 Can be reduced (withstand voltage can be improved) and the long-term reliability of the semiconductor device 1 can be improved.
  • an oxide film is formed on the active layer as shown in FIGS. 1, 3, and 4 (when oxide films 7 and 8 are formed on the p-type layer 4 in FIG. 1, or FIG. 3 when the oxide film 26 is formed on the third breakdown voltage holding layer 22 or when the oxide film 7 is formed on the p-layer 32 in FIG.
  • the pn diode as shown in FIG.
  • the edge dislocation described above has less influence on the characteristics of the semiconductor device 1 than the basal plane dislocation, and even if it exists in the active layer to some extent, the characteristics of the semiconductor device 1 are not significantly deteriorated.
  • the direction of the transition line is substantially [11-20] for the basal plane dislocation, not only when the direction of the dislocation line is [11-20], but also for example, the direction of the dislocation line.
  • the case where the angle formed with the azimuth indicated by [11-20] is 30 ° or less, more preferably 20 ° or less.
  • the direction of the dislocation line is substantially [0001] with respect to the edge dislocation, not only when the direction of the dislocation line is [0001] but also, for example, the direction of the dislocation line and [0001].
  • the case where the angle made with the azimuth is 30 ° or less, more preferably 20 ° or less.
  • dislocations such as basal plane dislocations and edge dislocations can be determined by combining the Burgers vector direction, the dislocation line direction, and the shape of the recess (etch pit) after etching with KOH or the like. .
  • the off orientation of the substrate 2 may be in the range of ⁇ 11-20> direction ⁇ 5 ° or less.
  • the substrate 2 made of silicon carbide may be a 4H polytype SiC substrate.
  • the off orientation of the substrate 2 may be in a range of ⁇ 5 ° or less in the ⁇ 01-10> direction.
  • the above-described off orientation is a typical off orientation in a 4H polytype SiC substrate, and an epitaxial layer can be easily formed on the SiC substrate.
  • the reason why each of the off-azimuth ranges is set to ⁇ 5 ° or less is because the processing variation at the time of slicing the substrate is taken into consideration.
  • the surface orientation of the main surface of the substrate 2 may be an off angle of ⁇ 3 ° to + 5 ° with respect to the surface orientation ⁇ 03-38 ⁇ . More preferably, the plane orientation of the main surface of the substrate is substantially ⁇ 03-38 ⁇ , and more preferably the plane orientation of the main surface of the substrate is ⁇ 03-38 ⁇ .
  • the main surface of the substrate is substantially ⁇ 03-38 ⁇ means that the surface orientation of the substrate is within the range of the off angle where the surface orientation can be substantially regarded as ⁇ 03-38 ⁇ due to the processing accuracy of the substrate.
  • the plane orientation is included, and the range of the off angle in this case is, for example, a range where the off angle is ⁇ 2 ° with respect to ⁇ 03-38 ⁇ .
  • a MOSFET is formed as a silicon carbide semiconductor device
  • a channel region region between n + regions 5 and 6 in p-type layer 4 in FIG. 1 or oxide film 26 in FIG. 3 is formed in the active layer. Since the carrier mobility (channel mobility) of the portion in contact with the n + region 24 and the portion of the p region 23 between the n + region 24 and the breakdown voltage holding layer 22 can be increased, the activity of the micropipe is reduced.
  • the semiconductor device 1 having good characteristics can be obtained using the layer.
  • the range of the off angle in an arbitrary direction with respect to the plane orientation ⁇ 03-38 ⁇ is set to ⁇ 3 ° to + 5 ° is about 90 cm 2 / Vs, which is considered to be good carrier mobility (channel mobility). This is because the range of the off angle indicating the above channel mobility is considered to be at least the above range.
  • the impurity concentration of the substrate 2 may be higher than the impurity concentration of the buffer layer 21. Further, the impurity concentration of the buffer layer 21 may be higher than the impurity concentration of the active layer (the breakdown voltage holding layer 22 in FIG. 3). In this case, since the impurity concentration distribution is convenient when forming a so-called vertical device, a vertical device such as the semiconductor device 1 shown in FIG. 3 can be easily configured as a silicon carbide semiconductor device according to the present invention. .
  • a step of preparing a substrate 2 made of silicon carbide having an off angle of 50 ° or more and 65 ° or less with respect to the plane orientation ⁇ 0001 ⁇ is carried out.
  • a step of forming the buffer layer 21 made of silicon carbide on the substrate 2 is performed.
  • a step of forming an active layer on the buffer layer 21 is performed.
  • the micropipe density in the buffer layer 21 is lower than the micropipe density in the substrate 2, and the density of dislocations in which the Burgers vector direction is [0001] in the buffer layer 21 is
  • the buffer layer 21 is formed under film formation conditions that are higher than the dislocation density.
  • a buffer layer 21 is formed.
  • the micropipe density in the buffer layer 21 is reduced, the density of defects in the active layer that occurs during the growth of the active layer (due to micropipe defects in the buffer layer 21) can be reduced. As a result, the semiconductor device 1 having an active layer with few micropipe defects can be easily obtained.
  • the active layer (the epitaxial layer 3, the p-type layer 4, and the n + regions 5 and 6 in FIG. 1 or the n + region 24 in FIG. 3) is formed.
  • the Burgers vector direction is [11-20] and the dislocation line direction
  • the basal plane dislocation density is substantially [11-20] is lower than the basal plane dislocation density in the substrate 2, the Burgers vector direction is [11-20], and the dislocation line direction is substantially the same.
  • the buffer layer 21 may be formed under film formation conditions in which the density of edge dislocations that is [0001] is higher than the density of edge dislocations in the substrate 2. In this case, since the density of the basal plane dislocations in the active layer formed on the buffer layer 21 can be reduced from the density of the basal plane dislocations in the substrate 2, the reverse leakage current is reduced and the electrical characteristics are reduced. The semiconductor device 1 with improved long-term reliability can be obtained.
  • the value of the C / Si ratio that is the ratio of carbon atoms to silicon atoms in the raw material gas for forming the buffer layer 21 is The composition and flow rate of the source gas may be determined so as to be smaller than the value of the C / Si ratio in the epitaxial layer forming step (S30) that is a step of forming the active layer.
  • the buffer layer 21 when the buffer layer 21 is formed, the reaction of the micropipe being decomposed into screw dislocations can be promoted. For this reason, the micropipe density in the buffer layer 21 can be surely made lower than the micropipe density in the substrate 2. Further, if the micropipe density in the buffer layer 21 is set lower than the micropipe density in the substrate 2 as described above, the basal plane dislocation density in the active layer formed on the buffer layer as a result is determined as the basis in the substrate. The density can be lower than the dislocation density. Further, as the density of the basal plane dislocations decreases, the density of edge dislocations in the active layer becomes higher than the density of edge dislocations in the substrate.
  • the semiconductor device according to the present invention described above can be applied to any semiconductor device other than a pn diode, in which an active layer is formed on the substrate 2 via the buffer layer 21.
  • the present invention can be applied to bipolar transistors, thyristors, and IGBTs (Insulated Gate Bipolar Transistors).
  • Example 1 In order to confirm the effect of the present invention, the following experiment was conducted.
  • Example samples As a sample of the example, a 4H polytype silicon carbide substrate (SiC substrate) having a main surface orientation (03-38) was prepared. The size of the SiC substrate was 2 inches, and the micropipe density on the substrate was 100 cm ⁇ 2 . Further, the density of dislocations having a Burgers vector direction of [0001] on the substrate was 1.5 ⁇ 10 3 cm ⁇ 2 .
  • a buffer layer made of SiC was formed on the substrate by an epitaxial growth method.
  • the thickness of the buffer layer is 1 ⁇ m.
  • the flow rate of SiH 4 was 7.5 sccm
  • the flow rate of C 3 H 8 was 3 sccm
  • the substrate temperature was 1550 ° C.
  • the growth time was 10 minutes. That is, the value of the C / Si ratio in the step of forming the buffer layer is 1.2.
  • an SiC layer as an active layer was formed on the buffer layer by an epitaxial growth method.
  • the thickness of the active layer is 10 ⁇ m.
  • the flow rate of SiH 4 was 7.5 sccm
  • the flow rate of C 3 H 8 was 5 sccm
  • the substrate temperature was 1550 ° C.
  • the growth time was 90 minutes. That is, the value of the C / Si ratio in the step of forming the active layer is 2.
  • Sample of Comparative Example 1 First, the same SiC substrate as the sample of the example was prepared. A buffer layer made of SiC was formed on the SiC substrate. The thickness of the buffer layer was the same as the thickness of the buffer layer in the sample of the example. However, the film formation conditions of this buffer layer are different from the film formation conditions in the first embodiment. Specifically, as the film forming conditions, the flow rate of SiH 4 was 7.5 sccm, the flow rate of C 3 H 8 was 5 sccm, the substrate temperature was 1550 ° C., and the growth time was 10 minutes. That is, the value of the C / Si ratio in the step of forming the buffer layer is 2.
  • an SiC layer as an active layer was formed on the buffer layer.
  • the film formation conditions were the same as those for the active layer in the examples.
  • Sample of Comparative Example 2 First, the same SiC substrate as the sample of the example was prepared. A SiC layer as an active layer was directly formed on this SiC substrate without forming a buffer layer. The thickness of the active layer was the same as the thickness of the active layer in the examples. In addition, as the film forming conditions at this time, the flow rate of SiH 4 was 7.5 sccm, the flow rate of C 3 H 8 was 5 sccm, the substrate temperature was 1550 ° C., and the growth time was 90 minutes.
  • Measurement method As a method for measuring the micropipe density of the substrate, an etching pit observation method by KOH etching was used.
  • the micropipe density and the dislocation density were measured using the same method.
  • Example and Comparative Example 2 the surface state of the active layer was observed using a microscope.
  • the micropipe density of the active layer was 0 cm ⁇ 2
  • the density of dislocations whose Burgers vector direction was [0001] was 1.8 ⁇ 10 3 cm ⁇ 2 .
  • the micropipe density of the buffer layer was 0 cm ⁇ 2
  • the density of dislocations whose Burgers vector direction was [0001] was 1.8 ⁇ 10 3 cm ⁇ 2 .
  • the micropipe density of the active layer was 100 cm ⁇ 2
  • the density of dislocations whose Burgers vector direction was [0001] was 1.5 ⁇ 10 3 cm ⁇ 2 .
  • micropipe density of the buffer layer in Comparative Example 1 was 100 cm ⁇ 2
  • density of dislocations whose Burgers vector direction was [0001] was 1.5 ⁇ 10 3 cm ⁇ 2 .
  • the micropipe density of the active layer was 100 cm ⁇ 2
  • the density of dislocations whose Burgers vector direction was [0001] was 1.5 ⁇ 10 3 cm ⁇ 2 .
  • the micropipe density in the active layer is lower than the micropipe density in the substrate, and the dislocation density in which the Burgers vector direction is [0001] in the active layer is the dislocation density of the substrate. It is higher than the density.
  • FIG. 5 the result observed about the surface of the active layer is shown in FIG. 5 and FIG.
  • the surface of the active layer had a flat shape.
  • FIG. 5 in the sample of Comparative Example 2, an opening due to a defect was observed on the surface of the active layer.
  • the surface of the active layer was flatter than that of the sample of Comparative Example 2, but some defects were observed on the surface of the active layer as compared with the sample of Example.
  • the flatness of the active layer surface could be improved by reducing the micropipe density of the active layer.
  • sample The sample of the example and the sample of the comparative example were prepared using the same manufacturing method as the sample of the example in Example 1 and the sample of Comparative Example 2.
  • etch pit observation by KOH etching As a method for measuring the micropipe density on the substrate, a method called etch pit observation by KOH etching was used. Further, a method for measuring the density of basal plane dislocations in which the orientation of the Burgers vector on the substrate is [11-20] and the orientation of the dislocation line is substantially [11-20], and the orientation of the Burgers vector on the substrate is [11 ⁇ 20], a method of measuring etch pits by KOH etching was also used as a method for measuring the density of edge dislocations whose dislocation line direction is substantially [0001].
  • the micropipe density, the basal plane dislocation density, and the edge dislocation density were measured using the same method.
  • the surface state of the active layer was observed using the microscope.
  • the micropipe density of the substrate was 100 cm ⁇ 2
  • the basal plane dislocation density was 2.5 ⁇ 10 3 cm ⁇ 2
  • the edge dislocation density was 1.1 ⁇ 10 4 cm ⁇ 2 .
  • the micropipe density of the buffer layer in the example is 0 cm ⁇ 2
  • the basal plane dislocation density is 1.5 ⁇ 10 2 cm ⁇ 2
  • the edge dislocation density is 1.3 ⁇ 10 4 cm ⁇ 2 . there were.
  • the micropipe density of the active layer is 0 cm ⁇ 2
  • the basal plane dislocation density is 1.5 ⁇ 10 2 cm ⁇ 2
  • the edge dislocation density is 1.3 ⁇ 10 4 cm ⁇ 2 . there were.
  • the micropipe density of the substrate in the comparative example is 100 cm ⁇ 2
  • the basal plane dislocation density is 2.5 ⁇ 10 3 cm ⁇ 2
  • the edge dislocation density is 1.1 ⁇ 10 4 cm ⁇ 2.
  • the micropipe density of the buffer layer in the comparative example is 100 cm ⁇ 2
  • the basal plane dislocation density is 2.5 ⁇ 10 3 cm ⁇ 2
  • the edge dislocation density is 1.1 ⁇ 10 4 cm ⁇ 2 . there were.
  • the micropipe density of the active layer is 100 cm ⁇ 2
  • the basal plane dislocation density is 2.5 ⁇ 10 3 cm ⁇ 2
  • the edge dislocation density is 1.1 ⁇ 10 4 cm ⁇ 2 . there were.
  • the micropipe density in the active layer is lower than the micropipe density in the substrate, and the basal plane dislocation density in the active layer is lower than the basal plane dislocation density in the substrate.
  • the edge dislocation density in the active layer of the example is higher than the wavy dislocation density in the substrate.
  • a recess 42 showing a micropipe, a recess 41 showing a basal plane dislocation, a recess 43 showing a screw dislocation, an edge dislocation A recess 44 is observed on the surface of the active layer of the comparative example.
  • the size of the concave portion 42 indicating the micropipe is the largest, and its planar shape is a polygonal shape (exactly a hexagonal shape) (although depending on the surface state of the active layer), and its maximum diameter is 40 ⁇ m or more and 70 ⁇ m or less.
  • the next largest concave portion is a concave portion 43 indicating screw dislocation, and its planar shape is basically a hexagonal shape.
  • the maximum diameter of the concave portion 43 showing screw dislocation is 10 ⁇ m or more and less than 40 ⁇ m.
  • the concave portion 44 showing the edge dislocation is basically a hexagonal shape in the same manner as the concave portion 43 showing the screw dislocation, but is smaller in size than the concave portion 43 showing the screw dislocation.
  • the maximum diameter of the recess 44 showing edge dislocation is 5 ⁇ m or more and less than 10 ⁇ m.
  • the recess 41 indicating the basal plane dislocation has a linear shape extending in the direction of the dislocation line of the basal plane dislocation ([11-20] direction).
  • the present invention is advantageously applied to a silicon carbide semiconductor device using a semiconductor layer made of silicon carbide as an active layer, such as a MOSFET or a DiMOSFET.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

　炭化ケイ素からなる基板上に欠陥密度の低減された活性層が形成された炭化ケイ素半導体装置およびその製造方法が得られる。半導体装置（１）は、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板（２）と、バッファ層（２１）と、活性層としてのエピタキシャル層（３）、ｐ型層（４）、およびｎ+領域（５、６）とを備える。バッファ層（２１）は、基板（２）上に形成され、炭化ケイ素からなる。活性層は、バッファ層（２１）上に形成され、炭化ケイ素からなる。活性層におけるマイクロパイプ密度は基板（２）におけるマイクロパイプ密度より低い。また、活性層における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板（２）における当該転位の密度より高い。 前記バッファ層を形成する工程（Ｓ２０）における成膜条件では、前記バッファ層（２１）を形成するための原料ガスにおける珪素原子に対する炭素原子の割合であるＣ／Ｓｉ比の値が、前記活性層（３～６）を形成する工程（Ｓ３０）におけるＣ／Ｓｉ比の値より小さくなるように、前記原料ガスの組成および流量が決定されている。

Description

炭化ケイ素半導体装置およびその製造方法
　この発明は、炭化ケイ素半導体装置およびその製造方法に関し、より特定的には、優れた電気的特性を示す炭化ケイ素半導体装置およびその製造方法に関する。
　従来、炭化ケイ素（ＳｉＣ）を用いた半導体装置が知られている（たとえば、国際公開ＷＯ０１／０１８８７２号パンフレット（以下、特許文献１と呼ぶ））。特許文献１では、炭化ケイ素半導体装置の構成として、面方位がほぼ{０３－３８}であり４Ｈ型ポリタイプのＳｉＣ基板上に、ＳｉＣからなるバッファ層を形成している。ここで、面方位が｛０３－３８｝である面（｛０３－３８｝面）は、マイクロパイプやらせん転位が伸びる方向である＜０００１＞軸方向に対して約３５°の傾きを有する。そのため、上述したＳｉＣ基板上にバッファ層を形成した場合に、ＳｉＣ基板のマイクロパイプやらせん転位は斜め方向に伸び、バッファ層などの側面で消滅するとしている。その結果、バッファ層上に形成されるエピタキシャル層（活性層）には当該マイクロパイプやらせん転位は引き継がれず、欠陥が少なく平坦性に優れたエピタキシャル層を得ることができるとしている。また、特許文献１では、上述したバッファ層の厚みとして０．１μｍ以上１５μｍ以下という範囲が好ましいとしている。
国際公開第０１／０１８８７２号パンフレット
　しかし、発明者が検討した結果、上述した従来の炭化ケイ素半導体装置においては、十分に欠陥数を低減することが困難であることがわかった。すなわち、上述のように主表面を｛０３－３８｝面としたＳｉＣ基板について、たとえばＳｉＣ基板のサイズを２インチと仮定する。この場合、上述のようにマイクロパイプなどの欠陥が斜め方向（＜０００１＞軸方向）に延びることで、バッファ層の側面において完全に消滅するためには、計算上３６ｍｍの厚さのバッファ層が必要になり、現実的ではない。そのため、ＳｉＣ基板上に形成される活性層における欠陥を低減することは依然として重要な課題である。
　この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、炭化ケイ素からなる基板上に欠陥密度の低減された活性層が形成された炭化ケイ素半導体装置およびその製造方法を提供することである。
　この発明に従った炭化ケイ素半導体装置は、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板と、バッファ層と、活性層とを備える。バッファ層は、基板上に形成され、炭化ケイ素からなる。活性層は、バッファ層上に形成され、炭化ケイ素からなる。活性層におけるマイクロパイプ密度は基板におけるマイクロパイプ密度より低い。また、活性層における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板における当該転位の密度より高い。
　このようにすれば、活性層におけるマイクロパイプの密度を低減することにより活性層の電気的特性を向上させることができる。このため、電気的特性の優れた炭化ケイ素半導体装置を実現できる。
　この発明に従った炭化ケイ素半導体装置の製造方法では、まず、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板を準備する工程を実施する。当該基板上に、炭化ケイ素からなるバッファ層を形成する工程を実施する。バッファ層上に活性層を形成する工程を実施する。バッファ層を形成する工程では、バッファ層におけるマイクロパイプ密度が基板におけるマイクロパイプ密度より低く、バッファ層における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板における前記転位の密度より高くなる成膜条件で、バッファ層が形成される。具体的には、バッファ層を形成する工程では、マイクロパイプがらせん転位（バーガーズベクトルｂ＝[０００１]、転位の伸展方向がほぼ[０００１]である転位）に分解するような成膜条件で、バッファ層が形成される。また、当該成膜条件は、らせん転位の一部が部分転位（バーガーズベクトルｂ＝[０００１]、転位の伸展方向がほぼ[１１－２０]である転位）に転換するような成膜条件であることが好ましい。
　このようにすれば、バッファ層中のマイクロパイプ密度を基板におけるマイクロパイプ密度より低減することにより、バッファ層上に形成される活性層では、結果的にマイクロパイプ密度を基板での当該密度に比べて低くすることができる。また、バッファ層におけるマイクロパイプ密度が低減することで、活性層の成長中に（バッファ層のマイクロパイプ欠陥に起因して）発生する欠陥の密度を低減できる。この結果、マイクロパイプ欠陥の少ない活性層を有する炭化ケイ素半導体装置を容易に得ることができる。
　この発明によれば、炭化ケイ素基板上にバッファ層を介して形成される活性層において、マイクロパイプなどの欠陥密度を低減し、良好な電気的特性の炭化ケイ素半導体装置を実現できる。
本発明による半導体装置を示す断面模式図である。 図１に示した半導体装置の製造方法を説明するためのフローチャートである。 本発明による半導体装置の実施の形態２を示す断面模式図である。 本発明による半導体装置の実施の形態３を示す断面模式図である。 実施例の試料の表面状態を示す顕微鏡写真である。 比較例２の試料の表面状態を示す顕微鏡写真である。 比較例の活性層表面をＫＯＨエッチングした後の状態を示す顕微鏡写真である。 図７に示した顕微鏡写真を説明するための模式図である。 比較例の活性層表面をＫＯＨエッチングした後の状態を示す他の顕微鏡写真である。 図９に示した顕微鏡写真を説明するための模式図である。
符号の説明
　１　半導体装置、２　基板、３　エピタキシャル層、４　ｐ型層、５，６，２４　ｎ＋領域、７，８，２６　酸化膜、１０　ゲート電極、１１　ソース電極、１２　ドレイン電極、２１　バッファ層、２２　耐圧保持層、２３　ｐ領域、２５，３３　ｐ＋領域、２７　上部ソース電極、３１　ｎ－層、３２　ｐ層、３４，３５　電極。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
　（実施の形態１）
　図１を参照して、本発明による半導体装置の実施の形態１を説明する。
　図１に示した半導体装置１は、炭化ケイ素半導体装置としての横型のＭＯＳＦＥＴ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ－ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）であって、炭化ケイ素（ＳｉＣ）からなる基板２と、この基板２上に形成された炭化ケイ素からなるバッファ層２１と、バッファ層２１上に形成された炭化ケイ素からなるエピタキシャル層３と、このエピタキシャル層３上に形成された炭化ケイ素からなるｐ型層４と、ｐ型層４の表面に間隔を隔てて形成されたｎ+領域５、６と、このｎ+領域５、６の間のチャネル領域上に位置するゲート絶縁膜としての酸化膜８と、この酸化膜８上に形成されたゲート電極１０と、ｎ+領域５、６のそれぞれの上に形成されたソース電極１１およびドレイン電極１２とを備える。基板２は、面方位{０００１}に対するオフ角が約５３°程度である（０３－３８）面を主表面とするＳｉＣ基板である。基板２はｎ型の導電性不純物を含む。
　基板２上に形成された炭化ケイ素からなるバッファ層２１は、導電型がｎ型であり、その厚みはたとえば０．５μｍである。
　バッファ層２１上に形成された炭化ケイ素からなるエピタキシャル層３は、アンドープ層である。このエピタキシャル層３上に形成されたｐ型層４には、ｐ型を示す導電性不純物が含有されている。また、ｎ+領域５、６には、ｎ型を示す導電性不純物が注入されている。そして、このｐ型層４およびｎ+領域５、６を覆うように酸化膜７、８が形成されている。この酸化膜７、８にはｎ+領域５、６上に位置する領域に開口部が形成されている。当該開口部の内部において、ｎ+領域５、６のそれぞれに電気的に接続されたソース電極１１およびドレイン電極１２が形成されている。そして、ゲート絶縁膜として作用する酸化膜８上にゲート電極１０が配置されている。ｎ+領域５、６の間の距離であるチャネル長Ｌｇは、たとえば１００μｍ程度とすることができる。また、チャネル幅は上記チャネル長Ｌｇのたとえば２倍程度（２００μｍ程度）とすることができる。
　図１に示した半導体装置においては、基板２におけるマイクロパイプ密度より活性層としてのエピタキシャル層３、ｐ型層４、およびｎ+領域５、６におけるマイクロパイプ密度の方が低くなっている。また、活性層としてのエピタキシャル層３、ｐ型層４、およびｎ+領域５、６におけるバーガーズベクトルｂの向きが[０００１]である転位の密度は、基板２における当該転位の密度より高くなっている。このように、エピタキシャル層３やｐ型層４などでのマイクロパイプ密度を低くすることで、半導体装置１の電気的特性がｐ型層４などでのマイクロパイプの存在に起因して劣化することを抑制できる。
　また、上記半導体装置１では、活性層であるエピタキシャル層３、ｐ型層４、およびｎ+領域５、６におけるマイクロパイプ密度が１ｃｍ-2以下となっている。この場合、半導体装置１において、マイクロパイプの存在に起因する動作不良の発生確率を低減できる。このため、半導体装置１の製造歩留りを向上させることができる。
　また、上記半導体装置１では、活性層であるエピタキシャル層３、ｐ型層４、およびｎ+領域５、６における、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度は、基板２における基底面転位の密度よりも低く、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度は、基板２における刃状転位の密度よりも高くなっている。
　この場合、半導体装置１の特性（リーク電流や電気的特性の長期信頼性）に比較的影響を与える基底面転位の密度がエピタキシャル層３、ｐ型層４、およびｎ+領域５、６において低減されているため、半導体装置１の逆方向のリーク電流を低減することができる（耐圧を向上させることができる）とともに、半導体装置１の長期信頼性を向上させることができる。具体的には、図１のｐ型層４上に酸化膜７、８を形成した場合に、半導体装置１の繰返し動作寿命が延びる、といった効果が得られる。なお、上述した刃状転位は、基底面転位に比べると半導体装置１の特性に対する影響が少なく、ある程度活性層に存在していても当該半導体装置１の特性の劣化の程度は十分小さい。
　図２を参照して、本発明による半導体装置の実施の形態１の製造方法を説明する。
　まず、図２に示すように、基板準備工程（Ｓ１０）を実施する。この工程においては、具体的には面方位（０３－３８）面を主表面とする導電型がｎ型の炭化ケイ素基板を基板２（図１参照）として準備する。このような基板は、たとえば（０００１）面を主表面とするインゴットから（０３－３８）面が主表面として露出するように基板を切出すといった手法により得ることができる。
　次に、バッファ層形成工程（Ｓ２０）を実施する。具体的には、バッファ層として導電型がｎ型の炭化ケイ素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。また、このときバッファ層を形成するための原料ガスとして、たとえばＳｉＨ４ガスおよびＣ３Ｈ８ガスを用いる。そして、これらのガスにおけるＣ／Ｓｉ比（ガスに含まれるケイ素原子に対する炭素原子の比率）が相対的に（後述するエピタキシャル層形成工程（Ｓ３０）におけるＣ／Ｓｉ比より）小さくなるように、それぞれのガスの流量を設定する。具体的には、たとえばＣ／Ｓｉ比が１以上１．５以下、より好ましくは１以上１．２以下といった範囲になるように、ガスの流量を設定する。このようにすれば、バッファ層２１を形成する際に、基板２のマイクロパイプに起因して形成されるバッファ層２１中のマイクロパイプがらせん転位に分解する反応が促進される。また、このようにすれば、後述するエピタキシャル層形成工程（Ｓ３０）において形成される、活性層となるべきエピタキシャル層３において、基底面転位の密度が基板２における基底面転位の密度より低くなるとともに、当該エピタキシャル層３での刃状転位の密度が基板２における刃状転位の密度より高くなる。
　次に、エピタキシャル層形成工程（Ｓ３０）を実施する。具体的には、バッファ層２１上にアンドープの炭化ケイ素からなるエピタキシャル層３（図１参照）を形成する。このエピタキシャル層形成工程（Ｓ３０）においては、原料ガスとして、たとえばバッファ層形成工程（Ｓ２０）と同様にＳｉＨ４ガスおよびＣ３Ｈ８ガスを用いることができる。そして、これらのガスにおけるＣ／Ｓｉ比が相対的にバッファ層形成工程（Ｓ２０）におけるＣ／Ｓｉ比より大きくなるように、それぞれのガスの流量を設定する。この場合、バッファ層２１におけるマイクロパイプ欠陥密度が低減されているため、活性層を構成するエピタキシャル層３においてマイクロパイプ欠陥密度などの欠陥密度を基板における欠陥密度より確実に低減できる。また、活性層となるべきエピタキシャル層３において、基底面転位の密度が基板２における基底面転位の密度より低くなるとともに、当該エピタキシャル層３での刃状転位の密度が基板２における刃状転位の密度より高くなっている。
　次に、注入工程（Ｓ４０）を実施する。具体的には、まずエピタキシャル層３にｐ型の導電性を示す導電性不純物（たとえばアルミニウム（Ａｌ））を注入することにより、図１に示すようにｐ型層４を形成する。次にｎ型の導電型を示す不純物を注入することにより、図１に示すようにｎ+領域５、６を形成する。このｎ型を示す導電性不純物としては、たとえばリン（Ｐ）を用いることができる。このｎ+領域５、６を形成する場合、従来周知の任意の方法を利用することができる。たとえば、酸化膜をｐ型層４の上部表面を覆うように形成した後、フォトリソグラフィおよびエッチングによってｎ+領域５、６が形成されるべき領域の平面形状パターンと同じ平面形状パターンを有する開口部を当該酸化膜に形成する。さらに、このパターンが形成された酸化膜をマスクとして導電性不純物を注入する。このようにして、上述したｎ+領域５、６を形成することができる。
　この後、注入した不純物を活性化するための活性化アニール処理を行なう。この活性化アニール処理としては、たとえば加熱温度を１７００℃、加熱時間を３０分とする条件を用いてもよい。
　次に、図２に示すように、ゲート絶縁膜形成工程（Ｓ５０）を実施する。具体的には、ｐ型層４およびｎ+領域５、６の上部表面を犠牲酸化処理した後、ｐ型層４およびｎ+領域５、６の表面を覆うように、ゲート絶縁膜としての酸化膜８および酸化膜７となるべき酸化膜を形成する。酸化膜の厚みとしては、たとえば４０ｎｍという値を用いることができる。
　次に、図２に示すように電極形成工程（Ｓ６０）を実施する。具体的には、フォトリソグラフィ法により酸化膜上にパターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、酸化膜を部分的に除去することにより、ｎ+領域５、６の上に位置する領域に開口部を形成する。この開口部の内部に、図１に示すソース電極１１およびドレイン電極１２となるべき導電体膜を形成する。この導電体膜は、上述したレジスト膜を残存させたまま形成する。その後、上述したレジスト膜を除去し、酸化膜上に位置する導電体膜をレジスト膜とともに除去（リフトオフ）することにより、図１に示すようなソース電極１１およびドレイン電極１２を形成することができる。
　この後、さらにゲート絶縁膜として作用する酸化膜８上にゲート電極１０（図１参照）を形成する。このゲート電極１０の形成方法としては、以下のような方法を用いることができる。たとえば、予め酸化膜８上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去(リフトオフ）する。この結果、図１に示すようにゲート電極１０が形成される。このようにして、図１に示すような半導体装置を得ることができる。
　（実施の形態２）
　図３を参照して、本発明による半導体装置の実施の形態２を説明する。
　図３を参照して、本発明による半導体装置１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ　Ｉｍｐｌａｎｔｅｄ　ＭＯＳＦＥＴ）であって、基板２、バッファ層２１、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５、酸化膜２６、ソース電極１１および上部ソース電極２７、ゲート電極１０および基板２の裏面側に形成されたドレイン電極１２を備える。具体的には、導電型がｎの炭化ケイ素からなる基板２の表面上に、炭化ケイ素からなるバッファ層２１が形成されている。このバッファ層２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層におけるｎ型の導電性不純物の濃度はたとえば５×１０17ｃｍ-3とすることができる。このバッファ層２１上には耐圧保持層２２が形成されている。この耐圧保持層２２は、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、５×１０15ｃｍ-3という値を用いることができる。
　この耐圧保持層２２の表面には、導電型がｐ型であるｐ領域２３が互いに間隔を隔てて形成されている。ｐ領域２３の内部においては、ｐ領域２３の表面層にｎ+領域２４が形成されている。また、このｎ+領域２４に隣接する位置には、ｐ+領域２５が形成されている。一方のｐ領域２３におけるｎ+領域２４上から、ｐ領域２３、２つのｐ領域２３の間において露出する耐圧保持層２２、他方のｐ領域２３および当該他方のｐ領域２３におけるｎ+領域２４上にまで延在するように、酸化膜２６が形成されている。酸化膜２６上にはゲート電極１０が形成されている。また、ｎ+領域２４およびｐ+領域２５上にはソース電極１１が形成されている。このソース電極１１上には上部ソース電極２７が形成されている。そして、基板２において、バッファ層２１が形成された側の表面とは反対側の裏面にドレイン電極１２が形成されている。
　活性層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２におけるマイクロパイプ密度は、基板２におけるマイクロパイプ密度より低くなっている。また、活性層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板２における当該転位の密度より高くなっている。このようにすれば、上述した活性層におけるマイクロパイプ密度を基板２におけるマイクロパイプ密度に比べて低減することで、当該マイクロパイプに起因する活性層の電気的特性の劣化を抑制できる。この結果、電気的特性の優れた半導体装置１（ＤｉＭＯＳＦＥＴ）を実現できる。
　また、上記半導体装置１では、活性層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２におけるマイクロパイプ密度が１ｃｍ-2以下である。この場合、半導体装置１において、マイクロパイプの存在に起因する動作不良の発生確率を低減できる。このため、半導体装置１の製造歩留りを向上させることができる。
　上記半導体装置１では、活性層としてのｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２における基底転位の密度は、基板２における基底面転位の密度よりも低く、刃状転位の密度は、基板２における刃状転位の密度よりも高くなっている。
　この場合、半導体装置１の特性（リーク電流や電気的特性の長期信頼性）に比較的影響を与える基底面転位の密度がｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２において低減されているため、半導体装置１の逆方向のリーク電流を低減することができるとともに、半導体装置１の長期信頼性を向上させることができる。具体的には、図３の耐圧保持層２２上に酸化膜２６を形成した場合に、半導体装置１の繰返し動作寿命が延びる、といった効果が得られる。
　次に、図３に示した半導体装置１の製造方法を説明する。まず、図２に示した半導体装置の製造方法と同様に、基板準備工程（Ｓ１０）を実施する。ここでは、本発明の実施の形態１における半導体装置の製造方法と同様に、（０３－３８）面が主表面となった炭化ケイ素からなる基板２（図３参照）を準備する。
　また、この基板２としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。また、基板２の導電型不純物の濃度は、たとえば１×１０１９ｃｍ-3といった値を用いることができる。
　次に、バッファ層形成工程（Ｓ２０）を実施する。バッファ層２１の形成方法としては、図１に示した半導体装置１におけるバッファ層２１の形成方法と同様の方法を用いることができる。また、バッファ層として、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層２１における導電型不純物の濃度は、たとえば５×１０17ｃｍ-3といった値を用いることができる。なお、バッファ層を形成するための原料ガスにおけるＣ／Ｓｉ比（ガスに含まれるケイ素原子に対する炭素原子の比率）が相対的に（後述するエピタキシャル層形成工程（Ｓ３０）におけるＣ／Ｓｉ比より）小さくなるように、原料ガスの流量を設定する。このようにすれば、バッファ層２１を形成する際に、基板２のマイクロパイプに起因して形成されるバッファ層２１中のマイクロパイプがらせん転位に分解する反応が促進される。また、このようにすれば、後述するエピタキシャル層形成工程（Ｓ３０）において形成される、活性層となるべき耐圧保持層２２において、基底面転位の密度が基板２における基底面転位の密度より低くなるとともに、当該耐圧保持層２２での刃状転位の密度が基板２における刃状転位の密度より高くなる。
　次に、エピタキシャル層形成工程（Ｓ３０）を実施する。具体的には、バッファ層２１上に耐圧保持層２２を形成する。この耐圧保持層２２としては、導電型がｎ型の炭化ケイ素からなる層をエピタキシャル成長法によって形成する。このエピタキシャル層形成工程（Ｓ３０）においては、図２に示した製造方法と同様に、原料ガスとしてたとえばＳｉＨ４ガスおよびＣ３Ｈ８ガスを用いることができる。そして、これらのガスにおけるＣ／Ｓｉ比が相対的にバッファ層形成工程（Ｓ２０）におけるＣ／Ｓｉ比より大きくなるように、それぞれのガスの流量を設定する。この場合、実施の形態１における製造方法と同様に、バッファ層２１におけるマイクロパイプ欠陥密度が低減されているため、活性層を構成する耐圧保持層２２においてマイクロパイプ欠陥密度などの欠陥密度を基板における欠陥密度より確実に低減できる。また、活性層となるべき耐圧保持層２２において、基底面転位の密度が基板２における基底面転位の密度より低くなるとともに、当該耐圧保持層２２での刃状転位の密度が基板２における刃状転位の密度より高くなっている。
　この耐圧保持層２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０15ｃｍ-3といった値を用いることができる。
　次に、図２に示した工程と同様に注入工程（Ｓ４０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層２２に注入することにより、ｐ領域２３（図３参照）を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ+領域２４（図３参照）を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ+領域２５を形成する。
　このような注入工程（Ｓ４０）の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図２に示した工程と同様にゲート絶縁膜形成工程（Ｓ５０）を実施する。具体的には、耐圧保持層２２、ｐ領域２３、ｎ+領域２４、ｐ+領域２５上を覆うように酸化膜２６となるべき酸化膜を形成する。この酸化膜を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
　次に、図２に示した工程と同様に電極形成工程（Ｓ６０）を実施する。具体的には、上記酸化膜上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ+領域２４およびｐ+領域２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜において形成された開口部内部においてｎ+領域２４およびｐ+領域２５と接触するように金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図３に示すように、ソース電極１１およびドレイン電極１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、ソース電極１１上に上部ソース電極２７（図３参照）を形成する。また、基板２の裏面上にドレイン電極１２（図３参照）を形成する。このようにして、図３に示す半導体装置を得ることができる。
　（実施の形態３）
　図４を参照して、本発明による半導体装置の実施の形態３を説明する。
　図４を参照して、本発明による半導体装置１は、ＰＮダイオードであって、基板２、バッファ層２１、耐圧保持層２２、ｎ－層３１、ｐ層３２、ｐ＋領域３３、酸化膜７、電極３４、３５を備える。具体的には、導電型がｎの炭化ケイ素からなる基板２の表面上に、炭化ケイ素からなるバッファ層２１が形成されている。このバッファ層２１は導電型がｎ型のｎ層であり、その厚みはたとえば０．５μｍである。また、バッファ層におけるｎ型の導電性不純物の濃度はたとえば５×１０１６ｃｍ-3とすることができる。このバッファ層２１上にはｎ－層３１が形成されている。このｎ－層３１は、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みは５０μｍである。また、ｎ－層３１におけるｎ型の導電性不純物の濃度としては、１×１０15ｃｍ-3という値を用いることができる。
　このｎ－層３１上にはｐ層３２が形成されている。このｐ層３２は、導電型がｐ型の炭化ケイ素からなり、たとえばその厚みは１μｍである。また、ｐ層３２におけるｐ型の導電性不純物の濃度としては、１×１０１７ｃｍ-3という値を用いることができる。
　このｐ層３２の表面には、導電型がｐ型であるｐ＋領域３３が形成されている。ｐ＋領域３３の厚みはたとえば０．３μｍであって、ｐ＋領域３３におけるｐ型の導電性不純物の濃度としては、１×１０１９ｃｍ-3という値を用いることができる。ｐ＋領域３３の端部からｐ層３２の上部表面にまで延在するように、ＳｉＯ２からなる酸化膜７が形成されている。異なる観点から言えば、ｐ層３２の上部表面上に形成された酸化膜７には、ｐ＋領域３３の上部表面を露出させる開口部が形成されている。当該開口部の内部において、ｐ＋領域３３と接触するように電極３４が形成されている。電極３４としては、たとえばニッケル（Ｎｉ）膜、あるいはチタン（Ｔｉ）とアルミニウム（Ａｌ）との積層膜を用いることができる。そして、基板２において、バッファ層２１が形成された側の表面とは反対側の裏面に電極３５が形成されている。
　活性層としてのｎ－層３１、ｐ層３２、ｐ+領域３３におけるマイクロパイプ密度は、基板２におけるマイクロパイプ密度より低くなっている。また、活性層としてのｎ－層３１、ｐ層３２、ｐ+領域３３における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板２における当該転位の密度より高くなっている。このようにすれば、上述した活性層におけるマイクロパイプ密度を基板２におけるマイクロパイプ密度に比べて低減することで、当該マイクロパイプに起因する活性層の電気的特性の劣化を抑制できる。この結果、電気的特性の優れた半導体装置１（ＰＮダイオード）を実現できる。
　また、上記半導体装置１では、活性層（たとえばｎ－層３１、ｐ層３２、ｐ＋領域３３）におけるマイクロパイプ密度が１ｃｍ-2以下である。この場合、半導体装置１において、マイクロパイプの存在に起因する動作不良の発生確率を低減できる。このため、半導体装置１の製造歩留りを向上させることができる。
　また、上記半導体装置１では、活性層（たとえばｎ－層３１、ｐ層３２、ｐ＋領域３３）における、基底面転位の密度は基板２における基底面転位の密度よりも低く、刃状転位の密度は基板２における刃状転位の密度よりも高くなっている。
　この場合、半導体装置１の特性（リーク電流や電気的特性の長期信頼性）に比較的影響を与える基底面転位の密度が活性層において低減されているため、半導体装置１の逆方向のリーク電流を低減することができるとともに、半導体装置１の長期信頼性を向上させることができる。具体的には、たとえば図４のｐ層３２上に酸化膜７を形成した場合に、半導体装置１の繰返し動作寿命が延びる、図４に示すｐｎダイオードにおいては、順方向電圧特性の長期信頼性が向上する（すなわち、当該ｐｎダイオードの使用につれてＯＮ抵抗が上がる傾向があるが、当該ＯＮ抵抗の上昇の程度が小さく抑制される）、といった効果が得られる。
　次に、図４に示した半導体装置１の製造方法を説明する。まず、図２に示した半導体装置の製造方法と同様に、基板準備工程（Ｓ１０）を実施する。ここでは、本発明の実施の形態１における半導体装置の製造方法と同様に、（０３－３８）面が主表面となった炭化ケイ素からなる基板２（図４参照）を準備する。
　また、この基板２としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。また、基板２の導電型不純物の濃度は、たとえば１×１０１９ｃｍ-3といった値を用いることができる。
　次に、バッファ層形成工程（Ｓ２０）を実施する。バッファ層２１の形成方法としては、図１に示した半導体装置１におけるバッファ層２１の形成方法と同様の方法を用いることができる。また、バッファ層として、導電型がｎ型の炭化ケイ素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層２１における導電型不純物の濃度は、たとえば５×１０１６ｃｍ-3といった値を用いることができる。なお、バッファ層を形成するための原料ガスにおけるＣ／Ｓｉ比（ガスに含まれるケイ素原子に対する炭素原子の比率）が相対的に（後述するエピタキシャル層形成工程（Ｓ３０）におけるＣ／Ｓｉ比より）小さくなるように、原料ガスの流量を設定する。具体的には、実施の形態１における半導体装置の製造方法と同様に、たとえばＣ／Ｓｉ比が１以上１．５以下、より好ましくは１以上１．２以下といった範囲になるように、ガスの流量を設定する。このようにすれば、バッファ層２１を形成する際に、基板２のマイクロパイプに起因して形成されるバッファ層２１中のマイクロパイプがらせん転位に分解する反応が促進される。また、このようにすれば、後述するエピタキシャル層形成工程（Ｓ３０）において形成される、活性層となるべきｎ－層３１などにおいて、基底面転位の密度が基板２における基底面転位の密度より低くなるとともに、当該ｎ－層３１での刃状転位の密度が基板２における刃状転位の密度より高くなる。
　次に、エピタキシャル層形成工程（Ｓ３０）を実施する。具体的には、バッファ層２１上にｎ－層３１を形成する。このｎ－層３１としては、導電型がｎ型の炭化ケイ素からなる層をエピタキシャル成長法によって形成する。また、ｎ－層３１上にｐ層３２を形成する。このｐ層３２としては、導電型がｐ型の炭化ケイ素からなる層をエピタキシャル成長法によって形成する。このエピタキシャル層形成工程（Ｓ３０）においては、図２に示した製造方法と同様に、原料ガスとしてたとえばＳｉＨ４ガスおよびＣ３Ｈ８ガスを用いることができる。そして、これらのガスにおけるＣ／Ｓｉ比が相対的にバッファ層形成工程（Ｓ２０）におけるＣ／Ｓｉ比より大きくなるように、それぞれのガスの流量を設定する。この場合、実施の形態１における製造方法と同様に、バッファ層２１におけるマイクロパイプ欠陥密度が低減されているため、活性層を構成するｎ－層３１およびｐ層３２においてマイクロパイプ欠陥密度などの欠陥密度を基板における欠陥密度より確実に低減できる。
　このｎ－層３１の厚みとしては、たとえば５０μｍといった値を用いることができる。また、このｎ－層３１におけるｎ型の導電性不純物の濃度としては、たとえば１×１０15ｃｍ-3といった値を用いることができる。また、ｐ層３２の厚みとしては、たとえば１μｍといった値を用いることができる。また、このｐ層３２におけるｐ型の導電性不純物の濃度としては、たとえば１×１０１７ｃｍ-3といった値を用いることができる。
　次に、図２に示した工程と同様に注入工程（Ｓ４０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物をｐ層３２に注入することにより、ｐ＋領域３３（図４参照）を形成する。
　このような注入工程（Ｓ４０）の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
　次に、図２に示した工程とは異なり、ゲート絶縁膜形成工程（Ｓ５０）は実施せず、電極形成工程（Ｓ６０）を実施する。具体的には、上述した注入工程（Ｓ４０）において形成した酸化膜を除去した後、再度ｐ＋領域３３およびｐ層３２の上部表面を覆う酸化膜を形成する。当該酸化膜上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｐ+領域３３上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜において形成された開口部内部に金属（たとえばＮｉあるいはＴｉとＡｌとの積層構造（Ｔｉ／Ａｌ積層構造））からなる導電体膜を形成する。当該導電体膜は、開口部の内部においてｐ+領域３３と接触するように形成される。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。この結果、図４に示すように、電極３４を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
　その後、基板２の裏面上に電極３５（図４参照）を形成する。このようにして、図４に示す半導体装置を得ることができる。
　ここで、上述した実施の形態と一部重複する部分もあるが、本発明の特徴的な構成を列挙する。
　この発明に従った炭化ケイ素半導体装置としての半導体装置１は、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２と、バッファ層２１と、活性層（図１のエピタキシャル層３、ｐ型層４、およびｎ+領域５、６、または図３におけるｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２または図４におけるｎ－層３１、ｐ層３２、ｐ＋領域３３）とを備える。バッファ層２１は、基板２上に形成され、炭化ケイ素からなる。活性層は、バッファ層２１上に形成され、炭化ケイ素からなる。活性層（たとえばｐ型層４、耐圧保持層２２またはｎ－層３１）におけるマイクロパイプ密度は基板２におけるマイクロパイプ密度より低い。また、ｐ型層４、耐圧保持層２２またはｎ－層３１などにおける、バーガーズベクトルの向きが[０００１]である転位の密度は、基板２における当該転位の密度より高い。
　このようにすれば、活性層（たとえばｐ型層４、耐圧保持層２２またはｎ－層３１）におけるマイクロパイプの密度を低減することによりｐ型層４、耐圧保持層２２またはｎ－層３１などの電気的特性を向上させることができる。このため、電気的特性の優れた半導体装置１を実現できる。
　なお、マイクロパイプの密度の測定方法としては、光学顕微鏡による観察、ＫＯＨエッチングによるエッチピット観察、などを用いることができる。また、バーガーズベクトルの向きが［０００１］である転位の密度の測定方法としては、ＫＯＨエッチングによるエッチピット観察や、Ｘ線トポグラフィーなどを用いることができる。
　上記半導体装置１では、活性層（たとえばｐ型層４、耐圧保持層２２またはｎ－層３１）におけるマイクロパイプ密度が１ｃｍ-2以下であってもよい。この場合、半導体装置１において、マイクロパイプの存在に起因する動作不良の発生確率を低減できる。このため、半導体装置１の製造歩留りを向上させることができる。
　上記半導体装置１では、活性層（たとえばｐ型層４、耐圧保持層２２またはｎ－層３１）における、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度は、基板２における基底面転位の密度よりも低く、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度は、基板２における刃状転位の密度よりも高くなっていてもよい。
　この場合、半導体装置１の特性（リーク電流や電気的特性の長期信頼性）に比較的影響を与える基底面転位の密度が活性層において低減されているため、半導体装置１の逆方向のリーク電流を低減することができる（耐圧を向上させることができる）とともに、半導体装置１の長期信頼性を向上させることができる。具体的には、たとえば図１、図３、図４に示すように活性層上に酸化膜を形成した場合（図１のｐ型層４上に酸化膜７、８を形成した場合、あるいは図３の耐圧保持層２２上に酸化膜２６を形成した場合、あるいは図４のｐ層３２上に酸化膜７を形成した場合）に、半導体装置１の繰返し動作寿命が延びる、あるいは半導体装置１として図４に示すようなｐｎダイオードを形成した場合には、順方向電圧特性の長期信頼性が向上する（当該ｐｎダイオードの使用につれてＯＮ抵抗が上がる傾向があるが、当該ＯＮ抵抗の上昇の程度が小さく抑制される）、といった効果が得られる。なお、上述した刃状転位は、基底面転位に比べると半導体装置１の特性に対する影響が少なく、ある程度活性層に存在していても当該半導体装置１の特性の顕著な劣化を招かない。
　なお、ここで基底面転位について転移線の向きが実質的に[１１－２０]であるとは、転位線の向きが[１１－２０]である場合のみならず、たとえば当該転位線の向きと[１１－２０]で示される方位とのなす角度が３０°以下、より好ましくは２０°以下である場合をいう。また、刃状転位について転位線の向きが実質的に[０００１]であるとは、転位線の向きが[０００１]である場合のみならず、たとえば当該転位線の向きと[０００１]で示される方位とのなす角度が３０°以下、より好ましくは２０°以下である場合をいう。ただし、基底面転位や刃状転位などの転位の判別は、バーガーズベクトルの向き、転位線の向き、さらにＫＯＨなどによるエッチング後の凹部（エッチピット）の形状などを綜合し、判断することができる。
　上記半導体装置１において、基板２のオフ方位は＜１１－２０＞方向±５°以下の範囲であってもよい。また、炭化ケイ素からなる基板２が４Ｈ型ポリタイプのＳｉＣ基板であってもよい。また、上記半導体装置１において、基板２のオフ方位が＜０１－１０＞方向±５°以下の範囲であってもよい。この場合、上述したオフ方位は４Ｈ型ポリタイプのＳｉＣ基板における代表的なオフ方位であり、ＳｉＣ基板上へのエピタキシャル層の形成などを容易に行なうことができる。なお、オフ方位の範囲をそれぞれ±５°以下としたのは、基板スライス時の加工ばらつきを考慮したからである。
　上記半導体装置１において、基板２の主表面の面方位は、面方位{０３－３８}に対しオフ角が－３°以上＋５°以下であってもよい。また、より好ましくは基板の主表面の面方位が実質的に{０３－３８}であり、さらに好ましくは基板の主表面の面方位が{０３－３８}である。ここで、基板の主表面が実質的に{０３－３８}であるとは、基板の加工精度などにより実質的に面方位が{０３－３８}とみなせるオフ角の範囲に基板の主表面の面方位が入っていることを意味し、この場合のオフ角の範囲としてはたとえば{０３－３８}に対してオフ角が±２°といった範囲である。このように、炭化ケイ素半導体装置としてＭＯＳＦＥＴを形成した場合、活性層に形成されるチャネル領域（図１のｐ型層４におけるｎ+領域５、６の間の領域、または図３ので酸化膜２６に接する部分であって、ｎ+領域２４と耐圧保持層２２との間のｐ領域２３の部分）のキャリア移動度（チャネル移動度）を大きくすることができるので、マイクロパイプの低減された活性層を利用して良好な特性の半導体装置１を得ることができる。
　なお、面方位{０３－３８}に対する任意の方向でのオフ角の範囲を－３°以上＋５°以下としたのは、良好なキャリア移動度（チャネル移動度）と考えられる９０ｃｍ２／Ｖｓ程度以上のチャネル移動度を示すオフ角度の範囲が少なくとも上記範囲と考えられるためである。
　上記半導体装置１において、基板２の不純物濃度は、バッファ層２１の不純物濃度より高くてもよい。また、バッファ層２１の不純物濃度は、活性層（図３の耐圧保持層２２）の不純物濃度より高くてもよい。この場合、いわゆる縦型のデバイスを形成する場合に好都合な不純物濃度分布となるため、本発明に従った炭化ケイ素半導体装置として図３に示す半導体装置１のような縦型デバイスを容易に構成できる。
　この発明に従った炭化ケイ素半導体装置の製造方法では、まず、面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板２を準備する工程（基板準備工程（Ｓ１０））を実施する。当該基板２上に、炭化ケイ素からなるバッファ層２１を形成する工程(バッファ層形成工程（Ｓ２０））を実施する。バッファ層２１上に活性層を形成する工程（エピタキシャル層形成工程（Ｓ３０））を実施する。バッファ層形成工程（Ｓ２０）では、バッファ層２１におけるマイクロパイプ密度が基板２におけるマイクロパイプ密度より低く、当該バッファ層２１における、バーガーズベクトルの向きが[０００１]である転位の密度は、基板２における転位の密度より高くなる成膜条件で、バッファ層２１が形成される。具体的には、バッファ層を形成する工程では、マイクロパイプがらせん転位（バーガーズベクトルｂ＝[０００１]、転位の伸展方向がほぼ[０００１]である転位）に分解するような成膜条件で、バッファ層２１が形成される。また、当該成膜条件は、らせん転位の一部が部分転位（バーガーズベクトルｂ＝[０００１]、転位の伸展方向がほぼ[１１－２０]である転位）に転換するような成膜条件であってもよい。
　このようにすれば、バッファ層２１中のマイクロパイプ密度を基板２におけるマイクロパイプ密度より低減することにより、バッファ層２１上に形成される活性層（たとえばｐ型層４または耐圧保持層２２）では、結果的にマイクロパイプ密度を基板２での当該密度に比べて低くすることができる。また、バッファ層２１におけるマイクロパイプ密度が低減することで、活性層の成長中に（バッファ層２１のマイクロパイプ欠陥に起因して）発生する活性層での欠陥の密度を低減できる。この結果、マイクロパイプ欠陥の少ない活性層を有する半導体装置１を容易に得ることができる。
　上記炭化ケイ素半導体装置の製造方法において、バッファ層２１を形成する工程では、活性層（図１のエピタキシャル層３、ｐ型層４、およびｎ+領域５、６、または図３におけるｎ+領域２４、ｐ+領域２５、ｐ領域２３および耐圧保持層２２または図４におけるｎ－層３１、ｐ層３２、ｐ＋領域３３）における、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度は、基板２における基底面転位の密度よりも低く、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度は、基板２における刃状転位の密度よりも高くなる成膜条件で、バッファ層２１が形成されていてもよい。この場合、バッファ層２１上に形成される活性層において基底面転位の密度を基板２中の当該基底面転位の密度より低減することができるので、逆方向リーク電流を低減するとともに電気的特性の長期信頼性が向上した半導体装置１を得ることができる。
　上記炭化ケイ素半導体装置の製造方法において、バッファ層形成工程（Ｓ２０）における成膜条件では、バッファ層２１を形成するための原料ガスにおけるケイ素原子に対する炭素原子の割合であるＣ／Ｓｉ比の値が、活性層を形成する工程であるエピタキシャル層形成工程（Ｓ３０）におけるＣ／Ｓｉ比の値より小さくなるように、原料ガスの組成および流量が決定されていてもよい。
　この場合、バッファ層２１の形成時にはマイクロパイプがらせん転位に分解する反応を促進することができる。このため、バッファ層２１におけるマイクロパイプ密度を基板２におけるマイクロパイプ密度より確実に低くすることができる。また、上述のようにバッファ層２１におけるマイクロパイプ密度を基板２におけるマイクロパイプ密度より低くしておけば、結果的にバッファ層上に形成される活性層での基底面転位の密度を基板における基底面転位の密度より低くすることができる。また、当該基底面転位の密度の低下に伴って、活性層での刃状転位の密度が基板における刃状転位の密度より高くなる。
　なお、上述した本発明による半導体装置は、ｐｎダイオード以外であって、基板２上にバッファ層２１を介して活性層を形成するような半導体装置であれば適用可能である。たとえば、バイポーラトランジスタ、サイリスタ、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ：Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）に本発明を適用することができる。
　（実施例１）
　本発明の効果を確認するため、以下のような実験を行なった。
　（試料）
　実施例の試料：
　実施例の試料として、主表面の面方位が（０３－３８）である４Ｈポリタイプの炭化ケイ素基板（ＳｉＣ基板）を準備した。ＳｉＣ基板のサイズは２インチであり、当該基板におけるマイクロパイプ密度は１００ｃｍ－２であった。また、当該基板におけるバーガーズベクトルの向きが[０００１]である転位の密度は１．５×１０３ｃｍ－２であった。
　当該基板上に、ＳｉＣからなるバッファ層をエピタキシャル成長法により形成した。バッファ層の厚みは１μｍである。このときの成膜条件としては、ＳｉＨ４の流量を７．５ｓｃｃｍ、Ｃ３Ｈ８の流量を３ｓｃｃｍ、基板温度を１５５０℃、成長時間を１０分とした。つまり、バッファ層を形成する工程におけるＣ／Ｓｉ比の値は１．２である。
　次に、当該バッファ層上に活性層としてのＳｉＣ層をエピタキシャル成長法により形成した。活性層の厚みは１０μｍである。このときの成膜条件としては、ＳｉＨ４の流量を７．５ｓｃｃｍ、Ｃ３Ｈ８の流量を５ｓｃｃｍ、基板温度を１５５０℃、成長時間を９０分とした。つまり、活性層を形成する工程におけるＣ／Ｓｉ比の値は２である。
　比較例１の試料：
　まず、実施例の試料と同様のＳｉＣ基板を準備した。このＳｉＣ基板上に、ＳｉＣからなるバッファ層を形成した。バッファ層の厚みは実施例の試料におけるバッファ層の厚みと同じとした。ただし、このバッファ層の成膜条件は実施例１における成膜条件と異なる。具体的には、成膜条件として、ＳｉＨ４の流量を７．５ｓｃｃｍ、Ｃ３Ｈ８の流量を５ｓｃｃｍ、基板温度を１５５０℃、成長時間を１０分とした。つまり、バッファ層を形成する工程におけるＣ／Ｓｉ比の値は２である。
　次に、バッファ層上に活性層としてのＳｉＣ層を形成した。成膜条件は、実施例における活性層の成膜条件と同様とした。
　比較例２の試料：
　まず、実施例の試料と同様のＳｉＣ基板を準備した。このＳｉＣ基板上に、バッファ層を形成せず直接活性層としてのＳｉＣ層を直接形成した。活性層の厚みは実施例における活性層の厚みと同様とした。また、このときの成膜条件としては、ＳｉＨ４の流量を７．５ｓｃｃｍ、Ｃ３Ｈ８の流量を５ｓｃｃｍ、基板温度を１５５０℃、成長時間を９０分とした。
　（測定方法）
　基板のマイクロパイプ密度の測定方法としては、ＫＯＨエッチングによるエッチピット観察という方法を用いた。
　また、基板のバーガーズベクトルの向きが[０００１]である転位の密度の測定方法としては、ＫＯＨエッチングによるエッチピット観察という方法を用いた。
　また、活性層およびバッファ層についても、同様の手法を用いてマイクロパイプ密度および上記転位の密度を測定した。
　また、実施例および比較例２については、活性層の表面状態を顕微鏡を用いて観察した。
　（結果）
　実施例における活性層のマイクロパイプ密度は０ｃｍ－２であり、また、バーガーズベクトルの向きが[０００１]である転位の密度は１．８×１０３ｃｍ－２であった。
　また、実施例におけるバッファ層のマイクロパイプ密度は０ｃｍ－２であり、また、バーガーズベクトルの向きが[０００１]である転位の密度は１．８×１０３ｃｍ－２であった。
　また、比較例１における活性層のマイクロパイプ密度は１００ｃｍ－２であり、また、バーガーズベクトルの向きが[０００１]である転位の密度は１．５×１０３ｃｍ－２であった。
　また、比較例１におけるバッファ層のマイクロパイプ密度は１００ｃｍ－２であり、また、バーガーズベクトルの向きが[０００１]である転位の密度は１．５×１０３ｃｍ－２であった。
　また、比較例２における活性層のマイクロパイプ密度は１００ｃｍ－２であり、また、バーガーズベクトルの向きが[０００１]である転位の密度は１．５×１０３ｃｍ－２であった。
　このように、実施例の試料では活性層におけるマイクロパイプ密度が基板におけるマイクロパイプ密度より低く、また、活性層における、バーガーズベクトルの向きが[０００１]である転位の密度が、基板における当該転位の密度より高くなっている。
　また、活性層の表面について観察した結果を図５および図６に示す。
　図４に示すように、実施例の試料については、活性層の表面は平坦な形状になっていた。一方、図５に示すように、比較例２の試料については、活性層の表面において、欠陥に起因する開口部などが観察された。なお、比較例１の試料については、比較例２の試料より活性層の表面は平坦であったが、実施例の試料と比べると活性層の表面に欠陥が多少観察された。
　このように、実施例の試料では、活性層のマイクロパイプ密度を低減することで、活性層表面の平坦性を向上させることができた。
　（実施例２）
　本発明の効果を確認するため、さらに以下のような実験を行なった。
　（試料）
　上述した実施例１における実施例の試料および比較例２の試料と同様の製造方法を用いて、実施例の試料および比較例の試料を準備した。
　（測定方法）
　基板におけるマイクロパイプ密度の測定方法としては、ＫＯＨエッチングによるエッチピット観察という方法を用いた。また、基板におけるバーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度の測定方法、および基板におけるバーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度の測定方法としても、ＫＯＨエッチングによるエッチピット観察という手法を用いた。
　また、活性層およびバッファ層についても、同様の手法を用いてマイクロパイプ密度、基底面転位密度および刃状転位密度を測定した。
　また、比較例について、活性層の表面状態を顕微鏡を用いて観察した。
　（結果）
　実施例における基板のマイクロパイプ密度は１００ｃｍ－２であり、基底面転位密度は２．５×１０3ｃｍ－２であり、刃状転位密度は１．１×１０4ｃｍ－２であった。また、実施例におけるバッファ層のマイクロパイプ密度は０ｃｍ－２であり、基底面転位密度は１．５×１０2ｃｍ－２であり、刃状転位密度は１．３×１０4ｃｍ－２であった。また、実施例における活性層のマイクロパイプ密度は０ｃｍ－２であり、基底面転位密度は１．５×１０2ｃｍ－２であり、刃状転位密度は１．３×１０4ｃｍ－２であった。
　一方、比較例における基板のマイクロパイプ密度は１００ｃｍ－２であり、基底面転位密度は２．５×１０3ｃｍ－２であり、刃状転位密度は１．１×１０4ｃｍ－２であった。また、比較例におけるバッファ層のマイクロパイプ密度は１００ｃｍ－２であり、基底面転位密度は２．５×１０3ｃｍ－２であり、刃状転位密度は１．１×１０4ｃｍ－２であった。また、比較例における活性層のマイクロパイプ密度は１００ｃｍ－２であり、基底面転位密度は２．５×１０3ｃｍ－２であり、刃状転位密度は１．１×１０4ｃｍ－２であった。
　このように、実施例の試料では活性層におけるマイクロパイプ密度が基板におけるマイクロパイプ密度より低く、さらに、活性層における基底面転位密度は基板における基底面転位密度より低い。一方、実施例の活性層における刃状転位密度は基板における波状転位密度より高くなっている。
　また、比較例の試料における活性層表面について、ＫＯＨにてエッチングした後の状態を観察した結果を図７～図１０に示す。
　図７～図１０を参照して、比較例の活性層の表面では、ＫＯＨエッチングを行なうことによりマイクロパイプを示す凹部４２、基底面転位を示す凹部４１、らせん転位を示す凹部４３、刃状転位を示す凹部４４が観察されている。マイクロパイプを示す凹部４２のサイズが最も大きく、その平面形状は（活性層の表面状態にもよるが）多角形状（正確には六角形状）であり、その最大直径は４０μｍ以上７０μｍ以下である。また、次に大きな凹部はらせん転位を示す凹部４３であり、その平面形状は基本的に六角形状である。らせん転位を示す凹部４３の最大直径は１０μｍ以上４０μｍ未満である。刃状転位を示す凹部４４は、上述したらせん転位を示す凹部４３と同様にその平面形状は基本的に六角形状であるが、らせん転位を示す凹部４３よりサイズ的に小さい。具体的には、刃状転位を示す凹部４４の最大直径は５μｍ以上１０μｍ未満である。また、基底面転位を示す凹部４１は、基底面転位の転位線の向き（［１１－２０］方向）に延びる線状の形状を有している。このように、上述した基底面転位やマイクロパイプなどはＫＯＨエッチング後の凹部４１～４４の形状およびサイズにより容易に判別できる。
　今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　本発明は、ＭＯＳＦＥＴやＤｉＭＯＳＦＥＴなど、炭化ケイ素からなる半導体層を活性層として用いる炭化ケイ素半導体装置に有利に適用される。

Claims (10)

  1. 　面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板（２）と、
    　前記基板（２）上に形成され、炭化ケイ素からなるバッファ層（２１）と、
    　前記バッファ層（２１）上に形成され、炭化ケイ素からなる活性層（３～６、２２～２５、３１～３３）とを備え、
    　前記活性層（３～６、２２～２５、３１～３３）におけるマイクロパイプ密度は前記基板（２）におけるマイクロパイプ密度より低く、
    　前記活性層（３～６、２２～２５、３１～３３）における、バーガーズベクトルの向きが[０００１]である転位の密度は、前記基板（２）における前記転位の密度より高い、炭化ケイ素半導体装置（１）。
  2. 　前記活性層（３～６、２２～２５、３１～３３）におけるマイクロパイプ密度は１ｃｍ-2以下である、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  3. 　前記活性層（３～６、２２～２５、３１～３３）における、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度は、前記基板（２）における前記基底面転位の密度よりも低く、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度は、前記基板（２）における前記刃状転位の密度よりも高い、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  4. 　前記基板（２）のオフ方位が＜１１－２０＞方向±５°の範囲である、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  5. 　前記基板（２）のオフ方位が＜０１－１０＞方向±５°の範囲である、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  6. 　前記基板（２）の主表面の面方位が、面方位{０３－３８}に対するオフ角が－３°以上＋５°以下である、請求の範囲第５項に記載の炭化ケイ素半導体装置（１）。
  7. 　前記基板（２）の不純物濃度は、前記バッファ層２１の不純物濃度より高く、
    　前記バッファ層（２１）の不純物濃度は、前記活性層（２２）の不純物濃度より高い、請求の範囲第１項に記載の炭化ケイ素半導体装置（１）。
  8. 　面方位{０００１}に対しオフ角が５０°以上６５°以下である、炭化ケイ素からなる基板（２）を準備する工程（Ｓ１０）と、
    　前記基板（２）上に、炭化ケイ素からなるバッファ層（２１）を形成する工程（Ｓ２０）と、
    　前記バッファ層（２１）上に活性層（３～６、２２～２５、３１～３３）を形成する工程（Ｓ３０）とを備え、
    　前記バッファ層を形成する工程（Ｓ２０）では、前記バッファ層（２１）におけるマイクロパイプ密度が前記基板（２）におけるマイクロパイプ密度より低く、前記バッファ層（２１）における、バーガーズベクトルの向きが[０００１]である転位の密度は、前記基板（２）における前記転位の密度より高くなる成膜条件で、前記バッファ層（２１）が形成される、炭化ケイ素半導体装置（１）の製造方法。
  9. 　前記バッファ層を形成する工程（Ｓ２０）では、前記活性層（３～６、２２～２５、３１～３３）における、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[１１－２０]である基底面転位の密度は、前記基板（２）における前記基底面転位の密度よりも低く、バーガーズベクトルの向きが[１１－２０]で、転位線の向きが実質的に[０００１]である刃状転位の密度は、前記基板（２）における前記刃状転位の密度よりも高くなる成膜条件で、前記バッファ層（２１）が形成される、請求の範囲第８項に記載の炭化ケイ素半導体装置（１）の製造方法。
  10. 　前記バッファ層を形成する工程（Ｓ２０）における前記成膜条件では、前記バッファ層（２１）を形成するための原料ガスにおける珪素原子に対する炭素原子の割合であるＣ／Ｓｉ比の値が、前記活性層（３～６、２２～２５、３１～３３）を形成する工程（Ｓ３０）における前記Ｃ／Ｓｉ比の値より小さくなるように、前記原料ガスの組成および流量が決定されている、請求の範囲第８項に記載の炭化ケイ素半導体装置（１）の製造方法。
PCT/JP2009/051761 2007-12-11 2009-02-03 炭化ケイ素半導体装置およびその製造方法 Ceased WO2010029776A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009801138938A CN102017159B (zh) 2008-09-12 2009-02-03 碳化硅半导体器件及其制造方法
EP09812925.7A EP2325891A4 (en) 2008-09-12 2009-02-03 SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SILICON CARBIDE SEMICONDUCTOR DEVICE
US12/936,589 US8421086B2 (en) 2007-12-11 2009-02-03 Silicon carbide semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-235303 2008-09-12
JP2008235303A JP5504597B2 (ja) 2007-12-11 2008-09-12 炭化ケイ素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2010029776A1 true WO2010029776A1 (ja) 2010-03-18

Family

ID=42008470

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/051761 Ceased WO2010029776A1 (ja) 2007-12-11 2009-02-03 炭化ケイ素半導体装置およびその製造方法

Country Status (5)

Country Link
EP (1) EP2325891A4 (ja)
KR (1) KR101212847B1 (ja)
CN (1) CN102017159B (ja)
TW (1) TW201011916A (ja)
WO (1) WO2010029776A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110175110A1 (en) * 2009-03-27 2011-07-21 Sumitomo Electric Industries, Ltd. Mosfet and method for manufacturing mosfet
WO2011129150A1 (ja) * 2010-04-12 2011-10-20 住友電気工業株式会社 炭化珪素基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012253291A (ja) * 2011-06-07 2012-12-20 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2013004636A (ja) * 2011-06-15 2013-01-07 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP5853648B2 (ja) * 2011-11-30 2016-02-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2015176995A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置およびその製造方法
CN103928320B (zh) * 2014-04-21 2016-08-24 西安电子科技大学 沟槽栅碳化硅绝缘栅双极型晶体管的制备方法
WO2017104751A1 (ja) * 2015-12-18 2017-06-22 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
KR102474331B1 (ko) * 2017-09-05 2022-12-07 주식회사 엘엑스세미콘 에피택셜 웨이퍼 및 그 제조 방법
CN108598159B (zh) * 2017-12-26 2021-01-01 西安电子科技大学 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法
CN108258040B (zh) * 2017-12-26 2021-01-01 西安电子科技大学 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
KR102213348B1 (ko) 2020-08-03 2021-02-09 주식회사 티케이씨 고장감지 및 예방이 가능한 자가발전형 연속식 도금장치의 행거장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (en) 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
WO2003078702A1 (en) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry METHOD FOR PREPARING SiC CRYSTAL AND SiC CRYSTAL

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (en) 1999-09-07 2001-03-15 Sixon Inc. SiC WAFER, SiC SEMICONDUCTOR DEVICE, AND PRODUCTION METHOD OF SiC WAFER
WO2003078702A1 (en) * 2002-03-19 2003-09-25 Central Research Institute Of Electric Power Industry METHOD FOR PREPARING SiC CRYSTAL AND SiC CRYSTAL

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
See also references of EP2325891A4
T. KIMOTO ET AL.: "Effects of C/Si Ratio in Chemical Vapor Deposition of 4H-SiC(112-0) and (033-8)", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 42, no. 12, December 2003 (2003-12-01), pages 7294 - 7295, XP008140338 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110175110A1 (en) * 2009-03-27 2011-07-21 Sumitomo Electric Industries, Ltd. Mosfet and method for manufacturing mosfet
US8513673B2 (en) * 2009-03-27 2013-08-20 Sumitomo Electric Industries, Ltd. MOSFET and method for manufacturing MOSFET
WO2011129150A1 (ja) * 2010-04-12 2011-10-20 住友電気工業株式会社 炭化珪素基板
JP2011219322A (ja) * 2010-04-12 2011-11-04 Sumitomo Electric Ind Ltd 炭化珪素基板
CN102471929A (zh) * 2010-04-12 2012-05-23 住友电气工业株式会社 碳化硅衬底

Also Published As

Publication number Publication date
TW201011916A (en) 2010-03-16
EP2325891A4 (en) 2014-08-06
KR20110007176A (ko) 2011-01-21
KR101212847B1 (ko) 2012-12-14
EP2325891A1 (en) 2011-05-25
CN102017159A (zh) 2011-04-13
CN102017159B (zh) 2013-06-12

Similar Documents

Publication Publication Date Title
JP5504597B2 (ja) 炭化ケイ素半導体装置およびその製造方法
WO2010029776A1 (ja) 炭化ケイ素半導体装置およびその製造方法
EP1981076B1 (en) Method for manufacturing silicon carbide semiconductor device
JP4935741B2 (ja) 炭化珪素半導体装置の製造方法
WO2010116886A1 (ja) 絶縁ゲート型バイポーラトランジスタ
EP2551891B1 (en) Semiconductor device and method for producing same
CN102422424A (zh) 半导体器件
JPWO2010116887A1 (ja) 絶縁ゲート型電界効果トランジスタ
WO2011118101A1 (ja) 半導体装置およびその製造方法
JP5928335B2 (ja) 炭化珪素基板の製造方法および半導体装置の製造方法
JP5870672B2 (ja) 半導体装置
JP2011003825A (ja) 炭化珪素半導体素子及びその製造方法
JP2009182240A (ja) 半導体装置の製造方法および半導体装置
US9978598B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2011140429A (ja) エピタキシャルウエハ及び半導体素子
TW201237960A (en) Production method for semiconductor device
JPWO2010110252A1 (ja) Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JP2011023502A (ja) 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP6658257B2 (ja) 炭化珪素半導体装置
JP2006120897A (ja) 炭化珪素素子及びその製造方法
JP6008030B2 (ja) 半導体基板
JP2009200335A (ja) 基板、エピタキシャル層付基板および半導体装置
JP5810893B2 (ja) 半導体基板
JP2017031049A (ja) 半導体基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980113893.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09812925

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2009812925

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12936589

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20107025260

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE