WO2010044301A1 - 点灯制御方法、クロック生成方法、クロック生成回路、光源制御回路および表示装置 - Google Patents

Abstract

　液晶パネル（４）に一定の周期で表示を行う映像信号に同期して、上記液晶パネル（４）を照射する光源（３０）の点灯時間および消灯時間をパルス幅変調方式にて制御するためのＰＷＭクロックを、基準クロックを元にして生成するクロック生成回路としてのＰＬＬ（６）は、上記基準クロックのパルス間隔を、上記周期の変更に連動して変更することによって、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保てるＰＷＭクロックを生成する構成を備えている。

Description

点灯制御方法、クロック生成方法、クロック生成回路、光源制御回路および表示装置

　本発明は、周期性の有るパルス列からなる周期性信号に同期したクロックを、基準クロックを元にして生成する技術に関するとともに、光源が出射する光の光量を映像信号に基づいて変調し、映像を表示する表示装置における上記光源の点灯時間の制御に関するものである。

　光源が出射する光の光量を映像信号に基づいて変調し、映像を表示する表示装置として、例えば液晶表示装置を挙げることができる。近年、携帯電話およびコンピューターのディスプレイ、あるいはテレビなどに応用されている液晶表示装置は、液晶表示パネルと光源装置とを備えている。この光源装置は、バックライト型またはサイドライト型などに類別されるが、いずれの場合でも、液晶表示パネルに対し一様な光を照射することができるように構成されている。

　上記のような液晶表示装置の消費電力を小さくするために、バックライトを周期的にオンオフするバックライティング制御技術が知られている。下掲の特許文献１では、その従来のバックライティング制御技術において、液晶表示装置がデータアップデートされるときの周波数と、バックライティングが提供される周波数との相互作用によって、フリッカが発生する問題に着目している。その問題を解決するために、液晶表示装置に提供される表示データのフレームに同期して、光源をオンオフするパルス幅変調信号を生成する方法および回路が、同文献１には開示されている。

日本国公開特許公報「特開２００７－２４１２８６号（２００７年９月２０日公開）」 日本国公開特許公報「特開平８－３４０４９８号（１９９６年１２月２４日公開）」

　ところが、上記従来のバックライティング制御技術および上記特許文献１に開示された技術では、映像信号のソースが変更されたり、表示装置の仕向け地（販売地域）が変更されたりした結果、映像信号のフレーム周期が変わる場合があることによらず、常に適切なバックライティング制御を行うという点、および、その適切なバックライティング制御を行うための新たなクロックを必要とする点が、全く考慮されていない。

　したがって、従来の技術では、映像信号のフレーム周期が変化した場合に、１フレームあたりの時間に対する光源の発光量が変化し、フレーム周期の変化前と変化後とで表示画面の輝度が変わってしまうという問題が発生する。

　この問題の発生機序について、以下に説明する。
まず、上述のように映像信号のソースが変更される場合には、例えば、映像信号としてのテレビ放送信号を、ＤＶＤ（digital versatile disk）プレーヤのような他のビデオソースから供給される映像信号に切り換える場合が該当する。例えば、我が国で視聴されているテレビ放送信号は、ＮＴＳＣ方式に準拠しており、フレーム周波数は６０Ｈｚに定められている。一方、他のビデオソースから供給される映像信号には、映画館で上映される映画を基に作成した映像信号のように、フレーム周波数が２４Ｈｚに定められているものがある。

　また、表示装置の仕向け地によって映像信号のフレーム周期が変わる場合には、ＮＴＳＣ方式の国とＰＡＬ方式の国とでフレーム周期が変わるという場合が該当する。すなわち、ＮＴＳＣ方式からＰＡＬ方式に変わると、フレーム周波数を６０Ｈｚから５０Ｈｚに変更せざるを得ない。

　図９は、映像信号のフレーム周期が変化した場合に、１フレームあたりの時間に対する光源の発光量が変化することを示した各種信号のタイミングチャートである。

　フレーム開始信号は、映像信号のフレーム周期に対応したフレームパルス列からなっている。１番目および２番目のフレームパルスは、例えば６０Ｈｚのフレーム周波数に対応し、２番目および３番目のフレームパルスは、例えば５０Ｈｚのフレーム周波数に対応している。１番目および２番目のフレームパルスの各立ち上がりエッジの間隔（フレーム周期）と、２番目および３番目のフレームパルスの各立ち上がりエッジの間隔とを比較すればわかるように、フレーム周波数（フレームレート）が小さくなるように変化すると、フレーム周期が長くなる。

　ＬＥＤデータは、上記光源として、複数個（番号０～ｎ）のＬＥＤ（light emission diode）を用いた場合に、各ＬＥＤを定められた点灯時間で順番にオンオフしていくデータ列からなっている。

　ＰＷＭ（pulse width modulation；パルス幅変調）クロックは、ＬＥＤ点灯信号を上記ＬＥＤデータに従ってパルス幅変調する際に、パルス幅の切り出しのタイミングを与える。

　通常のバックライティング制御では、各ＬＥＤの点灯時間が一定に設定されている。図９の例では、説明の便宜上、点灯時間がＰＷＭクロックの７クロック分に設定されているとしている。また、１番目および２番目のフレームパルスのフレーム周期（短周期）は、ＰＷＭクロックを用いて１０クロックであると検出されるから、フレームパルスに同期して生成されるＬＥＤ点灯信号の周期もまた、１０クロックとなる。これに対し、２番目および３番目のフレームパルスのフレーム周期（長周期）は、同じＰＷＭクロックを用いて１２クロックであると検出されるから、ＬＥＤ点灯信号の周期もまた、１２クロックとなっている。

　そうすると、フレーム周期の長短によらず、各ＬＥＤは、上記７クロック分の点灯時間オンされるから、上記短周期の場合の消灯時間は３クロックとなり、上記長周期の場合の消灯時間は５クロックとなることがわかる。したがって、フレーム周期が長くなると、１フレームあたりの時間に対する消灯時間が長くなるので、１フレームあたりの時間に対する発光率が低下する結果、表示画面が暗くなる。

　なお、光源の点灯輝度は、以下の式で定義される。
点灯輝度＝ＬＥＤの最大輝度×点灯時間／（点灯時間＋消灯時間）
　このように、映像信号のフレーム周期に同期して光源を制御するにあたって、決まったＰＷＭクロックで光源を点灯させようとすると、フレーム周期が変更された場合に、点灯輝度が変わる。その理由は要するに、フレーム周期と同期を取るために、消灯時間を延ばしたり、あるいは点灯時間を延ばしたりする結果になるからである。上記の式から、消灯時間を延ばした場合には点灯輝度が低下し、点灯時間を延ばした場合には点灯輝度が上昇することになる。

　上記のような問題の解消策として、映像信号のソース毎に、あるいは表示装置の仕向け地毎に、点灯時間または消灯時間のデータを別々にして表示装置に持たせておき、フレーム周期が変更された場合に、点灯時間または消灯時間の設定を切り替える方法が考えられる。しかし、この方法では、必要なメモリが増え、制御プログラムが複雑化するため、表示装置のコストや、応答速度の点で不利になる。また、未知の映像信号が表示装置に入力されると、対応できないおそれがある。

　本発明は、上記の問題点を解決するためになされたもので、その目的は、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、１フレームあたりの時間に対する光源の発光量が変化しない点灯制御を行うのに適したクロックを生成するクロック生成方法およびクロック生成回路、そのクロックを利用した点灯制御方法、光源制御回路、並びに表示装置を提供することにある。

　本発明に係る点灯制御方法は、上記の課題を解決するために、表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間をパルス幅変調方式にて制御する点灯制御方法において、上記点灯時間または消灯時間に対応したパルス幅を決めて光源駆動信号を生成するタイミングを与える第１クロックのパルス間隔を、上記周期の変更に連動して変更し、上記周期の１周期に対する上記第１クロックのクロック数を、上記周期の変更によらず一定値に維持した変調クロックを生成し、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つことを特徴とする。

　上記の構成において、映像信号に基づいた映像を表示画面に表示する場合、表示画面の映像は一定の周期で書き換わるようになっている。１周期の映像信号によって１枚の映像を表示画面に表示することができ、その１枚の映像を例えばフレームと呼んでいる。

　表示画面を照射する光源の点灯および消灯は、映像が書き換わる一定の周期に同期して制御されている。そのときの点灯時間または消灯時間は、光源駆動信号のパルス幅によって定まる。そのパルス幅を定めるタイミングは、第１クロックとそのクロック数とによって与えられる。

　本発明によれば、上記第１クロックのパルス間隔、すなわち、第１クロックのあるパルスの立ち上がりエッジから次のパルスの立ち上がりエッジまでの時間間隔を、表示画面を書き換える上記周期の変更に連動して変更することにより、上記周期の１周期に対する上記第１クロックのクロック数を、上記周期の変更によらず一定値に維持した変調クロックを生成し、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つ。

　つまり、表示画面を書き換える周期が、より長い周期に変更された場合、上記第１クロックのパルス間隔をその長い周期に連動して延ばし、上記周期の１周期に対する上記第１クロックのクロック数が変わらないようにする。光源駆動信号は、周期が延びただけで、クロック数は変わりのない第１クロックによって、点灯時間および消灯時間のパルス幅を定めるタイミングを与えられる。この結果、点灯時間および消灯時間は、１周期内の点灯時間と消灯時間との比率を一定に保つように、長い周期に連動して延びる結果となる。

　逆に、表示画面を書き換える周期が、より短い周期に変更された場合、上記第１クロックのパルス間隔をその短い周期に連動して縮める。この場合にも、上記周期の１周期に対する上記第１クロックのクロック数は変化しないから、点灯時間および消灯時間は、１周期内の点灯時間と消灯時間との比率を一定に保つように、短い周期に連動して縮む結果となる。

　これにより、映像が書き換わる一定の周期が変更されても、１周期あたりの発光率は変化しないので、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、表示の輝度が変わらないという効果を奏する。

　本発明のクロック生成方法は、上記の課題を解決するために、表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間および消灯時間をパルス幅変調方式にて制御するための第１クロックを、基準となる第２クロックを元にして生成するクロック生成方法において、上記第２クロックによって上記周期を検出して得たクロック数Ａと、上記周期の１周期分に対応した上記点灯時間と消灯時間の合計時間を決めるように、予め一定値に定めた上記第１クロックのトータルクロック数Ｂとに基づいて、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして生成することを特徴とする。

　上記の構成によれば、映像が書き換わる一定の周期を、基準となる第２クロックによって検出しているから、その結果であるクロック数Ａは、上記周期が変更された場合に、変更された周期と連動して変化する。一方、１周期分に対応した光源の上記点灯時間と消灯時間の合計時間を決める第１クロックのトータルクロック数Ｂは、予め一定値に定めてあるので変化しない。

　この結果、上記周期が変更された場合、Ａ／Ｂ分周した分周クロックは、１周期に含まれるクロック数が、変化前の１周期についても、変化後の１周期についても、同じトータルクロック数Ｂとなるクロックになる。

　このことは、例えば、表示画面を書き換える周期が長い周期に変更された場合、１周期に含まれるトータルクロック数Ｂは変化しないから、結局、パルス間隔が、周期の変更前と比べて長い周期に連動して延びた分周クロックが生成されることを意味している。逆に、表示画面を書き換える周期が短い周期に変更された場合、１周期に含まれるトータルクロック数Ｂは変化しないから、結局、パルス間隔が、周期の変更前と比べて短い周期に連動して縮んだ分周クロックが生成される。

　これにより、映像が書き換わる一定の周期に同期して光源のオンオフを制御するにあたって、決まったクロック数で光源を点灯させる場合に、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つような光源制御に適したクロックを生成することができる。

　本発明のクロック生成回路は、上記の課題を解決するために、周期性の有るパルス列からなる周期性信号に同期した第１クロックを、基準となる第２クロックを元にして生成するクロック生成回路において、上記周期性信号の周期を上記第２クロックのクロック数Ａとして検出する検出回路と、上記検出回路が出力する上記クロック数Ａと、上記周期の１周期分に対応して一定値に定められた上記第１クロックのトータルクロック数Ｂとを入力して、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして出力する分周回路とを備えていることを特徴とする。

　上記の構成によれば、周期性信号の周期を、基準となる第２クロックによって検出しているから、その結果であるクロック数Ａは、上記周期が変更された場合に、変更された周期と連動して変化する。一方、上記周期の１周期分に対応した上記第１クロックのトータルクロック数Ｂは、予め一定値に定めてあるので変化しない。

　この結果、上記周期が変更された場合、Ａ／Ｂ分周した分周クロックは、１周期に含まれるクロック数が、変化前の１周期についても、変化後の１周期についても、同じトータルクロック数Ｂとなるクロックになる。すなわち、本発明の分周クロックは、周期性信号の周期が変化しても、周期性信号と同じ周期を持つことによって周期性信号と同期を保ち、しかも、１周期あたりのクロック数が変化しないクロックとなる。

　これにより、例えば、上記周期性信号が映像信号であって、映像が書き換わる一定の周期に同期して光源のオンオフを制御するにあたって、決まったクロック数で光源を点灯させる場合に、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つような光源制御に適したクロックとして、上記分周クロックを用いることができる。

　本発明のクロック生成回路は、上記の課題を解決するために、表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間および消灯時間をパルス幅変調方式にて制御するための第１クロックを、基準となる第２クロックを元にして生成するクロック生成回路において、上記映像信号の周期を上記第２クロックのクロック数Ａとして検出する検出回路と、上記検出回路が出力する上記クロック数Ａと、上記周期の１周期分に対応した上記点灯時間と消灯時間の合計時間を決める上記第１クロックのトータルクロック数Ｂとを入力して、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして出力する分周回路とを備えていることを特徴とする。

　上記の構成によれば、既に説明したクロック生成方法を実施するのに適したクロック生成回路を実現することができる。

　本発明のクロック生成回路における上記分周回路は、さらに、比較選択回路と、出力回路と、上記比較選択回路の出力値と上記トータルクロック数Ｂとを加算する加算回路とを備え、上記比較選択回路は、上記クロック数Ａと上記加算回路の出力値Ｃとを比較し、該出力値Ｃが上記クロック数Ａ未満の値であるときには該出力値Ｃを出力し、該出力値Ｃが上記クロック数Ａ以上の値になったときには、該出力値Ｃから上記クロック数Ａを引き算した値を出力するように構成され、上記出力回路は、上記出力値Ｃが上記クロック数Ａ以上の値になる毎に、パルスを出力するように構成されていることを特徴とする。

　上記の構成によれば、比較選択回路は、加算回路の出力値Ｃが上記第２クロックのクロック数Ａを超えない期間Ｔ１は、出力値Ｃをそのまま出力し、出力値Ｃがクロック数Ａ以上に超えた期間Ｔ２のときに、出力値Ｃから上記クロック数Ａを引き算した値を出力する。ここで、ある期間内に、上記期間Ｔ１がｍ回、上記期間Ｔ２がｎ回有ったとすると、比較選択回路の出力値は、Ｂ×（ｍ＋ｎ）だけ増える一方で、Ａ×ｎだけ減り、結局、比較選択回路の出力値は元の値に戻るので、平均すると、Ｂ×（ｍ＋ｎ）＝Ａ×ｎが成り立つ。これより、（ｍ＋ｎ）／ｎ＝Ａ／Ｂとなることから、Ａ／Ｂ分周されている事が分かる。

　本発明のクロック生成回路における上記比較選択回路は、さらに、上記クロック数Ａと上記加算回路の出力値Ｃとを比較する比較回路と、上記加算回路の出力値Ｃから上記クロック数Ａを引き算する減算回路と、上記比較回路の出力と、上記加算回路の出力と、上記減算回路の出力とが入力され、上記出力値Ｃが上記クロック数Ａ未満であることを、上記比較回路の出力が示している場合、上記加算回路の出力値Ｃを選択する一方、上記出力値Ｃが上記クロック数Ａ以上であることを、上記比較回路の出力が示している場合、上記減算回路の出力を選択して出力する選択回路とを備えていることを特徴とする。

　上記の構成によれば、上記第２クロックをＡ／Ｂ分周した分周クロックを生成するクロック生成回路を、簡単な構成で実現することができる。

　本発明のクロック生成回路における上記比較選択回路は、さらに、上記選択回路の出力を上記第２クロックを用いてラッチし、上記加算回路に出力する第１ラッチ回路を備えていることが、第２クロックをＡ／Ｂ分周した分周クロックを生成する上で好ましい。

　本発明のクロック生成回路における上記出力回路は、上記比較回路の出力を上記第２クロックを用いてラッチする第２ラッチ回路であることが、第２クロックをＡ／Ｂ分周した分周クロックを生成する上でさらに好ましい。

　本発明のクロック生成回路は、デジタル回路によって構成されていることを特徴とする。

　同様の機能を有する回路として、ＰＬＬ（Ｐｈａｓｅ　Ｌｏｃｋ Ｌｏｏｐ）と呼ばれるアナログの回路があるが、入力の変化に対して徐々にしか追従しないため、周期が変化すると光源の輝度が急に変わり、その後、徐々に戻っていく。

　これに対し、デジタル回路は、アナログ回路より高速動作が可能なので、上記周期が変更されると、１周期以内に上記分周クロックを生成することができる。これにより、光源の発光量の変化による表示画面の輝度の変化を最短に抑え、表示画面の観察者に輝度の変化を認識させずに済む。

　本発明のクロック生成回路における上記検出回路は、さらに、上記周期に関して、予め定めた最大値および最小値を与える周期制限回路を備えていることを特徴とする。

　上記の構成において、上記最大値を超える周期、または上記最小値を下回る周期は、表示装置に入力される映像信号として想定されていない、いわば異常な周期である。したがって、上記検出回路に周期制限回路を設けておくことにより、各種の誤動作が発生するのを防止することができる。

　なお、各種の誤動作とは、例えば、異常な周期に基づいて分周クロックが生成され、光源の点灯時間が不適切に長くなったり、その結果、光源の点滅が視覚されるくらいゆっくりになったり、光源の駆動回路が異常動作を起こしたりすることである。

　本発明の光源制御回路は、上記の課題を解決するために、上述したクロック生成回路と、上記映像信号が入力され、上記周期を表す同期信号を上記クロック生成回路に供給するとともに、上記光源の点灯時間を定める点灯制御信号を生成する光源制御データ生成回路と、上記同期信号に同期するように上記光源のオンオフを制御する際に、上記光源制御データ生成回路から入力された上記点灯制御信号が示す上記点灯時間を、上記クロック生成回路から入力された上記分周クロックを用いてカウントし、光源駆動信号を生成する光源駆動回路とを備えたことを特徴とする。

　上記の構成によれば、上記クロック生成回路に備えられた上記検出回路は、上記光源制御データ生成回路から供給された上記同期信号と、上記第２クロックとを用いて、上記クロック数Ａを求めることができる。これにより、すでに説明したように、上記クロック生成回路は、上記第２クロックをＡ／Ｂ分周した分周クロックを生成し、上記光源駆動回路に出力することができる。

　また、上記光源制御データ生成回路は、光源の点灯時間を定める点灯制御信号を生成し、上記光源駆動回路に出力する。こうして、分周クロックと点灯制御信号とを得た上記光源駆動回路は、点灯制御信号が示す点灯時間を、分周クロックを用いてカウントし、上記映像信号に同期した光源駆動信号を生成することができる。

　上記光源駆動信号は、映像が書き換わる一定の周期が変更されても、１周期内の点灯時間と消灯時間との比率を一定に保つような光源制御に適した分周クロックを用いて生成されているから、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、表示の輝度の変化を抑制することができる。

　なお、映像信号の周期が一定のとき、点灯時間および消灯時間を常に一定に制御してもよいが、点灯時間および消灯時間を必要に応じて動的に変化させてもよく、いずれの場合でも、本発明を適用することができる。

　点灯時間および消灯時間を必要に応じて動的に変化させる形態としては、例えば、（１）映像信号の平均輝度を求めて、平均輝度に応じてバックライトの点灯時間および消灯時間を変える形態、（２）表示画面を複数のエリアに分け、映像信号から求めた輝度のエリアに対する分布によって、各エリアに配置された光源の点灯時間および消灯時間を変える形態、（３）部屋の明るさに応じてバックライトの点灯時間および消灯時間を変える形態などが考えられる。

　本発明の表示装置は、上記の課題を解決するために、上記光源制御回路と、上記光源制御回路によって点灯を制御される光源と、上記光源が出射する光の光量を上記映像信号に基づいて変調し、映像を表示する表示パネルとを備えたことを特徴とする。

　これにより、既に説明したとおり、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、表示の輝度の変化を抑制することができる表示装置を提供することができる。

　なお、ある着目した請求項に記載された構成と、その他の請求項に記載された構成との組み合わせが、その着目した請求項で引用された請求項に記載された構成との組み合わせのみに限られることはなく、本発明の目的を達成できる限り、その着目した請求項で引用されていない請求項に記載された構成との組み合わせが可能である。

　本発明に係る点灯制御方法は、以上のように、点灯時間または消灯時間に対応したパルス幅を決めて光源駆動信号を生成するタイミングを与える第１クロックのパルス間隔を、映像信号の周期の変更に連動して変更し、上記周期の１周期に対する上記第１クロックのクロック数を、上記周期の変更によらず一定値に維持した変調クロックを生成し、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つ方法である。

　それゆえ、映像が書き換わる一定の周期が変更されても、１周期あたりの発光率は変化しないので、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、表示の輝度が変わらないという効果を奏する。

　本発明のクロック生成方法は、以上のように、基準となる第２クロックによって、映像信号の周期を検出して得たクロック数Ａと、上記周期の１周期分に対応した上記点灯時間と消灯時間の合計時間を決めるように、予め一定値に定めた上記第１クロックのトータルクロック数Ｂとに基づいて、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして生成する方法である。

　それゆえ、映像が書き換わる一定の周期に同期して光源のオンオフを制御するにあたって、決まったクロック数で光源を点灯させる場合に、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つような光源制御に適したクロックを生成することができるという効果を奏する。

　本発明のクロック生成回路は、以上のように、周期性信号の周期を、基準となる第２クロックのクロック数Ａとして検出する検出回路と、上記検出回路が出力する上記クロック数Ａと、上記周期の１周期分に対応して一定値に定められた第１クロックのトータルクロック数Ｂとを入力して、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして出力する分周回路とを備えている構成である。

　それゆえ、周期性信号の周期が変化しても、周期性信号と同じ周期を持つことによって周期性信号と同期を保ち、しかも、１周期あたりのクロック数が変化しない分周クロックを生成することができるという効果を奏する。

本発明の表示装置の構成例を概略的に示すブロック図である。 本発明の点灯制御方法に用いる各種信号のタイミングを示すタイミングチャートである。 本発明のクロック生成回路の構成例を示すブロック図である。 図３に示すクロック生成回路におけるＰＷＭクロックの生成に関わる各種信号のタイミング例を示すタイミングチャートである。 図３に示すクロック生成回路におけるＰＷＭクロックの生成に関わる各種信号の他のタイミング例を示すタイミングチャートである。 図３に示すクロック生成回路におけるＰＷＭクロックの生成に関わる各種信号のさらに他のタイミング例を示すタイミングチャートである。 図１に示す複数の光源のオンオフを制御する光源駆動信号を示すタイミングチャートである。 本発明のクロック生成回路の他の構成例を示すブロック図である。 本発明が解決すべき課題を有した点灯制御方法に用いる各種信号のタイミングを示すタイミングチャートである。

　〔実施の形態１〕
　本発明の実施の一形態について図１ないし図７に基づいて説明すれば、以下のとおりである。なお、以下で参照する各図は、説明の便宜上、本発明の一実施形態の構成のうち、本発明を説明するために必要な主要部のみを簡略化して示したものなので、本明細書が参照する各図に示されていない任意の構成を含むことができる。

　（表示装置の主要な構成）
　図１に、本発明の表示装置の一実施形態である表示装置１の構成を示す。表示装置１は、光源制御回路２と、光源制御回路２によって点灯を制御されるバックライト３と、バックライト３が出射する光の光量を、映像信号に基づいて変調し、映像を表示する液晶パネル４（表示パネル）とを備えている。

　液晶パネル４の表示画面側を表側とすれば、バックライト３は、液晶パネル４の裏側に複数の光源３０を備え、表示画面の裏側から表示画面全体に均一な光を照射できる構成となっている。ただし、携帯電話のように表示画面のサイズが小さければ、光源３０を表示画面の裏側の一端部に配置し、表示画面全体に均一な光を導光する構成を備えたサイドライト型に置き換えることができる。

　上記複数の光源３０は、図１に示すように、例えばｎ＋１個のＬＥＤ群（ＬＥＤ０～ＬＥＤｎ）である。しかし、映像信号に同期して、点滅を制御できる光源であれば、光源３０はＬＥＤに限定はされない。

　上記光源制御回路２は、本発明のクロック生成回路として後で詳述するＰＬＬ（phase-locked loop；位相同期回路）６と、バックライトデータ計算回路７（光源制御データ生成回路）と、ＬＥＤドライバ８（光源駆動回路）とを備えている。

　上記バックライトデータ計算回路７は、上記映像信号が入力され、映像信号のフレーム周期を表すフレーム開始信号（同期信号）を上記ＰＬＬ６に供給するとともに、上記光源３０の点灯時間を定めるＬＥＤデータ（点灯制御信号）を生成する。また、上記ＬＥＤドライバ８は、上記同期信号に同期するように上記光源３０のオンオフを制御する際に、上記バックライトデータ計算回路７から入力されたＬＥＤデータが示す上記点灯時間を、ＰＬＬ６から入力されたＰＷＭクロック（第１クロック、分周クロックまたは変調クロック）を用いてカウントし、光源駆動信号を生成する。

　上記の構成において、映像信号に基づいた映像を表示画面に表示する場合、表示画面の映像は一定の周期（フレーム周期）で書き換わるようになっている。１周期の映像信号によって１枚の映像を表示画面に表示することができ、その１枚の映像を例えばフレームと呼んでいる。図２の（ａ）は、フレーム周期の開始タイミングを周期毎に与えるフレーム開始信号を示している。

　表示画面を照射する光源３０の点灯および消灯は、上記フレーム周期に同期して制御されている。そのときの点灯時間または消灯時間は、上記光源駆動信号のパルス幅によって定まる。図２の（ｄ）は、ＬＥＤ群（ＬＥＤ０～ＬＥＤｎ）のうち、最初に点灯のオンオフが始まるＬＥＤ０に対して、ＬＥＤドライバ８から与えられる光源駆動信号を示している。

　上記光源駆動信号は、図２の（ａ）（ｃ）（ｄ）に示すように、フレーム開始信号が立ち下がった後に立ち上がるＰＷＭクロックに同期して、ＬＥＤドライバ８から出力されている。そして、光源駆動信号のパルス幅は、上記バックライトデータ計算回路７が生成する上記ＬＥＤデータによって決められる。

　ＬＥＤデータは、図２の（ｂ）に示すように、ＬＥＤ群（ＬＥＤ０～ＬＥＤｎ）のそれぞれに対応して順番にバックライトデータ計算回路７からＬＥＤドライバ８へ出力される。図２に示す例では、ＬＥＤ０の点灯時間は、説明の便宜上、ＬＥＤデータによってＰＷＭクロックの７クロック分に設定されている。

　なお、フレーム周期は、説明の便宜上、ＰＷＭクロックの１０クロック分に相当しているので、ＬＥＤ０の消灯時間は、ＰＷＭクロックの３クロック分になっている。したがって、１フレーム周期内の点灯時間と消灯時間との比率は、７／３である。

　図７に、ＬＥＤドライバ８からＬＥＤ０～ＬＥＤｎに順次与えられる光源駆動信号を示す。図７は、フレーム周期が一定（１０クロック）であり、各ＬＥＤの点灯時間も、同じ（７クロック）に設定された例を示している。

　このように、表示画面を照射する光源３０の点灯および消灯は、映像が書き換わる一定の周期に同期して制御されている。そのときの点灯時間または消灯時間は、光源駆動信号のパルス幅によって定まり、そのパルス幅を定めるタイミングは、ＰＷＭクロックとそのクロック数とによって与えられる。

　ここで、表示装置１に入力される映像信号が切り換わり、フレーム周期が、図２の（ａ）に示すように、映像信号の切り換わり前のフレーム周期より長くなるように変化したとする。

　この場合に、本発明に係る点灯制御方法は、上記ＰＷＭクロックのパルス間隔、すなわち、ＰＷＭクロックのあるパルスの立ち上がりエッジから次のパルスの立ち上がりエッジまでの時間間隔を、フレーム周期の変更に連動して変更し、１フレーム周期に対するＰＷＭクロックのクロック数を、フレーム周期の変更によらず一定値に維持した変調クロックを生成し、上記フレーム周期が変わっても、１フレーム周期内の点灯時間と消灯時間との比率を一定に保つようになっている。

　図２の（ｃ）に示すＰＷＭクロックのパルス間隔は、フレーム周期が変化した次の周期ｔ_１（図２の（ａ）参照）から、１フレーム周期に含まれるクロック数が変わらずに周波数が小さくなるように変更されていることがわかる。

　つまり、表示画面を書き換える周期が、より長い周期に変更された場合、上記ＰＷＭクロックのパルス間隔をその長い周期に連動して延ばしている。光源駆動信号のパルス幅を定めるタイミングを与えるＰＷＭクロックの１フレーム周期あたりのクロック数は変化していないから、点灯時間は例えば７クロック分であり、消灯時間は３クロック分を保っている。すなわち、１フレーム周期内の点灯時間と消灯時間との比率を一定に保つように、ＰＷＭクロックは、長い周期に連動して延びる結果となる。

　なお、表示画面を書き換える周期が、より短い周期に変更された場合には、上記ＰＷＭクロックのパルス間隔をその短い周期に連動して縮めればよい。この場合にも、光源駆動信号のパルス幅を定めるタイミングを与えるＰＷＭクロックの１フレーム周期あたりの上記クロック数は変化しないから、点灯時間および消灯時間は、１フレーム周期内の点灯時間と消灯時間との比率を一定に保つように、短い周期に連動して縮む結果となる。

　このように、本発明の点灯制御方法によれば、映像が書き換わる一定の周期が変更されても、１周期あたりの発光率は変化しないので、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、表示の輝度が変わらないという効果を奏する。

　（クロック生成回路の構成）
　上述した本発明の点灯制御方法を実施するのに適したＰＷＭクロックを生成する上記ＰＬＬ６（クロック生成回路）について、以下説明する。

　ＰＬＬ６は、上記ＰＷＭクロックを、ＰＷＭクロックより周波数が大きい基準クロック（第２クロック）を元にして生成する。そのために、ＰＬＬ６の主要部は、図３に示すように、検出回路１０と分周回路２０とによって構成されている。検出回路１０は、上記映像信号のフレーム周期（周期性信号の周期）を基準クロックのクロック数Ａとして検出する。また、分周回路２０は、上記検出回路１０が出力する上記クロック数Ａと、上記フレーム周期の１周期あたりの点灯時間および消灯時間の合計時間を決める上記ＰＷＭクロックのトータルクロック数Ｂ（上記周期の１周期分に対応して一定値に定められたトータルクロック数Ｂ）とを入力して、上記基準クロックをＡ／Ｂ分周した分周クロックとして、上記ＰＷＭクロックを生成し出力する。

　なお、トータルクロック数Ｂは、ＬＥＤドライバのＰＷＭ周期（光源３０を１回点滅させる周期；例えば図２の（ｄ）の例では１０クロック）とバックライトの点滅回数から決定される固定値なので、予め算出された一定値としてメモリされている。例えば、ＬＥＤドライバのＰＷＭ周期が４０９６クロックで、映像信号１周期で光源３０を２回点滅させる場合は、Ｂ＝４０９６×２＝８１９２となる。つまり、トータルクロック数Ｂは、ＰＷＭ周期に対応したクロック数に、点滅回数を乗算した値として求められる。

　なお、点灯時間および消灯時間を必要に応じて動的に変化させる形態であっても、トータルクロック数Ｂを固定値とすることに変わりはない。しかしながら、トータルクロック数Ｂを固定値とするか可変とするかに、本発明は制約されない。

　図１および図３では、トータルクロック数Ｂは、便宜上、バックライトデータ計算回路７で生成し、ＰＬＬ６の分周回路２０に供給されるように記載した。また、検出回路１０および分周回路２０の詳細な構成および詳細な動作については、後述するので、ここでは、動作の大要を説明する。

　図４に、ＰＬＬ６に関わる各種信号のタイミングチャートを示す。上記検出回路１０は、上記バックライトデータ計算回路７から供給された上記フレーム開始信号（図４の（ｂ））と、基準クロック（図４の（ａ））とを用いて、フレーム周期に含まれる基準クロックのクロック数を検出する。このクロック数が、周期値としての上記クロック数Ａであり、図４の例では、図４の（ｅ）に周期値７として求められている。

　上記の構成によれば、映像信号のフレーム周期を、検出回路１０が、基準クロックによって検出しているから、その結果であるクロック数Ａ（周期値７）は、上記フレーム周期が変更された場合に、変更されたフレーム周期と連動して変化する。一方、光源３０の１フレーム周期あたりの点灯時間および消灯時間を決める上記トータルクロック数Ｂは、固定されているので変化しない。例えば、図４の（ｉ）では、説明の便宜上、トータルクロック数Ｂが３に設定されている。

　この結果、上記フレーム周期が変更された場合、Ａ／Ｂ分周した分周クロックは、１フレーム周期に含まれるクロック数が、変化前の１フレーム周期についても、変化後の１フレーム周期についても、同じトータルクロック数Ｂとなるクロックになる。このことは、例えば、表示画面を書き換える一定の周期が長い周期に変更された場合、１周期に含まれるトータルクロック数Ｂは変化しないから、結局、パルス間隔が長い周期に連動して延びた分周クロックが生成されることを意味している。逆に、表示画面を書き換える一定の周期が短い周期に変更された場合でも、１周期に含まれるトータルクロック数Ｂは変化しないから、結局、パルス間隔が短い周期に連動して縮んだ分周クロックが生成される。

　これにより、映像が書き換わる一定の周期に同期して光源３０のオンオフを制御するにあたって、決まったクロック数で光源３０を点灯させる場合に、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つような光源制御に適したクロックを生成することができる。

　（検出回路の構成および動作）
　上記検出回路１０の詳細な構成と動作をさらに説明する。図３に示すように、検出回路１０は、ラッチ回路１１，１２，１３と、２つの入力の一方が反転入力となっているＡＮＤ回路１４と、カウンタ１５と、インクリメント回路１６とを備えている。

　まず、ラッチ回路１１は、上記バックライトデータ計算回路７から供給されるフレーム開始信号を、基準クロックを用いてラッチする。ラッチ回路１２は、ラッチ回路１１の出力を基準クロックを用いてラッチする。ラッチ回路１１の出力は、さらにＡＮＤ回路１４にそのまま入力される一方、ラッチ回路１２の出力は、ＡＮＤ回路１４に反転入力される。

　続いて、ＡＮＤ回路１４の出力は、上記フレーム開始信号のパルス列の各エッジを検出したエッジ検出信号として、カウンタ１５に入力されるとともに、ラッチ回路１３にも入力される。ラッチ回路１３に入力されたエッジ検出信号は、ラッチ回路１３の出力タイミングを与える。また、カウンタ１５の出力は、インクリメント回路１６を介して、ラッチ回路１３によってラッチされる。なお、カウンタ１５は、フレーム周期の長さを基準クロックのクロック数としてカウントするので、フレームカウンタと呼ぶこともできる。

　上記の構成において、図４の（ａ）に示す基準クロックのタイミングで、図４の（ｂ）に示すフレーム開始信号がラッチ回路１１にラッチされると、ラッチ回路１１の出力に対して、ラッチ回路１２は、基準クロックの１クロック分遅れで出力する。このため、フレーム開始信号が立ち上がった後、基準クロックが最初に立ち上がったときにのみ、ＡＮＤ回路１４の非反転入力がハイレベルになり、反転入力がローレベルになる。このとき、ＡＮＤ回路１４の出力はハイレベルになる。

　次に、フレーム開始信号が立ち上がった後、基準クロックが２回目に立ち上がったときには、ＡＮＤ回路１４の非反転入力および反転入力の双方がハイレベルになるから、ＡＮＤ回路１４の出力はローレベルに落ちる。フレーム開始信号が立ち下がれば、いうまでもなく、ＡＮＤ回路１４の出力はローレベルとなる。

　こうして、図４の（ｃ）に示すように、基準クロックの１クロック分だけハイレベルになるエッジ検出信号が、フレーム開始信号に同期してＡＮＤ回路１４から出力される。

　カウンタ１５は、基準クロックが入力されるごとに、カウント値を出力するが、エッジ検出信号が入力されたときに、カウント値を０にリセットする。インクリメント回路１６は、上記カウント値に＋１を加えた値を、基準クロックが入力されるごとにラッチ回路１３にラッチさせる。

　ラッチ回路１３は、エッジ検出信号がハイレベルになったときにラッチしていた値を出力する。図４の（ｄ）に示すように、エッジ検出信号がハイレベルになったとき、カウンタ１５はリセット前の値として６を出力しているから、ラッチ回路１３は７をラッチしている。

　こうして、検出回路１０は、上記映像信号のフレーム周期を基準クロックのクロック数によって検出し、エッジ検出信号がハイレベルになったときに、ラッチ回路１３から、上記クロック数Ａとしての周期値７を出力する。

　（分周回路の構成）
　続いて、上記分周回路２０は、比較選択回路２１と、出力回路としてのラッチ回路２２（第２ラッチ回路）と、上記比較選択回路２１の出力値と上記トータルクロック数Ｂとを加算する加算回路２３とを備えている。

　上記比較選択回路２１は、上記クロック数Ａと上記加算回路２３の出力値Ｃとを比較し、該出力値Ｃが上記クロック数Ａ未満の値であるときには該出力値Ｃを出力し、該出力値Ｃが上記クロック数Ａ以上の値になったときには、該出力値Ｃから上記クロック数Ａを引き算した値を出力するように構成されている。

　より具体的には、上記比較選択回路２１は、上記クロック数Ａと上記加算回路２３の出力値Ｃとを比較する比較回路２４と、上記加算回路２３の出力値Ｃから上記クロック数Ａを引き算する減算回路２５と、上記比較回路２４の出力と、上記加算回路２３の出力と、上記減算回路２５の出力とが入力され、上記出力値Ｃが上記クロック数Ａ未満であることを、上記比較回路２４の出力が示している場合、上記加算回路２３の出力値Ｃを選択する一方、上記出力値Ｃが上記クロック数Ａ以上であることを、上記比較回路２４の出力が示している場合、上記減算回路２５の出力を選択して出力する選択回路２６とを備えている。選択回路２６の出力は、ラッチ回路２７（第１ラッチ回路）を介して加算回路２３にフィードバックされている。

　上記ラッチ回路２２は、上記出力値Ｃが上記クロック数Ａ以上の値になる毎に、パルスを出力するように構成されている。結局、ラッチ回路２２の出力は、上記基準クロックがＡ／Ｂ分周された上記ＰＷＭクロックとなる。

　（分周回路の動作例１）
　上記の構成によれば、まず、比較回路２４が、検出回路１０から入力されたクロック数Ａと、加算回路２３の出力値Ｃとを比較し、比較結果をラッチ回路２２および選択回路２６に対して出力する。

　例えば、図４の（ｃ）に示すエッジ検出信号が立ち上がったタイミングでは、加算回路２３の出力値Ｃが、図４の（ｆ）に示すように、６なので、比較回路２４は、出力値Ｃ＝６を、クロック数Ａ＝７と比較する。その結果、出力値Ｃはクロック数Ａを超えていないから、比較回路２４は、図４の（ｈ）に示すように、比較結果としての０をラッチ回路２２および選択回路２６に対して出力する。

　また、エッジ検出信号が立ち上がったタイミングから基準クロックの１クロック分進むと、加算回路２３の出力値Ｃは９になっているので、比較回路２４は、出力値Ｃ＝９を、クロック数Ａ＝７と比較する。その結果、出力値Ｃはクロック数Ａ以上に超えているから、比較回路２４は、比較結果としての１をラッチ回路２２および選択回路２６に対して出力する。

　上記の比較結果を受けて、選択回路２６は、加算回路２３の出力値Ｃが上記第２クロックのクロック数Ａを超えない期間Ｔ１（図４の（ｆ）参照）では、出力値Ｃ（例えば、３または６）をそのまま出力し、出力値Ｃがクロック数Ａ以上に超えた期間Ｔ２で、上記減算回路２５において出力値Ｃから上記クロック数Ａを引き算した値を出力する。例えば、出力値Ｃが９のとき、クロック数Ａの７との差分である２を、選択回路２６は出力する。

　選択回路２６の出力は、ラッチ回路２７でラッチされ、１クロック分遅れで、上記比較選択回路２１の出力として、ラッチ回路２７から出力され、加算回路２３にフィードバックされる。加算回路２３は、フィードバックされた比較選択回路２１の出力値（分周カウンタ値）と上記トータルクロック数Ｂとを加算する。

　具体的には、図４の（ｇ）に例示したように、エッジ検出信号が立ち上がったタイミングでは、上記分周カウンタ値は、１クロック前の加算回路２３の出力値Ｃ（＝３）になっており、加算回路２３の出力値Ｃは、この分周カウンタ値にトータルクロック数Ｂ（＝３）を加算した値（＝６）になっている。

　また、エッジ検出信号が立ち上がったタイミングから基準クロックの１クロック分進んだときには、上記分周カウンタ値は、１クロック前の加算回路２３の出力値Ｃ（＝６）になっており、加算回路２３の出力値Ｃは、この分周カウンタ値にトータルクロック数Ｂ（＝３）を加算した値（＝９）になっている。

　さらに、エッジ検出信号が立ち上がったタイミングから基準クロックの２クロック分進んだときには、１クロック前の加算回路２３の出力値Ｃ（＝９）がクロック数Ａ（＝７）を超えているから、上記分周カウンタ値は減算回路２５の出力値（＝２）になっており、加算回路２３の出力値Ｃは、この分周カウンタ値にトータルクロック数Ｂ（＝３）を加算した値（＝５）になっている。

　このようにして、加算回路２３の出力値Ｃがクロック数Ａを超える毎に、比較選択回路２１は、図４の（ｈ）に示すように、ハイレベルの信号を比較結果として出力する。上記ラッチ回路２２は、この比較結果をラッチして、図４の（ｉ）に示すように、１クロック遅れでＰＷＭクロックとして出力する。

　結果として、上記分周カウンタ値および出力値Ｃは、フレーム周期と同じ周期で循環する。とりわけ、分周カウンタ値は、フレーム周期に連動して０にリセットされ、出力値Ｃは、１フレーム周期内にトータルクロック数Ｂと同回数、上記クロック数Ａ以上の値を示す。すなわち、図４の（ｆ）の例では、出力値Ｃは、エッジ検出信号が立ち上がる１クロック前の時点から、３クロック目と、そこからさらに２クロック目と、そこからさらに２クロック目とに、上記クロック数Ａ以上の値を示し、この状態をクロック数Ａ（＝７）毎に繰り返す。

　上記の出力値Ｃの変化に合わせてＰＷＭクロックが生成されるので、１フレーム周期あたりにクロック数Ａを持つ基準クロックが、１フレーム周期あたりにトータルクロック数Ｂを持つ、すなわちＡ／Ｂ分周された分周クロックに変換されている。

　（分周回路の動作例２）
　次に、フレーム周期が、図４の例に比べて長く変化した場合について、図５に基づいて説明する。

　図５の（ｂ）（ｃ）（ｅ）に示すように、１フレーム周期を検出したクロック数Ａは１１である。この場合にも、分周回路２０の上記動作と同じ動作によって、加算回路２３の出力値Ｃがクロック数Ａを超える毎に、比較選択回路２１は、図５の（ｈ）に示すように、ハイレベルの信号を比較結果として出力する。上記ラッチ回路２２は、この比較結果をラッチして、図５の（ｉ）に示すように、１クロック遅れでＰＷＭクロックとして出力する。

　図５の（ｆ）（ｇ）に示す出力値Ｃおよび分周カウンタ値は、図４の（ｆ）（ｇ）と同様に、フレーム周期と同じ周期で循環する。とりわけ、分周カウンタ値は、フレーム周期に連動して０にリセットされ、出力値Ｃは、１フレーム周期内にトータルクロック数Ｂと同回数、上記クロック数Ａ以上の値を示す。すなわち、図５の（ｆ）の例では、出力値Ｃは、エッジ検出信号が立ち上がる１クロック前の時点から、４クロック目と、そこからさらに４クロック目と、そこからさらに３クロック目とに、上記クロック数Ａ以上の値を示し、この状態をクロック数Ａ（＝１１）毎に繰り返す。

　上記の出力値Ｃの変化に合わせてＰＷＭクロックが生成されるので、１フレーム周期あたりクロック数Ａを持つ基準クロックが、１フレーム周期あたりトータルクロック数Ｂを持つ、すなわちＡ／Ｂ分周された分周クロックに変換されている。

　上記動作例１および２から分かるように、本発明のクロック生成回路６によれば、フレーム周期を検出して得た基準クロックのクロック数Ａと、１フレームあたりに設定した一定のトータルクロック数Ｂとを用いて、基準クロックをフレーム周期の長さによらず、Ａ／Ｂ分周したＰＷＭクロックに変換することができる。

　したがって、フレーム周期が長く変化しても、逆に短く変化しても、変化したフレーム周期に同期したＰＷＭクロックの１フレーム周期あたりのトータルクロック数Ｂを一定値に保つことができる。このため、図２を参照して説明したように、映像信号のソースが変更されたり、表示装置の仕向け地が変更されたり、あるいは未知の映像信号が表示装置に入力されたりした場合であっても、ＰＷＭクロックのクロック数によって制御される光源駆動信号の点灯時間と消灯時間の比率を一定に保つことができる結果、光源３０の点灯輝度を常に一定に保つことができる。

　（分周回路の動作例３）
　次に、フレーム周期が変化した直後の分周回路２０の動作について、図６に基づいて説明する。

　結論として、フレーム周期が変化した直後の１フレーム周期では、ＰＷＭクロックの１フレーム周期あたりのクロック数が、トータルクロック数Ｂにならず、変動してしまう。しかし、２フレーム周期目以降では、図４，５に基づいて説明したように、ＰＷＭクロックの１フレーム周期あたりのクロック数は、トータルクロック数Ｂに保持される。

　このＰＷＭクロックの変動について、以下説明する。その変動をもたらす一番の原因は、フレーム周期を検出して得た周期値（クロック数Ａ）として、図６の（ｅ）に示すように、フレーム周期が変化する前に得た周期値を用いざるを得ないことにある。

　図６の（ｂ）～（ｄ）は、フレーム周期のクロック数Ａが、７から１１に変化したことを示している。それにもかかわらず、検出回路１０は、フレーム周期が変化を始める時点で、その変化直後のフレーム周期を検出することはできないから、フレーム周期が変化を始める直前のクロック数Ａを、分周回路２０に供給せざるを得ない。このため、フレーム周期のクロック数Ａが、７から１１に変化した時点のフレーム周期では、図６の（ｅ）に示すように、クロック数Ａは、まだ７のままである。

　この結果、出力値Ｃがクロック数Ａ（＝７）以上になるタイミングが、出力値Ｃがクロック数Ａ（＝１１）以上になる本来のタイミングよりも早く出現するため、生成されたＰＷＭクロックの１フレーム周期あたりのクロック数は、図６の（ｉ）に示すように、トータルクロック数Ｂ（＝３）を上回り、例えば４になっている。

　しかしながら、フレーム周期が変化してから２フレーム周期目以降では、図６の（ｅ）に示すように、本来のクロック数Ａ（＝１１）が、検出回路１０から分周回路２０に正しく出力される。したがって、フレーム周期が変化してから、１フレーム周期以内に、光源３０を的確に制御することができる。この高速動作の効果は、本発明のクロック生成回路が、デジタル回路によって構成されているゆえである。

　〔実施の形態２〕
　本発明の他の実施の形態について図８に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、前記の実施の形態１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

　図８に、本発明のクロック生成回路の他の構成例を示す。図８のクロック生成回路６Ａは、図３に示すクロック生成回路６に、クロック数Ａ（周期値）の最大値および最小値を規定して、クロック数Ａが取り得る値の範囲に制限を設けるための周期制限回路４０を追加した点において、クロック生成回路６と相違している。

　クロック数Ａが取り得る値の範囲に制限を設けることによって、ＰＷＭクロックの周期が、想定外に長くなったり、短くなったりする不具合の発生を未然に防止することができる。

　例えば、フレーム開始信号が何らかの原因で一時的に停止した場合、カウンタ１５の値が非常に大きくなり、想定外に大きなクロック数Ａが、分周回路２０に出力されるおそれがある。この場合、ＰＷＭクロックの周期が異常に延びるため、光源３０が長時間、点灯状態になったり、光源３０のオンオフ制御の周期が延びる結果、光源３０の点滅が視覚され、見苦しい状態になったりする。

　また、映像信号を切り換えたときに、フレーム開始信号が短時間に連発されると、想定外に小さなクロック数Ａが、分周回路２０に出力される。この場合、ＰＷＭクロックの周期が異常に短くなるため、ＰＷＭクロックを使用しているＬＥＤドライバ８（図１参照）などの回路が、異常動作をするおそれがある。

　本実施形態のクロック生成回路は、このような不具合の発生を抑止し、信頼性を高めることができる。

　（周期制限回路の構成および動作）
　以下、周期制限回路４０の構成と動作とを説明する。周期制限回路４０は、比較回路４１，４３と、選択回路４２，４４とを備えている。

　比較回路４１には、予め定められた最大値Ｍと、インクリメント回路１６の出力値Ｄとが入力され、出力値Ｄが最大値Ｍを超えている（Ｄ＞Ｍ）かどうかが判定される。Ｄ＞Ｍではなければ、比較回路４１は判定結果として０を選択回路４２に出力し、Ｄ＞Ｍであれば、比較回路４１は判定結果として１を選択回路４２に出力する。

　選択回路４２には、上記最大値Ｍと出力値Ｄとが入力され、比較回路４１の判定結果に応じて、最大値Ｍと出力値Ｄとのいずれかを出力する。すなわち、比較回路４１の判定結果０が選択回路４２に入力されると、選択回路４２は出力値Ｄを、比較回路４３と選択回路４４とに出力する一方、比較回路４１の判定結果１が選択回路４２に入力されると、選択回路４２は最大値Ｍを、比較回路４３と選択回路４４とに出力する。

　続いて、比較回路４３には、予め定められた最小値ｍと、選択回路４２の出力値Ｅ（ＭまたはＤの一方）とが入力され、出力値Ｅが最小値ｍより小さい（ｍ＞Ｅ）かどうかが判定される。ｍ＞Ｅではなければ、比較回路４３は判定結果として０を選択回路４４に出力し、ｍ＞Ｅであれば、比較回路４３は判定結果として１を選択回路４４に出力する。

　選択回路４４には、上記最小値ｍと出力値Ｅとが入力され、比較回路４３の判定結果に応じて、最小値ｍと出力値Ｅとのいずれかを出力する。すなわち、比較回路４３の判定結果０が選択回路４４に入力されると、選択回路４４は出力値Ｅを、検出回路１０のラッチ回路１３に出力する一方、比較回路４３の判定結果１が選択回路４４に入力されると、選択回路４４は最小値ｍを、上記ラッチ回路１３に出力する。

　以上により、選択回路４２は、Ｄ＞Ｍとなって最大値Ｍを出力するときには、必ず、ｍ＜Ｅ＝Ｍとなるから、選択回路４４は最大値Ｍをラッチ回路１３に出力し、Ｄ≦Ｍのときに比較回路４３に入力される出力値Ｅ＝Ｄが、ｍ＞Ｄとなったときには、選択回路４４は最小値ｍをラッチ回路１３に出力する。これにより、フレーム周期のクロック数の最大値および最小値が制限される。

　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

　本発明は、映像信号のような周期性信号に同期した第１クロックを、基準となる第２クロックを元にして生成するクロック生成回路に適用でき、さらには、周期性信号に同期して、光源のオンオフを制御する光源制御回路、そのような光源制御回路を備えた表示装置に適用することができる。

　１　　表示装置
　２　　光源制御回路
　４　　液晶パネル（表示パネル）
　６　　ＰＬＬ（クロック生成回路）
　７　　バックライトデータ計算回路（光源制御データ生成回路）
　８　　ＬＥＤドライバ（光源駆動回路）
１０　　検出回路
２０　　分周回路
２１　　比較選択回路
２２　　ラッチ回路（第２ラッチ回路）
２３　　加算回路
２４　　比較回路
２５　　減算回路
２６　　選択回路
２７　　ラッチ回路（第１ラッチ回路）
３０　　光源
４０　　周期制限回路

Claims (12)

1. 　表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間をパルス幅変調方式にて制御する点灯制御方法において、
   　上記点灯時間または消灯時間に対応したパルス幅を決めて光源駆動信号を生成するタイミングを与える第１クロックのパルス間隔を、上記周期の変更に連動して変更し、上記周期の１周期に対する上記第１クロックのクロック数を、上記周期の変更によらず一定値に維持した変調クロックを生成し、上記周期が変わっても、１周期内の点灯時間と消灯時間との比率を一定に保つこと
   を特徴とする点灯制御方法。
2. 　表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間および消灯時間をパルス幅変調方式にて制御するための第１クロックを、基準となる第２クロックを元にして生成するクロック生成方法において、
   　上記第２クロックによって上記周期を検出して得たクロック数Ａと、上記周期の１周期分に対応した上記点灯時間と消灯時間の合計時間を決めるように、予め一定値に定めた上記第１クロックのトータルクロック数Ｂとに基づいて、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして生成すること
   を特徴とするクロック生成方法。
3. 　周期性の有るパルス列からなる周期性信号に同期した第１クロックを、基準となる第２クロックを元にして生成するクロック生成回路において、
   　上記周期性信号の周期を上記第２クロックのクロック数Ａとして検出する検出回路と、
   　上記検出回路が出力する上記クロック数Ａと、上記周期の１周期分に対応して一定値に定められた上記第１クロックのトータルクロック数Ｂとを入力して、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして出力する分周回路とを備えていること
   を特徴とするクロック生成回路。
4. 　表示画面を一定の周期で書き換える映像信号に同期して、上記表示画面を照射する光源の点灯時間および消灯時間をパルス幅変調方式にて制御するための第１クロックを、基準となる第２クロックを元にして生成するクロック生成回路において、
   　上記映像信号の周期を上記第２クロックのクロック数Ａとして検出する検出回路と、
   　上記検出回路が出力する上記クロック数Ａと、上記周期の１周期分に対応した上記点灯時間と消灯時間の合計時間を決める上記第１クロックのトータルクロック数Ｂとを入力して、上記第２クロックをＡ／Ｂ分周した分周クロックを、上記第１クロックとして出力する分周回路とを備えていること
   を特徴とするクロック生成回路。
5. 　上記分周回路は、さらに、
   　比較選択回路と、
   　出力回路と、
   　上記比較選択回路の出力値と上記トータルクロック数Ｂとを加算する加算回路とを備え、
   　上記比較選択回路は、上記クロック数Ａと上記加算回路の出力値Ｃとを比較し、該出力値Ｃが上記クロック数Ａ未満の値であるときには該出力値Ｃを出力し、該出力値Ｃが上記クロック数Ａ以上の値になったときには、該出力値Ｃから上記クロック数Ａを引き算した値を出力するように構成され、
   　上記出力回路は、上記出力値Ｃが上記クロック数Ａ以上の値になる毎に、パルスを出力するように構成されていること
   を特徴とする請求項３または４に記載のクロック生成回路。
6. 　上記比較選択回路は、さらに、
   　上記クロック数Ａと上記加算回路の出力値Ｃとを比較する比較回路と、
   　上記加算回路の出力値Ｃから上記クロック数Ａを引き算する減算回路と、
   　上記比較回路の出力と、上記加算回路の出力と、上記減算回路の出力とが入力され、上記出力値Ｃが上記クロック数Ａ未満であることを、上記比較回路の出力が示している場合、上記加算回路の出力値Ｃを選択する一方、上記出力値Ｃが上記クロック数Ａ以上であることを、上記比較回路の出力が示している場合、上記減算回路の出力を選択して出力する選択回路とを備えていること
   を特徴とする請求項５に記載のクロック生成回路。
7. 　上記比較選択回路は、さらに、
   　上記選択回路の出力を上記第２クロックを用いてラッチし、上記加算回路に出力する第１ラッチ回路を備えていること
   を特徴とする請求項６に記載のクロック生成回路。
8. 　上記出力回路は、上記比較回路の出力を上記第２クロックを用いてラッチする第２ラッチ回路であること
   を特徴とする請求項６または７に記載のクロック生成回路。
9. 　上記クロック生成回路は、デジタル回路によって構成されていること
   を特徴とする請求項３から８のいずれか１項に記載のクロック生成回路。
10. 　上記検出回路は、さらに、
    　上記周期に関して、予め定めた最大値および最小値を与える周期制限回路を備えていること
    を特徴とする請求項３から９のいずれか１項に記載のクロック生成回路。
11. 　請求項４から１０のいずれか１項に記載のクロック生成回路と、
    　上記映像信号が入力され、上記周期を表す同期信号を上記クロック生成回路に供給するとともに、上記光源の点灯時間を定める点灯制御信号を生成する光源制御データ生成回路と、
    　上記同期信号に同期するように上記光源のオンオフを制御する際に、上記光源制御データ生成回路から入力された上記点灯制御信号が示す上記点灯時間を、上記クロック生成回路から入力された上記分周クロックを用いてカウントし、光源駆動信号を生成する光源駆動回路とを備えたこと
    を特徴とする光源制御回路。
12. 　請求項１１に記載の光源制御回路と、
    　上記光源制御回路によって点灯を制御される光源と、
    　上記光源が出射する光の光量を上記映像信号に基づいて変調し、映像を表示する表示パネルとを備えたこと
    を特徴とする表示装置。

Images