WO2010081348A1 - 一种xDSL时间同步方法、装置和系统 - Google Patents

一种xDSL时间同步方法、装置和系统 Download PDF

Info

Publication number
WO2010081348A1
WO2010081348A1 PCT/CN2009/075002 CN2009075002W WO2010081348A1 WO 2010081348 A1 WO2010081348 A1 WO 2010081348A1 CN 2009075002 W CN2009075002 W CN 2009075002W WO 2010081348 A1 WO2010081348 A1 WO 2010081348A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbol
time
delay
clock
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2009/075002
Other languages
English (en)
French (fr)
Inventor
徐贵今
龙国柱
肖瑞杰
赵治磊
邬旭永
贾玉臣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to MX2011007601A priority Critical patent/MX2011007601A/es
Priority to EP09838135.3A priority patent/EP2387190B1/en
Priority to PL09838135T priority patent/PL2387190T3/pl
Priority to RU2011134258/07A priority patent/RU2483460C2/ru
Priority to BRPI0924053-5A priority patent/BRPI0924053B1/pt
Priority to AU2009337606A priority patent/AU2009337606B2/en
Priority to JP2011545611A priority patent/JP5429758B2/ja
Priority to ES09838135.3T priority patent/ES2437665T3/es
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to KR1020117018249A priority patent/KR101288435B1/ko
Priority to CA2749879A priority patent/CA2749879C/en
Publication of WO2010081348A1 publication Critical patent/WO2010081348A1/zh
Priority to US13/184,276 priority patent/US8442175B2/en
Anticipated expiration legal-status Critical
Priority to US13/761,568 priority patent/US10135602B2/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H04L7/0041—Delay of data signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M11/00—Telephonic communication systems specially adapted for combination with other electrical systems
    • H04M11/06—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors
    • H04M11/062—Simultaneous speech and data transmission, e.g. telegraphic transmission over the same conductors using different frequency bands for speech and other data

Definitions

  • the present invention relates to the field of communications, and in particular, to a method, apparatus, and system for xDSL time synchronization. Background technique
  • FIG. 1 shows the schematic diagram of the precise time synchronization implementation proposed by the industry. Assume that Offset is the deviation between the slave clock and the master clock, Delay1 is the path delay from the master clock to the slave clock, and Delay2 is the path delay from the slave clock to the master clock. According to Figure 1, we can see:
  • Offset Tsl - Tml - Delayl
  • the deviation between the clock and the main clock is obtained, and the slave clock can be accurately synchronized to the master clock.
  • the master corresponds to the central office (CO) device
  • the slave corresponds to the customer premises equipment (CPE). Due to CO equipment and CPE
  • CO equipment and CPE The channel between the two is more complicated.
  • the analog circuit, the cable, and the remote analog circuit of the central office must pass through the digital signal processing circuit at the central office and the remote end. Therefore, the downlink delay from the central office to the remote end is not necessarily equal to the far The uplink delay from the end to the central office, that is, the Delay l ⁇ Delay2 in general. According to some measurement results, the difference between Delayl and Delay2 will be much larger than lu S, then we can not directly use the formula (1) to get the deviation between the central office clock and the remote clock.
  • the downlink delay includes a CO digital transmission circuit 70 delay ⁇ tl, a CO analog transmission circuit 203 delay ⁇ t2, a downlink 90 delay ⁇ t3, and a downlink CPE analog reception circuit 205 delay ⁇ 2'.
  • Downstream CPE digital receiving circuit 80 delay ⁇ tl,; uplink delay includes CO digital receiving circuit 75 delay ⁇ t4, uplink CO analog receiving circuit 2005 delay ⁇ t5 , uplink 90 delay ⁇ t6 , uplink CPE analog transmitting circuit
  • the 2003 delay ⁇ t5', the uplink CPE digital transmission circuit 85 delays ⁇ t4'.
  • Delayl ⁇ tl+ ⁇ t2+ ⁇ t3+ ⁇ t2'+ ⁇ tl
  • ⁇ Delay2 ⁇ t4+ ⁇ t5+ ⁇ t6+ ⁇ t5'+ A t4' , and generally, the difference between these two delays will be greater than lu S.
  • the xDSL receiver detects the frame boundary and implements frame synchronization during the initialization process.
  • the synchronization algorithm may have a slight error, and the accuracy of the synchronization is also limited by the sampling rate.
  • the error of the frame synchronization may affect the accuracy of the time synchronization. degree. For example, when the transmitting end starts with a certain frame as the time stamp Tml (CO) or the time stamp Ts2 (CPE), when the CPE receiving end performs the time stamp Tsl or when the CO receiving end performs the time stamp Tm2, its frame synchronization is If the receiving end recovers through a certain algorithm, there is generally a certain error.
  • xDSL may perform Tsl marking in the CPE and Tm2 marking in the CO, especially in the uplink.
  • the CO receives the Tm2 mark, the amplitude of the error is larger because the xDSL sample rate may be lower.
  • the embodiment of the present invention can accurately obtain the delay time of the channel, and can correct the clock time read by the central office and the remote end, and calculate the time synchronization between the remote end and the central office by calculating the deviation between the remote clock and the central office clock.
  • An embodiment of the present invention provides a digital subscriber line DSL time synchronization method, including the following steps:
  • the first device sends a first symbol to the second device, and obtains a time Ts2 for transmitting the first symbol.
  • the first device receives the second symbol sent by the second device, and acquires a time for receiving the second symbol. Tsl ;
  • the first device acquires a time Tm2 when the second device receives the first symbol, and a time Tml when the second device sends the second symbol;
  • the first device adjusts a clock of the first device according to the deviation to achieve synchronization.
  • An embodiment of the present invention provides a digital subscriber line DSL device, including:
  • a sending unit sending a first symbol, and acquiring a time Ts2 for transmitting the first symbol
  • a receiving unit receiving a second symbol sent by the second device, acquiring a time Tsl for receiving the second symbol
  • the processing unit obtains the delay of the DSL device, calculates a deviation between the clock of the DSL device and the clock of the second device according to Ts2, Tsl, Tm2, Tml and the DSL device delay, and adjusts according to the deviation The clock of the DSL device.
  • An embodiment of the present invention provides a digital subscriber line DSL time synchronization system, including a first device and a second device, including:
  • the first device sends a first symbol, and obtains a time Ts2 when the first symbol is sent;
  • Receiving, by the second device, the first symbol acquiring a time Tm2 of receiving the first symbol;
  • the second device sends a second symbol to obtain a time Tml for transmitting the second symbol;
  • the first device receives the second symbol, and obtains a time Ts1 for receiving the second symbol; the second device sends the Tml and Tm2 to the local end;
  • the first device calculates, according to the Ts1, Ts2, Tml, Tm2, the first device delay, a deviation between a clock of the first device and a clock of the second device;
  • the first device adjusts a clock of the first device according to the deviation to achieve synchronization.
  • the embodiment of the invention can solve the problem that the frame boundary is blurred by the frame algorithm of the receiving end, and the synchronization error between the receiving end and the transmitting end is calculated according to the specific symbol sent by the transmitting end, and the frame boundary blur is corrected according to the synchronization error.
  • Time-stamp error At the same time, the deviation of the clock of the remote end and the clock of the central office is obtained by calculating the delay time of the channel, and the time synchronization of the clock of the remote end and the clock of the central office can be accurately realized by this deviation.
  • Figure 1 is a schematic diagram of the 1588V2 time synchronization principle
  • 2 is a schematic diagram of downlink path delay and uplink path delay
  • FIG. 3 is a flow chart of a first embodiment of a synchronization method according to the present invention.
  • Figure 4 is a schematic diagram of elements of the downlink path delay
  • Figure 5 is a schematic diagram of elements of the uplink path delay
  • FIG. 6 is a flow chart of a second embodiment of a synchronization method according to the present invention.
  • Figure 7 is a schematic diagram of a system provided by the present invention.
  • FIG. 8 is a schematic view of the apparatus of the present invention. detailed description
  • a first embodiment of the present invention provides an xDSL time synchronization method, including the following steps: a first device sends a first symbol to a second device, and acquires a time Ts2 for transmitting the first symbol;
  • the first device acquires a time Tm2 at which the second device receives the first symbol and a time Tml at which the second device sends the second symbol;
  • the first device adjusts a clock of the first device according to the deviation to achieve synchronization.
  • the first device is a remote device CPE
  • the second device is a central office CO device.
  • the first device may also be a CO and the second device is a CPE.
  • the uplink and downlink delay sections are equal, there is a certain mathematical relationship between the downlink path delay Delayl and the uplink path delay Delay2, and the clock and the central office (CO) of the remote device (CPE) are obtained.
  • the deviation of the clock, CPE (CO) adjusts the local clock based on this deviation.
  • the time synchronization method provided by the first embodiment captures the manner in which the CPE first sends the synchronization symbol and then sends the synchronization symbol after the CO.
  • the specific process is shown in FIG. 3.
  • Step 10 The CPE sends the first symbol to obtain the time Ts2 for sending the first symbol.
  • the signal transmission is performed in the form of DMT frames. Therefore, the implementation of time synchronization is also implemented by using DMT frames. Therefore, the first symbol sent by the CPE can be a DMT frame, and the specific selection Which frame is negotiated by the CPE and CO.
  • the CPE sends a first symbol (Symbol), when the specific location of the first symbol is written to the cache, or the D/A module reads the specific location of the symbol from the cache, the local clock time is read. Ts2.
  • any position on the first symbol can be used, and the starting position of the first symbol will be exemplified in the following embodiments.
  • Step 20 The CO receives the first symbol sent by the CPE, and obtains an accurate time Tm2 for receiving the first symbol.
  • the CO receives the first symbol sent by the CPE, when the CO writes the data of the starting position of the first symbol into the buffer, or the A/D module reads the data of the starting position of the first symbol from the buffer.
  • the CO local time Tm2 is read, that is, the time stamp action is triggered. Since the CO calculates the frame boundary by a certain algorithm, there may be a certain error in the starting position calculated by the algorithm. At this time, the CO needs to correct the reading time Tm2.
  • the CO corrects Tm2' according to the phase difference of the phase of the receiving point of the sinusoidal signal (which may also be a cosine signal) in the first symbol to the phase of the checkpoint to a time point Tm2 at which the CO should receive the checkpoint, wherein the receiving point
  • the signal point for the first symbol is initially received by the CO, and the check point is a signal point at which the CPE initially transmits the first symbol.
  • the phase of the corresponding point of the sinusoidal signal is certain when the CPE triggers the time stamp, for example, 0 degrees, 45 degrees, 90 degrees. Or other angles, so the CO can use this point as a checkpoint when correcting and obtain the phase of the checkpoint.
  • the following embodiment will give an example of 0 degree.
  • the CO acquires the position of the CO trigger time stamp on the sinusoidal signal, which is the time required for the CO to receive the first symbol's receiving point and calculate the phase of the receiving point to the checkpoint phase.
  • the CO adjusts Tm2 to Tm2 according to this time.
  • the CO can also be corrected by using multiple sinusoidal signals in this symbol. Since the CPE writes the data of the starting position of the first symbol into the buffer or reads from the buffer, each sinusoidal signal in the first symbol is positive. The benefit is that at a certain point, the CO uses these points as checkpoints. CO knows the phase of the checkpoints on these sinusoidal signals when the CPE is time-stamped. For example, the checkpoint on one of the sinusoidal signals is at 0 degrees, one at 90 degrees, one at 45 degrees, and so on.
  • the CO After receiving the first symbol, the CO acquires the corresponding receiving points on each sinusoidal signal used, acquires the phase of the receiving point, and calculates the time required for the phase of the receiving point to the phase of the checkpoint, respectively.
  • the CO is time-stamped on each sinusoidal signal.
  • the phase of these sinusoidal signals can be obtained by fast Fourier transform FFT in the DMT system. In order to improve the estimation accuracy and reduce the influence of noise, it can be averaged after multiple calculations, or the frequency domain equalizer FEQ can be trained after FFT. Because FEQ compensates the angular deviation, the FEQ coefficient after training can also be used to estimate each. The angular deviation of the sinusoidal signal. Since DMT frame synchronization may have errors, these angles obtained by CO may be related to CPE There are deviations.
  • deviations are linear with the frequency of the sinusoidal signal, and the slope directly reflects the frame synchronization error.
  • the deviation of each sinusoidal signal can be separately plotted on the coordinates, and the deviations are directly connected by a line.
  • the slope of this line is the deviation of the time mark caused by the synchronization error of CO. Affected by noise and other factors, the actual calculated angular errors may not be strictly in a straight line.
  • CO can approximate an optimal straight line according to a certain optimization algorithm, such as least squares method, to calculate the far-end time stamp. Error, and according to this error, Tm2 is corrected to Tm2.
  • these angle errors can also be obtained by using the FEQ information, and then Tm2' is adjusted to Tm2 in a similar manner.
  • Step 30 The CO end sends a second symbol to obtain a time Tml for transmitting the second symbol.
  • the CO sends a second symbol, where the second symbol may also be a DMT frame, when the CO writes the data of the starting position of the second symbol into the buffer, or the D/A module of the CO places the specific position of the second symbol
  • the local clock time of the CO is read, that is, the time stamping action is triggered, and the Tml is obtained.
  • the triggering time stamping action is also determined by the CO and the CPE, and the second symbol can be used.
  • the starting position of the second symbol will be exemplified in the following embodiments.
  • Step 40 The CPE receives the second symbol sent by the CO, and obtains an accurate time for receiving the second symbol.
  • the CPE When the CPE writes the data of the starting position of the second symbol into the buffer, or the A/D module reads the data of the starting position of the second symbol from the buffer, the time stamping action is triggered, and the reading is performed.
  • CPE local time Tsl because CPE also calculates the frame boundary by a certain algorithm, so there is a certain error in the judgment of the starting position of the second symbol. Therefore, the CPE needs to read the time Tsl. Correction.
  • the CPE corrects Ts according to the phase difference of the receiving point phase of the sinusoidal signal (which may also be a cosine signal) in the second symbol to the checkpoint phase to a time point Tsl at which the CPE should receive the checkpoint, wherein the receiving point is The CPE initially receives a signal point of the second symbol, and the check point is a signal point at which the CO initially transmits the second symbol.
  • the CPE utilizes a sinusoidal signal in the second symbol, since the phase of the corresponding point on the sinusoidal signal is constant due to the CO trigger time stamping action, the point on the sinusoidal signal can be used as a checkpoint, and Get its phase, for example, 0 degrees, so the CPE can be corrected based on this checkpoint during calibration.
  • the CPE takes the corresponding point of the sinusoidal signal as the receiving point when the CPE receives the second symbol, and acquires the phase of the point, and calculates the time required for the phase to the phase of the nearest checkpoint.
  • the CPE adjusts Tsl' to Tsl according to this time.
  • the CPE can also utilize multiple sinusoidal signals in the second symbol, since the CPE knows the phase at which the corresponding points of the sinusoidal signals are when the CO is time-stamped, for example, the corresponding point of one of the sinusoidal signals is at 0 degrees, and one is at 90. Degree, one is at 45 degrees, etc. Therefore, the corresponding point on each sinusoidal signal can be used as a checkpoint.
  • the CPE obtains the position of the CPE for each time on each sinusoidal signal, uses these points as the receiving points, and calculates the time required for the phase of the receiving point to the phase of the checkpoint, respectively.
  • the CPE is time-stamped on each sinusoidal signal.
  • the angle of these sinusoidal signals can be obtained by FFT in the DMT system.
  • FEQ Frequency Equalizer:
  • FEQ Frequency Equalizer
  • the actual calculated angular errors may not be strictly on a straight line.
  • the far end can be approximated by a certain optimization algorithm, such as the least squares method to calculate an optimal straight line, thereby calculating the CPE time stamp.
  • the deviation, CPE corrects Tsl to Tsl based on this error.
  • step 50 the CPE obtains Tm2 and Tml of the CO.
  • the CO sends Tml and Tm2 to the CPE through the message channel.
  • the CPE obtains the CO device delay and the CPE device delay.
  • the path delay from CO to CPE is shown in Figure 4, including:
  • CO digital transmission circuit delay Atl including CO end BUF201 delay and D/A202 delay, and CPE digital receiving circuit delay ⁇ ⁇ , including CPE delay 207BUF and D/A 206 delay.
  • the two parts of the delay are fixed and can be read directly in the device. These two parts need to be included in the calculation of the delay; in some systems, the two parts are not fixed. Therefore, the two parts are excluded from the calculation; it is also possible that part of the delay of the two parts is fixed, and only the fixed delay part can be included in the calculation.
  • the delay time of the 3 symbol on the CO to CPE line 204 is ⁇ t3, which is unknown.
  • the path delay from CPE to CO is shown in Figure 5, including:
  • the CO sends Atl, ⁇ 2, ⁇ 4', ⁇ 5' to the CPE through the message channel, or the CPE obtains the previously saved data.
  • Step 60 The CPE calculates a deviation between the clock of the CPE and the clock of the CO, and adjusts the clock of the CPE according to the deviation.
  • CPE is based on:
  • the ratio relationship can be obtained through statistics, and the Offset is solved in succession.
  • the specific process is as follows:
  • At3 and At6 are approximately equal or have a ratio, they are approximated here, so they can be solved.
  • Offset ( Tsl-Tml- ( ⁇ 2 + ⁇ 2 ' ) + Ts2 - Tm2 + ( ⁇ 5 + ⁇ 5' )) 12 .
  • the CPE After obtaining the Offset of the clock of the CPE and the clock of the CO, the CPE obtains the local clock time and adjusts the local clock according to the local clock time and Offset.
  • the CPE first transmits the symbol, and after the CO receives the symbol, the CO sends the symbol.
  • the CO transmission symbol CPE receives the symbol.
  • the symbol is retransmitted.
  • the second embodiment will introduce this method. The specific process is shown in Figure 6. Step 15: The CO sends the second symbol to obtain the time Tml for transmitting the second symbol.
  • the CO sends a second symbol, when the CO writes the data of the specific location of the second symbol into the buffer, or the D/A module of the CO reads the data of the specific location of the second symbol from the cache.
  • the time stamp action reads the CO local clock time, and obtains Tml.
  • the second symbol can be a DMT frame.
  • the trigger time stamp is also determined by the CO and CPE, and the second symbol can be used. In any position above, the starting position of the second symbol will be taken as an example in this embodiment.
  • Step 25 The CPE receives the second symbol sent by the CO, and obtains an accurate time for receiving the second symbol.
  • the time stamping action is triggered, and the reading is performed.
  • CPE local time Tsl Since the CPE calculates the frame boundary by a certain algorithm, the initial position calculated by the algorithm may have a certain error. At this time, the CPE needs to correct the read time Tsl, and the specific correction method and the first The calibration process of the CPE is consistent in each embodiment.
  • Step 35 The CPE sends the first symbol to obtain the time Ts2 at which the CPE sends the first symbol.
  • the CPE sends the first symbol, and the first symbol may also be a DMT frame, when the CPE writes the data of the specific location of the first symbol into the buffer, or the D/A module will ⁇ the specific location of the first symbol
  • the time stamp action is triggered, and the local clock time Ts2 is read.
  • the trigger time stamp is also determined by the CO and the CPE, and any position on the first symbol can be used. In the present embodiment, the starting position of the first symbol will be taken as an example.
  • Step 45 The CO receives the first symbol sent by the CPE, and obtains an accurate time Tm2 for receiving the first symbol.
  • the CO receives the first symbol sent by the CPE, when the CO writes the data of the starting position of the first symbol into the buffer, or the A/D module reads the data of the starting position of the first symbol from the buffer.
  • the time stamp action is triggered, the CO local time Tm2 is read, since the CO is passed through a certain The algorithm calculates the frame boundary. Therefore, the CO needs to correct the read time Tm2.
  • the specific correction method is consistent with the CO correction method in the first embodiment.
  • Step 55 The CPE acquires Tml and Tm2 of the CO.
  • the CO sends Tml and Tm2 to the CPE through the message channel.
  • the CPE obtains the CO device delay and the CPE device delay.
  • CO digital transmission circuit delay Atl including CO end BUF201 delay and D/A202 delay, and CPE digital receiving circuit delay ⁇ ⁇ , including CPE delay 207BUF and D/A 206 delay.
  • the two parts of the delay are fixed and can be read directly in the device. These two parts need to be included in the calculation of the delay; in some systems, the two parts are not fixed. Therefore, the two parts are excluded from the calculation; it is also possible that part of the delay of the two parts is fixed, and only the fixed delay part can be included in the calculation.
  • the delay time of the 3 symbol on the CO to CPE line 204 is ⁇ t3, which is unknown.
  • the path delay from CPE to CO is shown in Figure 5, including:
  • the delay time of the 3 signal on the CPE to CO transmission line 2004 is At6, which is unknown.
  • CO sends Atl, ⁇ 2, ⁇ 4', ⁇ 5' to the CPE through the message channel, or CPE The data saved in advance is taken, so the CO may not transmit the information.
  • Step 65 The CPE calculates a deviation between the clock of the CPE and the clock of the CO, and adjusts the clock time of the CPE according to the deviation.
  • the CPE establishes a calculation model, and splits Delayl and Delay2.
  • Specific mathematical relationships can be derived from statistics.
  • the Offset is solved, and the specific process is as follows:
  • Offset can be solved.
  • the CPE After obtaining the Offset of the clock of the CPE and the clock of the CO, the CPE obtains the local clock time and adjusts the local clock according to the local clock time and Offset.
  • a third embodiment of the present invention provides an xDSL time synchronization method, which is applicable to a case where Delayl and Delay2 can be obtained by SELT or DELT.
  • the specific steps are as follows: Step 1: The CO sends a symbol to obtain a transmission symbol time Tml (or CPE). Send the symbol, get the time Ts2) of the transmitted symbol, this symbol can be a DMT frame.
  • Tml transmission symbol time
  • the CO sends a symbol, when the CO writes the data of the specific position of the symbol into the buffer, or the D/A module of the CO reads the data of the specific position of the symbol from the buffer, triggering
  • the time stamp action reads the local clock time of the CO to obtain Tml.
  • the trigger time stamp is also determined by the CO and the CPE, any position on the symbol can be used. In this embodiment, the symbol will be used.
  • the starting position is taken as an example.
  • Step 2 The CPE receives the symbol sent by the CO, and acquires the receiving time Tsl (or the symbol that the CO receives the CO transmission, and acquires the time Tm2 of receiving the symbol).
  • the time stamping action is triggered, and the CPE local is read.
  • Time Tsl because CPE calculates the frame boundary by a certain algorithm, therefore, there may be a certain error in the starting position calculated by the algorithm.
  • the CPE needs to correct the reading time Tsl, and the specific correction is performed.
  • the method is identical to the calibration process of the CPE in the first embodiment.
  • Step 3 The CPE obtains the Tml sent by the CO (or the CPE obtains the Tm2 sent by the CO)
  • the CO sends Tml (or Tm2) to the CPE through the message channel.
  • Step 4 The CPE calculates the deviation between the clock of the CPE and the clock of the CO.
  • Offset Ts 1 -Tml -Delay 1 or
  • Step 4 The CPE reads the local clock time.
  • the CPE adjusts the local clock time according to the local time and Offset.
  • a fourth embodiment of the present invention provides a DSL time synchronization method. Since there is a device delay, when transmitting a symbol for synchronization, the time of transmitting the symbol can take the corresponding device delay into consideration, so that the CPE calculates the Offset. The device that does not need CO to send CO is delayed. The specific steps are as follows:
  • Step 1 The CO side sends the second symbol to obtain the time to send the second symbol.
  • the CO writes the data of the start position of the second symbol into the buffer or reads the data of the start position from the cache, the time stamping action is triggered, and the local clock time Tml is read.
  • Step 2 The CPE receives the second symbol and obtains the time when the CPE receives the second symbol.
  • the time stamping action is triggered, and the reading is performed.
  • CPE local time Tsl Since the CPE calculates the frame boundary by a certain algorithm, the initial position calculated by the algorithm may have a certain error. At this time, the CPE needs to correct the read time Tsl, and the specific correction method and the first The calibration process of the CPE is consistent in each embodiment.
  • Step 3 The CPE sends the first symbol to obtain the time when the first symbol is sent.
  • the CPE sends a first symbol (Symbol), when the data of the specific position of the first symbol is written into the buffer, or the D/A module reads the data of the specific position of the symbol from the buffer.
  • Symbol a first symbol
  • the time stamp action is triggered, the local clock time Ts2 is read.
  • Step 4 The CO receives the first symbol and obtains the time of receiving the first symbol.
  • the CO receives the first symbol sent by the CPE, when the CO writes the data of the starting position of the first symbol into the buffer, or the A/D module reads the data of the starting position of the first symbol from the buffer.
  • the CO local time Tm2 is read. Since the CO calculates the frame boundary by a certain algorithm, there may be a certain error in the starting position calculated by the algorithm. At this time, the CO needs to correct the reading time Tm2, and the specific correction process and the first The embodiments are the same.
  • any position on the first symbol such as the starting position of the first symbol, can be used.
  • Step 5 The CO sends Tml and Tm2 to the CPE through the message channel, and the CPE calculates the offset Offset of the CPE clock and the CO clock.
  • CPE obtains CPE digital receiving circuit delay ⁇ , analog receiving circuit delay At2', digital transmitting circuit delay ⁇ t4' and analog transmitting circuit delay ⁇ t5 '
  • CPE is based on:
  • the CPE is based on:
  • the Offset is calculated by using ⁇ t3 and ⁇ t6 to be approximately equal or to have a ratio relationship.
  • Step 6 The CPE adjusts the clock of the CPE according to Offset.
  • the CPE reads the local clock time before the clock is adjusted according to this time and Offset.
  • the CPE end adjusts the local clock so that the clock of the CPE and the clock of the CO end are synchronized.
  • the clock time of the CO can also be adjusted, so that the local clock of the CO and the clock of the CPE end are synchronized.
  • the synchronization method is the same as CPE. The method described in the above embodiment can be performed multiple times in consideration of the influence of the sampling rate.
  • the present invention provides an xDSL communication system. As shown in FIG. 7, the communication system includes a CO100 and a CPE 200.
  • the CPE 200 transmits a symbol and acquires the time Ts2 at which the first symbol is transmitted.
  • the CPE 200 sends a first symbol, and the first symbol is a DMT frame negotiated by the CO 100 and the CPE 200 in an initialization phase.
  • the CO100 and the CPE 200 negotiate to determine a certain point on the first symbol as a reference, and the point may be any position on the first symbol.
  • the starting position of the first symbol will be exemplified below.
  • the time stamping action is triggered to read the local clock time Ts2 of the CPE 200.
  • the CO100 receives the first symbol sent by the CPE 200, and acquires the time Tm2 of receiving the first symbol.
  • the CO100 writes the data of the starting position of the first symbol into the buffer, or reads the data of the starting position of the first symbol from the buffer, the time stamping action is triggered, and the local clock time Tm2 is read. ,. Since CO100 is a certain algorithm to recover the frame boundary, there may be some error in determining the starting position of the first symbol. Therefore, CO100 needs to correct this time.
  • the CO 100 corrects Tm2' according to the phase difference of the receiving point phase of the sinusoidal signal (which may also be a cosine signal) in the first symbol to the checkpoint phase to a time point Tm2 at which the CO100 should receive the checkpoint, wherein the receiving The point is a signal point at which the CO100 initially receives the first symbol, and the check point is a signal point at which the CPE 200 initially transmits the first symbol.
  • the receiving point is a signal point at which the CO100 initially receives the first symbol
  • the check point is a signal point at which the CPE 200 initially transmits the first symbol.
  • the phase of the corresponding point of the sinusoidal signal is certain when the CPE200 triggers the time stamp, for example, 0 degree, 45 degrees, 90 degrees. Or other angles, so the CO100 can use this point as a checkpoint when correcting and obtain the phase of the checkpoint.
  • the following embodiment will give an example of 0 degree.
  • the CO 100 acquires the position of the CO100 trigger time stamp on this sinusoidal signal. This position is the receiving point at which the CO 100 receives the first symbol, and calculates the phase of the receiving point to the phase of the checkpoint. The required time, CO100 adjusts Tm2' to Tm2 according to this time.
  • the CO100 can also be calibrated using multiple sinusoidal signals in this symbol. Since the CPE200 writes the start position of the first symbol to the buffer or reads from the buffer, each sinusoidal signal in the first symbol is just in a particular At the point, CO100 uses these points as checkpoints. CO100 knows the phase of the checkpoints on these sinusoidal signals when the CPE200 is time-stamped. For example, the checkpoint on one of the sinusoidal signals is at 0 degrees, one At 90 degrees, one at 45 degrees and so on.
  • the CO 100 After receiving the first symbol, the CO 100 separately acquires corresponding receiving points on each sinusoidal signal used, acquires the phase of the receiving point, and calculates the time required for the phase of the receiving point to the phase of the checkpoint, respectively. That is, the CO100 is time-stamped on each sinusoidal signal.
  • the phase of these sinusoidal signals can be obtained by FFT in the DMT system. In order to improve the estimation accuracy and reduce the influence of noise, it can be averaged after multiple calculations, or FEQ (frequency domain equalizer) can be trained after FFT. Because FEQ compensates the angular deviation, the FEQ coefficient after training can also be used. Estimate the angular deviation of each sinusoidal signal.
  • these angle errors can also be obtained by using the FEQ information, and then Tm2' is adjusted to Tm2 in a similar manner.
  • the CO100 sends a second symbol to obtain the time Tml at which the second symbol is transmitted.
  • the CO100 writes the data of the starting position of the second symbol into the buffer or reads the data of the starting position from the buffer, the time stamping action is triggered, and the local clock time Tml of the CO100 is read, in the specific At which point the trigger time stamp is determined by the CO and CPE negotiation, any bit on this symbol can be used.
  • the starting position of the second symbol will be taken as an example.
  • the CPE 200 receives the second symbol sent by the CO100, and obtains the time Tsl of receiving the second symbol.
  • the CPE 200 writes the data of the starting position of the second symbol into the buffer, or reads the data of the starting position of the second symbol from the buffer, the time stamping action is triggered, and the local clock time Tsl is read. ,. Since CPE200 recovers the frame boundary by a certain algorithm, CPE200 retrieves Tsl to Tsl in the same way as CO 100.
  • the CO 100 sends Tml and Tm2 to the CPE200 through the message channel. If the CPE200 does not save the transmission delay and reception delay of the CO100, the CO100 interacts with the CPE200 to send the transmission delay and reception delay of the CO100 to the CPE200 through the message channel. .
  • the CO 100 transmission delay and reception delay include digital transmit circuit delay Atl, analog transmit circuit delay ⁇ t2, analog receive circuit delay ⁇ t5 ' and digital receive circuit delay ⁇ t4 '.
  • the CPE200 obtains the transmission delay and reception delay of the CPE200, including the digital transmission circuit delay ⁇ tl, the analog transmission circuit delay At2', the analog reception circuit delay At5, and the digital reception circuit delay ⁇ t4, which can be directly from the CPE200. Read on the device.
  • the CPE200 calculates the deviation between the clock of the CPE200 and the clock of the CO100 according to the delay of the Tsl, Ts2, Tml, Tm2, CO100 device and the device delay of the CPE200.
  • CPE200 is based on:
  • Offset Tsl - Tml -
  • Delayl Tsl - Tml - ( At2+At3+At2' )
  • the CPE200 adjusts the local clock time to synchronize the local clock with the CO100 clock. If necessary, the clock of the C100200 can be synchronized with the clock of the CO 100 by adjusting the clock of the CO100. The synchronization process and the adjustment of the CPE200 are performed. The same as the clock.
  • the present invention also provides an xDSL communication device, which can be used for a central office and a remote end. As shown in Fig. 8, a transmitting unit 300, a receiving unit 400, and a processing unit 600 are included.
  • a sending unit sending a first symbol, and acquiring a time Ts2 for transmitting the first symbol
  • a receiving unit receiving a second symbol sent by the second device, acquiring a time Tsl for receiving the second symbol
  • the processing unit obtains the delay of the DSL device, calculates a deviation between the clock of the DSL device and the clock of the second device according to Ts2, Tsl, Tm2, Tml and the DSL device delay, and adjusts according to the deviation The clock of the DSL device.
  • the sending unit 300 sends a first symbol, where the first symbol may be a training signal sent in an initialization phase, and the signal may be a DMT frame, and obtain a time Ts2 for transmitting the first symbol.
  • the first symbol may be a training signal sent in an initialization phase
  • the signal may be a DMT frame
  • the transmitting unit 300 writes the data of the start position of the first symbol into the buffer or, when reading the data of the start position of the first symbol from the buffer, triggers the time stamping action, and reads the local time Ts2.
  • the receiving unit 400 receives the second symbol sent by the opposite end, and the second symbol may be a training signal sent in the initialization phase, and acquires a time Ts1 for receiving the second symbol.
  • the receiving unit 400 further includes an acquisition module and a correction module.
  • the acquiring module receives the second symbol, acquires a clock time Ts of the DSL device, and acquires a time Tm2 when the second device receives the first symbol, and a time when the second device sends the second symbol.
  • a correction module according to a phase of the receiving point of the signal in the second symbol to a checkpoint phase The phase difference corrects Ts to a time point Tsl at which the acquisition module should receive the checkpoint, wherein the receiving point is a signal point at which the acquiring module initially receives the second symbol, and the checkpoint is And obtaining, by the second device, a signal point of the second symbol, and acquiring Tsl as a time for the acquiring module to receive the second symbol.
  • the acquisition module When the acquisition module writes the data of the start position of the second symbol to the cache or reads from the cache, it triggers the time stamp action and reads the local clock time Tsl. Since the boundary of the second symbol is recovered by a certain algorithm, there may be a certain error in the positioning of the boundary, and the correction module is based on the phase of the receiving point of the signal in the second symbol to the phase of the checkpoint. The phase difference corrects Ts to the point in time Tsl at which the acquisition module should receive the checkpoint.
  • the correction module acquires the position of the trigger time stamp of the module on a sinusoidal signal, uses this position as the receiving point, calculates the time required for the phase of the receiving point to the phase of the checkpoint, and the correction module corrects Tsl to Tsl according to this time. .
  • the correction module can also utilize a plurality of sinusoidal signals in the second symbol, since the correction module knows the angle at which the corresponding points on the sinusoidal signals are respectively when the second device performs time stamping, and these points are checkpoints, such as one of the sines The signal is at 0 degrees, one at 90 degrees, and one at 45 degrees.
  • the correcting module acquires the position of the acquiring module for time stamping, these points are receiving points, and respectively calculate the time required for the phase of the receiving point to the phase of the checkpoint, the angle of these sinusoidal signals, It can be obtained by FFT in the DMT system. In order to improve the estimation accuracy and reduce the influence of noise, it can be averaged by multiple calculations.
  • the FEQ (Frequency Domain Equalizer) can also be trained after the FFT. Since the FEQ compensates for the angular deviation, the trained FEQ coefficients can also be used to estimate the angular deviation of each sinusoidal signal. Since the DMT frame synchronization may have errors, these angles obtained by the correction module may deviate from the opposite end. These deviations are linear with the frequency of the sinusoidal signal, and the slope directly reflects the frame synchronization error. Therefore, the correction module can separately trace the deviation of each sinusoidal signal on the coordinates, and directly connect the deviations with one line. The slope of the line is the deviation of the time mark caused by the synchronization error at the far end.
  • the actual calculated angular errors may not be strictly in a straight line, and the far end may be based on certain optimization algorithms, such as the most The least square method calculates an optimal straight line to approximate, thereby calculating the error of the far-end time stamp, and the correction module corrects Tsl to Tsl according to this error.
  • the correction module may also be present on the communication device independently of the receiving unit 400.
  • the receiving unit 400 can also receive the information sent by the second device by using the message channel, including the time Tm when the second device receives the first symbol, the time Tml when the second device sends the second symbol, and the sending delay and the receiving delay of the second device.
  • the transmission delay and the reception delay of the second device include: digital transmission circuit delay Atl, analog transmission circuit delay At2, analog reception circuit delay At5', and digital reception circuit delay ⁇ 4'.
  • the processing unit 600 is configured to obtain a delay of the DSL device, and according to the Ts2 acquired by the sending unit, the Ts1, Tm2, Tml acquired by the receiving unit, and the DSL device delay calculating the deviation between the clock of the local end and the clock of the second device, and according to The deviation adjusts the clock of the DSL device.
  • DLS device delays include: digital transmit circuit delay Atl, analog transmit circuit delay At2, analog receive circuit delay At5 and digital receive circuit delay At4, these data can be obtained directly from the DLS device when it leaves the factory.
  • the processing unit 600 is based on:
  • Offset Ts 1 -Tml-
  • Delay l Tsl -Tml- ( Atl+At2+At3+At + t2' )
  • Offset Ts2-Tm2+
  • Delay2 Ts2-Tm2+ ( ⁇ t4 + ⁇ t5+ ⁇ t6+ ⁇ t5' + ⁇ t4 ' ) or
  • Offset Ts 1 -Tml-
  • Delay l Tsl -Tml- ( At2+At3+At2' )
  • Processing unit 600 reads the local clock time and adjusts the local time based on this time and Offset.
  • the second device may be a central office device or a remote device, and the DSL device may also be used at the central office or the remote end.
  • the correction of the local time corresponding to the time stamp enables the receiving end to accurately read the local time, and can calculate the deviation of the clock of the remote end and the clock of the central office, and adjust the far end according to the deviation.
  • the clock realizes the synchronization between the central office clock and the remote clock.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Telephonic Communication Services (AREA)

Description

一种 xDSL时间同步方法、 装置和系统 本申请要求了 2009年 1月 16 日提交的， 申请号为 200910105103.3 , 发 明名称为 "一种 xDSL时间同步方法、 装置和系统" 的中国申请的优先权， 其 全部内容通过引用结合在本申请中。
技术领域
本发明涉及通信领域，尤其涉及一种 xDSL时间同步的方法、装置和系统。 背景技术
由于第三代移动通信（3G ) 以及更先进数字移动技术的出现， 家庭基站 的需求越来越大。 家庭基站对于时间同步有比较高的要求， 时钟同步一般由 于网络设备的终端有时钟恢复模块， 网络满足家庭基站的时钟同步的难度不 大。 但是时间同步的实现要解决很多问题。 图 1 所示为业界提出的精确时间 同步实现的原理图， 假设 Offset为从时钟和主时钟的偏差， Delayl为主时钟 到从时钟的路径延时， Delay2为从时钟到主时钟的路径延时， 根据图 1可知：
Ts0=Tml+Offset
Tsl - TsO=Delayl
于是： Offset =Tsl - Tml - Delayl
同理， Tm2=Ts2 - 0ffset+Delay2
得出 Offset= Ts2 - Tm2+Delay2
如果两个方向的延时相等， Delayl = Delay2 , 那么
Offset= ( Tsl+Ts2-Tml-Tm2、 12 ( 1 )
这样从时钟和主时钟的偏差就得到了， 就可以精确地把从时钟同步到主 时钟上。
但是对于数字用户线（ xDigital Subscriber Line , xDSL )设备进行移动业 务承载的情况， Master对应的是局端（Central Office, CO )设备， Slave对应 的是远端设备 ( Customer Premises Equipment, CPE )。 由于 CO设备和 CPE 之间的信道比较复杂， 要经过局端的模拟电路， 电缆， 远端的模拟电路， 在 局端和远端还要经过数字信号处理电路， 因此局端到远端的下行延时不一定 等于远端到局端的上行延时， 也就是一般情况下 Delay l≠Delay2。 根据一些 测量结果， Delayl和 Delay2的差距会远大于 lu S, 那么我们就不能直接用公 式（ 1 )得到局端时钟和远端时钟的偏差。
如图 2所示， 下行延时包括 CO数字发送电路 70延时 Δ tl、 CO模拟发送 电路 203延时 Δ t2、 下行线路 90延时 Δ t3、 下行 CPE模拟接收电路 205延时 △ ΐ2' , 下行 CPE数字接收电路 80延时 Δ tl，； 上行延时包括 CO数字接收电 路 75延时 Δ t4,上行 CO模拟接收电路 2005延时 Δ t5 ,上行线路 90延时△ t6, 上行 CPE模拟发送电路 2003延时△ t5' ,上行 CPE数字发送电路 85延时△ t4'。 一般†f况下 Delayl=△ tl+△ t2+△ t3+△ t2'+△ tl，≠ Delay2=△ t4+△ t5+△ t6+△ t5'+ A t4' , 而且， 一般这两个延时的差会大于 lu S。
xDSL接收器在初始化过程中会检测帧边界并实现帧同步， 在实际实现 时， 同步算法可能会存在少许误差， 同时同步的精度还受到取样率的限制， 帧同步的误差可能影响时间同步的准确度。 如发送端以某帧起始作为时间标 记 Tml(CO)或时间标记 Ts2(CPE),在 CPE接收端进行时间标记 Tsl的时候或在 CO接收端进行时间标记 Tm2的时候， 它的帧同步是接收端通过一定的算法 恢复过来的，一般存在一定误差，那么由于这个帧同步误差的存在，导致 xDSL 在 CPE进行 Tsl标记和在 CO进行 Tm2标记的时候可能误差较大， 特别是在 上行链路中 CO接收做 Tm2标记的时候， 由于 xDSL釆样率可能较低， 导致 这种误差的幅值更大。
也可以通过直接测量下行信道延迟时间的方法得到 Delayl , 这样可以直 接得到 CO和 CPE的延迟时间偏差 Offset = Tsl - Tml - Delayl , 但是目前， xDSL信道 (主要是线路）的时间延时测量还不是特别准确，特别是线路较长， 线路噪声较大， 线路存在桥接抽头等复杂的情况。
发明内容 本发明实施例能准确获取信道的延迟时间， 并能对局端和远端读取的时 钟时间进行校正， 通过计算远端的时钟和局端的时钟的偏差实现远端和局端 的时间同步。
本发明一个实施例提供一种数字用户线 DSL时间同步方法， 包括以下步 骤：
第一设备向第二设备发送第一符号， 获取发送所述第一符号的时间 Ts2; 所述第一设备接收所述第二设备发送的第二符号， 并获取接收所述第二 符号的时间 Tsl ;
所述第一设备获取所述第二设备接收所述第一符号的时间 Tm2和、 所述 第二设备发送所述第二符号的时间 Tml ;
所述第一设备根据所述 Tsl、 Ts2、 Tml、 Tm2、 所述第一设备的延时计算 所述第一设备的时钟和所述第二设备的时钟的偏差；
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
本发明一个实施例提供一种数字用户线 DSL设备， 包括：
发送单元， 发送第一符号， 并获取发送所述第一符号的时间 Ts2;
接收单元， 接收第二设备发送的第二符号， 获取接收所述第二符号的时 间 Tsl ; 和
获取所述第二设备接收所述第一符号的时间 Tm2、 所述第二设备发送所 述第二符号的时间 Tml ;
处理单元， 获取所述 DSL设备延时， 根据 Ts2、 Tsl、 Tm2、 Tml和所述 DSL设备延时计算所述 DSL设备的时钟和所述第二设备的时钟的偏差， 并根 据所述偏差调整所述 DSL设备的时钟。
本发明一个实施例提供一种数字用户线 DSL时间同步系统， 包括第一设 备和第二设备， 包括：
所述第一设备发送第一符号， 获取发送所述第一符号的时间 Ts2;
所述第二设备接收所述第一符号， 获取接收所述第一符号的时间 Tm2; 所述第二设备发送第二符号， 获取发送所述第二符号的时间 Tml ;
所述第一设备接收所述第二符号， 获取接收所述第二符号的时间 Tsl ; 所述第二设备将所述 Tml、 Tm2发送给所述本端；
所述第一设备根据所述 Tsl、 Ts2、 Tml、 Tm2、 所述第一设备延时计算所 述第一设备的时钟和所述第二设备的时钟的偏差；
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
本发明实施例能解决接收端算法恢复帧边界造成帧边界模糊的问题， 根 据发送端发送的特定符号计算接收端与发送端之间的同步误差， 并根据该同 步误差校正因帧边界模糊造成的时间标记误差； 同时通过对信道的延迟时间 的计算获取远端的时钟和局端的时钟的偏差， 通过这个偏差能准确实现远端 的时钟和局端的时钟的时间同步。
附图说明
图 1为 1588V2时间同步原理示意图；
图 2为下行路径延时和上行路径延时示意图；
图 3为本发明同步方法第一实施例流程图；
图 4为下行路径延时组成元素示意图；
图 5为上行路径延时组成元素示意图；
图 6为本发明同步方法第二实施例流程图；
图 7为本发明提供的系统示意图；
图 8为本发明装置示意图。 具体实施方式
下面将结合附图对本发明进行清楚而完整的说明：
本发明第一个实施例提供一种 xDSL时间同步方法， 包括以下步骤： 第一 设备向第二设备发送第一符号， 获取发送所述第一符号的时间 Ts2;
所述第一设备接收所述第二设备发送的第二符号， 并获取接收所述第二 符号的时间 Tsl ;
所述第一设备获取所述第二设备接收所述第一符号的时间 Tm2和所述第 二设备发送所述第二符号的时间 Tml ;
所述第一设备根据所述 Tsl、 Ts2、 Tml、 Tm2、 所述第一设备的延时计算 所述第一设备的时钟和所述第二设备的时钟的偏差；
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。 在以 下实施例中， 将以第一设备为远端设备 CPE, 第二设备为局端 CO设备作为 举例， 本领域技术人员可以理解， 第一设备也可以是 CO, 第二设备为 CPE。
在上行线路和下行线路延时部相等的情况下， 利用下行路径延时 Delayl 和上行路径延时 Delay2之间存在一定的数学关系， 获取远端设备（ CPE ) 的 时钟和局端（ CO )的时钟的偏差， CPE ( CO )才艮据这个偏差调整本地的时钟。
第一个实施例所提供的时间同步方法釆取 CPE先发送同步符号， CO后 发送同步符号的方式， 具体过程如图 3所示。
步骤 10, CPE发送第一符号， 获取发送第一符号的时间 Ts2。
由于 xDSL釆用离散多载波 DMT调制方式， 信号的传送是以 DMT帧的 方式进行， 因此在实现时间同步时也是利用 DMT帧来实现， 因此， CPE发送 的第一符号可以是 DMT帧， 具体选择哪一个帧由 CPE和 CO协商确定。
在初始化阶段， CPE发送第一符号（Symbol ), 当将第一符号的特定位置 写入緩存， 或者 D/A模块将这个符号的特定位置从緩存中读取出来时， 读取 本地的时钟时间 Ts2。
在具体哪一点上触发时间标记也由 CO和 CPE协商确定， 可以使用第一 符号上的任一位置， 在以下实施例中将以第一符号的起始位置作为举例。
步骤 20， CO接收 CPE发送的第一符号， 获取接收第一符号的准确时间 Tm2。
CO接收 CPE发送的第一符号，当 CO将第一符号的起始位置的釆样数据 写入緩存， 或者 A/D模块将第一符号的起始位置的釆样数据从緩存中读取出 来时， 读取 CO本地时间 Tm2，， 即触发时间标记动作。 由于 CO是通过一定 的算法来计算帧边界的， 因此， 通过算法计算出来的起始位置可能存在一定 的误差， 这时就需要 CO对读取的时间 Tm2，进行校正。
CO根据第一符号中的正弦信号（也可以是余弦信号）的接收点相位到校 验点相位的相位差将 Tm2' 校正到 CO应当接收校验点的时间点 Tm2， 其中， 所述接收点为 CO初始接收到第一符号的信号点， 所述校验点为 CPE初始发 送第一符号的信号点。
当 CO根据第一符号中一个正弦信号对读取的时间 Tm2，进行校正时， 由于 CPE触发时间标记时这个正弦信号对应点所处的相位是一定的 , 比 如为 0度、 45度、 90度或者其他角度， 因此 CO在校正时可以将这个点作为 校验点 , 并获取校验点的相位 , 以下实施例将以 0度举例。
CO获取这个正弦信号上 CO触发时间标记的位置， 这个位置为 CO接收 第一符号的接收点， 并计算接收点的相位到校验点的相位所述需要的时间，
CO根据这个时间将 Tm2，调整到 Tm2。
CO也可以利用这个符号中的多个正弦信号来进行校正， 由于 CPE将第 一符号的起始位置的釆样数据写入緩存或者从緩存读取时， 第一符号中每个 正弦信号都正好处在一个特定点上， CO将这些点作为校验点， CO知道 CPE 做时间标记的时候这些正弦信号上的校验点分别所处的相位， 比如其中一个 正弦信号上的校验点处在 0度， 一个处在 90度， 一个处在 45度等。
CO接收到第一符号后， 分别获取所利用的每个正弦信号上对应的接收 点， 并获取接收点的相位， 分别计算接收点的相位到校验点的相位所需要的 时间，这些时间即每个正弦信号上 CO做时间标记的偏差，这些正弦信号的相 位， 在 DMT系统中可通过快速傅里叶变换 FFT得到。 为提高估计精度， 减 小噪声的影响，可通过多次计算后平均，也可在 FFT后训练频域均衡器 FEQ, 因 FEQ会对角度偏差进行补偿，训练后的 FEQ系数也可用来估计各正弦信号 的角度偏差。 由于 DMT帧同步可能有误差， CO得到的这些角度与 CPE可能 有偏差， 这些偏差是与正弦信号的频率成线性关系，其斜率就直接反映出帧同 步误差。 可以在坐标上分别将每个正弦信号的偏差描出来， 将这些偏差用一 条直接连起来， 这条直线的斜率就是 CO 因同步误差造成的做时间标记的偏 差。 受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一条 直线上， CO可以根据一定的优化算法， 如最小二乘法算出一条最优的直线来 逼近， 从而计算远端时间标记的误差， 并根据这个误差将 Tm2，校正到 Tm2。
根据 XDSL系统的特点， 也可以利用 FEQ信息得到这些角度误差， 然后 用类似的方法把 Tm2'调整为 Tm2。
步骤 30, CO端发送第二符号， 获取发送第二符号的时间 Tml。
CO发送第二符号， 其中， 第二符号也可以是 DMT帧， 当 CO将第二符 号的起始位置的釆样数据写入緩存， 或者 CO的 D/A模块将第二符号的特定 位置的釆样数据从緩存中读取出来时，读取 CO本地的时钟时间， 即触发时间 标记动作 , 得到 Tml , 在具体哪一点上触发时间标记动作也由 CO和 CPE协 商确定， 可以使用第二符号上的任一位置， 在以下实施例中将以第二符号的 起始位置作为举例。
步骤 40， CPE接收 CO发送的第二符号， 获取接收第二符号的准确时间
Tsl。
当 CPE将第二符号的起始位置的釆样数据写入緩存， 或者 A/D模块将第 二符号的起始位置的釆样数据从緩存中读取出来时， 触发时间标记动作， 读 取 CPE本地时间 Tsl，， 由于 CPE是也是通过一定的算法来计算帧边界的， 这 样对第二符号的起始位置的判断会存在一定的误差， 因此， 也需要 CPE对读 取的时间 Tsl，进行校正。
CPE根据第二符号中的正弦信号 （也可以是余弦信号） 的接收点相位到 校验点相位的相位差将 Ts 校正到 CPE应当接收校验点的时间点 Tsl ,其中， 所述接收点为 CPE初始接收到第二符号的信号点， 所述校验点为 CO初始发 送第二符号的信号点。 当 CPE利用第二符号中的一个正弦信号时， 由于 CO触发时间标记动作 时这个正弦信号上对应点所处的相位是一定的， 因此， 可以将这个正弦信号 上的点作为校验点， 并获取它的相位， 比如为 0度， 因此 CPE在校正时可以 根据这个校验点来进行校正。
CPE将 CPE接收第二符号时正弦信号对应点作为接收点， 并获取这个点 的相位， 计算这个相位到最近的校验点的相位所需要的时间， CPE根据这个 时间将 Tsl '调整到 Tsl。
CPE也可以利用第二符号中的多个正弦信号， 由于 CPE知道 CO做时间 标记的时候这些正弦信号对应点所处的相位， 比如其中一个正弦信号的对应 点处在 0度， 一个处在 90度， 一个处在 45度等， 因此， 可以将每个正弦信 号上对应点作为校验点。 CPE接收到第二符号后， 分别获取每个正弦信号上 CPE做时间标记的位置， 将这些点作为接收点， 并分别计算接收点的相位到 校验点的相位所需要的时间， 这些时间即每个正弦信号上 CPE做时间标记的 偏差， 这些正弦信号的角度， 在 DMT系统中可通过 FFT得到。 为提高估计 精度， 减小噪声的影响， 可通过多次计算后平均。 也可在 FFT后训练 FEQ (频 域均衡器：)， 因 FEQ会对所述角度偏差进行补偿， 训练后的 FEQ系数也可用 来估计各正弦信号的角度偏差。 由于 DMT帧同步可能有误差， CPE得到的这 些角度与 CO可能有偏差， 这些偏差是与正弦信号的频率成线性关系，其斜率 就直接反映出帧同步误差。 可以在坐标上分别将每个正弦信号的偏差描出来， 将这些偏差用一条直线接连起来， 这条直线的斜率就是远端因同步误差造成 的做时间标记的偏差。 受噪声等因素影响,实际计算得到的这些角度误差可能 不是严格的在一条直线上,远端可以根据一定的优化算法， 如最小二乘法算出 一条最优的直线来逼近， 从而计算 CPE做时间标记的偏差， CPE根据这个误 差将 Tsl，校正到 Tsl。
步骤 50, CPE获取 CO的 Tm2和 Tml。
CO通过消息通道将 Tml、 Tm2发送给 CPE。 CPE获取 CO设备延时和 CPE设备延时。
CO到 CPE的路径延时如图 4所示， 包括：
① CO数字发送电路延时 Atl,包括 CO端 BUF201延时和 D/A202延时， 及 CPE数字接收电路延时△ ΐ , 包括 CPE延时 207BUF和 D/A 206延时。在 有些系统设计中这两部分延时是固定的， 可以在设备中直接读取， 在计算延 时的时候这两部分则需要包括在里面； 在有些系统中， 这两部分延时是不固 定的， 因此在计算的时候要将这两部分排除在外； 也可能这两部分延时的一 部分是固定的， 则在计算的时候可只包括固定延时部分。
② CO模拟发送电路 203的延时 At2和 CPE模拟接收电路 205的延时 Δ XT„ 其中， At2、 Δΐ2' 都是在设备上， 可以在出厂前获得或通过 CPE和 CO 设备交互信息获得；
③符号在 CO到 CPE的线路 204上的延迟时间 Δ t3 , 这个是未知的。 CPE到 CO的路径延时如图 5所示， 包括：
① CPE数字发送电路延时 At4, 包括 CPE BUF2001延时和 CPE端 D/A 2002延时， 及 CO数字接收电路延时 At4' , 包括 CO端 D/A 2006延时和 BUF2007延时。 在系统设计中这两部分延时是固定的， 可以直接从设备中读 取。 在有些系统中这两部分是不固定的， 则在计算的时候这两部分不包括在 内。
② CPE模拟发送电路 2003的延迟时间 At5和 CO模拟接收电路 2005的 延迟时间 At5'， 由于 At5、 Δΐ5' 都是在设备上， 可以在出厂前获得或通过 CO和 CPE设备交互信息获得。
③信号在 CPE到 CO的传输线路 2004上的延迟时间 At6, 这个未知。 CO将 Atl、 Δΐ2, Δΐ4' , Δΐ5' 通过消息通道发送给 CPE, 或者 CPE获 取事先保存的数据。
步骤 60, CPE计算 CPE的时钟和 CO的时钟的偏差， 并根据偏差调整 CPE的时钟。 CPE根据：
CPE的时钟和 CO的时钟的偏差 Offset=Tsl-Tm2- Delay 1和
Offset=Tm2-Ts2+ Delay2
计算 Offset。
在具体的计算过程中， CPE建立计算模型， 将 Delayl、 Delay2进行拆分， CPE保存有 Delayl和 Delay2的数学关系， 比如， △ t3=0.9△ t6, 或者△ t6=0.9 At3等比率关系， 这个比率关系可以通过统计得出， 连立解出 Offset, 具体过 程如下：
Offset=Ts 1 -Tml -Delay 1 =Ts 1 -Tml - ( Atl+At2+At3+At + t2' ) Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At4+ At5+At6+At5' + Δΐ4' ) 或者
Offset=Tsl - Tml - Delayl =Tsl - Tml - ( At2+At3+At2' )
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At5+At6+At5' )
由于 At3 和 At6近似相等或者存在比率， 此处以近似相等计算， 因此， 可以解出
Offset= ( Tsl-Tml- ( Δΐ1+Δΐ2+Δΐ1'+Δΐ2' ) + Ts2 - Tm2 + ( Δ t4+ Δ t5 + Δΐ4'+Δΐ5' )) 12
或者
Offset = ( Tsl-Tml- ( Δΐ2+Δΐ2' ) + Ts2 - Tm2 + ( Δΐ5 +Δΐ5' )) 12。 获取 Offset后可以获取相关 Delayl和 Delay2:
Delayl =Ts 1 -Tml -Offset
Delay2=Ts2-Tm2+Offset
在获取 CPE的时钟和 CO的时钟的偏差 Offset后 , CPE获取本地的时钟 时间， 根据本地的时钟时间和 Offset调整本地的时钟。
在上面的实施例中是釆用 CPE先发送符号， CO接收后再由 CO发送符号 的方式， 在实际的监测过程中， 也可以是 CO发送符号 CPE收到这个符号后 再发送符号， 下面第二个实施例将介绍这种方式， 具体过程如图 6所示： 步骤 15 , CO发送第二符号， 获取发送第二符号的时间 Tml。
在初始化阶段， CO发送第二符号， 当 CO将第二符号的特定位置的釆样 数据写入緩存， 或者 CO的 D/A模块将第二符号的特定位置的釆样数据从緩 存中读取出来时， 触发时间标记动作 , 读取 CO本地的时钟时间 , 得到 Tml , 其中， 第二符号可以为 DMT帧， 在具体哪一点上触发时间标记也由 CO和 CPE协商确定， 可以使用第二符号上的任一位置， 在本实施例中将以第二符 号的起始位置作为举例。
步骤 25， CPE接收 CO发送的第二符号， 获取接收第二符号的准确时间
Tsl。
当 CPE将第二符号的起始位置的釆样数据写入緩存， 或者 A/D模块将第 二符号的起始位置的釆样数据从緩存中读取出来时， 触发时间标记动作， 读 取 CPE本地时间 Tsl，。 由于 CPE是通过一定的算法来计算帧边界的， 因此， 通过算法计算出来的起始位置可能存在一定的误差， 这时就需要 CPE对读取 的时间 Tsl，进行校正，具体校正方法和第一个实施例中 CPE的校正过程一致。
步骤 35 , CPE发送第一符号， 获取 CPE发送第一符号的时间 Ts2。
在初始化阶段， CPE发送第一符号， 第一符号也可以是 DMT帧， 当 CPE 将第一符号的特定位置的釆样数据写入緩存， 或者 D/A模块将第一符号的特 定位置的釆样数据从緩存中读取出来时， 触发时间标记动作， 读取本地的时 钟时间 Ts2,在具体哪一点上触发时间标记也由 CO和 CPE协商确定，可以使 用第一符号上的任一位置， 在本实施例中将以第一符号的起始位置作为举例。
步骤 45， CO接收 CPE发送的第一符号， 获取接收第一符号的准确时间 Tm2。
CO接收 CPE发送的第一符号，当 CO将第一符号的起始位置的釆样数据 写入緩存， 或者 A/D模块将第一符号的起始位置的釆样数据从緩存中读取出 来时， 触发时间标记动作， 读取 CO本地时间 Tm2，， 由于 CO是通过一定的 算法来计算帧边界的， 因此， 需要 CO对读取的时间 Tm2，进行校正， 具体的 校正方法和第一个实施例中 CO的校正方法一致。
步骤 55, CPE获取 CO的 Tml、 Tm2。
CO通过消息通道将 Tml、 Tm2发送给 CPE。
CPE获取 CO设备延时和 CPE设备延时。
① CO数字发送电路延时 Atl,包括 CO端 BUF201延时和 D/A202延时， 及 CPE数字接收电路延时△ ΐ , 包括 CPE延时 207BUF和 D/A 206延时。在 有些系统设计中这两部分延时是固定的， 可以在设备中直接读取， 在计算延 时的时候这两部分则需要包括在里面； 在有些系统中， 这两部分延时是不固 定的， 因此在计算的时候要将这两部分排除在外； 也可能这两部分延时的一 部分是固定的， 则在计算的时候可只包括固定延时部分。
② CO模拟发送电路 203的延时 At2和 CPE模拟接收电路 205的延时 Δ XT„ 其中， At2、 Δΐ2' 都是在设备上， 可以在出厂前获得或通过 CPE和 CO 设备交互信息获得；
③符号在 CO到 CPE的线路 204上的延迟时间 Δ t3 , 这个是未知的。 CPE到 CO的路径延时如图 5所示， 包括：
① CPE数字发送电路延时 At4, 包括 CPE BUF2001延时和 CPE端 D/A 2002延时， 及 CO数字接收电路延时 At4' , 包括 CO端 D/A 2006延时和 BUF2007延时。 在系统设计中这两部分延时是固定的， 可以直接从设备中读 取。 在有些系统中这两部分是不固定的， 则在计算的时候这两部分不包括在 内。
② CPE模拟发送电路 2003的延迟时间 At5和 CO模拟接收电路 2005的 延迟时间 At5'， 由于 At5、 Δΐ5' 都是在设备上， 可以在出厂前获得或通过 CO和 CPE设备交互信息获得。
③信号在 CPE到 CO的传输线路 2004上的延迟时间 At6, 这个未知。 CO将 Atl、 Δΐ2, Δΐ4' , Δΐ5' 通过消息通道发送给 CPE, 或者 CPE获 取事先保存的数据， 因此 CO也可以不发送这些信息。
步骤 65 , CPE计算 CPE的时钟和 CO的时钟的偏差， 并根据这个偏差调 整 CPE的的时钟时间
CPE根据
Offset=Tsl-Tm2- Delayl和
Offset=Ts2-Tm2+ Delay2
计算 Offset。
在具体的计算过程中， CPE建立计算模型， 将 Delayl、 Delay2进行拆分， CPE上保存有 Delayl和 Delay2的数学关系，比如，△ t3=0.9△ t6,或者△ t6=0.9 At3等比率关系， 具体数学关系可以通过统计得出。 连立解出 Offset, 具体过 程如下：
Offset=Ts 1 -Tml -Delay 1 =Ts 1 -Tml - ( Atl+At2+At3+At + t2' ) Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At4+ At5+At6+At5' + Δΐ4' ) 或者
Offset=Tsl - Tml - Delayl =Tsl - Tml - ( At2+At3+At2' )
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At5+At6+At5' )
由于 At3和 At6近似相等或者存在比率， 因此， 可以解出 Offset。
获取 Offset后可以获取相关 Delayl和 Delay2:
Delayl =Ts 1 -Tml -Offset
Delay2=Ts2-Tm2+Offset
在获取 CPE的时钟和 CO的时钟的偏差 Offset后 , CPE获取本地的时钟 时间， 根据本地的时钟时间和 Offset调整本地的时钟。
本发明第三个实施例提供一种 xDSL时间同步方法， 该方法针对 Delayl 和 Delay2可以通过 SELT或者 DELT等方法获取的情况， 具体步骤如下： 步骤 1, CO发送符号获取发送符号时间 Tml (或者 CPE发送符号， 获取 发送符号的时间 Ts2), 这个符号可以是 DMT帧。 在初始化阶段， CO发送符号， 当 CO将这个符号的特定位置的釆样数据 写入緩存， 或者 CO的 D/A模块将这个符号的特定位置的釆样数据从緩存中 读取出来时， 触发时间标记动作， 读取 CO本地的时钟时间， 得到 Tml , 在 具体哪一点上触发时间标记也由 CO和 CPE协商确定， 可以使用这个符号上 的任一位置， 在本实施例中将以这个符号的起始位置作为举例。
步骤 2, CPE接收 CO发送的符号， 并获取接收时间 Tsl (或者 CO接收 CO发送的符号， 并获取接收这个符号的时间 Tm2)。
当 CPE将这个符号的起始位置的釆样数据写入緩存， 或者 A/D模块将这 个符号的起始位置的釆样数据从緩存中读取出来时， 触发时间标记动作， 读 取 CPE本地时间 Tsl，， 由于 CPE是通过一定的算法来计算帧边界的， 因此， 通过算法计算出来的起始位置可能存在一定的误差， 这时就需要 CPE对读取 的时间 Tsl，进行校正，具体校正方法和第一个实施例中 CPE的校正过程一致。
步骤 3 , CPE获取 CO发送的 Tml (或者 CPE获取 CO发送的 Tm2)
CO通过消息通道将 Tml (或者 Tm2)发送给 CPE。
步骤 4, CPE计算 CPE的时钟和 CO的时钟的偏差
CPE根据
Offset=Ts 1 -Tml -Delay 1或者
(Offset=Ts2-Tm2+Delay2)
由于 Delayl (或者 Delay2)已经测量出来， 因此， 可以解出 Offset。
步骤 4 , CPE读取本地的时钟时间， CPE根据本地时间和 Offset调整本地 的时钟时间。
本发明第四个实施例提供一种 DSL时间同步方法， 由于存在设备延时， 因此在发送符号进行同步时， 发送符号的时间可以将对应的设备延时考虑进 去， 这样， CPE在计算 Offset时就不需要 CO发送 CO的设备延时了， 具体步 骤如下：
第一步： CO端发送第二符号， 获取发送第二符号的时间。 在初始化阶段， CO将第二符号的起始位置的釆样数据写入緩存或者将这 个起始位置的釆样数据从緩存读取出来时， 触发时间标记动作， 读取本地的 时钟时间 Tml。
CO获取 CO数字发送延时 Δ tl和模拟发送延时 Δ t2 , 并对 CO发送第二 符号的时间进行处理， 具体的， Tml=Tml+ A tl+ A t2 , 如果数字发送部分延 时不固定可以将这部分排除在外， 那么 Tml=Tml+ A t2。
第二步： CPE接收第二符号， 获取 CPE接收第二符号的时间。
当 CPE将第二符号的起始位置的釆样数据写入緩存， 或者 A/D模块将第 二符号的起始位置的釆样数据从緩存中读取出来时， 触发时间标记动作， 读 取 CPE本地时间 Tsl，。 由于 CPE是通过一定的算法来计算帧边界的， 因此， 通过算法计算出来的起始位置可能存在一定的误差， 这时就需要 CPE对读取 的时间 Tsl，进行校正，具体校正方法和第一个实施例中 CPE的校正过程一致。
第三步： CPE发送第一符号， 获取发送第一符号的时间。
在初始化阶段， CPE发送第一符号（Symbol ), 当将第一符号的特定位置 的釆样数据写入緩存或者、 D/A模块将这个符号的特定位置的釆样数据从緩 存中读取出来时， 触发时间标记动作， 读取本地的时钟时间 Ts2。
第四步： CO接收第一符号， 获取接收第一符号的时间。
CO接收 CPE发送的第一符号，当 CO将第一符号的起始位置的釆样数据 写入緩存， 或者 A/D模块将第一符号的起始位置的釆样数据从緩存中读取出 来时， 触发时间标记动作， 读取 CO本地时间 Tm2，。 由于 CO是通过一定的 算法来计算帧边界的， 因此， 通过算法计算出来的起始位置可能存在一定的 误差， 这时就需要 CO对读取的时间 Tm2，进行校正， 具体校正过程和第一个 实施例相同。
在具体第一符号哪一点上触发时间标记动作由 CO和 CPE协商确定， 可 以使用第一符号上的任一位置， 比如， 第一符号的起始位置。
CO获取 CO数字接收电路延时 A t4和模拟接收电路延时 A t5 , 并对 CO 接收第一符号的时间进行处理， 具体的， Tm2=Tm2-At4-At5, 如果数字发送 部分延时不固定可以将这部分排除在外， 那么 Tm2=Tm2-At5。
第五步： CO将 Tml、 Tm2通过消息通道发送给 CPE, CPE计算 CPE 的时钟和 CO的时钟的偏差 Offset。
CPE获取 CPE的数字接收电路延时 Δΐ , 模拟接收电路延时 At2'、 数 字发送电路延时 Δ t4' 和模拟发送电路延时 Δ t5 '
CPE根据：
Offset=Ts 1 -Tml -Delay 1 =Ts 1 -Tml -( Δ 11 ' + t2' +At3), 和
Offset=Ts2-Tm2+Delayl=Ts2-Tm2+( Δ t4' + t5' +At6)
计算 Offset,
或者 CPE因为数字接收和发送延时部固定而将这部分排除在外， 根据： Offset=Ts 1 -Tml -Delay 1 =Ts 1 -Tml -( Δ t2 ' +At3), 和
Offset=Ts2-Tm2+Delayl=Ts2-Tm2+(△ t5' +At6)
计算 Offset。
在这个过程中， CPE也可以对发送第二符号时间 Ts2 以及接收第一符号 的时间 Tsl进行处理，比如， Tsl=Tsl-Atr -Δΐ2'或者 Tsl=Tsl-At2'； Ts2=Ts2- △ t4' -Δΐ5' 或者 Ts2=Ts2-W ,
这样， CPE在计算 Offset时， 根据：
Offset=Ts 1 -Tml -Delay l=Tsl -Tml - Δ t3 , 和
Offset=Ts2-Tm2+Delayl=Ts2-Tm2+△ t6
利用， Δ t3和 Δ t6近似相等或者存在比率关系计算 Offset。
第六步： CPE根据 Offset调整 CPE的时钟。
CPE读取本地的时钟时间 , 才艮据这个时间和 Offset调整的时钟的时间。 在以上实施例中是 CPE端对本地的时钟进行调整， 使得 CPE的时钟和 CO端的时钟同步， 实际上， 也可以调整 CO的时钟时间， 使得 CO的本地的 时钟和 CPE端的时钟同步， 具体的同步方法和 CPE是一样的。 在上面实施例所述的方法考虑到取样率的影响， 可以执行多次。
本发明提供一种 xDSL通信系统， 如图 7所示， 该通信系统包括 CO100 和 CPE200。
CPE200发送符号，获取发送第一符号的时间 Ts2。 CPE200发送第一符号， 第一符号为初始化阶段 CO 100和 CPE200协商确定的 DMT帧， CO100和 CPE200协商确定第一符号上的某一个点作为参考， 这个点可以是第一符号上 的任意位置， 以下将以第一符号的起始位置举例。
当 CPE200将第一符号的起始位置的釆样数据写入緩存，或者将这个起始 位置的釆样数据从緩存中读取时，触发时间标记动作，读取 CPE200本地的时 钟时间 Ts2。
CO100接收 CPE200发送的第一符号， 获取接收第一符号的时间 Tm2。 当 CO100将第一符号的起始位置的釆样数据写入緩存， 或者将第一符号的起 始位置的釆样数据从緩存中读取时， 触发时间标记动作， 读取本地的时钟时 间 Tm2，。 由于 CO100是釆取一定算法来恢复帧边界的， 因此， 在确定第一符 号的起始位置时可能会存在一定的误差， 因此， CO100 需要对这个时间进行 校正。
CO 100根据第一符号中的正弦信号 （也可以是余弦信号） 的接收点相位 到校验点相位的相位差将 Tm2'校正到 CO100应当接收校验点的时间点 Tm2 , 其中， 所述接收点为 CO100 初始接收到第一符号的信号点， 所述校验点为 CPE200初始发送第一符号的信号点。
当 CO100根据第一符号中一个正弦信号对读取的时间 Tm2，进行校正时， 由于 CPE200触发时间标记时这个正弦信号对应点所处的相位是一定的， 比如为 0度、 45度、 90度或者其他角度， 因此 CO100在校正时可以将这个点 作为校验点， 并获取校验点的相位， 以下实施例将以 0度举例。
CO 100 获取这个正弦信号上 CO100触发时间标记的位置， 这个位置为 CO 100接收第一符号的接收点， 并计算接收点的相位到校验点的相位所述需 要的时间， CO100根据这个时间将 Tm2'调整到 Tm2。
CO100也可以利用这个符号中的多个正弦信号来进行校正，由于 CPE200 将第一符号的起始位置写入緩存或者从緩存读取时， 第一符号中每个正弦信 号都正好处在一个特定点上， CO100 将这些点作为校验点， CO100 知道 CPE200做时间标记的时候这些正弦信号上的校验点分别所处的相位， 比如其 中一个正弦信号上的校验点处在 0度， 一个处在 90度， 一个处在 45度等。
CO 100接收到第一符号后， 分别获取所利用的每个正弦信号上对应的接 收点， 并获取接收点的相位， 分别计算接收点的相位到校验点的相位所需要 的时间， 这些时间即每个正弦信号上 CO100做时间标记的偏差， 这些正弦信 号的相位， 在 DMT系统中可通过 FFT得到。 为提高估计精度， 减小噪声的 影响，可通过多次计算后平均，也可在 FFT后训练 FEQ (频域均衡器）， 因 FEQ 会对角度偏差进行补偿， 训练后的 FEQ系数也可用来估计各正弦信号的角度 偏差。 由于 DMT帧同步可能有误差， CO100得到的这些角度与 CPE200可能 有偏差， 这些偏差是与正弦信号的频率成线性关系，其斜率就直接反映出帧同 步误差。 可以在坐标上分别将每个正弦信号的偏差描出来， 将这些偏差用一 条直接连起来， 这条直线的斜率就是 CO100因同步误差造成的做时间标记的 偏差。 受噪声等因素影响,实际计算得到的这些角度误差可能不是严格的在一 条直线上， CO100 可以根据一定的优化算法， 如最小二乘法算出一条最优的 直线来逼近， 从而计算远端时间标记的误差， 并根据这个误差将 Tm2，校正到 Tm2。
根据 XDSL系统的特点， 也可以利用 FEQ信息得到这些角度误差， 然后 用类似的方法把 Tm2'调整为 Tm2。
CO100发送第二符号， 获取发送第二符号的时间 Tml。 当 CO100将第二 符号的起始位置的釆样数据写入緩存或者将这个起始位置的釆样数据从緩存 中读取时 , 触发时间标记动作 , 读取 CO100本地的时钟时间 Tml , 在具体哪 一点上触发时间标记由 CO和 CPE协商确定， 可以使用这个符号上的任一位 置， 在本实施例中将以第二符号的起始位置作为举例。
CPE200接收 CO100发送的第二符号， 获取接收第二符号的时间 Tsl。 当 CPE200将第二符号的起始位置的釆样数据写入緩存、或者将第二符号的起始 位置的釆样数据从緩存中读取时， 触发时间标记动作， 读取本地的时钟时间 Tsl，。 由于 CPE200是通过一定的算法来恢复帧边界的， 因此， CPE200釆取 和 CO 100相同的方法将 Tsl，校正到 Tsl。
CO 100通过消息通道将 Tml、 Tm2发送给 CPE200,如果 CPE200没有保 存 CO100的发送延时和接收延时， CO100则通过和 CPE200交互， 将 CO100 的发送延时和接收延时通过消息通道发送给 CPE200。
CO 100发送延时和接收延时包括数字发送电路延时 Atl、 模拟发送电路 延时 Δ t2、 模拟接收电路延时 Δ t5' 和数字接收电路延时 Δ t4'。
CPE200获取 CPE200的发送延时和接收延时， 包括数字发送电路延时△ tl，、 模拟发送电路延时 At2'、 模拟接收电路延时 At5和数字接收电路延时 Δ t4 , 这些可以直接从 CPE200设备上读取。
CPE200根据 Tsl、 Ts2、 Tml、 Tm2、 CO100设备延时和 CPE200的设备 延时计算 CPE200的时钟和 CO100的时钟的偏差。
具体的， CPE200根据：
Offset=Ts 1 -Tml -Delay 1 =Ts 1 -Tml - ( Atl+At2+At3+At + t2' ) Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At4+ At5+At6+At5' + Δΐ4' ) 或者
Offset=Tsl - Tml - Delayl=Tsl - Tml - ( At2+At3+At2' )
Offset=Ts2-Tm2+Delay2=Ts2-Tm2+ ( At5+At6+At5' )
计算 Offset。
其中， CPE200保存有 Delayl和 Delay2的数学关系， 具体的， 通过统计 可以得出 At3和 At6近似相等或者存在一定的比率， 比如 At3=0.9At6, 或者 Δΐ6=0.9Δΐ3等。 在获取 Offset后， CPE200获取本地的时钟时间， 并根据本地的时钟时间 和 Offset调整本地的时钟时间。
以上通信系统中， 是 CPE200 调整本地的时钟时间， 使得本地的时钟和 CO100的时钟同步，根据需要，还可以通过调整 CO100的时钟，使得 CPE200 的时钟和 CO 100的时钟同步， 同步过程和调整 CPE200的时钟一样。
本发明还提供一种 xDSL通信设备， 所述通信设备可以用于局端和远端。 如图 8所示， 包括发送单元 300、 接收单元 400和处理单元 600。
发送单元， 发送第一符号， 并获取发送所述第一符号的时间 Ts2;
接收单元， 接收第二设备发送的第二符号， 获取接收所述第二符号的时 间 Tsl ; 和
获取所述第二设备接收所述第一符号的时间 Tm2、 所述第二设备发送所 述第二符号的时间 Tml ;
处理单元， 获取所述 DSL设备延时， 根据 Ts2、 Tsl、 Tm2、 Tml和所述 DSL设备延时计算所述 DSL设备的时钟和所述第二设备的时钟的偏差， 并根 据所述偏差调整所述 DSL设备的时钟。
具体的， 发送单元 300, 发送第一符号， 所述第一符号可以是初始化阶段 发送的训练信号， 这个信号可以是 DMT帧， 获取发送第一符号的时间 Ts2。
发送单元 300将第一符号的起始位置的釆样数据写入緩存或者， 将第一 符号的起始位置的釆样数据从緩存中读取时， 触发时间标记动作， 读取本地 时间 Ts2。
接收单元 400,接收对端发送的第二符号， 所述第二符号可以是初始化阶 段发送的训练信号， 获取接收第二符号的时间 Tsl。
接收单元 400进一步包括获取模块和校正模块。 其中， 获取模块接收所 述第二符号， 获取 DSL设备的时钟时间 Ts , 以及， 获取所述第二设备接收 所述第一符号的时间 Tm2、 所述第二设备发送所述第二符号的时间 Tml ; 所述校正模块， 根据所述第二符号中的信号的接收点相位到校验点相位 的相位差将 Ts 校正到获取模块应当接收校验点的时间点 Tsl , 其中， 所述 接收点为所述获取模块初始接收到所述第二符号的信号点， 所述校验点为所 述获第二设备初始发送第二符号的信号点， 并获取 Tsl 作为所述获取模块接 收所述第二符号的时间。
获取模块将第二符号的起始位置的釆样数据写入緩存或者从緩存中读取 时， 触发时间标记动作， 读取本地的时钟时间 Tsl，。 由于， 对第二符号的边 界是通过一定的算法来恢复的， 因此， 对边界的定位可能存在一定的误差， 校正模块根据所述第二符号中的信号的接收点相位到校验点相位的相位差将 Ts 校正到获取模块应当接收校验点的时间点 Tsl。
校正模块获取一个正弦信号上获取模块触发时间标记的位置， 将这个位 置作为接收点， 计算这接收点的相位到校验点的相位所需要的时间， 校正模 块根据这个时间将 Tsl，校正到 Tsl。
校正模块也可以利用第二符号中的多个正弦信号， 由于校正模块知道第 二设备做时间标记的时候这些正弦信号上对应点分别所处的角度， 这些点即 校验点， 比如其中一个正弦信号处在 0度， 一个处在 90度， 一个处在 45度 等。 获取模块接收到第二符号后， 校正模块获取获取模块做时间标记的位置， 这些点为接收点， 并分别计算接收点的相位到校验点的相位所需要的时间， 这些正弦信号的角度， 在 DMT系统中可通过 FFT得到。 为提高估计精度， 减小噪声的影响， 可通过多次计算后平均。 也可在 FFT后训练 FEQ (频域均衡 器)， 因 FEQ会对所述角度偏差进行补偿， 训练后的 FEQ系数也可用来估计 各正弦信号的角度偏差。 由于 DMT帧同步可能有误差， 校正模块得到的这些 角度与对端可能有偏差， 这些偏差是与正弦信号的频率成线性关系，其斜率就 直接反映出帧同步误差。 因此， 校正模块可以在坐标上分别将每个正弦信号 的偏差描出来， 将这些偏差用一条直接连起来， 这条直线的斜率就是远端因 同步误差造成的做时间标记的偏差。 受噪声等因素影响,实际计算得到的这些 角度误差可能不是严格的在一条直线上,远端可以根据一定的优化算法， 如最 小二乘法算出一条最优的直线来逼近， 从而计算远端时间标记的误差，校正模 块根据这个误差将 Tsl，校正到 Tsl。
其中， 校正模块也可以独立于接收单元 400存在于所述通信设备上。 接收单元 400还可以通过消息通道接收第二设备发送的信息， 包括第二 设备接收第一符号的时间 Tm2、 第二设备发送第二符号的时间 Tml以及第二 设备的发送延时和接收延时。 其中第二设备的发送延时和接收延时包括： 数 字发送电路延时 Atl、 模拟发送电路延时 At2、 模拟接收电路延时 At5' 和数 字接收电路延时 Δΐ4'。
第二设备也可以将时间 Tm2, Tml与第二设备的延时数据进行处理， 这 样第二设备只需要将处理后的 Tml、 Tm2发送给 DSL设备了， 比如， Tml= Tml+Atl+At2或者 Tml= Tml+At2, Tm2= Tm2- At5- At4或者 Tm2=Tm2-
△ t5。
DSL设备也可以对 Tsl、Ts2进行处理，
Figure imgf000024_0001
-Δΐ2'或者 Tsl=Tsl-
△ t2' ； Ts2=Ts2-At4/ -Δΐ5' 或者 Ts2=Ts2-At5'。
处理单元 600, 获取 DSL设备延时， 根据所述发送单元获取的 Ts2, 接收 单元获取的 Tsl、 Tm2、 Tml、 所述 DSL设备延时计算本端的时钟和第二设备 的时钟的偏差， 并根据所述偏差调整 DSL设备的时钟。
DLS设备延时包括： 数字发送电路延时 Atl，、 模拟发送电路延时 At2，、 模拟接收电路延时 At5 和数字接收电路延时 At4, 这些数据可以直接在 DLS 设备出厂时获取。
处理单元 600根据：
Offset=Ts 1 -Tml- Delay l=Tsl -Tml- ( Atl+At2+At3+At + t2' ) Offset=Ts2-Tm2+ Delay2=Ts2-Tm2+ (△ t4 +△ t5+△ t6+△ t5' +△ t4' ) 或者
Offset=Ts 1 -Tml- Delay l=Tsl -Tml- ( At2+At3+At2' )
Offset=Ts2-Tm2+ Delay2=Ts2-Tm2+ ( At5+At6+At5' ) 或者 DSL设备以及第二设备对发送 /接收符号处理后根据：
Offset=Ts 1-Tml -Delay 1 =Ts 1 -Tml - Δ t3 , 和
Offset=Ts2-Tm2+Delayl=Ts2-Tm2+△ t6
计算 Offset
处理单元 600读取本地的时钟时间 , 并根据这个时间和 Offset调整本地 时间。
其中， 第二设备可以是局端设备， 也可以是远端设备， DSL设备也可以 用在局端或者远端。
通过以上实施例可以看出， 本发明通过对时间标记对应的本地时间的校 正， 能够使得接收端准确读取本地时间， 能计算远端的时钟和局端的时钟的 偏差， 根据这个偏差调整远端的时钟， 实现局端的时钟和远端的时钟的同步。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步 骤是可以通过程序来指令相关的硬件来完成， 该程序可以存储于计算机可读 存储介质中， 存储介质可以包括： R0M、 RAM, 磁盘或光盘等。
以上公开的仅为本发明的几个具体实施例， 但是， 本发明并非局限于此， 任何本领域的技术人员能思之的变化都应落入本发明的保护范围。

Claims

权利 要求 书
1、 一种数字用户线 DSL时间同步方法， 其特征在于， 包括：
第一设备向第二设备发送第一符号， 并获取发送所述第一符号的时间 Ts2; 所述第一设备接收所述第二设备发送的第二符号， 并获取接收所述第二符 号的时间 Tsl ;
所述第一设备获取所述第二设备接收所述第一符号的时间 Tm2和所述第二 设备发送所述第二符号的时间 Tml ;
所述第一设备根据所述 Tsl、 Ts2、 Tml、 Tm2、 所述第一设备的延时计算所 述第一设备的时钟和所述第二设备的时钟的偏差；
所述第一设备根据所述偏差调整所述第一设备的时钟以实现同步。
2、 根据权利要求 1所述的方法， 其特征在于， 所述第一设备根据所述 Tsl、 Ts2、 Tml、 Tm2、 第二设备到第一设备的路径延时 Delayl和第一设备到第二设 备的路径延时 Delay2 计算所述第一设备的时钟和所述第二设备的时钟的偏差 Offset具体包括：
所述第一设备根据：
Offset = Tsl- Tml -Delayl ， 和
Offset = Ts2- Tm2 + Delay2
计算 Offset, 其中， 所述 Delayl基于所述第二设备的发送延时和所述第一设备 的接收延时计算， 所述 Delay2基于所述第一设备的发送延时和所述第二设备的 接收延时计算。
3、 根据权利要求 2所述的方法， 其特征在于，
所述 Delayl基于所述第二设备的发送延时和所述第一设备的接收延时计算 包括： 所述 Delayl基于所述第二设备的模拟发送延时和所述第一设备的模拟接 所述 Delay2基于所述第一设备的发送延时和所述第二设备的接收延时计算 包括： 所述 Delay2基于所述第一设备的模拟发送延时和所述第二设备的模拟接 收延时计算。
4、 根据权利要求 3所述的方法， 其特征在于，
所述 Delayl基于所述第二设备的发送延时和所述第一设备的接收延时计算 包括： 所述 Delayl基于所述第二设备的模拟发送延时、 所述第二设备的数字发 送延时、 所述第一设备的模拟接收延时和所述第一设备的数字接收延时计算； 所述 Delay2基于所述第一设备的发送延时和所述第二设备的接收延时计算 包括： 所述 Delay2基于所述第一设备的模拟发送延时、 所述第一设备的数字发 送延时、 所述第二设备的模拟接收延时和所述第二设备的数字接收延时计算。
5、 根据权利要求 1至 4任一项所述的方法， 其特征在于， 所述第一设备获 取接收所述第二符号的时间 Tsl具体包括：
所述第一设备接收到所述第二符号时， 读取所述第一设备的时钟的时间 Tsl'；
所述第一设备根据所述第二符号中的信号的接收点相位到校验点相位的相 位差将 Ts 校正到第一设备应当接收校验点的时间点 Tsl , 其中， 所述接收点 为所述第一设备初始接收到所述第二符号的信号点， 所述校验点为所述第二设 备初始发送第二符号的信号点；
所述第一设备获取该 Tsl并作为接收所述第二符号的时间。
6、 根据权利要求 5所述的方法， 其特征在于， 所述第一设备根据所述第二 符号中的信号的接收点相位到校验点相位的相位差将 Ts 校正到第一设备应当 接收校验点的时间点 Tsl具体包括：
当所述第一设备利用所述第二符号中多个信号时， 所述第一设备获取其中 每个信号上的校验点的相位；
所述第一设备获取每个信号上接收点的相位；
所述第一设备分别计算每个信号上从接收点的相位到校验点的相位所需要 的时间， 以获取多个时间；
所述第一设备根据所述多个时间获取所述第一设备做时间标记的偏差； 所述第一设备根据所述偏差将 Ts 校正到 Tsl。
7、 根据权利要求 1至 4任一项所述的方法， 其特征在于， 所述第一设备获 取所述第二设备接收所述第一符号的时间 Tm2具体包括：
所述第二设备接收到所述第一符号时， 读取所述第二设备的时钟的时间 TmT；
所述第二设备根据所述第一符号中的信号的接收点相位到校验点相位的相 位差将 Tm2' 校正到第二设备应当接收校验点的时间点 Tm2， 其中， 所述接收 点为所述第二设备初始接收到所述第一符号的信号点， 所述校验点为所述第一 设备初始发送第一符号的信号点；
所述第二设备获取该 Tm2并作为接收所述第一符号的时间。
8、 根据权利要求 7所述的方法， 其特征在于， 所述第二设备根据所述第一 符号中的信号的接收点相位到校验点相位的相位差将 Tm2' 校正到第二设备应 当接收校验点的时间点 Tm2具体包括：
当所述第二设备利用所述第一符号中多个信号时， 所述第二设备其中获取 每个信号上的校验点的相位；
所述第二设备获取每个信号上接收点的相位；
所述第二设备分别计算每个信号上从接收点的相位到校验点的相位所需要 的时间， 以获取多个时间；
所述第二设备根据所述多个时间获取所述第二设备做时间标记的偏差； 所述第二设备根据所述偏差将 Tm2' 校正到 Tm2。
9、 根据权利要求 1-8中任一项所述的方法， 其特征在于， 所述第一符号、 第二符号为离散多载波 DMT帧。
10、 一种数字用户线 DSL设备， 其特征在于， 包括：
发送单元， 发送第一符号， 并获取发送所述第一符号的时间 Ts2;
接收单元， 接收第二设备发送的第二符号， 获取接收所述第二符号的时间 Tsl ; 和
获取所述第二设备接收所述第一符号的时间 Tm2、 所述第二设备发送所述 第二符号的时间 Tml ;
处理单元， 获取所述 DSL设备延时， 根据 Ts2、 Tsl、 Tm2、 Tml 和所述 DSL设备的延时计算所述 DSL设备的时钟和所述第二设备的时钟的偏差， 并根 据所述偏差调整所述 DSL设备的时钟。
11、根据权利要求 10所述的 DSL设备， 其特征在于， 所述接收单元进一步 包括获取模块和校正模块， 其中，
所述获取模块， 接收所述第二符号， 获取所述 DSL设备的时钟时间 Ts , 以及， 获取所述第二设备接收所述第一符号的时间 Tm2、 所述第二设备发送所 述第二符号的时间 Tml ;
所述校正模块， 根据所述第二符号中的信号的接收点相位到校验点相位的 相位差将 Ts 校正到获取模块应当接收校验点的时间点 Tsl , 其中， 所述接收 点为所述获取模块初始接收到所述第二符号的信号点， 所述校验点为所述获第 二设备初始发送第二符号的信号点， 并获取 Tsl 作为所述获取模块接收所述第 二符号的时间。
12、 根据权利要求 11所述的设备， 其特征在于， 所述校正模块根据所述第 二符号中的信号的接收点相位到校验点相位的相位差将 Ts 校正到获取模块应 当接收校验点的时间点 Tsl具体包括：
当所述校正模块利用所述第二符号中多个信号时， 所述校正模块获取其中 每个信号上的校验点的相位；
所述校正模块获取每个信号上接收点的相位；
所述校正模块分别计算每个信号上从接收点的相位到校验点的相位所需要 的时间， 以获取多个时间；
所述校正模块根据所述多个时间获取所述获取模块获取的 Ts 的偏差； 所述校正模块根据所述偏差将 Ts 校正到 Tsl。
13、 根据权利要求 10至 12任一项所述的 DSL设备， 其特征在于， 所述处 理单元根据 Ts2、 Tsl、 Tm2、 Tml和第二设备到第一设备的路径延时 Delayl和 第一设备到第二设备的路径延时 Delay2计算所述第一设备的时钟和所述第二设 备的时钟的偏差 Offset计算所述 DSL设备的时钟和所述第二设备的时钟的偏差 具体包括：
Offset = Tsl- Tml -Delayl ， 和
Offset = Ts2- Tm2 + Delay2
计算 Offset, 其中， 所述 Delayl基于所述第二设备的发送延时和所述第一设备 的接收延时计算， 所述 Delay2基于所述第一设备的发送延时和所述第二设备的 接收延时计算。
14、根据权利要求 13所述的设备， 其特征在于， 所述 Delayl基于所述第二 设备的发送延时和所述第一设备的接收延时计算包括： 所述 Delayl基于所述第 二设备的模拟发送延时和所述第一设备的模拟接收延时计算；
所述 Delay2基于所述第一设备的发送延时和所述第二设备的接收延时计算 包括： 所述 Delay2基于所述第一设备的模拟发送延时和所述第二设备的模拟接
15、 一种 DSL时间同步系统， 包括第一设备和第二设备， 其特征在于， 包 括：
所述第一设备， 用于向第二设备发送第一符号以及接收所述第二设备发送 的第二符号， 获取所述第一设备发送所述第一符号的时间 Ts2、 所述第一设备接 收所述第二符号的时间 Tsl、 所述第二设备发送所述第二符号的时间 Tml和以 及所述第二设备接收所述第一符号的时间 Tm2,根据所述 Tsl、 Ts2、 Tml、 Tm2、 所述第一设备的延时计算所述第一设备的时钟和所述第二设备的时钟的偏差， 根据所述偏差调整所述第一设备的时钟以实现同步；
所述第二设备，用于接收所述第一符号和发送所述第二符号，获得所述 Tml 和所述 Tm2, 并向所述第一设备发送所述 Tml和所述 Tm2。
PCT/CN2009/075002 2009-01-16 2009-11-18 一种xDSL时间同步方法、装置和系统 Ceased WO2010081348A1 (zh)

Priority Applications (12)

Application Number Priority Date Filing Date Title
JP2011545611A JP5429758B2 (ja) 2009-01-16 2009-11-18 ｘＤＳＬの時間同期の方法、装置およびシステム
PL09838135T PL2387190T3 (pl) 2009-01-16 2009-11-18 Sposób, urządzenie i system synchronizacji czasu xDSL
RU2011134258/07A RU2483460C2 (ru) 2009-01-16 2009-11-18 Способ, устройство и система для временной синхронизации xdsl
BRPI0924053-5A BRPI0924053B1 (pt) 2009-01-16 2009-11-18 método e sistema para sincronização de tempo de uma linha de assinante digital e aparelho de linha de assinante digital
AU2009337606A AU2009337606B2 (en) 2009-01-16 2009-11-18 Method, apparatus, and system for time synchronization of xdsl
ES09838135.3T ES2437665T3 (es) 2009-01-16 2009-11-18 Método, equipo y sistema para la sincronización de tiempo en xDSL
KR1020117018249A KR101288435B1 (ko) 2009-01-16 2009-11-18 Ｘｄｓｌ의 시간 동기화 방법, 장치, 및 시스템
MX2011007601A MX2011007601A (es) 2009-01-16 2009-11-18 Metodo, aparato, y sistema para la sincronizacion temporal de lineas digitales x de suscriptor.
EP09838135.3A EP2387190B1 (en) 2009-01-16 2009-11-18 Xdsl time synchronization method, apparatus and system
CA2749879A CA2749879C (en) 2009-01-16 2009-11-18 Method, apparatus, and system for time synchronization of xdsl
US13/184,276 US8442175B2 (en) 2009-01-16 2011-07-15 Method, apparatus, and system for time synchronization of XDSL
US13/761,568 US10135602B2 (en) 2009-01-16 2013-02-07 Method, apparatus, and system for time synchronization of XDSL

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910105103.3 2009-01-16
CN200910105103.3A CN101783779B (zh) 2009-01-16 2009-01-16 一种xDSL时间同步方法、装置和系统

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/184,276 Continuation US8442175B2 (en) 2009-01-16 2011-07-15 Method, apparatus, and system for time synchronization of XDSL

Publications (1)

Publication Number Publication Date
WO2010081348A1 true WO2010081348A1 (zh) 2010-07-22

Family

ID=42339423

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2009/075002 Ceased WO2010081348A1 (zh) 2009-01-16 2009-11-18 一种xDSL时间同步方法、装置和系统

Country Status (13)

Country Link
US (2) US8442175B2 (zh)
EP (3) EP2387190B1 (zh)
JP (1) JP5429758B2 (zh)
KR (1) KR101288435B1 (zh)
CN (1) CN101783779B (zh)
AU (1) AU2009337606B2 (zh)
BR (1) BRPI0924053B1 (zh)
CA (1) CA2749879C (zh)
ES (2) ES2437665T3 (zh)
MX (1) MX2011007601A (zh)
PL (2) PL2387190T3 (zh)
RU (1) RU2483460C2 (zh)
WO (1) WO2010081348A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101783779B (zh) * 2009-01-16 2014-07-16 华为技术有限公司 一种xDSL时间同步方法、装置和系统
US8305955B2 (en) * 2009-02-27 2012-11-06 Broadcom Corporation Method and system for network synchronization via a femtocell
CN102035613A (zh) * 2009-09-28 2011-04-27 华为技术有限公司 实现时间同步的方法、装置及网络系统
US9001904B2 (en) * 2010-03-03 2015-04-07 Lantiq Deutschland Gmbh Multi-carrier clock transport and synchronization
CN102244925B (zh) 2010-05-14 2014-05-07 华为技术有限公司 时钟同步方法、用户端设备和时钟同步系统
EP2580883B1 (en) * 2010-06-11 2020-09-23 Net Insight Intellectual Property AB Node and system for a synchronous network
CN102137314B (zh) * 2010-07-28 2015-07-08 华为技术有限公司 数字用户线系统中的信号发送方法、装置和系统
US9680567B2 (en) 2011-03-03 2017-06-13 Acacia Communications, Inc. Fault localization and fiber security in optical transponders
US20120278421A1 (en) * 2011-04-27 2012-11-01 Centec Networks (Suzhou) Co., Ltd. Providing a data sample in a measurement and control system
EP2807770A1 (en) * 2012-01-26 2014-12-03 Nokia Solutions and Networks Oy Time synchronization in dsl environment
WO2012092892A2 (zh) * 2012-02-01 2012-07-12 华为技术有限公司 时间同步方法和设备及系统
CN104067544B (zh) * 2012-02-01 2017-10-24 Abb 技术有限公司 更新变电站的一次装置的控制器的数据
CN104081751B (zh) * 2012-10-23 2016-06-29 华为技术有限公司 发送selt测量信号的方法和装置以及控制设备
US20140161000A1 (en) * 2012-12-10 2014-06-12 Futurewei Technologies, Inc. Timing offset correction in a tdd vectored system
US9432144B2 (en) * 2014-09-12 2016-08-30 Ciena Corporation Precision time transfer systems and methods in optical networks
TWI566613B (zh) 2015-10-15 2017-01-11 廣達電腦股份有限公司 資料流中繼裝置與通訊裝置
US9742549B1 (en) * 2016-09-29 2017-08-22 Analog Devices Global Apparatus and methods for asynchronous clock mapping
EP3584780B1 (en) * 2017-02-17 2021-10-13 Nippon Telegraph And Telephone Corporation Sensing system and time stamp correction method
CN108988972B (zh) * 2017-06-02 2020-04-28 华为技术有限公司 一种时钟同步方法及设备
US10594395B2 (en) 2018-07-23 2020-03-17 Ciena Corporation Systems and methods for compensating coherent optics delay asymmetry in a packet optical network
CN111867040B (zh) * 2019-04-30 2021-12-28 华为技术有限公司 一种通信方法、终端设备以及网络设备
WO2022125769A1 (en) 2020-12-10 2022-06-16 Ciena Corporation Messaging channel in a coherent optical dsp frame
US11552722B2 (en) 2020-12-10 2023-01-10 Ciena Corporation Precision time protocol using a coherent optical DSP frame

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282477A (zh) * 1997-12-17 2001-01-31 株式会社建伍 接收机接收信号绝对定相装置
US7068746B1 (en) * 2000-03-01 2006-06-27 Lucent Technologies Inc. Base station transceiver to radio network controller synchronization filtering function
CN101098219A (zh) * 2005-12-23 2008-01-02 安捷伦科技有限公司 校正由通信链路上的不对称延迟导致的时间同步误差
CN101247169A (zh) * 2007-02-15 2008-08-20 华为技术有限公司 一种在通信网络中实现时间同步的方法和系统以及设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137839A (en) * 1996-05-09 2000-10-24 Texas Instruments Incorporated Variable scaling of 16-bit fixed point fast fourier forward and inverse transforms to improve precision for implementation of discrete multitone for asymmetric digital subscriber loops
JP3024111B2 (ja) * 1997-12-17 2000-03-21 株式会社ケンウッド 受信機の受信信号絶対位相化装置
EP0987864A1 (en) 1998-09-15 2000-03-22 Alcatel Time error compensation arrangement and multi-carrier modem comprising the arrangement
US6697769B1 (en) * 2000-01-21 2004-02-24 Microsoft Corporation Method and apparatus for fast machine training
US6934655B2 (en) * 2001-03-16 2005-08-23 Mindspeed Technologies, Inc. Method and apparatus for transmission line analysis
RU19981U1 (ru) * 2001-04-24 2001-10-10 Закрытое акционерное общество "НТЦ НАТЕКС" Цифровая система передачи для двух кабельных пар с аналоговой обработкой и коррекцией сигнала
US7151945B2 (en) * 2002-03-29 2006-12-19 Cisco Systems Wireless Networking (Australia) Pty Limited Method and apparatus for clock synchronization in a wireless network
US20070147435A1 (en) * 2005-12-23 2007-06-28 Bruce Hamilton Removing delay fluctuation in network time synchronization
US8295310B2 (en) * 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US7920881B2 (en) 2007-05-15 2011-04-05 2Wire, Inc. Clock synchronization for a wireless communications system
CN101075848B (zh) 2007-07-05 2011-07-20 华为技术有限公司 一种微蜂窝网络基站同步的方法、系统和基站
CN101425865B (zh) 2007-10-31 2013-04-24 电信科学技术研究院 传输网中的时钟同步方法、系统和从时钟侧实体
WO2009056638A1 (en) * 2007-11-02 2009-05-07 Nortel Networks Limited Synchronization of network nodes
US8208497B2 (en) * 2007-12-28 2012-06-26 Qualcomm Incorporated Time stamped packet data interface between a modem and an RF unit
CN101231337B (zh) * 2008-02-15 2010-07-28 哈尔滨工程大学 高精度时间同步装置
US8473638B2 (en) * 2008-05-02 2013-06-25 James Aweya Method and apparatus for time and frequency transfer in communication networks
US8274998B2 (en) * 2008-10-02 2012-09-25 Cortina Systems, Inc. Systems and methods for packet based timing offset determination using timing adjustment information
CN101783779B (zh) * 2009-01-16 2014-07-16 华为技术有限公司 一种xDSL时间同步方法、装置和系统
CN102111380B (zh) * 2009-12-25 2014-05-07 华为技术有限公司 一种时间同步的方法、设备及系统
US8670439B2 (en) * 2010-07-02 2014-03-11 Futurewei Technologies, Inc. Method for accurate distribution of time to a receiver node in an access network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1282477A (zh) * 1997-12-17 2001-01-31 株式会社建伍 接收机接收信号绝对定相装置
US7068746B1 (en) * 2000-03-01 2006-06-27 Lucent Technologies Inc. Base station transceiver to radio network controller synchronization filtering function
CN101098219A (zh) * 2005-12-23 2008-01-02 安捷伦科技有限公司 校正由通信链路上的不对称延迟导致的时间同步误差
CN101247169A (zh) * 2007-02-15 2008-08-20 华为技术有限公司 一种在通信网络中实现时间同步的方法和系统以及设备

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2387190A4 *

Also Published As

Publication number Publication date
EP2387190B1 (en) 2013-09-18
EP2658201A1 (en) 2013-10-30
MX2011007601A (es) 2011-09-29
EP2387190A1 (en) 2011-11-16
JP2012515476A (ja) 2012-07-05
US20110274149A1 (en) 2011-11-10
EP2387190A4 (en) 2012-05-23
AU2009337606B2 (en) 2013-10-03
ES2579154T3 (es) 2016-08-05
ES2437665T3 (es) 2014-01-13
AU2009337606A1 (en) 2011-08-18
EP2966826A1 (en) 2016-01-13
BRPI0924053B1 (pt) 2021-01-05
PL2658201T3 (pl) 2016-09-30
CN101783779B (zh) 2014-07-16
KR20110102941A (ko) 2011-09-19
BRPI0924053A2 (pt) 2016-01-26
US20130148710A1 (en) 2013-06-13
CN101783779A (zh) 2010-07-21
KR101288435B1 (ko) 2013-07-26
PL2387190T3 (pl) 2014-02-28
RU2483460C2 (ru) 2013-05-27
US10135602B2 (en) 2018-11-20
EP2966826B1 (en) 2018-01-10
CA2749879C (en) 2015-07-07
JP5429758B2 (ja) 2014-02-26
CA2749879A1 (en) 2010-07-22
RU2011134258A (ru) 2013-02-27
US8442175B2 (en) 2013-05-14
EP2658201B1 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
WO2010081348A1 (zh) 一种xDSL时间同步方法、装置和系统
EP2498428B1 (en) Method, apparatus, and system for time synchronization
CN102244925B (zh) 时钟同步方法、用户端设备和时钟同步系统
CN102065048B (zh) Ofdm帧同步、频率同步、符号细同步的时域联合估计方法
TW202112107A (zh) 載波相位測量值的偏差消除和獲取方法、裝置及接收器
CN102143571B (zh) 时间同步方法、dsl设备和宽带接入网络系统
WO2011035736A1 (zh) 实现时间同步的方法、装置及网络系统
CN104270238B (zh) 时间同步方法、装置和系统
CN102137314B (zh) 数字用户线系统中的信号发送方法、装置和系统
CN103856308B (zh) 用于基于上行信道信号的确定时偏信息的方法与设备
CN106888065A (zh) 一种时钟同步方法及端机
CN103181104B (zh) 用于在接入网中将时间准确分配给接收器节点的方法
JP2011004032A (ja) 協定世界時（ｕｔｃ）同期信号転送機能を有する小型無線基地局用のメタル線アクセス装置
TW201328277A (zh) 用於正交載波分頻多工接收器之同步裝置與其方法
CN103181104A (zh) 用于在接入网中将时间准确分配给接收器节点的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09838135

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011545611

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2749879

Country of ref document: CA

Ref document number: MX/A/2011/007601

Country of ref document: MX

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 3159/KOLNP/2011

Country of ref document: IN

ENP Entry into the national phase

Ref document number: 20117018249

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009838135

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011134258

Country of ref document: RU

ENP Entry into the national phase

Ref document number: 2009337606

Country of ref document: AU

Date of ref document: 20091118

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: PI0924053

Country of ref document: BR

ENP Entry into the national phase

Ref document number: PI0924053

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20110718