WO2010140285A1 - 表示装置及び表示装置の駆動方法 - Google Patents

Abstract

　画素回路（６）は、有機ＥＬダイオード（７）が選択期間のみ発光するインパルスモードで駆動されるか、有機ＥＬダイオード（７）が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで駆動される。また、画素回路（６）は、上記インパルスモードで駆動される際にプログラム電流（Ｉ）を流す低階調表示用プログラム電流源（Ｉ１）と、上記ホールドモードで駆動される際にプログラム電流（Ｉ'）を流す高階調表示用プログラム電流源（Ｉ２）とを有する。

Description

表示装置及び表示装置の駆動方法

　本発明は、表示装置及び表示装置の駆動方法に関する。

　有機ＥＬや発光ダイオード等の、電流により制御される発光素子、即ち電流素子を駆動する場合は、上記電流素子に流す電流を、低階調時の微小電流から高階調時の大電流に至るまで、精度良く制御する必要がある。有機ＥＬディスプレイにおいて、従来の単純マトリクス駆動では、低いデューティ比により、特に高階調領域で高輝度駆動が必要となることにより、有機ＥＬ素子の寿命が短くなってしまう。このため、ＴＦＴを用いたアクティブマトリクス駆動が主流となっている。

　アクティブマトリクス駆動は、選択期間にプログラムされた信号により、非選択期間も発光させるホールドモードによる駆動を可能にする。

　近年、有機ＥＬ素子の高効率化が進み、より微小な電流を高精度かつ高速に制御されることが求められている。種々の駆動方式が提案されているが、決定的な駆動方式はまだ開発されておらず、今後、高画質化、階調数の増加に対応した駆動技術への要求は高くなると予想される。

　図９は、特許文献１に示される従来の駆動回路の回路図である。図９の駆動回路では、トランジスタ１０のゲート電極は走査線Ｘｉに接続されており、トランジスタ１０のドレイン電極は、トランジスタ１２のドレイン電極に接続されている。トランジスタ１２のドレイン電極は電源線Ｖｉに接続されており、トランジスタ１２のゲート電極はトランジスタ１０のソース電極に接続されている。トランジスタ１２のソース電極は、トランジスタ１１のドレイン電極及び有機ＥＬ素子Ｅｉ，ｊのアノードに接続されている。トランジスタ１１のゲート電極は、走査線Ｘｉに接続されており、トランジスタ１１のソース電極は信号線Ｙｊに接続されている。

　選択期間の電源線Ｖｉには、基準電位Ｖｓｓと等電位または基準電位Ｖｓｓよりも低い電源信号電圧が印加される。選択期間に走査線ＸｉがＨ（ハイ）になると、トランジスタ１０～１２がオンになる。また、有機ＥＬ素子Ｅｉ，ｊの両端電圧は、０または逆バイアスの電圧となる。従って、プログラムされたシンク電流Ｉjが矢印αの示す経路を流れる。

　選択期間にトランジスタ１２がオンすることにより、トランジスタ１２の駆動能力に応じたゲート－ソース間電圧Ｖｇｓが容量１３に印加される。これにより、ゲート－ソース間電圧Ｖｇｓに対応した電荷が容量１３に蓄えられる。

　その後、選択期間が終了し、走査線ＸｉがＬ（ロー）となった後の非選択期間では、選択期間に充電された容量１３により、トランジスタ１２のゲート－ソース間に正の電圧が印加される。これにより、トランジスタ１２のみがオンとなる。

　また、非選択期間において電源線Ｖｉに印加される電源信号電圧は、基準電位Ｖｓｓよりも十分高い電源電圧Ｖｄｄである。そのため、有機ＥＬ素子Ｅｉ，ｊには順バイアスの電圧が印加され、トランジスタ１２により有機ＥＬ素子に定電流が供給される。このときの電流値は、Ｉｊに等しい。すなわち、トランジスタ１２の特性がばらつく場合であっても、有機ＥＬ素子Ｅｉ，ｊに定電流を流すことが出来る。

日本国公開特許公報「特開２００３－１９５８１０号公報（２００３年７月９日公開）」

　図９の駆動回路において電流をプログラムする場合は、電流源が信号源として用いられるが、数十ｎＡオーダーという微小電流の制御を行う電流源の実現は困難である。その上、上述するような微小電流がプログラムされる場合は、この微小電流により配線や画素回路の寄生容量を充電するのに時間がかかる。このため、書き込み時間の不足が発生する。

　一方、図９の駆動回路において、信号源として電圧源を用いて電圧をプログラムする場合は、書き込み時間の不足の問題は起こらない。しかし、燐光材料の開発を始めとするＥＬ素子の高効率化に伴い、発光電流値は微小になってきている。一方、プログラム電圧を発光電流に変換する駆動トランジスタは、ＴＦＴにより形成されるが、ＴＦＴの移動度を向上させる技術開発も進行しており、より小さい電圧変動により大きな電流振幅を得られるようになってきている。このことは逆に、微小な電流を制御するには、微小な電圧の制御が必要であるということであり、このような微小な電圧を精度良く供給することは困難であった。

　このため、フレームの後半に黒を挿入することで、発光期間の輝度を上げる手法が用いられることがある。フレーム期間中の、輝度積分値が一定であれば、見かけ上の輝度は同じに見えるからである。

　しかし黒挿入の対策を行ってもなお電流制御が困難となる場合があり、ホールドモードでは数十ｎＡという微小な電流の制御が必要な場合もある。

　この電流制御は、電流画素内の駆動ＴＦＴにより電圧を電流に変換して行い、制御電流をＥＬ素子に供給している。しかし、このような微小な電流を制御する、精度の良い駆動ＴＦＴを配置することは困難になってくると考えられる。微小電流の領域では、閾値のばらつきの影響を多分に受けるからである。

　これを解消するために、更に瞬間輝度を大きく、黒時間を長くして駆動すると、高階調側の発光期間の輝度をも大幅に上げなければならず、結果的に有機ＥＬ素子の寿命の短縮を招くことが、特許文献２内の“非特許文献２”に示されている。

　本発明は、上記の問題点に鑑みてなされたものであり、その目的は、階調制御を従来よりも容易に行うことが出来、瞬間輝度の低下による長寿命化が実現出来、更には低消費電力化を実現出来る、表示装置及び表示装置の駆動方法を提供することにある。

　本発明の表示装置は、上記課題を解決するために、一方向に伸びる複数の走査線と、他方向に伸びる複数のデータ信号線と、複数の上記データ信号線を駆動するソースドライバ回路と、複数の上記走査線を制御するゲートドライバ回路と、上記走査線および上記データ信号線の交差部に対応して設けられる複数の画素とを備え、流れる電流に応じた輝度で発光する素子を上記画素が有し、上記ゲートドライバ回路が上記走査線を選択する期間を選択期間と称する表示装置であって、上記画素の画素回路は、上記素子が上記選択期間のみ発光するインパルスモードで駆動されるか、上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで駆動されると共に、上記画素回路は、上記インパルスモードで駆動される際に発光信号を供給する第１の信号源と、上記ホールドモードで駆動される際に発光信号を供給する第２の信号源とを有することを特徴とする。

　また、本発明の表示装置の駆動方法は、上記課題を解決するために、一方向に伸びる複数の走査線と、他方向に伸びる複数のデータ信号線と、複数の上記データ信号線を駆動するソースドライバ回路と、複数の上記走査線を制御するゲートドライバ回路と、上記走査線および上記データ信号線の交差部に対応して設けられる複数の画素とを備え、流れる電流に応じた輝度で発光する素子を上記画素が有し、上記ゲートドライバ回路が上記走査線を選択する期間を選択期間と称する表示装置の駆動方法であって、上記素子が上記選択期間のみ発光するインパルスモードで上記画素の画素回路を駆動する工程と、上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで上記画素回路を駆動する工程と、上記画素回路が上記インパルスモードで駆動される場合に、第１の信号源により発光信号を供給する工程と、上記画素回路が上記ホールドモードで駆動される場合に、第２の信号源により発光信号を供給する工程とを含むことを特徴とする。

　上記発明によれば、上記画素が低階調を表示する場合は、階調制御のしやすい上記インパルスモードにより駆動を行い、上記画素が高階調を表示する場合は、寿命対策として上記ホールドモードにより駆動を行う。

　これにより、上記ホールドモードで駆動する場合は、上記第２の信号源により上記発光信号を供給し、最小階調における電流値を従来よりも大きく出来るので、階調制御を従来よりも容易に行うことが可能となった。

　また、上記インパルスモードで駆動する場合は、上記第１の信号源により上記発光信号を供給し、最大階調における電流値を従来よりも小さく出来るので、従来よりも長寿命化が可能となった。

　このように、特に高精細の表示装置においては、上記インパルスモードで駆動される階調領域を小さく、上記ホールドモードで駆動される階調領域を大きく設定すれば、電流制御の領域を有効に利用することができる。

　更に、従来技術と比較して、以下の効果を奏する。第１の効果として、データを出力するタイミングを変える必要がないため、上記ゲートドライバ回路内の制御回路の構成をより簡単なものとすることが出来る。第２の効果として、選択期間の全てで発光させることが可能であるため、瞬間輝度の低下による長寿命化が実現出来る。

　さらに、第３の効果として、低消費電力化の観点でも、本発明の技術は有用である。従来の駆動回路のホールドモードでは、発光時、常に駆動トランジスタを通して電流が有機ＥＬ素子に供給される。駆動トランジスタを飽和領域で駆動させる場合、駆動トランジスタによる電圧降下が生じ、そのエネルギーは熱となって発光に寄与しないまま、損失となる。一方、インパルスモードでは、線形領域で動作するスイッチング素子を介して発光電流が供給されるため、電力損失を最小限とすることが出来る。すなわち、従来の駆動回路のホールドモードによる駆動と比較して、インパルスモードで駆動される場合において、電力損失を低減させることができるため、消費電力を抑えた表示装置が実現可能となる。

　本発明の表示装置は、以上のように、画素の画素回路は、素子が選択期間のみ発光するインパルスモードで駆動されるか、上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで駆動されると共に、上記画素回路は、上記インパルスモードで駆動される際に発光信号を供給する第１の信号源と、上記ホールドモードで駆動される際に発光信号を供給する第２の信号源とを有するものである。

　また、本発明の表示装置の駆動方法は、以上のように、素子が選択期間のみ発光するインパルスモードで画素の画素回路を駆動する工程と、上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで上記画素回路を駆動する工程と、上記画素回路が上記インパルスモードで駆動される場合に、第１の信号源により発光信号を供給する工程と、上記画素回路が上記ホールドモードで駆動される場合に、第２の信号源により発光信号を供給する工程とを含む方法である。

　それゆえ、階調制御を従来よりも容易に行うことが出来、瞬間輝度の低下による長寿命化が実現出来、更には低消費電力化を実現出来る、表示装置及び表示装置の駆動方法を提供するという効果を奏する。

本発明の実施例に係る画素回路の回路図である。 本発明の実施例に係る画素回路の動作を示すタイミングチャートである。 本発明の実施例に係る表示装置のブロック図である。 ホールドモードのみで駆動する駆動法と、インパルスモード及びホールドモードの両方で駆動する駆動法とを、映像源によって切り分ける場合のフローチャートである。 本発明の他の実施例に係る画素回路の回路図である。 本発明の他の実施例に係る画素回路の動作を示すタイミングチャートである。 本発明のさらに別の実施例に係る画素回路の回路図である。 本発明のさらに別の実施例に係る画素回路の動作を示すタイミングチャートである。 特許文献１に示される従来の駆動回路の回路図である。

　本発明の一実施形態について実施例１～実施例３、および図１～図８に基づいて説明すると以下の通りである。まずは本発明の実施形態に係る表示装置１の構成について以下に説明する。

　〔表示装置の構成〕
　図３は、本実施形態に係る表示装置１の構成を示すブロック図である。表示装置１は、複数本（ｍ本）のデータ信号線Ｓ１，Ｓ２，・・・，Ｓｍを駆動するソースドライバ回路２と、複数本（ｎ本）の走査線Ｇ１，Ｇ２，・・・，Ｇｎ及び複数本（ｎ本）の走査線Ｒ１，Ｒ２，・・・、Ｒｎを制御するゲートドライバ回路３と、ｍ×ｎ個の画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍを備える表示部４と、ソースドライバ回路２及びゲートドライバ回路３を制御するためのコントロール回路５とを備えている。

　ソースドライバ回路２は、シフトレジスタと、データラッチ部と、スイッチ部とを有し、選択された列に対し、電圧信号または電流信号を供給する。ゲートドライバ回路３は、ソースドライバ回路２と同様に、シフトレジスタと、データラッチ部と、スイッチ部とを有し、走査線Ｇ１，Ｇ２，・・・，Ｇｎ及び走査線Ｒ１，Ｒ２，・・・、Ｒｎを制御する。各々選択された行に対し、制御信号を供給する。コントロール回路５は、制御クロックやスタートパルスなどを出力する。ソースドライバ回路２が有するシフトレジスタ及びゲートドライバ回路３が有するシフトレジスタは、行および列を選択する信号を出力する。

　表示装置１における表示部４は、複数本（ｎ本）の走査線Ｇ１～Ｇｎと、走査線Ｇ１～Ｇｎのそれぞれと交差する複数本（ｍ本）のデータ信号線Ｓ１～Ｓｍと、走査線Ｇ１～Ｇｎとデータ信号線Ｓ１～Ｓｍとの交差点にそれぞれ対応して設けられた複数個（ｍ×ｎ個）の画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍとを含む。上記画素は絵素であってもよい。画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍは、マトリクス状に配置されて画素アレイを構成する。以下では、画素アレイの並びにおける走査線が伸びる方向を行方向、データ信号線が伸びる方向を列方向と称する。

　以下の実施例１～実施例３では、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍの画素回路の構成及び動作について述べる。

　〔実施例１〕
　図１は、本実施例１に係る画素回路６の回路図であり、図２は、本実施例１に係る画素回路６の動作を示すタイミングチャートである。まずは画素回路６の構成について図１を参照して説明する。

　画素回路６は、ｉ行目の走査線Ｇｉ，Ｒｉとｊ列目のデータ信号線Ｓｊとの交差点に設けられた画素Ａｉｊの画素回路である。ｉ＝１～ｎであり、ｊ＝１～ｍである。

　画素回路６は、流れる電流に応じた輝度で発光する素子である有機ＥＬ（Electro luminescence：エレクトロルミネッセンス）ダイオード７（素子）、薄膜トランジスタ(thin film transistor：ＴＦＴ)Ｔ１～Ｔ３、容量Ｃを備えている。薄膜トランジスタＴ１～Ｔ３は、Ｎチャネルの薄膜トランジスタであってもよい。これにより、Ｐチャネルの薄膜トランジスタが作りにくいアモルファスシリコンのパネルを表示装置１に利用出来る。

　画素回路６において、薄膜トランジスタＴ１のゲートは、ｉ行目の走査線Ｇｉに接続されている。薄膜トランジスタＴ２のゲートは、ｉ行目の走査線Ｒｉに接続されている。薄膜トランジスタＴ３のゲートは、薄膜トランジスタＴ２のソース及び容量Ｃの一端に接続されている。薄膜トランジスタＴ３のドレインは、電源線Ｖｐに接続されている。

　薄膜トランジスタＴ３のソースは、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードに接続されている。薄膜トランジスタＴ１のソースは、ｊ列目のデータ信号線Ｓｊに接続されている。

　薄膜トランジスタＴ２のドレイン及び有機ＥＬダイオード７のカソードは、電気的に接地されている。

　ｊ列目のデータ信号線Ｓｊは、画素Ａｉｊが低階調を表示する場合は、低階調表示用プログラム電流源Ｉ１に接続される。これに対して、画素Ａｉｊが高階調を表示する場合は、ｊ列目のデータ信号線Ｓｊは、高階調表示用プログラム電流源Ｉ２に接続される。ｊ列目のデータ信号線Ｓｊと各電流源Ｉ１，Ｉ２との接続の切り替えは、スイッチＳＷにより行われる。各電流源Ｉ１，Ｉ２及びスイッチＳＷは、後述する図３のソースドライバ回路２が有している。

　このような画素回路６の動作について、図２のタイミングチャートを参照して以下に説明する。

　選択された行における「選択期間」の開始時に、選択された行の走査線Ｇｉ，Ｒｉの信号レベルは、Ｌ（ロー）からＨ（ハイ）へ変化する。上記信号レベルは、選択期間終了後にＨからＬへ変化する。

　画素回路６は、画素Ａｉｊが低階調を表示する場合はインパルスモードで駆動する、即ち有機ＥＬダイオード７が選択期間のみ発光するようにする。具体的には、図２においてプログラム電流Ｉをソースする、即ち、ｊ列目のデータ信号線Ｓｊを低階調表示用プログラム電流源Ｉ１に接続する。

　この場合、データ信号線Ｓｊのデータに対応する電位は正となり、薄膜トランジスタＴ１のソースの電位も正となる。また、選択期間中は薄膜トランジスタＴ１，Ｔ２がオンする。よって、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードの電位は、薄膜トランジスタＴ１のソースの電位が書き込まれるので正となる。薄膜トランジスタＴ３のゲート及び容量Ｃの一端の電位は接地電位となる。

　これにより、有機ＥＬダイオード７には順バイアスの電圧が印加されるので、有機ＥＬダイオード７はオンする。また、薄膜トランジスタＴ３のゲート－ソース間電圧Ｖｇｓは負となるので、薄膜トランジスタＴ３はオフする。

　従って、低階調表示用プログラム電流源Ｉ１の出力→データ信号線Ｓｊ→薄膜トランジスタＴ１のソース→薄膜トランジスタＴ１のドレイン→有機ＥＬダイオード７のアノード→有機ＥＬダイオード７のカソードの経路でプログラム電流Ｉが流れ、有機ＥＬダイオード７は発光する。

　但し、薄膜トランジスタＴ１は、走査線Ｇｉの信号レベルがＬからＨへ変化してもドレイン電流がすぐには流れず、ドレイン電流が飽和するまでに遅延時間と立ち上がり時間とを要する。遅延時間と立ち上がり時間については後述する。このため、有機ＥＬダイオード７の電流波形Ｅｌｉ（ｉ行），Ｅｌｉ－１（ｉ－１行）は、上記遅延時間及び上記立ち上がり時間を経過する間は緩やかに立ち上がる。

　有機ＥＬダイオード７の発光輝度は、低階調表示用プログラム電流源Ｉ１で設定される、プログラム電流Ｉの電流値により決まる。プログラム電流Ｉの電流値と階調値とは、比例の関係にある。

　選択期間終了後は、薄膜トランジスタＴ１，Ｔ２がオフし、プログラム電流Ｉが流れなくなる。また、薄膜トランジスタＴ３のゲート－ソース間電圧Ｖｇｓはゼロまたは負となるため、Ｔ３もオフとなる。よって、有機ＥＬダイオード７は消灯する。

　但し、薄膜トランジスタＴ１は、走査線Ｇｉの信号レベルがＨからＬへ変化してもすぐにはオフせず、オフするまでに遅延時間と立ち下がり時間とを要する。このため、有機ＥＬダイオード７の電流波形Ｅｌｉ，Ｅｌｉ－１は、上記遅延時間及び上記立ち下がり時間を経過する間は緩やかに立ち下がる。

　なお、上記説明において、遅延時間とは、薄膜トランジスタのドレイン電流のパルスに関して、理想的なパルスが出現する時刻から実際のパルスの振幅が１０％になるまでの時間、または上記振幅が１０％から０になるまでの時間を示す。また、立ち上がり時間とは、上記振幅が１０％から９０％になるまでの時間を示す。さらに、立ち下がり時間とは、上記振幅が９０％から１０％になるまでの時間を示す。

　なお、図２の電流波形Ｅｌｉは、走査線Ｇｉ，Ｒｉにより制御される画素Ａｉｊの電流波形であるが、走査線Ｇｉ，Ｒｉにより制御される画素の全てがインパルスモードで駆動しているわけではない。データ信号線Ｓｊに対応して、インパルスモードで駆動している画素と、ホールドモードで駆動している画素とが存在する。よって、一部のホールドモードで駆動している画素に黒挿入を行うために、走査線Ｇｉの信号レベルをＬとし、走査線Ｒｉの信号レベルをＨとして黒挿入期間を設けている。

　次に、画素回路６は、画素Ａｉｊが高階調を表示する場合はホールドモードで駆動する、即ち有機ＥＬダイオード７が選択期間中は発光せず選択期間後に発光を続けるようにする。具体的には、図２においてプログラム電流Ｉ’をシンクする、即ち、ｊ列目のデータ信号線Ｓｊを高階調表示用プログラム電流源Ｉ２に接続する。

　この場合、データ信号線Ｓｊの電位は負となり、薄膜トランジスタＴ１のソースの電位も負となる。また、選択期間中は薄膜トランジスタＴ１，Ｔ２がオンする。よって、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードの電位は、薄膜トランジスタＴ１のソースの電位が書き込まれるので負となる。さらに、薄膜トランジスタＴ３のゲート及び容量Ｃの一端の電位は接地電位となる。

　これにより、有機ＥＬダイオード７には逆バイアスの電圧が印加されるので、有機ＥＬダイオード７はオフする。また、薄膜トランジスタＴ３のゲート－ソース間電圧Ｖｇｓは正となるので、薄膜トランジスタＴ３はオンする。

　従って、電源線Ｖｐ→薄膜トランジスタＴ３のドレイン→薄膜トランジスタＴ３のソース→薄膜トランジスタＴ１のドレイン→薄膜トランジスタＴ１のソース→データ信号線Ｓｊ→高階調表示用プログラム電流源Ｉ２の入力→高階調表示用プログラム電流源Ｉ２の出力の経路でプログラム電流Ｉ’が流れる。プログラム電流Ｉ’の電流値は階調値に対応しており、高階調表示用プログラム電流源Ｉ２で設定される。

　選択期間終了後は、薄膜トランジスタＴ３のソース電位は、有機ＥＬダイオード７のアノード電位に応じて変動する。また、薄膜トランジスタＴ３のゲート電位は、薄膜トランジスタＴ３のゲート－ソース間電圧Ｖｇｓが一定になるように、薄膜トランジスタＴ３のソース電位の変動に追随する。これは、薄膜トランジスタＴ２がオフになったことによりフローティングになっているためである。

　選択期間中の薄膜トランジスタＴ３のゲート－ソース間電圧Ｖｇｓは、該ゲート－ソース間電圧Ｖｇｓにより選択期間中に容量Ｃが充電されているために、選択期間終了後も保持される。このため、選択期間終了後は、薄膜トランジスタＴ１，Ｔ２はオフするが、薄膜トランジスタＴ３はオンしたままである。

　よって、選択期間におけるプログラム電流Ｉ’と電流値がほぼ等しいプログラム電流Ｉ’’が、電源線Ｖｐ→薄膜トランジスタＴ３のドレイン→薄膜トランジスタＴ３のソース→有機ＥＬダイオード７のアノード→有機ＥＬダイオード７のカソードの経路で流れる。

　但し、薄膜トランジスタＴ１は、走査線Ｇｉの信号レベルがＨからＬへ変化してもすぐにはオフせず、オフするまでに遅延時間と立ち下がり時間とを要する。このため、有機ＥＬダイオード７の電流波形Ｅｌｉ＋１（ｉ＋１行）は、上記遅延時間及び上記立ち下がり時間を経過する間は緩やかに立ち下がる。

　選択期間終了後に黒を挿入する場合は、走査線Ｇｉの信号レベルはＬ（ロー）とし、走査線Ｒｉの信号レベルはＨ（ハイ）とする。これにより、薄膜トランジスタＴ１はオフし薄膜トランジスタＴ２はオンする。薄膜トランジスタＴ３は、薄膜トランジスタＴ２がオンすることによりゲート電位が接地電位となるためにオフする。薄膜トランジスタＴ３がオフするため、プログラム電流Ｉ’’が流れなくなり、有機ＥＬダイオード７は消灯する。

　但し、薄膜トランジスタＴ３は、走査線Ｒｉの信号レベルがＬからＨへ変化してもすぐにはオフせず、オフするまでに遅延時間と立ち下がり時間とを要する。このため、有機ＥＬダイオード７の電流波形Ｅｌｉ＋１は、上記遅延時間及び上記立ち下がり時間を経過する間は緩やかに立ち下がる。

　本実施例１の画素回路６では、インパルスモードにおいてデータ信号線Ｓｊに流れるプログラム電流Ｉの方向と、ホールドモードにおいてデータ信号線Ｓｊに流れるプログラム電流Ｉ’の方向とは、データ信号線Ｓｊ上において互いに逆向きである。

　これにより、インパルスモードとホールドモードとを、各プログラム電流の方向により区別することが可能となる。

　また、インパルスモード及びホールドモードの両モードとも、データ出力のタイミングは、選択期間の開始及び終了と同一に出来るので、データ出力のタイミングを制御する回路を複雑にする必要がなくなる。

　さらに、ＥＬ素子に直接流れる電流によりＥＬ素子の輝度を制御するので、画素回路の駆動に用いる駆動ＴＦＴのばらつき（個体差）に影響されない、均一な輝度分布を得ることが出来る。

　なお、図２における、「選択期間」、「フレーム期間」、「黒挿入期間」などの記載は、ｉ行に関する記載である。

　本発明では、全階調が低階調と高階調とに分けられ、画素Ａｉｊが低階調を表示する場合は、階調制御のしやすいインパルスモードにより駆動を行い、画素Ａｉｊが高階調を表示する場合は、寿命対策としてホールドモードにより駆動を行う構成を提案するものである。

　本実施例１では、以下の表１に示すように、全階調を０～２５５とし、３２階調まではインパルスモードにより駆動を行い、３３階調以降は、「１フレーム期間の９０％の期間に黒を挿入したホールドモード」にて駆動している。

　黒、すなわち０階調については、インパルスモードおよびホールドモードのどちらで駆動しても構わない。

　この駆動方法により、ホールドモードで駆動する場合は、最小階調における電流値が４０ｎＡであったのが、４．２μＡにできた。これにより、階調制御をより容易に行うことが可能となった。

　また、インパルスモードで駆動する場合は、最大階調における電流値が１ｍＡ以上であったのが、１０μＡにできた。これにより、従来よりも長寿命化が可能となった。

　このように、特に高精細の表示装置においては、インパルスモードで駆動される階調領域を小さく、ホールドモードで駆動される階調領域を大きく設定すれば、電流制御の領域を有効に利用することができる。インパルスモードで駆動される階調領域を大きく設定した場合、必要電流値が増加し、瞬間的に大電流を流すことになるため、好ましくない。

　更に、従来技術と比較して、以下の効果を奏する。第１の効果として、データを出力するタイミングを変える必要がないため、ゲートドライバ回路内の制御回路の構成をより簡単なものとすることが出来る。第２の効果として、選択期間の全てで発光させることが可能であるため、瞬間輝度の低下による長寿命化が実現出来た。

　第３の効果として、低消費電力化の観点でも、本実施の形態に記載の技術は有用である。従来の駆動回路のホールドモードでは、発光時、常に駆動トランジスタを通して電流が有機ＥＬ素子に供給される。駆動トランジスタを飽和領域で駆動させる場合、駆動トランジスタによる電圧降下が生じ、そのエネルギーは熱となって発光に寄与しないまま、損失となる。一方、インパルスモードでは、線形領域で動作するスイッチング素子を介して発光電流が供給されるため、電力損失を最小限とすることが出来る。すなわち、従来の駆動回路のホールドモードによる駆動と比較して、インパルスモードで駆動される場合において、電力損失を低減させることができるため、消費電力を抑えた表示装置が実現可能となる。

　なお、インパルスモードと、ホールドモードとの切り替えは、階調による切り替えでなくてもよい。例えば、テキストなど、白黒主体の表示コンテンツを表示する第１のパターンにおける階調値の分布では、白を表示するための階調値と黒を表示するための階調値とが、他の色を表示するための階調値よりも大きくなる。このような第１のパターンでは、階調のムラに対し、表示品位の低下は限定的であるから、有機ＥＬ素子の長寿命化を目的として、階調によらずホールドモードのみで画素回路を駆動すればよい。

　一方、写真や動画など、階調のムラが表示品位の低下に直結するようなコンテンツを表示する第２のパターンにおける階調値の分布は、例えば全階調にわたる幅広い分布となる。このような第２のパターンでは、インパルスモードとホールドモードとの両方で画素回路を駆動すればよい。

　図４に、ホールドモードのみで駆動する駆動法と、インパルスモード及びホールドモードの両方で駆動する駆動法とを、映像源によって切り分ける場合のフローチャートの一例を示す。即ち、表示装置１が映像信号を解析する手段を有しており、動画か否か、黒表示の面積の大小、およびテキスト主体か否かにより、二つの駆動方法を切り替える。

　図４のフローチャートでは、まずステップｓ１において映像信号が動画か否かを判定する。映像信号が動画である場合（ステップｓ１でＹｅｓ）は、インパルスモード及びホールドモードの両方で駆動する駆動法を用いる。

　映像信号が動画でない場合（ステップｓ１でＮｏ）は、黒表示の面積の大小を判定するために、中間長の信号が９０％以上か否かを判定する（ステップｓ２）。中間長の信号が９０％以上ではない場合（ステップｓ２でＮｏ）は、ホールドモードのみで駆動する駆動法を用いる。

　中間長の信号が９０％以上である場合（ステップｓ２でＹｅｓ）は、テキスト主体か否かを判定する（ステップｓ３）。テキスト主体である場合（ステップｓ３でＹｅｓ）は、ホールドモードのみで駆動する駆動法を用いる。テキスト主体でない場合（ステップｓ３でＮｏ）は、インパルスモード及びホールドモードの両方で駆動する駆動法を用いる。

　前述のように、二つの駆動方法は、信号電流源の切り替えのみで選択できるので、特別な制御をしなくても、映像が切り替わるたびに制御を変更することが可能となる。

　このように、インパルスモードと、ホールドモードとの切り替えの基準、即ちインパルスモードとホールドモードとの両方で画素回路６を駆動するか、ホールドモードのみで画素回路６を駆動するかを決定する基準は、画像を構成する階調値の分布であってもよい。上記基準は、ソースドライバ回路２が有してもよく、コントロール回路５が有してもよい。

　〔実施例２〕
　本発明の他の実施例について図５及び図６に基づいて説明すれば、以下の通りである。なお、本実施例２において説明すること以外の構成は、前記実施例１と同じである。また、説明の便宜上、前記実施例１の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

　図５は、本実施例２に係る画素回路８の回路図である。画素回路８は、実施例１に係る画素回路６と以下の点で異なっている。

　実施例１に係る画素回路６では、薄膜トランジスタＴ２のドレインは電気的に接地されており、薄膜トランジスタＴ３のドレインは電源線Ｖｐに接続されている。

　これに対して、本実施例２に係る画素回路８では、薄膜トランジスタＴ２のドレイン及び薄膜トランジスタＴ３のドレインは、共通電源線Ｐｉに接続されている。共通電源線Ｐｉの電位は、図６のタイミングチャートに示されるように、選択期間中は接地電位とし、非選択期間中は接地電位よりも大きい電位Ｖｐ’とする。

　これにより、画素回路８は、実施例１に係る画素回路６と同じ動作が可能になるだけでなく、接地電位の電源線と接地電位よりも大きい電位Ｖｐ’の電源線とを共通電源線Ｐｉにより共通に出来る。よって、電源線を１行当たり１本減らすことが可能となる。

　〔実施例３〕
　本発明のさらに別の実施例について図７及び図８に基づいて説明すれば、以下の通りである。なお、本実施例３において説明すること以外の構成は、前記実施例１，２と同じである。また、説明の便宜上、前記実施例１，２の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。

　図７は、本実施例３に係る画素回路９の回路図である。画素回路８は、実施例１に係る画素回路６と以下の点で異なっている。

　実施例１に係る画素回路６では、薄膜トランジスタＴ１のゲートはｉ行目の走査線Ｇｉに接続されており、薄膜トランジスタＴ２のゲートはｉ行目の走査線Ｒｉに接続されている。

　これに対して、本実施例３に係る画素回路９では、薄膜トランジスタＴ１のゲート、及び薄膜トランジスタＴ２のゲートは、共にｉ行目の走査線Ｇｉに接続されている。

　これにより、画素回路９は、実施例１に係る画素回路６において黒挿入を行わない動作が可能になるだけでなく、走査線Ｇｉを共通に出来るので、走査線を１行当たり１本減らすことが可能となる。

　図８は、本実施例３に係る画素回路９の動作を示すタイミングチャートである。図３のタイミングチャートと異なり、走査線Ｒｉの波形が含まれなくなっている。

　なお、本実施の形態の画素回路６，８，９は、有機ＥＬダイオード７だけでなく半導体の発光ダイオードにも適用可能である。

　また、表示装置１では、低階調表示用プログラム電流源Ｉ１および高階調表示用プログラム電流源Ｉ２は、出力する電流の向きが互いに逆の電流源であってもよい。

　さらに、表示装置１では、低階調表示用プログラム電流源Ｉ１および高階調表示用プログラム電流源Ｉ２に代えて、階調変化に対する電圧変化の傾きの符号が、一方が正であり他方が負である電圧源を用いてもよい。

　さらに、表示装置１では、プログラム電流Ｉの全階調と、プログラム電流Ｉ’の全階調とを、それぞれ低階調側と高階調側とに分けたとき、上記インパルスモードは上記低階調側で駆動され、上記ホールドモードは上記高階調側で駆動されてもよい。

　さらに、表示装置１では、プログラム電流Ｉの全階調に関して、該全階調の半分の輝度を１／２輝度としたとき、上記低階調側は、最低階調から上記１／２輝度より小さい階調までの範囲であり、上記高階調側は、上記１／２輝度より小さい階調から最高階調までの範囲であってもよい。

　本実施の形態の表示装置１では、インパルスモードとホールドモードとの組み合わせにより、低階調側及び高階調側の両方で色再現域が広がる。従って、各色の組み合わせによる全体の色再現域が格段に広がる。

　（実施形態の総括）
　表示装置１では、複数の上記走査線は、走査線Ｇ１，Ｇ２，・・・，Ｇｎ、Ｇｉ及び走査線Ｒ１，Ｒ２，・・・，Ｒｎ，Ｒｉからなり、画素回路６は、薄膜トランジスタＴ１、薄膜トランジスタＴ２、薄膜トランジスタＴ３及び容量Ｃを有し、薄膜トランジスタＴ１は、ゲートが走査線Ｇｉに接続され、ソースがデータ信号線Ｓｊに接続され、薄膜トランジスタＴ２は、ゲートが走査線Ｒｉに接続され、ドレインが電気的に接地され、ソースが薄膜トランジスタＴ３のゲート及び容量Ｃの一端に接続され、薄膜トランジスタＴ３は、ドレインが電源線Ｖｐに接続され、ソースが、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードに接続され、有機ＥＬダイオード７のカソードが電気的に接地され、ソースドライバ回路３は、低階調表示用プログラム電流源Ｉ１、高階調表示用プログラム電流源Ｉ２及びスイッチＳＷを有し、スイッチＳＷは、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記インパルスモードにより画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを低階調表示用プログラム電流源Ｉ１に接続し、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記ホールドモードにより上記画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを高階調表示用プログラム電流源Ｉ２に接続してもよい。

　上記選択期間において、走査線Ｇｉの信号レベル及び走査線Ｒｉの信号レベルをハイレベルとする。これにより、上記インパルスモードでは、低階調表示用プログラム電流源Ｉ１→データ信号線Ｓｊ→薄膜トランジスタＴ１のソース→薄膜トランジスタＴ１のドレイン→有機ＥＬダイオード７のアノード→有機ＥＬダイオード７のカソードの経路でプログラム電流Ｉが供給され、有機ＥＬダイオード７は発光する。

　上記ホールドモードでは、上記選択期間において有機ＥＬダイオード７には逆バイアスの電圧が印加されるので、有機ＥＬダイオード７はオフする。また、薄膜トランジスタＴ３のゲート－ソース間電圧は正となるので、薄膜トランジスタＴ３はオンする。

　従って、電源線Ｖｐ→薄膜トランジスタＴ３のドレイン→薄膜トランジスタＴ３のソース→薄膜トランジスタＴ１のドレイン→薄膜トランジスタＴ１のソース→データ信号線Ｓｊ→高階調表示用プログラム電流源Ｉ２の経路でプログラム電流Ｉ’が供給される。

　上記選択期間中の薄膜トランジスタＴ３のゲート－ソース間電圧は、該ゲート－ソース間電圧により上記選択期間中に容量Ｃが充電されているために、上記選択期間終了後も保持される。このため、上記選択期間終了後は、薄膜トランジスタＴ１及び薄膜トランジスタＴ２はオフするが、薄膜トランジスタＴ３はオンしたままである。

　よって、プログラム電流Ｉ’と電流値がほぼ等しいプログラム電流Ｉ’’が、電源線Ｖｐ→薄膜トランジスタＴ３のドレイン→薄膜トランジスタＴ３のソース→有機ＥＬダイオード７のアノード→有機ＥＬダイオード７のカソードの経路で供給される。

　選択期間終了後に黒を挿入する場合は、走査線Ｇｉの信号レベルはローとし、走査線Ｒｉの信号レベルはハイとする。これにより、薄膜トランジスタＴ１はオフし薄膜トランジスタＴ２はオンする。薄膜トランジスタＴ３は、薄膜トランジスタＴ２がオンすることによりゲート電位が接地電位となるためにオフする。薄膜トランジスタＴ３がオフするため、プログラム電流Ｉ’’が供給されなくなり、有機ＥＬダイオード７は消灯する。

　従って、プログラム電流Ｉの階調を低階調とする場合は、上記インパルスモードで駆動し、プログラム電流Ｉの階調を高階調とする場合は、上記ホールドモードで駆動することが可能となる。

　表示装置１では、複数の上記走査線は、走査線Ｇ１，Ｇ２，・・・，Ｇｎ、Ｇｉ及び走査線Ｒ１，Ｒ２，・・・，Ｒｎ，Ｒｉからなり、画素回路８は、薄膜トランジスタＴ１、薄膜トランジスタＴ２、薄膜トランジスタＴ３及び容量Ｃを有し、薄膜トランジスタＴ１は、ゲートが走査線Ｇｉに接続され、ソースがデータ信号線Ｓｊに接続され、薄膜トランジスタＴ２は、ゲートが走査線Ｒｉに接続され、ドレインが共通電源線Ｐｉに接地され、ソースが薄膜トランジスタＴ３のゲート及び容量Ｃの一端に接続され、薄膜トランジスタＴ３は、ドレインが共通電源線Ｐｉに接続され、ソースが、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードに接続され、有機ＥＬダイオード７のカソードが電気的に接地され、ソースドライバ回路３は、低階調表示用プログラム電流源Ｉ１、高階調表示用プログラム電流源Ｉ２及びスイッチＳＷを有し、スイッチＳＷは、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記インパルスモードにより画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを低階調表示用プログラム電流源Ｉ１に接続し、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記ホールドモードにより上記画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを高階調表示用プログラム電流源Ｉ２に接続し、共通電源線Ｐｉの電位は、上記選択期間中は接地電位とし、非選択期間中は接地電位よりも大きい電位としてもよい。

　これにより、画素回路８は、薄膜トランジスタＴ３のドレインが電源線Ｖｐに接続される画素回路６と同じ動作が可能になるだけでなく、接地電位の電源線と接地電位よりも大きい電位Ｖｐ’の電源線とを共通電源線Ｐｉにより共通に出来る。よって、電源線を１行当たり１本減らすことが可能となる。

　表示装置１では、画素回路９は、薄膜トランジスタＴ１、薄膜トランジスタＴ２、薄膜トランジスタＴ３及び容量Ｃを有し、薄膜トランジスタＴ１は、ゲートが走査線Ｇｉに接続され、ソースがデータ信号線Ｓｊに接続され、薄膜トランジスタＴ２は、ゲートが走査線Ｇｉに接続され、ドレインが電気的に接地され、ソースが薄膜トランジスタＴ３のゲート及び容量Ｃの一端に接続され、薄膜トランジスタＴ３は、ドレインが電源線Ｖｐに接続され、ソースが、薄膜トランジスタＴ１のドレイン、容量Ｃの他端及び有機ＥＬダイオード７のアノードに接続され、有機ＥＬダイオード７のカソードが電気的に接地され、ソースドライバ回路３は、低階調表示用プログラム電流源Ｉ１、高階調表示用プログラム電流源Ｉ２及びスイッチＳＷを有し、スイッチＳＷは、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記インパルスモードにより画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを低階調表示用プログラム電流源Ｉ１に接続し、画素Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊが上記ホールドモードにより上記画像を表示する場合は、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊを高階調表示用プログラム電流源Ｉ２に接続してもよい。

　これにより、画素回路９では、薄膜トランジスタＴ１のゲート及び薄膜トランジスタＴ２のゲートは、共に走査線Ｇｉに接続されている。

　よって、画素回路９は、走査線Ｇｉ及び走査線Ｒｉを用いる画素回路６，８において黒挿入を行わない動作が可能になるだけでなく、走査線Ｇｉを共通に出来るので、走査線を１行当たり１本減らすことが可能となる。

　表示装置１では、低階調表示用プログラム電流源Ｉ１及び高階調表示用プログラム電流源Ｉ２は、出力する電流の向きが互いに逆の電流源であってもよい。

　これにより、上記インパルスモードにおいてデータ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊに流れる電流（上記第１電流）の方向と、上記ホールドモードにおいてデータ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊに流れる電流（上記第２電流）の方向とが、データ信号線Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊ上において互いに逆向きとなり、上記インパルスモードと上記ホールドモードとを区別することが可能となる。従って、上記インパルスモードの場合でも選択期間が終了するまで、発光を続けることが可能となる。

　また、上記インパルスモード及び上記ホールドモードの両モードとも、データ出力のタイミングは、上記選択期間の開始及び終了と同一に出来るので、上記データ出力のタイミングを制御する回路を複雑にする必要がなくなる。

　さらに、有機ＥＬダイオード７に直接流れる電流により素子の輝度を制御するので、画素回路の駆動に用いる駆動ＴＦＴのばらつき（個体差）に影響されない、均一な輝度分布を得ることが出来る。

　表示装置１では、低階調表示用プログラム電流源Ｉ１及び高階調表示用プログラム電流源Ｉ２は、階調変化に対する電圧変化の傾きの符号が、一方が正であり他方が負である電圧源であってもよい。

　また、表示装置１では、薄膜トランジスタＴ１、薄膜トランジスタＴ２及び薄膜トランジスタＴ３は、Ｎチャネルの薄膜トランジスタであってもよい。

　これにより、Ｐチャネルの薄膜トランジスタが作りにくいアモルファスシリコンのパネルを表示装置１に利用出来る。

　さらに、表示装置１では、上記発光信号の全階調を、それぞれ低階調側と高階調側とに分けたとき、上記インパルスモードは上記低階調側で駆動され、上記ホールドモードは上記高階調側で駆動されてもよい。

　さらに、上記表示装置の駆動方法では、プログラム電流Ｉ，Ｉ’，Ｉ’’の全階調を、それぞれ低階調側と高階調側とに分けたとき、上記インパルスモードは上記低階調側で駆動され、上記ホールドモードは上記高階調側で駆動されてもよい。

　さらに、表示装置１では、プログラム電流Ｉ，Ｉ’，Ｉ’’の全階調に関して、該全階調の半分の輝度を１／２輝度としたとき、上記低階調側は、最低階調から上記１／２輝度より小さい階調までの範囲であり、上記高階調側は、上記１／２輝度より小さい階調から最高階調までの範囲であってもよい。

　さらに、表示装置１の駆動方法では、プログラム電流Ｉ，Ｉ’，Ｉ’’の全階調に関して、該全階調の半分の輝度を１／２輝度としたとき、上記低階調側は、最低階調から上記１／２輝度より小さい階調までの範囲であり、上記高階調側は、上記１／２輝度より小さい階調から最高階調までの範囲であってもよい。

　さらに、表示装置１では、ソースドライバ回路３は、上記インパルスモードと上記ホールドモードとの両方で画素回路６を駆動するか、上記ホールドモードのみで画素回路６を駆動するかを決定する基準を有しており、上記基準は、上記画像を構成する階調値の分布であってもよい。

　例えば、テキストなど、白黒主体の表示コンテンツを表示する第１のパターンにおける階調値の分布では、白を表示するための階調値と黒を表示するための階調値とが、他の色を表示するための階調値よりも大きくなる。このような第１のパターンでは、階調のムラに対し、表示品位の低下は限定的であるから、電力を重視して、階調によらず上記ホールドモードのみで画素回路６を駆動すればよい。

　一方、写真や動画など、階調のムラが表示品位の低下に直結するようなコンテンツを表示する第２のパターンにおける階調値の分布は、例えば全階調にわたる幅広い分布となる。このような第２のパターンでは、上記インパルスモードと上記ホールドモードとの両方で画素回路６を駆動すればよい。

　本発明は、階調制御を従来よりも容易に行うことが出来、瞬間輝度の低下による長寿命化が実現出来、動画性能の改善が可能であるので、フルカラーの画像表示を行う表示装置に好適に用いることが出来る。

　１　表示装置
　２　ソースドライバ回路
　３　ゲートドライバ回路
　４　表示部
　５　コントロール回路
　６，８，９　画素回路
　７　有機ＥＬダイオード（素子、有機エレクトロルミネッセンスダイオード）
　Ａ１１，・・・，Ａ１ｍ，・・・，Ａｎ１，・・・，Ａｎｍ、Ａｉｊ　画素
　Ｃ　容量
　Ｇ１，Ｇ２，・・・，Ｇｎ、Ｇｉ　走査線（第１走査線）
　Ｒ１，Ｒ２，・・・，Ｒｎ，Ｒｉ　走査線（第２走査線）
　Ｉ　プログラム電流（発光信号）
　Ｉ’　プログラム電流（発光信号）
　Ｉ’’　プログラム電流（発光信号）
　Ｉ１　低階調表示用プログラム電流源（第１の信号源）
　Ｉ２　高階調表示用プログラム電流源（第２の信号源）
　Ｐｉ　共通電源線
　ｓ１～ｓ３　ステップ
　Ｓ１，Ｓ２，・・・，Ｓｍ、Ｓｊ　データ信号線
　ＳＷ　スイッチ（スイッチ手段）
　Ｔ１　薄膜トランジスタ（第１薄膜トランジスタ）
　Ｔ２　薄膜トランジスタ（第２薄膜トランジスタ）
　Ｔ３　薄膜トランジスタ（第３薄膜トランジスタ）
　Ｖｇｓ　ゲート－ソース間電圧
　Ｖｐ　電源線
　Ｖｐ’　接地電位よりも大きい電位

Claims (15)

1. 　一方向に伸びる複数の走査線と、他方向に伸びる複数のデータ信号線と、複数の上記データ信号線を駆動するソースドライバ回路と、複数の上記走査線を制御するゲートドライバ回路と、上記走査線および上記データ信号線の交差部に対応して設けられる複数の画素とを備え、流れる電流に応じた輝度で発光する素子を上記画素が有し、上記ゲートドライバ回路が上記走査線を選択する期間を選択期間と称する表示装置であって、
   　上記画素の画素回路は、上記素子が上記選択期間のみ発光するインパルスモードで駆動されるか、上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで駆動されると共に、
   　上記画素回路は、上記インパルスモードで駆動される際に発光信号を供給する第１の信号源と、上記ホールドモードで駆動される際に発光信号を供給する第２の信号源とを有することを特徴とする表示装置。
2. 　複数の上記走査線は、複数の第１走査線及び複数の第２走査線からなり、
   　上記画素回路は、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ及び容量を有し、
   　上記第１薄膜トランジスタは、ゲートが上記第１走査線に接続され、ソースが上記データ信号線に接続され、
   　上記第２薄膜トランジスタは、ゲートが上記第２走査線に接続され、ドレインが電気的に接地され、ソースが上記第３薄膜トランジスタのゲート及び上記容量の一端に接続され、
   　上記第３薄膜トランジスタは、ドレインが電源線に接続され、ソースが、上記第１薄膜トランジスタのドレイン、上記容量の他端及び上記素子のアノードに接続され、
   　上記素子のカソードが電気的に接地され、
   　上記ソースドライバ回路は、上記第１の信号源、上記第２の信号源及びスイッチ手段を有し、
   　上記スイッチ手段は、上記画素が上記インパルスモードにより画像を表示する場合は、上記データ信号線を上記第１の信号源に接続し、上記画素が上記ホールドモードにより上記画像を表示する場合は、上記データ信号線を上記第２の信号源に接続することを特徴とする請求項１に記載の表示装置。
3. 　複数の上記走査線は、複数の第１走査線及び複数の第２走査線からなり、
   　上記画素回路は、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ及び容量を有し、
   　上記第１薄膜トランジスタは、ゲートが上記第１走査線に接続され、ソースが上記データ信号線に接続され、
   　上記第２薄膜トランジスタは、ゲートが上記第２走査線に接続され、ドレインが共通電源線に接地され、ソースが上記第３薄膜トランジスタのゲート及び上記容量の一端に接続され、
   　上記第３薄膜トランジスタは、ドレインが上記共通電源線に接続され、ソースが、上記第１薄膜トランジスタのドレイン、上記容量の他端及び上記素子のアノードに接続され、
   　上記素子のカソードが電気的に接地され、
   　上記ソースドライバ回路は、上記第１の信号源、上記第２の信号源及びスイッチ手段を有し、
   　上記スイッチ手段は、上記画素が上記インパルスモードにより画像を表示する場合は、上記データ信号線を上記第１の信号源に接続し、上記画素が上記ホールドモードにより上記画像を表示する場合は、上記データ信号線を上記第２の信号源に接続し、
   　上記共通電源線の電位は、上記選択期間中は接地電位とし、非選択期間中は接地電位よりも大きい電位とすることを特徴とする請求項１に記載の表示装置。
4. 　上記画素回路は、第１薄膜トランジスタ、第２薄膜トランジスタ、第３薄膜トランジスタ及び容量を有し、
   　上記第１薄膜トランジスタは、ゲートが上記走査線に接続され、ソースが上記データ信号線に接続され、
   　上記第２薄膜トランジスタは、ゲートが上記走査線に接続され、ドレインが電気的に接地され、ソースが上記第３薄膜トランジスタのゲート及び上記容量の一端に接続され、
   　上記第３薄膜トランジスタは、ドレインが電源線に接続され、ソースが、上記第１薄膜トランジスタのドレイン、上記容量の他端及び上記素子のアノードに接続され、
   　上記素子のカソードが電気的に接地され、
   　上記ソースドライバ回路は、上記第１の信号源、上記第２の信号源及びスイッチ手段を有し、
   　上記スイッチ手段は、上記画素が上記インパルスモードにより画像を表示する場合は、上記データ信号線を上記第１の信号源に接続し、上記画素が上記ホールドモードにより上記画像を表示する場合は、上記データ信号線を上記第２の信号源に接続することを特徴とする請求項１に記載の表示装置。
5. 　上記第１の信号源および上記第２の信号源は、出力する電流の向きが互いに逆の電流源であることを特徴とする請求項１に記載の表示装置。
6. 　上記第１の信号源および上記第２の信号源は、階調変化に対する電圧変化の傾きの符号が、一方が正であり他方が負である電圧源であることを特徴とする請求項１に記載の表示装置。
7. 　上記第１薄膜トランジスタ、上記第２薄膜トランジスタ及び上記第３薄膜トランジスタは、Ｎチャネルの薄膜トランジスタであることを特徴とする請求項２に記載の表示装置。
8. 　上記発光信号の全階調を、それぞれ低階調側と高階調側とに分けたとき、上記インパルスモードは上記低階調側で駆動され、上記ホールドモードは上記高階調側で駆動されることを特徴とする請求項１に記載の表示装置。
9. 　上記発光信号の全階調に関して、該全階調の半分の輝度を１／２輝度としたとき、上記低階調側は、最低階調から上記１／２輝度より小さい階調までの範囲であり、上記高階調側は、上記１／２輝度より小さい階調から最高階調までの範囲であることを特徴とする請求項８に記載の表示装置。
10. 　上記ソースドライバ回路は、上記インパルスモードと上記ホールドモードとの両方で上記画素回路を駆動するか、上記ホールドモードのみで上記画素回路を駆動するかを決定する基準を有しており、
    　上記基準は、上記画像を構成する階調値の分布であることを特徴とする請求項２に記載の表示装置。
11. 　上記素子は、有機エレクトロルミネッセンスダイオードであることを特徴とする請求項１に記載の表示装置。
12. 　一方向に伸びる複数の走査線と、他方向に伸びる複数のデータ信号線と、複数の上記データ信号線を駆動するソースドライバ回路と、複数の上記走査線を制御するゲートドライバ回路と、上記走査線および上記データ信号線の交差部に対応して設けられる複数の画素とを備え、流れる電流に応じた輝度で発光する素子を上記画素が有し、上記ゲートドライバ回路が上記走査線を選択する期間を選択期間と称する表示装置の駆動方法であって、
    　上記素子が上記選択期間のみ発光するインパルスモードで上記画素の画素回路を駆動する工程と、
    　上記素子が上記選択期間中は発光せず上記選択期間後に発光を続けるホールドモードで上記画素回路を駆動する工程と、
    　上記画素回路が上記インパルスモードで駆動される場合に、第１の信号源により発光信号を供給する工程と、
    　上記画素回路が上記ホールドモードで駆動される場合に、第２の信号源により発光信号を供給する工程とを含むことを特徴とする表示装置の駆動方法。
13. 　上記発光信号の全階調を、それぞれ低階調側と高階調側とに分けたとき、上記インパルスモードは上記低階調側で駆動され、上記ホールドモードは上記高階調側で駆動されることを特徴とする請求項１２に記載の表示装置の駆動方法。
14. 　上記発光信号の全階調に関して、該全階調の半分の輝度を１／２輝度としたとき、上記低階調側は、最低階調から上記１／２輝度より小さい階調までの範囲であり、上記高階調側は、上記１／２輝度より小さい階調から最高階調までの範囲であることを特徴とする請求項１３に記載の表示装置の駆動方法。
15. 　上記素子は、有機エレクトロルミネッセンスダイオードであることを特徴とする請求項１２に記載の表示装置の駆動方法。
     
     

Images