WO2011032387A1 - Rs码的译码方法和装置 - Google Patents

Rs码的译码方法和装置 Download PDF

Info

Publication number
WO2011032387A1
WO2011032387A1 PCT/CN2010/072422 CN2010072422W WO2011032387A1 WO 2011032387 A1 WO2011032387 A1 WO 2011032387A1 CN 2010072422 W CN2010072422 W CN 2010072422W WO 2011032387 A1 WO2011032387 A1 WO 2011032387A1
Authority
WO
WIPO (PCT)
Prior art keywords
error
hard decision
bit
type
reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2010/072422
Other languages
English (en)
French (fr)
Inventor
游月意
李强
邱宁
曹南山
张涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to EP10816591A priority Critical patent/EP2453578A4/en
Priority to US13/258,449 priority patent/US8677222B2/en
Publication of WO2011032387A1 publication Critical patent/WO2011032387A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3707—Adaptive decoding and hybrid decoding, e.g. decoding methods or techniques providing more than one decoding algorithm for one code
    • H03M13/3715—Adaptation to the number of estimated errors or to the channel state
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/451—Soft decoding, i.e. using symbol reliability information using a set of candidate code words, e.g. ordered statistics decoding [OSD]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/45—Soft decoding, i.e. using symbol reliability information
    • H03M13/458—Soft decoding, i.e. using symbol reliability information by updating bit probabilities or hard decisions in an iterative fashion for convergence to a final decoding result
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
    • H03M13/615—Use of computational or mathematical techniques
    • H03M13/616—Matrix operations, especially for generator matrices or check matrices, e.g. column or row permutations

Definitions

  • the present invention relates to the field of channel error correction coding and decoding, and in particular, to a decoding method and apparatus for an RS (Reed-Solomon) code.
  • RS Random-Solomon
  • RS codes are linear block codes, and the construction and discovery of RS codes is considered a perfect combination of theoretical mathematics and engineering implementation.
  • the RS code has a strong error correction capability and is the only maximum intercode distance code that can be applied. Therefore, RS code has been widely used from information storage systems, deep space communication to modern wireless communication.
  • the embodiment of the invention provides a decoding method and device for RS codes, which are used to improve the decoding performance of the RS code and reduce the decoding complexity.
  • a method for decoding a RS code comprising:
  • a decoding device for RS code comprising:
  • a channel information receiving unit configured to receive bit reliability information of an RS code output by the channel
  • a hard decision unit configured to perform hard decision on the bit reliability information to obtain a hard decision result value sequence; and determine a hard decision result by the column The type of error in which the value sequence occurred
  • bit error correcting unit configured to sequence error type and energy according to a preset hard decision result value Correcting the corresponding relationship of the error correction mode, determining an error correction mode corresponding to the type of the hard decision result value sequence error, and performing bit error correction on the hard decision result value sequence according to the error correction mode;
  • the decoding result output unit is configured to output a hard decision result value sequence after the bit error correction unit performs bit error correction as a decoding result.
  • the initial verification array corresponding to the coding mode of the RS code determines the type of the error in the sequence of the hard decision result value, and determines the corresponding relationship between the sequence type of the hard decision result value and the error correction mode capable of correcting the error.
  • FIG. 1 is a schematic flowchart of a method according to an embodiment of the present disclosure
  • FIG. 2 is a schematic flow chart of a specific embodiment of the present invention.
  • FIG. 3 is a schematic structural diagram of a device according to an embodiment of the present invention.
  • 4A is a schematic diagram showing distribution of weights of a companion vector in an embodiment of the present invention.
  • FIG. 4B is another schematic diagram of the distribution of the weight of the syndrome vector in the embodiment of the present invention
  • FIG. 5 is a schematic diagram of the decoding performance of the RS code in the embodiment of the present invention. detailed description
  • the embodiment of the present invention provides a decoding method of the RS code.
  • the bit reliability information of the RS code outputted by the channel is hard-decised.
  • the type of error in which the hard decision result value sequence occurs is classified according to the advance
  • the correspondence between the set hard error result value sequence error type and the error correction mode capable of correcting the error, and different decoding methods are adopted for different error types.
  • a method for decoding an RS code includes the following steps: Step 10: Receive bit reliability information of an RS code outputted by a channel, perform a hard decision on the bit reliability information, and obtain a hard decision. Sequence of result values;
  • Step 11 determining, according to an initial verification array corresponding to an encoding manner of the RS code, a type of the error in the hard decision result value sequence;
  • Step 12 determining, according to a preset correspondence between the sequence type error type of the hard decision result value and the error correction mode capable of correcting the error, determining an error correction mode corresponding to the type of the error of the hard decision result value sequence determined in step 11, and Performing bit error correction on the hard decision result value sequence according to the error correction manner;
  • Step 13 The hard decision result value sequence after bit error correction is output as a decoding result.
  • the bit reliability information of the RS code includes n reliability values
  • the initial check array also includes n columns, that is, the number of n columns included in the initial check array and the reliability value included in the bit reliability information of the RS code. The number is the same.
  • the hard decision of the bit reliability information of the RS code is to determine whether the reliability value is less than or equal to 0 for each reliability value included in the bit reliability information, and if so, the reliability value is correspondingly hard.
  • the decision result value is set to 0. Otherwise, the hard decision result value corresponding to the reliability value is set to 1; each hard decision result value obtained by the hard decision constitutes a hard decision result value sequence.
  • the bit reliability information L(c ') ⁇ 0.1, 0.5, 0.2, 0.3, -0.6, -0.3 ⁇
  • the sequence of hard decision result values consisting of hard decision result values is: [1, 1 , 1 , 1, 0, 0].
  • the number of columns is the same.
  • the body implementation method can be as follows:
  • the type of error in the sequence of hard decision result values is determined to be a low-reliability type or a mixed type error according to the new check array.
  • H means that the binary initial check matrix represents the new check array obtained after H Gaussian elimination; defining the new check array n the n _ k with the column weight of 1,
  • B the bits in the sequence of hard decision result values corresponding to the columns respectively constitute a set of low reliability bits, denoted as B ⁇ , and the bits in the sequence of hard decision result values corresponding to the remaining columns constitute a set of high reliability bits, denoted as ⁇ « ;
  • Errors in bits with low-reliability bit sets are called low-reliability errors; if only bits in the high-reliability bit set are erroneous, they are called high-reliability errors; if low-reliability bit sets and high reliability Bits in the bit set have errors, called mixed errors.
  • the hard decision result value sequence contains the same number of hard decision result values as the new check array, and the new check
  • the hard decision result values included in the array of arrays and the sequence of hard decision result values before sorting correspond one by one in sequence, for example, the first column of the new check array corresponds to the first hard decision result value in the sequence of hard decision result values.
  • the second column of the new parity array corresponds to the second hard decision result value in the sequence of hard decision result values, and so on, the i-th column of the new check array and the ith hard decision in the sequence of hard decision result values
  • the resulting value corresponds, i takes a value between 1 and n.
  • the type of the error that occurs in the sequence of the hard decision result value according to the new check array is a low-reliability type or a mixed type.
  • the specific implementation may include the following steps A to C: a hard decision vector with the same number of rows in the array;
  • the hard decision vector consisting of the hard decision result values is: [1 , 1 , 1 , 1 , 0 , 0] of the transposed matrix column.
  • Step B Calculate the product of the new check array and the current hard decision vector, and perform a modulo 2 operation on the result to obtain a syndrome vector; determine the number of 1s in the syndrome vector, and use the number as the weight of the syndrome vector;
  • Step C determining whether the weight of the companion vector is less than a preset threshold, and if so, determining that the type of the error in the hard decision result value sequence is a low reliability type; otherwise, determining that the type of the hard decision result value sequence error is a hybrid type error.
  • the preset threshold value may take a value in an integer greater than 0, and the value depends on the initial verification array of the RS code, which can be obtained by simulation statistics.
  • the value may be 10 according to a simulation result.
  • step 12 if the type of the error in the hard decision result value sequence is a low-reliability type, the corresponding error correction mode can use the following two types:
  • the first type finds the row with the value 1 in the companion vector, determines the column with the value 1 in the row of the new check array; then flips the bit corresponding to the column in the sequence of hard decision result values, and sets the bit The inverted hard decision result value sequence is used as the decoding result.
  • the new check array is X rows n ⁇
  • the hard decision vector is n rows and 1 column
  • the adjoint vector is X rows and 1 column
  • the number of rows of the companion vector is the same as the number of rows of the new check array.
  • the high reliability bit in the sequence of hard decision result values is used as the information bit
  • the new check array is used as the checksum re-encoding calculation check bit
  • the obtained check bit is used to update the low reliability in the sequence of hard decision result values.
  • the low reliability bit is the bit corresponding to the (nk) information with the smallest value after the bit reliability information is sorted
  • the high reliability bit is the k bits other than the corresponding bit of the (nk) information with the smallest value.
  • the specific implementation may be as follows: First, extract the other columns except the (nk) column in the new check array to form a highly reliable matrix column, and extract the (nk) column in the new check array to form a low-reliability type.
  • the matrix column extracts k values in the hard decision vector to form a coding vector, and the k values are hard decisions corresponding to k reliability values other than the (nk) reliability values with the smallest value in the bit reliability information. Result value; Then, for each row in the high-reliability matrix column, multiply the row by the coding vector, add the multiplied result to itself, and then add the addition result to 2, and the modulus result is 0 or 1, determining the column of the value 1 in the row of the low-reliability matrix column in the new parity array, and updating the bit corresponding to the column in the sequence of hard decision result values to the modulo result.
  • the bit sequence of the hard decision result after the bit update is used as the decoding result.
  • step 12 if the type of the error in the hard decision result value sequence is a mixed error, the corresponding error correction mode can be as follows:
  • Step a Calculate the correlation value between the column and the current companion vector for each column other than the (nk) column in the new parity array; select the calculated maximum correlation value, and determine the calculation of the maximum correlation value.
  • the column in the new check array is flipped by the bit corresponding to the column in the current hard decision vector; the number of iterations is increased by 1, and the initial value of the number of iterations is 0;
  • Step b calculating a product of the new check array and the current hard decision vector, and performing a modulo 2 operation on the result to obtain a syndrome vector; determining the number of 1s in the syndrome vector, and using the number as the weight of the syndrome vector;
  • Step c determining whether the current companion vector weight is less than a preset threshold, and if yes, determining that the type of the hard decision result value sequence error is a low reliability type error, and correcting according to the error correction manner corresponding to the low reliability type error described above Wrong; otherwise, determine that the type of error in the hard decision result value sequence is a mixed error, and go to step d; Step d: judging whether the maximum number of iterations is satisfied, and if so, directly outputting the sequence of hard decision result values as a decoding result; otherwise, returning to the step.
  • the hard decision result value sequence is directly output as a decoding result.
  • other common decoding methods such as hard decision decoding, KV soft decision decoding algorithm, and adaptive confidence propagation soft decision decoding algorithm, can also be used.
  • the decoding method of the error classification of the RS code can be expressed as the steps performed in the following order: Step A: The bit reliability information is sorted and the received codeword reliability information is sequentially " ⁇ di", and the subscripts are arranged in ascending order of absolute values. Self, , '", -1. Step ⁇ , verify array Gaussian elimination and convert to a unit cell array
  • the column cannot be converted into a form of 1 ⁇ * ⁇ ⁇ , abandon the column, and try to convert the column into the above form;
  • Step D low reliability error decoding
  • step C3) Go back to step C3) Iterate until the maximum number of iterations is met.
  • an embodiment of the present invention further provides an apparatus for decoding an RS code, where the apparatus includes: a channel information receiving unit 30, configured to receive bit reliability information of an RS code output by a channel; and a hard decision unit 31, configured to: Performing a hard decision on the bit reliability information to obtain a sequence of hard decision result values;
  • the error type determining unit 32 is configured to determine, according to an initial calibration array corresponding to the encoding manner of the RS code, a type of the error in the hard decision result value sequence;
  • the bit error correction unit 33 is configured to determine, according to a preset correspondence between a sequence type error type of a hard decision result value and an error correction mode capable of correcting the error, an error correction mode corresponding to a type of the hard decision result value sequence error And performing bit error correction on the hard decision result value sequence according to the error correction manner;
  • the decoding result output unit 34 is configured to output a hard decision result value sequence after bit error correction by the bit error correction unit as a decoding result.
  • the error type determining unit 32 includes:
  • a reliability sorting unit configured to sort the reliability values included in the bit reliability information
  • a check array Gaussian erasing unit configured to select (nk) columns corresponding to the (nk) reliability values with the smallest sorted values in the initial check array, and convert the (nk) columns into units Array, obtaining a new check array, the n is a code length of a binary representation of the RS code, and k is a length of information of a binary representation of the RS code before encoding;
  • the error type classification unit is configured to determine, according to the new check array, that the type of the hard decision result value sequence error is a low reliability type error or a hybrid type error.
  • the error type classification unit includes:
  • a companion weight calculation unit configured to calculate, according to each hard decision result value in the sequence of hard decision result values, a hard decision vector having the same number of rows as the number of rows of the new check array, and calculating the new check array and The product of the current hard decision vector, and modulo 2 of the result to obtain a syndrome vector; determine the number of 1s in the syndrome vector, and use the number as the weight of the syndrome vector;
  • a threshold decision unit configured to determine whether the weight of the syndrome vector is less than a preset threshold, and if yes, determining that the type of the hard decision result value sequence is a low reliability type error; otherwise, determining the hard decision result
  • the type of error in the value sequence is a mixed error.
  • the bit error correction unit 33 includes a first low reliability type error decoding unit and/or a second low reliability type error decoding unit, where:
  • the first low-reliability type error decoding unit is configured to search for a row with a value of 1 in the syndrome vector, and determine a column with a value of 1 in the row of the new parity array; The bit corresponding to the column in the sequence of values is flipped;
  • the second low-reliability type error decoding unit is configured to use the hard decision result value sequence a high reliability bit as an information bit, the new check array as a checksum re-encoding calculation check bit, using the obtained check bit to update a low reliability bit in the sequence of hard decision result values; the low reliability The bit is a bit corresponding to (nk) pieces of information having the smallest value after the bit reliability information is sorted, and the high reliability bit is k bits other than the bit corresponding to the (nk) pieces of information having the smallest value.
  • the bit error correction unit 33 includes a first hybrid error decoding unit and/or a second hybrid error decoding unit, where:
  • the first hybrid error decoding unit is configured to calculate a correlation value between the column and the current syndrome vector for each column other than the (nk) column in the new parity array; a maximum correlation value, determining a column in the new parity array used to calculate the correlation value, inverting a bit corresponding to the column in the current hard decision vector, and triggering the companion weight calculation unit;
  • the second hybrid error decoding unit is configured to output the hard decision result value sequence as a decoding result.
  • the preset threshold value is a threshold value corresponding to the initial check array of the RS code obtained by simulation, and the specific value may be 10.
  • the beneficial effects of the present invention include:
  • the embodiment of the present invention after performing hard decision on the bit reliability information of the RS code outputted by the channel, determining the type of the error of the hard decision result value sequence according to the initial check array corresponding to the coding mode of the RS code, according to the foregoing Setting a correspondence relationship between the type of the hard decision result value sequence error type and the error correction mode capable of correcting the error, determining an error correction mode corresponding to the type of the hard decision result value sequence error, and performing the hard decision according to the error correction mode
  • the result value sequence is subjected to bit error correction, and the hard decision result value sequence after the bit error correction is output as a decoding result.
  • Figure 5 compares the performance of various decoding algorithms for (31, 25) RS codes.
  • “HDD” means traditional hard decision decoding
  • “LowErrDec” means only low-reliability type error decoding, and mixed type error is not decoded
  • “LowErrDec+MixErrDec (1)” means not only low-reliability mistranslation Code, and 1 iteration decoding for mixed errors.
  • “LowErrDec+MixErrDec (5)” means not only low-reliability type error decoding, but also 5 iterative decoding for mixed type errors. As can be seen from the figure, at the frame error rate of 10" 4 , the “LowErrDec” decoding obtains 0.3 gain compared to the "HDD” decoding, and after the hybrid error decoding of a single iteration, “LowErrDec+MixErrDec (1) "Decoding compared to "HDD” can obtain ldB gain. When the number of hybrid decoding iterations is increased to 5, “LowErrDec+MixErrDec (5)" gains 1.2 dB with respect to "HDD". The spirit of the present invention And the scope of the invention is intended to be included within the scope of the appended claims and the appended claims.

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Algebra (AREA)
  • Computing Systems (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明实施例公开了一种RS码的译码方法， 该方法为： 接收信道输出的RS码的比特可靠性信息， 对该比特可靠性信息进行硬判决， 得到硬判决结果值序列； 根据所述RS码的编码方式对应的初始校验阵列确定所述硬判决结果值序列发生错误的类型；根据预先设定的硬判决结果值序列错误类型与能够校正该错误的纠错方式的对应关系，确定所述硬判决结果值序列发生错误的类型对应的纠错方式，并按照该纠错方式对所述硬判决结果值序列进行比特纠错；将进行比特纠错后的硬判决结果值序列作为译码结果输出。 本发明实施例还公开了一种 RS码的译码装置。 采用本发明， 能够有效提高RS码的译码性能，降低译码复杂度。

Description

RS码的译码方法和装置 技术领域
本发明涉及信道纠错编译码领域， 尤其涉及一种 RS ( Reed-Solomon ) 码的译码方法和装置。 背景技术
RS码属于线性分组码， RS码的构造和发现被视为理论数学和工程实 现的完美结合。 RS码有着强大的纠错能力， 是唯一的一种可以被应用的最 大码间距离码。 因此， 从信息存储系统、 深空通信到现代无线通信中， RS 码得到了广泛应用。
几十年来， RS 码的译码一直都釆用硬判决译码， 主要有 BM
( Boyer-Moore ) 算法和指数移动平均线 ( EMA , Exponential Moving Average )算法两大类， 其性能相对软判决译码有较大的性能损失。 RS码的 致命缺陷是还没有找到简单有效的软判决译码方法。
近年来， RS码的软判决译码研究成为了一个研究热点， 人们开始致力 于寻求较有效的软译码方法。 2004年， 提出了一种相对简单的 KV软译码 算法, 参见 R.Kotter and A.Vardy, "Algebraic soft-decision decoding of Reed-Solomon codes IEEE Trans. Inform. Theory, vol. 49, no. 11, pp. 2809-2825, Nov. 2004. 它基于近世代数， 具有多项式复杂度。但它由于涉及 到有限域二元多项式的插值和因式分解， 其复杂度仍然很高， 而且它仅适 用于 RS码频域编码的译码， 对现有工程应用上广泛釆用 RS码时域编码无 法直接应用。 同年提出了一种自适应置信传播 （ ABP , Adaptive Belief Propagation )软译码算法, 参见 J. Jiang and K. Narayanan, "Iterative soft decision decoding of Reed Solomon code based on adaptive parity check matrices," in Proc. ISIT, 2004. ABP算法是性能优异的迭代译码算法， 是目 前已知的 RS译码算法中性能最好的一种。但这种迭代译码算法每次迭代过 程中需要执行校验阵列的高斯消去和置信传播算法， 复杂度很高， 目前仍 处于实验室仿真阶段， 离工程应用还有很远的距离。 适用于时域编码等缺陷。 发明内容
本发明实施例提供一种 RS码的译码方法和装置， 用于提高 RS码的译 码性能， 降低译码复杂度。
一种 RS码的译码方法， 该方法包括：
接收信道输出的 RS码的比特可靠性信息，对该比特可靠性信息进行硬 判决， 得到硬判决结果值序列；
根据所述 RS 码的编码方式对应的初始校验阵列确定所述硬判决结果 值序列发生错误的类型；
根据预先设定的硬判决结果值序列错误类型与能够校正该错误的纠错 方式的对应关系， 确定所述硬判决结果值序列发生错误的类型对应的纠错 将进行比特纠错后的硬判决结果值序列作为译码结果输出。
一种 RS码的译码装置， 该装置包括：
信道信息接收单元， 用于接收信道输出的 RS码的比特可靠性信息； 硬判决单元， 用于对所述比特可靠性信息进行硬判决， 得到硬判决结 果值序列； 列确定所述硬判决结果值序列发生错误的类型；
比特纠错单元， 用于根据预先设定的硬判决结果值序列错误类型与能 够校正该错误的纠错方式的对应关系， 确定所述硬判决结果值序列发生错 误的类型对应的纠错方式， 并按照该纠错方式对所述硬判决结果值序列进 行比特纠错；
译码结果输出单元， 用于将所述比特糾错单元进行比特糾错后的硬判 决结果值序列作为译码结果输出。
本发明中，对信道输出的 RS码的比特可靠性信息进行硬判决后， 根据
RS码的编码方式对应的初始校验阵列确定硬判决结果值序列发生错误的类 型， 根据预先设定的硬判决结果值序列错误类型与能够校正该错误的纠错 方式的对应关系， 确定得到的硬判决结果值序列发生错误的类型对应的纠 错方式， 并按照该纠错方式对硬判决结果值序列进行比特纠错， 并将进行 比特纠错后的硬判决结果值序列作为译码结果进行输出。 通过将硬判决结 果值序列发生的错误类型进行分类， 并对不同的错误类型釆取不同的译码 方法， 能够有效提高 RS码的译码性能， 降低译码复杂度。 附图说明
图 1为本发明实施例提供的方法流程示意图；
图 2为本发明具体实施例的流程示意图；
图 3为本发明实施例提供的装置结构示意图；
图 4A为本发明实施例中伴随式向量重量的分布示意图；
图 4B为本发明实施例中伴随式向量重量的另一分布示意图； 图 5为本发明实施例中 RS码译码性能分析示意图。 具体实施方式
为了提高 RS码的译码性能， 降低译码复杂度， 本发明实施例提供一种 RS码的译码方法， 本方法中， 将对信道输出的 RS码的比特可靠性信息进 行硬判决后得到的硬判决结果值序列发生的错误类型进行分类， 根据预先 设定的硬判决结果值序列错误类型与能够校正该错误的纠错方式的对应关 系， 对不同的错误类型釆取不同的译码方法。
参见图 1 ,本发明实施例提供的 RS码的译码方法，具体包括以下步骤： 步骤 10: 接收信道输出的 RS码的比特可靠性信息， 对该比特可靠性 信息进行硬判决， 得到硬判决结果值序列；
步骤 11 : 根据 RS码的编码方式对应的初始校验阵列确定所述硬判决 结果值序列发生错误的类型；
步骤 12: 根据预先设定的硬判决结果值序列错误类型与能够校正该错 误的纠错方式的对应关系， 确定步骤 11中确定的硬判决结果值序列发生错 误的类型对应的纠错方式， 并按照该纠错方式对该硬判决结果值序列进行 比特纠错；
步骤 13: 将进行比特纠错后的硬判决结果值序列作为译码结果进行输 出。
步骤 10中， RS码的比特可靠性信息包含 n个可靠性数值， 初始校验 阵列也包含 n 列， 即初始校验阵列包含的 n列数与 RS码的比特可靠性信 息包含的可靠性数值的个数相同。
对 RS码的比特可靠性信息进行硬判决是指，对于该比特可靠性信息所 包含的各可靠性数值， 判断该可靠性数值是否小于或等于 0, 若是， 则将该 可靠性数值对应的硬判决结果值设置为 0, 否则， 将该可靠性数值对应的硬 判决结果值设置为 1 ;硬判决得到的各个硬判决结果值构成硬判决结果值序 列。 例如， 若比特可靠性信息 L(c') ={0.1 , 0.5 , 0.2, 0.3 , -0.6, -0.3 } , 则由 硬判决结果值组成的硬判决结果值序列为： [1 , 1 , 1 , 1 , 0, 0]。 列数相同。
根据比特可靠性信息和初始校验阵列确定 RS码发生错误的类型，其具 体实现方法可以如下：
首先， 将比特可靠性信息所包含的可靠性数值进行排序；
然后， 在初始校验阵列中选取与排序后数值最小的 （n-k )个可靠性数 值对应的（n-k )个列， 釆用高斯消去的方法将初始校验阵列中该（n-k )个 列转化为单位阵列； 其中 n为 RS码的二进制表示的码长， k为 RS码在编 码前的二进制表示的信息长度；
最后， 根据新校验阵列确定硬判决结果值序列发生错误的类型为低可 靠型错误或是混合型错误。
定义 表示信道输出的比特可靠性信息； H表示二元的初始校验阵 歹 ή表示对 H高斯消去后得到的新校验阵列； 定义新校验阵列 ή中列重为 1 的 n_k、列分别对应的硬判决结果值序列中的比特组成低可靠性比特集 合， 记为 B^， 剩余 列对应的硬判决结果值序列中的比特组成高可靠性比 特集合， 记为 Β« ; 若仅有低可靠性比特集合中的比特发生错误， 称为低可 靠型错误； 若仅有高可靠性比特集合中的比特发生错误， 称为高可靠型错 误； 若低可靠性比特集合和高可靠性比特集合中均有比特发生错误， 称为 混合型错误。
由于新校验阵列是对初始校验阵列进行高斯消去后得到的矩阵列， 硬 判决结果值序列包含的硬判决结果值的个数与新校验阵列的列数也相同， 并且， 新校验阵列的列与排序前的硬判决结果值序列包含的硬判决结果值 按照先后顺序逐一对应， 例如， 新校验阵列的第 1 列与硬判决结果值序列 中的第 1个硬判决结果值对应， 新校验阵列的第 2列与硬判决结果值序列 中的第 2个硬判决结果值对应，依次类推，新校验阵列的第 i列与硬判决结 果值序列中的第 i个硬判决结果值对应， i在 1与 n之间取值。
上述根据新校验阵列确定硬判决结果值序列发生错误的类型为低可靠 型错误或是混合型错误， 其具体实现可以包括如下步骤 A到步骤 C: 阵列的行数相同的硬判决向量；
例如， 若比特可靠性信息 L(c ={0.1 , 0.5 , 0.2, 0.3 , -0.6, -0.3 } , 则由 硬判决结果值组成的硬判决向量为： [1 , 1 , 1 , 1 , 0, 0]的转置矩阵列。
步骤 B: 计算新校验阵列与当前硬判决向量的乘积， 并对结果作模 2 运算得到伴随式向量； 确定该伴随式向量中 1 的个数， 并将该个数作为伴 随式向量重量；
步骤 C: 判断伴随式向量重量是否小于预设门限值， 若是， 则确定硬 判决结果值序列发生错误的类型是低可靠型错误； 否则， 确定硬判决结果 值序列发生错误的类型是混合型错误。
这里， 预设门限值取具体可以在大于 0 的整数中取值， 其取值取决于 RS码的初始校验阵列， 可通过仿真统计得到。 较佳的， 对于码长为 31 , 信 息长度为 25的 RS码， 根据仿真结果该值可以取 10。
步骤 12中， 若硬判决结果值序列发生错误的类型为低可靠型错误， 则 对应的纠错方式可以釆用如下两种：
第一种， 查找伴随式向量中数值为 1 的行， 确定新校验阵列的该行中 数值为 1的列； 然后将硬判决结果值序列中与该列对应的比特位进行翻转， 将比特翻转后的硬判决结果值序列作为译码结果。
这里， 假设新校验阵列为 X行 n 歹 硬判决向量为 n行 1列， 则伴随 式向量为 X行 1列， 伴随式向量的行数与新校验阵列的行数相同。
第二种， 将硬判决结果值序列中的高可靠性比特作为信息比特、 新校 验阵列作为校验证重新编码计算校验比特， 利用得到的校验比特更新硬判 决结果值序列中的低可靠性比特； 其中低可靠性比特是比特可靠性信息排 序后数值最小的 （n-k )个信息对应的比特， 高可靠性比特是所述数值最小 的 （ n-k )个信息对应比特之外的 k个比特。 釆用本方式时， 具体实现可以为： 首先， 抽取新校验阵列中除（n-k ) 列外的其他各列组成高可靠型矩阵列， 抽取新校验阵列中 （n-k ) 列组成低 可靠型矩阵列，抽取硬判决向量中的 k个数值组成编码向量， 这 k个数值 是比特可靠性信息中除数值最小的（n-k )个可靠性数值之外的其他 k个可 靠性数值对应的硬判决结果值； 然后， 对于高可靠型矩阵列中的每一行， 将该行与编码向量相乘， 将相乘后的结果与自身相加， 再将相加结果对 2 求模， 求模结果为 0或 1 , 确定低可靠型矩阵列中该行中数值 1在新校验阵 列中的列， 将硬判决结果值序列中与该列对应的比特位更新为求模结果。 将比特更新后的硬判决结果值序列作为译码结果。
当然， 对于低可靠型错误， 也可以釆用其它常见的译码方法， 比如硬 判决译码、 KV软判决译码方法、 自适应置信传播译码算法等。
步骤 12中， 若硬判决结果值序列发生错误的类型为混合型错误， 则对 应的纠错方式可以釆用如下两种：
第一种：
步骤 a: 对于新校验阵列中除（n-k ) 列之外的其他各列， 计算该列与 当前伴随式向量的相关值； 选取计算得到的最大相关值， 确定计算该最大 相关值所利用的新校验阵列中的列， 将当前硬判决向量中与该列对应的比 特位进行翻转； 将迭代次数加 1 , 迭代次数的初始值为 0;
步骤 b: 计算新校验阵列与当前硬判决向量的乘积， 并对结果作模 2运 算得到伴随式向量； 确定该伴随式向量中 1 的个数， 并将该个数作为伴随 式向量重量；
步骤 c: 判断当前伴随式向量重量是否小于预设门限值， 若是， 则确定 硬判决结果值序列发生错误的类型是低可靠型错误 , 并按照前述低可靠型 错误对应的糾错方式进行糾错； 否则， 确定硬判决结果值序列发生错误的 类型是混合型错误， 并到步骤 d; 步骤 d: 判断是否满足最大迭代次数， 若是， 则直接将硬判决结果值序 列作为译码结果输出； 否则， 返回步骤 。
第二种， 直接将硬判决结果值序列作为译码结果输出。 当然， 对于混合型错误， 也可以釆用其它常见译码方法， 比如硬判决 译码、 KV软判决译码算法、 自适应置信传播软判决译码算法等。
下面通过具体实例进一步详细说明本发明：
RS码的错误分类的译码方法可以表述为按如下顺序执行的步骤： 步骤 A、 比特可靠性信息排序 接收码字可靠性信息为依次 "^^ di) , 按绝对值升序排列后 下标 i己为 ， ，'"， -1。 步骤 Β、 校验阵列高斯消去转化成类单位阵列
高斯消去过程具体步骤如下：
Β0 ) 将校验阵列 Η的第' '。列化成 [1 0 … 0Γ形式； B1 ) 将校验阵列 Η的第 列化成 [0 1 … 形式；
[0 … 0 1 … 0]Γ
Β2 ) 将校验阵列 Η的第 列化成 " ~ I ~ ^ 形式，如果 Η的第
[0 … 0 1 ··· 0]Γ
列无法化成 1 ~ * ~ ^ 形式， 放弃该列， 尝试将第 列化成上述形 式；
Β3 ) 直到校验阵列 Η中的 (n _ k、列化成了单位阵列 , 将新校验阵列记 为 步骤 C、 错误比特类型分类
所述错误类型分类方法如下： co ) 硬判决：
Figure imgf000010_0001
CI) 计算伴随式向量 δ = ή· ;
W= Ys,
C2) 计算伴随式向量重量 ^ ；
C3) 若^^ 转入步骤 D, 否则转入步骤 E。 步骤 D、 低可靠型错误译码
DO ) 找到所有伴随式向量 S中 1对应的校验式；
D1) 找出所有上述校验式中低可靠性比特集合对应的 1的位置， 翻转 该位置所对应的比特， 结束译码。
步骤 E、 混合型错误译码
E0) 计算所有的高可靠性比特对应的新校验阵列的列与伴随式向量相 关值；
E1) 搜索最大相关值对应的高可靠性比特， 并翻转该比特；
E2) 重新计算伴随式向量；
E3) 回到步骤 C3)迭代， 直到满足最大迭代次数。
其中， 上述步骤 D和 E中译码方法多种多样， 前述内容中已详述， 这 里仅提供了一个示例。 参见图 3, 本发明实施例还提供一种 RS码的译码装置， 该装置包括： 信道信息接收单元 30, 用于接收信道输出的 RS码的比特可靠性信息； 硬判决单元 31, 用于对所述比特可靠性信息进行硬判决， 得到硬判决 结果值序列；
错误类型确定单元 32, 用于根据所述 RS码的编码方式对应的初始校 验阵列确定所述硬判决结果值序列发生错误的类型；
比特纠错单元 33, 用于根据预先设定的硬判决结果值序列错误类型与 能够校正该错误的纠错方式的对应关系， 确定所述硬判决结果值序列发生 错误的类型对应的纠错方式， 并按照该纠错方式对所述硬判决结果值序列 进行比特纠错； 译码结果输出单元 34, 用于将所述比特纠错单元进行比特纠错后的硬 判决结果值序列作为译码结果输出。
所述错误类型确定单元 32包括：
可靠性排序单元， 用于将所述比特可靠性信息所包含的可靠性数值进 行排序；
校验阵列高斯消去单元， 用于在所述初始校验阵列中选取与排序后数 值最小的 （n-k )个可靠性数值对应的 （n-k )个列， 并将该 （n-k )个列转 化为单位阵列，得到新校验阵列，所述 n为所述 RS码的二进制表示的码长， 所述 k为所述 RS码在编码前的二进制表示的信息长度；
错误类型分类单元， 用于根据所述新校验阵列确定所述硬判决结果值 序列发生错误的类型为低可靠型错误或是混合型错误。
所述错误类型分类单元包括：
伴随式重量计算单元， 用于将所述硬判决结果值序列中的各硬判决结 果值组成行数与所述新校验阵列的行数相同的硬判决向量， 计算所述新校 验阵列与当前硬判决向量的乘积， 并对结果作模 2运算得到伴随式向量； 确定所述伴随式向量中 1的个数， 并将该个数作为伴随式向量重量；
门限判决单元， 用于判断所述伴随式向量重量是否小于预设门限值， 若是， 则确定所述硬判决结果值序列发生错误的类型是低可靠型错误； 否 则， 确定所述硬判决结果值序列发生错误的类型是混合型错误。
所述比特糾错单元 33 包括第一低可靠型错误译码单元和 /或第二低可 靠型错误译码单元， 其中：
所述第一低可靠型错误译码单元，用于查找所述伴随式向量中数值为 1 的行， 确定所述新校验阵列的该行中数值为 1 的列； 将所述硬判决结果值 序列中与所述列对应的比特位进行翻转；
所述第二低可靠型错误译码单元， 用于将所述硬判决结果值序列中的 高可靠性比特作为信息比特、 所述新校验阵列作为校验证重新编码计算校 验比特， 利用得到的校验比特更新所述硬判决结果值序列中的低可靠性比 特； 所述低可靠性比特是所述比特可靠性信息排序后数值最小的 （n-k )个 信息对应的比特， 所述高可靠性比特是所述数值最小的 （n-k )个信息对应 的比特之外的 k个比特。
所述比特纠错单元 33 包括第一混合型错误译码单元和 /或第二混合型 错误译码单元， 其中：
所述第一混合型错误译码单元， 用于对于所述新校验阵列中除所述 ( n-k ) 列之外的其他各列， 计算该列与当前伴随式向量的相关值； 选取计 算得到的最大相关值， 确定计算该相关值所利用的所述新校验阵列中的列 , 将当前硬判决向量中与该列对应的比特位进行翻转， 并触发所述伴随式重 量计算单元；
所述第二混合型错误译码单元， 用于将所述硬判决结果值序列作为译 码结果输出。所述预设门限值的为通过仿真得到的所述 RS码的初始校验阵 列对应的门限值， 具体取值可以为 10。
综上， 本发明的有益效果包括：
本发明实施例提供的方案中，对信道输出的 RS码的比特可靠性信息进 行硬判决后，根据 RS码的编码方式对应的初始校验阵列确定硬判决结果值 序列发生错误的类型， 根据预先设定的硬判决结果值序列错误类型与能够 校正该错误的纠错方式的对应关系， 确定得到的硬判决结果值序列发生错 误的类型对应的纠错方式， 并按照该纠错方式对硬判决结果值序列进行比 特纠错， 并将进行比特纠错后的硬判决结果值序列作为译码结果进行输出。 通过将 RS码发生的错误类型进行分类，并对不同的错误类型釆取不同的译 码方法， 能够有效提高 RS码的译码性能， 降低译码复杂度。
例如， 在错误类型包括低可靠型错误和混合型错误时， 由于低可靠型 错误发生的概率远大于混合型错误，并且对发生低可靠型错误的 RS码进行 译码的方法比较简单，因此整体的 RS码译码的复杂度较低，具体分析如下： 从图 4A和图 4B可以看出， 在比特信噪比为 4dB时， 伴随式向量重量 概率密度分布函数明显分为两段， 可以认为重量在 0~10之间时发生了低可 靠型错误， 10~30之间发生了混合型错误。 且易看出随着比特信噪比增大， 发生低可靠性错误的概率大大增加， 混合型错误减少。
图 5比较了 （31 , 25 ) RS码各种译码算法性能， 仿真中错误分类门限 设为 = 10。 图中， "HDD" 表示传统的硬判决译码； "LowErrDec" 表示仅 对低可靠型错误译码， 混合型错误不译码； "LowErrDec+MixErrDec ( 1 )" 表示不仅对低可靠型错误译码， 且对混合型错误釆用 1 次迭代译码。
"LowErrDec+MixErrDec ( 5 )"表示不仅对低可靠型错误译码， 且对混合型 错误釆用 5次迭代译码。 从图中可见， 在误帧率为 10"4处， "LowErrDec"译 码相比 "HDD" 译码获得了 0.3 增益， 而釆用单次迭代的混合型错误译码 后， "LowErrDec+MixErrDec ( 1 )" 译码相比 "HDD" 能获得 ldB增益。 混 合型译码迭代次数增加到 5时， "LowErrDec+MixErrDec ( 5 )"相对 "HDD" 获得了 1.2dB的增益。 本发明的精神和范围。 这样， 倘若本发明的这些修改和变型属于本发明权 利要求及其等同技术的范围之内， 则本发明也意图包含这些改动和变型在 内。

Claims

权利要求书
1、 一种 RS码的译码方法， 其特征在于， 该方法包括：
接收信道输出的 RS码的比特可靠性信息，对收到的比特可靠性信息进 行硬判决， 得到硬判决结果值序列；
4艮据所述 RS 码的编码方式对应的初始校验阵列确定所述硬判决结果 值序列发生错误的类型；
根据预先设定的硬判决结果值序列错误类型与能够校正该错误的纠错 方式的对应关系， 确定所述硬判决结果值序列发生错误的类型对应的纠错 方式， 并按照所确定的纠错方式对所述硬判决结果值序列进行比特纠错； 将进行比特纠错后的硬判决结果值序列作为译码结果输出。
2、 根据权利要求 1所述的方法， 其特征在于， 所述根据所述 RS码的 编码方式对应的初始校验阵列确定所述硬判决结果值序列发生错误的类型 为：
将所述比特可靠性信息所包含的可靠性数值进行排序；
在所述初始校验阵列中选取与排序后数值最小的 （n-k )个可靠性数值 对应的 （n-k )个列， 并将所选取的 （n-k )个列转化为单位阵列， 得到新校 验阵列， 所述 n为所述 RS码的二进制表示的码长， 所述 k为所述 RS码在 编码前的二进制表示的信息长度；
根据所述新校验阵列确定所述硬判决结果值序列发生错误的类型为低 可靠型错误或是混合型错误。
3、 根据权利要求 2所述的方法， 其特征在于， 所述根据所述新校验阵 列确定所述硬判决结果值序列发生错误的类型为低可靠型错误或是混合型 错误为：
A、
验阵列的行数相同的硬判决向量； B、 计算所述新校验阵列与当前硬判决向量的乘积， 并对乘积结果作模 2运算得到伴随式向量； 确定所述伴随式向量中 1的个数， 并将所确定的个 数作为伴随式向量重量；
C、 判断所述伴随式向量重量是否小于预设门限值， 若是则确定所述硬 判决结果值序列发生错误的类型是低可靠型错误； 否则确定所述硬判决结 果值序列发生错误的类型是混合型错误。
4、 根据权利要求 3所述的方法， 其特征在于， 所述硬判决结果值序列 发生错误的类型为低可靠型错误时 , 所述低可靠型错误对应的纠错方式为： 查找所述伴随式向量中数值为 1 的行， 确定所述新校验阵列中查找到 的行中数值为 1的列；
5、 根据权利要求 3所述的方法， 其特征在于， 所述硬判决结果值序列 发生错误的类型为低可靠型错误时 , 所述低可靠型错误对应的纠错方式为： 将所述硬判决结果值序列中的高可靠性比特作为信息比特、 所述新校 验阵列作为校验证重新编码计算校验比特， 利用得到的校验比特更新所述 硬判决结果值序列中的低可靠性比特；
所述低可靠性比特是所述比特可靠性信息排序后数值最小的 （n-k )个 信息对应的比特， 所述高可靠性比特是所述数值最小的 （n-k )个信息对应 比特之外的 k个比特。
6、 根据权利要求 3所述的方法， 其特征在于， 所述硬判决结果值序列 发生错误的类型为混合型错误时， 所述混合型错误对应的纠错方式为： 对于所述新校验阵列中除所述 ( n-k ) 列之外的其他各列， 计算每一列 与当前伴随式向量的相关值；
选取计算得到的最大相关值， 确定计算所述最大相关值所利用的所述 新校验阵列中的列， 将当前硬判决向量中与所确定的列对应的比特位进行 翻转， 返回步骤^
7、 根据权利要求 3至 6任一项所述的方法， 其特征在于， 所述预设门 限值为通过仿真得到的所述 RS码的初始校验阵列对应的门限值。
8、 一种 RS码的译码装置， 其特征在于， 该装置包括信道信息接收单 元、 硬判决单元、 错误类型确定单元、 比特纠错单元和译码结果输出单元； 其中：
信道信息接收单元， 用于接收信道输出的 RS码的比特可靠性信息； 硬判决单元， 用于对所述比特可靠性信息进行硬判决， 得到硬判决结 果值序列； 列确定所述硬判决结果值序列发生错误的类型；
比特纠错单元， 用于根据预先设定的硬判决结果值序列错误类型与能 够校正该错误的纠错方式的对应关系， 确定所述硬判决结果值序列发生错 误的类型对应的纠错方式， 并按照所确定的纠错方式对所述硬判决结果值 序列进行比特纠错；
译码结果输出单元， 用于将所述比特糾错单元进行比特糾错后的硬判 决结果值序列作为译码结果输出。
9、 根据权利要求 8所述的装置， 其特征在于， 所述错误类型确定单元 包括可靠性排序单元、 校验阵列高斯消去单元和错误类型分类单元； 其中： 可靠性排序单元， 用于将所述比特可靠性信息所包含的可靠性数值进 行排序；
校验阵列高斯消去单元， 用于在所述初始校验阵列中选取与排序后数 值最小的 （n-k )个可靠性数值对应的 （n-k )个列， 并将所选取的 （n-k ) 个列转化为单位阵列，得到新校验阵列， 所述 n为所述 RS码的二进制表示 的码长， 所述 k为所述 RS码在编码前的二进制表示的信息长度； 错误类型分类单元， 用于根据所述新校验阵列确定所述硬判决结果值 序列发生错误的类型为低可靠型错误或是混合型错误。
10、 根据权利要求 9所述的装置， 其特征在于， 所述错误类型分类单 元包括伴随式重量计算单元和门限判决单元； 其中：
伴随式重量计算单元， 用于将所述硬判决结果值序列中的各硬判决结 果值组成行数与所述新校验阵列的行数相同的硬判决向量， 计算所述新校 验阵列与当前硬判决向量的乘积， 并对乘积结果作模 2运算得到伴随式向 量； 确定所述伴随式向量中 1 的个数， 并将所确定的个数作为伴随式向量 重量；
门限判决单元， 用于判断所述伴随式向量重量是否小于预设门限值， 若是则确定所述硬判决结果值序列发生错误的类型是低可靠型错误； 否则 确定所述硬判决结果值序列发生错误的类型是混合型错误。
11、 根据权利要求 10所述的装置， 其特征在于， 所述比特纠错单元包 括第一低可靠型错误译码单元和 /或第二低可靠型错误译码单元， 其中： 所述第一低可靠型错误译码单元，用于查找所述伴随式向量中数值为 1 的行， 确定所述新校验阵列中查找到的行中数值为 1 的列； 将所述硬判决 结果值序列中与所述列对应的比特位进行翻转；
所述第二低可靠型错误译码单元， 用于将所述硬判决结果值序列中的 高可靠性比特作为信息比特、 所述新校验阵列作为校验证重新编码计算校 验比特， 利用得到的校验比特更新所述硬判决结果值序列中的低可靠性比 特； 所述低可靠性比特是所述比特可靠性信息排序后数值最小的 （n-k )个 信息对应的比特， 所述高可靠性比特是所述数值最小的 （n-k )个信息对应 的比特之外的 k个比特。
12、 根据权利要求 10所述的装置， 其特征在于， 所述比特纠错单元包 括第一混合型错误译码单元和 /或第二混合型错误译码单元， 其中： 所述第一混合型错误译码单元， 用于对于所述新校验阵列中除所述 ( n-k ) 列之外的其他各列， 计算每一列与当前伴随式向量的相关值； 选取 计算得到的最大相关值， 确定计算所述最大相关值所利用的所述新校验阵 列中的列， 将当前硬判决向量中与所确定的列对应的比特位进行翻转， 并 触发所述伴随式重量计算单元；
所述第二混合型错误译码单元， 用于将所述硬判决结果值序列作为译 码结果输出。
13、 根据权利要求 10至 12任一项所述的装置， 其特征在于， 所述预 设门限值为通过仿真得到的所述 RS码的初始校验阵列对应的门限值。
PCT/CN2010/072422 2009-09-15 2010-05-04 Rs码的译码方法和装置 Ceased WO2011032387A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP10816591A EP2453578A4 (en) 2009-09-15 2010-05-04 METHOD AND DEVICE FOR DECODING A REED SOLOMON CODE
US13/258,449 US8677222B2 (en) 2009-09-15 2010-05-04 Method and device for decoding Reed-Solomon (RS) code

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910172185A CN101656541B (zh) 2009-09-15 2009-09-15 Rs码的译码方法和装置
CN200910172185.3 2009-09-15

Publications (1)

Publication Number Publication Date
WO2011032387A1 true WO2011032387A1 (zh) 2011-03-24

Family

ID=41710667

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2010/072422 Ceased WO2011032387A1 (zh) 2009-09-15 2010-05-04 Rs码的译码方法和装置

Country Status (4)

Country Link
US (1) US8677222B2 (zh)
EP (1) EP2453578A4 (zh)
CN (1) CN101656541B (zh)
WO (1) WO2011032387A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102523072A (zh) * 2011-12-20 2012-06-27 清华大学 具有检错纠错功能的lt码编译码方法
CN110719112A (zh) * 2019-09-12 2020-01-21 天津大学 一种基于深度学习的参数自适应rs码译码方法
CN113067582A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种并行译码方法及装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656541B (zh) * 2009-09-15 2012-10-03 中兴通讯股份有限公司 Rs码的译码方法和装置
EP2922209A1 (en) * 2014-03-20 2015-09-23 Technische Universität Kaiserslautern Soft decision decoding of linear block codes
RU2607235C2 (ru) * 2014-03-24 2017-01-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Рязанский государственный радиотехнический университет" (ФГБОУ ВПО "РГРТУ", РГРТУ) Способ обнаружения наличия заданного вида помехоустойчивого кодирования дискретной последовательности
CN103944584A (zh) * 2014-04-24 2014-07-23 胡建国 一种二维码译码的方法及其装置
CN108549096B (zh) * 2018-04-17 2021-10-01 中国科学院微电子研究所 Gps导航电文纠错译码的方法及装置
CN111863107B (zh) * 2019-04-28 2022-08-02 武汉海康存储技术有限公司 闪存纠错方法及装置
CN110289935B (zh) * 2019-06-18 2022-02-22 上海联影医疗科技股份有限公司 一种解码方法、装置、终端和存储介质
CN110730009B (zh) * 2019-09-12 2023-04-18 天津大学 一种基于深度学习的校验子输入rs码译码方法
CN112838872B (zh) * 2019-11-25 2024-07-05 中国科学院微电子研究所 卫星导航用ldpc码译码方法、译码器及接收机
CN113422612B (zh) * 2021-07-02 2023-11-03 海光信息技术股份有限公司 编码方法、译码方法及相关装置、电子设备和存储介质
CN114665891A (zh) * 2022-03-30 2022-06-24 中山大学 一种针对rs码的快速软译码方法及装置
CN115632666B (zh) * 2022-09-30 2023-11-03 电子科技大学 一种新型的可纠正删除和插入错误的rs码译码方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1369984A (zh) * 2001-02-07 2002-09-18 三星电子株式会社 处理(m)或(2m)比特数据的里德－索罗门解码器及其解码方法
US6634007B1 (en) * 1999-11-08 2003-10-14 Codevector Technology Algebraic soft decoding of reed-solomon codes
CN1825773A (zh) * 2002-09-19 2006-08-30 财团法人工业技术研究院 码群组识别与帧边界同步的方法
CN101656541A (zh) * 2009-09-15 2010-02-24 中兴通讯股份有限公司 Rs码的译码方法和装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050007428A (ko) * 2002-05-31 2005-01-17 코닌클리케 필립스 일렉트로닉스 엔.브이. 선형 블록 코드들의 연성 디코딩
WO2007145411A1 (en) * 2006-06-16 2007-12-21 Lg Electronics Inc. Digital broadcasting system and method of processing data
CA2656976C (en) * 2006-07-07 2012-03-20 Lg Electronics Inc. Digital broadcasting system and method of processing data
US7831895B2 (en) * 2006-07-25 2010-11-09 Communications Coding Corporation Universal error control coding system for digital communication and data storage systems
US8116381B2 (en) * 2007-10-22 2012-02-14 Lg Electronics Inc. Digital broadcasting system and data processing method in digital broadcasting system
KR20090050994A (ko) * 2007-11-16 2009-05-20 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
TWI381668B (zh) * 2008-07-07 2013-01-01 Ind Tech Res Inst 訊號偵測方法及使用其之接收裝置
JP4910059B2 (ja) * 2010-04-21 2012-04-04 株式会社東芝 信号処理装置、信号処理方法及び信号再生装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6634007B1 (en) * 1999-11-08 2003-10-14 Codevector Technology Algebraic soft decoding of reed-solomon codes
CN1369984A (zh) * 2001-02-07 2002-09-18 三星电子株式会社 处理(m)或(2m)比特数据的里德－索罗门解码器及其解码方法
CN1825773A (zh) * 2002-09-19 2006-08-30 财团法人工业技术研究院 码群组识别与帧边界同步的方法
CN101656541A (zh) * 2009-09-15 2010-02-24 中兴通讯股份有限公司 Rs码的译码方法和装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
J. JIANG; K. NARAYANAN: "Iterative soft decision decoding of Reed Solomon code based on adaptive parity check matrices", PROC. ISIT, 2004
RKOTTER; A.VARDY: "Algebraic soft-decision decoding of Reed-Solomon codes IEEE", TRANS. INFORM. THEORY, vol. 49, no. 11, November 2004 (2004-11-01), pages 2809 - 2825
See also references of EP2453578A4
ZHANG YU-LIANG CHEN XIAO-MIN: "The Fast Decoding Algorithim of [256,252] RS Extended Code", JOURNAL OF ELECTRONICS & INFORMATION TECHNOLOGY, vol. 27, no. 12, 31 December 2005 (2005-12-31), pages 1947 - 1951, XP008149713 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102523072A (zh) * 2011-12-20 2012-06-27 清华大学 具有检错纠错功能的lt码编译码方法
CN110719112A (zh) * 2019-09-12 2020-01-21 天津大学 一种基于深度学习的参数自适应rs码译码方法
CN110719112B (zh) * 2019-09-12 2023-08-29 天津大学 一种基于深度学习的参数自适应rs码译码方法
CN113067582A (zh) * 2019-12-13 2021-07-02 华为技术有限公司 一种并行译码方法及装置
CN113067582B (zh) * 2019-12-13 2024-04-12 华为技术有限公司 一种并行译码方法及装置

Also Published As

Publication number Publication date
EP2453578A1 (en) 2012-05-16
CN101656541A (zh) 2010-02-24
US20120166915A1 (en) 2012-06-28
CN101656541B (zh) 2012-10-03
EP2453578A4 (en) 2012-11-21
US8677222B2 (en) 2014-03-18

Similar Documents

Publication Publication Date Title
CN101656541B (zh) Rs码的译码方法和装置
CN110098838B (zh) Ldpc-rs乘积码的纠错纠删迭代译码方法
CN100583653C (zh) 一种ldpc级联码的编码方法、译码方法及其译码器
CN103514061B (zh) 用于错误校正的装置和方法
US8650451B2 (en) Stochastic stream decoding of binary LDPC codes
WO2014075267A1 (zh) 译码处理方法及译码器
CN105577193B (zh) 基于环路消除的混合加权比特翻转的ldpc译码方法
CN101405944A (zh) 一种ldpc码的纠删译码方法及系统
JP2008541496A (ja) 誤り訂正符号を復号化する方法
CN107919874A (zh) 用于非二进制ldpc码解码的校验子计算的基本校验节点处理
CN110661533A (zh) 优化译码器存储极化码译码性能的方法
CN107370491A (zh) 一种高性能低时延的扩展tpc译码方法
CN104009763A (zh) 一种低复杂度ldpc码加权比特翻转译码算法提前停止方法
CN120880463A (zh) 一种基于so-orbgrand译码器的乘积极化码译码方法
CN101106437B (zh) 一种有限几何低密度奇偶校验码的译码方法
CN105812000B (zh) 一种改进的bch软判决译码方法
CN105634506A (zh) 基于移位搜索算法的平方剩余码的软判决译码方法
CN100539441C (zh) 一种低密度奇偶校验码的译码方法
CN103856218B (zh) 译码处理方法及译码器
CN110830048B (zh) 基于奇偶校验矩阵分解构造全分集ldpc码的纠错方法
CN116760425A (zh) 一种ldpc码的crc辅助osd译码方法
CN105790774B (zh) 一种ldpc译码方法及装置
CN112187292A (zh) 基于代数译码和map译码级联的tpc译码方法
CN113556135B (zh) 基于冻结翻转列表的极化码置信传播比特翻转译码方法
CN116192158A (zh) 比特翻转译码方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10816591

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13258449

Country of ref document: US

Ref document number: 2010816591

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE