WO2011095403A1 - Procede d'ecriture d'image dans un afficheur a cristal liquide - Google Patents

Procede d'ecriture d'image dans un afficheur a cristal liquide Download PDF

Info

Publication number
WO2011095403A1
WO2011095403A1 PCT/EP2011/050814 EP2011050814W WO2011095403A1 WO 2011095403 A1 WO2011095403 A1 WO 2011095403A1 EP 2011050814 W EP2011050814 W EP 2011050814W WO 2011095403 A1 WO2011095403 A1 WO 2011095403A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
voltage
counter
frame
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/050814
Other languages
English (en)
Inventor
Umberto Rossini
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to US13/522,691 priority Critical patent/US20120287179A1/en
Priority to JP2012550399A priority patent/JP2013519105A/ja
Priority to EP11701086A priority patent/EP2531998A1/fr
Priority to CN2011800079431A priority patent/CN102741914A/zh
Publication of WO2011095403A1 publication Critical patent/WO2011095403A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43D—MACHINES, TOOLS, EQUIPMENT OR METHODS FOR MANUFACTURING OR REPAIRING FOOTWEAR
    • A43D3/00—Lasts
    • A43D3/14—Stretching or spreading lasts; Boot-trees; Fillers; Devices for maintaining the shape of the shoe
    • A43D3/1425—Devices for sole stretching
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0245—Clearing or presetting the whole screen independently of waveforms, e.g. on power-on
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Definitions

  • the invention relates to the display of sequential color images by an active matrix liquid crystal display. It applies more particularly to small screens, made for example on silicon substrates (LCOS technology "Liquid Crystal on Silicon”).
  • An active matrix display comprises a matrix of rows and columns of pixels, each pixel comprising a liquid crystal between a pixel electrode and a counter electrode common to all the pixels.
  • the voltage applied between the pixel electrode and the common electrode produces an electric field that directs the molecules of the liquid crystal according to the modulus of the field. This orientation acts on the polarization of the light that passes through the crystal so as to define, in combination with the use of polarizers, a light transmission level that depends on the applied electric field.
  • a control transistor (the active element of the pixel) connects the pixel electrode of all the pixels of the same column to a respective column conductor.
  • the column conductor receives at one time an analog voltage defining a gray level to be applied to the pixel; if the transistor is conductive, this voltage is applied to the pixel electrode; otherwise, the pixel behaves as an isolated capacitance and retains the previously received voltage level.
  • the control transistors of the same pixel line are controlled by a respective line conductor; thus, during the writing of an image frame, the different lines of the matrix are successively addressed to write at a given instant in the pixels of the addressed line the information applied at this instant by the column conductors.
  • FIG. 1 represents the general structure of such a matrix, where CL designates a liquid crystal cell and Q denotes the transistor associated with this cell, the assembly of the cell and the transistor forming the pixel.
  • the common counter-electrode of the cell is designated CE
  • the pixel electrode is designated by Ep.
  • the line drivers are designated Li at L n for a matrix of n lines.
  • Drivers of column are Ci to C m for a matrix of m columns.
  • a line decoder DEC successively addresses the different lines.
  • a digital-to-analog conversion circuit DAC applies to the column conductors during the addressing of a line a set of analog voltages representing the image to be displayed by this line. The conversion circuit establishes these analog voltages from a digital signal.
  • a sequencing circuit SEQ provides synchronized operation of the line decoder and the conversion circuit DAC.
  • the average electric field applied to the liquid crystal cells is zero; if it were not the case the liquid crystal would gradually polarize according to this field, which would end up being seen on the display in the form of defects (so-called screen marking defects).
  • screen marking defects defects
  • a frame inversion that is to say an alternation of field directions at each frame because the transverse fields between pixels disturb a non-negligible fraction of the pixel surface.
  • the alternation by frames preserves in part the pixels by preventing the appearance of important transverse fields.
  • the polarity is positive on the Ep electrodes, for example between 0 volts and +6 volts; in odd fields, the polarity is negative, for example between 0 volts and -6 volts;
  • the disadvantage of the first method is the need to have analog circuits (and especially the DAC conversion circuit) capable of working between positive and negative power levels. Technologically this makes the circuits more complex; this is not the case for the second method.
  • the second method of switching from frame to frame the potential applied to the counter electrode between a low value and a high value is therefore preferred.
  • the switching must be done during the time interval between two successive frames: it can not be done during the writing of the lines. But when there is no line writing, the control transistors that connect the pixel electrodes to the column conductors are all blocked.
  • the abrupt switching of the counter-electrode causes, by capacitive transmission, a voltage variation of the same amplitude and of the same sign on the drain of the transistor and, during the next frame, the transistor will have between the drain and the source a double voltage the one he should have in view of the analog signal representing the information to be displayed.
  • the counter-electrode CE is at a low potential (0 volts), a null potential is present on the column conductor (connected to the drain of the transistor) just before switching, and a potential +6 volts is present on the pixel electrode (connected to the transistor source); during the abrupt switching of the counter-electrode from 0 volts to +6 volts, the potential of the pixel electrode and the drain of the blocked transistor rise abruptly by capacitive transmission at +12 volts, the source remaining at 0 volts.
  • the line decoder at the end of the frame to successively control, line by line, the conduction of the transistors of all the rows of the matrix for mutually overlapping periods of time. such that all the transistors of all the lines are simultaneously conducting at a given moment; the potential of the counter-electrode is switched at this time.
  • the invention proposes an image writing method in a liquid crystal display, the display comprising a matrix of lines and columns of pixels, each pixel comprising a liquid crystal between a pixel electrode and a counter-wave.
  • an electrode common to all pixels with a control transistor connecting the pixel electrode to a respective column driver common to all the pixels of a same column, the column conductor receiving an analog signal defining a gray level applied to the pixel, the control transistors of the pixels of the same line being controlled by a respective line driver, in which process the writing of an image comprises the successive addressing of the different lines and the simultaneous application of a level of signal to the column conductors, and in which the potential applied to the counter-electrode is alternated between a low value during the odd fields and a high value p in that the write phase is followed, before the end of a frame, by a counter-electrode potential switching phase in which the transistors of the different lines are successively turned on line by line for mutually overlapping times such that all transistors of all lines are
  • the conduction duration of the transistors is preferably the same for all the lines, and longer than the time which separates the start of the conduction of the transistors of the first line and the beginning of the conduction of the transistors of the first transistor. the last line.
  • the sequencing of the successive addressing of the different lines during the switching phase is much faster than the sequencing during the write phase (or phase of image generation) of the matrix.
  • the sequencing consists of staggering regularly between a start time t0 and a final time t1 the beginning of addressing of the different lines. If the conduction duration Te of the transistors is identical for all the transistor lines, Te is chosen strictly greater than the value t1 -t0. Thus, during a time interval between t1 and t0 + Tc, all the transistors are conductive. The switching phase of the counterelectrode potential is performed during this time interval.
  • the duration of t0 to t1 is chosen as fast as possible taking into account the possibilities of the line decoder.
  • the duration Te is chosen sufficient so that the time interval between t1 and t0 + Tc makes it possible to completely switch the counter-electrode and to transmit all the useful information to the pixels, for example a determined voltage rather than electrical charge.
  • a voltage level corresponding to the black level is preferably applied to the column conductors during the switching phase as soon as the time t0, and this level is switched at the time of the counter electrode switching to remain a black level up to to the image write phase of the next frame, at least up to t1 + Tc.
  • the invention is preferably applied to normally white displays whose transparency is maximum for a zero voltage between pixel electrode and counter-electrode.
  • the switched counter-electrode voltages are produced by a voltage source external to the substrate and independent of the voltage of the supply Vcc of the integrated circuits formed on the semiconductor substrate, the difference between the two counter-electrode voltages being greater than the value Vcc of the supply voltage of the integrated circuits.
  • the synchronization of the switching of the external voltage source is ensured by the integrated circuits of the substrate. This arrangement makes it possible to limit (for example to 3 volts) the voltage applied to the integrated circuits while applying a variation of the counter electrode voltage greater than 3 volts, necessary to obtain a "white” and a "black” of sufficient qualities.
  • the voltage source external to the substrate will be able to provide a voltage of less than 0 and a voltage greater than Vdc.
  • an overvoltage in a direction tending to reinforce the black level
  • an overvoltage will be applied to the counter-electrode voltage just before switching its value to the frame.
  • an overvoltage in a direction tending to reinforce the black level, before bringing it back to the setpoint value Vmin or Vmax which it must have during the following frame.
  • the writing of a frame to include a first write of all the lines at the beginning of the frame and then at least one write of refresh during the frame.
  • FIG. 1 shows the structure of a liquid crystal matrix display for implementing the invention
  • FIG. 2 represents a timing diagram explaining the image writing method according to the invention
  • FIG. 3 represents a detail of the time diagram of FIG. 2;
  • FIG. 4 represents a counter-electrode switching time diagram of Vmax at Vmin in the case where the voltage difference Vmax-Vmin is greater than the supply voltage Vcc of the integrated circuit;
  • FIG. 5 represents a similar timing diagram for the next frame where the counter-electrode is switched from Vmin to Vmax.
  • the display may be of the type with colored filters, a color being assigned to each pixel, or be of the color sequential type without colored filters, colored light sources being controlled in synchronism with the control of the matrix to illuminate it with a different color at each image frame.
  • the invention is particularly applicable to color sequential type displays and it will be considered in the following that the display is of this type.
  • frame we will use the term "frame" to define the writing of a complete image of a color on the screen; two successive frames correspond to two different colors in sequential color mode.
  • the liquid crystal cell CL comprises a pixel electrode Ep specific to each pixel and a counterelectrode CE which is common to all the pixels.
  • a pixel electrode Ep specific to each pixel and a counterelectrode CE which is common to all the pixels.
  • the gray level of the pixel is determined by the greater or lesser transparency of the cell for a given light polarization; this transparency does not depend on the direction of the electric field but only on its amplitude.
  • the control transistor Q of the cell is connected between the pixel electrode and a column driver associated with all the pixels of the column.
  • the gate of the control transistor is connected to a line conductor associated with all the pixels of the line.
  • the DAC digital conversion circuit receives the image information to be displayed; a frame comprises n lines and the image is written line by line; for a given line, the circuit DAC receives m groups of numerical values representing the gray levels to be written in the pixels of this line; it establishes on its outputs, connected to the column conductors, m analog voltage levels representing the m gray levels; the line decoder selects the line conductor corresponding to the line that is to be written; this selection turns all control transistors Q of the pixels of the line but not those of the other lines; the cells CL of this line then receive on their pixel electrode Ep the respective analog voltages from the DAC circuit; the counter-electrode CE is at a constant potential throughout the frame; then, the decoder deselects the first line and selects another, while the conversion circuit DAC establishes another group of analog voltages corresponding to the new line to be written, and so on; a sequencing circuit SEQ synchronizes the operation of the decoder DEC line with the operation of the conversion circuit.
  • the lines are preferably selected in regular succession in the order of their positions in the matrix; they could be selected in a different order since the image information applied to the column conductors corresponds to what must be displayed in the selected line.
  • the n lines of liquid crystal cells At the end of a frame, the n lines of liquid crystal cells have received a respective analog voltage corresponding to the gray levels they must display. Due to their capacitive nature, the cells retain during the remainder of the frame, the load applied at the moment of turning on their control transistor (the applied voltage does not remain constant due to the reorientation of the liquid crystal whose dielectric constant is anisotropic).
  • the potential level of the counter-electrode CE is switched at each frame, alternately giving it a low level Vmin, for example 0 volts, during a frame of odd rank, and a high level Vmax, for example +6. volts, during a frame of even rank.
  • Vmin for example 0 volts
  • Vmax for example +6. volts
  • Vmin and Vmax precisely the voltage levels corresponding to a blackest pixel and a whitest pixel
  • the conversion circuit DAC will simply have to convert to analog the digital input signal during the odd fields and the inverse digital signal during even frames, which is very easy to achieve.
  • the potential switching means of the counter-electrode are controlled by the sequencer in synchronism with the command of the decoder line DEC and the control of the conversion circuit DAC.
  • the switching of the counterelectrode potential must be done outside the line writing phase as indicated above, that is to say outside the moment when the DAC circuit applies to a determined line of cells. gray levels corresponding to this line. But if we make this switch without precaution just after writing the last line of a frame and just before writing a new frame, we found out as was said above that we risk cause source-drain overvoltages on the cell control transistors. These surges are damaging.
  • the writing sequence performed in the matrix under the control of the sequencing circuit will now be described with reference to FIG. 2 so as to make it possible to switch the CE counter-electrode potential without risk of overvoltage on the Q control transistors.
  • the conduction signal applied by the line decoder to the different lines is represented during a complete frame of image writing TR.
  • Each frame is decomposed into a first phase which is a gray-level writing phase in the lines and a second phase which is a specific phase of counter-electrode potential switching.
  • the line decoder is made to operate again, but differently from the operation adopted during the write phase.
  • each line conductor L to L n receives a pulse which turns on the control transistors of this line.
  • the pulses last for the time necessary for the control transistors Q to charge the capacitor constituted by the pixel and possibly the storage capacitors (or compensation capacitors) of the circuit.
  • the pulses succeed one another for writing the different lines L to L n and do not overlap so that the transistors of a single line are simultaneously conductive.
  • the DATA digital data corresponding to the successive lines are converted and applied to the column conductors in synchronism with the selection of the corresponding lines.
  • the line decoder performs a new operation of successive addressing of the n lines, but this time the succession of selections from one line to the next is faster (typically between 0.1 and 0.5 millisecond for scan all lines L to L n ) because there is no need to wait until precise analog voltages representing gray levels are established on the column conductors.
  • the selection of the lines is done with mutual recovery of the lines, that is to say that the transistors of several lines can be conductors simultaneously.
  • the conduction time is the same for all lines.
  • the duration Te must be sufficiently long (typically of the order of a millisecond) to put all the pixels in the same state of charge. This will allow the pixel to be insensitive to the display history of the pixel and thus to get rid of look-up tables (or LUK tables of English look-up tables) conventionally used to define the signal to be applied to the pixel. pixel according to the one applied during the previous frame.
  • look-up tables or LUK tables of English look-up tables
  • the common duration Te of conduction of the transistors of a line is greater than the interval t1 -t0.
  • Tc time
  • the conversion circuit DAC establishes a determined potential on the column conductors, that is to say that it does not leave the column conductors in high impedance.
  • the conversion circuit controlled by the sequencing circuit, produces during this switching phase a voltage corresponding to a black level.
  • the voltage to be applied to produce a black level depends on the potential of the counter-electrode and it is precisely that this potential is switched, it is preferable to switch the analog voltage present on all the Column conductors of a voltage Vmin at a voltage Vmax or the opposite (as one goes from an odd field to an even field or the opposite) at the same time that the potential of the counter-electrode is switched.
  • FIG. 2 shows the voltage switching on the counter-electrode CE during the time interval from t1 to t0 + Tc.
  • the digital data to be converted into analog voltage is also represented. They are inverted from an odd field to an even field, so that if DATA data matches a given frame during an odd field, then inverse DATAJnv digital data must be applied during the next even field to obtain the same image.
  • the name DATAJnv does not of course mean that we apply data inverse to those of the previous frame, but that we apply referenced data in the opposite direction of the data of the previous frame. For example, the frames follow one another in the order of the colors red, green, blue, and the data applied are date R, date VJnv, date B, data2R_lnv, data2V, data2B_lnv, etc.
  • the conversion circuit applies to the column conductors from the moment tO, an analog voltage level that corresponds to the black level BL. And as the black level reverses when the counter electrode is switched, the conversion circuit is controlled to invert the black level voltage applied when the counter electrode voltage is switched.
  • the screen is normally black or normally white depending on the type of liquid crystal and the mutual orientation of the polarizers that surround the cells: the liquid crystals TN (twisted nematic) or MTN (mixed TN) are normally black if the polarizers are parallel, normally white if the polarizers are crossed; the so-called vertically aligned liquid crystals are normally black in crossed polarizers, normally white in parallel polarizers. It is considered for the moment in FIG. 2 that the screen is normally black regardless of its structure, and that the frame TR represented is an odd field where the counter-electrode voltage is Vmin, which means that the level of black is defined by a voltage Vmin on the pixel electrode.
  • the conversion circuit applies to all column conductors a voltage Vmin (black level BL); at the moment of the counter-electrode potential switching, it applies to all the column conductors a voltage Vmax (inverted black level BLJnv); and finally, after the time t0 + Tc, and depending on the successive pulses applied to the line conductors L-, to L n , it applies DATAJnv inverse image data to the column conductors for writing the next frame which is an even field.
  • Vmin black level BL
  • Vmax inverted black level BLJnv
  • the black level BL (Vmin if TR is an odd field or Vmax if it is an even field) can be applied to the columns not only starting just before time t0 as shown in FIG. also during the whole period of time which precedes, after the end of the writing of the n lines of the frame. This black level is present on the columns but is not transferred to the cells before the time tO.
  • the length of time a pixel holds gray level information depends on the rank of the line. This results from the fact that the addressing of the succession of n lines is faster at the end of the frame (preparation of the counterelectrode switching) than at the beginning of the frame (writing of the gray levels).
  • This phenomenon can be compensated by systematically modifying the signal level according to the rank of the line to take into account the difference in illumination time of the different lines.
  • One can also decide to alternate the scanning direction of the lines, from L1 to Ln for a frame, and from Ln to L1 for a subsequent frame of the same color, which cancels on average the difference in illumination duration of the different lines.
  • FIG. 2 shows a line LUM representing the switching times of the sources of red (R) green (V) blue (B). The instant of switching represented is the time t1 + Tc but it could be located slightly before t1 + Tc as soon as the black level corresponding to the current counterelectrode voltage is applied to the columns at this time.
  • Figure 3 shows a detail of the counter electrode potential switching phase.
  • the switching of the light sources is done at time t1 + Tc which is the end of addressing time of the last row of pixels. New writing data are applied after this moment.
  • the duration Te can be about one millisecond while the duration t1 -t0 can be from 0.1 to 0.5 millisecond.
  • the invention is particularly interesting for screens of very small size (a few millimeters to a few centimeters on the side) and in particular for screens serving as transmissive optical modulators in image projectors.
  • the individual electrodes Ep could receive voltages between 0 and 6 volts and that the voltage of the counter-electrode CE also varied between 0 and 6 volts. It must be considered that these voltage values are related to the need to produce at the terminals of the liquid crystal an electric field sufficient to obtain a good level of white (in the case of normally black screens) or a good level of black (in the case normally white screens).
  • the range of voltages applied to the transistors of the integrated circuit should be limited (typically to 3 volts).
  • the maximum voltage that the transistors can support is the supply voltage Vcc of the integrated circuit, this voltage being applied to a terminal of the semiconductor substrate and the substrate itself being able to define the potential reference 0 for the entire display.
  • the voltage applied to the individual electrodes Ep of the pixels oscillates between 0 volts (reference voltage of the substrate) and the maximum value Vcc (typically 3 volts); but these voltage values can not in practice be used to establish the voltage on the counter-electrode.
  • a gap of 3 volts between individual pixel electrode and counter-electrode is generally not sufficient to produce a good quality of black (in the case of a normally white screen) or a good quality of white (in the case of a normally black screen).
  • the voltage applied to the counter electrode oscillates between two values Vmin and Vmax which are produced by a voltage source external to the substrate and which are not limited to the voltage range of 0. volt to Vcc.
  • the external voltage source is controlled by the integrated circuit in synchronism with the control of the pixel electrodes.
  • Vmin and Vmax are then dictated by a compromise between a quality of "white” and a quality of "black” sufficient.
  • a white pixel will correspond to an electrode voltage Ep of 0 volts and a black pixel will correspond to an electrode voltage Ep of Vcc.
  • the counter-electrode in the first frame is at a higher Vmin -Vth level, otherwise the white would not be good, but less than (Vcc-VT) otherwise the black would be not good.
  • Vmax is at a level below Vcc + Vth, otherwise the white would not be good and at a level above VT, otherwise the black would not be good.
  • This value VT 4.5 volts is not necessarily an optimal value to have excellent contrast; it would indeed be a much higher voltage VT. But it is a value that is considered sufficient for certain applications, even if it is then necessary to reinforce the contrast by other means such as the use of contrast enhancement films on the display.
  • voltages Vmin and Vmax are chosen which are respectively equal to -Vth and Vcc + Vth (-1.5 volts and +4.5 volts) or very slightly higher than -Vth and very slightly lower than Vcc + Vth. And these voltages are applied to the counter-electrode by means of a voltage source external to the semiconductor substrate of the display.
  • a voltage source external to the semiconductor substrate capable of supplying the counter-electrode with switching voltages Vmin and Vmax whose deviation is greater than the supply voltage Vcc of the integrated circuits (including the electrodes of FIG. pixels) is possible when the writing comprises an erase phase between two frames, performed as explained with reference to FIGS. 2 and 3 or otherwise. It is also possible when there is no erase phase.
  • Such an external source is indeed useful when the method of writing the display involves a periodic switching of the counter-electrode potential if the difference between the potentials of the counter electrode is greater than the maximum voltage supported by the elements of the integrated circuit that controls the pixels.
  • the switching of the counter said electrode comprises an erase acceleration phase; during this phase, the potential of the counter-electrode is momentarily increased to a value greater than Vmax or less than Vmin, respectively, before returning to the normal setpoint value Vmax or Vmin which it must keep throughout the frame.
  • This potential increase in absolute value is desirable especially due to the fact that the potentials Vmin and Vmax are at the limit of what makes it possible to obtain a good quality of black and it is better to raise them temporarily in absolute value for a good erasure .
  • This erase acceleration phase occurs at the moment when the pixel electrodes are all brought to a potential corresponding to the black level (0 volts for one frame, Vcc for the next frame).
  • the timing diagram of FIG. 4 represents an erase phase between two frames, comprising a counter-electrode potential switch from the potential Vmin to the potential Vmax, and a simultaneous switching of the black level potential applied to all the pixels (by example by the method explained with reference to FIGS. 2 and 3, with overvoltages at a VMAX level (for example +5.5 volts or +6 volts) higher than Vmax (+4.5 volts) and a level VMIN (for example -2.5 or -3 volts) less than Vmin.
  • VMAX level for example +5.5 volts or +6 volts
  • VMIN for example -2.5 or -3 volts
  • the erasure phase actually begins at a time t1 (but it could start before, at the instant t0 if we operate according to the timing diagram of FIG. 2), and it actually ends at a time t0 + Tc (but the next frame will start only after the instant t1 + Tc if we operate according to the timing diagram of Figure 2).
  • BL black level potential
  • the writing of the second frame can start line by line after the return to the value Vmin; in the case where the row conductors of the matrix are successively made conductive, the writing begins only after the instant t1 + Tc defined with reference to FIG. 2.
  • FIG. 5 represents a similar timing diagram for the next frame wherein the potential of the counter-electrode changes from Vmin to Vmax through a first overvoltage at VMIN and a second overvoltage at VMAX.
  • the image is refreshed at least once during a frame, that is to say, one writes again, line by line, in each pixel the column potential corresponding to each point of image.
  • Storage capacity would be particularly harmful for transmissive type displays because it would significantly reduce the aperture of the pixel.
  • a rewrite of the image consumes more power, but as the integrated circuit works at a low Vcc supply voltage (3 volts), the consumption is not exaggerated.
  • one or two refreshments may be provided during the frame. The limit of the number of possible refreshments depends on the ratio between the duration of the frame and the time required to rewrite all the lines of the matrix.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

L'invention concerne un procédé d'affichage sur un écran à cristaux liquides séquentiel couleur, notamment un écran en technologie LCOS (écran en circuit intégré). Le cristal liquide entre une électrode de pixel et une contre- électrode (CE) commune à tous les pixels, et on prévoit d'alterner le potentiel de la contre-électrode à chaque trame. L'écriture d'une image comprend l'adressage successif des différentes lignes et l'application simultanée d'un niveau de tension aux conducteurs de colonne. La phase d'écriture est suivie, avant la fin d'une trame, d'une phase de commutation de potentiel de contre-électrode dans laquelle les transistors des différentes lignes sont successivement rendus conducteurs ligne par ligne (L1 à Ln) pendant des durées qui se recouvrent mutuellement de telle manière que tous les transistors de toutes les lignes soient simultanément conducteurs à un moment donné de cette phase de commutation, et le potentiel de la contre- électrode est commuté à ce moment. On évite ainsi des surtensions sur les transistors de commande au niveau du pixel au moment de la commutation de potentiel de contre-électrode.

Description

PROCEDE D'ECRITURE D'IMAGE
DANS UN AFFICHEUR A CRISTAL LIQUIDE
L'invention concerne l'affichage d'images en mode séquentiel couleur par un afficheur à cristaux liquides à matrice active. Elle s'applique plus particulièrement aux écrans de petites dimensions, réalisés par exemple sur substrats de silicium (technologie LCOS de l'anglais "Liquid Crystal on Silicon").
Un afficheur à matrice active comprend une matrice de lignes et colonnes de pixels, chaque pixel comportant un cristal liquide entre une électrode de pixel et une contre-électrode commune à tous les pixels. La tension appliquée entre l'électrode de pixel et l'électrode commune produit un champ électrique qui oriente les molécules du cristal liquide en fonction du module du champ. Cette orientation agit sur la polarisation de la lumière qui traverse le cristal de manière à définir, en combinaison avec l'usage de polariseurs, un niveau de transmission de lumière qui dépend du champ électrique appliqué. Un transistor de commande (l'élément actif du pixel) relie l'électrode de pixel de tous les pixels d'une même colonne à un conducteur de colonne respectif. Le conducteur de colonne reçoit à un moment donné une tension analogique définissant un niveau de gris à appliquer au pixel ; si le transistor est conducteur, cette tension est appliquée à l'électrode de pixel ; sinon, le pixel se comporte comme une capacité isolée et conserve le niveau de tension reçu précédemment. Les transistors de commande d'une même ligne de pixels sont commandés par un conducteur de ligne respectif ; ainsi, pendant l'écriture d'une trame d'image, on adresse successivement les différentes lignes de la matrice pour écrire à un instant donné dans les pixels de la ligne adressée l'information appliquée à cet instant par les conducteurs de colonne.
La figure 1 représente la structure générale d'une telle matrice, où CL désigne une cellule à cristal liquide et Q désigne le transistor associé à cette cellule, l'ensemble de la cellule et du transistor formant le pixel. La contre-électrode commune de la cellule est désignée par CE, l'électrode du pixel est désignée par Ep. Les conducteurs de commande en ligne sont désignés par Li à Ln pour une matrice de n lignes. Les conducteurs de colonne sont Ci à Cm pour une matrice de m colonnes. Un décodeur de ligne DEC adresse successivement les différentes lignes. Un circuit de conversion numérique-analogique DAC applique aux conducteurs de colonne pendant l'adressage d'une ligne un ensemble de tensions analogiques représentant l'image à afficher par cette ligne. Le circuit de conversion établit ces tensions analogiques à partir d'un signal numérique. Un circuit de séquencement SEQ assure le fonctionnement synchronisé du décodeur de ligne et du circuit de conversion DAC.
Pour des raisons liées à la nature du cristal liquide, il est souhaitable que le champ électrique moyen appliqué aux cellules à cristal liquide soit nul ; si ce n'était pas le cas le cristal liquide se polariserait progressivement en fonction de ce champ, ce qui finirait par se voir sur l'afficheur sous forme de défauts (dits défauts de marquage de l'écran). Pour éviter cette polarisation, on peut alterner le sens de ce champ à chaque trame (ou à chaque colonne, ou à chaque ligne, ou à chaque pixel) ; on peut le faire car le sens du champ n'influe pas sur le niveau de gris, seule son amplitude définit le niveau de gris. Dans le cas des écrans de petites dimensions avec de petits pixels (de quelques micromètres à 20 micromètres de côté), il est préférable d'utiliser une inversion de trame, c'est-à-dire une alternance de sens de champ à chaque trame, car les champs transverses entre pixels perturbent une fraction non négligeable de la surface du pixel. L'alternance par trames préserve en partie les pixels en empêchant l'apparition de champs transverses importants.
L'alternance de sens du champ dans ce mode d'inversion de trame peut se faire de deux manières différentes :
- soit en gardant une tension fixe, par exemple 0 volt, sur la contre-électrode CE et en alternant la polarité du signal fourni par le circuit de conversion DAC aux électrodes de pixel Ep : lors des trames paires, la polarité est positive sur les électrodes Ep, par exemple entre 0 volt et +6 volts ; lors des trames impaires, la polarité est négative, par exemple entre 0 volt et -6 volts ;
- soit en conservant une seule polarité pour les électrodes Ep, par exemple entre 0 volt et +6 volts, et en alternant la tension appliquée à la contre-électrode, entre une valeur basse (par exemple Vmin = 0 volts) pendant les trames impaires et une valeur haute (par exemple Vmax = +6 volts) pendant les trames paires ; cela signifie qu'une valeur numérique donnée représentant un niveau de gris doit être convertie en deux tensions analogiques différentes selon qu'on est dans une trame paire ou une trame impaire. Par exemple si l'image est noire pour un champ électrique nul, le signal analogique pour réaliser un pixel noir doit être de 0 volt lors d'une trame impaire mais il doit être de 6 volts lors d'une trame paire. Le circuit de conversion doit être adapté à faire ce changement périodique.
L'inconvénient de la première méthode est la nécessité d'avoir des circuits analogiques (et notamment le circuit de conversion DAC) capables de travailler entre des niveaux d'alimentation positifs et négatifs. Technologiquement cela rend les circuits plus complexes ; ce n'est pas le cas pour la deuxième méthode.
On préfère donc la deuxième méthode consistant à commuter de trame en trame le potentiel appliqué à la contre-électrode, entre une valeur basse et une valeur haute.
La commutation doit se faire pendant l'intervalle de temps entre deux trames successives : elle ne peut pas se faire pendant l'écriture des lignes. Mais lorsqu'il n'y a pas d'écriture de lignes, les transistors de commande qui relient les électrodes de pixel aux conducteurs de colonne sont tous bloqués. La commutation brusque de la contre-électrode provoque, par transmission capacitive, une variation de tension de même amplitude et de même signe sur le drain du transistor et, lors de la trame suivante, le transistor aura entre le drain et la source une tension double de celle qu'il devrait avoir compte-tenu du signal analogique représentant l'information à afficher. Par exemple, on peut avoir la situation suivante : la contre-électrode CE est à un potentiel bas (0 volt), un potentiel nul est présent sur le conducteur de colonne (relié au drain du transistor) juste avant la commutation, et un potentiel de +6 volt est présent sur l'électrode de pixel (reliée à la source du transistor) ; lors de la commutation brusque de la contre-électrode de 0 volt à +6 volt, le potentiel de l'électrode du pixel et le drain du transistor bloqué montent brutalement par transmission capacitive à +12 volts, la source restant à 0 volt.
Pour des afficheurs de petite dimension réalisés selon les technologies de circuit intégré (afficheurs ou modulateurs optiques de technologie LCOS) une tension de 12 volts est trop élevée et risque d'endommager le transistor.
C'est pourquoi on propose selon l'invention d'utiliser le décodeur de ligne à la fin de la trame pour commander successivement ligne par ligne la mise en conduction des transistors de toutes les lignes de la matrice pendant des durées qui se recouvrent mutuellement de telle manière que tous les transistors de toutes les lignes soient simultanément conducteurs à un moment donné ; le potentiel de la contre-électrode est commuté à ce moment.
Plus précisément, l'invention propose un procédé d'écriture d'image dans un afficheur à cristaux liquides, l'afficheur comprenant une matrice de lignes et colonnes de pixels, chaque pixel comportant un cristal liquide entre une électrode de pixel et une contre-électrode commune à tous les pixels, avec un transistor de commande reliant l'électrode de pixel à un conducteur de colonne respectif commun à tous les pixels d'une même colonne, le conducteur de colonne recevant un signal analogique définissant un niveau de gris appliqué au pixel, les transistors de commande des pixels d'une même ligne étant commandés par un conducteur de ligne respectif, procédé dans lequel l'écriture d'une image comprend l'adressage successif des différentes lignes et l'application simultanée d'un niveau de signal aux conducteurs de colonne, et dans lequel le potentiel appliqué à la contre- électrode est alterné entre une valeur basse pendant les trames impaires et une valeur haute pendant les trames paires, caractérisé en ce que la phase d'écriture est suivie, avant la fin d'une trame, d'une phase de commutation de potentiel de contre-électrode dans laquelle les transistors des différentes lignes sont successivement rendus conducteurs ligne par ligne pendant des durées qui se recouvrent mutuellement de telle manière que tous les transistors de toutes les lignes soient simultanément conducteurs à un moment donné de cette phase de commutation, et le potentiel de la contre- électrode est commuté à ce moment.
La durée de mise en conduction des transistors est de préférence la même pour toutes les lignes, et plus longue que le temps qui sépare le début de la mise en conduction des transistors de la première ligne et le début de la mise en conduction des transistors de la dernière ligne. En pratique, le séquencement de l'adressage successif des différentes lignes pendant la phase de commutation est beaucoup plus rapide que le séquencement pendant la phase d'écriture (ou phase de génération de l'image) de la matrice. Le séquencement consiste à échelonner régulièrement entre un instant de début tO et un instant final t1 le début d'adressage des différentes lignes. Si la durée Te de mise en conduction des transistors est identique pour toutes les lignes de transistors, on choisit Te strictement supérieur à la valeur t1 -t0. Ainsi, pendant un intervalle de temps situé entre t1 et tO+Tc tous les transistors sont conducteurs. La phase de commutation du potentiel de contre-électrode est exécutée pendant cet intervalle de temps.
La durée de tO à t1 est choisie la plus rapide possible compte-tenu des possibilités du décodeur de ligne. La durée Te est choisie suffisante pour que l'intervalle de temps entre t1 et tO+Tc permette d'effectuer complètement la commutation de la contre-électrode et de transmettre complètement aux pixels une information utile, par exemple une tension déterminée plutôt qu'une charge électrique.
Un niveau de tension correspondant au niveau de noir est de préférence appliqué aux conducteurs de colonne pendant la phase de commutation dès le temps tO, et ce niveau est commuté au moment de la commutation de potentiel de contre-électrode pour rester un niveau de noir jusqu'à la phase d'écriture d'image de la trame suivante, soit au moins jusqu'à t1 +Tc.
L'invention est appliquée de préférence à des afficheurs normalement blancs dont la transparence est maximale pour une tension nulle entre électrode de pixel et contre-électrode.
On a déjà proposé dans l'art antérieur (WO2007/065903) d'adjoindre à la matrice un ensemble de transistors en ligne (n transistors) et un ensemble de transistors en colonne (m transistors) pour d'une part rendre conducteurs simultanément tous les transistors de commande de la matrice et d'autre part appliquer une tension de précharge alternée de trame à trame sur les conducteurs en colonne (donc sur les électrodes de pixels). Mais on ne commute pas la contre-électrode, et on ne rend pas successivement conducteurs les transistors des lignes successives ; de plus, on n'utilise pas le décodeur de ligne pour exécuter un adressage avec recouvrement, et n+m transistors doivent être rajoutés autour de la matrice ; cet afficheur est destiné à de larges panneaux d'affichage et non à une réalisation en circuit intégré LCOS.
Selon un aspect important de l'invention, dans le cas d'un afficheur à cristaux liquides intégré sur un substrat semiconducteur et fonctionnant sur le principe de la commutation périodique de la tension appliquée à la contre-électrode pendant que les électrodes individuelles de pixels reçoivent tous une tension correspondant à un niveau de noir, commutée en même temps que la commutation de tension de contre- électrode, on prévoit que les tensions de contre-électrode commutées sont produites par une source de tension extérieure au substrat et indépendante de la tension d'alimentation Vcc des circuits intégrés formés sur le substrat semiconducteur, l'écart entre les deux tensions de contre-électrode étant supérieur à la valeur Vcc de la tension d'alimentation des circuits intégrés. La synchronisation de la commutation de la source de tension extérieure est assurée par les circuits intégrés du substrat. Cette disposition permet de limiter (par exemple à 3 volts) la tension appliquée aux circuits intégrés tout en appliquant une variation de tension de contre-électrode supérieure à 3 volts, nécessaire pour obtenir un "blanc" et un "noir" de qualités suffisantes.
Si la tension d'alimentation du circuit intégré est Vcc (le substrat semiconducteur étant considéré comme étant à un potentiel de référence de zéro volts), la source de tension extérieure au substrat sera apte à fournir une tension inférieure à 0 et une tension supérieure à Vcc.
Pour un afficheur normalement blanc (blanc pour une tension nulle entre électrode et contre-électrode) on considère qu'il y a une tension de seuil Vth minimale entre électrodes au-dessous de laquelle l'afficheur reste blanc. On choisit de préférence de commuter la tension de contre-électrode entre une tension Vmin approximativement égale à -Vth et une tension Vmax= Vcc+Vth, en sachant que le noir sera alors obtenu avec une tension au plus égale à Vcc+Vth. Si cette tension n'est pas tout-à-fait suffisante pour obtenir un bon contraste, on utilisera un film de compensation de contraste.
De préférence, pendant la phase de commutation à la fin d'une trame, on appliquera une surtension (dans un sens tendant à renforcer le niveau de noir) à la tension de contre-électrode juste avant de commuter sa valeur en vue de la trame suivante et, au moment de la commutation, on lui appliquera également une surtension dans un sens tendant à renforcer le niveau de noir, avant de la ramener à la valeur de consigne Vmin ou Vmax qu'elle doit avoir au cours de la trame suivante.
Enfin, on pourra prévoir que l'écriture d'une trame comporte une première écriture de toutes les lignes en début de trame puis au moins une écriture de rafraîchissement en cours de trame.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description détaillée qui suit et qui est faite en référence aux dessins annexés dans lesquels :
- la figure 1 représente la structure d'un afficheur matriciel à cristaux liquides pour la mise en œuvre de l'invention ;
- la figure 2 représente un diagramme temporel expliquant le procédé d'écriture d'image selon l'invention ;
- la figure 3 représente un détail du diagramme temporel de la figure 2 ;
- la figure 4 représente un diagramme temporel de commutation de contre-électrode de Vmax à Vmin dans le cas où la différence de tension Vmax-Vmin est supérieure à la tension d'alimentation Vcc du circuit intégré ;
- la figure 5 représente un diagramme temporel similaire, pour la trame suivante où la contre-électrode est commutée de Vmin à Vmax.
L'afficheur peut être du type à filtres colorés, une couleur étant affectée à chaque pixel, ou être du type séquentiel couleur sans filtres colorés, des sources de lumière colorées étant commandées en synchronisme avec la commande de la matrice pour éclairer celle-ci avec un couleur différente à chaque trame d'image. L'invention est tout particulièrement applicable aux afficheurs de type séquentiel couleur et on considérera dans la suite que l'afficheur est de ce type. Dans ce qui suit on utilisera l'appellation "trame" pour définir l'écriture d'une image complète d'une couleur sur l'écran ; deux trames successives correspondent à deux couleurs différentes en mode séquentiel couleur.
La cellule à cristal liquide CL comporte une électrode de pixel Ep propre à chaque pixel et une contre-électrode CE qui est commune à tous les pixels. Comme on l'a expliqué plus haut, pour des raisons de prévention du marquage de l'écran on commutera le potentiel de la contre-électrode à chaque trame de manière que le champ électrique appliqué aux pixels change de sens à chaque trame ; le niveau de gris du pixel est déterminé par la transparence plus ou moins grande de la cellule pour une polarisation de lumière donnée ; cette transparence ne dépend pas du sens du champ électrique mais seulement de son amplitude.
Pour une cellule CL situé au carrefour d'une ligne et d'une colonne de pixels, le transistor de commande Q de la cellule est relié entre l'électrode de pixel et un conducteur de colonne associé à tous les pixels de la colonne. La grille du transistor de commande est reliée à un conducteur de ligne associé à tous les pixels de la ligne. Il y a n conducteurs de ligne L à Ln et m conducteurs de colonne Ci à Cm.
Le circuit de conversion numérique analogique DAC reçoit l'information d'image à afficher ; une trame comprend n lignes et on écrit l'image ligne par ligne ; pour une ligne déterminée, le circuit DAC reçoit m groupes de valeurs numériques représentant les niveaux de gris à écrire dans les pixels de cette ligne ; il établit sur ses sorties, reliées aux conducteurs de colonne, m niveaux de tension analogique représentant les m niveaux de gris ; le décodeur de ligne sélectionne le conducteur de ligne correspondant à la ligne qu'on veut écrire ; cette sélection rend conducteurs tous les transistors de commande Q des pixels de la ligne mais pas ceux des autres lignes ; les cellules CL de cette ligne reçoivent alors sur leur électrode de pixel Ep les tensions analogiques respectives issues du circuit DAC ; la contre-électrode CE est à un potentiel constant pendant toute la trame ; puis, le décodeur désélectionne la première ligne et sélectionne une autre, pendant que le circuit de conversion DAC établit un autre groupe de tensions analogiques correspondant à la nouvelle ligne à écrire, et ainsi de suite ; un circuit de séquencement SEQ synchronise le fonctionnement du décodeur de ligne DEC avec le fonctionnement du circuit de conversion. Les lignes sont de préférence sélectionnées en succession régulière dans l'ordre de leurs positions dans la matrice ; elles pourraient être sélectionnées dans un ordre différent dès lors que l'information d'image appliquée aux conducteurs de colonne correspond bien à ce qui doit être affiché dans la ligne sélectionnée. A la fin d'une trame, les n lignes de cellules à cristal liquide ont reçu une tension analogique respective correspondant aux niveaux de gris qu'elles doivent afficher. Du fait de leur nature capacitive, les cellules conservent pendant le reste de la trame la charge appliquée au moment de la mise en conduction de leur transistor de commande (la tension appliquée ne reste pas constante du fait de la réorientation du cristal liquide dont la constante diélectrique est anisotrope).
Lors de la trame suivante, on recommence l'adressage ligne par ligne de la matrice pour y inscrire de nouveaux niveaux de gris.
De plus, on commute à chaque trame le niveau de potentiel de la contre-électrode CE, en lui donnant alternativement un niveau bas Vmin, par exemple 0 volt, pendant une trame de rang impair, et un niveau haut Vmax, par exemple +6 volts, pendant une trame de rang pair. Cela impose de modifier la valeur de la tension analogique appliquée à l'électrode Ep pour qu'elle soit référencée par rapport au potentiel de la contre-électrode aussi bien pendant les trames impaires que pendant les trames paires. Ainsi, si un niveau de gris est défini par l'application d'une tension de valeur absolue Vx entre les électrodes Ep et CE, il faut que la tension analogique appliquée à l'électrode de pixel Ep soit Vx-Vmin pendant les trames impaires et Vmax-Vx pendant les trames paires. Si on choisit pour Vmin et Vmax justement les niveaux de tension correspondant à un pixel le plus noir et un pixel le plus blanc, le circuit de conversion DAC devra simplement convertir en analogique le signal numérique d'entrée pendant les trames impaires et l'inverse du signal numérique pendant les trames paires, ce qui est très facile à réaliser.
Les moyens de commutation du potentiel de la contre-électrode, désignés par SW sur la figure 1 , sont commandés par le séquenceur en synchronisme avec la commande du décodeur de ligne DEC et la commande du circuit de conversion DAC. La commutation du potentiel de contre- électrode doit se faire en dehors de la phase d'écriture des lignes telle qu'indiquée plus haut, c'est-à-dire en dehors du moment où le circuit DAC applique à une ligne de cellules déterminée des niveaux de gris correspondant à cette ligne. Mais si on effectue cette commutation sans précaution juste après l'écriture de la dernière ligne d'une trame et juste avant l'écriture d'une nouvelle trame, on s'est aperçu comme cela a été dit plus haut qu'on risque de provoquer des surtensions source-drain sur les transistors de commande des cellules. Ces surtensions sont dommageables. On va maintenant décrire en référence à la figure 2 la séquence d'écriture effectuée dans la matrice sous le contrôle du circuit de séquencement pour permettre de faire la commutation de potentiel de contre-électrode CE sans risque de surtension sur les transistors de commande Q.
On a représenté le signal de mise en conduction appliqué par le décodeur de ligne aux différentes lignes pendant une trame complète d'écriture d'image TR. Chaque trame est décomposée en une première phase qui est une phase d'écriture de niveaux de gris dans les lignes et une deuxième phase qui est une phase spécifique de commutation de potentiel de contre-électrode. Selon l'invention, pendant cette phase spécifique, on fait à nouveau fonctionner le décodeur de ligne mais différemment du fonctionnement adopté pendant la phase d'écriture.
En début de trame, pour l'écriture de l'image proprement dite, chaque conducteur de ligne L à Ln reçoit une impulsion qui rend conducteur les transistors de commande de cette ligne. Les impulsions durent le temps nécessaire pour que les transistors de commande Q puissent charger le condensateur constitué par le pixel et éventuellement les capacités de stockage (ou capacités de compensation) du circuit. Les impulsions se succèdent pour l'écriture des différentes lignes L à Ln et ne se recouvrent pas de sorte que les transistors d'une seule ligne sont simultanément conducteurs.
Les données numériques DATA correspondant aux lignes successives sont converties et appliquées aux conducteurs de colonne en synchronisme avec la sélection des lignes correspondantes.
Vers la fin de la trame, à partir d'un instant tO postérieur à l'écriture de la dernière ligne de la matrice (la ligne Ln si on adresse successivement les lignes en commençant par la ligne L-,), on exécute la deuxième phase. Dans la deuxième phase, le décodeur de ligne exécute une nouvelle opération d'adressage successif des n lignes, mais cette fois la succession des sélections d'une ligne à la suivante est plus rapide (typiquement entre 0,1 et 0,5 milliseconde pour balayer toutes les lignes L à Ln) car on n'a pas besoin d'attendre que des tensions analogiques précises représentant des niveaux de gris s'établissent sur les conducteurs de colonne. De plus, la sélection des lignes se fait avec recouvrement mutuel des lignes, c'est-à-dire que les transistors de plusieurs lignes peuvent être conducteurs simultanément. Enfin, non seulement il y a recouvrement entre plusieurs lignes mais la durée de sélection des différentes lignes est telle que pendant une durée non nulle toutes les lignes sont adressées en même temps et de ce fait tous les transistors de la matrice sont conducteurs simultanément. De préférence, par souci de simplicité de réalisation et de fonctionnement du décodeur de ligne, la durée de mise en conduction est la même pour toutes les lignes. La durée Te doit être suffisamment longue (typiquement de l'ordre de la milliseconde) pour mettre tous les pixels dans le même état de charge. Ceci va permettre au pixel d'être insensible à l'historique d'affichage du pixel et donc de s'affranchir des tables de correspondance (ou tables LUK de l'anglais Look-Up Tables) classiquement utilisées pour définir le signal à appliquer au pixel en fonction de celui appliqué pendant la trame précédente. Avantageusement, comme on le verra, on mettra tous les pixels dans un état de charge correspondant à une transmission de lumière nulle (pixel noir).
Ainsi, de préférence, si l'adressage des lignes commence à l'instant tO pour la première ligne et commence à l'instant t1 pour la dernière ligne, la durée commune Te de mise en conduction des transistors d'une ligne est supérieure à l'intervalle t1 -t0. Il subsiste un intervalle de temps non nul entre l'instant t1 et l'instant tO+Tc. Pendant cet intervalle de temps tous les transistors de la matrice sont conducteurs. C'est pendant cet intervalle de temps qu'on déclenche la commutation du potentiel de contre-électrode du potentiel Vmin au potentiel Vmax ou l'inverse.
En même temps, le circuit de conversion DAC établit sur les conducteurs de colonne un potentiel déterminé, c'est-à-dire qu'il ne laisse pas les conducteurs de colonne en haute impédance.
Il n'y a dès lors pas de risque de surtension aux bornes des transistors ou d'autres éléments du circuit du fait de la commutation de potentiel de la contre-électrode.
De préférence, le circuit de conversion, commandé par le circuit de séquencement, produit pendant cette phase de commutation une tension qui correspond à un niveau de noir. Mais comme la tension à appliquer pour produire un niveau de noir dépend du potentiel de contre-électrode et qu'on est justement en cours de commutation de ce potentiel, on prévoit de préférence qu'on commute la tension analogique présente sur tous les conducteurs de colonne d'une tension Vmin à une tension Vmax ou le contraire (selon qu'on passe d'une trame impaire à une trame paire ou le contraire) en même temps qu'on commute le potentiel de la contre-électrode.
On voit sur la figure 2 la commutation de tension sur la contre- électrode CE pendant l'intervalle de temps de t1 à tO+Tc. Les données numériques à convertir en tension analogique sont également représentées. Elles sont inversées d'une trame impaire à une trame paire, de sorte que si des données DATA correspondent à une image donnée pendant une trame impaire, des données numériques inverses DATAJnv doivent être appliquées pendant la trame paire qui suit pour obtenir la même image. L'appellation DATAJnv ne signifie bien entendu pas qu'on applique des données inverses de celles de la trame précédente, mais qu'on applique des données référencées en sens inverse des données de la trame précédente. Par exemple, les trames se succèdent dans l'ordre des couleurs rouge, vert, bleu, et les données appliquées sont datai R, datai VJnv, datai B, data2R_lnv, data2V, data2B_lnv, etc.
Mais, avant d'appliquer les nouvelles données DATAJnv à la trame qui suit, le circuit de conversion applique aux conducteurs de colonne dès l'instant tO, un niveau de tension analogique qui correspond au niveau de noir BL. Et comme le niveau de noir s'inverse au moment de la commutation de la contre-électrode, on commande le circuit de conversion pour inverser la tension de niveau de noir appliquée au moment où on commute la tension de contre-électrode.
Des écrans à cristaux liquides dits "normalement noir" ont des pixels noirs (transparence minimale) lorsqu'une tension nulle est appliquée entre Ep et CE. Un niveau de noir est donc obtenu si la tension appliquée sur un conducteur de colonne est Vmin pendant les trames impaires où la tension de contre-électrode est Vmin et elle est au contraire de Vmax pendant les trames paires où la tension de contre-électrode est Vmax. Ce serait le contraire pour des écrans dits "normalement blanc" qui ont une transparence maximale en l'absence de tension entre Ep et CE. On rappelle que l'écran est normalement noir ou normalement blanc en fonction du type de cristal liquide et de l'orientation mutuelle des polariseurs qui encadrent les cellules : les cristaux liquides TN (nématiques twistés) ou MTN (mixed TN) sont normalement noirs si les polariseurs sont parallèles, normalement blancs si les polariseurs sont croisés ; les cristaux liquides dits "vertically aligned" sont normalement noirs en polariseurs croisés, normalement blancs en polariseurs parallèles. On considère pour le moment sur la figure 2 que l'écran est normalement noir quelle que soit sa structure, et que la trame TR représentée est une trame impaire où la tension de contre-électrode est Vmin, ce qui veut dire que le niveau de noir est défini par une tension Vmin sur l'électrode de pixel.
Par conséquent, au début de la phase de commutation de contre- électrode, le circuit de conversion applique à tous les conducteurs de colonne une tension Vmin (niveau de noir BL) ; au moment de la commutation de potentiel de contre-électrode, il applique à tous les conducteurs de colonne une tension Vmax (niveau de noir inversé BLJnv) ; et enfin, après l'instant tO+Tc, et en fonction des impulsions successives appliquées aux conducteurs de ligne L-, à Ln, il applique des données d'image inversées DATAJnv aux conducteurs de colonne pour l'écriture de la trame suivante qui est une trame paire.
De ces dispositions il résulte que pendant la phase de commutation de potentiel de contre-électrode, il n'y a pas de risque d'apporter une information de niveau de gris aux pixels, qui pourrait être en contradiction avec l'image qu'on a affiché pendant la trame. Seule une information de noir est rajoutée temporairement.
On notera que le niveau de noir BL (Vmin si TR est une trame impaire ou Vmax si c'est une trame paire) peut être appliqué aux colonnes non seulement en commençant juste avant l'instant tO comme cela est représenté sur la figure 2 mais aussi pendant tout l'intervalle de temps qui précède, après la fin de l'écriture des n lignes de la trame. Ce niveau de noir est présent sur les colonnes mais n'est pas transféré sur les cellules avant l'instant tO.
En observant le chronogramme de la figure 2, on voit que la durée pendant laquelle un pixel conserve une information de niveau de gris dépend du rang de la ligne. Ceci résulte du fait que l'adressage de la succession de n lignes est plus rapide à la fin de la trame (préparation de la commutation de contre-électrode) qu'au début de trame (écriture des niveaux de gris). On pourrait choisir de conserver la même vitesse de balayage des lignes au début et à la fin de la trame, mais cela réduirait la luminance globale de l'écran. On peut compenser ce phénomène en modifiant systématiquement le niveau de signal en fonction du rang de la ligne pour tenir compte de la différence de temps d'éclairement des différentes lignes. On peut aussi décider d'alterner le sens de balayage des lignes, de L1 vers Ln pour une trame, et de Ln vers L1 pour une trame suivante de même couleur, ce qui annule en moyenne l'écart de durée d'illumination des différentes lignes.
Dans ce qui précède, on a considéré que l'application d'un niveau de gris sous forme d'une tension analogique sur un conducteur de colonne consistait à mettre une tension constante sur ce conducteur pendant le temps d'adressage de la ligne correspondante. L'invention est applicable cependant aussi dans les cas où l'application de tension est faite de manière plus sophistiquée, notamment lorsqu'on applique des tensions de suralimentation temporaire positive ou négative sur les conducteurs de colonne, c'est-à-dire des tensions plus élevées ou moins élevées que celle qu'on désire réellement, dans le but d'accélérer la stabilisation de la tension aux bornes de la cellule.
Pour un écran de type séquentiel couleur qui nécessite la commutation de sources lumineuses rouge, verte, bleue à chaque nouvelle trame, on effectuera la commutation de source lumineuse en même temps que la commutation de contre-électrode, donc pendant que les tensions des conducteurs de colonne correspondent à un niveau de noir effectivement appliqué aux cellules. Ainsi, le changement de source lumineuse ne produit pas de pics de lumière gênants. La commutation de couleur n'est pas forcément exactement synchrone de la commutation de tension de contre- électrode pourvu qu'elle se fasse pendant qu'un niveau de noir reste appliqué aux pixels. On voit sur la figure 2 une ligne LUM représentant les instants de commutation des sources de couleur rouge (R) vert (V) bleue (B). L'instant de commutation représenté est l'instant t1 +Tc mais il pourrait être situé légèrement avant t1 +Tc dès lors que le niveau de noir correspondant à la tension actuelle de contre-électrode est appliqué aux colonnes à ce moment.
La figure 3 représente un détail de la phase de commutation de potentiel de contre-électrode. Dans l'exemple représenté, la commutation des sources lumineuses se fait à l'instant t1 +Tc qui est l'instant de fin d'adressage de la dernière ligne de pixels. Les nouvelles données d'écriture sont appliquées après cet instant. On voit sur cette figure plus détaillée que la durée Te peut être d'à peu près une milliseconde alors que la durée t1 -t0 peut être de 0,1 à 0,5 milliseconde.
L'invention est particulièrement intéressante pour les écrans de très petite dimension (quelques millimètres à quelques centimètres de côté) et notamment pour des écrans servant de modulateurs optiques transmissifs dans des projecteurs d'image.
Elle est particulièrement intéressante pour des écrans ou modulateurs optiques normalement blancs car la phase de commutation de potentiel de la contre-électrode correspond, qui établit un niveau de noir, correspond à une précharge à Vmax-Vmin des capacités constituées par les cellules et non à une décharge à 0 volt de ces capacités. Les capacités préchargées permettent d'appliquer plus facilement ensuite les niveaux de gris souhaités.
Dans la description détaillée qui précède, on a considéré que les électrodes individuelles Ep pouvaient recevoir des tensions entre 0 et 6 volts et que la tension de la contre-électrode CE variait également entre 0 et 6 volts. Il faut considérer que ces valeurs de tension sont liées à la nécessité de produire aux bornes du cristal liquide un champ électrique suffisant pour obtenir un bon niveau de blanc (dans le cas des écrans normalement noirs) ou un bon niveau de noir (dans le cas des écrans normalement blancs).
Lorsque l'afficheur est réalisé sur un substrat de circuit intégré, ces tensions sont acceptables pour certaines technologies de fabrication du circuit intégré. Mais d'autres technologies actuelles ne permettent pas d'utiliser ces niveaux de tension, en particulier des technologies permettant une intégration très poussée pour des écrans de très petite dimension et de bonne résolution.
Par conséquent il peut arriver que l'on doive limiter (typiquement à 3 volts) la plage de tensions appliquées aux transistors du circuit intégré. Pour simplifier, on considérera ici que la tension maximale que peuvent supporter les transistors est la tension d'alimentation Vcc du circuit intégré, cette tension étant appliquée à une borne du substrat semiconducteur et le substrat lui-même pouvant définir la référence de potentiel 0 pour l'ensemble de l'afficheur. Dans ce cas, la tension appliquée aux électrodes individuelles Ep des pixels oscille entre 0 volts (tension de référence du substrat) et la valeur maximale Vcc (typiquement 3 volts) ; mais ces valeurs de tension ne peuvent en pratique pas être utilisées pour établir la tension sur la contre-électrode. En effet, un écart de 3 volts entre électrode individuelle de pixel et contre- électrode n'est en général pas suffisant pour produire une bonne qualité de noir (dans le cas d'un écran normalement blanc) ou une bonne qualité de blanc (dans le cas d'un écran normalement noir).
On prévoit selon un aspect important de l'invention que la tension appliquée à la contre-électrode oscille entre deux valeurs Vmin et Vmax qui sont produites par une source de tension extérieure au substrat et qui ne sont pas limitées à la plage de tensions de 0 volt à Vcc.
La source de tension extérieure est commandée par le circuit intégré en synchronisme avec la commande des électrodes de pixels.
Le choix des tensions Vmin et Vmax est alors dicté par un compromis entre une qualité de "blanc" et une qualité de "noir" suffisantes.
Si on applique cela à titre d'exemple préféré à un écran normalement blanc, on considère qu'un blanc de qualité est obtenu lorsque la tension entre l'électrode de pixel et la contre-électrode est en valeur absolue inférieure à une tension de seuil qui est une valeur positive Vth. Inversement, pour avoir un noir de qualité il faut que la tension entre l'électrode de pixel et la contre-électrode soit supérieure en valeur absolue à une tension VT.
Pour une trame paire par exemple, un pixel blanc correspondra à une tension d'électrode Ep de 0 volt et un pixel noir correspondra à une tension d'électrode Ep de Vcc. Pour la trame suivante ce sera le contraire. Il faut donc d'une part que la contre-électrode dans la première trame soit à un niveau Vmin supérieur -Vth, faute de quoi le blanc ne serait pas bon, mais inférieur à (Vcc-VT) faute de quoi le noir ne serait pas bon. Et dans la deuxième trame il faut que Vmax soit à un niveau inférieur à Vcc+Vth, faute de quoi le blanc ne serait pas bon et à un niveau supérieur à VT, faute de quoi le noir ne serait pas bon.
-Vth < Vmin < Vcc-VT
VT < Vmax< Vcc + Vth
Cela suppose que Vcc+ Vth soit supérieure ou égal à VT Typiquement, on a par exemple Vth =1 ,5 à 1 ,6 volts. Si Vcc est égal à 3 volts, cela implique que le noir soit satisfaisant pour une tension VT de 4,5 volts aux bornes du cristal liquide et on a vérifié que c'est possible.
Cette valeur VT = 4,5 volts n'est pas forcément une valeur optimale pour avoir un excellent contraste ; il faudrait en effet une tension VT nettement supérieure. Mais c'est une valeur qu'on considère suffisante pour certaines applications, même s'il faut alors renforcer le contraste par d'autres moyens tels que l'utilisation de film sd'amélioration de contraste sur l'afficheur.
On choisit donc en pratique des tensions Vmin et Vmax qui sont respectivement égales à -Vth et Vcc+Vth (-1 ,5 volt et +4,5 volt) ou très légèrement supérieure à -Vth et très légèrement inférieure à Vcc+Vth. Et on applique ces tensions à la contre-électrode à l'aide d'une source de tension extérieure au substrat semiconducteur de l'afficheur.
L'utilisation d'une source de tension extérieure au substrat semiconducteur, capable de fournir à la contre-électrode des tensions de commutation Vmin et Vmax dont l'écart est supérieur à la tension d'alimentation Vcc des circuits intégrés (incluant les électrodes de pixels) est possible lorsque l'écriture comporte une phase d'effacement entre deux trames, réalisée comme expliquée en référence aux figures 2 et 3 ou autrement. Elle est également possible lorsqu'il n'y a pas de phase d'effacement. Une telle source extérieure est en effet utile dès lors que le procédé d'écriture de l'afficheur implique une commutation périodique du potentiel de contre-électrode si l'écart entre les potentiels de la contre- électrode est supérieur à la tension maximale supportée par les éléments du circuit intégré qui commande les pixels.
Pour améliorer l'effacement d'image entre deux trames, au moment où on porte à un potentiel de niveau de noir les électrodes de pixels et où on commute le potentiel de la contre-électrode, on prévoit de préférence que la commutation de la contre-électrode comporte une phase d'accélération d'effacement ; pendant cette phase, le potentiel de contre- électrode est porté momentanément à une valeur supérieure à Vmax ou respectivement inférieure à Vmin avant de reprendre la valeur normale de consigne Vmax ou Vmin qu'il doit conserver durant toute la trame. Cette augmentation de potentiel en valeur absolue est souhaitable en particulier en raison du fait que les potentiels Vmin et Vmax sont à la limite de ce qui permet d'obtenir une bonne qualité de noir et il vaut mieux les augmenter temporairement en valeur absolue pour un bon effacement.
Cette phase d'accélération d'effacement se produit au moment où les électrodes de pixels sont tous portés à un potentiel correspondant au niveau de noir (0 volt pour une trame, Vcc pour la trame suivante).
Le chronogramme de la figure 4, représente une phase d'effacement entre deux trames, comprenant une commutation de potentiel de contre-électrode du potentiel Vmin au potentiel Vmax, et une commutation simultanée du potentiel de niveau de noir appliqué à tous les pixels (par exemple par la méthode expliquée en référence aux figures 2 et 3, avec des surtensions à un niveau VMAX (par exemple +5,5 volts ou +6 volts) supérieur à Vmax (+4,5 volts) et un niveau VMIN (par exemple -2,5 ou -3 volts) inférieur à Vmin.
La phase d'effacement commence effectivement à un instant t1 (mais elle a pu commencer avant, à l'instant tO si on fonctionne selon le chronogramme de la figure 2), et elle se termine effectivement à un instant tO+Tc (mais la trame suivante ne débutera qu'après l'instant t1 +Tc si on fonctionne selon le chronogramme de la figure 2).
Il y a de préférence dans l'ordre :
- l'application d'un potentiel de niveau de noir (BL) à toutes les électrodes individuelles de pixels ; ici on suppose qu'on est dans le cas d'un écran normalement blanc mais on pourrait transposer à un écran normalement noir ; le potentiel de noir est 0 volt et le potentiel de contre- électrode est Vmax ;
- l'application d'une brève surtension à VMAX > Vmax sur la contre-électrode pour orienter plus rapidement les molécules de cristal liquide vers leur état de niveau de noir ; VMAX est de préférence de +6 volts si Vmax = 4,5 volts ;
- la commutation du potentiel de contre-électrode vers le niveau de consigne Vmin qu'elle doit avoir dans la trame suivante, mais avec une surtension à VMIN<Vmin ; VMIN = -3volts si Vmin = -1 ,5 volts ;
- simultanément avec la commutation de potentiel de contre- électrode : la commutation de toutes les électrodes individuelles vers le nouveau potentiel de niveau de noir BLJnv (ici Vcc) ; ce nouveau potentiel est nécessité par la commutation de potentiel de contre-électrode vers Vmin.
- le retour du potentiel de contre-électrode à sa valeur de consigne Vmin pour la deuxième trame, jusqu'à la fin de cette dernière.
L'écriture de la deuxième trame peut commencer ligne par ligne après le retour à la valeur Vmin ; dans le cas où les conducteurs de ligne de la matrice sont successivement rendues conductrices, l'écriture ne commence qu'après l'instant t1 +Tc défini à propos de la figure 2. La figure 5 représente un chronogramme analogue, pour la trame suivante, dans laquelle le potentiel de la contre-électrode passe de Vmin à Vmax en passant par une première surtension à VMIN et une deuxième surtension à VMAX. De préférence, on prévoit que l'image est rafraîchie au moins une fois au cours d'une trame, c'est-à-dire qu'on écrit à nouveau, ligne par ligne, dans chaque pixel le potentiel de colonne correspondant à chaque point d'image.
La raison en est le fait que la tension aux bornes du cristal liquide tend à changer pendant la durée de la trame : on applique une tension à un instant d'écriture, mais le pixel est ensuite isolé et cesse d'être maintenu à cette tension ; or, la tension appliquée tend à modifier l'orientation des molécules du cristal (en fonction du niveau de gris souhaité) et ce changement d'orientation physique induit lui-même un changement de constante diélectrique, donc de capacité, du cristal liquide. Comme la charge électrique reçue au moment de l'écriture ne varie pas une fois que le pixel est isolé, c'est la tension (V=Q/C) qui va varier au fur et à mesure du changement d'orientation des molécules. Plutôt que de compenser cette variation en prévoyant une large capacité de stockage associée au pixel, on préfère réécrire l'image une ou plusieurs fois au cours de la trame. Une capacité de stockage serait particulièrement nuisible pour des afficheurs de type transmissif car elle réduirait de manière significative l'ouverture du pixel. Une réécriture de l'image consomme plus d'énergie, mais comme le circuit intégré travaille à une tension d'alimentation Vcc faible (3 volts), la consommation n'est pas exagérée. On peut prévoir par exemple un ou deux rafraîchissement au cours de la trame. La limite du nombre de rafraîchissements possibles dépend du rapport entre la durée de la trame et le temps nécessaire à récriture de toutes les lignes de la matrice.

Claims

REVENDICATIONS
1 . Procédé d'écriture d'image dans un afficheur à cristaux liquides, l'afficheur comprenant une matrice de lignes et colonnes de pixels, chaque pixel comportant un cristal liquide entre une électrode de pixel (Ep) et une contre-électrode (CE) commune à tous les pixels, avec un transistor de commande (Q) reliant l'électrode de pixel à un conducteur de colonne respectif commun à tous les pixels d'une même colonne, le conducteur de colonne recevant un signal analogique définissant un niveau de gris à appliquer au pixel, les transistors de commande des pixels d'une même ligne étant commandés par un conducteur de ligne respectif, procédé dans lequel récriture d'une image comprend l'adressage successif des différentes lignes et l'application simultanée d'un niveau de tension aux conducteurs de colonne, et dans lequel le potentiel appliqué à la contre-électrode est alterné entre une valeur basse pendant les trames impaires et une valeur haute pendant les trames paires, caractérisé en ce que la phase d'écriture est suivie, avant la fin d'une trame, d'une phase de commutation de potentiel de contre-électrode dans laquelle les transistors des différentes lignes sont successivement rendus conducteurs ligne par ligne pendant des durées qui se recouvrent mutuellement de telle manière que tous les transistors de toutes les lignes soient simultanément conducteurs à un moment donné de cette phase de commutation, et le potentiel de la contre-électrode est commuté à ce moment.
2. Procédé d'écriture selon la revendication 1 , caractérisé en ce que la durée (Te) de mise en conduction des transistors est la même pour toutes les lignes, et plus longue que le temps qui sépare le début (tO) de la mise en conduction des transistors de la première ligne et le début (t1 ) de la mise en conduction des transistors de la dernière ligne.
3. Procédé d'écriture selon la revendication 2, caractérisé en ce que le séquencement de l'adressage successif des différentes lignes pendant la phase de commutation est plus rapide que le séquencement pendant la phase d'écriture de la matrice.
4. Procédé d'écriture selon l'une des revendications 1 à 3, caractérisé en ce qu'un niveau de tension correspondant au niveau de noir est appliqué aux conducteurs de tension pendant la phase de commutation, et ce niveau est commuté au moment de la commutation de potentiel de contre-électrode pour rester un niveau de noir jusqu'à la phase d'écriture d'une trame suivante.
5. Procédé d'écriture selon l'une des revendications 1 à 4, caractérisé en ce que l'afficheur est un afficheur normalement blanc dont la transparence est maximale pour une tension nulle entre électrode de pixel et contre-électrode.
6. Procédé d'écriture selon l'une des revendications 1 à 5, caractérisé en ce que l'afficheur est réalisé sur un substrat semiconducteur alimenté par une tension d'alimentation de valeur Vcc référencée par rapport à une masse, et les tensions appliquées à la contre-électrode sont fournies par une source de tension extérieure au substrat, apte à fournir des potentiels dont l'écart est supérieur à la valeur Vcc.
7. Procédé d'écriture selon la revendication 6, caractérisé en ce que si Vth est la tension de seuil au-dessous de laquelle un pixel reste blanc, la source de tension extérieure fournit une tension Vmin = -Vth pendant une trame sur deux et Vmax = Vcc+Vth pendant les autres trames.
8. Procédé d'écriture selon l'une des revendications 6 et 7, caractérisé en ce que la phase de commutation de potentiel de contre- électrode comprend les étapes suivantes : on commence par augmenter en valeur absolue la tension de contre-électrode avant de la commuter et, lors de la commutation, on lui donne d'abord une valeur plus élevée en valeur absolue que la valeur de consigne qu'elle aura pendant l'écriture de la trame suivante, puis on ramène la tension de contre-électrode à cette valeur de consigne.
9. Procédé selon l'une des revendications précédentes, caractérisé en ce que l'écriture d'une trame comporte une première écriture de toutes les lignes en début de trame puis au moins une écriture de rafraîchissement en cours de trame.
PCT/EP2011/050814 2010-02-02 2011-01-21 Procede d'ecriture d'image dans un afficheur a cristal liquide Ceased WO2011095403A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US13/522,691 US20120287179A1 (en) 2010-02-02 2011-01-21 Method for Writing an Image in a Liquid Crystal Display
JP2012550399A JP2013519105A (ja) 2010-02-02 2011-01-21 液晶ディスプレイに画像を書き込むための方法
EP11701086A EP2531998A1 (fr) 2010-02-02 2011-01-21 Procédé d'ecriture d'image dans un afficheur à cristal liquide
CN2011800079431A CN102741914A (zh) 2010-02-02 2011-01-21 用于在液晶显示器中写入图像的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR1000403A FR2955964A1 (fr) 2010-02-02 2010-02-02 Procede d'ecriture d'image dans un afficheur a cristal liquide
FR1000403 2010-02-02
FR1001292 2010-03-30
FR1001292A FR2955965B1 (fr) 2010-02-02 2010-03-30 Procede d'ecriture d'image dans un afficheur a cristal liquide.

Publications (1)

Publication Number Publication Date
WO2011095403A1 true WO2011095403A1 (fr) 2011-08-11

Family

ID=8871589

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/050814 Ceased WO2011095403A1 (fr) 2010-02-02 2011-01-21 Procede d'ecriture d'image dans un afficheur a cristal liquide

Country Status (6)

Country Link
US (1) US20120287179A1 (fr)
EP (1) EP2531998A1 (fr)
JP (1) JP2013519105A (fr)
CN (1) CN102741914A (fr)
FR (2) FR2955964A1 (fr)
WO (1) WO2011095403A1 (fr)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9767757B2 (en) * 2013-01-24 2017-09-19 Finisar Corporation Pipelined pixel applications in liquid crystal on silicon chip
WO2017149646A1 (fr) * 2016-03-01 2017-09-08 株式会社オルタステクノロジー Dispositif d'affichage à cristaux liquides
CN111402833B (zh) * 2020-06-05 2020-09-01 南京芯视元电子有限公司 一种提高LCoS空间光调制器相位调制精度的校正系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138421A (ja) * 1995-11-13 1997-05-27 Sharp Corp アクティブマトリクス型液晶画像表示装置
US20040189586A1 (en) * 2003-03-31 2004-09-30 Fujitsu Display Technologies Corporation Method of driving a liquid crystal display panel and liquid crystal display device
US7019725B1 (en) * 1999-09-22 2006-03-28 Lg.Philips Lcd Co., Ltd. Reset method and apparatus for liquid crystal display
WO2007065903A1 (fr) 2005-12-07 2007-06-14 Thales System video comprenant un afficheur matriciel a cristaux liquides a procede d’adressage ameliore
US20080094383A1 (en) * 2004-07-29 2008-04-24 Koninklijke Philips Electronics, N.V. Driving A Display With A Polarity Inversion Pattern
US20090219237A1 (en) * 2008-02-29 2009-09-03 Epson Imaging Devices Corporation Electro-optical device, driving method thereof, and electronic apparatus

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3734629B2 (ja) * 1998-10-15 2006-01-11 インターナショナル・ビジネス・マシーンズ・コーポレーション 表示装置
JP2005031696A (ja) * 1999-03-26 2005-02-03 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその駆動方法
JP3570362B2 (ja) * 1999-12-10 2004-09-29 セイコーエプソン株式会社 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP4127602B2 (ja) * 2001-03-23 2008-07-30 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置の駆動方法
CN100446079C (zh) * 2004-12-15 2008-12-24 日本电气株式会社 液晶显示装置、其驱动方法及其驱动电路
JP4419897B2 (ja) * 2005-03-30 2010-02-24 エプソンイメージングデバイス株式会社 液晶表示装置の駆動法、液晶表示装置及び電子機器
JP2008058571A (ja) * 2006-08-31 2008-03-13 Epson Imaging Devices Corp 電気光学装置及び電子機器
JP2008233415A (ja) * 2007-03-19 2008-10-02 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2009069730A (ja) * 2007-09-18 2009-04-02 Seiko Epson Corp 電気光学装置、電子機器及び指示物体の検出方法
KR101310379B1 (ko) * 2008-12-03 2013-09-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09138421A (ja) * 1995-11-13 1997-05-27 Sharp Corp アクティブマトリクス型液晶画像表示装置
US7019725B1 (en) * 1999-09-22 2006-03-28 Lg.Philips Lcd Co., Ltd. Reset method and apparatus for liquid crystal display
US20040189586A1 (en) * 2003-03-31 2004-09-30 Fujitsu Display Technologies Corporation Method of driving a liquid crystal display panel and liquid crystal display device
US20080094383A1 (en) * 2004-07-29 2008-04-24 Koninklijke Philips Electronics, N.V. Driving A Display With A Polarity Inversion Pattern
WO2007065903A1 (fr) 2005-12-07 2007-06-14 Thales System video comprenant un afficheur matriciel a cristaux liquides a procede d’adressage ameliore
US20090219237A1 (en) * 2008-02-29 2009-09-03 Epson Imaging Devices Corporation Electro-optical device, driving method thereof, and electronic apparatus

Also Published As

Publication number Publication date
FR2955965A1 (fr) 2011-08-05
JP2013519105A (ja) 2013-05-23
EP2531998A1 (fr) 2012-12-12
FR2955964A1 (fr) 2011-08-05
US20120287179A1 (en) 2012-11-15
FR2955965B1 (fr) 2012-11-16
CN102741914A (zh) 2012-10-17

Similar Documents

Publication Publication Date Title
FR2569294A1 (fr) Panneau d&#39;affichage et son procede de commande
FR2544884A1 (fr) Procede de commande d&#39;un dispositif de modulation optique
EP2013863A1 (fr) Ecran electroluminescent organique
EP3079142B1 (fr) Procédé d&#39;affichage d&#39;images sur un écran matriciel
FR2553218A1 (fr) Ecran d&#39;affichage a matrice active sans croisement des lignes et des colonnes d&#39;adressage
EP2721598B1 (fr) Afficheur a cristal liquide a electrodes d&#39;effacement
KR20020095167A (ko) 쌍안정 키랄 네마틱 액정 디스플레이와 이러한디스플레이의 구동 방법
FR2669759A1 (fr) Ecran plat a matrice active.
FR2847704A1 (fr) Procede et dispositif perfectionnes d&#39;affichage a cristal liquide nematique bistable
WO2011095403A1 (fr) Procede d&#39;ecriture d&#39;image dans un afficheur a cristal liquide
EP0435750B1 (fr) Procédé d&#39;adressage de chaque colonne d&#39;un écran LCD de type matriciel
FR2894369A1 (fr) Procede d&#39;adressage ameliore pour un afficheur matriciel a cristaux liquides
FR2861205A1 (fr) Micro-ecran de visualisation a cristaux liquides
FR2605778A1 (fr) Panneau de visualisation a cristaux liquides et procede d&#39;inscription des donnees sur ce panneau
FR2674663A1 (fr) Ecran matriciel a definition amelioree et procede d&#39;adressage d&#39;un tel ecran.
US8400387B2 (en) Liquid crystal display device
WO2007014953A1 (fr) Matrice active pour un dispositif d&#39;affichage a cristal liquide
EP1958183B1 (fr) Afficheur matriciel séquentiel couleur à cristaux liquides
WO2007071680A1 (fr) Procede de pilotage d&#39;un panneau d&#39;affichage par couplage capacitif
FR2916295A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede
EP0692780A1 (fr) Dispositif de visualisation à cristaux liquides, à matrice active et à contre-électrode fractionnee
FR2916296A1 (fr) Procede d&#39;adressage d&#39;un ecran matriciel a cristal liquide et dispositif appliquant ce procede.

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180007943.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11701086

Country of ref document: EP

Kind code of ref document: A1

DPE1 Request for preliminary examination filed after expiration of 19th month from priority date (pct application filed from 20040101)
REEP Request for entry into the european phase

Ref document number: 2011701086

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13522691

Country of ref document: US

Ref document number: 2011701086

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012550399

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE