WO2011121860A1 - 液晶表示装置、液晶表示方法 - Google Patents

液晶表示装置、液晶表示方法 Download PDF

Info

Publication number
WO2011121860A1
WO2011121860A1 PCT/JP2010/072399 JP2010072399W WO2011121860A1 WO 2011121860 A1 WO2011121860 A1 WO 2011121860A1 JP 2010072399 W JP2010072399 W JP 2010072399W WO 2011121860 A1 WO2011121860 A1 WO 2011121860A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
period
signal
output
crystal panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2010/072399
Other languages
English (en)
French (fr)
Inventor
俊之 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to RU2012137497/08A priority Critical patent/RU2012137497A/ru
Priority to US13/579,695 priority patent/US20120313985A1/en
Priority to EP10849030.1A priority patent/EP2555184A4/en
Priority to JP2012508034A priority patent/JPWO2011121860A1/ja
Priority to CN2010800643646A priority patent/CN102804255A/zh
Publication of WO2011121860A1 publication Critical patent/WO2011121860A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G09G3/3413—Details of control of colour illumination sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0235—Field-sequential colour display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G09G2320/064—Adjustment of display parameters for control of overall brightness by time modulation of the brightness of the illumination source

Definitions

  • the present invention relates to a field sequential type liquid crystal display device and the like.
  • color displays such as television receivers and personal computer monitors as image display devices capable of color display use three primary colors of red, green, and blue, and express an image by a color mixing method called additive color mixing.
  • a current general color display performs color display using color filters colored in R (red), G (green), and B (blue).
  • a color display that performs color display without using a color filter has also been proposed.
  • a field sequential type color display that sequentially emits red, green, and blue backlights.
  • one frame is divided into three sub-frames corresponding to RGB, and color display is performed by sequentially emitting red, green, and blue backlights.
  • Patent Document 1 instead of simply dividing into 3 subframes corresponding to RGB image signals, as shown in FIG. 13, 1 TV field period is divided into 3 subfields, All G image signals and R and B image signals within the displayable range are displayed in one subframe, and R and B image signals that could not be displayed first are displayed in the remaining two subframes.
  • a method for mitigating CB is disclosed.
  • Patent Document 2 as shown in FIG. 14, the liquid crystal state is controlled according to the gradation for each color of red, green, and blue, and the LED (Light Emitting Diode) backlight is temporally red,
  • PWM Pulse Width Modulation
  • the light emission luminance of each of the three primary colors (R (red) / G (green) / B (blue)) of the LED backlight is controlled by controlling the light emission time by PWM control with high linearity. ing.
  • Japanese Patent Publication Japanese Unexamined Patent Application Publication No. 2009-134156 (published on June 18, 2009)” Japanese Patent Publication “Japanese Patent Laid-Open No. 2008-20549 (published January 31, 2008)”
  • the ratio of emission luminance after passing through the liquid crystal display is often not set as compared with the adjustment ratio of each of the three primary colors by PWM control.
  • FIG. 15 is a diagram for explaining that the luminance after transmission through the liquid crystal panel varies depending on the response of the liquid crystal.
  • the aperture ratio of the liquid crystal is different within the same frame. For this reason, even if the LED backlight is caused to emit light for the same amount of light and for the same amount of time, the emission luminance that transmits the liquid crystal differs between timing 1 and timing 2.
  • the timing of the backlight point in the frame is defined, but in the first subfield, the lighting start time is different for each color, and the timing for turning off the light is the same. It has become. In this case, as described above, the set luminance is not guaranteed due to the difference in the aperture ratio of the liquid crystal in the frame.
  • the present invention has been made to solve the above-described problems, and an object thereof is to reduce the variation in the luminance ratio of light transmitted through the liquid crystal panel with respect to the luminance ratio set according to the frame. Thus, the display quality is prevented from being lowered.
  • a liquid crystal display device of the present invention includes a liquid crystal panel and a backlight provided with a plurality of light sources emitting different colors from the back side of the liquid crystal panel, and an input video
  • a liquid crystal display device that displays a color image by controlling the aperture ratio of the liquid crystal panel and the brightness of the plurality of light sources according to a signal frame, and controls the brightness of the plurality of light sources by pulse width modulation.
  • Each of the plurality of light sources so that the plurality of light sources overlap each other for each period divided by the period dividing unit.
  • a pulse width modulation unit for generating a pulse signal for emitting light.
  • a liquid crystal display method of the present invention is a liquid crystal display device including a liquid crystal panel and a backlight having a plurality of light sources that emit different colors from the back side of the liquid crystal panel.
  • a liquid crystal display that displays a color image by controlling the aperture ratio of the liquid crystal panel and the brightness of the plurality of light sources according to an input video signal, and controls the brightness of the plurality of light sources by pulse width modulation.
  • a method comprising: dividing a frame of the video signal into a plurality of periods; and dividing the plurality of light sources so that the plurality of light sources overlap and emit light for each period divided by the period dividing step. And a pulse width generation step of generating a pulse signal for emitting each of the above.
  • the period dividing unit divides one frame into a plurality of periods.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light for each period divided by the period dividing unit.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light for each period divided by the period dividing unit.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light such that the plurality of light sources overlap each other for each period divided by the period dividing unit.
  • the light emitted from each light source is mixed for each period in the frame. For this reason, even if the aperture ratio of the liquid crystal panel is different within the frame, it is possible to suppress variation between the set luminance ratio and the transmitted luminance ratio.
  • the variation between the set luminance ratio and the transmission luminance ratio can be suppressed, so that the display quality can be prevented from deteriorating.
  • the liquid crystal display device of the present invention includes a liquid crystal panel and a backlight having a plurality of light sources that emit different colors from the back side of the liquid crystal panel, and the liquid crystal according to the frame of the input video signal.
  • a color image is displayed by controlling the aperture ratio of the panel and the luminance of the plurality of light sources, the luminance of the plurality of light sources is controlled by pulse width modulation, and one frame of the video signal is divided into a plurality of periods.
  • a pulse width modulation unit that generates a pulse signal for causing each of the plurality of light sources to emit light so that the plurality of light sources emit light in a superimposed manner for each period divided by the period dividing unit. ing.
  • the liquid crystal display method of the present invention according to a video signal input to a liquid crystal display device comprising a liquid crystal panel and a backlight provided with a plurality of light sources emitting different colors from the back side of the liquid crystal panel, A color image is displayed by controlling the aperture ratio of the liquid crystal panel and the luminance of the plurality of light sources, the luminance of the plurality of light sources is controlled by pulse width modulation, and one frame of the video signal is divided into a plurality of periods.
  • a pulse width generating step for generating a pulse signal for causing each of the plurality of light sources to emit light so that the plurality of light sources emit light in a superimposed manner for each period divided in the period dividing step. including.
  • (A) is a diagram showing a lighting system in which one subframe is not divided into a plurality of cycles, and the LEDR, G, and B are turned on continuously with the turn-off times being aligned. It is a figure showing the permeation
  • (A) is a diagram showing a lighting system in which one subframe is not divided into a plurality of cycles, and the lighting start times of LEDR, G, and B are aligned and continuously lit. It is a figure showing the permeation
  • FIG. 6A is a diagram showing the transmission luminance transmitted through the LCD by the lighting method of (a).
  • A) is the figure showing the mode of the lighting system which divided
  • (b) is the lighting system of (a). It is a figure showing the permeation
  • FIG. 1 is a block diagram showing a configuration of a liquid crystal display device 101 of the present invention.
  • a liquid crystal display device 101 includes a video signal receiving unit 1, a video signal processing unit 2, a liquid crystal panel controller 3, a liquid crystal panel 4, an LED controller 10, and an LED backlight (backlight). And 5.
  • the LED controller 10 includes a processing control unit 11, a pulse width modulation unit 20, and an LED driver control unit (period division unit) 13.
  • the liquid crystal panel 4 is a liquid crystal panel not provided with a color filter.
  • the LED backlight 5 includes an LED (light source) 5R that emits red light as a first color, an LED (light source) 5G that emits green light as a second color, and an LED (light source) that emits blue light as a third color. ) 5B and an LED driver 5a for controlling driving of each LED 5R, LED 5G, and LED 5B.
  • a plurality of LEDs 5R, 5G, and 5B are arranged in a planar shape.
  • the liquid crystal display device 101 performs color display by a field sequential method and controls the backlight for each display area (area active drive control). For this reason, the liquid crystal used in the liquid crystal panel 4 is a ferroelectric liquid crystal having a high response speed suitable for a field sequential method, and a light emitting diode (LED: Light Emitting Diode) as a light emitting element is used as a backlight.
  • the LED backlight 5 used is used.
  • the video signal receiving unit 1 receives and processes an externally input video signal.
  • the video signal receiving unit 1 receives a composite video signal including a color signal indicating a display color in a display image, a luminance signal of a pixel unit luminance signal, a synchronization signal, and the like as an image signal from an antenna (not shown) or the like. . Then, the video signal receiving unit 1 outputs the input composite video signal to the video signal processing unit 2.
  • the video signal processing unit 2 separates the composite video signal into data for the liquid crystal panel 4 and data for lighting the LED backlight 5. From the composite video signal output from the video signal receiving unit 1, the video signal processing unit 2 generates an RGB data signal indicating each RGB display gradation value, a synchronization signal (synchronization clock CLK, horizontal synchronization signal HS, vertical synchronization signal). VS).
  • a synchronization signal synchronization clock CLK, horizontal synchronization signal HS, vertical synchronization signal.
  • the video signal processing unit 2 further divides one frame into a plurality of subframes to generate a plurality of subframes. For example, if one frame is 60 Hz, one subframe when divided into four subframes is 240 Hz.
  • the video signal processing unit 2 divides one frame into a plurality of subframes, and displays an image on the liquid crystal panel 4 by the subframes divided into the plurality of subframes.
  • the LED controller 10 sequentially turns on the three primary colors of LEDs 5R, 5G, and 5B with appropriate luminance in units of subframes in which the video signal processing unit 2 divides one frame into a plurality of frames. Thereby, the power consumption of the liquid crystal display device 101 can be reduced.
  • the video signal processing unit 2 generates an RGB data signal and a synchronization signal for the liquid crystal panel 4 and an RGB data signal and a synchronization signal for lighting the LED backlight 5 for each of a plurality of subframes. Then, the video signal processing unit 2 outputs the RGB data signal and the synchronization signal for the liquid crystal panel 4 to the liquid crystal panel controller 3. Further, the video signal processing unit 2 outputs an RGB data signal and a synchronization signal for lighting the LED backlight 5 to the LED controller 10.
  • the liquid crystal panel controller 3 obtains the aperture ratio (LCD aperture ratio) of the liquid crystal from the RGB data signal and the synchronization signal for the liquid crystal panel 4 output from the video signal processing unit 2, and the source driver (not shown) of the liquid crystal panel 4 An instruction signal for driving the liquid crystal panel 4 is output to a gate driver (not shown). Thereby, the aperture ratio of the liquid crystal panel 4 is controlled for each subframe.
  • the aperture ratio LCD aperture ratio
  • the LED driver control unit 13 is a signal for controlling the pulse width of each of the LED 5R, LED 5G, and LED 5B from the RGB data signal and the synchronization signal for lighting the LED backlight 5 output from the video signal processing unit 2 to the LED controller 10.
  • a PWM modulation value and a clock signal GsClk are generated for each subframe and output to the pulse width modulation unit 20.
  • the PWM modulation value is the duty of each of the LED 5R, LED 5G, and LED 5B in one divided sub-frame, and the divided periods.
  • the clock signal GsClk is a clock signal output at a frequency obtained by multiplying the number of divisions obtained by dividing one subframe into a plurality of periods by the frequency of one subframe. The configuration of the LED driver control unit 13 will be described later.
  • the pulse width modulation unit 20 generates a pulse signal that causes each of the LEDs 5R, LED5G, and LED5B to emit light so that the LEDs 5R, LED5G, and LED5B emit light overlapping each period divided by the LED driver control unit 13. .
  • the pulse width modulation unit 20 outputs the PWM signal for each color PWM modulation signal output from the clock oscillation unit 17 and the PWM modulation values of the LEDs 5R, LED5G, and LED5B output from the LED driver control unit 13.
  • the PWMR signal, the PWMG signal, and the PWMB signal which are the PWM signals of the LED5R, LED5G, and LED5B for each subframe, are generated.
  • the pulse width modulation unit 20 outputs the generated PWMR signal, PWMG signal, and PWMB signal to the processing control unit 11.
  • the pulse width modulation unit 20 will be described later.
  • the processing control unit 11 is an interface for the LED backlight 5.
  • the processing control unit 11 converts the PWMR signal, PWMG signal, and PWMB signal from the pulse width modulation unit 20 into a signal for lighting the LED backlight 5, and outputs the converted signal to the LED driver 5a.
  • the lighting of each of LED5R, LED5G, and LED5B is controlled.
  • the liquid crystal display device 101 performs area active driving according to the video signal displayed on the liquid crystal panel 4 with respect to the LED backlight 5.
  • FIG. 2 is a block diagram showing the configuration of the LED driver control unit 13 and the pulse width modulation unit 20.
  • the LED driver control unit 13 includes a duty calculation unit 14, a period division unit (period division unit) 15, a PWM modulation value calculation unit 16, and a clock oscillation unit 17.
  • the pulse width modulation unit 20 includes a duty setting register 21, a counter circuit 22, a comparator 23, and an AMP 24 for each color.
  • the duty setting register 21 includes a duty setting register 21R for LED5R control, a duty setting register 21G for LED5G control, and a duty setting register 21B for LED5B control.
  • the counter circuit 22, the comparator 23, and the AMP24 are respectively provided from the counter circuits 22R, 22G, and 22B, the comparators 23R, 23G, and 23B, and the AMP24R, 24G, and 24B for LED5R control, LED5G control, and LED5B control.
  • the AMPs 24R, 24G, and 24B may be provided as necessary and may be omitted.
  • the duty calculation unit 14 determines the duty of each of the LEDs 5 R, LED 5 G, and LED 5 B for area active driving ( (Duty: luminous rate) is obtained for each subframe.
  • the duty calculation unit 14 outputs the calculated duty of each of the LEDs 5R, LED5G, and LED5B for each subframe to the PWM modulation value calculation unit 16.
  • the period dividing unit 15 further divides one subframe into a plurality of (for example, four) periods from the RGB data signal and the synchronization signal for lighting the LED backlight 5 output from the video signal processing unit 2 to the LED controller 10. Divide evenly.
  • the number of one subframe divided into a plurality of periods may be two or more. Further, the greater the number of divisions into a plurality of cycles, the more the effect of the present invention can be obtained, but the processing speed as hardware is required.
  • the number of divisions of one subframe into a plurality of periods may be set in advance to be a fixed number at the time of factory shipment or the like, or one subframe according to the duty of one subframe.
  • the number of divisions may be changed. Furthermore, the same division number may be used for each color, or the division number may be changed for each color.
  • the period dividing unit 15 outputs the number of divided subframes (the number of divisions) to the PWM modulation value calculating unit 16 and the clock oscillating unit 17.
  • the PWM modulation value calculation unit 16 performs division based on the duty of each of the LEDs 5R, LED5G, and LED5B output from the duty calculation unit 14 and the number of divisions of one subframe output from the period division unit 15. The duty of each of LED5R, LED5G, and LED5B is assigned for each period. Then, the PWM modulation value calculation unit 16 sets the duty of the LED 5R, LED 5G, and LED 5B assigned for each period as a PWM modulation value (for example, a value of 0 to 4095), and sets each duty setting register 21 (duty setting registers 21R, 21G, and 21B). ).
  • a PWM modulation value for example, a value of 0 to 4095
  • the clock oscillating unit 17 outputs a clock signal having a constant period.
  • the clock oscillating unit 17 uses a clock signal having a frequency obtained by multiplying a preset frequency of one subframe (for example, 240 Hz) by the number of divisions of one subframe output from the period dividing unit 15 as a clock signal GsClk.
  • the data is output to the counter circuit 22 (counter circuits 22R, 22G, and 22B).
  • the duty setting register 21 instructs the comparator 23 when to set the PWM signal to High or Low.
  • the duty modulation register 21 obtains the PWM modulation value output from the PWM modulation value calculator 16
  • the duty setting register 21 indicates a high / low instruction indicating an instruction to set the PWM signal to High output or Low output for each PWM modulation value at a predetermined timing.
  • the signal is output to the comparator 23 (23R / 23G / 23B).
  • the timing at which the duty setting register 21 outputs the high / low instruction signal to the comparator 23 may be output to the comparator 23 at the beginning of one subframe, or may be output to the comparator 23 at each cycle. May be.
  • the counter circuit 22 (22R, 22G, 22B) counts the pulses of the clock signal GsClk output from the clock oscillation unit 17, and outputs the count number to the comparator 23 (23R, 23G, 23B).
  • the comparator 23 outputs a high / low instruction signal indicating that the PWM signal is set to High (High) or Low (Low) for each PWM modulation value output from the duty setting register 21, and the count output from the counter circuit 22. Get the number and.
  • the comparator 23 turns on (ON) or turns off the LED 5R, LED 5G, and LED 5B.
  • a High (Low) PWM signal for (OFF) is output to the AMP 24 (24R, 24G, 24B).
  • the AMP 24 amplifies the High (Low) PWM signal output from the comparator 23 and outputs the amplified signal to the LED backlight 5 via the processing control unit 11 at the subsequent stage.
  • the liquid crystal display device 101 since color display is performed by the field sequential method, it is not necessary to provide a color filter on the liquid crystal panel 4. Thereby, the transmittance of the liquid crystal panel 4 can be improved.
  • the LED backlight 5 can sequentially turn on the three primary colors of RGB with appropriate luminance in units of a plurality of subfields, thereby reducing power consumption.
  • the subframe divided into a plurality is further divided into a plurality of periods.
  • the pulse width modulation unit 20 performs pulse width modulation so that RGB is emitted in each cycle so that appropriate luminance control is realized for each subframe.
  • the pulse width modulation unit 20 includes a plurality of stages of circuits for each color, the pulse width modulation processing of each of the LED 5R, LED 5G, and LED 5B can be processed in parallel. For this reason, the time required for the pulse width modulation of the LED 5R, LED 5G, and LED 5B can be shortened.
  • the pulse width modulation unit 20 has been described as including a plurality of stages of circuits for each color, the pulse width modulation unit 20 may be configured by a single-stage circuit, such as the pulse width modulation unit 20a illustrated in FIG.
  • FIG. 12 is a block diagram showing the configuration of the LED driver control unit 13 and other pulse width modulation unit 20a.
  • the pulse width modulation unit 20a includes circuits of a duty setting register 21a, a counter circuit 22a, a comparator 23a, and an AMP 24a.
  • the pulse width modulation unit 20a may be configured by a single-stage circuit.
  • the pulse width modulation unit 20a is composed of a single-stage circuit, processing for lighting control of each LED (LED5R, LED5G, and LED5B) is sequentially performed for each color for each subframe and for each color. Go.
  • the cost can be reduced as compared with the case of the pulse width modulation unit 20 including a plurality of stages.
  • FIG. 3 is a diagram for explaining each signal of one subframe.
  • the clock interval (LCD opening period in one subframe) of the vertical synchronization period Vs is 240 Hz (about 4 ms) as shown in FIG.
  • the clock interval of the clock signal GsClk output from the clock oscillating unit 17 to the counter circuit 22 is also set to 240 Hz (about 4 ms) in accordance with the clock interval of the vertical synchronization period Vs.
  • the clock signal GsClk is assumed to have a duty of 100% by counting 4096 clocks at 240 Hz time (about 4 ms).
  • the PWM modulation value calculation unit 16 sets the value 4096, which is the count number of one subframe, to the PWM modulation value. Is output to the duty setting register 21G.
  • the duty modulation register 21G acquires the PWM modulation value indicating the value of 4096 from the PWM modulation value calculator 16
  • the duty setting register 21G outputs a signal to the comparator 23G indicating that the output is High at the first count and Low output at the 4096th count. To do.
  • the comparator 23G outputs High as a PWM signal (PWMG signal) output when the first count is obtained with the count number output from the counter circuit 22G.
  • PWM signal PWM signal
  • the comparator 23G acquires the 4096th count from the counter circuit 22G, it outputs Low as the PWM signal (PWMG signal) output.
  • the PWM signal (PWMG signal) is output from the comparator 23G to the AMP 24G as a 100% duty signal.
  • the PWM signal (PWMG signal) output to the AMP 24G is amplified by the AMP 24G and output to the LED 5G via the processing control unit 11 and the LED driver 5a, and the lighting or extinguishing of the LED 5G is controlled.
  • the frequency (period) from when the comparator 23 outputs High to when it outputs Low is 240 (Hz).
  • ⁇ 4096 (count) 983040 (Hz), which is about 1 MHz.
  • the comparator 23 changes the output of the PWM signal from High to Low. change.
  • FIG. 4 is a diagram for explaining a method of generating each PWM signal when the duty is 100%, 50%, and 25%.
  • one subframe is further divided, and the number of clocks of the clock signal GsClk is counted within the divided period to control the duty of the LED5R, LED5G, and LED5B.
  • one subframe is divided into four.
  • the first period is period 1
  • the period of the period following period 1 is period 2
  • the period of period following period 2 is period 3
  • the clock frequency of the clock signal GsClk when one subframe is divided into four, the clock frequency of the clock signal GsClk also becomes four times.
  • the clock frequency of the clock signal GsClk is a value obtained by multiplying the clock frequency when one subframe is not divided by the number of one subframe divided into a plurality of periods.
  • Cycle 1 is a cycle from the first count to the 4096th count.
  • Period 2 is a period from the 4097th count to the 8192th (4096 ⁇ 2) count.
  • Period 3 is a period from the 8193rd count to the 12288 (4096 ⁇ 3) count.
  • Period 4 is a period from the 12289th count to the 16384th (4096 ⁇ 4) count.
  • the PWMG signal output represents the output state of the PWM signal output from the comparator 23G to the LED 5G, and represents the output state of the PWM signal when the LED 5G is lit at a duty of 100% within one subframe. .
  • the LED 5G is turned on with a High output, and the LED 5G is turned off with a Low output.
  • the PWMR1 signal output represents the output state of the PWM signal output from the comparator 23R to the LED 5R, and represents the output state of the PWM signal when the LED 5R is lit at a duty of 50% within one subframe. .
  • the LED 5R is turned on with a High output, and the LED 5R is turned off with a Low output.
  • the PWMB1 signal output represents the output state of the PWM signal output from the comparator 23B to the LED 5B, and represents the output state of the PWM signal when the LED 5B is lit at a duty of 25% within one subframe. .
  • the LED 5B is turned on with a High output, and the LEDB is turned off with a Low output.
  • the duty of each of the LEDs 5G, 5R, and 5B in each of the periods 1 to 4 obtained by dividing one subframe into a plurality of periods is the duty of each of the LEDs 5G, 5R, and 5B assigned to one subframe.
  • the comparator 23G starts a high output from the beginning (first count) of one subframe. Then, the comparator 23G outputs a LOW output at the end (4096 ⁇ 4th count) of one subframe.
  • the PWMR1 signal output indicates a PWM signal output with a duty of 50%
  • the period dividing unit 15 In order to output the PWMR1 signal, the period dividing unit 15 further divides each of the periods 1 to 4 into four sub periods.
  • the sub-cycle 1-1, the sub-cycle 1-2, the sub-cycle 1-3, and the sub-cycle 1-4 are set.
  • the period is divided into a sub period 2-1, a sub period 2-2, a sub period 2-3, and a sub period 2-4 in order from the first sub period to the last sub period when the period 2 is divided into four.
  • the subcycle 3-1, the subcycle 3-2, the subcycle 3-3, and the subcycle 3-4 are sequentially set.
  • the subcycle 4-1, the subcycle 4-2, the subcycle 4-3, and the subcycle 4-4 are sequentially set.
  • the duty setting register 21R outputs a high instruction signal at the first count and a low instruction signal after the end of the sub period 1-2 to the comparator 23R. That is, in the period 1, the comparator 23R makes a high output from the beginning of the sub period 1-1 (that is, the beginning of one subframe), and the counter circuit 22R counts the number of clocks of the clock signal GsClk. Is output to the comparator 23R. The comparator 23R acquires the number of clocks counted from the counter circuit 22R, and outputs a Low output when the number of 2048 ((4096/4) ⁇ 2) is acquired.
  • the PWMR1 signal becomes a high output in the first two sub-cycles of the sub-cycles 1-1 and 1-2 in the cycle 1 and is low in the sub-cycles 1-3 and 1-4 of the latter two sub-cycles. Output.
  • the PWMR1 signal becomes low output in the sub periods 2-1 and 2-4 that are the first and last sub periods, and the sub periods 2-2 and 2- are the two sub periods in the middle. 3 is High output.
  • the duty setting register 21R outputs a high instruction signal after the end of the sub period 3-1 and a low instruction signal after the end of the sub period 3-3 to the comparator 23R.
  • the PWMR1 signal becomes Low output in the first and last sub-periods 3-1 and 3-4, and the middle two sub-periods are the sub-periods 3-2 and 3--3. 3 is High output.
  • period 4 the number of clocks in period 4 (4096) is subtracted from the number of clocks (2048) obtained by subtracting the lighting time (high output time) (set to Low output), and then lighted for a predetermined number of clocks (High). Output).
  • the duty setting register 21R outputs a high instruction signal after the end of the first sub period 4-2 and a low instruction signal after the end of the sub period 4-4 to the comparator 23R.
  • each of the periods 1 to 4 is further divided into 8 sub-periods.
  • period 1 (i), 1 (ii), 1 (iii)... 1 (viii) in order from the first sub period to the last sub period when period 1 is divided into eight.
  • Subcycles 2 (i), 2 (ii), 2 (iii),..., 2 (viii) are sequentially arranged from the first subcycle to the last subcycle when cycle 2 is divided into eight.
  • Subperiods 3 (i), 3 (ii), 3 (iii),..., 3 (viii) are sequentially arranged from the first subcycle to the last subcycle when period 3 is divided into eight.
  • Subcycles 4 (i), 4 (ii), 4 (iii),..., 4 (viii) are sequentially arranged from the first subcycle to the last subcycle when cycle 4 is divided into eight.
  • cycle 1 high output is generated in cycles 1 (i) and 1 (ii), which are the first two cycles, and low output is generated in cycles 1 (iii) to 1 (viii), which are the last six cycles.
  • the duty setting register 21B outputs to the comparator 23B a high / low instruction signal delayed by three sub periods (sub periods 2 (i) to 2 (iii)) as compared to period 1.
  • the duty setting register 21B outputs a high instruction signal after the end of the sub period 2 (iii) and a low instruction signal after the end of the sub period 2 (v) to the comparator 23B.
  • the PWMB1 signal has a cycle 2 (i) to 2 (iii) that is the cycle from the first to the third in cycle 2, and a cycle 2 (vi) to 2 (6) that is the cycle from the sixth to the last.
  • the output is Low, and in the middle two periods, which are the periods 2 (iv) and 2 (v), the High output is obtained.
  • duty setting register 21B compares the high / low instruction signal delayed by 3 sub-cycles (sub-cycles 3 (i) to 3 (iii)) compared to cycle 1 To the device 23B.
  • the PWMB1 signal has cycles 3 (i) to 3 (iii) that are the first to third cycles and cycles 3 (vi) to 3 (6) that are the sixth to last cycles.
  • the output is Low, and in the middle two periods, which are the periods 3 (iv) and 3 (v), the High output is obtained.
  • cycle 4 the number of clocks in cycle 4 (4096) is turned off for the number of clocks (3072) obtained by subtracting the lighting time (high output time) (set to Low output), and then turned on for a predetermined number of clocks (High). Output).
  • the duty setting register 21B outputs to the comparator 23B a high / low instruction signal delayed by 6 sub periods (sub periods 4 (i) to 4 (vi)) compared to period 1. To do.
  • the PWMB1 signal becomes Low output in the cycle 4 from the first cycle 4 (i) to the sixth cycle 4 (vi) in the cycle 4, and the cycle 4 (vii), which is the latter two cycles of the cycle 4. ⁇ High output at 4 (viii).
  • the LED 5R and LED 5B are turned on at the beginning and the end of one subframe. In the middle cycles 2 and 3, the LEDs 5R and 5B are turned on in the vicinity of the center of the cycle.
  • LED5G, LED5R, and LED5B can be overlapped for each cycle to emit light.
  • FIG. 5 is a diagram for explaining a method of generating each PWM signal with a duty of 100%, 50%, and 25% when the timing of the High output is matched at the beginning of each sub-cycle.
  • each of the periods 1 to 4 is further divided into two, and a high output is output in the first two sub-periods of each of the two divided periods, and a low output is generated in the second two sub-periods. That is, the PWMR2 signal output is a high output at the beginning of each cycle of cycle 1 to cycle 4 (first count, 4097th count, 8193th count, 12289th count). Then, when sub-cycles in the latter half of each cycle 1 to cycle 4 come (after 2048, 6144, 1024, and 14336 counts), the output becomes Low.
  • the PWMR2 signal output and the PWMB2 signal output are aligned at the beginning of each cycle of cycle 1 to cycle 4, and the LEDs 5R and LED5B are turned on.
  • FIG. 6 is a diagram for explaining a method of generating each PWM signal having a duty of 100%, 50%, and 25% when the timing of the High output is matched at the end of each sub period.
  • the PWMR3 signal output in FIG. 6 is further divided into two parts by dividing the period 1 to the period 4 into a low output in the first half of each divided period and a high output in the second half. That is, the PWMR3 signal output is a Low output at the beginning of each cycle of cycle 1 to cycle 4 (first count, 4097th count, 8193th count, 12289th count). When the sub-cycles in the latter half of each cycle 1 to cycle 4 come (after 2048, 6144, 1024, and 14336 counts), a high output is obtained.
  • the PWMR3 signal output and the PWMB3 signal output are aligned at the end of each cycle of cycle 1 to cycle 4, and the LEDs 5R and LED5B are turned on.
  • FIG. 7 shows a lighting system in which one subframe is not divided into a plurality of periods and the LEDR, G, and B are continuously turned on with the turn-off times being aligned
  • (b) is (a) It is a figure showing the permeation
  • the lighting disclosure time of LEDG / LEDR / LEDB is adjusted to align the lighting end (light-off) time of LEDG / LEDR / LEDB.
  • the duty ratio of LEDG ⁇ R ⁇ B is set to 1.00: 0.50: 0.25.
  • the transmission luminance of the LCD is represented by a numerical value for each G, R, and B.
  • the transmission luminance ratio of G, R, and B is 1.00: 0.56: 0.29 (the third decimal place is rounded off).
  • the transmission luminance of the LCD does not become the same as the duty ratio of the LEDs G, R, and B.
  • FIG. 8 is a diagram showing a lighting method in which one subframe is not divided into a plurality of periods and is continuously lit with the lighting start times of the LEDs R, G, and B being aligned.
  • () Is a diagram showing the transmission luminance transmitted through the LCD by the lighting method of (a).
  • the lighting start times of LEDG, LEDR, and LEDB are aligned, and the lighting end (light-off) times of LEDG, LEDR, and LEDB are adjusted.
  • the duty ratio of LEDG ⁇ R ⁇ B is set to 1.00: 0.50: 0.25.
  • the transmission brightness of the LCD is represented by a numerical value for each G, R, and B.
  • the transmission luminance ratio of G, R, and B is 1.00: 0.44: 0.05 (the third decimal place is rounded off).
  • the transmission luminance of the LCD does not become the same as the duty ratio of the LEDs G, R, and B.
  • FIG. 9 is a diagram showing a lighting system in which one subframe is not divided into a plurality of periods and is continuously lit with the center times of the lighting periods of the LEDR, G, and B aligned.
  • (B) is a figure showing the transmission luminance which permeate
  • the LEDG / LEDR / LEDB lighting disclosure time and the lighting end (light-off) time are adjusted to align the center times of the LEDG / LEDR / LEDB lighting periods.
  • the duty ratio of LEDG ⁇ R ⁇ B is set to 1.00: 0.50: 0.25.
  • the transmission luminance of the LCD is represented by a numerical value for each G, R, and B.
  • the transmission luminance ratio of G, R, and B is 1.000: 0.504: 0.248 (rounded to the fourth decimal place).
  • the transmission luminance of the LCD does not become the same as the duty ratio of the LEDs G, R, and B.
  • FIG. 10 is an LED lighting method of the liquid crystal display device 101 according to the present embodiment.
  • FIG. 10 is a diagram showing a lighting method in which one subframe is divided into a plurality of periods and the LEDs 5R, 5G, and 5B are lit for each period
  • (b) is a diagram of (a). It is a figure showing the permeation
  • the lighting start times of the LEDs 5G, LED5R, and LED5B are aligned. Thereby, the duty ratio of LED5G * 5R * 5B is set to 1.00: 0.50: 0.25.
  • the transmission brightness of the LCD is represented by a numerical value for each G, R, and B.
  • the transmission luminance ratio of G, R, and B is 1.00: 0.50: 0.25 (the third decimal place is rounded off).
  • the duty ratio of the LEDs 5G, 5R, and 5B is the same as the duty ratio of the LEDs 5G, 5R, and 5B. That is, the transmission luminance of the LCD is the luminance according to the duty ratio of the LEDs 5G, 5R, and 5B.
  • the luminance ratio of each RGB of the transmission luminance transmitted through the LCD is the same ratio as the dimming by PWM, so that the accuracy of color reproduction is improved. Can do.
  • the LEDs 5R, 5G, and 5B emit light in a plurality of periods, so that the LEDs 5R, 5G, and 5B are emitted for each period in one subframe.
  • the light emitted from is mixed.
  • the aperture ratio of the liquid crystal panel 4 is different within one subframe, the variation between the set luminance ratio and the transmitted luminance ratio can be suppressed.
  • the subframe changes the variation between the set luminance ratio and the transmitted luminance ratio can be suppressed.
  • the variation between the set luminance ratio and the transmission luminance ratio can be suppressed, so that the display quality can be prevented from deteriorating.
  • one sub-frame is divided into a frame (cycle) in which the LEDs 5R, 5G, and 5B are lit and a non-lighted frame (cycle) for displaying a black image. Also good.
  • the non-lighting frame 1 and the non-lighting frame 2 are provided before and after the lighting frame in one subframe.
  • the pulse width modulation unit 20 may generate a PWM signal so that all of the LEDs 5G, 5R, and 5B are turned off in a period adjacent to another frame among a plurality of periods in which one subframe is divided. Good.
  • each of the LEDs 5G, 5R, and 5B is scanned in the plane of the liquid crystal panel 4 similarly to scanning the liquid crystal panel 4 to display an image. Since the difference in response can be reduced, the time required for lighting the LEDs 5G, 5R, and 5B to display a color image of one frame can be reduced.
  • liquid crystal display device 101 it is possible to more reliably prevent light transmitted through the liquid crystal panel 4 from being mixed between frames and improve display quality.
  • the present invention is not limited to the three primary colors of RGB, and may be a combination of colors for performing other color displays. Good. For example, even when three colors of Y (yellow), C (cyan), and M (magenta) are used for color display, the same effect can be obtained by the same processing.
  • FIG. 11 is a flowchart showing the processing flow of the liquid crystal display device 101.
  • the video signal receiving unit 1 acquires a composite video signal input from the outside (step S1), and outputs the acquired composite video signal to the video signal processing unit 2.
  • the video signal processing unit 2 When the video signal processing unit 2 acquires the composite signal from the video signal receiving unit 1, the video signal processing unit 2 divides one frame of the acquired composite signal into a plurality of subframes (step S2).
  • the video signal processing unit 2 outputs the RGB data signal and the synchronization signal for the liquid crystal panel 4 for each divided subframe to the liquid crystal panel controller 3. Further, the video signal processing unit 2 outputs an RGB data signal and a synchronization signal for lighting the LED backlight 5 for each divided subframe to the LED controller 10.
  • the liquid crystal panel controller 3 When the liquid crystal panel controller 3 acquires the RGB data signal and the synchronization signal for the liquid crystal panel 4 for each subframe from the video signal processing unit 2, the liquid crystal panel controller 3 obtains the RGB data signal and the synchronization signal for the liquid crystal panel 4 for each subframe. Then, the aperture ratio (LCD aperture ratio) of the liquid crystal for each subframe is obtained.
  • the liquid crystal panel controller 3 controls the LCD aperture ratio of the liquid crystal panel 4 for each subframe by controlling a source driver (not shown) and a gate driver (not shown) based on the obtained LCD aperture ratio. (Step S3).
  • each of the LEDs 5R, LED5G, and LED5B for area active driving is obtained.
  • the duty is calculated for each subframe (step S4), and the calculated duty of each of LED5R, LED5G, and LED5B is output to the PWM modulation value calculation unit 16.
  • the period dividing unit 15 further divides one subframe into a plurality of periods when the RGB data signal and the synchronization signal for lighting the LED backlight 5 are output from the video signal processing unit 2 to the LED controller 10 (step S5). ).
  • the period division unit 15 outputs the number of divisions obtained by dividing one subframe into a plurality of periods to the PWM modulation value calculation unit 16 and the clock oscillation unit 17.
  • the PWM modulation value calculation unit 16 acquires the duty of each of the LEDs 5R, LED5G, and LED5B for each subframe from the duty calculation unit 14, and acquires the number of divisions of one subframe from the period division unit 15, the PWM modulation value calculation unit 16 The duty of each of LED5R, LED5G, and LED5B is assigned to (step S6).
  • the PWM modulation value calculation unit 16 outputs the duty of the LED 5R, LED 5G, and LED 5B assigned for each period to each duty setting register 21 as a PWM modulation value.
  • the duty setting register 21 acquires the PWM modulation value from the PWM modulation value calculation unit 16, the high / low instruction indicating the switching timing of the High output / Low output of the PWM signal for each cycle from the acquired PWM modulation value.
  • a signal is generated (step S7), and the generated high / low instruction signal is output to the comparator 23.
  • the timing of switching between the High output and the Low output is set so that the LEDs 5R, 5G, and 5B emit light in an overlapping manner for each period divided by the period dividing unit 15.
  • the clock oscillation unit 17 generates a clock signal having a frequency obtained by multiplying a preset frequency of one subframe by the number of divisions of one subframe output from the period division unit 15 (step S8).
  • the clock oscillating unit 17 outputs the generated clock signal to each counter circuit 22 as a clock signal GsClk.
  • the counter circuit 22 counts the clock of the clock signal GsClk output from the clock oscillation unit 17 and outputs the count number to the comparator 23.
  • the comparator 23 acquires the high / low instruction signal output from the duty setting register 21 and the number of clocks of the clock signal GsClk output from the counter circuit 22.
  • the comparator 23 assumes that it is the timing to switch the output of the PWM signal between High and Low (step (YES in S9), the PWM signal output is switched between High and Low (step S10), and the PWM signal is output to the AMP 24.
  • the AMP 24 amplifies the output of the High or Low PWM signal output from the comparator 23 and outputs the amplified signal to the LED backlight 5 via the processing control unit 11 (step S11). Thereby, each LED5R * 5G * 5B superimposes and light-emits for every period divided at Step S5.
  • step S5 the period dividing unit 15 further divides a subframe obtained by dividing one frame into a plurality of periods.
  • Steps S7, S9, and S10 are processing steps of the pulse width modulation unit 20.
  • the pulse width modulation unit 20 causes each of the LEDs 5R, 5G, and 5B to emit light so that the LEDs 5R, 5G, and 5B emit light in a superimposed manner for each period divided in step 5. Is generated.
  • the pulse width modulation unit 20 generates a PWM signal that causes each of the LEDs R, G, and B to emit light so that the LEDs 5 R, 5 G, and 5 B emit light with each period divided by the period dividing unit 15.
  • the light emitted from the LEDs 5R, 5G, and 5B is mixed for each period within one subframe. For this reason, even if the aperture ratio of the liquid crystal panel 4 is different within the subframe, it is possible to suppress variation between the set luminance ratio and the transmitted luminance ratio.
  • the light emitted from the LEDs 5R, 5G, and 5B is mixed for each period in one subframe, even if the subframe changes, the variation between the set luminance ratio and the transmitted luminance ratio Can be suppressed.
  • the liquid crystal display device 101 it is possible to suppress variations between the set luminance ratio and the transmitted luminance ratio, and thus it is possible to prevent display quality from being deteriorated.
  • the liquid crystal display device of the present invention includes a liquid crystal panel and a backlight having a plurality of light sources emitting different colors from the back side of the liquid crystal panel. Accordingly, the liquid crystal display device displays a color image by controlling the aperture ratio of the liquid crystal panel and the luminance of the plurality of light sources, and controls the luminance of the plurality of light sources by pulse width modulation, A period dividing unit that divides one frame of a video signal into a plurality of periods, and a pulse that causes each of the plurality of light sources to emit light so that the plurality of light sources overlap each other for each period divided by the period dividing unit. And a pulse width modulation unit for generating a signal.
  • a liquid crystal display method of the present invention is a liquid crystal display device including a liquid crystal panel and a backlight having a plurality of light sources that emit different colors from the back side of the liquid crystal panel.
  • a liquid crystal display that displays a color image by controlling the aperture ratio of the liquid crystal panel and the brightness of the plurality of light sources according to an input video signal, and controls the brightness of the plurality of light sources by pulse width modulation.
  • a method comprising: dividing a frame of the video signal into a plurality of periods; and dividing the plurality of light sources so that the plurality of light sources overlap and emit light for each period divided by the period dividing step. And a pulse width generation step of generating a pulse signal for emitting each of the above.
  • the period dividing unit divides one frame into a plurality of periods.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light for each period divided by the period dividing unit.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light for each period divided by the period dividing unit.
  • the pulse width modulation unit generates a pulse signal that causes each of the plurality of light sources to emit light such that the plurality of light sources overlap each other for each period divided by the period dividing unit.
  • the light emitted from each light source is mixed for each period in the frame. For this reason, even if the aperture ratio of the liquid crystal panel is different within the frame, it is possible to suppress variation between the set luminance ratio and the transmitted luminance ratio.
  • the variation between the set luminance ratio and the transmission luminance ratio can be suppressed, so that the display quality can be prevented from deteriorating.
  • the pulse width modulation unit generates a pulse signal so that all of the plurality of light sources are turned off in a period adjacent to another frame among a plurality of periods obtained by dividing the one frame.
  • the light source of the backlight is controlled to drive light emission independently for each region.
  • the difference in response within the surface of the liquid crystal panel when displaying a one-frame image can be reduced, so that the time required to turn on the light source to display the one-frame image can be reduced. it can. For this reason, in order to display a color image, it is not necessary to keep the light source continuously emitting light at every cycle in the frame. Thereby, in the period adjacent to another frame among the periods in the frame, it is possible to turn off all of the plurality of light sources more reliably.
  • the different colors emitted from the plurality of light sources are not particularly limited as long as they are colors that perform color display, but are preferably red, green, and blue. Alternatively, the different colors emitted from the plurality of light sources are preferably yellow, cyan, and magenta. With the above structure, a color image can be displayed by light emitted from the light source. I can do it.
  • the light source is preferably a light emitting diode (LED).
  • LED light emitting diode
  • the present invention can be used particularly for a liquid crystal display device that performs color display by a field sequential method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

　液晶表示装置（１０１）は、液晶パネル（４）と、液晶パネル（４）の背面側から異なる色を発光する複数のＬＥＤ（５Ｒ・５Ｇ・５Ｂ）が配されたＬＥＤバックライト（５）とを備え、入力された映像信号のフレームに応じて、液晶パネル（４）の開口率と、ＬＥＤ（５Ｒ・５Ｇ・５Ｂ）の輝度とを制御することでカラー画像を表示し、ＬＥＤ（５Ｒ・５Ｇ・５Ｂ）の輝度をパルス幅変調により制御するものであり、上記映像信号の１フレームを複数の周期に分割する周期分割部（１５）と、周期分割部（１５）が分割した周期毎にＬＥＤ（５Ｒ・５Ｇ・５Ｂ）が重畳して発光するように、ＬＥＤ（５Ｒ・５Ｇ・５Ｂ）のそれぞれを発光させるＰＷＭ信号を生成するパルス幅変調部（２０）とを備えている。このため、フレームに応じて設定された輝度比に対して、液晶パネルを透過した光の輝度比のばらつきを低減することで、表示品位の低下を防止する。

Description

液晶表示装置、液晶表示方法
　本発明は、フィールドシーケンシャル方式の液晶表示装置等に関する。
　一般に、カラー表示可能な画像表示装置としてのテレビ受像機やパソコンモニターなどのカラーディスプレイの多くは赤・緑・青の３原色を用い、加法混色といわれる色混合方式により画像を表現している。
　現在の一般的なカラーディスプレイは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に着色されたカラーフィルタを用いて、カラー表示を行っている。
　一方、カラーフィルタを用いないでカラー表示を行うカラーディスプレイも提案されている。例えば、赤・緑・青のバックライトを順次発光させるフィールドシーケンシャル方式のカラーディスプレイがある。
　このフィールドシーケンシャル方式のカラーディスプレイでは、１フレームを、ＲＧＢに対応する３つのサブフレームに分割し、赤・緑・青のバックライトを順次発光させることでカラー表示を行う。
　しかしながら、１フレームを単純にＲＧＢの各色の画像信号に対応する３サブフレームに分割するだけでは、画像によっては１フレームにおけるＲＧＢの適切な混色が行われず、色割れ（カラーブレーキング：ＣＢ）が生じ、表示品位を低下させるという問題が生じる。
　そこで、例えば、特許文献１には、単純にＲＧＢの各色の画像信号に対応する３サブフレームに分割するのではなく、図１３に示すように、１ＴＶフィールド期間を３つのサブフィールドに分割し、１つのサブフレームでＧの画像信号全てと表示可能範囲でのＲとＢの各画像信号も表示させ、残りの２サブフレームで、最初に表示し切れなかったＲとＢの各画像信号を表示させることで、ＣＢを緩和する方法が開示されている。
　また、特許文献２には、図１４に示すように、赤、緑、青の各色に対する階調に応じて液晶状態を制御し、また、ＬＥＤ（Light Emitting Diode）バックライトを時間的に赤、緑、青と切り替えながらＰＷＭ（Pulse Width Modulation）制御して発光させ、赤、緑、青の映像を順次表示することで時間的に混合させるフルカラー表示を行う方法が開示されている。
　図１４に示す方法では、ＬＥＤバックライトの各３原色（Ｒ（赤）／Ｇ（緑）／Ｂ（青））の発光輝度の制御を、リニアリティー性が高いＰＷＭ制御による発光時間の制御によって行っている。
日本国公開特許公報「特開２００９－１３４１５６号公報（２００９年６月１８日公開）」 日本国公開特許公報「特開２００８－２０５４９号公報（２００８年１月３１日公開）」
　しかしながら、液晶ディスプレイを通過後の発光輝度の割合は、ＰＷＭ制御による各３原色の調整割合に比べ、設定通りにならないことが多い。
　図１５は、液晶の応答性によって、液晶パネル透過後の輝度が異なることを説明する図である。
　図１５に示すように、液晶の応答性により、液晶の開口率は同じフレーム内でも異なる。このため、ＬＥＤバックライトを同一の光量及び同一の時間だけ発光させても、タイミング１と、タイミング２とでは、液晶を透過する発光輝度が異なる。
　このため、図１５に示すように、ＬＥＤバックライトのＲＧＢそれぞれの発光時間が、タイミング１とタイミング２とで異なれば、直前のフレームのデータと現フレームのデータとが異なる場合、フレーム間で各色のＬＥＤバックライトの発光輝度比率が設定通りにはならない。
　図１３に示した特許文献１の表示方法では、フレーム内におけるバックライトの点等タイミングが規定されているが、１つ目のサブフィールドでは、各色で点灯開始時間が異なり、消灯時間が同じタイミングとなっている。この場合、上述したように、フレーム内における液晶の開口率の違いにより、設定通りの発光輝度は保障されない。
　また、特許文献２の方法では、ＲＧＢの光源を、１フレーム内で順番に点灯させているので、上述したＣＢの課題を解決することができない。つまり、フレームによっては、ＲＧＢが適切に混色されず、ＣＢが生じ、表示品位を低下させるという問題が生じる。
　本発明は、上記の課題を解決するためになされたものであり、その目的は、フレームに応じて設定された輝度比に対して、液晶パネルを透過した光の輝度比のばらつきを低減することで、表示品位の低下を防止することである。
　上記の課題を解決するために、本発明の液晶表示装置は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備え、入力された映像信号のフレームに応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示装置であって、上記映像信号の１フレームを複数の周期に分割する周期分割手段と、上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅変調部とを備えていることを特徴としている。
　上記の課題を解決するために、本発明の液晶表示方法は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備えた液晶表示装置に入力された映像信号に応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示方法であって、上記映像信号の１フレームを複数の周期に分割する周期分割ステップと、上記周期分割ステップで分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅生成ステップとを含むことを特徴としている。
　上記構成により、周期分割手段は、１フレームを複数の周期に分割する。そして、上記パルス幅変調部は、上記周期分割手段が分割した周期毎に上記複数の光源のそれぞれを発光させるパルス信号を生成する。このように、１フレーム内で光源が発光する周期を、複数に分割することで、フレーム内で液晶の応答性の違いにより液晶パネルの開口率が異なっても、カラー画像を表示するために設定された各光源の輝度（設定輝度）の比率（設定輝度比）と、実際に液晶パネルを透過した各光源の輝度（透過輝度）の比率（透過輝度比）とのばらつきを抑制することができる。
　上記構成によると、パルス幅変調部は、上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成する。これにより、フレーム内での各周期毎に、各光源から発光された光は混色される。このため、フレーム内で液晶パネルの開口率が異なったとしても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　さらに、上記構成によると、フレーム内での各周期毎に、各光源から発光された光は混色されているので、フレームが変わっても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　このように、上記構成によると、設定輝度比と、透過輝度比との間のばらつきを抑制することができるので、表示品位の低下を防止することができる。
　本発明の液晶表示装置は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備え、入力された映像信号のフレームに応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御し、上記映像信号の１フレームを複数の周期に分割する周期分割手段と、上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅変調部とを備えている。
　本発明の液晶表示方法は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備えた液晶表示装置に入力された映像信号に応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御し、上記映像信号の１フレームを複数の周期に分割する周期分割ステップと、上記周期分割ステップで分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅生成ステップとを含む。
　これにより、フレームに応じて設定された輝度比に対して、液晶パネルを透過した光の輝度比のばらつきを低減することで、表示品位の低下を防止する効果を奏する。
本発明の液晶表示装置の構成を表すブロック図である。 本発明の液晶表示装置のＬＥＤドライバー制御部及びパルス幅変調部の構成を表すブロック図である。 １サブフレームにおける各パルス信号を説明する図である。 デューティー１００％、５０％、２５％の場合の各ＰＷＭ信号の生成方法を説明する図である。 各副周期の最初にＨｉｇｈ出力のタイミングを合せて、デューティー１００％、５０％、２５％の各ＰＷＭ信号を生成する方法を説明する図である。 各副周期の最後にＨｉｇｈ出力のタイミングを合せて、デューティー１００％、５０％、２５％の各ＰＷＭ信号を生成する方法を説明する図である。 （ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの消灯時間を揃えて連続して点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。 （ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの点灯開始時間を揃えて連続して点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。 （ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの点灯期間の中心時間を揃えて連続して点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。 （ａ）は、１サブフレームを複数の周期に分割し、各周期毎にＬＥＤＲ・Ｇ・Ｂを点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。 本発明の液晶表示装置の処理の流れを表すフローチャートである。 ＬＥＤドライバー制御部及び他のパルス幅変調部の構成を表すブロック図である。 従来のフィールドシーケンシャル方式での画像表示方法を表す図である。 従来の別のフィールドシーケンシャル方式での画像表示方法を表す図である。 液晶の応答性によって、液晶パネル透過後の輝度が異なることを説明する図である。
　以下、本発明の実施の形態について、詳細に説明する。
　＜液晶表示装置の全体図＞
　図１は、本発明の液晶表示装置１０１の構成を表すブロック図である。
　図１に示すように、液晶表示装置１０１は、映像信号受信部１と、映像信号処理部２と、液晶パネルコントローラー３と、液晶パネル４と、ＬＥＤコントローラー１０と、ＬＥＤバックライト（バックライト）５とを備えている。ＬＥＤコントローラー１０は、処理制御部１１と、パルス幅変調部２０と、ＬＥＤドライバー制御部（周期分割手段）１３とを備えている。
　液晶パネル４は、カラーフィルタを備えていない液晶パネルである。
　ＬＥＤバックライト５は、第１色として赤色光を発光するＬＥＤ（光源）５Ｒと、第２色として緑色光を発光するＬＥＤ（光源）５Ｇと、第３色として青色光を発光するＬＥＤ（光源）５Ｂと、各ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂの駆動を制御するＬＥＤドライバー５ａとを備えている。ＬＥＤ５Ｒ・５Ｇ・５Ｂはそれぞれ複数個平面状に配されている。
　液晶表示装置１０１は、フィールドシーケンシャル方式によるカラー表示を行うと共に、バックライトを表示エリア毎に制御（エリアアクティブ駆動制御）するようになっている。このため、液晶パネル４に使用される液晶は、フィールドシーケンシャル方式に好適な応答速度の速い強誘電性液晶が用いられ、バックライトとしては、発光素子としての発光ダイオード（ＬＥＤ：Light Emitting Diode）を用いたＬＥＤバックライト５が用いられている。
　映像信号受信部１は、外部から入力された映像信号を受け取り処理するものである。映像信号受信部１には、映像信号として、図示しないアンテナなどから表示画像での表示色を示す色信号、画素単位の輝度を輝度信号、及び同期信号などを含んだ複合映像信号が入力される。そして、映像信号受信部１は、入力された複合映像信号を映像信号処理部２に出力する。
　映像信号処理部２は、複合映像信号を液晶パネル４用データと、ＬＥＤバックライト５の点灯用データとに分離処理するものである。映像信号処理部２は、映像信号受信部１から出力された複合映像信号から、ＲＧＢの各表示階調値を示すＲＧＢデータ信号や、同期信号（同期クロックＣＬＫ、水平同期信号ＨＳ、垂直同期信号ＶＳ）を生成する。
　映像信号処理部２は、さらに、１フレームを複数のサブフレームに分割して、複数のサブフレームを生成する。例えば、１フレームを６０Ｈｚとすると、４つのサブフレームに分割した場合の１つのサブフレームは２４０Ｈｚとなる。
　このように、映像信号処理部２は、１フレームを複数のサブフレームに分割し、当該複数に分割されたサブフレームによって、液晶パネル４に画像を表示させる。そして、後述するように、映像信号処理部２が１フレームを複数に分割したサブフレーム単位で、ＬＥＤコントローラー１０は、ＬＥＤ５Ｒ・５Ｇ・５Ｂの３原色を順次、適切な輝度で点灯させる。これにより、液晶表示装置１０１の低消費電力化を行うことができる。
　映像信号処理部２は、複数のサブフレーム毎に、液晶パネル４用のＲＧＢデータ信号及び同期信号と、ＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号とを生成する。そして、映像信号処理部２は、液晶パネル４用のＲＧＢデータ信号及び同期信号を液晶パネルコントローラー３に出力する。また、映像信号処理部２は、ＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号をＬＥＤコントローラー１０に出力する。
　液晶パネルコントローラー３は、映像信号処理部２から出力された液晶パネル４用のＲＧＢデータ信号及び同期信号から、液晶の開口率（ＬＣＤ開口率）を求め、液晶パネル４のソースドライバ（不図示）、ゲートドライバ（不図示）に対して、液晶パネル４を駆動するための指示信号を出力する。これにより、液晶パネル４は、サブフレーム毎に開口率が制御される。
　ＬＥＤドライバー制御部１３は、映像信号処理部２からＬＥＤコントローラー１０に出力されたＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号から、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのパルス幅制御用の信号であるＰＷＭ変調値及びクロック信号ＧｓＣｌｋを、各サブフレーム毎に生成して、パルス幅変調部２０に出力するものである。
　ＰＷＭ変調値は、１サブフレームがさらに複数の周期に分割され、当該分割された周期でのＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーである。クロック信号ＧｓＣｌｋは、１サブフレームがさらに複数の周期に分割された分割数に、１サブフレームの周波数を乗算した周波数で出力されるクロック信号である。ＬＥＤドライバー制御部１３の構成については後述する。
　パルス幅変調部２０は、ＬＥＤドライバー制御部１３が分割した周期毎にＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂが重畳して発光するように、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂのそれぞれを発光させるパルス信号を生成するものである。
　そして、パルス幅変調部２０は、クロック発振部１７から出力された各色毎のＰＷＭ変調用信号であるクロック信号ＧｓＣｌｋと、ＬＥＤドライバー制御部１３から出力されたＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５ＢそれぞれのＰＷＭ変調値とから、サブフレーム毎のＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５ＢそれぞれのＰＷＭ信号であるＰＷＭＲ信号、ＰＷＭＧ信号、ＰＷＭＢ信号を生成する。そして、パルス幅変調部２０は、生成したＰＷＭＲ信号、ＰＷＭＧ信号、ＰＷＭＢ信号を処理制御部１１に出力する。このパルス幅変調部２０については後述する。
　処理制御部１１は、ＬＥＤバックライト５用のインターフェースである。処理制御部１１は、パルス幅変調部２０からのＰＷＭＲ信号、ＰＷＭＧ信号、ＰＷＭＢ信号をＬＥＤバックライト５の点灯用の信号に変換し、当該変換した信号をＬＥＤドライバー５ａに出力することで、各ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれの点灯を制御する。
　以上のように、液晶表示装置１０１では、ＬＥＤバックライト５に対して、液晶パネル４に表示する映像信号に応じたエリアアクティブ駆動を行う。
　＜ＬＥＤドライバー制御部１３及びパルス幅変調部２０の説明＞
　次に、図２を用い、ＬＥＤドライバー制御部１３及びパルス幅変調部２０の詳細について説明する。
　図２は、ＬＥＤドライバー制御部１３及びパルス幅変調部２０の構成を表すブロック図である。
　ＬＥＤドライバー制御部１３は、デューティー算出部１４と、周期分割部（周期分割手段）１５と、ＰＷＭ変調値算出部１６と、クロック発振部１７とを備えている。
　パルス幅変調部２０は、各色毎に、デューティー設定レジスタ２１と、カウンター回路２２と、比較器２３と、ＡＭＰ２４とを備えている。
　すなわち、デューティー設定レジスタ２１は、ＬＥＤ５Ｒ制御用のデューティー設定レジスタ２１Ｒと、ＬＥＤ５Ｇ制御用のデューティー設定レジスタ２１Ｇと、ＬＥＤ５Ｂ制御用のデューティー設定レジスタ２１Ｂとからなる。また、カウンター回路２２、比較器２３、ＡＭＰ２４も同様に、それぞれＬＥＤ５Ｒ制御用、ＬＥＤ５Ｇ制御用、ＬＥＤ５Ｂ制御用のカウンター回路２２Ｒ・２２Ｇ・２２Ｂ、比較器２３Ｒ・２３Ｇ・２３Ｂ、ＡＭＰ２４Ｒ・２４Ｇ・２４Ｂからなる。なお、ＡＭＰ２４Ｒ・２４Ｇ・２４Ｂは、必要に応じて設ければよく、省略してもよい。
　デューティー算出部１４は、映像信号処理部２からＬＥＤコントローラー１０に出力されたＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号から、エリアアクティブ駆動するためのＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティー（Ｄｕｔｙ：発光率）をサブフレーム毎に求める。デューティー算出部１４は、求めたサブフレーム毎のＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５ＢそれぞれのデューティーをＰＷＭ変調値算出部１６に出力する。
　周期分割部１５は、映像信号処理部２からＬＥＤコントローラー１０に出力されたＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号から、１サブフレームをさらに、複数（例えば４つ）の周期に均等に分割する。
　なお、１サブフレームを複数の周期に分割する個数は２以上であればよい。また、複数の周期への分割数が多いほど、より、本発明の効果を得ることができるが、ハードウェアとしての処理速度が要求されることになる。
　また、１サブフレームの複数の周期への分割数は、工場出荷時などに、予め、一定の個数となるように設定しておいてもよいし、１サブフレームのデューティーに応じて１サブフレームの分割個数を変更するように設定してもよい。さらに、各色毎とも同じ分割個数にしてもよいし、各色毎に分割個数を変更してもよい。
　そして、周期分割部１５は、１サブフレームの分割した個数（分割数）をＰＷＭ変調値算出部１６及びクロック発振部１７に出力する。
　ＰＷＭ変調値算出部１６は、デューティー算出部１４から出力されたサブフレーム毎のＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーと、周期分割部１５から出力された１サブフレームの分割数とから、当該分割した周期毎にＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーを割り当てる。そして、ＰＷＭ変調値算出部１６は、周期毎に割り当てたＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂのデューティーを、ＰＷＭ変調値（例えば０～４０９５の値）として各デューティー設定レジスタ２１（デューティー設定レジスタ２１Ｒ・２１Ｇ・２１Ｂ）に出力する。
　クロック発振部１７は、一定周期のクロック信号を出力するものである。クロック発振部１７は、予め設定された１サブフレームの周波数（例えば２４０Ｈｚ）に、周期分割部１５から出力された１サブフレームの分割数を乗算した周波数のクロック信号を、クロック信号ＧｓＣｌｋとして、各カウンター回路２２（カウンター回路２２Ｒ・２２Ｇ・２２Ｂ）に出力する。
　デューティー設定レジスタ２１（２１Ｒ・２１Ｇ・２１Ｂ）は、ＰＷＭ信号をＨｉｇｈ又はＬｏｗとするタイミングを比較器２３に指示するものである。デューティー設定レジスタ２１は、ＰＷＭ変調値算出部１６から出力されたＰＷＭ変調値を取得すると、所定のタイミングで、ＰＷＭ変調値毎にＰＷＭ信号をＨｉｇｈ出力またはＬｏｗ出力にする指示を表すハイ・ロウ指示信号を比較器２３（２３Ｒ・２３Ｇ・２３Ｂ）に出力する。
　デューティー設定レジスタ２１が、比較器２３にハイ・ロウ指示信号を出力するタイミングは、１サブフレームの最初にまとめて比較器２３に出力してもよいし、各周期毎に比較器２３に出力してもよい。
　カウンター回路２２（２２Ｒ・２２Ｇ・２２Ｂ）は、クロック発振部１７から出力されたクロック信号ＧｓＣｌｋのパルスをカウントし、当該カウント数を比較器２３（２３Ｒ・２３Ｇ・２３Ｂ）に出力する。
　比較器２３は、デューティー設定レジスタ２１から出力されたＰＷＭ変調値毎にＰＷＭ信号をＨｉｇｈ（ハイ）またはＬｏｗ（ロウ）出力にする旨のハイ・ロウ指示信号と、カウンター回路２２から出力されたカウント数とを取得する。比較器２３は、カウンター回路２２から出力されたカウント数が、デューティー設定レジスタ２１から出力されたハイ・ロウ指示信号が示す値になると、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂを点灯（ＯＮ（オン））又は消灯（ＯＦＦ（オフ））するためのＨｉｇｈ（ハイ）またはＬｏｗ（ロウ）のＰＷＭ信号をＡＭＰ２４（２４Ｒ・２４Ｇ・２４Ｂ）に出力する。
　ＡＭＰ２４は、比較器２３から出力されたＨｉｇｈ（ハイ）またはＬｏｗ（ロウ）のＰＷＭ信号を増幅して、後段の処理制御部１１を介して、ＬＥＤバックライト５に出力する。
　これにより、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂの点灯又は消灯のタイミングを制御することができる。
　このように、液晶表示装置１０１によると、フィールドシーケンシャル方式によるカラー表示を行うので、液晶パネル４にカラーフィルタを設ける必要がない。これにより、液晶パネル４の透過率を向上させることができる。また、ＬＥＤバックライト５により、ＲＧＢの３原色を順次、複数のサブフィールド単位で適切な輝度で点灯させることにより、低電力化を図ることできる。液晶表示装置１０１では、複数に分割されたサブフレームをさらに、複数の周期に分割する。そして、各周期毎にＲＧＢが重畳して発光するように、パルス幅変調部２０がパルス幅変調を行うことで、サブフレーム毎に、適切な輝度の制御を実現している。
　また、パルス幅変調部２０は、各色ごとの複数段の回路を備えているので、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのパルス幅変調処理を並列で処理することができる。このため、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂのパルス幅変調に要する時間を短縮することができる。
　また、パルス幅変調部２０は、各色毎の複数段の回路を備えるものとして説明したが、図１２に示すパルス幅変調部２０ａのように、１段のみの回路から構成されていてもよい。
　図１２は、ＬＥＤドライバー制御部１３及び他のパルス幅変調部２０ａの構成を表すブロック図である。
　パルス幅変調部２０ａは、デューティー設定レジスタ２１ａと、カウンター回路２２ａと、比較器２３ａと、ＡＭＰ２４ａとの各回路を備えている。
　このように、パルス幅変調部２０ａを１段の回路から構成してもよい。この場合パルス幅変調部２０ａは、１段の回路からなるので、各ＬＥＤ（ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂ）の点灯制御のための処理を、サブフレーム毎に、各色ごとに、順次、パルス幅変調を行っていく。
　このように、パルス幅変調部２０ａを１段の回路から構成することで、パルス幅変調部２０のように、複数段の回路からなる場合と比べて、コストダウンを行うことができる。
　＜パルス幅変調について＞
　次に、図３～６を用いてパルス幅変調について説明する。
　まず、図３を用い、１サブフレームを複数の周期に分割しない場合について説明する。
　図３は、１サブフレームの各信号を説明する図である。
　図３に示すように、垂直同期期間Ｖｓのクロック間隔（１サブフレームにおけるＬＣＤ開口期間）が２４０Ｈｚ（約４ｍｓ）であるとする。すると、クロック発振部１７からカウンター回路２２に出力するクロック信号ＧｓＣｌｋのクロック間隔も、垂直同期期間Ｖｓのクロック間隔に合わせて、２４０Ｈｚ（約４ｍｓ）とする。
　そして、１サブフレーム内で調光する場合、クロック信号ＧｓＣｌｋの２４０Ｈｚ時間（約４ｍｓ）間隔のクロックを４０９６カウントすることで、デューティー１００％となるとする。
　つまり、１サブフレームを複数の周期に分割していない場合、例えば、デューティー１００％でＬＥＤ５Ｇを発光させる場合、ＰＷＭ変調値算出部１６は、１サブフレームのカウント数である値４０９６をＰＷＭ変調値としてデューティー設定レジスタ２１Ｇに出力する。
　デューティー設定レジスタ２１Ｇは、ＰＷＭ変調値算出部１６から４０９６の値を示すＰＷＭ変調値を取得すると、１カウント目でＨｉｇｈ出力とし、４０９６カウント目でＬｏｗ出力とする旨の信号を比較器２３Ｇに出力する。
　比較器２３Ｇは、カウンター回路２２Ｇから出力されるカウント数で、１カウント目を取得するとＰＷＭ信号（ＰＷＭＧ信号）出力としてＨｉｇｈを出力する。そして比較器２３Ｇは、カウンター回路２２Ｇから４０９６カウント目を取得すると、ＰＷＭ信号（ＰＷＭＧ信号）出力としてＬｏｗを出力する。このようにして、比較器２３Ｇから、デューティー１００％の信号としてＰＷＭ信号（ＰＷＭＧ信号）が、ＡＭＰ２４Ｇへ出力される。そして、ＡＭＰ２４Ｇに出力されたＰＷＭ信号（ＰＷＭＧ信号）は、ＡＭＰ２４Ｇで増幅されて、処理制御部１１、及びＬＥＤドライバー５ａを介して、ＬＥＤ５Ｇに出力され、ＬＥＤ５Ｇの点灯又は消灯が制御される。
　このように、デューティー１００％（１サブフレーム内）で各ＬＥＤ５Ｒ・５Ｇ・５Ｂを点灯させるには、比較器２３がＨｉｇｈ出力してから、Ｌｏｗ出力するまでの周波数（期間）は、２４０（Ｈｚ）×４０９６（カウント）＝９８３０４０（Ｈｚ）で約１ＭＨｚとなる。
　また、同様にして、例えば、１サブフレーム内でデューティー１０％とするには、カウンター回路２２がクロック信号ＧｓＣｌｋのクロックを４０９カウントすると、比較器２３は、ＰＷＭ信号の出力をＨｉｇｈからＬｏｗへと変更する。
　次に、図４～図６を用いて、１サブフレームを複数の周期に分割する場合のＰＷＭ信号の生成方法について説明する。
　図４は、デューティー１００％、５０％、２５％の場合の各ＰＷＭ信号の生成方法を説明する図である。
　図４に示すように、本発明では、１サブフレームをさらに分割し、当該分割した周期内でクロック信号ＧｓＣｌｋのクロック数をカウントすることで、ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂのデューティーを制御する。本実施の形態では、１サブフレームを、４分割するものとする。
　図４に示すように、１サブフレームを４分割した周期のうちの、最初の周期を周期１、周期１の次の期間の周期を周期２、周期２の次の期間の周期を周期３、周期３の次の期間の周期を周期４とする。
　１サブフレームを４分割しているので、１周期をカウントのためのクロック信号ＧｓＣｌｋのクロック周波数は、２４０（Ｈｚ）×４０９６（カウント）×４＝３９３２１６０（Ｈｚ）で約４ＭＨｚとなる。
　つまり、１サブフレームを４分割すると、クロック信号ＧｓＣｌｋのクロック周波数も４倍となる。このように、クロック信号ＧｓＣｌｋのクロック周波数は、１サブフレームを分割しない場合のクロック周波数に、１サブフレームを複数の周期に分割した個数を乗算した値である。
　なお、図３を用いて説明した１サブフレームを分割しない場合のＰＷＭ信号の生成方法と、図４に示す１サブフレームを分割する場合のＰＷＭ信号の生成方法とでの主な違いは、クロック信号ＧｓＣｌｋのクロック周波数である。このため、パルス幅変調部２０のハードウェアの構成自体は、両方法とも同様の構成で実現することができる。
　周期１は、１カウント目から４０９６カウント目までの周期である。周期２は、４０９７カウント目から８１９２（４０９６×２）カウント目までの周期である。周期３は、８１９３カウント目から１２２８８（４０９６×３）カウント目までの周期である。周期４は、１２２８９カウント目から１６３８４（４０９６×４）カウント目までの周期である。
　ＰＷＭＧ信号出力は、比較器２３ＧからＬＥＤ５Ｇに対して出力されるＰＷＭ信号の出力の様子を表し、ＬＥＤ５Ｇを１サブフレーム内でデューティー１００％で点灯する場合のＰＷＭ信号の出力の様子を表している。ＰＷＭＧ信号出力のうち、Ｈｉｇｈ（ハイ）出力でＬＥＤ５Ｇが点灯し、Ｌｏｗ（ロウ）出力でＬＥＤ５Ｇが消灯する。
　ＰＷＭＲ１信号出力は、比較器２３ＲからＬＥＤ５Ｒに対して出力されるＰＷＭ信号の出力の様子を表し、ＬＥＤ５Ｒを１サブフレーム内でデューティー５０％で点灯する場合のＰＷＭ信号の出力の様子を表している。ＰＷＭＲ１信号出力のうち、Ｈｉｇｈ（ハイ）出力でＬＥＤ５Ｒが点灯し、Ｌｏｗ（ロウ）出力でＬＥＤ５Ｒが消灯する。
　ＰＷＭＢ１信号出力は、比較器２３ＢからＬＥＤ５Ｂに対して出力されるＰＷＭ信号の出力の様子を表し、ＬＥＤ５Ｂを１サブフレーム内でデューティー２５％で点灯する場合のＰＷＭ信号の出力の様子を表している。ＰＷＭＢ１信号出力のうち、Ｈｉｇｈ（ハイ）出力でＬＥＤ５Ｂが点灯し、Ｌｏｗ（ロウ）出力でＬＥＤＢが消灯する。
　１サブフレームを複数の周期に分割した各周期１～４でのＬＥＤ５Ｇ・５Ｒ・５Ｂそれぞれのデューティーは、１サブフレームに割り当てられたＬＥＤ５Ｇ・５Ｒ・５Ｂそれぞれのデューティーである。
　ＰＷＭＧ信号出力に示すように、デューティー１００％の場合は、比較器２３Ｇは、１サブフレームの最初（１カウント目）からＨｉｇｈ出力とする。そして、比較器２３Ｇは、１サブフレームの最後（４０９６×４カウント目）でＬＯＷ出力とする。
　ＰＷＭＲ１信号出力は、デューティー５０％のＰＷＭ信号出力を示しているので、各周期１～周期４のうち、５０％がＨｉｇｈ出力となっている。すなわち、周期１～周期４では、それぞれ、４０９６×０．５＝２０４８カウント分、Ｈｉｇｈ出力となっている。
　ＰＷＭＲ１信号出力するために、周期分割部１５は、周期１～４のそれぞれを、さらに４つの副周期に分割している。
　周期１を４分割したときの最初の副周期から最後の副周期にかけて順に、副周期１－１、副周期１－２、副周期１―３、副周期１－４とする。周期２を４分割したときの最初の副周期から最後の副周期にかけて順に、副周期２－１、副周期２－２、副周期２―３、副周期２－４とする。周期３を４分割したときの最初の副周期から最後の副周期にかけて順に、副周期３－１、副周期３－２、副周期３―３、副周期３－４とする。周期４を４分割したときの最初の副周期から最後の副周期にかけて順に、副周期４－１、副周期４－２、副周期４－３、副周期４－４とする。
　周期１では、デューティー設定レジスタ２１Ｒは、１カウント目でのハイ指示信号、副周期１－２終了後でのロウ指示信号を、比較器２３Ｒに出力する。すなわち、比較器２３Ｒは、周期１では、副周期１－１の最初（すなわち１サブフレームの最初）にからＨｉｇｈ出力とすると共に、カウンター回路２２Ｒがクロック信号ＧｓＣｌｋのクロック数をカウントし、カウント数を比較器２３Ｒに出力する。比較器２３Ｒは、カウンター回路２２Ｒからカウントされたクロック数を取得し、２０４８（（４０９６／４）×２）カウント数を取得するとＬｏｗ出力とする。
　これにより、ＰＷＭＲ１信号は、周期１では、前半２つの副周期である副周期１－１・１－２でＨｉｇｈ出力となり、後半２つの副周期である副周期１－３・１－４でＬｏｗ出力となる。
　周期２では、デューティー設定レジスタ２１Ｒは、周期１と比べて、１副周期分（副周期２－１分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｒに出力する。このため比較器２３は、周期２の最初から、{（４０９６／２）－（２０４８／２）}＝１０２４分のクロックをカウンター回路２２ＲがカウントするとＨｉｇｈ出力となる。
　すなわち、周期２では、デューティー設定レジスタ２１Ｒは、副周期２－１終了後でのハイ指示信号、及び副周期２－３終了後でのロウ指示信号を比較器２３Ｒに出力する。そして、比較器２３Ｒは、カウンター回路２２Ｒからカウントされたクロック数を取得し、（４０９６＋（４０９６／４））＝５１２１カウント数を取得後、Ｈｉｇｈ出力となり、（４０９６＋（４０９６／４）×３）＝７１６８カウント数を取得後、ＬＯＷ出力となる。
　このように、周期２では、ＰＷＭＲ１信号は、最初と最後の副周期である副周期２－１・２－４でＬｏｗ出力となり、真ん中の２つの副周期である副周期２－２・２－３でＨｉｇｈ出力となる。
　周期３では、周期２と同様に、デューティー設定レジスタ２１Ｒは、周期１と比べて、１副周期分（副周期３－１分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｒに出力する。このため比較器２３Ｒは、周期３の最初から、{（４０９６／２）－（２０４８／２）}＝１０２４分のクロックをカウンター回路２２ＲがカウントするとＨｉｇｈ出力となる。
　すなわち、周期３では、デューティー設定レジスタ２１Ｒは、副周期３－１終了後でのハイ指示信号、及び副周期３－３終了後でのロウ指示信号を比較器２３Ｒに出力する。そして、比較器２３Ｒは、カウンター回路２２Ｒからカウントされたクロック数を取得し、{（４０９６×２）＋（４０９６／４）}＝９２１６カウント数を取得後、Ｈｉｇｈ出力となり、{（４０９６×２）＋（４０９６／４）×３}＝１１２６４カウント数を取得後、ＬＯＷ出力となる。
　このように、周期３では、ＰＷＭＲ１信号は、最初と最後の副周期である副周期３－１・３－４でＬｏｗ出力となり、真ん中の２つの副周期である副周期３－２・３－３でＨｉｇｈ出力となる。
　周期４では、周期４内のクロック数（４０９６）から点灯時間（Ｈｉｇｈ出力の時間）を引いたクロック数（２０４８）分消灯し（Ｌｏｗ出力とし）、その後、所定のクロック数分だけ点灯（Ｈｉｇｈ出力）すればよい。
　すなわち、周期４では、デューティー設定レジスタ２１Ｒは、周期１と比べて、２副周期分（副周期４－１・４－２分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｒに出力する。このため比較器２３は、周期４の最初から、{（４０９６／２）－（２０４８／２）}×２＝２０４８分のクロックをカウンター回路２２ＲがカウントするとＨｉｇｈ出力となる。
　具体的には、周期４では、デューティー設定レジスタ２１Ｒは、前半の副周期４－２終了後でのハイ指示信号、副周期４－４終了後でのロウ指示信号を比較器２３Ｒに出力する。そして、比較器２３Ｒは、カウンター回路２２Ｒからカウントされたクロック数を取得し、{（４０９６×３）＋（４０９６／４）×２}＝１４３３６カウント数を取得後、Ｈｉｇｈ出力となり、{（４０９６×３）＋（４０９６／４）×４}）＝１６３８４カウント数を取得後Ｌｏｗ出力となる。
　ＰＷＭＢ１信号出力は、デューティー２５％のＰＷＭ信号出力を示しているので、各周期１～周期４のうち、２５％がＨｉｇｈ出力となっている。すなわち、周期１～周期４では、それぞれ、４０９６×０．２５＝１０２４カウント分、Ｈｉｇｈ出力となっている。
　ＰＷＭＢ１信号出力では、周期１～４のそれぞれを、さらに８つの副周期に分割する。
　周期１を８分割したときの最初の副周期から最後の副周期にかけて順に、副周期１（i）、１（ii）、１（iii）…、１（viii）とする。周期２を８分割したときの最初の副周期から最後の副周期にかけて順に、副周期２（i）、２（ii）、２（iii）…、２（viii）とする。周期３を８分割したときの最初の副周期から最後の副周期にかけて順に、副周期３（i）、３（ii）、３（iii）…、３（viii）とする。周期４を８分割したときの最初の副周期から最後の副周期にかけて順に、副周期４（i）、４（ii）、４（iii）…、４（viii）とする。
　周期１では、デューティー設定レジスタ２１Ｒは、１カウント目でのハイ指示信号、副周期１（iv）終了後でのロウ指示信号を、比較器２３Ｒに出力する。すなわち、比較器２３Ｒは、周期１では、副周期１（i）の最初（すなわち１サブフレームの最初）にからＨｉｇｈ出力とすると共に、カウンター回路２２Ｒがクロック信号ＧｓＣｌｋのクロック数をカウントし、カウント数を比較器２３Ｒに出力する。比較器２３Ｒは、カウンター回路２２Ｒからカウントされたクロック数を取得し、１０２４（＝（４０９６／８）×２）カウント数を取得するとＬｏｗ出力とする。
　これにより、周期１では、前半２つの周期である周期１（i）・１（ii）でＨｉｇｈ出力となり、後半６つの周期である周期１（iii）～１（viii）でＬｏｗ出力となる。
　周期２では、デューティー設定レジスタ２１Ｂは、周期１と比べて、３副周期分（副周期２（i）～２（iii）分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｂに出力する。
　周期２では、デューティー設定レジスタ２１Ｂは、副周期２（iii）終了後でのハイ指示信号、及び副周期２（v）終了後でのロウ指示信号を比較器２３Ｂに出力する。比較器２３Ｂは、カウンター回路２２Ｒからカウントされたクロック数を取得し、（４０９６＋（４０９６／８）×３）＝５６３２カウント数を取得後、Ｈｉｇｈ出力となり、（４０９６＋（４０９６／８）×５）＝６６５６カウント数を取得後、ＬＯＷ出力となる。
　このように、ＰＷＭＢ１信号は、周期２では、最初から３番目までの周期である周期２（ｉ）～２（iii）と、６番目から最後までの周期である周期２（vi）～２（viii）でＬｏｗ出力となり、真ん中の２つの周期である周期２（iv）・２（v）でＨｉｇｈ出力となる。
　周期３では、周期２と同様に、デューティー設定レジスタ２１Ｂは、周期１と比べて、３副周期分（副周期３（i）～３（iii）分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｂに出力する。
　周期３では、デューティー設定レジスタ２１Ｂは、副周期３（iii）終了後でのハイ指示信号、及び副周期３（v）終了後でのロウ指示信号を比較器２３Ｂに出力する。そして、比較器２３Ｂは、カウンター回路２２Ｂからカウントされたクロック数を取得し、｛（４０９６×２）＋（４０９６／８）×３｝＝９７２８カウント数を取得後、Ｈｉｇｈ出力となり、｛（４０９６×２）＋（４０９６／８）×５｝｝＝１０７５２カウント数を取得後、Ｌｏｗ出力となる。
　このように、ＰＷＭＢ１信号は、周期３では、最初から３番目までの周期である周期３（ｉ）～３（iii）と、６番目から最後までの周期である周期３（vi）～３（viii）でＬｏｗ出力となり、真ん中の２つの周期である周期３（iv）・３（v）でＨｉｇｈ出力となる。
　周期４では、周期４内のクロック数（４０９６）から点灯時間（Ｈｉｇｈ出力の時間）を引いたクロック数（３０７２）分消灯し（Ｌｏｗ出力とし）、その後、所定のクロック数分だけ点灯（Ｈｉｇｈ出力）すればよい。
　すなわち、周期４では、デューティー設定レジスタ２１Ｂは、周期１と比べて、６副周期分（副周期４（i）～４（vi）分）だけ遅延したハイ・ロウ指示信号を比較器２３Ｂに出力する。
　周期４では、デューティー設定レジスタ２１Ｂは、副周期４（vi）終了後でのハイ指示信号、副周期４（viii）終了後でのロウ指示信号を比較器２３Ｂに出力する。そして、比較器２３Ｂは、カウンター回路２２Ｂからカウントされたクロック数を取得し、{（４０９６×３）＋（４０９６／８）×６}＝１５３６０カウント数を取得後、Ｈｉｇｈ出力となり、{（４０９６×３）＋（４０９６／８）×８}）＝１６３８４カウント数を取得後Ｌｏｗ出力となる。
　このように、ＰＷＭＢ１信号は、周期４では、周期４の最初の周期４（i）から６番目の周期４（vi）ではＬｏｗ出力となり、周期４の後半２つの周期である周期４（vii）・４（viii）でＨｉｇｈ出力となる。
　このように、ＰＷＭＲ１信号出力及びＰＷＭＢ１信号出力によると、１サブフレームの最初と最後に合せてＬＥＤ５Ｒ・ＬＥＤ５Ｂを点灯させる。そして、真ん中の周期２・３では、周期の中心近傍で、ＬＥＤ５Ｒ・ＬＥＤ５Ｂを点灯させる。
　ＰＷＭＧ・ＰＷＲ１・ＰＷＭＢ１は、周期毎に、Ｈｉｇｈ出力となるタイミングが重なっているので、ＬＥＤ５Ｇ・ＬＥＤ５Ｒ・ＬＥＤ５Ｂを周期毎に重畳して発光させることができる。
　図５は、各副周期の最初にＨｉｇｈ出力のタイミングを合せる場合のデューティー１００％、５０％、２５％の各ＰＷＭ信号の生成方法を説明する図である。
　図５のＰＷＭＲ２信号出力では、周期１～周期４をそれぞれ、さらに２分割し、２分割した各周期の前半２つの副周期でＨｉｇｈ出力となり、後半２つの副周期でＬｏｗ出力となる。すなわち、ＰＷＭＲ２信号出力は、周期１～周期４の各周期の最初（１カウント目、４０９７カウント目、８１９３カウント目、１２２８９カウント目）ではＨｉｇｈ出力となる。そして、各周期１～周期４の後半の副周期がくると（２０４８、６１４４、１０２４、１４３３６カウント後）Ｌｏｗ出力となる。
　図５のＰＷＭＢ２信号出力は、周期１～周期４をそれぞれ、さらに４分割し、４分割した各周期の最初２つの副周期でＨｉｇｈ出力となり、残りの３つの副周期でＬｏｗ出力となる。すなわち、ＰＷＭＢ２信号出力は、周期１～周期４の各周期の最初（１カウント目、４０９７カウント目、８１９３カウント目、１２２８９カウント目）ではＨｉｇｈ出力となる。そして、４０９６／４＝１０２４分カウントし、各周期１～周期４の２番目の副周期がくると（１０２４、５１２０、９２１６、１３３１２カウント後）Ｌｏｗ出力となる。
　このように、ＰＷＭＲ２信号出力及びＰＷＭＢ２信号出力は、周期１～周期４の各周期の最初に揃えてＬＥＤ５Ｒ・ＬＥＤ５Ｂを点灯させる。
　図６は、各副周期の最後にＨｉｇｈ出力のタイミングを合せる場合のデューティー１００％、５０％、２５％の各ＰＷＭ信号の生成方法を説明する図である。
　図６のＰＷＭＲ３信号出力は、周期１～周期４をそれぞれ、さらに２分割し、２分割した各周期の前半の副周期でＬｏｗ出力となり、後半の副周期でＨｉｇｈ出力となる。すなわち、ＰＷＭＲ３信号出力は、周期１～周期４の各周期の最初（１カウント目、４０９７カウント目、８１９３カウント目、１２２８９カウント目）ではＬｏｗ出力となる。そして、各周期１～周期４の後半の副周期がくると（２０４８、６１４４、１０２４、１４３３６カウント後）Ｈｉｇｈ出力となる。
　図６のＰＷＭＢ３信号出力は、周期１～周期４をそれぞれ、さらに４分割し、４分割した各周期の最初の副周期でＬｏｗ出力となり、４番目の副周期でＨｉｇｈ出力となる。すなわち、ＰＷＭＢ３信号出力は、周期１～周期４の各周期の最初（１カウント目、４０９７カウント目、８１９３カウント目、１２２８９カウント目）ではＬｏｗ出力となる。そして、（４０９６／４）×３＝３０７２分カウントし、各周期１～周期４の４番目の副周期がくると（３０７２、７１６８、１１２６４、１５３６０カウント後）Ｈｉｇｈ出力となる。
　このように、ＰＷＭＲ３信号出力及びＰＷＭＢ３信号出力は、周期１～周期４の各周期の最後に揃えてＬＥＤ５Ｒ・ＬＥＤ５Ｂを点灯させる。
　＜液晶パネル透過後の輝度比＞
　ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂの点灯時間は同じで、各ＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂの点灯方式（点灯タイミング）の違いにより、ＬＣＤを透過した透過輝度比率が異なることを算出した。これについて、図７の（ａ）（ｂ）～図１０の（ａ）（ｂ）を用いて説明する。
　図７の（ａ）（ｂ）～図１０の（ａ）（ｂ）に示す点灯方式とも、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢのデューティー比は、ＬＥＤＧ；１００％、ＬＥＤＲ；５０％、ＬＥＤＢ；５０％＝１．００：０．５０：０．２５である。
　図７の（ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの消灯時間を揃えて連続して点灯させた点灯方式の様子を表し、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。
　図７の（ａ）では、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯開示時間を調整して、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯終了（消灯）時間を揃えている。これにより、ＬＥＤＧ・Ｒ・Ｂのデューティー比を１．００：０．５０：０．２５としている。
　図７の（ｂ）では、各Ｇ・Ｒ・Ｂごとに、ＬＣＤの透過輝度を数値で表している。図７の（ｂ）に示すように、Ｇ・Ｒ・Ｂの透過輝度比は、１．００：０．５６：０．２９（小数点第３位を四捨五入）となっている。このように、ＬＥＤＧ・Ｒ・Ｂのデューティー比とは異なり、ＬＣＤの透過輝度は、ＬＥＤＧ・Ｒ・Ｂのデューティー比通りの輝度とはならない。
　図８の（ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの点灯開始時間を揃えて連続して点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。
　図８の（ａ）では、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯開始時間を揃え、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯終了（消灯）時間を調整している。これにより、ＬＥＤＧ・Ｒ・Ｂのデューティー比を１．００：０．５０：０．２５としている。
　図８の（ｂ）では、各Ｇ・Ｒ・Ｂごとに、ＬＣＤの透過輝度を数値で表している。図８の（ｂ）に示すように、Ｇ・Ｒ・Ｂの透過輝度比は、１．００：０．４４：０．０５（小数点第３位を四捨五入）となっている。このように、ＬＥＤＧ・Ｒ・Ｂのデューティー比とは異なり、ＬＣＤの透過輝度は、ＬＥＤＧ・Ｒ・Ｂのデューティー比通りの輝度とはならない。
　図９の（ａ）は、１サブフレームを複数の周期に分割せず、ＬＥＤＲ・Ｇ・Ｂの点灯期間の中心時間を揃えて連続して点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。
　図９の（ａ）では、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯開示時間及び点灯終了（消灯）時間を調整し、ＬＥＤＧ・ＬＥＤＲ・ＬＥＤＢの点灯期間の中心時間を揃えている。これにより、ＬＥＤＧ・Ｒ・Ｂのデューティー比を１．００：０．５０：０．２５としている。
　図９の（ｂ）では、各Ｇ・Ｒ・Ｂごとに、ＬＣＤの透過輝度を数値で表している。図９の（ｂ）に示すように、Ｇ・Ｒ・Ｂの透過輝度比は、１．０００：０．５０４：０．２４８（小数点以下第４位を四捨五入）となっている。このように、ＬＥＤＧ・Ｒ・Ｂのデューティー比とは異なり、ＬＣＤの透過輝度は、ＬＥＤＧ・Ｒ・Ｂのデューティー比通りの輝度とはならない。
　図１０の（ａ）は、本実施の形態に係る液晶表示装置１０１のＬＥＤの点灯方式である。
　図１０の（ａ）は、１サブフレームを複数の周期に分割し、各周期毎にＬＥＤ５Ｒ・５Ｇ・５Ｂを点灯させた点灯方式の様子を表す図であり、（ｂ）は（ａ）の点灯方式でＬＣＤを透過した透過輝度を表す図である。
　図１０の（ａ）では、ＬＥＤ５Ｇ・ＬＥＤ５Ｒ・ＬＥＤ５Ｂの点灯開始時間を揃えている。これにより、ＬＥＤ５Ｇ・５Ｒ・５Ｂのデューティー比を１．００：０．５０：０．２５としている。
　図１０の（ｂ）では、各Ｇ・Ｒ・Ｂごとに、ＬＣＤの透過輝度を数値で表している。図１０の（ｂ）に示すように、Ｇ・Ｒ・Ｂの透過輝度比は、１．００：０．５０：０．２５（小数点第３位を四捨五入）となっている。このように、ＬＥＤ５Ｇ・５Ｒ・５Ｂのデューティー比と同じである。すなわち、ＬＣＤの透過輝度は、ＬＥＤ５Ｇ・５Ｒ・５Ｂのデューティー比通りの輝度となっている。
　このように、液晶表示装置１０１の点灯方式では、ＬＣＤを透過した透過輝度の各ＲＧＢの輝度比率がＰＷＭによる調光と同じ比率となることが保障されるので、色再現の精度を向上させることができる。
　１サブフレーム内でＬＥＤ５Ｒ・５Ｇ・５Ｂが発光する周期を、複数に分割することで、１サブフレーム内で液晶の応答性の違いにより液晶パネルの開口率が異なっても、カラー画像を表示するために設定された各ＬＥＤ５Ｒ・５Ｇ・５Ｂの設定輝度比と、実際に液晶パネル４を透過した各ＬＥＤ５Ｒ・５Ｇ・５Ｂの透過輝度比とのばらつきを抑制することができる。
　また、図１０の（ａ）の点灯方式では、複数の周期毎にＬＥＤ５Ｒ・５Ｇ・５Ｂが重畳して発光しているので、１サブフレーム内での各周期毎に、各ＬＥＤ５Ｒ・５Ｇ・５Ｂから発光された光は混色される。このため、１サブフレーム内で液晶パネル４の開口率が異なったとしても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。さらに、サブフレームが変わっても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　このように、液晶表示装置１０１によると、設定輝度比と、透過輝度比との間のばらつきを抑制することができるので、表示品位の低下を防止することができる。
　また、図１０の（ａ）に示すように、１サブフレームを、ＬＥＤ５Ｒ・５Ｇ・５Ｂが点灯するフレーム（周期）と、黒色画像の表示を行うための非点灯フレーム（周期）とに分けてもよい。図１０の（ａ）の例では、１サブフレーム内で、点灯フレームの前後に非点灯フレーム１、非点灯フレーム２を設けている。
　すなわち、パルス幅変調部２０は、１サブフレームが分割された複数の周期のうち、他のフレームと隣接する周期では、ＬＥＤ５Ｇ・５Ｒ・５Ｂの全てを消灯するようにＰＷＭ信号を生成してもよい。
　これにより、１サブフレーム内で、他のサブフレームと隣接する非点灯フレーム１・２では、黒色画像が表示される。このため、サブフレーム間で、液晶パネル４を透過した光が混色することを防止することができるので、表示品位を向上することができる。
　さらに、ＬＥＤ５Ｇ・５Ｒ・５Ｂをエリアアクティブ駆動制御すると、画像を表示するために液晶パネル４をスキャンすることと同様に、各ＬＥＤ５Ｇ・５Ｒ・５Ｂをスキャンすることで、液晶パネル４の面内の応答差を軽減することができるので、１フレームのカラー画像を表示するために、ＬＥＤ５Ｇ・５Ｒ・５Ｂの点灯に必要な時間を低減することができる。
　このため、カラー画像を表示するために、例えば、特許文献２のように、１サブフレーム内の全ての周期でＬＥＤを発光させ続ける必要がない。このため、１サブフレーム内の複数の周期うち、他のサブフレームと隣接する周期を確実に、ＬＥＤ５Ｇ・５Ｒ・５Ｂの全てを消灯することができる。
　一方、図１３に示した特許文献２の表示方法のように、バックライトの点灯時間が１サブフィールド内全て（もしくはそれに近く）となると、次に点灯する色と現在点灯している色との混色が発生してしまい、その結果、色むらが発生する。
　このように液晶表示装置１０１によると、より確実に、フレーム間で、液晶パネル４を透過した光が混色することを防止することができ、表示品位を向上することができる。
　なお、本実施形態では、ＲＧＢの３原色によるカラー表示の例について説明したが、本願発明は、ＲＧＢの３原色に限定されるものではなく、他のカラー表示を行う色の組合せであってもよい。例えば、カラー表示を行うために、Ｙ（イエロー）色、Ｃ（シアン）色、Ｍ（マゼンタ）色の３色を用いる場合であっても同様の処理により、同様の効果を得ることができる。
　＜フローチャート＞
　次に、図１１を用いて、液晶表示装置１０１の処理の流れについて説明する。
　図１１は、液晶表示装置１０１の処理の流れを表すフローチャートである。
　まず、映像信号受信部１は、外部から入力された複合映像信号を取得する（ステップＳ１）と、当該取得した複合映像信号を映像信号処理部２に出力する。
　映像信号処理部２は、映像信号受信部１から複合信号を取得すると、当該取得した複合信号の１フレームを複数のサブフレームに分割する（ステップＳ２）。
　そして、映像信号処理部２は、分割したサブフレーム毎の液晶パネル４用のＲＧＢデータ信号及び同期信号を液晶パネルコントローラー３に出力する。また、映像信号処理部２は、分割したサブフレーム毎のＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号をＬＥＤコントローラー１０に出力する。
　液晶パネルコントローラー３は、映像信号処理部２からサブフレーム毎の液晶パネル４用のＲＧＢデータ信号及び同期信号を取得すると、当該取得したサブフレーム毎の液晶パネル４用のＲＧＢデータ信号及び同期信号から、サブフレーム毎の液晶の開口率（ＬＣＤ開口率）を求める。そして、液晶パネルコントローラー３は、求めたＬＣＤ開口率に基づいて、ソースドライバ（不図示）、ゲートドライバ（不図示）を制御することで、液晶パネル４をサブフレーム毎にＬＣＤ開口率を制御する（ステップＳ３）。
　デューティー算出部１４は、映像信号処理部２からＬＥＤコントローラー１０に出力されたＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号を取得すると、エリアアクティブ駆動するためのＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーをサブフレーム毎に算出し（ステップＳ４）、当該算出したＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５ＢそれぞれのデューティーをＰＷＭ変調値算出部１６に出力する。
　周期分割部１５は、映像信号処理部２からＬＥＤコントローラー１０にＬＥＤバックライト５の点灯用のＲＧＢデータ信号及び同期信号が出力されると、１サブフレームをさらに複数の周期に分割する（ステップＳ５）。周期分割部１５は、１サブフレームを複数の周期に分割した分割数をＰＷＭ変調値算出部１６及びクロック発振部１７に出力する。
　ＰＷＭ変調値算出部１６は、デューティー算出部１４からサブフレーム毎のＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーを取得し、周期分割部１５から１サブフレームの分割数とを取得すると、当該分割した周期毎にＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂそれぞれのデューティーを割り当てる（ステップＳ６）。
　そして、ＰＷＭ変調値算出部１６は、周期毎に割り当てたＬＥＤ５Ｒ・ＬＥＤ５Ｇ・ＬＥＤ５Ｂのデューティーを、ＰＷＭ変調値として各デューティー設定レジスタ２１に出力する。
　デューティー設定レジスタ２１は、ＰＷＭ変調値算出部１６からＰＷＭ変調値を取得すると、当該取得したＰＷＭ変調値から、各周期毎のＰＷＭ信号をＨｉｇｈ出力・Ｌｏｗ出力の切り換えのタイミングを表すハイ・ロウ指示信号を生成し（ステップＳ７）、当該生成したハイ・ロウ指示信号を比較器２３に出力する。この、Ｈｉｇｈ出力・Ｌｏｗ出力の切り換えのタイミングは、周期分割部１５が分割した周期毎に、ＬＥＤ５Ｒ・５Ｇ・５Ｂが重畳して発光するように設定する。
　クロック発振部１７は、予め設定された１サブフレームの周波数に、周期分割部１５から出力された１サブフレームの分割数を乗算した周波数のクロック信号を生成する（ステップＳ８）。
　そして、クロック発振部１７は、上記生成したクロック信号をクロック信号ＧｓＣｌｋとして各カウンター回路２２に出力する。カウンター回路２２は、クロック発振部１７から出力されたクロック信号ＧｓＣｌｋのクロックをカウントし、当該カウント数を比較器２３に出力する。
　比較器２３は、デューティー設定レジスタ２１から出力されたハイ・ロウ指示信号と、カウンター回路２２から出力されたクロック信号ＧｓＣｌｋのクロック数とを取得する。カウンター回路２２から取得したクロック数が、デューティー設定レジスタ２１から取得したハイ・ロウ指示信号が示す個数になると、比較器２３は、ＰＷＭ信号の出力のＨｉｇｈとＬｏｗとを切り換えるタイミングであるとして（ステップＳ９のＹＥＳ）、ＰＷＭ信号の出力をＨｉｇｈとＬｏｗとを切り換えて（ステップＳ１０）ＰＷＭ信号をＡＭＰ２４に出力する。
　ＡＭＰ２４は、比較器２３から出力されたＨｉｇｈまたはＬｏｗのＰＷＭ信号の出力を増幅して、処理制御部１１を介して、ＬＥＤバックライト５に出力する（ステップＳ１１）。これにより、ステップＳ５で分割された周期毎に、各ＬＥＤ５Ｒ・５Ｇ・５Ｂが重畳して発光する。
　このように、ステップＳ５では、周期分割部１５は、１フレームが複数に分割されたサブフレームをさらに複数の周期に分割する。また、ステップＳ７、Ｓ９、Ｓ１０は、パルス幅変調部２０の処理ステップである。
　ステップＳ７、Ｓ９、Ｓ１０では、パルス幅変調部２０は、ステップ５で分割した周期毎に、ＬＥＤ５Ｒ・５Ｇ・５Ｂが重畳して発光するように、ＬＥＤ５Ｒ・５Ｇ・５Ｂのそれぞれを発光させるＰＷＭ信号を生成している。
　このため、１サブフレーム内でＬＥＤ５Ｒ・５Ｇ・５Ｂが発光する周期を、複数に分割することで、１サブフレーム内で液晶の応答性の違いにより液晶パネル４の開口率が異なっても、カラー画像を表示するために設定された各ＬＥＤ５Ｒ・５Ｇ・５Ｂの設定輝度比と、実際に液晶パネル４を透過したＲ・Ｇ・Ｂ光の透過輝度比とのばらつきを抑制することができる。
　また、パルス幅変調部２０は、周期分割部１５が分割した周期毎にＬＥＤ５Ｒ・５Ｇ・５Ｂが重畳して発光するように、ＬＥＤＲ・Ｇ・Ｂのそれぞれを発光させるＰＷＭ信号を生成する。これにより、１サブフレーム内での各周期毎に、ＬＥＤ５Ｒ・５Ｇ・５Ｂから発光された光は混色される。このため、サブフレーム内で液晶パネル４の開口率が異なったとしても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　さらに、１サブフレーム内での各周期毎に、ＬＥＤ５Ｒ・５Ｇ・５Ｂから発光された光は混色されているので、サブフレームが変わっても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　このように、液晶表示装置１０１の構成によると、設定輝度比と、透過輝度比との間のばらつきを抑制することができるので、表示品位の低下を防止することができる。
　本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
　以上のように、本発明の液晶表示装置は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備え、入力された映像信号のフレームに応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示装置であって、上記映像信号の１フレームを複数の周期に分割する周期分割手段と、上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅変調部とを備えていることを特徴としている。
　上記の課題を解決するために、本発明の液晶表示方法は、液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備えた液晶表示装置に入力された映像信号に応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示方法であって、上記映像信号の１フレームを複数の周期に分割する周期分割ステップと、上記周期分割ステップで分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅生成ステップとを含むことを特徴としている。
　上記構成により、周期分割手段は、１フレームを複数の周期に分割する。そして、上記パルス幅変調部は、上記周期分割手段が分割した周期毎に上記複数の光源のそれぞれを発光させるパルス信号を生成する。このように、１フレーム内で光源が発光する周期を、複数に分割することで、フレーム内で液晶の応答性の違いにより液晶パネルの開口率が異なっても、カラー画像を表示するために設定された各光源の輝度（設定輝度）の比率（設定輝度比）と、実際に液晶パネルを透過した各光源の輝度（透過輝度）の比率（透過輝度比）とのばらつきを抑制することができる。
　上記構成によると、パルス幅変調部は、上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成する。これにより、フレーム内での各周期毎に、各光源から発光された光は混色される。このため、フレーム内で液晶パネルの開口率が異なったとしても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　さらに、上記構成によると、フレーム内での各周期毎に、各光源から発光された光は混色されているので、フレームが変わっても、設定輝度比と、透過輝度比との間のばらつきを抑制することができる。
　このように、上記構成によると、設定輝度比と、透過輝度比との間のばらつきを抑制することができるので、表示品位の低下を防止することができる。
　上記パルス幅変調部は、上記１フレームが分割された複数の周期のうち、他のフレームと隣接する周期では、上記複数の光源の全てを消灯するようにパルス信号を生成することが好ましい。
　上記構成により、上記１フレームが分割された複数の周期のうち、他のフレームと隣接する周期では、黒色画像が表示される。これにより、フレーム間で、液晶パネルを透過した光が混色することを防止することができるので、表示品位を向上することができる。
　上記バックライトの上記光源は、領域毎に独立して発光の駆動が制御されることが好ましい。
　上記構成により、１フレームの画像を表示する際の液晶パネルの面内の応答差を軽減することができるので、１フレームの画像を表示するために光源の点灯に必要な時間を低減することができる。このため、カラー画像を表示するために、フレーム内の全ての周期で光源を発光させ続ける必要がない。これにより、フレーム内の周期のうち、他のフレームと隣接する周期では、より確実に、上記複数の光源の全てを消灯することができる。
　このため、より確実に、フレーム間で、液晶パネルを透過した光が混色することを防止することができ、表示品位を向上することができる。
　上記複数の光源が発光する異なる色は、カラー表示を行う色であれば特に限定されないが、赤色と、緑色と、青色とであることが好ましい。または、上記複数の光源が発光する異なる色は、イエロー色と、シアン色と、マゼンタ色とであることが好ましい。上記構成により、光源が発光する光により、カラー画像を表示することができる。
御することができる。
　上記光源は発光ダイオード（ＬＥＤ）であることが好ましい。これにより、パルス幅変調により輝度を制御することができる。
　本発明は、特に、フィールドシーケンシャル方式によるカラー表示を行う液晶表示装置に利用することができる。
　１　　　映像信号受信部
　２　　　映像信号処理部
　３　　　液晶パネルコントローラー
　４　　　液晶パネル
　５　　　ＬＥＤバックライト（バックライト）
　５Ｒ・５Ｇ・５Ｂ　ＬＥＤ（光源）
　５ａ　　ＬＥＤドライバー
　１０　　ＬＥＤコントローラー
　１１　　処理制御部
　１３　　ＬＥＤドライバー制御部
　１４　　デューティー算出部
　１５　　周期分割部（周期分割手段）
　１６　　ＰＷＭ変調値算出部
　１７　　クロック発振部
　２０　　パルス幅変調部
　２１・２１Ｒ・２１Ｇ・２１Ｂ　　デューティー設定レジスタ
　２２・２２Ｒ・２２Ｇ・２１Ｂ　　カウンター回路
　２３・２３Ｒ・２３Ｇ・２３Ｂ・　比較器
　２４・２４Ｒ・２４Ｇ・２４Ｂ　　ＡＭＰ
　１０１　液晶表示装置

Claims (7)

  1. 　液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備え、
    　入力された映像信号に応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示装置であって、
    　上記映像信号の１フレームを複数の周期に分割する周期分割手段と、
    　上記周期分割手段が分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅変調部とを備えていることを特徴とする液晶表示装置。
  2. 　上記パルス幅変調部は、上記１フレームが分割された複数の周期のうち、他のフレームと隣接する周期では、上記複数の光源の全てを消灯するようにパルス信号を生成することを特徴とする請求項１に記載の液晶表示装置。
  3. 　上記バックライトの上記光源は、領域毎に独立して発光の駆動が制御されることを特徴とする請求項１または２に記載の液晶表示装置。
  4. 　上記複数の光源が発光する異なる色は、赤色と、緑色と、青色とであることを特徴とする請求項１～３の何れか１項に記載の液晶表示装置。
  5. 　上記複数の光源が発光する異なる色は、イエロー色と、シアン色と、マゼンタ色とであることを特徴とする請求項１～３の何れか１項に記載の液晶表示装置。
  6. 　上記光源は発光ダイオードであることを特徴とする請求項１～４の何れか１項に記載の液晶表示装置。
  7. 　液晶パネルと、当該液晶パネルの背面側から異なる色を発光する複数の光源が配されたバックライトとを備えた液晶表示装置に入力された映像信号に応じて、上記液晶パネルの開口率と、上記複数の光源の輝度とを制御することでカラー画像を表示し、上記複数の光源の輝度をパルス幅変調により制御する液晶表示方法であって、
    　上記映像信号の１フレームを複数の周期に分割する周期分割ステップと、
    　上記周期分割ステップで分割した周期毎に上記複数の光源が重畳して発光するように、上記複数の光源のそれぞれを発光させるパルス信号を生成するパルス幅生成ステップとを含むことを特徴とする液晶表示方法。
PCT/JP2010/072399 2010-03-30 2010-12-13 液晶表示装置、液晶表示方法 Ceased WO2011121860A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
RU2012137497/08A RU2012137497A (ru) 2010-03-30 2010-12-13 Жидкокристаллическое устройство отображения и способ жидкокристаллического отображения
US13/579,695 US20120313985A1 (en) 2010-03-30 2010-12-13 Liquid crystal display device and liquid crystal display method
EP10849030.1A EP2555184A4 (en) 2010-03-30 2010-12-13 Liquid crystal display device and liquid crystal display method
JP2012508034A JPWO2011121860A1 (ja) 2010-03-30 2010-12-13 液晶表示装置、液晶表示方法
CN2010800643646A CN102804255A (zh) 2010-03-30 2010-12-13 液晶显示装置、液晶显示方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-079575 2010-03-30
JP2010079575 2010-03-30

Publications (1)

Publication Number Publication Date
WO2011121860A1 true WO2011121860A1 (ja) 2011-10-06

Family

ID=44711633

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/072399 Ceased WO2011121860A1 (ja) 2010-03-30 2010-12-13 液晶表示装置、液晶表示方法

Country Status (6)

Country Link
US (1) US20120313985A1 (ja)
EP (1) EP2555184A4 (ja)
JP (2) JPWO2011121860A1 (ja)
CN (1) CN102804255A (ja)
RU (1) RU2012137497A (ja)
WO (1) WO2011121860A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148826A (ja) * 2010-03-30 2015-08-20 シャープ株式会社 液晶表示装置
WO2018143401A1 (ja) * 2017-02-02 2018-08-09 株式会社オルタステクノロジー 調光装置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9301369B2 (en) 2013-03-06 2016-03-29 Pixtronix, Inc. Display apparatus utilizing independent control of light sources for uniform backlight output
KR20150087625A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 표시장치
KR102131797B1 (ko) * 2014-03-27 2020-07-09 삼성디스플레이 주식회사 액정표시장치
CN103941441A (zh) * 2014-03-31 2014-07-23 京东方科技集团股份有限公司 液晶显示装置及其驱动方法
CN109690668B (zh) * 2016-09-14 2021-01-15 夏普株式会社 场序方式的显示装置以及显示方法
US10290255B2 (en) * 2016-10-28 2019-05-14 Prilit Optronics, Inc. Data driver of a microLED display
US10665177B2 (en) 2017-11-30 2020-05-26 Novatek Microelectronics Corp. Circuit arrangement for controlling backlight source and operation method thereof
JP2019101368A (ja) * 2017-12-07 2019-06-24 シャープ株式会社 表示装置および表示装置の制御方法
JP2019128536A (ja) * 2018-01-26 2019-08-01 株式会社ジャパンディスプレイ 表示装置
JP2019168594A (ja) 2018-03-23 2019-10-03 キヤノン株式会社 表示装置、表示装置の制御方法、プログラムおよび記憶媒体
CN111540316B (zh) * 2018-10-18 2021-10-22 联咏科技股份有限公司 控制背光源的电路装置及其操作方法
CN114005416B (zh) * 2021-11-16 2022-08-30 北京显芯科技有限公司 背光控制方法、设备及存储介质
CN116229877A (zh) * 2021-12-04 2023-06-06 深圳市奥拓电子股份有限公司 一种刷新率自适应的调节方法、装置及led显示设备
CN115641825A (zh) * 2022-11-01 2023-01-24 深圳市高美福商显科技有限公司 一种自适应显示图片动态调节亮度的液晶面板系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140800A (ja) * 2002-08-21 2004-05-13 Nec Viewtechnology Ltd 映像表示装置
JP2006178435A (ja) * 2004-11-26 2006-07-06 Hitachi Displays Ltd 液晶表示装置とその駆動方法
WO2006080219A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. バックライト制御装置および表示装置
JP2008020549A (ja) 2006-07-11 2008-01-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の表示方法、液晶表示装置、プログラム、および記録媒体
JP2008268890A (ja) * 2007-02-23 2008-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd フィールドシーケンシャル照明システムにおける定色点のための色管理制御装置
JP2009134156A (ja) 2007-11-30 2009-06-18 Univ Of Electro-Communications 画像表示の信号処理方法及び画像表示装置
JP2009158275A (ja) * 2007-12-26 2009-07-16 Toshiba Corp 発光制御装置およびそれを備えた液晶表示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912597B2 (ja) * 2004-07-13 2012-04-11 パナソニック株式会社 液晶表示装置
JP2008529050A (ja) * 2005-01-20 2008-07-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ディスプレイ構成
KR100707952B1 (ko) * 2005-05-10 2007-04-16 삼성전자주식회사 디스플레이장치 및 그 제어방법
US7364306B2 (en) * 2005-06-20 2008-04-29 Digital Display Innovations, Llc Field sequential light source modulation for a digital display system
JP2009503617A (ja) * 2005-08-02 2009-01-29 ユニ−ピクセル・ディスプレイズ・インコーポレーテッド フィールドシーケンシャルカラーディスプレイシステムのカラー分裂アーチファクトを緩和するメカニズム
JP4628425B2 (ja) * 2005-09-12 2011-02-09 富士通株式会社 表示方法及び表示装置
KR101106561B1 (ko) * 2005-12-19 2012-01-19 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이를 포함하는 액정표시장치
JP2007316610A (ja) * 2006-04-24 2007-12-06 Victor Co Of Japan Ltd カラー映像表示装置の光源装置
JP2008170768A (ja) * 2007-01-12 2008-07-24 Seiko Epson Corp 画像表示装置及び方法並びにプロジェクタ
TWI383365B (zh) * 2008-03-14 2013-01-21 Chunghwa Picture Tubes Ltd 彩色序列式顯示器之驅動方法
ATE544318T1 (de) * 2008-09-08 2012-02-15 Koninkl Philips Electronics Nv Verfahren und vorrichtung zum steuern und messen von aspekten von zeitveränderlichem kombiniertem licht
TWI413078B (zh) * 2009-05-05 2013-10-21 Chunghwa Picture Tubes Ltd 色彩序列控制方法及使用其之場色序法顯示器
EP2474855A4 (en) * 2009-08-31 2012-09-19 Sharp Kk CONTROL CIRCUIT DEVICE, BACKLIGHT UNIT, AND IMAGE DISPLAY APPARATUS
KR20130014547A (ko) * 2010-03-09 2013-02-07 가부시키가이샤 에이치디티 컬러 표시 장치 및 방법
WO2011121860A1 (ja) * 2010-03-30 2011-10-06 シャープ株式会社 液晶表示装置、液晶表示方法
CN106057144B (zh) * 2010-07-02 2019-03-12 株式会社半导体能源研究所 液晶显示装置及驱动液晶显示装置的方法
US8872861B2 (en) * 2011-05-13 2014-10-28 Samsung Display Co., Ltd. Apparatus for selecting backlight color values
US20120287148A1 (en) * 2011-05-13 2012-11-15 Candice Hellen Brown Elliott Method and apparatus for improved subpixel rendering
JP2012242453A (ja) * 2011-05-16 2012-12-10 Japan Display East Co Ltd 表示装置
KR20120130401A (ko) * 2011-05-23 2012-12-03 삼성디스플레이 주식회사 3차원 영상 표시 방법 및 이를 수행하는 표시 장치

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004140800A (ja) * 2002-08-21 2004-05-13 Nec Viewtechnology Ltd 映像表示装置
JP2006178435A (ja) * 2004-11-26 2006-07-06 Hitachi Displays Ltd 液晶表示装置とその駆動方法
WO2006080219A1 (ja) * 2005-01-25 2006-08-03 Matsushita Electric Industrial Co., Ltd. バックライト制御装置および表示装置
JP2008020549A (ja) 2006-07-11 2008-01-31 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置の表示方法、液晶表示装置、プログラム、および記録媒体
JP2008268890A (ja) * 2007-02-23 2008-11-06 Avago Technologies Ecbu Ip (Singapore) Pte Ltd フィールドシーケンシャル照明システムにおける定色点のための色管理制御装置
JP2009134156A (ja) 2007-11-30 2009-06-18 Univ Of Electro-Communications 画像表示の信号処理方法及び画像表示装置
JP2009158275A (ja) * 2007-12-26 2009-07-16 Toshiba Corp 発光制御装置およびそれを備えた液晶表示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2555184A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148826A (ja) * 2010-03-30 2015-08-20 シャープ株式会社 液晶表示装置
WO2018143401A1 (ja) * 2017-02-02 2018-08-09 株式会社オルタステクノロジー 調光装置
CN110268307A (zh) * 2017-02-02 2019-09-20 凸版印刷株式会社 调光装置
US10890791B2 (en) 2017-02-02 2021-01-12 Toppan Printing Co., Ltd. Light control device

Also Published As

Publication number Publication date
US20120313985A1 (en) 2012-12-13
RU2012137497A (ru) 2014-05-10
EP2555184A1 (en) 2013-02-06
EP2555184A4 (en) 2014-07-30
CN102804255A (zh) 2012-11-28
JP2015148826A (ja) 2015-08-20
JPWO2011121860A1 (ja) 2013-07-04
JP6239552B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
JP6239552B2 (ja) 液晶表示装置
CN102770899B (zh) 图像显示用发光装置、图像显示装置和led驱动器
JP4216246B2 (ja) バックライト駆動回路
US8558781B2 (en) Color sequential display where each sub-frame is illuminated by a secondary color backlight followed by illumination with the complementary primary color backlight
CN100523943C (zh) 液晶显示装置及其驱动方法
US8395578B2 (en) Backlight unit and liquid-crystal display device using the same
US20100066713A1 (en) Image display
JP2009163945A (ja) 光源システムおよび表示装置
US9135869B2 (en) Display signal generator, display device, and method of image display
US20170047021A1 (en) Display device
US20120293571A1 (en) Image display device
US20160379574A1 (en) Color Sequential Image Method and System Thereof
US9030394B2 (en) Display control method used in display
US9129564B2 (en) Display control method used in display apparatus with multiple color light sources
JP2008542808A (ja) クロストークが低減されたスペクトル・シーケンシャル・ディスプレイ
US9418611B2 (en) LED backlight controller
US20120086741A1 (en) Image Display Device
JP4882657B2 (ja) バックライト制御装置、バックライト制御方法、および液晶表示装置
US8368728B2 (en) Adaptive feedback control method of FSC display
JP2010250193A (ja) 映像表示装置
CN114387929A (zh) 显示面板的驱动方法及显示装置
WO2014122821A1 (ja) 表示装置及び表示装置の駆動方法
CN104036733B (zh) 用于显示装置的显示控制方法
KR20080023578A (ko) 액정표시장치 및 그 구동방법
KR101405253B1 (ko) 액정표시장치의 백라이트 구동방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080064364.6

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10849030

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012508034

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2010849030

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 7153/CHENP/2012

Country of ref document: IN

WWE Wipo information: entry into national phase

Ref document number: 13579695

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2012137497

Country of ref document: RU