WO2011158533A1 - 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 - Google Patents

炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 Download PDF

Info

Publication number
WO2011158533A1
WO2011158533A1 PCT/JP2011/054332 JP2011054332W WO2011158533A1 WO 2011158533 A1 WO2011158533 A1 WO 2011158533A1 JP 2011054332 W JP2011054332 W JP 2011054332W WO 2011158533 A1 WO2011158533 A1 WO 2011158533A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide film
silicon carbide
forming
carbide semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/054332
Other languages
English (en)
French (fr)
Inventor
増田　健良
和田　圭司
里美 伊藤
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to KR1020127010182A priority Critical patent/KR20130076790A/ko
Priority to CN201180004388.7A priority patent/CN102986009B/zh
Priority to US13/502,976 priority patent/US9184276B2/en
Priority to CA2778197A priority patent/CA2778197A1/en
Priority to EP11795441.2A priority patent/EP2584592A4/en
Publication of WO2011158533A1 publication Critical patent/WO2011158533A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/6903—Inorganic materials containing silicon
    • H10P14/6905—Inorganic materials containing silicon being a silicon carbide or silicon carbonitride and not containing oxygen, e.g. SiC or SiC:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6504—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs

Definitions

  • the present invention relates to a method and an apparatus for manufacturing a silicon carbide (SiC) semiconductor device, and more particularly to a method and an apparatus for manufacturing an SiC semiconductor device having an oxide film.
  • SiC silicon carbide
  • Patent Document 1 a technique disclosed in Japanese Patent Laid-Open No. 6-314679 (Patent Document 1) can be cited.
  • the semiconductor substrate cleaning method disclosed in Patent Document 1 is disclosed as follows. First, a silicon (Si) substrate is washed with ultrapure water containing ozone to form a Si oxide film, and particles and metal impurities are taken into the inside and the surface of the Si oxide film. Next, the Si substrate is washed with a dilute hydrofluoric acid aqueous solution to remove the Si oxide film by etching, and at the same time, particles and metal impurities are removed.
  • the SiC semiconductor device is manufactured by using the cleaning method disclosed in Patent Document 1, the present inventor has revealed for the first time that there is the following problem.
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • a SiC epitaxial layer is formed on a SiC substrate, the surface of the epitaxial layer is cleaned, and the surface of the epitaxial layer is cleaned. Then, a gate oxide film is formed. Even if the surface of the epitaxial layer is cleaned by the cleaning method of Patent Document 1, impurities adhere to the cleaned surface. Even if the gate oxide film is formed on this surface, there is a problem that the characteristics of the SiC semiconductor device deteriorate due to the presence of impurities at the interface between the epitaxial layer and the gate oxide film.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • an object of the present invention is to provide an SiC semiconductor device manufacturing method and an SiC semiconductor device manufacturing apparatus capable of improving characteristics.
  • a method for manufacturing a SiC semiconductor device of the present invention includes a step of forming a first oxide film on a first surface of a SiC semiconductor, a step of removing the first oxide film, and a first oxidation in the SiC semiconductor. Forming a second oxide film constituting the SiC semiconductor device on the second surface exposed by removing the film, and removing the first oxide film; and the second oxide film In the process of forming the SiC semiconductor, the SiC semiconductor is disposed in an atmosphere in which air is blocked.
  • impurities, particles, etc. adhering to the first surface of the SiC semiconductor can be taken into the first oxide film. it can.
  • the step of removing the first oxide film it is possible to form a second surface that is cleaned by removing impurities, particles, and the like attached to the first surface of the SiC semiconductor.
  • the second oxide film constituting the SiC semiconductor device can be formed on the second surface of the SiC semiconductor that is kept clean. Impurities, particles, etc. existing at the interface between the surface and the second oxide film can be reduced. Therefore, a SiC semiconductor device that can improve the characteristics can be manufactured.
  • the SiC semiconductor is disposed in an atmosphere in which air is blocked between the step of forming the first oxide film and the step of removing the first oxide film. .
  • the damaged layer formed on the first surface of the SiC semiconductor is oxidized.
  • the damaged layer formed on the first surface of the SiC semiconductor can also be removed. For this reason, since the characteristic of a SiC semiconductor can be improved, the SiC semiconductor which can improve a characteristic more can be manufactured.
  • the step of removing the first oxide film is a step of thermally decomposing the first oxide film at a temperature not less than 1200 ° C. and not more than a sublimation temperature of SiC in an atmosphere not containing oxygen (O).
  • O oxygen
  • the first oxide film can be easily removed without performing wet cleaning (cleaning including a liquid phase), so that contamination due to wet cleaning can be prevented.
  • the temperature difference of the SiC semiconductor is maintained at 500 ° C. or less between the step of removing the first oxide film and the step of forming the second oxide film.
  • the temperature rise time can be reduced, so that the throughput can be improved.
  • the second oxide film is formed using the apparatus used in the step of removing the first oxide film.
  • the temperature between the step of removing the first oxide film and the step of forming the second oxide film can be reduced. Can be suppressed. Thereby, the temperature rise time due to the transition between the step of removing the first oxide film and the step of forming the second oxide film can be reduced, so that the throughput can be improved.
  • the SiC is formed between each of the step of forming the first oxide film, the step of removing the first oxide film, and the step of forming the second oxide film.
  • the temperature difference of the semiconductor is kept at 500 ° C. or lower.
  • the temperature can be prevented from decreasing between the step of forming the first oxide film, the step of removing the first oxide film, and the step of forming the second oxide film, thereby further improving the throughput. be able to.
  • the device used in the step of forming the first oxide film, the device used in the step of removing the first oxide film, and the step of forming the second oxide film are used.
  • the device is the same.
  • the first oxide film can be formed, the first oxide film can be removed, and the second oxide film can be formed. Therefore, the step of forming the first oxide film, It is possible to suppress the temperature from decreasing due to the transition between the step of removing the oxide film and the step of forming the second oxide film. For this reason, the throughput can be further improved.
  • the SiC semiconductor device manufacturing apparatus includes a first formation portion, a removal portion, a second formation portion, and a first connection portion.
  • the first formation unit forms a first oxide film on the first surface of the SiC semiconductor.
  • the removing unit removes the first oxide film.
  • the second formation part is a removal part, and forms a second oxide film constituting the SiC semiconductor device on the second surface exposed by removing the first oxide film in the SiC semiconductor.
  • the first connection portion connects the removal portion and the second formation portion so that the SiC semiconductor can be transported.
  • region which conveys the SiC semiconductor in a 1st connection part can interrupt
  • the first oxide film is formed in the first forming unit so as to take in impurities, particles, and the like attached to the first surface of the SiC semiconductor. can do.
  • the SiC semiconductor having the second surface from which impurities, particles, and the like are removed by the first connection portion can be disposed in an atmosphere in which the atmosphere is blocked, so that impurities, particles, etc. in the atmosphere are removed from the SiC semiconductor. Reattachment to the second surface can be suppressed, and the second surface of the SiC semiconductor can be kept clean.
  • the second oxide film constituting the SiC semiconductor device can be formed on the second surface of the SiC semiconductor that has been kept clean. Impurities, particles, etc. existing at the interface with the oxide film can be reduced. Therefore, a SiC semiconductor device that can improve the characteristics can be manufactured.
  • the SiC semiconductor manufacturing apparatus preferably further includes a second connection portion that connects the first forming portion and the removal portion so that the SiC semiconductor can be transported, and the SiC semiconductor in the second connection portion is provided.
  • the area to be transported can be shielded from the atmosphere.
  • An SiC semiconductor device manufacturing apparatus includes a first formation portion and a second formation portion.
  • the first formation unit forms a first oxide film on the first surface of the SiC semiconductor.
  • the second forming portion removes the first oxide film, and the second oxide film constituting the SiC semiconductor device is exposed on the second surface exposed by removing the first oxide film from the SiC semiconductor. Form.
  • the first oxide film is formed in the first forming portion so as to take in impurities, particles, and the like attached to the first surface of the SiC semiconductor. can do.
  • the second surface cleaned by removing impurities, particles, etc. adhering to the first surface of the SiC semiconductor is formed.
  • the second oxide film constituting the SiC semiconductor device can be formed in the same second formation portion, impurities are removed between the removal of the first oxide film and the formation of the second oxide film.
  • the SiC semiconductor having the second surface from which particles and the like are removed can be disposed in an atmosphere in which the atmosphere is blocked.
  • the first formation portion and the second formation portion are the same.
  • the cleaned SiC semiconductor is disposed in an atmosphere in which the atmosphere is shut off, so that the SiC semiconductor and the SiC semiconductor device are configured. Impurities, particles, etc. existing at the interface with the oxide film can be reduced. Therefore, an SiC semiconductor with improved characteristics can be manufactured.
  • FIG. 1 is a schematic diagram showing an apparatus for manufacturing an SiC semiconductor device according to Embodiment 1 of the present invention. Referring to FIG. 1, a SiC semiconductor device manufacturing apparatus 10 according to an embodiment of the present invention will be described.
  • the SiC semiconductor device manufacturing apparatus 10 includes a first forming unit 11, a removing unit 12, a second forming unit 13, a first connecting unit 14, and a second connecting unit. 15.
  • the removal unit 12 and the second formation unit 13 are connected by a first connection unit 14.
  • the first forming part 11 and the removing part 12 are connected by a second connecting part 15.
  • the insides of the removing unit 12, the second forming unit 13, and the first connecting unit 14 are shielded from the atmosphere, and the insides can communicate with each other.
  • the insides of the first forming part 11, the removing part 12, and the second connecting part 15 are shielded from the atmosphere, and the insides can communicate with each other.
  • the first formation unit 11 forms a first oxide film on the first surface of the SiC semiconductor.
  • a thermal oxidation apparatus for example, a thermal oxidation apparatus, a plasma generation apparatus, an apparatus for forming a first oxide film using a solution containing oxygen such as ozone water, or the like is used.
  • the removing unit 12 removes the first oxide film formed by the first forming unit 11.
  • the removal unit 12 is, for example, a thermal decomposition apparatus, an etching apparatus using gas, a plasma generation apparatus, or an apparatus that removes the first oxide film using a solution such as hydrogen fluoride (HF).
  • HF hydrogen fluoride
  • the plasma generating apparatus used in the first forming unit 11 and the removing unit 12 is not particularly limited.
  • a parallel plate RIE (Reactive Ion Etching) apparatus, an ICP (Inductive Coupled Plasma) type is used.
  • An RIE apparatus, an ECR (Electron Cyclotron Resonance) type RIE apparatus, a SWP (Surface Wave Plasma) type RIE apparatus, or the like is used.
  • the second forming unit 13 is the removing unit 12, and the second oxide constituting the SiC semiconductor device (see FIG. 9) is exposed on the second surface exposed by removing the first oxide film from the SiC semiconductor. A film is formed.
  • a thermal oxidation apparatus, a CVD (Chemical Vapor Deposition) apparatus, or the like is used for the second forming unit 13.
  • 1st connection part 14 connects removal part 12 and 2nd formation part 13 so that a SiC semiconductor can be conveyed.
  • the 2nd connection part 15 connects the 1st formation part 11 and the removal part 12 so that a SiC semiconductor can be conveyed.
  • the region (internal space) where the SiC semiconductor is transported can be blocked from the atmosphere.
  • the interruption of the atmosphere means an atmosphere in which no atmosphere is mixed, for example, an atmosphere made of inert gas or nitrogen gas, or a vacuum.
  • the atmosphere that shuts off the air is, for example, nitrogen (N), helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon (Rn), or these It is the atmosphere filled with the gas which consists of these.
  • atmosphere is 1 Pa or less, for example, Preferably it is 0.1 Pa or less.
  • first connecting portion 14 connects the inside of the removing portion 12 and the inside of the second forming portion 13.
  • First connection unit 14 has a space for transporting the SiC semiconductor unloaded from removal unit 12 to second formation unit 13. That is, the first connection unit 14 is installed to transport the SiC semiconductor from the removal unit 12 to the second formation unit 13 so as not to be released to the atmosphere.
  • the second connecting portion 15 connects the inside of the first forming portion 11 and the inside of the removing portion 12.
  • Second connecting portion 15 has a space for transporting the SiC semiconductor carried out from first forming portion 11 to removing portion 12. That is, the 2nd connection part 15 is installed in order to convey to the removal part 12 from the 1st formation part 11 so that a SiC semiconductor may not be open
  • the first and second connecting portions 14 and 15 have such a size that the SiC semiconductor can be transported inside. Moreover, the 1st and 2nd connection parts 14 and 15 may have a magnitude
  • the first connecting portion 14 is a load lock chamber that connects, for example, the outlet of the removing portion 12 and the inlet of the second forming portion 13.
  • the second connecting portion 15 is a load lock chamber that connects, for example, the outlet of the first forming portion 11 and the inlet of the removing portion 12.
  • manufacturing apparatus 10 may be further provided with a first transport unit that is disposed inside first connection unit 14 and transports the SiC semiconductor from removal unit 12 to second formation unit 13. Good. Similarly, manufacturing apparatus 10 further includes a second transport unit that is disposed inside second connection unit 15 and transports the SiC semiconductor from first formation unit 11 to removal unit 12. Also good.
  • the first transport unit and the second transport unit may be the same or different.
  • the manufacturing apparatus 10 may further include a heat insulating member that covers the first and second connection portions 14 and 15.
  • the manufacturing apparatus 10 may further include a heating unit that is disposed on the outer periphery of the first and second connection units 14 and 15 and heats the first and second connection units 14 and 15. In this case, since the temperature difference between the first forming unit 11, the removing unit 12, and the second forming unit 13 can be reduced, the temperature drop of the SiC semiconductor due to the conveyance can be suppressed.
  • the manufacturing apparatus 10 is further provided with the 1st interruption
  • FIG. Also good.
  • the manufacturing apparatus 10 may further include a second blocking unit that is disposed in the second connecting unit 15 and that blocks the inside of the first forming unit 11 and the inside of the removing unit 12.
  • the first and second blocking portions for example, a valve or a door that can block each communicating portion can be used, and a plurality of the first and second blocking portions may be provided.
  • the manufacturing apparatus 10 may further include a vacuum pump for discharging the internal atmospheric gas and a replacement gas cylinder for replacing the internal atmospheric gas.
  • the vacuum pump and the replacement gas cylinder may be connected to each of the first forming unit 11, the removing unit 12, the second forming unit 13, the first connecting unit 14, and the second connecting unit 15. Or may be connected to one.
  • the manufacturing apparatus 10 may include various elements other than the above, illustration and description of these elements are omitted for convenience of explanation.
  • the first connecting portion 14 connects only between the removing portion 12 and the second forming portion 13, and the second connecting portion 15 is connected to the first forming portion 11 and the removing portion 12.
  • the shape which connects only between was shown, it is not limited to this in particular.
  • a chamber in which air is shut off may be used, and the first formation portion 11, the removal portion 12, and the second formation portion 13 may be disposed in the chamber. .
  • FIG. 2 is a flowchart showing a method for manufacturing the SiC semiconductor device according to the first embodiment of the present invention.
  • 3 to 10 are cross-sectional views schematically showing each manufacturing process of the SiC semiconductor device according to the first embodiment of the present invention.
  • a method for manufacturing an SiC semiconductor device according to an embodiment of the present invention will be described.
  • a MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • SiC substrate 2 having a surface 2a is prepared (step S1).
  • SiC substrate 2 is not particularly limited, but can be prepared, for example, by the following method.
  • a SiC ingot grown by a vapor phase growth method such as a growth method, a liquid phase growth method such as a flux method, or a high nitrogen pressure solution method is prepared. Thereafter, a SiC substrate having a surface is cut out from the SiC ingot.
  • the cutting method is not particularly limited, and the SiC substrate is cut from the SiC ingot by slicing or the like.
  • the surface of the cut SiC substrate is polished.
  • the surface to be polished may be only the front surface, or the back surface opposite to the front surface may be further polished.
  • the method of polishing is not particularly limited, but CMP (Chemical Mechanical Polishing), for example, can be employed to flatten the surface and reduce damage such as scratches.
  • CMP Chemical Mechanical Polishing
  • colloidal silica is used as an abrasive, diamond
  • chromium oxide is used as abrasive grains
  • an adhesive, wax, or the like is used as a fixing agent.
  • other polishing such as an electric field polishing method, a chemical polishing method, and a mechanical polishing method may be further performed. Polishing may be omitted.
  • the cleaning method is not particularly limited. For example, after the oxide film is formed by thermal oxidation or the like, cleaning by removing the oxide film by thermal decomposition or thermal etching can be employed. Cleaning may be omitted.
  • the SiC substrate 2 having the surface 2a shown in FIG. 3 can be prepared.
  • SiC substrate 2 for example, a substrate having an n-type conductivity and a resistance of 0.02 ⁇ cm is used.
  • the epitaxial layer 120 is formed on the surface 2a of the SiC substrate 2 by vapor phase growth, liquid phase growth, or the like (step S2).
  • epitaxial layer 120 is formed as follows, for example.
  • buffer layer 121 is formed on surface 2 a of SiC substrate 2.
  • Buffer layer 121 is an epitaxial layer made of, for example, n-type SiC and having a thickness of 0.5 ⁇ m, for example.
  • the concentration of conductive impurities in the buffer layer 121 is, for example, 5 ⁇ 10 17 cm ⁇ 3 .
  • a breakdown voltage holding layer 122 is formed on the buffer layer 121.
  • a layer made of SiC of n-type conductivity is formed by a vapor phase growth method, a liquid phase growth method, or the like.
  • the thickness of the breakdown voltage holding layer 122 is, for example, 15 ⁇ m.
  • the concentration of the n-type conductive impurity in the breakdown voltage holding layer 122 is, for example, 5 ⁇ 10 15 cm ⁇ 3 .
  • ions are implanted into the epitaxial layer 120 (step S3).
  • a p-type well region 123, an n + source region 124, and a p + contact region 125 are formed as follows.
  • a well region 123 is formed by selectively injecting p-type impurities into a part of the breakdown voltage holding layer 122.
  • a source region 124 is formed by selectively injecting an n-type conductive impurity into a predetermined region, and a contact is formed by selectively injecting a p-type conductive impurity into the predetermined region.
  • Region 125 is formed.
  • the impurity is selectively implanted using a mask made of an oxide film, for example. This mask is removed after the implantation of impurities.
  • Activating annealing may be performed after such step S3 for ion implantation.
  • annealing is performed in an argon atmosphere at a heating temperature of 1700 ° C. for 30 minutes.
  • step S3 for ion implantation surface cleaning such as organic cleaning, acid cleaning, and RCA cleaning may be further performed.
  • an epitaxial wafer 100 including the SiC substrate 2 and the epitaxial layer 120 formed on the SiC substrate 2 can be prepared.
  • the surface 100a (first surface) of the epitaxial wafer 100 (SiC semiconductor) is cleaned.
  • the first oxide film 3 is formed on the surface 100a of the epitaxial wafer 100 (step S4).
  • the first oxide film 3 is, for example, silicon oxide.
  • the first oxide film 3 is formed by the first forming unit 11 of the manufacturing apparatus 10 shown in FIG.
  • the method for forming the first oxide film 3 is not particularly limited, and a method of oxidizing the surface 100a of the epitaxial wafer 100 using, for example, thermal oxidation in an atmosphere containing a solution containing O, O plasma, O gas, or the like. Used.
  • the solution containing O means a solution containing oxygen, for example, ozone water.
  • ozone water having a concentration of, for example, 30 ppm or more. In this case, the decomposition of ozone can be suppressed, and the reaction rate between the surface 100a of the epitaxial wafer 100 and ozone can be increased, so that the first oxide film 3 can be easily formed on the surface 100a.
  • O gas means a gas containing oxygen
  • thermal oxidation containing O gas is preferably performed in a dry atmosphere at a temperature of 700 ° C. or higher, for example, considering that SiC is a stable compound.
  • the dry atmosphere means that the first oxide film 3 is formed in the gas phase, and may include an unintended liquid phase component.
  • O plasma means plasma generated from a gas containing oxygen, and can be generated, for example, by supplying oxygen gas (O 2 ) to a plasma generator.
  • “Forming the first oxide film 3 by O plasma” means forming the first oxide film 3 by plasma using a gas containing oxygen. In other words, it means that the first oxide film 3 is formed by processing with plasma generated from a gas containing oxygen.
  • step S4 when the purpose is to remove impurities and particles adhering to the surface 100a, for example, the thickness of one molecular layer or more and 10 nm or less (thickness in the direction from the surface 100a toward the SiC substrate 2).
  • 1 oxide film 3 is formed.
  • impurities, particles, and the like attached to the surface 100a can be taken into the surface and the inside of the first oxide film 3.
  • the oxide film having a thickness of 10 nm or less the first oxide film 3 is easily removed in step S5 described later.
  • liquid phase cleaning wet cleaning
  • gas phase cleaning dry cleaning
  • the damaged layer is removed in step S4. Oxidize.
  • first oxide film 3 having a thickness of more than 10 nm and not more than 100 nm is formed.
  • impurities, particles and the like attached to the surface 100a can be taken into the first oxide film 3.
  • cleaning by a gas phase dry cleaning
  • the damage layer has surface roughness compared to other regions, for example, by performing SIMS analysis, excessive silicon or carbon (C) is present compared to the non-implanted region. Specified by.
  • the epitaxial wafer 100 on which the first oxide film 3 is formed by the first formation unit 11 is transferred to the removal unit 12.
  • the epitaxial wafer 100 is transferred in the second connection portion 15 which is an atmosphere in which the atmosphere is blocked.
  • the epitaxial wafer 100 is placed in an atmosphere in which air is blocked.
  • step S5 of the present embodiment the first oxide film 3 is removed by the removing unit 12 of the manufacturing apparatus 10 shown in FIG.
  • the method for removing the first oxide film 3 is not particularly limited, and for example, wet etching, dry etching, thermal decomposition, F plasma, or the like can be used.
  • the first oxide film 3 is removed using a solution such as HF or NH 4 F (ammonium fluoride).
  • the dry etching is at least one selected from the group consisting of hydrogen gas, hydrogen chloride gas, sulfur fluoride gas, and fluorocarbon gas at 800 ° C. or higher and lower than or equal to SiC sublimation temperature, preferably 1000 ° C. or higher and lower than SiC sublimation temperature. It is preferable to remove the first oxide film 3 using a gas containing one of the two. Hydrogen gas, hydrogen chloride gas, sulfur fluoride gas, and fluorocarbon gas at 800 ° C. or higher have a high effect of reducing the first oxide film 3. From this viewpoint, 1000 ° C. or higher is more preferable.
  • the first oxide film is SiO x
  • hydrogen gas decomposes SiO x into H 2 O and SiH y
  • hydrogen chloride gas decomposes SiO x into H 2 O and SiCl z .
  • Deterioration of the epitaxial wafer 100 can be suppressed by setting the temperature to a sublimation temperature of SiC or lower. Also, dry etching is preferably performed under reduced pressure from the viewpoint of promoting the reaction.
  • the thermal decomposition is preferably performed by thermally decomposing the first oxide film 3 at 1200 ° C. or higher and SiC sublimation temperature or lower in an oxygen-free atmosphere.
  • the first oxide film 3 formed on the surface 100a of the epitaxial wafer 100 is heated in an atmosphere not containing oxygen at 1200 ° C. or higher, the first oxide film 3 can be easily pyrolyzed.
  • Degradation of the epitaxial wafer 100 can be suppressed by setting the temperature to a sublimation temperature of SiC or lower.
  • F plasma means plasma generated from a gas containing fluorine (F), for example, carbon tetrafluoride gas (CF 4 ), trifluoromethane gas (CHF 3 ), Freon gas (C 2 F 6 ), six Sulfur fluoride gas (SF 6 ), nitrogen trifluoride gas (NF 3 ), xenon difluoride gas (XeF 2 ), fluorine gas (F 2 ), and chlorine trifluoride gas (ClF 3 ) alone or It can generate
  • “Removing the first oxide film 3 by F plasma” means removing the first oxide film 3 by plasma using a gas containing fluorine. In other words, it means that the first oxide film 3 is removed by processing with plasma generated from a gas containing fluorine.
  • step S5 By performing step S5, the first oxide film 3 that has taken in impurities, particles, and the like in step S4 is removed, so that impurities, particles, and the like on the surface 100a of the epitaxial wafer 100 can be removed. Thereby, as shown in FIG. 7, an epitaxial wafer 101 having a surface 101a (second surface) in which impurities, particles, and the like are reduced can be formed.
  • the damaged layer can be further removed by performing step S5.
  • an epitaxial wafer 101 having a surface 101a in which impurities, particles, and the like are reduced can be formed.
  • an epitaxial wafer 101 having a surface 101a from which impurities, particles, and the like are reduced and from which a damaged layer is removed can be formed.
  • steps S4 and S5 may be repeated. Moreover, you may implement by adding the washing
  • the other chemical liquid include SPM containing sulfuric acid and hydrogen peroxide solution.
  • SPM sulfuric acid
  • organic substances can be removed.
  • step S5 for removing the first oxide film 3 and step S6 for forming a gate oxide film 126 described later even when shifting to another process.
  • the epitaxial wafer is placed in an atmosphere where the atmosphere is blocked.
  • the epitaxial wafer 101 from which the first oxide film 3 has been removed by the removing unit 12 is transferred to the second forming unit 13.
  • the epitaxial wafer 101 is transported in the first connection portion 14 which is an atmosphere in which air is blocked.
  • the epitaxial wafer 101 is placed in an atmosphere in which the atmosphere is blocked. .
  • the second surface constituting the SiC semiconductor device is formed on the surface 101 a (second surface) exposed by removing the first oxide film 3 in the epitaxial wafer 101.
  • a gate oxide film 126 as an oxide film is formed (step S6). Specifically, as shown in FIG. 8, a gate oxide film 126 is formed so as to cover the breakdown voltage holding layer 122, the well region 123, the source region 124, and the contact region 125. This formation can be performed, for example, by thermal oxidation (dry oxidation). Thermal oxidation is performed by heating to a high temperature in an atmosphere containing oxygen such as O 2 , O 3 , and N 2 O.
  • the thermal oxidation conditions are, for example, a heating temperature of 1200 ° C. and a heating time of 30 minutes.
  • the formation of the gate oxide film 126 is not limited to thermal oxidation, and may be formed by, for example, a CVD method or a sputtering method.
  • Gate oxide film 126 is made of a silicon oxide film having a thickness of 50 nm, for example.
  • step S5 for removing the first oxide film 3 and step S6 for forming the gate oxide film 126.
  • step S5 for removing the first oxide film 3
  • step S6 for forming the gate oxide film 126.
  • the difference in temperature between the epitaxial wafers 100 and 101 between step S4 for forming the first oxide film 3, step S5 for removing the first oxide film 3, and step S6 for forming the gate oxide film 126. is more preferably maintained at 500 ° C. or lower. In this case, since the temperature difference of the epitaxial wafer is small between the start of step S4 and the end of step S6, the throughput can be improved.
  • the epitaxial wafer 101 having the cleaned surface 101a it is preferable to hold the epitaxial wafer 101 having the cleaned surface 101a at 800 ° C. or higher between step S5 for removing the first oxide film 3 and step S6 for forming the gate oxide film 126. It is more preferable to hold at 1000 ° C. or higher. In this case, since the temperature drop of the epitaxial wafer between step S5 and step S6 can be suppressed, the throughput can be improved.
  • the epitaxial wafers 100 and 101 are formed between the step S4 for forming the first oxide film 3, the step S5 for removing the first oxide film 3, and the step S6 for forming the gate oxide film 126, respectively. It is preferable to hold at 800 ° C. or higher, and more preferable to hold at 1000 ° C. or higher. In this case, since the temperature drop of the epitaxial wafer can be suppressed from the start of step S4 to the end of step S6, the throughput can be improved.
  • nitrogen annealing is performed (step S7). Specifically, an annealing process is performed in a nitrogen monoxide (NO) atmosphere.
  • the heating temperature is 1100 ° C. and the heating time is 120 minutes.
  • nitrogen atoms can be introduced in the vicinity of the interface between each of the breakdown voltage holding layer 122, the well region 123, the source region 124, and the contact region 125 and the gate oxide film 126.
  • an annealing process using an argon gas which is an inert gas may be performed after the annealing process using the nitric oxide.
  • the conditions for this treatment are, for example, a heating temperature of 1100 ° C. and a heating time of 60 minutes.
  • step S7 surface cleaning such as organic cleaning, acid cleaning, and RCA cleaning may be further performed.
  • step S8 electrodes are formed (step S8).
  • the source electrode 111 shown in FIG. 9 is formed as follows. Specifically, a resist film having a pattern is formed on the gate oxide film 126 by using a photolithography method. Using this resist film as a mask, portions of gate oxide film 126 located on source region 124 and contact region 125 are removed by etching. As a result, an opening 126 a is formed in the gate oxide film 126.
  • a conductor film is formed by vapor deposition so as to be in contact with each of the source region 124 and the contact region 125 in the opening 126a.
  • the conductor film may be a metal film, and is made of nickel (Ni), for example. As a result of this lift-off, the source electrode 111 is formed.
  • the heat processing for alloying is performed here.
  • heat treatment is performed for 2 minutes at a heating temperature of 950 ° C. in an atmosphere of argon (Ar) gas that is an inert gas.
  • an upper source electrode 127 is formed on the source electrode 111 by, for example, vapor deposition.
  • drain electrode 112 is formed on the back surface of SiC substrate 2 by, for example, vapor deposition.
  • the gate electrode 110 is formed as follows, for example. A resist film having an opening pattern located in a region on the gate oxide film 126 is formed in advance, and a conductor film constituting a gate electrode is formed so as to cover the entire surface of the resist film. Then, by removing the resist film, the conductor film other than the portion of the conductor film to be the gate electrode is removed (lifted off). As a result, the gate electrode 110 can be formed on the gate oxide film 126 as shown in FIG.
  • MOSFET 102 as the SiC semiconductor device shown in FIG. 10 can be manufactured.
  • the SiC substrate 2 is used to manufacture the MOSFET 102, the material of the substrate is not limited to SiC, and may be manufactured using crystals of other materials. Further, the SiC substrate 2 may be omitted.
  • the method for manufacturing MOSFET 102 as an example of the SiC semiconductor device according to the present embodiment includes the step S5 for removing first oxide film 3 and the gate oxidation that constitutes MOSFET 102 as the second oxide film. Between step S6 of forming the film 126, the epitaxial wafer 101 as the SiC semiconductor is placed in an atmosphere in which the atmosphere is blocked.
  • MOSFET 102 manufacturing apparatus 10 as an example of the SiC semiconductor device according to the present embodiment includes a first connection portion 14 that connects removal portion 12 and second formation portion 13 so that epitaxial wafer 101 can be transported.
  • the region where the epitaxial wafer 101 is transported in one connecting portion 14 can be shut off from the atmosphere.
  • step S4 for forming the first oxide film impurities such as titanium (Ti), particles, etc. adhering to the surface 100a of the epitaxial wafer 100 are first removed.
  • the oxide film 3 can be incorporated.
  • step S5 of removing the first oxide film 3 impurities, particles, and the like attached to the surface 100a of the epitaxial wafer 100 can be removed.
  • step S6 for forming the gate oxide film 126 the gate oxide film 126 constituting the SiC semiconductor device can be formed on the surface 101a of the epitaxial wafer 101 in this state. Impurities and particles present at the interface can be reduced. In addition, since the surface 101a of the epitaxial wafer 101 can be kept clean, impurities, particles, and the like present in the gate oxide film 126 formed on the surface 101a can be reduced. Furthermore, the film quality of the gate oxide film 126 can be improved. Therefore, the withstand voltage when the reverse voltage is applied to the MOSFET 102 can be improved, and the stability and long-term reliability of the operation when the forward voltage is applied can be improved. Therefore, the MOSFET 102 that can improve the characteristics can be manufactured.
  • the first oxide film 3 is formed on the surface of the epitaxial wafer 100, and after the surface is cleaned by removing the first oxide film 3, the epitaxial wafer 101 is exposed to the atmosphere. Reducing the possibility of recontamination. Since SiC is a stable compound, it is not easy to form the first oxide film 3 on the surface 100a of the epitaxial wafer 100 as compared with Si. For this reason, after cleaning the surface 100a of the epitaxial wafer 100, which is a SiC semiconductor, transferring the epitaxial wafer 101 to the next step (step S6 for forming a gate oxide film) without exposing it to the atmosphere simplifies the cleaning. And greatly contributes to the improvement of the characteristics of the manufactured SiC semiconductor device.
  • the removal portion 12 for removing the first oxide film 3 and the second formation portion 13 are mutually connected. It becomes difficult to bring in contaminants such as particles and impurities. Similarly, it is possible to reduce the possibility of bringing in contamination between steps S5 for removing the first oxide film 3 and step S6 for forming the gate oxide film 126. For this reason, since the removal part 12 and the 2nd formation part 13 can be maintained clean, it contributes greatly to the improvement of the characteristic of the SiC semiconductor device to manufacture.
  • step S4 for forming first oxide film 3, step S5 for removing first oxide film 3, and gate oxide film 126 are preferable.
  • the epitaxial wafers 100 and 101 are placed in an atmosphere in which the atmosphere is shut off between the step S6 and the step S6.
  • second connection portion 15 that connects first formation portion 11 and removal portion 12 is further provided so that epitaxial wafer 100 can be transported.
  • the region where the epitaxial wafer 101 is transported in the second connection portion 15 can be shielded from the atmosphere.
  • the epitaxial wafer 101 can be prevented from being exposed to the atmosphere from the start to the end of the cleaning process, and the epitaxial wafer 101 can be suppressed from being exposed to the atmosphere from the end of the cleaning process to the formation of the gate oxide film. For this reason, since it can suppress that the surface 100a, 101a of the epitaxial wafers 100 and 101 during washing
  • a MOSFET manufacturing method has been described as an example of a SiC semiconductor device.
  • the present invention describes a SiC epitaxial wafer having a surface and an oxidation forming a SiC semiconductor device formed on the surface.
  • the present invention can be applied to a semiconductor device provided with a film (an oxide film remaining as a SiC semiconductor device).
  • SiC epitaxial wafers include those that are ion-implanted from the surface and those that are not ion-implanted.
  • the present invention is a semiconductor device having an insulated gate field effect section such as a MOSFET or IGBT (Insulated Gate Bipolar Transistor), or a JFET (Junction Field-Effect Transistor).
  • the present invention can be applied to all SiC semiconductor devices having an oxide film.
  • FIG. 11 is a schematic diagram of a SiC semiconductor device manufacturing apparatus according to the second embodiment of the present invention.
  • the SiC semiconductor device manufacturing apparatus according to the second embodiment will be described with reference to FIG.
  • the manufacturing apparatus 20 of the present embodiment includes a chamber 21, a first gas supply unit 22, a second gas supply unit 23, and a vacuum pump 24.
  • the first gas supply unit 22, the second gas supply unit 23, and the vacuum pump 24 are connected to the chamber 21.
  • the chamber 21 accommodates the epitaxial wafers 100 and 101 (see FIGS. 5 to 7).
  • a plasma generator can be used as the chamber 21, for example.
  • the first gas supply unit 22 forms an oxide film (this embodiment) for forming the first oxide film 3 (see FIG. 6) on the epitaxial wafer 100 and constituting the SiC semiconductor device (MOSFET 102 in this embodiment).
  • a gas used to form a gate oxide film 126) (see FIG. 8) is supplied to the chamber 21.
  • the first gas supply unit 22 supplies a gas containing oxygen, for example.
  • the second gas supply unit 23 supplies a gas used to remove the first oxide film 3 formed on the epitaxial wafer 100 to the chamber 21.
  • the second gas supply unit 23 supplies a gas for reducing silicon (Si) and oxygen such as H 2 gas and HCl gas to the chamber 21.
  • the vacuum pump 24 evacuates the inside of the chamber 21. Therefore, after forming the first oxide film 3 on the epitaxial wafer 100 by the first gas supply unit 22, the inside of the chamber 21 is evacuated and the first oxide film 3 is formed by the second gas supply unit 23. Can be removed. Further, after removing the first oxide film 3, the inside of the chamber 21 is evacuated, and the second gas film (gate oxide film 126) constituting the SiC semiconductor device is formed by the first gas supply unit 22 as an epitaxial wafer. 101 can be formed.
  • the vacuum pump 24 may be omitted.
  • manufacturing apparatus 20 shown in FIG. 11 may include various elements other than the above, illustration and description of these elements are omitted for convenience of explanation.
  • the manufacturing method of the SiC semiconductor device according to the present embodiment is the same as that of the first embodiment, except that the MOSFET 102 shown in FIG. 9 is manufactured. However, the manufacturing method 20 shown in FIG. 11 is different. Therefore, between step S4 for forming the first oxide film and step S5 for removing the first oxide film, and step S5 for removing the first oxide film and step S6 for forming the gate oxide film 126. Since the epitaxial wafer is placed in the chamber 21, the atmosphere is shielded from the atmosphere.
  • the gate oxide film 126 as the second oxide film can be formed using the apparatus used in step S5 for removing the first oxide film 3.
  • step S5 for removing the first oxide film 3 and step S6 for forming the gate oxide film 126 are performed by the same apparatus. Therefore, the temperature of the epitaxial wafer can be kept as low as possible (for example, 500 ° C. or less) between step S5 for removing the first oxide film and step S6 for forming the gate oxide film. Further, the temperature of the epitaxial wafer can be maintained at 800 ° C. or higher, preferably 1000 ° C. or higher, between step S 5 for removing the first oxide film and step S 6 for forming the gate oxide film.
  • step S4 for forming the first oxide film 3, step S5 for removing the first oxide film 3, and step S6 for forming the gate oxide film 126 are performed by the same apparatus. Is done. Therefore, the step S4 for forming the first oxide film 3 and the step S5 for removing the first oxide film 3 and the step S5 for removing the first oxide film 3 and the gate oxide film 126 are formed.
  • the temperature of the epitaxial wafer can be kept as low as possible (for example, 500 ° C. or lower). Further, between step S4 for forming the first oxide film and step S5 for removing the first oxide film, and between step S5 for removing the first oxide film and step S6 for forming the gate oxide film. In the meantime, the temperature of the epitaxial wafer can be maintained at 800 ° C. or higher, preferably 1000 ° C. or higher.
  • step S4 for forming the first oxide film 3 and after step S5 for removing the first oxide film 3 the inside of the chamber 21 is evacuated by the vacuum pump 24 (for example, up to 0.1 Pa or less). It is preferable to evacuate.
  • the pressure of the atmosphere is preferably reduced (for example, reduced to 0.1 Pa or less).
  • the step S5 for removing the first oxide film 3 is switched between the step S5 for removing the first oxide film 3 and the step S6 for forming the gate oxide film 126.
  • the Si decomposed in step 1 generation of SiO 2 particles formed by the reaction between the remaining Si and the O 2 gas introduced to form the gate oxide film 126 can be reduced.
  • the surface of the epitaxial wafer can be made cleaner. That is, the generation of particles associated with gas switching can be suppressed.
  • the first oxide film 3 is removed, and the surface exposed by removing the first oxide film 3 from the epitaxial wafer 100 is A chamber 21 for forming a gate oxide film 126) as a second oxide film constituting the MOSFET 102 as the SiC semiconductor device is provided.
  • a chamber 21 for forming a gate oxide film 126) as a second oxide film constituting the MOSFET 102 as the SiC semiconductor device is provided.
  • step S6 for forming the gate oxide film 126 the gate oxide film 126 constituting the MOSFET 102 as the SiC semiconductor device can be formed on the surface 101a of the epitaxial wafer 101 in this state. Impurities, particles, etc. existing at the interface with 126 can be reduced. In addition, since the surface 101a of the epitaxial wafer 101 can be kept clean, impurities, particles, and the like present in the gate oxide film 126 can be reduced. Further, the film quality of the gate oxide film 126 formed on the surface 101a can be improved. Therefore, the withstand voltage when the reverse voltage is applied to the MOSFET 102 can be improved, and the stability and long-term reliability of the operation when the forward voltage is applied can be improved. Therefore, the MOSFET 102 that can improve the characteristics can be manufactured.
  • the first formation portion for forming the first oxide film 3 on the surface 100 a of the epitaxial wafer 100 and the first oxide film 3 are removed, and the first oxide film 3 is removed from the epitaxial wafer 100.
  • the manufacturing apparatus 20 which is the same as the second forming portion for forming the gate oxide film 126 constituting the MOSFET 102 on the surface 101a exposed by removing the oxide film 3 has been described as an example.
  • the first forming unit and the second forming unit may be different devices. That is, in the manufacturing apparatus of the present invention, the second forming unit has the configuration shown in FIG. 11, and the first forming unit may be arranged separately from the second forming unit.
  • the manufacturing apparatus further includes a connecting portion that connects the first forming portion and the second forming portion so that the SiC semiconductor can be transported, and the region where the SiC semiconductor is transported in the connecting portion is shielded from the atmosphere.
  • a connecting portion that connects the first forming portion and the second forming portion so that the SiC semiconductor can be transported, and the region where the SiC semiconductor is transported in the connecting portion is shielded from the atmosphere.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

　ＳｉＣ半導体装置の製造方法は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する工程（Ｓ４）と、第１の酸化膜を除去する工程（Ｓ５）と、ＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成する工程（Ｓ６）とを備える。第１の酸化膜を除去する工程（Ｓ４）と、第２の酸化膜を形成する工程（Ｓ６）との間において、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。

Description

炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
　本発明は、炭化珪素（ＳｉＣ）半導体装置の製造方法および製造装置に関し、より特定的には酸化膜を有するＳｉＣ半導体装置の製造方法および製造装置に関する。
　従来より、半導体デバイスの製造方法において、表面に付着している付着物を除去するために洗浄を行なっている。このような洗浄方法として、たとえば、特開平６－３１４６７９号公報（特許文献１）に開示の技術が挙げられる。この特許文献１の半導体基板の洗浄方法は、以下のように行なうことが開示されている。まず、シリコン（Ｓｉ）基板をオゾンを含む超純水で洗浄してＳｉ酸化膜を形成し、このＳｉ酸化膜の内部や表面にパーティクルおよび金属不純物を取り込む。次に、このＳｉ基板を希フッ酸水溶液で洗浄してＳｉ酸化膜をエッチング除去し、同時にパーティクルおよび金属不純物を除去する。
特開平６－３１４６７９号公報
　しかし、上記特許文献１に開示の洗浄方法を用いてＳｉＣ半導体装置を製造すると、以下の問題があることを本発明者は初めて明らかにした。ＳｉＣ半導体装置として、たとえばＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor：電界効果トランジスタ）を製造する場合には、たとえばＳｉＣ基板上にＳｉＣエピタキシャル層を形成し、このエピタキシャル層の表面を洗浄し、この表面上にゲート酸化膜を形成する。仮に、エピタキシャル層の表面を上記特許文献１の洗浄方法により洗浄しても、洗浄後の表面に不純物が付着する。この表面上にゲート酸化膜を形成しても、エピタキシャル層とゲート酸化膜との界面に不純物が存在することで、ＳｉＣ半導体装置の特性が悪くなるという問題がある。
　したがって、本発明の目的は、特性を向上できるＳｉＣ半導体装置の製造方法およびＳｉＣ半導体装置の製造装置を提供することである。
　本発明者が鋭意研究した結果、上記課題は、洗浄後のエピタキシャル層を大気中またはクリーン度の低い雰囲気に配置することに起因していることを見い出した。
　そこで、本発明のＳｉＣ半導体装置の製造方法は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する工程と、第１の酸化膜を除去する工程と、ＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成する工程とを備え、第１の酸化膜を除去する工程と、第２の酸化膜を形成する工程との間において、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。
　本発明のＳｉＣ半導体装置の製造方法によれば、第１の酸化膜を形成する工程において、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを第１の酸化膜に取り込むことができる。第１の酸化膜を除去する工程により、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを除去することで清浄化された第２の表面を形成することができる。不純物、パーティクルなどが除去されたＳｉＣ半導体を大気が遮断された雰囲気内に配置することで、大気中の不純物、パーティクルなどがＳｉＣ半導体の第２の表面に再付着することを抑制できるので、ＳｉＣ半導体の第２の表面を清浄に維持することができる。第２の酸化膜を形成する工程において、清浄に維持されたＳｉＣ半導体の第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成することができるので、ＳｉＣ半導体の第２の表面と第２の酸化膜との界面に存在する不純物、パーティクルなどを低減できる。したがって、特性を向上できるＳｉＣ半導体装置を製造することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を形成する工程と、第１の酸化膜を除去する工程との間において、ＳｉＣ半導体は大気が遮断された雰囲気内に配置される。
　これにより、第１の酸化膜を除去した後のみでなく、第１の酸化膜を形成した後にも、不純物、パーティクルなどが再付着することを抑制できる。このため、ＳｉＣ半導体と第２の酸化膜との界面に存在する不純物、パーティクルなどをより低減できる。したがって、より特性を向上できるＳｉＣ半導体装置を製造することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を形成する工程では、ＳｉＣ半導体の第１の表面に形成されたダメージ層を酸化する。
　これにより、第１の酸化膜を除去する工程を実施すると、ＳｉＣ半導体の第１の表面に形成されたダメージ層も併せて除去することができる。このため、ＳｉＣ半導体の特性を向上できるので、特性をより向上できるＳｉＣ半導体を製造することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を除去する工程は、酸素（Ｏ）を含まない雰囲気で１２００℃以上ＳｉＣの昇華温度以下で第１の酸化膜を熱分解する工程、および、１０００℃以上ＳｉＣの昇華温度以下で水素ガス（Ｈ2）、塩化水素ガス（ＨＣｌ）、フッ化硫黄ガス（ＳＦ6）およびフッ化炭素ガス（ＣＦ4）からなる群から選択される少なくとも１つを含むガスを用いてエッチングする工程の少なくとも一方を含む。
　これにより、ウエット洗浄（液相を含む洗浄）をせずに第１の酸化膜を容易に除去できるので、ウエット洗浄による汚染を防止することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を除去する工程と第２の酸化膜を形成する工程との間において、ＳｉＣ半導体の温度差を５００℃以下に保持する。
　第１の酸化膜を除去する工程と第２の酸化膜を形成する工程との間で温度が低下することを抑制することで、昇温時間を削減できるため、スループットを向上することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第２の酸化膜を形成する工程では、第１の酸化膜を除去する工程で用いる装置を用いて、第２の酸化膜を形成する。
　同じ装置を用いて、第１の酸化膜を除去できるとともに、第２の酸化膜を形成できるので、第１の酸化膜を除去する工程と第２の酸化膜を形成する工程との間で温度が低下することを抑制できる。これにより、第１の酸化膜を除去する工程と第２の酸化膜を形成する工程との移行による昇温時間を削減できるため、スループットを向上することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を形成する工程と、第１の酸化膜を除去する工程と、第２の酸化膜を形成する工程とのそれぞれの間において、ＳｉＣ半導体の温度差を５００℃以下に保持する。
　これにより、第１の酸化膜を形成する工程、第１の酸化膜を除去する工程および第２の酸化膜を形成する工程の間で温度が低下することを抑制できるので、スループットをより向上することができる。
　上記ＳｉＣ半導体装置の製造方法において好ましくは、第１の酸化膜を形成する工程で用いる装置と、第１の酸化膜を除去する工程で用いる装置と、第２の酸化膜を形成する工程で用いる装置とが同一である。
　同じ装置を用いて、第１の酸化膜を形成し、かつ第１の酸化膜を除去し、かつ第２の酸化膜を形成できるので、第１の酸化膜を形成する工程と、第１の酸化膜を除去する工程と、第２の酸化膜を形成する工程との移行により温度が低下することを抑制できる。このため、スループットをより向上することができる。
　本発明の一の局面におけるＳｉＣ半導体装置の製造装置は、第１の形成部と、除去部と、第２の形成部と、第１の接続部とを備えている。第１の形成部は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する。除去部は、第１の酸化膜を除去する。第２の形成部は、除去部で、ＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成する。第１の接続部は、ＳｉＣ半導体を搬送可能に、除去部と第２の形成部とを接続する。第１の接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能である。
　本発明の一の局面におけるＳｉＣ半導体の製造装置によれば、第１の形成部において、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを取り込むように第１の酸化膜を形成することができる。除去部において第１の酸化膜を除去することにより、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを除去することで清浄化された第２の表面を形成することができる。第１の接続部により、不純物、パーティクルなどが除去された第２の表面を有するＳｉＣ半導体を大気が遮断された雰囲気内に配置することができるので、大気中の不純物、パーティクルなどがＳｉＣ半導体の第２の表面に再付着することを抑制でき、ＳｉＣ半導体の第２の表面を清浄に維持することができる。第２の形成部において、清浄に維持されたＳｉＣ半導体の第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成することができるので、ＳｉＣ半導体の第２の表面と第２の酸化膜との界面に存在する不純物、パーティクルなどを低減できる。したがって、特性を向上できるＳｉＣ半導体装置を製造することができる。
　上記一の局面におけるＳｉＣ半導体の製造装置において好ましくは、ＳｉＣ半導体を搬送可能に第１の形成部と除去部とを接続する第２の接続部をさらに備え、第２の接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能である。
　これにより、第２の接続部により、第１の酸化膜を形成した後、および、第１の酸化膜を除去した後、不純物、パーティクルなどが再付着することを抑制できる。このため、ＳｉＣ半導体と第２の酸化膜との界面に存在する不純物、パーティクルなどをより低減できる。したがって、より特性を向上できるＳｉＣ半導体装置を製造することができる。
　本発明の他の局面におけるＳｉＣ半導体装置の製造装置は、第１の形成部と、第２の形成部とを備えている。第１の形成部は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する。第２の形成部は、第１の酸化膜を除去し、かつＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置を構成する第２の酸化膜を形成する。
　本発明の他の局面におけるＳｉＣ半導体の製造装置によれば、第１の形成部において、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを取り込むように第１の酸化膜を形成することができる。第２の形成部において第１の酸化膜を除去することにより、ＳｉＣ半導体の第１の表面に付着していた不純物、パーティクルなどを除去することで清浄化された第２の表面を形成することができる。同じ第２の形成部においてＳｉＣ半導体装置を構成する第２の酸化膜を形成することができるので、第１の酸化膜を除去してから第２の酸化膜を形成するまでの間に、不純物、パーティクルなどが除去された第２の表面を有するＳｉＣ半導体を大気が遮断された雰囲気内に配置することができる。これにより、大気中の不純物、パーティクルなどがＳｉＣ半導体の第２の表面に再付着することを抑制でき、ＳｉＣ半導体の第２の表面を清浄に維持した状態でＳｉＣ半導体装置を構成する第２の酸化膜を形成することができる。このため、ＳｉＣ半導体の第２の表面と第２の酸化膜との界面に存在する不純物、パーティクルなどを低減できる。したがって、特性を向上できるＳｉＣ半導体装置を製造することができる。
　上記他の局面におけるＳｉＣ半導体装置の製造装置において好ましくは、第１の形成部と第２の形成部とは、同一である。
　これにより、第１の酸化膜を形成した後、および、第１の酸化膜を除去した後、不純物、パーティクルなどが再付着することを抑制できる。このため、ＳｉＣ半導体と第２の酸化膜との界面に存在する不純物、パーティクルなどをより低減できる。したがって、より特性を向上できるＳｉＣ半導体装置を製造することができる。
　以上説明したように、本発明のＳｉＣ半導体装置の製造方法および製造装置によれば、洗浄後のＳｉＣ半導体は大気が遮断された雰囲気内に配置されるので、ＳｉＣ半導体とＳｉＣ半導体装置を構成する酸化膜との界面に存在する不純物、パーティクルなどを低減できる。したがって、特性を向上したＳｉＣ半導体を製造することができる。
本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置を示す模式図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。 本発明の実施の形態２におけるＳｉＣ半導体装置の製造装置の模式図である。
　以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には、同一の参照符号を付し、その説明は繰り返さない。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造装置を示す模式図である。図１を参照して、本発明の一実施の形態におけるＳｉＣ半導体装置の製造装置１０を説明する。
　図１に示すように、ＳｉＣ半導体装置の製造装置１０は、第１の形成部１１と、除去部１２と、第２の形成部１３と、第１の接続部１４と、第２の接続部１５とを備えている。除去部１２と、第２の形成部１３とは、第１の接続部１４により接続されている。第１の形成部１１と除去部１２とは、第２の接続部１５により接続されている。除去部１２、第２の形成部１３および第１の接続部１４の内部は大気から遮断されており、内部は互いに連通可能である。第１の形成部１１、除去部１２および第２の接続部１５の内部は大気から遮断されており、内部は互いに連通可能である。
　第１の形成部１１は、ＳｉＣ半導体の第１の表面に第１の酸化膜を形成する。第１の形成部１１は、たとえば熱酸化装置、プラズマ発生装置、オゾン水などの酸素を含む溶液を用いて第１の酸化膜を形成する装置などが用いられる。
　除去部１２は、第１の形成部１１で形成した第１の酸化膜を除去する。除去部１２は、たとえば熱分解装置、ガスを用いたエッチング装置、プラズマ発生装置、フッ化水素（ＨＦ）などの溶液を用いて第１の酸化膜を除去する装置などが用いられる。
　第１の形成部１１および除去部１２で用いるプラズマ発生装置は、特に限定されず、たとえば平行平板型ＲＩＥ（Reactive　Ion　Etching：反応性イオンエッチング）装置、ＩＣＰ（Inductive　Coupled　Plasma：誘導結合プラズマ）型ＲＩＥ装置、ＥＣＲ（Electron　Cyclotron　Resonance：電子サイクロトロン共鳴）型ＲＩＥ装置、ＳＷＰ（Surface　Wave　Plasma：表面波プラズマ）型ＲＩＥ装置などが用いられる。
　第２の形成部１３は、除去部１２で、ＳｉＣ半導体において第１の酸化膜が除去されることにより露出した第２の表面に、ＳｉＣ半導体装置（図９参照）を構成する第２の酸化膜を形成する。第２の形成部１３は、たとえば熱酸化装置、ＣＶＤ（Chemical　Vapor　Deposition：化学蒸着）装置などが用いられる。
　第１の接続部１４は、ＳｉＣ半導体を搬送可能に除去部１２と第２の形成部１３とを接続する。第２の接続部１５は、ＳｉＣ半導体を搬送可能に第１の形成部１１と除去部１２とを接続する。第１および第２の接続部１４、１５においてＳｉＣ半導体を搬送させる領域（内部空間）は、大気の遮断が可能である。
　ここで、大気の遮断（大気を遮断した雰囲気）とは、大気が混入しない雰囲気を意味し、たとえば、不活性ガスや窒素ガスよりなる雰囲気、真空である。具体的には、大気を遮断した雰囲気は、たとえば窒素（Ｎ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）、ラドン（Ｒｎ）、またはこれらの組み合わせからなるガスが充填された雰囲気である。また、大気を遮断した雰囲気は、たとえば１Ｐａ以下、好ましくは０．１Ｐａ以下である。
　本実施の形態では、第１の接続部１４は、除去部１２の内部と第２の形成部１３との内部とを連結している。第１の接続部１４は、除去部１２から搬出されるＳｉＣ半導体を第２の形成部１３へ搬送するための空間を内部に有する。つまり、第１の接続部１４は、ＳｉＣ半導体を大気に開放しないように、除去部１２から第２の形成部１３へ搬送するために設置されている。
　同様に、第２の接続部１５は、第１の形成部１１の内部と除去部１２の内部とを連結している。第２の接続部１５は、第１の形成部１１から搬出されるＳｉＣ半導体を除去部１２へ搬送するための空間を内部に有する。つまり、第２の接続部１５は、ＳｉＣ半導体を大気に開放しないように、第１の形成部１１から除去部１２へ搬送するために設置されている。なお、第２の接続部１５は省略されてもよい。
　第１および第２の接続部１４、１５は、内部でＳｉＣ半導体が搬送可能であるような大きさを有する。また第１および第２の接続部１４、１５は、ＳｉＣ半導体をサセプタに載置した状態で搬送可能である大きさを有していてもよい。第１の接続部１４は、たとえば除去部１２の出口と第２の形成部１３の入口とを接続するロードロック室である。第２の接続部１５は、たとえば第１の形成部１１の出口と、除去部１２の入口とを連結するロードロック室である。
　また、製造装置１０は、第１の接続部１４の内部に配置されるとともに、除去部１２から第２の形成部１３へＳｉＣ半導体を搬送するための第１の搬送部をさらに備えていてもよい。同様に、製造装置１０は、第２の接続部１５の内部に配置されるとともに、第１の形成部１１から除去部１２へＳｉＣ半導体を搬送するための第２の搬送部をさらに備えていてもよい。第１の搬送部と第２の搬送部とは、同一であっても異なっていてもよい。
　また、製造装置１０は、第１および第２の接続部１４、１５を覆う断熱部材をさらに備えていてもよい。また、製造装置１０は、第１および第２の接続部１４、１５の外周に配置され、第１および第２の接続部１４、１５を加熱する加熱部をさらに備えていてもよい。この場合、第１の形成部１１、除去部１２および第２の形成部１３との間での温度差を低減できるので、搬送によるＳｉＣ半導体の温度低下を抑制できる。
　また、製造装置１０は、第１の接続部１４内に配置され、かつ除去部１２の内部と第２の形成部１３との内部とを遮断するための第１の遮断部をさらに備えていてもよい。また製造装置１０は、第２の接続部１５内に配置され、かつ第１の形成部１１の内部と除去部１２の内部とを遮断するための第２の遮断部をさらに備えていてもよい。第１および第２の遮断部は、たとえばそれぞれの連通部を塞ぐことが可能な弁や扉などを用いることができ、複数あってもよい。
　また、製造装置１０は、内部の雰囲気ガスを排出するための真空ポンプや、内部の雰囲気ガスを置換するための置換ガスボンベをさらに備えていてもよい。真空ポンプや置換ガスボンベは、第１の形成部１１、除去部１２、第２の形成部１３、第１の接続部１４および第２の接続部１５のそれぞれに接続されていてもよく、少なくともいずれか１つに接続されていてもよい。
　なお、製造装置１０は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
　また、図１では、第１の接続部１４は除去部１２と第２の形成部１３との間のみを連結し、第２の接続部１５は第１の形成部１１と除去部１２との間のみを連結する形状を示したが、特にこれに限定されない。第１および第２の接続部１４、１５として、たとえば大気を遮断したチャンバを用い、このチャンバ内に第１の形成部１１、除去部１２および第２の形成部１３が配置されていてもよい。
　図２は、本発明の実施の形態１におけるＳｉＣ半導体装置の製造方法を示すフローチャートである。図３～図１０は、本発明の実施の形態１におけるＳｉＣ半導体装置の各製造工程を概略的に示す断面図である。続いて、図１～図１０を参照して、本発明の一実施の形態におけるＳｉＣ半導体装置の製造方法を説明する。本実施の形態では、図１に示すＳｉＣ半導体の製造装置１０を用いて、ＳｉＣ半導体装置の一例としてＭＯＳＦＥＴ（Metal　Oxide　Semiconductor　Field　Effect　Transistor：電界効果トランジスタ）を製造する。
　図２および図３に示すように、まず、表面２ａを有するＳｉＣ基板２を準備する（ステップＳ１）。ＳｉＣ基板２は、特に限定されないが、たとえば以下の方法により準備することができる。
　具体的には、たとえば、昇華法、ＣＶＤ法、ＨＶＰＥ（Hydride　Vapor　Phase　Epitaxy：ハイドライド気相成長）法、ＭＢＥ（Molecular　Beam　Epitaxy：分子線エピタキシ）法、ＯＭＶＰＥ（OrganoMetallic　Vapor　Phase　Epitaxy：有機金属気相成長）法などの気相成長法、フラックス法、高窒素圧溶液法などの液相成長法などにより成長されたＳｉＣインゴットを準備する。その後、ＳｉＣインゴットから表面を有するＳｉＣ基板を切り出す。切り出す方法は特に限定されず、ＳｉＣインゴットからスライスなどによりＳｉＣ基板を切り出す。
　次いで、切り出したＳｉＣ基板の表面を研磨する。研磨する面は、表面のみでもよく、表面と反対側の裏面をさらに研磨してもよい。研磨する方法は特に限定されないが、表面を平坦にするとともに、傷などのダメージを低減するために、たとえばＣＭＰ（Chemical　Mechanical　Polishing：化学機械研磨）を採用することができる。ＣＭＰでは、研磨剤としてコロイダルシリカ、砥粒としてダイヤモンド、酸化クロム、固定剤として接着剤、ワックスなどを用いる。なお、ＣＭＰと併せて、あるいは代わりに、電界研磨法、化学研磨法、機械研磨法などの他の研磨をさらに行なってもよい。また研磨を省略してもよい。
　その後、ＳｉＣ基板の表面を洗浄する。洗浄する方法は特に限定されないが、たとえば、熱酸化などにより酸化膜を形成した後に、その酸化膜を熱分解、熱エッチングなどにより除去することによる洗浄を採用することができる。なお洗浄を省略してもよい。
　これにより、図３に示す表面２ａを有するＳｉＣ基板２を準備することができる。このようなＳｉＣ基板２として、たとえば導電型がｎ型であり、抵抗が０．０２Ωｃｍの基板を用いる。
　次に、図２および図４に示すように、ＳｉＣ基板２の表面２ａ上に、気相成長法、液相成長法などにより、エピタキシャル層１２０を形成する（ステップＳ２）。本実施の形態では、たとえば以下のようにエピタキシャル層１２０を形成する。
　具体的には、図４に示すように、ＳｉＣ基板２の表面２ａ上に、バッファ層１２１を形成する。バッファ層１２１は、たとえば導電型がｎ型のＳｉＣからなり、たとえば厚さが０．５μｍのエピタキシャル層である。またバッファ層１２１における導電性不純物の濃度は、たとえば５×１０17ｃｍ-3である。
　その後、図４に示すように、バッファ層１２１上に耐圧保持層１２２を形成する。耐圧保持層１２２として、気相成長法、液相成長法などにより、導電型がｎ型のＳｉＣからなる層を形成する。耐圧保持層１２２の厚さは、たとえば１５μｍである。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０15ｃｍ-3である。
　次に、図２および図５に示すように、エピタキシャル層１２０にイオン注入する（ステップＳ３）。本実施の形態では、図５に示すように、ｐ型ウエル領域１２３と、ｎ+ソース領域１２４と、ｐ+コンタクト領域１２５とを、以下のように形成する。まず導電型がｐ型の不純物を耐圧保持層１２２の一部に選択的に注入することで、ウエル領域１２３を形成する。その後、ｎ型の導電性不純物を所定の領域に選択的に注入することによってソース領域１２４を形成し、また導電型がｐ型の導電性不純物を所定の領域に選択的に注入することによってコンタクト領域１２５を形成する。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。このマスクは、不純物の注入後にそれぞれ除去される。
　このようなイオン注入するステップＳ３の後、活性化アニール処理が行われてもよい。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。
　またイオン注入するステップＳ３の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄化を行ってもよい。
　これらの工程により、図５に示すように、ＳｉＣ基板２と、ＳｉＣ基板２上に形成されたエピタキシャル層１２０とを備えたエピタキシャルウエハ１００を準備することができる。
　次に、エピタキシャルウエハ１００（ＳｉＣ半導体）の表面１００ａ（第１の表面）を洗浄する。具体的には、図２および図６に示すように、エピタキシャルウエハ１００の表面１００ａに、第１の酸化膜３を形成する（ステップＳ４）。第１の酸化膜３は、たとえば酸化シリコンである。本実施の形態のステップＳ４では、図１に示す製造装置１０の第１の形成部１１で第１の酸化膜３を形成する。
　第１の酸化膜３の形成方法は、特に限定されず、たとえばＯを含む溶液、Ｏプラズマ、Ｏガスを含む雰囲気での熱酸化などを用いて、エピタキシャルウエハ１００の表面１００ａを酸化する方法が用いられる。
　Ｏを含む溶液とは、酸素を含む溶液を意味し、たとえばオゾン水が挙げられる。ＳｉＣが安定した化合物であることを考慮すると、たとえば３０ｐｐｍ以上の濃度を有するオゾン水を用いることが好ましい。この場合、オゾンの分解を抑制できるとともに、エピタキシャルウエハ１００の表面１００ａとオゾンとの反応速度を高めることができるので、表面１００ａに第１の酸化膜３を容易に形成することができる。
　また、Ｏガスとは、酸素を含むガスを意味し、Ｏガスを含む熱酸化は、ＳｉＣが安定した化合物であることを考慮すると、たとえば７００℃以上の温度のドライ雰囲気で行なうことが好ましい。なお、ドライ雰囲気とは、気相中で第１の酸化膜３を形成することを意味し、意図しない液相成分を含んでいてもよい。
　また、Ｏプラズマとは、酸素を含むガスから生成されるプラズマを意味し、たとえば酸素ガス（Ｏ2）をプラズマ発生装置に供給することにより発生させることができる。「Ｏプラズマにより第１の酸化膜３を形成する」とは、酸素を含むガスを用いたプラズマにより第１の酸化膜３を形成することを意味する。言い換えると、酸素を含むガスから生成されるプラズマによって処理されることにより、第１の酸化膜３を形成することを意味する。
　このステップＳ４において、表面１００ａに付着した不純物、パーティクルを除去することを目的とする場合には、たとえば１分子層以上１０ｎｍ以下の厚み（表面１００ａからＳｉＣ基板２に向けた方向の厚み）の第１の酸化膜３を形成する。１分子層以上の厚みを有する第１の酸化膜３を形成することで、表面１００ａに付着している不純物、パーティクルなどを第１の酸化膜３の表面や内部に取り込むことができる。１０ｎｍ以下の厚みの酸化膜を形成することで、後述するステップＳ５で第１の酸化膜３は除去されやすくなる。表面１００ａの不純物、パーティクルを取り込んで酸化する場合には、液相による洗浄（ウエット洗浄）および気相による洗浄（ドライ洗浄）を用いることができる。
　エピタキシャルウエハ１００にイオン注入や活性化アニール処理などにより表面１００ａがダメージを受け、エピタキシャルウエハ１００の表面１００ａに形成されたダメージ層を除去することを目的とする場合には、このステップＳ４においてダメージ層を酸化する。この場合、たとえば１０ｎｍを超えて１００ｎｍ以下の厚みを有する第１の酸化膜３を形成する。ダメージ層を酸化することで、表面１００ａに付着した不純物、パーティクルなどを第１の酸化膜３に取り込むこともできる。ダメージ層を酸化する場合には、気相による洗浄（ドライ洗浄）を採用する。ここで、ダメージ層は、他の領域に比べて表面荒れなどが生じているので、たとえばＳＩＭＳ分析を行なうことで、非注入領域に比べて過剰に珪素もしくは炭素（Ｃ）が存在していることにより特定される。
　次に、図１を参照して、第１の形成部１１で第１の酸化膜３を形成したエピタキシャルウエハ１００を、除去部１２へ搬送する。このとき、エピタキシャルウエハ１００は大気が遮断された雰囲気である第２の接続部１５内で搬送される。言い換えると、第１の酸化膜３を形成するステップＳ４と第１の酸化膜３を除去するステップＳ５との間では、エピタキシャルウエハ１００は大気が遮断された雰囲気内に配置される。これにより、第１の酸化膜３が形成された後に、エピタキシャルウエハ１００の表面１０１ａに大気中に含まれる不純物が付着することを抑制できる。
　次に、図２および図７に示すように、第１の酸化膜３を除去する（ステップＳ５）。本実施の形態のステップＳ５では、図１に示す製造装置１０の除去部１２で第１の酸化膜３を除去する。
　第１の酸化膜３の除去方法は、特に限定されず、たとえばウエットエッチング、ドライエッチング、熱分解、Ｆプラズマなどを用いることができる。
　ウエットエッチングは、たとえばＨＦ、ＮＨ4Ｆ（フッ化アンモニウム）などの溶液を用いて第１の酸化膜３を除去する。
　ドライエッチングは、８００℃以上ＳｉＣの昇華温度以下、好ましくは１０００℃以上ＳｉＣの昇華温度以下で、水素ガス、塩化水素ガス、フッ化硫黄ガスおよびフッ化炭素ガスからなる群から選択される少なくとも１つを含むガスを用いて、第１の酸化膜３を除去することが好ましい。８００℃以上の水素ガス、塩化水素ガス、フッ化硫黄ガスおよびフッ化炭素ガスは、第１の酸化膜３を還元する効果が高い。この観点から１０００℃以上がより好ましい。第１の酸化膜がＳｉＯxの場合、水素ガスはＳｉＯxをＨ2ＯとＳｉＨyとに分解し、塩化水素ガスはＳｉＯxをＨ2ＯとＳｉＣｌzとに分解する。ＳｉＣの昇華温度以下にすることで、エピタキシャルウエハ１００の劣化を抑制できる。また、ドライエッチングは、反応を促進できる観点から、減圧下で行なうことが好ましい。
　熱分解は、酸素を含まない雰囲気で１２００℃以上ＳｉＣの昇華温度以下で、第１の酸化膜３を熱分解することが好ましい。１２００℃以上の酸素を含まない雰囲気でエピタキシャルウエハ１００の表面１００ａに形成された第１の酸化膜３を加熱すると、第１の酸化膜３を容易に熱分解することができる。ＳｉＣの昇華温度以下にすることで、エピタキシャルウエハ１００の劣化を抑制できる。また、熱分解は、反応を促進できる観点から、減圧下で行なうことが好ましい。
　Ｆプラズマとは、フッ素（Ｆ）を含むガスから生成されるプラズマを意味し、たとえば四フッ化炭素ガス（ＣＦ4）、三フッ化メタンガス（ＣＨＦ3）、フロンガス（Ｃ2Ｆ6）、六フッ化硫黄ガス(ＳＦ6)、三フッ化窒素ガス(ＮＦ3)、二フッ化キセノンガス(ＸｅＦ2)、フッ素ガス(Ｆ2)、および三フッ化塩素ガス(ＣｌＦ3)の単独ガスあるいは混合ガスをプラズマ発生装置に供給することにより発生させることができる。「Ｆプラズマにより第１の酸化膜３を除去する」とは、フッ素を含むガスを用いたプラズマにより第１の酸化膜３を除去することを意味する。言い換えると、フッ素を含むガスから生成されるプラズマによって処理されることにより、第１の酸化膜３を除去することを意味する。
　このステップＳ５を実施することにより、ステップＳ４で不純物、パーティクルなどを取り込んだ第１の酸化膜３を除去するので、エピタキシャルウエハ１００の表面１００ａの不純物、パーティクルなどを除去できる。これにより、図７に示すように、不純物、パーティクルなどが低減された表面１０１ａ（第２の表面）を有するエピタキシャルウエハ１０１を形成することができる。
　また、ステップＳ４でダメージ層を酸化させた第１の酸化膜３を形成した場合には、ステップＳ５を実施することにより、ダメージ層もさらに除去できる。これにより、図７に示すように、不純物、パーティクルなどが低減された表面１０１ａを有するエピタキシャルウエハ１０１を形成することができる。これにより、図７に示すように、不純物、パーティクルなどが低減され、かつダメージ層が除去された表面１０１ａを有するエピタキシャルウエハ１０１を形成することができる。
　なお、上記ステップＳ４およびＳ５を繰り返してもよい。また必要に応じて、他の薬液での洗浄工程、純水リンス工程、乾燥工程などを追加して実施してもよい。他の薬液は、たとえば硫酸と過酸化水素水とを含むＳＰＭが挙げられる。ステップＳ２前にＳＰＭで洗浄する場合には有機物を除去することもできる。ただし、第１の酸化膜３を除去するステップＳ５と、後述するゲート酸化膜１２６を形成するステップＳ６との間に他の工程が追加される場合には、他の工程への移行時においてもエピタキシャルウエハは大気が遮断された雰囲気内に配置される。
　次に、図１を参照して、除去部１２で第１の酸化膜３を除去したエピタキシャルウエハ１０１を、第２の形成部１３へ搬送する。このとき、エピタキシャルウエハ１０１は大気が遮断された雰囲気である第１の接続部１４内で搬送される。言い換えると、第１の酸化膜３を除去するステップＳ５と第２の酸化膜としてのゲート酸化膜を形成するステップＳ６との間では、エピタキシャルウエハ１０１は大気が遮断された雰囲気内に配置される。これにより、第１の酸化膜３が除去された後に、エピタキシャルウエハ１０１の表面１０１ａに大気中に含まれる不純物が付着することを抑制できる。
　次に、図２および図８に示すように、エピタキシャルウエハ１０１において第１の酸化膜３が除去されることにより露出した表面１０１ａ（第２の表面）に、ＳｉＣ半導体装置を構成する第２の酸化膜としてのゲート酸化膜１２６を形成する（ステップＳ６）。具体的には、図８に示すように、耐圧保持層１２２と、ウエル領域１２３と、ソース領域１２４と、コンタクト領域１２５との上を覆うように、ゲート酸化膜１２６を形成する。この形成はたとえば熱酸化（ドライ酸化）により行なうことができる。熱酸化は、たとえばＯ2、Ｏ3、Ｎ２Ｏなどの酸素を含む雰囲気中で高温に加熱する。熱酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。なお、ゲート酸化膜１２６の形成は、熱酸化に限定されず、たとえばＣＶＤ法、スパッタリング法などにより形成してもよい。ゲート酸化膜１２６は、たとえば５０ｎｍの厚みを有するシリコン酸化膜からなる。
　第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６との間において、洗浄された表面１０１ａを有するエピタキシャルウエハ１０１の温度差を５００℃以下に保持することが好ましい。この場合、ステップＳ５とステップＳ６との間でのエピタキシャルウエハの温度差が小さいため、スループットを向上できる。第１の酸化膜３を形成するステップＳ４と、第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６とのそれぞれの間において、エピタキシャルウエハ１００、１０１の温度差を５００℃以下に保持することがより好ましい。この場合、ステップＳ４開始からステップＳ６終了までの間において、エピタキシャルウエハの温度差が小さいため、スループットを向上できる。
　また、第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６との間において、洗浄された表面１０１ａを有するエピタキシャルウエハ１０１を８００℃以上に保持することが好ましく、１０００℃以上に保持することがより好ましい。この場合、ステップＳ５とステップＳ６との間でのエピタキシャルウエハの温度の低下を抑制できるため、スループットを向上できる。また、第１の酸化膜３を形成するステップＳ４と、第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６とのそれぞれの間において、エピタキシャルウエハ１００、１０１を８００℃以上に保持することが好ましく、１０００℃以上に保持することがより好ましい。この場合、ステップＳ４開始からステップＳ６終了までの間において、エピタキシャルウエハの温度の低下を抑制できるため、スループットを向上できる。
　その後、窒素アニールを行なう（ステップＳ７）。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ウエル領域１２３、ソース領域１２４、およびコンタクト領域１２５の各々と、ゲート酸化膜１２６との界面近傍に、窒素原子を導入することができる。
　なお、この一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴンガスを用いたアニール処理を行ってもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。
　この窒素アニール工程（ステップＳ７）の後、さらに、有機洗浄、酸洗浄、ＲＣＡ洗浄などの表面洗浄化を行ってもよい。
　次に、図２、図９および図１０に示すように、電極を形成する（ステップＳ８）。まず、図９に示すソース電極１１１を、以下のように形成する。具体的には、ゲート酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜を形成する。このレジスト膜をマスクとして用いて、ゲート酸化膜１２６のうちソース領域１２４およびコンタクト領域１２５上に位置する部分をエッチングにより除去する。これによりゲート酸化膜１２６に開口部１２６ａを形成する。たとえば蒸着法により、この開口部１２６ａにおいてソース領域１２４およびコンタクト領域１２５の各々と接触するように導電体膜を形成する。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。
　なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。
　その後、図１０に示すように、たとえば蒸着法により、ソース電極１１１上に上部ソース電極１２７を形成する。また、たとえば蒸着法により、ＳｉＣ基板２の裏面上にドレイン電極１１２を形成する。
　またゲート電極１１０をたとえば以下のように形成する。予めゲート酸化膜１２６上の領域に位置する開口パターンを有するレジスト膜を形成し、当該レジスト膜の全面を覆うようにゲート電極を構成する導電体膜を形成する。そして、レジスト膜を除去することによって、ゲート電極となるべき導電体膜の部分以外の導電体膜を除去（リフトオフ）する。この結果、図１０に示すように、ゲート酸化膜１２６上にゲート電極１１０を形成することができる。
　以上の工程（ステップＳ１～Ｓ８）を実施することにより、図１０に示すＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を製造することができる。
　なお、本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。
　また、ＭＯＳＦＥＴ１０２を作製するためにＳｉＣ基板２を用いているが、基板の材料はＳｉＣに限定されず、他の材料の結晶を用いて作製されてもよい。また、ＳｉＣ基板２が省略されてもよい。
　以上説明したように、本実施の形態におけるＳｉＣ半導体装置の一例としてのＭＯＳＦＥＴ１０２の製造方法は、第１の酸化膜３を除去するステップＳ５と、第２の酸化膜としてのＭＯＳＦＥＴ１０２を構成するゲート酸化膜１２６を形成するステップＳ６との間において、ＳｉＣ半導体としてのエピタキシャルウエハ１０１は大気が遮断された雰囲気内に配置される。
　本実施の形態におけるＳｉＣ半導体装置の一例としてのＭＯＳＦＥＴ１０２の製造装置１０は、エピタキシャルウエハ１０１を搬送可能に除去部１２と第２の形成部１３とを接続する第１の接続部１４を備え、第１の接続部１４におけるエピタキシャルウエハ１０１を搬送させる領域は、大気の遮断が可能である。
　本発明のＭＯＳＦＥＴ１０２の製造方法および製造装置によれば、第１の酸化膜を形成するステップＳ４において、エピタキシャルウエハ１００の表面１００ａに付着していたチタン（Ｔｉ）などの不純物、パーティクルなどを第１の酸化膜３に取り込むことができる。第１の酸化膜３を除去するステップＳ５により、エピタキシャルウエハ１００の表面１００ａに付着していた不純物、パーティクルなどを除去することができる。不純物、パーティクルなどが除去された表面１０１ａを有するエピタキシャルウエハ１０１を大気が遮断された雰囲気内（第１の接続部１４）に配置することで、大気中の不純物、パーティクルなどが洗浄後のエピタキシャルウエハ１０１の表面１０１ａに再付着することを抑制できるので、ゲート酸化膜１２６形成前のエピタキシャルウエハ１０１の表面１０１ａを清浄に維持することができる。ゲート酸化膜１２６を形成するステップＳ６において、この状態のエピタキシャルウエハ１０１の表面１０１ａに、ＳｉＣ半導体装置を構成するゲート酸化膜１２６を形成することができるので、エピタキシャルウエハ１０１とゲート酸化膜１２６との界面に存在する不純物、パーティクルなどを低減できる。また、エピタキシャルウエハ１０１の表面１０１ａを清浄に維持できるので、表面１０１ａ上に形成するゲート酸化膜１２６中に存在する不純物、パーティクルなども低減することができる。さらに、ゲート酸化膜１２６の膜質も向上できる。したがって、ＭＯＳＦＥＴ１０２の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、特性を向上できるＭＯＳＦＥＴ１０２を製造することができる。
　本実施の形態では、エピタキシャルウエハ１００の表面に第１の酸化膜３を形成し、第１の酸化膜３を除去することで表面を洗浄した後に、エピタキシャルウエハ１０１が大気暴露されることに起因した再汚染の可能性を低減している。ＳｉＣは安定な化合物であるので、エピタキシャルウエハ１００の表面１００ａに第１の酸化膜３を形成することはＳｉと比べて容易ではない。このため、ＳｉＣ半導体であるエピタキシャルウエハ１００の表面１００ａを洗浄した後に、エピタキシャルウエハ１０１を大気に暴露せずに次のステップ（ゲート酸化膜を形成するステップＳ６）に搬送することは、洗浄を簡略化でき、製造するＳｉＣ半導体装置の特性の向上に大きく寄与する。
　また、大気が遮断された雰囲気の第１の接続部１４内にエピタキシャルウエハ１０１を配置することで、第１の酸化膜３を除去する除去部１２と第２の形成部１３との間で互いにパーティクル、不純物などの汚染物質を持ち込みにくくなる。同様に、第１の酸化膜３を除去するステップＳ５およびゲート酸化膜１２６を形成するステップＳ６の各ステップ間からの汚染の持ち込みの可能性を低減できる。このため、除去部１２および第２の形成部１３の清浄化を維持できるので、製造するＳｉＣ半導体装置の特性の向上に大きく寄与する。
　本実施の形態におけるＳｉＣ半導体装置の一例であるＭＯＳＦＥＴ１０２の製造方法において好ましくは、第１の酸化膜３を形成するステップＳ４と、第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６との間において、エピタキシャルウエハ１００、１０１は大気が遮断された雰囲気内に配置される。
　本実施の形態におけるＳｉＣ半導体装置の一例であるＭＯＳＦＥＴ１０２の製造装置１０において好ましくは、エピタキシャルウエハ１００を搬送可能に第１の形成部１１と除去部１２とを接続する第２の接続部１５をさらに備え、第２の接続部１５におけるエピタキシャルウエハ１０１を搬送させる領域は、大気の遮断が可能である。
　これにより、洗浄工程開始から終了までエピタキシャルウエハが大気に暴露されることを抑制でき、かつ洗浄工程終了からゲート酸化膜形成までエピタキシャルウエハ１０１が大気に暴露されることを抑制できる。このため、洗浄中および洗浄後のエピタキシャルウエハ１００、１０１の表面１００ａ、１０１ａが再汚染されることを抑制できるので、特性をより向上できるＳｉＣ半導体装置を製造することができる。
　なお、本実施の形態では、ＳｉＣ半導体装置としてＭＯＳＦＥＴの製造方法を例に挙げて説明したが、本発明は、表面を有するＳｉＣエピタキシャルウエハと、この表面に形成されるＳｉＣ半導体装置を構成する酸化膜（ＳｉＣ半導体装置として残る酸化膜）とを備えた半導体装置に適用できる。ＳｉＣエピタキシャルウエハは、表面からイオン注入されたものと、イオン注入されていないものとを含む。つまり、本発明は、たとえばＭＯＳＦＥＴやＩＧＢＴ（Insulated　Gate　Bipolar　Transistor：絶縁ゲートバイポーラトランジスタ）などの絶縁ゲート型電界効果部を有する半導体装置や、ＪＦＥＴ（Junction　Field-Effect　Transistor：接合電界効果トランジスタ）などの酸化膜を備えたＳｉＣ半導体装置全般に適用できる。
　（実施の形態２）
　図１１は、本発明の実施の形態２におけるＳｉＣ半導体装置の製造装置の模式図である。図１１などを参照して、本実施の形態２におけるＳｉＣ半導体装置の製造装置を説明する。
　図１１に示すように、本実施の形態の製造装置２０は、チャンバ２１と、第１のガス供給部２２と、第２のガス供給部２３と、真空ポンプ２４とを備えている。第１のガス供給部２２、第２のガス供給部２３および真空ポンプ２４は、チャンバ２１と接続されている。
　チャンバ２１は、内部にエピタキシャルウエハ１００、１０１（図５～図７参照）を収容する。チャンバ２１は、たとえばプラズマ発生装置を用いることができる。
　第１のガス供給部２２は、エピタキシャルウエハ１００に第１の酸化膜３（図６参照）を形成するため、およびＳｉＣ半導体装置（本実施の形態ではＭＯＳＦＥＴ１０２）を構成する酸化膜（本実施の形態ではゲート酸化膜１２６）を形成する（図８参照）ために用いられるガスをチャンバ２１に供給する。第１のガス供給部２２は、たとえば酸素を含むガスを供給する。
　第２のガス供給部２３は、エピタキシャルウエハ１００に形成した第１の酸化膜３を除去するために用いられるガスをチャンバ２１に供給する。第２のガス供給部２３は、たとえばＨ2ガス、ＨＣｌガスなどの珪素（Ｓｉ）と酸素とを還元するガスをチャンバ２１に供給する。
　真空ポンプ２４は、チャンバ２１の内部を真空にする。このため、第１のガス供給部２２によりエピタキシャルウエハ１００に第１の酸化膜３を形成した後に、チャンバ２１の内部を真空にして、第２のガス供給部２３により第１の酸化膜３を除去できる。また、第１の酸化膜３を除去した後に、チャンバ２１の内部を真空にして、第１のガス供給部２２によりＳｉＣ半導体装置を構成する第２の酸化膜（ゲート酸化膜１２６）をエピタキシャルウエハ１０１に形成することができる。なお、真空ポンプ２４は省略されてもよい。
　なお、図１１に示す製造装置２０は、上記以外の様々な要素を含んでいてもよいが、説明の便宜上、これらの要素の図示および説明は省略する。
　本実施の形態におけるＳｉＣ半導体装置の製造方法は、図９に示すＭＯＳＦＥＴ１０２を製造し、基本的には実施の形態１と同様であるが、図１１に示す製造装置２０を用いる点において異なる。このため、第１の酸化膜を形成するステップＳ４と第１の酸化膜を除去するステップＳ５との間、および、第１の酸化膜を除去するステップＳ５とゲート酸化膜１２６を形成するステップＳ６との間において、エピタキシャルウエハはチャンバ２１内に配置されるので、大気が遮断された雰囲気内に配置される。
　また、第１の酸化膜３を除去するステップＳ５で用いる装置を用いて第２の酸化膜としてのゲート酸化膜１２６を形成することができる。言い換えると、第１の酸化膜３を除去するステップＳ５とゲート酸化膜１２６を形成するステップＳ６とは同じ装置で実施される。このため、第１の酸化膜を除去するステップＳ５とゲート酸化膜を形成するステップＳ６との間において、エピタキシャルウエハの温度をできるだけ下げないように（たとえば５００℃以下に）維持することもできる。また、第１の酸化膜を除去するステップＳ５とゲート酸化膜を形成するステップＳ６との間において、エピタキシャルウエハの温度を８００℃以上に、好ましくは１０００℃以上に保持することもできる。
　さらに、本実施の形態では、第１の酸化膜３を形成するステップＳ４と、第１の酸化膜３を除去するステップＳ５と、ゲート酸化膜１２６を形成するステップＳ６とは、同じ装置で実施される。このため、第１の酸化膜３を形成するステップＳ４と第１の酸化膜３を除去するステップＳ５との間、および、第１の酸化膜３を除去するステップＳ５とゲート酸化膜１２６を形成するステップＳ６との間において、エピタキシャルウエハの温度をできるだけ下げないように（たとえば５００℃以下に）維持することもできる。また、第１の酸化膜を形成するステップＳ４と第１の酸化膜を除去するステップＳ５との間、および、第１の酸化膜を除去するステップＳ５とゲート酸化膜を形成するステップＳ６との間において、エピタキシャルウエハの温度を８００℃以上、好ましくは１０００℃以上に保持することもできる。
　また、第１の酸化膜３を形成するステップＳ４終了後、および、第１の酸化膜３を除去するステップＳ５終了後、チャンバ２１の内部を真空ポンプ２４で真空引き（たとえば０．１Ｐａ以下まで真空引き）をすることが好ましい。言い換えると、第１の酸化膜３を形成するステップＳ４と第１の酸化膜３を除去するステップＳ５との間のガス切替時、および、第１の酸化膜３を除去するステップＳ５とゲート酸化膜１２６を形成するステップＳ６との間のガス切替時に、雰囲気の圧力を減圧（たとえば０．１Ｐａ以下まで減圧）することが好ましい。これにより、チャンバ２１内の残留ガスを低減することができるので、第２または第１のガス供給部２３、２２を用いた置換ガス導入時の気相反応によるパーティクルの発生を低減できる。たとえば第１の酸化膜３がＳｉＯxの場合、第１の酸化膜３を除去するステップＳ５とゲート酸化膜１２６を形成するステップＳ６との切替時、第１の酸化膜３を除去するステップＳ５で分解されたＳｉを低減することで、この残留するＳｉと、ゲート酸化膜１２６を形成するために導入するＯ2ガスとが反応してなるＳｉＯ2パーティクルの発生を低減できる。このため、エピタキシャルウエハの表面をより清浄にすることができる。つまり、ガス切替に伴うパーティクル発生を抑制できる。
　以上より、本実施の形態におけるＳｉＣ半導体の製造装置２０によれば、第１の酸化膜３を除去し、かつエピタキシャルウエハ１００において第１の酸化膜３が除去されることにより露出した表面に、ＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を構成する第２の酸化膜としてのゲート酸化膜１２６）を形成するためのチャンバ２１を備えている。このため、不純物、パーティクルなどが除去されたエピタキシャルウエハ１０１を大気が遮断された雰囲気内（チャンバ２１内）に配置することで、大気中の不純物、パーティクルなどがエピタキシャルウエハ１０１の表面１０１ａに再付着することを抑制できるので、ゲート酸化膜１２６形成前のエピタキシャルウエハ１０１の表面１０１ａを清浄に維持することができる。ゲート酸化膜１２６を形成するステップＳ６において、この状態のエピタキシャルウエハ１０１の表面１０１ａに、ＳｉＣ半導体装置としてのＭＯＳＦＥＴ１０２を構成するゲート酸化膜１２６を形成することができるので、エピタキシャルウエハ１０１とゲート酸化膜１２６との界面に存在する不純物、パーティクルなどを低減できる。また、エピタキシャルウエハ１０１の表面１０１ａを清浄に維持できるので、ゲート酸化膜１２６中に存在する不純物、パーティクルなども低減することができる。さらに、表面１０１ａ上に形成するゲート酸化膜１２６の膜質も向上できる。したがって、ＭＯＳＦＥＴ１０２の逆方向電圧印加時の耐圧を向上できるとともに、順方向電圧印加時の動作の安定性および長期信頼性を向上することができる。よって、特性を向上できるＭＯＳＦＥＴ１０２を製造することができる。
　なお、本実施の形態では、エピタキシャルウエハ１００の表面１００ａに第１の酸化膜３を形成するための第１の形成部と、第１の酸化膜３を除去し、かつエピタキシャルウエハ１００において第１の酸化膜３が除去されることにより露出した表面１０１ａに、ＭＯＳＦＥＴ１０２を構成するゲート酸化膜１２６を形成するための第２の形成部とは同じである製造装置２０を例に挙げて説明した。しかし、本発明は、第１の形成部と第２の形成部とは、異なる装置であってもよい。つまり、本発明の製造装置は、第２の形成部が図１１に示す構成であり、第２の形成部と別に第１の形成部が配置されていてもよい。この場合、製造装置は、ＳｉＣ半導体を搬送可能に第１の形成部と第２の形成部とを接続する接続部をさらに備え、この接続部におけるＳｉＣ半導体を搬送させる領域は、大気の遮断が可能であることが好ましい。
　以上のように本発明の実施の形態について説明を行なったが、各実施の形態の特徴を適宜組み合わせることも当初から予定している。また、今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　２　ＳｉＣ基板、２ａ，１００ａ，１０１ａ　表面、３　第１の酸化膜、１０，２０　製造装置、１１　第１の形成部、１２　除去部、１３　第２の形成部、１４　第１の接続部、１５　第２の接続部、２１　チャンバ、２２　第１のガス供給部、２３　第２のガス供給部、２４　真空ポンプ、１００，１０１　エピタキシャルウエハ、１０２　ＭＯＳＦＥＴ、１１０　ゲート電極、１１１，１２７　ソース電極、１１２　ドレイン電極、１２０　エピタキシャル層、１２１　バッファ層、１２２　耐圧保持層、１２３　ウエル領域、１２４　ソース領域、１２５　コンタクト領域、１２６　ゲート酸化膜、１２６ａ　開口部、１２９　ドレイン領域、１３１　ｐ型ＳｉＣ層。

Claims (12)

  1. 　炭化珪素半導体装置（１０２）を製造する方法であって、
    　炭化珪素半導体の第１の表面（１００ａ）に第１の酸化膜（３）を形成する工程と、
    　前記第１の酸化膜（３）を除去する工程と、
    　前記炭化珪素半導体において前記第１の酸化膜（３）が除去されることにより露出した第２の表面（１０１ａ）に、前記炭化珪素半導体装置（１０２）を構成する第２の酸化膜（１２６）を形成する工程とを備え、
    　前記第１の酸化膜（３）を除去する工程と、前記第２の酸化膜（１２６）を形成する工程との間において、前記炭化珪素半導体は大気が遮断された雰囲気内に配置される、炭化珪素半導体装置（１０２）の製造方法。
  2. 　前記第１の酸化膜（３）を形成する工程と、前記第１の酸化膜（３）を除去する工程との間において、前記炭化珪素半導体は大気が遮断された雰囲気内に配置される、請求項１に記載の炭化珪素半導体装置（１０２）の製造方法。
  3. 　前記第１の酸化膜（３）を形成する工程では、前記炭化珪素半導体の前記第１の表面（１００ａ）に形成されたダメージ層を酸化する、請求項１に記載の炭化珪素半導体装置（１０２）の製造方法。
  4. 　前記第１の酸化膜（３）を除去する工程は、酸素を含まない雰囲気で１２００℃以上炭化珪素の昇華温度以下で前記第１の酸化膜（３）を熱分解する工程と、８００℃以上炭化珪素の昇華温度以下で水素ガス、塩化水素ガス、フッ化硫黄ガスおよびフッ化炭素ガスからなる群から選択される少なくとも１つを含むガスを用いてエッチングする工程との少なくとも一方を含む、請求項１に記載の炭化珪素半導体装置（１０２）の製造方法。
  5. 　前記第１の酸化膜（３）を除去する工程と前記第２の酸化膜（１２６）を形成する工程との間において、前記炭化珪素半導体の温度差を５００℃以下に保持する、請求項１に記載の炭化珪素半導体装置の製造方法。
  6. 　前記第２の酸化膜（１２６）を形成する工程では、前記第１の酸化膜（３）を除去する工程で用いる装置を用いて、前記第２の酸化膜（１２６）を形成する、請求項５に記載の炭化珪素半導体装置（１０２）の製造方法。
  7. 　前記第１の酸化膜（３）を形成する工程と、前記第１の酸化膜（３）を除去する工程と、前記第２の酸化膜（１２６）を形成する工程とのそれぞれの間において、前記炭化珪素半導体の温度差を５００℃以下に保持する、請求項２に記載の炭化珪素半導体装置（１００２）の製造方法。
  8. 　前記第１の酸化膜（３）を形成する工程で用いる装置と、前記第１の酸化膜（３）を除去する工程で用いる装置と、前記第２の酸化膜を形成する工程で用いる装置とが同一である、請求項７に記載の炭化珪素半導体装置の製造方法。
  9. 　炭化珪素半導体装置（１０２）を製造する装置（１０）であって、
    　炭化珪素半導体の第１の表面（１００ａ）に第１の酸化膜（３）を形成するための第１の形成部（１１）と、
    　前記第１の酸化膜（３）を除去するための除去部（１２）と、
    　前記除去部（１２）で、前記炭化珪素半導体において前記第１の酸化膜（３）が除去されることにより露出した第２の表面（１０１ａ）に、前記炭化珪素半導体装置（１０２）を構成する第２の酸化膜（１２６）を形成するための第２の形成部（１３）と、
    　前記炭化珪素半導体を搬送可能に前記除去部（１２）と前記第２の形成部（１３）とを接続する第１の接続部（１４）とを備え、
    　前記第１の接続部（１４）における前記炭化珪素半導体を搬送させる領域は、大気の遮断が可能である、炭化珪素半導体装置（１０２）の製造装置。
  10. 　前記炭化珪素半導体を搬送可能に前記第１の形成部（１１）と前記除去部（１２）とを接続する第２の接続部（１５）をさらに備え、
    　前記第２の接続部（１５）における前記炭化珪素半導体を搬送させる領域は、大気の遮断が可能である、請求項９に記載の炭化珪素半導体装置（１０２）の製造装置（１０）。
  11. 　炭化珪素半導体装置（１０２）を製造する装置であって、
    　炭化珪素半導体の第１の表面（１００ａ）に第１の酸化膜（３）を形成するための第１の形成部と、
    　前記第１の酸化膜（３）を除去し、かつ前記炭化珪素半導体において前記第１の酸化膜（３）が除去されることにより露出した第２の表面（１０１ａ）に、前記炭化珪素半導体装置を構成する第２の酸化膜（１２６）を形成するための第２の形成部とを備えた、炭化珪素半導体装置の製造装置（２０）。
  12. 　前記第１の形成部と前記第２の形成部とは、同一である、請求項１１に記載の炭化珪素半導体装置の製造装置（２０）。
PCT/JP2011/054332 2010-06-16 2011-02-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置 Ceased WO2011158533A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020127010182A KR20130076790A (ko) 2010-06-16 2011-02-25 탄화규소 반도체 장치의 제조 방법 및 탄화규소 반도체 장치의 제조 장치
CN201180004388.7A CN102986009B (zh) 2010-06-16 2011-02-25 用于制造碳化硅半导体装置的方法和设备
US13/502,976 US9184276B2 (en) 2010-06-16 2011-02-25 Method and apparatus for manufacturing silicon carbide semiconductor device
CA2778197A CA2778197A1 (en) 2010-06-16 2011-02-25 Method and apparatus for manufacturing silicon carbide semiconductor device
EP11795441.2A EP2584592A4 (en) 2010-06-16 2011-02-25 METHOD FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR COMPONENT AND DEVICE FOR PRODUCING A SILICON CARBIDE SEMICONDUCTOR COMPONENT

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010136870A JP5605005B2 (ja) 2010-06-16 2010-06-16 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2010-136870 2010-06-16

Publications (1)

Publication Number Publication Date
WO2011158533A1 true WO2011158533A1 (ja) 2011-12-22

Family

ID=45347945

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/054332 Ceased WO2011158533A1 (ja) 2010-06-16 2011-02-25 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置

Country Status (8)

Country Link
US (1) US9184276B2 (ja)
EP (1) EP2584592A4 (ja)
JP (1) JP5605005B2 (ja)
KR (1) KR20130076790A (ja)
CN (1) CN102986009B (ja)
CA (1) CA2778197A1 (ja)
TW (1) TW201203386A (ja)
WO (1) WO2011158533A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145022A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JPWO2013145022A1 (ja) * 2012-03-30 2015-08-03 株式会社日立製作所 炭化珪素半導体装置の製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061001A (ja) * 2013-09-20 2015-03-30 株式会社東芝 半導体装置の製造方法
JP6248532B2 (ja) * 2013-10-17 2017-12-20 セイコーエプソン株式会社 ３Ｃ−ＳｉＣエピタキシャル層の製造方法、３Ｃ−ＳｉＣエピタキシャル基板および半導体装置
JP6844176B2 (ja) * 2016-09-29 2021-03-17 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US20180233574A1 (en) * 2017-02-10 2018-08-16 Purdue Research Foundation Silicon carbide power transistor apparatus and method of producing same
CN109003895B (zh) * 2018-07-19 2021-06-08 大连理工大学 一种提高SiC MOSFET器件性能稳定性的制作方法
JP7294097B2 (ja) * 2019-12-04 2023-06-20 株式会社デンソー 半導体装置の製造方法
WO2022130788A1 (ja) * 2020-12-18 2022-06-23 国立大学法人京都大学 ＳｉＣ半導体素子の製造方法及びＳｉＣＭＯＳＦＥＴ
US20220336203A1 (en) * 2021-04-15 2022-10-20 Globalwafers Co., Ltd. Fabrication method of semiconductor substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JP2002075908A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法
JP2002093800A (ja) * 2000-09-14 2002-03-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5272107A (en) 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
JPH0952796A (ja) * 1995-08-18 1997-02-25 Fuji Electric Co Ltd ＳｉＣ結晶成長方法およびＳｉＣ半導体装置
JP3105770B2 (ja) * 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
EP0845803A4 (en) * 1996-04-18 2002-03-27 Matsushita Electric Industrial Co Ltd SiC ELEMENT AND PROCESS FOR ITS PRODUCTION
JP3085272B2 (ja) * 1997-12-19 2000-09-04 富士電機株式会社 炭化けい素半導体装置の熱酸化膜形成方法
JP3959856B2 (ja) * 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP2000349081A (ja) 1999-06-07 2000-12-15 Sony Corp 酸化膜形成方法
TW484170B (en) * 1999-11-30 2002-04-21 Applied Materials Inc Integrated modular processing platform
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
JP4678672B2 (ja) * 2005-03-09 2011-04-27 誠 後藤 発音学習装置及び発音学習プログラム
JP2006321707A (ja) 2005-04-22 2006-11-30 Bridgestone Corp 炭化ケイ素単結晶ウェハ及びその製造方法
JP2007053227A (ja) * 2005-08-18 2007-03-01 Matsushita Electric Ind Co Ltd 半導体素子およびその製造方法
US7572741B2 (en) * 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
JP2008098200A (ja) * 2006-10-05 2008-04-24 Kiyoyoshi Mizuno 成膜体およびその製造方法
JP4600438B2 (ja) * 2007-06-21 2010-12-15 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2009212366A (ja) * 2008-03-05 2009-09-17 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP2010147730A (ja) * 2008-12-18 2010-07-01 Nec Corp ネットワーク装置、ｉｐネットワークシステム及び呼制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06314679A (ja) 1993-04-30 1994-11-08 Sony Corp 半導体基板の洗浄方法
JP2002075908A (ja) * 2000-09-01 2002-03-15 National Institute Of Advanced Industrial & Technology 炭化珪素半導体装置およびその製造方法
JP2002093800A (ja) * 2000-09-14 2002-03-29 Nissan Motor Co Ltd 炭化珪素半導体装置の製造方法
JP2009064955A (ja) * 2007-09-06 2009-03-26 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2584592A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145022A1 (ja) * 2012-03-30 2013-10-03 株式会社日立製作所 炭化珪素半導体装置の製造方法
JPWO2013145022A1 (ja) * 2012-03-30 2015-08-03 株式会社日立製作所 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
JP5605005B2 (ja) 2014-10-15
JP2012004273A (ja) 2012-01-05
CN102986009A (zh) 2013-03-20
TW201203386A (en) 2012-01-16
EP2584592A1 (en) 2013-04-24
KR20130076790A (ko) 2013-07-08
US9184276B2 (en) 2015-11-10
CA2778197A1 (en) 2011-12-22
CN102986009B (zh) 2016-02-03
US20120208368A1 (en) 2012-08-16
EP2584592A4 (en) 2014-12-10

Similar Documents

Publication Publication Date Title
JP5605005B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
WO2012070368A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
US20120178259A1 (en) Method of cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor
US10199221B2 (en) Cleaning method
WO2011158528A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置の製造装置
JP2012004275A (ja) 炭化珪素半導体装置の製造方法
TWI821158B (zh) 用於半導體製程的整合系統
CN102549723A (zh) 碳化硅半导体的清洗方法
US20120174944A1 (en) Cleaning method for silicon carbide semiconductor and cleaning apparatus for silicon carbide semiconductor

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180004388.7

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11795441

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2778197

Country of ref document: CA

WWE Wipo information: entry into national phase

Ref document number: 13502976

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20127010182

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011795441

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE