WO2012068997A1 - 一种usb设备及其检测方法 - Google Patents

一种usb设备及其检测方法 Download PDF

Info

Publication number
WO2012068997A1
WO2012068997A1 PCT/CN2011/082826 CN2011082826W WO2012068997A1 WO 2012068997 A1 WO2012068997 A1 WO 2012068997A1 CN 2011082826 W CN2011082826 W CN 2011082826W WO 2012068997 A1 WO2012068997 A1 WO 2012068997A1
Authority
WO
WIPO (PCT)
Prior art keywords
pull
resistor
data line
usb device
down resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2011/082826
Other languages
English (en)
French (fr)
Inventor
余静
黄少彬
杜夔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Actions Semiconductor Co Ltd
Original Assignee
Actions Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Actions Semiconductor Co Ltd filed Critical Actions Semiconductor Co Ltd
Priority to US13/989,101 priority Critical patent/US8793425B2/en
Priority to EP11842711.1A priority patent/EP2645262A4/en
Publication of WO2012068997A1 publication Critical patent/WO2012068997A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Definitions

  • USB device and its detection method The application is submitted to the Chinese Patent Office on November 24, 2011, and the application number is 201010557614.
  • USB Universal Serial Bus
  • DRD Dual Role Device
  • connection diagram of the USB device conforms to the USB2.0 specification.
  • the connection pins of the USB device include: VBUS pin, ID pin, GND pin, D+/D- pin, internal of the USB device.
  • the structure includes: data transceiver circuit, whose output is connected to D+/D- pin through D+ and D- data lines, VBUS drive control module, connected to VBUS pin through VBUS data line, D+ data line through pull-down resistor R4 and switch S4 Grounding, the D-data line is grounded through the pull-down resistor R5 and the switch S5. If the USB device is a high-speed or full-speed device, the D+ data line is connected to the power supply VCC through the pull-up resistor R1 and the switch S1. If the USB device is a low-speed device, As shown in FIG. 1b, the D-data line is connected to vcc through pull-up resistor R1 and switch S1.
  • the existing USB DRD device recognizes whether the USB device is used as the master device or the slave device at a certain time point.
  • the judgment basis is: the level of the ID pin in the connection pin of the USB device, if the ID pin is powered If the level is high, the USB device is a USB slave device. If the ID pin is low, the USB device is the master device.
  • the drawback of this detection method is that the USB device must have an ID pin, which occupies one pin resource of the chip of the USB device.
  • a USB device comprising: a data transceiver circuit, wherein the output ends are respectively connected to the D+, D-data lines, and the VBUS drive control module, further comprising:
  • a method for detecting a USB device comprising:
  • a third pull-up resistor on the D-data line wherein the first pull-up resistor and the fourth pull-down resistor on the D+ data line are simultaneously turned on, or the first pull-up resistor and the fifth line on the D-data line
  • the pull-down resistor is turned on at the same time, the voltage value shared by the first pull-up resistor is within a logic low level, when the second pull-up resistor and the fourth pull-down resistor on the D+ data line are simultaneously turned on, or D - when the third pull-up resistor and the fifth pull-down resistor on the data line are simultaneously turned on, the voltage value shared by the fourth pull-down resistor or the fifth pull-down resistor is within a logic low level;
  • Control the output voltage of the VBUS drive control module VBUS is 0;
  • a method for detecting a USB device comprising:
  • the USB device provided by the embodiment of the present invention adds a pull-up resistor R3 and a switch S3 on the D-data line by adding a pull-up resistor R2 and a switch S2 on the D+ data line, and controls the pull-up resistors R1, R2, and R3. And the state of the pull-down resistors R4 and R5, and controlling whether the output voltage of the VBUS drive control module is valid or not, so that it is not necessary to detect whether the USB device is a master device or a slave device through the ID pin, thereby saving the pin resources of the USB device.
  • FIG. 1a is a schematic structural diagram of a high-speed USB device of the prior art
  • FIG. 1b is a schematic structural diagram of a low-speed USB device of the prior art.
  • FIG. 2a is a structural diagram of a first USB device according to an embodiment of the present invention.
  • FIG. 2b is a structural diagram of a second USB device according to an embodiment of the present invention.
  • FIG. 3 is a flowchart of a method for detecting a USB device according to an embodiment of the present invention
  • FIG. 4 is a flowchart of a second method for detecting a USB device according to an embodiment of the present invention.
  • Figure 5 is a schematic diagram of the connection between the USB device and the master device
  • Figure 6 is a schematic diagram of the connection between the USB device and the USB high speed or full speed slave device
  • FIG. 7 is a schematic diagram of the connection between the USB device and the USB low-speed slave device.
  • the USB device provided by the embodiment of the present invention adds a pull-up resistor R2 and a switch S2 to the D+ data line and adds a pull-up resistor R3 and a switch on the D-data line based on the existing USB device. S3.
  • the USB device is a high-speed or full-speed USB device, wherein the pins of the USB device include: a VBUS pin, a D+/D- pin, and a GND tube.
  • the USB device includes: a data transceiver circuit whose output is connected to the D+/D- pin of the USB device through the D+ and D-data lines;
  • the output is connected to the VBUS pin of the USB device through the VBUS data line;
  • the series branch of the pull-up resistor R1 and the controllable switch SI is connected to the power supply VCC (such as 3.3V), and one end is connected to the D+ data line. ;
  • One end of the series branch of the pull-up resistor R2 and the controllable switch S2 is connected to the power supply VCC, the end is connected to the D+ data line, the end of the series branch of the pull-up resistor R3 and the controllable switch S3 is connected to the power supply VCC, the end Connected to the data line D-data line;
  • Pull-down resistor R4 controllable switch S4 is connected to one end of the series branch, one end is connected to the D+ data line, the pull-down resistor R5, the controllable switch S5 is connected to one end of the series branch, and one end is connected to the D-data line.
  • the pull-up resistor R1 has the lowest resistance value, and the pull-down resistors R4 and R5 have the same magnitude, and are much larger than the pull-up resistor R1 to ensure that the pull-up resistor R1 and the pull-down resistor R4 or R5 are simultaneously turned on.
  • the voltage value shared by the pull-up resistor R1 is in the logic low level range, that is, when the pull-up resistors R1 and R4 are simultaneously turned on, the voltage shared on R1 is almost 0, wherein the pull-up resistor can be selected by a few K.
  • the pull-down resistor R4, R5 resistance should be at least 10 times of the pull-up resistor R1, you can choose tens of K ohms, generally choose R1 is about 1.5K, R4, R5 is about 15K.
  • the resistance values of the pull-up resistors R2 and R3 are in the same order of magnitude, and the resistance values of R2 and R3 are much larger than the resistance values of R4 and R5 to ensure that the pull-up resistor R2 and the pull-down resistor R4 on the D+ data line are simultaneously turned on, or When the pull-up resistor R3 and the pull-down resistor R5 on the D-data line are simultaneously turned on, the voltage value shared by the pull-down resistor R4 or R5 is within a logic low level.
  • the resistance of the pull-up resistors R2 and R3 should be at least 10 times the resistance of R4 or R5, and several hundred K ohms can be selected, generally about 300K.
  • FIG. 2b is a structural diagram of a second USB device according to an embodiment of the present invention.
  • the USB device is a low-speed USB device, and is different from the USB device of FIG. 2a only in the pull-up resistor R1 and the controllable switch SI.
  • One end of the series branch is connected to the power supply VCC, and the other end is connected to the D-data line.
  • a flowchart of a method for detecting a USB device includes: S30K controlling a USB device to be powered on;
  • the D+ data line of the control USB device or the pull-up resistor R1 of the D-data line is disconnected, the pull-down resistor R4 of the D+ data line is disconnected, and the pull-down resistor R5 of the D-data line is disconnected, and the D+ is enabled.
  • Enabling a pull-up resistor or a pull-down resistor means that the pull-up resistor or the pull-down resistor is connected to the circuit, that is, the pull-up resistor or the pull-down resistor in FIG. 2 is turned off;
  • Disconnecting the pull-up resistor or the pull-down resistor means disconnecting the switch corresponding to the pull-up resistor or the pull-down resistor; wherein, if the D+ data line is connected to the pull-up resistor R1, when the pull-up resistor R1 and the pull-down resistor R4 are simultaneously turned on , or if the D-data line is connected to the pull-up resistor, when the pull-up resistor R1 and the pull-down resistor R5 are turned on at the same time, the voltage value shared by the pull-up resistor R1 is in the range of the logic low level, when the D+ data line When the upper pull-up resistor R2 and the pull-down resistor R4 are simultaneously turned on, or when the pull-up resistor R3 and the pull-down resistor R5 on the D-data line are simultaneously turned on, the voltage value shared by the pull-down resistor R4 or the pull-down resistor R5 is logically Low level range;
  • the pull-down resistors R4 and R5 have a resistance of at least 10 times the pull-up resistor R1, and the pull-up resistors R2 and R3 have a resistance of at least 10 times the pull-down resistors R4 and R5;
  • step S303 may be performed first, or step S303 may be performed first, and then step S302 may be performed to implement the solution of the present invention.
  • USB device is a slave device, and start a USB slave device workflow.
  • the specific process is an existing process, and is not detailed herein;
  • the connection diagram of the USB device and the master device, the D+ and D-data lines of the USB device are respectively connected to the D+ and D-data lines of the master device, and the D+ and D-data lines of the master device are connected.
  • control VBUS drive control module drive output voltage VBUS is valid, that is, 4.75V ⁇ VBUS ⁇ 5.25V, of course, it can be other value range;
  • the step S306 may be performed first, and then the step S307 may be performed; or the step S307 may be performed first, and then the step S306 may be performed to implement the solution of the present invention.
  • step S309 executing step S309, If no, return to step S302 to continue the detection;
  • USB device 5309. Determine that the USB device is the master device, and start the USB host device workflow.
  • the specific process is an existing process, which is not described in detail herein.
  • the USB slave device needs to enable the pull-up resistor R1 on the D+ or D-data line within a certain period of time when the VBUS is detected to be valid; as shown in Figure 6, the USB Schematic diagram of the connection between the device and the USB high-speed or full-speed slave device.
  • the USB device and the slave device are connected to D +, D -, GD and VBUS respectively.
  • this USB device is connected to the USB low-speed slave device.
  • the USB device and the slave device are connected to D+, D-, GND and VBUS respectively.
  • the pull-up resistor R8 of the slave device is connected to D-.
  • the slave device enables R8 (the value of R8 is the value of pull-up resistor R1), then the voltage of D- is 3V, that is, 3.3V* 15K/ (1.5K+15K) ⁇ 3V, which is logically high.
  • the slave device is connected to the USB device, that is, the USB device is the master device.
  • the delay time may be set, and after the delay setting time, the level state of the D+ and D-data lines is stable. After that, the level state of D+D- is detected again.
  • the above method first detects whether the USB device is a slave device. If it is not determined whether the USB device is a master device, it is also possible to first determine whether the USB device is a master device, and then determine whether the USB device is a slave device.
  • a flowchart of a method for detecting a second USB device includes:
  • the D+ data line of the control USB device or the pull-up resistor R1 of the D-data line is disconnected, and the USB device is enabled.
  • the pull-up resistor R2 and the pull-down resistor R4 on the D+ data line are simultaneously turned on, or when the pull-up resistor R3 and the pull-down resistor R5 on the D-data line are simultaneously turned on, the pull-down resistor R4 or the pull-down resistor is turned on.
  • the voltage value shared on R5 is in a logical low level range;
  • the pull-down resistors R4 and R5 have a resistance of at least 10 times the pull-up resistor R1, and the pull-up resistors R2 and R3 have a resistance of at least 10 times the pull-down resistors R4 and R5;
  • controlling the output voltage of the USB drive control module is valid, that is, 4.75V ⁇ VBUS ⁇ 5.25V, of course, it can be other value range;
  • the step S402 may be performed first, and then the step S403 may be performed; or the step S403 may be performed first, and then the step S402 is performed to implement the solution of the present invention.
  • USB device is a master device, and start a USB host device workflow.
  • controlling the output voltage VBUS of the VBUS drive control module is 0;
  • step S407 may be performed first, or step S407 may be performed first, and then step S406 may be performed to implement the solution of the present invention.
  • USB device is a slave device, and start a USB slave device workflow.
  • step S302 or step S402 When the USB device is connected to the peer USB device and the same detection method is used, if two USB devices start detecting at the same time (ie, step S302 or step S402 is performed at the same time), two USB devices may be determined to be the master device at the same time. The connection is invalid, so the detection needs to be restarted, which reduces the connection efficiency.
  • the structure of the peer USB device connected to the USB device is the same as that of the USB device and the same method is used to simultaneously start step S302, the two USB devices determine that they are not slave devices and output the voltage VBUS to the opposite end.
  • step S309 all of them are determined to be the master device. As a result, the connection is invalid.
  • step S402 and step S403 the two USB devices are all valid to the opposite end output voltage VBUS, and the two USB devices need to enable the pull-up resistor R1 on the D+ or D-data line within a certain time when the VBUS is detected to be valid.
  • step S405 it is determined that it is the master device and the connection is invalid.
  • a trigger condition for triggering the USB device not to start detecting simultaneously with the peer USB device is configured, and when the trigger condition is met, the steps are started. S302, so that the USB device does not start performing detection simultaneously with the peer USB device.
  • the control signal can be input to control whether the two devices are not detected at the same time, or the configuration starts when the configuration reaches the set time, and the set times of the two device configurations are different. This also ensures that the two devices will not start detecting at the same time.
  • the USB device and the detecting method of the embodiment of the present invention it is not necessary to detect the level state of the ID pin, but the VBUS, D+, and D-data lines can be used to automatically recognize that the USB device exists as a master device or a slave device. In this way, the chip of the USB DRD device can save one pin resource without affecting the performance of the USB device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Information Transfer Systems (AREA)

Description

一种 USB设备及其检测方法 本申请要求在 2011年 11月 24日提交中国专利局、 申请号为 201010557614.1、 发明名称为
"一种 USB设备及其检测方法"的中国专利申请的优先权， 其全部内容通过引用结合在本申请 中。 技术领域 本发明涉及通信设备技术领域， 尤其是涉及一种 USB设备及其检测方法。 背景技术 符合 USB2.0规范的 USB ( Universal Serial Bus, 通用串行总线）设备一般是 DRD ( Dual Role Device, 双角色设备）设备， 既可以作为主设备， 也可以作为从设备。 如图 la所示， 为符合 USB2.0规范的 USB设备的结构示意图， USB设备的连接管脚包括： VBUS管脚、 ID 管脚、 GND管脚、 D+/D-管脚， USB设备的内部结构包括： 数据收发电路， 其输出通过 D+、 D-数据线连接到 D+/D-管脚， VBUS驱动控制模块，通过 VBUS数据线连接到 VBUS管脚， D+ 数据线通过下拉电阻 R4以及开关 S4接地， D-数据线通过下拉电阻 R5、 开关 S5接地， 如果 该 USB设备是高速或全速设备， 则 D+数据线通过上拉电阻 R1以及开关 S1连接到电源 VCC, 如果该 USB设备是低速设备， 如图 lb所示， 则 D-数据线通过上拉电阻 R1以及开关 S1连接到 vcc。
现有的 USB DRD设备识别本 USB设备在某一个确定的时间点是作为主设备还是从设 备的判断依据是： USB设备的连接管脚中的 ID管脚的电平， 如果 ID管脚的电平为高电平， 则该 USB设备为 USB从设备， 如果 ID管脚为低电平， 则该 USB设备为主设备。 但该检测方 法的缺陷是： USB设备中必须有 ID管脚， 占用了 USB设备的芯片的一个管脚资源。 发明内容 本发明提供一种 USB设备及其检测方法， 不需要通过 ID管脚即可检测 USB设备是主设 备还是从设备， 节省了 USB设备的管脚资源。
一种 USB设备， 包括： 数据收发电路， 其输出端分别连接 D +、 D-数据线， VBUS驱动 控制模块， 还包括：
第一上拉电阻、 第二上拉电阻、 第三上拉电阻和第一开关、 第二开关、 第三开关， 所 述第一上拉电阻和第一开关组成的串联支路，一端连接 VCC,—端连接 D+数据线或 D-数据 线， 所述第二上拉电阻和第二开关组成的串联支路， 一端连接 VCC, —端连接 D+数据线， 所述第三上拉电阻和第三开关组成的串联支路， 一端连接 VCC, —端连接 D-数据线； 第四下拉电阻、 第五下拉电阻和第四开关、 第五开关， 所述第四下拉电阻和第四开关 组成的串联支路一端接地，一端连接 D+数据线， 所述第五下拉电阻和第五开关组成的串联 支路一端接地， 一端连接 D-数据线。
一种 USB设备的检测方法， 包括：
控制 USB设备的 D+数据线或者 D-数据线上的第一上拉电阻断开， D+数据线上的第四 下拉电阻断开， D-数据线上的第五下拉电阻断开， 并使能 D+数据线上的第二上拉电阻及
D-数据线上的第三上拉电阻，其中， 当 D+数据线上的第一上拉电阻和第四下拉电阻同时导 通时， 或者 D-数据线上的第一上拉电阻和第五下拉电阻同时导通时， 第一上拉电阻上分担 的电压值在逻辑上的低电平范围内，当 D+数据线上的第二上拉电阻和第四下拉电阻同时导 通时， 或者 D-数据线上的第三上拉电阻和第五下拉电阻同时导通时， 第四下拉电阻或者第 五下拉电阻上分担的电压值在逻辑上的低电平范围内；
控制 VBUS驱动控制模块的输出电压 VBUS为 0；
检测 USB设备的 D+及 D-数据线的电平状态， 当确定 D+=0以及 D-=0时， 确定 USB设备 为从设备。
一种 USB设备的检测方法， 包括：
控制本 USB设备的 D+数据线或者 D-数据线上的第一上拉电阻断开，并使能 USB设备的 D+数据线上的第二上拉电阻以及第四下拉电阻， D-数据线上的第三上拉电阻以及第五下 拉电阻， 其中， 当 D+数据线上的第一上拉电阻和第四下拉电阻同时导通时， 或者 D-数据线 上的第一上拉电阻和第五下拉电阻同时导通时， 第一上拉电阻上分担的电压值在逻辑上的 低电平范围内， 当 D+数据线上的第二上拉电阻和第四下拉电阻同时导通时，或者 D-数据线 上的第三上拉电阻和第五下拉电阻同时导通时， 第四下拉电阻或者第五下拉电阻上分担的 电压值在逻辑上的低电平范围内；
控制 USB驱动控制模块输出的电压有效；
检测本 USB设备的 D+数据线及 D-数据线的电平状态， 当确定 D+=0、 D-=l或者 D+=l、
D-=0时， 确定本 USB设备为主设备。
本发明实施例提供的 USB设备， 通过在 D+数据线上增加上拉电阻 R2以及开关 S2, 在 D-数据线上增加上拉电阻 R3以及开关 S3 , 并通过控制上拉电阻 Rl、 R2、 R3以及下拉电阻 R4、 R5的状态， 以及控制 VBUS驱动控制模块的输出电压有效与否， 从而不需要通过 ID管 脚即可检测 USB设备是主设备还是从设备， 节省了 USB设备的管脚资源。 附图说明 图 la为现有技术的高速的 USB设备的结构示意图；
图 lb为现有技术的低速的 USB设备的结构示意图
图 2a为本发明实施例提供的第一种 USB设备的结构图；
图 2b为本发明实施例提供的第二种 USB设备的结构图；
图 3为本发明实施例提供的第一种检测 USB设备的方法流程图；
图 4为本发明实施例提供的第二种检测 USB设备的方法流程图；
图 5为为本 USB设备与主设备的连接示意图；
图 6为本 USB设备与 USB高速或全速从设备的连接示意图；
图 7为本 USB设备与 USB低速从设备的连接示意图。 具体实施方式 本发明实施例提供的 USB设备， 在现有的 USB设备的基础上， 在 D+数据线上增加上拉 电阻 R2、 开关 S2, 以及在 D-数据线上增加上拉电阻 R3、 开关 S3。
本发明实施例提供的第一种 USB设备， 如图 2a所示， 该 USB设备是高速或全速 USB设 备， 其中， USB设备的管脚包括： VBUS管脚， D+/D-管脚， GND管脚， USB设备包括： 数据收发电路， 其输出通过 D+、 D-数据线连接到 USB设备的 D+/D-管脚；
VBUS驱动控制模块， 输出通过 VBUS数据线连接到 USB设备的 VBUS管脚； 上拉电阻 Rl、 可控开关 SI组成的串联支路一端连接到电源 VCC (如 3.3V )， 一端连接 到 D+数据线；
上拉电阻 R2、 可控开关 S2组成的串联支路一端连接到电源 VCC , —端连接到 D+数据 线， 上拉电阻 R3、 可控开关 S3组成的串联支路一端连接到电源 VCC , —端连接到数据线 D-数据线；
下拉电阻 R4、 可控开关 S4组成的串联支路一端接地， 一端连接到 D+数据线， 下拉电 阻 R5、 可控开关 S5组成的串联支路一端接地， 一端连接到 D-数据线。
其中上拉电阻 R1的阻值最小， 下拉电阻 R4、 R5的阻值在同一数量级， 且远大于上拉 电阻 R1的阻值， 以保证上拉电阻 R1和下拉电阻 R4或 R5同时导通时， 上拉电阻 R1上分担的 电压值在逻辑上的低电平范围内， 也就是当上拉电阻 R1和 R4同时导通， R1上分担的电压 几乎为 0 , 其中， 上拉电阻可以选择几 K欧姆， 下拉电阻 R4、 R5的阻值至少要是上拉电阻 R1的 10倍， 可以选择几十 K欧姆， 一般选择 R1为 1.5K左右， R4、 R5为 15K左右。
上拉电阻 R2、 R3的阻值在同一数量级， 且 R2、 R3的阻值远大于 R4、 R5的阻值， 以保 证 D+数据线上的上拉电阻 R2和下拉电阻 R4同时导通时， 或者 D-数据线上的上拉电阻 R3和 下拉电阻 R5同时导通时， 下拉电阻 R4或者 R5上分担的电压值在逻辑上的低电平范围内， 其中， 上拉电阻 R2、 R3的阻值至少要是 R4或 R5阻值的 10倍， 可以选择几百 K欧姆， 一般选 择 300K左右。
如图 2b所示，为本发明实施例提供的第二种 USB设备的结构图，该 USB设备是低速 USB 设备， 和图 2a的 USB设备的不同仅在于上拉电阻 Rl、 可控开关 SI组成的串联支路一端连接 到电源 VCC, —端连接到 D-数据线。
如图 3所示， 为本发明实施例提供的第一种检测 USB设备的方法流程图， 具体包括： S30K 控制 USB设备上电；
5302、控制 USB设备的 D+数据线或者 D-数据线上的上拉电阻 R1断开， D+数据线上的 下拉电阻 R4断开， D-数据线上的下拉电阻 R5断开， 并使能 D+数据线上的上拉电阻 R2^D- 数据线上的上拉电阻 R3;
使能上拉电阻或下拉电阻， 是指将该上拉电阻或者下拉电阻接入到电路中， 即对图 2 中的上拉电阻或下拉电阻， 将其对应的开关关闭；
断开上拉电阻或下拉电阻， 是指将该上拉电阻或下拉电阻对应的开关断开； 其中， 如果 D+数据线连接上拉电阻 R1 , 当上拉电阻 R1和下拉电阻 R4同时导通时， 或 者如果 D-数据线连接上拉电阻， 当上拉电阻 R1和下拉电阻 R5同时导通时， 上拉电阻 R1上 分担的电压值在逻辑上的低电平的范围内， 当 D+数据线上的上拉电阻 R2和下拉电阻 R4同 时导通时， 或者 D-数据线上的上拉电阻 R3和下拉电阻 R5同时导通时， 下拉电阻 R4或者下 拉电阻 R5上分担的电压值在逻辑上的低电平范围内；
较佳地， 下拉电阻 R4、 R5的阻值至少为上拉电阻 R1的 10倍， 上拉电阻 R2、 R3的阻值 至少为下拉电阻 R4、 R5的 10倍；
5303、 控制 VBUS驱动控制模块的输出电压 VBUS=0;
其中，可以先执行步骤 S302,再执行步骤 S303;或者先执行步骤 S303 ,再执行步骤 S302, 都可以实现本发明的方案。
5304、检测数据线 D+、 D-的电平状态， 判断 D+、 D-的电平状态是否满足 D+=0, D-=0， 如果是， 执行步骤 S305 , 如果否， 执行步骤 S306;
5305、确定该 USB设备是从设备， 并开始 USB从设备工作流程， 具体过程为现有流程， 这里不再详述；
此处的判断依据是： 如果该 USB设备连接的是主设备（例如 PC机）， 由于主设备的 D+、 D-数据线上是有下拉到 GND的与 R4、 R5阻值相等的下拉电阻，假设 Rl = 1.5K , R2、 R3 =300K， R4、 R5=15K, 所以 D +、 D-的电压∞0V, 即 3.3V*15K/ ( 300K+15K ) ∞ 0V;
如图 5所示， 为本 USB设备和主设备的连接示意图， 本 USB设备的 D+、 D-数据线分别 连接主设备的 D+、 D-数据线，主设备的 D +、 D-数据线上分别有下拉到 GND的下拉电阻 R6、 R7 ( R6的取值即 R5的值、 R7的取值即 R4的值）， 所以 D+、 D-的电压∞0V, 即 3.3V* 15K/ ( 300K+15K ) ∞0V。
所以， 当 D+=0, D-=0, 说明与该 USB设备连接的是主设备， 即该 USB设备是从设备；
5306、 使能 USB设备的 D+数据线上的下拉电阻 R4, 及 D-数据线上的下拉电阻 R5;
5307、控制 VBUS驱动控制模块驱动的输出电压 VBUS有效， 即 4.75V < VBUS < 5.25V, 当然， 还可以是其它取值范围；
其中，可以先执行步骤 S306,再执行步骤 S307;或者先执行步骤 S307,再执行步驟 S306, 都可以实现本发明的方案。
5308、 检测数据线 D+、 D-的电平状态， 判断 D+、 D-的电平状态是否满足 D+=l、 D-=0 或者 D+=0、 D-=l , 如果是， 执行步驟 S309, 如果否， 则返回步骤 S302继续检测；
如果否， 则说明目前没有 USB设备和本 USB设备连接， 需要返回步骤 S302继续检测。
5309、 确定该 USB设备是主设备， 并开始 USB主设备工作流程， 具体过程为现有流程， 这里不再详述。
此处的判断依据是： 根据 USB规范的约定， USB从设备在检测到 VBUS有效的一定时 间内需要使能 D+或者 D-数据线上的上拉电阻 R1 ; 如图 6所示， 为本 USB设备与 USB高速或全速从设备的连接示意图， 本 USB设备和从设 备的 D +、 D -、 G D以及 VBUS分别相接， 因为本 USB设备的输出电压 VBUS有效， 因此从 设备的上拉电阻 R9是连接到 D+数据线上， 从设备使能 R9 ( R9的值即上拉电阻 R1的值）， 则 D+的电压∞3V， 即 3.3V* 15K/ ( 1.5K+15K ) ~ 3V, 也就是逻辑上的高电平 1， 而 D-还处于 « 0V状态， 即 D+=l、 D-=0;
如图 7所示， 为本 USB设备与 USB低速从设备的连接示意图， 本 USB设备和从设备的 D+、 D -、 GND以及 VBUS分别相接， 从设备的上拉电阻 R8是连接到 D-数据线上， 从设备使 能 R8 ( R8的值即上拉电阻 R1的值）， 则 D-的电压 3V, 即 3.3V* 15K/ ( 1.5K+15K ) ∞3V, 也就是逻辑上的高电平 1， 而 D+还处于《0V状态， 即 D+=0、 D-=l ;
所以， 当 D+=l , D-=0或者 D+=0、 D-=l , 说明与该 USB设备连接的是从设备， 即该 USB 设备是主设备。
较佳地，在步骤 S304、 S308中，检测数据线 D+、 D-的电平状态之前， 可设置延时时间， 延时设定时间后， 待 D+、 D-数据线上的电平状态稳定后， 再检测 D+ D-的电平状态。
上述方法是先检测 USB设备是否是从设备，如果不是再判断该 USB设备是否是主设备， 当然也可以先判断该 USB设备是否是主设备， 再判断该 USB设备是否是从设备。
如图 4所示， 为本发明实施例提供的第二种 USB设备的检测方法流程图， 具体包括：
5401、 控制 USB设备上电；
5402、控制 USB设备的 D+数据线或 D-数据线上的上拉电阻 R1断开， 并使能 USB设备的 D+数据线上的上拉电阻 R2、 下拉电阻 R4， 以及 D-数据线上的上拉电阻 R3、 下拉电阻 R5; 其中， 如果 D+数据线上连接有上拉电阻 Rl， 当上拉电阻 R1和下拉电阻 R4同时导通时， 或者如果 D-数据线上连接有上拉电阻 R1 , 当上拉电阻 R1和下拉电阻 R5同时导通时， 上拉 电阻 R1上分担的电压值在逻辑上的低电平范围内， 当 D+数据线上的上拉电阻 R2和下拉电 阻 R4同时导通时， 或者 D-数据线上的上拉电阻 R3和下拉电阻 R5同时导通时， 下拉电阻 R4 或者下拉电阻 R5上分担的电压值在逻辑上的低电平范围内；
较佳地， 下拉电阻 R4、 R5的阻值至少为上拉电阻 R1的 10倍， 上拉电阻 R2、 R3的阻值 至少为下拉电阻 R4、 R5的 10倍；
5403、 控制 USB驱动控制模块的输出电压有效， 即 4.75V < VBUS < 5.25V, 当然， 还 可以是其它取值范围；
其中，可以先执行步骤 S402,再执行步骤 S403;或者先执行步骤 S403 ,再执行步驟 S402, 都可以实现本发明的方案。
5404、 检测 USB设备的 D+数据线及 D-数据线的电平状态， 判断 D+/D-的电平状态是否 满足 D+=l、 D-=0或者 D+=0、 D-=l , 如果是， 执行步骤 S405 , 如果否， 执行步骤 S406;
S405、 确定该 USB设备是主设备， 并开始 USB主设备工作流程；
5406、 断开 USB设备的 D+数据线上的下拉电阻 R4以及 D-数据线上的下拉电阻 R5;
5407、 控制 VBUS驱动控制模块的输出电压 VBUS为 0;
其中，可以先执行步骤 S406,再执行步骤 S407;或者先执行步驟 S407,再执行步驟 S406, 都可以实现本发明的方案。
S408、 检测 USB设备的 D+/D-数据线的电平状态， 判断 D+/D-的电平状态是否满足
D+=0、 D-=0, 如果是， 执行步驟 S409, 如果否， 返回执行步骤 S402, 继续检测；
如果否， 则说明目前没有 USB设备和本 USB设备连接， 需要返回步骤 S402继续检测。 S409、 确定该 USB设备是从设备， 并开始 USB从设备工作流程。
较佳地， 在步骤 S404、 S408中， 检测数据线 D+/D-的电平状态之前， 可设置延时时间， 延时设定时间后， 待 D +、 D=数据线上的电平状态稳定后， 再检测 D+/D-的电平状态。
在本 USB设备与对端 USB设备连接且采用同一检测方法时， 如果两个 USB设备同时开 始检测 （即同时执行步骤 S302或步骤 S402 ), 则可能导致两个 USB设备同时确定自身为主 设备而导致连接无效， 因此需要重新开始进行检测， 降低了连接效率。 参照图 3 , 如果本 USB设备连接的对端 USB设备的结构与本 USB设备相同且采用同一方法同时开始执行步骤 S302, 则两个 USB设备均确定自身不是从设备并向对端输出电压 VBUS有效， 并使能电阻 R4、 R5 , 两个 USB设备在检测到 VBUS有效的一定时间内需要使能 D+或者 D-数据线上的上 拉电阻 R1 , 这样在步骤 S309中， 均确定自身为主设备从而出现连接无效。 参照图 4, 如果 本 USB设备连接的对端 USB设备的结构与本 USB设备相同且采用同一方法同时开始执行步 驟 S402和步骤 S403， 则两个 USB设备均向对端输出电压 VBUS有效， 两个 USB设备在检测 到 VBUS有效的一定时间内需要使能 D+或者 D-数据线上的上拉电阻 R1 , 这样在步骤 S405 中， 均确定自身为主设备从而出现连接无效。
优选地， 本发明实施例中， 在两 USB采用同一方法检测时， 对于本 USB设备， 配置触 发本 USB设备不与对端 USB设备同时开始检测的触发条件， 在满足触发条件时， 开始执行 步骤 S302, 从而使得本 USB设备不与对端 USB设备同时开始执行检测。 具体地， 如配置接 收到外部控制信号时开始检测，这样可以输入控制信号控制两个设备不会同时检测，或者， 配置到达设定时间时开始检测， 而两个设备配置的设定时间不同， 从而也可以保证两个设 备不会同时开始检测。
采用本发明实施例的 USB设备以及检测方法， 不需要检测 ID管脚的电平状态， 只是利 用 VBUS、 D+、 D-数据线即可自动识别该 USB设备是作为主设备或者从设备存在。 这样， 即可在不影响 USB设备性能的前提下， USB DRD设备的芯片可以节省一个管脚的资源。
显然， 本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和 范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内， 则本发明也意图包含这些改动和变型在内。

Claims

权 利 要 求
1、 一种 USB设备， 包括： 数据收发电路和 VBUS驱动控制模块， 所述数据收发电路的 输出端分别连接 D+数据线、 D-数据线， 其特征在于， 还包括：
第一上拉电阻、 第二上拉电阻、 第三上拉电阻和第一开关、 第二开关、 第三开关， 所 述第一上拉电阻和第一开关组成的串联支路， 一端连接电源 VCC, —端连接 D+数据线或 D-数据线， 所述第二上拉电阻和第二开关组成的串联支路， 一端连接 VCC , —端连接 D+ 数据线， 所述第三上拉电阻和第三开关组成的串联支路，一端连接 VCC,—端连接 D-数据 线；
第四下拉电阻、 第五下拉电阻和第四开关、 第五开关， 所述第四下拉电阻和第四开关 组成的串联支路一端接地，一端连接 D+数据线， 所述第五下拉电阻和第五开关组成的串联 支路一端接地， 一端连接 D-数据线。
2、 如权利要求 1所述的设备， 其特征在于， 当 D+数据线上的第一上拉电阻和第四下拉 电阻同时导通时， 或者 D-数据线上的第一上拉电阻和第五下拉电阻同时导通时， 第一上拉 电阻上分担的电压值在逻辑上的低电平范围内，当 D+数据线上的第二上拉电阻和第四下拉 电阻同时导通时， 或者 D-数据线上的第三上拉电阻和第五下拉电阻同时导通时， 第四下拉 电阻或者第五下拉电阻上分担的电压值在逻辑上的低电平范围内。
3、 如权利要求 1所述的设备， 其特征在于， 所述第四下拉电阻、 第五下拉电阻的阻值 至少为第一上拉电阻的 10倍， 所述第二上拉电阻的阻值至少为第四下拉电阻的 10倍， 第三 上拉电阻的阻值至少为第五下拉电阻的 10倍。
4、一种对权利要求 1所述的 USB设备的检测方法， 其特征在于， 包括：
控制本 USB设备的 D+数据线或者 D-数据线上的第一上拉电阻断开， D+数据线上的第 四下拉电阻断开， D-数据线上的第五下拉电阻断开， 并使能 D+数据线上的第二上拉电阻 数据线上的第三上拉电阻，其中， 当 D+数据线上的第一上拉电阻和第四下拉电阻同时 导通时， 或者 D-数据线上的第一上拉电阻和第五下拉电阻同时导通时， 第一上拉电阻上分 担的电压值在逻辑上的低电平范围内，当 D+数据线上的第二上拉电阻和第四下拉电阻同时 导通时， 或者 D-数据线上的第三上拉电阻和第五下拉电阻同时导通时， 第四下拉电阻或者 第五下拉电阻上分担的电压值在逻辑上的低电平范围内；
控制 VBUS驱动控制模块的输出电压 VBUS为 0；
检测本 USB设备的 D+数据线及 D-数据线的电平状态， 当确定 D+=0以及 D-=0时， 确定 本 USB设备为从设备。
5、 如权利要求 4所述的方法， 其特征在于， 当 D+数据线、 D-数据线的电平状态不满足 D+=0, D-=0时， 还包括： 使能本 USB设备的 D+数据线上的第四下拉电阻以及 D-数据线上的第五下拉电阻； 控制 VBUS驱动控制模块的输出电压有效；
检测本 USB设备的 D+数据线及 D-数据线的电平状态， 当确定 D+=0、 D-=l或者 D+=l、 D-=0时， 确定本 USB设备为主设备。
6、 如权利要求 4或 5所述的方法， 其特征在于， 所述检测本 USB设备的 D+数据线及 D- 数据线的电平状态之前， 还包括：
延时设定时间， 待本 USB设备的 D+数据线、 D-数据线的电平状态稳定。
7、 如权利要求 4所述的方法， 其特征在于， 所述第四下拉电阻、 第五下拉电阻的阻值 至少为第一上拉电阻的 10倍， 所述第二上拉电阻的阻值至少为第四下拉电阻的 10倍， 第三 上拉电阻的阻值至少为第五下拉电阻的 10倍。
8、 如权利要求 4所述的方法， 其特征在于，
与本 USB设备连接的对端 USB设备釆用与本 USB设备相同的检测方法， 在本 USB设备 中设置不与对端 USB设备同时开始检测的触发条件， 在满足触发条件时， 本 USB设备开始 检测。
9、 一种对权利要求 1所述的 USB设备的检测方法， 其特征在于， 包括：
控制本 USB设备的 D+数据线或者 D-数据线上的第一上拉电阻断开， 并使能 D+数据线 上的第二上拉电阻以及第四下拉电阻， D-数据线上的第三上拉电阻以及第五下拉电阻， 其中， 当 D+数据线上的第一上拉电阻和第四下拉电阻同时导通时，或者 D-数据线上的第一 上拉电阻和第五下拉电阻同时导通时， 第一上拉电阻上分担的电压值在逻辑上的低电平范 围内， 当 D+数据线上的第二上拉电阻和第四下拉电阻同时导通时，或者 D-数据线上的第三 上拉电阻和第五下拉电阻同时导通时， 第四下拉电阻或者第五下拉电阻上分担的电压值在 逻辑上的低电平范围内；
控制本 USB驱动控制模块输出的电压有效；
检测本 USB设备的 D+数据线及 D-数据线的电平状态， 当确定 D+=0、 D-=l或者 D+=l、 D-=0时， 确定本 USB设备为主设备。
10、 如权利要求 9所述的方法， 其特征在于， 当 D+数据线、 D-数据线的电平状态不满 足 D+=0、 D-=l或者 D+=l、 D-=0时， 还包括：
断开本 USB设备的 D+数据线上的第四下拉电阻以及 D-数据线上的第五下拉电阻； 控制 VBUS驱动控制模块的输出电压 VBUS为 0；
检测 USB设备的 D+数据线及 D-数据线的电平状态， 当确定 D+=0以及 D-=0时， 确定本
USB设备为从设备。
11、 如权利要求 9或 10所述的方法， 其特征在于， 所述检测本 USB设备的 D+数据线及 D-数据线的电平状态之前， 还包括： 延时设定时间， 待本 USB设备的 D+数据线、 D-数据线的电平状态稳定。
12、 如权利要求 9所述的方法， 其特征在于， 所述第四下拉电阻、 第五下拉电阻的阻 值至少为第一上拉电阻的 10倍， 所述第二上拉电阻的阻值至少为第四下拉电阻的 10倍， 第 三上拉电阻的阻值至少为第五下拉电阻的 10倍。
13、 如权利要求 9所述的方法， 其特征在于，
与本 USB设备连接的对端 USB设备采用与本 USB设备相同的检测方法， 在本 USB设备 中设置不与对端 USB设备同时开始检测的触发条件， 在满足触发条件时， 本 USB设备开始 检测。
PCT/CN2011/082826 2010-11-24 2011-11-24 一种usb设备及其检测方法 Ceased WO2012068997A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US13/989,101 US8793425B2 (en) 2010-11-24 2011-11-24 USB device and detection method thereof
EP11842711.1A EP2645262A4 (en) 2010-11-24 2011-11-24 USB DEVICE AND DETECTION METHOD THEREOF

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010557614.1 2010-11-24
CN201010557614.1A CN102479133B (zh) 2010-11-24 2010-11-24 一种usb设备及其检测方法

Publications (1)

Publication Number Publication Date
WO2012068997A1 true WO2012068997A1 (zh) 2012-05-31

Family

ID=46091785

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2011/082826 Ceased WO2012068997A1 (zh) 2010-11-24 2011-11-24 一种usb设备及其检测方法

Country Status (4)

Country Link
US (1) US8793425B2 (zh)
EP (1) EP2645262A4 (zh)
CN (1) CN102479133B (zh)
WO (1) WO2012068997A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361581A (zh) * 2018-09-11 2019-02-19 南京南瑞继保电气有限公司 一种一主多从式高速串行通信系统和通讯方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8850097B2 (en) * 2012-07-16 2014-09-30 Verifone, Inc. USB apparatus and embedded system incorporating same
TWI501085B (zh) * 2013-05-17 2015-09-21 Primax Electronics Ltd 通用序列匯流排介面偵測裝置
US10114401B2 (en) * 2013-11-18 2018-10-30 Infineon Technologies Ag System and method for a serial bus interface
CN104808104A (zh) 2014-01-28 2015-07-29 广东欧珀移动通信有限公司 接口插接异常检测电路和方法
US9588560B2 (en) * 2014-05-28 2017-03-07 Nokia Technologies Oy Baseband PD communication over USB standard a connector
EP3195132A1 (en) 2014-09-15 2017-07-26 Micro Motion, Inc. A method and apparatus to control a mode of a device
CN105824732A (zh) * 2015-09-18 2016-08-03 维沃移动通信有限公司 一种usb检测方法和检测系统
CN105607995A (zh) * 2015-11-11 2016-05-25 北汽福田汽车股份有限公司 一种软件测试系统、方法及装置
CN106066840A (zh) * 2016-05-27 2016-11-02 北京小鸟看看科技有限公司 一种切换电子设备主从状态的方法及一种电子设备
KR102781369B1 (ko) * 2016-06-29 2025-03-17 삼성전자주식회사 전자 장치의 역할을 결정하는 방법 및 그 전자 장치
CN109101376B (zh) * 2018-07-10 2020-09-22 苏州浪潮智能科技有限公司 一种usb测速装置及系统
CN111209237B (zh) * 2019-12-20 2023-02-28 深圳宝龙达信息技术股份有限公司 一种可选择供电方向的Type-C转Type-C连接线
CN111324565A (zh) * 2020-03-19 2020-06-23 深圳源诚技术有限公司 一种多路usb接口切换系统及方法
US11609876B1 (en) * 2022-08-31 2023-03-21 Nanjing qinheng Microelectronics Co., Ltd. USB multiplexing single-wire interface unit, chip and communication system
DE102023104775A1 (de) * 2023-02-27 2024-08-29 WAGO Verwaltungsgesellschaft mit beschränkter Haftung Busschnittstelle für einen zweileiterbus mit einstellbaren pull-up/pull-down widerstandswerten
TWI842470B (zh) * 2023-04-11 2024-05-11 瑞昱半導體股份有限公司 藉由串列通訊匯流排與主裝置進行通訊的電子裝置以及針對電子裝置進行辨識符的指定的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310402A (zh) * 2000-01-14 2001-08-29 密克罗奇普技术公司 模拟通用串行总线设备连接和分离的方法
JP2005196352A (ja) * 2004-01-05 2005-07-21 Fuji Xerox Co Ltd 画像処理装置
CN101221546A (zh) * 2007-01-12 2008-07-16 奇岩电子股份有限公司 可自动检测通用串行总线主机或外围设备的装置
CN101359316A (zh) * 2007-08-03 2009-02-04 大唐移动通信设备有限公司 一种实现通用串行总线usb otg的方法及装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6460094B1 (en) * 1998-07-08 2002-10-01 Microsoft Corporation Peripheral device configured to detect the type of interface to which it is connected and configuring itself accordingly
US6442734B1 (en) * 1998-07-08 2002-08-27 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6625790B1 (en) * 1998-07-08 2003-09-23 Microsoft Corporation Method and apparatus for detecting the type of interface to which a peripheral device is connected
US6671765B1 (en) * 1999-11-22 2003-12-30 Texas Instruments Incorporated Architecture enabling code overlay using a dedicated endpoint
US6526468B1 (en) * 1999-12-15 2003-02-25 Robotel Electronique Inc. Peripheral bus extender
TW512232B (en) * 2001-05-08 2002-12-01 Prolific Technology Inc USB connection-detection circuitry and operation methods of the same
JP3382933B2 (ja) * 2001-07-27 2003-03-04 沖電気工業株式会社 インタフェース回路
KR100495657B1 (ko) * 2002-05-03 2005-06-16 삼성전자주식회사 복수의 통신 모드들을 갖는 집적 회로 장치 및 그것의동작 방법
JP3643822B2 (ja) * 2002-09-20 2005-04-27 沖電気工業株式会社 インタフェース回路
TWI289977B (en) * 2003-09-17 2007-11-11 Genesys Logic Inc Frequency lock method for ultra-wide band, and the associated devices thereof
CN100410910C (zh) * 2004-09-27 2008-08-13 新科电子集团有限公司 采用通用串行总线的数据传输及控制系统以及相应的方法
EP1758029B1 (fr) * 2005-08-19 2009-09-30 Stmicroelectronics SA Périphérique USB sécurisé
US7478191B2 (en) * 2006-04-14 2009-01-13 Standard Microsystems Corporation Method for automatically switching USB peripherals between USB hosts
US7644217B2 (en) * 2007-03-02 2010-01-05 Microchip Technology Incorporated Detecting connection to a USB host or hub without using an extra status input
CN101599035A (zh) * 2008-06-05 2009-12-09 鸿富锦精密工业（深圳）有限公司 Usb端口测试装置及方法
CN101526930A (zh) * 2008-10-13 2009-09-09 建荣集成电路科技(珠海)有限公司 Usb接口主从机检测装置及检测方法
CN101989246A (zh) * 2009-07-29 2011-03-23 鸿富锦精密工业（深圳）有限公司 可自动切换usb主从设备模式的电子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310402A (zh) * 2000-01-14 2001-08-29 密克罗奇普技术公司 模拟通用串行总线设备连接和分离的方法
JP2005196352A (ja) * 2004-01-05 2005-07-21 Fuji Xerox Co Ltd 画像処理装置
CN101221546A (zh) * 2007-01-12 2008-07-16 奇岩电子股份有限公司 可自动检测通用串行总线主机或外围设备的装置
CN101359316A (zh) * 2007-08-03 2009-02-04 大唐移动通信设备有限公司 一种实现通用串行总线usb otg的方法及装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2645262A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109361581A (zh) * 2018-09-11 2019-02-19 南京南瑞继保电气有限公司 一种一主多从式高速串行通信系统和通讯方法

Also Published As

Publication number Publication date
CN102479133A (zh) 2012-05-30
EP2645262A4 (en) 2016-04-20
US8793425B2 (en) 2014-07-29
US20130326094A1 (en) 2013-12-05
CN102479133B (zh) 2014-02-12
EP2645262A1 (en) 2013-10-02

Similar Documents

Publication Publication Date Title
WO2012068997A1 (zh) 一种usb设备及其检测方法
US7193442B2 (en) USB 1.1 for USB OTG implementation
CN108885601B (zh) Usb多主机端点反射器集线器
CN101359316B (zh) 一种实现通用串行总线usb otg的方法及装置
CN102820682B (zh) 一种通过usb接口通信并为外部设备充电的装置及方法
US9395780B2 (en) USB bridge circuit gating RID—A and RID—GND for IDGND
CN112639753B (zh) 聚合带内中断
CN101901201A (zh) 一种在电子设备上实现usb otg功能的方法和装置
CN101208680A (zh) 对通用串行总线(usb)挂起和恢复操作的增强
CN105808480A (zh) Usb otg设备的角色切换方法、系统及usb otg设备
JP2012533106A (ja) Ｕｓｂアタッチメントの検出
CN101765850B (zh) 存储卡控制设备和用来控制存储卡控制设备的方法
WO2012146024A1 (zh) 一种具有usb接口的电子设备及其usb通信启动方法
TWI394346B (zh) 具快充手持式多媒體裝置的主機板
WO2017063459A1 (zh) Usb控制装置及设备
CN110032533A (zh) C型通用序列汇流排接口电路及其接脚旁路方法
CN114690882A (zh) 低功率嵌入式USB2(eUSB2)中继器
WO2010115363A1 (zh) 一种数据传输速度的自适应方法及外围设备
WO2013049980A1 (zh) 一种转接装置及转接方法
CN101299208B (zh) 双模通用串行总线设备及其控制方法
CN105487995B (zh) 扩展主机控制器和其操作方法
CN100476777C (zh) 具有主机/装置功能的usb界面及其控制方法
CN103207850B (zh) 异质设备的传输系统
CN100338594C (zh) 具主机模式与被控模式切换功能的usb控制电路及其方法
TWI394036B (zh) 主機板

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11842711

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13989101

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2011842711

Country of ref document: EP