WO2012098741A1 - 制御システム - Google Patents

制御システム Download PDF

Info

Publication number
WO2012098741A1
WO2012098741A1 PCT/JP2011/074043 JP2011074043W WO2012098741A1 WO 2012098741 A1 WO2012098741 A1 WO 2012098741A1 JP 2011074043 W JP2011074043 W JP 2011074043W WO 2012098741 A1 WO2012098741 A1 WO 2012098741A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
clock
function
unit
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/074043
Other languages
English (en)
French (fr)
Inventor
政和 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Casio Mobile Communications Ltd
Original Assignee
NEC Casio Mobile Communications Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Casio Mobile Communications Ltd filed Critical NEC Casio Mobile Communications Ltd
Priority to CN201180065494.6A priority Critical patent/CN103329064B/zh
Priority to EP11856057.2A priority patent/EP2667284A4/en
Priority to US13/977,415 priority patent/US20130297953A1/en
Priority to JP2012553560A priority patent/JP5870935B2/ja
Publication of WO2012098741A1 publication Critical patent/WO2012098741A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a control system and a control device that control a power supply voltage and a clock frequency to be supplied.
  • DVFS Dynamic Voltage and Frequency Scaling
  • This function realizes power saving by appropriately setting the required frequency and the appropriate voltage in the system.
  • the CPU Central Processing Unit
  • IEM for example, see Non-Patent Document 1.
  • a method is used in which a voltage and a frequency when a specific application is started are defined in advance without using a function such as IEM, and the voltage and frequency defined by software judgment are set by software. .
  • FIG. 1 is a time chart showing an example of timing when the frequency of a clock supplied to the CPU is switched from low to high by a general DVFS.
  • FIG. 2 is a time chart showing an example of timing when the frequency of the clock supplied to the CPU is switched from high to low by general DVFS.
  • the frequency cannot be increased when the necessary voltage is not applied. Whether it is necessary to increase or decrease the frequency is managed by software, but the management of software becomes complicated and the processing of the system increases for management. There is.
  • An object of the present invention is to provide a control system and a control device that solve the above-described problems.
  • the control system of the present invention In a control system composed of a power supply device capable of supplying power of a plurality of voltages and a control device connected to the power supply device and a CPU,
  • the controller is A storage unit for storing a voltage and a clock frequency required for each of a plurality of functions of the CPU;
  • a power control unit that instructs the power supply device to supply the power at the highest voltage among the voltages corresponding to the function that is operating among the plurality of functions stored in the storage unit.
  • a clock supply unit configured to supply a clock having the highest frequency to the CPU among the frequencies corresponding to the function being operated among the plurality of functions stored in the storage unit;
  • the power supply device A power supply unit for supplying the power to the CPU at a voltage instructed by the power control unit;
  • an interrupt notification unit that notifies the control device when the change is completed,
  • the power supply control unit changes the frequency to the frequency according to the function.
  • the clock supply unit responds to the function after receiving the notification from the interrupt notification unit. A clock having a frequency is supplied.
  • control device of the present invention A control device, A storage unit that stores a voltage and a clock frequency required for each of a plurality of functions of a CPU connected to the control device; A power supply device that supplies power to the CPU so as to supply power at the highest voltage among the voltages corresponding to the function of the plurality of functions that is stored in the storage unit.
  • a power control unit for instructing A clock supply unit configured to supply a clock having the highest frequency to the CPU among the frequencies corresponding to the function being operated among the plurality of functions stored in the storage unit; When switching to a function in which the frequency of the clock supplied by the clock supply unit is lower than the frequency currently supplied by the clock supply unit occurs, the power supply control unit changes the frequency to the frequency according to the function.
  • the clock supply unit Instructing the power supply to be supplied at a voltage corresponding to the frequency after the switching is completed, When switching to a function in which the frequency of the clock to be supplied is higher than the currently supplied frequency occurs, the clock supply unit completes the change of the voltage supplied from the power supply device, and then A clock with a frequency according to the function is supplied.
  • FIG. 4 is a flowchart for explaining processing using a flag table when an operating function is switched among a plurality of functions included in the CPU shown in FIG. 3 in the present embodiment. It is a flowchart for demonstrating a process when there exists a change in the flag of the flag table memorize
  • FIG. 3 is a diagram showing an embodiment of the control system of the present invention.
  • this embodiment includes a system LSI 100 and a power supply device 500 that is a power supply LSI that supplies power to the system LSI 100.
  • the system LSI 100 is provided with a control device 200, which is a power frequency control unit, a CPU 300, and a peripheral 400.
  • the power supply device 500 is provided with a power supply unit 510 and an interrupt notification unit 520.
  • control device 200 is provided with a storage unit 210, a power supply control unit 220, a clock supply unit 230, and a determination unit 240.
  • the storage unit 210 stores in advance the voltage and clock frequency required for each of the plurality of functions of the CPU 300. Note that the storage unit 210 may be configured by a register.
  • FIG. 4 is a diagram illustrating an example of correspondence between functions and settings stored in the storage unit 210 illustrated in FIG.
  • the storage unit 210 shown in FIG. 3 stores a plurality of functions provided in the CPU 300 in association with settings necessary for the functions to operate.
  • the “function” stored here may be information for identifying an operating function.
  • the “setting” stored here may be information that can specify the setting for operation.
  • FIG. 5 is a diagram showing an example of setting contents such as voltage and frequency stored in the storage unit 210 shown in FIG.
  • the storage unit 210 shown in FIG. 3 stores a voltage (voltage value) and a frequency in association with each of the plurality of settings shown in FIG.
  • n settings from setting 1 to setting n n is a natural number
  • n sets of setting contents are stored. This setting content is set in advance from the outside.
  • the communication interface between the CPU 300 and the power supply device 500 is IIC
  • settings such as a power supply voltage and a clock frequency necessary for the communication function are stored.
  • an address or a sub address where a voltage value is set may be set.
  • setting 1 (low order) has the lowest voltage and frequency
  • setting n (high order) has the highest voltage and frequency. That is, the voltage and frequency increase in order from setting 1 to setting n.
  • the storage unit 210 stores counter values corresponding to a plurality of settings as a counter table.
  • FIG. 6 is a diagram illustrating an example of a counter table stored in the storage unit 210 illustrated in FIG.
  • the storage unit 210 shown in FIG. 3 stores counter values corresponding to the plurality of settings shown in FIG.
  • the stored counter value is a value counted by a counter (not shown) provided in the control device 200.
  • the counter value of the setting m is incremented in the counter table. Also, if the setting m is no longer necessary, that is, if the operation of the function that requires the setting m is stopped, the counter value of the setting m in the counter table is decremented.
  • the reason for using the counter is that the setting of each DVFS is not assigned to each function, but for example, there may be two or more functions that require setting m. This is because if the counter value is 0, the frequency m of the setting m is unnecessary, and if it is 1 or more, it is determined that it is necessary.
  • the upper limit of the counter is 255 (a function that can be registered for one setting), the counter may be 1 byte for each setting.
  • setting 1 is the lowest and setting n is the highest in FIG.
  • the determination unit 240 determines that a function switching has occurred when a function that is not operating is activated or a function that is operating is stopped among a plurality of functions included in the CPU 300. Further, when the determination unit 240 determines that the function switching has occurred, the determination unit 240 compares the frequency of the clock supplied by the clock supply unit 230 with the frequency currently supplied by the clock supply unit 230.
  • the power supply control unit 220 instructs the power supply device 500 to supply power at the highest voltage among the voltages corresponding to the function that is operating stored in the storage unit 210. To do. In addition, when switching to a function in which the frequency of the clock supplied by the clock supply unit 230 is lower than the frequency currently supplied by the clock supply unit 230 occurs, the power supply control unit 220 has a frequency corresponding to the function. After the switching to is completed, the power supply device 500 is instructed to supply power at a voltage corresponding to the frequency after the switching.
  • the power supply control unit 220 performs the above-described processing based on the comparison result in the determination unit 240.
  • the clock supply unit 230 generates a clock having the highest frequency among the frequencies stored in the storage unit 210 according to the function that is operating, and supplies the clock to the CPU 300. In addition, when switching to a function in which the frequency of the clock to be supplied is higher than the currently supplied frequency occurs, the clock supply unit 230 receives a notification from the interrupt notification unit 520 and then responds to the function. Supply a clock with a different frequency.
  • the clock supply unit 230 compares the frequency of the clock to be supplied with the currently supplied frequency, and described above based on the comparison result. Process.
  • CPU 300 controls control device 200 and peripheral 400. Further, the CPU 300 has a plurality of functions.
  • the peripheral 400 is a general peripheral function excluding the memory in the system LSI 100 and includes a plurality of functions (devices). In the present embodiment, the peripheral 400 is collectively referred to as the peripheral 400.
  • the power supply unit 510 can supply power of a plurality of voltages.
  • the power supply unit 510 supplies power (CPU power) to the CPU 300 at a voltage instructed by the power control unit 220.
  • the power supply unit 510 supplies power (peripheral power) to the peripheral 400 at a voltage instructed by the power control unit 220.
  • the power supply unit 510 supplies power of a predetermined voltage (control device power) to the control device 200.
  • the interrupt notification unit 520 When the voltage of the power supplied from the power supply unit 510 is changed, the interrupt notification unit 520 notifies the clock supply unit 230 of the control device 200 with an interrupt signal when the change is completed.
  • the interface between the system LSI 100 and the power supply device 500 may be an interface such as a serial bus, and is not particularly defined here.
  • FIG. 7 is a flowchart for explaining processing in the present embodiment when an operating function is switched among a plurality of functions included in the CPU 300 shown in FIG. 3.
  • step 1 when the function is switched, it is determined by the determination unit 240 in step 1 whether the function that has not been operated is started or whether the function that has been operated is terminated.
  • the setting required by the function is read from the storage unit 210, and in step 2, a counter corresponding to the read setting is incremented.
  • the incremented counter value is stored in association with the corresponding setting in the counter table in the storage unit 210.
  • the setting required by the function is read from the storage unit 210, and in step 3, the counter corresponding to the read setting is decremented. .
  • the decremented counter value is stored in association with the corresponding setting in the counter table in the storage unit 210.
  • This process is a hardware process when the processes of Step 2 and Step 3 described with reference to FIG. 7 are performed.
  • FIG. 8 is a flowchart for explaining processing when there is a change in the counter value of the counter table stored in the storage unit 210 shown in FIG.
  • a case where the setting in which the counter value has changed on the counter table is “setting m” will be described as an example.
  • the determination unit 240 determines in step 12 whether or not the change in the counter value is from “1” to “0”.
  • Step 13 If the change in the counter value is not a change from “1” to “0”, whether or not the change in the counter value is from “0” to “1” is determined in Step 13 by the determination unit 240. Is determined by
  • the change in the counter value is a change from “0” to “1”
  • the frequency of the clock is increased. Therefore, the voltage associated with the setting m is stored in the storage unit 210 by the power supply control unit 220.
  • the power supply control unit 220 instructs the power supply unit 510 to supply power with the read voltage.
  • the power supply unit 510 changes the voltage of the power to be supplied.
  • FIG. 9 is a flowchart for explaining processing in the power supply apparatus 500 instructed to supply power by the processing in step 14 in FIG.
  • the power supply unit 510 When the power supply unit 510 is instructed to supply power by specifying a voltage from the power supply control unit 220, the voltage of the power supply to be supplied is changed in step 31.
  • the power supply unit 510 When the voltage change is completed, the power supply unit 510 notifies the interrupt notification unit 520 to that effect, and in step 32, the voltage change completion notification is output from the interrupt notification unit 520 to the clock supply unit 230 of the control device 200.
  • the This notification may be output as an interrupt signal.
  • FIG. 10 is a diagram illustrating an example of the timing of the voltage change completion notification (interrupt notification) output from the power supply apparatus 500 illustrated in FIG.
  • FIG. 11 is a diagram illustrating another example of the timing of the voltage change completion notification (interrupt notification) output from the power supply apparatus 500 illustrated in FIG.
  • an interrupt notification is output.
  • the case where the interrupt notification is a positive pulse signal (the pulse width is arbitrary) is shown as an example, but a negative pulse signal is used. Some may be determined by a rising edge or a falling edge using a level signal.
  • the power having the changed voltage value is supplied from the power supply unit 510 to the CPU 300.
  • step 14 the process is not performed until the voltage change is completed in step 15. Specifically, the process is in a wait state until a voltage change completion notification is output from the power supply apparatus 500.
  • the clock supply unit 230 reads the frequency associated with the setting m from the storage unit 210 and supplies it to the CPU 300 in step 16. Set (generated) as the clock frequency. In step 17, the process waits until the setting is completed, that is, until the frequency change is completed.
  • a clock having a set frequency is supplied from the clock supply unit 230 to the CPU 300.
  • step 12 if the change in the counter value is a change from “1” to “0” in step 12, it indicates that all functions that require setting m are not used. Therefore, setting m is not necessary.
  • the setting next to the setting m is searched for among the settings whose counter value is 1 or more on the counter table.
  • setting 3 is searched will be described as an example.
  • the frequency and voltage of setting m are reduced to the frequency and voltage of setting 3.
  • the processing is performed to lower the voltage after lowering the frequency.
  • the frequency corresponding to the setting 3 is read from the storage unit 210 by the clock supply unit 230 and set (generated) as the frequency of the clock supplied to the CPU 300 in step 18.
  • the process waits until the setting is completed, that is, the frequency change is completed.
  • a clock having a set frequency is supplied from the clock supply unit 230 to the CPU 300.
  • step 20 the power supply control unit 220 instructs the power supply unit 510 to supply power with the read voltage.
  • step 21 the process is not performed until the voltage change is completed. Specifically, the process is in a wait state until a voltage change completion notification is output from the power supply apparatus 500. Then, the process ends.
  • a flag indicating whether the function (setting) is operating may be used instead of the counter table described above.
  • FIG. 12 is a diagram showing an example of a flag table stored in the storage unit 210 shown in FIG.
  • flags from FL1 to FLn are stored in each setting from setting 1 to setting n.
  • the setting flag that is operating may be “On”, and the setting flag that is not operating may be “Off”.
  • “On” may be “1” and “Off” may be “0”.
  • FIG. 13 is a flowchart for explaining processing using a flag table in the present embodiment when the operating function is switched among the plurality of functions of the CPU 300 shown in FIG.
  • the determination unit 240 determines in step 41 whether the function that has not been operated is started or whether the function that has been operated is terminated.
  • step 42 the setting required by the function is read from the storage unit 210, and the flag corresponding to the read setting is set to “On”. Set (rewritten).
  • the setting required by the function is read from the storage unit 210, and the flag corresponding to the read setting is “Off” in step 43. Set to (rewritten).
  • FIG. 14 is a flowchart for explaining a process when there is a change in the flag of the flag table stored in the storage unit 210 shown in FIG.
  • a case where the setting in which the flag has changed on the flag table is “setting m” will be described as an example.
  • step 51 the determination unit 240 determines.
  • the determination unit 240 determines in step 52 whether the setting m is “On” among the settings where the setting m is “On”. The For example, if the highest setting of which the flag was “On” before this processing is setting 3, the setting m becomes the highest by this processing.
  • the power control unit 220 instructs the power supply unit 510 to supply power with the read voltage.
  • the power supply unit 510 changes the voltage of the power to be supplied, and the power having the changed voltage value is supplied from the power supply unit 510 to the CPU 300.
  • step 53 the process is not performed until the voltage change is completed in step 54. Specifically, the process is in a wait state until a voltage change completion notification is output from the power supply apparatus 500. This voltage change completion notification is the same as described above.
  • the clock supply unit 230 reads the frequency associated with the setting m from the storage unit 210 and supplies it to the CPU 300 in step 55. Set (generated) as the clock frequency. In step 56, the process waits until the setting is completed, that is, the frequency change is completed.
  • a clock having a set frequency is supplied from the clock supply unit 230 to the CPU 300.
  • step 51 determines whether or not the change is from “On” to “Off”, whether or not the setting m is the highest setting among the settings that are “On” in step 57. Is determined by the determination unit 240.
  • the frequency and voltage of setting m are reduced to the frequency and voltage of setting 3.
  • the processing is performed to lower the voltage after lowering the frequency.
  • the frequency corresponding to the setting 3 is read from the storage unit 210 by the clock supply unit 230 and set (generated) as the frequency of the clock supplied to the CPU 300 in step 58.
  • the process waits until the setting is completed, that is, the frequency change is completed.
  • a clock having a set frequency is supplied from the clock supply unit 230 to the CPU 300.
  • step 60 the power supply control unit 220 instructs the power supply unit 510 to supply power at the read voltage.
  • step 61 processing is not performed until the voltage change is completed. Specifically, the process is in a wait state until a voltage change completion notification is output from the power supply apparatus 500. Then, the process ends.
  • the frequency and power supply voltage of the clock supplied to the peripheral 400 may be controlled.
  • the software may simply perform a process of notifying the system LSI 100. Therefore, it is possible to satisfy power saving while simplifying software development.
  • the fields of use of the present invention include mobile devices such as mobile terminals such as mobile phones and smartphones, mobile game machines, and mobile PCs.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

ＣＰＵ（３００）で動作している機能に応じた周波数のうち、最も高い周波数のクロックを供給するクロック供給部（２３０）からＣＰＵ（３００）へ供給するクロックの周波数が、現在供給している周波数よりも低くなる機能への切り替えが発生した場合、その機能に応じた周波数への切り替えが完了してから、切り替え後の周波数に応じた電圧でＣＰＵ（３００）へ電源を電源供給装置（５００）が供給し、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、その機能に応じた電圧への変更が完了してから、その機能に応じた周波数のクロックをクロック供給部（２３０）が供給する。

Description

制御システム
　本発明は、供給する電源電圧およびクロック周波数を制御する制御システムおよび制御装置に関する。
　近年、携帯端末等のモバイル機器では、低消費電力化が求められており、搭載されるシステムＬＳＩにおいても、低消費電力化のための機能が実装されている。その機能のうち、「ＤＶＦＳ」（Ｄｙｎａｍｉｃ　Ｖｏｌｔａｇｅ　ａｎｄ　Ｆｒｅｑｕｅｎｃｙ　Ｓｃａｌｉｎｇ）という電圧と周波数とを動的に変化させることで、低消費電力を実現させる機能が搭載されたモバイル機器も存在する。
　この機能により、システムの中で、必要な周波数と、それに見合った電圧とを適宜設定することで省電力を実現するのだが、例えば、モバイル機器で使用されているＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）にてＩＥＭという機能を使って実現しているものもある（例えば、非特許文献１参照。）。
　しかし、ＩＥＭを組み込む場合、ソフトウェア上の問題やポリシ設定といったモバイル機器ごとのチューニングが必要であった。
　そこで、ＩＥＭといった機能を使わず、特定のアプリケーションが起動したときの電圧と周波数とをあらかじめ定義することで、ソフトウェアの判断により定義した電圧と周波数にソフトウェアにて設定するという手法が用いられている。
「ＩＥＭテクノロジー　ＡＲＭインテリジェントエネルギーマネージャ（ＩＥＭ）テクノロジー」、ＡＲＭ（ＴＨＥ　ＡＲＣＨＩＴＥＣＴＵＲＥ　ＦＯＲ　ＴＨＥ　ＤＩＧＩＴＡＬ　ＷＯＲＬＤ）、［ｏｎｌｉｎｅ］、［２０１１年１月１３日検索］、インターネット<URL:　http://www.jp.arm.com/products/processors/cpu-arch-iem.html>
　図１は、一般的なＤＶＦＳによってＣＰＵへ供給するクロックの周波数が低いものから高いものへ切り替わる際のタイミングの一例を示すタイムチャートである。
　図２は、一般的なＤＶＦＳによってＣＰＵへ供給するクロックの周波数が高いものから低いものへ切り替わる際のタイミングの一例を示すタイムチャートである。
　図１に示すように、周波数を低いものから高いものへ切り替える場合、ＣＰＵへ供給する電源の電圧を上げてから周波数を切り替える必要がある。
　一方、図２に示すように、周波数を高いものから低いものへ切り替える場合、周波数を切り替えてから、ＣＰＵへ供給する電源の電圧を下げる必要がある。
　このように、電圧と周波数とによってシステムを破綻させないために、周波数を上げる場合と下げる場合とで、電圧を先に制御するのか、周波数を先に制御するのかを変更する必要がある。
　ある特定の機能が動作するときは、周波数としてｘＭＨｚが必要、また別の機能が動作するときはｙＭＨｚが必要ということが分かっていれば、各機能が動作するときに周波数を変更することが可能である。
　しかしながら、このような管理をソフトウェアで行うと、ソフトウェアの処理が煩雑になってしまうという問題点がある。
　システムＬＳＩが携帯端末に搭載されている場合、機能が動作する例としては、音声通話が動作する場合やゲーム等のアプリケーションが起動する場合等が挙げられる。
　また、必要な電圧が印加されていない場合に周波数を上げることはできない。周波数を上げる必要があるのか、または下げる必要があるのかは、ソフトウェアにて管理をしているが、ソフトウェアの管理が複雑になり、また管理するためにシステムの処理が多くなってしまうという問題点がある。
　本発明の目的は、上述した課題を解決する制御システムおよび制御装置を提供することである。
　本発明の制御システムは、
　複数の電圧の電源を供給可能な電源供給装置と、該電源供給装置およびＣＰＵと接続された制御装置とから構成された制御システムにおいて、
　前記制御装置は、
　前記ＣＰＵが具備する複数の機能それぞれに必要な電圧およびクロックの周波数を記憶する記憶部と、
　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた電圧の中で、最も高い電圧で前記電源を供給するように前記電源供給装置へ指示する電源制御部と、
　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた周波数の中で、最も高い周波数のクロックを前記ＣＰＵへ供給するクロック供給部とを有し、
　前記電源供給装置は、
　前記電源制御部から指示された電圧で前記電源を前記ＣＰＵへ供給する電源供給部と、
　前記電源供給部から供給する電源の電圧が変更された場合、該変更が完了した際、前記制御装置へその旨を通知する割り込み通知部とを有し、
　前記電源制御部は、前記クロック供給部が供給するクロックの周波数が、前記クロック供給部が現在供給している周波数よりも低くなる機能への切り替えが発生した場合、該機能に応じた周波数への切り替えが完了してから、該切り替え後の周波数に応じた電圧で前記電源を供給するように指示し、
　前記クロック供給部は、供給するクロックの周波数が、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、前記割り込み通知部からの前記通知を受けてから、該機能に応じた周波数のクロックを供給することを特徴とする。
　また、本発明の制御装置は、
　制御装置であって、
　当該制御装置と接続されたＣＰＵが具備する複数の機能それぞれに必要な電圧およびクロックの周波数を記憶する記憶部と、
　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた電圧の中で、最も高い電圧で電源を供給するように、前記ＣＰＵへ電源を供給する電源供給装置へ指示する電源制御部と、
　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた周波数の中で、最も高い周波数のクロックを前記ＣＰＵへ供給するクロック供給部とを有し、
　前記電源制御部は、前記クロック供給部が供給するクロックの周波数が、前記クロック供給部が現在供給している周波数よりも低くなる機能への切り替えが発生した場合、該機能に応じた周波数への切り替えが完了してから、該切り替え後の周波数に応じた電圧で前記電源を供給するように指示し、
　前記クロック供給部は、供給するクロックの周波数が、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、前記電源供給装置から供給される電圧の変更が完了してから、該機能に応じた周波数のクロックを供給する。
　以上説明したように、本発明においては、ソフトウェアの管理を簡易化することができ、また省電力に効果を得ることができる。
一般的なＤＶＦＳによってＣＰＵへ供給するクロックの周波数が低いものから高いものへ切り替わる際のタイミングの一例を示すタイムチャートである。 一般的なＤＶＦＳによってＣＰＵへ供給するクロックの周波数が高いものから低いものへ切り替わる際のタイミングの一例を示すタイムチャートである。 本発明の制御システムの実施の一形態を示す図である。 図３に示した記憶部に記憶された機能と設定との対応付けの一例を示す図である。 図３に示した記憶部に記憶された電圧および周波数等の設定内容の一例を示す図である。 図３に示した記憶部に記憶されたカウンタテーブルの一例を示す図である。 本形態において、図３に示したＣＰＵが具備する複数の機能のうち、動作している機能が切り替わる場合の処理を説明するためのフローチャートである。 図３に示した記憶部に記憶されているカウンタテーブルのカウンタ値に変化があった場合の処理を説明するためのフローチャートである。 図８のステップ１４の処理によって電源の供給を指示された電源供給装置における処理を説明するためのフローチャートである。 図３に示した電源供給装置から出力される電圧変更完了通知（割り込み通知）のタイミングの一例を示す図である。 図３に示した電源供給装置から出力される電圧変更完了通知（割り込み通知）のタイミングの他の例を示す図である。 図３に示した記憶部に記憶されたフラグテーブルの一例を示す図である。 本形態において、図３に示したＣＰＵが具備する複数の機能のうち、動作している機能が切り替わる場合のフラグテーブルを用いた処理を説明するためのフローチャートである。 図３に示した記憶部に記憶されているフラグテーブルのフラグに変化があった場合の処理を説明するためのフローチャートである。
　以下に、本発明の実施の形態について図面を参照して説明する。
　図３は、本発明の制御システムの実施の一形態を示す図である。
　本形態は図３に示すように、システムＬＳＩ１００と、システムＬＳＩ１００へ電源を供給する電源ＬＳＩである電源供給装置５００とから構成されている。
　システムＬＳＩ１００には、電源周波数制御部である制御装置２００と、ＣＰＵ３００と、ペリフェラル４００とが設けられている。
　また、電源供給装置５００には、電源供給部５１０と、割り込み通知部５２０とが設けられている。
　さらに、制御装置２００には、記憶部２１０と、電源制御部２２０と、クロック供給部２３０と、判定部２４０とが設けられている。
　記憶部２１０は、ＣＰＵ３００が具備する複数の機能それぞれに必要な電圧およびクロックの周波数をあらかじめ記憶する。なお、記憶部２１０は、レジスタから構成されるものであっても良い。
　図４は、図３に示した記憶部２１０に記憶された機能と設定との対応付けの一例を示す図である。
　図３に示した記憶部２１０には図４に示すように、ＣＰＵ３００が具備する複数の機能と、その機能が動作するために必要な設定とが対応付けられて記憶されている。ここで記憶される「機能」は、動作する機能を識別するための情報であれば良い。また、ここで記憶される「設定」は、動作するための設定を指定することができる情報であれば良い。
　図５は、図３に示した記憶部２１０に記憶された電圧および周波数等の設定内容の一例を示す図である。
　図３に示した記憶部２１０には図５に示すように、図４に示した複数の設定それぞれに、電圧（電圧値）および周波数が対応付けられて記憶されている。ここで、設定１から設定ｎ（ｎは、自然数）までのｎ個の設定が可能である場合、ｎ組の設定内容が記憶される。この設定内容は、外部からあらかじめ設定されているものである。
　例えば、ＣＰＵ３００と電源供給装置５００との間の通信インタフェースがＩＩＣである場合、その通信機能に必要な電源電圧、クロック周波数等の設定内容が記憶されている。また、電圧値が設定されているアドレスやサブアドレスが設定されているものであっても良い。
　なお、図４において、設定１の設定（下位）が、電圧および周波数が最も低く、設定ｎの設定（上位）が、電圧および周波数が最も高い。つまり、設定１から設定ｎへ、電圧および周波数が順に高くなっていく。
　また、記憶部２１０は、複数の設定それぞれに対応するカウンタ値をカウンタテーブルとして記憶する。
　図６は、図３に示した記憶部２１０に記憶されたカウンタテーブルの一例を示す図である。
　図３に示した記憶部２１０には図６に示すように、図５に示した複数の設定それぞれに対応するカウンタ値が記憶されている。記憶されるカウンタ値は、制御装置２００内部に設けられたカウンタ（不図示）によってカウントされた値である。
　このカウント方法は、例えば、周波数ｍが必要であるという設定ｍが動作する場合、このカウンタテーブルにて、設定ｍのカウンタ値をインクリメントする。また、設定ｍが不要になれば、つまり動作していた設定ｍを必要とする機能の動作を中止する場合、このカウンタテーブルの設定ｍのカウンタ値をデクリメントする。ここで、カウンタを用いている理由は、各ＤＶＦＳの設定が、機能１つ１つに割り当てられているわけではなく、例えば、設定ｍを必要とする機能が２以上ある場合が考えられるためであり、カウンタ値が０であれば設定ｍの周波数ｍは不要となり、１以上である場合は必要という判断になるためである。また、カウンタの上限が２５５（１つの設定に対して登録できる機能）である場合は、カウンタは各設定に対して１Ｂｙｔｅで良い。
　また、図５と同様に、図６にて設定１が最下位であり、設定ｎが最上位である。
　判定部２４０は、ＣＰＵ３００が具備する複数の機能のうち、動作していない機能が起動した際、または動作している機能が停止した際、機能の切り替えが発生したと判定する。また、判定部２４０は、機能の切り替えが発生したと判定した際、クロック供給部２３０が供給するクロックの周波数と、クロック供給部２３０が現在供給している周波数とを比較する。
　電源制御部２２０は、記憶部２１０に記憶されている、複数の機能のうちの動作している機能に応じた電圧の中で、最も高い電圧で電源を供給するように電源供給装置５００へ指示する。また、電源制御部２２０は、クロック供給部２３０が供給するクロックの周波数が、クロック供給部２３０が現在供給している周波数よりも低くなる機能への切り替えが発生した場合、その機能に応じた周波数への切り替えが完了してから、当該切り替え後の周波数に応じた電圧で電源を供給するように電源供給装置５００へ指示する。
　また、電源制御部２２０は、判定部２４０における比較の結果に基づいて上述した処理を行う。
　クロック供給部２３０は、記憶部２１０に記憶されている、複数の機能のうちの動作している機能に応じた周波数の中で、最も高い周波数のクロックを生成して、ＣＰＵ３００へ供給する。また、クロック供給部２３０は、供給するクロックの周波数が、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、割り込み通知部５２０からの通知を受けてから、その機能に応じた周波数のクロックを供給する。
　また、クロック供給部２３０は、判定部２４０が機能の切り替えが発生したと判定した際、供給するクロックの周波数と、現在供給している周波数とを比較し、当該比較の結果に基づいて上述した処理を行う。
　ＣＰＵ３００は、制御装置２００およびペリフェラル４００を制御する。また、ＣＰＵ３００は、複数の機能を具備する。
　ペリフェラル４００は、システムＬＳＩ１００内におけるメモリを除く一般的な周辺機能であり、複数の機能（装置）から成り立つが、本形態においては、まとめてペリフェラル４００と記載する。
　また、電源供給部５１０は、複数の電圧の電源を供給可能である。また、電源供給部５１０は、電源制御部２２０から指示された電圧で電源（ＣＰＵ電源）をＣＰＵ３００へ供給する。また、電源供給部５１０は、電源制御部２２０から指示された電圧で電源（ペリフェラル電源）をペリフェラル４００へ供給する。なお、電源供給部５１０が制御装置２００へ所定の電圧の電源（制御装置用電源）を供給することは言うまでもない。
　割り込み通知部５２０は、電源供給部５１０から供給する電源の電圧が変更された場合、その変更が完了した際、制御装置２００のクロック供給部２３０へその旨を割り込み信号で通知する。
　また、システムＬＳＩ１００と電源供給装置５００との間のインタフェースは、シリアルバス等のインタフェースを用いても良く、ここでは特に規定しない。
　以下に、本形態における処理について説明する。
　図７は、本形態において、図３に示したＣＰＵ３００が具備する複数の機能のうち、動作している機能が切り替わる場合の処理を説明するためのフローチャートである。
　まず、機能が切り替わった場合、動作していなかった機能が開始されたのか、それとも動作していた機能が終了されたのかが、ステップ１にて、判定部２４０によって判定される。
　動作していなかった機能が開始されたと判定された場合、当該機能が必要とする設定が記憶部２１０から読み出され、ステップ２にて、読み出された設定に応じたカウンタがインクリメントされる。インクリメントされたカウンタ値は、記憶部２１０の中のカウンタテーブルの該当する設定と対応付けて記憶される。
　一方、動作していた機能が終了されたと判定された場合、当該機能が必要とする設定が記憶部２１０から読み出され、ステップ３にて、読み出された設定に応じたカウンタがデクリメントされる。デクリメントされたカウンタ値は、記憶部２１０の中のカウンタテーブルの該当する設定と対応付けて記憶される。
　次に、図３に示した記憶部２１０に記憶されているカウンタテーブルのカウンタ値に変化があった場合の処理について説明する。この処理は、図７を用いて説明したステップ２およびステップ３の処理があった場合のハードウェアの処理である。
　図８は、図３に示した記憶部２１０に記憶されているカウンタテーブルのカウンタ値に変化があった場合の処理を説明するためのフローチャートである。ここで、カウンタテーブル上、カウンタ値に変化があった設定が「設定ｍ」である場合を例に挙げて説明する。
　まず、機能が切り替わった場合、変化があったカウンタ値の設定ｍが、カウンタ値が１以上である設定のうち最上位のものかどうか（図５の例では、一番右側にあるものかどうか）が、ステップ１１にて、判定部２４０によって判定される。
　設定ｍが最上位ではない場合、電圧および周波数に変更はないため、処理は終了する。
　一方、設定ｍが最上位である場合、当該カウンタ値の変化が「１」から「０」への変化であるかどうかが、ステップ１２にて、判定部２４０によって判定される。
　当該カウンタ値の変化が「１」から「０」への変化ではない場合、当該カウンタ値の変化が「０」から「１」への変化であるかどうかが、ステップ１３にて、判定部２４０によって判定される。
　当該カウンタ値の変化が「０」から「１」への変化ではない場合、電圧および周波数に変更はないため、処理は終了する。
　一方、当該カウンタ値の変化が「０」から「１」への変化である場合、クロックの周波数を上げるケースとなるため、設定ｍと対応付けられている電圧が電源制御部２２０によって記憶部２１０から読み出される。そして、読み出された電圧で電源を供給するように、ステップ１４にて、電源制御部２２０から電源供給部５１０へ指示される。
　すると、電源供給部５１０にて、供給する電源の電圧が変更される。
　図９は、図８のステップ１４の処理によって電源の供給を指示された電源供給装置５００における処理を説明するためのフローチャートである。
　電源供給部５１０へ、電源制御部２２０から電圧を指定して電源の供給を指示されると、ステップ３１にて、供給する電源の電圧が変更される。
　当該電圧の変更が完了すると、その旨が電源供給部５１０から割り込み通知部５２０へ通知され、ステップ３２にて、割り込み通知部５２０から制御装置２００のクロック供給部２３０へ電圧変更完了通知が出力される。この通知は、割り込み信号として出力されるものであっても良い。
　図１０は、図３に示した電源供給装置５００から出力される電圧変更完了通知（割り込み通知）のタイミングの一例を示す図である。
　図１１は、図３に示した電源供給装置５００から出力される電圧変更完了通知（割り込み通知）のタイミングの他の例を示す図である。
　図１０および図１１に示すように、電源供給部５１０からＣＰＵ３００へ供給される電圧の変更が完了すると、割り込み通知が出力される。なお、図１０および図１１においては、電圧変更完了を知らせるために、割り込み通知が正極性のパルス信号（パルス幅は任意）である場合を例に挙げて示したが、負極性のパルス信号であるものや、レベル信号を用いて立ち上がりエッジや立ち下りエッジで判断するものであってもかまわない。
　また、図１０に示すように、周波数および電圧を上げる場合は、電圧を上げてから周波数を上げる処理を行う。一方、図１１に示すように、周波数および電圧を下げる場合は、周波数を下げてから電圧を下げる処理を行う。
　また、変更された電圧値の電源が電源供給部５１０からＣＰＵ３００へ供給される。
　制御装置２００では、ステップ１４の処理が行われた後、ステップ１５にて、電圧変更完了まで処理が行われない。具体的には、電源供給装置５００から電圧変更完了通知が出力されてくるまで処理がＷａｉｔ状態とされる。
　電源供給装置５００から電圧変更完了通知が出力されてくると、クロック供給部２３０にて、設定ｍと対応付けられている周波数が記憶部２１０から読み出され、ステップ１６にて、ＣＰＵ３００へ供給されるクロックの周波数として設定（生成）される。設定が完了する、つまり周波数の変更が完了するまで、ステップ１７にて、処理がＷａｉｔされる。
　その後、設定された周波数のクロックがクロック供給部２３０からＣＰＵ３００へ供給される。
　一方、ステップ１２にて、当該カウンタ値の変化が「１」から「０」への変化ではある場合、設定ｍが必要な機能すべてが使用されなくなることを示す。そのため、設定ｍは不要となる。
　設定ｍが不要となるため、カウンタテーブル上でカウンタ値が１以上である設定のうち、設定ｍの次に上位の設定が検索される。ここでは、設定３が検索された場合を例に挙げて説明する。
　設定３の周波数および電圧へ変更するため、設定ｍの周波数および電圧から設定３の周波数および電圧へ下げることとなる。周波数および電圧を下げる場合は、上述したように、周波数を下げてから電圧を下げる処理となる。
　まず、クロック供給部２３０にて、設定３と対応付けられている周波数が記憶部２１０から読み出され、ステップ１８にて、ＣＰＵ３００へ供給されるクロックの周波数として設定（生成）される。設定が完了する、つまり周波数の変更が完了するまで、ステップ１９にて、処理がＷａｉｔされる。
　その後、設定された周波数のクロックがクロック供給部２３０からＣＰＵ３００へ供給される。
　すると、設定３と対応付けられている電圧が電源制御部２２０によって記憶部２１０から読み出される。そして、読み出された電圧で電源を供給するように、ステップ２０にて、電源制御部２２０から電源供給部５１０へ指示される。
　その後、ステップ２１にて、電圧変更完了まで処理が行われない。具体的には、電源供給装置５００から電圧変更完了通知が出力されてくるまで処理がＷａｉｔ状態とされる。そして、処理が終了する。
　また、各機能が各設定１つずつと対応する場合、上述したカウンタテーブルの代わりにその機能（設定）が動作しているかどうかを示すフラグを用いるものであっても良い。
　図１２は、図３に示した記憶部２１０に記憶されたフラグテーブルの一例を示す図である。
　図１２に示すように、設定１から設定ｎまでの各設定にＦＬ１からＦＬｎまでのフラグが記憶されている。例えば、動作している設定のフラグを「Ｏｎ」とし、動作していない設定のフラグを「Ｏｆｆ」とするものであっても良い。また、フラグを１ビットで示す場合、「Ｏｎ」を「１」とし、「Ｏｆｆ」を「０」とするものであっても良い。
　このようなフラグテーブルを用いることで、動作している機能と動作していない機能とを認識することができるため、図４に示した対応付けとから、必要な周波数および電圧を認識することができる。
　以下に、本形態において、図３に示したＣＰＵ３００が具備する複数の機能のうち、動作している機能が切り替わる場合のフラグテーブルを用いた処理について説明する。
　図１３は、本形態において、図３に示したＣＰＵ３００が具備する複数の機能のうち、動作している機能が切り替わる場合のフラグテーブルを用いた処理を説明するためのフローチャートである。
　まず、機能が切り替わった場合、動作していなかった機能が開始されたのか、それとも動作していた機能が終了されたのかが、ステップ４１にて、判定部２４０によって判定される。
　動作していなかった機能が開始されたと判定された場合、ステップ４２にて、当該機能が必要とする設定が記憶部２１０から読み出され、読み出された設定に応じたフラグが「Ｏｎ」に設定される（書き換えられる）。
　一方、動作していた機能が終了されたと判定された場合、当該機能が必要とする設定が記憶部２１０から読み出され、ステップ４３にて、読み出された設定に応じたフラグが「Ｏｆｆ」に設定される（書き換えられる）。
　次に、図３に示した記憶部２１０に記憶されているフラグテーブルのフラグに変化があった場合の処理について説明する。
　図１４は、図３に示した記憶部２１０に記憶されているフラグテーブルのフラグに変化があった場合の処理を説明するためのフローチャートである。ここで、フラグテーブル上、フラグに変化があった設定が「設定ｍ」である場合を例に挙げて説明する。
　まず、機能が切り替わった場合、フラグに変化があった設定ｍの変化の内容が、「Ｏｆｆ」から「Ｏｎ」への変化なのか、それとも「Ｏｎ」から「Ｏｆｆ」への変化なのかが、ステップ５１にて、判定部２４０によって判定される。
　「Ｏｆｆ」から「Ｏｎ」への変化であると判定された場合、ステップ５２にて、設定ｍが「Ｏｎ」となっている設定のうち、最上位であるかどうかが判定部２４０によって判定される。例えば、この処理の前にフラグが「Ｏｎ」となっていた設定の最上位が設定３である場合、この処理によって設定ｍが最上位となる。
　設定ｍが、「Ｏｎ」となっている設定のうち、最上位ではない場合、処理は終了する。
　一方、設定ｍが、「Ｏｎ」となっている設定のうち、最上位である場合は、周波数および電圧を上げることとなる。すると、設定ｍと対応付けられている電圧が電源制御部２２０によって記憶部２１０から読み出される。そして、ステップ５３にて、読み出された電圧で電源を供給するように、電源制御部２２０から電源供給部５１０へ指示される。
　そして、電源供給部５１０にて、供給する電源の電圧が変更され、変更された電圧値の電源が電源供給部５１０からＣＰＵ３００へ供給される。
　また、制御装置２００では、ステップ５３の処理が行われた後、ステップ５４にて、電圧変更完了まで処理が行われない。具体的には、電源供給装置５００から電圧変更完了通知が出力されてくるまで処理がＷａｉｔ状態とされる。この電圧変更完了通知は、上述したものと同じである。
　電源供給装置５００から電圧変更完了通知が出力されてくると、クロック供給部２３０にて、設定ｍと対応付けられている周波数が記憶部２１０から読み出され、ステップ５５にて、ＣＰＵ３００へ供給されるクロックの周波数として設定（生成）される。設定が完了する、つまり周波数の変更が完了するまで、ステップ５６にて、処理がＷａｉｔされる。
　その後、設定された周波数のクロックがクロック供給部２３０からＣＰＵ３００へ供給される。
　一方、ステップ５１にて、「Ｏｎ」から「Ｏｆｆ」への変化であると判定された場合、ステップ５７にて、設定ｍが、「Ｏｎ」となっていた設定のうち、最上位であったかどうかが判定部２４０によって判定される。
　設定ｍが、「Ｏｎ」となっていた設定のうち、最上位ではなかった場合、処理は終了する。
　また、設定ｍが、「Ｏｎ」となっていた設定のうち、最上位であった場合、フラグテーブル上でフラグが「Ｏｎ」である設定のうち、設定ｍの次に上位の設定が検索される。ここでは、設定３が検索された場合を例に挙げて説明する。
　設定３の周波数および電圧へ変更するため、設定ｍの周波数および電圧から設定３の周波数および電圧へ下げることとなる。周波数および電圧を下げる場合は、上述したように、周波数を下げてから電圧を下げる処理となる。
　まず、クロック供給部２３０にて、設定３と対応付けられている周波数が記憶部２１０から読み出され、ステップ５８にて、ＣＰＵ３００へ供給されるクロックの周波数として設定（生成）される。設定が完了する、つまり周波数の変更が完了するまで、ステップ５９にて、処理がＷａｉｔされる。
　その後、設定された周波数のクロックがクロック供給部２３０からＣＰＵ３００へ供給される。
　すると、設定３と対応付けられている電圧が電源制御部２２０によって記憶部２１０から読み出される。そして、ステップ６０にて、読み出された電圧で電源を供給するように、電源制御部２２０から電源供給部５１０へ指示される。
　その後、ステップ６１にて、電圧変更完了まで処理が行われない。具体的には、電源供給装置５００から電圧変更完了通知が出力されてくるまで処理がＷａｉｔ状態とされる。そして、処理が終了する。
　なお、電源供給装置５００における処理は、図９を用いて説明したものと同じである。
　また、ＣＰＵ３００へ供給するクロックの周波数および電源電圧の制御だけではなく、ペリフェラル４００へ供給するクロックの周波数および電源電圧の制御を行っても良い。
　この場合、上述した「機能」を「装置」へ置き換え、ペリフェラル４００となる複数の装置それぞれに応じた周波数および電圧を制御する。
　このように、周波数および電圧の管理をシステムＬＳＩ１００で実施するため、ソフトウェアは単純にシステムＬＳＩ１００に対して通知するという処理のみを行えば良い。そのため、ソフトウェアの開発を簡素化した上で消費電力化も満たすことができる。
　なお、本発明の利用分野として、携帯電話やスマートフォン等の携帯端末、携帯ゲーム機、モバイルＰＣといったモバイル機器全般が挙げられる。
　以上、実施の形態を参照して本願発明を説明したが、本願発明は上記実施の形態に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。
　この出願は、２０１１年１月２０日に出願された日本出願特願２０１１－００９７２２を基礎とする優先権を主張し、その開示の全てをここに取り込む。

Claims (5)

  1. 　複数の電圧の電源を供給可能な電源供給装置と、該電源供給装置およびＣＰＵと接続された制御装置とから構成された制御システムにおいて、
    　前記制御装置は、
    　前記ＣＰＵが具備する複数の機能それぞれに必要な電圧およびクロックの周波数を記憶する記憶部と、
    　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた電圧の中で、最も高い電圧で前記電源を供給するように前記電源供給装置へ指示する電源制御部と、
    　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた周波数の中で、最も高い周波数のクロックを前記ＣＰＵへ供給するクロック供給部とを有し、
    　前記電源供給装置は、
    　前記電源制御部から指示された電圧で前記電源を前記ＣＰＵへ供給する電源供給部と、
    　前記電源供給部から供給する電源の電圧が変更された場合、該変更が完了した際、前記制御装置へその旨を通知する割り込み通知部とを有し、
    　前記電源制御部は、前記クロック供給部が供給するクロックの周波数が、前記クロック供給部が現在供給している周波数よりも低くなる機能への切り替えが発生した場合、該機能に応じた周波数への切り替えが完了してから、該切り替え後の周波数に応じた電圧で前記電源を供給するように指示し、
    　前記クロック供給部は、供給するクロックの周波数が、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、前記割り込み通知部からの前記通知を受けてから、該機能に応じた周波数のクロックを供給することを特徴とする制御システム。
  2. 　請求項１に記載の制御システムにおいて、
    　前記複数の機能のうち、動作していない機能が起動した際、または動作している機能が停止した際、機能の切り替えが発生したと判定し、前記機能の切り替えが発生したと判定した際、前記クロック供給部が供給するクロックの周波数と、前記クロック供給部が現在供給している周波数とを比較する判定部を有し、
    　前記電源制御部は、前記判定部における比較に結果に基づいて、前記指示を行い、
    　前記クロック供給部は、前記判定部における比較に結果に基づいて、前記クロックを供給することを特徴とする制御システム。
  3. 　請求項２に記載の制御システムにおいて、
    　前記記憶部は、前記複数の機能それぞれが動作しているかどうかを示すフラグを記憶し、前記判定部が機能の切り替えが発生したと判定した際、該切り替えに基づいて前記フラグを書き換えることを特徴とする制御システム。
  4. 　請求項１に記載の制御システムにおいて、
    　前記記憶部は、当該制御装置と接続された複数の装置それぞれに必要な電圧およびクロックの周波数を記憶し、
    　前記電源制御部は、前記記憶部に記憶されている、前記複数の装置のうちの動作している装置に応じた電圧の中で、最も高い電圧で前記電源を供給するように前記電源供給装置へ指示し、
    　前記クロック供給部は、前記記憶部に記憶されている、前記複数の装置のうちの動作している装置に応じた周波数の中で、最も高い周波数のクロックを該装置へ供給し、
    　前記電源供給部は、前記電源制御部から指示された電圧で前記電源を該装置へ供給することを特徴とする制御システム。
  5. 　制御装置であって、
    　当該制御装置と接続されたＣＰＵが具備する複数の機能それぞれに必要な電圧およびクロックの周波数を記憶する記憶部と、
    　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた電圧の中で、最も高い電圧で電源を供給するように、前記ＣＰＵへ電源を供給する電源供給装置へ指示する電源制御部と、
    　前記記憶部に記憶されている、前記複数の機能のうちの動作している機能に応じた周波数の中で、最も高い周波数のクロックを前記ＣＰＵへ供給するクロック供給部とを有し、
    　前記電源制御部は、前記クロック供給部が供給するクロックの周波数が、前記クロック供給部が現在供給している周波数よりも低くなる機能への切り替えが発生した場合、該機能に応じた周波数への切り替えが完了してから、該切り替え後の周波数に応じた電圧で前記電源を供給するように指示し、
    　前記クロック供給部は、供給するクロックの周波数が、現在供給している周波数よりも高くなる機能への切り替えが発生した場合、前記電源供給装置から供給される電圧の変更が完了してから、該機能に応じた周波数のクロックを供給する制御装置。
PCT/JP2011/074043 2011-01-20 2011-10-19 制御システム Ceased WO2012098741A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201180065494.6A CN103329064B (zh) 2011-01-20 2011-10-19 控制系统
EP11856057.2A EP2667284A4 (en) 2011-01-20 2011-10-19 CONTROL SYSTEM
US13/977,415 US20130297953A1 (en) 2011-01-20 2011-10-19 Control system
JP2012553560A JP5870935B2 (ja) 2011-01-20 2011-10-19 制御システム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011009722 2011-01-20
JP2011-009722 2011-01-20

Publications (1)

Publication Number Publication Date
WO2012098741A1 true WO2012098741A1 (ja) 2012-07-26

Family

ID=46515383

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/074043 Ceased WO2012098741A1 (ja) 2011-01-20 2011-10-19 制御システム

Country Status (5)

Country Link
US (1) US20130297953A1 (ja)
EP (1) EP2667284A4 (ja)
JP (1) JP5870935B2 (ja)
CN (1) CN103329064B (ja)
WO (1) WO2012098741A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137823A (ja) * 2013-01-17 2014-07-28 Samsung Electronics Co Ltd バッテリ及び電源供給装置並びに電子装置
JP2016181168A (ja) * 2015-03-24 2016-10-13 シャープ株式会社 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015112253A1 (de) 2014-08-26 2016-03-03 Samsung Electronics Co., Ltd. Integrierte Leistungsverwaltungsschaltung, Leistungsverwaltungsverfahren, mobile Vorrichtung und Takteinstellverfahren
KR102320399B1 (ko) 2014-08-26 2021-11-03 삼성전자주식회사 전원 관리 칩, 그것을 포함하는 모바일 장치 및 그것의 클록 조절 방법
US20160055615A1 (en) * 2014-11-11 2016-02-25 Mediatek Inc. Smart Frequency Boost For Graphics-Processing Hardware
JP6418971B2 (ja) * 2015-02-05 2018-11-07 キヤノン株式会社 情報処理装置及びその制御方法
CN110134217B (zh) * 2019-04-10 2021-03-23 深圳市普威技术有限公司 一种cpu功耗管理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529806A (ja) * 1998-10-30 2002-09-10 インテル・コーポレーション 閉ループ・フィードバック・システムを使用したマイクロプロセッサにおけるパワー・スロットリングのための装置および方法
JP2004355599A (ja) * 2003-05-07 2004-12-16 Sony Corp 周波数制御装置、情報処理装置及びプログラム
JP2008524744A (ja) * 2004-12-21 2008-07-10 パケット ディジタル オンデマンド電力管理の方法及び機器
JP2009080787A (ja) * 2007-09-03 2009-04-16 Seiko Epson Corp 情報処理装置および半導体集積回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1781070A (zh) * 2003-05-07 2006-05-31 索尼株式会社 频率控制设备、信息处理设备和程序
JP2005018740A (ja) * 2003-06-23 2005-01-20 Samsung Electronics Co Ltd 電子装置
US8190863B2 (en) * 2004-07-02 2012-05-29 Intel Corporation Apparatus and method for heterogeneous chip multiprocessors via resource allocation and restriction
US7603575B2 (en) * 2005-06-30 2009-10-13 Woodbridge Nancy G Frequency-dependent voltage control in digital logic
JP4697805B2 (ja) * 2006-10-24 2011-06-08 ルネサスエレクトロニクス株式会社 データ処理装置
US7996692B2 (en) * 2007-09-03 2011-08-09 Seiko Epson Corporation Information processing apparatus and semiconductor integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002529806A (ja) * 1998-10-30 2002-09-10 インテル・コーポレーション 閉ループ・フィードバック・システムを使用したマイクロプロセッサにおけるパワー・スロットリングのための装置および方法
JP2004355599A (ja) * 2003-05-07 2004-12-16 Sony Corp 周波数制御装置、情報処理装置及びプログラム
JP2008524744A (ja) * 2004-12-21 2008-07-10 パケット ディジタル オンデマンド電力管理の方法及び機器
JP2009080787A (ja) * 2007-09-03 2009-04-16 Seiko Epson Corp 情報処理装置および半導体集積回路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"IEM Technology, ARM Intelligent Energy Manager (IEM) Technology", ARM (THE ARCHITECTURE FOR THE DIGITAL WORLD, 13 January 2011 (2011-01-13), Retrieved from the Internet <URL:http:/www.jp.arm.com /products/processors/cpu- arch-iem.html>
See also references of EP2667284A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014137823A (ja) * 2013-01-17 2014-07-28 Samsung Electronics Co Ltd バッテリ及び電源供給装置並びに電子装置
JP2016181168A (ja) * 2015-03-24 2016-10-13 シャープ株式会社 情報処理装置、ｃｐｕ印加電圧制御装置、情報処理装置の制御方法

Also Published As

Publication number Publication date
EP2667284A4 (en) 2016-10-19
EP2667284A1 (en) 2013-11-27
JPWO2012098741A1 (ja) 2014-06-09
CN103329064B (zh) 2016-08-10
US20130297953A1 (en) 2013-11-07
JP5870935B2 (ja) 2016-03-01
CN103329064A (zh) 2013-09-25

Similar Documents

Publication Publication Date Title
JP5870935B2 (ja) 制御システム
JP5635628B2 (ja) ネットワークアクセスモジュールの電源管理方法及び装置
US11157315B2 (en) Method for process management and electronic device
US9477293B2 (en) Embedded controller for power-saving and method thereof
CN103684495A (zh) 一种电路装置和用于低功率模式管理的方法
CN103701182A (zh) 充电器、电子设备及充电系统
US7647512B2 (en) Method and apparatus for switching performance
CN107566609B (zh) 一种下载任务处理方法、装置、终端和存储介质
JP2008262451A (ja) メモリ電源管理装置及びメモリ電源管理方法
JP2006065471A (ja) 半導体集積回路およびその節電制御方法および節電制御プログラム
JPWO2008084541A1 (ja) 受信装置及び受信装置の起動制御方法
JP2000112756A (ja) Ｃｐｕ動作制御装置および方法
CN103677881A (zh) 一种控制电子设备的方法及电子设备
US20120117357A1 (en) Energy tile processor
CN111542037B (zh) 指令传输方法、装置及存储介质
CN101719964A (zh) 移动终端电源管理方法及移动终端
CN109739561B (zh) 防止电子装置进入休眠状态的方法
CN111638897B (zh) 系统更新方法、装置、终端设备及存储介质
EP2966540B1 (en) Electronic apparatus, power supply control method, and program
KR20240176072A (ko) 선택가능한 전력 도메인 출력을 갖는 마이크로제어기 내의 저전력 클록 멀티플렉서
KR20050017049A (ko) 휴대용 전자기기에서의 씨피유 클럭 주파수 제어방법
JP2002182930A (ja) 割り込み制御装置
JP5070609B2 (ja) 通信装置、通信システム及び通信方法
CN115292121A (zh) 控制方法、装置及电子设备和存储介质
JP2002207530A (ja) クロック供給回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11856057

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 13977415

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2011856057

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2012553560

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE