WO2012114399A1 - 演算装置及び演算実行方法 - Google Patents

演算装置及び演算実行方法 Download PDF

Info

Publication number
WO2012114399A1
WO2012114399A1 PCT/JP2011/005905 JP2011005905W WO2012114399A1 WO 2012114399 A1 WO2012114399 A1 WO 2012114399A1 JP 2011005905 W JP2011005905 W JP 2011005905W WO 2012114399 A1 WO2012114399 A1 WO 2012114399A1
Authority
WO
WIPO (PCT)
Prior art keywords
event
function
data
calculation
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2011/005905
Other languages
English (en)
French (fr)
Inventor
浩明 井上
竹中　崇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to US13/985,788 priority Critical patent/US9032421B2/en
Priority to EP11859061.1A priority patent/EP2680131A4/en
Priority to JP2013500710A priority patent/JP5804047B2/ja
Publication of WO2012114399A1 publication Critical patent/WO2012114399A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/54—Interprogram communication
    • G06F9/542—Event management; Broadcasting; Multicasting; Notifications
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F16/00—Information retrieval; Database structures therefor; File system structures therefor
    • G06F16/90—Details of database functions independent of the retrieved data types
    • G06F16/903—Querying
    • G06F16/90335—Query processing
    • G06F16/90344—Query processing by using string matching techniques

Definitions

  • the present invention relates to an arithmetic device and an arithmetic execution method suitable for processing an event, and more particularly, to an arithmetic device and an arithmetic execution method for controlling execution of an event processing function based on a regular expression.
  • FIGS. 37A to 37D are diagrams described in Patent Document 1 and show a hardware configuration method for detecting a character string that matches a regular expression from a given character string.
  • FIGS. 37A to 37D show four configuration patterns for hardwareizing the basic operators of regular expressions.
  • b) * c described in a regular expression the sum of a and b (meaning that at least one of a and b is included) is repeated 0 times or more and then c Represents a string followed by Therefore, for example, for the character string abcdefgh, the character string abc matches the character string described by the regular expression.
  • a, b, and c are replaced with a character comparison shown in FIG. 37A, that is, a circuit that detects whether each character corresponds to each character.
  • b is the sum shown in FIG. 3B, that is, the character comparison circuit for a and the character comparison circuit for b are connected according to a pattern using a logical sum.
  • b) * is a repetition shown in FIG. 37D, that is, a circuit having a
  • b) * c connects in series the connection shown in FIG.
  • any regular expression can be systematically converted into a circuit by connecting the character comparison circuit in a predetermined pattern with the character comparison circuit as a basic unit.
  • the above character string matching circuit is an example.
  • An apparatus for determining whether a specific function is called in a specific order using a regular expression is also described in Patent Document 2, for example.
  • Non-Patent Document 1 that detects a sequence of events satisfying a specific condition from a large number of events using a special language different from the function type has been proposed.
  • a circuit as described in Non-Patent Document 2 that realizes a regular expression operator that expresses repetition has been proposed.
  • the term “event” in this specification refers to various information generated as a result of the occurrence of the event, not “occurrence of the event”. This information is not limited to one type. In other words, one type of information or a set of a plurality of types of information generated with the occurrence of a certain situation is called an “event”. Thus, an event is composed of one type or a plurality of types of information. Information constituting an event is referred to as “event information”.
  • event sequence when multiple events defined as described above occur in time series, the sequence of events is called an “event sequence”. For convenience, it is assumed that the event string includes a single event.
  • a predetermined event sequence may be detected for the input event sequence, and a predetermined process may be performed according to the detected event sequence.
  • processing for the event sequence is referred to as “event processing”.
  • Event string processing includes event string detection. Therefore, it is conceivable to apply the character string matching circuit described in Patent Document 1 to event processing. However, when the technique described in Patent Document 1 is applied to event processing, there are the following problems.
  • Patent Document 1 can cope with detection of individual characters in character strings by character comparison and detection of a regular expression character string.
  • Each character includes only information for identifying each character, for example, information regarding the type of character.
  • an event may be composed of a plurality of pieces of event information. Therefore, the technique described in Patent Document 1 cannot be applied to the detection of events handled in the present invention. This is because, when there are a plurality of types of event information constituting an event, it is possible to cope with the detection of event information and the detection of a sequence of event information only for one type of event information. Therefore, general events and event sequences cannot be detected.
  • Patent Document 1 cannot satisfy that two conditions required for event processing 1) an event string can be detected, and 2) that an operation can be performed on data associated with the event string. As a result, an event processing circuit cannot be configured systematically.
  • Non-Patent Document 1 a regular expression operator that expresses repetition is not realized in a circuit, and it is very difficult to detect a complex event sequence.
  • the calculation defined corresponding to the matched event sequence can use only a fixed function.
  • Non-Patent Document 2 does not disclose a calculation method defined corresponding to a matched event sequence, and has a problem that a calculation defined corresponding to an event sequence cannot be performed. .
  • the present invention has been made to solve such problems, and an object of the present invention is to provide an arithmetic device and an arithmetic execution method capable of detecting events and performing calculations defined corresponding to event sequences. To do.
  • the arithmetic device includes a first function processing unit that executes a first operation defined by a first function having an argument of the first input data included in the first event.
  • Data processing means, and first control processing means for detecting the first event using a first return value of the first function
  • the first function processing means includes: The first data calculation means for executing the first calculation and outputting the first result, and the comparison result between the first input data and the first data for specifying the first event are the first data And a first control comparison means for outputting to the first control processing means as a return value.
  • the calculation execution method executes a first calculation and outputs a first result, and also specifies a first input data included in a first event and the first event. By outputting a result of comparison with data as a first return value, the first operation defined in the first function having the first input data as an argument is executed, and the first function The first return value is used to detect the first event.
  • a non-transitory computer-readable medium storing a program according to the present invention executes a first operation and outputs a first result, and also includes first input data included in a first event and the first By outputting the comparison result with the first data specifying the event as the first return value, the first calculation defined in the first function using the first input data as an argument is executed.
  • a program for causing a computer to execute a first data process and a first control process for detecting the first event using the first return value of the first function is stored. is there.
  • a non-transitory computer that stores an operation device, an operation execution method, and a program capable of realizing detection of an event or event sequence and calculation defined corresponding to the detected event or event sequence A readable medium can be provided.
  • the present invention performs a "regular expression operation using a function as an element", and realizes a complex event detection and a calculation defined corresponding to a matched event sequence.
  • the present invention is applied to a computing device, a computation execution method, and a program that can perform computation.
  • the arithmetic device in this embodiment performs a predetermined process defined for each function on the input event.
  • the predetermined processing includes detection of whether or not the event meets a predetermined condition, and predetermined calculation using the event.
  • the “event” here means the above-mentioned “various information or a set of information generated when a certain event occurs”.
  • the predetermined detection is, for example, detection of whether information included in an event (hereinafter referred to as “event information”) matches certain information.
  • the predetermined calculation is, for example, calculation using event information.
  • the “regular expression operation using a function as an element” is a regular expression that expresses the execution order, execution conditions, etc., of the operations executed in succession defined in the function.
  • Embodiment 1 of the present invention inputs a data group (event) including one or more data (hereinafter referred to as input data) and executes a predetermined arithmetic operation. Specifically, an event is input, an operation specified in a function with input data as an argument is executed and the result is output, and the comparison result of the input data is output as a return value. Use it to detect events.
  • a data group including one or more data (hereinafter referred to as input data) and executes a predetermined arithmetic operation. Specifically, an event is input, an operation specified in a function with input data as an argument is executed and the result is output, and the comparison result of the input data is output as a return value. Use it to detect events.
  • FIG. 1 is a diagram illustrating an arithmetic device according to the present embodiment.
  • the computing device 100 has a data path element 3000 as data processing means and a control path element 2000 as control processing means.
  • the data path element 3000 includes a function processing unit 4000 that executes an operation defined for a function that uses event information constituting the event 1000 as an argument.
  • the control path element 2000 uses the function return value ret to detect an event including one or more pieces of event information.
  • the function processing unit 4000 outputs a comparison result between the data calculation unit 4001 that executes the operation and outputs the result d 0 and the event information or the first data to the control path element 2000 as the return value ret.
  • a control comparison unit 4002. Hereinafter, the arithmetic device according to the present embodiment will be described more specifically.
  • FIG. 2 is a diagram showing a specific example of the computing device shown in FIG. 1, which is the computing device according to the present embodiment.
  • an event 1000 having one or more input data is input to the arithmetic device.
  • the input data here corresponds to the event information described above.
  • the arithmetic device 1 includes a data path element 3000 as a data processing unit having a function processing unit 4000 that performs a function arithmetic process, and a control path as a control processing unit that detects an event using a return value ret of the function. Element 2000.
  • the function processing unit 4000 executes an operation specified by the function using the input data as an argument, and outputs the result to the control path element 2000 as a return value with a data calculation unit (described later) that outputs the result. And a control comparison unit (described later).
  • the data calculator stores, compares, or calculates the input data and outputs it.
  • the function processing unit 4000 executes an operation defined for each function designated by the user, receives the event 1000 and the input argument in, outputs a return value ret, and outputs an output argument out.
  • the input in is, for example, a value in which a part of the operation result d i in the previous stage is selected by the MUX 100, and unnecessary ones of the operation results d i are not input to the function processing unit 4000, but are passed through the register 102. Te is output as the output d 0 with the operation result out of the function processor 4000.
  • the control path element 2000 includes a circuit AND101 that performs a logical product of the return value ret of the function processing unit 4000 and the true / false value of the immediately preceding element, and a register 103 that stores the result of the AND101.
  • the data path element 3000 gives a required argument to the function processing unit 4000 among the previous calculation results and bypasses unnecessary arguments, and the output result of the function processing unit 4000.
  • a register 102 for storing bypassed data.
  • the return value ret of the function indicates whether the input data included in the event is predetermined data for identifying the event as a result of checking the input event 1000, that is, whether a certain event has occurred. Indicates a Boolean value.
  • a result of a predetermined calculation using event information included in the event 1000 is referred to or stored.
  • FIG. 3 is a diagram showing details of the function processing unit 4000 according to the present embodiment.
  • the function processing unit 4000 includes a control comparison unit 4001 and a data calculation unit 4002.
  • the control comparison unit 4001 outputs, as a return value ret, whether or not the event has occurred, from the result of the calculation performed by the data calculation unit 4002 or a calculated value during the calculation and the event 1000.
  • the data calculation unit 4002 has the previous calculation result as an argument in, performs a predetermined calculation defined in the function based on the event 1000, and outputs the calculation result to the argument out. Note that at least the event 1000 may be input to the control comparison unit 4001.
  • the data calculation unit 4002 may use only the event 1000 as an argument depending on the calculation defined in the function.
  • regulated to a function is not specifically limited.
  • the calculation may be a comparison with a predetermined character or character string.
  • the calculation may be a process that performs no processing. In other words, the calculation may simply store the previous calculation result as an argument in or input data and output it as an argument out as it is.
  • the regular expression for the character string described above has no argument that contributes to the calculation. Therefore, the character string collating process can be regarded as a function that simply compares whether or not a corresponding character is given internally and returns it as a return value.
  • at least one function processed by the function processing unit 4000 is defined as a function having an argument. For this reason, in this embodiment, it is possible not only to detect an event string (including a single event) but also to define an operation to be performed on each event. Therefore, by combining the arithmetic devices, it is possible to configure an arithmetic device capable of detecting a complex event sequence and executing a predetermined operation on each event as necessary. The details will be described in the following embodiments.
  • Embodiment 2 of the present invention Next, a second embodiment of the present invention will be described.
  • a description will be given of an arithmetic device that performs an operation of a regular expression including an event sequence including events as an input and including one or more functions and operators.
  • FIG. 4 is a diagram for explaining an operator according to the present embodiment.
  • the operator can be a concatenation that describes execution of the operation of the next function after one function, a sum that describes which operation result of the two functions is selected, or one time. There are repetitions that describe the continuous execution of the operations of the above functions.
  • grouping is a notation provided for the purpose of solving the ambiguity of functions and operators. That is, when a function sequence is written as e1e2
  • the function sequence means the former, the function sequence is described as e1 (e2
  • the function sequence means the latter, the function sequence is described as (e1e2)
  • the function sequence is expressed using a regular expression.
  • Each function constituting the function sequence has an event as an input, that is, at least one function among the individual functions of the function sequence expressed by the regular expression has one or more arguments. Part or all of the input data included in the event is an argument of the function, but this is also an argument when the function refers to one or more calculation results in the preceding arithmetic unit. Then, the function outputs a true / false value indicating whether or not specific input data is detected as a return value.
  • an event including a plurality of input data is input as an event string.
  • the arithmetic device detects a specific event sequence from the input event sequence and outputs the calculation result at that time.
  • the event means that it consists of data (event information) generated accompanying a certain event as described above.
  • Specific examples of the event include, for example, the patient name, the name of the medicine, the amount of the medicine, the time for taking the medicine, the body temperature, etc. as the event information.
  • the arithmetic device detects a case where a patient A has taken medicines B1, B2, and B3 in this order as an event sequence to be detected.
  • the arithmetic device can output, for example, an average body temperature as a result of the operation defined by a function sequence including functions executed for individual events.
  • the event column includes a column of event information, that is, continuous information. Therefore, a specific example of the event sequence includes real-time information input from, for example, a sensor or a terminal.
  • the event is described as including a plurality of pieces of event information (input data), but the number of input data may be one.
  • the arithmetic device 1 described in the first embodiment may be provided as many as the number of events to be detected.
  • one arithmetic device is configured by a plurality of arithmetic devices, it is only necessary to include at least the arithmetic device 1 described in Embodiment 1, and other arithmetic devices may have different configurations. .
  • FIG. 5A and FIG. 5B show concatenation in regular expressions of operations executed by the arithmetic device according to the present embodiment.
  • the arithmetic device in this example may be configured using two arithmetic devices according to the first embodiment.
  • the arithmetic device in this example includes two arithmetic devices having a control path element and a data path element, and at least one of the arithmetic devices according to the first embodiment may be used.
  • FIG. 5A and 5B show connection methods for the control path and the data path.
  • FIG. 5A shows a control path connection method.
  • the control path element 2100 and the control path element 2101 are connected in series.
  • FIG. 5B shows a data path connection method.
  • the data path element 3100 and the data path element 3101 are connected in series.
  • Each control path element and data path element may be composed of a function sequence as well as a function according to the regular expression rules shown in FIG.
  • the data path element 3101 outputs the calculation processing result based on the calculation processing result of the data path element 3100
  • the control path element 2101 outputs the detection result based on the result of the control path element 2100.
  • FIGS. 6A and 6B show the sum in the regular expression of the operations executed by the arithmetic device according to the present embodiment.
  • the arithmetic device in this example may also be configured using two arithmetic devices according to the first embodiment.
  • the arithmetic device in this example includes two arithmetic devices having a control path element and a data path element, and at least one of the arithmetic devices according to the first embodiment may be used.
  • FIG. 6A and 6B show connection methods for the control path and the data path.
  • FIG. 6A shows a control path connection method.
  • the output result c i of the immediately preceding control path is input to the control path element 2100 and the control path element 2101 in parallel.
  • the outputs c 1 and c 2 of the control path element 2100 and the control path element 2101 are connected by a logical sum (OR) 202.
  • the output C 0 of the OR 202 becomes the event detection result. That is, the OR 202 functions as a determination unit that determines that an event sequence has been detected when one or more of the control path element 2100 and the control path element 2101 detects an event.
  • FIG. 6B shows a data path connection method.
  • output d i of the previous data path is input in parallel to a data path element 3200 and data path elements 3201.
  • the result d 2 Results d 1 and data path elements 3201 of the data path element 3200 is connected to the multiplexer MUX201.
  • the multiplexer MUX 201 outputs the result d 1 of the data path element 3200 if the output result c 1 of the control path 2200 is 1, and the result d 2 of the data path element 3201 if the output result c 2 of the control path 2201 is 1. Is output. That is, the output result d 0 of the multiplexer MUX 201 becomes the calculation result of the calculation corresponding to the event sequence.
  • the multiplexer MUX 201 selects one of the operation results d 1 and d 2 of the data path element 3200 and the data path element 3201 according to the output results c 1 and c 2 of the control path element 2100 and the control path element 2101. Function as a first selection means for outputting.
  • each control path element and data path element may be composed of not only a function but also a function sequence according to the regular expression rules shown in FIG.
  • FIG. 7A and FIG. 7B show repetition in the regular expression of the operation executed by the arithmetic device according to the present embodiment.
  • the arithmetic device in this example may include one arithmetic device according to the first embodiment.
  • FIG. 7 shows connection methods of the control path and the data path.
  • FIG. 7A shows a control path connection method.
  • a multiplexer MUX 301 is provided for inputting the result c i or 1 of the immediately preceding control path to the control path element 2300.
  • Multiplexer MUX301 if the output result c 0 of the control path element 2300 is 0, the result c i of the previous control path, when the output result c 0 of the control path element 2300 is 1, 1 a control path elements 2300 To enter.
  • the multiplexer MUX 301 serves as a second determination unit that determines whether or not to input the output c i of the previous control path element to the control path element 2300 according to the output result c 0 of the control path element 2300. Function.
  • FIG. 7B shows a data path connection method.
  • a multiplexer MUX 302 that inputs the result d i of the immediately preceding data path element or the output result d 0 of the data path element 3300 to the data path element 3300 is provided.
  • the multiplexer MUX 302 outputs the result d i of the immediately preceding data path element when the output result c 0 of the control path element 2300 is 0 , and the data path element 3300 of the data path element 3300 when the output result c 0 of the control path element 2300 is 1.
  • the output result d 0 is input to the data path element 3300.
  • the multiplexer MUX 302 selects one of the output results d 0 and d i of the data path element 3300 and the preceding data path element as the data path element 3300 according to the output result c 0 of the control path element 2300. It functions as a third determination means for inputting.
  • an event may be expressed using a structure including a plurality of pieces of event information (data).
  • hardware such as an ASIC (Application Specific Integrated Circuit) or an FPGA (Field-Programmable Gate Array) is used in addition to a normal CPU (Central Processing Unit) for processing in real time. Therefore, it is important to replace event processing.
  • ASIC Application Specific Integrated Circuit
  • FPGA Field-Programmable Gate Array
  • a function in which the arithmetic device performs an operation associated with a function having the input data included in the event as an argument and outputs a result, and outputs a comparison result of the input data as a return value A processing unit is provided. Therefore, an event sequence can be detected using the return value, and an operation defined corresponding to the event can be executed by the function processing unit. Therefore, the processing of the event sequence can be performed at high speed by executing the processing with the arithmetic unit configured by hardware.
  • the present invention can be configured by software. Details will be described later. By realizing with software, it is not necessary to provide a dedicated circuit for event processing in the arithmetic unit. Therefore, the circuit scale of the arithmetic device can be reduced.
  • Embodiment 3 of the present invention Next, a third embodiment of the present invention will be described.
  • the arithmetic device in the present embodiment is obtained by connecting two arithmetic devices according to the first embodiment using the connection in the second embodiment.
  • FIG. 8 shows an example of regular expression concatenation in Embodiment 3 of the present invention.
  • the regular expression is described as a concatenation of functions A and B having sum as an argument (see the “RULE” line). That is, the function A and the function B constitute a function sequence expressed by a regular expression.
  • the event is composed of the sensor ID which is the event information and the temperature temp measured by the sensor.
  • the function A outputs the temperature of the event information to the argument sum, and returns 1 if the sensor ID of the input event is 100, and 0 if it is different.
  • the function B calculates the average value of the temperatures of the two events by calculating the sum of the value of the argument sum of the function A and the temperature of the input event and dividing by 2. If the input event ID is 200, 1 is returned, otherwise 0 is returned.
  • FIG. 9 is a diagram illustrating an arithmetic device according to the present embodiment that performs arithmetic processing on the concatenation of the regular expressions shown in FIG.
  • the computing device according to the present embodiment includes control path elements 2100A and 2101B and data path elements 3100A and 301B.
  • the data path element 3100A includes a function processing unit 4000A and a register 102A
  • the data path element 3101B includes a function processing unit 4000B and a register 102B.
  • the control path element 2100A includes a logical product (AND) 101A and a register 103A
  • the control path element 2101B includes an AND 10BA and a register 103V.
  • the function processing unit 4000A includes a control comparison unit 4001A and a data calculation unit 4002A
  • the function 4001B includes a control comparison unit 4001B and a data calculation unit 4002B.
  • the control path element 2100A and the control path element 2101B, and the data path elements 3100A and 3101B are connected as a connection in accordance with the rules of FIG. 2, FIG. 3, and FIG.
  • control comparison unit 4001A of the function processing unit 4000A determines whether or not the ID of the input event matches 100, and outputs a return value ret.
  • the data calculation unit 4002A stores the temperature temp of the input event in the output argument sum.
  • the control comparison unit 4001B of the function processing unit 4000B determines whether or not the ID of the input event matches 200, and outputs a return value ret.
  • the data calculation unit 4002B takes the average of the temperature temp of the input event and the temperature of the function A, specifically, the value stored in the register 102A of the data path element 3100A.
  • the input of the control path element 2100A is fixed to 1 because there is no previous result, and the data path element 3100A does not require an input from the previous stage, so no value is given. .
  • FIG. 10 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the concatenation operation in the regular expression illustrated in FIG. 9.
  • FIG. 10 shows an example in which an event 1000_1 having an ID of 100 and a temperature of 50 is given to the function processing units 4000A and 4000B as inputs.
  • the output result of the control comparison unit 4001A is 1, the output result of the data calculation unit 4002A is 50, the output result of the AND101A is 1, the output result of the control comparison unit 4001B is 0, the output result of the AND101B is 0, and the data calculation unit The output result of 4002B is 25.
  • FIG. 11 is a diagram illustrating an example of the operation of the arithmetic device illustrated in FIG. 9.
  • FIG. 11 shows an example in which event 1000_2 having an ID of 200 and a temperature of 150 is given to the function processing units 4000A and 4000B after the event 1000_1 input shown in FIG.
  • the output result of the control comparison unit 4001A is 0, the output result of the data calculation unit 4002A is 150, the output result of the logical AND 101A is 0, the output result of the control comparison unit 4001B is 1, and the output result of the logical AND 101B is 1
  • the output result of the data calculation unit 4002B is 100.
  • FIG. 12 is a diagram illustrating an example of the operation of the arithmetic device illustrated in FIG. 9.
  • FIG. 12 shows an example in which an event 1000_3 having an ID of 300 and a temperature of 0 is given to the function processing units 4000A and 4000B after the input of the event 1000_2 shown in FIG.
  • the output result of the control comparison unit 4001A is 0, the output result of the data calculation unit 4002A is 0, the output result of the AND101A is 0, the output result of the control comparison unit 4001B is 0, the output result of the AND101B is 0, and the data calculation unit
  • the output result of 4002B is 75.
  • the event detection result output from the register 103B of the control path element 2101B is 1, and the operation result of the function A (sum) B (sum) output from the register 102 of the data path element 3101B is 100. That is, since the output of the register 103B is 1, it can be seen that a match has occurred in this event sequence, that is, that the target event sequence has been detected, and the average temperature value (calculation result) at that time is From the output result of the register 102B, it can be seen as 100.
  • FIG. 13 is a diagram illustrating an example of the connection operation of the arithmetic device illustrated in FIG. 9.
  • FIG. 13 shows an example in which an event 1000_4 having an ID of 300 and a temperature of 0 is given to the function processing units 4000A and 4000B after the input of the event 1000_1 shown in FIG.
  • the output result of the control comparison unit 4001A is 0, the output result of the data calculation unit 4002A is 0, the output result of the AND101A is 0, the output result of the control comparison unit 4001B is 0, the output result of the AND101B is 0, and the data calculation unit
  • the output result of 4002B is 25.
  • the output of the register 103B becomes 0 and the event sequence is not detected.
  • the output result of the data calculation unit 4002B is treated as invalid data and is not adopted as a normal output result of the present arithmetic unit.
  • the arithmetic device thus performs an operation on the regular expression described by the functions A (sum) B (sum), and generates an event sequence that matches the comparison result defined in the function. It is possible to detect and output the calculation result at that time.
  • the control path element 2100A and the control path element 2101B, and the data path elements 3100A and 3101B are connected in a connected manner in accordance with the rules of FIGS. With this configuration, it is possible to perform a regular expression described by a function A (sum) B (sum).
  • each data path element 3100A and 3101B has the control comparison units 4001A and 4001B, it is possible to detect an event sequence that matches the comparison result defined in the function. Further, since the data calculation units 4002A and 4002B are provided, the calculation defined in each function can be executed and the calculation result can be output.
  • Embodiment 4 of the present invention a fourth embodiment of the present invention will be described.
  • the arithmetic device in the present embodiment is obtained by connecting two arithmetic devices according to the first embodiment using the sum in the second embodiment.
  • FIG. 14 is a diagram showing an example of the sum in the regular expression shown in the fourth embodiment of the present invention.
  • the regular expression is described as the sum of functions A and B having “en” as an argument (see the “RULE” line).
  • the event includes, as event information, a currency name “currency” and a currency amount “Amount”.
  • the function A outputs the currency amount in the event information to the argument yen, and returns 1 if the name of the currency of the input event is Yen, and 0 if it is different.
  • the function B outputs a value obtained by multiplying the currency amount of the input event by 80 to the argument yen, and returns 1 if the name of the passage of the input event is dollars, and 0 if different. That is, in this example, an example is shown in which the currency is unified into yen.
  • FIG. 15 is a diagram showing an arithmetic device according to the present embodiment that performs the arithmetic operation of the sum in the regular expression shown in FIG.
  • the arithmetic device according to the present embodiment includes a control path element 2110 ⁇ / b> A and a control path element 2111 ⁇ / b> B via a logical sum (OR) 212.
  • Data path elements 3110A and 3111B are connected via a multiplexer MUX211.
  • the data path element 3110A includes a function 4010A and a register 112A
  • the data path element 3111B includes a function 4010B and a register 112B
  • the control path element 2110A includes an AND 111A and a register 113A
  • the control path element 2111B includes an AND 111B and a register 113B
  • the function 4010A includes a control comparison unit 4011A and a data calculation unit 4012A
  • the function 4010B includes a control comparison unit 4011B and a data calculation unit 4012B.
  • control comparison unit 4011A of the function 4010A detects whether the name of the currency of the input event matches the yen, and outputs a return value ret.
  • the data calculation unit 4012A stores the currency amount “amount” of the input event in the output argument “en”.
  • control comparison unit 4011B of the function 4010B detects whether or not the name of the currency of the input event matches the dollar, and outputs a return value ret.
  • the data calculation unit 4012B multiplies the currency amount “amount” of the input event by 80 and outputs it as yen. Note that the input of the control path elements 2110A and 2111B is fixed to 1 because there is no previous result, and the data path elements 3110A and 3111B do not require input from the previous stage, so no value is given.
  • FIG. 16 is a diagram illustrating an example of the operation of the arithmetic device that performs the arithmetic operation of the sum in the regular expression illustrated in FIG. 15.
  • FIG. 16 shows an example in which an event 1010_1 having a currency name of yen and a passing amount of 100 as an input is given to the functions 4010A and 4010B.
  • the output result of the control comparison unit 4011A is 1, the output result of the data calculation unit 4012A is 100, the output result of the AND 111A is 1, the output result of the control comparison unit 4011B is 0, the output result of the AND 111B is 0, and the data calculation unit
  • the output result of 4012B is 8000.
  • FIG. 17 is a diagram illustrating an example of the operation of the arithmetic device that performs the arithmetic operation of the sum in the regular expression illustrated in FIG. 15.
  • FIG. 17 shows an example in which an event 1010_2 with the currency name as the input and a passing amount of 5 is given to the functions 4010A and 4010B as input after the input of the event 1010_1 shown in FIG.
  • the output result of the control comparison unit 4011A is 0, the output result of the data calculation unit 4012A is 5, the output result of the AND111A is 0, the output result of the control comparison unit 4011B is 0, the output result of the AND111B is 0, and the data calculation unit The output result of 4012B is 400.
  • the output of the OR 212 that outputs the event detection result is 1, it is understood that a match has occurred in the input event sequence, that is, an event has been detected.
  • the calculation result in the regular expression at that time that is, the yen-denominated currency amount is known as 100 from the output result of the multiplexer MUX 211.
  • FIG. 18 is a diagram illustrating an example of the operation of the arithmetic device that performs the arithmetic operation of the sum in the regular expression illustrated in FIG. 15.
  • FIG. 18 shows an example in which an event 1010_3 with a currency name of dollars and a passing amount of 10 is given to the functions 4010A and 4010B as input.
  • the output result of the control comparison unit 4011A is 0, the output result of the data calculation unit 4012A is 10, the output result of the AND 111A is 0, the output result of the control comparison unit 4011B is 1, the output result of the AND 111B is 1, and the data calculation unit The output result of 4012B is 800.
  • FIG. 19 is a diagram illustrating an example of the operation of the arithmetic device that performs the arithmetic operation of the sum in the regular expression illustrated in FIG. 15.
  • FIG. 19 shows an example in which the event 1010_3 shown in FIG. 18 continues to be input, and the event 1010_4 with the currency name as the input and the passing amount 5 is given to the functions 4010A and 4010B as input.
  • the output result of the control comparison unit 4011A is 0, the output result of the data calculation unit 4012A is 5, the output result of the AND111A is 0, the output result of the control comparison unit 4011B is 0, the output result of the AND111B is 0, and the data calculation unit The output result of 4012B is 0.
  • the output of the OR 212 indicating the event detection result is 1, it can be seen that a match has occurred in the input event sequence, and the yen-denominated currency amount that is the calculation result at that time is determined by the multiplexer MUX 211. It can be seen as 800 from the output result.
  • FIG. 20 is a diagram illustrating an example of the operation of the arithmetic device that performs the arithmetic operation of the sum in the regular expression shown in FIG.
  • an event 1010_5 with the currency name as the input and a passing amount of 5 is given to the functions 4010A and 4010B as input.
  • the output result of the control comparison unit 4011A is 0, the output result of the data calculation unit 4012A is 5, the output result of the AND111A is 0, the output result of the control comparison unit 4011B is 0, the output result of the AND111B is 0, and the data calculation unit The output result of 4012B is 400.
  • the output of the OR 212 as the detection result is 0, and the event string is not detected.
  • the output results of the data calculation units 4012A and 4012B are both treated as invalid data, and are not adopted as regular output results of the present computing device.
  • control path element 2110A and the control path element 2111B and the data path elements 3110A and 3111B are connected as a sum in accordance with the rules of FIGS. With this configuration, it is possible to perform a regular expression described by the function A (sum)
  • each data path element 3110A and 3111B includes the control comparison units 4011A and 4011B, it is possible to detect an event sequence that matches the comparison result defined in the function. Further, since the data calculation units 4012A and 4012B are provided, the calculation defined in each function can be executed and the calculation result can be output.
  • Embodiment 5 of the present invention a fifth embodiment of the present invention will be described.
  • the arithmetic device according to the present embodiment has two arithmetic devices according to the first embodiment and is connected using the sum described in the second embodiment.
  • FIG. 21 shows an example of repetition in the regular expression shown in the fifth embodiment of the present invention.
  • a function that repeats a function A having a total total of precipitation per second as an argument and a total total of precipitation per second as an input and calculates an average per second of accumulated precipitation in rainy weather. It is described as a concatenation with B (see the “RULE” line).
  • the event includes, as event information, a weather situation weather and a precipitation amount perinmount_second per second. Note that events are sent every second.
  • function A sums and outputs the precipitation per second of the event information to total, and returns 1 if the weather condition of the input event is rain, and returns 0 if it is different.
  • the function B receives the sum of precipitation per second of the function A as an input, and outputs an average value based on the number of events (accumulated seconds) so far by a built-in function called get_num_event, and if the weather condition of the input event is sunny Returns 1 or 0 if different. That is, in this example, the precipitation per second in the rainy weather until it clears is integrated and the average is output.
  • FIG. 22 is a diagram showing the arithmetic device according to the present embodiment that performs the repeated arithmetic operation in the regular expression shown in FIG.
  • the arithmetic device according to the present embodiment includes a control path element 2120A, a control path element 2121B, and data path elements 3120A and 3121B. Are connected as repetitions in the second embodiment described above.
  • the data path element 3120A includes a function 4020A and a register 122A
  • the data path element 3121B includes a function 4020B and a register 122B
  • the control path element 2120A includes an AND 121A and a register 123A
  • the control path element 2121B includes an AND 121B and a register 123B
  • the function 4020A includes a control comparison unit 4021A and a data calculation unit 4022A
  • the function 4020B includes a control comparison unit 4021B and a data calculation unit 4022B.
  • control comparison unit 4021A of the function 4020A determines whether or not the weather condition of the input event matches rain, and outputs a return value ret.
  • the data calculation unit 4022A accumulates precipitation per second of the input event.
  • control comparison unit 4021B of the function 4020B determines whether or not the weather condition of the input event matches sunny, and outputs a return value ret.
  • the data calculation unit 4022B outputs the average precipitation per second during rainy weather, which is obtained by dividing the cumulative precipitation per second output of the function A by the total number of seconds. Note that the previous value input to the multiplexer MUX 321A is fixed to 1 because there is no previous result, and the previous value input to the multiplexer MUX 322A is fixed to 0 for integration.
  • FIG. 23 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the repeated arithmetic processing in the regular expression shown in FIG.
  • FIG. 23 shows an example in which an event 1020_1 having a rainy weather condition and precipitation per second of 10 is given to functions 4020A and 4020B as inputs.
  • the output result of the control comparator 4021A is 1, the input of the data calculator 4022A is 0, the output result of the data calculator 4022A is 10, the output result of the AND121A is 1, the output result of the control comparator 4021B is 0, and AND121B. Is 0, and the output result of the data calculation unit 4022B is 0.
  • FIG. 24 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the repeated arithmetic processing in the regular expression shown in FIG.
  • FIG. 24 shows an example in which an event 1020_2 having a weather condition of rain and a precipitation amount of 20 per second is given to the functions 4020A and 4020B as an input following the event 1020_1 shown in FIG.
  • the output result of the control comparison unit 4021A is 1, the input of the data calculation unit 4022A is 10, the output result of the data calculation unit 4022A is 30, the output result of AND121A is 1, the output result of the control comparison unit 4021B is 0, and AND121B.
  • the output result is 0, and the output result of the data calculation unit 4012B is 30 because the accumulated number of seconds is 1.
  • FIG. 25 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the repeated arithmetic processing in the regular expression shown in FIG.
  • an event with clear weather conditions and 0 precipitation per second is given to the functions 4020A and 4020B as input.
  • the output result of the control comparison unit 4021A is 0, the input of the data calculation unit 4022A is 30, the output result of the data calculation unit 4022A is 30, the output result of the AND121A is 0, the output result of the control comparison unit 4021B is 1, and the AND121B The output result of 1 is 1, and the output result of the data calculation unit 4012B is 15 because the accumulated number of seconds is 2.
  • FIG. 26 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the repeated arithmetic processing in the regular expression shown in FIG.
  • FIG. 26 shows an example in which an event 1020_4 having a cloudy weather condition and 0 precipitation per second is given to the functions 4020A and 4020B following the input of the event 1020_3 shown in FIG.
  • the output result of the control comparison unit 4021A is 0, the input of the data calculation unit 4022A is 0, the output result of the data calculation unit 4022A is 0, the output result of the AND121A is 0, the output result of the control comparison unit 4021B is 0, and AND121B.
  • the output result is 0, and the output result of the data calculation unit 4022B is 10 because the accumulated number of seconds is 1.
  • the output of the register 123B indicating the event detection result is 1, it can be seen that a match has occurred in this event sequence, that is, that an event has been detected. At that time, the average accumulated precipitation per second is the output result of the register 122B. It turns out that it is 15.
  • FIG. 27 is a diagram illustrating an example of the operation of the arithmetic device according to the present embodiment that performs the repeated arithmetic processing in the regular expression shown in FIG.
  • FIG. 27 shows an example in which an event 1010_5 in which the weather condition is cloudy and the precipitation amount per second is 0 is given to the functions 4020A and 4020B following the input of the event 1020_1 shown in FIG.
  • the output result of the control comparison unit 4021A is 0, the input of the data calculation unit 4022A is 30, the output result of the data calculation unit 4022A is 30, the output result of the AND121A is 0, the output result of the control comparison unit 4021B is 0, and AND121B.
  • the output result is 0, and the output result of the data calculation unit 4022B is 15 because the accumulated number of seconds is 2.
  • the output of the register 123B indicating the event detection result is 0, and the event string is not detected.
  • the output result of the data calculation unit 4022B is treated as invalid data and is not adopted as a normal output result of the present arithmetic unit.
  • the repetition of the control path element 2120A and the control path element 2121B are connected in accordance with the rules of FIGS. 2, 3, 5, and 7, and the repetition of the data path element 3120A is performed. And the data path element 3121B are connected as a connection.
  • each data path element 3120A and 3121B includes the control comparison units 4021A and 4021B, it is possible to detect an event sequence that matches the comparison result defined in the function.
  • the data calculation units 4022A and 4022B are provided, the calculation defined in each function can be executed and the calculation result can be output.
  • Embodiment 6 of the present invention is 1-bit information representing a true / false value.
  • the return value of the function may be extended to multiple bits.
  • an example is shown in which the return value of the function implemented by the arithmetic unit is a plurality of bits.
  • the return value may mean the probability of event occurrence. That is, the return value of the function does not indicate whether an event has occurred, but indicates the event occurrence probability.
  • the occurrence probability of an event can be interpreted as the possibility that the event has occurred.
  • the occurrence probability of an event sequence can also be defined.
  • the return value indicating the event occurrence probability can be obtained as follows. If the data included in the event (event information) is a value that follows physical fluctuations, for example, if it represents the temperature at the heat source, the probability of occurrence of that temperature is calculated according to the probability distribution calculated in advance from the physical laws related to the heat source. Can be sought. In addition, when the event information is data that does not follow such physical laws, for example, in terms of testing, a well-known distribution such as logistics distribution or normal distribution is assumed, and the probability of occurrence from that distribution is assumed. Can be calculated. Furthermore, the current event occurrence probability may be calculated according to the data frequency that occurred in the past event sequence. In addition, any method may be used for calculating the event occurrence probability as long as it is a method used in the field of statistical calculation / data mining, such as Bayesian method or maximum likelihood method.
  • the return value is a plurality of bits
  • a logical operation between the return values cannot be defined.
  • a specific example of the calculation method of the return values of a plurality of bits is shown below.
  • FIG. 28 is a diagram illustrating an arithmetic device according to the present embodiment that executes a function when the return value of the function is a plurality of bits.
  • the plurality of bits represent the occurrence probability of the event of this function.
  • the occurrence probability of an event is defined as a return value, unlike FIG. 2, instead of the logical sum AND 101 of the result c i of the preceding control path element and the result from the function calculation unit 4200, as shown in FIG.
  • a multiplier 110 is provided.
  • the register 103 outputs the occurrence probability c 0 of the event sequence itself.
  • the return value ret of the function is not limited to the occurrence probability of the event, but may represent other states. In that case, you may provide a different computing unit instead of a multiplier.
  • FIG. 29A and FIG. 29B are diagrams illustrating connection of control path elements and data path elements when performing a sum operation on a function having a return value of multiple bits. Unlike FIG. 6A and FIG. 6B, the logical sum 202 of the results of the control path element 2200 and the control path element 2201 is not performed. As shown in FIG. 29A, whichever of the control path element 2200 and the control path element 2201 A maximum value selection calculation unit 232 that selects and outputs the larger value is provided. This means that a function that outputs a larger event occurrence probability is selected.
  • the configuration with the output d 2 output d 1 and the data path elements 3201 of the data path element 3200 is selected by the output magnitude of c 1, c 2 of the control path elements 2200,2201 ( Figure 29B). That is, the output d 1 is selected by the maximum value selection MUX 231 when the output result c 1 is large, and the output d 2 is output as the output d 0 when the output result c 2 is large.
  • the selection conditions in the maximum value selection calculation unit 232 and the maximum value selection MUX 231 are examples, and a function or an output result may be selected based on a condition determination other than the above.
  • FIG. 30A and FIG. 30B are diagrams for explaining connection of control path elements and data path elements when iterative calculation is performed on a function having a return value of a plurality of bits.
  • the input of the control path element 2300 and the input of the data path element 3300 do not use MUX, but selects an input based on whether or not an event occurrence probability exceeds a certain threshold value.
  • MUXs 311 and 312 with thresholds are provided.
  • the results c i and d of the control path elements and data path elements from the previous stage will be used. i is selected and input. That is, even if the occurrence probability of a single event is 80%, for example, if it is repeated 10 times, the probability is 10%.
  • Embodiment 7 of the present invention handles an operation stop request input from the arithmetic device located in the subsequent stage, and corresponds to the difference in the number of function arithmetic cycles in each arithmetic device.
  • FIG. 31 is a diagram showing a configuration of the arithmetic device according to the present embodiment.
  • processing units having the same name and the same reference numerals, which are not described below, basically perform the same processing as in the first and second embodiments.
  • the computing device 1 has a control path element 2000 and a data path element 3000, similarly to the configuration shown in FIG.
  • the data path element 3000 includes a function processing unit 4000, and the function processing unit 4000 includes a control comparison unit 4001 and a data calculation unit 4002.
  • the arithmetic unit 1 has a register 104 in the data path element 3000 in addition to the configuration of FIG.
  • the arithmetic device 1 further includes a logical product AND 105 and a queue 106.
  • the control path element 2000 receives the output result c i of the immediately preceding control path.
  • the function processor 4000 in addition to the output d i of the previous data path, effectiveness information indicating the effectiveness of the output result of a previous data path (hereinafter, the validity information takes a value of 0 or 1 shall be entered in a digital signal format to as Valid signal.)
  • v i is inputted.
  • the valid signal v i indicates invalidity when 0 and indicates validity when it is 1.
  • an operation stop request r i (hereinafter, the request is input in the form of a digital signal having a value of 0 or 1) output from the arithmetic unit located in the subsequent stage to the AND AND 105. Is entered).
  • the Ready signal r i is a signal indicating whether or not the arithmetic unit located in the subsequent stage requests the operation stop. When the signal is 1, it indicates that the operation stop is not requested, and when it is 0, the operation stop is requested. Indicates.
  • the arithmetic device 1 can stop the processing of the data calculation unit 4002. For example, a later-stage arithmetic device having a low processing speed outputs a Ready signal r i having a value of 0 to the preceding arithmetic device during execution of the arithmetic processing. At this time, the arithmetic unit 1 may stop the processing of the data calculation unit 4002.
  • the arithmetic unit 1 waits for the arithmetic processing of the latter stage of the arithmetic unit is complete Ready signal r i is 1, may be resume processing data calculating unit 4002. Note that when the processing of the data calculation unit 4002 is not completed, the arithmetic unit 1 does not need to immediately stop the processing of the data calculation unit 4002 even if the Ready signal r i is 0. As described above, the arithmetic device 1 can perform control of stop / permission of processing of the data calculation unit 4002 according to the value of the Ready signal r i .
  • An event 1000 is input to the queue 106.
  • the queue 106 functions as a holding unit that sequentially holds the events 1000.
  • the Valid signal v i is also input to the queue 106.
  • Queue 106 the value of the input Valid signal v i is the case of 1 (valid), for inputting an event at the head in the data calculation unit 4002. Further, the queue 106 inputs an empty signal (1: holding an event, 0: not holding an event), which is information indicating whether an event is held (event holding information), to the logical product AND 105. To do.
  • the logical product AND 105 When either the empty signal or the Ready signal r i is 0, the logical product AND 105 inputs the Ready signal r 0 having a value of 0 to the preceding arithmetic unit. That is, the logical product AND 105 operates as an operation stop request generating unit that generates a Ready signal to be input to the preceding arithmetic unit.
  • the data calculation unit 4002 When either the empty signal or the ready signal r i is 0, the data calculation unit 4002 is in a state where the operation cannot be executed. (For both the empty signal and the Ready signal r i 1) Otherwise, the data calculation unit 4002 is executed a state capable of operation. At this time, the logical product AND 105 transmits an execution availability state indicating whether or not the data calculation unit 4002 can execute the operation to the preceding arithmetic unit.
  • the arithmetic device 1 can grasp the processing status of the arithmetic device located in the subsequent stage from the Ready signal.
  • the calculation device in the previous step The calculation result can be reliably transmitted to the apparatus. Therefore, the calculation can be performed normally.
  • the configuration in FIG. 31 is a configuration that assumes that the propagation of the Ready signal to the previous stage is completed in one cycle.
  • a prediction mechanism is provided for predicting that the queue 106 will be empty or that the arithmetic processing of the subsequent arithmetic unit will be delayed. Just do it.
  • the Ready signal can be accurately propagated by setting the value of the Ready signal according to the prediction by the prediction mechanism.
  • the prediction mechanism knows that the clock becomes empty after several clocks from the configuration of its own queue 106, or how many clocks are necessary for the arithmetic processing of the post-stage arithmetic unit, so what is the ready signal reception from the post-stage? If the clock is expected to be delayed, the Ready signal is set to 0 first.
  • FIG. 32 shows a diagram in which regular expression concatenations are constructed using the two arithmetic units shown in FIG.
  • the first arithmetic unit A has a control path element 2130A and a data path element 3130A.
  • the second arithmetic unit B has a control path element 2131B and a data path element 3131B. According to the rules of FIGS. 2, 3, and 5, the control path element 2130A and the control path element 2131B, and the data path element 3130A and the data path element 3131B are connected as a connection.
  • the valid signal v i is input to the data path element 3130A, and the data path element 3130A inputs the valid signal v to the data path element 3131B according to the calculation result.
  • Data path element 3131B inputs the Valid signal v 0 to the subsequent computing device.
  • the ready signal r i is input to the second arithmetic unit B, and the second arithmetic unit B inputs the ready signal r to the first arithmetic unit A.
  • the configuration of the arithmetic unit shown in FIG. 32 is such that the control path element 2130A and the control path element 2131B, and the data path element 3130A and the data path element 3131B are connected as a connection in accordance with the rules of FIG. 2, FIG. 3, and FIG. ing.
  • regular expressions described by concatenation can be calculated.
  • FIG. 33 shows a diagram in which the sum of regular expressions is constructed using the two arithmetic devices shown in FIG.
  • the first arithmetic unit A has a control path element 2140A and a data path element 3140A.
  • the second arithmetic unit B has a control path element 2141B and a data path element 3141B.
  • the control path element 2140A and the control path element 2141B, and the data path element 3140A and the data path element 3141B are connected as a sum.
  • the Valid signal v i and the Ready signal r i are input to the first arithmetic device A and the second arithmetic device B.
  • the first arithmetic unit A is connected to the shifter 204.
  • the second arithmetic unit B is connected to the shifter 205.
  • the shifter 204 receives the control path output result c 1 of the control path element 2140A, the data path output result d 1 of the data path element 3140A, and the Valid signal v 1 of the data path element 3140A.
  • the shifter 205 receives the control path output result c 2 of the control path element 2141B, the output result d 2 of the data path of the data path element 3141B, and the Valid signal v 2 of the data path element 3141B.
  • the shifter 204 and the shifter 205 operate as delay means for providing a delay in order to eliminate the difference in the number of operation cycles between the first arithmetic device A and the second arithmetic device B. For example, when the arithmetic cycle of the first arithmetic unit A is three cycles less than the arithmetic cycle of the second arithmetic unit B, the shifter 204 gives a delay of three cycles to each signal. Note that the shifters 204 and 205 need not be provided when the arithmetic cycle of the first arithmetic unit A and the arithmetic cycle of the second arithmetic unit B are the same.
  • the AND signal 203 receives the Valid signal v 1 of the data path element 3140A and the Valid signal v 2 of the data path element 3141B.
  • the logical product AND 203 inputs 1 as a Valid signal to a subsequent arithmetic unit only when both (Valid signal v 1 and Valid signal v 2 ) are 1.
  • the logical product AND206, Ready signal r 1 from the first arithmetic unit A, the Ready signal r 2 from the second arithmetic unit B is input.
  • the logical product AND 203 inputs a Ready signal having a value of 0 to the arithmetic unit located in the preceding stage when either of the Ready signals is 0.
  • control path element 2140A and the control path element 2141B, and the data path element 3140A and the data path element 3141B are connected as a sum in accordance with the rules of FIG. 2, FIG. 3, and FIG. ing.
  • this configuration it is possible to perform a regular expression described by a sum.
  • FIG. 34 shows a diagram in which repetition of regular expressions is configured using the arithmetic unit shown in FIG.
  • the arithmetic device has a control path element 2150A and a data path element 3150A.
  • the iterative logic 400 is a processing unit including the above-described multiplexer MUX 301 and the like, and performs processing for controlling repetition in a regular expression.
  • the iterative logic 400 selects the outputs c i , d i , and v i of the arithmetic unit located in the previous stage, and the control path Input to the element 2150A and the data path element 3150A.
  • the iterative logic 400 is the output of the control path element 2150A, c 0 , the output of the data path element 3150A, d 0 , and v 0 is selected, the control path element 2150A, and inputs the data path elements 3150a.
  • the iterative logic 400 controls the Ready signal r 0 supplied to the preceding arithmetic unit to be 0 during the arithmetic processing by the data path element 3150A. Note that the iterative logic 400 controls the Ready signal r 0 to be supplied to the preceding-stage arithmetic unit to 0 even when the Ready signal r i having a value of 0 is input from the subsequent-stage arithmetic unit.
  • the iterative logic 400 may be provided inside the arithmetic device or may be provided outside the arithmetic device.
  • Embodiment 8 of the present invention will be described.
  • the arithmetic device is basically assumed to be hardware.
  • the computer is a program for causing a computer to execute arithmetic processing that receives an event including one or more input data as input. It is also possible.
  • the program according to the present embodiment performs the processing specified in the function having the input data as an argument, outputs the result, and outputs the comparison result of the input data as the return value to the function processing unit.
  • Data processing to be performed, and control processing to detect an event using the return value of the function are examples of the program according to the present embodiment.
  • FIG. 35 is an example of a flowchart showing the operation of the program according to the present embodiment.
  • the program uses the input data included in the event as an argument, and performs a calculation process defined in the function (step S2). On the other hand, it is compared whether or not the input data included in the event is predetermined data (step S3).
  • steps S2 and S3 are data processes executed by the function processing unit in the first to seventh embodiments.
  • the return value in step S3 is used as a comparison result indicating whether or not the input event is a detection target event, and if necessary, a predetermined event or event sequence is generated together with the comparison result in the previous stage. Is detected (step S4).
  • FIG. 36 is a diagram illustrating a configuration example of an apparatus that executes a program according to the present embodiment.
  • a computer 5100 has a CPU 5101 (Central Processing Unit) and a memory 5102 composed of ROM (Read Only Memory) or RAM 5103 (Random Access Memory).
  • ROM Read Only Memory
  • RAM 5103 Random Access Memory
  • an OS Operating System
  • an OS for operating the computer may be provided in the computer that constructs the information processing apparatus.
  • the CPU 5101 loads various programs 5103 stored in the memory 5102 and executes various processes according to the programs 5103. In the present embodiment, for example, the above-described data processing and control processing are executed.
  • the memory 5102 also stores data necessary for the CPU 5101 to execute various processes as appropriate.
  • Non-transitory computer readable media include various types of tangible storage media (tangible storage medium).
  • Examples of non-transitory computer readable media are magnetic recording media (eg flexible disks, magnetic tapes, hard disk drives), magneto-optical recording media (eg magneto-optical disks), CD-ROM, CD-R, CD-R / W Semiconductor memory (for example, mask ROM, PROM (Programmable ROM), EPROM (Erasable ROM), flash ROM, RAM).
  • the program may also be supplied to the computer by various types of temporary computer-readable media. Examples of transitory computer readable media include electrical signals, optical signals, and electromagnetic waves.
  • the temporary computer-readable medium can supply the program to the computer via a wired communication path such as an electric wire and an optical fiber, or a wireless communication path.
  • the program according to the present embodiment processes all the arithmetic processes by software.
  • the arithmetic processing of the present invention can be processed by software without using an arithmetic device as hardware.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Multimedia (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

演算装置は、イベント１０００に含まれる入力データを引数とする関数に規定された演算を実行する関数処理部４０００を有するデータパス要素３０００と、関数の戻り値ｒｅｔを使用して、イベント１０００を検出する制御パス要素２０００とを有する。関数処理部４０００は、演算を実行して第１の結果ｄ０を出力するデータ計算部４００１と、入力データとイベント１０００を特定するデータとの比較結果を戻り値ｒｅｔとして制御パス要素２０００に出力する制御比較部４００２とを有する。

Description

演算装置及び演算実行方法
　本発明は、イベントを処理するのに好適な演算装置及び演算実行方法に関し、特に、正規表現に基づいて、イベント処理関数の実行を制御する演算装置及び演算実行方法に関する。
　図３７Ａ～Ｄは、特許文献１に記載の図であり、与えられた文字列から、正規表現にマッチする文字列を検出するハードウェアの構成方法を示している。図３７Ａ～Ｄには、正規表現の基本的な演算子をハードウェア化するための４つの構成パターンが図示されている。
　例えば、正規表現で記述された文字列（ａ|ｂ）＊ｃでは、ａとｂの和（ａとｂの少なくとも一方が含まれることを意味する。）が０回以上、繰り返された後にｃが続くような文字列を表す。従って、例えば、文字列ａｂｃｄｅｆｇｈに対しては、文字列ａｂｃが上記の正規表現で記述された文字列にマッチする。
　ここで、この正規表現を回路化する場合、まずａとｂとｃが図３７Ａに示す文字比較、すなわち、それぞれの文字に相当するかを検出する回路で置き換えられる。次に、ａ|ｂは、図３Ｂに示す和、すわなち、ａとの文字比較回路とｂとの文字比較回路を論理和を用いたパターンに従って接続する。そして、（ａ|ｂ）＊は、図３７Ｄに示す繰り返し、すなわち、ａ｜ｂを基礎単位とした回路を所定のパターンに従って接続する。最後に、（ａ|ｂ）＊ｃは、図３７Ｃに示す連接、すなわち、図３７Ｄの（ａ|ｂ）＊の回路とｃとの文字比較回路を基礎単位とした回路を、直列に接続する。以上のように、文字比較回路を基礎単位として、文字比較回路を所定のパターンで接続することにより、どのような正規表現であってもシステマティックに回路に変換することが可能である。
　上記の文字列照合回路は、一例である。正規表現を用いて、特定の関数が特定の順序で呼ばれているかどうかを判定する装置は、例えば、特許文献２にも記載されている。
　さらに、関数型とは異なる特殊な言語を用いて、多量のイベントから特定の条件を満たすイベント列を検出する、非特許文献１に記載のような回路も提案されている。また、繰り返しを表現する正規表現の演算子を実現する、非特許文献２に記載のような回路も提案されている。
特開２００９-０９３５９９ 特開平０７-２６２０４４
Ｒ．ミューラー（Mueller）他著、"Streams on Wires ― A Query Compiler for FPGAs"、Proceedings of Very Large Data Base Endowment、米国、２００９年８月、第２巻issue 1、２２９－２４０ページ Ｌ．ウッズ（Woods）他著、"Complex Event Detection at Wire Speed with FPGAs"、Proceedings of Very Large Data Base Endowment、米国、２０１０年９月、第３巻issue 1-2、６６０－６６９ページ
　後述のように、本明細書における「イベント」とは、「発生した事象」ではなく、その事象の発生に伴って生成された各種の情報を意味する。この情報は、１種類には限定されない。すなわち、ある事情の発生に伴って生成された１種類の情報または複数種類の情報の組を「イベント」という。このように、イベントは、１種類または複数種類の情報で構成される。イベントを構成する情報を、「イベント情報」という。
　そして、上記のように定義された、複数個のイベントが時系列的に発生した場合、そのイベントの連なりを「イベント列」と呼ぶ。なお、便宜上、イベント列には、単独のイベントも含まれるものとする。
　また、入力されるイベント列に対して、所定のイベント列を検出し、検出したイベント列に応じて所定の処理を行うことがある。イベント列に対するこのような処理を、「イベント処理」という。
　イベント列の処理には、イベント列の検出が含まれる。そのため、イベント処理に特許文献１に記載された文字列照合回路を適用することも考えられる。しかしながら、特許文献１に記載の技術をイベント処理に適用した場合、以下の問題点がある。
　特許文献１記載の技術は、文字の比較による文字列中の個々の文字の検出と、正規表現された文字列の検出に関しては対応可能である。個々の文字は、各文字を識別するための情報、例えば、文字の種類に関する情報のみを備える。
　一方、上記のように、イベントは複数のイベント情報で構成される場合がある。そのため、特許文献１記載の技術は、本発明で取り扱うイベントの検出に適用することはできない。なぜなら、イベントを構成するイベント情報が複数種類である場合には、ある１種類のイベント情報についてのみしか、イベント情報の検出およびイベント情報の列の検出に対応することができないからである。従って、一般のイベントおよびイベント列を検出することができない。
　さらに、特許文献１記載の技術では元々文字列の照合のみが想定されており、各文字に対応して何らかの演算を行うことは想定されていない。そのため、イベント列の処理への、特許文献１記載の技術の適用を図った場合、マッチしたイベント列に対応したデータ、すなわちイベント情報（例：温度など）に対して演算を行うことはできない。
　以上の条件から、特許文献１記載の技術は、イベント処理に必要な２つの条件
１）イベント列を検出できること
２）イベント列に付随したデータに対して演算が実行できること
を満足することができず、結果、システマティックにイベント処理の回路を構成することはできない。
　また、特許文献２に記載の技術においては、関数の呼び出し順序をソフトウェア的に検出するだけである。すなわち、関数の呼び出し順序の検出ができるだけで、マッチした正規表現されたイベント列に対応して定義された計算をすることができない。
　さらに、非特許文献１に記載の技術では、繰り返しを表現するような正規表現の演算子を回路的に実現しておらず、複雑なイベント列の検出が非常に困難である。また、マッチしたイベント列に対応して定義された計算も予め固定された機能しか利用することができない。
　さらにまた、非特許文献２に記載の技術では、マッチしたイベント列に対応して定義された計算手法が開示されておらず、イベント列に対応して定義された計算ができないという問題点がある。
　すなわち、いずれの従来技術においても、イベント処理において、複雑なイベント列の検出と、マッチしたイベント列に対応して定義された計算とを両立することは非常に困難であるという問題点がある。
　本発明は、このような問題点を解決するためになされたものであり、イベントの検出とイベント列に対応して定義された計算が可能な演算装置及び演算実行方法を提供することを目的とする。
　上記目的を達成する本発明は、その概略を述べれば以下の通りである。本発明に係る演算装置は、第１のイベントに含まれる第１の入力データを引数とする第１の関数に規定された第１の演算を実行する第１の関数処理手段を有する第１のデータ処理手段と、前記第１の関数の第１の戻り値を使用して、前記第１のイベントを検出する第１の制御処理手段とを有し、前記第１の関数処理手段は、前記第１の演算を実行して第１の結果を出力する第１のデータ計算手段と、前記第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を前記第１の戻り値として前記第１の制御処理手段に出力する第１の制御比較手段とを有するものである。
　本発明に係る演算実行方法は、第１の演算を実行して第１の結果を出力すると共に、第１のイベントに含まれる第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする第１の関数に規定された第１の演算を実行し、前記第１の関数の前記第１の戻り値を使用して、前記第１のイベントを検出する、ものである。
　本発明にかかるプログラムを格納した非一時的なコンピュータ可読媒体は、第１の演算を実行して第１の結果を出力すると共に、第１のイベントに含まれる第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする第１の関数に規定された第１の演算を実行する第１のデータ処理と、前記第１の関数の前記第１の戻り値を使用して、前記第１のイベントを検出する第１の制御処理とを、コンピュータに実行させるプログラムを格納するものである。
　本発明によれば、イベント又はイベント列の検出と、検出したイベント又はイベント列に対応して定義された計算を実現することができる演算装置、演算実行方法及びプログラムを格納した非一時的なコンピュータ可読媒体を提供することができる。
本発明の実施の形態１にかかる演算装置を示す図である。 本発明の実施の形態１にかかる関数演算を実施する演算装置を示す図である。 本発明の実施の形態１にかかる関数処理部４０００の詳細を示す図である。 本発明の実施の形態２にかかる演算子を説明する図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の連接を示す図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の連接を示す図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の和を示す図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の和を示す図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の繰り返しを示す図である。 本発明の実施の形態２における演算装置が演算を実施する正規表現の繰り返しを示す図である。 本発明の実施の形態３における正規表現の連接の例を示す図である。 図８で示した正規表現の連接を演算処理する本発明の実施の形態３にかかる演算装置を示す図である。 図９で示した正規表現の連接の演算を実施する本発明の実施の形態３にかかる演算装置の動作の一例を示す図である。 図９で示した正規表現の連接の演算を実施する本発明の実施の形態３にかかる演算装置の動作の一例を示す図である。 図９で示した正規表現の連接の演算を実施する本発明の実施の形態３にかかる演算装置の動作の一例を示す図である。 図９で示した正規表現の連接の演算を実施する本発明の実施の形態３にかかる演算装置の動作の一例を示す図である。 本発明の実施の形態４における正規表現の和の例を示す図である。 図１４で示した正規表現の和の演算を実施する本発明の実施の形態４にかかる演算装置を示す図である。 図１５で示した正規表現の和の演算を実施する演算装置の動作の一例を示す図である。 図１５で示した正規表現の和の演算を実施する演算装置の動作の一例を示す図である。 図１５で示した正規表現の和の演算を実施する演算装置の動作の一例を示す図である。 図１５で示した正規表現の和の演算を実施する演算装置の動作の一例を示す図である。 図１５で示した正規表現の和の演算を実施する演算装置の動作の一例を示す図である。 本発明の実施の形態５における正規表現の繰り返しの例を示す図である。 図２１で示した正規表現の繰り返し演算を実施する本発明の実施の形態５にかかる演算装置を示す図である。 図２２で示した正規表現の繰り返しの演算処理を実施する本発明の実施の形態５にかかる演算装置の動作の一例を示す図である。 図２２で示した正規表現の繰り返しの演算処理を実施する本発明の実施の形態５にかかる演算装置の動作の一例を示す図である。 図２２で示した正規表現の繰り返しの演算処理を実施する本発明の実施の形態５にかかる演算装置の動作の一例を示す図である。 図２２で示した正規表現の繰り返しの演算処理を実施する本発明の実施の形態５にかかる演算装置の動作の一例を示す図である。 図２２で示した正規表現の繰り返しの演算処理を実施する本発明の実施の形態５にかかる演算装置の動作の一例を示す図である。 関数の戻り値が複数ビットの場合の関数を実行する本発明の実施の形態６にかかる演算装置を示す図である。 複数ビットの戻り値を持つ関数に対する和の演算を行う場合の制御パス要素の接続を説明する図である。 複数ビットの戻り値を持つ関数に対する和の演算を行う場合のデータパス要素の接続を説明する図である。 複数ビットの戻り値を有する関数に対する繰り返しの演算を行う場合の制御パス要素の接続を説明する図である。 複数ビットの戻り値を有する関数に対する繰り返しの演算を行う場合のデータパス要素の接続を説明する図である。 Ｒｅａｄｙ信号、及びＶａｌｉｄ信号を扱う本発明の実施の形態７にかかる演算装置を示す図である。 本発明の実施の形態７における正規表現の連接の例を示す図である。 本発明の実施の形態７における正規表現の和の例を示す図である。 本発明の実施の形態７における正規表現の繰り返しの例を示す図である。 本発明の実施の形態８にかかるプログラムを実行する装置の一例を示す図である。 本発明の実施の形態８にかかるプログラムのイベント検出動作を示すフローチャートである。 特許文献１に記載の図であって、正規表現の基本的な演算子（文字比較）をハードウェア化するための構成パターンを示す図である。 特許文献１に記載の図であって、正規表現の基本的な演算子（和）をハードウェア化するための構成パターンを示す図である。 特許文献１に記載の図であって、正規表現の基本的な演算子（連接）をハードウェア化するための構成パターンを示す図である。 特許文献１に記載の図であって、正規表現の基本的な演算子（繰り返し）をハードウェア化するための構成パターンを示す図である。
　以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。この実施の形態は、本発明を、「関数を要素とした正規表現の演算」をするものであって、複雑なイベントの検出と、マッチしたイベント列に対応して定義された計算を実現することができる演算装置、演算実行方法及びプログラムに適用したものである。
　ここで、「関数を要素とした正規表現の演算」について説明する。本実施形態における演算装置は、入力されたイベントに対して、関数ごとに定義された所定の処理を行う。所定の処理には、イベントが所定の条件に合致するか否かの検出、およびイベントを用いた所定の演算が含まれる。ここでの「イベント」とは、前述の「ある事象の発生に伴って生成された各種の情報、あるいは情報の組」を意味する。所定の検出とは、例えば、イベントに含まれる情報（以降、「イベント情報」という。）がある情報に一致するか否かの検出である。所定の演算とは、例えば、イベント情報を用いた演算である。
　複数のイベントが時系列的に入力される場合、すなわち、イベント列が入力される場合には、イベント列を構成する各イベントに対して行う、連続な処理を定義することができる。すなわち、連続する関数との意味で、「関数列」と定義することができる。関数列は、異なる処理の連続や繰返し、一方の処理のみの実行などが定義可能である。従って、文字列の場合と同様に、関数列も正規表現で表すことができる。
　このように、「関数を要素とした正規表現の演算」とは、関数において定義された、連続して実行される演算の実行順序、実行条件などを、正規表現で表したものである。
　本実施の形態においては、以下に説明するシステマティックな構成方法により、ＣＡＤ（Computer Aided Design）などを用いて、演算装置の自動合成を行うことができる。さらに、従来のような特殊な言語を用いるアプローチとは異なり、手続き型言語と正規表現という、ユーザが親しみやすいインタフェースを有するため、様々な応用の開発に好適である。
（１）本発明の実施の形態１.
　本実施の形態にかかる演算装置は、１以上のデータ（以下、入力データという。）を含むデータ群（イベント）を入力とし、所定の演算を実行するものである。具体的には、イベントを入力とし、入力データを引数とする関数において規定された演算を実行し結果を出力すると共に、入力データの比較結果を戻り値として出力し、また、関数の戻り値を使用してイベントを検出する処理を実行する。
　図１は、本実施の形態にかかる演算装置を示す図である。図１に示すように、演算装置１００は、データ処理手段としてのデータパス要素３０００と、制御処理手段としての制御パス要素２０００とを有している。データパス要素３０００は、イベント１０００を構成するイベント情報を引数とする関数に規定された演算を実行する関数処理部４０００を有する。制御パス要素２０００は、関数の戻り値ｒｅｔを使用して、１以上のイベント情報を含むイベントを検出する。
　ここで、関数処理部４０００は、演算を実行して結果ｄ０を出力するデータ計算部４００１と、イベント情報又は第１のデータとの比較結果を戻り値ｒｅｔとしての制御パス要素２０００に出力する制御比較部４００２とを有する。以下、本実施の形態にかかる演算装置について更に具体的に説明する。
　図２は、本実施の形態にかかる演算装置であって、図１に示す演算装置の一具体例を示す図である。図２に示すように、演算装置には、１以上の入力データを有するイベント１０００が入力される。ここでの入力データは、上述のイベント情報に相当する。この演算装置１は、関数の演算処理を実施する関数処理部４０００を有するデータ処理手段としてのデータパス要素３０００と、関数の戻り値ｒｅｔを使用してイベントを検出する制御処理手段としての制御パス要素２０００とを有する。
　関数処理部４０００は、入力データを引数とする、関数に規定された演算を実行し、出力するデータ計算部（後述）と、入力データの比較結果を前記戻り値として制御パス要素２０００に出力する制御比較部（後述）とを有する。データ計算部は、入力データを格納、比較又は演算して出力する。
　関数処理部４０００は、ユーザに指定された関数ごとに定義された演算を実行するもので、イベント１０００及び入力引数ｉｎを入力とし、戻り値ｒｅｔを出力し、出力引数ｏｕｔを出力する。ここで、入力ｉｎは、例えば前段の演算結果ｄｉの一部がＭＵＸ１００で選択された値であり、演算結果ｄｉのうち不要なものは関数処理部４０００に入力されず、レジスタ１０２を介して、関数処理部４０００の演算結果ｏｕｔと共に出力ｄ０として出力される。
　また、制御パス要素２０００は、関数処理部４０００の戻り値ｒｅｔと、直前の要素の真偽値との論理積をとる回路ＡＮＤ１０１と、ＡＮＤ１０１の結果を格納するレジスタ１０３とから構成される。データパス要素３０００は、関数処理部４０００に加え、直前の計算結果のうち、関数処理部４０００に必要とされる引数を与え、必要でない引数をバイパスするマルチプレクサＭＵＸ１００と、関数処理部４０００の出力結果及びバイパスされたデータを格納するレジスタ１０２とから構成される。
　ここで、関数の戻り値ｒｅｔは、入力されたイベント１０００をチェックした結果、イベントに含まれる入力データがイベントを特定する所定のデータであるか、すなわちある特定のイベントが発生したか否かの真偽値を示す。一方、個々の引数に対しては、イベント１０００に含まれるイベント情報を用いた所定の演算の結果の参照ないし格納がなされる。
　図３は、本実施の形態にかかる関数処理部４０００の詳細を示す図である。図３に示すように、関数処理部４０００は、制御比較部４００１とデータ計算部４００２とを有する。制御比較部４００１は、データ計算部４００２で行われた演算の結果又は演算の途中の計算値と、イベント１０００とから、当該イベントが発生したか否かを戻り値ｒｅｔとして出力する。一方、データ計算部４００２は、直前の計算結果を引数ｉｎとして持ち、イベント１０００に基づいて関数に規定される所定の演算を実施し、引数ｏｕｔに演算結果を出力する。なお、制御比較部４００１には、少なくともイベント１０００が入力されればよい。また、データ計算部４００２は、関数に規定される演算によっては、イベント１０００のみを引数としてもよい。
　また、関数に規定される演算の内容は特に限定されない。例えば、演算は、所定の文字又は文字列との比較であってもよい。さらに、演算は、何も処理をしないものであってもよい。すなわち、演算は、直前の計算結果を引数ｉｎ、または入力データを単に格納し、そのまま引数ｏｕｔとして出力するものであってもよい。
　例えば、関数処理部４０００の制御比較部４００１でイベントが検出されると、戻り値ｒｅｔとして１が出力される。このとき、制御パス要素２０００に入力する信号ｃｉを１に設定しておけば、制御パス要素２０００は、イベントが発生した場合に、イベント検出結果信号ｃ０にイベントが検出されたことを示す"１"を出力することができる。同時に、イベントに対してデータ計算部４００２で演算を実行して出力ｏｕｔを通して結果信号ｄ０として出力することができ、イベントが検出された場合の演算結果を得ることができる。
　ここで、上述の文字列についての正規表現においては、計算に資する引数がない。従って、文字列の照合処理は、単純に内部で該当文字が与えられたどうかを比較して戻り値として返す関数とみなすことができる。
　これに対し、本実施の形態においては、関数処理部４０００にて処理される、少なくとも１つの関数は、引数を有する関数として定義される。このため、本実施の形態においては、イベント列（単独のイベントも含む。）を検出するのみではなく、個々のイベントに対して実行すべき演算を定義することができる。
　従って、この演算装置を組み合わせることによって、複雑なイベント列を検出し、必要に応じて個々のイベントに所定の演算を実行することができる演算装置を構成することができる。以下の実施の形態においてその詳細を説明する。
（２）本発明の実施の形態２．
　次に、本発明の実施の形態２について説明する。本実施の形態においては、イベントからなるイベント列を入力とし、１以上の関数と演算子とを含む正規表現の演算を実施する演算装置について説明する。
　図４は、本実施の形態にかかる演算子を説明する図である。図４に示すように、演算子としては、一の関数の後に次の関数の演算の実行を記述する連接、２つの関数のいずれの演算の結果を選択するかを記述する和、又は１回以上の関数の演算の連続した実行を記述する繰り返し等がある。
　ここで、「グルーピング」は、関数と演算子の曖昧性解決のために便宜的に設けられた記法である。つまり、関数列がｅ１ｅ２|ｅ３ｅ４と書かれた場合、この関数列がｅ１の連接として、ｅ２とｅ３の和があり、さらにその連接としてｅ４があるのか、あるいは、ｅ１とｅ２の連接と、ｅ３とｅ４の連接と、両者の和であるのかを判別するために用いられる。関数列が前者を意味する場合は、関数列はｅ１（ｅ２|ｅ３）ｅ４と記述される。関数列が後者を意味する場合は、関数列は（ｅ１ｅ２）|（ｅ３,ｅ４）として記述される。すなわち、グルーピングは、関数列の意味の解釈に必要な表現記法であり、本質的に特定の回路要素にマップされるわけではない。
　本実施の形態では、関数列は正規表現を用いて表現される。そして、関数列を構成する個々の関数は、イベントを入力とし、すなわち、正規表現で表現される関数列の個々の関数のうち、少なくとも１つの関数は１以上の引数を有する。イベントに含まれる入力データの一部又は全部が関数の引数となるが、関数が前段の演算装置における１以上の演算結果を参照する場合はこれも引数となる。そして、関数は、戻り値としてある特定の入力データが検出されたか否かを示す真偽値を出力する。
　ここで、本実施の形態にかかる演算装置おいては、複数の入力データを含むイベントがイベント列として入力される。例えば、演算装置は、入力されるイベント列から、ある特定のイベント列を検出すると共にその際の演算結果を出力する。ここで、イベントとは、前述のように、ある一事象に付随して発生したデータ（イベント情報）からなることを意味する。イベントの具体例には、イベント情報として、例えば、患者の名前、薬の名前、薬の量、薬を飲む時間、体温等がある。この場合、演算装置は、ある患者Ａが薬Ｂ１、Ｂ２、Ｂ３をこの順に飲んだ場合を検出対象のイベント列として検出する。そして、演算装置は、個々のイベントに対して実行される関数からなる関数列で定義された演算の結果として、例えば平均体温を出力することができる。
　イベント列には、イベント情報の列、すなわち、連続する情報が含まれる。従って、イベント列の具体例には、例えば、センサーや端末等から入力されるリアルタイム情報がある。なお、本実施の形態については、イベントには複数のイベント情報（入力データ）が含まれるものとして説明するが、入力データは１つであってもよい。
　演算装置として、上述のようにイベント列を検出し、各イベントに対応した演算を実行する場合は、実施の形態１に記載の演算装置１を、検出するイベントの数だけ設けてもよい。また、複数の演算装置により一の演算装置を構成する場合、少なくとも実施の形態１に記載の演算装置１を含めばよく、他の演算装置は別の構成であってもよいことは勿論である。
　次に、上述の実施の形態１にかかる演算装置を１又は２つ使用して本実施の形態にかかる演算装置を構成する場合について説明する。
（２－１）関数の連接
　図５Ａ及び図５Ｂは、本実施の形態における演算装置によって実行される演算の、正規表現における連接を示す。本例における演算装置は、実施の形態１にかかる演算装置を２つ用いて構成されてもよい。あるいは、本例における演算装置は、制御パス要素及びデータパス要素を有する２つの演算装置からなり、少なくとも一方が実施の形態１にかかる演算装置であってもよい。
　図５Ａ及び図５Ｂに、制御パスとデータパスの各々の接続方法が示されている。図５Ａには、制御パスの接続方法が示されている。制御パスに関しては、制御パス要素２１００と制御パス要素２１０１が直列に接続される。図５Ｂには、データパスの接続方法が示されている。データパス要素に関しては、データパス要素３１００とデータパス要素３１０１が直列に接続される。なお、各々の制御パス要素とデータパス要素は、図４で示した正規表現の規則に従い、関数だけでなく、関数列から構成されてもよい。このように、データパス要素３１０１は、データパス要素３１００の演算処理結果に基づき演算処理結果を出力し、制御パス要素２１０１は、制御パス要素２１００の結果に基づき検出結果を出力する。
（２－２）関数の和
　図６Ａ及び図６Ｂは、本実施の形態における演算装置によって実行される演算の、正規表現における和を示す。本例における演算装置も、実施の形態１にかかる演算装置を２つ用いて構成されてもよい。あるいは、本例における演算装置は、制御パス要素及びデータパス要素を有する２つの演算装置からなり、少なくとも一方が実施の形態１にかかる演算装置であってもよい。
　図６Ａ及び図６Ｂに、制御パスとデータパスの各々の接続方法が示されている。図６Ａには、制御パスの接続方法が示されている。す制御パスに関しては、直前の制御パスの出力結果ｃｉが、制御パス要素２１００と制御パス要素２１０１とに並列に入力される。さらに、制御パス要素２１００と制御パス要素２１０１のそれぞれの出力ｃ１、ｃ２が、論理和（ＯＲ）２０２で接続される。ＯＲ２０２の出力Ｃ０がイベント検出結果となる。つまり、ＯＲ２０２は、制御パス要素２１００及び制御パス要素２１０１のいずれか一方以上がイベントを検出した場合にイベント列を検出したと判断する判定手段として機能する。
　図６Ｂには、データパスの接続方法が示されている。データパス要素に関しては、直前のデータパスの出力結果ｄｉが、データパス要素３２００とデータパス要素３２０１とに並列に入力される。そして、データパス要素３２００の結果ｄ１とデータパス要素３２０１の結果ｄ２は、マルチプレクサＭＵＸ２０１に接続される。マルチプレクサＭＵＸ２０１は、制御パス２２００の出力結果ｃ１が１であれば、データパス要素３２００の結果ｄ１を、制御パス２２０１の出力結果ｃ２が１であれば、データパス要素３２０１の結果ｄ２を出力する。すなわち、マルチプレクサＭＵＸ２０１の出力結果ｄ０がイベント列に対応する演算の演算結果となる。
　ここで、両制御パスの結果ｃ１、ｃ２が１である場合は、データパス要素ｄ１、ｄ２のいずれかの結果を出力する。また、両制御パスの結果ｃ１、ｃ２が０である場合は、データパス要素ｄ１、ｄ２のいずれか結果を出力してもよいし、任意の値を出力してもよい。つまり、マルチプレクサＭＵＸ２０１は、制御パス要素２１００及び制御パス要素２１０１の出力結果ｃ１、ｃ２に応じてデータパス要素３２００及びデータパス要素３２０１の演算結果ｄ１、ｄ２のいずれか一方を選択して出力する第１の選択手段として機能する。
　なお、各々の制御パス要素とデータパス要素は、図４で示した正規表現の規則に従い、関数だけでなく、関数列から構成されてもよい。
（２－３）関数の繰り返し
　図７Ａ及び図７Ｂは、本実施の形態における演算装置によって実行される演算の、正規表現における繰り返しを示す。本例における演算装置は、実施の形態１にかかる演算装置１つを構成に含んでもよい。
　図７に、制御パスとデータパスの各々の接続方法が示されている。図７Ａには、制御パスの接続方法が示されている。制御パスに関しては、直前の制御パスの結果ｃｉ、または１を、制御パス要素の２３００に入力するマルチプレクサＭＵＸ３０１を備える。マルチプレクサＭＵＸ３０１は、制御パス要素２３００の出力結果ｃ０が０の場合は、直前の制御パスの結果ｃｉを、制御パス要素２３００の出力結果ｃ０が１の場合は、１を制御パス要素２３００に入力する。つまり、マルチプレクサＭＵＸ３０１は、制御パス要素の２３００の出力結果ｃ０に応じて、前段の制御パス要素の出力ｃｉを当該制御パス要素２３００に入力するか否かを決定する第２の判定手段として機能する。
　図７Ｂには、データパスの接続方法が示されている。データパス要素に関しては、直前のデータパス要素の結果ｄｉ、またはデータパス要素３３００の出力結果ｄ０を、データパス要素３３００に入力するマルチプレクサＭＵＸ３０２を備える。マルチプレクサＭＵＸ３０２は、制御パス要素２３００の出力結果ｃ０が０の場合は、直前のデータパス要素の結果ｄｉを、制御パス要素２３００の出力結果ｃ０が１の場合は、データパス要素３３００の出力結果ｄ０を、データパス要素３３００に入力する。つまり、マルチプレクサＭＵＸ３０２は、データパス要素３３００及び前段のデータパス要素の出力結果ｄ０、ｄｉのいずれか一方を、制御パス要素２３００の出力結果ｃ０に応じて、当該データパス要素３３００に選択入力する第３の判定手段として機能する。
　なお、上述した図２、図６、及び図７に示した例では、マルチプレクサ、レジスタ、論理積、又は論理和等を構成要素として説明したが、同じ論理動作を実現するものであれば、どのような回路構成であってもかまわない。
　ところで、近年、センサーや端末からのリアルタイム情報（イベント列）の処理を行う新しいサービスが提供されている。本明細書においては、イベントは、複数のイベント情報（データ）かなる構造体を用いて表現されてもよい。イベントが大量に発生した場合、いわゆる、実時間で処理するためには、通常のＣＰＵ（Central Processing Unit）だけではなく、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field-Programmable Gate Array）といったハードウェアで、イベント処理を代替することが重要となる。ここで、上記のイベント処理を実現するには、
１）イベントがどのような順序で発生したかを検出すること（例：イベントＡの後にイベントＢがきて、最後にイベントＣがくる）
２）所定の条件にマッチした各イベントに対して、定義された計算ができること（例：イベントＡで渡された温度とイベントＢで渡された温度の平均をとる）
の両者を満足することが重要である。
　上述したように、ハードウェアでこれら２つを実現することは、困難であった。これに対し、本実施の形態においては、演算装置がイベントに含まれる入力データを引数とする関数に付随する演算を実行し結果を出力すると共に、入力データの比較結果を戻り値として出力する関数処理部を備える。そのため、当該戻り値を使用してイベント列を検出できると共に、関数処理部によりイベントに対応して定義された演算を実行することができる。従って、イベント列の処理をハードウェアにより構成された演算装置で実施することで、高速に処理することができる。
　なお、一方で、本願発明は、ソフトウェアで構成することも可能である。詳細は、後述する。ソフトウェアで実現することによって、演算装置にイベント処理用の専用回路を備える必要がなくなる。従って、演算装置の回路規模を削減することができる。
（３）本発明の実施の形態３.
　次に、本発明の実施の形態３について説明する。本実施の形態における演算装置は、実施の形態１にかかる演算装置２つを上述の実施の形態２における連接を用いて接続したものである。
　先ず、本実施の形態にかかる演算装置により演算する関数について説明する。図８は、本発明の実施の形態３における正規表現の連接の例を示す。図８に示すように、正規表現としては、ｓｕｍを引数に持つＡとＢという関数の連接として記述されている（「ＲＵＬＥ」の行を参照）。すなわち、関数Ａ及び関数Ｂは正規表現で表現される関数列を構成している。そして、イベントは、そのイベント情報であるセンサーのＩＤ及びそのセンサーの測定した温度ｔｅｍｐから構成される。
　ここで、関数Ａは、イベント情報のうちの温度を引数ｓｕｍに出力し、入力イベントのセンサーのＩＤが１００であったら１を、異なれば０を返す。一方、関数Ｂは、関数Ａの引数ｓｕｍの値と、入力イベントの温度との和を求め、２で割ることで、２つのイベントの温度の平均値を計算する。そして、入力イベントのＩＤが２００であれば１を、異なれば０を返す。
　図９は、図８で示した正規表現の連接を演算処理する本実施の形態にかかる演算装置を示す図である。図９に示すように、図２、図３、及び図５の規則に従い、本実施の形態にかかる演算装置は、制御パス要素２１００Ａ、２１０１Ｂと、データパス要素３１００Ａ、３０１Ｂとを有する。データパス要素３１００Ａは、関数処理部４０００Ａ、及びレジスタ１０２Ａを含み、データパス要素３１０１Ｂは、関数処理部４０００Ｂ及びレジスタ１０２Ｂを含む。制御パス要素２１００Ａは、論理積（ＡＮＤ）１０１Ａ、及びレジスタ１０３Ａを含み、制御パス要素２１０１Ｂは、ＡＮＤ１０ＢＡ、及びレジスタ１０３Ｖを含む。関数処理部４０００Ａは、制御比較部４００１Ａ及びデータ計算部４００２Ａを有し、関数４００１Ｂは、制御比較部４００１Ｂ及びデータ計算部４００２Ｂを有する。
　そして、図２、図３、及び図５の規則に従い、制御パス要素２１００Ａと制御パス要素２１０１Ｂ、データパス要素３１００Ａと３１０１Ｂとが、それぞれ連接として接続されている。
　ここで、関数処理部４０００Ａの制御比較部４００１Ａは入力イベントのＩＤが１００と一致するか否かを判定し、戻り値ｒｅｔを出力する。データ計算部４００２Ａは入力イベントの温度ｔｅｍｐを出力引数ｓｕｍに格納する。一方、関数処理部４０００Ｂの制御比較部４００１Ｂは、入力イベントのＩＤが２００と一致するか否かを判定し、戻り値ｒｅｔを出力する。データ計算部４００２Ｂは入力イベントの温度ｔｅｍｐと関数Ａの温度、具体的にはデータパス要素３１００Ａのレジスタ１０２Ａに格納された値との平均をとる。なお、本例においては、制御パス要素２１００Ａの入力は、直前の結果がないため１に固定され、データパス要素３１００Ａは、前段からの入力を必要としないので、何も値が与えられていない。
（３－１）動作１（イベント１０００＿１{ＩＤ＝１００，ｔｅｍｐ＝５０}）
　次に、本実施の形態にかかる演算装置のイベント列の処理方法について説明する。図１０は、図９で示した正規表現における連接の演算を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図１０において、入力としてＩＤが１００、温度が５０のイベント１０００＿１が関数処理部４０００Ａ及び４０００Ｂに与えられる例を示している。この結果、制御比較部４００１Ａの出力結果は１、データ計算部４００２Ａの出力結果は５０、ＡＮＤ１０１Ａの出力結果は１、制御比較部４００１Ｂの出力結果は０、ＡＮＤ１０１Ｂの出力結果は０、データ計算部４００２Ｂの出力結果は２５となる。
（３－２）動作２（イベント１０００＿２{ＩＤ＝２００，ｔｅｍｐ＝１５０}）
　図１１は、図９で示した演算装置の動作の一例を示す図である。図１１は、図１０に示すイベント１０００＿１入力の後に、入力としてＩＤが２００、温度が１５０のイベント１０００＿２が関数処理部４０００Ａ及び４０００Ｂに与えられた例を示している。この結果、制御比較部４００１Ａの出力結果は０、データ計算部４００２Ａの出力結果は１５０、論理積ＡＮＤ１０１Ａの出力結果は０、制御比較部４００１Ｂの出力結果は１、論理積ＡＮＤ１０１Ｂの出力結果は１、データ計算部４００２Ｂの出力結果は１００となる。
（３－３）動作３（イベント１０００＿３{ＩＤ＝３００，ｔｅｍｐ＝０}）
　図１２は、図９で示した演算装置の動作の一例を示す図である。図１２は、図１１に示すイベント１０００＿２の入力後に、入力としてＩＤが３００、温度が０のイベント１０００＿３が関数処理部４０００Ａ及び４０００Ｂに与えられる例を示している。この結果、制御比較部４００１Ａの出力結果は０、データ計算部４００２Ａの出力結果は０、ＡＮＤ１０１Ａの出力結果は０、制御比較部４００１Ｂの出力結果は０、ＡＮＤ１０１Ｂの出力結果は０、データ計算部４００２Ｂの出力結果は７５となる。ここで、本例においては、制御パス要素２１０１Ｂのレジスタ１０３Ｂから出力されるイベント検出結果が１となり、データパス要素３１０１Ｂのレジスタ１０２から出力される関数Ａ（ｓｕｍ）Ｂ（ｓｕｍ）の演算結果が１００となる。すなわち、レジスタ１０３Ｂの出力が１となることから、このイベント列においてマッチが発生したことがわかり、すなわち対象のイベント列が検出されたことを示し、そのときの温度の平均値（演算結果）は、レジスタ１０２Ｂの出力結果から１００とわかる。
（３－４）動作４（イベント１０００＿４{ＩＤ＝３００，ｔｅｍｐ＝０}）
　図１３は、図９で示した演算装置の連接の動作の一例を示す図である。図１３は、図１０に示すイベント１０００＿１の入力の後に、入力としてＩＤが３００、温度が０のイベント１０００＿４が関数処理部４０００Ａ及び４０００Ｂに与えられる例を示している。この結果、制御比較部４００１Ａの出力結果は０、データ計算部４００２Ａの出力結果は０、ＡＮＤ１０１Ａの出力結果は０、制御比較部４００１Ｂの出力結果は０、ＡＮＤ１０１Ｂの出力結果は０、データ計算部４００２Ｂの出力結果は２５となる。この場合は、入力イベント列は関数処理部４０００Ａ、４０００Ｂにマッチしないため、レジスタ１０３Ｂの出力は０となり、イベント列は検出されない。この場合、データ計算部４００２Ｂの出力結果は、無効なデータとして扱われ、本演算装置の正規の出力結果として採用されない。
　以上のように、本実施の形態にかかる演算装置は、従って、関数Ａ（ｓｕｍ）Ｂ（ｓｕｍ）で記述される正規表現の演算を行い、関数に規定される比較結果にマッチしたイベント列を検出し、その際の演算結果を出力することができる。
　本実施の形態にかかる演算装置は、図２、図３、及び図５の規則に従い、制御パス要素２１００Ａと制御パス要素２１０１Ｂ、データパス要素３１００Ａと３１０１Ｂとが、それぞれ連接として接続されている。この構成により、関数Ａ（ｓｕｍ）Ｂ（ｓｕｍ）で記述される正規表現の演算を行うことができる。また、各データパス要素３１００Ａと３１０１Ｂは、制御比較部４００１Ａ、４００１Ｂを有するため、関数に規定される比較結果にマッチしたイベント列を検出することができる。更に、データ計算部４００２Ａ、４００２Ｂを有するため、各関数に規定された演算を実行し演算結果を出力することができる。
（４）本発明の実施の形態４.
　次に本発明の実施の形態４について説明する。本実施の形態における演算装置は、実施の形態１にかかる演算装置２つを上述の実施の形態２における和を用いて接続したものである。
　図１４は、本発明の実施の形態４で示した正規表現における和の例を示す図である。図１４に示すように、正規表現としては、ｙｅｎを引数にもつＡとＢという関数の和として記述されている（「ＲＵＬＥ」の行を参照）。そして、イベントは、イベント情報として、通貨の名称ｃｕｒｒｅｎｃｙと通貨量Ａｍｏｕｎｔから構成される。
　ここで、関数Ａは、イベント情報のうちの通貨量を引数ｙｅｎに出力し、入力イベントの通貨の名称が円であったら１を、異なれば０を返す。一方、関数Ｂは、入力イベントの通貨量に８０をかけたものを引数ｙｅｎに出力し、入力イベントの通過の名称がドルであったら１を、異なれば０を返す。すなわち、この例では、通貨を円に統一する例が示されている。
　図１５は、図１４で示した正規表現における和の演算を実施する本実施の形態にかかる演算装置を示す図である。図１４に示すように、図２、図３、及び図６の規則に従い、本実施の形態にかかる演算装置は、制御パス要素２１１０Ａと制御パス要素２１１１Ｂが論理和（ＯＲ）２１２を介して、データパス要素３１１０Ａと３１１１ＢとがマルチプレクサＭＵＸ２１１を介して接続されている。
　データパス要素３１１０Ａは、関数４０１０Ａ、及びレジスタ１１２Ａを含み、データパス要素３１１１Ｂは、関数４０１０Ｂ、及びレジスタ１１２Ｂを含む。制御パス要素２１１０Ａは、ＡＮＤ１１１Ａ、及びレジスタ１１３Ａを含み、制御パス要素２１１１Ｂは、ＡＮＤ１１１Ｂ、及びレジスタ１１３Ｂを含む。また、関数４０１０Ａは、制御比較部４０１１Ａ及びデータ計算部４０１２Ａを有し、関数４０１０Ｂは、制御比較部４０１１Ｂ及びデータ計算部４０１２Ｂを有する。
　ここで、関数４０１０Ａの制御比較部４０１１Ａは入力イベントの通貨の名称が円と一致するか否かを検出し、戻り値ｒｅｔを出力する。データ計算部４０１２Ａは入力イベントの通貨量ａｍｏｕｎｔを出力引数ｙｅｎに格納する。一方、関数４０１０Ｂの制御比較部４０１１Ｂは、入力イベントの通貨の名称がドルと一致するか否かを検出し、戻り値ｒｅｔを出力する。データ計算部４０１２Ｂは入力イベントの通貨量ａｍｏｕｎｔに８０を掛けてｙｅｎとして出力する。なお、制御パス要素２１１０Ａと２１１１Ｂの入力は、直前の結果がないので１に固定され、データパス要素３１１０Ａと３１１１Ｂは前段からの入力を必要としないので、何も値が与えられない。
（４－１）動作１（イベント１０１０＿１{ｃｕｒｒｅｎｃｙ＝円，ａｍｏｕｎｔ＝１００}）
　次に、本実施の形態にかかる演算装置のイベント列の処理方法について説明する。図１６は、図１５で示した正規表現における和の演算を実施する演算装置の動作の一例を示す図である。図１６は、入力として通貨の名称が円、通過量が１００のイベント１０１０＿１が関数４０１０Ａ及び４０１０Ｂに与えられる例を示している。この結果、制御比較部４０１１Ａの出力結果は１、データ計算部４０１２Ａの出力結果は１００、ＡＮＤ１１１Ａの出力結果は１、制御比較部４０１１Ｂの出力結果は０、ＡＮＤ１１１Ｂの出力結果は０、データ計算部４０１２Ｂの出力結果は８０００となる。
（４－２）動作２（イベント１０１０＿２{ｃｕｒｒｅｎｃｙ＝元，ａｍｏｕｎｔ＝５}）
　図１７は、図１５で示した正規表現における和の演算を実施する演算装置の動作の一例を示す図である。図１７は、図１６に示したイベント１０１０＿１の入力に続き、入力として通貨の名称が元、通過量が５のイベント１０１０＿２が関数４０１０Ａ及び４０１０Ｂに与えられる例を示している。この結果、制御比較部４０１１Ａの出力結果は０、データ計算部４０１２Ａの出力結果は５、ＡＮＤ１１１Ａの出力結果は０、制御比較部４０１１Ｂの出力結果は０、ＡＮＤ１１１Ｂの出力結果は０、データ計算部４０１２Ｂの出力結果は４００となる。ここで、イベント検出結果を出力するＯＲ２１２の出力が１となることから、入力されたイベント列においてマッチが発生、つまりイベントが検出されたことがわかる。そして、そのときの当該正規表現における演算結果、すなわち円建て通貨量は、マルチプレクサＭＵＸ２１１の出力結果から１００とわかる。
（４－３）動作３（イベント１０１０＿３{ｃｕｒｒｅｎｃｙ＝ドル，ａｍｏｕｎｔ＝１０}）
　図１８は、図１５で示した正規表現における和の演算を実施する演算装置の動作の一例を示す図である。図１８は、入力として通貨の名称がドル、通過量が１０のイベント１０１０＿３が関数４０１０Ａ及び４０１０Ｂに与えられる例を示している。この結果、制御比較部４０１１Ａの出力結果は０、データ計算部４０１２Ａの出力結果は１０、ＡＮＤ１１１Ａの出力結果は０、制御比較部４０１１Ｂの出力結果は１、ＡＮＤ１１１Ｂの出力結果は１、データ計算部４０１２Ｂの出力結果は８００となる。
（４－４）動作４（イベント１０１０＿４{ｃｕｒｒｅｎｃｙ＝元，ａｍｏｕｎｔ＝５}）
　図１９は、図１５で示した正規表現における和の演算を実施する演算装置の動作の一例を示す図である。図１９は、図１８に示したイベント１０１０＿３の入力続き、入力として通貨の名称が元、通過量が５のイベント１０１０＿４が関数４０１０Ａ及び４０１０Ｂに与えられる例を示している。この結果、制御比較部４０１１Ａの出力結果は０、データ計算部４０１２Ａの出力結果は５、ＡＮＤ１１１Ａの出力結果は０、制御比較部４０１１Ｂの出力結果は０、ＡＮＤ１１１Ｂの出力結果は０、データ計算部４０１２Ｂの出力結果は０となる。ここで、本例においても、イベント検出結果を示すＯＲ２１２の出力が１となることから、入力イベント列においてマッチが発生したことがわかり、そのときの演算結果である円建て通貨量は、マルチプレクサＭＵＸ２１１の出力結果から８００とわかる。
（４－５）動作５（イベント１０１０＿５{ｃｕｒｒｅｎｃｙ＝元，ａｍｏｕｎｔ＝５}）
　図２０は図１５で示した正規表現における和の演算を実施する演算装置の動作の一例を示す図である。図２０は、入力として通貨の名称が元、通過量が５のイベント１０１０＿５が関数４０１０Ａと４０１０Ｂに与えられる。この結果、制御比較部４０１１Ａの出力結果は０、データ計算部４０１２Ａの出力結果は５、ＡＮＤ１１１Ａの出力結果は０、制御比較部４０１１Ｂの出力結果は０、ＡＮＤ１１１Ｂの出力結果は０、データ計算部４０１２Ｂの出力結果は４００となる。ここで、イベントは関数４０１０Ａと４０１０Ｂにマッチしないため、検出結果であるＯＲ２１２の出力が０となり、イベント列は検出されない。この場合、データ計算部４０１２Ａ、４０１２Ｂの出力結果は、共に無効なデータとして扱われ、本演算装置の正規の出力結果として採用されない。
　本実施の形態にかかる演算装置は、図２、図３、及び図６の規則に従い、制御パス要素２１１０Ａと制御パス要素２１１１Ｂ、データパス要素３１１０Ａと３１１１Ｂとが、それぞれ和として接続されている。この構成により、関数Ａ（ｓｕｍ）｜Ｂ（ｓｕｍ）で記述される正規表現の演算を行うことができる。また、各データパス要素３１１０Ａと３１１１Ｂは、制御比較部４０１１Ａ、４０１１Ｂを有するため、関数に規定される比較結果にマッチしたイベント列を検出することができる。更に、データ計算部４０１２Ａ、４０１２Ｂを有するため、各関数に規定された演算を実行し演算結果を出力することができる。
（５）本発明の実施の形態５.
　次に本発明の実施の形態５について説明する。本実施の形態における演算装置は、実施の形態１にかかる演算装置を２つとし上述の実施の形態２で説明した和を用いて接続したものである。
　図２１は、本発明の実施の形態５で示した正規表現における繰り返しの例を示す。図２１に示すように、正規表現としては、毎秒降水量の合計ｔｏｔａｌを引数に持つ関数Ａの繰り返しと、毎秒降水量の合計ｔｏｔａｌを入力とし、雨天中の積算降水量の毎秒平均を出す関数Ｂとの連接として記述されている（「ＲＵＬＥ」の行を参照）。そして、イベントは、イベント情報として、天気状況ｗｅａｔｈｅｒと毎秒降水量ｒｅｉｎｆａｌｌ＿ａｍｏｕｎｔから構成される。なお、イベントは毎秒ごとに送られると仮定する。
　ここで、関数Ａは、イベント情報のうちの毎秒降水量をｔｏｔａｌに積算して出力し、入力イベントの天気状況が雨であったら１を、異なれば０を返す。一方、関数Ｂは、関数Ａの毎秒降水量の積算を入力とし、ｇｅｔ＿ｎｕｍ＿ｅｖｅｎｔという組込み関数により、今までのイベント数（積算秒）による平均値を出力し、入力イベントの天気状況が晴れであったら１を、異なれば０を返す。すなわち、この例では、晴れるまでの雨天中の毎秒降水量を積算し、その平均を出力する。
　図２２は、図２１で示した正規表現における繰り返し演算を実施する本実施の形態にかかる演算装置を示す図である。図２２に示すように、図２、図３、図５、及び図７の規則に従い、本実施の形態にかかる演算装置は、制御パス要素２１２０Ａと制御パス要素２１２１Ｂ、データパス要素３１２０Ａと３１２１Ｂとが、上述した実施の形態２における繰り返しとして接続されている。
　データパス要素３１２０Ａは、関数４０２０Ａ、及びレジスタ１２２Ａを含み、データパス要素３１２１Ｂは、関数４０２０Ｂ、及びレジスタ１２２Ｂを含む。制御パス要素２１２０Ａは、ＡＮＤ１２１Ａ、及びレジスタ１２３Ａを含み、制御パス要素２１２１Ｂは、ＡＮＤ１２１Ｂ、及びレジスタ１２３Ｂを含む。また、関数４０２０Ａは、制御比較部４０２１Ａ及びデータ計算部４０２２Ａを有し、関数４０２０Ｂは、制御比較部４０２１Ｂ及びデータ計算部４０２２Ｂを有する。
　ここで、関数４０２０Ａの制御比較部４０２１Ａは入力イベントの天気状況が雨と一致するか否かを判定し、戻り値ｒｅｔを出力する。データ計算部４０２２Ａは入力イベントの毎秒降水量を積算する。一方、関数４０２０Ｂの制御比較部４０２１Ｂは入力イベントの天気状況が晴れと一致するか否かを判定し、戻り値ｒｅｔを出力する。データ計算部４０２２Ｂは関数Ａの出力である積算毎秒降水量を積算秒数で割った、雨天時の平均毎秒降水量を出力する。なお、マルチプレクサＭＵＸ３２１Ａへの直前値の入力は、直前の結果がないので１に固定され、マルチプレクサＭＵＸ３２２Ａへの直前値の入力は、積算のために０に固定される。
（５－１）動作１（イベント１０２０＿１{weather＝雨，rainfall_amount＝１０}）
　次に、本実施の形態にかかる演算装置のイベント列の処理方法について説明する。図２３は、図２２で示した正規表現における繰り返しの演算処理を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図２３は、入力として天気状況が雨、毎秒降水量が１０のイベント１０２０＿１が関数４０２０Ａ及び４０２０Ｂに与えられる例を示している。この結果、制御比較部４０２１Ａの出力結果は１、データ計算部４０２２Ａの入力は０、データ計算部４０２２Ａの出力結果は１０、ＡＮＤ１２１Ａの出力結果は１、制御比較部４０２１Ｂの出力結果は０、ＡＮＤ１２１Ｂの出力結果は０、データ計算部４０２２Ｂの出力結果は０となる。
（５－２）動作２（イベント１０２０＿２{weather＝雨，rainfall_amount＝２０}）
　図２４は、図２２で示した正規表現における繰り返しの演算処理を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図２４は、図２３に示すイベント１０２０＿１に続き、入力として天気状況が雨、毎秒降水量が２０のイベント１０２０＿２が関数４０２０Ａ及び４０２０Ｂに与えられる例を示している。この結果、制御比較部４０２１Ａの出力結果は１、データ計算部４０２２Ａの入力は１０、データ計算部４０２２Ａの出力結果は３０、ＡＮＤ１２１Ａの出力結果は１、制御比較部４０２１Ｂの出力結果は０、ＡＮＤ１２１Ｂの出力結果は０、データ計算部４０１２Ｂの出力結果は、積算秒数は１のため、３０となる。
（５－３）動作３（イベント１０２０＿３{weather＝晴れ，rainfall_amount＝０}）
　図２５は、図２２で示した正規表現における繰り返しの演算処理を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図２５は、図２４に示すイベント１０２０＿２に続き、入力として天気状況が晴れ、毎秒降水量が０のイベントが関数４０２０Ａ及び４０２０Ｂに与えられる。この結果、制御比較部４０２１Ａの出力結果は０、データ計算部４０２２Ａの入力は３０、データ計算部４０２２Ａの出力結果は３０、ＡＮＤ１２１Ａの出力結果は０、制御比較部４０２１Ｂの出力結果は１、ＡＮＤ１２１Ｂの出力結果は１、データ計算部４０１２Ｂの出力結果は、積算秒数は２のため、１５となる。
（５－４）動作４（イベント１０＿４{weather＝曇り，rainfall_amount＝０}）
　図２６は、図２２で示した正規表現における繰り返しの演算処理を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図２６は、図２５に示すイベント１０２０＿３の入力に続き、入力として天気状況が曇り、毎秒降水量が０のイベント１０２０＿４が関数４０２０Ａ及び４０２０Ｂに与えられる例を示している。この結果、制御比較部４０２１Ａの出力結果は０、データ計算部４０２２Ａの入力は０、データ計算部４０２２Ａの出力結果は０、ＡＮＤ１２１Ａの出力結果は０、制御比較部４０２１Ｂの出力結果は０、ＡＮＤ１２１Ｂの出力結果は０、データ計算部４０２２Ｂの出力結果は、積算秒数は１のため、１０となる。ただし、イベント検出結果を示すレジスタ１２３Ｂの出力が１となることから、このイベント列においてマッチが発生、つまりイベントが検出されたことがわかり、そのとき平均積算毎秒降水量は、レジスタ１２２Ｂの出力結果から１５とわかる。
（５－５）動作５（イベント１０１０{weather＝曇り，rainfall_amount＝０}）
　図２７は、図２２で示した正規表現における繰り返しの演算処理を実施する本実施の形態にかかる演算装置の動作の一例を示す図である。図２７は、図２４に示すイベント１０２０＿１の入力に続き、入力として天気状況が曇り、毎秒降水量が０のイベント１０１０＿５が関数４０２０Ａ及び４０２０Ｂに与えられる例を示す。この結果、制御比較部４０２１Ａの出力結果は０、データ計算部４０２２Ａの入力は３０、データ計算部４０２２Ａの出力結果は３０、ＡＮＤ１２１Ａの出力結果は０、制御比較部４０２１Ｂの出力結果は０、ＡＮＤ１２１Ｂの出力結果は０、データ計算部４０２２Ｂの出力結果は、積算秒数は２のため、１５となる。しかしながら、このイベントは関数４０２０Ａと４０２０Ｂにマッチしないため、イベント検出結果を示すレジスタ１２３Ｂの出力は０となり、イベント列は検出されない。この場合、データ計算部４０２２Ｂの出力結果は、無効なデータとして扱われ、本演算装置の正規の出力結果として採用されない。
　本実施の形態にかかる演算装置は、図２、図３、図５、及び図７の規則に従い、制御パス要素２１２０Ａの繰り返しと制御パス要素２１２１Ｂとが連接として接続され、データパス要素３１２０Ａの繰り返しとデータパス要素３１２１Ｂとが連接として接続されている。この構成により、関数Ａ（ｓｕｍ）＋Ｂ（ｓｕｍ）で記述される正規表現の演算を行うことができる。また、各データパス要素３１２０Ａと３１２１Ｂは、制御比較部４０２１Ａ、４０２１Ｂを有するため、関数に規定される比較結果にマッチしたイベント列を検出することができる。更に、データ計算部４０２２Ａ、４０２２Ｂを有するため、各関数に規定された演算を実行し演算結果を出力することができる。
（６）本発明の実施の形態６.
　以上の実施の形態においては、関数の戻り値は、真偽値を表す１ビットの情報である。関数の戻り値は、複数ビットに拡張されてもよい。本実施の形態においては、演算装置で実施する関数の戻り値が複数ビットである場合の例を示す。
　関数の戻り値が複数ビットで表示される具体例としては、戻り値がイベントの発生確率を意味する場合がある。すなわち、関数の戻り値は、イベントの発生の有無ではなく、イベントの発生確率を示す。イベントの発生確率は、イベントが発生した可能性と解釈することもできる。このように、各イベントの発生確率を定義することができるので、イベント列の発生確率を定義することもできる。
　イベントの発生確率を示す戻り値は、以下のようにして求めることができる。イベントに含まれるデータ（イベント情報）が物理的なゆらぎに従う値の場合、例えば、熱源での温度を表すのであれば、熱源に関する物理法則から予め計算される確率分布に従い、当該温度の発生確率を求めることができる。また、イベント情報がそのような物理法則に従わないようなデータの場合、例えば、テストの点などにおいては、ロジスティクス分布や正規分布などの、よく知られた分布を仮定し、その分布から発生確率を計算することができる。さらに、過去のイベント列で発生したデータ頻度に従って現在のイベント発生確率を計算してもよい。他にも、イベント発生確率の計算には、ベイズ法や最尤法など、統計計算・データマイニング分野で使われる手法であれば、どのような手法を用いてもかまわない。
　また、戻り値が複数ビットである場合、実施形態１乃至５のように、戻り値同士の論理演算は定義できない。複数ビットの戻り値同士の演算方法については、以下に具体例を示す。
　本実施の形態においては、ある確率以上で発生するイベント列を検出するものとして説明する。図２８は、関数の戻り値が複数ビットの場合の関数を実行する本実施の形態にかかる演算装置を示す図である。ここで、この複数ビットは、この関数のイベントの発生確率を表すものとする。イベントの発生確率を戻り値として定義した場合、図２とは異なり、前段の制御パス要素の結果ｃｉと関数演算部４２００からの結果の論理和ＡＮＤ１０１の代わりに、図２８に示すように、乗算器１１０を備える。これにより、前段の制御パス要素のイベント発生確率ｃｉと、本関数演算部４２００からのイベント発生確率ｒｅｔの積を出力することで、レジスタ１０３は、イベント列自体の発生確率ｃ０を出力する。ここで、関数の戻り値ｒｅｔはイベントの発生確率だけにとどまらず、他の状態を表現してもよい。その場合、乗算器ではなく、異なる演算器を備えてもよい。
　このように関数の戻り値を複数ビットに定義した場合、正規表現の規則の中で、和と繰り返し規則の構成に違いが生じる。図２９Ａ及び図２９Ｂは、複数ビットの戻り値を持つ関数に対する和の演算を行う場合の制御パス要素、データパス要素の接続を説明する図である。図６Ａ及び図６Ｂとは異なり、制御パス要素２２００と制御パス要素２２０１の結果の論理和２０２を行うのではなく、図２９Ａに示すように、制御パス要素２２００と制御パス要素２２０１のうち、いずれか大きい方の値を選択して出力する最大値選択演算部２３２を備える。これは、より大きなイベントの発生確率を出力した関数が選ばれることを意味する。
　この構成に伴い、データパス要素３２００の出力ｄ１とデータパス要素３２０１の出力ｄ２は、制御パス要素２２００、２２０１の出力結果ｃ１、ｃ２の大きさによって選択される（図２９Ｂ）。すなわち、出力結果ｃ１が大きいときは出力ｄ１が、出力結果ｃ２が大きいときは出力ｄ２が、最大値選択ＭＵＸ２３１によって選択され、出力ｄ０として出力される。
　なお、最大値選択演算部２３２および最大値選択ＭＵＸ２３１における選択条件は一例であり、上記以外の条件判断に基づいて、関数または出力結果を選択してもよい。
　図３０Ａ及び図３０Ｂは、複数ビットの戻り値を有する関数に対する繰り返しの演算を行う場合の制御パス要素、データパス要素の接続を説明する図である。図７Ａ及び図７Ｂとは異なり、制御パス要素２３００の入力と、データパス要素３３００の入力には、ＭＵＸを用いるのではなく、イベントの発生確率がある閾値を超えているかどうかで入力を選択する閾値付ＭＵＸ３１１、３１２を備える。すなわち、繰り返し発生するイベントの連続発生確率がある閾値を下回ると、例え、単体イベントとして十分の発生確率があったとしても、以降は前段からの制御パス要素及びデータパス要素の結果ｃｉ、ｄｉが選択され、入力されることになる。すなわち、単体イベントの発生確率が８０％であったとしても例えば１０回繰り返されれば１０％の確率になることを示す。
　本実施の形態においては、関数の正規表現を演算処理する演算装置において、関数の戻り値が複数ビットで表現された場合にも対応することができる。従って、イベント列の発生の有無だけでなく、イベント列の発生確率に基づく処理を行うことができる。すなわち、イベント列を構成する各イベントに対応した演算を実行し、イベント列の発生確率に基づいて、適切な演算結果を出力することができる。
（７）本発明の実施の形態７．
　次に、本発明の実施の形態７について説明する。本実施の形態にかかる演算装置は、後段に位置する演算装置から入力される動作停止要求を扱い、各演算装置における関数演算のサイクル数の違いに対応するものである。
　図３１は、本実施の形態にかかる演算装置の構成を示す図である。なお、図３１において、同一名及び同一符号を付した処理部であって、以下に言及しない処理部は、実施の形態１、２と基本的に同じ処理を行う。
　本実施の形態にかかる演算装置１は、図２に示す構成と同様に、制御パス要素２０００と、データパス要素３０００を有している。また、データパス要素３０００は、関数処理部４０００を有しており、関数処理部４０００は、制御比較部４００１と、データ計算部４００２とを有している。
　演算装置１は、図２の構成に加え、データパス要素３０００内にレジスタ１０４を有する。さらに、演算装置１は、論理積ＡＮＤ１０５と、キュー１０６と、を有する。
　制御パス要素２０００には、直前の制御パスの出力結果ｃｉが入力される。関数処理部４０００には、直前のデータパスの出力結果ｄｉに加え、直前のデータパスの出力結果の有効性を示す有効性情報（以下、当該有効性情報は、０または１の値をとるデジタル信号形式で入力されるものとし、Ｖａｌｉｄ信号と記載する。）ｖｉが入力される。Ｖａｌｉｄ信号ｖｉは、０の場合に無効を示し、１の場合に有効を示す。
　さらに、論理積ＡＮＤ１０５には、後段に位置する演算装置から出力された動作停止要求ｒｉ（以下、当該要求は、０または１の値をとるデジタル信号形式で入力されるものとし、Ｒｅａｄｙ信号と記載する。）が入力される。Ｒｅａｄｙ信号ｒｉは、後段に位置する演算装置が動作停止を要求するか否かを示す信号であり、１の場合に動作停止を要求しないことを示し、０の場合に動作停止を要求することを示す。
　演算装置１は、Ｒｅａｄｙ信号ｒｉが０のとき、データ計算部４００２の処理を停止させることができる。例えば、処理速度が遅い後段の演算装置が、演算処理の実行中に、前段の演算装置に対して０の値を持つＲｅａｄｙ信号ｒｉを出力する。このとき、演算装置１は、データ計算部４００２の処理を停止させてもよい。そして、演算装置１は、後段の演算装置の演算処理が完了しＲｅａｄｙ信号ｒｉが１になるのを待って、データ計算部４００２の処理を再開させてもよい。
　なお、データ計算部４００２の処理が完了していないときは、Ｒｅａｄｙ信号ｒｉが０であっても、演算装置１は、データ計算部４００２の処理を直ちに停止させる必要はない。
　このように、演算装置１は、Ｒｅａｄｙ信号ｒｉの値に応じて、データ計算部４００２の処理の停止・許可の制御を行うことができる。
　キュー１０６には、イベント１０００が入力される。キュー１０６は、イベント１０００を順次保持する保持手段として機能する。Ｖａｌｉｄ信号ｖｉは、キュー１０６にも入力される。キュー１０６は、入力されたＶａｌｉｄ信号ｖｉの値が１（有効）の場合、先頭に位置するイベントをデータ計算部４００２に入力する。また、キュー１０６は、イベントを保持しているかいなかを示す情報（イベント保持情報）であるｅｍｐｔｙ信号（１：イベントを保持している、０：イベントを保持していない）を論理積ＡＮＤ１０５に入力する。
　論理積ＡＮＤ１０５は、ｅｍｐｔｙ信号またはＲｅａｄｙ信号ｒｉのいずれかが０である場合、前段の演算装置に０の値をもつＲｅａｄｙ信号ｒ０を入力する。すなわち、論理積ＡＮＤ１０５は、前段の演算装置に入力するＲｅａｄｙ信号を生成する動作停止要求生成手段として動作する。ｅｍｐｔｙ信号またはＲｅａｄｙ信号ｒｉのいずれかが０である場合、データ計算部４００２は、演算の実行が不可能な状態である。それ以外の場合（ｅｍｐｔｙ信号とＲｅａｄｙ信号ｒｉの双方とも１の場合）、データ計算部４００２は、演算の実行が可能な状態である。このとき、論理積ＡＮＤ１０５は、前段の演算装置に対し、データ計算部４００２が演算の実行が可能であるか否かを示す実行可否状態を伝達する。
　上述の構成にすることにより、演算装置１は、後段に位置する演算装置の処理状況をＲｅａｄｙ信号により把握することができる。これにより、例えば前段の演算装置として処理速度の速い演算装置を用い、後段の演算装置として処理速度の遅い演算装置を用いて演算を行う場合であっても、前段の演算装置は、後段の演算装置に確実に演算結果を伝達することができる。従って、正常に演算を行うことができる。
　なお、図３１の構成は、前段へのＲｅａｄｙ信号の伝搬が１サイクルで終了すると仮定した構成である。ＡＮＤ１０５やキュー１０６の周辺の回路の構成等によってＲｅａｄｙ信号の伝搬に複数サイクル要する場合、キュー１０６が空になること、または後段の演算装置の演算処理が遅れることを予測する予測機構を新たに設ければ良い。当該予測機構による予測に応じて、Ｒｅａｄｙ信号の値を設定することにより、Ｒｅａｄｙ信号を正確に伝搬できる。
　たとえば、予測機構は、自身のキュー１０６の構成から何クロックか後に空になること、または後段の演算装置の演算処理に何クロックか必要なことがわかっているため後段からのＲｅａｄｙ信号受信が何クロックか遅れることが予測される場合、先にＲｅａｄｙ信号を０にする
　次に、図３１に示す演算装置２つを用い、上述の実施の形態２で説明した連接を用いて接続する例について説明する。図３２は、正規表現の連接を図３１に示す演算装置２つを用いて構成した図を示す。第１の演算装置Ａは、制御パス要素２１３０Ａと、データパス要素３１３０Ａとを有する。第２の演算装置Ｂは、制御パス要素２１３１Ｂと、データパス要素３１３１Ｂとを有する。図２、図３、及び図５の規則に従い、制御パス要素２１３０Ａと制御パス要素２１３１Ｂ、データパス要素３１３０Ａとデータパス要素３１３１Ｂとが、それぞれ連接として接続されている。
　この際、データパス要素３１３０Ａには、Ｖａｌｉｄ信号ｖｉが入力され、データパス要素３１３０Ａは、演算結果に応じてＶａｌｉｄ信号ｖをデータパス要素３１３１Ｂに入力する。データパス要素３１３１Ｂは、Ｖａｌｉｄ信号ｖ０を後段の演算装置に入力する。
　同様に、第２の演算装置Ｂには、Ｒｅａｄｙ信号ｒｉが入力され、第２の演算装置Ｂは、Ｒｅａｄｙ信号ｒを第１の演算装置Ａに入力する。
　図３２に示す演算装置の構成は、図２、図３、及び図５の規則に従い、制御パス要素２１３０Ａと制御パス要素２１３１Ｂ、データパス要素３１３０Ａとデータパス要素３１３１Ｂとが、それぞれ連接として接続されている。この構成により、連接により記述される正規表現の演算を行うことができる。さらに、実施の形態３と同様に、関数に規定される比較結果にマッチしたイベント列の検出、及び各関数に規定されて演算の実行を行うことができる。
　次に、図３１に示す演算装置２つを用い、上述の実施の形態２で説明した和を用いて接続する例について説明する。図３３は、正規表現の和を図３１に示す演算装置２つを用いて構成した図を示す。
　第１の演算装置Ａは、制御パス要素２１４０Ａと、データパス要素３１４０Ａとを有する。第２の演算装置Ｂは、制御パス要素２１４１Ｂと、データパス要素３１４１Ｂとを有する。図２、図３、及び図６の規則に従い、制御パス要素２１４０Ａと制御パス要素２１４１Ｂ、データパス要素３１４０Ａとデータパス要素３１４１Ｂとが、それぞれ和として接続されている。
　ここで、図１５に示す構成に加え、第１の演算装置Ａ及び第２の演算装置Ｂには、Ｖａｌｉｄ信号ｖｉ及びＲｅａｄｙ信号ｒｉが入力される。
　第１の演算装置Ａは、シフタ２０４に接続される。同様に、第２の演算装置Ｂは、シフタ２０５に接続される。シフタ２０４には、制御パス要素２１４０Ａの制御パス出力結果ｃ１、データパス要素３１４０Ａのデータパスの出力結果ｄ１、及びデータパス要素３１４０ＡのＶａｌｉｄ信号ｖ１が入力される。シフタ２０５には、制御パス要素２１４１Ｂの制御パス出力結果ｃ２、データパス要素３１４１Ｂのデータパスの出力結果ｄ２、及びデータパス要素３１４１ＢのＶａｌｉｄ信号ｖ２が入力される。
　シフタ２０４及びシフタ２０５は、第１の演算装置Ａと第２の演算装置Ｂの演算サイクル数の違いをなくすために遅延を与える遅延手段として動作する。例えば、第１の演算装置Ａの演算サイクルが第２の演算装置Ｂの演算サイクルよりも３サイクル少ない場合、シフタ２０４は、各信号に３サイクル分の遅延を与える。なお、第１の演算装置Ａの演算サイクルと、第２の演算装置Ｂの演算サイクルが同じ場合、シフタ２０４及び２０５を備える必要はない。
　論理積ＡＮＤ２０３には、データパス要素３１４０ＡのＶａｌｉｄ信号ｖ１、及びデータパス要素３１４１ＢのＶａｌｉｄ信号ｖ２が入力される。論理積ＡＮＤ２０３は、両者（Ｖａｌｉｄ信号ｖ１、及びＶａｌｉｄ信号ｖ２）が１である場合にのみ、後段の演算装置にＶａｌｉｄ信号として１を入力する。
　論理積ＡＮＤ２０６には、第１の演算装置ＡからのＲｅａｄｙ信号ｒ１、第２の演算装置ＢからのＲｅａｄｙ信号ｒ２が入力される。論理積ＡＮＤ２０３は、どちらかのＲｅａｄｙ信号が０である場合に、前段に位置する演算装置に、０の値を持つＲｅａｄｙ信号を入力する。
　図３３に示す演算装置の構成は、図２、図３、及び図６の規則に従い、制御パス要素２１４０Ａと制御パス要素２１４１Ｂ、データパス要素３１４０Ａとデータパス要素３１４１Ｂとが、それぞれ和として接続されている。この構成により、和により記述される正規表現の演算を行うことができる。さらに、実施の形態４と同様に、関数に規定される比較結果にマッチしたイベント列の検出、及び各関数に規定されて演算の実行を行うことができる。
　次に、図３１に示す演算装置を用いて、上述の実施の形態２で説明した正規表現における繰り返しを実現する例について説明する。図３４は、正規表現の繰り返しを図３１に示す演算装置を用いて構成した図を示す。当該演算装置は、制御パス要素２１５０Ａと、データパス要素３１５０Ａを有する。
　図３４に示すように、演算装置に繰り返し論理４００が接続されている。繰り返し論理４００は、前述のマルチプレクサＭＵＸ３０１等を含む処理部であり、正規表現における繰り返しを制御する処理を行う。
　繰り返し論理４００には、直前の制御パスの出力結果ｃｉ、直前のデータパス要素の結果ｄｉ、及び直前のＶａｌｉｄ信号ｖｉに加え、制御パス要素２１５０Ａの出力結果ｃ０、データパス要素３１５０Ａの結果ｄ０、及びデータパス要素３１５０Ａの出力するＶａｌｉｄ信号ｖ０が入力される。
　制御パス要素２１５０Ａの出力結果ｃ０が有効であり、かつ０である場合、繰り返し論理４００は、前段に位置する演算装置の出力であるｃｉ、ｄｉ、及びｖｉを選択し、制御パス要素２１５０Ａ、データパス要素３１５０Ａに入力する。
　一方、制御パス要素２１５０Ａの出力結果ｃ０が有効であり、かつ１である場合、繰り返し論理４００は、制御パス要素２１５０Ａの出力であるｃ０、データパス要素３１５０Ａの出力である、ｄ０、及びｖ０を選択し、制御パス要素２１５０Ａ、データパス要素３１５０Ａに入力する。
　ここで、演算装置（詳細にはデータパス要素３１５０Ａ）の演算処理中に、前段の演算装置から入力があると、演算装置は、その入力を処理できない。そのため、繰り返し論理４００は、データパス要素３１５０Ａによる演算の処理中には、前段の演算装置に対して供給するＲｅａｄｙ信号ｒ０が０になるように制御する。なお、繰り返し論理４００は、後段演算装置から０の値を持つＲｅａｄｙ信号ｒｉが入力された場合も、前段演算装置に対して供給するＲｅａｄｙ信号ｒ０が０になるように制御する。
　なお、繰り返し論理４００は、演算装置内に設けられても良く、演算装置外に設けられても良い。
　図３４に示す構成により、繰り返しを示す正規表現の演算を行うことができる。さらに、実施の形態５と同様に、関数に規定される比較結果にマッチしたイベント列の検出、及び各関数に規定された演算の実行を行うことができる。
（８）本発明の実施の形態８．
　次に、本発明の実施の形態８について説明する。上述の説明においては、演算装置は、基本的にハードウェアであるものとして説明したが、ソフトウェア、すなわち、１以上の入力データを含むイベントを入力とする演算処理を、コンピュータに実行させるためのプログラムとすることも可能である。
　すなわち、本実施の形態にかかるプログラムは、入力データを引数とする関数に規定された演算を実行し結果を出力すると共に、入力データの比較結果を戻り値として出力する処理を関数処理部に実施させるデータ処理と、関数の戻り値を使用してイベントを検出する制御処理とを実行する。
　図３５は、本実施の形態にかかるプログラムの動作を示すフローチャートの例である。図３５に示すように、イベントが入力されると(ステップＳ１)、プログラムはイベントに含まれる入力データを引き数とし、関数に規定された演算処理を実施する(ステップＳ２)。一方で、イベントに含まれる入力データが所定のデータか否かを比較する(ステップＳ３)。上記制御処理として、ステップＳ２及びＳ３は、第１乃至第７の実施形態では関数処理部が実行するデータ処理である。また、ステップＳ３における戻り値を、入力されたイベントが検出対象のイベントであるか否かを示す比較結果とし、必要であれば前段の比較結果と合わせて、所定のイベント又はイベント列が発生したか否かを検出する(ステップＳ４)。
　以上のようなイベント検出処理及び関数に規定された演算処理は、専用コンピュータ、又はパーソナルコンピュータ（ＰＣ）などのコンピュータにより実現可能である。但し、コンピュータは、物理的に単一である必要はなく、分散処理を実行する場合には、複数であってもよい。図３６は、本実施の形態にかかるプログラムを実行する装置の構成例を示す図である。
　図３６に示すように、コンピュータ５１００は、ＣＰＵ５１０１（Central Processing Unit）と、ＲＯＭ（Read Only Memory）又はＲＡＭ５１０３（Random Access Memory）等からなるメモリ５１０２を有する。尚、コンピュータを動作させるためのＯＳ（Operation System）などが、この情報処理装置を構築するコンピュータに備えられているもよい。
　ＣＰＵ５１０１は、メモリ５１０２に記憶されている各種プログラム５１０３をロードし、このプログラム５１０３に従って各種の処理を実行する。本実施の形態においては、例えば、上述のデータ処理及び制御処理等の処理を実行する。メモリ５１０２にはまた、ＣＰＵ５１０１が各種の処理を実行する上において必要なデータなども適宜記憶される。
　ここで、本実施の形態にかかるプログラムは、様々なタイプの非一時的なコンピュータ可読媒体（non-transitory computer readable medium）を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体（tangible storage medium）を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Programmable ROM）、ＥＰＲＯＭ（Erasable PROM）、フラッシュＲＯＭ、ＲＡＭ）を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体（transitory computer readable medium）によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
　以上のように、本実施形態のプログラムは、すべての演算処理をソフトウェアによって処理する。このように、本発明の演算処理は、ハードウェアとしての演算装置を用いずに、ソフトウェアによって処理することも可能である。
　なお、本発明は上述した実施の形態のみに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能であることは勿論である。
　この出願は、２０１１年２月２１日に出願された日本出願特願２０１１－０３４９０６、及び２０１１年８月２４日に出願された日本出願特願２０１１－１８２７０７を基礎とする優先権を主張し、その開示の全てをここに取り込む。
１００、２０１、３０１、３０２マルチプレクサ（ＭＵＸ）
１０１、１０５論理積回路（ＡＮＤ）
１０２、１０３、１０４レジスタ
１０６キュー
２０２論理和（ＯＲ）
２０３、２０６論理積（ＡＮＤ）
２０４、２０５シフタ
４００繰り返し論理
１０００、１０１０、１０２０、１０３０イベント
２１００、２１０１、２２００、２２０１，２３００、
２１１０、２１１１、２２１０、２２１１，２３１０、
２１２０、２１２１、２２２０、２２２１，２３２０、
２１３０、２１３１、２１４０、２１４１、２１５０、制御パス要素
３１００、３１０１、３２００、３２０１、３３００
３１１０、３１１１、３２１０、３２１１、３３１０
３１２０、３１２１、３２２０、３２２１、３３２０、
３１３０、３１３１、３１４０、３１４１、３１５０、データパス要素
４０００関数
４００１制御比較部
４００２データ計算部

Claims (35)

  1. 　第１のイベントに含まれる第１の入力データを引数とする第１の関数に規定された第１の演算を実行する第１の関数処理手段を有する第１のデータ処理手段と、
    　前記第１の関数の第１の戻り値を使用して、前記第１のイベントを検出する第１の制御処理手段とを有し、
    　前記第１の関数処理手段は、前記第１の演算を実行して第１の結果を出力する第１のデータ計算手段と、前記第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を前記第１の戻り値として前記第１の制御処理手段に出力する第１の制御比較手段とを有する、演算装置。
  2. 　第２のイベントに含まれる第２の入力データを引数とする第２の関数に規定された演算を実行する第２の関数処理手段を有する第２のデータ処理手段と、
    　前記第２の関数の第２の戻り値を使用して、第２のイベントを検出する第２の制御処理手段とを有し、
    　前記第２の関数処理手段は、前記第２の演算を実行して第２の結果を出力する第２のデータ計算手段と、前記第２の入力データと前記第２のイベントを特定する第２のデータとの比較結果を前記第２の戻り値として前記第２の制御処理手段に出力する第２の制御比較手段を有し、
    　前記第１の戻り値および前記第２の戻り値に基づいて、前記第１のイベント及び第２のイベントを含むイベント列を検出する、請求項１記載の演算装置。
  3. 　前記第１の関数及び前記第２の関数は正規表現で表現される関数列を構成し、
    　前記第１のデータ計算手段は、前記第１の入力データ及び前記第１の結果のうちの少なくとも一つを引数として前記第１の演算を実行して前記第１の結果を出力し、
    　前記第２のデータ計算手段は、前記第２の入力データ、前記第１の結果および前記第２の結果のうちの少なくとも一つを引数として前記第２の演算を実行し前記第２の結果を出力し、
    　前記正規表現に基づいて、前記第１の結果および前記第２の結果の少なくとも一方を用いて第３の結果を出力する、請求項２記載の演算装置。
  4. 　前記第１の関数処理手段は、入力された第１の動作停止要求の値に応じて、前記第１の演算を行うか否かを決定する、請求項１乃至請求項３のいずれか１項記載の演算装置。
  5. 　前記第２の関数処理手段は、入力された第２の動作停止要求の値に応じて、前記第２の演算を行うか否かを決定する、請求項２または請求項３のいずれか１項記載の演算装置。
  6. 　前記第１のイベントを保持するとともに、前記第１のイベントの保持数が０であるか否かを示す第１のイベント保持情報を出力し、前記第１のイベントを入力した順に前記第１の関数処理手段に供給する第１の保持手段と、
    前記第１のイベント保持情報、及び前記第１の動作停止要求の値に基づいて前段の演算装置の演算実行を制御する第３の動作停止要求を生成する第１の動作停止要求生成手段と、を備える請求項４に記載の演算装置。
  7. 　前記第２のイベントを保持するとともに、前記第２のイベント保持数が０であるか否かを示す第２のイベント保持情報を出力し、前記第２のイベントを入力した順に前記第２の関数処理手段に供給する第２の保持手段と、
    前記第２のイベント保持情報、及び前記第２の動作停止要求の値に基づいて前段の演算装置の演算実行を制御する第４の動作停止要求を生成する第２の動作停止要求生成手段と、を備える請求項５に記載の演算装置。
  8. 　前記第１の保持手段は、前段の演算装置の演算実行結果が有効であるか否かを示す第１の有効性情報に基づいて、前記第１のイベントを前記第１の関数処理手段に供給するか否かを決定する、請求項６に記載の演算装置。
  9. 　前記第２の保持手段は、前段の演算装置の演算実行結果が有効であるか否かを示す第２の有効性情報に基づいて、前記第２のイベントを前記第２の関数処理手段に供給するか否かを決定する、請求項７に記載の演算装置。
  10. 　第１の関数の演算処理を実施する第１の演算装置と、
    　第２の関数の演算処理を実施する第２の演算装置とを備え、
    　前記第１の演算装置は、
    　第１のイベントに含まれる第１の入力データを引数とする第１の関数に規定された第１の演算を実行する第１の関数処理手段を有する第１のデータ処理手段と、
    　前記第１の関数の第１の戻り値を使用して、前記第１のイベントを検出する第１の制御処理手段とを有し、
    　前記第１の関数処理手段は、前記第１の演算を実行して第１の結果を出力する第１のデータ計算手段と、前記第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を前記第１の戻り値として前記第１の制御処理手段に出力する第１の制御比較手段とを有する、演算装置。
  11. 　前記第２の演算装置は、
    第２のイベントに含まれる第２の入力データを引数とする第２の関数に規定された演算を実行する第２の関数処理手段を有する第２のデータ処理手段と、
    　前記第２の関数の第２の戻り値を使用して、第２のイベントを検出する第２の制御処理手段とを有し、
    　前記第２の関数処理手段は、前記第２の演算を実行して第２の結果を出力する第２のデータ計算手段と、前記第２の入力データと前記第２のイベントを特定する第２のデータとの比較結果を前記第２の戻り値として前記第２の制御処理手段に出力する第２の制御比較手段を有し、
    　前記第１の戻り値および前記第２の戻り値に基づいて、前記第１のイベント及び第２のイベントを含むイベント列を検出する、請求項１０に記載の演算装置。
  12. 　前記演算装置には、リアルタイム情報であって、２以上の前記イベントからなるイベント列が入力される、請求項１乃至１１のいずれか１項記載の演算装置。
  13. 　前記データ計算手段は、前記入力データを格納、比較又は演算して出力する、請求項１乃至１２のいずれか１項記載の演算装置。
  14. 　前記第１の関数及び前記第２の関数は正規表現で表現される関数列を構成し、
    　前記正規表現は、前記関数と演算子とを含み、
    　前記演算子は、一の関数の後に次の関数の演算の実施を記述する連接、２つの関数のいずれの演算を選択するかを記述する和、及び１回以上の関数の演算を記述する繰り返し、のいずれか１以上を有する、請求項２乃至１３のいずれか１項記載の演算装置。
  15. 　前記正規表現が、前記第１及び第２の関数と、前記第１の関数の後に前記第２の関数の演算の実施を記述する連接とを含むものである場合、
    　前記第２のデータ処理手段は、前記第１のデータ処理手段の前記演算処理結果に基づき前記演算処理結果を出力し、
    　前記第２の制御処理手段は、前記第２の制御処理手段の結果に基づき検出結果を出力する、請求項１４記載の演算装置。
  16. 　前記正規表現が、前記第１及び第２の関数と、前記第１の関数の後に前記第２の関数の演算の実施を記述する連接とを含むものである場合、
    　前記第１及び第２のデータ処理手段は直列に接続され、前記第１及び第２の制御処理手段は直列接続される、請求項１４記載の演算装置。
  17. 　前記正規表現が、前記第１及び第２の関数と、前記第１及び第２の関数のいずれの演算を選択するかを記述する和とを含むものである場合、
    　前記第１及び第２の制御処理手段のいずれか一方以上がイベントを検出した場合にイベント列を検出したと判断する判定手段と、
    　前記第１及び第２の制御処理手段の出力結果に応じて前記第１及び第２のデータ処理手段の演算結果のいずれか一方を選択出力する第１の選択手段とを有する、請求項１４記載の演算装置。
  18. 　前記正規表現が、前記第１及び第２の関数と、前記第１及び第２の関数のいずれの演算を選択するかを記述する和とを含むものである場合、
    　論理和を演算する論理回路及び第１のマルチプレクサを有し、
    　前記第１及び第２の制御処理手段の出力は前記論理回路に入力され、その論理和がイベント列検出結果として出力され、
    　前記第１及び第２のデータ処理手段は、各演算結果を前記第１のマルチプレクサの入力に入力し、
    　当該第１のマルチプレクサは、前記第１及び第２の制御処理手段の出力結果に応じて前記第１及び第２のデータ処理手段の演算結果のいずれか一方を出力する、請求項１４記載の演算装置。
  19. 　前記第１の演算結果が有効値であるか否かを示す情報と、前記第２の演算結果が有効値であるか否かを示す情報と、の論理積を演算結果の有効性を示す情報として後段の演算装置に供給し、
    　前記第１のデータ計算手段の実行可否状態と、前記第２のデータ計算手段の実行可否状態と、の論理積を後段の演算装置に供給する動作停止要求として出力する請求項１８記載の演算装置。
  20. 　前記第１及び第２のデータ処理手段の演算に要するサイクル数に基づいて、前記第１及び第２のデータ処理手段のいずれか一方の出力を遅延させる遅延手段を有する請求項１８または請求項１９に記載の演算装置。
  21. 　前記第１の制御処理手段の出力結果に応じて前段の制御処理手段の出力を当該第１の制御処理手段に入力するか否かを決定する第２の判定手段と、
    　前記第１のデータ処理手段及び前段のデータ処理手段の出力結果のいずれか一方を前記第１の制御処理手段の出力結果に応じて、当該第１のデータ処理手段に選択入力する第３の判定手段とを有する、請求項１０記載の演算装置。
  22. 　前記第１の制御処理手段の出力結果に応じて、前記第１の制御処理手段及び前記第１のデータ処理手段への入力を繰り返す繰り返し論理を備え、
    　前記繰り返し論理は、前記第１のデータ処理手段が演算中である場合に演算処理の停止を要求する固定値を前段の演算装置に入力する、請求項１０に記載の演算装置。
  23. 　第２及び第３のマルチプレクサを有し、
    　前記第２のマルチプレクサは、前記第１の制御処理手段の出力結果に応じて前段の制御処理手段の出力を当該第１の制御処理手段に入力するか否かを決定し、
    　前記第３のマルチプレクサは、前記第１のデータ処理手段及び前段のデータ処理手段の出力結果のいずれか一方を前記第１の制御処理手段の出力結果に応じて、当該第１のデータ処理手段に選択入力する、請求項１０項記載の演算装置。
  24. 　第１の演算を実行して第１の結果を出力すると共に、第１のイベントに含まれる第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする第１の関数に規定された第１の演算を実行し、
    　前記第１の関数の前記第１の戻り値を使用して、前記第１のイベントを検出する、演算実行方法。
  25. 　前記イベントからなるイベント列を入力とし、前記第１の関数及び１回以上の前記第１の関数の演算を記述する繰り返しを記述する演算子を含む正規表現の演算を実施する請求項２４記載の演算実行方法。
  26. 　１以上の第１の入力データを含む第１のイベント及び１以上の第２の入力データを含む第２のイベンを有するイベント列を入力とし、第１の関数の演算処理を実施し、
    　前記イベント列を入力とし、第２の関数の演算処理を実施するものであり、
    　前記第１の関数の演算処理は、
    　前記第１の関数に規定された第１の演算を実行して第１の結果を出力すると共に、前記第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする前記第１の演算を実行し、
    　前記第１の関数の前記第１の戻り値を使用して、前記第１のイベントを検出するものである、演算実行方法。
  27. 　前記第２の関数の演算処理は、
    　前記第２の関数に規定された第２の演算を実行して第２の結果を出力すると共に、前記第２の入力データと前記第２のイベントを特定する第２のデータとの比較結果を第２の戻り値として出力することで、前記第２の入力データを引数とする前記第２の演算を実行し、
    　前記第２の関数の前記第２の戻り値を使用して、前記第２のイベントを検出するものであり、
    　前記第１の戻り値および前記第２の戻り値に基づいて、前記イベント列が検出される、請求項２６記載の演算実行方法。
  28. 　前記イベント列は、リアルタイム情報である、請求項２４乃至２７のいずれか１項記載の演算実行方法。
  29. 　前記入力データを引数とする前記第１の関数に規定された演算は、前記入力データを格納、比較又は演算する処理である、請求項２４乃至２８のいずれか１項記載の演算実行方法。
  30. 　第１の演算を実行して第１の結果を出力すると共に、第１の入力データと第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする第１の関数に規定された第１の演算を実行する第１のデータ処理と、
    　前記第１の関数の前記第１の戻り値を使用して、１以上の前記第１の入力データを含む第１のイベントを検出する第１の制御処理とを、コンピュータに実行させるプログラムを格納した非一時的なコンピュータ可読媒体。
  31. 　前記イベントからなるイベント列を入力とし、前記第１の関数及び１回以上の前記第１の関数の演算を記述する繰り返しを記述する演算子を含む正規表現の演算を実施する請求項３０記載のプログラムを格納した非一時的なコンピュータ可読媒体。
  32. 　所定の動作をコンピュータに実行させるためのプログラムであって、
    　１以上の第１の入力データを含む第１のイベント及び１以上の第２の入力データを含む第２のイベンを有するイベント列を入力とし、第１の関数の演算処理を実施する第１の演算処理と、
    　前記イベント列を入力とし、第２の関数の演算処理を実施する第２の演算処理とを有し、
    　前記第１の演算処理は、
    　前記第１の関数に規定された第１の演算を実行して第１の結果を出力すると共に、前記第１の入力データと前記第１のイベントを特定する第１のデータとの比較結果を第１の戻り値として出力することで、前記第１の入力データを引数とする前記第１の演算を実行する第１のデータ処理と、
    　前記第１の関数の前記第１の戻り値を使用して、前記第１のイベントを検出する第１の制御処理とを有するプログラムを格納した非一時的なコンピュータ可読媒体。
  33. 　前記第２の演算処理は、
    　前記第２の関数に規定された第２の演算を実行して第２の結果を出力すると共に、前記第２の入力データと前記第２のイベントを特定する第２のデータとの比較結果を第２の戻り値として出力することで、前記第２の入力データを引数とする前記第２の演算を実行する第２のデータ処理と、
    　前記第２の関数の前記第２の戻り値を使用して、前記第２のイベントを検出する第２の制御処理とを有し、
    　前記第１の戻り値および前記第２の戻り値に基づいて、前記イベント列が検出される、請求項３２記載のプログラムを格納した非一時的なコンピュータ可読媒体。
  34. 　前記イベント列は、リアルタイム情報である、請求項３０乃至３３のいずれか１項記載のプログラムを格納した非一時的なコンピュータ可読媒体。
  35. 　前記入力データを引数とする前記第１の関数に規定された演算は、前記入力データを格納、比較又は演算する処理である、請求項３０乃至３４のいずれか１項記載のプログラムを格納した非一時的なコンピュータ可読媒体。
PCT/JP2011/005905 2011-02-21 2011-10-21 演算装置及び演算実行方法 Ceased WO2012114399A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/985,788 US9032421B2 (en) 2011-02-21 2011-10-21 Computation device and computation execution method
EP11859061.1A EP2680131A4 (en) 2011-02-21 2011-10-21 Computation device and computation execution method
JP2013500710A JP5804047B2 (ja) 2011-02-21 2011-10-21 演算装置及び演算実行方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011034906 2011-02-21
JP2011-034906 2011-02-21
JP2011182707 2011-08-24
JP2011-182707 2011-08-24

Publications (1)

Publication Number Publication Date
WO2012114399A1 true WO2012114399A1 (ja) 2012-08-30

Family

ID=46720221

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/005905 Ceased WO2012114399A1 (ja) 2011-02-21 2011-10-21 演算装置及び演算実行方法

Country Status (4)

Country Link
US (1) US9032421B2 (ja)
EP (1) EP2680131A4 (ja)
JP (1) JP5804047B2 (ja)
WO (1) WO2012114399A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131052A (ko) * 2013-03-15 2015-11-24 테라다인 인코퍼레이티드 자동 검사 시스템의 낮은 레이턴시 통신 방법 및 시스템

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6079385B2 (ja) * 2013-03-29 2017-02-15 富士通株式会社 照合処理回路及び照合処理回路の制御方法
US11461297B1 (en) * 2021-06-09 2022-10-04 T-Mobile Usa, Inc. Ensuring database integrity using a data flow in a graph, such as for use by a wireless telecommunications service provider

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262044A (ja) 1994-03-25 1995-10-13 Hitachi Ltd イベントトレース解析方法
JP2009093599A (ja) 2007-10-12 2009-04-30 Nec Corp 文字列照合回路
WO2010107114A1 (ja) * 2009-03-19 2010-09-23 日本電気株式会社 パターンマッチング装置
JP2011034906A (ja) 2009-08-05 2011-02-17 Hitachi Cable Ltd 同軸ケーブルの製造方法、及び同軸ケーブル
JP2011182707A (ja) 2010-03-09 2011-09-22 Komoro Nunobiki Strawberry Farm Co Ltd 枠付きパネルおよび農業用ハウスの屋根構造

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0527945A (ja) * 1991-07-18 1993-02-05 Matsushita Electric Ind Co Ltd レコード変換装置
US8621425B1 (en) * 2005-04-08 2013-12-31 The Mathworks, Inc. Generating code based at least on one or more output arguments designated as not being present
US7805392B1 (en) * 2005-11-29 2010-09-28 Tilera Corporation Pattern matching in a multiprocessor environment with finite state automaton transitions based on an order of vectors in a state transition table

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262044A (ja) 1994-03-25 1995-10-13 Hitachi Ltd イベントトレース解析方法
JP2009093599A (ja) 2007-10-12 2009-04-30 Nec Corp 文字列照合回路
WO2010107114A1 (ja) * 2009-03-19 2010-09-23 日本電気株式会社 パターンマッチング装置
JP2011034906A (ja) 2009-08-05 2011-02-17 Hitachi Cable Ltd 同軸ケーブルの製造方法、及び同軸ケーブル
JP2011182707A (ja) 2010-03-09 2011-09-22 Komoro Nunobiki Strawberry Farm Co Ltd 枠付きパネルおよび農業用ハウスの屋根構造

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
L. WOODS ET AL.: "Complex Event Detection at Wire Speed with FPGAs", PROCEEDINGS OF VERY LARGE DATA BASE ENDOWMENT, U.S, vol. 3, no. 1-2, September 2010 (2010-09-01), pages 660 - 669, XP058141821, DOI: doi:10.14778/1920841.1920926
R. MUELLER ET AL.: "Streams on Wires - A Query Compiler for FPGAs", PROCEEDINGS OF VERY LARGE DATA BASE ENDOWMENT, U.S., vol. 2, no. 1, August 2009 (2009-08-01), pages 229 - 240
See also references of EP2680131A4
SIDHU, R. ET AL.: "Fast Regular Expression Matching using FPGAs", THE 9TH ANNUAL IEEE SYMPOSIUM ON FIELD-PROGRAMMABLE CUSTOM COMPUTING MACHINES (FCCM'OL), April 2001 (2001-04-01), pages 227 - 238, XP010789123 *
YOSUKE KAWANAKA ET AL.: "A Pattern Independent Regular Expression String Matching Machine and Its FPGA Implementation", THE TRANSACTIONS OF THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS, vol. J92-D, no. 12, 1 December 2009 (2009-12-01), pages 2159 - 2167, XP008171177 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150131052A (ko) * 2013-03-15 2015-11-24 테라다인 인코퍼레이티드 자동 검사 시스템의 낮은 레이턴시 통신 방법 및 시스템
JP2016510899A (ja) * 2013-03-15 2016-04-11 テラダイン、 インコーポレイテッド 自動テストシステムでの低待ち時間通信の方法及び装置
KR102151416B1 (ko) 2013-03-15 2020-09-03 테라다인 인코퍼레이티드 자동 검사 시스템의 낮은 레이턴시 통신 방법 및 시스템

Also Published As

Publication number Publication date
US9032421B2 (en) 2015-05-12
US20140208334A1 (en) 2014-07-24
JPWO2012114399A1 (ja) 2014-07-07
JP5804047B2 (ja) 2015-11-04
EP2680131A1 (en) 2014-01-01
EP2680131A4 (en) 2017-01-18

Similar Documents

Publication Publication Date Title
JP7256811B2 (ja) アドバンストインタコネクト技術を利用してａｉトレーニングを加速するための方法及びシステム
CN121704898A (zh) 生成依赖于使用的代码嵌入的方法、装置和制品
JP7125825B2 (ja) エンタングルした測定を用いたパウリ文字列のグループ化
US20230196202A1 (en) System and method for automatic building of learning machines using learning machines
TW201246081A (en) Method and apparatus for compiling regular expressions
KR20180057300A (ko) 딥 러닝을 이용하여 환자의 진단 이력으로부터 질병 예후를 예측하는 방법 및 시스템
CN110178123B (zh) 性能指标评估方法及装置
GB2568081A (en) End-to-end data format selection for hardware implementation of deep neural network
CN112818621A (zh) 用于预测软ip部件的性能、功率和面积表现的系统和方法
JP5804047B2 (ja) 演算装置及び演算実行方法
CN111985631A (zh) 信息处理设备、信息处理方法及计算机可读记录介质
CN110032792A (zh) 一种超导数字电路设计方法
JP2022186595A (ja) 再構成可能なサンプラを備えたベイジアン演算ユニット並びにそれを動作させる方法及び装置
Li et al. Heterogeneous systems with reconfigurable neuromorphic computing accelerators
CN114386564A (zh) 用于验证神经形态硬件的水平和垂直断言
US20250111111A1 (en) Methods and apparatus to quantify effectiveness of clock gating implementations in electronic design automation
US20230136209A1 (en) Uncertainty analysis of evidential deep learning neural networks
WO2024253730A1 (en) Machine learning for netlist design
JP7597473B2 (ja) コンピュータ・プロセッサ・コアの部分的遮断
WO2020054599A1 (ja) モデル生成装置、予測装置、モデル生成方法、予測方法、及びプログラム
US11175957B1 (en) Hardware accelerator for executing a computation task
Bohannon et al. Design and Implementation of a Custom Hardware Accelerator for SZx Compression in Chipyard
US20220318595A1 (en) Methods, systems, articles of manufacture and apparatus to improve neural architecture searches
US20240078368A1 (en) Methods and apparatus to generate circuit timing constraint predictions using machine learning
WO2024065535A1 (en) Methods, apparatus, and articles of manufacture to generate hardware-aware machine learning model architectures for multiple domains without training

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11859061

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013500710

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011859061

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 13985788

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE