WO2012118303A1 - 발광 다이오드 칩 - Google Patents

발광 다이오드 칩 Download PDF

Info

Publication number
WO2012118303A1
WO2012118303A1 PCT/KR2012/001435 KR2012001435W WO2012118303A1 WO 2012118303 A1 WO2012118303 A1 WO 2012118303A1 KR 2012001435 W KR2012001435 W KR 2012001435W WO 2012118303 A1 WO2012118303 A1 WO 2012118303A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
light emitting
emitting diode
layer
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2012/001435
Other languages
English (en)
French (fr)
Other versions
WO2012118303A9 (ko
Inventor
이규호
서대웅
서원철
김창훈
이성현
인치현
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Optodevice Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Optodevice Co Ltd filed Critical Seoul Optodevice Co Ltd
Priority to US14/002,975 priority Critical patent/US20130334560A1/en
Priority to EP12752035.1A priority patent/EP2682992A4/en
Priority to JP2013556543A priority patent/JP2014507077A/ja
Publication of WO2012118303A1 publication Critical patent/WO2012118303A1/ko
Publication of WO2012118303A9 publication Critical patent/WO2012118303A9/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors

Definitions

  • the present invention relates to a light emitting diode chip.
  • the light emitting diode is basically a PN junction diode which is a junction between a P-type semiconductor and an N-type semiconductor.
  • An object of the present invention is to provide a light emitting diode chip having a high thickness extraction efficiency, including a thick substrate.
  • the substrate 100 may be a growth substrate, and the substrate 100 may be a transparent substrate that transmits at least some of the light emitted from the light emitting diodes 200 to be extracted to the outside, and the transparent substrate may be a sapphire substrate. Can be.
  • the second type semiconductor layer 218 may be provided on the active layer 216, and the second type semiconductor layer 218 may be doped with a second type impurity, eg, a P type impurity (Al, In, Ga-N-based Group III nitride semiconductors, and the second type semiconductor layer 218 may be formed of a single layer or multiple layers.
  • the second type semiconductor layer 218 may include a superlattice layer.
  • the semiconductor structure layer 210 may include an electron blocking layer (not shown) between the active layer 216 and the second type semiconductor layer 218.
  • the electron blocking layer (not shown) may be provided to increase recombination efficiency of electrons and holes, and may be formed of a material having a relatively wide band gap.
  • the electron blocking layer (not shown) may be formed of a (Al, In, Ga) N-based group III nitride semiconductor, and may include, for example, AlGaN.
  • irregularities 120 may be provided on the other surface of the substrate 100.
  • the irregularities 120 serve to increase light extraction efficiency of light extracted in the direction of the other surface of the substrate 110.
  • precisely the semiconductor structure layer 210 is extracted in the direction of the other surface of the substrate 100, at the other surface of the substrate 100
  • By reducing the total reflection generated to increase the probability that the light is extracted to the other surface of the substrate 100 serves to increase the light extraction efficiency.
  • a process of dividing the substrate 100 to separate the LEDs 200 is performed.
  • the other surface of the substrate is polished to form a thickness of the substrate to 100 to 120 ⁇ m, and then the dividing process is performed.
  • the thickness of the substrate is thick in the process of dividing the conventional substrate, a defect occurs in the process of dividing the substrate such as chipping or double chip, and when the thickness is too thin, the subsequent process In the process of mounting the phosphorescent LED chip to the sub-mount, cracks, cracks, etc. are generated due to ultrasonic waves and compression, so that the thickness of the substrate is polished to 100 to 120 ⁇ ⁇ .
  • the substrate 100 may form the irregularities 120 at the same time as the division process of dividing the substrate 100 or after the division process without forming the irregularities 120 in advance on the other surface thereof.
  • the unevenness 120 may be formed at the same time as the division process is performed.
  • the unevenness 120 may be formed by exposing the other surface of the substrate 100. have.
  • the unevenness 120 may be formed by irradiating a laser beam to the other surface of the substrate 100 after the dividing process or the dividing process.
  • FIG. 5 is a graph showing light emitting power Po according to a substrate thickness of a light emitting diode assembly according to an exemplary embodiment.
  • the light emitting diode assembly 2000 and the packaged light emitting diode assembly according to the exemplary embodiment of the present invention have more light emission power when the thickness of the substrate is thicker than the conventional 120 ⁇ m. It was confirmed that the increase.

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 다이오드 칩에 관한 것이다. 본 발명에 의하면, 두께가 120㎛ 초과인 기판; 및 상기 기판의 일측 표면 상에 구비된 발광 다이오드;를 포함하는 발광 다이오드 칩이 제공된다.

Description

발광 다이오드 칩
본 발명은 발광 다이오드 칩에 관한 것이다.
발광 다이오드는 기본적으로 P형 반도체와 N형 반도체의 접합인 PN 접합 다이오드이다.
상기 발광 다이오드는 P형 반도체와 N형 반도체를 접합한 뒤, 상기 P형 반도체와 N형 반도체에 전압을 인가하여 전류를 흘려주면, 상기 P형 반도체의 정공은 상기 N형 반도체 쪽으로 이동하고, 이와는 반대로 상기 N형 반도체의 전자는 상기 P형 반도체 쪽으로 이동하여 상기 전자 및 정공은 상기 PN 접합부로 이동하게 된다.
상기 PN 접합부로 이동된 전자는 전도대(conduction band)에서 가전대(valence band)로 떨어지면서 정공과 결합하게 된다. 이때 상기 전도대와 가전대의 높이 차이 즉, 에너지 차이에 해당하는 만큼의 에너지를 발산하는데, 상기 에너지가 빛의 형태로 방출된다.
일반적으로 발광 다이오드 칩은 기판의 일측 표면 상에 N형 반도체층, 활성층 및 P형 반도체층을 포함하는 복수 개의 반도체층을 형성하고, 상기 복수 개의 발광 다이오드를 형성하기 위해 상기 복수 개의 반도체층을 분리하는 분리 식각을 실시하는 동시에 상기 N형 반도체가 노출되도록 상기 복수 개의 반도체층의 일부를 메사 식각하여 상기 기판의 일측 표면 상에 복수 개의 발광 다이오드를 형성한 후 상기 기판을 분할하여 복수 개의 발광 다이오드 칩을 형성하였다.
이때, 종래의 발광 다이오드 칩의 기판은 상기 기판의 분할 및 플립 칩 형태로 서브 마운트에 실장하기 위해 그 두께를 120㎛로 형성하였다.
본 발명의 목적은 두께가 두꺼운 기판을 포함하여 광 추출 효율이 높은 발광 다이오드 칩을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 두께가 120㎛ 초과인 기판; 및 상기 기판의 일측 표면 상에 구비된 발광 다이오드;를 포함하는 발광 다이오드 칩이 제공된다.
상기 기판의 측면은 복수 개의 돌기를 구비할 수 있다.
상기 기판의 타측 표면은 요철을 구비할 수 있다.
상기 기판의 두께는 200㎛ 내지 400㎛일 수 있다.
상기 기판은 투명 기판일 수 있다.
상기 발광 다이오드 칩은 상기 발광 다이오드에서 발광된 광 중 적어도 일부는 상기 기판을 통해 추출될 수 있다.
상기 기판은 사파이어 기판일 수 있다.
본 발명에 의하면, 두께가 두꺼운 기판을 포함함으로써 광 추출 효율이 높은 발광 다이오드 칩을 제공하는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 도시한 단면도이다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 포함하는 발광 다이오드 어셈블리를 도시한 단면도이다.
도 3 및 도 4는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 제조하는 방법에 따른 단면도들이다.
도 5는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리의 기판 두께에 따른 발광 파워(Po)를 보여 주는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시 예들을 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 도시한 단면도이다.
도 1을 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(1000)은 기판(100) 및 발광 다이오드(200)를 포함할 수 있다.
상기 기판(100)은 성장 기판일 수 있으며, 상기 기판(100)은 상기 발광 다이오드(200)에서 발광되는 광 중 적어도 일부를 투과하여 외부로 추출하는 투명 기판일 수 있으며, 상기 투명 기판은 사파이어 기판일 수 있다.
상기 기판(100)은 종래 발광 다이오드 칩의 기판의 두께보다 그 두께가 두껍게 구비되어 있다.
상기 기판(100)은 상기 발광 다이오드(200)와 비교하여 그 폭이 더 넓게 구비될 수 있다. 즉, 도 1에 도시한 바와 같이 상기 기판(100)은 상기 발광 다이오드(200)가 일측 표면의 일정 영역 내에 구비될 수 있을 정도로 상기 발광 다이오드(200)에 비해 그 크기가 크도록 구비될 수 있다.
상기 기판(100)이 상기 발광 다이오드(200)에 비해 그 폭이 넓게 구비됨으로써, 상기 발광 다이오드(200)에서 발광되는 광이 상기 기판(100)의 측면으로 용이하게 추출할 수 있어 발광 효율을 높일 수 있다.
본 발명에서는 종래에 비해 두꺼운 기판을 분할할 수 있는 여러 방법 즉, 내부 가공 레이저를 이용하는 방법 또는 블라스트(blast)를 이용하는 방법 등을 이용하여 상기 기판(100)을 분할하므로 상기 기판(100)은 그 두께가 종래 발광 다이오드 칩의 기판에 비해 두껍게 구비될 수 있다. 본 발명의 일 실시 예에 따른 발광 다이오드 칩(1000)은 종래 발광 다이오드 칩의 기판 두께인 120㎛ 보다는 두꺼운, 즉, 120㎛ 초과의 두께를 갖는 기판(100)을 구비할 수 있다. 바람직하게는 상기 기판(100)은 200㎛ 내지 400㎛의 두께를 갖는 것이 바람직하다.
상기 기판(100)은 그 측면에 복수 개의 돌기(110)를 구비할 수 있다. 상기 돌기(110)들은 상기 발광 다이오드 칩(1000)을 형성하는 과정, 바람직하게는 상기 기판(100)을 분할하는 과정 중에 형성될 수도 있고, 상기 기판(100)을 분할한 후, 각각의 상기 발광 다이오드 칩(1000)의 기판(100)의 측면을 처리하여 형성할 수도 있다.
상기 돌기(110)들은 상기 기판(100)의 측면에 일정 간격으로 배치될 수도 있고, 불규칙하게 배치될 수도 있으며, 동일한 형상으로 구비될 수도 있고, 다양한 형상으로 구비될 수도 있으며, 그 크기 또한 동일한 크기로 구비될 수도 있고 각각 다른 크기로 구비될 수도 있다.
이때, 도 1에 도시된 상기 돌기(110)들은 상기 기판(100)을 분할하는 과정, 바람직하게는 내부 가공 레이저 빔을 3회에 걸쳐 각기 다른 깊이로 조사, 즉, 상기 기판(100)의 깊이 방향으로 3개의 조사 라인을 조사한 후 상기 기판(100)을 분할함으로써 형성된 돌기(110)들일 수 있다. 즉, 도 1에 도시된 상기 돌기(110)들은 상기 기판(100)을 분할하기 위해 내부 가공 레이저 빔을 3회에 걸쳐 각기 다른 깊이로 조사하여 형성된 3개의 조라 라인에 대응되는 세 개의 돌기 영역(112,114,116)내에 구비될 수 있다. 즉, 상기 돌기(110)들은 상기 기판(100)에 조사된 내부 가공 레이저 빔에 의해 형성될 수 있다.
이때, 상기 기판(100)의 측면에서 상기 돌기 영역(112,114,116)을 제외한 다른 영역, 즉, 상기 내부 가공 레이저 빔이 조사되지 않은 영역은 상기 돌기 영역(112,114,116)에 비해 비교적 평평한 형태, 즉, 거칠기가 낮은 형태로 구비될 수 있다.
상기 기판(100)은 그 일측 표면 상에 상기 발광 다이오드(200)를 구비할 수 있다.
상기 발광 다이오드(200)는 상기 기판(100)의 일측 표면 상에 구비될 수 있으며, 반도체 구조체층(210), 패시베이션층(220), 패드들(232,234) 및 범프들(242, 244)을 포함할 수 있다. 이때, 상기 발광 다이오드 칩(1000)이 플립 칩 형태로 구비되는 것이 아니라면 상기 범프들(242,244) 등은 생략될 수 있다.
상기 반도체 구조체층(210)은 버퍼층(212), 제1형 반도체층(214), 활성층(216) 및 제2형 반도체층(218)을 포함할 수 있으며, 상기 버퍼층(212)은 생략될 수 있다.
상기 버퍼층(212)은 상기 기판(110)의 일측 표면 상에 구비될 수 있다. 상기 버퍼층(212)은 상기 기판(100)과 제1형 반도체층(214) 사이의 격자 부정합을 완화하기 위해 구비될 수 있다. 또한, 상기 버퍼층(212)은 단일층 또는 복수층으로 이루어질 수 있으며, 복수층으로 이루어질 경우, 저온 버퍼층과 고온 버퍼층으로 이루어질 수 있다.
상기 제1형 반도체층(214)은 상기 버퍼층(212) 상에 구비될 수 있으며, 도 1에 도시된 바와 같이 그 일부가 노출된 형태로 구비될 수 있는데, 이는 상기 활성층(216) 및 제2형 반도체층(218)의 일부를 메사 식각하여 노출될 수 있다. 상기 메사 식각 시 상기 제1형 반도체층(214)의 일부도 식각될 수 있다.
상기 제1형 반도체층(214)은 제1형 불순물, 예컨대 N형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 제1형 반도체층(214)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제1형 반도체층(214)은 초격자층을 포함할 수 있다.
상기 활성층(216)은 상기 제1형 반도체층(214) 상에 구비될 수 있으며, 상기 활성층(216)은 단일층 또는 복수층으로 이루어질 수 있다. 또한, 상기 활성층(216)은 하나의 웰층(미도시)을 포함하는 단일 양자웰 구조일 수도 있고, 웰층(미도시)과 장벽층(미도시)이 교대로 반복되어 적층된 구조인 다중 양자웰 구조로 구비될 수 있다. 이때, 상기 웰층(미도시) 또는 장벽층(미도시)은 각각 또는 둘 다 초격자 구조로 이루어질 수 있다.
상기 제2형 반도체층(218)은 상기 활성층(216) 상에 구비될 수 있으며, 상기 제2형 반도체층(218)은 제2형 불순물, 예컨대, P형 불순물이 도핑된 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있고, 상기 제2형 반도체층(218)은 단일층 또는 다중층으로 이루어질 수 있다. 예를 들어, 상기 제2형 반도체층(218)은 초격자층을 포함할 수 있다.
또한, 상기 반도체 구조체층(210)은 상기 활성층(216)과 제2형 반도체층(218) 사이에 전자블로킹층(미도시)을 포함할 수 있다. 상기 전자블로킹층(미도시)은 전자와 정공의 재결합 효율을 높이기 위해 구비될 수 있으며, 상대적으로 넓은 밴드갭을 갖는 물질로 구비될 수 있다. 상기 전자블로킹층(미도시)은 (Al, In, Ga)N 계열의 Ⅲ족 질화물 반도체로 형성될 수 있으며, 예컨대, AlGaN을 포함하여 이루어질 수 있다.
상기 패시베이션층(220)은 상기 반도체 구조체층(210)을 구비한 기판(100) 상에 구비될 수 있다. 상기 패시베이션층(220)은 그 하부의 상기 반도체 구조체층(210)을 외부 환경으로부터 보호하는 역할을 하며, 실리콘 산화막 또는 실리콘 질화막을 포함하는 절연막으로 이루어질 수 있다.
상기 패시베이션층(220)은 메사 식각으로 노출된 상기 제1형 반도체층(214)의 표면 및 상기 제2형 반도체층(218)의 표면의 일부를 노출시키는 개구부들을 구비할 수 있다.
상기 패드들(232,234)은 제1패드(232) 및 제2패드(234)를 포함할 수 있다. 상기 제1패드(232)는 상기 개구부를 통해 노출된 상기 제1형 반도체층(214)과 접촉하여 구비될 수 있고, 상기 제2패드(234)는 상기 개구부를 통해 노출된 상기 제2형 반도체층(218))과 접촉하여 구비될 수 있다.
이때, 도에서는 도시하고 있지 않지만, 상기 제2형 반도체층(218)은 그 상부가 제2형 불순물이 고농도로 도핑된 고농도 제2형 반도체층(미도시)을 포함할 수 있고, 상기 제2형 반도체층(218)과 상기 제2패드(234) 사이에는 오믹 콘택을 위한 접촉 전극(미도시)을 포함할 수 있다. 상기 패드들(232,234)은 Ni, Cr, Ti, Al, Ag 또는 Au 등을 포함하여 이루어질 수 있다. 상기 접촉 전극(미도시)은 ITO, ZnO 또는 IZO 등과 같은 TCO와 Ni/Au 등과 같은 콘택 물질을 포함하여 이루어질 수 있다.
상기 범프들(242,244)은 제1범프(242) 및 제2범프(244)를 포함할 수 있다. 상기 제1범프(242)는 상기 제1패드(232) 상에 구비될 수 있고, 상기 제2범프(244)는 상기 제2패드(234) 상에 구비될 수 있다. 상기 범프들(242,244)은 상기 반도체 구조체층(210)을 포함하는 상기 기판(100)을 서브 마운트(미도시) 상에 실장할 때, 지지하는 역할을 하며, 상기 범프들(242,244)은 Au를 포함하여 이루어질 수 있다.
한편, 상기 기판(100)의 타측 표면에는 요철(120)들이 구비될 수 있다. 상기 요철(120)들은 상기 기판(110)의 타측 표면 방향으로 추출되는 광의 광 추출 효율을 높이는 역할을 한다. 상기 반도체 구조체층(210), 정확하게는 상기 반도체 구조체층(210)의 활성층(216)에서 발광된 광이 상기 기판(100)의 타측 표면 방향으로 추출할 때, 상기 기판(100)의 타측 표면에서 발생되는 전반사를 감소시켜 상기 광이 기판(100)의 타측 표면으로 추출될 확률을 높여 광 추출 효율을 높이는 역할을 한다.
상기 요철(120)들은 나방눈 패턴 등과 같은 패턴으로 상기 기판(100)의 타측 표면에 미리 형성되어 구비될 수도 있고, 상기 기판(100)을 분할하는 공정 과정 중 또는 분할하는 공정 이후 블라스트 또는 레이저 빔을 이용하여 형성할 수도 있다. 상기 요철(120)들의 높이는 100㎚ 내지 1 ㎛일 수 있다. 이때, 상기 요철(120)들은 상기 발광 다이오드 칩(1000)이 발광하는 광의 파장대에 따라 다른 형태를 구비할 수 있다.
따라서, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(1000)은 기판(100)의 두께가 120㎛ 초과하는 두께로 이루어지고 이로 인해 종래의 발광 다이오드 칩에 비해 발광 효율이 더 높은 발광 다이오드 칩을 제공하는 효과가 있다. 또한, 본 발명의 일 실시 예에 따른 발광 다이오드 칩(1000)은 기판(100)의 측면에 돌기(110)들을 구비하여 상기 기판(100)의 측면으로 진행하는 광의 광 추출 효율을 높여 종래의 발광 다이오드 칩에 비해 발광 효율이 높은 발광 다이오드 칩을 제공하는 효과가 있다.
도 2는 본 발명의 일 실시 예에 따른 발광 다이오드 칩을 포함하는 발광 다이오드 어셈블리를 도시한 단면도이다.
도 2를 참조하여 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(2000)는 도 1을 참조하여 설명한 상기 발광 다이오드 칩(1000) 및 서브 마운트(300)를 포함할 수 있다.
이때, 상기 발광 다이오드 칩(1000)은 도 1을 참조하여 자세히 설명하였으므로 설명은 생략한다.
상기 발광 다이오드 어셈블리(2000)는 상기 서브 마운트(300) 상에 상기 발광 다이오드 칩(1000)이 실장된 형태로 구비될 수 있다. 즉, 상기 발광 다이오드 어셈블리(2000)는 상기 서브 마운트(300)의 일측 표면 상에 제1전극(310) 및 제2전극(320)을 포함하며, 상기 제1전극(310) 및 제2전극(320)에 각각 상기 발광 다이오드 칩(1000)의 제1범프(242) 및 제2범프(244)가 연결되어 실장됨으로써 구비될 수 있다.
따라서, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(2000)는 발광 다이오드(200)에서 발광된 광이 진행하여 추출되는 측에 그 두께가 120㎛ 보다는 두꺼운, 즉, 120㎛ 초과의 두께를 갖는 기판(100)을 구비할 수 있다. 바람직하게는 상기 기판(100)은 200㎛ 내지 400㎛의 두께를 갖는 것이 바람직하다.
도 3 및 도 4는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리를 제조하는 방법에 따른 단면도들이다.
도 3을 참조하며 설명하면, 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(2000)를 제조하는 방법은 우선, 기판(100)을 준비하고, 상기 기판(100)의 일측 표면 상에 버퍼층(212), 제1형 반도체층(214), 활성층(216) 및 제2형 반도체층(218)을 포함하는 복수의 반도체층들을 순차적으로 형성한다. 이때, 상기 기판(100)은 사파이어 기판으로 준비하고 그 두께는 120㎛를 초과하는 두께로 준비할 수 있다. 상기 기판(100)은 그 타측 표면 상에 요철(120)이 미리 형성된 기판일 수 있다. 또한 기판(100)은 도에서는 도시하고 있지 않으나, 상기 기판(100)의 타측 표면 상에 상기 요철(120)이 미리 구비되어 있지 않은 기판일 수도 있다.
이때, 상기 버퍼층(212), 제1형 반도체층(214), 활성층(216) 및 제2형 반도체층(218) 등과 같은 복수의 반도체층들은 공지의 반도체층들을 형성하는 방법, 예컨대, MOCVD법, 분자 빔 성장법, 에피텍셜 성장법 등을 이용하여 형성할 수 있다.
이어서, 상기 발광 다이오드(200)를 복수 개 형성하기 위해 상기 버퍼층(212), 제1형 반도체층(214), 활성층(216) 및 제2형 반도체층(218)을 식각하여 분리한다.
이어서, 상기 분리된 상기 제1형 반도체층(214)의 일부가 노출되도록 메사 식각을 실시하여 상기 버퍼층(212), 제1형 반도체층(214), 활성층(216) 및 제2형 반도체층(218)을 포함하는 복수 개의 반도체 구조체층(210)들을 형성한다.
이어서, 상기 기판(100)의 전체 표면 상에 패시베이션 형성층을 형성한 후, 상기 반도체 구조체층(210)들의 제1형 반도체층(214) 및 제2형 반도체층(218)의 표면 일부를 노출시키는 개구부들이 형성되도록 상기 패시베이션 형성층의 일부를 식각하여 패시베이션층(220)을 형성한다.
이어서, 상기 기판(100) 상에 패드들(232,234)을 형성할 수 있다. 이때, 상기 패드들(232,234)은 상기 제1형 반도체층(214) 표면의 일부를 노출시키는 개구부를 통해 상기 제1형 반도체층(214)과 접촉하는 제1패드(232) 및 상기 제2형 반도체층(218) 표면의 일부를 노출시키는 개구부를 통해 상기 제2형 반도체층(218)과 접촉하는 제2패드(234)를 포함할 수 있다.
이때, 도들에서는 도시하고 있지 않지만, 상기 패드들(232,234)을 형성하기 이전에 상기 개구부를 통해 상기 제2형 반도체층(218)과 접촉하는 접촉 전극(미도시)을 먼저 형성하고, 상기 접촉 전극(미도시) 상에 상기 제2패드(234)를 형성할 수도 있다.
이어서, 상기 제1패드(232) 및 제2패드(234) 상에 제1범프(242) 및 제2범프(244)를 포함하는 범프들(242,244)을 형성하여 상기 기판(100)의 일측 표면 상에 각각 이격된 복수 개의 발광 다이오드(200)들을 형성한다.
이어서, 상기 발광 다이오드(200)들을 개별로 분리하기 위해 상기 기판(100)을 분할하는 공정을 진행한다. 이때, 종래의 발광 다이오드를 분할하는 공정은 상기 기판의 타측 표면을 연마하여 상기 기판의 두께를 최종적으로 100 내지 120㎛로 형성한 후 분할 공정을 실시하였다. 이는 상기에서도 상술한 바와 같이 종래 기판을 분할하는 공정에 있어서 기판의 두께가 두꺼운 경우, 칩핑(chiping) 또는 더블 칩(double chip) 등 기판을 분할하는 과정에서 불량이 발생하였고, 너무 얇은 경우 이후 공정인 발광 다이오드 칩의 서브 마운트로의 실장 공정에서 초음파 및 압착에 의한 크랙이나 깨짐 현상 등이 발생하기 때문에 종래에는 기판의 두께를 100 내지 120㎛로 연마하였다.
그러나 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리 제조 방법은 종래와는 달리 상기 기판(100)의 두께가 두꺼워도 분할이 가능한 내부 가공 레이저를 이용한 방법 또는 블라스트(sand blast)를 이용하는 방법 등을 이용하여 분할하므로 상기 종래와 같이 상기 기판(100)의 타측 표면을 연마하는 후면 연마 공정을 생략할 수 있다.
상기 분할 공정을 진행하는 동시에 또는 상기 분할 공정 이후, 상기 기판(100)의 측면에 복수 개의 돌기(110)를 형성하는 공정을 진행할 수도 있다.
이때, 상기 분할 공정을 진행하는 동시에 상기 돌기(110)들을 형성한 방법은 상기 기판(100)을 내부 가공 레이저로 분할하는 방법으로 형성할 수 있다. 즉, 내부 가공 레이저를 분할 라인을 따라 복수 회 조사하되 깊이를 달리하여 복수 회 조사한 후 분할하여 상기 내부 가공 레이저 빔의 조사 라인, 돌기 영역(112,114,116)들 내에 상기 돌기(110)들이 형성될 수 있다.
상기 분할 공정을 진행하는 동시에 상기 돌기(110)들을 형성하는 다른 방법은 상기 기판(100)을 분할할 때, 블라스트법을 이용하여 분할하면서 상기 기판(100)의 측면에 블라스트 자국을 형성하여 상기 블라스트 자국으로 상기 돌기(110)를 형성하는 방법일 수 있다. 이때, 상기 블라스트는 샌드 블라스트를 사용할 수 있으며, 상기 샌드 블라스트법은 모래 등의 입자를 이용하는 공정으로, 상기 기판(100)을 분할할 때와 상기 샌드 블라스트 자국을 형성할 때의 입자의 크기를 달리하는 등의 방법으로 상기 기판(100)을 분할하고 상기 돌기(100)를 형성하는 공정을 동시에 실시할 수 있다.
한편, 상기 기판(100)을 분할 공정과 상기 돌기(110)를 형성하는 공정을 별도를 진행하는 경우에는 상기 기판(100)을 분할한 후, 여러 가지 방법으로 상기 기판(100)의 측면에 돌기(110)를 형성할 수 있다. 즉, 상기 분할된 기판(100)의 측면을 블라스트법으로 표면 처리하여 상기 돌기(110)들을 형성할 수도 있고, 상기 기판(100)의 측면을 식각하여 상기 돌기(110)들을 형성할 수도 있다.
한편, 상기 기판(100)의 타측 표면을 연마하지 않을 수도 있으나 종래와 같이 상기 기판(100)의 두께를 100 내지 120㎛로 남기는 것이 아니라 120㎛를 초과하는 두께로 남기는 연마는 실시할 수도 있다.
이때, 상기 기판(100)은 그 타측 표면에 상기 요철(120)을 미리 형성하지 않고, 상기 기판(100)을 분할하는 분할 공정과 동시에 또는 분할 공정 이후에 상기 요철(120)을 형성할 수 있다. 상기 요철(120) 형성은 상기 분할 공정을 진행하는 동시에 형성할 수 있는데, 상기 블라스트법을 이용하여 분할할 때, 상기 기판(100)의 타측 표면도 노출되도록 함으로써 상기 요철(120)을 형성할 수도 있다. 또한, 상기 분할 공정 진행하는 과정 또는 분할 공정 진행 후 상기 기판(100)의 타측 표면에 레이저 빔을 조사하여 상기 요철(120)을 형성할 수도 있다.
도 4를 참조하여 설명하면, 상기 기판(100)을 분할하여 발광 다이오드 칩(1000)를 제조하는 공정과는 별도로 일측 표면 상에 제1전극(310) 및 제2전극(320)을 구비한 서브 마운트(300)를 준비한다.
이어서, 상기 발광 다이오드 칩(1000)의 제1범프(242)와 상기 서브 마운트(300)의 제1전극(310)이 서로 대응하고, 상기 발광 다이오드 칩(1000)의 제2범프(244)와 상기 서브 마운트(300)의 제2전극(320)이 서로 대응하도록 상기 서브 마운트(300)와 상기 발광 다이오드 칩(1000)을 정렬한 후, 상기 전극들(310,320)과 범프들(242,244)을 플립 본딩하여 도 2에 도시된 바와 같은 발광 다이오드 어셈블리(2000)를 형성할 수 있다. 이때, 상기 플립 본딩은 열초음파법 또는 열압착법을 이용할 수 있다.
도 5는 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리의 기판 두께에 따른 발광 파워(Po)를 보여 주는 그래프이다.
도 5를 참조하여 설명하면, 도 2를 참조하여 설명한 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(2000)를 준비하고, 상기 발광 다이오드 어셈블리(2000)에 20mA의 전류를 인가하여 발광 다이오드 어셈블리에서 발광하는 발광 파워(Po(mW))를 측정하고, 또한 상기 발광 다이오드 어셈블리(2000)를 패키지화한 후 동일한 조건에서 발광 파워를 측정하였다.
상기 발광 다이오드 어셈블리(2000)에 20mA의 전류를 인가하였을 때, 상기 발광 다이오드 어셈블리(2000)의 기판(200)의 두께가 종래와 같이 120㎛인 경우에는 1.25mW이고, 200㎛인 경우에는 1.30mW이며, 370㎛인 경우에는 1.57mW로, 기판의 두께가 종래인 120㎛인 경우에 비해 기판의 두께가 200㎛ 및 370㎛로 두꺼워졌을 때, 발광 파워가 각각 약 3.4% 및 25.1%로 증가되는 것을 알 수 있었다.
또한 상기 발광 다이오드 어셈블리(2000)를 패키지화한 후 상기 패키지화된 발광 다이오드 어셈블리(2000)에 20mA를 인가하였을 때, 그래프에 도시된 바와 같이 상기 패키지화된 발광 다이오드 어셈블리(2000)의 기판(200)의 두께가 종래와 같이 120㎛인 경우에는 0.87mW이고, 200㎛인 경우에는 0.98mW이고, 370㎛인 경우에는 1.13mW로, 기판의 두께가 종래인 120㎛인 경우에 비해 기판의 두께가 200㎛ 및 370㎛로 두꺼워졌을 때, 발광 파워가 각각 약 13.2% 및 29.5%로 증가되는 것을 알 수 있었다.
따라서, 상기에서 상술한 바와 같이 본 발명의 일 실시 예에 따른 발광 다이오드 어셈블리(2000) 및 상기 패키지화된 발광 다이오드 어셈블리는 기판의 두께가 종래의 120㎛를 초과하여 두껍게 구비되는 경우 그 발광 파워가 더 증가하는 것을 확인할 수 있었다.
이상 본 발명을 상기 실시 예들을 들어 설명하였으나, 본 발명은 이에 제한되는 것이 아니다. 당업자라면, 본 발명의 취지 및 범위를 벗어나지 않고 수정, 변경을 할 수 있으며 이러한 수정과 변경 또한 본 발명에 속하는 것임을 알 수 있을 것이다.

Claims (7)

  1. 두께가 120㎛ 초과인 기판; 및
    상기 기판의 일측 표면 상에 구비된 발광 다이오드;를 포함하는 발광 다이오드 칩.
  2. 청구항 1에 있어서, 상기 기판의 측면은 복수 개의 돌기를 구비한 발광 다이오드 칩.
  3. 청구항 1에 있어서, 상기 기판의 타측 표면은 요철을 구비한 발광 다이오드 칩.
  4. 청구항 1에 있어서, 상기 기판의 두께는 200㎛ 내지 400㎛인 발광 다이오드 칩.
  5. 청구항 1에 있어서, 상기 기판은 투명 기판인 발광 다이오드 칩.
  6. 청구항 5에 있어서, 상기 발광 다이오드 칩은 상기 발광 다이오드에서 발광된 광 중 적어도 일부는 상기 기판을 통해 추출되는 발광 다이오드 칩.
  7. 청구항 6에 있어서, 상기 기판은 사파이어 기판인 발광 다이오드 칩.
PCT/KR2012/001435 2011-03-03 2012-02-24 발광 다이오드 칩 Ceased WO2012118303A1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/002,975 US20130334560A1 (en) 2011-03-03 2012-02-24 Light emitting diode chip
EP12752035.1A EP2682992A4 (en) 2011-03-03 2012-02-24 LEDS CHIP
JP2013556543A JP2014507077A (ja) 2011-03-03 2012-02-24 発光ダイオードチップ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110018923A KR20120100193A (ko) 2011-03-03 2011-03-03 발광 다이오드 칩
KR10-2011-0018923 2011-03-03

Publications (2)

Publication Number Publication Date
WO2012118303A1 true WO2012118303A1 (ko) 2012-09-07
WO2012118303A9 WO2012118303A9 (ko) 2012-09-27

Family

ID=46758168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2012/001435 Ceased WO2012118303A1 (ko) 2011-03-03 2012-02-24 발광 다이오드 칩

Country Status (5)

Country Link
US (1) US20130334560A1 (ko)
EP (1) EP2682992A4 (ko)
JP (1) JP2014507077A (ko)
KR (1) KR20120100193A (ko)
WO (1) WO2012118303A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069776A (ko) * 2013-12-16 2015-06-24 일진엘이디(주) 다층의 나노입자층을 가진 발광 다이오드
JP6255255B2 (ja) * 2014-01-27 2017-12-27 株式会社ディスコ 光デバイスの加工方法
KR20180018700A (ko) * 2015-07-29 2018-02-21 니기소 가부시키가이샤 발광 소자의 제조 방법
KR102372022B1 (ko) * 2015-08-17 2022-03-08 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자
JP6507947B2 (ja) * 2015-09-02 2019-05-08 信越半導体株式会社 発光素子の製造方法
KR102546307B1 (ko) * 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7425955B2 (ja) * 2022-02-28 2024-02-01 日亜化学工業株式会社 発光装置及び発光装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000058188A (ko) * 1999-02-26 2000-09-25 모리 가즈히로 반도체 장치 및 그 제조방법
JP2001253800A (ja) * 2000-03-13 2001-09-18 Namiki Precision Jewel Co Ltd 薄型サファイヤ基板
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
JP2005303286A (ja) * 2004-03-19 2005-10-27 Showa Denko Kk 化合物半導体発光素子およびその製造方法
JP2008195594A (ja) * 2007-02-16 2008-08-28 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5779924A (en) * 1996-03-22 1998-07-14 Hewlett-Packard Company Ordered interface texturing for a light emitting device
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
EP1378949A4 (en) * 2001-03-21 2006-03-22 Mitsubishi Cable Ind Ltd SEMICONDUCTOR LUMINESCENT DEVICE
CN1220283C (zh) * 2001-04-23 2005-09-21 松下电工株式会社 使用led芯片的发光装置
JP2002368263A (ja) * 2001-06-06 2002-12-20 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP2004056088A (ja) * 2002-05-31 2004-02-19 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP4590905B2 (ja) * 2003-10-31 2010-12-01 豊田合成株式会社 発光素子および発光装置
JP2005259891A (ja) * 2004-03-10 2005-09-22 Toyoda Gosei Co Ltd 発光装置
KR100649494B1 (ko) * 2004-08-17 2006-11-24 삼성전기주식회사 레이저를 이용하여 발광 다이오드 기판을 표면 처리하는발광 다이오드 제조 방법 및 이 방법에 의해 제조된 발광다이오드
US7476910B2 (en) * 2004-09-10 2009-01-13 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
JP2006086469A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法
JP2006324324A (ja) * 2005-05-17 2006-11-30 Sumitomo Electric Ind Ltd 発光装置、発光装置の製造方法および窒化物半導体基板
KR100638819B1 (ko) * 2005-05-19 2006-10-27 삼성전기주식회사 광추출효율이 개선된 수직구조 질화물 반도체 발광소자
JP2007214276A (ja) * 2006-02-08 2007-08-23 Mitsubishi Chemicals Corp 発光素子
US7781791B2 (en) * 2006-02-28 2010-08-24 Rohm Co., Ltd. Semiconductor light emitting element
US7800122B2 (en) * 2006-09-07 2010-09-21 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Light emitting diode device, and manufacture and use thereof
US20080179615A1 (en) * 2007-01-26 2008-07-31 Chi-Hung Kao Light-emitting diode device
US7713769B2 (en) * 2007-12-21 2010-05-11 Tekcore Co., Ltd. Method for fabricating light emitting diode structure having irregular serrations
US7598105B2 (en) * 2007-12-21 2009-10-06 Tekcore Co., Ltd. Light emitting diode structure and method for fabricating the same
US7901963B2 (en) * 2008-01-22 2011-03-08 Tekcore Co., Ltd. Surface roughening method for light emitting diode substrate
US8460949B2 (en) * 2008-12-30 2013-06-11 Chang Hee Hong Light emitting device with air bars and method of manufacturing the same
KR101809472B1 (ko) * 2009-01-14 2018-01-18 삼성전자주식회사 광추출 효율이 향상된 발광 장치
JP5482378B2 (ja) * 2009-04-20 2014-05-07 日亜化学工業株式会社 発光装置
TWI394873B (zh) * 2009-04-27 2013-05-01 和椿科技股份有限公司 具有週期結構之藍寶石基板之製造方法
JP4768894B2 (ja) * 2009-09-07 2011-09-07 エルシード株式会社 半導体発光素子
KR101125335B1 (ko) * 2010-04-15 2012-03-27 엘지이노텍 주식회사 발광소자, 발광소자 제조방법 및 발광소자 패키지
EP2403019B1 (en) * 2010-06-29 2017-02-22 LG Innotek Co., Ltd. Light emitting device
US8217488B2 (en) * 2010-07-19 2012-07-10 Walsin Lihwa Corporation GaN light emitting diode and method for increasing light extraction on GaN light emitting diode via sapphire shaping
KR101746004B1 (ko) * 2010-10-29 2017-06-27 엘지이노텍 주식회사 발광소자
KR101591991B1 (ko) * 2010-12-02 2016-02-05 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000058188A (ko) * 1999-02-26 2000-09-25 모리 가즈히로 반도체 장치 및 그 제조방법
JP2001253800A (ja) * 2000-03-13 2001-09-18 Namiki Precision Jewel Co Ltd 薄型サファイヤ基板
JP2002319708A (ja) * 2001-04-23 2002-10-31 Matsushita Electric Works Ltd Ｌｅｄチップおよびｌｅｄ装置
JP2005303286A (ja) * 2004-03-19 2005-10-27 Showa Denko Kk 化合物半導体発光素子およびその製造方法
JP2008195594A (ja) * 2007-02-16 2008-08-28 Hitachi Cable Ltd Ｉｉｉ族窒化物半導体基板

Also Published As

Publication number Publication date
WO2012118303A9 (ko) 2012-09-27
KR20120100193A (ko) 2012-09-12
EP2682992A4 (en) 2014-09-03
JP2014507077A (ja) 2014-03-20
EP2682992A1 (en) 2014-01-08
US20130334560A1 (en) 2013-12-19

Similar Documents

Publication Publication Date Title
KR101894045B1 (ko) 발광 다이오드 패키지 및 그의 제조 방법
WO2012118303A1 (ko) 발광 다이오드 칩
WO2010095781A1 (ko) 발광소자 및 그 제조방법
KR100659373B1 (ko) 패터닝된 발광다이오드용 기판 및 그것을 채택하는 발광다이오드
WO2017014512A1 (ko) 발광 소자
WO2013157786A1 (ko) 배면에 패턴을 갖는 기판을 구비하는 발광다이오드 및 그의 제조방법
WO2010011048A2 (ko) 반도체 발광소자 및 그 제조방법
WO2017065566A1 (ko) 반도체 소자, 반도체 소자 패키지, 및 이를 포함하는 조명 시스템
WO2016003205A1 (ko) 발광 소자
TWM513459U (zh) 發光二極體晶片、發光裝置以及發光二極體的晶圓級結構
WO2010018946A2 (ko) 반도체 발광소자 및 그 제조방법
WO2009139603A2 (ko) 반도체 발광소자
WO2013051906A1 (ko) 발광 다이오드 패키지
KR20110044188A (ko) 확장된 금속 반사층을 갖는 플립 본딩형 발광다이오드 및 그 제조방법
TWI462338B (zh) A light-emitting diode with a protective layer of the region
JP2004080050A (ja) フリップチップ型光半導体素子
WO2013141421A1 (ko) 수평형 파워 led 소자 및 그 제조방법
KR100780175B1 (ko) 발광 다이오드의 제조방법
WO2015190735A1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
EP3631866A1 (en) Light emitting diode apparatus and method of manufacturing the same
WO2014193109A1 (en) Light emitting diode having plurality of light emitting elements and method of fabricating the same
WO2013022129A1 (ko) 질화물 반도체 발광소자
WO2016036067A1 (en) Light emitting diode
CN115394887B (zh) 发光元件及其制作方法
WO2013022130A1 (ko) 반도체 발광소자 제조방법 및 이에 의하여 제조된 반도체 발광소자

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12752035

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013556543

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012752035

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14002975

Country of ref document: US