WO2013084778A1 - プリディストータ、プリディストータ制御方法 - Google Patents

プリディストータ、プリディストータ制御方法 Download PDF

Info

Publication number
WO2013084778A1
WO2013084778A1 PCT/JP2012/080864 JP2012080864W WO2013084778A1 WO 2013084778 A1 WO2013084778 A1 WO 2013084778A1 JP 2012080864 W JP2012080864 W JP 2012080864W WO 2013084778 A1 WO2013084778 A1 WO 2013084778A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
distortion
carrier
sub
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/080864
Other languages
English (en)
French (fr)
Inventor
純哉 大河原
鈴木　恭宜
楢橋　祥一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Docomo Inc
Original Assignee
NTT Docomo Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Docomo Inc filed Critical NTT Docomo Inc
Priority to CN201280037741.6A priority Critical patent/CN103718456A/zh
Priority to EP12855920.0A priority patent/EP2704318A4/en
Priority to US14/127,760 priority patent/US20140191799A1/en
Publication of WO2013084778A1 publication Critical patent/WO2013084778A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/366—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator
    • H04L27/367—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion
    • H04L27/368—Arrangements for compensating undesirable properties of the transmission path between the modulator and the demodulator using predistortion adaptive predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3818—Demodulator circuits; Receiver circuits using coherent demodulation, i.e. using one or more nominally phase synchronous carriers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/336—A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers
    • H04B2001/0425—Circuits with power amplifiers with linearisation using predistortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/0001—Arrangements for dividing the transmission path
    • H04L5/0003—Two-dimensional division
    • H04L5/0005—Time-frequency
    • H04L5/0007—Time-frequency the frequencies being orthogonal, e.g. OFDM(A) or DMT
    • H04L5/001—Time-frequency the frequencies being orthogonal, e.g. OFDM(A) or DMT the frequencies being arranged in component carriers

Definitions

  • the present invention relates to a predistorter that compensates for distortion components generated in a power amplifier and a predistorter control method.
  • Non-Patent Document 1 and Non-Patent Document 2 use a model of nonlinear characteristics based on a power series to generate a distortion compensation signal capable of compensating for a distortion component having frequency dependence.
  • the output signal y (t) of the predistorter can be expressed as in Equation (1). .
  • the second term is a distortion compensation signal
  • 2 x (t) represents a third-order distortion component generated by the third-order distortion generator of the predistorter
  • a 1 is a linear gain.
  • a 3 represents a complex coefficient given to a third-order distortion vector adjuster that adjusts the amplitude and phase of the third-order distortion component
  • h 3 (t) represents a frequency that gives a frequency characteristic to the output of the third-order distortion vector adjuster. It represents the impulse response of the characteristic compensator, and * (asterisk) represents convolution.
  • the distortion compensation signal is generated by digital signal processing.
  • a 3 and h 3 (t) are appropriately adjusted so that the distortion component having frequency dependency generated in the power amplifier is reduced.
  • CA carrier aggregation
  • carriers frequency bands
  • CA carrier aggregation
  • FIG. 1A a case where a continuous frequency band is used as shown in FIG. 1A
  • FIG. 1B a case where a discontinuous frequency band is used as shown in FIG. 1B.
  • FIG. 1B shows an example in which the frequency bands are relatively close to each other, there are cases where the frequency bands are widely separated.
  • the signal transmitted using the first frequency band is s 1 (t)
  • the signal transmitted using the second frequency band is s 2 (t)
  • the input signal x (t) of the predistorter is x
  • (t) s 1 (t) + s 2 (t)
  • the output signal y (t) of the predistorter can be expressed as in equation (2).
  • Equation (2) if the third-order distortion component generated by the third-order distortion generator of the predistorter is d C (t), d C (t) can be expressed as Equation (3).
  • predistorter in the case of using a plurality of frequency bands, there is a predistorter prepared independently for each frequency band as in, for example, “JP 2006-191673 A (Reference 1)”.
  • a predistorter is prepared independently for each frequency band, so that the intermodulation distortion components of s 1 (t) and s 2 (t) cannot be generated by the predistorter. Therefore, even when the predistorter of Reference 1 is used, distortion components generated in the power amplifier remain.
  • the conventional predistorter has a problem that the intermodulation distortion components of s 1 (t) and s 2 (t) cannot be sufficiently reduced.
  • the present invention has been made in view of such a point, and an object thereof is to provide a predistorter capable of compensating for an intermodulation distortion component generated in a power amplifier even when CA is used.
  • the predistorter of the present invention includes a linear transmission path, a plurality of signal generation units, a sub-signal generation unit, a signal distribution unit, a signal synthesis unit, and a control unit.
  • the linear transmission path transmits an input signal including a plurality of carriers with a delay.
  • the plurality of signal generators For each carrier included in the input signal, the plurality of signal generators generate an individual carrier distortion signal that is a distortion component generated by the carrier, adjust the individual carrier distortion signal, and output an individual carrier distortion compensation signal .
  • the sub-signal generating unit generates an intermodulation distortion signal generated between carriers from the input signal and the individual carrier distortion signal, and extracts at least a component in the same frequency band as the carrier from the intermodulation distortion signal.
  • a modulation distortion signal is generated, the carrier intermodulation distortion signal is adjusted, and a carrier intermodulation distortion compensation signal is output.
  • the signal distribution unit distributes the input signal to the linear transmission path, the signal generation unit, and the sub signal generation unit.
  • the signal synthesis unit generates a distortion compensation signal by combining the individual carrier distortion compensation signal and the carrier intermodulation distortion compensation signal, and generates an output signal by combining the input signal delayed by the linear transmission path and the distortion compensation signal. Then, the output signal is output to the amplification device.
  • the control unit controls the signal generation unit and the sub signal generation unit using a feedback signal from the amplification device.
  • an intermodulation distortion compensation signal corresponding to an intermodulation distortion component between carriers can be independently generated by the sub-signal generation unit, and the phase and amplitude of the signal are independently adjusted. Therefore, even when CA is used, the intermodulation distortion component generated in the power amplifier can be compensated.
  • FIG. 2 is a block diagram illustrating the overall configuration of the predistorter according to the first embodiment.
  • FIG. 3 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to the first embodiment.
  • produces with a power amplifier.
  • FIG. 10 is a block diagram illustrating the overall configuration of a predistorter according to a first modification.
  • FIG. 6 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to a first modification.
  • FIG. Flowchart P14 of the control method in the predistorter of Example 1 Modification 2.
  • FIG. 3 is a block diagram illustrating an overall configuration of a predistorter according to a second embodiment.
  • FIG. 6 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to the second embodiment.
  • Embodiment 2 A block diagram showing an overall configuration of a predistorter according to a first modification.
  • Embodiment 2 A block diagram showing a configuration of a distortion compensation signal generation path of a first modification.
  • Embodiment 2 The block diagram which shows the whole structure of the predistorter of the modification 2.
  • Embodiment 2 A block diagram showing a configuration of a distortion compensation signal generation path of a second modification.
  • FIG. 9 is a block diagram illustrating an overall configuration of a predistorter according to a third embodiment.
  • FIG. 10 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to the third embodiment.
  • FIG. The flowchart P33 of the control method in the predistorter of Example 3.
  • FIG. 10 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to a modification of the third embodiment.
  • FIG. 9 is a block diagram illustrating the overall configuration of a predistorter according to a fourth embodiment.
  • FIG. 1 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to a fourth embodiment.
  • FIG. 2 is a block diagram illustrating a configuration of a distortion compensation signal generation path according to a fourth embodiment.
  • the signal transmitted using the first frequency band is s 1 (t)
  • the signal transmitted using the second frequency band is s 2 (t)
  • s 1 (t) can be extracted from x (t) by using a digital filter such as an FIR filter.
  • a third-order distortion component d A (t)
  • 2 s 1 (t) is generated from the extracted s 1 (t).
  • the intermodulation distortion components d CA (t) and d CB (t) that can be expressed by the expressions (A-2) and (A-3) are extracted from the expression (A-1).
  • each distortion component generated in the same frequency band is extracted.
  • the phase and amplitude of the extracted intermodulation distortion components d A (t), d B (t), d CA (t), and d CB (t) are individually adjusted to obtain a distortion compensation signal.
  • FIG. 2 is a block diagram showing the overall configuration of the predistorter 10 and peripheral devices according to this embodiment.
  • FIG. 3 is a block diagram showing a configuration of a distortion compensation signal generation path 110 included in the predistorter 10 according to the present embodiment.
  • Peripheral devices of this embodiment are an amplification device 20, a feedback signal generation device 30, a signal generation device 40, and an output terminal 50.
  • the predistorter 10 of this embodiment includes a distortion compensation signal generation path 110, a control section 140, a linear transmission path 150, a signal distribution section 160, a signal synthesis section 170, a digital / analog converter (hereinafter referred to as DAC) 180, and an analog digital.
  • a converter hereinafter referred to as ADC 190 is included.
  • the signal generator 40 includes an I-phase signal and a Q-phase signal (hereinafter also referred to as an I / Q signal), and has different N B (hereinafter, N B represents a predetermined integer of 2 or more) frequency bands.
  • N B represents a predetermined integer of 2 or more
  • An input signal which is a digital signal used simultaneously is output. In the following description, as an example the case where the N B and 2.
  • the signal distributor 160 includes a distributor 1610 and a distributor 1620.
  • the distributor 1610 distributes the input signal output from the signal generator 40 to the linear transmission path 150 and the distortion compensation signal generation path 110.
  • the distribution unit 1620 will be described in the description of the distortion compensation signal generation path 110 described later.
  • the linear transmission path 150 includes a delay unit 1510.
  • the delay unit 1510 delays the input signal by a delay time generated in the distortion compensation signal generation path 110.
  • the signal synthesis unit 170 includes an adder 1710 and a synthesis unit 1720.
  • the adder 1710 combines the input signal output from the linear transfer path 150 and the distortion compensation signal output from the distortion compensation signal generation path 110.
  • the combining unit 1720 will be described in the description of the distortion compensation signal generation path 110 described later.
  • the DAC 180 converts the digital signal output from the signal synthesis unit 170 into an analog signal.
  • the amplification device 20 includes a quadrature modulator 210, an up-converter 220, and a power amplifier 230.
  • the quadrature modulator 210 performs quadrature modulation on the analog signal output from the DAC 180.
  • the up-converter 220 up-converts the signal output from the quadrature modulator 210 to a target frequency.
  • the power amplifier 230 amplifies the signal output from the up-converter 220 to a target power.
  • the output terminal 50 supplies the signal output from the amplification device 20 to the antenna via a duplexer or the like (not shown).
  • the feedback signal generation device 30 includes a directional coupler 310, a down converter 320, and a quadrature demodulator 330.
  • the directional coupler 310 takes a part of the signal output from the amplification device 20 into the feedback signal generation device 30.
  • the down converter 320 down-converts the signal output from the directional coupler 310 to a predetermined frequency.
  • the quadrature demodulator 330 demodulates the signal output from the down converter 320 into an I-phase signal and a Q-phase signal and generates a feedback signal.
  • the ADC 190 converts the analog signal output from the feedback signal generator 30 into a digital signal.
  • the control unit 140 includes a controller 1410 and a strain observer 1420.
  • the distortion observer 1420 measures the distortion component power generated by the power amplifier 230 from the digital signal output from the ADC 190 for each bandwidth designated in advance.
  • the controller 1410 refers to the observation result output from the distortion observer 1420 and controls the distortion compensation signal generation path 110 so as to reduce the distortion component generated in the power amplifier 230. Details of the operation of the controller 1410 will be described later.
  • the distortion compensation signal generation path 110 includes signal generation units 120 a and 120 b and a sub signal generation unit 130.
  • the distributor 1620 distributes the input signal output from the distributor 1610 to the signal generators 120a and 120b and the sub-signal generator 130.
  • the combining unit 1720 generates a distortion compensation signal by combining the signals output from the signal generation units 120a and 120b and the sub signal generation unit 130, and outputs the distortion compensation signal to the adder 1710.
  • the delay times of the signals output from the signal generators 120a and 120b and the sub-signal generator 130 are adjusted to be the same using a delay unit or the like (not shown).
  • the signal generator 120a includes a digital filter 1210a, a third-order distortion generator 1220a, a distributor 1230a, and a third-order distortion vector adjuster 1240a.
  • the digital filter 1210a passes only components in a predesignated frequency band (for example, one frequency band in FIG. 1A) including the signal s 1 (t) in the input signal x (t) output from the distributor 1620.
  • Third-order distortion generator 1220a is, N D order distortion component (hereinafter, N D represents a predetermined odd 3 or more) for generating a signal s 1 to the output of the digital filter 1210a to (t) N D th power Then, the individual carrier distortion signal d A (t) is generated.
  • the distributor 1230a distributes the individual carrier distortion signal d A (t) output from the third-order distortion generator 1220a to the sub-signal generator 130 and the third-order distortion vector adjuster 1240a.
  • Third-order distortion vector adjuster 1240a adjusts the phase and amplitude of individual carrier distortion signal d A (t) output from distributor 1230a based on the control information provided from controller 1410 to generate an individual carrier distortion compensation signal. Generate and output to the synthesis unit 1720.
  • the signal generator 120b includes a digital filter 1210b, a third-order distortion generator 1220b, a distributor 1230b, and a third-order distortion vector adjuster 1240b.
  • the digital filter 1210b is a frequency band (for example, another frequency band in FIG. 1A) that includes a signal s 2 (t) that is different from the frequency band that the digital filter 1210a passes among the input signal x (t) output from the distributor 1620. ) Only the ingredients are allowed to pass through.
  • the third-order distortion generator 1220b generates an individual carrier distortion signal d B (t) by raising the signal s 2 (t) output from the digital filter 1210b to the third power in order to generate a third-order distortion component.
  • the distributor 1230b distributes the individual carrier distortion signal d B (t) output from the third-order distortion generator 1220b to the sub-signal generator 130 and the third-order distortion vector adjuster 1240b.
  • Third-order distortion vector adjuster 1240b adjusts the phase and amplitude of individual carrier distortion signal d B (t) output from distributor 1230b based on the control information provided from controller 1410 to generate an individual carrier distortion compensation signal. Generate and output to the synthesis unit 1720.
  • Sub-signal generator 130 includes sub-third-order distortion generator 1320, phase adjusters 1350a and 1350b, combiner 1360, sub-distributor 1330, sub-digital filters 1310a and 1310b, and sub-third-order distortion vector adjusters 1340a and 1340b.
  • the sub third-order distortion generator 1320 generates the third-order distortion component expressed by the equation (3) by cubed the input signal output from the distribution unit 1620.
  • the phase adjuster 1350a adjusts the phase of the individual carrier distortion signal d A (t) output from the distributor 1230a.
  • the phase adjuster 1350b adjusts the phase of the individual carrier distortion signal d B (t) output from the distributor 1230b.
  • the synthesizer 1360 synthesizes the signals output from the sub-third-order distortion generator 1320 and the phase adjusters 1350a and 1350b, respectively, and generates a signal represented by Expression (A-1).
  • the sub distributor 1330 distributes the signal output from the combiner 1360 to the sub digital filters 1310a and 1310b.
  • the sub digital filter 1310a passes only the component 2
  • the sub digital filter 1310b passes only the component 2
  • the sub third-order distortion vector adjuster 1340a adjusts the phase and amplitude of the carrier intermodulation distortion signal d CA (t) output from the sub digital filter 1310a based on the control information provided from the controller 1410, thereby adjusting the cross carrier distortion.
  • a compensation signal is generated and output to the synthesis unit 1720.
  • the sub third-order distortion vector adjuster 1340b adjusts the phase and amplitude of the carrier intermodulation distortion signal d CB (t) output from the sub digital filter 1310b based on the control information provided from the controller 1410, thereby adjusting the cross carrier distortion.
  • a compensation signal is generated and output to the synthesis unit 1720.
  • a phase setting method of the phase adjuster 1350a and the phase adjuster 1350b will be described.
  • a signal transmitted using the first frequency band output from the signal generator 40 is s 1 (t)
  • a signal transmitted using the second frequency band is s 2 (t).
  • the digital filter 1210a passes only s 1 (t), and the digital filter 1210b passes only s 2 (t).
  • the signal d C (t) output from the sub third-order distortion generator 1320 is as shown in Expression (4).
  • Phase adjuster 1350a adjusts the phase of the d A (t) so as to cancel the component of d A (t) from d C (t). That is, the phase of d A (t) is set to the opposite phase and is set to ⁇ d A (t). Alternatively, the amplitude of d A (t) is inverted to ⁇ d A (t).
  • Phase adjuster 1350b adjusts the phase of the d B (t) so as to cancel the component of d B (t) from d C (t). That is, the phase of d B (t) is set to the opposite phase and is set to ⁇ d B (t). Alternatively, the amplitude of d B (t) is inverted to ⁇ d B (t).
  • an amplitude adjuster (not shown) that adjusts the amplitude may be installed after the phase adjuster 1350a and the phase adjuster 1350b.
  • the amplitude adjuster checks the amplitudes of d A (t) and d B (t) in advance, and adjusts the amplitudes so as to match the components to be canceled in d C (t).
  • FIG. 4 is a schematic diagram showing a spectrum of a signal output from the power amplifier 230.
  • the signal band SB1 corresponds to the signal s 1 (t) transmitted using the first frequency band
  • the signal band SB2 corresponds to the signal s 2 (t) transmitted using the second frequency band.
  • the distortion observer 1420 includes a band indicated by a third-order distortion component lower band 3DL1, a third-order distortion component upper band 3DU1, a third-order distortion component lower band 3DL2, and a third-order distortion component upper band 3DU2 in the spectrum shown in FIG. Measure the power inside.
  • the bandwidths of the third-order distortion components 3DL1, 3DU1, 3DL2, and 3DU2 are the same as the signal bandwidths SB1 and SB2.
  • an index such as the adjacent channel leakage power ratio (ACLR)
  • ACLR adjacent channel leakage power ratio
  • the power in the signal band SB1 and the signal band SB2 is also measured.
  • Bandwidth of each band SB1, SB2 and detuning point from center frequency Fc1, Fc2 detuning points Fd1 (-), Fd1 (+), Fd2 (-), Fd2 (+) shown in Fig. 4) are arbitrary However, it is desirable to match the specifications of the wireless communication system.
  • FIG. 5 shows an adjustment processing flow P11 in which the controller 1410 of this embodiment controls the distortion compensation signal generation path 110.
  • the adjustment process flow P11 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), and sub-third-order distortion.
  • the vector adjuster 1340b is adjusted (S1340b) in order.
  • the controller 1410 is, for example, a perturbation method (“T. Nojima and T.
  • ⁇ Adjustment of third-order distortion vector adjuster 1240a> (In case of perturbation method) A case where the perturbation method is used as a method of adjusting the phase value and the amplitude value given to the third-order distortion vector adjuster 1240a will be described.
  • the controller 1410 designates power measurement in either the third-order distortion component upper band 3DU1 or the third-order distortion component lower band 3DL1 to the distortion observer 1420 so as to reduce the power in the band.
  • the phase value and the amplitude value of the third-order distortion vector adjuster 1240a are respectively adjusted.
  • phase value XP Specified before and after the arbitrarily set phase value XP (it does not have to be the same as the initial value in the adjustment of other third-order distortion vector adjusters 1240b and sub-third-order distortion vector adjusters 1340a and 1340b described later)
  • the power PD in the band is measured, the phase is changed by a predetermined offset value ⁇ XP in the direction in which the power PD decreases, and the power PD is measured by the distortion observer 1420.
  • the phase value XP MIN at which the power PD is equal to or less than a predetermined threshold value TH is obtained.
  • the obtained phase value XP MIN is set in the third-order distortion vector adjuster 1240a.
  • a quadratic function has been described as an example.
  • the phase value with the lowest power among the measured powers can be defined as XP MIN. Good.
  • the amplitude value is set after the phase value is set. However, when the sensitivity of the distortion component generated in the power amplifier 230 is higher than the phase value, the amplitude value is set. You may go first.
  • R In order to specify a quadratic function using the least square method, R needs to be at least 3. However, since R can be approximated with higher accuracy by increasing R, it is within the range allowed by calculation conditions and other requirements. And R may be larger than 3. In addition, it is simplest to set R to the same number in setting the phase value and the amplitude value. However, if it is necessary to improve the approximation accuracy of either the phase value or the amplitude value, the setting of the phase value and the amplitude value is performed. R may be a different value.
  • the third-order distortion vector adjuster 1240b and the sub-third-order distortion vector adjuster 1340b are adjusted by designating either the third-order distortion component upper band 3DU2 or the third-order distortion component lower band 3DL2
  • the phase value and the amplitude value of the third-order distortion vector adjuster 1240b and the sub-third-order distortion vector adjuster 1340b are adjusted in the same procedure as the adjustment of the third-order distortion vector adjuster 1240a so as to reduce power.
  • the value of R may be different from that of the third-order distortion vector adjuster 1240a depending on the required approximation accuracy.
  • the processing time for setting the phase value and the amplitude value is longer than that in the calculation method using quadratic function approximation, but the distortion compensation amount of the predistorter may be increased.
  • the phase value and the amplitude value can be set in a shorter time than the perturbation method.
  • the setting of the phase value and the amplitude value may be appropriately selected according to the time required for processing and the required distortion compensation amount. In addition, either method may be selected instead of being selected.
  • FIG. 6 shows an adjustment processing flow P12 in which the controller 1410 of this embodiment controls the distortion compensation signal generation path 110.
  • the distortion observer 1420 measures the power of each band of the distortion component (S901). . Determining power measured in band or all is below a predetermined threshold value P TH (S991). If the power of all the bands is equal to or less than the threshold value PTH , the adjustment process flow P12 is terminated. When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a. A series of repetition processing is repeated until the condition is satisfied in S991 or a predetermined number of times.
  • the order of processing is adjusted by the sub third-order distortion vector adjuster 1340a from the viewpoint of reducing the number of repetitions (S1340a),
  • the order of the adjustment of the third-order distortion vector adjuster 1240a (S1240a), the adjustment of the sub-third-order distortion vector adjuster 1340b (S1340b), and the adjustment of the third-order distortion vector adjuster 1240b (S1240b) may be used.
  • adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), and sub-third-order distortion vector adjuster 1340b
  • the order of adjustment (S1340b) may be used. Since the power amplifier may have different characteristics, confirm in advance in which order in the possible combinations it will reach the threshold PTH or less with the smallest number of iterations, and perform processing in that confirmed order It is good.
  • Adjustment Processing Flow P13 of Embodiment 1 In the adjustment process flow P11 and the adjustment process flow P12, the adjustment from the third-order distortion vector adjuster 1240a to the sub-third-order distortion vector adjuster 1340b is performed in a predetermined order, but in parallel as in the adjustment process flow P13. It is good also as what is processed. When the influence due to the mutual dependence of the distortion components is small, there are cases where the processing can be made to be equal to or less than the threshold value PTH in a shorter processing time by performing the processing independently in parallel for each frequency band.
  • FIG. 7 shows an adjustment processing flow P13 in which the controller 1410 of this embodiment controls the distortion compensation signal generation path 110.
  • the adjustment processing flow P13 sequentially performs adjustment of the third-order distortion vector adjuster 1240a (S1240a) and adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), and the third-order distortion component lower band 3DL1 and the third-order distortion component upper side.
  • Each power in the band 3DL1 is measured (S902). Determining power measured in band or all is below a predetermined threshold value P TH (S992).
  • P TH predetermined threshold value
  • the adjustment of the third-order distortion vector adjuster 1240b (S1240b) and the adjustment of the sub-third-order distortion vector adjuster 1340b (S1340b) are performed in order, and the third-order distortion component upper band 3DU2 and the third-order distortion component lower band 3DL2 Each power is measured (S903). Determining power measured in band or all is below a predetermined threshold value P TH (S993). When the condition is not satisfied, the process returns to the adjustment (S1240b) of the third-order distortion vector adjuster 1240b. When both the conditions are satisfied in S992 and S993, the adjustment processing flow P13 is terminated (S999).
  • the threshold value P TH may be a single value or a threshold value may be set for each band.
  • the threshold value of each band is set according to the required distortion component tolerance. It is desirable to set. The same applies to any embodiment or modification described below.
  • the nonlinear characteristics of the power amplifier may depend on the average power or instantaneous power of the signal input to the power amplifier. Therefore, a lookup table that refers to the amplitude and phase given to the third-order distortion vector adjuster according to the average power or instantaneous power of the signal input to the power amplifier may be used.
  • the average power is used as an index
  • the amplitude and phase to be given to the third-order distortion vector adjuster are obtained in advance using the adjustment processing flow described above for each predetermined average power, and the amplitude and phase are associated with the average power. In the lookup table.
  • the average power of the signal input to the predistorter is observed, and the amplitude and phase of the third-order distortion vector adjuster corresponding to the average power are used.
  • the amplitude and phase of the third-order distortion vector adjuster can be changed according to the average power, there are cases where the distortion component can be compensated more than when the amplitude and phase are fixed. The same applies when referring to the amplitude and phase according to the instantaneous power.
  • [Modification 1 of Example 1] In order to simplify the configuration of the distortion compensation signal generation path, it can be configured as in the following modification.
  • the third-order distortion is replaced with the sub-third-order distortion generator 1320, the phase adjusters 1350a and 1350b, the combiner 1360, the sub-distributor 1330, and the sub-digital filters 1310a and 1310b.
  • the calculator 1370 By including the calculator 1370, the number of parts can be reduced, and the configuration of the distortion compensation signal generation path can be simplified.
  • FIG. 8 is a block diagram showing the overall configuration of the predistorter 11 and peripheral devices according to this modification.
  • FIG. 9 is a block diagram showing a configuration of a distortion compensation signal generation path 111 provided in the predistorter 11 according to this modification.
  • the predistorter 11 of this modification includes a distortion compensation signal generation path 111, a control section 140, a linear transmission path 150, a signal distribution section 161, a signal synthesis section 170, a DAC 180, and an ADC 190.
  • the signal distributor 161 includes a distributor 1610 and a distributor 1621.
  • the distortion compensation signal generation path 111 includes signal generation units 121 a and 121 b and a sub signal generation unit 131.
  • the distributor 1621 distributes the input signal x (t) output from the distributor 1610 to the signal generators 121a and 121b.
  • the signal generator 121a includes a digital filter 1210a, a distributor 1230a, a third-order distortion generator 1220a, and a third-order distortion vector adjuster 1240a.
  • the digital filter 1210a passes only the component of the frequency band designated in advance among the input signal x (t) output from the distributing unit 1621 and generates the individual carrier input signal s 1 (t).
  • the distributor 1230a distributes the individual carrier input signal s 1 (t) output from the digital filter 1210a to the sub-signal generator 131 and the third-order distortion generator 1220a.
  • the third-order distortion generator 1220a generates the individual carrier distortion signal d A (t) by raising the individual carrier input signal s 1 (t) output from the distributor 1220a to the third power in order to generate a third-order distortion component.
  • Third-order distortion vector adjuster 1240a adjusts the phase and amplitude of individual carrier distortion signal d A (t) output from third-order distortion generator 1220a on the basis of control information provided from controller 1410, thereby adjusting individual carrier distortion.
  • a compensation signal is generated and output to the synthesis unit 1720.
  • the signal generator 121b includes a digital filter 1210b, a distributor 1230b, a third-order distortion generator 1220b, and a third-order distortion vector adjuster 1240b.
  • the digital filter 1210b passes only the component of the frequency band designated in advance among the input signal x (t) output from the distributing unit 1621 and generates the individual carrier input signal s 2 (t).
  • the distributor 1230b distributes the individual carrier input signal s 2 (t) output from the digital filter 1210b to the sub-signal generator 131 and the third-order distortion generator 1220b.
  • the third-order distortion generator 1220b generates the individual carrier distortion signal d B (t) by raising the individual carrier input signal s 2 (t) output from the distributor 1220b to the third power in order to generate a third-order distortion component.
  • Third-order distortion vector adjuster 1240b adjusts the phase and amplitude of individual carrier distortion signal d B (t) output from third-order distortion generator 1220b based on the control information provided from controller 1410, and thereby adjusts the individual carrier distortion.
  • a compensation signal is generated and output to the synthesis unit 1720.
  • the sub-signal generator 131 includes a third-order distortion calculator 1370 and sub-third-order distortion vector adjusters 1340a and 1340b.
  • Third-order distortion calculator 1370 calculates carrier intermodulation distortion signal d CA (t) from individual carrier input signal s 1 (t) output from distributor 1230a and individual carrier input signal s 2 (t) output from distributor 1230b.
  • D CB (t) are generated and output to the sub third-order distortion vector adjusters 1340a and 1340b, respectively.
  • 2 s 1 (t) and d CB (t) 2
  • the sub-third-order distortion vector adjuster 1340a adjusts the phase and amplitude of the carrier intermodulation distortion signal d CA (t) output from the third-order distortion calculator 1370 based on the control information provided from the controller 1410, and performs mutual adjustment.
  • a carrier distortion compensation signal is generated and output to the synthesis unit 1720.
  • the sub-third-order distortion vector adjuster 1340b adjusts the phase and amplitude of the carrier intermodulation distortion signal d CB (t) output from the third-order distortion calculator 1370 based on the control information given from the controller 1410, so A carrier distortion compensation signal is generated and output to the synthesis unit 1720.
  • the adjustment process flow in which the controller 1410 of this modification controls the distortion compensation signal generation path 111 is the same as that in the first embodiment.
  • the frequency band as an example can correspond by also above concept for the case where the the N B 3 above. More specifically, for example, if the first embodiment, to prepare the N B number of signal generating portion to the distortion compensation signal generation path 110.
  • the individual carrier distortion signal output from the third-order distortion generator included in each signal generator is adjusted by the phase adjuster and combined with the carrier intermodulation distortion signal output from the sub-third-order distortion generator 1320 included in the sub-signal generation section 130. To do. Since it can be calculated from the above equation (3) which frequency band the distortion component is generated, sub digital filters are prepared for the number of distortion components generated in the same frequency band as the input signal, and the signal output from the combiner 1360 is output.
  • a signal to be passed is taken out, and the phase and amplitude are adjusted by the sub third-order distortion vector adjuster 1340.
  • a third-order distortion calculator 1370 is prepared as in the distortion compensation signal generation path 111 in the first embodiment, the distortion component generated in the same frequency band as the input signal is generated by calculation, and the same frequency as the input signal is generated.
  • Sub-third order distortion vector adjusters are provided for the number of distortion components generated in the band, and the phase and amplitude of the carrier intermodulation distortion signal output from the third order distortion calculator 1370 are adjusted by the sub third order distortion vector adjuster. May be.
  • FIG. 11 is a block diagram showing the overall configuration of the predistorter 12 and peripheral devices according to this modification.
  • FIG. 12 is a block diagram showing the configuration of the distortion compensation signal generation path 112 provided in the predistorter 12 according to this modification.
  • FIG. 13 is a block diagram showing the configuration of the third-order distortion frequency characteristic compensator 1290.
  • the predistorter 12 of this modification includes a distortion compensation signal generation path 112, a control unit 141, a linear transmission path 150, a signal distribution unit 160, a signal synthesis unit 170, a DAC 180, and an ADC 190.
  • the distortion compensation signal generation path 112 includes signal generation units 122 a and 122 b and a sub signal generation unit 132.
  • the signal generator 122a includes a digital filter 1210a, a third-order distortion generator 1220a, a distributor 1230a, a third-order distortion vector adjuster 1240a, and a third-order distortion frequency characteristic compensator 1290a.
  • the third-order distortion frequency characteristic compensator 1290a includes a third-order distortion component lower band 3DL1 and a third-order distortion component upper band 3DU1 as shown in FIG. 10 among the individual carrier distortion compensation signals output from the third-order distortion vector adjuster 1240a.
  • M bands f 1 ,..., F M
  • the phase and amplitude of the individual carrier distortion compensation signal output from the third-order distortion vector adjuster 1240a are adjusted for each divided band.
  • the third-order distortion frequency characteristic compensator 1290a includes a serial-parallel converter 12910, a K-point FFT (Fast Fourier Transform) 12920, and K complex multipliers 12930 1 to 12930 K and K-point IFFT (Inverse Fast Fourier Transform) 12940. And a parallel-serial converter 12950.
  • the serial-parallel converter 12910 converts the individual carrier distortion compensation signal output from the third-order distortion vector adjuster 1240a into serial-parallel conversion for every K samples.
  • the K-point FFT unit 12920 performs fast Fourier transform for each K samples (K is a predetermined integer greater than M), and the signal output from the serial / parallel conversion unit 12910 shown in the time domain is displayed in the frequency domain. Convert. Signals corresponding to the divided bands f 1 of the signal outputted from the K-point FFT unit 12920 is input to the complex multiplier twelve thousand nine hundred and thirty k corresponding to the divided band f 1 (1 ⁇ k ⁇ K ). Then, based on the phase value and amplitude value given from the controller 1411, the phase and amplitude of the signal input to the complex multiplier 12930 k corresponding to the divided band f 1 are respectively adjusted. The same applies to the divided bands f 2 to f M.
  • the output of the K-point FFT unit 12920 that does not correspond to any of the divided bands (the output corresponding to the band lower than the divided band f 1 and the output corresponding to the band higher than the divided band f M shown in FIG. 10).
  • the band between the third-order distortion component lower band 1 and the third-order distortion component upper band 1) are input to the K-point IFFT unit 12940 without adjusting the phase and amplitude by the complex multiplier.
  • the K-point IFFT unit 12940 converts K signals output from the complex multipliers 12930 1 to 12930 K shown in the frequency domain into the time domain.
  • the parallel-serial conversion unit 12950 performs parallel-serial conversion for every K samples.
  • the phase value and the amplitude value given to the complex multipliers 12930 1 to 12930 K corresponding to the divided bands f 1 to f M are calculated using the perturbation method or quadratic function approximation, similar to the adjustment of the third-order distortion vector adjuster 1240a. Set according to the law.
  • the difference from the adjustment of the third-order distortion vector adjuster 1240a is that the band for measuring the power of the distortion component measured by the distortion observer 1421 is the power in the divided band for adjusting the phase value or the amplitude value. For example, when adjusting a phase value and an amplitude value of the complex multiplier 12930 k corresponding to the divided bands f 1, to measure the power in the divided band f 1 by distortion observer 1421.
  • the phase value and the amplitude value to be given to the complex multipliers 12930 1 to 12930 K may be set in order from the divided bands f 1 to f M. At this time, the setting of the phase value and the amplitude value corresponding to the divided bands f 1 to f M may be repeated until the level of the distortion component becomes equal to or less than the threshold value P TH . Further, the order of the divided bands for setting the phase value and the amplitude value may be changed according to the characteristics of the power amplifier 230. For example, a subband with a high distortion component level may have a greater effect on other bands than a subband with a low level. Therefore, it is repeated by setting in order from the subband with the highest distortion component level. The number of times may be reduced.
  • phase values or amplitude values of a plurality of divided bands or all divided bands may be set simultaneously.
  • the time required for setting can be shortened by simultaneously setting the phase value or the amplitude value.
  • the above description is about the third-order distortion frequency characteristic compensator 1290a for the signal s 1 (t) in the first frequency band SB1.
  • the third-order distortion frequency characteristic compensator 1290b for the signal s 2 (t) in the second frequency band SB2 has the same configuration as the third-order distortion frequency characteristic compensator 1290a shown in FIG. 13, and performs the same operation. However, the configuration diagram and description thereof are omitted.
  • FIG. 14 shows an adjustment processing flow P14 in which the controller 1411 of this modification controls the distortion compensation signal generation path 112.
  • the adjustment process flow P14 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the third-order distortion frequency characteristic compensator 1290a (S1290a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), and sub-third-order.
  • Adjustment of distortion frequency characteristic compensator 1390a (S1390a), adjustment of third order distortion vector adjuster 1240b (S1240b), adjustment of third order distortion frequency characteristic compensator 1290b (S1290b), adjustment of sub third order distortion vector adjuster 1340b ( S1340b) and the adjustment (S1390b) of the sub third-order distortion frequency characteristic compensator 1390b are performed in order.
  • the distortion observer 1421 measures the power of each band of the distortion component, and the measured band It is also possible to repeat until all the electric power within becomes equal to or less than a predetermined threshold value PTH .
  • the third-order distortion frequency characteristic compensator compensates for the distortion component after the third-order distortion vector adjuster compensates for the distortion component.
  • the power in all the bands may be less than or equal to the threshold value PTH with a smaller number of repetitions. Therefore, the adjustment process flow of the controller 1411 may be an adjustment process flow P15 described below.
  • FIG. 15 shows an adjustment processing flow P15 in which the controller 1411 of this modification controls the distortion compensation signal generation path 112.
  • the adjustment process flow P15 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion frequency characteristic compensator 1290a (S1290a), and sub-third order.
  • Adjustment of distortion frequency characteristic compensator 1390a (S1390a), adjustment of third order distortion vector adjuster 1240b (S1240b), adjustment of sub third order distortion vector adjuster 1340b (S1340b), adjustment of third order distortion frequency characteristic compensator 1290b ( S1290b) and the adjustment (S1390b) of the sub-third-order distortion frequency characteristic compensator 1390b are sequentially performed. Thereafter, the distortion observer 1421 measures the power of each band of the distortion component (S901). Determining power measured in band or all is below a predetermined threshold value P TH (S991). If the power of all the bands threshold P TH or less, and terminates the adjustment process P15. When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a. A series of repetition processing is repeated until the condition is satisfied in S991 or a predetermined number of times.
  • Adjustment Process Flow P16 of Modification 2 of Embodiment 1 For the same reason as the adjustment process flow P15 of the second modification of the first embodiment, the adjustment process flow of the controller 1411 may be configured as an adjustment process flow P16 described below.
  • FIG. 16 shows an adjustment processing flow P16 in which the controller 1411 of this modification controls the distortion compensation signal generation path 112.
  • the adjustment processing flow P16 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), and sub-third-order distortion.
  • Adjustment of vector adjuster 1340b Adjustment of third-order distortion frequency characteristic compensator 1290a (S1290a) Adjustment of sub-third-order distortion frequency characteristic compensator 1390a (S1390a) Adjustment of third-order distortion frequency characteristic compensator 1290b ( S1290b) and the adjustment (S1390b) of the sub-third-order distortion frequency characteristic compensator 1390b are sequentially performed. Thereafter, the distortion observer 1421 measures the power of each band of the distortion component (S901). Determining power measured in band or all is below a predetermined threshold value P TH (S991). If the power of all the bands is equal to or less than the threshold value PTH , the adjustment process flow P16 is terminated. When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a. A series of repetition processing is repeated until the condition is satisfied in S991 or a predetermined number of times.
  • Adjustment Process Flow P17 of Modification 2 of Embodiment 1 the adjustment process flow of the controller 1411 may be configured as an adjustment process flow P17 described below.
  • FIG. 17 shows an adjustment processing flow P17 in which the controller 1411 of this modification controls the distortion compensation signal generation path 112.
  • the adjustment process flow P17 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the third-order distortion frequency characteristic compensator 1290a (S1290a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), and sub-third-order.
  • the distortion frequency characteristic compensator 1390a is adjusted (S1390a) in order, and the power in the third-order distortion component upper band 3DU1 and the third-order distortion component lower band 3DL1 is measured (S902). Determining power measured in band or all is below a predetermined threshold value P TH (S992).
  • the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a.
  • adjustment of third-order distortion vector adjuster 1240b (S1240b) adjustment of third-order distortion frequency characteristic compensator 1290b (S1290b), adjustment of sub-third-order distortion vector adjuster 1340b (S1340b), sub-third-order distortion frequency characteristic compensation
  • the device 1390b is adjusted (S1390b) in order, and the power in the third-order distortion component upper band 3DU2 and the third-order distortion component lower band 3DL2 is measured (S903). Determining power measured in band or all is below a predetermined threshold value P TH (S993).
  • P TH predetermined threshold value
  • the third-order distortion vector adjuster 1240a is adjusted (S1240a), the sub-third-order distortion vector adjuster 1340a is adjusted (S1340a), and the third-order distortion frequency characteristics.
  • the adjustment of the compensator 1290a (S1290a) and the adjustment of the sub third-order distortion frequency characteristic compensator 1390a (S1390a) may be performed in order.
  • adjustment of the third-order distortion vector adjuster 1240b (S1240b), adjustment of the sub-third-order distortion vector adjuster 1340b (S1340b), adjustment of the third-order distortion frequency characteristic compensator 1290b (S1290b), and sub-third-order distortion frequency characteristic compensation may be performed in order.
  • the third-order distortion frequency characteristic compensator is installed at the subsequent stage of all the third-order distortion vector adjusters.
  • the frequency dependence of the specific distortion component is small. Is done.
  • the sub-third-order distortion frequency characteristic compensator 1390b may not be installed.
  • FIG. 18 is a block diagram showing the overall configuration of the predistorter 13 and peripheral devices according to this embodiment.
  • FIG. 19 is a block diagram illustrating a configuration of a distortion compensation signal generation path 113 provided in the predistorter 13 according to the present embodiment.
  • the peripheral devices of this embodiment are a signal generator 40, an amplifier 21, a feedback signal generator 30, and an output terminal 50.
  • the predistorter 13 of this embodiment includes a distortion compensation signal generation path 113, a control section 140, linear transmission paths 151a and 151b, a signal distribution section 162, a signal synthesis section 171, a DAC 180a, a DAC 180b, and an ADC 190.
  • the signal distributor 162 includes a distributor 1611 and a distributor 1620.
  • the distributor 1611 distributes the input signal output from the signal generator 40 to the linear transmission paths 151 a and 150 b and the distortion compensation signal generation path 113.
  • the linear transmission path 151a includes a delay device 1510a and a digital filter 1520a.
  • the digital filter 1520a passes the signal using the first frequency band among the input signals output from the signal distributor 1611 and generates the individual carrier input signal s 1 (t).
  • the delay unit 1510a delays the individual carrier input signal s 1 (t) output from the digital filter 1520a so as to coincide with the delay time of the distortion compensation signal input to the signal adder 1710a via the distortion compensation signal generation path 113.
  • the linear transmission path 151b includes a delay unit 1510b and a digital filter 1520b.
  • the digital filter 1520b passes the signal using the second frequency band among the input signals output from the signal distributor 1611, and generates the individual carrier input signal s 2 (t).
  • the delay unit 1510b delays the individual carrier input signal s 2 (t) output from the digital filter 1520b so as to coincide with the delay time of the distortion compensation signal input to the signal adder 1710b via the distortion compensation signal generation path 113.
  • the signal synthesis unit 171 includes adders 1710a and 1710b and synthesis units 1720a and 1720b.
  • the adder 1710a combines the signal output from the linear transmission path 151a and the signal output from the combining unit 1720a.
  • the adder 1710b combines the signal output from the linear transmission path 151b and the signal output from the combining unit 1720b.
  • the combining units 1720a and 1720b will be described in the description of the distortion compensation signal generation path 113 described later.
  • the DAC 180a converts the digital signal output from the signal adder 1710a into an analog signal.
  • the DAC 180b converts the digital signal output from the signal adder 1710b into an analog signal.
  • the amplification device 21 includes quadrature modulators 210a and 210b, up-converters 220a and 220b, a power amplifier 230, and a power combiner 240.
  • the quadrature modulator 210a performs quadrature modulation on the analog signal output from the DAC 180a.
  • the quadrature modulator 210b performs quadrature modulation on the analog signal output from the DAC 180b.
  • the up-converter 220a up-converts the signal output from the quadrature modulator 210a to a target frequency.
  • up-converter 220b up-converts the signal output from quadrature modulator 210b to a target frequency.
  • the power combiner 240 combines the signals output from the up-converters 220a and 220b.
  • the power amplifier 230 amplifies the signal output from the power combiner 240 to a target power.
  • the outputs of the quadrature modulators 210a and 210b are combined by the power combiner 240 and the output is A configuration in which up-conversion is performed by one up-converter may be employed.
  • the signal delay time is adjusted to be the same.
  • the distortion compensation amount deteriorates because a difference occurs between the distortion compensation signal generated by the predistorter 13 and the distortion component generated by the power amplifier 230.
  • the frequency domain is converted to the time domain by inverse fast Fourier transform.
  • downsampling is performed so as to obtain a predetermined sampling rate.
  • the downsampled signal is input to the DAC 180b.
  • Upconverter 220b up-converts the output of DAC180b passing through the quadrature modulator 210b to F c2.
  • downsampling is performed so that a predetermined sampling rate is obtained between the signal adder 1710a and the DAC 180a, and the downsampled signal is input to the DAC 180a.
  • the up-converter 220a up-converts the output of the DAC 180a that has passed through the quadrature modulator 210a to F c1 . Thereby, the sampling rate of the DAC can be lowered, and an increase in power consumption due to an increase in the sampling rate can be avoided.
  • the configuration using a plurality of DACs may be configured in this manner.
  • the distortion compensation signal generation path 113 includes a signal generation unit 120a, a signal generation unit 120b, and a sub-signal generation unit 130.
  • the combining unit 1720a generates a distortion compensation signal by combining the signals output from the third-order distortion vector adjuster 1240a included in the signal generation unit 120a and the sub-third-order distortion vector adjuster 1340a included in the sub-signal generation unit 130. Output to the signal adder 1710a.
  • the above-described combining unit 1720b combines the signals output from the third-order distortion vector adjuster 1240b included in the signal generation unit 120b and the sub-third-order distortion vector adjuster 1340b included in the sub-signal generation unit 130, thereby compensating for distortion.
  • a signal is generated and output to the signal adder 1710b.
  • the adjustment processing flow in which the controller 1410 of this embodiment controls the distortion compensation signal generation path 113 is the same as that of the first embodiment.
  • the difference between the predistorter 14 of the present modification and the predistorter 13 of the second embodiment is that the number of frequency bands includes ADCs and distortion observers, and the controller refers to the measurement results of each distortion observer. That is.
  • the difference in the feedback signal generator is that it includes a power distributor that distributes the output signal from the directional coupler, and that there are as many downconverters and quadrature demodulators as the number of frequency bands.
  • FIG. 20 is a block diagram showing the overall configuration of the predistorter 14 and peripheral devices according to this modification.
  • FIG. 21 is a block diagram showing a configuration of a distortion compensation signal generation path 114 provided in the predistorter 14 according to this modification.
  • Peripheral devices of this modification are a signal generator 40, an amplifier 21, a feedback signal generator 31, and an output terminal 50.
  • the predistorter 14 of the present modification includes a distortion compensation signal generation path 114, a control section 142, linear transmission paths 151a and 151b, a signal distribution section 161, a signal synthesis section 171, a DAC 180a, a DAC 180b, an ADC 190a, and an ADC 190b.
  • the feedback signal generator 31 includes a directional coupler 310, down converters 320a and 320b, quadrature demodulators 330a and 330b, and a power distributor 340.
  • the power distributor 340 distributes the feedback signal output from the directional coupler 310 to the down converter 320a and the down converter 320b.
  • the down converter 320a down-converts the signal output from the directional coupler 310 to a predetermined frequency.
  • the down-converter 320a passes only a signal using the first frequency band.
  • the down converter 320b down-converts the feedback signal output from the directional coupler 310 to a predetermined frequency.
  • the down-converter 320b passes only a signal using the second frequency band.
  • the quadrature demodulator 330a demodulates the signal output from the down converter 320a into an I-phase signal and a Q-phase signal.
  • quadrature demodulator 330b demodulates the signal output from down converter 320b into an I-phase signal and a Q-phase signal.
  • the output of the directional coupler 310 is received with only one down converter 320, and the output of the down converter 320 is distributed to the quadrature demodulators 330a and 330b by the distributor 340.
  • the number of parts may be reduced.
  • the control unit 142 includes strain observers 1422a and 1422b and a controller 1412.
  • the distortion observer 1422a observes a distortion component generated in the vicinity of the first frequency band, and transmits the measurement result to the controller 1412.
  • the distortion observer 1422b observes a distortion component generated in the vicinity of the second frequency band, and transmits the measurement result to the controller 1412.
  • the distortion observers 1422a and 1422b may be configured by analog circuits.
  • the configurations of the distortion observers 1422a and 1422b for example, the number of frequency bands for which power is desired to be measured, two band-pass filters and two power measuring instruments can be used.
  • the ADC 190a is installed between the strain observer 1422a and the controller 1412
  • the ADC 190b is installed between the strain observer 1422b and the controller 1412.
  • the distortion observer 1422a passes only the signal of the frequency band whose power is to be measured by the band pass filter with respect to the feedback signal output from the quadrature demodulator 330a, and measures the power of the signal output from the band pass filter by the power meter. To do.
  • the measurement result is transmitted to the controller 1412 via the ADC 190. At this time, if power in a desired frequency band can be measured from the signal output from the down converter 320a, the quadrature demodulator 330a may not be used.
  • the distortion observer 1422b passes only the signal in the frequency band whose power is to be measured by the bandpass filter with respect to the signal output from the down converter 320b or the feedback signal output from the quadrature demodulator 330b, and the bandpass filter Measure the power of the output signal with a power meter.
  • the measurement result is transmitted to the controller 1412 via the ADC 190b. At this time, if power in a desired frequency band can be measured from the signal output from the down converter 320b, the quadrature demodulator 330b may not be used.
  • the difference between the predistorter 15 of this modification and the predistorter 13 (FIG. 18) of the second embodiment is that two signal generators 40a and 40b and two signal distributors 1610a and 1610b are used. In other words, signals in two frequency bands are separately input to the distortion compensation signal generation path 115.
  • the difference from the distortion compensation signal generation path 113 (FIG. 19) is that the distribution unit 1622 includes two distributors 1630 a and 1630 b and a combiner 1640.
  • FIG. 22 is a block diagram showing the overall configuration of the predistorter 15 and peripheral devices according to this modification.
  • FIG. 23 is a block diagram showing a configuration of a distortion compensation signal generation path 115 provided in the predistorter 15 according to this modification.
  • Peripheral devices of this modification are signal generators 40 a and 40 b, an amplifier 21, a feedback signal generator 30, and an output terminal 50.
  • the signal generators 40a and 40b respectively generate a signal in the first frequency band and a signal in the second frequency band, and supply them to the distributors 1610a and 1610b, respectively.
  • both signal generators 40a and 40b may be baseband signals.
  • the processing speed of the signal processing unit can be reduced, and a predistorter can be realized by a signal processing unit such as a DSP (digital signal processor) or FPGA (field programmable array) having a low operation clock.
  • the up-converter 220b sets the center frequency of the signal output from the DAC 180b that has passed through the quadrature modulator 210b to a predetermined frequency interval with respect to the center frequency of the signal output from the up-converter 220a.
  • the predistorter 15 of this modification includes a distortion compensation signal generation path 115, a control unit 140, linear transmission paths 150a and 150b, a signal distribution unit 163, a signal synthesis unit 171, a DAC 180a, a DAC 180b, and an ADC 190.
  • the signal distributor 163 includes distributors 1610 a and 1610 b and a distributor 1622.
  • the signal distributor 1610a distributes the input signal output from the signal generator 40a to the linear transmission path 150a and the distortion compensation signal generation path 115.
  • the signal distributor 1610b distributes the input signal output from the signal generator 40b to the linear transmission path 150b and the distortion compensation signal generation path 115.
  • the distributor 1622 includes a distributor 1630a, a distributor 1630b, and a combiner 1640.
  • the distributor 1630a distributes the input signal output from the signal distributor 1610a to the signal generator 120a and the combiner 1640.
  • distributor 1630b distributes the input signal output from signal distributor 1610b to signal generator 120b and combiner 1640.
  • the combiner 1640 combines the signal output from the distributor 1630a and the signal output from the distributor 1630b and outputs the combined signal to the sub-signal generator 130.
  • the linear transmission path 150a includes a delay unit 1510a.
  • the delay unit 1510a outputs a signal output from the signal distributor 1610a so that the delay time of the output of the delay unit 1510a matches the delay time of the distortion compensation signal input to the signal adder 1710a via the distortion compensation signal generation path 115.
  • Delay Similarly, the linear transmission path 150b includes a delay device 1510b.
  • the delay unit 1510b outputs a signal output from the signal distributor 1610b so that the delay time of the output of the delay unit 1510b matches the delay time of the distortion compensation signal input to the signal adder 1710b via the distortion compensation signal generation path 115. Delay.
  • the power amplifier Distortion components are generated not only in the vicinity of the band of the signal S1 and in the vicinity of the band of the signal S2, but are also generated at frequencies separated by the frequency interval of the signal with respect to the center frequency of each signal. For example, when the frequency interval between the signal 1 and the signal 2 is 100 MHz, distortion components are respectively generated at a frequency that is 100 MHz lower than the center frequency of the signal 1 and a frequency that is 100 MHz higher than the center frequency of the signal 2.
  • this distortion component is normally suppressed by a radio circuit such as a duplexer (not shown) via an output terminal.
  • a radio circuit such as a duplexer (not shown)
  • adding a radio circuit to suppress the distortion component increases the loss from the output terminal to the antenna, and adds a radio circuit. Therefore, the problem that cost and a circuit scale increase arises.
  • the components that compensate for these distortion components are suppressed by the sub digital filters 1310a and 1310b, respectively. In order to solve this problem, it can be configured as in the third embodiment.
  • FIG. 24 is a block diagram showing the overall configuration of the predistorter 16 and peripheral devices according to this embodiment.
  • FIG. 25 is a block diagram illustrating a configuration of a distortion compensation signal generation path 116 provided in the predistorter 16 according to the present embodiment.
  • the predistorter 16 of this embodiment includes a distortion compensation signal generation path 116, a control unit 143, a linear transmission path 150, a signal distribution unit 160, a signal synthesis unit 170, a DAC 180, and an ADC 190.
  • the control unit 143 includes a controller 1413 and a strain observer 1423.
  • the distortion observer 1423 includes not only the distortion components in the vicinity of the signal S1 and in the vicinity of the signal S2 from the signal output from the ADC 190, but also the distortion component generated from the signal S1 at a frequency lower by the frequency interval between the signals S1 and S2 and the signal from the signal S2.
  • the power of the distortion component generated at a frequency higher by the frequency interval between S1 and signal S2 can be measured with a predetermined bandwidth. Since these latter two distortion components do not include the components to be transmitted via the antenna, the frequencies of these distortion components are respectively centered, for example, the third-order distortion component lower band shown in FIG. It is preferable to measure power in the same bandwidth as from the lower end of 3DL1 to the upper end of third-order distortion component upper band 3DU1.
  • the distortion compensation signal generation path 116 includes signal generation units 120 a and 120 b and a sub signal generation unit 133.
  • the sub-signal generating unit 133 includes a sub-third-order distortion generator 1320, a phase adjuster 1350a, a phase adjuster 1350b, a combiner 1360, a sub-distributor 1331, sub-digital filters 1310a, 1310b, 1310c, 1310d, and a sub-third-order distortion vector. It includes regulators 1340a, 1340b, 1340c, 1340d.
  • the sub distributor 1331 distributes the signal output from the combiner 1360 to the sub digital filters 1310a, 1310b, 1310c, and 1310d.
  • the sub digital filter 1310c passes a signal corresponding to a distortion component generated at a frequency lower than the center frequency of the signal S1 by the frequency interval between the signal S1 and the signal S2, and generates a subcarrier intermodulation distortion signal. It is assumed that the bandwidth that the sub-digital filter 1310c passes is determined in advance.
  • Sub-third-order distortion vector adjuster 1340c adjusts the phase and amplitude of the sub-carrier intermodulation distortion signal output from sub-digital filter 1310c based on the control information provided from controller 1413, thereby adjusting the sub-carrier inter-modulation distortion compensation signal. Is generated and output to the combining unit 1721.
  • the sub digital filter 1310d passes a signal corresponding to a distortion component generated at a frequency higher than the center frequency of the signal S2 by the frequency interval between the signal S1 and the signal S2, and generates a subcarrier intermodulation distortion signal. It is assumed that the bandwidth through which the sub digital filter 1310d passes is also determined in advance.
  • the sub third-order distortion vector adjuster 1340d adjusts the phase and amplitude of the subcarrier intermodulation distortion signal output from the sub digital filter 1310d based on the control information given from the controller 1413, thereby adjusting the subcarrier intermodulation distortion compensation signal. Is generated and output to the combining unit 1721.
  • the synthesizer 1721 synthesizes the signals output from the third-order distortion vector adjusters 1240a and 1240b and the sub-third-order distortion vector adjusters 1340a, 1340b, 1340c, and 1340d, generates a distortion compensation signal, and supplies the signal to the signal adder 1710. Output.
  • FIG. 26 shows an adjustment processing flow P31 in which the controller 1413 of this embodiment controls the distortion compensation signal generation path 116.
  • the adjustment process flow P31 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), and sub-third-order distortion.
  • the adjustment of the vector adjuster 1340b (S1340b), the adjustment of the sub-third-order distortion vector adjuster 1340c (S1340c), and the adjustment of the sub-third-order distortion vector adjuster 1340d (S1340d) are sequentially performed.
  • the adjustment of the sub third-order distortion vector adjuster 1340c refers to the result of measuring the power of the distortion component generated by the power amplifier 230 corresponding to the signal output from the sub digital filter 1310c with the distortion observer 1423, and the third-order distortion vector.
  • the phase value and the amplitude value are adjusted respectively in the same procedure as the adjustment of the adjuster 1240a.
  • the adjustment of the sub third-order distortion vector adjuster 1340d refers to the result of measuring the distortion component power generated by the power amplifier 230 corresponding to the signal output from the sub digital filter 1310d with the distortion observer 1423.
  • the phase value and the amplitude value are respectively adjusted in the same procedure as the adjustment of the next distortion vector adjuster 1240a.
  • the adjustment process flow of the controller 1413 may be configured as an adjustment process flow P32.
  • FIG. 27 shows an adjustment processing flow P32 in which the controller 1413 of this embodiment controls the distortion compensation signal generation path 116.
  • the distortion observer 1423 measures the power of each band of the distortion component (S904). . Determining power measured in band or all is below a predetermined threshold value P TH (S994). If the power of all the bands threshold P TH or less, and terminates the adjustment process P32. When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a. A series of repetition processing is repeated until the condition of S994 is satisfied or a predetermined number of times.
  • the distortion observer 1423 in addition to the power of each band of the distortion component, the distortion observer 1423 generates the power within the distortion component band generated at a frequency lower than the center frequency of the signal S1 by the frequency interval between the signal S1 and the signal S2, and the center of the signal S2.
  • the power in the distortion component band generated at a frequency higher than the frequency by the frequency interval between the signal S1 and the signal S2 is measured.
  • FIG. 28 shows an adjustment processing flow P330 in which the controller 1413 of this embodiment controls the distortion compensation signal generation path 116.
  • the adjustment process flow P33 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), and sub-third-order distortion.
  • the vector adjuster 1340b is adjusted (S1340b) in order, and the powers of the third-order distortion component upper band 3DU1, the third-order distortion component lower band 3DL1, the third-order distortion component upper band 3DU2, and the third-order distortion component lower band 3DL2, respectively. Measure (S905).
  • Determining power measured in band or all is below a predetermined threshold value P TH (S995).
  • the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a.
  • the adjustment of the sub third-order distortion vector adjuster 1340c (S1340c) and the adjustment of the sub-third order distortion vector adjuster 1340d (S1340d) are performed in order, and the frequency is lower than the center frequency of the signal S1 by the frequency interval between the signals S1 and S2.
  • the power in the distortion component band generated at a frequency higher than the center frequency of the signal S2 by the frequency interval between the signals S1 and S2 are measured (S906).
  • FIG. 29 shows an adjustment processing flow P34 in which the controller 1413 of this embodiment controls the distortion compensation signal generation path 116.
  • the adjustment process flow P34 sequentially performs adjustment of the third-order distortion vector adjuster 1240a (S1240a) and adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a) in order, and the third-order distortion component upper band 3DU1 and the third-order distortion component lower side
  • the power of band 3DL1 is measured (S902). Determining power measured in band or all is below a predetermined threshold value P TH (S992).
  • P TH predetermined threshold value
  • the third-order distortion vector adjuster 1240b (S1240b) and the sub-third-order distortion vector adjuster 1340b are adjusted in order (S1340b), and the third-order distortion component upper band 3DU2 and the third-order distortion component lower band 3DL2 are adjusted.
  • Each power is measured (S903). Determining power measured in band or all is below a predetermined threshold value P TH (S993). When the condition is not satisfied, the process returns to the adjustment (S1240b) of the third-order distortion vector adjuster 1240b.
  • the adjustment of the sub third-order distortion vector adjuster 1340c (S1340c) and the adjustment of the sub-third order distortion vector adjuster 1340d (S1340d) are performed in order, and the frequency is lower by the frequency interval between the signal S1 and the signal S2 And the power in the distortion component band generated at a frequency higher than the center frequency of the signal S2 by the frequency interval between the signals S1 and S2 are measured (S906). Determining power measured in band or all is below a predetermined threshold value P TH (S996). When the condition is not satisfied, the process returns to the adjustment (S1340c) of the sub third-order distortion vector adjuster 1340c. When all the conditions are satisfied in S992, S993, and S996, the adjustment process flow P34 is ended (S999).
  • the adjustment of the sub-third-order distortion vector adjuster 1340c (S1340c) and the adjustment of the sub-third-order distortion vector adjuster 1340d (S1340d) may be performed in parallel.
  • the sub third-order distortion vector adjuster 1340c is adjusted (S1340c) to measure and measure the power in the distortion component band generated at a frequency lower than the center frequency of the signal S1 by the frequency interval between the signal S1 and the signal S2. It is determined whether the power in the determined band is equal to or less than a predetermined threshold value PTH .
  • the process returns to the adjustment (S1340c) of the sub third-order distortion vector adjuster 1340c.
  • the case where the center frequencies of the signal S1 and the signal S2 are separated as shown in FIG. 4 has been described.
  • the center frequencies of the signal S1 and the signal S2 are close to each other, that is, the bands of the signal S1 and the signal S2 are continuous.
  • the same idea can be applied to the case.
  • the distortion component generated in the same band as the signal S1 or in a frequency lower than the signal S1 is compensated, the distortion component of 3DU1 in FIG. 10 is generated in the same band as the signal S1, and thus the distortion component of 3DU1 is not observed.
  • the distortion component is observed only in the 3DL1 band.
  • a distortion component is generated only in the 3DL1 band, for example, an indicator such as EVM (error vector ⁇ magnitude) of the signal S2 is observed, and the amplitude and phase of the signal that compensates for the distortion component are adjusted so as to improve the EVM. Good.
  • EVM error vector ⁇ magnitude
  • the distortion component of 3DL2 is the same band as the signal S1, and thus cannot be observed. Therefore, only the distortion component in the band of 3DU2 Observe.
  • the distortion components cannot be compensated for when the bands passed by the sub digital filters 1310a and 1310c overlap, it is not a configuration using the sub digital filters 1310a, 1310b, 1310c, and 1310d, but the center of the signal S1 is not provided in the third order distortion calculator. It is desirable to have a function of generating a distortion component generated at a frequency lower than the frequency by the frequency interval between the signal S1 and the signal S2. The same applies when the bands passed by the sub digital filters 1310b and 1310d overlap.
  • the difference between the predistorter 17 of the present modification and the predistorter 16 of the third embodiment is that two DACs are added, the output of the distortion compensation signal generation path 117 is three, and the distortion compensation signal generation path Are output to different DACs.
  • the difference between the amplifying devices is that quadrature modulators 210 and up-converters 220 corresponding to the number of DACs are provided, a power combiner 240 that combines the outputs of the up-converter 220 is included, and a signal that has passed through the power combiner 240 is received. Output to the power amplifier 230.
  • FIG. 30 is a block diagram showing the overall configuration of the predistorter 17 and peripheral devices according to this modification.
  • FIG. 31 is a block diagram showing a configuration of a distortion compensation signal generation path 117 included in the predistorter 17 according to this modification.
  • the peripheral devices of this modification are a signal generator 40, an amplifier 22, a feedback signal generator 30, and an output terminal 50.
  • the predistorter 17 of this modification includes a distortion compensation signal generation path 117, a control section 143, a linear transmission path 150, a signal distribution section 160, a signal synthesis section 170, a DAC 180a, a DAC 180b, a DAC 180c, and an ADC 190.
  • the DAC 180a converts the digital signal output from the signal synthesis unit 170 into an analog signal.
  • the DAC 180b converts the digital signal output from the sub third-order distortion vector adjuster 1340c included in the sub signal generation unit 133 into an analog signal.
  • the DAC 180c converts the digital signal output from the sub third-order distortion vector adjuster 1340d included in the sub signal generation unit 133 into an analog signal.
  • the amplification device 22 includes quadrature modulators 210a, 210b, 210c, up-converters 220a, 220b, 220c, a power amplifier 230, and a power combiner 240.
  • the quadrature modulator 210a performs quadrature modulation on the analog signal output from the DAC 180a.
  • the quadrature modulator 210b performs quadrature modulation on the analog signal output from the DAC 180b.
  • the quadrature modulator 210c performs quadrature modulation on the analog signal output from the DAC 180c.
  • the up-converter 220a up-converts the signal output from the quadrature modulator 210a to a target frequency.
  • the up-converter 220b up-converts the signal output from the quadrature modulator 210b to a target frequency.
  • up-converter 220c up-converts the signal output from quadrature modulator 210c to a target frequency.
  • Power combiner 240 combines the signals output from up-converters 220a, 220b, and 220c.
  • the power amplifier 230 amplifies the signal output from the power combiner 240 to a target power.
  • the outputs of the quadrature modulators 210a, 210b, and 210c are combined by the power combiner 240.
  • a configuration may be adopted in which up-conversion is performed up to a predetermined frequency with one up-converter.
  • the predistorter To increase the distortion compensation amount of the predistorter, it is effective to generate a compensation signal capable of compensating for higher order distortion components such as a 5 to N D.
  • FIG. 32 is a block diagram showing the overall configuration of the predistorter 18 and peripheral devices according to this embodiment.
  • FIG. 33 is a block diagram illustrating the configuration of the signal generators 123a and 123b in the distortion compensation signal generation path 118 provided in the predistorter 18 according to the fourth embodiment of the present invention.
  • FIG. 34 is a block diagram showing the configuration of the sub-signal generator 134 in the distortion compensation signal generation path 118 provided in the predistorter 18 according to this embodiment.
  • the predistorter 18 of this embodiment includes a distortion compensation signal generation path 118, a control unit 144, a linear transmission path 150, a signal distribution unit 161, a signal synthesis unit 172, a DAC 180, and an ADC 190.
  • the control unit 144 includes a controller 1414 and a strain observer 1424.
  • the distortion observer 1424 measures the power in the band corresponding to the fifth-order distortion component in addition to the third-order distortion component generated by the power amplifier 230 for each predetermined bandwidth, and the measurement result is the controller 1414. To communicate.
  • the controller 1414 controls the distortion compensation signal generation path 118 based on the measurement result of the distortion observer 1424.
  • the distortion compensation signal generation path 118 includes signal generation units 123 a and 123 b and a sub signal generation unit 134.
  • the signal generator 123a includes a digital filter 1210a, a distributor 1230c, a third-order distortion generator 1220a, a third-order distortion vector adjuster 1240a, a fifth-order distortion generator 1250a, and a fifth-order distortion vector adjuster 1260a.
  • the distributor 1230c distributes the individual carrier input signal output from the digital filter 1210a to the third-order distortion generator 1220a, the fifth-order distortion generator 1250a, and the sub-signal generator 134.
  • the fifth-order distortion generator 1250a generates an individual carrier distortion signal by raising the individual carrier input signal output from the distributor 1230c to the fifth power to generate a fifth-order distortion component.
  • the fifth-order distortion vector adjuster 1260a adjusts the phase and amplitude of the individual carrier distortion signal output from the fifth-order distortion generator 1250a based on the control information given from the controller 1414 to generate an individual carrier distortion compensation signal. And output to the combining unit 1722.
  • the signal generator 123b includes a digital filter 1210b, a distributor 1230d, a third-order distortion generator 1220b, a third-order distortion vector adjuster 1240b, a fifth-order distortion generator 1250b, and a fifth-order distortion vector adjuster 1260b.
  • the distributor 1230d distributes the individual carrier input signal output from the digital filter 1210b to the third-order distortion generator 1220b, the fifth-order distortion generator 1250b, and the sub-signal generator 134.
  • the fifth-order distortion generator 1250b generates an individual carrier distortion signal by raising the individual carrier input signal output from the distributor 1230d to the fifth power to generate a fifth-order distortion component.
  • the fifth-order distortion vector adjuster 1260b adjusts the phase and amplitude of the individual carrier distortion signal output from the fifth-order distortion generator 1250b based on the control information given from the controller 1414 to generate an individual carrier distortion compensation signal. And output to the combining unit 1722.
  • the sub-signal generator 134 includes a third-order distortion calculator 1370, sub-third-order distortion vector adjusters 1340a and 1340b, a fifth-order distortion calculator 1375, and sub-fifth distortion vector adjusters 1380a, 1380b, and 1380c. Including 1380d.
  • the fifth-order distortion calculator 1375 generates a carrier intermodulation distortion signal from the individual carrier input signal output from the distributor 1230c and the individual carrier input signal output from the distributor 1230d.
  • the signal output from the distributor 1230c is s 1 (t) and the signal output from the distributor 1230d is s 2 (t)
  • the fifth-order distortion component d E (t) is It can be expressed as (5).
  • the distortion component including the same frequency band as s 1 (t) in d E (t) is
  • the distortion component that contains the same frequency band as s 2 (t) is,
  • the fifth-order distortion calculator 1375 generates a carrier intermodulation distortion signal from the individual carrier input signal s 1 (t) output from the distributor 1230c and the individual carrier input signal s 2 (t) output from the distributor 1230d. , Output to the sub fifth-order distortion vector adjusters 1380a to 1380d, respectively.
  • 4 s 1 (t) is sent to the sub fifth-order distortion vector adjuster 1380a and 6
  • the carrier intermodulation distortion signal calculated by 2 s 1 (t) is sent to the sub fifth order distortion vector adjuster 1380b, and the carrier intermodulation calculated by 3
  • the distortion signal is input to the sub fifth order distortion vector adjuster 1380c, and the carrier intermodulation distortion signal calculated by 6
  • 2 s 2 (t) is the sub fifth order distortion vector. It is assumed that it is output to the adjuster 1380d.
  • the sub fifth-order distortion vector adjusters 1380a to 1380d adjust the phase and amplitude of the carrier intermodulation distortion signal output from the fifth-order distortion calculator 1375 based on the control information given from the controller 1414, respectively.
  • a distortion compensation signal is generated and output to the synthesis unit 1722.
  • the combining unit 1722 outputs the outputs from the third-order distortion vector adjusters 1240a and 1240b and the fifth-order distortion vector adjusters 1260a and 1260b, the sub-third-order distortion vector adjusters 1340a and 1340b, and the sub-order fifth-order distortion vector adjusters 1380a to 1380d.
  • the signals are combined and output to the signal adder 1710.
  • FIG. 35 shows an adjustment processing flow P41 in which the controller 1414 of this embodiment controls the distortion compensation signal generation path 118.
  • the adjustment process flow 12 includes adjustment of the third-order distortion vector adjuster 1240a (S1240a), adjustment of the sub-third-order distortion vector adjuster 1340a (S1340a), adjustment of the third-order distortion vector adjuster 1240b (S1240b), and sub-third-order distortion.
  • Adjustment of vector adjuster 1340b Adjustment of fifth-order distortion vector adjuster 1260a (S1260a) Adjustment of sub-5th-order distortion vector adjuster 1380a (S1380a) Adjustment of sub-5th-order distortion vector adjuster 1380b (S1380b)
  • the adjustment of the fifth-order distortion vector adjuster 1260b (S1260b), the adjustment of the sub fifth-order distortion vector adjuster 1380c (S1380c), and the adjustment of the sub fifth-order distortion vector adjuster 1380d are sequentially performed.
  • Adjustment Process Flow P42 of Example 4 For the same reason as the adjustment process flow P12 of the first embodiment, the adjustment process flow of the controller 1414 may be configured as an adjustment process flow P42 described below.
  • FIG. 36 shows an adjustment processing flow P42 in which the controller 1414 of this embodiment controls the distortion compensation signal generation path 118.
  • the process up to the adjustment of the sub fifth-order distortion vector adjuster 1380d is performed by the same process as the adjustment process flow P41, and the distortion observer 1424 measures the power of each band of the distortion component (S901). . Determining power measured in band or all is below a predetermined threshold value P TH (S991). If the power of all the bands threshold P TH or less, and terminates the adjustment process P42. When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a. A series of repetition processing is repeated until the condition of S991 is satisfied or a predetermined number of times.
  • Adjustment Processing Flow P43 of Example 4 For the same reason as the adjustment process flow P13 of the first embodiment, the adjustment process flow of the controller 1414 may be configured as an adjustment process flow P43 described below.
  • FIG. 37 shows an adjustment processing flow P43 in which the controller 1414 of this embodiment controls the distortion compensation signal generation path 118.
  • the adjustment process flow P43 includes adjustment of the third order distortion vector adjuster 1240a (S1240a), adjustment of the sub third order distortion vector adjuster 1340a (S1340a), adjustment of the fifth order distortion vector adjuster 1260a (S1260a), and sub fifth order distortion.
  • the adjustment of the vector adjuster 1380a (S1380a) and the adjustment of the sub fifth-order distortion vector adjuster 1380b (S1380b) are sequentially performed, and the third-order distortion component upper band 3DU1, the third-order distortion component lower band 3DL1, and FIG.
  • the fifth-order distortion component upper band 5DU1 having a bandwidth twice that of the third-order distortion component upper band 3DU1 and the fifth-order distortion component having a bandwidth twice that of the third-order distortion component lower band 3DL1.
  • the power of the side band 5DL1 is measured (S907). Determining power measured in band or all is below a predetermined threshold value P TH (S997). When the condition is not satisfied, the process returns to the adjustment (S1240a) of the third-order distortion vector adjuster 1240a.
  • the higher-order distortion components are compensated for each of the signal generator 123a, the signal generator 123b, and the sub-signal generator 134 with reference to the configuration of this embodiment. And a function for adjusting the phase and amplitude of the signal.
  • the predistorter according to the present invention can be used for a transmission amplifier used in a mobile communication base station.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

　キャリアアグリゲーションを用いた場合にも電力増幅器で発生する相互変調歪成分を補償することができるプリディストータを提供する。本発明のプリディストータ（10）は、線形伝達経路（150）が入力信号を遅延させて伝達する。信号発生部（120a,120b）が入力信号に含まれるキャリアごとに個別キャリア歪信号を生成し個別キャリア歪補償信号を出力する。副信号発生部（130）が入力信号と個別キャリア歪信号からキャリア相互変調歪信号を生成し、キャリア相互変調歪補償信号を出力する。信号分配部（160）が入力信号を線形伝達経路（150）と信号発生部（120a,120b）と副信号発生部（130）に分配する。信号合成部（170）が個別キャリア歪補償信号とキャリア相互変調歪補償信号を合成して歪補償信号を生成し、入力信号と歪補償信号を合成して出力信号を生成して増幅装置（20）へ出力する。制御部（140）が信号発生部（120a,120b）と副信号発生部（130）を制御する。

Description

プリディストータ、プリディストータ制御方法
　本発明は、電力増幅器で発生する歪成分を補償するプリディストータ、プリディストータ制御方法に関する。
　電力増幅器で発生する非線形歪成分（以下、歪成分ともいう）を低減（以下、補償ともいう）する方法の１つとして、プリディストータを用いる方法が挙げられる。プリディストータは電力増幅器における非線形特性のモデルに従い歪補償信号を発生させ、電力増幅器に入力する信号にその歪補償信号を付加する。例えば、非特許文献１および非特許文献２では、べき級数に基づいた非線形特性のモデルを使用し、周波数依存性を持った歪成分を補償可能な歪補償信号を発生させる。非特許文献１および非特許文献２によると、プリディストータの入力信号をx(t)とした場合、プリディストータの出力信号y(t)は、式（１）のように表すことができる。
Figure JPOXMLDOC01-appb-M000001
ここで、第２項が歪補償信号であり、|x(t)|２x(t)はプリディストータの３次歪発生器で発生させた３次歪成分を表し、ａ１は線形利得を表し、ａ３は３次歪成分の振幅と位相を調整する３次歪ベクトル調整器に与える複素係数を表し、ｈ３(t)は３次歪ベクトル調整器の出力に周波数特性を与える周波数特性補償器のインパルス応答を表し、＊（アスタリスク）は畳み込みを表す。
　このプリディストータでは、歪補償信号はディジタル信号処理により発生させる。このとき、電力増幅器で発生する周波数依存性を持った歪成分が低減するように、ａ3とh3(t)をそれぞれ適切に調整する。
S. Mizuta, Y. Suzuki, T. Hirota, and Y. Yamao, "Digital predistortion linearizer for compensating frequency-dependent IM distortion," in Proc. 34th European Microwave Conference, pp. 1053 - 1056, Oct. 2004. S. Mizuta, Y. Suzuki, S. Narahashi, and Y. Yamao, "A New Adjustment Method for the Frequency-Dependent IMD Compensator of the Digital Predistortion Linearizer," IEEE Radio and Wireless Symposium 2006, pp. 255 - 258, Jan. 2006.
　LTE-Advancedにおいて、複数の周波数帯域（以下、キャリアともいう。）を同時に使用するキャリアアグリゲーション（以下、ＣＡという）と呼ばれる技術がある。ＣＡは大別して、図１Ａに示すように、連続した周波数帯域を使用する場合と、図１Ｂに示すように、不連続な周波数帯域を使用する場合とがある。なお、図１Ｂでは、周波数帯域間が比較的近接した例を示しているが、周波数帯域の間隔が広く離れている場合もある。
　ＣＡを用いる場合、電力増幅器の非線形特性や使用する周波数帯域などによっては、従来のプリディストータでは歪成分を十分に低減できない場合がある。以下に、２つの周波数帯域を用いた場合を例として具体的に説明する。
　１つ目の周波数帯域を用いて送信する信号をs１(t)、２つ目の周波数帯域を用いて送信する信号をs2(t)、プリディストータの入力信号x(t)をx(t)＝s1(t)＋s2(t)とすると、プリディストータの出力信号y(t)は、式（２）のように表すことができる。
Figure JPOXMLDOC01-appb-M000002
ここで、＊（上付きアスタリスク）は複素共役を示す。
　式（２）において、プリディストータの３次歪発生器で発生させた３次歪成分をdＣ(t)とすると、dＣ(t)は式（３）にように表すことができる。
Figure JPOXMLDOC01-appb-M000003
ここで、|s2(t)|２s1(t)は、s1(t)とs2(t)の相互変調歪成分である。この歪成分は、|s1(t)|２s1(t)と同じ周波数帯域に発生する。また、|s1(t)|２s2(t)も、s1(t)とs2(t)の相互変調歪成分である。この歪成分は、|s2(t)|２s2(t)と同じ周波数帯域に発生する。式（２）からわかるとおり、プリディストータでは、同じ周波数帯域に発生する複数の歪成分の位相と振幅はａ3とh3(t)によりそれぞれ一括して調整される。
　電力増幅器を高効率動作させた場合、電力増幅器の非線形特性が複雑となることが知られている。このとき、同一周波数帯域に発生する複数の歪成分において歪成分ごとに位相と振幅が異なる場合、従来のプリディストータでは歪成分ごとに位相と振幅をそれぞれ調整できないことから、電力増幅器で発生する歪成分は残留する。
　また、複数の周波数帯域を使用する場合のプリディストータとして、例えば、「特開2006 -191673号公報（参考文献１）」のように周波数帯域ごとに独立にプリディストータを用意するものがある。参考文献１のプリディストータでは、周波数帯域ごとに独立にプリディストータを用意するため、s1(t)とs2(t)の相互変調歪成分をプリディストータで発生させることができない。そのため、参考文献１のプリディストータを用いた場合であっても、電力増幅器で発生する歪成分は残留する。
　以上から、ＣＡを用いた場合、従来のプリディストータでは、s１(t)とs２(t)の相互変調歪成分を十分に低減できないことが課題となる。
　本発明はこのような点に鑑みてなされたものであり、ＣＡを用いた場合にも電力増幅器で発生する相互変調歪成分を補償することができるプリディストータを提供することを目的とする。
　上記の課題を解決するために、本発明のプリディストータは、線形伝達経路と複数の信号発生部と副信号発生部と信号分配部と信号合成部と制御部を備える。線形伝達経路は、複数のキャリアを含む入力信号を遅延させて伝達する。複数の信号発生部は、入力信号に含まれるキャリアごとに、当該キャリアによって発生する歪成分である個別キャリア歪信号を生成し、当該個別キャリア歪信号を調整して個別キャリア歪補償信号を出力する。副信号発生部は、入力信号と個別キャリア歪信号から、キャリア間で発生する相互変調歪信号を生成し、当該相互変調歪信号から、少なくともキャリアと同一の周波数帯域の成分を抽出してキャリア相互変調歪信号を生成し、当該キャリア相互変調歪信号を調整してキャリア相互変調歪補償信号を出力する。信号分配部は、入力信号を、線形伝達経路と信号発生部と副信号発生部に分配する。信号合成部は、個別キャリア歪補償信号とキャリア相互変調歪補償信号を合成して歪補償信号を生成し、線形伝達経路によって遅延された入力信号と当該歪補償信号を合成して出力信号を生成し、当該出力信号を増幅装置へ出力する。制御部は、増幅装置からの帰還信号を用いて、信号発生部と副信号発生部を制御する。
　本発明のプリディストータによれば、副信号発生部によりキャリア間の相互変調歪成分に対応する相互変調歪補償信号を独立に発生させることができ、その信号の位相と振幅をそれぞれ独立に調整できるため、ＣＡを用いた場合にも、電力増幅器で発生する相互変調歪成分を補償することができる。
キャリアアグリゲーションで使用する周波数帯域の一例を示す模式図。 キャリアアグリゲーションで使用する周波数帯域の他の例を示す模式図。 実施例１のプリディストータの全体構成を示すブロック図。 実施例１の歪補償信号発生経路の構成を示すブロック図。 電力増幅器で発生する歪成分のスペクトルを示す模式図。 実施例１のプリディストータにおける制御方法のフローチャートＰ１１。 実施例１のプリディストータにおける制御方法のフローチャートＰ１２。 実施例１のプリディストータにおける制御方法のフローチャートＰ１３。 実施例１変形例１のプリディストータの全体構成を示すブロック図。 実施例１変形例１の歪補償信号発生経路の構成を示すブロック図。 実施例１変形例２における分割帯域を説明するための模式図。 実施例１変形例２のプリディストータの全体構成を示すブロック図。 実施例１変形例２の歪補償信号発生経路の構成を示すブロック図。 実施例１変形例２の歪周波数特性補償器の構成を示すブロック図。 実施例１変形例２のプリディストータにおける制御方法のフローチャートＰ１４。 実施例１変形例２のプリディストータにおける制御方法のフローチャートＰ１５。 実施例１変形例２のプリディストータにおける制御方法のフローチャートＰ１６。 実施例１変形例２のプリディストータにおける制御方法のフローチャートＰ１７。 実施例２のプリディストータの全体構成を示すブロック図。 実施例２の歪補償信号発生経路の構成を示すブロック図。 実施例２変形例１のプリディストータの全体構成を示すブロック図。 実施例２変形例１の歪補償信号発生経路の構成を示すブロック図。 実施例２変形例２のプリディストータの全体構成を示すブロック図。 実施例２変形例２の歪補償信号発生経路の構成を示すブロック図。 実施例３のプリディストータの全体構成を示すブロック図。 実施例３の歪補償信号発生経路の構成を示すブロック図。 実施例３のプリディストータにおける制御方法のフローチャートＰ３１。 実施例３のプリディストータにおける制御方法のフローチャートＰ３２。 実施例３のプリディストータにおける制御方法のフローチャートＰ３３。 実施例３のプリディストータにおける制御方法のフローチャートＰ３４。 実施例３変形例のプリディストータの全体構成を示すブロック図。 実施例３変形例の歪補償信号発生経路の構成を示すブロック図。 実施例４のプリディストータの全体構成を示すブロック図。 実施例４の歪補償信号発生経路の構成を示すブロック図１。 実施例４の歪補償信号発生経路の構成を示すブロック図２。 実施例４のプリディストータにおける制御方法のフローチャートＰ４１。 実施例４のプリディストータにおける制御方法のフローチャートＰ４２。 実施例４のプリディストータにおける制御方法のフローチャートＰ４３。
　以下、本発明の実施の形態について詳細に説明する。なお、同じ機能を有する構成部には同じ番号を付し、重複説明を省略する。
［本発明におけるプリディストータの原理］
　実施例の説明に先立ち、本発明のプリディストータの原理を説明する。ここでは、電力増幅器が有する非線形特性のモデルを３次のべき級数とし、２つの周波数帯域を用いた場合を例とする。
　１つ目の周波数帯域を用いて送信する信号をs1(t)、２つ目の周波数帯域を用いて送信する信号をs2(t)、プリディストータの入力信号x(t)をx(t)＝s1(t)＋s2(t)とする。
　プリディストータの処理動作はディジタル信号処理で行われるため、ＦＩＲフィルタといったディジタルフィルタを用いることでx(t)からs1(t)のみを抽出することができる。抽出したs1(t)から３次歪成分dA(t)＝|s1(t)|２s1(t)を発生させる。同様に、ディジタルフィルタを用いてx(t)からs2(t)を抽出し、３次歪成分dB(t)＝|s2(t)|2s2(t)を発生させる。s1(t)とs2(t)の相互変調歪成分を発生させるため、式（３）で表されるx(t)の３次歪成分dＣ(t)からdA(t)とdB(t)を減算すると、式（Ａ－１）のように表すことができる。
Figure JPOXMLDOC01-appb-M000004
　式（Ａ－１）からディジタルフィルタを用いて、式（Ａ－２）（Ａ－３）で表せる相互変調歪成分ｄＣＡ(t)とｄＣＢ(t)をそれぞれ抽出する。
Figure JPOXMLDOC01-appb-M000005
　このようにすることで、同一の周波数帯域に発生する歪成分をそれぞれ抽出する。そして、抽出した相互変調歪成分ｄＡ(t)とｄＢ(t)とｄＣＡ(t)とｄＣＢ(t)の位相と振幅をそれぞれ個別に調整し歪補償信号とする。
　図２、図３を参照して、本発明の実施例１に係るプリディストータ１０の動作を詳細に説明する。図２は本実施例に係るプリディストータ１０と周辺装置の全体構成を示すブロック図である。図３は本実施例に係るプリディストータ１０の備える歪補償信号発生経路１１０の構成を示すブロック図である。本実施例の周辺装置は、増幅装置２０と帰還信号生成装置３０と信号発生装置４０と出力端子５０である。
　本実施例のプリディストータ１０は、歪補償信号発生経路１１０と制御部１４０と線形伝達経路１５０と信号分配部１６０と信号合成部１７０とディジタルアナログ変換器（以下、ＤＡＣという）１８０とアナログディジタル変換器（以下、ＡＤＣという）１９０を含む。
　信号発生装置４０は、Ｉ相信号とＱ相信号（以下、Ｉ／Ｑ信号ともいう）からなり、異なるＮＢ（以下、ＮＢは２以上の予め決めた整数を表す）個の周波数帯域を同時に使用するディジタル信号である入力信号を出力する。以下の説明では、ＮＢを２とした場合を例とする。
　信号分配部１６０は、分配器1610と分配部1620を含む。分配器1610は、信号発生装置４０の出力する入力信号を、線形伝達経路１５０と歪補償信号発生経路１１０に分配する。分配部1620については、後述する歪補償信号発生経路１１０の説明の中で説明する。
　線形伝達経路１５０は、遅延器1510を含む。遅延器1510は、歪補償信号発生経路１１０で生じる遅延時間だけ入力信号を遅延させる。
　信号合成部１７０は、加算器1710と合成部1720を含む。加算器1710は、線形伝達経路１５０の出力する入力信号と歪補償信号発生経路１１０の出力する歪補償信号を合成する。合成部1720については、後述する歪補償信号発生経路１１０の説明の中で説明する。
　ＤＡＣ１８０は、信号合成部１７０の出力するディジタル信号をアナログ信号へ変換する。
　増幅装置２０は、直交変調器２１０とアップコンバータ２２０と電力増幅器２３０を含む。直交変調器２１０は、ＤＡＣ１８０の出力するアナログ信号を直交変調する。アップコンバータ２２０は、直交変調器２１０の出力する信号を目的の周波数までアップコンバートする。電力増幅器２３０は、アップコンバータ２２０の出力する信号を目的とする電力に増幅する。
　出力端子５０は、増幅装置２０の出力する信号を、デュープレクサ等（図示せず）を介してアンテナへ供給する。
　帰還信号生成装置３０は、方向性結合器３１０とダウンコンバータ３２０と直交復調器３３０を含む。方向性結合器３１０は、増幅装置２０の出力する信号の一部を帰還信号生成装置３０へ取り込む。ダウンコンバータ３２０は、方向性結合器３１０の出力する信号を所定の周波数へダウンコンバートする。直交復調器３３０は、ダウンコンバータ３２０の出力する信号をＩ相信号とＱ相信号へ復調して帰還信号を生成する。
　ＡＤＣ１９０は、帰還信号生成装置３０の出力するアナログ信号をディジタル信号へ変換する。
　制御部１４０は、制御器1410と歪観測器1420を含む。歪観測器1420は、ＡＤＣ１９０の出力するディジタル信号から電力増幅器２３０で発生した歪成分の電力を予め指定した帯域幅ごとに測定する。制御器1410は、歪観測器1420の出力する観測結果を参照し、電力増幅器２３０で発生する歪成分を低減するように歪補償信号発生経路１１０を制御する。制御器1410の動作の詳細については後述する。
　図３を参照して、歪補償信号発生経路１１０の動作を詳細に説明する。歪補償信号発生経路１１０は、信号発生部１２０ａ、１２０ｂと副信号発生部１３０を含む。前述の分配部1620は、分配器1610の出力する入力信号を、信号発生部１２０ａ、１２０ｂと副信号発生部１３０に分配する。前述の合成部1720は、信号発生部１２０ａ、１２０ｂと副信号発生部１３０のそれぞれ出力する信号を合成して歪補償信号を生成し、加算器1710へ出力する。ここで、遅延器等（図示せず）を用いて、信号発生部１２０ａ、１２０ｂと副信号発生部１３０のそれぞれ出力する信号の遅延時間が同一となるように調整されているものとする。
　信号発生部１２０ａは、ディジタルフィルタ1210aと３次歪発生器1220aと分配器1230aと３次歪ベクトル調整器1240aを含む。ディジタルフィルタ1210aは、分配部1620の出力する入力信号x(t)のうち信号s1(t)を含む予め指定された周波数帯域（例えば図１Ａにおける１つの周波数帯域）の成分のみを通過させる。３次歪発生器1220aは、ＮＤ次歪成分（以下、ＮＤは３以上の予め決めた奇数を表す）を発生させるため、ディジタルフィルタ1210aの出力する信号s1(t)をＮＤ乗して、個別キャリア歪信号dA(t)を生成する。以下の説明では、ＮＤを３とした場合を例とする。分配器1230aは、３次歪発生器1220aの出力する個別キャリア歪信号dA(t)を、副信号発生部１３０と３次歪ベクトル調整器1240aに分配する。３次歪ベクトル調整器1240aは、分配器1230aの出力する個別キャリア歪信号dA(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1720へ出力する。
　信号発生部１２０ｂは、ディジタルフィルタ1210bと３次歪発生器1220bと分配器1230bと３次歪ベクトル調整器1240bを含む。ディジタルフィルタ1210bは、分配部1620の出力する入力信号x(t)のうちディジタルフィルタ1210aの通過させる周波数帯域と異なる信号s2(t)を含む周波数帯域（例えば図１Ａにおける他の１つの周波数帯域）の成分のみを通過させる。３次歪発生器1220bは、３次歪成分を発生させるため、ディジタルフィルタ1210bの出力する信号s2(t)を３乗して個別キャリア歪信号dB(t)を生成する。分配器1230bは、３次歪発生器1220bの出力する個別キャリア歪信号dB(t)を、副信号発生部１３０と３次歪ベクトル調整器1240bに分配する。３次歪ベクトル調整器1240bは、分配器1230bの出力する個別キャリア歪信号dB(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1720へ出力する。
　副信号発生部１３０は、副３次歪発生器1320と位相調整器1350a、1350bと合成器1360と副分配器1330と副ディジタルフィルタ1310a、1310bと副３次歪ベクトル調整器1340a、1340bを含む。副３次歪発生器1320は、分配部1620の出力する入力信号を３乗して式（３）で表される３次歪成分を発生させる。位相調整器1350aは、分配器1230aの出力する個別キャリア歪信号dA(t)の位相を調整する。位相調整器1350bは、分配器1230bの出力する個別キャリア歪信号dB(t)の位相を調整する。ここで、遅延器等（図示せず）を用いて、分配器1230aと1230bのそれぞれ出力する信号の遅延時間が同一となるように調整されているものとする。合成器1360は、副３次歪発生器1320と位相調整器1350aと1350bのそれぞれ出力する信号を合成し、式（Ａ－１)で表される信号を生成する。副分配器1330は、合成器1360の出力する信号を副ディジタルフィルタ1310aと1310bに分配する。副ディジタルフィルタ1310aは、副分配器1330の出力する信号のうちディジタルフィルタ1210aの通過させる周波数帯域と同じ周波数帯域の成分2|s2(t)|2s1(t)のみを通過させて、キャリア相互変調歪信号dCA(t)として出力する。副ディジタルフィルタ1310aの通過させる帯域幅は事前に定められているものとする。副ディジタルフィルタ1310bは、副分配器1330の出力する信号のうちディジタルフィルタ1210bの通過させる周波数帯域と同じ周波数帯域の成分2|s1(t)|2s2(t)のみを通過させて、キャリア相互変調歪信号dCB(t)として出力する。副ディジタルフィルタ1310bの通過させる帯域幅も事前に定められているものとする。副３次歪ベクトル調整器1340aは、副ディジタルフィルタ1310aの出力するキャリア相互変調歪信号dCA(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して相互キャリア歪補償信号を生成し、合成部1720へ出力する。副３次歪ベクトル調整器1340bは、副ディジタルフィルタ1310bの出力するキャリア相互変調歪信号dCB(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して相互キャリア歪補償信号を生成し、合成部1720へ出力する。
　位相調整器1350aと位相調整器1350bの位相設定方法を説明する。以下では、特に説明のない限り、信号発生装置４０の出力する１つ目の周波数帯域を用いて送信する信号をs1(t)、２つ目の周波数帯域を用いて送信する信号をs2(t)とする。ディジタルフィルタ1210aではs1(t)のみを通過させ、ディジタルフィルタ1210bではs２(t)のみを通過させるものとする。このとき、３次歪発生器1220aの出力する信号dA(t)は、dA(t)＝|s1(t)|２s1(t)となり、３次歪発生器1220bの出力する信号dB(t)は、dB(t)＝|s2(t)|２s2(t)となる。また、副３次歪発生器1320の出力する信号dＣ(t)は、式（４）のようになる。
Figure JPOXMLDOC01-appb-M000006
　位相調整器1350aは、dＣ(t)からdＡ(t)の成分を打ち消すようにdＡ(t)の位相を調整する。すなわち、dＡ(t)の位相を逆相とし-dＡ(t)とする。もしくは、dＡ(t)の振幅を反転させ－dＡ(t)とする。位相調整器1350bは、dＣ(t)からdＢ(t)の成分を打ち消すようにdＢ(t)の位相を調整する。すなわち、dＢ(t)の位相を逆相とし-dＢ(t)とする。もしくは、dＢ(t)の振幅を反転させ-dＢ(t)とする。s1(t), s2(t)をそれぞれディジタルフィルタ1210aおよび1210bを通過させることでdＡ(t)およびdＢ(t)の振幅がdＣ(t)に含まれるdA(t)およびdB(t)の振幅と一致しなくなっている場合には、位相調整器1350aおよび位相調整器1350bの後段に振幅を調整する図示してない振幅調整器を設置してもよい。振幅調整器は、dＡ(t)およびdＢ(t)の振幅を事前に確認し、dＣ(t)中のうち打ち消したい成分と、振幅がそれぞれ一致するように調整する。
　図４を参照して、制御部１４０の動作の詳細について説明する。図４は、電力増幅器２３０の出力する信号のスペクトルを示す模式図である。信号帯域ＳＢ１は１つ目の周波数帯域を用いて送信する信号s１(t)に対応し、信号帯域ＳＢ２は２つ目の周波数帯域を用いて送信する信号s２(t)に対応する。歪観測器1420は、図４で示すスペクトルのうち３次歪成分下側帯域３ＤＬ１と３次歪成分上側帯域３ＤＵ１と３次歪成分下側帯域３ＤＬ２と３次歪成分上側帯域３ＤＵ２で示される帯域内の電力を測定する。各３次歪成分３ＤＬ１，３ＤＵ１，３ＤＬ２，３ＤＵ２の帯域幅は信号帯域幅ＳＢ１，ＳＢ２と同じである。また、隣接チャネル漏洩電力比(ACLR)といった指標を計算する場合には、信号帯域ＳＢ１と信号帯域ＳＢ２内の電力もそれぞれ測定する。各帯域ＳＢ１，ＳＢ２の帯域幅や中心周波数Fc1, Fc2からの離調点（図４に示す離調点Fd1(-)、Fd1(+)、Fd2(-)、Fd2(+)）はそれぞれ任意に定めることができるが、無線通信システムの仕様に合わせることが望ましい。
［実施例１の調整処理フローＰ１１］
　図５に、本実施例の制御器1410が歪補償信号発生経路１１０を制御する調整処理フローＰ１１を示す。調整処理フローＰ１１は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）を順に行う。また、制御器1410は、例えば摂動法（「T. Nojima and T. Konno, “Cuber Predistortion Linearizer for Relay Equipment in 800 MHz Band Land Mobile Telephone System,”IEEE Transactions on vehicular technology, Vol. 34 , Issue 4, pp. 169-177, 1985.」参照）もしくは２次関数近似を用いる計算法（「J. Ohkawara, Y. Suzuki, and S. Narahashi, "Fast Calculation Scheme for Frequency Characteristic Compensator of Digital Predistortion Linearizer," IEEE Vehicular Technology Conference Spring 2009, proceedings, Apr. 2009.」参照）などの既知の方法により、３次歪ベクトル調整器の調整処理を行う。
＜３次歪ベクトル調整器1240aの調整＞
（摂動法の場合）
　３次歪ベクトル調整器1240aに与える位相値と振幅値の調整法として摂動法を用いた場合を説明する。制御器1410は、歪観測器1420に対し３次歪成分上側帯域３ＤＵ１もしくは３次歪成分下側帯域３ＤＬ１のいずれか一方の帯域の電力測定を指定して、その帯域内の電力を低減するように３次歪ベクトル調整器1240aの位相値と振幅値をそれぞれ調整する。最初に任意に設定した位相値XP（後述の他の３次歪ベクトル調整器1240b、副３次歪ベクトル調整器1340a、1340bの調整における初期値と同じ値である必要はない）の前後において指定した帯域内の電力PDを測定し、電力PDが減少する方向へ事前に定めたオフセット値ΔXPだけ位相を変更し、電力PDを歪観測器1420で測定する。位相値の変更と電力PDの測定を繰り返すことで、電力PDが予め定めた閾値TH以下となる位相値XPMINを求める。求めた位相値XPMINを３次歪ベクトル調整器1240aに設定する。振幅値についても同様の処理を行う。
（２次関数近似を用いる計算法の場合）
　３次歪ベクトル調整器1240aに与える位相値と振幅値の調整法として２次関数近似を用いる計算法を用いた場合を説明する。異なるＲ点（以下、Ｒは３以上の整数）の位相値（XP1，XP2，…，XPＲ）にてそれぞれ指定した帯域内の電力（PD1，PD2，…，PDＲ）を測定し、用いた位相値（XP1，XP2，…，XPＲ）と測定した電力（PD1，PD2，…，PDＲ）から、最小２乗法により、位相値に対する指定した帯域内電力の依存性を示す２次関数（PD＝a2XP2＋a1XP＋a0）の係数（a2，a1，a0）を求める。係数（a2，a1，a0）において電力PDを最小にする位相値XPMIN（＝-a1/2a2）を３次歪ベクトル調整器1240aに設定する。振幅値についても同様である。ここでは、２次関数を例として説明したが、位相値の計算において位相値に対する指定した帯域内電力の依存性として、２次関数の係数ではなく三角関数（PD＝b2cos(b1－XP)＋b0）の係数（b2，b1，b0）を最小２乗法により求めてもよい。得られた三角関数において電力PDを最小にする（すなわちb1－XP＝πである）位相値XPMIN（＝b1－π）を３次歪ベクトル調整器1240aに設定する。
　２次関数近似を用いた計算方法において、係数a2が０以下となる場合または２次関数の係数が求まらない場合、測定した電力のうち最も電力を低くした位相値をXPMINとしてもよい。また、この例では、位相値の設定後に振幅値の設定を行っているが、電力増幅器２３０で発生する歪成分の感度が位相値に比べ振幅値のほうが高い場合などは、振幅値の設定を先に行ってもよい。
　最小２乗法を用いて２次関数を特定するためにはＲを少なくとも３とする必要があるが、Ｒを大きくすることでより高精度に近似できることから、計算時間などの要求条件が許す範囲内でＲを３より大きな値としてよい。また、Ｒは位相値と振幅値の設定で同数にするのが最も簡易であるが、位相値もしくは振幅値のどちらか一方の近似精度を高める必要がある場合は、位相値と振幅値の設定でＲを異なる値としてもよい。
＜副３次歪ベクトル調整器1340aの調整＞
　副３次歪ベクトル調整器1340aの調整は、３次歪ベクトル調整器1240aと同様である。
＜３次歪ベクトル調整器1240b、副３次歪ベクトル調整器1340bの調整＞
　３次歪ベクトル調整器1240bと副３次歪ベクトル調整器1340bの調整は、３次歪成分上側帯域３ＤＵ２もしくは３次歪成分下側帯域３ＤＬ２のいずれか一方の帯域を指定し、その帯域内の電力を低減するように、３次歪ベクトル調整器1240aの調整と同様の手順で、３次歪ベクトル調整器1240bと副３次歪ベクトル調整器1340bの位相値と振幅値をそれぞれ調整する。この際、要求される近似精度によって、Ｒの値を３次歪ベクトル調整器1240aの場合とそれぞれ異なる値としてもよい。
　摂動法を用いた場合、２次関数近似を用いる計算法に比べ、位相値と振幅値の設定にかかる処理時間が長くなるが、プリディストータの歪補償量が大きく取れる場合がある。一方、２次関数近似を用いる計算法を用いた場合、摂動法よりも短い時間で位相値と振幅値をそれぞれ設定できる。位相値と振幅値の設定は、処理に要する時間や求める歪補償量に応じて適宜選択すればよい。また、どちらか一方の方法を選択するのではなく、組み合わせてもよい。
［実施例１の調整処理フローＰ１２］
　電力増幅器２３０で発生する各帯域の歪成分は相互に依存する関係がある。そのため、調整処理フローＰ１１のように３次歪ベクトル調整器1240aの調整から副３次歪ベクトル調整器1340bの調整までをそれぞれ１度しか行わない場合、プリディストータで十分に歪成分を補償できない場合がある。この場合には、制御器1410の処理フローを、調整処理フローＰ１２としてもよい。
　図６に、本実施例の制御器1410が歪補償信号発生経路１１０を制御する調整処理フローＰ１２を示す。調整処理フローＰ１２は、調整処理フローＰ１１と同様の処理により、副３次歪ベクトル調整器1340bの調整までを行った後、歪観測器1420で歪成分の各帯域の電力を測定する（S901）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S991）。すべての帯域の電力が閾値PＴＨ以下であれば、調整処理フローＰ１２を終了する。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一連の繰り返し処理を、S991で条件を満たすまで、もしくは予め定めた回数だけ繰り返す。
　上述の通り、歪成分は相互に依存する関係があるため、この影響が大きい場合には、繰り返し回数を減らす観点から、処理の順番を、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340bの調整（S1340b）、３次歪ベクトル調整器1240bの調整（S1240b）の順としてもよい。また、３次歪ベクトル調整器1240aの調整（S1240a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340aの調整（S1340a）、副３次歪ベクトル調整器1340bの調整（S1340b）の順としてもよい。電力増幅器ごとに特性が異なる場合があることから、取りうる組み合わせにおいてどの順番に行うことで最も少ない繰り返し回数で閾値PＴＨ以下に到達するかを予め確認し、その確認した順番で処理を行うこととしてもよい。
［実施例１の調整処理フローＰ１３］
　調整処理フローＰ１１および調整処理フローＰ１２では、３次歪ベクトル調整器1240aから副３次歪ベクトル調整器1340bまでの調整を予め定めた順番で行なっているが、調整処理フローＰ１３のように並列に処理するものとしてもよい。歪成分の相互に依存する関係による影響が小さい場合には、周波数帯域ごとに独立して並列に処理を行うことで、より短い処理時間で閾値PＴＨ以下にすることができる場合がある。
　図７に、本実施例の制御器1410が歪補償信号発生経路１１０を制御する調整処理フローＰ１３を示す。調整処理フローＰ１３は、３次歪ベクトル調整器1240aの調整（S1240a）と副３次歪ベクトル調整器1340aの調整（S1340a）を順に行い、３次歪成分下側帯域３ＤＬ１と３次歪成分上側帯域３ＤＬ１内の電力をそれぞれ測定する（S902）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S992）。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一方、３次歪ベクトル調整器1240bの調整（S1240b）と副３次歪ベクトル調整器1340bの調整（S1340b）を順に行い、３次歪成分上側帯域３ＤＵ２と３次歪成分下側帯域３ＤＬ２内の電力をそれぞれ測定する（S903）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S993）。条件を満たさない場合、３次歪ベクトル調整器1240bの調整（S1240b）に戻る。S992とS993でいずれも条件を満たす場合、調整処理フローＰ１３を終了する（S999）。
　上記のいずれの調整処理フローにおいても、閾値PＴＨの値はただ１つの値としても、帯域ごとに閾値を設定してもよいが、求められる歪成分の許容値に応じて各帯域の閾値を設定することが望ましい。後述するいずれの実施例もしくは変形例においても同様である。
　電力増幅器の非線形特性は、電力増幅器に入力する信号の平均電力もしくは瞬時電力に依存することがある。そのため、電力増幅器に入力する信号の平均電力もしくは瞬時電力に応じて３次歪ベクトル調整器に与える振幅と位相を参照するルックアップテーブルを用いてもよい。平均電力を指標とする場合、予め定めた平均電力ごとに上述した調整処理フローを用いて３次歪ベクトル調整器に与えるべき振幅と位相を事前に求め、平均電力に対応付けてその振幅と位相をルックアップテーブルに記録する。所望の信号を増幅する際にプリディストータに入力する信号の平均電力を観測し、その平均電力に対応する３次歪ベクトル調整器の振幅と位相をそれぞれ用いる。これにより、平均電力に応じて３次歪ベクトル調整器の振幅と位相を変更できるため、振幅と位相を固定した場合に比べより歪成分を補償できる場合がある。瞬時電力に応じて振幅と位相を参照する場合も同様である。
［実施例１の変形例１］
　歪補償信号発生経路の構成を簡易化するため、下記の変形例のように構成することができる。本変形例では、実施例１と比較して、副３次歪発生器1320と位相調整器1350a、1350bと合成器1360と副分配器1330と副ディジタルフィルタ1310a, 1310bの替わりに、３次歪算出器1370を備えることで、部品点数を削減することができ、歪補償信号発生経路の構成を簡易化できる。
　図８、図９を参照して、本発明の実施例１の変形例１に係るプリディストータ１１の動作を詳細に説明する。図８は本変形例に係るプリディストータ１１と周辺装置の全体構成を示すブロック図である。図９は本変形例に係るプリディストータ１１の備える歪補償信号発生経路１１１の構成を示すブロック図である。
　本変形例のプリディストータ１１は、歪補償信号発生経路１１１と制御部１４０と線形伝達経路１５０と信号分配部１６１と信号合成部１７０とＤＡＣ１８０とＡＤＣ１９０を含む。信号分配部１６１は、分配器1610と分配部1621を含む。歪補償信号発生経路１１１は、信号発生部１２１ａ、１２１ｂと副信号発生部１３１を含む。分配部1621は、分配器1610の出力する入力信号x(t)を、信号発生部１２１ａと１２１ｂに分配する。
　信号発生部１２１ａは、ディジタルフィルタ1210aと分配器1230aと３次歪発生器1220aと３次歪ベクトル調整器1240aを含む。ディジタルフィルタ1210aは、分配部1621の出力する入力信号x(t)のうち予め指定された周波数帯域の成分のみを通過させ、個別キャリア入力信号s1(t)を生成する。分配器1230aは、ディジタルフィルタ1210aの出力する個別キャリア入力信号s1(t)を、副信号発生部１３１と３次歪発生器1220aに分配する。３次歪発生器1220aは、３次歪成分を発生させるため、分配器1220aの出力する個別キャリア入力信号s1(t)を３乗して、個別キャリア歪信号dA(t)を生成する。３次歪ベクトル調整器1240aは、３次歪発生器1220aの出力する個別キャリア歪信号dA(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1720へ出力する。
　信号発生部１２１ｂは、ディジタルフィルタ1210bと分配器1230bと３次歪発生器1220bと３次歪ベクトル調整器1240bを含む。ディジタルフィルタ1210bは、分配部1621の出力する入力信号x(t)のうち予め指定された周波数帯域の成分のみを通過させ、個別キャリア入力信号s2(t)を生成する。分配器1230bは、ディジタルフィルタ1210bの出力する個別キャリア入力信号s2(t)を、副信号発生部１３１と３次歪発生器1220bに分配する。３次歪発生器1220bは、３次歪成分を発生させるため、分配器1220bの出力する個別キャリア入力信号s2(t)を３乗して、個別キャリア歪信号dB(t)を生成する。３次歪ベクトル調整器1240bは、３次歪発生器1220bの出力する個別キャリア歪信号dB(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1720へ出力する。
　副信号発生部１３１は、３次歪算出器1370と副３次歪ベクトル調整器1340a、1340bを含む。３次歪算出器1370は、分配器1230aの出力する個別キャリア入力信号s1(t)と分配器1230bの出力する個別キャリア入力信号s2(t)からキャリア相互変調歪信号dCA(t)、dCB(t)を生成し、副３次歪ベクトル調整器1340aと1340bにそれぞれ出力する。ここで、３次歪算出器1370は、dCA(t)=2|s2(t)|２s1(t)とdCB(t)=2|s1(t)|２s2(t)をそれぞれキャリア相互変調歪信号として生成する。副３次歪ベクトル調整器1340aは、３次歪算出器1370の出力するキャリア相互変調歪信号dCA(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して相互キャリア歪補償信号を生成し、合成部1720へ出力する。副３次歪ベクトル調整器1340bは、３次歪算出器1370の出力するキャリア相互変調歪信号dCB(t)の位相と振幅を、制御器1410から与えられる制御情報に基づいて調整して相互キャリア歪補償信号を生成し、合成部1720へ出力する。
　本変形例の制御器1410が歪補償信号発生経路１１１を制御する調整処理フローは、実施例１と同様である。
　上記の実施例１および変形例１では周波数帯の数ＮＢを２とした場合を例に説明したが、ＮＢを３以上とした場合についても上記の考え方にて対応できる。具体的には、例えば実施例１であれば、歪補償信号発生経路１１０にＮＢ個の信号発生部を用意する。各信号発生部の含む３次歪発生器の出力した個別キャリア歪信号を位相調整器で調整し、副信号発生部１３０が含む副３次歪発生器1320の出力するキャリア相互変調歪信号と合成する。どの周波数帯域に歪成分が発生するかは上述の式(３)より計算できるため、入力信号と同じ周波数帯域に発生する歪成分の数だけ副ディジタルフィルタを用意し、合成器1360の出力した信号のうち通過させたい信号を取り出し、副３次歪ベクトル調整器1340により位相と振幅を調整する。もしくは、実施例１変形例１における歪補償信号発生経路１１１のように３次歪算出器1370を用意し、入力信号と同じ周波数帯域に発生する歪成分を計算により生成し、入力信号と同じ周波数帯域に発生する歪成分の数だけ副３次歪ベクトル調整器を備え、副３次歪ベクトル調整器により３次歪算出器1370の出力するキャリア相互変調歪信号の位相と振幅を調整するようにしてもよい。
［実施例１の変形例２］
　実施例１の歪補償信号発生経路１１０の構成では、歪補償信号に周波数特性を与えることができない。そのため、実施例１のプリディストータ１０では周波数依存性を持った歪成分を補償することができない。この課題を解決するために、下記の変形例のように構成することができる。本変形例では、３次歪ベクトル調整器の後段にそれぞれ３次歪周波数特性補償器を設置することで歪補償信号に周波数成分を与えることができる。
　図１１、図１２、図１３を参照して、本発明の実施例１の変形例２に係るプリディストータ１２の動作を詳細に説明する。図１１は本変形例に係るプリディストータ１２と周辺装置の全体構成を示すブロック図である。図１２は本変形例に係るプリディストータ１２の備える歪補償信号発生経路１１２の構成を示すブロック図である。図１３は３次歪周波数特性補償器1290の構成を示すブロック図である。
　本変形例のプリディストータ１２は、歪補償信号発生経路１１２と制御部１４１と線形伝達経路１５０と信号分配部１６０と信号合成部１７０とＤＡＣ１８０とＡＤＣ１９０を含む。歪補償信号発生経路１１２は、信号発生部１２２ａ、１２２ｂと副信号発生部１３２を含む。
　信号発生部１２２ａは、ディジタルフィルタ1210aと３次歪発生器1220aと分配器1230aと３次歪ベクトル調整器1240aと３次歪周波数特性補償器1290ａを含む。３次歪周波数特性補償器1290ａは、３次歪ベクトル調整器1240aの出力する個別キャリア歪補償信号のうち、図１０に示すように３次歪成分下側帯域３ＤＬ１と３次歪成分上側帯域３ＤＵ１を合わせて計Ｍ個の帯域（f１，…，fＭ）(以下、分割帯域ともいう)に分割する。そして、分割帯域ごとに３次歪ベクトル調整器1240aの出力する個別キャリア歪補償信号の位相と振幅を調整する。
　図１３を参照して、３次歪周波数特性補償器1290aの動作を詳細に説明する。３次歪周波数特性補償器1290ａは、シリアルパラレル変換部12910とＫ点ＦＦＴ（Fast Fourier Transform）部12920とＫ個の複素乗算部12930１～12930ＫとＫ点ＩＦＦＴ（Inverse Fast Fourier Transform）部12940とパラレルシリアル変換部12950を含む。シリアルパラレル変換部12910は、３次歪ベクトル調整器1240aの出力する個別キャリア歪補償信号をＫ個のサンプルごとにシリアルパラレル変換する。Ｋ点ＦＦＴ部12920は、Ｋ個のサンプル（ＫはＭより大の予め決めた整数）ごとに高速フーリエ変換を行い、時間領域で示されたシリアルパラレル変換部12910の出力する信号を周波数領域に変換する。Ｋ点ＦＦＴ部12920の出力する信号のうち分割帯域ｆ１に対応する信号は、分割帯域ｆ１に対応する複素乗算部12930ｋ（１≦ｋ≦Ｋ）に入力される。そして、制御器1411より与えられた位相値と振幅値に基づいて分割帯域ｆ１に対応する複素乗算部12930ｋに入力された信号の位相と振幅をそれぞれ調整する。分割帯域ｆ２～ｆＭについても同様である。このとき、分割帯域のいずれにも対応しないＫ点ＦＦＴ部12920の出力（図１０に示す、分割帯域ｆ１よりも低い帯域に対応する出力と、分割帯域ｆＭよりも高い帯域に対応する出力と、３次歪成分下側帯域１と３次歪成分上側帯域１の間の帯域）は、複素乗算部で位相と振幅を調整されることなくＫ点ＩＦＦＴ部12940に入力される。Ｋ点ＩＦＦＴ部12940は、周波数領域で示された複素乗算部12930１～12930Ｋの出力するＫ個の信号を時間領域に変換する。パラレルシリアル変換部12950は、Ｋ個のサンプルごとにパラレルシリアル変換する。
　分割帯域f１～fＭに対応する複素乗算部12930１～12930Ｋに与える位相値と振幅値は、３次歪ベクトル調整器1240aの調整と同様に、摂動法もしくは２次関数近似を用いる計算法によりそれぞれ設定する。３次歪ベクトル調整器1240aの調整と異なる点は、歪観測器1421で測定する歪成分の電力を測定する帯域が位相値もしくは振幅値を調整する分割帯域内の電力であることである。例えば、分割帯域f１に対応する複素乗算部12930ｋの位相値と振幅値を調整する場合、分割帯域f１内の電力を歪観測器1421にて測定する。
　分割帯域f１からfＭまで順番に複素乗算部12930１～12930Ｋに与える位相値と振幅値を設定してもよい。このとき、歪成分のレベルが閾値PＴＨ以下となるまで分割帯域ｆ１～ｆＭに対応する位相値と振幅値の設定をそれぞれ繰返してもよい。また、位相値と振幅値を設定する分割帯域の順番を電力増幅器２３０の特性に合わせて変えてもよい。例えば、歪成分のレベルが大きい分割帯域の方がレベルの小さい分割帯域に比べ他の帯域に与える影響が大きい場合があるため、歪成分のレベルが大きい分割帯域から順番に設定を行うことで繰返し回数を減らせることがある。また、複数の分割帯域あるいはすべての分割帯域の位相値もしくは振幅値を同時に設定してもよい。歪成分が相互に依存する関係の影響が小さい場合、位相値もしくは振幅値を同時に設定することで設定に要する時間を短縮できる。
　以上の説明は１つ目の周波数帯ＳＢ１の信号s1(t)に対する３次歪周波数特性補償器1290aについての説明であった。２つ目の周波数帯ＳＢ２の信号s2(t)に対する３次歪周波数特性補償器1290bも図１３に示した３次歪周波数特性補償器1290aと同様の構成を有し、同様の動作を行なうが、その構成図及び説明は省略する。
［実施例１変形例２の調整処理フローＰ１４］
　図１４に、本変形例の制御器1411が歪補償信号発生経路１１２を制御する調整処理フローＰ１４を示す。調整処理フローＰ１４は、３次歪ベクトル調整器1240aの調整（S1240a）、３次歪周波数特性補償器1290ａの調整（S1290ａ）、副３次歪ベクトル調整器1340aの調整（S1340a）、副３次歪周波数特性補償器1390aの調整（S1390a）、３次歪ベクトル調整器1240bの調整（S1240b）、３次歪周波数特性補償器1290ｂの調整（S1290ｂ）、副３次歪ベクトル調整器1340bの調整（S1340b）、副３次歪周波数特性補償器1390bの調整（S1390b）を順に行う。
　実施例１の調整処理フローＰ１２と同様の理由により、副３次歪周波数特性補償器1390bの調整までを行った後、歪観測器1421で歪成分の各帯域の電力を測定し、測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下となるまで繰り返すものとしてもよい。
［実施例１変形例２の調整処理フローＰ１５］
　３次歪ベクトル調整器では周波数依存性を持った歪成分を補償できないため、３次歪ベクトル調整器で歪成分を補償した後に３次歪周波数特性補償器で周波数依存性を持った歪成分を補償した方が、より少ない繰返し回数ですべての帯域内の電力が閾値PＴＨ以下となる場合がある。そのため、制御器1411の調整処理フローを以下に説明の調整処理フローＰ１５としてもよい。
　図１５に、本変形例の制御器1411が歪補償信号発生経路１１２を制御する調整処理フローＰ１５を示す。調整処理フローＰ１５は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪周波数特性補償器1290ａの調整（S1290ａ）、副３次歪周波数特性補償器1390aの調整（S1390a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、３次歪周波数特性補償器1290ｂの調整（S1290ｂ）、副３次歪周波数特性補償器1390bの調整（S1390b）を順に行う。その後、歪観測器1421で歪成分の各帯域の電力を測定する（S901）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S991）。すべての帯域の電力が閾値PＴＨ以下であれば、調整処理フローＰ１５を終了する。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一連の繰り返し処理を、S991で条件を満たすまで、もしくは予め定めた回数だけ繰り返す。
［実施例１の変形例２の調整処理フローＰ１６］
　実施例１の変形例２の調整処理フローＰ１５と同様の理由により、制御器1411の調整処理フローを以下に説明の調整処理フローＰ１６のように構成してもよい。
　図１６に、本変形例の制御器1411が歪補償信号発生経路１１２を制御する調整処理フローＰ１６を示す。調整処理フローＰ１６は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、３次歪周波数特性補償器1290ａの調整（S1290ａ）、副３次歪周波数特性補償器1390aの調整（S1390a）、３次歪周波数特性補償器1290ｂの調整（S1290ｂ）、副３次歪周波数特性補償器1390bの調整（S1390b）を順に行う。その後、歪観測器1421で歪成分の各帯域の電力を測定する（S901）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S991）。すべての帯域の電力が閾値PＴＨ以下であれば、調整処理フローＰ１６を終了する。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一連の繰り返し処理を、S991で条件を満たすまで、もしくは予め定めた回数だけ繰り返す。
［実施例１の変形例２の調整処理フローＰ１７］
　実施例１の調整処理フローＰ１３と同様の理由により、制御器1411の調整処理フローを以下に説明の調整処理フローＰ１７のように構成してもよい。
　図１７に、本変形例の制御器1411が歪補償信号発生経路１１２を制御する調整処理フローＰ１７を示す。調整処理フローＰ１７は、３次歪ベクトル調整器1240aの調整（S1240a）、３次歪周波数特性補償器1290ａの調整（S1290ａ）、副３次歪ベクトル調整器1340aの調整（S1340a）、副３次歪周波数特性補償器1390aの調整（S1390a）を順に行い、３次歪成分上側帯域３ＤＵ１と３次歪成分下側帯域３ＤＬ１内の電力をそれぞれ測定する（S902）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S992）。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一方、３次歪ベクトル調整器1240bの調整（S1240b）、３次歪周波数特性補償器1290ｂの調整（S1290ｂ）、副３次歪ベクトル調整器1340bの調整（S1340b）、副３次歪周波数特性補償器1390bの調整（S1390b）を順に行い、３次歪成分上側帯域３ＤＵ２と３次歪成分下側帯域３ＤＬ２内の電力をそれぞれ測定する（S903）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S993）。条件を満たさない場合、３次歪ベクトル調整器1240bの調整（S1240b）に戻る。S992とS993でいずれも条件を満たす場合、調整処理フローＰ１７を終了する（S999）。
　実施例１の変形例２の調整処理フローＰ１５と同様の理由により、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪周波数特性補償器1290ａの調整（S1290ａ）、副３次歪周波数特性補償器1390aの調整（S1390a）を順に行ってもよい。また、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、３次歪周波数特性補償器1290ｂの調整（S1290ｂ）、副３次歪周波数特性補償器1390bの調整（S1390b）を順に行ってもよい。
　本変形例では、すべての３次歪ベクトル調整器の後段に３次歪周波数特性補償器を設置しているが、電力増幅器２３０の特性によっては特定の歪成分において周波数依存性が小さい場合が想定される。この場合には、周波数依存性が小さい歪成分に対応する３次歪周波数特性補償器は設置しなくてもよい。例えば、副３次歪ベクトル調整器1340bに対応する歪成分の周波数依存性が小さい場合、副３次歪周波数特性補償器1390bは設置しなくてもよい。
　異なる２つ以上の周波数帯域を使用する信号を電力増幅器で増幅する場合において周波数帯域の間隔が広い場合、１つのＤＡＣではサンプリング定理を満たせないことが想定される。加えて、１つのＤＡＣでプリディストータを構成した場合、周波数間隔の増加はＤＡＣのサンプリングレート上昇を招き、ＤＡＣの消費電力増加につながる。この課題を解決するために、実施例２のように構成することができる。
　本実施例のプリディストータ１３と実施例１（図２，３）のプリディストータ１０との相違点は、線形伝達経路と信号加算器とＤＡＣの組がそれぞれＮＢ個、すなわち周波数帯域の数だけ設けられていること、歪補償信号発生経路の出力が周波数帯域の数ＮＢだけ設けられていること、ＮＢ個の線形伝達経路と歪補償信号発生経路にそれぞれ信号発生装置からの信号を分配すること、各線形伝達経路はディジタルフィルタを有すること、である。増幅装置の相違点は、周波数帯域の数ＮＢだけ直交変調器とアップコンバータの組が設けられていること、ＮＢ個のアップコンバータから出力する信号を合成する電力合成器が設けられていること、である。そのため、電力増幅器２３０には電力合成器を経た信号が入力される。
　図１８、図１９を参照して、本発明の実施例２に係るプリディストータ１３の動作を詳細に説明する。図１８は本実施例に係るプリディストータ１３と周辺装置の全体構成を示すブロック図である。図１９は本実施例に係るプリディストータ１３の備える歪補償信号発生経路１１３の構成を示すブロック図である。本実施例の周辺装置は、信号発生装置４０と増幅装置２１と帰還信号生成装置３０と出力端子５０である。
　本実施例のプリディストータ１３は、歪補償信号発生経路１１３と制御部１４０と線形伝達経路１５１ａ、１５１ｂと信号分配部１６２と信号合成部１７１とＤＡＣ１８０ａとＤＡＣ１８０ｂとＡＤＣ１９０を含む。
　信号分配部１６２は、分配器1611と分配部1620を含む。分配器1611は、信号発生装置４０の出力する入力信号を線形伝達経路１５１ａ、１５０ｂと歪補償信号発生経路１１３に分配する。
　線形伝達経路１５１ａは、遅延器1510aとディジタルフィルタ1520aを含む。ディジタルフィルタ1520aは、信号分配器1611の出力する入力信号のうち、１つ目の周波数帯域を使用する信号を通過させ、個別キャリア入力信号s1(t)を生成する。遅延器1510aは、歪補償信号発生経路１１３を経て信号加算器1710aに入力する歪補償信号の遅延時間と一致するようにディジタルフィルタ1520aの出力する個別キャリア入力信号s1(t)を遅延させる。同様に、線形伝達経路１５１ｂは、遅延器1510bとディジタルフィルタ1520bを含む。ディジタルフィルタ1520bは、信号分配器1611の出力する入力信号のうち、２つ目の周波数帯域を使用する信号を通過させ、個別キャリア入力信号s2(t)を生成する。遅延器1510bは、歪補償信号発生経路１１３を経て信号加算器1710bに入力する歪補償信号の遅延時間と一致するようにディジタルフィルタ1520bの出力する個別キャリア入力信号s2(t)を遅延させる。
　信号合成部１７１は、加算器1710a、1710bと合成部1720a、1720bを含む。加算器1710aは、線形伝達経路１５１ａの出力する信号と合成部1720aの出力する信号を合成する。加算器1710bは、線形伝達経路１５１ｂの出力する信号と合成部1720bの出力する信号を合成する。合成部1720a、1720bについては、後述する歪補償信号発生経路１１３の説明の中で説明する。
　ＤＡＣ１８０ａは、信号加算器1710aの出力するディジタル信号をアナログ信号へ変換する。同様に、ＤＡＣ１８０ｂは、信号加算器1710bの出力するディジタル信号をアナログ信号へ変換する。
　増幅装置２１は、直交変調器２１０ａ、２１０ｂとアップコンバータ２２０ａ、２２０ｂと電力増幅器２３０と電力合成器２４０を含む。直交変調器２１０ａは、ＤＡＣ１８０ａの出力するアナログ信号を直交変調する。同様に、直交変調器２１０ｂは、ＤＡＣ１８０ｂの出力するアナログ信号を直交変調する。アップコンバータ２２０ａは、直交変調器２１０ａの出力する信号を目的の周波数までアップコンバートする。同様に、アップコンバータ２２０ｂは、直交変調器２１０ｂの出力する信号を目的の周波数までアップコンバートする。電力合成器２４０は、アップコンバータ２２０ａ、２２０ｂの出力する信号を合成する。電力増幅器２３０は、電力合成器２４０の出力する信号を目的とする電力まで増幅する。１つのアップコンバータで異なる周波数帯域を使用する信号を所定の周波数までアップコンバートできる場合、回路部品数削減の観点から、直交変調器２１０ａ，２１０ｂの出力を電力合成器２４０により合成してその出力を１つのアップコンバータでアップコンバートする構成としてもよい。
　ＤＡＣ１８０ａから出力され、直交変調器２１０ａとアップコンバータ２２０ａを経て電力合成器２４０に入力する信号の遅延時間と、ＤＡＣ１８０ｂから出力され、直交変調器２１０ｂとアップコンバータ２２０ｂを経て電力合成器２４０に入力する信号の遅延時間はそれぞれ同じとなるように調整する。遅延時間に大きな差が生じる場合、プリディストータ１３で発生させた歪補償信号と電力増幅器２３０で発生する歪成分に差が生じるため、歪補償量が劣化する懸念がある。
　プリディストータ１３の用いる周波数帯域をそれぞれの中心周波数Ｆｃ１とＦｃ２＝Ｆｃ１＋ΔＦＣで表すと、ＤＡＣ１８０ａはＦｃ１を用いる信号をディジタルアナログ変換し、ＤＡＣ１８０ｂはＦｃ２を用いる信号をディジタルアナログ変換するものとする。このとき、通常、ＤＡＣ１８０ｂは直流成分からΔＦＣだけ離れた周波数を中心とした信号をディジタルアナログ変換する必要があり、サンプリングレート上昇をまねく。これを解決するため、信号加算器1710bからＤＡＣ１８０ｂまでの間において信号の周波数を直流成分が中心となるように変換することができる。具体的には、高速フーリエ変換を用いて時間領域から周波数領域に変換し、－ΔＦＣだけ周波数をシフトさせる。そして、逆高速フーリエ変換により周波数領域から時間領域に変換する。このとき、予め定めたサンプリングレートとなるようにダウンサンプルを行う。ダウンサンプルした信号をＤＡＣ１８０ｂに入力する。アップコンバータ２２０ｂは、直交変調器２１０ｂを経たＤＡＣ１８０ｂの出力をＦｃ２までアップコンバートする。一方、信号加算器1710aからＤＡＣ１８０ａの間においても予め定めたサンプリングレートとなるようにダウンサンプルを行い、ダウンサンプルした信号をＤＡＣ１８０ａに入力する。アップコンバータ２２０ａは、直交変調器２１０ａを経たＤＡＣ１８０ａの出力をＦｃ１までアップコンバートする。これにより、ＤＡＣのサンプリングレートを低くでき、サンプリングレート上昇による消費電力量増加を回避できる。以下、複数のＤＡＣを用いた構成においては、このように構成してもよい。
　歪補償信号発生経路１１３は、信号発生部１２０ａと信号発生部１２０ｂと副信号発生部１３０を含む。前述の合成部1720aは、信号発生部１２０ａの備える３次歪ベクトル調整器1240aと副信号発生部１３０の備える副３次歪ベクトル調整器1340aのそれぞれ出力する信号を合成して歪補償信号を生成し、信号加算器1710aへ出力する。同様に、前述の合成部1720bは、信号発生部１２０ｂの備える３次歪ベクトル調整器1240bと副信号発生部１３０の備える副３次歪ベクトル調整器1340bのそれぞれ出力する信号を合成して歪補償信号を生成し、信号加算器1710bへ出力する。
　本実施例の制御器1410が歪補償信号発生経路１１３を制御する調整処理フローは、実施例１と同様である。
［実施例２の変形例１］
　ＤＡＣと同様に１つのＡＤＣで複数の周波数帯域に対応できない場合、実施例２変形例１のように構成することができる。
　本変形例のプリディストータ１４と実施例２のプリディストータ１３との相違点は、周波数帯域の数だけＡＤＣと歪観測器を含むこと、各歪観測器の測定結果を制御器が参照すること、である。帰還信号生成装置の相違点は、方向性結合器から出力信号を分配する電力分配器を含むこと、周波数帯域の数だけダウンコンバータと直交復調器が設けられていること、である。
　図２０、図２１を参照して、本発明の実施例２変形例１に係るプリディストータ１４の動作を詳細に説明する。図２０は本変形例に係るプリディストータ１４と周辺装置の全体構成を示すブロック図である。図２１は本変形例に係るプリディストータ１４の備える歪補償信号発生経路１１４の構成を示すブロック図である。本変形例の周辺装置は、信号発生装置４０と増幅装置２１と帰還信号生成装置３１と出力端子５０である。
　本変形例のプリディストータ１４は、歪補償信号発生経路１１４と制御部１４２と線形伝達経路１５１ａ、１５１ｂと信号分配部１６１と信号合成部１７１とＤＡＣ１８０ａとＤＡＣ１８０ｂとＡＤＣ１９０ａとＡＤＣ１９０ｂを含む。
　帰還信号生成装置３１は、方向性結合器３１０とダウンコンバータ３２０ａ、３２０ｂと直交復調器３３０ａ、３３０ｂと電力分配器３４０を含む。電力分配器３４０は、方向性結合器３１０の出力する帰還信号をダウンコンバータ３２０ａとダウンコンバータ３２０ｂに分配する。ダウンコンバータ３２０ａは、方向性結合器３１０の出力する信号を所定の周波数へダウンコンバートする。ここで、ダウンコンバータ３２０ａは、１つ目の周波数帯域を使用する信号のみを通過させる。同様に、ダウンコンバータ３２０ｂは、方向性結合器３１０の出力する帰還信号を所定の周波数へダウンコンバートする。ここで、ダウンコンバータ３２０ｂは、２つ目の周波数帯域を使用する信号のみを通過させる。直交復調器３３０ａは、ダウンコンバータ３２０ａの出力する信号をＩ相信号とＱ相信号へ復調する。同様に、直交復調器３３０ｂは、ダウンコンバータ３２０ｂの出力する信号をＩ相信号とＱ相信号へ復調する。
　ダウンコンバータ３２０を広帯域化できる場合は、ダウンコンバータ３２０を１つだけとして方向性結合器３１０の出力を受け、ダウンコンバータ３２０の出力を分配器３４０で直交復調器３３０ａと３３０ｂに分配する構成とすることにより部品点数を減らすようにしてもよい。
　制御部１４２は、歪観測器1422a、1422bと制御器1412を含む。歪観測器1422aは１つ目の周波数帯域近傍に生じる歪成分を観測し、測定結果を制御器1412へ伝達する。同様に、歪観測器1422bは２つ目の周波数帯域近傍に生じる歪成分を観測し、測定結果を制御器1412へ伝達する。
　ディジタル信号処理の負荷を軽減し簡易に歪成分を観測する、もしくはプリディストータを簡易化する、といった観点から、歪観測器1422aおよび1422bをアナログ回路で構成してもよい。このとき歪観測器1422aおよび1422bの構成としては、例えば、電力を測定したい周波数帯域の数、ここでは２つのバンドパスフィルタと２つの電力測定器を用いることができる。また、ＡＤＣ１９０ａは、歪観測器1422aと制御器1412の間に設置し、ＡＤＣ１９０ｂは、歪観測器1422bと制御器1412の間に設置する。歪観測器1422aは、直交復調器３３０ａの出力する帰還信号に対し、バンドパスフィルタで電力を測定したい周波数帯域の信号のみを通過させ、バンドパスフィルタの出力した信号の電力を電力測定器で測定する。その測定結果を、ＡＤＣ１９０を経て制御器1412へ伝達する。このとき、ダウンコンバータ３２０ａの出力する信号から所望の周波数帯域における電力を測定できる場合には、直交復調器３３０ａを用いなくてもよい。同様に、歪観測器1422bは、ダウンコンバータ３２０ｂの出力する信号もしくは直交復調器３３０ｂの出力する帰還信号に対し、バンドパスフィルタで電力を測定したい周波数帯域の信号のみを通過させ、バンドパスフィルタの出力した信号の電力を電力測定器で測定する。その測定結果を、ＡＤＣ１９０ｂを経て制御器1412へ伝達する。このとき、ダウンコンバータ３２０ｂの出力する信号から所望の周波数帯域における電力を測定できる場合には、直交復調器３３０ｂを用いなくてもよい。
［実施例２の変形例２］
　２つの異なる周波数帯域を同時に使用する信号をそれぞれの信号発生装置から発生させる場合、実施例２変形例２のように構成することができる。
　本変形例のプリディストータ１５と実施例２のプリディストータ１３（図１８）との相違点は、２つの信号発生装置４０ａ，４０ｂと２つの信号分配器1610a、1610bを用いていることと、歪補償信号発生経路１１５に２つの周波数帯の信号が別々に入力されることである。歪補償信号発生経路１１３（図１９）との相違点は、分配部1622が２つの分配器1630a、1630bと合成器1640で構成されていることである。
　図２２、図２３を参照して、本発明の実施例２の変形例２に係るプリディストータ１５の動作を詳細に説明する。図２２は本変形例に係るプリディストータ１５と周辺装置の全体構成を示すブロック図である。図２３は本変形例に係るプリディストータ１５の備える歪補償信号発生経路１１５の構成を示すブロック図である。本変形例の周辺装置は、信号発生装置４０ａ、４０ｂと増幅装置２１と帰還信号生成装置３０と出力端子５０である。信号発生装置４０ａ，４０ｂはそれぞれ１つ目の周波数帯の信号と２つ目の周波数帯の信号を発生し、それぞれ分配器1610a、1610bに与える。本構成では、信号発生器４０ａ，４０ｂどちらもベースバンド信号でよい。これにより信号処理部の処理速度を低減でき、動作クロックの低いＤＳＰ(digital signal processor)やＦＰＧＡ(field programmable array)といった信号処理部でプリディストータを実現できる。このとき、アップコンバータ２２０ｂは、直交変調器２１０ｂを経たＤＡＣ１８０ｂから出力した信号の中心周波数をアップコンバータ２２０aから出力した信号の中心周波数に対して所定の周波数間隔となるようにする。
　本変形例のプリディストータ１５は、歪補償信号発生経路１１５と制御部１４０と線形伝達経路１５０ａ、１５０ｂと信号分配部１６３と信号合成部１７１とＤＡＣ１８０ａとＤＡＣ１８０ｂとＡＤＣ１９０を含む。
　信号分配部１６３は、分配器1610a、1610bと分配部1622を含む。信号分配器1610aは、信号発生装置４０ａの出力する入力信号を、線形伝達経路１５０ａと歪補償信号発生経路１１５に分配する。同様に、信号分配器1610bは、信号発生装置４０ｂの出力する入力信号を線形伝達経路１５０ｂと歪補償信号発生経路１１５に分配する。分配部1622は、分配器1630aと分配器1630bと合成器1640を含む。分配器1630aは、信号分配器1610aの出力する入力信号を信号発生部１２０ａと合成器1640へ分配する。同様に、分配器1630bは、信号分配器1610bの出力する入力信号を信号発生部１２０ｂと合成器1640へ分配する。合成器1640は、分配器1630aの出力する信号と分配器1630bの出力する信号を合成して副信号発生部１３０へ出力する。
　線形伝達経路１５０ａは、遅延器1510aを含む。遅延器1510aは、遅延器1510aの出力の遅延時間と、歪補償信号発生経路１１５を経て信号加算器1710aに入力する歪補償信号の遅延時間とが一致するように信号分配器1610aの出力する信号を遅延させる。同様に、線形伝達経路１５０ｂは、遅延器1510bを含む。遅延器1510bは、遅延器1510bの出力の遅延時間と、歪補償信号発生経路１１５を経て信号加算器1710bに入力する歪補償信号の遅延時間とが一致するように信号分配器1610bの出力する信号を遅延させる。
　異なる２つの周波数帯域を同時に使用する信号(以下、２つの信号のうち周波数が低い方を信号Ｓ１、周波数が高い方を信号Ｓ２で表すものとする)を電力増幅器で増幅する場合、電力増幅器は信号Ｓ１の帯域近傍と信号Ｓ２の帯域近傍にそれぞれ歪成分が発生するだけでなく、各信号の中心周波数を基準として信号の周波数間隔だけ離れた周波数においてもそれぞれ歪成分が発生する。例えば、信号１と信号２の周波数間隔を１００ＭＨｚとした場合、信号１の中心周波数から１００ＭＨｚ低い周波数と信号２の中心周波数から１００ＭＨｚ高い周波数にそれぞれ歪成分が発生する。送信部と受信部を有する通信装置においては、通常、この歪成分は出力端子を経て図示されていないデュープレクサといった無線回路で抑圧される。しかし、歪成分が発生する周波数が受信に使用する周波数と同一となる場合などにおいて、歪成分を抑圧するための無線回路を追加すると出力端子からアンテナまでのロスが増えること、無線回路を追加するためコストや回路規模が増加すること、といった課題が生じる。一方、実施例１のプリディストータ１０の備える歪補償信号発生経路１１０の構成では、これらの歪成分を補償する成分が副ディジタルフィルタ1310a、1310bによってそれぞれ抑圧されてしまう。この課題を解決するために、実施例３のように構成することができる。
　図２４、図２５を参照して、本発明の実施例３に係るプリディストータ１６の動作を詳細に説明する。図２４は本実施例に係るプリディストータ１６と周辺装置の全体構成を示すブロック図である。図２５は本実施例に係るプリディストータ１６の備える歪補償信号発生経路１１６の構成を示すブロック図である。
　本実施例のプリディストータ１６は、歪補償信号発生経路１１６と制御部１４３と線形伝達経路１５０と信号分配部１６０と信号合成部１７０とＤＡＣ１８０とＡＤＣ１９０を含む。
　制御部１４３は、制御器1413と歪観測器１４２３を含む。歪観測器１４２３は、ＡＤＣ１９０の出力する信号から信号Ｓ１近傍と信号Ｓ２近傍の歪成分だけでなく、信号Ｓ１から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分と信号Ｓ２から信号Ｓ１と信号Ｓ２の周波数間隔だけ高い周波数に発生する歪成分の電力をそれぞれ予め定めた帯域幅で測定できる。これら後者２つの歪成分が発生する周波数にはアンテナを介して送信したい成分が含まれないため、それらの歪成分の周波数をそれぞれ中心とし、例えば、図１０に示した３次歪成分下側帯域３ＤＬ１の下端から３次歪成分上側帯域３ＤＵ１の上端までと同じ帯域幅にて電力を測定するのが好適である。
　歪補償信号発生経路１１６は、信号発生部１２０ａ、１２０ｂと副信号発生部１３３を含む。副信号発生部１３３は、副３次歪発生器1320と位相調整器1350aと位相調整器1350bと合成器1360と副分配器1331と副ディジタルフィルタ1310a、1310b、1310c、1310dと副３次歪ベクトル調整器1340a、1340b、1340c、1340dを含む。
　副分配器1331は、合成器1360の出力する信号を副ディジタルフィルタ1310a、1310b、1310c、1310dに分配する。
　副ディジタルフィルタ1310cは、信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分に対応する信号を通過させ、副キャリア相互変調歪信号を生成する。副ディジタルフィルタ1310cの通過させる帯域幅は事前に定められているものとする。副３次歪ベクトル調整器1340cは、副ディジタルフィルタ1310cの出力する副キャリア相互変調歪信号の位相と振幅を、制御器1413から与えられる制御情報に基づいて調整して副キャリア相互変調歪補償信号を生成し、合成部1721へ出力する。同様に、副ディジタルフィルタ1310dは、信号Ｓ２の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ高い周波数に発生する歪成分に対応する信号を通過させ、副キャリア相互変調歪信号を生成する。副ディジタルフィルタ1310dの通過させる帯域幅も事前に定められているものとする。副３次歪ベクトル調整器1340dは、副ディジタルフィルタ1310dの出力する副キャリア相互変調歪信号の位相と振幅を、制御器1413から与えられる制御情報に基づいて調整して副キャリア相互変調歪補償信号を生成し、合成部1721へ出力する。
　合成部1721は、３次歪ベクトル調整器1240a、1240bと副３次歪ベクトル調整器1340a、1340b、1340c、1340dのそれぞれ出力する信号を合成して歪補償信号を生成し、信号加算器1710へ出力する。
　ここでは、上述の通り２つの離れた周波数帯域を同時に使用する場合について説明した。入力信号の周波数帯域が接している場合には、上述の信号の周波数間隔だけ離れた周波数に生じる歪成分は、入力信号の周波数帯域近傍に発生する。この歪成分を補償する歪補償信号も本実施例の構成で生成できるため、入力信号の周波数帯域が接している場合についても本実施例は適用可能である。
［実施例３の調整処理フローＰ３１］
　図２６に、本実施例の制御器1413が歪補償信号発生経路１１６を制御する調整処理フローＰ３１を示す。調整処理フローＰ３１は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、副３次歪ベクトル調整器1340cの調整（S1340c）、副３次歪ベクトル調整器1340dの調整（S1340d）を順に行う。副３次歪ベクトル調整器1340cの調整は、副ディジタルフィルタ1310cの出力した信号に対応する電力増幅器２３０で発生する歪成分の電力を歪観測器１４２３で測定した結果を参照し、３次歪ベクトル調整器1240aの調整と同様の手順で位相値と振幅値をそれぞれ調整する。同様に、副３次歪ベクトル調整器1340dの調整は、副ディジタルフィルタ1310dの出力した信号に対応する電力増幅器２３０で発生する歪成分の電力を歪観測器１４２３で測定した結果を参照し、３次歪ベクトル調整器1240aの調整と同様の手順で位相値と振幅値をそれぞれ調整する。
［実施例３の調整処理フローＰ３２］
　実施例１の調整処理フローＰ１２と同様の理由により、制御器1413の調整処理フローを調整処理フローＰ３２のように構成してもよい。
　図２７に、本実施例の制御器1413が歪補償信号発生経路１１６を制御する調整処理フローＰ３２を示す。調整処理フローＰ３２は、調整処理フローＰ３１と同様の処理により、副３次歪ベクトル調整器1340dの調整までを行った後、歪観測器１４２３で歪成分の各帯域の電力を測定する（S904）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S994）。すべての帯域の電力が閾値PＴＨ以下であれば、調整処理フローＰ３２を終了する。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一連の繰り返し処理を、S994の条件を満たすまで、もしくは予め定めた回数だけ繰り返す。
　S904では、歪観測器１４２３は、歪成分の各帯域の電力に加え、信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分帯域内の電力と信号Ｓ２の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ高い周波数に発生する歪成分帯域内の電力をそれぞれ測定する。
［実施例３の調整処理フローＰ３３］
　副３次歪ベクトル調整器1340cと副３次歪ベクトル調整器1340dの低減する歪成分がその他の帯域に発生する歪成分に与える影響が小さい場合には、制御器1413の調整処理フローを以下に説明する調整処理フローＰ３３とすることで、並列処理となることから、調整処理に要する時間をより少なくすることが期待できる。
　図２８に、本実施例の制御器1413が歪補償信号発生経路１１６を制御する調整処理フローＰ３３０を示す。調整処理フローＰ３３は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）を順に行い、３次歪成分上側帯域３ＤＵ１と３次歪成分下側帯域３ＤＬ１と３次歪成分上側帯域３ＤＵ２と３次歪成分下側帯域３ＤＬ２の電力をそれぞれ測定する（S905）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S995）。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一方、副３次歪ベクトル調整器1340cの調整（S1340c）、副３次歪ベクトル調整器1340dの調整（S1340d）を順に行い、信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分帯域内の電力と信号Ｓ２の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ高い周波数に発生する歪成分帯域内の電力をそれぞれ測定する（S906）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S996）。条件を満たさない場合、副３次歪ベクトル調整器1340cの調整（S1340c）に戻る。S995とS996でいずれも条件を満たす場合、調整処理フローＰ３３を終了する（S999）。
［実施例３の調整処理フローＰ３４］
　歪成分の相互に依存する関係による影響が小さい場合には、制御器1413の調整処理フローを以下に説明する調整処理フローＰ３４とすることで、調整処理に要する時間をさらに少なくすることが期待できる。
　図２９に、本実施例の制御器1413が歪補償信号発生経路１１６を制御する調整処理フローＰ３４を示す。調整処理フローＰ３４は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）を順に行い、３次歪成分上側帯域３ＤＵ１と３次歪成分下側帯域３ＤＬ１の電力をそれぞれ測定する（S902）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S992）。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。また、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）を順に行い、３次歪成分上側帯域３ＤＵ２と３次歪成分下側帯域３ＤＬ２内の電力をそれぞれ測定する（S903）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S993）。条件を満たさない場合、３次歪ベクトル調整器1240bの調整（S1240b）に戻る。一方、副３次歪ベクトル調整器1340cの調整（S1340c）、副３次歪ベクトル調整器1340dの調整（S1340d）を順に行い、信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分帯域内の電力と信号Ｓ２の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ高い周波数に発生する歪成分帯域内の電力をそれぞれ測定する（S906）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S996）。条件を満たさない場合、副３次歪ベクトル調整器1340cの調整（S1340c）に戻る。S992とS993とS996でいずれも条件を満たす場合、調整処理フローＰ３４を終了する（S999）。
　調整処理に要する時間をさらに少なくするため、副３次歪ベクトル調整器1340cの調整（S1340c）と副３次歪ベクトル調整器1340dの調整（S1340d）を並行して行うようにしてもよい。このとき、副３次歪ベクトル調整器1340cの調整（S1340c）を行い、信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分帯域内の電力を測定し、測定した帯域内の電力が予め定めた閾値PＴＨ以下であるか判定する。条件を満たさない場合、副３次歪ベクトル調整器1340cの調整（S1340c）に戻る。副３次歪ベクトル調整器1340dの調整（S1340d）も同様である。
　ここでは図４に示すように信号Ｓ１と信号Ｓ２の中心周波数が離れている場合について説明したが、信号Ｓ１と信号Ｓ２の中心周波数が近接する場合、すなわち、信号Ｓ１と信号Ｓ２の帯域が連続する場合についても同様の考えで対応できる。ただし、信号Ｓ１と同一の帯域又は信号Ｓ１よりも低い周波数に発生する歪成分を補償する場合、図１０の３ＤＵ１の歪成分は信号Ｓ１と同じ帯域に発生するため３ＤＵ１の歪成分は観測せず、３ＤＬ１の帯域のみ歪成分を観測する。３ＤＬ１の帯域のみ歪成分が発生する場合、例えば信号Ｓ２のＥＶＭ(error vector magnitude)といった指標を観測し、ＥＶＭを改善するように当該歪成分を補償する信号の振幅と位相をそれぞれ調整してもよい。一方、信号Ｓ２と同一の帯域又は信号Ｓ２よりも高い周波数に発生する歪成分を補償する場合、３ＤＬ２の歪成分は信号Ｓ１と同一帯域となるため観測できないことから、３ＤＵ２の帯域の歪成分のみを観測する。また、副ディジタルフィルタ1310aと1310ｃで通過させる帯域が重なり合う場合は歪成分を補償できないため、副ディジタルフィルタ1310a, 1310b, 1310c, 1310dを使用する構成ではなく、３次歪算出器に信号Ｓ１の中心周波数から信号Ｓ１と信号Ｓ２の周波数間隔だけ低い周波数に発生する歪成分を生成する機能を持たせる構成とすることが望ましい。副ディジタルフィルタ1310bと1310dで通過させる帯域が重なり合う場合も同様である。
［実施例３の変形例］
　実施例３のプリディストータ１６においても、実施例２と同様の理由により１つのＤＡＣでは対応できない場合、特に各信号の中心周波数から周波数間隔だけ離れた歪成分を補償する歪補償信号を１つのＤＡＣから出力できない場合、実施例３変形例のように構成することができる。
　本変形例のプリディストータ１７と実施例３のプリディストータ１６との相違点は、ＤＡＣが２つ追加されており、歪補償信号発生経路１１７の出力が３組あり、歪補償信号発生経路の出力がそれぞれ異なるＤＡＣに与えられる点である。増幅装置の相違点は、ＤＡＣの数だけ直交変調器２１０とアップコンバータ２２０が設けられていること、アップコンバータ２２０の出力を合成する電力合成器２４０を含むこと、電力合成器２４０を経た信号を電力増幅器２３０に出力することである。
　図３０、図３１を参照して、本変形例に係るプリディストータ１７の動作を詳細に説明する。図３０は本変形例に係るプリディストータ１７と周辺装置の全体構成を示すブロック図である。図３１は本変形例に係るプリディストータ１７の備える歪補償信号発生経路１１７の構成を示すブロック図である。本変形例の周辺装置は、信号発生装置４０と増幅装置２２と帰還信号生成装置３０と出力端子５０である。
　本変形例のプリディストータ１７は、歪補償信号発生経路１１７と制御部１４３と線形伝達経路１５０と信号分配部１６０と信号合成部１７０とＤＡＣ１８０ａとＤＡＣ１８０ｂとＤＡＣ１８０ｃとＡＤＣ１９０を含む。
　ＤＡＣ１８０ａは、信号合成部１７０の出力するディジタル信号をアナログ信号へ変換する。また、ＤＡＣ１８０ｂは、副信号発生部１３３の備える副３次歪ベクトル調整器1340cの出力するディジタル信号をアナログ信号へ変換する。同様に、ＤＡＣ１８０ｃは、副信号発生部１３３の備える副３次歪ベクトル調整器1340dの出力するディジタル信号をアナログ信号へ変換する。
　増幅装置２２は、直交変調器２１０ａ、２１０ｂ、２１０ｃとアップコンバータ２２０ａ、２２０ｂ、２２０ｃと電力増幅器２３０と電力合成器２４０を含む。直交変調器２１０ａは、ＤＡＣ１８０ａの出力するアナログ信号を直交変調する。また、直交変調器２１０ｂは、ＤＡＣ１８０ｂの出力するアナログ信号を直交変調する。同様に、直交変調器２１０ｃは、ＤＡＣ１８０ｃの出力するアナログ信号を直交変調する。アップコンバータ２２０ａは、直交変調器２１０ａの出力する信号を目的の周波数までアップコンバートする。また、アップコンバータ２２０ｂは、直交変調器２１０ｂの出力する信号を目的の周波数までアップコンバートする。同様に、アップコンバータ２２０ｃは、直交変調器２１０ｃの出力する信号を目的の周波数までアップコンバートする。電力合成器２４０は、アップコンバータ２２０ａ、２２０ｂ、２２０ｃの出力する信号を合成する。電力増幅器２３０は、電力合成器２４０の出力する信号を目的とする電力まで増幅する。１つのアップコンバータで異なる周波数帯域を使用する信号を所定の周波数までアップコンバートできる場合、回路部品数削減の観点から、直交変調器２１０ａ，２１０ｂ，２１０ｃの出力を電力合成器２４０により合成してから１つのアップコンバータで所定の周波数までアップコンバートする構成としてもよい。
　プリディストータの歪補償量を高めるためには、ＮＤを５とするような高次の歪成分を補償できる歪補償信号を発生させることが有効である。
　図３２、図３３、図３４を参照して、本発明の実施例４に係るプリディストータ１８の動作を詳細に説明する。図３２は本実施例に係るプリディストータ１８と周辺装置の全体構成を示すブロック図である。図３３は本発明の実施例４に係るプリディストータ１８の備える歪補償信号発生経路１１８における信号発生部１２３ａ，１２３ｂの構成を示すブロック図である。図３４は本実施例に係るプリディストータ１８の備える歪補償信号発生経路１１８における副信号発生部１３４の構成を示すブロック図である。
　本実施例のプリディストータ１８は、歪補償信号発生経路１１８と制御部１４４と線形伝達経路１５０と信号分配部１６１と信号合成部１７２とＤＡＣ１８０とＡＤＣ１９０を含む。
　制御部１４４は、制御器1414と歪観測器1424を含む。歪観測器1424は、電力増幅器２３０で発生する３次の歪成分に加え、５次の歪成分に対応する帯域内の電力を予め定めた帯域幅ごとに測定し、その測定結果を制御器1414に伝達する。制御器1414は、歪観測器1424の測定結果に基づいて歪補償信号発生経路１１８を制御する。
　歪補償信号発生経路１１８は、信号発生部１２３ａ、１２３ｂと副信号発生部１３４を含む。信号発生部１２３ａは、ディジタルフィルタ1210aと分配器1230cと３次歪発生器1220aと３次歪ベクトル調整器1240aと５次歪発生器1250aと５次歪ベクトル調整器1260aを含む。分配器1230cは、ディジタルフィルタ1210aの出力する個別キャリア入力信号を３次歪発生器1220aと５次歪発生器1250aと副信号発生部１３４に分配する。５次歪発生器1250aは、５次歪成分を発生させるため、分配器1230cの出力する個別キャリア入力信号を５乗して、個別キャリア歪信号を生成する。５次歪ベクトル調整器1260aは、５次歪発生器1250aの出力する個別キャリア歪信号の位相と振幅を、制御器1414から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1722へ出力する。同様に、信号発生部１２３ｂは、ディジタルフィルタ1210bと分配器1230dと３次歪発生器1220bと３次歪ベクトル調整器1240bと５次歪発生器1250bと５次歪ベクトル調整器1260bを含む。分配器1230dは、ディジタルフィルタ1210bの出力する個別キャリア入力信号を３次歪発生器1220bと５次歪発生器1250bと副信号発生部１３４に分配する。５次歪発生器1250bは、５次歪成分を発生させるため、分配器1230dの出力する個別キャリア入力信号を５乗して、個別キャリア歪信号を生成する。５次歪ベクトル調整器1260bは、５次歪発生器1250bの出力する個別キャリア歪信号の位相と振幅を、制御器1414から与えられる制御情報に基づいて調整して個別キャリア歪補償信号を生成し、合成部1722へ出力する。
　副信号発生部１３４は図３４に示すように、３次歪算出器1370と副３次歪ベクトル調整器1340a、1340bと５次歪算出器1375と副５次歪ベクトル調整器1380a、1380b、1380c、1380dを含む。５次歪算出器1375は、分配器1230cの出力する個別キャリア入力信号と分配器1230dの出力する個別キャリア入力信号から、キャリア相互変調歪信号を生成する。ここで、分配器1230cの出力する信号を上述のs1(t)、分配器1230dの出力する信号を上述のs2(t)とすると、５次の歪成分dＥ(t)は、式（５）のように表すことができる。
Figure JPOXMLDOC01-appb-M000007
s1(t)とs2(t)の周波数間隔が大きく離れている場合（例えば、１００ＭＨｚ）、dＥ(t)のうちs1(t)と同じ周波数帯域を含む歪成分は、|s1(t)|４s1(t)と、3|s2(t)|４s1(t)と、6|s1(t)|２|s2(t)|２s1(t)であり、s2(t)と同じ周波数帯域を含む歪成分は、|s2(t)|４s2(t)と、3|s1(t)|４s2(t)と、6|s1(t)|２|s2(t)|２s2(t)である。ここで、|s1(t)|４s1(t)は５次歪発生器1250aで生成され、|s2(t)|４s2(t)は５次歪発生器1250bで生成される。そのため、５次歪算出器1375では、分配器1230cの出力する個別キャリア入力信号s1(t)と分配器1230dの出力する個別キャリア入力信号s2(t)からキャリア相互変調歪信号を生成し、副５次歪ベクトル調整器1380a～1380dにそれぞれに出力する。ここでは、3|s2(t)|４s1(t)により計算されるキャリア相互変調歪信号は副５次歪ベクトル調整器1380aへ、6|s1(t)|２|s2(t)|２s1(t)により計算されるキャリア相互変調歪信号は副５次歪ベクトル調整器1380bへ、3|s1(t)|４s2(t)により計算されるキャリア相互変調歪信号は副５次歪ベクトル調整器1380cへ、6|s1(t)|２|s2(t)|２s2(t)により計算されるキャリア相互変調歪信号は副５次歪ベクトル調整器1380dへ出力されるものとする。
　副５次歪ベクトル調整器1380a～1380dはそれぞれ、５次歪算出器1375の出力するキャリア相互変調歪信号の位相と振幅を、制御器1414から与えられる制御情報に基づいて調整してキャリア相互変調歪補償信号を生成し、合成部1722へ出力する。
　合成部1722は、３次歪ベクトル調整器1240a、1240bと５次歪ベクトル調整器1260a、1260bと副３次歪ベクトル調整器1340a、1340bと副５次歪ベクトル調整器1380a～1380dからの出力を合成して信号加算器1710へ出力する。
［実施例４の調整処理フローＰ４１］
　図３５に、本実施例の制御器1414が歪補償信号発生経路１１８を制御する調整処理フローＰ４１を示す。調整処理フロー１２は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、５次歪ベクトル調整器1260aの調整（S1260a）、副５次歪ベクトル調整器1380aの調整（S1380a）、副５次歪ベクトル調整器1380bの調整（S1380b）、５次歪ベクトル調整器1260bの調整（S1260b）、副５次歪ベクトル調整器1380cの調整（S1380c）、副５次歪ベクトル調整器1380dの調整（S1380d）を順に行う。
［実施例４の調整処理フローＰ４２］
　実施例１の調整処理フローＰ１２と同様の理由により、制御器1414の調整処理フローを以下に説明する調整処理フローＰ４２のように構成してもよい。
　図３６に、本実施例の制御器1414が歪補償信号発生経路１１８を制御する調整処理フローＰ４２を示す。調整処理フローＰ４２は、調整処理フローＰ４１と同様の処理により、副５次歪ベクトル調整器1380dの調整までを行った後、歪観測器1424で歪成分の各帯域の電力を測定する（S901）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S991）。すべての帯域の電力が閾値PＴＨ以下であれば、調整処理フローＰ４２を終了する。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一連の繰り返し処理を、S991の条件を満たすまで、もしくは予め定めた回数だけ繰り返す。
［実施例４の調整処理フローＰ４３］
　実施例１の調整処理フローＰ１３と同様の理由により、制御器1414の調整処理フローを以下に説明する調整処理フローＰ４３のように構成してもよい。
　図３７に、本実施例の制御器1414が歪補償信号発生経路１１８を制御する調整処理フローＰ４３を示す。調整処理フローＰ４３は、３次歪ベクトル調整器1240aの調整（S1240a）、副３次歪ベクトル調整器1340aの調整（S1340a）、５次歪ベクトル調整器1260aの調整（S1260a）、副５次歪ベクトル調整器1380aの調整（S1380a）、副５次歪ベクトル調整器1380bの調整（S1380b）を順に行い、３次歪成分上側帯域３ＤＵ１と、３次歪成分下側帯域３ＤＬ１と、図４中に破線で示すように３次歪成分上側帯域３ＤＵ１の２倍の帯域幅を有する５次歪成分上側帯域５ＤＵ１と、３次歪成分下側帯域３ＤＬ１の２倍の帯域幅を有する５次歪成分下側帯域５ＤＬ１の電力をそれぞれ測定する（S907）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S997）。条件を満たさない場合、３次歪ベクトル調整器1240aの調整（S1240a）に戻る。一方、３次歪ベクトル調整器1240bの調整（S1240b）、副３次歪ベクトル調整器1340bの調整（S1340b）、５次歪ベクトル調整器1260bの調整（S1260b）、副５次歪ベクトル調整器1380cの調整（S1380c）、副５次歪ベクトル調整器1380dの調整（S1380d）を順に行い、３次歪成分上側帯域３ＤＵ２と、３次歪成分下側帯域３ＤＬ２と、５次歪成分上側帯域５ＤＵ２と、５次歪成分下側帯域５ＤＵ２の電力をそれぞれ測定する（S908）。測定した帯域内の電力がすべて予め定めた閾値PＴＨ以下であるか判定する（S998）。条件を満たさない場合、３次歪ベクトル調整器1240bの調整（S1240b）に戻る。S997とS998でいずれも条件を満たす場合、調整処理フローＰ４３を終了する（S999）。
　７次歪成分といった、より高次の歪成分を補償する場合、本実施例の構成を参照し、信号発生部１２３ａと信号発生部１２３ｂと副信号発生部１３４それぞれに、高次歪成分を補償する信号を発生させ、その信号の位相と振幅を調整する機能を付加する。
　この発明によるプリディストータは、移動体通信の基地局で用いる送信増幅器に利用することができる。

Claims (9)

  1. 　複数のキャリアを含む入力信号に歪補償信号を付加して増幅装置へ出力するプリディストータであって、
    　前記入力信号を遅延させて伝達する線形伝達経路と、
    　前記入力信号に含まれるキャリアごとに、当該キャリアによって発生する歪成分である個別キャリア歪信号を生成し、当該個別キャリア歪信号を調整して個別キャリア歪補償信号を出力する複数の信号発生部と、
    　前記入力信号と前記個別キャリア歪信号から、前記キャリア間で発生する相互変調歪信号を生成し、当該相互変調歪信号から、少なくとも前記キャリアと同一の周波数帯域の成分をそれぞれキャリア相互変調歪信号として抽出し、当該キャリア相互変調歪信号を調整してそれぞれキャリア相互変調歪補償信号として出力する副信号発生部と、
    　前記入力信号を、前記線形伝達経路と前記複数の信号発生部と前記副信号発生部に分配する信号分配部と、
    　前記個別キャリア歪補償信号と前記相互キャリア歪補償信号を合成して前記歪補償信号を生成し、前記線形伝達経路によって遅延された入力信号と当該歪補償信号を合成して出力信号を生成し、当該出力信号を前記増幅装置へ出力する信号合成部と、
    　前記増幅装置からの帰還信号を用いて、前記信号発生部と前記副信号発生部を制御する制御部と、
    　を含む。
  2. 　複数のキャリアを含む入力信号に歪補償信号を付加して増幅装置へ出力するプリディストータであって、
    　前記入力信号を遅延させて伝達する線形伝達経路と、
    　前記入力信号に含まれるキャリアごとに、前記入力信号から前記キャリアと同一の周波数帯域の成分を個別キャリア入力信号として抽出し、当該個別キャリア入力信号の歪成分を個別キャリア歪信号として生成し、当該個別キャリア歪信号を調整して個別キャリア歪補償信号を生成し、当該個別キャリア入力信号と当該個別キャリア歪補償信号を出力する複数の信号発生部と、
    　前記個別キャリア入力信号から、前記キャリア間で発生する歪成分のうち前記キャリアと同一の周波数帯域を含む歪成分をキャリア相互変調歪信号として算出し、当該キャリア相互変調歪信号を調整してキャリア相互変調歪補償信号を出力する副信号発生部と、
    　前記入力信号を、前記線形伝達経路と前記複数の信号発生部に分配する信号分配部と、
    　前記個別キャリア歪補償信号と前記キャリア相互変調歪補償信号を合成して前記歪補償信号を生成し、前記線形伝達経路によって遅延された入力信号と当該歪補償信号を合成して出力信号を生成し、当該出力信号を前記増幅装置へ出力する信号合成部と、
    　前記増幅装置からの帰還信号を用いて、前記信号発生部と前記副信号発生部を制御する制御部と、
    　を含む。
  3. 　請求項１または２に記載のプリディストータであって、
    　前記線形伝達経路は、前記入力信号に含まれるキャリアごとに、個別キャリア入力信号を生成し、遅延させて伝達するよう構成されており、
    　前記信号合成部は、前記線形伝達経路によって遅延された個別キャリア入力信号と前記個別キャリア歪補償信号と前記キャリア相互変調歪補償信号を、同一の周波数帯域ごとに合成して、前記歪補償信号を生成するよう構成されている。
  4. 　請求項１から３のいずれかに記載のプリディストータであって、
    　前記信号発生部は、前記個別キャリア歪補償信号を所定の周波数帯域幅で分割した分割帯域ごとに、前記個別キャリア歪補償信号を調整するよう構成されており、
    　前記副信号発生部は、前記分割帯域ごとに、前記キャリア相互変調歪補償信号を調整するように構成されている。
  5. 　請求項１から３のいずれかに記載のプリディストータであって、
    　前記副信号発生部は、前記キャリアの中心周波数から前記キャリア間の周波数間隔と同じ周波数間隔だけ離れた周波数帯域に発生する歪成分である副キャリア相互変調歪信号を生成し、当該副キャリア相互変調歪信号を調整して副キャリア相互変調歪補償信号を生成するよう構成されており、
    　前記信号合成部は、前記個別キャリア歪補償信号と前記キャリア相互変調歪補償信号と前記副キャリア相互変調歪補償信号を合成して前記歪補償信号を生成し、前記線形伝達経路によって遅延された入力信号と前記歪補償信号を合成して出力信号を生成するよう構成されている。
  6. 　請求項１から４のいずれかに記載のプリディストータにおけるプリディストータ制御方法であって、
    　歪観測器が、前記帰還信号から、前記キャリアの周波数帯域ごとに、前記キャリアの周波数帯域より高い周波数帯域に存在する歪成分である歪成分上側帯域の電力と前記キャリアの周波数帯域より低い周波数帯域に存在する歪成分である歪成分下側帯域の電力を含む歪成分電力を測定する歪成分電力測定ステップと、
    　制御器が、前記キャリアの周波数帯域ごとに、前記歪成分電力を低減するように、前記信号発生部に制御情報を与える信号発生部制御ステップと、
    　前記制御器が、前記キャリアの周波数帯域ごとに、前記歪成分電力を低減するように、前記副信号発生部に制御情報を与える副信号発生部制御ステップと、
    　を含む。
  7. 　請求項６に記載のプリディストータ制御方法であって、
    　前記信号発生部制御ステップと前記副信号発生部制御ステップは、前記キャリアの周波数帯域ごとに並列に実行される。
  8. 　請求項５に記載のプリディストータにおけるプリディストータ制御方法であって、
    　歪観測器が、前記帰還信号から、前記キャリアの周波数帯域ごとに、前記キャリアの周波数帯域より高い周波数帯域に存在する歪成分である歪成分上側帯域の電力と前記キャリアの周波数帯域より低い周波数帯域に存在する歪成分である歪成分下側帯域の電力を含む歪成分電力を測定する歪成分電力測定ステップと、
    　前記歪観測器が、前記帰還信号から、前記キャリアの中心周波数から前記キャリア間の周波数間隔と同じ周波数間隔だけ離れたキャリア帯域外周波数帯域ごとに、当該キャリア帯域外周波数帯域に存在する歪成分であるキャリア帯域外歪成分電力を測定するキャリア帯域外歪成分電力測定ステップと、
    　制御器が、前記キャリアの周波数帯域ごとに、前記歪成分電力を低減するように、前記信号発生部に制御情報を与える信号発生部制御ステップと、
    　前記制御器が、前記キャリアの周波数帯域ごとに、前記歪成分電力を低減するように、前記副信号発生部に制御情報を与える副信号発生部制御ステップと、
    　前記制御器が、前記キャリア帯域外周波数帯域ごとに、前記キャリア帯域外歪成分電力を低減するように、前記副信号発生部に制御情報を与える副信号発生部キャリア帯域外制御ステップと、
    　を含む。
  9. 　請求項８に記載のプリディストータ制御方法であって、
    　前記信号発生部制御ステップと前記副信号発生部制御ステップは、前記キャリアの周波数帯域ごとに並列に実行され、
    　前記副信号発生部キャリア帯域外制御ステップは、前記信号発生部制御ステップと前記副信号発生部制御ステップと並列に実行される。
PCT/JP2012/080864 2011-12-09 2012-11-29 プリディストータ、プリディストータ制御方法 Ceased WO2013084778A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280037741.6A CN103718456A (zh) 2011-12-09 2012-11-29 预失真器、预失真器控制方法
EP12855920.0A EP2704318A4 (en) 2011-12-09 2012-11-29 PRE-COUPLER AND CONTROL PROCEDURE FOR THE FORECASTER
US14/127,760 US20140191799A1 (en) 2011-12-09 2012-11-29 Predistorter and predistorter control method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-269882 2011-12-09
JP2011269882 2011-12-09

Publications (1)

Publication Number Publication Date
WO2013084778A1 true WO2013084778A1 (ja) 2013-06-13

Family

ID=48574148

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/080864 Ceased WO2013084778A1 (ja) 2011-12-09 2012-11-29 プリディストータ、プリディストータ制御方法

Country Status (5)

Country Link
US (1) US20140191799A1 (ja)
EP (1) EP2704318A4 (ja)
JP (1) JP5620590B2 (ja)
CN (1) CN103718456A (ja)
WO (1) WO2013084778A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005901A (ja) * 2013-06-21 2015-01-08 株式会社Ｎｔｔドコモ プリディストータ、プリディストータの制御方法
JP2015005900A (ja) * 2013-06-21 2015-01-08 株式会社Ｎｔｔドコモ プリディストータ、プリディストータの制御方法
JP2015154314A (ja) * 2014-02-17 2015-08-24 京セラ株式会社 通信装置および通信制御方法
WO2016129590A1 (ja) * 2015-02-09 2016-08-18 国立大学法人電気通信大学 無線通信装置および動作方法
JP2017535164A (ja) * 2014-10-07 2017-11-24 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチキャリア送信機で使用するための相互変調ひずみキャンセラ

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015165087A1 (zh) 2014-04-30 2015-11-05 华为技术有限公司 一种预失真系统和方法
JP6448022B2 (ja) 2014-09-12 2019-01-09 富士通コネクテッドテクノロジーズ株式会社 無線通信装置、通信制御方法及び通信制御プログラム
CN106034096A (zh) * 2015-03-20 2016-10-19 瑞昱半导体股份有限公司 传送器以及用来降低输入信号失真的方法
JP6104476B2 (ja) * 2015-04-13 2017-03-29 三菱電機株式会社 フェーズドアレイアンテナ装置
JP6763292B2 (ja) * 2016-12-19 2020-09-30 富士通株式会社 歪補償装置及び歪補償方法
JP6926578B2 (ja) * 2017-03-24 2021-08-25 富士通株式会社 歪補償装置、及び歪補償方法
WO2019043434A1 (en) 2017-08-30 2019-03-07 Telefonaktiebolaget Lm Ericsson (Publ) CORRECTION OF SPECIFIC INTERMODULATION PRODUCTS IN A COMPETITOR MULTI-BAND SYSTEM
KR102737038B1 (ko) * 2019-07-10 2024-12-02 삼성전자주식회사 전력 증폭기의 비선형성을 보상하는 장치 및 방법
US11646919B2 (en) * 2020-01-08 2023-05-09 Mediatek Singapore Pte. Ltd. IQ generator for mixer
WO2022213356A1 (en) * 2021-04-09 2022-10-13 Telefonaktiebolaget Lm Ericsson (Publ) Method and apparatus for power amplifier compensation
US11757695B2 (en) * 2021-12-06 2023-09-12 Sumitomo Electric Device Innovations, Inc. Predistortion system with targeted spectrum emission for wireless communication
US12149382B2 (en) * 2022-07-29 2024-11-19 Apple Inc. Wireless circuitry with narrowband error vector magnitude (EVM) estimator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084146A (ja) * 2000-09-08 2002-03-22 Hitachi Ltd プリディストーション型歪補償電力増幅器
JP2003092518A (ja) * 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 歪み補償装置
JP2006191673A (ja) 2002-12-10 2006-07-20 Ntt Docomo Inc 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法
JP2007013947A (ja) * 2005-06-03 2007-01-18 Ntt Docomo Inc 多周波帯用ルックアップテーブル型プリディストータ
JP2007020157A (ja) * 2005-06-06 2007-01-25 Ntt Docomo Inc 多周波帯用べき級数型プリディストータ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3772031B2 (ja) * 1998-09-02 2006-05-10 富士通株式会社 増幅器のプリディストータと増幅装置
JP3564382B2 (ja) * 2000-10-24 2004-09-08 松下電器産業株式会社 プリディストーション歪み補償回路
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
US7170344B2 (en) * 2004-02-03 2007-01-30 Ntt Docomo, Inc. Multi-band predistorter using power series representation
JP4598414B2 (ja) * 2004-02-27 2010-12-15 株式会社エヌ・ティ・ティ・ドコモ べき級数型プリディストータの制御方法及び装置
WO2007046370A1 (ja) * 2005-10-17 2007-04-26 Hitachi Kokusai Electric Inc. 非線形歪検出方法及び歪補償増幅装置
JP2008271289A (ja) * 2007-04-23 2008-11-06 Hitachi Kokusai Electric Inc 歪補償装置
JP5060532B2 (ja) * 2008-09-10 2012-10-31 株式会社エヌ・ティ・ティ・ドコモ べき級数型プリディストータ、べき級数型プリディストータの制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084146A (ja) * 2000-09-08 2002-03-22 Hitachi Ltd プリディストーション型歪補償電力増幅器
JP2003092518A (ja) * 2001-09-18 2003-03-28 Hitachi Kokusai Electric Inc 歪み補償装置
JP2006191673A (ja) 2002-12-10 2006-07-20 Ntt Docomo Inc 線形電力増幅方法、線形電力増幅器及びそのディジタルプリディストータ設定方法
JP2007013947A (ja) * 2005-06-03 2007-01-18 Ntt Docomo Inc 多周波帯用ルックアップテーブル型プリディストータ
JP2007020157A (ja) * 2005-06-06 2007-01-25 Ntt Docomo Inc 多周波帯用べき級数型プリディストータ

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
J. OHKAWARA; Y. SUZUKI; S. NARAHASHI: "Fast Calculation Scheme for Frequency Characteristic Compensator of Digital Predistortion Linearizer", IEEE VEHICULAR TECHNOLOGY CONFERENCE SPRING 2009, April 2009 (2009-04-01)
S. MIZUTA; Y. SUZUKI; S. NARAHASHI; Y. YAMAO: "A New Adjustment Method for the Frequency-Dependent IMD Compensator of the Digital Predistortion Linearizer", IEEE RADIO AND WIRELESS SYMPOSIUM 2006, January 2006 (2006-01-01), pages 255 - 258, XP010907100, DOI: doi:10.1109/RWS.2006.1615143
S. MIZUTA; Y. SUZUKI; T. HIROTA; Y. YAMAO: "Digital predistortion linearizer for compensating frequency-dependent IM distortion", PROC. 34TH EUROPEAN MICROWAVE CONFERENCE, October 2004 (2004-10-01), pages 1053 - 1056
See also references of EP2704318A4 *
T. NOJIMA; T. KONNO: "Cuber Predistortion Linearizer for Relay Equipment in 800 MHz Band Land Mobile Telephone System", IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY, vol. 34, no. 4, 1985, pages 169 - 177, XP011486900, DOI: doi:10.1109/T-VT.1985.24057

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005901A (ja) * 2013-06-21 2015-01-08 株式会社Ｎｔｔドコモ プリディストータ、プリディストータの制御方法
JP2015005900A (ja) * 2013-06-21 2015-01-08 株式会社Ｎｔｔドコモ プリディストータ、プリディストータの制御方法
JP2015154314A (ja) * 2014-02-17 2015-08-24 京セラ株式会社 通信装置および通信制御方法
JP2017535164A (ja) * 2014-10-07 2017-11-24 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ マルチキャリア送信機で使用するための相互変調ひずみキャンセラ
WO2016129590A1 (ja) * 2015-02-09 2016-08-18 国立大学法人電気通信大学 無線通信装置および動作方法
JPWO2016129590A1 (ja) * 2015-02-09 2017-11-24 国立大学法人電気通信大学 無線通信装置および動作方法

Also Published As

Publication number Publication date
EP2704318A1 (en) 2014-03-05
JPWO2013084778A1 (ja) 2015-04-27
EP2704318A4 (en) 2015-04-29
JP5620590B2 (ja) 2014-11-05
US20140191799A1 (en) 2014-07-10
CN103718456A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
JP5620590B2 (ja) プリディストータ、プリディストータ制御方法
EP2517362B1 (en) Active antenna array with modulator-based pre-distortion
JP5698419B2 (ja) マルチバンド送信機における単一の電力増幅器のための線形化
JP4843716B2 (ja) 適応サブバンド先行歪み器を使ったｒｆ電力増幅器の線形化
EP2991221B1 (en) Receivers for digital predistortion
US9184710B2 (en) Digital predistortion of a power amplifier for signals comprising widely spaced carriers
US8594231B2 (en) Power series digital predistorter and distortion compensation control method therefor
US8213884B2 (en) Baseband-derived RF digital predistortion
JP6265206B2 (ja) 無線送信装置および無線送信方法
KR102141257B1 (ko) 무선 통신 시스템에서의 광대역 디지털 사전왜곡을 위해 주파수가 널리 이격된 신호들을 정렬하는 방법 및 시스템
US20140348263A1 (en) Multi-band radio-frequency digital predistortion
EP2592750A1 (en) Power series digital predistorter and control method thereof
US9270231B2 (en) Distortion compensation apparatus, wireless transmission apparatus, and distortion compensation method
US9596120B2 (en) Signal transmission apparatus, distortion compensation apparatus, and signal transmission method
US9124225B2 (en) Dual power amplifier linearizer
EP2719073A1 (en) Predistorter for a multi-antenna transmitter
EP2768194B1 (en) Implementation method of compensating filter and signal bandwidth compensating apparatus
JP6190635B2 (ja) プリディストータ、プリディストータの制御方法
Braithwaite Model order selection for digital predistortion of a RF power amplifier when the distortion spectrum exceeds the observation bandwidth
JP6642267B2 (ja) 増幅回路及び無線通信装置
US11777543B2 (en) Distortion compensation apparatus and distortion compensation method
US20130343484A1 (en) Distortion compensation circuit, and transmission device using distortion compensation circuit and high-frequency power amplifier
JP3920089B2 (ja) 送信機
JP2014103571A (ja) 送信システム
JP2006108937A (ja) 送信装置及び歪補償方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12855920

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013548196

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2012855920

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14127760

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE