WO2013105350A1 - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
WO2013105350A1
WO2013105350A1 PCT/JP2012/080624 JP2012080624W WO2013105350A1 WO 2013105350 A1 WO2013105350 A1 WO 2013105350A1 JP 2012080624 W JP2012080624 W JP 2012080624W WO 2013105350 A1 WO2013105350 A1 WO 2013105350A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating layer
trench
semiconductor device
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/080624
Other languages
English (en)
French (fr)
Inventor
康弘 平林
明徳 榊原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to US14/372,103 priority Critical patent/US9385188B2/en
Priority to JP2013553204A priority patent/JP5772987B2/ja
Priority to EP12865395.3A priority patent/EP2804214B1/en
Priority to CN201280066749.5A priority patent/CN104040720B/zh
Publication of WO2013105350A1 publication Critical patent/WO2013105350A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/112—Constructional design considerations for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layers, e.g. by using channel stoppers

Definitions

  • the technology disclosed in this specification relates to the structure of the outer peripheral region of a semiconductor device.
  • Japanese Patent Application Laid-Open No. 2005-209983 discloses a semiconductor device including an outer peripheral region between an active region where a semiconductor element is formed and an end face of a semiconductor substrate.
  • An insulating layer is formed on the upper part of the outer peripheral region.
  • External charges for example, ions flying from the outside
  • the electric field in the semiconductor layer in the outer peripheral region is disturbed by the influence of the electric field of the external charge, a local high electric field is generated and stress is applied to the semiconductor device.
  • this semiconductor device has a plurality of floating electrodes inside the insulating layer. The floating electrode can suppress the influence of the electric field of external charges on the semiconductor layer in the outer peripheral region.
  • the floating electrode is disposed on the insulating layer in the upper part of the outer peripheral region so as to form two layers.
  • the floating electrode in the lower layer is disposed so as to partially overlap the floating electrode in the upper layer. This ensures a high capacity between the floating electrodes.
  • the capacitance between the floating electrodes By increasing the capacitance between the floating electrodes in this way, the amount of charge stored in the capacitor between the floating electrodes is increased. As a result, the influence of the external electric field on the semiconductor layer in the outer peripheral region can be further reduced.
  • the conventional semiconductor device has a problem that the manufacturing efficiency is poor. Therefore, the present specification provides a semiconductor device that can suppress the influence of external charges and can be efficiently manufactured.
  • the semiconductor device disclosed in this specification includes a semiconductor substrate.
  • the semiconductor substrate has an active region in which a semiconductor element is formed and an outer peripheral region between the active region and the end face of the semiconductor substrate.
  • An insulating layer is formed on at least a part of the upper surface of the outer peripheral region.
  • a plurality of floating electrodes whose width in the thickness direction of the semiconductor substrate is larger than the width in the direction from the active region toward the end surface of the semiconductor substrate are spaced apart along the direction from the active region toward the end surface of the semiconductor substrate. are arranged.
  • each floating electrode extends long in the thickness direction of the semiconductor substrate. Further, the floating electrodes are arranged at intervals in a direction from the active region toward the end face of the semiconductor substrate. Therefore, the wide surfaces of the floating electrodes face each other in the direction from the active region toward the end surface of the semiconductor substrate. For this reason, the capacity
  • the present specification also provides a method for manufacturing a semiconductor device.
  • This manufacturing method includes a step of forming an insulating layer on an outer peripheral region between an active region of a semiconductor substrate where a semiconductor element is formed and a portion serving as an end face of the semiconductor device, and a thickness of the semiconductor substrate on the insulating layer. Forming a plurality of trenches having a width in a direction larger than a width in a direction from the active region toward the end surface of the semiconductor substrate at intervals along a direction from the active region toward the end surface of the semiconductor device And a step of forming a metal layer on the insulating layer, and a metal layer remains in each trench without masking the metal layer on the upper portion of the trench, and the metal layers in each trench are separated from each other. And a step of etching the metal layer.
  • the metal layer is also formed in the trench.
  • the metal layer outside the trench is removed, and the metal layer is left in the trench.
  • the metal layers in each trench are separated from each other.
  • the etching rate of the metal layer in the trench is extremely slow. For this reason, the metal layer can easily remain in the trench.
  • the plurality of metal layers remaining in the trench have a width in the thickness direction of the semiconductor substrate that is larger than a width in the direction from the active region toward the end surface of the semiconductor substrate, and is spaced along the direction from the active region toward the end surface of the semiconductor substrate.
  • a plurality of floating electrodes are provided apart from each other. Therefore, according to this manufacturing method, it is possible to manufacture a semiconductor device having an outer peripheral region that is not easily affected by external charges. Further, in this manufacturing method, it is only necessary to form a single floating electrode, and the floating electrode can be easily formed as described above. Therefore, according to this manufacturing method, a semiconductor device can be manufactured efficiently.
  • 1 is a longitudinal sectional view of a semiconductor device 10.
  • FIG. The figure which shows arrangement
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • FIG. 1 is a longitudinal sectional view of a semiconductor wafer showing a manufacturing process of a semiconductor device 10.
  • FIG. 6 is a longitudinal sectional view of a semiconductor device 10a according to a second embodiment.
  • FIG. 6 is a plan view of a semiconductor device 10a according to a second embodiment.
  • FIG. 10 is a partial enlarged view of an outer peripheral region 50 of a semiconductor device according to a modification of the second embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the second embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the second embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the second embodiment.
  • FIG. 10 is a longitudinal sectional view of a semiconductor device 10b according to a third embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to a modification of the third embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the third embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the third embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the third embodiment.
  • FIG. 10 is a partially enlarged view of an outer peripheral region 50 of a semiconductor device according to another modification of the third embodiment.
  • FIG. 10
  • the floating electrode disposed in the insulating layer may be exposed on at least one surface of the upper surface or the lower surface of the insulating layer.
  • the floating electrode When the floating electrode is exposed on the upper surface of the insulating layer, it is not necessary to embed the floating electrode in the insulating layer, so that the floating electrode can be easily formed.
  • the floating electrode When the floating electrode is exposed on the lower surface of the insulating layer, it is possible to physically block the movement of external charges on the lower surface side of the insulating layer.
  • At least one floating electrode is disposed on an arbitrary straight line from the active region toward the end surface of the semiconductor substrate. May be present. According to this configuration, the movement of the external charge within the insulating layer is suppressed, and the local concentration of the external charge can be suppressed.
  • the floating electrode is exposed on the upper surface of the insulating layer and may not be exposed on the lower surface of the insulating layer. According to this configuration, the semiconductor region is prevented from being etched when the floating electrode is formed.
  • the floating electrode may be exposed on the upper surface and the lower surface of the insulating layer.
  • the region between the floating electrodes adjacent to each other in the insulating layer is a closed space in the direction from the active region toward the end face of the semiconductor substrate, so that the external charges and the movable ions present in the insulating layer are It can only move within that closed space. That is, the movement of the external charges and mobile ions can be physically blocked.
  • the plurality of floating electrodes arranged in the insulating layer includes a first floating electrode exposed on the upper surface of the insulating layer and a second floating electrode exposed on the lower surface of the insulating layer.
  • the first floating electrode and the second floating electrode may be alternately arranged. According to this configuration, the wide surfaces of the first floating electrode and the second floating electrode face each other. For this reason, the capacity
  • the lower surface and the side corners of the floating electrode may be curved in a cross section obtained by cutting the floating electrode along a plane orthogonal to the longitudinal direction.
  • the corner portion in the cross section of the floating electrode has a substantially right angle (that is, the cross section is rectangular)
  • the electric field tends to concentrate on the substantially right corner portion. Therefore, by making the corner portion into a curved shape, electric field concentration on the corner portion is suppressed, and a decrease in breakdown voltage can be effectively suppressed.
  • the manufacturing method in the step of forming the insulating layer, it is preferable to form the insulating layer also on the active region.
  • the manufacturing method preferably further includes a step of forming a contact hole in the insulating layer on the active region before the step of forming the metal layer.
  • the step of forming the metal layer in the step of forming the metal layer, the step of forming the metal layer in the contact hole and etching the metal layer is preferably performed in a state where the metal layer above the contact hole is masked. According to such a configuration, not only the floating electrode but also an electrode that is electrically connected to the active region through the contact hole can be formed by the metal layer. Therefore, a semiconductor device can be manufactured more efficiently.
  • the step of forming a trench and the step of forming a contact hole may be performed by common etching. According to such a configuration, a semiconductor device can be manufactured more efficiently.
  • a semiconductor device 10 shown in FIG. 1 includes a semiconductor substrate 12 and electrodes, insulating layers, and the like formed on the upper and lower surfaces of the semiconductor substrate 12.
  • the semiconductor substrate 12 has an active region 20 and an outer peripheral region 50.
  • An IGBT is formed in the active region 20.
  • the active region 20 is formed at a substantially central portion of the semiconductor substrate 12 when the semiconductor substrate 12 is viewed from the upper surface side.
  • the outer peripheral region 50 is a region between the active region 20 and the end surface (outer peripheral surface) 12 a of the semiconductor substrate 12. Therefore, the active region 20 is surrounded by the outer peripheral region 50 when the semiconductor substrate 12 is viewed from above.
  • a trench is formed on the upper surface of the active region 20.
  • the inner surface of the trench is covered with a gate insulating film.
  • a gate electrode 28 is formed in the trench.
  • the upper surface of the gate electrode 28 is covered with an insulating layer 58.
  • An emitter electrode 22 is formed on the upper surface of the active region 20.
  • the emitter electrode 22 is insulated from the gate electrode 28 by the insulating layer 58.
  • a collector electrode 34 is formed on the lower surface of the semiconductor substrate 12.
  • an n-type emitter region 24, a p-type body region 26, an n-type drift region 30, and a p-type collector region 32 are formed.
  • the emitter region 24 is formed in a range exposed on the upper surface of the semiconductor substrate 12.
  • the emitter region 24 is formed in a range in contact with the gate insulating film.
  • the emitter region 24 is ohmically connected to the emitter electrode 22.
  • the body region 26 is formed on the side of the emitter region 24 and below the emitter region 24.
  • the body region 26 is in contact with the gate insulating film below the emitter region 24.
  • the body region 26 between the two emitter regions 24 has a high p-type impurity concentration and is ohmically connected to the emitter electrode 22.
  • the drift region 30 is formed below the body region 26.
  • the drift region 30 is separated from the emitter region 24 by the body region 26.
  • the drift region 30 is in contact with the gate insulating film at the lower end of the trench.
  • the collector region 32 is formed below the drift region 30.
  • the collector region 32 has a high p-type impurity concentration and is ohmically connected to the collector electrode 34.
  • An IGBT is formed in the active region 20 by each electrode and each semiconductor region described above.
  • a deep p-type region 52 In the outer peripheral region 50, a deep p-type region 52, a resurf region 56, and an end n-type region 62 are formed.
  • the deep p-type region 52 is located at the boundary between the active region 20 and the outer peripheral region 50.
  • the deep p-type region 52 is formed in a range exposed on the upper surface of the semiconductor substrate 12. Deep p-type region 52 is in contact with body region 26.
  • the deep p-type region 52 is formed to a depth deeper than the gate electrode 28 in the active region 20.
  • the deep p-type region 52 contains a p-type impurity at a high concentration, and is ohmically connected to the electrodes 22 and 54 formed on the deep p-type region 52.
  • the RESURF region 56 is adjacent to the deep p-type region 52.
  • the RESURF region 56 is formed in a range exposed on the upper surface of the semiconductor substrate 12.
  • the RESURF region 56 is formed in a shallower range than the deep p-type region 52.
  • the p-type impurity concentration of the RESURF region 56 is lower than that of the deep p-type region 52.
  • the p-type impurity concentration of the RESURF region 56 is lower than the n-type impurity concentration of the end n-type region 62.
  • the end n-type region 62 is formed in a range exposed on the end surface 12 a of the semiconductor substrate 12 and exposed on the upper surface of the semiconductor substrate 12.
  • the end n-type region 62 contains an n-type impurity at a relatively high concentration, and is ohmically connected to the electrode 64 formed on the end n-type region 62.
  • the drift region 30 described above is formed below the deep p-type region 52, the resurf region 56, and the end n-type region 62. That is, the drift region 30 extends from the active region 20 to the outer peripheral region 50.
  • the drift region 30 also exists in a range between the RESURF region 56 and the end n-type region 62 and is exposed on the upper surface of the semiconductor substrate 12 within the range.
  • the drift region 30 between the RESURF region 56 and the end n-type region 62 is referred to as a peripheral drift region 30a.
  • the n-type impurity concentration of the drift region 30 is lower than the p-type impurity concentration of the deep p-type region 52 and lower than the n-type impurity concentration of the end n-type region 62. Also in the outer peripheral region 50, the collector region 32 is formed below the drift region 30.
  • an insulating layer 58 On the outer peripheral region 50, an insulating layer 58, an insulating layer 60, and a plurality of trench electrodes 40 (40a to 40c) are formed.
  • the insulating layer 58 is shown to be thicker than the actual thickness in consideration of easy viewing.
  • the insulating layer 58 is formed in a range in contact with the upper surface of the semiconductor substrate 12.
  • Insulating layer 58 is composed of SiO 2.
  • the insulating layer 58 covers the upper surfaces of the RESURF region 56 and the peripheral drift region 30a.
  • the insulating layer 58 is also formed in other regions (such as on the gate electrode 28 in the active region 20).
  • the plurality of trench electrodes 40 are formed in the insulating layer 58.
  • each trench electrode 40 extends along the thickness direction of the semiconductor substrate 12. That is, each trench electrode 40 has a width in the Z direction larger than a width in the X direction.
  • each trench electrode 40 extends along the end surface 12 a of the semiconductor substrate 12 so as to go around the active region 20. Yes.
  • the trench electrodes 40 are arranged at intervals along the direction from the active region 20 toward the end face 12 a of the semiconductor substrate 12.
  • each trench electrode 40 faces the wide surface of the other trench electrode 40.
  • capacitance between each trench electrode 40 namely, capacity
  • the trench electrodes 40 are arranged at substantially equal intervals. Each trench electrode 40 is electrically isolated from each other. As shown in FIG. 1, the trench electrode 40 a closest to the active region 20 is connected to the electrode 54. The trench electrode 40 c closest to the end face 12 a is connected to the electrode 64. The other trench electrodes 40b are not connected to other electrodes. For this reason, the electric potential of each trench electrode 40b changes with the electric potential distribution of the circumference
  • the insulating layer 60 is made of SiN and covers the insulating layer 60 and each electrode. Therefore, the upper surface of each trench electrode 40 is covered with the insulating layer 60.
  • a high voltage Vce is applied between the collector electrode 34 and the emitter electrode 22.
  • the end n-type region 62 has substantially the same potential as the collector electrode 34.
  • the deep p-type region 52 has substantially the same potential as the emitter electrode 22. Therefore, a voltage V 1 that is substantially equal to the voltage V ce is applied between the end n-type region 62 and the deep p-type region 52. Then, a depletion layer spreads from the deep p-type region 52 toward the end n-type region 62.
  • the RESURF region 56 promotes the elongation of this depletion layer.
  • the depletion layer extends over substantially the entire RESURF region 56 and the peripheral drift region 30a.
  • the insulating property between the end n-type region 62 and the deep p-type region 52 is ensured by the depletion layer spreading in this way. For this reason, when the IGBT is turned off, equipotential lines are distributed in the semiconductor substrate 12 as shown by the dotted lines in FIG.
  • the trench electrode 40 a is connected to the deep p-type region 52 through the electrode 54.
  • the trench electrode 40 c is connected to the end n-type region 62 through the electrode 64. Therefore, a voltage substantially equal to the voltage V1 between the end n-type region 62 and the deep p-type region 52 is applied between the trench electrode 40a and the trench electrode 40c.
  • a plurality of trench electrodes 40b exist inside the insulating layer 58 between the trench electrodes 40a and 40c. For this reason, a voltage obtained by dividing the voltage V ⁇ b> 1 is applied between these trench electrodes 40. Since the trench electrodes 40 are arranged at substantially equal intervals, the potential differences between the trench electrodes 40 are substantially equal to each other. For this reason, as shown in FIG. 1, equipotential lines are distributed in the outer peripheral region 50 at substantially equal intervals. Therefore, the electric fields in the RESURF region 56 and the peripheral drift region 30a are made uniform, and the occurrence of a local high electric field is suppressed.
  • foreign charges 90 for example, movable ions such as Na, Cu, Cl, etc.
  • foreign charges 90 may adhere to the surface of the outer peripheral region 50.
  • electric field generated by the external charge 90 disturbs the electric field in the outer peripheral region 50
  • electric field concentration occurs in the outer peripheral region 50.
  • a plurality of trench electrodes 40 are formed in the insulating layer 58 on the surface of the outer peripheral region 50. Electric charges are stored in each capacitor formed by each trench electrode 40 by a voltage applied thereto. The electric field generated by the electric charge stored in each capacitor suppresses the electric field from the external charge 90 from affecting the resurf region 56 and the peripheral drift region 30a.
  • each trench electrode 40 is disposed so that the wide surfaces face each other, the capacitance of each capacitor described above is large. For this reason, the amount of charge stored in each capacitor is large. Further, the external electric charge is moved to one trench electrode 40 by the electric field generated between the trench electrodes 40 and fixed there. For this reason, it is more effectively suppressed that the electric field from the external charge 90 affects the RESURF region 56 and the peripheral drift region 30a. Therefore, in this semiconductor device 10, it is possible to effectively suppress the generation of a local high electric field in the outer peripheral region 50 due to the adhesion of the external charge 90. For this reason, the semiconductor device 10 is excellent in withstand voltage characteristics.
  • each semiconductor layer (emitter region 24, body region 26, deep p-type region 52, RESURF region) is formed on the upper surface side of the n-type semiconductor wafer. 56, an end n-type region 62), a gate electrode 28 and a gate insulating film are formed. These are formed by a conventionally known method.
  • an insulating layer 58 (SiO 2 layer) is formed over the entire upper surface of the semiconductor wafer.
  • the insulating layer 58 is etched by RIE or dry etching.
  • the trench 70 (trench 70a to 70c) and the contact hole 72 are formed.
  • the trench 70a is a trench in which the trench electrode 40a is formed
  • the trench 70b is a trench in which the trench electrode 40b is formed
  • the trench 70c is a trench in which the trench electrode 40c is formed.
  • the trench 70 is formed so as not to reach the semiconductor layer (that is, the insulating layer 58 remains below the bottom surface of the trench 70).
  • the contact hole 72 is a hole for connecting the electrodes 22, 54, 64 and the like to the semiconductor layer.
  • the contact hole 72 is formed so as to reach the semiconductor layer.
  • the width of the trench 70 is narrower than that of the contact hole 72. Therefore, the etching rate in the region where the trench 70 is formed is lower than the etching rate in the region where the contact hole 72 is formed. Therefore, the trench 70 that does not reach the semiconductor layer and the contact hole 72 that reaches the semiconductor layer can be formed by one etching. After the trench 70 and the contact hole 72 are formed, the mask 74 is removed.
  • a metal layer 76 is formed on the semiconductor wafer by sputtering or the like. At this time, the metal layer 76 is also filled in the trench 70 and the contact hole 72. Here, the upper surface of the metal layer 76 is substantially planarized by forming the metal layer 76 thick.
  • a mask 78 is formed on the surface of the metal layer 76 to be left as electrodes such as the electrodes 22, 54 and 64.
  • the mask 78 is not formed on the surface of the metal layer 76 on the trench 70b.
  • the metal layer 76 is etched, and the metal layer 76 is patterned as shown in FIG. Thereby, the emitter electrode 22, the electrode 54, and the electrode 64 are formed.
  • the metal layer 76 in the trench 70a becomes the trench electrode 40a
  • the metal layer 76 in the trench 70c becomes the trench electrode 40c.
  • etching is performed so that the metal layer 76 on the insulating layer 58 in a range where the mask 78 is not formed is removed and the metal layer 76 remains in the trench 70b. Since the width of the trench 70b is narrow, the etching rate in the trench 70b becomes extremely slow. Therefore, the metal layer 76 can easily remain in the trench 70b. As a result, the metal layers 76 in the trenches 70b are separated from each other, and the trench electrode 40b is formed.
  • an insulating layer 60 (SiN layer) is formed on the semiconductor wafer. Thereby, the structure on the upper surface side of the semiconductor device 10 is completed. Thereafter, the lower surface structure (collector region 32, collector electrode 34) is formed by a conventionally known method. Then, the semiconductor device 10 shown in FIG. 1 is completed by dicing the semiconductor wafer.
  • the trench electrode 40 is formed together with the other electrodes by the metal layer 76.
  • the trench layer 40b is formed by separating the metal layers 76 in each trench 70b from each other at the same time.
  • the SiO 2 insulating layer 58 is formed below the trench electrode 40.
  • an SiN insulating layer 68 may be formed below the trench electrode 40.
  • SiN and SiO 2 can be selectively etched. Therefore, in the step of forming the trench 70 in the SiO 2 insulating layer 58, the etching does not proceed any more when the trench 70 reaches the SiN insulating layer 68. Therefore, it is possible to prevent the trench 70 from being formed deeper than intended. According to this configuration, the etching time can be managed more easily.
  • the trench electrode 40 extends long along the end face 12a.
  • the trench electrode 40 may extend in a broken line shape.
  • the trench electrode 40 may be formed in a dot shape.
  • the IGBT is formed in the active region.
  • other semiconductor elements such as a MOS-FET or a diode may be formed in the active region.
  • a semiconductor device 10a according to the second embodiment will be described with reference to FIGS.
  • the semiconductor device 10a according to the second embodiment is obtained by changing a part of the semiconductor device 10 according to the first embodiment. Therefore, here, differences from the semiconductor device 10 of the first embodiment will be described.
  • the same members as those of the semiconductor device 10 of the first embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
  • each trench electrode 41 extends along the thickness direction of the semiconductor substrate 12. That is, each trench electrode 41 has a width in the Z direction larger than a width in the X direction. Further, the width in the X direction is substantially equal in each trench electrode 41.
  • Each trench electrode 41 is exposed on the upper and lower surfaces of the insulating layer 58.
  • the upper portions of the trench electrodes 41 a and 41 c are respectively located in the electrodes 54 and 64 covering a part of the upper surface of the insulating layer 58, and the upper portion of the trench electrode 41 b is the upper surface of the insulating layer 58.
  • the lower part of the trench electrode 41 is located in the semiconductor layer. That is, each trench electrode 41 is formed so as to penetrate the insulating layer 58 in the Z direction.
  • each trench electrode 41 extends along the end surface 12 a of the semiconductor substrate 12 so as to go around the active region 20.
  • the upper and side corner portions of the trench electrode 41 and the lower and side corner portions of the trench electrode 41 are curved.
  • the trench electrode 41 has a cross-section with rounded corners at four corners of the rectangle.
  • the above-mentioned “plane perpendicular to the longitudinal direction” is the position where the trench electrode 41 is rounded and bent at the corner portions C1 to C4 of the rectangular active region 20.
  • the plane extending in the Z direction including the tangent line TL at the contact P and the straight line L perpendicular to the contact P corresponds to an example of “a plane perpendicular to the longitudinal direction”.
  • the trench electrodes 41 are arranged at substantially equal intervals along the X direction in FIG.
  • each trench electrode 41 is formed on an arbitrary straight line from the active region 20 toward the end surface 12a of the semiconductor substrate 12. Will exist.
  • Each trench electrode 41 is electrically isolated from each other. As shown in FIG. 12, the trench electrode 41 a closest to the active region 20 is connected to the electrode 54. The trench electrode 41 c closest to the end face 12 a is connected to the electrode 64. Other trench electrodes 41b are not connected to other electrodes. For this reason, the electric potential of each trench electrode 41b changes with the electric potential distribution of the circumference
  • the semiconductor device 10a according to the second embodiment has the same effects as the semiconductor device 10 according to the first embodiment.
  • the trench electrode 41 is formed so as to penetrate the insulating layer 58 in the Z direction. That is, a region between adjacent trench electrodes 41 in the insulating layer 58 is a closed space in the X direction of FIG. For this reason, the external charges and the movable ions that existed in advance in the insulating layer 58 can move only within the closed space. Thus, the trench electrode 41 physically blocks the movement of the external charges and the movable ions.
  • the semiconductor device 10a can ensure excellent breakdown voltage characteristics.
  • the trench electrode 41 of the present embodiment forms a capacitor between the adjacent trench electrodes 41 in addition to physically blocking the movement of the foreign charge and movable ions, and the external charge and the movable ion are generated by the electric field between the capacitors. Needless to say, local ion generation can be suppressed by moving ions to one side of the capacitor and fixing the ions.
  • the corner portion of the trench electrode 41 by making the corner portion of the trench electrode 41 curved, it is possible to suppress the occurrence of electric field concentration in the corner portion and to suppress the decrease in the initial breakdown voltage. Furthermore, since the trench electrode 41 of this embodiment is formed so as to protrude from the upper surface and the lower surface of the insulating layer 58, it can be easily manufactured as compared with the case where the trench electrode 41 is embedded in the insulating layer 58. . In the case where the trench electrode 41 is formed of polysilicon, it is formed of the same material as other portions (for example, the gate electrode 28) of the semiconductor device 10a. For this reason, it is not necessary to prepare a new material for the trench electrode, and an increase in manufacturing cost can be suppressed.
  • FIGS. 14 to 17 show only the outer peripheral region 50, and differences from the semiconductor device 10a of the second embodiment will be described. Note that the same reference numerals are used for the same members as those of the semiconductor device 10a of the second embodiment, and the detailed description thereof is omitted.
  • the trench electrodes 42 (42a to 42c) of Modification 1 differ from the trench electrode 41 of Embodiment 2 in that the widths in the X direction are not the same.
  • the trench electrode 42 is arrange
  • the semiconductor device of Modification 1 has the same function and effect as the semiconductor device 10a of Embodiment 2.
  • the semiconductor device of Modification 2 is different from the semiconductor device 10 a of Example 2 in that a plurality of electrodes 74 are formed on the upper surface of the insulating layer 58.
  • the electrode 74 is formed on the upper surface of the insulating layer 58 and is disposed so as not to contact the trench electrode 41 protruding from the upper surface of the insulating layer 58. Thereby, a capacitor is also formed between the adjacent electrodes 74.
  • the external charge is physically suppressed from adhering to the upper surface of the insulating layer 58, and the external charge enters the insulating layer 58 electrically by the capacitor formed by the electrode 74. Can be suppressed.
  • the electrode 74 is formed of, for example, the same metal (for example, aluminum) as the metal that forms the electrodes 54 and 64, but the material that forms the electrode 74 is not limited to this.
  • the electrode 74 may be formed of polysilicon.
  • the semiconductor device of Modification 3 is different from the semiconductor device 10a of Example 2 in that a semiconductive silicon nitride film (so-called SInSiN film) 78 is formed on the upper surface of the insulating layer 58. .
  • the semiconductive silicon nitride film 78 is located between the electrode 54 and the electrode 64, contacts the upper surface of the insulating layer 58, and at least a part of one side surface of the electrode 54 and one side surface of the electrode 64. It is formed so that it may contact at least a part of. That is, the semiconductive silicon nitride film 78 is formed so as to cover the trench electrode 41 b and is connected to the electrodes 54 and 64. According to this configuration, it is possible to suppress the external charge from adhering to the upper surface of the insulating layer 58, and it is possible to suppress the breakdown voltage from being reduced due to the external charge.
  • the semiconductor device of Modification 4 is different from the semiconductor device 10 a of Example 2 in that a plurality of p-type diffusion layers 80 are formed below the trench electrode 41.
  • the p-type diffusion layer 80 is formed under the trench electrodes 41a and 41b exposed in the RESURF region 56 and the peripheral drift region 30a. That is, the p-type diffusion layer 80 is not formed below the trench electrode 41 c exposed at the end n-type region 62.
  • the impurity concentration of the p-type diffusion layer 80 is higher than the p-type impurity concentration of the RESURF region 56. According to this configuration, the lines of electric force escape to the surface side while avoiding the plurality of p-type diffusion layers 80. For this reason, the corner part of the lower end of trench electrode 41a, 41b does not need to be curvilinear, for example, may be substantially right-angled.
  • the semiconductor device 10b according to the third embodiment will be described with reference to FIG.
  • the semiconductor device 10b according to the third embodiment is obtained by changing a part of the semiconductor device 10a according to the second embodiment. Therefore, here, differences from the semiconductor device 10a of the second embodiment will be described. Note that the same reference numerals are used for the same members as those of the semiconductor device 10a of the second embodiment, and the detailed description thereof is omitted.
  • each trench electrode 43 has a width in the Z direction larger than a width in the X direction.
  • the width in the X direction is the same in each trench electrode 43.
  • the trench electrode 43 has upper trench electrodes 43a1 to 43c1 whose upper ends are exposed on the upper surface of the insulating layer 58, and lower trench electrodes 43b2 whose lower ends are exposed on the lower surface of the insulating layer 58.
  • the lower ends of the upper trench electrodes 43a1 to 43c1 are located in the insulating layer 58, and the upper ends of the lower trench electrodes 43b2 are located in the insulating layer 58.
  • the upper trench electrodes 43a1 to 43c1 and the lower trench electrodes 43b2 are alternately arranged in the X direction.
  • the plurality of upper trench electrodes 43a1 to 43c1 and the lower trench electrode 43b2 are formed so as to satisfy the following conditions. That is, at least one trench electrode on an arbitrary straight line in a direction from the active region 20 toward the end face 12a of the semiconductor substrate 12 in an arbitrary cross section obtained by cutting the insulating layer 58 along a plane orthogonal to the thickness direction of the semiconductor substrate 12. 43 exists.
  • the upper trench electrodes 43a1 to 43c1 correspond to an example of “first floating electrode”, and the lower trench electrode 43b2 corresponds to an example of “second floating electrode”.
  • the cross-sectional shape (that is, the shape of the trench electrode 43 shown in FIG. 18) cut along a plane orthogonal to the longitudinal direction of the trench electrode 43 (that is, the direction that goes around the active region 20) is the same as that of the trench electrode 41.
  • the upper and side corners of the trench electrode 43 and the lower and side corners of the trench electrode 43 are curved.
  • the trench electrodes 43 are arranged at substantially equal intervals along the X direction in FIG. Each trench electrode 43 is electrically isolated from each other. As shown in FIG. 18, the uppermost trench electrode 43 a 1 closest to the active region 20 is connected to the electrode 54.
  • the uppermost trench electrode 43 c 1 on the most end face 12 a side is connected to the electrode 64.
  • the other trench electrodes 43b1 and 43b2 are not connected to other electrodes. That is, the trench electrodes 43b1 and 43b2 are floating electrodes.
  • the upper surfaces of the upper trench electrodes 43a1 to 43c1 are covered with an insulating layer 60.
  • the semiconductor device 10b according to the third embodiment has the same effects as the semiconductor device 10 according to the first embodiment.
  • the upper trench electrodes 43a1 to 43c1 and the lower trench electrodes 43b2 are alternately arranged. That is, the wide surfaces of the upper trench electrodes 43a1 to 43c1 and the lower trench electrode 43b2 face each other. For this reason, the capacity of the capacitor constituted by the upper trench electrodes 43a1 to 43c1 and the lower trench electrode 43b2 increases, and the amount of charge stored in each capacitor increases. Further, the external electric charge is moved to one of the trench electrodes 43 by the electric field generated between the trench electrodes 43 and fixed there. Therefore, the influence of the external charge and the electric field of the movable ions can be effectively suppressed.
  • FIGS. 19 to 23 show only the outer peripheral region 50, and differences from the semiconductor device 10b of the third embodiment will be described. Note that the same reference numerals are used for the same members as those of the semiconductor device 10b of the third embodiment, and the detailed description thereof is omitted.
  • the trench electrode 44 (44a1 to 44c1, 44b2) of the first modification differs from the trench electrode 43 of the third embodiment in that the widths in the X direction are not equal. Even in this case, the trench electrodes 44 are arranged so that the distances between the opposing surfaces of the adjacent trench electrodes 44 are substantially equal. Also with this configuration, it is possible to achieve the same effects as the semiconductor device 10b of the third embodiment.
  • the trench electrode 45 (45a1 to 45c1, 45b2) of Modification 2 is different from the trench electrode 43 of Example 3 in that the widths in the Z direction are not equal to each other.
  • at least one of the upper end or the lower end of each trench electrode 43 is exposed on the upper surface or the lower surface of the insulating layer 58, respectively. Also with this configuration, it is possible to achieve the same effects as the semiconductor device 10b of the third embodiment.
  • the semiconductor device of Modification 3 differs from the semiconductor device 10 b of Example 3 in that a plurality of electrodes 82 are formed on the upper surface of the insulating layer 58.
  • the electrode 82 is formed so as not to contact the upper trench electrode 43 protruding from the upper surface of the insulating layer 58. Thereby, the adjacent electrodes 82 form a capacitor.
  • the external charge is physically suppressed from adhering to the upper surface of the insulating layer 58, and the external charge enters the insulating layer 58 electrically by the capacitor formed by the electrode 82. Can be suppressed. Therefore, it is possible to further suppress the breakdown voltage from being reduced due to the external charge.
  • the electrode 82 is formed of, for example, aluminum or polysilicon, but the material forming the electrode 82 is not limited to this.
  • the semiconductor device of Modification 4 differs from the semiconductor device 10 b of Example 3 in that a semiconductive silicon nitride film (so-called SInSiN film) 86 is formed on the upper surface of the insulating layer 58. . Similar to the modification shown in FIG. 16, the semiconductive silicon nitride film 86 is located between the electrode 54 and the electrode 64 and is formed so as to cover the upper trench electrode 43b1. According to this configuration, it is possible to suppress the external charge from adhering to the upper surface of the insulating layer 58, and it is possible to suppress the breakdown voltage from being reduced due to the external charge.
  • a semiconductive silicon nitride film semiconductive silicon nitride film
  • the semiconductor device of Modification 5 is different from the semiconductor device 10b of Example 3 in that a plurality of p-type diffusion layers 88 are formed below the lower trench electrode 43b2.
  • the p-type diffusion layer 88 is formed under the lower trench electrode 43b2 exposed in the RESURF region 56 and the peripheral drift region 30a.
  • the impurity concentration of the p-type diffusion layer 88 is higher than the p-type impurity concentration of the RESURF region 56. According to this configuration, the lines of electric force escape to the surface side while avoiding the plurality of p-type diffusion layers 80. For this reason, the corner part of the lower end of trench electrode 43b2 does not need to be curvilinear.
  • the corner portions of the cross section of the trench electrode in the Z direction are all curved, but at least the lower corner portion of the trench electrode exposed on the lower surface of the insulating layer 58 is curved.
  • the shape of the corner portion of the upper end of the trench electrode exposed on the upper surface of the insulating layer 58 and the corner portion of the trench electrode located in the insulating layer 58 are not limited to a curved shape, and are, for example, substantially perpendicular. Also good.

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

　外来電荷の影響を抑制することが可能であるとともに、効率的に製造することができる半導体装置を提供する。この半導体装置は、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域を有しており、外周領域の少なくとも一部の上面に絶縁層が形成されており、絶縁層内に、アクティブ領域から半導体基板の端面に向かう方向、及び、半導体基板の厚み方向に沿った断面において半導体基板の厚み方向に沿って伸びており、互いに分離されている複数のフローティング電極が、アクティブ領域から半導体基板の端面に向かう方向に沿って間隔を隔てて配置されている。

Description

半導体装置とその製造方法
　本明細書が開示する技術は、半導体装置の外周領域の構造に関する。
　特開２００５－２０９９８３号公報には、半導体素子が形成されているアクティブ領域と半導体基板の端面との間に外周領域を備える半導体装置が開示されている。外周領域の上部には、絶縁層が形成されている。外周領域上部の絶縁層の表面に、外来電荷（例えば、外部から飛来したイオン等）が付着することがある。外来電荷の電界の影響によって、外周領域の半導体層内の電界が乱されると、局所的な高電界が発生して半導体装置にストレスが加わる。しかしながら、この半導体装置は、絶縁層の内部に複数のフローティング電極を有している。フローティング電極によって、外来電荷の電界が外周領域の半導体層内に影響することを抑制することができる。
　上記した従来の半導体装置では、外周領域上部の絶縁層上に、２つの層を構成するようにフローティング電極が配置されている。下側の層のフローティング電極は、上側の層のフローティング電極と部分的に重なるように配置されている。これによって、各フローティング電極間で高い容量を確保している。このようにフローティング電極間の容量を高くすることで、各フローティング電極間のコンデンサに蓄えられる電荷量が多くなる。これによって、外来電荷の電界による外周領域内の半導体層への影響をより少なくすることができる。しかしながら、２つの層を構成するようにフローティング電極を形成するためには、金属層や絶縁層の成長や各層のパターニングを複数回行う必要があり、半導体装置の製造工程が増大する。このため、従来の半導体装置は、製造効率が悪いという問題があった。したがって、本明細書では、外来電荷の影響を抑制することが可能であるとともに、効率的に製造することができる半導体装置を提供する。
　本明細書が開示する半導体装置は、半導体基板を有する。半導体基板は、半導体素子が形成されているアクティブ領域と、アクティブ領域と半導体基板の端面との間の外周領域を有している。外周領域の少なくとも一部の上面には、絶縁層が形成されている。絶縁層内に、半導体基板の厚み方向における幅がアクティブ領域から半導体基板の端面に向かう方向における幅よりも大きい複数のフローティング電極が、アクティブ領域から半導体基板の端面に向かう方向に沿って間隔を隔てて配置されている。
　この半導体装置では、各フローティング電極が、半導体基板の厚み方向に長く伸びている。また、各フローティング電極が、アクティブ領域から半導体基板の端面に向かう方向に間隔を隔てて配置されている。したがって、各フローティング電極の幅広面が、アクティブ領域から半導体基板の端面に向かう方向において、互いに向き合っている。このため、各フローティング電極により構成されるコンデンサの容量が高い。すなわち、一層分のフローティング電極で、高い容量を確保できる。したがって、この半導体装置は、外来電荷の電界の影響を効果的に抑制することができる。また、フローティング電極が一層であるので、この半導体装置は効率的に製造可能である。
　また、本明細書は、半導体装置の製造方法を提供する。この製造方法は、半導体基板のうちの半導体素子が形成されるアクティブ領域と半導体装置の端面となる箇所との間の外周領域上に絶縁層を形成する工程と、絶縁層に、半導体基板の厚み方向における幅がアクティブ領域から半導体基板の端面となる箇所に向かう方向における幅よりも大きい複数のトレンチを、アクティブ領域から半導体装置の端面となる箇所に向かう方向に沿って間隔を隔てて形成する工程と、絶縁層上に金属層を形成する工程と、トレンチの上部の金属層をマスクしていない状態で、各トレンチ内に金属層が残存し、かつ、各トレンチ内の金属層が互いに分離されるように金属層をエッチングする工程を有する。
　絶縁層上に金属層を形成する工程では、トレンチ内にも金属層が形成される。金属層をエッチングする工程では、トレンチの外側の金属層を除去し、トレンチ内に金属層を残存させる。これによって、各トレンチ内の金属層が互いに分離される。エッチング時には、トレンチの幅が狭いため、トレンチ内の金属層のエッチング速度は極めて遅くなる。このため、トレンチ内に金属層を容易に残存させることができる。トレンチ内に残存した複数の金属層は、半導体基板の厚み方向における幅がアクティブ領域から半導体基板の端面に向かう方向における幅よりも大きく、アクティブ領域から半導体基板の端面に向かう方向に沿って間隔を隔てて配置された複数のフローティング電極となる。したがって、この製造方法によれば、外来電荷の影響を受けにくい外周領域を有する半導体装置を製造することができる。また、この製造方法では、フローティング電極を一層分形成するだけでよく、かつ、上記の通りフローティング電極を容易に形成することができる。したがって、この製造方法によれば、効率的に半導体装置を製造することができる。
半導体装置１０の縦断面図。 半導体装置１０を上面側から見たときにおけるアクティブ領域２０と外周領域５０とトレンチ電極４０ａ～４０ｃの配置を示す図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 半導体装置１０の製造工程を示す半導体ウエハの縦断面図。 変形例の半導体装置の縦断面図。 変形例の半導体装置の図２に対応する図。 変形例の半導体装置の図２に対応する図。 実施例２の半導体装置１０ａの縦断面図。 実施例２の半導体装置１０ａの平面図。 実施例２の変形例の半導体装置の外周領域５０の部分拡大図。 実施例２の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例２の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例２の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例３の半導体装置１０ｂの縦断面図。 実施例３の変形例の半導体装置の外周領域５０の部分拡大図。 実施例３の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例３の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例３の他の変形例の半導体装置の外周領域５０の部分拡大図。 実施例３の他の変形例の半導体装置の外周領域５０の部分拡大図。
　以下に説明する実施例の主要な特徴を列記しておく。なお、以下に記載する技術要素は、それぞれ独立した技術要素であって、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。
　本明細書が開示する半導体装置では、絶縁層内に配置されるフローティング電極は、絶縁層の上面または下面の少なくとも一方の面に露出していてもよい。フローティング電極が絶縁層の上面に露出する場合は、フローティング電極を絶縁層内に埋設しなくてもよいため、フローティング電極を容易に形成することができる。フローティング電極が絶縁層の下面に露出する場合は、外来電荷が絶縁層の下面側を移動することを物理的に遮断することができる。
　本明細書が開示する半導体装置では、絶縁層を半導体基板の厚み方向に直交する平面で切断した任意の断面において、アクティブ領域から半導体基板の端面に向かう任意の直線上に、少なくとも１つのフローティング電極が存在してもよい。この構成によると、外来電荷が絶縁層内を移動することが抑制され、外来電荷の局所的な集中が発生することを抑制することができる。
　本明細書が開示する半導体装置では、フローティング電極は、絶縁層の上面に露出しており、絶縁層の下面には露出していなくてもよい。この構成によると、フローティング電極を形成する際に半導体領域がエッチングされることが防止される。
　本明細書が開示する半導体装置では、フローティング電極は、絶縁層の上面及び下面に露出していてもよい。この構成によると、絶縁層内において隣接するフローティング電極間の領域は、アクティブ領域から半導体基板の端面に向かう方向において閉空間となるため、外来電荷、及び絶縁層内に存在している可動イオンはその閉空間内でしか移動できない。即ち、外来電荷及び可動イオンの移動を物理的に遮断することができる。
　本明細書が開示する半導体装置では、絶縁層内に配置される複数のフローティング電極は、絶縁層の上面に露出している第１フローティング電極と、絶縁層の下面に露出している第２フローティング電極とを有しており、第１フローティング電極と第２フローティング電極が交互に配置されていてもよい。この構成によると、第１フローティング電極と第２フローティング電極の幅広面が互いに向き合っている。このため、第１フローティング電極と第２フローティング電極により構成されるコンデンサの容量が高くなり、各コンデンサに蓄えられる電荷量が多くなる。従って、外来電荷や可動イオンの電界の影響を効果的に抑制することができる。
　本明細書が開示する半導体装置では、フローティング電極をその長手方向と直交する平面で切断した断面において、フローティング電極の下面と側面のコーナ部が曲線状となっていてもよい。一般に、フローティング電極の上記断面におけるコーナ部が略直角（即ち、断面が矩形状）の場合は、この略直角のコーナ部に電界が集中し易い。そこで、コーナ部を曲線状とすることにより、コーナ部への電界集中が抑制され、耐圧の低下を効果的に抑制することができる。
　また、本明細書に開示の製造方法は、絶縁層を形成する工程では、アクティブ領域上にも絶縁層を形成することが好ましい。また、この製造方法は、金属層を形成する工程の前にアクティブ領域上の絶縁層にコンタクトホールを形成する工程をさらに有することが好ましい。また、金属層を形成する工程では、コンタクトホール内にも金属層を形成し、金属層をエッチングする工程は、コンタクトホールの上部の金属層をマスクした状態で行うことが好ましい。このような構成によれば、上記の金属層によって、フローティング電極だけでなく、コンタクトホールを介してアクティブ領域と導通する電極を形成することができる。したがって、より効率的に半導体装置を製造することができる。
　本明細書に開示の製造方法は、トレンチを形成する工程と、コンタクトホールを形成する工程を、共通のエッチングにより行ってもよい。このような構成によれば、より効率的に半導体装置を製造することができる。
　図１に示す半導体装置１０は、半導体基板１２と、半導体基板１２の上面及び下面に形成されている電極、絶縁層等によって構成されている。半導体基板１２は、アクティブ領域２０と、外周領域５０を有している。アクティブ領域２０には、ＩＧＢＴが形成されている。アクティブ領域２０は、半導体基板１２を上面側から見たときに、半導体基板１２の略中央部に形成されている。外周領域５０は、アクティブ領域２０と半導体基板１２の端面（外周面）１２ａとの間の領域である。したがって、半導体基板１２を上方から平面視した場合には、アクティブ領域２０は外周領域５０に囲まれている。
　アクティブ領域２０の上面にはトレンチが形成されている。トレンチの内面は、ゲート絶縁膜に覆われている。トレンチ内には、ゲート電極２８が形成されている。ゲート電極２８の上面は、絶縁層５８に覆われている。アクティブ領域２０の上面にはエミッタ電極２２が形成されている。エミッタ電極２２は、絶縁層５８によってゲート電極２８から絶縁されている。半導体基板１２の下面には、コレクタ電極３４が形成されている。
　アクティブ領域２０内には、ｎ型のエミッタ領域２４、ｐ型のボディ領域２６、ｎ型のドリフト領域３０、ｐ型のコレクタ領域３２が形成されている。エミッタ領域２４は、半導体基板１２の上面に露出する範囲に形成されている。エミッタ領域２４は、ゲート絶縁膜に接する範囲に形成されている。エミッタ領域２４は、エミッタ電極２２に対してオーミック接続されている。ボディ領域２６は、エミッタ領域２４の側方及びエミッタ領域２４の下側に形成されている。ボディ領域２６は、エミッタ領域２４の下側でゲート絶縁膜に接している。２つのエミッタ領域２４の間のボディ領域２６は、ｐ型不純物濃度が高く、エミッタ電極２２に対してオーミック接続されている。ドリフト領域３０は、ボディ領域２６の下側に形成されている。ドリフト領域３０は、ボディ領域２６によってエミッタ領域２４から分離されている。ドリフト領域３０は、トレンチの下端部のゲート絶縁膜と接している。コレクタ領域３２は、ドリフト領域３０の下側に形成されている。コレクタ領域３２は、ｐ型不純物濃度が高く、コレクタ電極３４に対してオーミック接続されている。上述した各電極及び各半導体領域によって、アクティブ領域２０内にＩＧＢＴが形成されている。
　外周領域５０内には、ディープｐ型領域５２、リサーフ領域５６、及び、端部ｎ型領域６２が形成されている。ディープｐ型領域５２は、アクティブ領域２０と外周領域５０の境界に位置している。ディープｐ型領域５２は、半導体基板１２の上面に露出する範囲に形成されている。ディープｐ型領域５２は、ボディ領域２６と接している。ディープｐ型領域５２は、アクティブ領域２０内のゲート電極２８よりも深い深さまで形成されている。ディープｐ型領域５２は、高濃度にｐ型不純物を含有しており、ディープｐ型領域５２上に形成されている電極２２、５４に対してオーミック接続されている。リサーフ領域５６は、ディープｐ型領域５２に隣接している。リサーフ領域５６は、半導体基板１２の上面に露出する範囲に形成されている。リサーフ領域５６は、ディープｐ型領域５２よりも浅い範囲に形成されている。リサーフ領域５６のｐ型不純物濃度は、ディープｐ型領域５２よりも低い。また、リサーフ領域５６のｐ型不純物濃度は、端部ｎ型領域６２のｎ型不純物濃度よりも低い。端部ｎ型領域６２は、半導体基板１２の端面１２ａに露出するとともに半導体基板１２の上面に露出する範囲に形成されている。端部ｎ型領域６２は、比較的高濃度にｎ型不純物を含有しており、端部ｎ型領域６２上に形成されている電極６４に対してオーミック接続されている。ディープｐ型領域５２、リサーフ領域５６、及び、端部ｎ型領域６２の下側には、上述したドリフト領域３０が形成されている。すなわち、ドリフト領域３０は、アクティブ領域２０から外周領域５０まで広がっている。また、ドリフト領域３０は、リサーフ領域５６と端部ｎ型領域６２の間の範囲にも存在しており、その範囲内で半導体基板１２の上面に露出している。以下では、リサーフ領域５６と端部ｎ型領域６２の間のドリフト領域３０を、周辺ドリフト領域３０ａという。ドリフト領域３０のｎ型不純物濃度は、ディープｐ型領域５２のｐ型不純物濃度よりも低く、端部ｎ型領域６２のｎ型不純物濃度よりも低い。外周領域５０内においても、ドリフト領域３０の下側にコレクタ領域３２が形成されている。
　外周領域５０上には、絶縁層５８と、絶縁層６０と、複数のトレンチ電極４０（４０ａ～４０ｃ）が形成されている。なお、図１では、図の見易さを考慮して、絶縁層５８を実際よりも厚く示している。絶縁層５８は、半導体基板１２の上面に接する範囲に形成されている。絶縁層５８は、ＳｉＯ２により構成されている。絶縁層５８は、リサーフ領域５６と周辺ドリフト領域３０ａの上面を覆っている。また、絶縁層５８は、他の領域（アクティブ領域２０内のゲート電極２８上等）にも形成されている。複数のトレンチ電極４０は、絶縁層５８内に形成されている。なお、図１の断面は、アクティブ領域２０から半導体基板１２の端面１２ａに向かう方向（すなわち、Ｘ方向）、及び、半導体基板１２の厚み方向（すなわち、Ｚ方向）に沿った断面である。当該断面において、各トレンチ電極４０は、半導体基板１２の厚み方向に沿って伸びている。すなわち、各トレンチ電極４０は、Ｘ方向の幅よりもＺ方向の幅の方が大きい。また、図２に示すように、半導体基板１２を上面側から見た場合には、各トレンチ電極４０は、半導体基板１２の端面１２ａに沿って伸び、アクティブ領域２０を一巡するように形成されている。トレンチ電極４０は、アクティブ領域２０から半導体基板１２の端面１２ａに向かう方向に沿って間隔を隔てて配置されている。したがって、各トレンチ電極４０の幅広面は、他のトレンチ電極４０の幅広面と向かい合っている。このため、各トレンチ電極４０の間の容量（すなわち、隣接する一対のトレンチ電極４０によって構成されるコンデンサの容量）は大きい。各トレンチ電極４０は、略均等の間隔を空けて配置されている。各トレンチ電極４０は、互いに電気的に分離されている。図１に示すように、最もアクティブ領域２０側のトレンチ電極４０ａは、電極５４に接続されている。最も端面１２ａ側のトレンチ電極４０ｃは、電極６４に接続されている。その他のトレンチ電極４０ｂは、他の電極に接続されていない。このため、各トレンチ電極４０ｂの電位は、その周囲の電位分布によって変化する。すなわち、トレンチ電極４０ｂは、フローティング電極である。絶縁層６０は、ＳｉＮにより構成されており、絶縁層６０上及び各電極上を覆っている。したがって、各トレンチ電極４０の上面は、絶縁層６０に覆われている。
　アクティブ領域２０内のＩＧＢＴがターンオフすると、コレクタ電極３４とエミッタ電極２２の間に高い電圧Ｖｃｅが印加される。このとき、端部ｎ型領域６２は、コレクタ電極３４と略同じ電位となる。また、ディープｐ型領域５２は、エミッタ電極２２と略同じ電位となる。したがって、端部ｎ型領域６２とディープｐ型領域５２の間には、電圧Ｖｃｅと略等しい電圧Ｖ１が印加される。すると、ディープｐ型領域５２から端部ｎ型領域６２に向かって空乏層が広がる。リサーフ領域５６は、この空乏層の伸びを促進する。このため、空乏層が、リサーフ領域５６と周辺ドリフト領域３０ａの略全体に広がる。このように広がった空乏層によって、端部ｎ型領域６２とディープｐ型領域５２の間の絶縁性が確保される。このため、ＩＧＢＴがオフしている状態では、図１の点線に示すように半導体基板１２内に等電位線が分布する。
　上記の通り、トレンチ電極４０ａは、電極５４を介してディープｐ型領域５２に接続されている。また、トレンチ電極４０ｃは、電極６４を介して端部ｎ型領域６２に接続されている。したがって、トレンチ電極４０ａとトレンチ電極４０ｃの間には、端部ｎ型領域６２とディープｐ型領域５２の間の電圧Ｖ１と略等しい電圧が印加される。トレンチ電極４０ａとトレンチ電極４０ｃの間の絶縁層５８の内部には、複数のトレンチ電極４０ｂが存在している。このため、これらのトレンチ電極４０の間に、電圧Ｖ１を分割した電圧が印加される。各トレンチ電極４０は略均等間隔で配置されているので、トレンチ電極４０の間の各電位差は互いに略等しくなる。このため、図１に示すように、外周領域５０内に略均等間隔で等電位線が分布する。したがって、リサーフ領域５６及び周辺ドリフト領域３０ａ内の電界が均一化され、局所的な高電界が発生することが抑制される。
　また、図１に示すように、外周領域５０の表面に、外来電荷９０（例えば、Ｎａ、Ｃｕ、Ｃｌ等の可動イオン）が付着することがある。外来電荷９０により生じる電界によって、外周領域５０内の電界が乱されると、外周領域５０内で電界集中が生じる。しかしながら、本実施例の半導体装置１０では、外周領域５０の表面の絶縁層５８内に複数のトレンチ電極４０が形成されている。各トレンチ電極４０により構成されている各コンデンサには、これらへの印加電圧によって電荷が蓄えられている。各コンデンサに蓄えられた電荷が生ずる電界によって、外来電荷９０からの電界がリサーフ領域５６及び周辺ドリフト領域３０ａに影響することが抑制される。特に、上述のように、各トレンチ電極４０は幅広面どうしが向かい合うように配置されているので、上述した各コンデンサの容量は大きい。このため、各コンデンサが蓄える電荷量が大きい。また、トレンチ電極４０間に発生する電界により、外来電荷が一方のトレンチ電極４０に移動され、そこで固定される。このため、外来電荷９０からの電界がリサーフ領域５６及び周辺ドリフト領域３０ａに影響することがより効果的に抑制される。したがって、この半導体装置１０では、外来電荷９０の付着により外周領域５０内で局所的な高電界が発生することを効果的に抑制することができる。このため、半導体装置１０は、耐電圧特性に優れる。
　次に、半導体装置１０の製造方法について説明する。半導体装置１０を製造する際には、最初に、図３に示すように、ｎ型の半導体ウエハの上面側に、各半導体層（エミッタ領域２４、ボディ領域２６、ディープｐ型領域５２、リサーフ領域５６、端部ｎ型領域６２）と、ゲート電極２８及びゲート絶縁膜を形成する。これらは、従来公知の方法により形成される。
　次に、図４に示すように、半導体ウエハの上面全域に絶縁層５８（ＳｉＯ２層）を形成する。次に、図５に示すように絶縁層５８上にマスク７４を設けた状態で、ＲＩＥやドライエッチングによって、絶縁層５８をエッチングする。これによって、トレンチ７０（トレンチ７０ａ～７０ｃ）とコンタクトホール７２を形成する。なお、トレンチ７０ａはトレンチ電極４０ａが形成されるトレンチであり、トレンチ７０ｂはトレンチ電極４０ｂが形成されるトレンチであり、トレンチ７０ｃはトレンチ電極４０ｃが形成されるトレンチである。トレンチ７０は、半導体層に達しない（すなわち、トレンチ７０の底面の下側に絶縁層５８が残る）ように形成される。コンタクトホール７２は、電極２２、５４、６４等を半導体層に接続するための穴である。コンタクトホール７２は、半導体層に達するように形成される。トレンチ７０の幅はコンタクトホール７２に比べて狭い。したがって、トレンチ７０を形成する領域におけるエッチング速度は、コンタクトホール７２を形成する領域におけるエッチング速度よりも小さい。したがって、半導層に達しないトレンチ７０と半導体層に達するコンタクトホール７２とを、一度のエッチングにより形成することができる。トレンチ７０とコンタクトホール７２を形成したら、マスク７４を除去する。
　次に、スパッタリング等によって、図６に示すように、半導体ウエハ上に金属層７６を形成する。このとき、トレンチ７０内とコンタクトホール７２内にも金属層７６が充填される。また、ここでは、金属層７６を厚く形成することで、金属層７６の上面を略平坦化する。
　次に、図７に示すように、電極２２、５４、６４等の電極として残存させるべき金属層７６の表面にマスク７８を形成する。なお、ここでは、トレンチ７０ｂ上の金属層７６の表面にはマスク７８を形成しない。次に、金属層７６をエッチングして、図８に示すように金属層７６をパターニングする。これによって、エミッタ電極２２、電極５４、及び、電極６４が形成される。トレンチ７０ａ内の金属層７６はトレンチ電極４０ａとなり、トレンチ７０ｃ内の金属層７６はトレンチ電極４０ｃとなる。また、このとき、マスク７８が形成されていない範囲の絶縁層５８上の金属層７６が除去され、かつ、トレンチ７０ｂ内に金属層７６が残存するように、エッチングを行う。トレンチ７０ｂの幅が狭いので、トレンチ７０ｂ内のエッチング速度は極めて遅くなる。したがって、容易にトレンチ７０ｂ内に金属層７６を残存させることができる。これによって、各トレンチ７０ｂ内の金属層７６が互いに分離され、トレンチ電極４０ｂが形成される。
　次に、半導体ウエハ上に、絶縁層６０（ＳｉＮ層）を形成する。これにより、半導体装置１０の上面側の構造が完成する。その後、従来公知の方法によって、下面側の構造（コレクタ領域３２、コレクタ電極３４）を形成する。その後、半導体ウエハをダイシングすることで、図１に示す半導体装置１０が完成する。
　以上に説明したように、この製造方法では、絶縁層５８にコンタクトホール７２を形成する際に、同時に、トレンチ７０を形成する。また、この製造方法では、金属層７６によって、トレンチ電極４０をその他の電極と共に形成する。また、この製造方法では、各電極をパターニングする際に、同時に、各トレンチ７０ｂ内の金属層７６を互いに分離させてトレンチ電極４０ｂを形成する。このように、この製造方法によれば、トレンチ電極４０を形成するための特別な工程を追加することなく、トレンチ電極４０を形成することができる。したがって、トレンチ電極４０を有する半導体装置１０を極めて効率的に製造することができる。
　なお、上述した実施例では、トレンチ電極４０の下側にＳｉＯ２の絶縁層５８が形成されていた。しかしながら、図９に示すように、トレンチ電極４０の下側に、ＳｉＮの絶縁層６８が形成されていてもよい。ＳｉＮとＳｉＯ２は選択的にエッチングができる。このため、ＳｉＯ２の絶縁層５８にトレンチ７０を形成する工程において、トレンチ７０がＳｉＮの絶縁層６８に達したときにそれ以上エッチングが進まなくなる。したがって、トレンチ７０が意図したよりも深く形成されることを防止することができる。この構成によれば、エッチング時間の管理がより容易となる。
　また、上述した実施例では、図２に示すようにトレンチ電極４０が端面１２ａに沿って長く伸びていた。しかしながら、図１０に示すように、トレンチ電極４０が破線状に伸びていてもよい。また、図１１に示すように、トレンチ電極４０がドット状に形成されていてもよい。すなわち、外周領域５０の少なくとも一部において、図１に示す断面構造が得られていれば、実施例の技術の利益を得ることができる。
　また、上述した実施例では、アクティブ領域内にＩＧＢＴが形成されていたが、アクティブ領域内にＭＯＳ－ＦＥＴやダイオード等のように他の半導体素子が形成されていてもよい。
　実施例２の半導体装置１０ａを図１２、１３を用いて説明する。実施例２の半導体装置１０ａは、実施例１の半導体装置１０の一部を変更したものである。従って、ここでは実施例１の半導体装置１０との相違点について説明する。なお、実施例１の半導体装置１０と同一の部材については同一符号を用い、その詳細な説明を省略することとする。
　図１２の断面は、アクティブ領域２０から半導体基板１２の端面１２ａに向かう方向（すなわち、Ｘ方向）で、かつ、半導体基板１２の厚み方向（すなわち、Ｚ方向）に沿った断面である。外周領域５０上には、絶縁層５８と、絶縁層６０と、複数のトレンチ電極４１（４１ａ～４１ｃ）が形成されている。トレンチ電極４１は、導電材料（例えば、ポリシリコン等）によって形成することができる。図１２の断面において、各トレンチ電極４１は、半導体基板１２の厚み方向に沿って伸びている。すなわち、各トレンチ電極４１は、Ｘ方向の幅よりもＺ方向の幅の方が大きい。また、Ｘ方向の幅は各トレンチ電極４１において略等しい。各トレンチ電極４１は、絶縁層５８の上面及び下面に露出している。本実施例では、トレンチ電極４１ａ、４１ｃの上部は、絶縁層５８の上面の一部を覆っている電極５４、６４内にそれぞれ位置しており、トレンチ電極４１ｂの上部は、絶縁層５８の上面及び電極５４、６４の上面に形成されている絶縁層６０内に位置している。一方、トレンチ電極４１の下部は半導体層内に位置している。即ち、各トレンチ電極４１は、絶縁層５８をＺ方向に貫通するように形成されている。
　また、図１３に示すように、半導体基板１２を上面側から見たときに、各トレンチ電極４１は、半導体基板１２の端面１２ａに沿って伸び、アクティブ領域２０を一巡するように形成されている。トレンチ電極４１の長手方向（即ち、アクティブ領域２０を一巡する方向）に直交する平面（例えば、ＹＺ平面やＺＸ平面）で切断した断面の形状（即ち、図１２に示されるトレンチ電極４１の形状）は、トレンチ電極４１の上面と側面のコーナ部、及びトレンチ電極４１の下面と側面のコーナ部が曲線状になっている。別言すれば、トレンチ電極４１の断面は、矩形の４隅のコーナ部が丸みを帯びた形状となっている。なお、半導体基板１２を上面側から見たときに、トレンチ電極４１が矩形状のアクティブ領域２０のコーナ部Ｃ１～Ｃ４において丸みを帯びて曲がる位置においては、上記の「長手方向に直交する平面」とは、「トレンチ電極４１上の当該位置における接線と直交する平面」を意味することに留意されたい。例えば、接点Ｐにおける接線ＴＬと接点Ｐにおいて直交する直線Ｌを含む、Ｚ方向に延びる平面が、「長手方向に直交する平面」の一例に相当する。トレンチ電極４１は、図１２のＸ方向に沿って、略均等の間隔を隔てて配置されている。従って、絶縁層５８を半導体基板１２の厚み方向に直交する平面（即ち、ＸＹ平面）で切断すると、アクティブ領域２０から半導体基板１２の端面１２ａに向かう任意の直線上に、少なくとも１つのトレンチ電極４１が存在することになる。各トレンチ電極４１は、互いに電気的に分離されている。図１２に示すように、最もアクティブ領域２０側のトレンチ電極４１ａは、電極５４に接続されている。最も端面１２ａ側のトレンチ電極４１ｃは、電極６４に接続されている。その他のトレンチ電極４１ｂは、他の電極に接続されていない。このため、各トレンチ電極４１ｂの電位は、その周囲の電位分布によって変化する。すなわち、トレンチ電極４１ｂは、フローティング電極である。各トレンチ電極４１ｂの上面は、絶縁層６０に覆われている。
　実施例２の半導体装置１０ａは、実施例１の半導体装置１０と同様の作用効果を奏する。加えて、実施例２の半導体装置１０ａでは、トレンチ電極４１が絶縁層５８をＺ方向に貫通するように形成されている。即ち、絶縁層５８内において、隣接するトレンチ電極４１間の領域は、図１２のＸ方向において閉空間となる。このため、外来電荷、及び絶縁層５８内に予め存在していた可動イオンは、その閉空間内でしか移動することができない。このようにトレンチ電極４１は外来電荷及び可動イオンの移動を物理的に遮断する。これにより、外来電荷や可動イオンが熱や印加電圧により駆動されて絶縁層５８内をアクティブ領域２０側に移動して局所的な高電界が発生することを抑制することができる。従って、半導体装置１０ａは、優れた耐圧特性を確保することができる。なお、本実施例のトレンチ電極４１は、外来電荷及び可動イオンの移動を物理的に遮断することに加え、隣接するトレンチ電極４１間でコンデンサを形成して、コンデンサ間の電界により外来電荷及び可動イオンをコンデンサの一方に移動させて固定することによっても、局所的な高電界の発生を抑制することができることは言うまでもない。また、本実施例では、トレンチ電極４１のコーナ部を曲線状とすることで、コーナ部に電界集中が生じることを抑制し、初期耐圧の低下を抑制することができる。さらに、本実施例のトレンチ電極４１は絶縁層５８の上面及び下面から突出して形成されるため、トレンチ電極４１が絶縁層５８に埋設される場合と比較して容易に製造することが可能となる。なお、トレンチ電極４１をポリシリコンで形成する場合は、半導体装置１０ａの他の部分（例えば、ゲート電極２８等）と同一の材料で形成されることとなる。このため、トレンチ電極用に新たに材料を用意する必要がなくなり、製造コストの上昇を抑制することができる。
　次に、実施例２の変形例１～変形例４について、図１４～１７を参照して説明する。変形例１～変形例４の半導体装置は、実施例２の半導体装置１０ａの外周領域５０の構造を変更したものである。従って、図１４～１７は外周領域５０のみを示すこととし、実施例２の半導体装置１０ａとの相違点について説明する。なお、実施例２の半導体装置１０ａと同一の部材については同一符号を用い、その詳細な説明を省略することとする。
（変形例１）
　図１４に示すように、変形例１のトレンチ電極４２（４２ａ～４２ｃ）は、Ｘ方向の幅がそれぞれ同一でない点で実施例２のトレンチ電極４１と異なる。なお、トレンチ電極４２は、隣接するトレンチ電極４２の対向する面同士の間隔が略均等となるように配置される。この構成によっても、変形例１の半導体装置は、実施例２の半導体装置１０ａと同様の作用効果を有する。
（変形例２）
　図１５に示すように、変形例２の半導体装置は、絶縁層５８の上面に複数の電極７４が形成されている点で実施例２の半導体装置１０ａと異なる。電極７４は、絶縁層５８の上面に形成され、絶縁層５８の上面から突出しているトレンチ電極４１に接触しないように配置されている。これにより、隣接する電極７４同士でもコンデンサが形成される。この構成によれば、外来電荷が絶縁層５８の上面に付着することを物理的に抑制するとともに、電極７４により形成されるコンデンサにより、外来電荷が絶縁層５８内に進入することを電気的に抑制することができる。従って、外来電荷に起因して耐圧が低下することをより抑制することができる。なお、電極７４は、例えば、電極５４，６４を形成する金属と同一の金属（例えば、アルミニウム）により形成されるが、電極７４を形成する物質はこれに限られない。例えば、電極７４は、ポリシリコンにより形成してもよい。
（変形例３）
　図１６に示すように、変形例３の半導体装置は、絶縁層５８の上面に半導電性のシリコン窒化膜（いわゆるＳＩｎＳｉＮ膜）７８が形成されている点で実施例２の半導体装置１０ａと異なる。半導電性シリコン窒化膜７８は、電極５４と電極６４の間に位置しており、絶縁層５８の上面に接触するとともに、電極５４の一方の側面の少なくとも一部、及び電極６４の一方の側面の少なくとも一部と接触するように形成されている。即ち、半導電性シリコン窒化膜７８は、トレンチ電極４１ｂを覆うように形成され、電極５４，６４に接続されている。この構成によれば、外来電荷が絶縁層５８の上面に付着することを抑制することができ、外来電荷に起因して耐圧が低下することを抑制することができる。
（変形例４）
　図１７に示すように、変形例４の半導体装置は、トレンチ電極４１の下部に複数のｐ型拡散層８０が形成されている点で実施例２の半導体装置１０ａと異なる。ｐ型拡散層８０は、リサーフ領域５６及び周辺ドリフト領域３０ａに露出しているトレンチ電極４１ａ、４１ｂの下部に形成されている。即ち、ｐ型拡散層８０は、端部ｎ型領域６２に露出しているトレンチ電極４１ｃの下部には形成されていない。ｐ型拡散層８０の不純物濃度は、リサーフ領域５６のｐ型不純物濃度よりも高い。この構成によれば、電気力線が複数のｐ型拡散層８０を回避して表面側へ抜ける。このため、トレンチ電極４１ａ、４１ｂの下端のコーナ部は曲線状でなくてもよく、例えば略直角であってもよい。
　次に、実施例３の半導体装置１０ｂを図１８を用いて説明する。実施例３の半導体装置１０ｂは、実施例２の半導体装置１０ａの一部を変更したものである。従って、ここでは実施例２の半導体装置１０ａとの相違点について説明する。なお、実施例２の半導体装置１０ａと同一の部材については同一符号を用い、その詳細な説明を省略することとする。
　図１８の断面は、図１２と同様、半導体基板１２の厚み方向（すなわち、Ｚ方向）に沿った断面である。外周領域５０上には、絶縁層５８と、絶縁層６０と、複数のトレンチ電極４３（４３ａ～４３ｃ）が形成されている。各トレンチ電極４３は、Ｘ方向の幅よりもＺ方向の幅の方が大きい。また、Ｘ方向の幅は各トレンチ電極４３において同じである。トレンチ電極４３は、その上端が絶縁層５８の上面に露出している上側トレンチ電極４３ａ１～４３ｃ１と、その下端が絶縁層５８の下面に露出している下側トレンチ電極４３ｂ２とを有する。上側トレンチ電極４３ａ１～４３ｃ１の下端は絶縁層５８内に位置しており、下側トレンチ電極４３ｂ２の上端は絶縁層５８内に位置している。上側トレンチ電極４３ａ１～４３ｃ１と下側トレンチ電極４３ｂ２は、Ｘ方向に交互に配置されている。複数の上側トレンチ電極４３ａ１～４３ｃ１及び下側トレンチ電極４３ｂ２は、次の条件を満たすように形成される。即ち、絶縁層５８を、半導体基板１２の厚み方向に直交する平面で切断した任意の断面において、アクティブ領域２０から半導体基板１２の端面１２ａに向かう方向の任意の直線上に、少なくとも１つのトレンチ電極４３が存在する。別言すれば、上記の任意の断面にトレンチ電極４３が存在しない場合がない。上側トレンチ電極４３ａ１～４３ｃ１は「第１フローティング電極」の一例に相当し、下側トレンチ電極４３ｂ２は「第２フローティング電極」の一例に相当する。
　また、トレンチ電極４３の長手方向（即ち、アクティブ領域２０を一巡する方向）に直交する平面で切断した断面の形状（即ち、図１８に示されるトレンチ電極４３の形状）は、トレンチ電極４１と同様に、トレンチ電極４３の上面と側面のコーナ部、及びトレンチ電極４３の下面と側面のコーナ部が曲線状になっている。トレンチ電極４３は、図１８のＸ方向に沿って、略均等の間隔を隔てて配置されている。各トレンチ電極４３は、互いに電気的に分離されている。図１８に示すように、最もアクティブ領域２０側の上側トレンチ電極４３ａ１は、電極５４に接続されている。最も端面１２ａ側の上側トレンチ電極４３ｃ１は、電極６４に接続されている。その他のトレンチ電極４３ｂ１、４３ｂ２は、他の電極に接続されていない。すなわち、トレンチ電極４３ｂ１、４３ｂ２は、フローティング電極である。上側トレンチ電極４３ａ１～４３ｃ１の上面は、絶縁層６０に覆われている。
　実施例３の半導体装置１０ｂは、実施例１の半導体装置１０と同様の作用効果を奏する。加えて、実施例３の半導体装置１０ｂでは、上側トレンチ電極４３ａ１～４３ｃ１と下側トレンチ電極４３ｂ２とが交互に配置される。即ち、上側トレンチ電極４３ａ１～４３ｃ１と下側トレンチ電極４３ｂ２の幅広面が互いに向き合っている。このため、上側トレンチ電極４３ａ１～４３ｃ１と下側トレンチ電極４３ｂ２とにより構成されるコンデンサの容量が高くなり、各コンデンサに蓄えられる電荷量が多くなる。また、トレンチ電極４３間に発生する電界により、外来電荷が一方のトレンチ電極４３に移動され、そこで固定される。従って、外来電荷や可動イオンの電界の影響を効果的に抑制することができる。
　次に、実施例３の変形例１～変形例５について、図１９～図２３を参照して説明する。変形例１～変形例５の半導体装置は、実施例３の半導体装置１０ｂの外周領域５０の構造を変更したものである。従って、図１９～図２３は外周領域５０のみを示すこととし、実施例３の半導体装置１０ｂとの相違点について説明する。なお、実施例３の半導体装置１０ｂと同一の部材については同一符号を用い、その詳細な説明を省略することとする。
（変形例１）
　図１９に示すように、変形例１のトレンチ電極４４（４４ａ１～４４ｃ１、４４ｂ２）は、Ｘ方向の幅がそれぞれ等しくない点で実施例３のトレンチ電極４３と異なる。この場合でも、トレンチ電極４４は、隣接するトレンチ電極４４の対向する面同士の間隔が略均等となるように配置される。この構成によっても、実施例３の半導体装置１０ｂと同様の作用効果を奏することができる。
（変形例２）
　図２０に示すように、変形例２のトレンチ電極４５（４５ａ１～４５ｃ１、４５ｂ２）は、Ｚ方向の幅がそれぞれ等しくない点で実施例３のトレンチ電極４３と異なる。なお、各トレンチ電極４３は、その上端又は下端の少なくとも一方が、絶縁層５８の上面又は下面にそれぞれ露出している。この構成によっても、実施例３の半導体装置１０ｂと同様の作用効果を奏することができる。
（変形例３）
　図２１に示すように、変形例３の半導体装置は、絶縁層５８の上面に複数の電極８２が形成されている点で実施例３の半導体装置１０ｂと異なる。電極８２は、絶縁層５８の上面から突出している上側トレンチ電極４３に接触しないように形成されている。これにより、隣接する電極８２同士がコンデンサを形成する。この構成によれば、外来電荷が絶縁層５８の上面に付着することを物理的に抑制するとともに、電極８２により形成されるコンデンサにより、外来電荷が絶縁層５８内に進入することを電気的に抑制することができる。従って、外来電荷に起因して耐圧が低下することをより抑制することができる。なお電極８２は、例えばアルミニウムやポリシリコン等により形成されるが、電極８２を形成する物質はこれに限られない。
（変形例４）
　図２２に示すように、変形例４の半導体装置は、絶縁層５８の上面に半導電性のシリコン窒化膜（いわゆるＳＩｎＳｉＮ膜）８６が形成されている点で実施例３の半導体装置１０ｂと異なる。半導電性シリコン窒化膜８６は、図１６に示す変形例と同様、電極５４と電極６４の間に位置し、上側トレンチ電極４３ｂ１を覆うように形成されている。この構成によれば、外来電荷が絶縁層５８の上面に付着することを抑制することができ、外来電荷に起因して耐圧が低下することを抑制することができる。
（変形例５）
　図２３に示すように、変形例５の半導体装置は、下側トレンチ電極４３ｂ２の下部に複数のｐ型拡散層８８が形成されている点で実施例３の半導体装置１０ｂと異なる。ｐ型拡散層８８は、リサーフ領域５６及び周辺ドリフト領域３０ａに露出している下側トレンチ電極４３ｂ２の下部に形成されている。ｐ型拡散層８８の不純物濃度は、リサーフ領域５６のｐ型不純物濃度よりも高い。この構成によれば、電気力線が複数のｐ型拡散層８０を回避して表面側へ抜ける。このため、トレンチ電極４３ｂ２の下端のコーナ部は曲線状でなくてもよい。
　以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、請求の範囲を限定するものではない。請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
　例えば、実施例２、３ではＺ方向におけるトレンチ電極の断面のコーナ部はいずれも曲線状であったが、絶縁層５８の下面に露出しているトレンチ電極の少なくとも下端のコーナ部が曲線状であることが好ましい。即ち、絶縁層５８の上面に露出しているトレンチ電極の上端のコーナ部、及び絶縁層５８内に位置しているトレンチ電極のコーナ部の形状は曲線状に限られず、例えば略直角であってもよい。
　本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (10)

  1. 　半導体基板１２を有する半導体装置１０であって、
    　半導体基板１２が、
    　半導体素子が形成されているアクティブ領域２０と、
    　アクティブ領域２０と半導体基板１２の端面１２ａとの間の外周領域５０、
    　を有しており、
    　外周領域５０の少なくとも一部の上面に、絶縁層５８が形成されており、
    　絶縁層５８内に、半導体基板１２の厚み方向における幅がアクティブ領域２０から半導体基板１２の端面１２ａに向かう方向における幅よりも大きい複数のフローティング電極４０が、アクティブ領域２０から半導体基板１２の端面１２ａに向かう方向に沿って間隔を隔てて配置されている、
    　半導体装置。
  2. 　絶縁層５８内に配置されるフローティング電極４１～４５は、前記絶縁層５８の上面または下面の少なくとも一方の面に露出していることを特徴とする請求項１に記載の半導体装置。
  3. 　前記絶縁層５８を前記厚み方向に直交する平面で切断した任意の断面において、アクティブ領域２０から半導体基板１２の端面１２ａに向かう任意の直線上に、少なくとも１つのフローティング電極４１～４５が存在することを特徴とする請求項１に記載の半導体装置。
  4. 　フローティング電極４０は、前記絶縁層５８の上面に露出しており、前記絶縁層５８の下面には露出していないことを特徴とする、請求項１又は２に記載の半導体装置。
  5. 　フローティング電極４１～４２は、前記絶縁層５８の上面及び下面に露出していることを特徴とする、請求項１から３のいずれか一項に記載の半導体装置。
  6. 　絶縁層５８内に配置される複数のフローティング電極４３～４５は、前記絶縁層５８の上面に露出している第１フローティング電極４３ａ１～４３ｃ１、４４ａ１～４４ｃ１、４５ａ１～４５ｃ１と、前記絶縁層５８の下面に露出している第２フローティング電極４３ｂ２、４４ｂ２、４５ｂ２とを有しており、第１フローティング電極４３ａ１～４３ｃ１、４４ａ１～４４ｃ１、４５ａ１～４５ｃ１と第２フローティング電極４３ｂ２、４４ｂ２、４５ｂ２が交互に配置されていることを特徴とする、請求項１又は２に記載の半導体装置。
  7. 　フローティング電極４１～４５をその長手方向と直交する平面で切断した断面において、フローティング電極４１～４５の下面と側面のコーナ部が曲線状となっていることを特徴とする、請求項１から６のいずれか一項に記載の半導体装置。
  8. 　半導体装置の製造方法であって、
    　半導体基板のうちの半導体素子が形成されるアクティブ領域と半導体装置の端面となる箇所との間の外周領域上に絶縁層を形成する工程と、
    　絶縁層に、半導体基板の厚み方向における幅がアクティブ領域から半導体基板の端面となる箇所に向かう方向における幅よりも大きい複数のトレンチを、アクティブ領域から半導体装置の端面となる箇所に向かう方向に沿って間隔を隔てて形成する工程と、
    　絶縁層上に金属層を形成する工程と、
    　トレンチの上部の金属層をマスクしていない状態で、各トレンチ内に金属層が残存し、かつ、各トレンチ内の金属層が互いに分離されるように金属層をエッチングする工程、
    　を有する製造方法。
  9. 　絶縁層を形成する工程では、アクティブ領域上にも絶縁層を形成し、
    　金属層を形成する工程の前に、アクティブ領域上の絶縁層にコンタクトホールを形成する工程をさらに有し、
    　金属層を形成する工程では、コンタクトホール内にも金属層を形成し、
    　金属層をエッチングする工程は、コンタクトホールの上部の金属層をマスクした状態で行う、
    　請求項８の製造方法。
  10. 　トレンチを形成する工程と、コンタクトホールを形成する工程を、共通のエッチングにより行う請求項９に記載の製造方法。
PCT/JP2012/080624 2012-01-12 2012-11-27 半導体装置とその製造方法 Ceased WO2013105350A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US14/372,103 US9385188B2 (en) 2012-01-12 2012-11-27 Semiconductor device with termination region having floating electrodes in an insulating layer
JP2013553204A JP5772987B2 (ja) 2012-01-12 2012-11-27 半導体装置とその製造方法
EP12865395.3A EP2804214B1 (en) 2012-01-12 2012-11-27 Semiconductor device comprising a termination structure
CN201280066749.5A CN104040720B (zh) 2012-01-12 2012-11-27 半导体装置及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012003877 2012-01-12
JP2012-003877 2012-01-12

Publications (1)

Publication Number Publication Date
WO2013105350A1 true WO2013105350A1 (ja) 2013-07-18

Family

ID=48781313

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/080624 Ceased WO2013105350A1 (ja) 2012-01-12 2012-11-27 半導体装置とその製造方法

Country Status (5)

Country Link
US (1) US9385188B2 (ja)
EP (1) EP2804214B1 (ja)
JP (1) JP5772987B2 (ja)
CN (1) CN104040720B (ja)
WO (1) WO2013105350A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015032664A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
US9412809B2 (en) 2013-02-15 2016-08-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2016171272A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品
DE102014005879B4 (de) 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
DE102014020089B4 (de) 2014-04-16 2026-04-23 Infineon Technologies Ag Vertikale halbleitervorrichtungen

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101604234B1 (ko) * 2012-03-05 2016-03-17 미쓰비시덴키 가부시키가이샤 반도체장치
JP2014204038A (ja) * 2013-04-08 2014-10-27 三菱電機株式会社 半導体装置及びその製造方法
KR20150030799A (ko) * 2013-09-12 2015-03-23 매그나칩 반도체 유한회사 반도체 소자 및 그 제조 방법
JP6340200B2 (ja) * 2014-01-27 2018-06-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9553184B2 (en) * 2014-08-29 2017-01-24 Nxp Usa, Inc. Edge termination for trench gate FET
US9397213B2 (en) 2014-08-29 2016-07-19 Freescale Semiconductor, Inc. Trench gate FET with self-aligned source contact
CN105990408A (zh) * 2015-02-02 2016-10-05 无锡华润上华半导体有限公司 横向绝缘栅双极型晶体管
US9680003B2 (en) 2015-03-27 2017-06-13 Nxp Usa, Inc. Trench MOSFET shield poly contact
US9806186B2 (en) * 2015-10-02 2017-10-31 D3 Semiconductor LLC Termination region architecture for vertical power transistors
CN105762181A (zh) * 2016-03-04 2016-07-13 李思敏 一种多晶硅发射极晶体管及其制造方法
JP6588363B2 (ja) * 2016-03-09 2019-10-09 トヨタ自動車株式会社 スイッチング素子
JP6804379B2 (ja) * 2017-04-24 2020-12-23 三菱電機株式会社 半導体装置
CN110571153B (zh) * 2018-06-05 2023-02-21 比亚迪半导体股份有限公司 半导体功率器件及其终端区的制备方法
JP2020105590A (ja) * 2018-12-27 2020-07-09 キオクシア株式会社 基板処理装置および基板処理方法
JP7335190B2 (ja) * 2020-03-23 2023-08-29 株式会社東芝 半導体装置
US11538934B2 (en) * 2021-01-12 2022-12-27 Sanken Electric Co., Ltd. Semiconductor device having a group of trenches in an active region and a mesa portion
US11777027B2 (en) * 2021-06-29 2023-10-03 Sanken Electric Co., Ltd. Semiconductor device

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111034A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd プレーナ型半導体装置
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
JP2005209983A (ja) 2004-01-26 2005-08-04 Mitsubishi Electric Corp 半導体装置
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2011040773A (ja) * 2010-10-04 2011-02-24 Mitsubishi Electric Corp 半導体装置
JP2011077202A (ja) * 2009-09-29 2011-04-14 Fuji Electric Holdings Co Ltd 半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5607718A (en) 1993-03-26 1997-03-04 Kabushiki Kaisha Toshiba Polishing method and polishing apparatus
JPH09283754A (ja) * 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
JP3850146B2 (ja) * 1998-07-07 2006-11-29 三菱電機株式会社 分離構造とその分離構造を備える半導体装置
US7368785B2 (en) * 2005-05-25 2008-05-06 United Microelectronics Corp. MOS transistor device structure combining Si-trench and field plate structures for high voltage device
JP5050329B2 (ja) 2005-08-26 2012-10-17 サンケン電気株式会社 トレンチ構造半導体装置及びその製造方法
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP5315638B2 (ja) * 2007-07-24 2013-10-16 サンケン電気株式会社 半導体装置
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
CN101414635B (zh) * 2008-12-01 2010-08-11 西安电子科技大学 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法
EP2357670B1 (en) * 2008-12-10 2015-04-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP5391447B2 (ja) 2009-04-06 2014-01-15 三菱電機株式会社 半導体装置およびその製造方法
JP5376365B2 (ja) * 2009-04-16 2013-12-25 三菱電機株式会社 半導体装置
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
JP2011159903A (ja) * 2010-02-03 2011-08-18 Rohm Co Ltd 半導体装置
CN102214689B (zh) * 2010-04-06 2012-11-07 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111034A (ja) * 1999-10-07 2001-04-20 Fuji Electric Co Ltd プレーナ型半導体装置
JP2003188381A (ja) * 2001-12-21 2003-07-04 Denso Corp 半導体装置
JP2005209983A (ja) 2004-01-26 2005-08-04 Mitsubishi Electric Corp 半導体装置
JP2007123570A (ja) * 2005-10-28 2007-05-17 Toyota Industries Corp 半導体装置
JP2008187125A (ja) * 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2011077202A (ja) * 2009-09-29 2011-04-14 Fuji Electric Holdings Co Ltd 半導体装置
JP2011040773A (ja) * 2010-10-04 2011-02-24 Mitsubishi Electric Corp 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2804214A4

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9412809B2 (en) 2013-02-15 2016-08-09 Toyota Jidosha Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP2015032664A (ja) * 2013-08-01 2015-02-16 住友電気工業株式会社 ワイドバンドギャップ半導体装置
WO2015040675A1 (ja) * 2013-09-17 2015-03-26 株式会社日立製作所 半導体装置、電力変換装置、鉄道車両、および半導体装置の製造方法
DE102014005879B4 (de) 2014-04-16 2021-12-16 Infineon Technologies Ag Vertikale Halbleitervorrichtung
DE102014020089B4 (de) 2014-04-16 2026-04-23 Infineon Technologies Ag Vertikale halbleitervorrichtungen
JP2016171272A (ja) * 2015-03-16 2016-09-23 株式会社東芝 半導体装置
JP2018078169A (ja) * 2016-11-08 2018-05-17 ローム株式会社 電子部品
US11094443B2 (en) 2016-11-08 2021-08-17 Rohm Co., Ltd. Electronic component

Also Published As

Publication number Publication date
EP2804214B1 (en) 2021-02-24
CN104040720B (zh) 2016-12-14
CN104040720A (zh) 2014-09-10
US20140374871A1 (en) 2014-12-25
EP2804214A1 (en) 2014-11-19
JP5772987B2 (ja) 2015-09-02
EP2804214A4 (en) 2015-03-18
US9385188B2 (en) 2016-07-05
JPWO2013105350A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
JP5772987B2 (ja) 半導体装置とその製造方法
US8994102B2 (en) Semiconductor device
TWI649872B (zh) 半導體裝置
JP6666671B2 (ja) 半導体装置
JP7223543B2 (ja) 半導体装置
JP2013149761A (ja) 半導体装置
JP6193163B2 (ja) 絶縁ゲート型半導体装置
WO2011155394A1 (ja) 半導体装置および半導体装置の製造方法
JP6854598B2 (ja) 半導体装置
JP6463338B2 (ja) 半導体装置
WO2013128833A1 (ja) 半導体装置
US10204980B2 (en) Semiconductor device and manufacturing method of the same
WO2014162498A1 (ja) トレンチゲート電極を利用するｉｇｂｔ
CN111834448B (zh) 碳化硅半导体装置
JP7291679B2 (ja) 半導体装置
JP2017022185A (ja) 半導体装置及びその製造方法
JP7680503B2 (ja) 縦型電界効果トランジスタおよびその形成のための方法
KR100904785B1 (ko) 박형층 실리콘 온 인슐레이터(ｓｏｉ) 디바이스
JP6334438B2 (ja) 半導体装置
JP2012004466A (ja) 半導体装置
CN117080245B (zh) 一种功率半导体器件及其制备方法
US20190006512A1 (en) Shield indent trench termination for shielded gate mosfets
TWI511294B (zh) 半導體裝置及其製造方法
CN105374854A (zh) 半导体装置以及半导体装置的制造方法
JP7613059B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12865395

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2013553204

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14372103

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 2012865395

Country of ref document: EP