WO2013125126A1 - 半導体素子および半導体素子の製造方法 - Google Patents

半導体素子および半導体素子の製造方法 Download PDF

Info

Publication number
WO2013125126A1
WO2013125126A1 PCT/JP2012/081363 JP2012081363W WO2013125126A1 WO 2013125126 A1 WO2013125126 A1 WO 2013125126A1 JP 2012081363 W JP2012081363 W JP 2012081363W WO 2013125126 A1 WO2013125126 A1 WO 2013125126A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
substrate
underlayer
composition
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/081363
Other languages
English (en)
French (fr)
Inventor
智彦 杉山
角谷　茂明
宗太 前原
田中　光浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to CN201280069971.0A priority Critical patent/CN104126223A/zh
Priority to EP12869179.7A priority patent/EP2819152A4/en
Publication of WO2013125126A1 publication Critical patent/WO2013125126A1/ja
Priority to US14/465,932 priority patent/US20140361337A1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H10D62/815—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW]
    • H10D62/8161—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices
    • H10D62/8162—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation
    • H10D62/8164—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation of structures having periodic or quasi-periodic potential variation, e.g. superlattices or multiple quantum wells [MQW] potential variation due to variations in composition or crystallinity, e.g. heterojunction superlattices having quantum effects only in the vertical direction, i.e. layered structures having quantum effects solely resulting from vertical potential variation comprising only semiconductor materials 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H10P14/3252—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Definitions

  • the present invention relates to a semiconductor element, and more particularly to a semiconductor element having a Schottky diode junction between a multilayer structure epitaxial substrate made of a group III nitride semiconductor and a metal electrode.
  • Nitride semiconductors are attracting attention as semiconductor materials for next-generation high-frequency / high-power devices because they have a high breakdown electric field and a high saturation electron velocity.
  • a HEMT (High Electron Mobility Transistor) element formed by laminating a barrier layer made of AlGaN and a channel layer made of GaN has a laminated interface due to a large polarization effect (spontaneous polarization effect and piezoelectric polarization effect) peculiar to nitride materials.
  • This utilizes the feature that a high-concentration two-dimensional electron gas (2DEG) is generated at the (heterointerface) (see, for example, Non-Patent Document 1).
  • 2DEG high-concentration two-dimensional electron gas
  • a single crystal (heterogeneous single crystal) having a composition different from that of a group III nitride such as sapphire or SiC may be used.
  • a buffer layer such as a strained superlattice layer or a low temperature growth buffer layer is generally formed on the base substrate as an initial growth layer. Therefore, epitaxially forming the barrier layer, the channel layer, and the buffer layer on the base substrate is the most basic configuration of the HEMT element substrate using the base substrate made of different single crystals.
  • a spacer layer having a thickness of about 1 nm may be provided between the barrier layer and the channel layer for the purpose of promoting spatial confinement of the two-dimensional electron gas.
  • the spacer layer is made of, for example, AlN. Furthermore, a cap layer made of, for example, an n-type GaN layer or a superlattice layer is formed on the barrier layer for the purpose of controlling the energy level at the outermost surface of the substrate for HEMT elements and improving the contact characteristics with the electrode. Sometimes it is done.
  • the concentration of the two-dimensional electron gas existing in the substrate for the HEMT device is It is known that it increases with an increase in the AlN mole fraction of AlGaN to be formed (see Non-Patent Document 2, for example). If the two-dimensional electron gas concentration can be significantly increased, it is considered that the controllable current density of the HEMT element, that is, the power density that can be handled, can be significantly improved. However, it is also known that an increase in the AlN mole fraction and thickness of the barrier layer leads to a decrease in the reliability of the HEMT element (see, for example, Non-Patent Document 6).
  • the strain is less dependent on the piezoelectric polarization effect and can generate a two-dimensional electron gas at a high concentration only by spontaneous polarization.
  • a HEMT element having a small number of structures is also attracting attention (see, for example, Non-Patent Document 3 and Non-Patent Document 4).
  • a power device having a breakdown voltage of 800 V or more which is configured by using a HEMT element in which a channel layer is formed of GaN and a barrier layer is formed of AlGaN (see, for example, Non-Patent Document 5). .
  • the HEMT element In forming the HEMT element, it is common to form a Schottky junction in the gate electrode.
  • the HEMT device in which the channel layer is formed of GaN and the barrier layer is formed of InAlN has a problem that the dielectric breakdown voltage when applying a reverse voltage to the Schottky junction is low ( Non-Patent Document 3 and Non-Patent Document 4).
  • a withstand voltage of 600 V or more is required, but no report has been made that a withstand voltage of 600 V or more has been obtained.
  • the two-dimensional electron gas (2DEG) concentration in the heterojunction portion needs to be 1.0 ⁇ 10 13 cm ⁇ 2 or more.
  • 2DEG two-dimensional electron gas
  • the present invention has been made in view of the above problems, and is a lattice-matched HEMT device in which a channel layer is made of GaN and a barrier layer is made of a group III nitride containing In and Al.
  • An object of the present invention is to provide a HEMT device having a high reverse breakdown voltage while ensuring a concentration within a practical range.
  • a semiconductor element is formed on a base substrate, the base substrate, a channel layer made of GaN, and the channel layer.
  • a barrier layer made of a group III nitride having a composition of In x Al y Ga z N (x + y + z 1, 0 ⁇ z ⁇ 0.3), and a source electrode formed on the barrier layer, A drain electrode and a gate electrode are provided, and when the thickness of the barrier layer is d, x, z, and d satisfy the following ranges.
  • a spacer layer made of a group III nitride containing at least Al is further provided between the channel layer and the barrier layer.
  • the substrate comprises a Si single crystal base material and a first AlN layer formed on the Si single crystal base material.
  • the buffer layer has a first composition layer made of AlN and a composition of Al xi Ga 1-xi N (0 ⁇ xi ⁇ 1). At least one composition modulation layer formed by alternately laminating the second composition layer made of group III nitride is provided.
  • the substrate is an AlN template substrate in which an AlN buffer layer is formed on a predetermined single crystal base material. did.
  • the barrier layer forming step when the thickness of the barrier layer is d, x, z, and d satisfy the following ranges: Thus, the barrier layer was formed.
  • a method for manufacturing a semiconductor device includes a spacer layer forming step of forming a spacer layer made of a group III nitride containing at least Al on the channel layer.
  • the barrier layer is formed on the spacer layer.
  • the substrate preparation step forms a first underlayer made of AlN on a Si single crystal substrate.
  • a first underlayer forming step a second underlayer forming step of forming a second underlayer made of Al p Ga 1-p N (0 ⁇ p ⁇ 1) on the first underlayer,
  • a buffer formation step of forming a buffer layer directly on the second underlayer, wherein in the first underlayer formation step, the first underlayer is made of at least one of columnar or granular crystals or domains.
  • the channel layer is formed on the buffer layer, and is formed as a polycrystalline defect-containing layer having a three-dimensional uneven surface.
  • the first composition layer made of AlN and Al xi Ga 1-xi N (0 ⁇ xi ⁇ 1).
  • a composition modulation layer was provided.
  • the substrate preparation step includes forming an AlN buffer layer on a predetermined single crystal base material, thereby forming an AlN template substrate. And a template substrate forming step of forming the substrate.
  • the channel layer is made of GaN
  • the barrier layer is made of a group III nitride containing In and Al
  • a HEMT device having a high breakdown voltage of 600 V or higher while ensuring a two-dimensional electron gas concentration of cm ⁇ 2 or higher is realized.
  • FIG. 2 is a schematic cross-sectional view schematically showing a configuration of a HEMT element 20.
  • FIG. FIG. 6 is a diagram schematically showing a range represented by (Formula 1) to (Formula 4).
  • 1 is a schematic cross-sectional view of a Si base substrate 10.
  • FIG. 1 is a schematic cross-sectional view of a Si base substrate 10.
  • FIG. 3 is a graph in which the 2DEG concentration and the withstand voltage of the HEMT device 20 of Example 1 are plotted against the thickness of the barrier layer 13.
  • 3 is a graph in which the 2DEG concentration and the withstand voltage of the HEMT device 20 of Example 2 are plotted against the thickness of the barrier layer 13.
  • Example 6 is a mapping diagram of electrical characteristics of the HEMT device 20 when the Ga molar fraction z of the barrier layer 13 is 0 in Example 3.
  • FIG. 1 is a schematic cross-sectional view schematically showing a configuration of a HEMT device 20 according to an embodiment of the present invention.
  • the HEMT element 20 includes a substrate (underlying substrate) 10, a channel layer 11, a spacer layer 12, a barrier layer 13, a source electrode 14, a drain electrode 15, and a gate electrode 16.
  • the substrate 10 is generally applicable if it is made of a material that can form the channel layer 11, the spacer layer 12, and the barrier layer 13 with good crystallinity thereon.
  • a mode using a single crystal substrate such as 6H—SiC, 4H—SiC, 3C—SiC, sapphire, Si, GaAs, spinel, MgO, ZnO, ferrite, etc. may be used.
  • the substrate 10 may be formed by appropriately providing a group III nitride semiconductor layer or the like.
  • the thickness of the substrate 10 it is preferable to use the substrate 10 having a thickness of several hundred ⁇ m to several mm for convenience of handling.
  • a so-called AlN template substrate in which a buffer layer made of AlN is formed on a 6H—SiC single crystal base, 4H—SiC single crystal base or sapphire single crystal base to a thickness of about 10 nm to 10 ⁇ m is used. 10 is a preferred example.
  • a multi-defect containing internal crystal grain boundary is formed on a Si single crystal substrate by a large number of columnar crystals made of AlN.
  • a first underlayer that is a conductive layer and a second underlayer made of a group III nitride having a composition of Al p Ga 1-p N (0 ⁇ p ⁇ 1) are provided,
  • a mode in which the substrate 10 is obtained by forming the buffer layer in various stacked modes is also suitable.
  • the substrate 10 in which crack-free and warp suppression is realized while using a relatively inexpensive Si single crystal base material is obtained.
  • a specific configuration example of the substrate 10 in that case will be described later.
  • the substrate 10 be a high breakdown voltage insulating substrate.
  • a high breakdown voltage of the HEMT element 20 is, for example, on a 6H-SiC single crystal base material, a 4H-SiC single crystal base material, or a sapphire single crystal base material.
  • the AlN buffer layer, the first underlayer on the Si single crystal substrate, the second underlayer, and the buffer layer may be formed to have a withstand voltage of 600 V or more.
  • the channel layer 11 is a layer formed by epitaxially growing GaN on the substrate 10 and has a thickness of about 100 nm to 3 ⁇ m.
  • the thickness and composition of the barrier layer 13 are closely related to the high breakdown voltage of the HEMT 20 according to the present embodiment. A more preferable range of the composition and thickness of the barrier layer 13 will be described later.
  • the channel layer 11 and the barrier layer 13 are formed in view of the composition range in which the band gap of the group III nitride constituting the latter is larger than the band gap of GaN constituting the former.
  • a spacer layer 12 is provided between the channel layer 11 and the barrier layer 13.
  • the spacer layer 12 is a layer that is epitaxially formed of a group III nitride containing at least Al and has a thickness in the range of 0.5 nm to 1.5 nm.
  • the spacer layer 12 is made of AlN.
  • the channel layer 11, the spacer layer 12, and the barrier layer 13 may be collectively referred to as functional layers.
  • layers formed epitaxially when the substrate 10 is manufactured may be collectively referred to as an epitaxial film.
  • the abundance ratio of Al in the group III element may be referred to as an Al mole fraction for convenience. The same applies to In and Ga.
  • the epitaxial film is formed of wurtzite group III nitride so that the (0001) crystal plane is substantially parallel to the substrate surface of the substrate 1.
  • These layers are preferably formed by metal organic chemical vapor deposition (MOCVD).
  • a two-dimensional electron gas is present at a high concentration at the interface between the channel layer 11 and the spacer layer 12 (more specifically, in the vicinity of the interface of the channel layer 11).
  • An electron gas region 11e is formed.
  • each of the spacer layer 12 and the barrier layer 13 is formed in such a manner that the band gap of the group III nitride constituting the former is larger than the band gap of the group III nitride constituting the latter.
  • the alloy scattering effect is suppressed, and the concentration and mobility of the two-dimensional electron gas are improved.
  • the spacer layer 12 is made of AlN.
  • the spacer layer 12 is a binary compound of Al and N, the alloy scattering effect is further suppressed as compared with the case of a ternary compound containing Ga, and the concentration and mobility of the two-dimensional electron gas are improved. It will be.
  • the discussion about the composition range does not exclude that the spacer layer 12 contains impurities.
  • the HEMT element 20 is not necessarily provided with the spacer layer 12, but may be an embodiment in which the barrier layer 13 is formed directly on the channel layer 11. In such a case, a two-dimensional electron gas region 11 e is formed at the interface between the channel layer 11 and the barrier layer 13.
  • the source electrode 14 and the drain electrode 15 are multi-layer metal electrodes in which each metal layer has a thickness of about 10 to 100 nm, and has an ohmic contact with the barrier layer 13.
  • the metal used for the source electrode 14 and the drain electrode 15 should just be formed with the metal material with which favorable ohmic contact is obtained with respect to the board
  • the source electrode 14 and the drain electrode 15 can be formed by a photolithography process and a vacuum evaporation method.
  • the gate electrode 16 is a single-layer or multi-layer metal electrode in which one or a plurality of metal layers are formed so as to have a thickness of about several tens of nanometers to one hundred and several tens of nanometers. It has a Schottky contact.
  • the gate electrode 16 is preferably formed using a metal having a high work function such as Pd, Pt, Ni, or Au as a forming material. Or the aspect formed as a multilayer metal film of the above-mentioned each metal or each metal, Al, etc. may be sufficient.
  • the gate electrode 16 can be formed by a photolithography process and a vacuum evaporation method.
  • the distance between the gate electrode 16 and the drain electrode 15 is preferably 8 ⁇ m or more.
  • the lateral breakdown voltage in the HEMT element 20 can be set to 600 V or more.
  • a cap layer made of GaN or AlN formed by epitaxial growth, or an insulating layer made of SiN, SiO 2 or Al 2 O 3 separately deposited after the epitaxial growth is formed between the barrier layer 13 and the gate electrode 16. Also good. In such a case, generally, the junction between the barrier layer 13 and the gate electrode 16 is not called a Schottky junction. However, if the cap layer or the insulating layer itself does not have a breakdown voltage of 600 V or more, Since this can be regarded as a Schottky junction, in this embodiment, the junction between the barrier layer 13 and the gate electrode 16 is a Schottky junction, including the case where a cap layer or an insulating layer is interposed.
  • the values of the thickness d and the composition x of the barrier layer 13 satisfy the ranges represented by the following (Formula 1) to (Formula 4). However, 0 ⁇ z ⁇ 0.3.
  • the dielectric breakdown voltage when the reverse voltage is applied to the Schottky junction is 600 V or more, and the 2DEG concentration is 1.0 ⁇ 10 13 cm ⁇ .
  • Two or more HEMT elements 20 are suitably realized.
  • (Expression 1) is a requirement for suitably epitaxially forming the barrier layer 13 as described above.
  • (Equation 3) is a requirement for realizing a 2DEG concentration of 1.0 ⁇ 10 13 cm ⁇ 2 or more. Note that in the HEMT device 20 satisfying (Equation 2), the 2DEG concentration is 2.0 ⁇ 10 13 cm ⁇ 2 or less.
  • Equation 4 is a requirement for keeping the crystal strain (lattice strain) acting on the barrier layer 13 within ⁇ 0.3%.
  • (Equation 4) is a requirement for fabricating the HEMT element 20 as a lattice matching system.
  • the crystal strain is not within ⁇ 0.3%, the influence of the crystal strain on the reliability of the device characteristics becomes large, and the HEMT element 20 is no longer a lattice matching system.
  • FIG. 2 is a diagram schematically showing a range represented by (Expression 1) to (Expression 4).
  • 2A shows a case where z ⁇ 0.2
  • FIG. 2B shows a case where 0.2 ⁇ z ⁇ 0.3.
  • the upper limit of (Equation 2) is always smaller than the upper limit of (Equation 1) within the range of (Equation 4), and thus is substantially expressed by (Equation 2) to (Equation 4). It would be sufficient if the range was met.
  • z ⁇ 0.3 is that when z> 0.3, a 2DEG concentration of 1.0 ⁇ 10 13 cm ⁇ 2 or more can be obtained when the crystal strain is within ⁇ 0.3%. This is because it is difficult to obtain good crystal growth of the barrier layer 13.
  • the HEMT device 20 having a high breakdown voltage of 600 V or more which is a lattice matching system, can be realized under the various substrates 10 and electrode compositions described above.
  • the barrier layer 13 is formed in a range of 5 nm to 7.5 nm satisfying Formula 1, Formula 2 and Formula 3 with a composition of In 0.18 Al 0.82 N satisfying Formula 4, Regardless of the type of the substrate 10 or the gate electrode 16, a high breakdown voltage of 800 V or more is realized.
  • the 2DEG concentration is 1.0 ⁇ 10 13 cm ⁇ 2 or more and 2.0 ⁇ 10 13 cm ⁇ 2 or less.
  • the channel layer is made of GaN
  • the barrier layer is made of a group III nitride containing In and Al.
  • a HEMT device having a system composition and having a high breakdown voltage of 600 V or higher while ensuring a two-dimensional electron gas concentration of 1.0 ⁇ 10 13 cm ⁇ 2 or higher is realized.
  • FIG. 3 and FIG. 4 are common in that the base 1 and the base layer 2 composed of the first base layer 2a and the second base layer 2b are provided, and are schematic cross sections of two types of substrates having different buffer layer configurations.
  • the substrate 10 illustrated in FIGS. 3 and 4 is also referred to as an Si base substrate 10.
  • the substrate 1 is a (111) -plane Si single crystal wafer having p-type conductivity. Although there is no special restriction
  • the first underlayer 2a is made of AlN, and is formed of a large number of columnar crystals that are at least one of columnar or granular crystals or domains. It is.
  • the distance between crystal grain boundaries in the first underlayer 2a is about several tens of nm at most.
  • the first underlayer 2a has an X-ray rocking curve half-value width of 0.5 degrees or more and 1.1 degrees or less on the (0002) plane, which is a small index of the mosaic property with respect to the c-axis tilt component or a slight index of screw dislocation.
  • the half width of the X-ray rocking curve of the (10-10) plane which is an indication of the magnitude of the mosaic property of the rotational component of the crystal with the c axis as the rotational axis or the edge dislocation, is 0.8. It is formed so as to be not less than 1.1 degrees and not more than 1.1 degrees.
  • the second underlayer 2b is a layer made of a group III nitride having a composition of Al p Ga 1-p N (0 ⁇ p ⁇ 1), and is formed to have a surface roughness of 10 nm or less.
  • the surface roughness is represented by an average roughness ra for a 5 ⁇ m ⁇ 5 ⁇ m region measured by an AFM (atomic force microscope).
  • the first base layer 2 a that is a multi-defect-containing layer is interposed between the base material 1 and the second base layer 2 b, so that the base material 1 and the second base layer 2 b are interposed. Interstitial lattice misfit is relaxed, and accumulation of strain energy due to such lattice misfit is suppressed.
  • the interface I1 between the first underlayer 2a and the second underlayer 2b is a three-dimensional uneven surface reflecting the outer shape of a columnar crystal or the like constituting the first underlayer 2a. Therefore, the dislocation that propagates to the second underlayer 2b starting from the grain boundary such as the columnar crystal of the first underlayer 2a is bent at the interface I1 and disappears in the second underlayer 2b. 2 Dislocations penetrating to the surface of the underlying layer 2b are very small. That is, the surface of the second underlayer 2b (that is, the surface of the underlayer 2) is flat and has low dislocations.
  • the density of the protrusions 2c is 5 ⁇ 10 9 / cm 2 or more and 5 ⁇ 10 10 / cm 2 or less, and the average interval between the protrusions 2c is 45 nm or more and 140 nm or less. It is formed. When these ranges are satisfied, the functional layer can be formed with particularly excellent crystal quality.
  • the convex portion 2c of the first base layer 2a indicates a substantially apex position of an upward convex portion on the surface (interface I1).
  • the first underlayer 2a In order to form the convex portions 2c satisfying the above density and average interval on the surface of the first underlayer 2a, it is preferable to form the first underlayer 2a so that the average film thickness is 40 nm or more and 200 nm or less.
  • the average film thickness is smaller than 40 nm, it is difficult to realize a state in which AlN completely covers the substrate surface while forming the convex portions 2c as described above.
  • the average film thickness is to be made larger than 200 nm, planarization of the AlN surface starts to progress, and it becomes difficult to form the convex portions 2c as described above.
  • the average thickness of the second underlayer 2b is preferably 40 nm or more. This is because when it is formed thinner than 40 nm, the unevenness derived from the first underlayer 2a cannot be sufficiently flattened, and the disappearance due to the mutual combination of dislocations propagated to the second underlayer 2b does not occur sufficiently. This is because problems such as. Note that when the average thickness is 40 nm or more, the dislocation density is reduced and the surface is flattened effectively. Therefore, the upper limit of the thickness of the second underlayer 2b is particularly limited in terms of technology. However, it is preferably formed to a thickness of about several ⁇ m or less from the viewpoint of productivity.
  • the buffer layer includes a superlattice structure layer or a composition modulation layer, in which two types of layers having different compositions are alternately stacked.
  • a composition modulation layer may be laminated a plurality of times with an intermediate layer interposed.
  • FIG. 3 is composed of a group III nitride having a composition of Al x1 Ga 1-x1 N (0 ⁇ x1 ⁇ 0.25) while keeping the thickness of the first composition layer 31 made of AlN constant.
  • the three intermediate layers 4 (4a, 4b) are arranged between the four composition modulation layers 3 (3a, 3b, 3c, 3d), which are gradually increased as the distance from the substrate 1 increases.
  • 4c) illustrates the case where the buffer layer 5 is configured by interposing.
  • the number of composition modulation layers 3 and intermediate layers 4 is not limited to this.
  • the composition of the one layer is constant, and the composition of the other layer is gradually changed (giving a composition gradient).
  • the buffer layer may be formed by providing the buffer layer.
  • the first composition layer 131 is made of AlN
  • the second composition layer 132 is made of a group III nitride having a composition of Al x2 Ga 1-x2 N (0 ⁇ x2 ⁇ 1).
  • the termination layer 104b is formed with the same composition (that is, AlN) and thickness as the first composition layer 131, and is substantially regarded as a part of the uppermost composition modulation layer 103.
  • the i-th first composition layer 31 from the base material 1 side will be referred to as “31 ⁇ i>”, and the i-th second composition layer 32 from the base material 1 side will be referred to as “32 ⁇ i>”. Is written. The same applies to the first composition layer 131 and the second composition layer 132.
  • the first composition layer 31 and the first composition layer 131 are formed to have substantially the same thickness of about 3 nm to 20 nm. Typically, it is 5 nm to 10 nm.
  • the number of layers of the first composition layer 31 and the second composition layer 32 is n (n is a natural number of 2 or more).
  • n is a natural number of 2 or more.
  • t (1) ⁇ t (2) ⁇ ⁇ ⁇ ⁇ ⁇ t (n ⁇ 1) ⁇ t (n) (Formula 5)
  • t (1) ⁇ t (n) (Equation 6) It is formed to be. In general, it can be considered that the second composition layer 32 farther from the substrate 1 is formed to have a larger thickness.
  • the number of layers of the first composition layer 131 and the second composition layer 132 is n (n is a natural number of 2 or more).
  • n is a natural number of 2 or more.
  • Such a form of forming the second composition layer 132 is also referred to as giving a composition gradient to the second composition layer 132.
  • the second composition layer 132 is preferably formed to a thickness of about 10 nm to 25 nm. Typically, it is 15 nm to 35 nm. The value of n is about 10 to 40.
  • the group III nitride constituting the latter is more in-plane in the unstrained state (bulk state) than the group III nitride constituting the former. It is formed so as to satisfy the relationship that the lattice constant (lattice length) is large.
  • the second composition layer 32 or 132 is formed in a coherent state with respect to the first composition layer 31 or 131.
  • the strain energy is completely released on the first composition layer 31 or 131.
  • the lattice length in the in-plane direction of the uppermost surface of the second composition layer 32 or 132 is smaller than the lattice length in the unstrained state.
  • the second composition layer 32 or 132 is in a coherent state with respect to the first composition layer 31 or 131.
  • composition modulation layer 3 or 103 is a strain introduction layer configured to include a large compressive strain as the distance from the base material 1 increases.
  • the intermediate layer 4 or 104a is formed of AlN to a thickness of 15 nm or more and 150 nm or less.
  • misfit dislocations due to the lattice constant difference with the second composition layer 32 or 132 are inherent in the vicinity of the interface with the second composition layer 32 or 132, but at least near the surface thereof.
  • the lattice is relaxed and a substantially unstrained state in which no tensile stress is applied is realized.
  • substantially unstrained means having a lattice constant substantially the same as that in the bulk state at least in the vicinity of the interface with the second composition layer 32 or 132 immediately below. is doing.
  • the composition modulation layer 3 or 103 formed on the substantially unstrained intermediate layer 4 or 104a is further formed. Therefore, the composition modulation layer 3 is also formed in a mode in which compression strain is preferably included, similarly to the composition modulation layer 3 or 103 immediately below the intermediate layer 4 or 104a.
  • the entire buffer layer 5 or 105 contains a large compressive strain. Therefore, a state in which the tensile stress caused by the difference in thermal expansion coefficient between silicon and the group III nitride is preferably offset is realized. Thereby, in the Si base substrate 10, crack-free is realized and the amount of warpage is suppressed to 100 ⁇ m or less.
  • HEMT Element a method for manufacturing the HEMT device 20 will be outlined. In the following, description will be given by taking as an example the case where a large number of HEMT elements 20 are obtained from one mother substrate using the MOCVD method for forming the epitaxial film.
  • the substrate 10 is prepared.
  • the substrate 10 may be prepared by appropriately selecting from the single crystal base materials of the various materials described above, or prepared by forming a buffer layer or the like on the single crystal base materials. Also good.
  • the substrate 10 is an AlN template substrate in which a buffer layer made of AlN is formed on a 6H—SiC single crystal substrate, a 4H—SiC single crystal substrate, a sapphire single crystal substrate, or the like
  • a substrate 10 is obtained by forming an AlN buffer layer at a forming temperature of 950 ° C. to 1250 ° C. by MOCVD on the prepared single crystal base materials.
  • the Si base substrate 10 having the configuration illustrated in FIGS. 3 and 4 is obtained by using the base material 1 made of Si, it can be manufactured by the following procedure.
  • a (111) -plane Si single crystal wafer is prepared as the substrate 1, the natural oxide film is removed by dilute hydrofluoric acid cleaning, and then SPM cleaning is performed to form an oxide film having a thickness of about several millimeters on the wafer surface. Is formed. This is set in the reactor of the MOCVD apparatus.
  • the first underlayer 2a made of AlN is made of aluminum in a state where the substrate temperature is kept at a predetermined first underlayer formation temperature of 800 ° C. or higher and 1200 ° C. or lower, and the reactor internal pressure is about 0.1 kPa to 30 kPa.
  • TMA trimethylaluminum
  • the substrate temperature is maintained at a predetermined second underlayer formation temperature of 800 ° C. or more and 1200 ° C. or less, and the reactor internal pressure is set to 0.1 kPa to 100 kPa.
  • TMG trimethylgallium
  • TMA bubbling gas TMA bubbling gas
  • NH 3 gas which are gallium raw materials
  • each layer constituting the buffer layer 5 or 105 following the formation of the second underlayer 2b, the substrate temperature is maintained at a predetermined formation temperature corresponding to each layer of 800 ° C. or more and 1200 ° C. or less, and the pressure in the reactor is reduced to 0.
  • the flow rate of NH 3 gas and group III nitride source gas (TMA, TMG bubbling gas) depending on the composition to be realized in each layer while maintaining a predetermined value corresponding to each layer of 1 kPa to 100 kPa This is realized by introducing into the reactor at a ratio. At that time, each layer is formed continuously and with a desired film thickness by switching the flow rate ratio at a timing corresponding to the set film thickness.
  • TMA group III nitride source gas
  • a functional layer is formed on the substrate 10 prepared in the above manner. If an AlN template substrate, a Si base substrate, or the like is used as the substrate 10, a functional layer may be formed subsequent to the production thereof.
  • Each layer constituting the functional layer is formed by maintaining the substrate temperature at a predetermined formation temperature of 800 ° C. or more and 1200 ° C. or less and setting the pressure in the reactor to 0.1 kPa to 100 kPa, TMI bubbling gas (trimethylindium), TMA Introducing at least one of bubbling gas or TMG bubbling gas and NH 3 gas into the reactor at a flow ratio according to the composition of each layer, and reacting NH 3 with at least one of TMI, TMA, and TMG It is realized by.
  • the preferable growth rate range of the barrier layer 13 is 0.01 to 0.1 ⁇ m / h.
  • the formation temperature of each layer may be the same or different.
  • the substrate on which the functional layer is formed (hereinafter also referred to as an epitaxial substrate) is cooled to room temperature in the reactor.
  • the source electrode 14 and the drain electrode 15 are formed at the respective formation target positions on the epitaxial substrate taken out from the reactor by a photolithography process and a vacuum deposition method.
  • a predetermined temperature for example, 800 ° C.
  • the gate electrode 16 is formed at the formation target position by a vacuum deposition method and a photolithography process.
  • the gate electrode 16 is formed as a Schottky metal pattern.
  • the HEMT element 20 is obtained by dicing the epitaxial substrate after electrode formation into chips.
  • substrate 10 which uses Si single crystal as the base material 1 may be an aspect provided with the interface layer which is not illustrated between the base material 1 and the 1st base layer 2a.
  • the interface layer has a thickness of about several nanometers and is preferably made of amorphous SiAl u O v N w .
  • the film thickness of the interface layer is formed so as not to exceed 5 nm.
  • TMA bubbling gas is introduced into the reactor, and the wafer is subjected to TMA bubbling. This is realized by exposing to a gas atmosphere.
  • At the time of forming the first underlayer 2a at least one of Si atoms and O atoms is diffused and dissolved in the first underlayer 2a, or at least one of N atoms and O atoms is diffused and solidified in the substrate 1. It may be an embodiment formed by melting.
  • Example 1 12 types of HEMT elements 20 having different thickness only in the barrier layer 13 were manufactured using an AlN template substrate in which an AlN buffer layer was formed on a SiC single crystal base material as the substrate 10.
  • a 6H—SiC single crystal base material having a diameter of 3 inches with a (0001) plane orientation and a thickness of 300 ⁇ m was prepared, and this was installed in an MOCVD reactor and replaced with a vacuum gas.
  • the atmosphere was a hydrogen / nitrogen mixed flow state at a pressure of 30 kPa.
  • the temperature of the single crystal substrate was raised by susceptor heating.
  • the susceptor temperature is set to a predetermined temperature
  • TMG bubbling gas as an organic metal source gas and NH 3 gas are introduced into the reactor at a predetermined flow ratio, and a GaN layer as a channel layer 11 is formed to a thickness of 2 ⁇ m. did.
  • the reactor pressure was set to 10 kPa, then TMA bubbling gas and NH 3 gas were introduced into the reactor, and an AlN layer having a thickness of 1 nm was formed as the spacer layer 12.
  • the TMA bubbling gas, TMI bubbling gas, and NH 3 gas are introduced into the reactor with the susceptor temperature set to 745 ° C. and the reactor pressure set to 20 kPa. 13, an In 0.18 Al 0.82 N layer was formed.
  • the composition of the barrier layer 13 satisfies the range of (Equation 4). More specifically, in the case of the composition, the crystal strain is 0%. That is, it can be said that the HEMT device 20 manufactured in this example is a lattice matching system.
  • the thickness of the barrier layer 13 was changed to 12 patterns of 4 nm, 5 nm, 6 nm, 7 nm, 7.5 nm, 8 nm, 9 nm, 10 nm, 15 nm, 20 nm, 25 nm, and 30 nm by adjusting the formation time.
  • the susceptor temperature was lowered to near room temperature, the inside of the reactor was returned to atmospheric pressure, and the fabricated epitaxial substrate was taken out.
  • each epitaxial substrate was cut out by dicing to obtain a sample for measuring the Hall effect. Hall effect measurement was performed on the sample, and the two-dimensional electron gas concentration for each epitaxial substrate was determined.
  • each film thickness of 25 is formed on the upper surface of each epitaxial substrate by using a photolithography process and a vacuum deposition method on the formation target portion of the source electrode 14 and the drain electrode 15. / 75/15/100 nm) was formed. Thereafter, heat treatment was performed in nitrogen at 800 ° C. for 30 seconds.
  • the gate electrode 16 includes three types of multilayer metal electrodes, Ni / Au (film thickness 6 nm / 12 nm), Pd / Au (6 nm / 12 nm), and Pt / Au (6 nm / 12 nm), and a single-layer metal composed of only Au. A total of four types with electrodes (12 nm) were formed.
  • the gate electrode 16 was formed such that the gate length was 1 ⁇ m, the gate width was 100 ⁇ m, the distance from the source electrode 14 was 2 ⁇ m, and the distance from the drain electrode 15 was 10 ⁇ m.
  • withstand voltage gate breakdown voltage
  • FIG. 5 is a graph in which the 2DEG concentration and the withstand voltage of the HEMT device 20 are plotted with respect to the thickness (film thickness) of the barrier layer 13. In addition, about withstand voltage, since there was no difference by the kind of gate electrode 16 in a measurement result, the result at the time of forming with a Pt / Au multilayer metal electrode is shown.
  • the withstand voltages of the HEMT elements 20 with the barrier layer 13 having a thickness of 7.5 nm or less are all 800V, but this does not cause dielectric breakdown even when the drain voltage is 800V. This is because the. This means that the withstand voltage of those HEMT elements 20 is 800V or more.
  • the withstand voltage is less than 600V, and the withstand voltage tends to decrease as the thickness of the barrier layer 13 increases.
  • the 2DEG concentration tends to increase as the thickness of the barrier layer 13 increases and becomes 1.0 ⁇ 10 13 cm ⁇ 2 or more when the thickness is 5 nm or more. . When the thickness exceeded 7.5 nm, it was 2.0 ⁇ 10 13 cm ⁇ 2 or more.
  • the 2DEG concentration is This means that the HEMT element 20 having a high withstand voltage while being secured can be obtained. It was also confirmed that a high withstand voltage could not be obtained when the 2DEG concentration was 2.0 ⁇ 10 13 cm ⁇ 2 or more. It was confirmed that the same effect was obtained even when a 4H—SiC single crystal substrate was used instead of the 6H—SiC single crystal substrate.
  • Example 2 In this example, 12 types of HEMT elements 20 were produced in the same procedure as in Example 1 except that a Si base substrate configured as shown in FIG. went.
  • the silicon wafer was set in the reactor of the MOCVD apparatus. Next, the reactor was heated to a hydrogen / nitrogen mixed atmosphere, the reactor pressure was set to 15 kPa, and the substrate temperature was heated to 1100 ° C., which is the first underlayer formation temperature.
  • TMA bubbling gas was introduced into the reactor at a predetermined flow rate ratio, and NH 3 and TMA were reacted to form a first underlayer 2a having a three-dimensional uneven shape on the surface.
  • the growth rate (deposition rate) of the first underlayer 2a was 20 nm / min, and the target average film thickness of the first underlayer 2a was 100 nm.
  • the substrate temperature is set to 1100 ° C.
  • the pressure in the reactor is set to 15 kPa
  • TMG bubbling gas is further introduced into the reactor, and the reaction of NH 3 with TMA and TMG
  • An Al 0.1 Ga 0.9 N layer as the first underlayer 2b was formed so as to have an average film thickness of about 40 nm.
  • the buffer layer 5 was formed by alternately laminating the composition modulation layer 3 and the intermediate layer 4.
  • the first composition layer 31 was formed of AlN
  • the second composition layer 32 was formed of Al 0.2 Ga 0.8 N.
  • the number of each layer was 5.
  • the thickness of the first composition layer 31 was constant at 5 nm
  • the thickness of the second composition layer 32 was doubled for each layer from a minimum of 10 nm to 160 nm.
  • the number of repetitions of the composition modulation layer 3 was set to 6, and an intermediate layer 4 made of AlN was formed between the composition modulation layers 3 to a thickness of 60 nm.
  • the substrate temperature was 1100 ° C.
  • the reactor internal pressure was 15 kPa.
  • the source gas used is the same as that used for forming the underlayer 2.
  • FIG. 6 is a graph in which the 2DEG concentration and the withstand voltage of the HEMT device 20 are plotted with respect to the thickness (film thickness) of the barrier layer 13.
  • the withstand voltage since there was no difference in the measurement result depending on the type of the gate electrode 16, the result when the Pt / Au multilayer metal electrode is used is shown.
  • the evaluation results of 2DEG concentration and withstand voltage in this example using the Si base substrate as the substrate 10 were almost the same as the results of Example 1 shown in FIG.
  • the barrier layer 13 is formed on the channel layer 11 with a thickness of 5 nm or more and 7.5 nm or less with a group III nitride having a composition of In 0.18 Al 0.82 N.
  • Example 3 a plurality of types of HEMT devices 20 are formed in the same procedure as in the second embodiment except that the composition and thickness of the barrier layer 13 are variously different and the gate electrode 16 is only a Pt / Au multilayer electrode. It produced and evaluated about each.
  • the Ga mole fraction z of the barrier layer 13 is set to four types of 0, 0.1, 0.2, and 0.3, and the In mole fraction x is 0 depending on the Ga mole fraction z. Five levels were selected from 0.08, 0.10, 0.12, 0.14, 0.16, 0.18, 0.20, and 0.22.
  • the barrier layer 13 has six thicknesses of 5 nm, 10 nm, 15 nm, 20 nm, 25 nm, and 30 nm. That is, 30 HEMT elements were produced for one Ga mole fraction z.
  • 7 to 10 respectively show the cases where the barrier layer 13 has Ga mole fraction z of 0, 0.1, 0.2, 0.3, with the In mole fraction x as the horizontal axis. It is a mapping figure of the electrical property of HEMT element 20 when thickness (film thickness) is made into a vertical axis. 7 to 10 also show the ranges of (Expression 1) to (Expression 4).
  • a circle indicates the HEMT element 20 having a withstand voltage exceeding 600V.
  • the ⁇ (white triangle) mark indicates the HEMT element 20 having a withstand voltage lower than 600V.
  • the black (black circle) marks indicate the HEMT device 20 having a 2DEG concentration of less than 1.0 ⁇ 10 13 cm ⁇ 2 .
  • the x mark indicates the HEMT device 20 that does not satisfy the requirement that the lattice distortion is within ⁇ 0.3%.
  • FIGS. 7 to 10 show the lattice-matched HEMT device 20 having a 2DEG concentration of 1.0 ⁇ 10 13 cm ⁇ 2 or more and a withstand voltage of 600 V or more by considering (Equation 1) to (Equation 4). Is realized. In particular, when 0 ⁇ z ⁇ 0.2, it is understood that the HEMT device 20 can be realized by satisfying (Expression 2) to (Expression 4).

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

　格子整合系のＨＥＭＴ素子であって、二次元電子ガス濃度を実用的な範囲で確保しつつ逆方向耐圧の高いＨＥＭＴ素子を提供する。ＡｌＮテンプレート基板やＳｉ単結晶基材をベースとする基板などである下地基板の上に、ＧａＮからなるチャネル層を形成し、該チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成し、該障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成することによって半導体素子を作製するにあたって、障壁層のＩｎモル分率ｘとＧａモル分率ｚと厚みｄとが、所定の範囲をみたすようにする。

Description

半導体素子および半導体素子の製造方法
　本発明は、半導体素子に関し、特に、III族窒化物半導体により構成される多層構造エピタキシャル基板と金属電極とのショットキーダイオード接合を有する半導体素子に関する。
　窒化物半導体は、高い絶縁破壊電界、高い飽和電子速度を有することから次世代の高周波／ハイパワーデバイス用半導体材料として注目されている。例えば、ＡｌＧａＮからなる障壁層とＧａＮからなるチャネル層とを積層してなるＨＥＭＴ（高電子移動度トランジスタ）素子は、窒化物材料特有の大きな分極効果（自発分極効果とピエゾ分極効果）により積層界面（ヘテロ界面）に高濃度の二次元電子ガス（２ＤＥＧ）が生成するという特徴を活かしたものである（例えば、非特許文献１参照）。
　ＨＥＭＴ素子用基板の下地基板として、例えばサファイアやＳｉＣのような、III族窒化物とは異なる組成の単結晶（異種単結晶）を用いることがある。この場合、歪み超格子層や低温成長緩衝層などの緩衝層が、初期成長層として下地基板の上に形成されるのが一般的である。よって、下地基板の上に障壁層、チャネル層、および緩衝層をエピタキシャル形成してなるのが、異種単結晶からなる下地基板を用いたＨＥＭＴ素子用基板の最も基本的な構成態様となる。これに加えて、障壁層とチャネル層の間に、二次元電子ガスの空間的な閉じ込めを促進する目的として、厚さ１ｎｍ前後のスペーサ層が設けられることもある。スペーサ層は、例えばＡｌＮなどで構成される。さらには、ＨＥＭＴ素子用基板の最表面におけるエネルギー準位の制御や、電極とのコンタクト特性の改善を目的として、例えばｎ型ＧａＮ層や超格子層からなるキャップ層が、障壁層の上に形成される場合もある。
　チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成するという、最も一般的な構成の窒化物ＨＥＭＴ素子の場合、ＨＥＭＴ素子用基板に内在する二次元電子ガスの濃度は、障壁層を形成するＡｌＧａＮのＡｌＮモル分率の増加に伴い増加することが知られている（例えば、非特許文献２参照）。二次元電子ガス濃度を大幅に増やすことができれば、ＨＥＭＴ素子の可制御電流密度、すなわち取り扱える電力密度を大幅に向上させることが可能と考えられる。ただし、障壁層のＡｌＮモル分率や厚みの増加はＨＥＭＴ素子の信頼性の低下につながることも知られている（例えば、非特許文献６参照）。
　また、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成したＨＥＭＴ素子のように、ピエゾ分極効果への依存が小さくほぼ自発分極のみにより高い濃度で二次元電子ガスを生成できる歪の少ない構造を有するＨＥＭＴ素子も注目されている（例えば、非特許文献３および非特許文献４参照）。
　また、チャネル層をＧａＮにて形成し、障壁層をＡｌＧａＮにて形成してなるＨＥＭＴ素子を用いて構成された、耐圧が８００Ｖ以上のパワーデバイスも公知である(例えば、非特許文献５参照)。
　一方、エピタキシャル基板の低コスト化、さらにはシリコン系回路デバイスとの集積化などを目的として、上記のような窒化物デバイスを作製するにあたって単結晶シリコンを下地基板として用いる研究・開発が行われている（例えば、特許文献１ないし特許文献７参照）。ＨＥＭＴ素子用エピタキシャル基板の下地基板にシリコンのような導電性の材料を選んだ場合には、下地基板の裏面からフィールドプレート効果が付与されるので、高耐電圧や高速スイッチングが可能なＨＥＭＴ素子の設計が可能となる。
国際公開第２０１１／０１６３０４号 国際公開第２０１１／１０２０４５号 国際公開第２０１１／１２２３２２号 国際公開第２０１１／１３５９６３号 国際公開第２０１１／１３６０５１号 国際公開第２０１１／１３６０５２号 国際公開第２０１１／１６６４９６号
"Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", TOSHIHIDE KIKKAWA, Jpn. J. Appl. Phys. 44,(2005),4896 "Gallium Nitride Based High Power Heterojunction Field Effect Transistors: process Development and Present Status at USCB", Stacia Keller, Yi-Feng Wu, Giacinta Parish, Naiqian Ziang, Jane J. Xu, Bernd P. Keller, Steven P. DenBaars, and Umesh K. Mishra, IEEE Trans. Electron Devices 48, (2001), 552 "Can InAlN/GaN be an alternative to high power/high temperature AlGaN/GaN devices?", F. Medjdoub, J.-F. Carlin, M. Gonschorek, E. Feltin, M.A. Py, D. Ducatteau, C. Gaquiere, N. Grandjean, and E. Kohn, IEEE IEDM Tech. Digest in IEEE IEDM 2006, 673 "Off-state breakdown in InAlN/AlN/GaN high electron mobility transistors", J. Kuzmik, G. Pozzovivo, J.-F. Carlin, M. Gonschorek, E. Feltin, N. Grandjean, G, Strasser, D. Pogany, and E. Gornik, Phys. Status Solidi C 6, No. S2, S925 (2009) "Evaluation of AlGaN/GaN Heterostructure Field-Effect Transistors on Si Substrate in Power Factor Currection Circuit", Shinichi IWAKAMI, Osamu MACHIDA, Yoshimichi IZWA, Ryohei BABA, Masataka YANAGIHARA, Toshihiro EHARA, Nobuo KANEKO, Hirokazu GOTO, and Akio IWABUCHI, Jpn. J. Appl. Phys. 46,(2007),L721 "Time-Dependent Degradation of AlGaN/GaN Heterostructures Grown on Silicon Carbide", D.W. GOTTHOLD, S.P. GUO, R. BIRKHAHN, B. ALBERT, D. FLORESCU, and B. PERES, J. Electron. Mater.　33, (2004), 408
　ＨＥＭＴ素子を形成するにあっては、ゲート電極にショットキー接合を形成することが一般的である。しかしながら、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成してなるＨＥＭＴ素子については、係るショットキー接合への逆方向電圧印加の際の絶縁破壊電圧が低いという問題点がある（非特許文献３および非特許文献４参照）。ＨＥＭＴ素子を中～高耐圧用途で用いるには、６００Ｖ以上の耐圧が必要となるが、６００Ｖ以上の耐圧が得られたとの報告はなされていない。
　また、ＨＥＭＴ素子を実用性のあるものとするには、ヘテロ接合部分における二次元電子ガス（２ＤＥＧ）濃度が１．０×１０１３ｃｍ－２以上であることが必要であるが、本発明の発明者が鋭意検討したところ、チャネル層をＧａＮにて形成し、障壁層をＩｎＡｌＮにて形成してなるＨＥＭＴ素子においては、２．０×１０１３ｃｍ－２以上の場合に耐圧が６００Ｖ未満となることがわかった。
　本発明は、上記課題に鑑みてなされたものであり、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系のＨＥＭＴ素子であって、二次元電子ガス濃度を実用的な範囲で確保しつつ逆方向耐圧の高いＨＥＭＴ素子を提供することを目的とする。
　上記課題を解決するため、本発明の第１の態様では、半導体素子が、下地基板と、前記下地基板の上に形成されてなり、ＧａＮからなるチャネル層と、前記チャネル層の上に形成されてなり、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層と、前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、を備え、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすようにした。
Figure JPOXMLDOC01-appb-M000009
Figure JPOXMLDOC01-appb-M000010
Figure JPOXMLDOC01-appb-M000011
Figure JPOXMLDOC01-appb-M000012
　本発明の第２の態様では、第１の態様に係る半導体素子において、前記チャネル層と前記障壁層との間に、少なくともＡｌを含むIII族窒化物からなるスペーサ層、をさらに備えるようにした。
　本発明の第３の態様では、第１または第２の態様に係る半導体素子において、前記基板が、Ｓｉ単結晶基材と、前記Ｓｉ単結晶基材の上に形成された、ＡｌＮからなる第１の下地層と、前記第１の下地層の上に形成され、ＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）からなる第２の下地層と、前記第２の下地層の直上に形成されたバッファ層と、を備え、前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、前記バッファ層の上に前記チャネル層が形成されるようにした。
　本発明の第４の態様では、第３の態様に係る半導体素子において、前記バッファ層が、ＡｌＮからなる第１組成層と、ＡｌｘiＧａ１－ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、を交互に積層してなる組成変調層を少なくとも１つ備えるようにした。
　本発明の第５の態様では、第１または第２の態様に係る半導体素子において、前記基板が、所定の単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板であるようにした。
　本発明の第６の態様では、半導体素子の製造方法が、下地基板を準備する基板準備工程と、前記下地基板の上にＧａＮからなるチャネル層を形成するチャネル層形成工程と、前記チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成する障壁層形成工程と、前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成する電極形成工程と、を備え、前記障壁層形成工程においては、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすように前記障壁層を形成するようにした。
Figure JPOXMLDOC01-appb-M000013
Figure JPOXMLDOC01-appb-M000014
Figure JPOXMLDOC01-appb-M000015
Figure JPOXMLDOC01-appb-M000016
　本発明の第７の態様では、第６の態様に係る半導体素子の製造方法が、前記チャネル層の上に、少なくともＡｌを含むIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、をさらに備え、前記スペーサ層の上に前記障壁層を形成するようにした。
　本発明の第８の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、前記第１の下地層の上にＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、前記第２の下地層の直上にバッファ層を形成するバッファ形成工程と、を含み、前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、ようにした。
　本発明の第９の態様では、第８の態様に係る半導体素子の製造方法の前記バッファ層形成工程において、ＡｌＮからなる第１組成層と、ＡｌｘiＧａ１－ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、を交互に積層することによって組成変調層を形成する組成変調層形成工程、を少なくとも一度行うことにより、前記バッファ層に少なくとも１つの前記組成変調層を設ける、ようにした。
　本発明の第１０の態様では、第６または第７の態様に係る半導体素子の製造方法において、前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層をすることによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、ようにした。
　本発明の第１ないし第１０の態様によれば、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系の組成を有し、１．０×１０１３ｃｍ－２以上という二次元電子ガス濃度を確保しつつ６００Ｖ以上という高い耐圧を有するＨＥＭＴ素子が、実現される。
ＨＥＭＴ素子２０の構成を概略的に示す模式断面図である。 （式１）～（式４）で表される範囲を模式的に示す図である。 Ｓｉベース基板１０の模式断面図である。 Ｓｉベース基板１０の模式断面図である。 実施例１のＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚みに対してプロットしたグラフである。 実施例２のＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚みに対してプロットしたグラフである。 実施例３において障壁層１３のＧａモル分率ｚが０の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。 実施例３において障壁層１３のＧａモル分率ｚが０．１の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。 実施例３において障壁層１３のＧａモル分率ｚが０．２の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。 実施例３において障壁層１３のＧａモル分率ｚが０．３の場合のＨＥＭＴ素子２０の電気特性のマッピング図である。
　　＜ＨＥＭＴ素子の概略構成＞
　図１は、本発明の実施の形態に係るＨＥＭＴ素子２０の構成を概略的に示す模式断面図である。ＨＥＭＴ素子２０は、基板（下地基板）１０と、チャネル層１１と、スペーサ層１２と、障壁層１３と、ソース電極１４と、ドレイン電極１５と、ゲート電極１６とを備える。
　基板１０は、一般に、その上に結晶性の良好なチャネル層１１、スペーサ層１２、および障壁層１３を形成可能な材質のものであれば、適用が可能である。例えば、６Ｈ－ＳｉＣ、４Ｈ－ＳｉＣ、３Ｃ－ＳｉＣ、サファイア、Ｓｉ、ＧａＡｓ、スピネル、ＭｇＯ、ＺｎＯ、フェライトなどの単結晶基材を用いる態様であってもよいし、それら単結晶基材の上にIII族窒化物半導体層などを適宜に設けたものを基板１０として用いる態様であってもよい。
　基板１０の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する基板１０を用いるのが好ましい。
　具体的には、６Ｈ－ＳｉＣ単結晶基材や４Ｈ－ＳｉＣ単結晶基材やサファイア単結晶基材の上にＡｌＮからなるバッファ層を１０ｎｍ～１０μｍ程度の厚みに形成したいわゆるＡｌＮテンプレート基板を基板１０とするのが好適な一例である。
　あるいは、例えば特許文献１ないし特許文献７に開示されているように、Ｓｉ単結晶基材の上に、ＡｌＮからなる多数の柱状結晶にて形成されることで結晶粒界を内在する多欠陥含有性層である第１下地層とＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる第２下地層とを積層することによって下地層を設けたうえで、バッファ層を種々の積層態様にて形成することによって、基板１０を得る態様も好適である。係る場合、比較的安価なＳｉ単結晶基材を用いつつ、クラックフリーや反り抑制などが実現された基板１０が、得られる。その場合の基板１０の具体的な構成例については後述する。
　ただし、ＨＥＭＴ素子２０において高い逆方向耐圧を確保するという観点からは、基板１０は高耐圧の絶縁性基板とすることが望ましい。例えば６００Ｖ以上の高いゲート耐圧が得られる場合であっても、ドレイン電極１５と基板１０との間で絶縁破壊する場合は、ＨＥＭＴ素子２０全体としての耐圧を６００Ｖとすることが難しくなるからである。導電性の単結晶基材を用いる場合は、該単結晶基材の上に設けるバッファ層等を、例えば、６Ｈ－ＳｉＣ単結晶基材や４Ｈ－ＳｉＣ単結晶基材やサファイア単結晶基材上のＡｌＮバッファ層や、Ｓｉ単結晶基材上の第１下地層と、第２下地層、およびバッファ層を、６００Ｖ以上の耐圧を有するように形成すればよい。
　チャネル層１１は、基板１０の上にＧａＮをエピタキシャル成長させることによって形成されてなる層であり、１００ｎｍ～３μｍ程度の厚みに形成されてなる。
　一方、障壁層１３は、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１）なる組成を有するIII族窒化物をエピタキシャル成長させることによって形成されてなる層である。ただし、０≦ｚ≦０．３とする。また、障壁層１３は、その厚みが少なくとも４ｎｍ以上３０ｎｍ以下の範囲をみたすように形成されてなる。障壁層１３の厚みを４ｎｍよりも小さくするのは、ＨＥＭＴ素子が機能するのに十分な二次元電子ガス濃度が発現しないため好ましくない。また、障壁層１３の厚みが３０ｎｍを上回るようにするのは、エピタキシャル成長自体が困難である。
　なお、障壁層１３の厚みおよび組成は、本実施の形態に係るＨＥＭＴ２０の高耐圧化と密接に関係する。障壁層１３の組成および厚みのより好適な範囲については後述する。
　なお、チャネル層１１と障壁層１３とは、前者を構成するＧａＮのバンドギャップよりも後者を構成するIII族窒化物のバンドギャップの方が大きいという組成範囲をみたして形成される。
　さらに、チャネル層１１と障壁層１３の間にはスペーサ層１２が設けられる。スペーサ層１２は、少なくともＡｌを含むIII族窒化物にて、０．５ｎｍ～１．５ｎｍの範囲の厚みでエピタキシャル形成される層である。好ましくは、スペーサ層１２はＡｌＮにて形成される。
　以降においては、チャネル層１１、スペーサ層１２、および障壁層１３を機能層と総称することがある。また、係る機能層のほか、基板１０の作製にあたってエピタキシャル形成される層を、エピタキシャル膜と総称することがある。さらには、例えばIII族元素中のＡｌの存在比率のことを、便宜上、Ａｌモル分率と称する場合がある。これは、Ｉｎ、Ｇａについても同様である。
　エピタキシャル膜は、ウルツ鉱型のIII族窒化物を（０００１）結晶面が基材１の基板面に対し略平行となるように形成されてなる。これらの層の形成は、有機金属化学気相成長法（ＭＯＣＶＤ法）により行うのが好適な一例である。
　以上のような層構成を有する基板１０においては、チャネル層１１とスペーサ層１２の界面に（より詳細には、チャネル層１１の当該界面近傍に）二次元電子ガスが高濃度に存在する二次元電子ガス領域１１ｅが形成される。
　好ましくは、スペーサ層１２と障壁層１３とはそれぞれ、前者を構成するIII族窒化物のバンドギャップが、後者を構成するIII族窒化物のバンドギャップ以上という組成範囲をみたして形成される。係る場合、合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上する。より好ましくは、スペーサ層１２はＡｌＮにて形成される。係る場合、スペーサ層１２がＡｌとＮの二元系化合物となるので、Ｇａを含む３元系化合物の場合よりもさらに合金散乱効果が抑制され、二次元電子ガスの濃度および移動度が向上することとなる。なお、係る組成範囲についての議論は、スペーサ層１２が不純物を含有することを除外するものではない。
　なお、ＨＥＭＴ素子２０においてスペーサ層１２を備えるのは必須の態様ではなく、チャネル層１１の上に直接に障壁層１３を形成する態様であってもよい。係る場合、チャネル層１１と障壁層１３の界面に二次元電子ガス領域１１ｅが形成される。
　ソース電極１４とドレイン電極１５とは、それぞれの金属層が十数ｎｍ～百数十ｎｍ程度の厚みを有する多層金属電極であり、障壁層１３との間にオーミック性接触を有してなる。ソース電極１４およびドレイン電極１５に用いる金属は、基板１０に対し（障壁層１３に対し）良好なオーミック性接触が得られる金属材料にて形成されればよい。Ｔｉ／Ａｌ／Ｎｉ／Ａｕからなる多層金属電極をソース電極１４およびドレイン電極１５として形成するのが好適であるが、これに限定されるものでなく、例えばＴｉ／Ａｌ／Ｐｔ／ＡｕあるいはＴｉ／Ａｌなどからなる多層金属電極を形成する態様であってもよい。ソース電極１４およびドレイン電極１５の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
　一方、ゲート電極１６は、一または複数の金属層が十数ｎｍ～百数十ｎｍ程度の厚みを有するように形成されてなる単層または多層の金属電極であり、障壁層１３との間にショットキー性接触を有してなる。ゲート電極１６は、Ｐｄ、Ｐｔ、Ｎｉ、Ａｕなどの仕事関数が高い金属を形成材料として形成されるのが好適である。あるいは、上述の各金属同士の、あるいは各金属とＡｌなどとの多層金属膜として形成される態様であってもよい。ゲート電極１６の形成は、フォトリソグラフィープロセスと真空蒸着法とにより行うことができる。
　ゲート電極１６とドレイン電極１５の間隔は、８μｍ以上が好ましい。係る間隔をみたすことで、ＨＥＭＴ素子２０における横方向耐圧を６００Ｖ以上とすることが出来る。
　なお、障壁層１３とゲート電極１６との間に、エピタキシャル成長で形成したＧａＮやＡｌＮからなるキャップ層や、エピタキシャル成長後に別途堆積したＳｉＮやＳｉＯ２やＡｌ２Ｏ３からなる絶縁層が形成されていてもよい。このような場合、一般的には、障壁層１３とゲート電極１６との接合はショットキー接合とは称されないが、キャップ層や絶縁層自体が６００Ｖ以上の耐圧を有さない場合、実質的にショットキー接合と見なせるので、本実施の形態では、キャップ層や絶縁層が介在する場合も含めて、障壁層１３とゲート電極１６との接合はショットキー接合であるとする。
　　＜ＨＥＭＴ素子の高耐圧化＞
　次に、本実施の形態において実現される、ＨＥＭＴ素子の高耐圧化について説明する。
　本実施の形態においては、障壁層１３の厚みｄおよび組成ｘの値が以下に示す（式１）～（式４）で表される範囲をみたすようにする。ただし、０≦ｚ≦０．３とする。
Figure JPOXMLDOC01-appb-M000017
Figure JPOXMLDOC01-appb-M000018
Figure JPOXMLDOC01-appb-M000019
Figure JPOXMLDOC01-appb-M000020
　（式１）～（式４）が全てみたされる場合、ショットキー接合への逆方向電圧印加の際の絶縁破壊電圧が６００Ｖ以上であり、かつ、２ＤＥＧ濃度が１．０×１０１３ｃｍ－２以上であるＨＥＭＴ素子２０が好適に実現される。
　ここで、（式１）は、上述したように、障壁層１３を好適にエピタキシャル形成させるための要件である。（式３）は、１．０×１０１３ｃｍ－２以上の２ＤＥＧ濃度が実現されるための要件である。なお、（式２）をみたすＨＥＭＴ素子２０においては、２ＤＥＧ濃度が２．０×１０１３ｃｍ－２以下となる。
　また、（式４）は、障壁層１３に作用する結晶歪（格子歪）を±０．３％以内とするための要件である。換言すれば、（式４）は、ＨＥＭＴ素子２０を格子整合系として作製するための要件である。結晶歪が±０．３％以内にない場合、デバイス特性の信頼性に及ぼす結晶歪の影響が大きくなり、ＨＥＭＴ素子２０はもはや格子整合系であるとはいえなくなる。
　図２は、（式１）～（式４）で表される範囲を模式的に示す図である。図２（ａ）は、ｚ≦０．２の場合を示しており、図２（ｂ）は、０．２＜ｚ≦０．３の場合を示している。前者の場合、（式４）の範囲で常に（式１）の上限よりも（式２）の上限の方が小さくなるので、実質的には、（式２）～（式４）で示される範囲がみたされればよいことになる。なお、ｚ≦０．３とするのは、ｚ＞０．３の場合には、結晶歪が±０．３％以内の範囲で１．０×１０１３ｃｍ－２以上の２ＤＥＧ濃度が得られるような障壁層１３の良好な結晶成長を得ることが困難となるためである。
　なお、（式４）が満たされる範囲においては、（式３）の下限値は４ｎｍよりも大きい。
　（式１）～（式４）を満たすようにすれば、上述した種々の基板１０や電極組成のもとで、格子整合系であって６００Ｖ以上という高耐圧のＨＥＭＴ素子２０が実現される。
　例えば、障壁層１３を、式４をみたすＩｎ０．１８Ａｌ０．８２Ｎなる組成にて、式１、式２および式３をみたす５ｎｍ以上７．５ｎｍ以下の範囲に形成した場合には、基板１０やゲート電極１６の種類によらず、８００Ｖ以上という高い耐圧が実現される。このときの２ＤＥＧ濃度は１．０×１０１３ｃｍ－２以上２．０×１０１３ｃｍ－２以下となる。
　すなわち、本実施の形態によれば、（式１）～（式４）を満たすようにすることで、チャネル層がＧａＮからなり、障壁層がＩｎおよびＡｌを含むIII族窒化物からなる格子整合系の組成を有し、１．０×１０１３ｃｍ－２以上という二次元電子ガス濃度を確保しつつ６００Ｖ以上という高い耐圧を有するＨＥＭＴ素子が実現される。
　　＜Ｓｉ単結晶基材を用いた基板の構成例＞
　Ｓｉ単結晶を基材し、その上に下地層やバッファ層を形成したものを基板１０とする場合、バッファ層の形成態様を違えることで、種々の構成の基板１０を作製し、用いることが出来る。
　図３および図４は、基材１と、第１下地層２ａと第２下地層２ｂとからなる下地層２とを備える点で共通し、バッファ層の構成が異なる２通りの基板の模式断面図である。以降においては、図３および図４に例示する基板１０をＳｉベース基板１０とも称する。
　基材１は、ｐ型の導電型を有する（１１１）面のＳｉ単結晶ウェハーである。基材１の厚みに特段の制限はないが、取り扱いの便宜上、数百μｍから数ｍｍの厚みを有する基材１を用いるのが好ましい。
　第１下地層２ａは、上述のように、ＡｌＮからなり、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種である多数の柱状結晶にて形成されることで結晶粒界を内在する多欠陥含有性層である。第１下地層２ａにおける結晶粒界の間隔は大きくても数十ｎｍ程度である。
　第１下地層２ａは、ｃ軸傾き成分についてのモザイク性の大小もしくはらせん転位の多少の指標となる（０００２）面のＸ線ロッキングカーブ半値幅が、０．５度以上１．１度以下となるように、かつ、ｃ軸を回転軸とした結晶の回転成分についてのモザイク性の大小もしくは刃状転位の多少の指標となる（１０－１０）面のＸ線ロッキングカーブ半値幅が０．８度以上１．１度以下となるように、形成される。
　一方、第２下地層２ｂは、ＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）なる組成のIII族窒化物からなる層であり、１０ｎｍ以下の表面粗さを有するように形成される。なお、本実施の形態において、表面粗さは、ＡＦＭ（原子間力顕微鏡）により計測した５μｍ×５μｍ領域についての平均粗さｒａで表すものとする。
　Ｓｉベース基板１０においては、基材１と第２下地層２ｂとの間に、多欠陥含有性層である第１下地層２ａを介在させることにより、基材１と第２下地層２ｂとの間の格子ミスフィットが緩和され、係る格子ミスフィットに起因する歪みエネルギーの蓄積が抑制されている。
　また、第１下地層２ａと第２下地層２ｂとの界面Ｉ１は、第１下地層２ａを構成する柱状結晶等の外形形状を反映した三次元的凹凸面となっている。それゆえ、第１下地層２ａの柱状結晶等の結晶粒界を起点として第２下地層２ｂに伝播する転位は、界面Ｉ１で屈曲され、第２下地層２ｂの内部において合体消失するので、第２下地層２ｂの表面にまで貫通する転位はごく一部となる。すなわち、第２下地層２ｂの表面（つまりは下地層２の表面）は、平坦かつ低転位なものとなっている。
　好ましくは、第１下地層２ａは、凸部２ｃの密度が５×１０９／ｃｍ２以上５×１０１０／ｃｍ２以下であり、凸部２ｃの平均間隔が４５ｎｍ以上１４０ｎｍ以下であるように形成される。これらの範囲をみたす場合、機能層を特に優れた結晶品質にて形成することが可能となる。なお、本実施の形態において、第１下地層２ａの凸部２ｃとは、表面（界面Ｉ１）において上に凸の箇所の略頂点位置のことを指し示すものとする。
　第１下地層２ａの表面に上記の密度および平均間隔を満たす凸部２ｃが形成されるには、平均膜厚が４０ｎｍ以上２００ｎｍ以下となるように第１下地層２ａを形成することが好ましい。平均膜厚が４０ｎｍより小さい場合には、上述のような凸部２ｃを形成しつつＡｌＮが基板表面を覆い尽くす状態を実現することが難しくなる。一方、平均膜厚を２００ｎｍより大きくしようとすると、ＡｌＮ表面の平坦化が進行し始めるために上述のような凸部２ｃを形成することが難しくなる。
　また、第２下地層２ｂの平均厚みは、４０ｎｍ以上とするのが好適である。これは、４０ｎｍより薄く形成した場合には、第１下地層２ａに由来する凹凸が十分に平坦化しきれないことや、第２下地層２ｂに伝播した転位の相互合体による消失が十分に起こらない、などの問題が生じるからである。尚、平均厚みが４０ｎｍ以上となるように形成した場合には、転位密度の低減や表面の平坦化が効果的になされるので、第２下地層２ｂの厚みの上限については特に技術上の制限はないが、生産性の観点からは数μｍ以下程度の厚みに形成するのが好ましい。
　バッファ層は、組成の異なる２種類の層を繰り返し交互に積層してなる、超格子構造層もしくは組成変調層を含んで構成されるのが好適である。そのような組成変調層を、中間層を介在させつつ複数回積層してなる態様であってもよい。
　また、係る場合において、一方の層の厚みを一定とし、他方の層の厚みを徐々に変化させるようにしてもよい。図３は、それぞれにおいて、ＡｌＮからなる第１組成層３１の厚みを一定とする一方、Ａｌｘ１Ｇａ１－ｘ１Ｎ（０≦ｘ１≦０．２５）なる組成のIII族窒化物にて構成される第２組成層３２の厚みを基材１から遠ざかるほど徐々に増大させてなる、４つの組成変調層３（３ａ、３ｂ、３ｃ、３ｄ）の間に、３つ中間層４（４ａ、４ｂ、４ｃ）を介在させることによって、バッファ層５が構成されてなる場合を例示している。ただし、組成変調層３および中間層４の層数これに限られるものではない。
　あるいは、組成の異なる層を交互に積層する態様は同様としつつも、一方の層の組成は一定とし、他方の層の組成を徐々に変化させる（組成傾斜を与える）ようにして組成変調層を設けることでバッファ層を構成してもよい。図４は、それぞれにおいて、第１組成層１３１をＡｌＮにて形成し、第２組成層１３２をＡｌｘ２Ｇａ１－ｘ２Ｎ（０≦ｘ２＜１）なる組成のIII族窒化物にて基材１から離れるほどＡｌモル分率ｘ２が段階的に小さくなるように形成してなる複数の組成変調層１０３の間に、中間層１０４ａを介在させ、さらに最上部に終端層１０４ｂを設けることによって、バッファ層１０５が構成されてなる場合を例示している。図４においては３つの組成変調層１０３の間に２つの中間層１０４ａを設けた場合を例示しているが、組成変調層１０３および中間層１０４ａの層数これに限られるものではない。なお、終端層１０４ｂは、第１組成層１３１と同じ組成（つまりはＡｌＮ）および厚みで形成され、実質的には最上部の組成変調層１０３の一部とみなされる層である。
　以降においては、基材１の側からｉ番目の第１組成層３１を「３１＜ｉ＞」と表記し、基材１の側からｉ番目の第２組成層３２を「３２＜ｉ＞」と表記する。第１組成層１３１および第２組成層１３２についても同様とする。
　第１組成層３１および第１組成層１３１は、３ｎｍ～２０ｎｍ程度の略同一の厚みに形成される。典型的には５ｎｍ～１０ｎｍである。
　図３の第２組成層３２は、第１組成層３１と第２組成層３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、詳細には、基材１の側からｉ番目の第２組成層３２＜ｉ＞の厚みをｔ（ｉ）とするときに、
　　ｔ（１）≦ｔ（２）≦・・・≦ｔ（ｎ－１）≦ｔ（ｎ）　・・（式５）
かつ、
　　ｔ（１）＜ｔ（ｎ）　　　　　　　　　　　　　　　　　・・（式６）
であるように形成される。概略的には、基材１から離れた第２組成層３２ほど大きな厚みを有するように形成されてなるとみなすことができる。
　また、図４の第２組成層１３２は、第１組成層１３１と第２組成層１３２の層数がそれぞれｎ（ｎは２以上の自然数）であり、基材１の側からｉ番目の第２組成層１３２＜ｉ＞における第２組成層１３２におけるＡｌモル分率ｘをｘ（ｉ）とするときに、
　　ｘ（１）≧ｘ（２）≧・・・≧ｘ（ｎ－１）≧ｘ（ｎ）・・（式７）
かつ、
　　ｘ（１）＞ｘ（ｎ）　　　　　　　　　　　　　　　　・・（式８）
であるように形成される。概略的には、基材１から離れた第２組成層１３２ほどＡｌモル分率が小さくなるように形成されてなるとみなせる。また、このような第２組成層１３２の形成態様を、第２組成層１３２に組成傾斜を与えるなどとも称する。なお、第２組成層１３２は、１０ｎｍ～２５ｎｍ程度の厚みに形成されるのが好適である。典型的には、１５ｎｍ～３５ｎｍである。また、ｎの値は、１０～４０程度である。
　第１組成層３１または１３１と第２組成層３２または１３２とは、前者を構成するIII族窒化物よりも後者を構成するIII族窒化物の方が無歪の状態（バルク状態）における面内格子定数（格子長）が大きい、という関係をみたすように形成されてなる。
　加えて、第２組成層３２または１３２は、第１組成層３１または１３１に対してコヒーレントな状態に形成されてなる。ここで、第２組成層３２または１３２が、第１組成層３１または１３１に対してコヒーレントな状態にあるとは、第１組成層３１または１３１の上に、歪みエネルギーが完全に解放されてしまう臨界膜厚よりも小さい厚みに第２組成層３２または１３２を形成することにより、第２組成層３２または１３２が歪みエネルギーを保持したまま（圧縮歪を含んだまま）の状態にあることをいう。なお、組成変調層３または１０３において第２組成層３２または１３２の最上面（直上の第１組成層３１または１３１と接する面）の面内方向の格子長が無歪状態における格子長よりも小さい限りにおいては、第２組成層３２または１３２は、第１組成層３１または１３１に対してコヒーレントな状態にあるといえる。
　これにより、組成変調層３または１０３は、基材１から離れるほど大きな圧縮歪を内在するように構成された歪導入層となっている。
　中間層４または１０４ａは、ＡｌＮにて１５ｎｍ以上１５０ｎｍ以下の厚みに形成される。中間層４または中間層１０４ａにおいては、第２組成層３２または１３２との界面近傍において第２組成層３２または１３２との格子定数差に起因したミスフィット転位を内在するが、少なくともその表面近傍においては、格子緩和して、引張応力が作用することのない実質的に無歪状態が実現されてなる。ここで、実質的に無歪であるとは、少なくとも直下の第２組成層３２または１３２との界面近傍以外のところにおいてはバルク状態における格子定数と実質的に同一の格子定数を有することを意味している。
　バッファ層５または１０５においては、このような実質的に無歪の中間層４または１０４ａの上に形成したさらに組成変調層３または１０３が形成される。それゆえ、該組成変調層３も、中間層４または１０４ａの直下の組成変調層３または１０３と同様に、圧縮歪を好適に内在する態様にて形成されてなる。
　結果として、Ｓｉベース基板１０においては、バッファ層５または１０５の全体が大きな圧縮歪を内在していることになる。それゆえ、シリコンとIII族窒化物との熱膨張係数差に起因して生じる引張応力が、好適に相殺された状態が実現されている。これにより、Ｓｉベース基板１０においては、クラックフリーが実現され、かつ、反り量が１００μｍ以下にまで抑制されてなる。
　Ｓｉベース基板１０を用いることで、比較的安価なＳｉ単結晶基材を用いつつ特性の優れたＨＥＭＴ素子２０を得ることが可能となる。なお、図３および図４に示すバッファ層の構成はあくまで例示であって、特許文献１ないし特許文献７に開示されているような構成であれば、同様の効果を得ることが可能である。
　　＜ＨＥＭＴ素子の製造方法＞
　次に、ＨＥＭＴ素子２０を製造する方法について概説する。以下においては、エピタキシャル膜の形成にＭＯＣＶＤ法を用い、１つの母基板から多数個のＨＥＭＴ素子２０得る場合を例として、説明を行う。
　初めに、基板１０を準備する。基板１０は、上述した種々の材質の単結晶基材から適宜に選択して準備するようにしてもよいし、それら単結晶基材の上にバッファ層等を形成したものを準備するようにしてもよい。
　例えば、基板１０として、６Ｈ－ＳｉＣ単結晶基材や４Ｈ－ＳｉＣ単結晶基材やサファイア単結晶基材などの上にＡｌＮからなるバッファ層を形成したＡｌＮテンプレート基板を用いる場合であれば、あらかじめ用意したそれら単結晶基材の上に、ＭＯＣＶＤ法にて、ＡｌＮバッファ層を９５０℃～１２５０℃の形成温度にて形成することで、基板１０が得られる。
　また、Ｓｉからなる基材１を用いて図３や図４に例示したような構成のＳｉベース基板１０を得る場合は、以下の手順にてこれを作製することが出来る。
　まず、基材１として（１１１）面のＳｉ単結晶ウェハーを用意し、希フッ酸洗浄により自然酸化膜を除去し、さらにその後、ＳＰＭ洗浄を施してウェハー表面に厚さ数Å程度の酸化膜が形成された状態とする。これをＭＯＣＶＤ装置のリアクタ内にセットする。
　そして所定の加熱条件とガス雰囲気のもとで各層を形成する。まず、ＡｌＮからなる第１下地層２ａは、基板温度を８００℃以上、１２００℃以下の所定の第１下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～３０ｋＰａ程度とした状態で、アルミニウム原料であるＴＭＡ（トリメチルアルミニウム）バブリングガスとＮＨ３ガスとを適宜のモル流量比にてリアクタ内に導入し、成膜速度を２０ｎｍ／ｍｉｎ以上、目標膜厚を２００ｎｍ以下、とすることによって、形成させることができる。
　第２下地層２ｂの形成は、第１下地層２ａの形成後、基板温度を８００℃以上１２００℃以下の所定の第２下地層形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ガリウム原料であるＴＭＧ（トリメチルガリウム）バブリングガスとＴＭＡバブリングガスとＮＨ３ガスとを、作製しようとする第２下地層２ｂの組成に応じた所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡおよびＴＭＧとを反応させることにより実現される。
　バッファ層５または１０５を構成する各層の形成は、第２下地層２ｂの形成に続いて、基板温度を８００℃以上１２００℃以下の各層に応じた所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａの各層に応じた所定の値に保った状態で、ＮＨ３ガスとIII族窒化物原料ガス（ＴＭＡ、ＴＭＧのバブリングガス）とを、各層において実現しようとする組成に応じた流量比でリアクタ内に導入することによって実現される。その際、設定膜厚に応じたタイミングで流量比を切り替えることで、それぞれの層が連続的にかつ所望の膜厚で形成される。以上により、Ｓｉベース基板１０が得られる。
　以上のような態様にて準備した基板１０に対して、機能層を形成する。基板１０としてＡｌＮテンプレート基板やＳｉベース基板などを用いる場合であれば、それらの作製に引き続いて、機能層を形成するようにしてもよい。
　機能層を構成する各層の形成は、基板温度を８００℃以上１２００℃以下の所定の形成温度に保ち、リアクタ内圧力を０．１ｋＰａ～１００ｋＰａとした状態で、ＴＭＩバブリングガス（トリメチルインジウム）、ＴＭＡバブリングガス、あるいはＴＭＧバブリングガスの少なくとも１つとＮＨ３ガスとを、各層の組成に応じた流量比にてリアクタ内に導入し、ＮＨ３とＴＭＩ，ＴＭＡ、およびＴＭＧの少なくとも１つとを反応させることにより実現される。なお、障壁層１３の好ましい成長レートの範囲は０．０１～０．１μｍ／ｈである。なお、各層の形成温度は、同じでもよく、またそれぞれに異なっていてもよい。
　機能層が形成された基板（以下、エピタキシャル基板とも称する）は、リアクタ内で常温まで降温される。
　続いて、リアクタから取り出されたエピタキシャル基板に対し、フォトリソグラフィープロセスと真空蒸着法によってソース電極１４とドレイン電極１５とをそれぞれの形成対象箇所に形成する。次いで、ソース電極１４およびドレイン電極１５のオーミック性を良好なものにするため、６５０℃～１０００℃の間の所定温度（例えば８００℃）の窒素ガス雰囲気中において数十秒間（例えば３０秒間）の熱処理を施す。
　次に、真空蒸着法とフォトリソグラフィープロセスとにより、ゲート電極１６をその形成対象箇所に形成する。ゲート電極１６は、ショットキー性金属パターンとして形成される。
　最後に、電極形成後のエピタキシャル基板をダイシングによりチップ化することで、ＨＥＭＴ素子２０が得られる。
　　＜変形例＞
　Ｓｉ単結晶を基材１とする基板１０は、基材１と第１下地層２ａの間に図示しない界面層を備える態様であってもよい。界面層は、数ｎｍ程度の厚みを有し、アモルファスのＳｉＡｌｕＯｖＮｗからなるのが好適な一例である。界面層を備える場合、基材１と第２下地層２ｂなどとの格子ミスフィットがより効果的に緩和され、その上に形成される各層の結晶品質がさらに向上する。界面層の膜厚は５ｎｍを超えない程度で形成される。
　なお、界面層の形成は、Ｓｉ単結晶ウェハーが第１下地層形成温度に達した後、第１下地層２ａの形成に先立って、ＴＭＡバブリングガスのみをリアクタ内に導入し、ウェハーをＴＭＡバブリングガス雰囲気に晒すようすることによって実現される。
　また、第１下地層２ａの形成時に、Ｓｉ原子とＯ原子の少なくとも一方が第１下地層２ａに拡散固溶してなる態様や、Ｎ原子とＯ原子の少なくとも一方が基材１に拡散固溶してなる態様であってもよい。
　（実施例１）
　本実施例では、基板１０としてＳｉＣ単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板を用いて、障壁層１３の厚みのみが異なる１２種類のＨＥＭＴ素子２０を作製した。
　具体的には、まず、（０００１）面方位の３インチ径で厚みが３００μｍの６Ｈ－ＳｉＣ単結晶基材を用意し、これをＭＯＣＶＤ炉リアクタ内に設置し、真空ガス置換した後、リアクタ内圧力を３０ｋＰａとし、水素／窒素混合フロー状態の雰囲気を形成した。次いで、サセプタ加熱によって該単結晶基材を昇温した。
　サセプタ温度が１０５０℃に達すると、ＴＭＡバブリングガスとＮＨ３ガスをリアクタ内に導入し、バッファ層として厚さ２００ｎｍのＡｌＮ層を形成することで、ＡｌＮテンプレート基板である基板１０を得た。
　続いて、サセプタ温度を所定の温度とし、有機金属原料ガスとしてのＴＭＧバブリングガスとＮＨ３ガスとを所定の流量比でリアクタ内に導入し、チャネル層１１としてのＧａＮ層を２μｍの厚みに形成した。
　チャネル層１１が得られると、リアクタ圧力を１０ｋＰａとし、次いでＴＭＡバブリングガスとＮＨ３ガスをリアクタ内に導入し、スペーサ層１２として厚さ１ｎｍのＡｌＮ層を形成した。
　スペーサ層１２を形成した後、続いて、サセプタ温度を７４５℃に設定し、リアクタ圧力を２０ｋＰａとした状態で、ＴＭＡバブリングガスとＴＭＩバブリングガスとＮＨ３ガスとをリアクタ内に導入し、障壁層１３としてＩｎ０．１８Ａｌ０．８２Ｎ層を形成した。係る障壁層１３の組成は、（式４）の範囲をみたしている。より詳細には、当該組成の場合、結晶歪は０％となる。すなわち、本実施例で作製するＨＥＭＴ素子２０は、格子整合系であるといえる。
　一方、障壁層１３の厚みは、形成時間を調整することで、４ｎｍ、５ｎｍ、６ｎｍ、７ｎｍ、７．５ｎｍ、８ｎｍ、９ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍの１２通りに違えた。
　障壁層１３が形成された後、サセプタ温度を室温付近まで降温し、リアクタ内を大気圧に復帰させた後、作製されたエピタキシャル基板を取り出した。
　次いで、それぞれのエピタキシャル基板の一部をダイシングにより切り出して、ホール効果測定用の試料とした。当該試料に対してホール効果測定を行い、それぞれのエピタキシャル基板についての、二次元電子ガス濃度を求めた。
　続いて、それぞれのエピタキシャル基板の上面の、ソース電極１４およびドレイン電極１５の形成対象箇所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（それぞれの膜厚は２５／７５／１５／１００ｎｍ）からなる電極パターンを形成した。その後、窒素中で８００℃、３０秒間の熱処理を行った。
　続いて、それぞれのエピタキシャル基板の上面の、ゲート電極１６の形成対象個所に、フォトリソグラフィープロセスと真空蒸着法とを用いて、ゲート電極１６のパターンを形成した。ゲート電極１６としては、Ｎｉ／Ａｕ（膜厚６ｎｍ／１２ｎｍ）、Ｐｄ／Ａｕ（６ｎｍ／１２ｎｍ）、およびＰｔ／Ａｕ（６ｎｍ／１２ｎｍ）の３種類の多層金属電極と、Ａｕのみの単層金属電極（１２ｎｍ）との計４種類を形成した。なお、ゲート電極１６は、ゲート長を１μｍ、ゲート幅を１００μｍとし、ソース電極１４との間隔が２μｍ、ドレイン電極１５との間隔が１０μｍとなるように形成した。
　最後に、電極形成後のそれぞれのエピタキシャル基板をダイシングによりチップ化することで、多数個のＨＥＭＴ素子２０を得た。
　得られた１２通りのＨＥＭＴ素子２０について、ダイボンディングおよびワイヤボンディングを行ったうえで、ゲート電極１６を接地した状態でドレイン電圧を０Ｖから８００Ｖまで印加することで耐電圧（ゲート耐圧）を測定した。
　図５は、ＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚み（膜厚）に対してプロットしたグラフである。なお、耐電圧については、測定結果にゲート電極１６の種類による差異が無かったため、Ｐｔ／Ａｕ多層金属電極にて形成した場合の結果を示している。
　図５においては、障壁層１３の厚みが７．５ｎｍ以下のＨＥＭＴ素子２０の耐電圧が全て８００Ｖとなっているが、これは、ドレイン電圧を８００Ｖとした場合であっても絶縁破壊は生じなかったからである。このことは、それらのＨＥＭＴ素子２０の耐電圧が８００Ｖ以上であることを意味している。
　一方で、障壁層１３の厚みが７．５ｎｍよりも大きなＨＥＭＴ素子２０では、耐電圧は６００Ｖを下回り、障壁層１３の厚みが大きくなるほど耐電圧が小さくなる傾向がみられた。
　また、２ＤＥＧ濃度については、耐電圧とは反対に、障壁層１３の厚みが大きいＨＥＭＴ素子ほど大きくなる傾向があり、厚みが５ｎｍ以上の場合に１．０×１０１３ｃｍ－２以上となった。そして厚みが７．５ｎｍを超えた場合に２．０×１０１３ｃｍ－２以上となった。
　以上の結果は、チャネル層１１の上に障壁層１３をＩｎ０．１８Ａｌ０．８２Ｎなる組成のIII族窒化物にて５ｎｍ以上７．５ｎｍ以下の厚みで形成した場合に、２ＤＥＧ濃度を確保しつつ高い耐電圧を有するＨＥＭＴ素子２０が得られることを意味している。また、２ＤＥＧ濃度が２．０×１０１３ｃｍ－２以上の場合は高い耐電圧が得られないことも確認された。なお、６Ｈ－ＳｉＣ単結晶基材に代えて４Ｈ－ＳｉＣ単結晶基材を用いた場合でも同様の効果が得られたことを確認している。
　（実施例２）
　本実施例では、基板１０として図３にしたような構成のＳｉベース基板を用いるようにした他は、実施例１と同様の手順で、１２種類のＨＥＭＴ素子２０を作製し、それぞれについて評価を行った。
　初めに、Ｓｉベース基板を作製した。具体的には、まず、基材１として厚みが５２５μｍのｐ型の導電型を有する４インチ（１１１）面単結晶シリコンウェハー（以下、シリコンウェハー）を用意し、フッ化水素酸／純水＝１／１０（体積比）なる組成の希フッ酸による希フッ酸洗浄と硫酸／過酸化水素水＝１／１（体積比）なる組成の洗浄液によるＳＰＭ洗浄とを施して、ウェハー表面に厚さ数Åの酸化膜が形成された状態とした。そして、係るシリコンウェハーをＭＯＣＶＤ装置のリアクタ内にセットした。次いで、リアクタ内を水素・窒素混合雰囲気とし、リアクタ内圧力を１５ｋＰａとして、基板温度が第１下地層形成温度である１１００℃となるまで加熱した。
　基板温度が１１００℃に達すると、リアクタ内にＮＨ３ガスを導入し、１分間、基板表面をＮＨ３ガス雰囲気に晒した。
　その後、ＴＭＡバブリングガスを所定の流量比にてリアクタ内に導入し、ＮＨ３とＴＭＡを反応させることによって表面が三次元的凹凸形状を有する第１下地層２ａを形成した。その際、第１下地層２ａの成長速度（成膜速度）は２０ｎｍ／ｍｉｎとし、第１下地層２ａの目標平均膜厚は１００ｎｍとした。
　第１下地層２ａが形成されると、続いて、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとして、ＴＭＧバブリングガスをリアクタ内にさらに導入し、ＮＨ３とＴＭＡならびにＴＭＧとの反応により、第１下地層２ｂとしてのＡｌ０．１Ｇａ０．９Ｎ層を平均膜厚が４０ｎｍ程度となるように形成した。
　第２下地層２ｂの形成に続いて、組成変調層３と中間層４を交互に積層することでバッファ層５を形成した。それぞれの組成変調層３においては、第１組成層３１はＡｌＮにて形成し、第２組成層３２はＡｌ０．２Ｇａ０．８Ｎにて形成した。各々の層数は５とした。また、第１組成層３１の厚みは５ｎｍで一定とし、第２組成層３２の厚みは、最小１０ｎｍから１６０ｎｍまで層ごとに倍増させた。さらに、組成変調層３の繰り返し数は６とし、それぞれの組成変調層３の間に、ＡｌＮからなる中間層４を６０ｎｍの厚みに形成した。
　なお、バッファ層５の形成においては、基板温度を１１００℃とし、リアクタ内圧力を１５ｋＰａとした。用いた原料ガスは下地層２の形成に用いたものと同じである。
　以上により、Ｓｉベース基板が得られた後は、実施例１と同様とした。これにより、１２種類のＨＥＭＴ素子２０が得られた。
　図６は、ＨＥＭＴ素子２０の２ＤＥＧ濃度と耐電圧とを障壁層１３の厚み（膜厚）に対してプロットしたグラフである。なお、本実施例においても、耐電圧については、測定結果にゲート電極１６の種類による差異が無かったため、Ｐｔ／Ａｕ多層金属電極にて形成した場合の結果を示している。
　図６に示すように、Ｓｉベース基板を基板１０として用いた本実施例における２ＤＥＧ濃度と耐電圧の評価結果は、図５に示した実施例１の結果とほぼ同様であった。このことは、基板１０の種類によらず、チャネル層１１の上に障壁層１３をＩｎ０．１８Ａｌ０．８２Ｎなる組成のIII族窒化物にて５ｎｍ以上７．５ｎｍ以下の厚みで形成した場合には、２ＤＥＧ濃度を確保しつつ高い耐電圧を有するＨＥＭＴ素子２０が得られることを意味している。
　（実施例３）
　本実施例では、障壁層１３の組成と厚みとを種々に違え、かつ、ゲート電極１６をＰｔ／Ａｕ多層電極のみとしたほかは、実施例２と同様の手順で複数種類のＨＥＭＴ素子２０を作製し、それぞれについて評価を行った。
　具体的には、障壁層１３のＧａモル分率ｚは０、０．１、０．２、０．３の４通りとし、Ｉｎモル分率ｘは、Ｇａモル分率ｚに応じて、０．０８、０．１０、０．１２、０．１４、０．１６、０．１８、０．２０、０．２２からそれぞれ５水準ずつ選択した。また、障壁層１３の厚みは、５ｎｍ、１０ｎｍ、１５ｎｍ、２０ｎｍ、２５ｎｍ、３０ｎｍの６通りとした。すなわち、１つのＧａモル分率ｚに対して、３０通りのＨＥＭＴ素子を作製した。
　図７ないし図１０は、それぞれ、障壁層１３のＧａモル分率ｚが０、０．１、０．２、０．３の場合について、Ｉｎモル分率ｘを横軸とし、障壁層１３の厚み（膜厚）を縦軸としたときの、ＨＥＭＴ素子２０の電気特性のマッピング図である。また、図７ないし図１０には、（式１）～（式４）の範囲についても併せて示している。
　図中、○（白丸）印が、耐電圧が６００Ｖを上回るＨＥＭＴ素子２０を示している。一方、△（白三角）印は、耐電圧が６００Ｖを下回るＨＥＭＴ素子２０を示している。また、●（黒丸）印は、２ＤＥＧ濃度が１．０×１０１３ｃｍ－２未満のＨＥＭＴ素子２０を示している。さらに、×印は、格子歪みが±０．３％以内という要件をみたさないＨＥＭＴ素子２０を示している。
　図７ないし図１０は、（式１）～（式４）をみたすことで、２ＤＥＧ濃度が１．０×１０１３ｃｍ－２以上であり耐電圧が６００Ｖ以上である格子整合系のＨＥＭＴ素子２０が実現されることを示している。特に、０≦ｚ≦０．２であれば、（式２）～（式４）をみたすことで、係るＨＥＭＴ素子２０が実現できることがわかる。

Claims (10)

  1. 　半導体素子であって、
    　下地基板と、
    　前記下地基板の上に形成されてなり、ＧａＮからなるチャネル層と、
    　前記チャネル層の上に形成されてなり、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層と、
    　前記障壁層の上に形成されてなる、ソース電極、ドレイン電極、およびゲート電極と、
    を備え、
    　前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすことを特徴とする半導体素子。
    Figure JPOXMLDOC01-appb-M000001
    Figure JPOXMLDOC01-appb-M000002
    Figure JPOXMLDOC01-appb-M000003
    Figure JPOXMLDOC01-appb-M000004
  2. 　請求項１に記載の半導体素子であって、
    　前記チャネル層と前記障壁層との間に、少なくともＡｌを含むIII族窒化物からなるスペーサ層、
    をさらに備えることを特徴とする半導体素子。
  3. 　請求項１または請求項２に記載の半導体素子であって、
    　前記基板が、
    　　Ｓｉ単結晶基材と、
    　　前記Ｓｉ単結晶基材の上に形成された、ＡｌＮからなる第１の下地層と、
    　　前記第１の下地層の上に形成され、ＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）からなる第２の下地層と、
    　　前記第２の下地層の直上に形成されたバッファ層と、
    を備え、
    　前記第１の下地層が、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成される多結晶欠陥含有性層であり、
    　前記第１の下地層と前記第２の下地層との界面が３次元的凹凸面であり、
    　前記バッファ層の上に前記チャネル層が形成される、
    ことを特徴とする半導体素子。
  4. 　請求項３に記載の半導体素子であって、
    　前記バッファ層が、
    　　ＡｌＮからなる第１組成層と、
    　　ＡｌｘiＧａ１－ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、
    を交互に積層してなる組成変調層を少なくとも１つ備える、
    ことを特徴とする半導体素子。
  5. 　請求項１または請求項２に記載の半導体素子であって、
    　前記基板が、所定の単結晶基材の上にＡｌＮバッファ層を形成してなるＡｌＮテンプレート基板である、
    ことを特徴とする半導体素子。
  6. 　半導体素子の製造方法であって、
    　下地基板を準備する基板準備工程と、
    　前記下地基板の上にＧａＮからなるチャネル層を形成するチャネル層形成工程と、
    　前記チャネル層の上に、ＩｎｘＡｌｙＧａｚＮ（ｘ＋ｙ＋ｚ＝１、０≦ｚ≦０．３）なる組成のIII族窒化物からなる障壁層を形成する障壁層形成工程と、
    　前記障壁層の上に、ソース電極、ドレイン電極、およびゲート電極を形成する電極形成工程と、
    を備え、
    　前記障壁層形成工程においては、前記障壁層の厚みをｄとするとき、ｘ、ｚ、ｄが以下の範囲をみたすように前記障壁層を形成する、
    ことを特徴とする半導体素子の製造方法。
    Figure JPOXMLDOC01-appb-M000005
    Figure JPOXMLDOC01-appb-M000006
    Figure JPOXMLDOC01-appb-M000007
    Figure JPOXMLDOC01-appb-M000008
  7. 　請求項６に記載の半導体素子の製造方法であって、
    　前記チャネル層の上に、少なくともＡｌを含むIII族窒化物からなるスペーサ層を形成するスペーサ層形成工程、
    をさらに備え、
    　前記スペーサ層の上に前記障壁層を形成する、
    ことを特徴とする半導体素子の製造方法。
  8. 　請求項６または請求項７に記載の半導体素子の製造方法であって、
    　前記基板準備工程が、
    　　Ｓｉ単結晶基材の上にＡｌＮからなる第１の下地層を形成する第１下地層形成工程と、
    　　前記第１の下地層の上にＡｌｐＧａ１－ｐＮ（０≦ｐ＜１）からなる第２の下地層を形成する第２下地層形成工程と、
    　　前記第２の下地層の直上にバッファ層を形成するバッファ形成工程と、
    を含み、
    　前記第１下地層形成工程においては、前記第１の下地層を、柱状あるいは粒状の結晶もしくはドメインの少なくとも一種から構成され、表面が三次元的凹凸面である多結晶欠陥含有性層として形成し、
    　前記チャネル層形成工程においては、前記バッファ層の上に前記チャネル層を形成する、
    ことを特徴とする半導体素子の製造方法。
  9. 　請求項８に記載の半導体素子の製造方法であって、
    　前記バッファ層形成工程においては、
    　　ＡｌＮからなる第１組成層と、
    　　ＡｌｘiＧａ１－ｘiＮ（０≦ｘi＜１）なる組成のIII族窒化物からなる第２組成層と、
    を交互に積層することによって組成変調層を形成する組成変調層形成工程、
    を少なくとも一度行うことにより、前記バッファ層に少なくとも１つの前記組成変調層を設ける、
    ことを特徴とする半導体素子の製造方法。
  10. 　請求項６または請求項７に記載の半導体素子の製造方法であって、
    　前記基板準備工程が、所定の単結晶基材の上にＡｌＮバッファ層をすることによりＡｌＮテンプレート基板を形成するテンプレート基板形成工程を含む、
    ことを特徴とする半導体素子の製造方法。
PCT/JP2012/081363 2012-02-23 2012-12-04 半導体素子および半導体素子の製造方法 Ceased WO2013125126A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201280069971.0A CN104126223A (zh) 2012-02-23 2012-12-04 半导体元件及半导体元件的制造方法
EP12869179.7A EP2819152A4 (en) 2012-02-23 2012-12-04 SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD FOR THE SEMICONDUCTOR ELEMENT
US14/465,932 US20140361337A1 (en) 2012-02-23 2014-08-22 Semiconductor Device and Method for Manufacturing Semiconductor Device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012037444 2012-02-23
JP2012-037444 2012-02-23

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/465,932 Continuation US20140361337A1 (en) 2012-02-23 2014-08-22 Semiconductor Device and Method for Manufacturing Semiconductor Device

Publications (1)

Publication Number Publication Date
WO2013125126A1 true WO2013125126A1 (ja) 2013-08-29

Family

ID=49005326

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/081363 Ceased WO2013125126A1 (ja) 2012-02-23 2012-12-04 半導体素子および半導体素子の製造方法

Country Status (5)

Country Link
US (1) US20140361337A1 (ja)
EP (1) EP2819152A4 (ja)
JP (1) JPWO2013125126A1 (ja)
CN (1) CN104126223A (ja)
WO (1) WO2013125126A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015020233A1 (ja) * 2013-08-09 2015-02-12 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
WO2017002432A1 (ja) * 2015-06-30 2017-01-05 シャープ株式会社 シリコン基板およびそれを用いた窒化物半導体ウェハ、並びに、窒化物半導体装置
JP2017085051A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
US10269950B2 (en) 2016-09-28 2019-04-23 Fujitsu Limited Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier
US10665710B2 (en) 2018-01-11 2020-05-26 Fujitsu Limited Compound semiconductor device and fabrication method

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110058391B (zh) 2014-04-21 2021-11-23 株式会社尼康 变倍光学系统以及光学设备
JP6332021B2 (ja) 2014-12-26 2018-05-30 株式会社デンソー 半導体装置
CN105006485B (zh) * 2015-06-17 2018-04-27 北京大学 一种基于拓扑半金属的fet和hemt及其制备方法
JP6311668B2 (ja) 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
US10586701B2 (en) * 2016-02-26 2020-03-10 Sanken Electric Co., Ltd. Semiconductor base having a composition graded buffer layer stack
US10679852B2 (en) 2016-06-13 2020-06-09 QROMIS, Inc. Multi-deposition process for high quality gallium nitride device manufacturing
EP3451364B1 (en) 2017-08-28 2020-02-26 Siltronic AG Heteroepitaxial wafer and method for producing a heteroepitaxial wafer
CN109830535B (zh) * 2018-11-23 2021-04-16 厦门市三安集成电路有限公司 具有纳米台阶递变层的高阻氮化镓基缓冲层及制备方法
WO2019228424A1 (zh) * 2018-05-30 2019-12-05 厦门市三安集成电路有限公司 GaN基外延结构及其制备方法
DE102020004758A1 (de) * 2019-08-30 2021-03-04 Semiconductor Components Industries, Llc Siliciumcarbid-feldeffekttransistoren
US20230051827A1 (en) * 2020-06-15 2023-02-16 University Of Lancaster Semiconductor Structures
GB202009043D0 (en) * 2020-06-15 2020-07-29 Univ Of Lancaster Semiconductor structures
US11942521B2 (en) 2020-12-30 2024-03-26 Innoscience (suzhou) Semiconductor Co., Ltd. Epitaxial layers with discontinued aluminium content for III-nitride semiconductor
US20240379765A1 (en) * 2023-05-10 2024-11-14 Gan Systems Inc. Superlattice epitaxial structure with varying lattice parameter differences

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007250991A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 超格子構造を含む半導体構造および該半導体構造を備える半導体デバイス
JP2008140812A (ja) * 2006-11-30 2008-06-19 Oki Electric Ind Co Ltd ＧａＮ系高電子移動度電界効果トランジスタ
WO2011016304A1 (ja) 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP2011523197A (ja) * 2007-11-27 2011-08-04 ピコギガ インターナショナル 制御された電界を有する電子デバイス
WO2011102045A1 (ja) 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011122322A1 (ja) 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136051A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3209270B2 (ja) * 1999-01-29 2001-09-17 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JP2009260296A (ja) * 2008-03-18 2009-11-05 Hitachi Cable Ltd 窒化物半導体エピタキシャルウエハ及び窒化物半導体素子
JP5053220B2 (ja) * 2008-09-30 2012-10-17 古河電気工業株式会社 半導体電子デバイスおよび半導体電子デバイスの製造方法
JP5580009B2 (ja) * 2009-08-28 2014-08-27 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の作製方法
EP2555232A4 (en) * 2010-03-24 2014-12-10 Ngk Insulators Ltd EPITACTICAL SUBSTRATE FOR A SEMICONDUCTOR ELEMENT AND SEMICONDUCTOR ELEMENT

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005268493A (ja) * 2004-03-18 2005-09-29 National Institute Of Information & Communication Technology ヘテロ接合電界効果トランジスタ
WO2007077666A1 (ja) * 2005-12-28 2007-07-12 Nec Corporation 電界効果トランジスタ、ならびに、該電界効果トランジスタの作製に供される多層エピタキシャル膜
JP2007250991A (ja) * 2006-03-17 2007-09-27 Nippon Telegr & Teleph Corp <Ntt> 超格子構造を含む半導体構造および該半導体構造を備える半導体デバイス
JP2008140812A (ja) * 2006-11-30 2008-06-19 Oki Electric Ind Co Ltd ＧａＮ系高電子移動度電界効果トランジスタ
JP2011523197A (ja) * 2007-11-27 2011-08-04 ピコギガ インターナショナル 制御された電界を有する電子デバイス
WO2011016304A1 (ja) 2009-08-07 2011-02-10 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
WO2011102045A1 (ja) 2010-02-16 2011-08-25 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011122322A1 (ja) 2010-03-31 2011-10-06 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136051A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011136052A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011135963A1 (ja) 2010-04-28 2011-11-03 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法
WO2011155496A1 (ja) 2010-06-08 2011-12-15 日本碍子株式会社 エピタキシャル基板およびエピタキシャル基板の製造方法

Non-Patent Citations (7)

* Cited by examiner, † Cited by third party
Title
D.W. GOTTHOLD; S.P. GUO; R. BIRKHAHN; B. ALBERT; D. FLORESCU; B. PERES: "Time-Dependent Degradation of AIGaN/GaN Heterostructures Grown on Silicon Carbide", J. ELECTRON. MATER., vol. 33, 2004, pages 408
J. KUZMIK; G. POZZOVIVO; J.-F. CARLIN; M. GONSCHOREK; E. FELTIN; N. GRANDJEAN; G. STRASSER; D. POGANY; E. GORNIK: "Off-state breakdown in InAIN/AIN/GaN high electron mobility transistors", PHYS. STATUS SOLIDI, vol. C6, no. S2, 2009, pages S925
MEDJDOUB, J.-F; CARLIN, M.; GONSCHOREK, E.; FELTIN, M.A.; DUCATTEAU, C.; GAQUIERE, N.; GRANDJEAN; E. KOHN: "Can InAIN/GaN be an alternative to high power/high temperature AIGaN/GaN devices?", IEEE IEDM TECH.DIGEST IN IEEE IEDM, 2006, pages 673
See also references of EP2819152A4
SHINICHI IWAKAMI; OSAMU MACHIDA; YOSHIMICHI IZAWA; RYOHEI BABA; MASATAKA YANAGIHARA; TOSHIHIRO EHARA; NOBUO KANEKO; HIROKAZU GOTO;: "Evaluation of AIGaN/GaN Heterostructure Field-Effect Transistors on Si Substrate in Power Factor Currection Circuit", JPN. J. APPL. PHYS., vol. 46, 2007, pages L721
STACIA KELLER; YI-FENG WU; GIACINTA PARISH; NAIQIAN ZIANG; JANE J. XU; BERND P. KELLER; STEVEN P. DENBAARS; UMESH K. MISHRA: "Gallium Nitride Based High Power Heterojunction Field Effect Transistors: Process Development and Present Status at USCB", IEEE TRANS. ELECTRON DEVICES, vol. 48, 2001, pages 552, XP011017534
TOSHIHIDE KIKKAWA: "Highly Reliable 250W High Electron Mobility Transistor Power Amplifier", JPN. J. APPL. PHYS., vol. 44, 2005, pages 4896, XP001502263, DOI: doi:10.1143/JJAP.44.4896

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015020233A1 (ja) * 2013-08-09 2015-02-12 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
JP2015035536A (ja) * 2013-08-09 2015-02-19 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
US9543469B2 (en) 2013-08-09 2017-01-10 Dowa Electronics Materials Co., Ltd. III nitride semiconductor epitaxial substrate and III nitride semiconductor light emitting device, and methods of producing the same
WO2017002432A1 (ja) * 2015-06-30 2017-01-05 シャープ株式会社 シリコン基板およびそれを用いた窒化物半導体ウェハ、並びに、窒化物半導体装置
JP2017085051A (ja) * 2015-10-30 2017-05-18 富士通株式会社 化合物半導体装置及びその製造方法
US10269950B2 (en) 2016-09-28 2019-04-23 Fujitsu Limited Compound semiconductor substrate and fabrication method therefor, compound semiconductor device and fabrication method therefor, power supply apparatus and high-output amplifier
US10665710B2 (en) 2018-01-11 2020-05-26 Fujitsu Limited Compound semiconductor device and fabrication method

Also Published As

Publication number Publication date
US20140361337A1 (en) 2014-12-11
EP2819152A1 (en) 2014-12-31
CN104126223A (zh) 2014-10-29
EP2819152A4 (en) 2015-10-14
JPWO2013125126A1 (ja) 2015-07-30

Similar Documents

Publication Publication Date Title
JP5554826B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2013125126A1 (ja) 半導体素子および半導体素子の製造方法
JP5492984B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5596783B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
CN102484049B (zh) 半导体元件用外延基板、半导体元件用外延基板的制造方法以及半导体元件
JP5545781B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
JP5616443B2 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
US20130026486A1 (en) Epitaxial substrate and method for manufacturing epitaxial substrate
WO2009119356A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
JPWO2011122322A1 (ja) エピタキシャル基板およびエピタキシャル基板の製造方法
WO2012032915A1 (ja) 半導体素子用エピタキシャル基板、半導体素子用エピタキシャル基板の製造方法、および半導体素子
JP5662184B2 (ja) 半導体素子用のエピタキシャル基板、および半導体素子用エピタキシャル基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12869179

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014500875

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012869179

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012869179

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE