WO2013128767A1 - 撮像システム - Google Patents

撮像システム Download PDF

Info

Publication number
WO2013128767A1
WO2013128767A1 PCT/JP2012/083451 JP2012083451W WO2013128767A1 WO 2013128767 A1 WO2013128767 A1 WO 2013128767A1 JP 2012083451 W JP2012083451 W JP 2012083451W WO 2013128767 A1 WO2013128767 A1 WO 2013128767A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
unit
imaging
control parameters
communication unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/083451
Other languages
English (en)
French (fr)
Inventor
紗依里 齋藤
純 小西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Medical Systems Corp
Original Assignee
Olympus Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Medical Systems Corp filed Critical Olympus Medical Systems Corp
Priority to EP12870023.4A priority Critical patent/EP2689718B1/en
Priority to CN201280020227.1A priority patent/CN103491853B/zh
Priority to JP2013526025A priority patent/JP5356632B1/ja
Priority to US13/915,215 priority patent/US8982202B2/en
Publication of WO2013128767A1 publication Critical patent/WO2013128767A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/18—Closed-circuit television [CCTV] systems, i.e. systems in which the video signal is not broadcast
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/00002—Operational features of endoscopes
    • A61B1/00004—Operational features of endoscopes characterised by electronic signal processing
    • A61B1/00006—Operational features of endoscopes characterised by electronic signal processing of control signals
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B1/00—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor
    • A61B1/04—Instruments for performing medical examinations of the interior of cavities or tubes of the body by visual or photographical inspection, e.g. endoscopes; Illuminating arrangements therefor combined with photographic or television appliances
    • A61B1/045—Control thereof

Definitions

  • the present invention relates to an imaging system including an endoscope provided with an imaging device disposed at the distal end of the endoscope.
  • the plurality of control parameters are sent from a control unit configured by, for example, an FPGA.
  • a control unit configured by, for example, an FPGA.
  • the control unit and the like are limited by a space restriction that can be secured around the imaging device.
  • the connector connecting the endoscope and the processor the processor itself is provided.
  • the cable connecting the image sensor disposed at the distal end of the endoscope insertion portion and the processor is a relatively long distance, and is close in the field of the procedure using the endoscope apparatus.
  • noise sources such as electric scalpels, so noises due to disturbances are likely to be mixed into the connection cable, and there are concerns about problems such as disruption of signals transmitted and so-called communication data. Is done.
  • An object of the present invention is to provide an imaging system capable of accurately transmitting a plurality of necessary control parameters and always performing normal imaging control.
  • An imaging system includes an imaging device that generates and outputs an image signal by receiving light and performing photoelectric conversion, and a control device that transmits control parameters for driving and controlling the imaging device And an imaging system in which the imaging device and the control device can communicate with each other, the control system being provided in the control device, and having a plurality of control parameters for controlling imaging of the imaging device with respect to the imaging device.
  • a first communication unit that transmits, a second communication unit that is provided in the imaging device and receives a control parameter transmitted from the first communication unit, and the plurality of received by the second communication unit
  • a determination unit configured to determine whether or not the control parameter is normal; and the plurality of control parameters provided in the imaging apparatus and received by the second communication unit based on a determination result in the determination unit.
  • FIG. 1 is a diagram illustrating an overall configuration of an imaging system according to a first embodiment of the present invention.
  • FIG. 3 is a diagram for explaining an example of control parameters transmitted in the imaging system of the first embodiment.
  • the figure which shows the structure of the electric system in the imaging system of the 4th Embodiment of this invention The figure which shows the structure of the electric system in the imaging system of the 6th Embodiment of this invention.
  • the figure which shows the whole imaging system structure of the 8th Embodiment of this invention The figure which shows the whole structure of the imaging system of the 9th Embodiment of this invention.
  • an imaging system 1 including an imaging device according to the first embodiment of the present invention includes an endoscope 2 including an imaging element 100 and an endoscope 2 that are detachably connected.
  • a light source device 3 for supplying illumination light to the endoscope 2 and an endoscope 2 are detachably connected, and a processor 4 as a signal processing device for performing predetermined signal processing, and an image signal generated by the processor 4 as an endoscope
  • a monitor 5 as a display device for displaying as an image.
  • the endoscope 2 includes an elongated insertion portion 6 to be inserted into a body cavity, an operation portion 7 provided at the rear end of the insertion portion 6, and a universal cord 8 extending from the operation portion 7. .
  • the universal cord 8 branches into a light guide cord 9 and a signal cord (signal cable) 10 near or in the middle of the base end.
  • the light source connector 11 at the end of the light guide cord 9 is detachably connected to the light source device 3, and the signal connector 12 at the end of the signal cord 10 is detachably connected to the processor 4.
  • a light guide 13 for transmitting illumination light is inserted through the insertion unit 6, the operation unit 7, and the universal cord 8. Then, by connecting the light source connector 11 to the light source device 3, the illumination light from the light source device 3 is transmitted by the light guide 13, and the light guide attached to the illumination window provided at the distal end portion 14 of the insertion portion 6. The transmitted illumination light is emitted from the tip surface.
  • a connector in which the light source connector 11 and the signal connector 12 are integrated is connected to the light source device 3, and the signal of the signal connector 12 is exchanged with the processor 4 by a cable connecting the light source device 3 and the processor 4. You may make it the structure to do.
  • the distal end portion 14 is provided with an observation window (imaging window) adjacent to the illumination window, and an objective lens 15 that connects an optical image of a subject such as an illuminated affected area is attached to the observation window.
  • the CIS 100 is connected to a connector 16 provided inside the signal connector 12 via a total coaxial cable 101 inserted into the insertion portion 6 and the universal cord 8, and the connector 16 is detachable from the processor 4. Connected to.
  • the processor 4 includes a power supply circuit (not shown) that generates a plurality of power supply voltages necessary for the operation of the image sensor and the like, and a signal processing circuit that performs predetermined signal processing on an image signal output from the image sensor (FIG. 1 is a diagram). And a control circuit (not shown in FIG. 1) for performing control including the power supply circuit and the signal processing circuit, and a plurality of control parameters for controlling the CIS 100 are provided to the CIS 100 For example, a control unit (FPGA) 200 configured by an FPGA and a memory 201 that stores information on the plurality of control parameters are provided.
  • FPGA control unit
  • Other components in the processor 4 will be described in detail later.
  • control unit (FPGA) 200 reads various setting values relating to a plurality of control parameters from the memory 201 and transmits the setting values to the CIS 100 by communication via the integrated coaxial cable 101. .
  • the transmission operation of the plurality of control parameters will be described in detail later.
  • the control unit 200 is configured with an FPGA in the present embodiment, but is not limited thereto, and may be another communication device.
  • the total coaxial cable 101 extends from the output end of the CIS 100 at the insertion portion 6 and is further detachably attached to the processor 4 via a connector 16 provided in the signal connector 12 through the universal cord 8. Connected to.
  • the general coaxial cable 101 is a cable connecting the CIS 100 and the processor 4, and transmits a power supplied to the CIS 100 and also a video signal (serial signal) on which a synchronization signal transmitted from the CIS 100 is superimposed. ),
  • the vertical synchronization signal (VD) transmitted from the processor 4, the communication contents of a plurality of control parameters transmitted from the processor 4 to the CIS 100, the error correction code or the error detection code, and the like are transmitted and received.
  • the general coaxial cable 101 is shielded by a shield member by an exterior member of the insertion portion 6. Further, the shield member is electrically connected to a shield member by the exterior member of the operation unit 7, a shield member by the exterior member of the universal cord 8, a shield member of the signal connector 12, and the like.
  • FIG. 2 is a block diagram showing the configuration of the electrical system in the imaging system of the present embodiment.
  • An image sensor (CIS) 100 in the present embodiment is configured by a so-called CMOS (complementary metal oxide semiconductor) image sensor, and a light receiving element 111 disposed at an image forming position of the objective lens 15 and an output from the light receiving element 111.
  • CMOS complementary metal oxide semiconductor
  • AFE analog front end
  • AFE 112 that removes noise from the received signal and digitizes it
  • a synchronization superimposing circuit 113 that superimposes a synchronizing signal on the video signal that is the output signal of the AFE 112, and converts the video signal into a serial signal for transmission
  • the P / S conversion circuit 114 for outputting to the outside, the video signal transmitting unit 115 for outputting the video signal (serial signal) to the outside, and the vertical synchronization signal (VD) from the external processor 4, for example.
  • VD vertical synchronization signal
  • Etc. and a synchronization signal receiving unit 116 that receives the synchronization signal receiving unit 116 received from the outside in a predetermined case.
  • a predetermined process is performed on the signal (vertical synchronization signal (VD) received from the processor 4) and the synchronization signal processing unit 117 generates its own synchronization signal in the CIS 100, and the synchronization signal processing unit 117 performs the predetermined process.
  • a timing generator (TG) 118 that causes the synchronization signal to follow the external synchronization signal subjected to the above and supplies it to each circuit as various synchronization signals in the CIS 100, and is transmitted from the control unit (FPGA) 200.
  • Control parameter receiving unit 131 that receives the control parameter and the error correction code or error detection code, and the error correction code or error detection code added to the communication content of the control parameter received by the control parameter receiving unit 131 (this embodiment) The received control parameter based on the checksum code)
  • a determination unit 132 whether or not a reception lay configured to include a, a register 133 for storing the control parameters and the like for use in imaging control in the CIS 100.
  • the processor 4 receives a video signal (serial signal) having video data transmitted from the CIS 100 and a video signal on which a synchronization signal received by the video signal receiving unit 121 is superimposed.
  • An S / P conversion circuit 122 that converts (serial signal) into a parallel signal; a signal processing unit 123 that performs predetermined signal processing on the received video signal and outputs the signal to the monitor 5; and image processing in the processor 4
  • a timing generator (TG) 125 that generates a vertical synchronization signal (VD) for the circuit 4 and supplies it to various circuits, and a vertical synchronization signal (VD) in the processor 4 that is supplied from the timing generator (TG) 125 is supplied to the CIS 100.
  • the synchronization signal transmitter 124 for transmitting to the A configured control unit (FPGA) 200 and a control parameter transmission unit 211 configured to transmit to the CIS 100 a plurality of control parameters configured in the control unit (FPGA) 200 for controlling the CIS 100.
  • a memory 201 storing information relating to the plurality of control parameters.
  • control parameter transmission unit 211 is configured in the control unit (FPGA) 200, but the other components, the timing generator (TG) 125, are configured in the FPGA. May be.
  • control unit (FPGA) 200 reads various setting values related to a plurality of control parameters from the memory 201 at the time of activation, and the setting values are transmitted from the control parameter transmission unit 211 in the control unit (FPGA) 200.
  • the data is transmitted to the CIS 100 via the integrated coaxial cable 101, for example, based on an I2C interface. Even after the activation, the corresponding control parameters are transmitted by communication in order to change the shooting mode, the gain setting, the electronic shutter setting, the cutout position setting and the like as necessary.
  • the I2C interface is adopted as a communication method.
  • the present invention is not limited to this, and other communication methods such as an SPI interface may be adopted.
  • the control unit (FPGA) 200 reads various setting values related to a plurality of control parameters from the memory 201 and transmits the setting values to the CIS 100 via the total coaxial cable 101.
  • the “plural control parameters” are classified into several groups. The plurality of control parameters belonging to each group is meaningful only when all the control parameters in the group are normally transmitted. In other words, in this embodiment, the plurality of control parameters belonging to a certain group. Are treated as a set of information grouped in advance.
  • the plurality of control parameters transmitted in the imaging system of the present embodiment are classified into the following groups, for example.
  • Group A is a plurality of control parameters related to brightness (dimming), and is specifically as follows.
  • Gain CDS gain, digital gain, AGC
  • Position of electronic shutter Binning setting (for example, setting for pixel addition, setting of how many pixels to add, its direction, etc.) If only a part of these control parameters are reflected, there is a risk that unintentional inappropriate brightness control may be performed. For example, since the brightness changes as the number of added pixels changes, it is desirable that the binning setting is controlled simultaneously with the gain setting and the electronic shutter setting.
  • the group B is a control parameter group related to the address information of the correction position, and specifically corresponds to two parameters, parameters relating to x coordinate data and parameters relating to y coordinate data.
  • the group B is a control parameter group related to the address information of the correction position, and specifically corresponds to two parameters, parameters relating to x coordinate data and parameters relating to y coordinate data.
  • Group C> is a control parameter group that designates a predetermined “range” on the screen such as a cutout range. Specifically, there are various designation methods for designating the cutout range. For example, a parameter related to the start point position of cutout and a parameter related to the end point position are equivalent. The case where the parameter relating to the start point position and the parameter relating to the end point position are both transmitted correctly and not the layer will be described with reference to FIG.
  • FIG. 3 is a diagram illustrating a transmission example of a parameter for designating a clipping range among a plurality of control parameters transmitted in the imaging system of the first embodiment.
  • the cutout range As an initial state of the cutout range, for example, when the start point position and the end point position shown in FIG. 3A are specified, when the cutout range is changed to the position shown in FIG.
  • the parameters related to the end point position are both transmitted accurately, they are reflected in the position shown in FIG. 3B.
  • the parameter related to the start point position is accurately transmitted while the parameters related to the end point position are transmitted. If the parameter is not transmitted correctly, the relationship between the start point position and the end point position becomes abnormal as shown in FIG. 3C, and the cutout range does not exist.
  • control parameter group In the present embodiment, the above three examples are given as the control parameter group. However, it is needless to say that the control parameter group is not limited to this. For other groups of information set in advance, Thus, the present invention may be applied.
  • an error correction code such as a Hamming code
  • an error detection code such as a parity bit and a checksum
  • control unit (FPGA) 200 reads various setting values related to a plurality of control parameters from the memory 201, and the communication contents of the plurality of control parameters from the control parameter transmission unit 211. At the same time, an error correction code or error detection code (parity bit, checksum, etc.) is transmitted.
  • FIG. 4 is a diagram illustrating an example in which a checksum code is added to the communication content of the control parameter related to brightness (dimming) transmitted in the imaging system of the first embodiment, and specifically, is transmitted.
  • the checksum codes of all these functions are added to the gain setting, the electronic shutter setting, and the binning setting for transmission.
  • the control parameter receiving unit 131 in the CIS 100 checks the communication contents related to the gain setting, electronic shutter setting, and binning setting transmitted from the control parameter transmitting unit 211 in the control unit (FPGA) 200, and all these functions. Sum code is received.
  • the determination unit 132 determines whether or not the received control parameter is correctly transmitted and received based on the checksum code added to the communication content of the control parameter received by the control parameter reception unit 131.
  • the result of determination by the determination unit 132 is that the checksum result is OK, the gain setting, electronic shutter setting, and binning setting are all reflected in the register 133.
  • the determination unit 132 performs control so that all control parameters for gain setting, electronic shutter setting, and binning setting are not reflected in the register 133. . That is, when any setting value is already stored in the register 133, control is performed so that the newly received setting value is not updated.
  • the checksum result when the checksum result is NG, all the settings related to the new control parameter are not reflected in the register 133, but instead of this, at the same time, the content that the checksum result is NG, that is, the content that the communication result is NG may be stored in another register (not shown) in the CIS 100.
  • the content of the communication result being NG is sent to the control unit (FPGA) in the processor 4 via a signal line for transmitting a video signal from the CIS 100 or another signal line provided in advance between the CIS 100 and the processor 4. ) 200 may be notified.
  • FPGA control unit
  • a CMOS image sensor is disposed at the distal end of the endoscope insertion portion, and a plurality of preset control parameters necessary for imaging control from the processor side are obtained from the CMOS image.
  • these multiple control parameters necessary for shooting control are treated as a set of information, and only when all the multiple control parameters are transmitted normally, information on these control parameters Is reflected in a register in the CMOS image senner, and if all of the plurality of control parameters are not normally transmitted, normal imaging control can be performed by controlling so as not to update the contents of the register.
  • An imaging system can be provided.
  • the imaging system of the second embodiment of the present invention has the same configuration as that of the first embodiment, but communication contents and error correction of a plurality of control parameters transmitted from the control parameter transmission unit 211 toward the CIS 100.
  • the transmission contents of the code or error detection code are different. Since the other configuration is the same as that of the first embodiment, a detailed description thereof is omitted here.
  • FIG. 5 is a diagram illustrating an example in which a checksum code is added to the communication content of a control parameter related to brightness (dimming) transmitted in the imaging system of the second embodiment, and specifically, is transmitted.
  • a checksum code is added to each of gain setting, electronic shutter setting, and binning setting for transmission.
  • control parameter receiving unit 131 in the CIS 100 is a communication content related to gain setting, electronic shutter setting, and binning setting transmitted from the control parameter transmitting unit 211 in the control unit (FPGA) 200. And a checksum code combined with each of them.
  • the determination unit 132 determines whether each of the received plurality of control parameters has been correctly transmitted / received based on the checksum code associated with each control parameter added to the communication content of the control parameter received by the control parameter receiving unit 131. Determine whether or not.
  • the determination unit 132 registers the register 133 for all control parameters of gain setting, electronic shutter setting, and binning setting. Control so that it is not reflected. In this case, if any setting value is already stored in the register 133, control is performed so that the newly received setting value is not updated, as in the first embodiment.
  • the content that the checksum result is NG may be stored in another register (not shown) in the CIS 100, or The control unit (FPGA) in the processor 4 indicates that the communication result is NG via a signal line for transmitting a video signal from the CIS 100 or another signal line provided in advance between the CIS 100 and the processor 4. 200 may be notified.
  • FPGA field-programmable gate array
  • FIG. 5 shows an example in which a combination of the respective checksum codes is continuously transmitted for the gain setting, the electronic shutter setting, and the binning setting.
  • the number of types is specified in the header in advance, and the control parameter receiving unit 131 or the determination unit 132 that is the receiver detects whether all types of control parameters have been transmitted, and a set of information groups It may be determined whether or not a plurality of control parameters are transmitted.
  • a CMOS image sensor is disposed at the distal end of the endoscope insertion portion, and preset from the processor side necessary for shooting control.
  • the plurality of control parameters necessary for imaging control are treated as a set of information groups, and all the plurality of control parameters are transmitted normally. Only when the control parameter information is reflected in the register in the CMOS image senor, and if any control parameter is not transmitted normally, control is performed so that the contents of the register are not updated for all control parameters. By doing so, it is possible to provide an imaging system that can always perform normal imaging control.
  • the imaging system of the third embodiment of the present invention has the same configuration as that of the first and second embodiments, but communication contents of a plurality of control parameters transmitted from the control parameter transmission unit 211 toward the CIS 100.
  • the transmission contents of the error correction code or error detection code are different from those of the first and second embodiments. Since the other configuration is the same as that of the first embodiment, a detailed description thereof is omitted here.
  • FIG. 6 is a diagram illustrating an example in which a checksum code is added to the communication content of the control parameter related to brightness (dimming) transmitted in the imaging system of the third embodiment, and specifically, is transmitted. This is the same as the second embodiment in that a checksum code is added to each of gain setting, electronic shutter setting, and binning setting, and an example is shown in which only the checksum code is transmitted together. Is.
  • control parameter receiving unit 131 in the CIS 100 sets the gain transmitted from the control parameter transmitting unit 211 in the control unit (FPGA) 200, and the electronic shutter.
  • the communication contents related to the setting and the binning setting and the checksum code combined with each are received.
  • the determination unit 132 determines whether each of the received plurality of control parameters has been correctly transmitted / received based on the checksum code associated with each control parameter added to the communication content of the control parameter received by the control parameter receiving unit 131. Determine whether or not.
  • the determination unit 132 sets the gain, the electronic shutter, and the binning as in the second embodiment. Control is performed so that all the control parameters set are not reflected in the register 133. Further, in this case, when any setting value is already stored in the register 133, control is performed so that the newly received setting value is not updated, as in the first and second embodiments.
  • the content that the checksum result is NG is not shown in the CIS 100.
  • a signal line for transmitting a video signal from the CIS 100 or another signal previously arranged between the CIS 100 and the processor 4 may be stored in another register, or the content that the communication result is NG. You may make it notify to the control part (FPGA) 200 in the processor 4 via a line.
  • the CMOS image sensor is disposed at the distal end of the endoscope insertion portion, and is set in advance from the processor side necessary for shooting control.
  • the plurality of control parameters necessary for imaging control are treated as a set of information groups, and all the plurality of control parameters are transmitted normally. Only when the control parameter information is reflected in the register in the CMOS image senor, and if any control parameter is not transmitted normally, control is performed so that the contents of the register are not updated for all control parameters. By doing so, it is possible to provide an imaging system that can always perform normal imaging control.
  • the imaging system according to the fourth embodiment of the present invention is characterized in that this determination is performed on the processor 4A side.
  • FIG. 7 is a block diagram showing the configuration of the electrical system in the imaging system of the fourth embodiment of the present invention.
  • an imaging system 1A including an imaging apparatus includes an endoscope 2A including an imaging element (CIS) 100A and an endoscope 2A that are detachably connected.
  • a light source device that supplies illumination light to the endoscope 2A
  • a processor 4A as a signal processing device that is detachably connected to the endoscope 2A and performs predetermined signal processing, and an image signal generated by the processor 4A
  • a monitor as a display device for displaying as an endoscopic image.
  • An imaging element (CIS) 100A in the imaging system 1A of the fourth embodiment is a so-called CMOS (complementary metal oxide semiconductor) image sensor disposed at the distal end of the insertion section, as in the first embodiment. And is connected to the processor 4A via a general coaxial cable 101A inserted into the insertion portion and the universal cord.
  • CMOS complementary metal oxide semiconductor
  • the comprehensive coaxial cable 101A extends from the output end of the CIS 100A at the insertion portion, and is further detachably connected to the processor 4A through a connector provided inside the signal connector through the universal cord. .
  • This general coaxial cable 101A is the same as the first to third embodiments in that it is a cable connecting the CIS 100A and the processor 4A. However, in addition to transmitting the power supplied to the CIS 100A, the CIS 100A In addition to the transmission / reception of the video signal (serial signal) on which the synchronization signal transmitted from is superimposed and the vertical synchronization signal (VD) transmitted from the processor 4A, a bidirectional communication line 102 that connects the processor 4A and the CIS 100A is provided. Communication contents such as a plurality of control parameters are transmitted and received.
  • the CIS 100A includes a light receiving element 111 disposed at the image forming position of the objective lens 15, and an AFE (analog front) that removes noise from a signal output from the light receiving element 111 and digitizes the light. End) 112, a synchronization superimposing circuit 113 that superimposes a synchronizing signal on the video signal that is an output signal of the AFE 112, and a P / S conversion circuit 114 that converts the video signal into a serial signal for transmission and outputs the serial signal to the outside.
  • AFE analog front
  • VD vertical synchronization signal
  • the synchronization signal processing unit 117 causes the synchronization signal to follow the external synchronization signal that has been subjected to predetermined processing by the synchronization signal processing unit 117.
  • a timing generator (TG) 118 that supplies each circuit as various synchronization signals.
  • the CIS 100A includes a control parameter transmission / reception unit 141 that receives a control parameter transmitted from a control unit (FPGA) 200a disposed in the processor 4, and a control received by the control parameter transmission / reception unit 141.
  • a temporary register 142 that temporarily stores parameters and a main register 143 that stores control parameters and the like for use in shooting control in the CIS 100A are configured.
  • the processor 4A receives the video signal receiving unit 121 that receives the video signal (serial signal) having the video data transmitted from the CIS 100A and the video signal receiving unit 121, as in the first embodiment.
  • S / P conversion circuit 122 that converts the video signal (serial signal) on which the synchronization signal is superimposed into a parallel signal, and a signal processing unit that performs predetermined signal processing on the received video signal and outputs the signal to the monitor 5 or the like 123, a timing generator (TG) 125 that generates a vertical synchronization signal (VD) for image processing in the processor 4A and supplies it to various circuits, and the processor 4 supplied from the timing generator (TG) 125.
  • a synchronization signal transmission unit 124 that transmits a vertical synchronization signal (VD) to the CIS 100A. , Comprising a.
  • the processor 4A for example, includes a control unit (FPGA) 200a configured by an FPGA and a plurality of control parameters configured to control the CIS 100A configured in the control unit (FPGA) 200a. Based on the control parameter transmission / reception unit 211a that transmits via the communication line 102 and receives return data (details will be described later) from the CIS 100A, and the processor 4A to the CIS 100A based on the return data from the CIS 100A.
  • FPGA control unit
  • the processor 4A Based on the control parameter transmission / reception unit 211a that transmits via the communication line 102 and receives return data (details will be described later) from the CIS 100A, and the processor 4A to the CIS 100A based on the return data from the CIS 100A.
  • a determination unit 212a that determines whether or not the control parameters are normally transmitted, and predetermined handling of the plurality of control parameters transmitted from the processor 4A to the CIS 100A based on the determination result in the determination unit 212a Control that performs control And 213a, and a memory 201 that stores information related to the plurality of control parameters comprises.
  • control parameter transmission / reception unit 211a is configured in the control unit (FPGA) 200a.
  • the FPGA includes other components, the timing generator (TG). 125 may be configured.
  • control unit (FPGA) 200a reads various setting values related to a plurality of control parameters from the memory 201 at the time of startup, and the control unit (FPGA) ) The set value is transmitted from the control parameter transmitting / receiving unit 211a in 200a to the CIS 100A via the integrated coaxial cable 101A, for example, based on the I2C interface. Even after the activation, the corresponding control parameters are transmitted by communication in order to change the shooting mode, the gain setting, the electronic shutter setting, the cutout position setting and the like as necessary.
  • the I2C interface is adopted as a communication method.
  • the present invention is not limited to this, and another communication method such as an SPI interface may be adopted.
  • the types of the plurality of control parameters transmitted in the imaging system of the fourth embodiment are the same as those in the first embodiment, and the plurality of control parameters are a set of preset groups. The detailed description is omitted here because it is treated as an information group.
  • the control unit (FPGA) 200a reads various setting values related to a plurality of control parameters from the memory 201 in the processor 4A, and the control parameter transmission / reception unit A plurality of control parameters are transmitted from the 211a to the CIS 100A via the communication line 102 in the general coaxial cable 101A.
  • control parameter transmission / reception unit 141 in the CIS 100A relates to a plurality of control parameters (for example, gain setting, electronic shutter setting, and binning setting) transmitted from the control parameter transmission / reception unit 211a in the control unit (FPGA) 200a.
  • control parameters for example, gain setting, electronic shutter setting, and binning setting
  • the received content is temporarily stored in the temporary register 142.
  • the contents stored in the temporary register 142 are not reflected in the operation of the CIS 100A.
  • the control parameter transmission / reception unit 141 transmits the contents of the received plurality of control parameters to the control parameter transmission / reception unit 211a in the processor 4A via the communication line 102 in the general coaxial cable 101A.
  • the communication content transmitted from the control parameter transmission / reception unit 141 to the control parameter transmission / reception unit 211a is referred to as “return data” in the detailed description of the invention in this specification.
  • control parameter transmission / reception unit 141 when the control parameter transmission / reception unit 141 receives a plurality of control parameters from the processor 4A, the control parameter transmission / reception unit 141 temporarily stores the communication contents in the temporary register 142 and immediately returns the data as “return data”.
  • the sequence to be transmitted to the control parameter transmission / reception unit 211a on the processor 4A side is not limited to this, but is not limited to this. A sequence for starting transmission of return data may be used.
  • the control parameter transmission / reception unit 211a of the processor 4A transmits the “return data” to the determination unit 212a.
  • the determination unit 212a compares the received “return data” with the “transmission contents related to a plurality of control parameters” transmitted from the processor 4A to the CIS 100A, and transfers the comparison result to the control unit 213a. To do.
  • the control unit 213a does nothing if the determination result is OK. On the other hand, if the determination result is NG, the control unit 213a instructs the CIS 100A to discard the “transmission contents related to a plurality of control parameters” transmitted last time. A control signal to that effect is transmitted.
  • the CIS 100A discards the data “transmission contents related to a plurality of control parameters” stored in the temporary register 142 only when a control signal for discarding “transmission contents related to a plurality of control parameters” is received. .
  • the present invention is not limited to this, and the control parameter transmission / reception unit 141 only needs to perform an operation in which the communication content stored in the temporary register 142 is not reflected in the register 143 without performing an operation of explicitly discarding.
  • a flag indicating whether or not reflection is possible may be included, and data in the temporary register 142 may be reflected in the register 143 according to the flag.
  • control may be performed so as to rewrite data that is harmless even if it is reflected (for example, content that has been previously reflected).
  • the transmission contents of the control parameter transmitted from the processor 4A to the CIS 100A and the return data from the CIS 100A are compared to determine the correctness.
  • an error correction code for example, a Hamming code
  • an error detection code parity bit, checksum, etc.
  • a CMOS image sensor is disposed at the distal end of the endoscope insertion portion, as in the above-described embodiment, and is set in advance necessary for shooting control from the processor side.
  • an imaging system that transmits multiple control parameters to the CMOS image sensor side, when these multiple control parameters required for shooting control are treated as a set of information and all multiple control parameters are transmitted normally Only when these control parameter information is reflected in the registers in the CMOS image sensor and all of the control parameters are not transmitted normally, control is performed so that the contents of the registers are not updated. It is possible to provide an imaging system capable of performing appropriate imaging control.
  • the imaging system of the fourth embodiment described above compares the “return data” with the “transmission contents related to a plurality of control parameters” transmitted earlier, and if this comparison result is OK, nothing is done.
  • the fifth embodiment is characterized in that, when the comparison result is OK, the processor 4A gives permission to the CIS 100A to reflect the data of the temporary register 142 in the register 143.
  • the imaging system according to the fourth embodiment described above includes the temporary register 142 and has a function as a buffer that temporarily holds a plurality of control parameters received from the CIS 100A.
  • the second embodiment differs from the fourth embodiment in that it does not have a function corresponding to the temporary register 142 that holds data.
  • FIG. 8 is a block diagram showing the configuration of the electrical system in the imaging system of the sixth embodiment of the present invention.
  • an imaging system 1B including an imaging apparatus includes an endoscope 2B including an imaging element (CIS) 100B and an endoscope 2B that are detachably connected.
  • a light source device that supplies illumination light to the endoscope 2B
  • a processor 4B as a signal processing device that is detachably connected to the endoscope 2B and performs predetermined signal processing, and an image signal generated by the processor 4B
  • a monitor as a display device for displaying as an endoscopic image.
  • the imaging device (CIS) 100B in the imaging system 1B of the sixth embodiment is a so-called CMOS (complementary metal oxide semiconductor) image sensor disposed at the distal end of the insertion section, as in the first embodiment. And is connected to the processor 4B via a general coaxial cable 101B inserted into the insertion portion and the universal cord.
  • CMOS complementary metal oxide semiconductor
  • the CIS 100B removes noise from the light receiving element 111 disposed at the image forming position of the objective lens 15 and the signal output from the light receiving element 111 and digitizes the same as in the first and fourth embodiments.
  • VD vertical synchronization signal
  • synchronization signal processing unit 117 In response to an external synchronization signal (vertical synchronization signal (VD) received from the processor 4) received by the synchronization signal receiver 116 in a predetermined case.
  • VD vertical synchronization signal
  • the synchronization signal processing unit 117 follows the synchronization signal of the synchronization signal processing unit 117 and the synchronization signal processing unit 117.
  • a timing generator (TG) 118 that supplies each circuit as various synchronization signals in the CIS 100A.
  • the CIS 100B in the sixth embodiment includes a control parameter transmission / reception unit 151 that receives a control parameter transmitted from a control unit (FPGA) 200b disposed in the processor 4B, and a control received by the control parameter transmission / reception unit 151. And a register 152 that stores parameters as control parameters for use in shooting control in the CIS 100B.
  • FPGA control unit
  • the processor 4B receives the video signal receiving unit 121 that receives the video signal (serial signal) having the video data transmitted from the CIS 100B and the video signal receiving unit 121, as in the fourth embodiment.
  • S / P conversion circuit 122 that converts the video signal (serial signal) on which the synchronization signal is superimposed into a parallel signal, and a signal processing unit that performs predetermined signal processing on the received video signal and outputs the signal to the monitor 5 or the like 123, a timing generator (TG) 125 that generates a vertical synchronization signal (VD) for image processing in the processor 4B and supplies it to various circuits, and the processor 4B supplied from the timing generator (TG) 125.
  • a synchronization signal transmission unit 12 that transmits a vertical synchronization signal (VD) to the CIS 100B. And, equipped with a.
  • the processor 4B includes a control unit (FPGA) 200b configured by an FPGA and a plurality of control parameters configured to control the CIS 100B configured in the control unit (FPGA) 200b with respect to the CIS 100B.
  • FPGA control unit
  • the plurality of control parameters are normally transmitted from the processor 4B to the CIS 100B.
  • a determination unit 212b that determines whether or not the data has been transmitted, and a control unit 213b that performs predetermined control on handling of the plurality of control parameters transmitted from the processor 4B to the CIS 100B based on the determination result in the determination unit 212b.
  • the compound A memory 201 that stores information relating to control parameters, comprising.
  • the control unit (FPGA) 200b reads various setting values related to a plurality of control parameters from the memory 201 in the processor 4A, and the control parameter transmission / reception unit A plurality of control parameters are transmitted from 211b to the CIS 100B via the communication line 102 in the general coaxial cable 101B.
  • control parameter transmission / reception unit 151 in the CIS 100B receives a plurality of control parameters transmitted from the control parameter transmission / reception unit 211b in the control unit (FPGA) 200b, the contents of the received plurality of control parameters are immediately stored in the register 152. On the other hand, it is transmitted as return data to the control parameter transmission / reception unit 211b in the processor 4B via the communication line 102 in the general coaxial cable 101B.
  • the control parameter transmission / reception unit 211b of the processor 4B transmits the “return data” to the determination unit 212b.
  • the determination unit 212b compares the received “return data” with the “transmission contents related to a plurality of control parameters” transmitted from the processor 4B to the CIS 100B, and transfers the comparison result to the control unit 213b. To do.
  • control unit 213b transmits “multiple control parameters” having the same content as the “transmission content related to multiple control parameters” transmitted to the CIS 100B.
  • the control parameter transmission content transmitted from the processor 4B to the CIS 100B and the return data from the CIS 100B are compared to determine the correctness.
  • an error correction code for example, a Hamming code
  • an error detection code parity bit, checksum, etc.
  • a CMOS image sensor is disposed at the distal end of the endoscope insertion portion, as in the above-described embodiment, and preset from the processor side necessary for shooting control.
  • an imaging system that transmits multiple control parameters to the CMOS image sensor side, when these multiple control parameters required for shooting control are treated as a set of information and all multiple control parameters are transmitted normally Only when these control parameter information is reflected in the registers in the CMOS image sensor and all of the control parameters are not transmitted normally, control is performed so that the contents of the registers are not updated. It is possible to provide an imaging system capable of performing appropriate imaging control.
  • the imaging system of the sixth embodiment described above compares the “return data” with the “transmission contents related to a plurality of control parameters” transmitted earlier, and when this comparison result is NG, “Multiple control parameters” having the same content as “transmission contents related to multiple control parameters” are transmitted to the CIS 100B.
  • the processor 4B when the comparison result is NG, the processor 4B
  • the CIS 100B is characterized in that an instruction to discard the “transmission contents related to a plurality of control parameters transmitted last time” stored in the register 152 and return to the previous contents is transmitted.
  • FIG. 9 is a diagram showing an overall configuration of an imaging system according to the eighth embodiment of the present invention.
  • the imaging systems of the first to seventh embodiments described above employ a configuration in which the control unit (FPGA) 200 (200a, 200b) and the memory 201 are all included in the processor 4 (4A, 4B).
  • the embodiment is characterized in that the control unit (FPGA) 200 (200a, 200b) and the control unit (FPGA) 300 corresponding to the memory 201 and the memory 301 are provided in the connector 16 on the endoscope 2 side.
  • the imaging system of the present invention affects the connection cable between the CIS disposed at the distal end of the endoscope insertion portion and the control unit (FPGA) disposed at a relatively long distance from the CIS.
  • the objective is to provide an imaging system that can correctly transmit a plurality of necessary control parameters in response to disturbances in the transmission signal due to disturbances, and can always perform normal imaging control.
  • the control unit (FPGA) that is provided in the processor
  • the problem also applies when the control unit (FPGA) is provided in a connector that connects the endoscope and the processor as in this embodiment.
  • the CIS 100, the control unit (FPGA) 300 that communicates with the CIS 100, and the memory 301 that stores information on a plurality of control parameters are respectively described in the first to seventh aspects.
  • the CIS 100 (100A, 100B), the control unit (FPGA) 200 (200a, 200b), and the memory 201 in the embodiment the same effects as the first to seventh embodiments can be obtained. It is.
  • FIG. 10 is a diagram showing an overall configuration of an imaging system according to the ninth embodiment of the present invention.
  • control unit (FPGA) 200 (200a, 200b) and the control unit (FPGA) 400 corresponding to the memory 201 are operated by the operation unit in the endoscope 2. 7 and a memory 401 is provided in the connector 16 on the endoscope 2 side.
  • the CIS 100, the control unit (FPGA) 400 that communicates with the CIS 100, and the memory 401 that stores information on a plurality of control parameters are respectively described above.
  • the CIS 100 (100A, 100B), the control unit (FPGA) 200 (200a, 200b), and the memory 201 in the first to seventh embodiments The same effect is obtained.
  • FIG. 11 is a diagram showing an overall configuration of an imaging system according to the tenth embodiment of the present invention.
  • control unit (FPGA) 200 200a, 200b
  • control unit (FPGA) 500 corresponding to the memory 201 and the memory 501 Is also disposed in the operation unit 7 of the endoscope 2.
  • the CIS 100 and the control unit (FPGA) that communicates with the CIS 100 are separated by a relatively long distance, as in the above-described embodiment.
  • the CIS 100, the control unit (FPGA) 500 that communicates with the CIS 100, and the memory 501 that stores information on a plurality of control parameters are the same as those in the first to seventh embodiments described above.
  • a CMOS image is provided as an imaging element that is provided at the distal end of the endoscope insertion portion and has a function of capturing a subject image and storing a control parameter for imaging control.
  • an imaging system including a sensor has been described as an example, the present invention is not limited to this.
  • a so-called CCD is disposed at the distal end of an endoscope insertion portion, and control parameters and the like for use in imaging control are stored.
  • the present invention can also be applied to an imaging system including an endoscope in which a register is disposed in the vicinity of the CCD.

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Surgery (AREA)
  • Engineering & Computer Science (AREA)
  • Biomedical Technology (AREA)
  • Molecular Biology (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Biophysics (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Optics & Photonics (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Endoscopes (AREA)
  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)

Abstract

　撮像システムは、内視鏡挿入部先端に配設した撮像素子とプロセッサとが通信可能な撮像システムであって、プロセッサから撮像素子に対して一括して送信されるべき複数の制御パラメータ群とこれらパラメータに係るチェックサム符号を送信し、撮像素子ではこのチェックサムに基づいて受信した複数の制御パラメータが全て正常であるときのみ当該制御パラメータをレジスタに反映させる。

Description

撮像システム
　本発明は内視鏡先端に配設される撮像素子を備えた内視鏡を含む撮像システムに関する。
　近年、医療用分野及び工業用分野において撮像素子を備えた内視鏡が広く用いられるようになっている。
　また、内視鏡に着脱自在に接続され、内視鏡に係る各種信号処理をプロセッサと称する信号処理装置により担う技術も知られるところにある。
　さらに、この種の内視鏡においては、挿入部先端側に配設された撮像素子において、起動時または起動後に当該撮像素子を制御するための複数の制御パラメータを取得し、適宜レジスタ設定を行う必要がある。なお、レジスタ設定としては、日本酷特開２０１１－１４７５４８号公報に挙げられる例が知られている。
　この複数の制御パラメータは、例えばＦＰＧＡにより構成される制御部から送出されるが、この種の内視鏡の場合、撮像素子周辺に確保できるスペース上の制約から、当該制御部等は内視鏡の操作部、内視鏡とプロセッサを接続するコネクタの他、プロセッサ自体に配設されることとなる。
　しかしながら、内視鏡挿入部先端に配設された撮像素子と、例えば上記プロセッサとを接続するケーブルは比較的長距離に及び、また、内視鏡装置を用いた手技の現場においては近接した位置に電気メス等のノイズ発生源も多く配設されるため、当該接続ケーブルには外乱によるノイズが混入しやすく、これにより伝送される信号が乱れ、いわゆる通信データが化けてしまう等の不具合が懸念される。
　そして、上述した撮像素子を制御するための複数の制御パラメータは、複数のパラメータのうち一部でも通信データに誤りがあると正常な撮影制御が困難になってしまう。
　本発明は上述した点に鑑みてなされたもので、内視鏡挿入部先端に配設された撮像素子に対して、撮影制御のための複数の制御パラメータを通信ケーブルを介して送信する場合において、必要な複数の制御パラメータを正確に伝送し、常に正常な撮影制御を行い得る撮像システムを提供することを目的とする。
　本発明の一態様の撮像システムは、光を受光して光電変換を行うことにより、画像信号を生成して出力する撮像装置と、前記撮像装置を駆動制御するための制御パラメータを送出する制御装置と、を備え、前記撮像装置と前記制御装置とが通信可能な撮像システムであって、前記制御装置に設けられ、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信する第１の通信部と、前記撮像装置に設けられ、前記第１の通信部から送信された制御パラメータを受信する第２の通信部と、前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する判定部と、前記撮像装置に設けられ、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部と、を具備する。
本発明の第１の実施形態の撮像システムの全体構成を示す図。 第１の実施形態の撮像システムにおける電気系の構成を示す図。 第１の実施形態の撮像システムにおいて送信される制御パラメータの一例を説明する図。 第１の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第２の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第３の実施形態の撮像システムにおいて送信される制御パラメータの通信内容と誤り検出符号の一例を示した図。 本発明の第４の実施形態の撮像システムにおける電気系の構成を示す図。 本発明の第６の実施形態の撮像システムにおける電気系の構成を示す図。 本発明の第８の実施形態の撮像システムの全体構成を示す図。 本発明の第９の実施形態の撮像システムの全体構成を示す図。 本発明の第１０の実施形態の撮像システムの全体構成を示す図。
　以下、図面を参照して本発明の実施の形態について詳細に説明する。

　（第１の実施形態）
　図１に示すように本発明の第１の実施形態による撮像装置を備える撮像システム１は、撮像素子１００を備えた内視鏡２と、内視鏡２が着脱自在に接続され、内視鏡２に照明光を供給する光源装置３と、内視鏡２が着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４と、プロセッサ４により生成された画像信号を内視鏡画像として表示する表示装置としてのモニタ５と、を備える。
　内視鏡２は、体腔内に挿入される細長の挿入部６と、この挿入部６の後端に設けられた操作部７と、この操作部７から延出されたユニバーサルコード８とを有する。ユニバーサルコード８は、その基端付近又は途中でライトガイドコード９と、信号コード（信号ケーブル）１０に分岐する。ライトガイドコード９の端部の光源用コネクタ１１は、光源装置３に着脱自在に接続され、信号コード１０の端部の信号用コネクタ１２は、プロセッサ４に着脱自在に接続される。
　挿入部６、操作部７、ユニバーサルコード８内には照明光を伝送するライトガイド１３が挿通されている。そして、光源用コネクタ１１を光源装置３に接続することにより、光源装置３からの照明光をライトガイド１３により伝送し、挿入部６の先端部１４に設けられた照明窓に取り付けられたライトガイド先端面から、伝送した照明光を出射する。なお、光源用コネクタ１１と信号用コネクタ１２とが一体となったコネクタを光源装置３に接続し、信号用コネクタ１２の信号を、光源装置３とプロセッサ４を接続するケーブルにより、プロセッサ４とやり取りする構成にしても良い。
　先端部１４には照明窓に隣接して観察窓（撮像窓）が設けられ、観察窓には照明された患部等の被写体の光学像を結ぶ対物レンズ１５が取り付けられている。この対物レンズ１５の結像位置には、例えばＣＭＯＳイメージセンサにより構成される撮像素子（以下、ＣＩＳと略記する）１００が配設されている。
　前記ＣＩＳ１００は、挿入部６およびユニバーサルコード８内に挿通された総合同軸ケーブル１０１を介して信号用コネクタ１２の内部に設けたコネクタ１６と接続され、また、このコネクタ１６は、プロセッサ４に着脱自在に接続される。
　プロセッサ４は、撮像素子等の動作に必要な複数の電源電圧の電源を発生する図示しない電源回路と、撮像素子から出力される撮像信号に対する所定の信号処理を行う信号処理回路（図１では図示せず）と、前記電源回路及び信号処理回路を含む制御を行う制御回路（図１では図示せず）と、を備えると共に、前記ＣＩＳ１００を制御するための複数の制御パラメータを当該ＣＩＳ１００に対して送信するための、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００と、前記複数の制御パラメータに係る情報を格納したメモリ２０１と、を備える。なお、プロセッサ４における他の構成要素については、後に詳述する。
　本実施形態においては、制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、この設定値を総合同軸ケーブル１０１を介してＣＩＳ１００に通信により伝送するようになっている。なお、複数の制御パラメータの伝送作用については、後に詳述する。
　また、この制御部２００は、本実施形態においてはＦＰＧＡにて構成されるが、これに限らず、他の通信デバイスであってもよい。
　前記総合同軸ケーブル１０１は、前記ＣＩＳ１００の出力端から前記挿入部６において延出し、さらにユニバーサルコード８内を挿通して前記信号用コネクタ１２の内部に設けたコネクタ１６を介してプロセッサ４に着脱自在に接続される。
　この総合同軸ケーブル１０１は、前記ＣＩＳ１００とプロセッサ４と接続するケーブルであって、前記ＣＩＳ１００に供給される電源が伝送される他、当該ＣＩＳ１００から送信される同期信号が重畳された映像信号（シリアル信号）、プロセッサ４から送信される垂直同期信号（ＶＤ）およびプロセッサ４からＣＩＳ１００に向けて送信される複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号等が送受信される。
　また、この総合同軸ケーブル１０１は、挿入部６の外装部材によるシールド部材によりシールドされている。さらにこのシールド部材は、操作部７の外装部材によるシールド部材、ユニバーサルコード８の外装部材によるシールド部材、および信号用コネクタ１２のシールド部材等に電気的に接続される。
　図２は、本実施形態の撮像システムにおける電気系の構成を示したブロック図である。
　本実施形態における撮像素子（ＣＩＳ）１００は、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００における自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００における種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備えると共に、制御部（ＦＰＧＡ）２００から送信される制御パラメータおよび誤り訂正符号または誤り検出符号を受信する制御パラメータ受信部１３１と、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加される誤り訂正符号または誤り検出符号（本実施形態ではチェックサム符号）に基づいて、受信した制御パラメータが正しく送受信されたか否かを判定する判定部１３２と、当該ＣＩＳ１００における撮影制御に用いるための制御パラメータ等を格納するレジスタ１３３と、を備えて構成される。
　一方、前記プロセッサ４は、前記ＣＩＳ１００から送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４における画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４における垂直同期信号（ＶＤ）を前記ＣＩＳ１００に対して送信する同期信号送信部１２４と、上述した、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００と、当該制御部（ＦＰＧＡ）２００内に構成された、前記ＣＩＳ１００を制御するための複数の制御パラメータを当該ＣＩＳ１００に対して送信するための制御パラメータ送信部２１１と、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。
　なお、本実施形態においては、前記制御パラメータ送信部２１１は前記制御部（ＦＰＧＡ）２００内に構成されるものとしたが、当該ＦＰＧＡに、他の構成要素、前記タイミングジェネレータ（ＴＧ）１２５を構成してもよい。
　本実施形態においては、起動時に制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御部（ＦＰＧＡ）２００内の前記制御パラメータ送信部２１１からこの設定値を前記総合同軸ケーブル１０１を介して、例えばＩ２Ｃインターフェースに基づいてＣＩＳ１００に伝送する。また、起動後であっても、必要に応じて撮影モード、ゲインの設定、電子シャッタの設定、切り出し位置等の設定を変更するために対応する制御パラメータを通信により伝送するようになっている。
　また、本実施形態においては、通信方式としてＩ２Ｃインターフェースを採用するが、これに限らず、他の通信方式、例えば、ＳＰＩインタフェースを採用しても良い。
　次に、本実施形態において伝送する複数の制御パラメータについて説明する。
　本実施形態においては、上述したように制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、この設定値を総合同軸ケーブル１０１を介してＣＩＳ１００に伝送するようになっているが、この「複数の制御パラメータ」はいくつかのグループとして分類づけられる。そして、それぞれのグループに属する複数の制御パラメータは、グループ内の全ての制御パラメータが全て正常に送信されてこそ意味を成すものであり、すなわち、本実施形態では、あるグループに属する複数の制御パラメータは、予め設定された一組の纏まった情報群として扱われる。
　本実施形態の撮像システムにおいて伝送される複数の制御パラメータは、例えば、以下のグループに分類される。
　＜制御パラメータ：グループＡ＞
　グループＡは、明るさ（調光）に関する複数の制御パラメータであり、具体的には以下の通りである。
　(a) ゲイン（ＣＤＳゲイン・デジタルゲイン・ＡＧＣ）
　(b) 電子シャッタの位置
　(c) ビニング設定（例えば、画素加算についての設定、何画素加算するか、その方向等の設定）
　これらの制御パラメータは、一部だけが反映されると意図しない不適切な明るさ制御が成されてしまう虞がある。また、例えば、加算画素数が変わると明るさも変わるため、ビニング設定の制御は、ゲインの設定と電子シャッタの設定と同時に制御することが望ましい。
　＜制御パラメータ：グループＢ＞
　グループＢは、補正位置のアドレス情報に関する制御パラメータ群であり、具体的には、ｘ座標データに係るパラメータと、ｙ座標データに係るパラメータの２つのパラメータが相当する。ここで、一方の制御パラメータだけが反映されても正しい動作をしないことは明らかであり、両方が同時に正確に伝送されるべきものである。なお、全てのアドレス情報が対象となる。
　＜制御パラメータ：グループＣ＞
　グループＢは、切り出し範囲等の画面上の所定の「範囲」を指定する制御パラメータ群である。具体的には切り出し範囲を指定する場合、種々の指定方法があるが、例えば、切り出しの始点位置に係るパラメータと、終点位置に係るパラメータが相当する。この始点位置に係るパラメータと、終点位置に係るパラメータとが共に正確に伝送された場合と層でない場合について図３を用いて説明する。
　図３は、第１の実施形態の撮像システムにおいて送信される複数の制御パラメータのうち、切り出し範囲を指定するパラメータの送信例を説明する図である。
　切り出し範囲の初期状態として、例えば図３（Ａ）に示す始点位置と終点位置とが指定された状態において、切り出す範囲を図３（Ｂ）に示す位置に変更する場合、始点位置に係るパラメータと、終点位置に係るパラメータとが共に正確に伝送された場合は、図３（Ｂ）に示す位置に反映されるが、例えば、始点位置に係るパラメータは正確に伝送された一方で終点位置に係るパラメータが正確に伝送されないと、図３（Ｃ）に示すように始点位置と終点位置との関係が異常状態となり、切り出し範囲が存在しないこととなる。
　なお、本実施形態においては、制御パラメータのグループとして上記の３つの例を挙げたが、これに限られないことは云うまでもなく、他の予め設定された一組の纏まった情報群に対して本願発明が適用されても良い。
　次に、本実施形態における作用について説明する。
　本実施形態においては、上述した複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送信する。
　すなわち、起動時または起動後において、プロセッサ４において前記制御部（ＦＰＧＡ）２００がメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送信部２１１から、複数の制御パラメータの通信内容と共に、誤り訂正符号または誤り検出符号（パリティビット、チェックサム等）を送信する。
　以下、上述したグループＡに係る複数の制御パラメータの通信内容に、前記誤り検出符号としてのチェックサム符号を付加して送信する例について説明する。
　図４は、第１の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定にこれら全機能全てのチェックサム符号を付加して送信する例を示したものである。
　前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これら全機能全てのチェックサム符号とを受信する。
　この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるチェックサム符号に基づいて、受信した制御パラメータが正しく送受信されたか否かを判定する。
　この判定部１３２の判定の結果、上記チェックサム結果がＯＫの場合、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。
　一方、判定部１３２の判定の結果、上記チェックサム結果がＮＧの場合、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。すなわち、すでにレジスタ１３３に何らかの設定値が格納されている場合は、新たに受信した設定値について更新しないように制御する。
　なお、本第１の実施形態においては、上述したように上記チェックサム結果がＮＧの場合は新たな制御パラメータに係る設定の全てについてレジスタ１３３には反映しない、としたが、これに代わり、またはこれと共に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよい。
　または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。
　以上説明したように、本第１の実施形態によると、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。
　（第２の実施形態）
　次に本発明の第２の実施形態について説明する。
　本発明の第２の実施形態の撮像システムは、上記第１の実施形態と同様の構成をなすが、制御パラメータ送信部２１１から、ＣＩＳ１００に向けて送信する複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号の送信内容が異なる。その他の構成は第１の実施形態と同等なので、ここでの詳しい説明は省略する。
　図５は、第２の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定それぞれにチェックサム符号を付加して送信する例を示したものである。
　第２の実施形態においては、前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これらにそれぞれ組み合わされたチェックサム符号とを受信する。
　この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるそれぞれの制御パラメータに係るチェックサム符号に基づいて、受信した複数の制御パラメータがそれぞれ正しく送受信されたか否かを判定する。
　この判定部１３２の判定の結果、上記全てのチェックサム結果がＯＫの場合、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。
　一方、判定部１３２の判定の結果、上記それぞれのチェックサム結果、いずれか一つでもＮＧの場合、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。また、この場合、すでにレジスタ１３３に何らかの設定値が格納されている場合は、第１の実施形態と同様に、新たに受信した設定値について更新しないように制御する。
　なお、本第２の実施形態においても、上記第１の実施形態と同様に、上記いずれかのチェックサム結果がＮＧの場合は新たな制御パラメータに係る設定の全てについてレジスタ１３３には反映しない、としたが、これに代わり、またはこれと共に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよいし、または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。
　なお、図５においては、ゲインの設定、電子シャッタの設定およびビニングの設定にそれぞれのチェックサム符号の組み合わせたものを連続的に送信する例を示しているが、これに限らず、送信される種類の数を予めヘッダにおいて指定し、受け手である制御パラメータ受信部１３１または判定部１３２において、全ての種類の制御パラメータが送信されたか否かを検出するようにして、一組の纏まった情報群としての複数の制御パラメータが送信されたか否かを判断するようにしてもよい。
　以上説明したように、本第２の実施形態によると、第１の実施形態同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、いずれかの制御パラメータが正常に伝送されていない場合は、全ての制御パラメータに関して当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。
　（第３の実施形態）
　次に本発明の第３の実施形態について説明する。
　本発明の第３の実施形態の撮像システムは、上記第１、第２の実施形態と同様の構成をなすが、制御パラメータ送信部２１１から、ＣＩＳ１００に向けて送信する複数の制御パラメータの通信内容および誤り訂正符号または誤り検出符号の送信内容が上記第１、第２の実施形態のいずれとも異なる。その他の構成は第１の実施形態と同等なので、ここでの詳しい説明は省略する。
　図６は、第３の実施形態の撮像システムにおいて送信される明るさ（調光）に関する制御パラメータの通信内容にチェックサム符号を付加して送信する例を示した図であり、具体的には、ゲインの設定、電子シャッタの設定およびビニングの設定それぞれにチェックサム符号を付加して送信する点では第２の実施形態と同様であるが、チェックサム符号だけを纏めて送信する例を示したものである。
　第３の実施形態においても、第２の実施形態と同様に、前記ＣＩＳ１００における制御パラメータ受信部１３１は、制御部（ＦＰＧＡ）２００における制御パラメータ送信部２１１から送信されたゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容と、これらにそれぞれ組み合わされたチェックサム符号とを受信する。
　この後判定部１３２は、この制御パラメータ受信部１３１で受信した制御パラメータの通信内容に付加されるそれぞれの制御パラメータに係るチェックサム符号に基づいて、受信した複数の制御パラメータがそれぞれ正しく送受信されたか否かを判定する。
　この判定部１３２の判定の結果、上記全てのチェックサム結果がＯＫの場合、第１、第２の実施形態と同様に、ゲインの設定、電子シャッタの設定およびビニングの設定の全てをレジスタ１３３に反映する。
　一方、判定部１３２の判定の結果、上記それぞれのチェックサム結果、いずれか一つでもＮＧの場合、第２の実施形態と同様に、判定部１３２はゲインの設定、電子シャッタの設定およびビニングの設定の全ての制御パラメータについてレジスタ１３３には反映しないよう制御する。また、この場合、すでにレジスタ１３３に何らかの設定値が格納されている場合は、第１、第２の実施形態と同様に、新たに受信した設定値について更新しないように制御する。
　また、本第３の実施形態においても、上記第１、第２の実施形態と同様に、上記チェックサム結果がＮＧという内容、すなわち、通信結果がＮＧであるという内容を当該ＣＩＳ１００内の図示しない他のレジスタに格納してもよいし、または、通信結果がＮＧであるという内容を、ＣＩＳ１００から映像信号を送信する信号線、若しくはＣＩＳ１００とプロセッサ４との間で予め配設された他の信号線を介してプロセッサ４における制御部（ＦＰＧＡ）２００に通知するようにしてもよい。
　以上説明したように、本第３の実施形態によると、第２の実施形態同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンナー内のレジスタに反映させ、いずれかの制御パラメータが正常に伝送されていない場合は、全ての制御パラメータに関して当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。
　（第４の実施形態）
　次に本発明の第４の実施形態について説明する。
　上述した第１の実施形態の撮像システムが、プロセッサ４側からＣＩＳ１００側にむけて送信された複数の制御パラメータが正常に伝送されたか否かの判定を、ＣＩＳ１００において行っていたのに対して、本発明の第４の実施形態の撮像システムは、この判定をプロセッサ４Ａ側で行うことを特徴とする。
　なお、ここでは、上記第１の実施形態と異なる部分の説明に留め、第１の実施形態と同様な構成についてはその説明は省略する。
　図７は、本発明の第４の実施形態の撮像システムにおける電気系の構成を示したブロック図である。
　図７に示すように本発明の第４の実施形態による撮像装置を備える撮像システム１Ａは、撮像素子（ＣＩＳ）１００Ａを備えた内視鏡２Ａと、内視鏡２Ａが着脱自在に接続され、内視鏡２Ａに照明光を供給する光源装置と、内視鏡２Ａが着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４Ａと、プロセッサ４Ａにより生成された画像信号を内視鏡画像として表示する表示装置としてのモニタと、を備える。
　第４の本実施形態の撮像システム１Ａにおける撮像素子（ＣＩＳ）１００Ａは、第１の実施形態と同様に、挿入部先端部に配設された、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、挿入部およびユニバーサルコード内に挿通された総合同軸ケーブル１０１Ａを介してプロセッサ４Ａに接続される。
　前記総合同軸ケーブル１０１Ａは、前記ＣＩＳ１００Ａの出力端から前記挿入部において延出し、さらにユニバーサルコード内を挿通して前記信号用コネクタの内部に設けたコネクタを介してプロセッサ４Ａに着脱自在に接続される。
　この総合同軸ケーブル１０１Ａは、前記ＣＩＳ１００Ａとプロセッサ４Ａと接続するケーブルである点においては第１～第３の実施形態と同様であるが、前記ＣＩＳ１００Ａに供給される電源が伝送される他、当該ＣＩＳ１００Ａから送信される同期信号が重畳された映像信号（シリアル信号）、プロセッサ４Ａから送信される垂直同期信号（ＶＤ）の送受信に加え、前記プロセッサ４Ａと前記ＣＩＳ１００Ａとを繋ぐ双方向の通信線１０２を有し、複数の制御パラメータ等の通信内容が送受信される。
　また前記ＣＩＳ１００Ａは、第１の実施形態と同様に、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００Ａにおける自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００Ａにおける種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備える。
　さらに第４の実施形態における前記ＣＩＳ１００Ａは、プロセッサ４に配設された制御部（ＦＰＧＡ）２００ａから送信される制御パラメータを受信する制御パラメータ送受信部１４１と、この制御パラメータ送受信部１４１で受信した制御パラメータを一時的に格納する一時レジスタ１４２と、当該ＣＩＳ１００Ａにおける撮影制御に用いるための制御パラメータ等を格納する本レジスタ１４３と、を備えて構成される。
　一方、前記プロセッサ４Ａは、第１の実施形態と同様に、前記ＣＩＳ１００Ａから送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４Ａにおける画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４における垂直同期信号（ＶＤ）を前記ＣＩＳ１００Ａに対して送信する同期信号送信部１２４と、を備える。
　さらにプロセッサ４Ａは、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００ａと、当該制御部（ＦＰＧＡ）２００ａ内に構成された、前記ＣＩＳ１００Ａを制御するための複数の制御パラメータを当該ＣＩＳ１００Ａに対して前記通信線１０２を介して送信すると共に当該ＣＩＳ１００Ａからの戻りデータ（詳しくは後述する）を受信する制御パラメータ送受信部２１１ａと、前記ＣＩＳ１００Ａからの戻りデータに基づいて、プロセッサ４ＡからＣＩＳ１００Ａに対して前記複数の制御パラメータが正常に送信されたか否かを判定する判定部２１２ａと、前記判定部２１２ａにおける判定結果に基づいて、プロセッサ４ＡからＣＩＳ１００Ａに対して送信した前記複数の制御パラメータの扱い等について所定の制御を行う制御部２１３ａと、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。
　なお、本第４の実施形態においても、前記制御パラメータ送受信部２１１ａは前記制御部（ＦＰＧＡ）２００ａ内に構成されるものとしたが、当該ＦＰＧＡに、他の構成要素、前記タイミングジェネレータ（ＴＧ）１２５を構成してもよい。
　また、本第４の実施形態においても、上記第１の実施形態と同様に、起動時に制御部（ＦＰＧＡ）２００ａがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御部（ＦＰＧＡ）２００ａ内の前記制御パラメータ送受信部２１１ａからこの設定値を前記総合同軸ケーブル１０１Ａを介して、例えばＩ２Ｃインターフェースに基づいてＣＩＳ１００Ａに伝送する。また、起動後であっても、必要に応じて撮影モード、ゲインの設定、電子シャッタの設定、切り出し位置等の設定を変更するために対応する制御パラメータを通信により伝送するようになっている。
　さらに、本第４の実施形態においても、通信方式としてＩ２Ｃインターフェースを採用するが、これに限らず、他の通信方式、例えば、ＳＰＩインタフェースを採用しても良い。
　また、本第４の実施形態の撮像システムにおいて伝送する複数の制御パラメータの種類等は、第１の実施形態と同様であり、また、これら複数の制御パラメータは、予め設定された一組の纏まった情報群として扱われるるものとするため、ここでの詳しい説明は省略する。
　次に、本実施形態における作用について説明する。
　本第４の実施形態の撮像システムにおいては、起動時または起動後において、プロセッサ４Ａにおいて前記制御部（ＦＰＧＡ）２００ａがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送受信部２１１ａからＣＩＳ１００Ａに対して総合同軸ケーブル１０１Ａにおける通信線１０２を介して複数の制御パラメータを送信する。
　これに対してＣＩＳ１００Ａにおける制御パラメータ送受信部１４１は、制御部（ＦＰＧＡ）２００ａにおける制御パラメータ送受信部２１１ａから送信された複数の制御パラメータ（例えば、ゲインの設定、電子シャッタの設定およびビニングの設定に係る通信内容）を受信すると、これらの受信内容を一旦、一時レジスタ１４２に格納する。なお、この一時レジスタ１４２に格納された内容はＣＩＳ１００Ａの動作には反映されることはない。
　前記制御パラメータ送受信部１４１は、受信した複数の制御パラメータの内容を前記総合同軸ケーブル１０１Ａにおける通信線１０２を介してプロセッサ４Ａにおける制御パラメータ送受信部２１１ａに対して送信する。なお、この制御パラメータ送受信部１４１から制御パラメータ送受信部２１１ａに向けて送信する通信内容を本明細書における発明の詳細な説明においては「戻りデータ」と呼ぶものとする。
　なお、本第４の実施形態においては、前記制御パラメータ送受信部１４１は、プロセッサ４Ａから複数の制御パラメータを受信した際、この通信内容を一時レジスタ１４２に一旦格納すると共に、直ちに「戻りデータ」としてプロセッサ４Ａ側の前記制御パラメータ送受信部２１１ａに送信するシーケンスとするが、これに限らず、前記一時レジスタ１４２に一旦格納すると共に、「戻りデータ」を送信するようプロセッサ４Ａからの要求があって初めて戻りデータの送信を開始するシーケンスとしても良い。
　プロセッサ４Ａの制御パラメータ送受信部２１１ａは、ＣＩＳ１００Ａから前記「戻りデータ」を受信すると、当該「戻りデータ」を判定部２１２ａに送信する。
　判定部２１２ａは、受け取った当該「戻りデータ」と、先に当該プロセッサ４ＡからＣＩＳ１００Ａに向けて送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果を制御部２１３ａに転送する。
　前記制御部２１３ａは、この判定結果がＯＫであれば何もせず、一方、当該判定結果がＮＧの場合は、前回送信した当該「複数の制御パラメータに係る送信内容」を破棄するよう、ＣＩＳ１００Ａにその旨の制御信号を送信する。
　対して前記ＣＩＳ１００Ａは、「複数の制御パラメータに係る送信内容」を破棄する旨の制御信号を受信した場合のみ、一時レジスタ１４２に格納した「複数の制御パラメータに係る送信内容」のデータを破棄する。
　なお、本第４の実施形態では、前記判定結果がＮＧの場合は、前回送信した当該「複数の制御パラメータに係る送信内容」を破棄するよう、ＣＩＳ１００Ａにその旨の制御信号を送信するようにしたが、これに限らず、制御パラメータ送受信部１４１は、明示的に破棄する動作をせずとも、一時レジスタ１４２に格納した通信内容が本レジスタ１４３に反映されない動作になっていれば良い。
　例えば、反映の可否を示したフラグを有し、このフラグにしたがって、一時レジスタ１４２のデータを本レジスタ１４３に反映させるようにしてもよい。または、反映されたとしても無害なデータ（例えば、前回反映が確定した内容）に書き換えるように制御しても良い。
　なお、第４の実施形態においては、プロセッサ４ＡからＣＩＳ１００Ａに対して送信した制御パラメータの送信内容と、ＣＩＳ１００Ａからの戻りデータとを比較してその正誤を判定するものとしたが、これに限らず、第１～第３の実施形態と同様に、複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送受信し、この誤り訂正符号または誤り検出符号に基づいて、通信内容の正誤を判定してもよい。
　以上説明したように、本第４の実施形態によると、上記実施形態と同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンサ内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。
　（第５の実施形態）
　次に本発明の第５の実施形態について説明する。
　上述した第４の実施形態の撮像システムが、「戻りデータ」と、先に送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果がＯＫであれば何もしなかったが、本第５の実施形態は、比較結果がＯＫの場合は、プロセッサ４ＡからＣＩＳ１００Ａに対して一時レジスタ１４２のデータを本レジスタ１４３に反映するよう許可を与えることを特徴とする。
　その他の構成、作用・効果は第４の実施形態と同様であるので、ここで、詳しい説明は省略する。
　（第６の実施形態）
　次に本発明の第６の実施形態について説明する。
　上述した第４の実施形態の撮像システムは、一時レジスタ１４２を備え、ＣＩＳ１００Ａから受信した複数の制御パラメータを一旦保持するバッファとしての機能を備えていたが、本第６の実施形態は、一時的にデータを保持する前記一時レジスタ１４２に相当する機能と備えない点で当該第４の実施形態と異なる。
　なお、ここでは、上記第４の実施形態と異なる部分の説明に留め、第４の実施形態と同様な構成についてはその説明は省略する。
　図８は、本発明の第６の実施形態の撮像システムにおける電気系の構成を示したブロック図である。
　図８に示すように本発明の第６の実施形態による撮像装置を備える撮像システム１Ｂは、撮像素子（ＣＩＳ）１００Ｂを備えた内視鏡２Ｂと、内視鏡２Ｂが着脱自在に接続され、内視鏡２Ｂに照明光を供給する光源装置と、内視鏡２Ｂが着脱自在に接続され、所定の信号処理を行う信号処理装置としてのプロセッサ４Ｂと、プロセッサ４Ｂにより生成された画像信号を内視鏡画像として表示する表示装置としてのモニタと、を備える。
　第６の本実施形態の撮像システム１Ｂにおける撮像素子（ＣＩＳ）１００Ｂは、第１の実施形態と同様に、挿入部先端部に配設された、いわゆるＣＭＯＳ（相補型金属酸化膜半導体）イメージセンサにより構成され、挿入部およびユニバーサルコード内に挿通された総合同軸ケーブル１０１Ｂを介してプロセッサ４Ｂに接続される。
　また前記ＣＩＳ１００Ｂは、第１、第４のの実施形態と同様に、前記対物レンズ１５の結像位置に配置された受光素子１１１と、受光素子１１１から出力された信号からノイズ除去しデジタル化するＡＦＥ（アナログフロントエンド）１１２と、ＡＦＥ１１２の出力信号である映像信号に同期信号を重畳する同期重畳回路１１３と、当該映像信号を送信用のシリアル信号に変換して外部に出力するためのＰ／Ｓ変換回路１１４と、当該映像信号（シリアル信号）を外部に出力するための映像信号送信部１１５と、外部の例えばプロセッサ４からの垂直同期信号（ＶＤ）等を受信する同期信号受信部１１６と、所定の場合に前記同期信号受信部１１６で受信した外部からの同期信号（プロセッサ４から受信した垂直同期信号（ＶＤ））に対して所定の処理を同期信号処理部１１７と、当該ＣＩＳ１００Ａにおける自己の同期信号を生成すると共に、前記同期信号処理部１１７によって所定の処理が施された外部同期信号に自己の同期信号を追従させ、当該ＣＩＳ１００Ａにおける種々の同期信号として各回路に供給するタイミングジェネレータ（ＴＧ）１１８と、を備える。
　さらに第６の実施形態における前記ＣＩＳ１００Ｂは、プロセッサ４Ｂに配設された制御部（ＦＰＧＡ）２００ｂから送信される制御パラメータを受信する制御パラメータ送受信部１５１と、この制御パラメータ送受信部１５１で受信した制御パラメータを当該ＣＩＳ１００Ｂにおける撮影制御に用いるための制御パラメータとして格納するレジスタ１５２と、を備えて構成される。
　一方、前記プロセッサ４Ｂは、第４の実施形態と同様に、前記ＣＩＳ１００Ｂから送信された映像データを有する映像信号（シリアル信号）を受信する映像信号受信部１２１と、この映像信号受信部１２１で受信した同期信号が重畳された映像信号（シリアル信号）をパラレル信号に変換するＳ／Ｐ変換回路１２２と、受信した映像信号に対して所定の信号処理を施し前記モニタ５等に出力する信号処理部１２３と、当該プロセッサ４Ｂにおける画像処理のための垂直同期信号（ＶＤ）を生成すると共に各種回路に供給するタイミングジェネレータ（ＴＧ）１２５と、このタイミングジェネレータ（ＴＧ）１２５から供給された当該プロセッサ４Ｂにおける垂直同期信号（ＶＤ）を前記ＣＩＳ１００Ｂに対して送信する同期信号送信部１２４と、を備える。
　さらにプロセッサ４Ｂは、例えばＦＰＧＡにより構成された制御部（ＦＰＧＡ）２００ｂと、当該制御部（ＦＰＧＡ）２００ｂ内に構成された、前記ＣＩＳ１００Ｂを制御するための複数の制御パラメータを当該ＣＩＳ１００Ｂに対して前記通信線１０２を介して送信すると共に当該ＣＩＳ１００Ｂからの戻りデータを受信する制御パラメータ送受信部２１１ｂと、前記ＣＩＳ１００Ｂからの戻りデータに基づいて、プロセッサ４ＢからＣＩＳ１００Ｂに対して前記複数の制御パラメータが正常に送信されたか否かを判定する判定部２１２ｂと、前記判定部２１２ｂにおける判定結果に基づいて、プロセッサ４ＢからＣＩＳ１００Ｂに対して送信した前記複数の制御パラメータの扱い等について所定の制御を行う制御部２１３ｂと、前記複数の制御パラメータに係る情報を格納したメモリ２０１とを、備える。
　次に、本実施形態における作用について説明する。
　本第６の実施形態の撮像システムにおいては、起動時または起動後において、プロセッサ４Ａにおいて前記制御部（ＦＰＧＡ）２００ｂがメモリ２０１から複数の制御パラメータに係る諸設定値を読み出し、前記制御パラメータ送受信部２１１ｂからＣＩＳ１００Ｂに対して総合同軸ケーブル１０１Ｂにおける通信線１０２を介して複数の制御パラメータを送信する。
　これに対してＣＩＳ１００Ｂにおける制御パラメータ送受信部１５１は、制御部（ＦＰＧＡ）２００ｂにおける制御パラメータ送受信部２１１ｂから送信された複数の制御パラメータを受信すると、受信した複数の制御パラメータの内容をレジスタ１５２に直ちに反映させる一方で、戻りデータとして前記総合同軸ケーブル１０１Ｂにおける通信線１０２を介してプロセッサ４Ｂにおける制御パラメータ送受信部２１１ｂに対して送信する。
　プロセッサ４Ｂの制御パラメータ送受信部２１１ｂは、ＣＩＳ１００Ｂから前記「戻りデータ」を受信すると、当該「戻りデータ」を判定部２１２ｂに送信する。
　判定部２１２ｂは、受け取った当該「戻りデータ」と、先に当該プロセッサ４ＢからＣＩＳ１００Ｂに向けて送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果を制御部２１３ｂに転送する。
　前記制御部２１３ｂは、判定結果がＮＧの場合は、前回送信した「複数の制御パラメータに係る送信内容」と同じ内容の「複数の制御パラメータ」をＣＩＳ１００Ｂに対して送信する。
　なお、第６の実施形態においても、プロセッサ４ＢからＣＩＳ１００Ｂに対して送信した制御パラメータの送信内容と、ＣＩＳ１００Ｂからの戻りデータとを比較してその正誤を判定するものとしたが、これに限らず、第１～第４の実施形態と同様に、複数の制御パラメータの通信内容と共に、誤り訂正符号（例えば、ハミング符号等）または誤り検出符号（パリティビット、チェックサム等）を送受信し、この誤り訂正符号または誤り検出符号に基づいて、通信内容の正誤を判定してもよい。
　以上説明したように、本第６の実施形態によると、上記実施形態と同様に、内視鏡挿入部の先端にＣＭＯＳイメージセンサを配設し、プロセッサ側から撮影制御に必要な予め設定された複数の制御パラメータをＣＭＯＳイメージセンサ側に伝送する撮像システムにおいて、撮影制御に必要なこれら複数の制御パラメータを一組の纏まった情報群として扱い、全ての複数の制御パラメータが正常に伝送された場合のみ、これら制御パラメータの情報をＣＭＯＳイメージセンサ内のレジスタに反映させ、全ての複数の制御パラメータが正常に伝送されていない場合は、当該レジスタの内容を更新しないように制御することで、常に正常な撮影制御を行い得る撮像システムを提供することができる。
　（第７の実施形態）
　次に本発明の第７の実施形態について説明する。
　上述した第６の実施形態の撮像システムが、「戻りデータ」と、先に送信した「複数の制御パラメータに係る送信内容」とを比較し、この比較結果がＮＧの場合は、前回送信した「複数の制御パラメータに係る送信内容」と同じ内容の「複数の制御パラメータ」をＣＩＳ１００Ｂに対して送信するものとしたが、本第７の実施形態は、比較結果がＮＧの場合は、プロセッサ４ＢからＣＩＳ１００Ｂに対して、現在レジスタ１５２に格納されている「前回送信した複数の制御パラメータに係る送信内容」を破棄し、それ以前の内容に戻す命令を送信することを特徴とする。
　その他の構成、作用・効果は第６の実施形態と同様であるので、ここで、詳しい説明は省略する。
　（第８の実施形態）
　次に本発明の第８の実施形態について説明する。
　図９は、本発明の第８の実施形態の撮像システムの全体構成を示す図である。
　上述した第１～第７の実施形態の撮像システムは、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１がいずれもプロセッサ４（４Ａ、４Ｂ）に備える構成を採るが、本第８の実施形態は、これらが制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）３００およびメモリ３０１を、いずれも内視鏡２側の前記コネクタ１６に備えることを特徴とする。
　その他の構成、作用・効果については第１～第７の実施形態と同様であるので、ここで、詳しい説明は省略する。
　本願発明の撮像システムは、内視鏡挿入部先端に配設されたＣＩＳと、当該ＣＩＳから比較的長距離離間した位置に配された制御部（ＦＰＧＡ）との間の接続ケーブルに影響を及ぼす外乱による伝送信号の乱れに対応して、必要な複数の制御パラメータを正確に伝送し、常に正常な撮影制御を行い得る撮像システムを提供することを目的とするが、これは、ＣＩＳと通信を行う制御部（ＦＰＧＡ）がプロセッサに配設される以外にも、本実施形態の如く、内視鏡とプロセッサとを接続するコネクタに配設された場合においても当該課題は当てはまる。
　本第８の実施形態の撮像システムにおいては、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）３００および複数の制御パラメータの情報を格納するメモリ３０１が、それぞれ上述した第１～第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、上記第１～第７の実施形態と同様の作用効果を奏するものである。
　（第９の実施形態）
　次に本発明の第９の実施形態について説明する。
　図１０は、本発明の第９の実施形態の撮像システムの全体構成を示す図である。
　本第９の実施形態は、上記第８の実施形態と同様に、前記制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）４００が内視鏡２における操作部７に、また、メモリ４０１が内視鏡２側の前記コネクタ１６に配設されることを特徴とする。
　この第９の実施形態においても、上記第８の実施形態と同様に、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）４００および複数の制御パラメータの情報を格納するメモリ４０１が、それぞれ上述した第１～第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、上記第１～第７の実施形態と同様の作用効果を奏するものである。
　（第１０の実施形態）
　次に本発明の第１０の実施形態について説明する。
　図１１は、本発明の第１０の実施形態の撮像システムの全体構成を示す図である。
　本第１０の実施形態は、上記第８、第９の実施形態と同様に、前記制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）およびメモリ２０１に相当する制御部（ＦＰＧＡ）５００およびメモリ５０１がいずれも内視鏡２における操作部７に配設されることを特徴とする。
　この第１０の実施形態においても、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）とが比較的長距離ほど離間していることには上述した実施形態と同様であるので、第８、第９の実施形態と同様に、ＣＩＳ１００と、当該ＣＩＳ１００と通信を行う制御部（ＦＰＧＡ）５００および複数の制御パラメータの情報を格納するメモリ５０１が、それぞれ上述した第１～第７の実施形態におけるＣＩＳ１００（１００Ａ、１００Ｂ）、制御部（ＦＰＧＡ）２００（２００ａ、２００ｂ）、メモリ２０１と同様な構成を備えることで、同じく、上記第１～第７の実施形態と同様の作用効果を奏する。
　なお、上述した実施形態においては、内視鏡挿入部の先端に配設され、被写体像を撮像すると共に、撮像制御のための制御パラメータ等を格納するレジスタを有する機能を備える撮像素子としてＣＭＯＳイメージセンサを備える撮像システムを例に挙げたが、本発明はこれに限らず、例えば、いわゆるＣＣＤを内視鏡挿入部の先端に配設すると共に、撮影制御に用いるための制御パラメータ等を格納するレジスタを当該ＣＣＤの近傍に配設する内視鏡を備える撮像システムにも適用することができる。
　なお、本発明は、上記各実施形態にそのまま限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記各実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素の幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

　本出願は、２０１２年３月１日に日本国に出願された特願２０１２－４５８２３号を優先権主張の基礎として出願するものであり、上記の開示内容は、本願明細書、請求の範囲、図面に引用されたものとする。

Claims (14)

  1. 　光を受光して光電変換を行うことにより、画像信号を生成して出力する撮像装置と、
    　前記撮像装置を駆動制御するための制御パラメータを送出する制御装置と、を備え、
    　前記撮像装置と前記制御装置とが通信可能な撮像システムであって、
    　前記制御装置に設けられ、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信する第１の通信部と、
    　前記撮像装置に設けられ、前記第１の通信部から送信された制御パラメータを受信する第２の通信部と、
    　前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する判定部と、
    　前記撮像装置に設けられ、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部と、
    　を具備したことを特徴とする撮像システム。
  2. 　前記第１の通信部は、前記撮像装置に対して、前記撮像装置の撮影を制御する複数の制御パラメータを送信するとともに、該複数の制御パラメータの誤りの判別または訂正を行う際に用いる誤り検出符号または誤り訂正符号を送信し、
    　前記第２の通信部は、前記第１の通信部から送信された制御パラメータと、前記誤り検出符号または前記誤り訂正符号と、を受信し、
    　前記判定部は、前記制御装置が送信する前記誤り検出符号または前記誤り訂正符号に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常であるか否かを判定する
    　ことを特徴とする請求項１に記載の撮像システム。
  3. 　前記判定部は、前記第２の通信部において受信した予め設定された一組の前記複数の制御パラメータが全て誤りなく受信できていると判別した場合に、前記第２の通信部において受信した前記複数の制御パラメータは正常であると判定する
    　ことを特徴とする請求項２に記載の撮像システム。
  4. 　前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該受信した制御パラメータの情報を反映しない
    　ことを特徴とする請求項２に記載の撮像システム。
  5. 　前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該受信した制御パラメータの情報を反映しない
    　ことを特徴とする請求項３に記載の撮像システム。
  6. 　前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該通信結果を記憶する
    　ことを特徴とする請求項２に記載の撮像システム。
  7. 　前記撮影制御部は、前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータが正常でないと判定した場合は、当該通信結果を記憶する
    　ことを特徴とする請求項３に記載の撮像システム。
  8. 　前記判定部は、前記撮像装置に設けられたことを特徴とする請求項２に記載の撮像システム。
  9. 　前記制御装置は、
    　前記判定部と、
    　前記判定部の判定結果に基づく制御信号を前記第１の通信部を介して前記撮像装置に対して送信する制御装置側制御部とを備え、
    　前記第１の通信部が、前記撮像装置とデータの送受信が可能であり、前記撮像装置に対して前記撮像装置の撮影を制御する複数の制御パラメータを送信し、さらに、前記撮像装置からの前記複数の制御パラメータに関する通信情報を受信し、
    　前記判定部が、前記撮像装置からの前記複数の制御パラメータに関する通信情報に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常であるか否かを判定し、
    　前記撮像装置は、
    　前記第２の通信部が、前記制御装置とデータの送受信が可能であり、前記第１の通信部から送信された前記制御パラメータを受信すると共に、受信した前記複数の制御パラメータに関する通信情報を前記制御装置に対して送信し、
    　前記判定部における判定結果に基づいて、前記第２の通信部において受信した前記複数の制御パラメータにより撮影制御を行うための撮影制御部を具備した
    　ことを特徴とする請求項１に記載の撮像システム。
  10. 　前記第１の通信部は、さらに、前記撮像装置に対して、前記撮像装置からの前記複数の制御パラメータに関する通信情報を送信するよう要求するデータ送信要求信号を送信し、
    　前記第２の通信部は、前記データ送信要求信号に応じて、前記複数の制御パラメータに関する通信情報を前記制御装置に対して送信する
    　ことを特徴とする請求項９に記載の撮像システム。
  11. 　前記判定部は、前記第２の通信部において受信した予め設定された一組の前記複数の制御パラメータが全て誤りなく受信できていると判別した場合に、前記第２の通信部において受信した前記複数の制御パラメータは正常であると判定する
    　ことを特徴とする請求項９に記載の撮像システム。
  12. 　前記制御装置側制御部は、前記判定部における判定結果に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常でないと判定した場合にのみ前記制御信号を送信し、
    　前記撮影制御部は、前記制御信号に基づいて撮影制御を行う
    　ことを特徴とする請求項９に記載の撮像システム。
  13. 　前記撮影制御部は、前記制御信号に基づいて、前記判定結果に係る前記複数の制御パラメータを反映せずに撮影制御を行うことを特徴とする
    　ことを特徴とする請求項９に記載の撮像システム。
  14. 　前記制御装置側制御部は、前記判定部における判定結果に基づいて、前記撮像装置が受信した前記複数の制御パラメータが正常であると判定した場合、前記撮像装置に対して、当該判定結果に係る前記複数の制御パラメータの反映を許可する制御信号を送信し、
    　前記撮影制御部は、前記制御信号に基づいて撮影制御を行う
    　ことを特徴とする請求項９に記載の撮像システム。
PCT/JP2012/083451 2012-03-01 2012-12-25 撮像システム Ceased WO2013128767A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12870023.4A EP2689718B1 (en) 2012-03-01 2012-12-25 Imaging system
CN201280020227.1A CN103491853B (zh) 2012-03-01 2012-12-25 摄像系统
JP2013526025A JP5356632B1 (ja) 2012-03-01 2012-12-25 撮像システム
US13/915,215 US8982202B2 (en) 2012-03-01 2013-06-11 Image pickup system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-045823 2012-03-01
JP2012045823 2012-03-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/915,215 Continuation US8982202B2 (en) 2012-03-01 2013-06-11 Image pickup system

Publications (1)

Publication Number Publication Date
WO2013128767A1 true WO2013128767A1 (ja) 2013-09-06

Family

ID=49081986

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/083451 Ceased WO2013128767A1 (ja) 2012-03-01 2012-12-25 撮像システム

Country Status (5)

Country Link
US (1) US8982202B2 (ja)
EP (1) EP2689718B1 (ja)
JP (1) JP5356632B1 (ja)
CN (1) CN103491853B (ja)
WO (1) WO2013128767A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017000189A (ja) * 2015-06-04 2017-01-05 オリンパス株式会社 制御システム
WO2017122586A1 (ja) * 2016-01-12 2017-07-20 オリンパス株式会社 内視鏡装置
JP2018192086A (ja) * 2017-05-19 2018-12-06 オリンパス株式会社 内視鏡システム
JP2019150466A (ja) * 2018-03-06 2019-09-12 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器
WO2019181064A1 (ja) * 2018-03-23 2019-09-26 オリンパス株式会社 内視鏡

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106793928B (zh) 2014-12-25 2018-06-29 奥林巴斯株式会社 通信系统
WO2016208209A1 (ja) * 2015-06-22 2016-12-29 オリンパス株式会社 撮像装置
EP3162275A4 (en) * 2015-07-13 2018-06-13 Olympus Corporation Image pickup device and electronic endoscope system
DE102015009507B4 (de) * 2015-07-23 2017-07-27 Schölly Fiberoptic GmbH Bildaufnahmevorrichtung, Verfahren zur Konfiguration eines Kamerakopfes einer Bildaufnahmevorrichtung und Bildaufnahmevorrichtung-Set
JP6087037B1 (ja) * 2015-07-24 2017-03-01 オリンパス株式会社 画像データ伝送システム
JP6360988B1 (ja) * 2016-09-05 2018-07-18 オリンパス株式会社 内視鏡および内視鏡システム
DE102017130980B4 (de) * 2017-12-21 2024-07-25 Schölly Fiberoptic GmbH Bildübertragungsanordnung und Verfahren zur Bildübertragung
WO2020026433A1 (ja) 2018-08-03 2020-02-06 オリンパス株式会社 撮像システムおよび内視鏡装置
CN110933333A (zh) * 2019-12-06 2020-03-27 河海大学常州校区 一种基于fpga的图像采集、存储与显示系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008149125A (ja) * 1999-07-27 2008-07-03 Olympus Corp 内視鏡および内視鏡システム
JP2009195602A (ja) * 2008-02-25 2009-09-03 Fujinon Corp 電子通信システム及び内視鏡システム
JP2011147548A (ja) 2010-01-20 2011-08-04 Olympus Corp 内視鏡装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6456875B1 (en) * 1999-10-12 2002-09-24 Medtronic, Inc. Cyclic redundancy calculation circuitry for use in medical devices and methods regarding same
US20030134591A1 (en) * 2002-01-17 2003-07-17 Roberts Mark Gary Digital remote signaling system
JP4222785B2 (ja) * 2002-06-10 2009-02-12 オリンパス株式会社 内視鏡
US20080108870A1 (en) * 2006-11-06 2008-05-08 Wiita Bruce E Apparatus and method for stabilizing an image from an endoscopic camera
JP2011152225A (ja) * 2010-01-26 2011-08-11 Hoya Corp 電子内視鏡
JP2011206185A (ja) * 2010-03-29 2011-10-20 Fujifilm Corp 内視鏡システム及びその故障検出方法
JP5698476B2 (ja) * 2010-08-06 2015-04-08 オリンパス株式会社 内視鏡システム、内視鏡システムの作動方法及び撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008149125A (ja) * 1999-07-27 2008-07-03 Olympus Corp 内視鏡および内視鏡システム
JP2009195602A (ja) * 2008-02-25 2009-09-03 Fujinon Corp 電子通信システム及び内視鏡システム
JP2011147548A (ja) 2010-01-20 2011-08-04 Olympus Corp 内視鏡装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2689718A4

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017000189A (ja) * 2015-06-04 2017-01-05 オリンパス株式会社 制御システム
WO2017122586A1 (ja) * 2016-01-12 2017-07-20 オリンパス株式会社 内視鏡装置
JPWO2017122586A1 (ja) * 2016-01-12 2018-11-01 オリンパス株式会社 内視鏡装置
JP2018192086A (ja) * 2017-05-19 2018-12-06 オリンパス株式会社 内視鏡システム
JP2019150466A (ja) * 2018-03-06 2019-09-12 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器
US11291350B2 (en) 2018-03-06 2022-04-05 Sony Olympus Medical Solutions Inc. Medical device including a patient circuit controlled by a secondary circuit that detects erroneous transmission
JP2022179801A (ja) * 2018-03-06 2022-12-02 ソニー・オリンパスメディカルソリューションズ株式会社 医療機器
WO2019181064A1 (ja) * 2018-03-23 2019-09-26 オリンパス株式会社 内視鏡

Also Published As

Publication number Publication date
EP2689718B1 (en) 2017-11-01
US8982202B2 (en) 2015-03-17
CN103491853B (zh) 2016-02-10
EP2689718A4 (en) 2015-08-12
JPWO2013128767A1 (ja) 2015-07-30
US20130329028A1 (en) 2013-12-12
JP5356632B1 (ja) 2013-12-04
EP2689718A1 (en) 2014-01-29
CN103491853A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
JP5356632B1 (ja) 撮像システム
US10523911B2 (en) Image pickup system
US11743423B2 (en) Transmission device, reception device, control method, program, and transmission and reception system
US9872601B2 (en) Endoscope system with error occurrence processing
JP6013647B1 (ja) 内視鏡
JP2015160098A (ja) 内視鏡システム
JP2005312553A (ja) 内視鏡及び内視鏡システム
JP6087037B1 (ja) 画像データ伝送システム
US10666888B2 (en) Endoscope device and endoscope system
US8723921B2 (en) Image pickup system
WO2017122626A1 (ja) 内視鏡装置
WO2016080527A1 (ja) 内視鏡システムおよび内視鏡
US20220263598A1 (en) Endoscope system, processing device, and control method of signal transmission
JP5416318B1 (ja) 撮像装置及び撮像システム
JP6275357B1 (ja) 内視鏡
JP4904082B2 (ja) 電子内視鏡システム
JP2019150466A (ja) 医療機器
JP2015136414A (ja) 電子内視鏡用プロセッサおよび電子内視鏡システム

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2013526025

Country of ref document: JP

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2012870023

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012870023

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12870023

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE