WO2014019397A1

WO2014019397A1 - 发射电路、收发机、通信系统和发射数据的方法

Info

Publication number: WO2014019397A1
Application number: PCT/CN2013/076135
Authority: WO
Inventors: 童文; 王光健; 黄煌; 严茜; 刘坤鹏
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2012-07-30
Filing date: 2013-05-23
Publication date: 2014-02-06
Anticipated expiration: 2015-01-30
Also published as: US20150139348A1; EP2874318B1; EP2874318A1; US9712363B2; CN103580703A; CN103580703B; EP2874318A4

Abstract

本发明提供了一种发射电路、收发机、通信系统和发射数据的方法。发射电路包括：数字接口电路，在预定带宽上获得待发送的数据，并且将数据分解为并行的N路子数字信号流；数字调制电路，接收N路子数字信号流，并且对N路子数字信号流进行调制，以获得N路调制信号；频率搬移电路，接收N路调制信号，并且对N路调制信号进行频率搬移；合成器，将经过频率搬移后的N路调制信号中的M路调制信号合并成带宽信号；数模转换器，接收带宽信号，并且对带宽信号进行数模转化获得模拟信号；上变频电路，接收模拟信号，并且将模拟信号转换为射频信号，以便在天线上发送射频信号。本发明能够降低发射电路处理信号的复杂度，从而提高了系统性能。

Description

发射电路、收发机、通信系统和发射数据的方法本申请要求于 2012 年 7 月 30 日提交中国专利局、申请号为 201210265353.5、发明名称为"发射电路、收发机、通信系统和发射数据的方法"的中国专利申请的优先权，其全部内容通过引用结合在本申请中。

技术领域

本发明涉及通信领域，尤其是涉及一种发射电路、收发机、通信系统和发射数据的方法。背景技术

无线通信系统对带宽的要求越来越大。 E-Band微波技术因其具有 10GHz ( 71-76GHz和 81-86GHz )的带宽且处于大气衰落低谷，得到了中长距离高速无线点对点系统的青睐。随着技术和芯片处理能力的提升，高性能的信号处理技术、高频谱效率的调制和编码技术等都成为现实，这都要求系统有高效率的模数转换器件（ADC )和数模转换器件（DAC )。

通常可以采用时域交错采样的方法或者频域多通道采样的方法解决高带宽和高速度带来的 ADC/DAC瓶颈。然而，这两种方法需要对 ADC/DAC 的输出信号进行复杂的后处理，从而降低了系统性能。

另外， D AC的速度和精度往往要高于 ADC, 因此，在通信系统中通常呈现 DAC/ADC能力不对称的情况。例如，带宽为 5GHz的 E-band对 ADC 和 DAC的最低需求高达 lOGsps,而 DAC的处理速度比 ADC更容易达到如此高的要求。发明内容

本发明的实施例提供了一种发射电路、收发机、通信系统和发射数据的方法，能够降低收发机处理的复杂度，从而提高系统性能。

一方面，提供了一种发射电路，包括：数字接口电路，用于在预定带宽上获得待发送的第一数据，并且将第一数据分解为并行的 N路第一子数字信号流，上述 N路第一子数字信号流中的每个第一子数字信号流占用的带宽小于该预定带宽， N为正整数；数字调制电路，用于接收上述 N路第一子数字信号流，并且对上述 N路第一子数字信号流进行调制，以获得 N路第一调制信号；第一频率搬移电路，用于接收上述 N路第一调制信号，并且对上述 N路第一调制信号进行频率搬移，其中经过频率搬移后的上述 N路第一调制信号中的相邻第一调制信号之间没有频带间隔；第一合成器，用于将经过频率搬移后的上述 N路第一调制信号中的 M路第一调制信号合并成第一带宽信号， M为正整数；第一数模转换器，用于接收第一带宽信号，并且对第一带宽信号进行数模转化获得第一模拟信号；上变频电路，用于接收第一模拟信号，并且将第一模拟信号转换为射频信号，以便在天线上发送该射频信号。

另一方面，提供了一种收发机，包括：接收电路和上述发射电路，其中该接收机电路，包括：下变频电路，用于将在接收天线上接收的射频信号转换为模拟信号；中频功率分配器，用于将该模拟信号分解为 Q个并行的子模拟信号流；第二频率搬移电路，用于将上述 Q个并行的子模拟信号流进行频率搬移； Q个模数转换器，用于对上述 Q个并行的子模拟信号流分别进行模数转换获得 Q个并行的数字信号流；数字解调电路，对上述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号；数字接口电路，将上述 Q 个并行的解调信号合成第二数据。

另一方面，提供了一种通信系统，该通信系统包括发射机和接收机，其中该发射机包括上述发射电路；该接收机包括：下变频电路，用于将在接收天线上接收的该射频信号转换为模拟信号；中频功率分配器，用于将该模拟信号分解为 N个并行的子模拟信号流；第二频率搬移电路，用于将上述 N 个并行的子模拟信号流进行频率般移； N个模数转换器，用于对上述 N个并行的子模拟信号流分别进行模数转换获得 N个并行的数字信号流；数字解调电路，对上述 N个并行数字信号流进行解调处理，获得 N个并行的解调信号；数字接口电路，将上述 N个并行的解调信号合成第一数据。

另一方面，提供了一种发射数据的方法，包括：在预定带宽上获得待发送的第一数据，并且将第一数据分解为并行的 N路第一子数字信号流，上述 N路第一子数字信号流中的每个第一子数字信号流占用的带宽小于该预定带宽， N为正整数；对上述 N路第一子数字信号流进行调制，以获得 N路第一调制信号；对上述 N路第一调制信号进行频率搬移，其中经过频率搬移后的上述 N路第一调制信号中的相邻第一调制信号之间没有频带间隔；将经过频率搬移后的上述 N路第一调制信号中的 M路第一调制信号合并成第一带宽信号， M为正整数；对第一带宽信号进行数模转化获得第一模拟信号；将第一模拟信号转换为射频信号，以便在天线上发送该射频信号。

另一方面，提供了一种传输数据的方法，，包括：接收数据的方法和上述发射数据的方法，其中该接收数据的方法，包括：将在接收天线上接收的射频信号转换为模拟信号；将该模拟信号分解为 Q个并行的子模拟信号流；将上述 Q个并行的子模拟信号流进行频率般移；对上述 Q个并行的子模拟信号流分别进行模数转换获得 Q个并行的数字信号流；对上述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号；将上述 Q个并行的解调信号合成第二数据。

另一方面，提供了一种通信方法，包括：接收数据的方法和上述该的发射数据的方法；其中该接收数据的方法，包括：将在接收天线上接收的该射频信号转换为模拟信号；将该模拟信号分解为 N个并行的子模拟信号流；将上述 N个并行的子模拟信号流进行频率般移；对上述 N个并行的子模拟信号流分别进行模数转换获得 N个并行的数字信号流；对上述 N个并行数字信号流进行解调处理，获得 N个并行的解调信号；将上述 N个并行的解调信号合成第一数据。

本技术方案的发射电路可以将数据分解为并行的多路子数字信号流，分别对多路子数字信号流进行调制和频率搬移，然后合并成大带宽信号，再使用一个数模转换器将该大带宽信号转换成模拟信号，最后经过上变频转换成射频信号。由于本发明的实施例可以将大带宽划分成多个子带，并且能够在发送端和接收端独立对多路子数字信号流进行处理，因而在数模转换后无需对模拟信号进行复杂的后处理，能够降低处理的复杂度，从而提高了系统性能。附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作筒单地介绍，显而易见地，下面所描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图 1是根据本发明的第一实施例的一种发射电路的示意性电路框图。图 2是根据本发明的第二实施例的一种发射电路的示意性电路框图。图 3是根据本发明的第三实施例的一种发射电路的示意性电路框图。图 4是根据本发明的第四实施例的一种发射电路的示意性电路框图。图 5是根据本发明的第五实施例的一种收发机的示意性电路框图。

图 6是根据本发明的第六实施例的一种通信系统的示意性电路框图。图 7A和图 7B分别是根据本发明的第七实施例的一种发射电路和接收电路的电路图。

图 8A和图 8B分别是根据本发明的第八实施例的一种发射电路和接收电路的电路图。

图 9A和图 9B分别是根据本发明的第九实施例的一种发射电路和接收电路的电路图。

图 10是根据本发明的第十实施例的一种收发机的电路图。

图 11是根据本发明的第十一实施例的一种收发机的电路图。

图 12是根据本发明的实施例的合成器的电路框图。

图 13是根据本发明的第十二实施例的一种发射数据的方法的示意性流程图。

图 14是根据本发明的第十三实施例的一种传输数据的方法的示意性流程图。

图 15是根据本发明的第十四实施例的一种通信方法的示意性流程图。具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应理解，本发明的技术方案可以应用于各种通信系统，例如： GSM ( Global System of Mobile communication,全球移动通讯 )系统、 CDMA( Code Division Multiple Access ,码分多址 )系统、 WCDMA( , Wideband Code Division Multiple Access, 宽带码分多址）系统、 GPRS ( General Packet Radio Service , 通用分组无线业务）、 LTE ( Long Term Evolution, 长期演进）系统、 LTE-A ( Advanced long term evolution, 先进的长期演进）系统、 UMTS ( Universal Mobile Telecommunication System, 通用移动通信系统)等。系统中可包括不同的网元。例如， LTE和 LTE-A中无线接入网络的网元包括 eNB ( eNodeB , 演进型基站）， WCDMA 中无线接入网络的网元包括 RNC ( Radio Network Controller, 无线网络控制器）和 NodeB, 类似地， WiMax ( Worldwide Interoperability for Microwave Access , 全球微波互联接入 )等其它无线网络也可以使用与本发明实施例类似的方案，只 ^^站系统中的相关模块可能有所不同，本发明实施例并不限定。

本发明的实施例提供了一种高速毫米波（特别是 E-Band ) 系统的实施方案，可以应用于微波通信的回程（back haul )技术中，根据本发明的实施例并不限于此，也可用于其它微波或无线通信系统，例如，无线点对点系统等等。

采用时域交错采样的方法或者频域多通道采样的方法解决高带宽和高速度带来的 ADC/DAC瓶颈时，除了需要对 ADC/DAC的输出信号进行复杂的后处理之外，还容易造成传输的信号失真，使得系统性能难以保证。这两种方法对 DAC/ADC的同步有很高的要求，导致对多个 DAC/ADC的联合控制难度增大。

图 1 是根据本发明的第一实施例的一种发射电路 100 的示意性电路框图。数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160。

数字接口电路 110在预定带宽上获得待发送的第一数据，并且将第一数据分解为并行的 N路第一子数字信号流，上述 N路第一子数字信号流中的每个第一子数字信号流占用的带宽小于该预定带宽， N为正整数。数字调制电路 120接收上述 N路第一子数字信号流，并且对上述 N路第一子数字信号流进行调制，以获得 N路第一调制信号。第一频率搬移电路 130接收上述 N路第一调制信号，并且对上述 N路第一调制信号进行频率搬移，其中经过频率搬移后的上述 N路第一调制信号中的相邻第一调制信号之间没有频带间隔。第一合成器 140, 用于将经过频率搬移后的上述 N路第一调制信号中的 M路第一调制信号合并成第一带宽信号， M为正整数。第一数模转换器 150, 用于接收第一带宽信号，并且对第一带宽信号进行数模转化获得第一模拟信号。上变频电路 160接收第一模拟信号，并且将第一模拟信号转换为射频信号，以便在天线上发送该射频信号。

根据本发明的实施例可以将预定的带宽拆分成 N个子带，并且对各个子带独立处理，即独立发送和接收。换句话说，可以在发射电路的发射通道中对 N路子数字信号流进行独立处理，将频带连续的 N路子数字信号流中的至少一部分子数字信号流合成一个数据流，并且通过一个 DAC进行数模变换，转换得到的模拟信号通过模拟电路处理后由发送天线发送出去。

具体来说，在发送端，数字接口单元将单个数据流或多个数据流分解成多路并行的数据流（即多个子数字信号流），例如，可以将用户的一路 4比特的数据分解成 4路 1比特的子数字信号流，或者将用户的两路 2比特的数据分解成 4路 1比特的子数字信号流。然后，数字调制器对 N路子数字信号流进行数字调制，得到具有相同的频点的 N路第一调制信号，例如，数字调制电路可以分别使用 N个 FPGA对 N个子数字信号流进行调制。第一频率搬移电路可以分别使用 N个频率对 N路第一调制信号进行频率搬移，得到 N 路频率连续的、没有频带间隔的调制信号，例如，第一频率搬移电路可以分别使用 N个混频器以及对应的 N个本地振荡器对 N路第一调制信号进行频率搬移。第一合成器将 N路调制信号中的至少一部分调制信号合成大带宽信号。一个高速 DAC对该大带宽信号进行模拟转换，并且经过上变频电路发送出去。由于在发送端对每个子带进行了独立的处理，使得在接收端可以通过带通滤波器将每个子带拆分出来，并且通过低速 ADC采样得到子数字信号流，最后独立地对每个子带的子数字信号进行数字解调。

应理解，每个第一子数字信号流占用的带宽可以相等也可以不相等，并且 M可以小于 N, 也可以等于 N。例如，当 M小于 N时，部分子数字信号流被合成为大带宽信号；当 M等于 N时，所有的子数字信号流被合成为大带宽信号。

根据本发明的实施例的发射电路可以将数据分解为并行的多路子数字信号流，分别对多路子数字信号流进行调制和频率搬移，然后合并成大带宽信号，再使用一个数模转换器将该大带宽信号转换成模拟信号，最后经过上变频转换成射频信号。由于本发明的实施例可以将大带宽划分成多个子带，并且能够在发送端和接收端独立对多路子数字信号流进行处理，因而在数模转换后无需对模拟信号进行复杂的后处理，能够降低收发机信号处理的复杂度，从而提高了系统性能。由于经过频率搬移后多路调制信号之间没有频带间隔，因此，提高了频谱的利用率。

另外，由于在发射端多个子通道仅使用一个高速 DAC和一套模拟中频电路，因此，并且节省了发射电路的器件和成本。

根据本发明的实施例，第一合成器 480可以包括加法器，该加法器用于将经过频率搬移的上述 N个第一调制信号相加，以合并成第一宽带信号。

根据本发明的实施例， N可以至少为 4, 根据本发明的实施例并不限于此， N也可以小于 4。另外，第一数据可以为至少一个二进制数字信号流。

图 2是根据本发明的第二实施例的一种发射电路 200 的示意性电路框图 2的发射电路包括：数字接口电路 210、数字调制电路 220、第一频率搬移电路 230、第一合成器 240、第一数模转换器 250和上变频电路 260, 其与图 1的数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160类似，在此不再赘述。

图 2的发射电路 200还包括：第二合成器 270和第二数模转换器 280。第二合成器 270将经过频率搬移后的上述 N路第一调制信号中的 L路第一调制信号合并成第二带宽信号，其中该 L路第一调制信号与该 M路第一调制信号不同，即 L路第一调制信号为 N路第一调制信号中除 M路第一调制信息之外的信号， L为正整数。第二数模转换器 280接收第二带宽信号，并且对第二带宽信号进行数模转化获得第二模拟信号，其中上变频电路 260 用于接收第一模拟信号和第二模拟信号，并且将第一模拟信号和第二模拟信号合并成该射频信号。

例如，第一频率般移电路可以分别使用 N个具有相同间隔的频率对 N 路第一调制信号进行频率搬移，以便经过频率搬移后的 N路第一调制信号的带宽连续，即 N路第一调制信号的带宽相邻接。第一频率搬移电路还可以分别使用 L个具有相同间隔的频率对 L路第一调制信号进行频率搬移，而分别使用 M个具有相同间隔的频率对 M路第一调制信号进行频率搬移，在这种情况下，第一模拟信号和第二模拟信号可能存在带宽重叠或频率间隔。

可选地，作为另一实施例，上变频电路 160还在将第一模拟信号和第二模拟信号合并成该射频信号之前，分别对第一模拟信号和第二模拟信号进行频率搬移。

例如，在第一模拟信号和第二模拟信号存在带宽重叠或者存在频带间隔的情况下，可以进一步对第一模拟信号和第二模拟信号进行频率般移，以便经过频率搬移后的第一模拟信号和第二模拟信号的带宽连续且没有频率间隔或重叠。

图 3是根据本发明的第三实施例的一种发射电路 300 的示意性电路框图。图 3的实施例的发射电路包括对应于多个天线（例如，第一天线和第二天线）中的每个天线的发射电路，从而能够支持多天线系统。第一天线对应的发射电路与第二天线对应的发射电路中的各个单元的功能相同。

对应于第一天线，图 3的发射电路 300包括：数字接口电路 310、数字调制电路 320、第一频率搬移电路 330、第一合成器 340、第一数模转换器 350和第一上变频电路 360, 其与图 1 的数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160类似，在此不再赘述。

根据本发明的实施例，对应于第二天线，数字接口电路 310还在该预定带宽上获得待发送的第二数据，并且将第二数据分解为并行的 N路第二子数字信号流，其中上述 N路第二子数字信号流中的每个第二子数字信号流占用的带宽小于该预定带宽，作为一种实施例可以使得 M = N;数字调制电路 320 还接收上述 N路第二子数字信号流，并且对上述 N路第二子数字信号流进行调制，以获得 N路第二调制信号。

对应于第二天线，图 3的发射电路 300还包括：第二频率搬移电路 370 第二合成器 380第二数模转换器 390和第二上变频电路 395。

第二频率搬移电路 370接收上述 N路第二调制信号，并且对上述 N路第二调制信号进行频率般移，其中经过频率搬移后的上述 N路第二调制信号中的相邻第二调制信号之间没有频带间隔。第二合成器 380将经过频率搬移后的上述 N路第二调制信号合并成第二带宽信号。第二数模转换器 390接收第二带宽信号，并且对第二带宽信号进行数模转化获得第二模拟信号。第一上变频电路 360接收第一模拟信号，并且将第一模拟信号转换为第一射频信号，以便在第一天线上发送第一射频信号。第二上变频电路 395接收第二模拟信号，并且将第二模拟信号转换为第二射频信号，以便在第二天线上发送第二射频信号。根据本发明的实施例，数字调制电路 320包括 N个调制器，上述 N个调制器分别对上述 N个第一子数字信号流进行调制，并且上述 N个调制器分别对上述 N个第二子数字信号流进行调制。

例如，上述调制器可以由 FPGA来实现，对应于第一天线的第一子数字信号流和对应于第二天线的第二子数字信号流使用相同的 FPGA 进行数字调制。换句话说，从相同的 FPGA输出的第一调制信号和第二调制信号可以输出到使用相同的频率进行频率搬移的混频器。因为每个频域子通道的独立性，使得高复杂度的数字处理器件和 FPGA 可以分布于多个不同的 DSP/FPGA片 /板中，从而使得实现更加容易和灵活。

在 M = N的情况下，对应于第一天线的第一数据或对应于第二天线的第二数据对应的子数字信号流被合成一个大带宽信号，并且使用一个 DAC进行数模转换，即在发射端，每个天线对应的所有子通道仅使用一个高速 DAC 和一套模拟中频电路，因此，并且节省了发射电路的器件和成本。

图 4是根据本发明的第四实施例的一种发射电路 400 的示意性电路框图。图 4的实施例的发射电路包括对应于多极化 (例如， H极和 V极化）的发射电路，从而能够支持多极化天线系统。

图 4的发射电路 400包括：数字接口电路 410、数字调制电路 420、第一频率搬移电路 430、第一合成器 440、第一数模转换器 450和第一上变频电路 460, 其与图 1的数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160类似，在此不再赘述。

发射电路 400的发射天线为双极化天线，数字调制电路 420在 H极化上对上述 N路第一子数字信号流进行调制，并且优选 M = N。

数字接口电路 410还在该预定带宽上获得待发送的第二数据，并且将第二数据分解为并行的 K路第二子数字信号流，上述 K路第二子数字信号流中的每个第二子数字信号流占用的带宽小于该预定带宽， K为正整数。

数字调制电路 420还接收上述 K路第二子数字信号流，并且在 V极化上对上述 K路第二子数字信号流进行调制，以获得 K路第二调制信号。

发射电路 300还包括：第二数字调制电路 425、第二频率搬移电路 470、第二合成器 480、第二数模转换器 490、第二数模转换器 490、第二上变频电路 495和耦合器 465。第二数字调制电路 425接收上述 K路第二子数字信号流，并且在 V极化上对上述 K路第二子数字信号流进行调制，以获得 K路第二调制信号；第二频率搬移电路 470接收上述 K路第二调制信号，并且对上述 K路第二调制信号进行频率搬移，其中经过频率搬移后的该 K路第二调制信号中的相邻第二调制信号之间没有频带间隔；第二合成器将经过频率搬移后的上述 K 路第二调制信号合并成第二带宽信号；第二数模转换器 490接收第二带宽信号，并且对第二带宽信号进行数模转化获得第二模拟信号；其中第一上变频电路 460, 接收第一模拟信号，并且将第一模拟信号转换为第一射频信号。第二上变频电路 495 , 接收第二模拟信号，并且将第二模拟信号转换为第二射频信号。耦合器 465将第一射频信号和第二射频信号进行耦合，以便在该双极化天线上发送第一射频信号和第二射频信号。

根据本发明的实施例，数字调制电路 420包括 N+K个调制器，其中上述 N个该调制器分别对上述 N个第一子数字信号流进行调制，该 K个调制器分别对该 K个第二子数字信号流进行调制，其中 N可以等于 K。

图 5是根据本发明的第五实施例的一种收发机 500的示意性电路框图。收发机 500包括：接收电路和发射电路。图 5的发射电路可以包括：数字接口电路 510、数字调制电路 520、第一频率搬移电路 530、第一合成器 540、第一数模转换器 550和上变频电路 560, 其与图 1的数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160类似，在此不再赘述。

上述接收机电路可以包括：下变频电路 595、中频功率分配器 590、第二频率搬移电路 580和 Ν个模数转换器 570。

下变频电路 595将在接收天线上接收的射频信号转换为模拟信号。中频功率分配器 590将该模拟信号分解为 Ν个并行的子模拟信号流。第二频率搬移电路 580将上述 Ν个并行的子模拟信号流进行频率搬移。 Ν个模数转换器 570对上述 Ν个并行的子模拟信号流分别进行模数转换获得 Ν个并行的数字信号流。数字解调电路 525对上述 Ν个并行数字信号流进行解调处理，获得 Ν个并行的解调信号。数字接口电路 510将上述 Ν个并行的解调信号合成第二数据。

根据本发明的实施例可以将数据分解为并行的多路子数字信号流，分别对多路子数字信号流进行调制和频率搬移，然后合并成大带宽信号，再使用一个数模转换器将该大带宽信号转换成模拟信号，最后经过上变频转换成射频信号。由于本发明的实施例可以将大带宽划分成多个子带，并且在发送端和接收端独立对多路子数字信号流进行处理，因而在数模转换后无需对模拟信号进行复杂的后处理，能够降低收发机信号处理的复杂度，从而提高了系统性能。

根据本发明的实施例，可以在接收端通过频域子通道采样的方式，降低了对 ADC的要求，并且在发射端，通过数字域的子通道划分，使得接收端可以对每个独立的频域子通道进行处理。一方面，每个频域子通道可以独立传输数据，从而提高了系统的灵活性。另一方面，因为每个频域子通道的独立性，使得高复杂度的数字处理器件和 FPGA 可以分布于多个不同的 DSP/FPGA片 /板中，同时只使用一个高速 DAC和一套模拟发射中频电路，节省了相关的器件和成本。

图 6是根据本发明的第六实施例的一种通信系统 600 的示意性电路框图。通信系统 600包括发射机和接收机。

图 6的发射机包括图 1、图 2、图 3或图 4的发射电路。该发射电路包括：数字接口电路 610、数字调制电路 620、第一频率搬移电路 630、第一合成器 540、第一数模转换器 650和上变频电路 660, 其与图 1的数字接口电路 110、数字调制电路 120、第一频率搬移电路 130、第一合成器 140、第一数模转换器 150和上变频电路 160类似，在此不再赘述。

该接收机包括：下变频电路 665、中频功率分配器 655、第二频率移电路 645、 Q个模数转换器 635、数字解调电路 625和数字接口电路 615。

下变频电路 665将在接收天线上接收的该射频信号转换为模拟信号。中频功率分配器 655将该模拟信号分解为 Q个并行的子模拟信号流。第二频率搬移电路 645将所述 Q个并行的子模拟信号流进行频率搬移。 Q个模数转换器 635对上述 Q个并行的子模拟信号流分别进行模数转换获得 Q个并行的数字信号流。数字解调电路 625对上述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号。数字接口电路 615将上述 Q个并行的解调信号合成第一数据，其中在应用中， Q可以等于N。

下面结合具体例子，更加详细地描述本发明的实施例。图 10是根据本发明的第十实施例的一种收发机的电路图。图 12是根据本发明的实施例的合成器的电路框图。图 10的收发机是图 5的收发机的例子。

参见图 10, 收发机的发射电路包括一个 DAC, 而收发机的接收电路包括 N个 ADC,即 ADC的数目为 DAC的数目的 N倍。收发机可分为三部分：数字调制解调部分、模拟中频部分和模拟射频部分，这里模拟中频部分和模拟射频部分，下面详细描述收发机的工作原理。

参见图 10, 在发射端，数字接口电路 1001在预定带宽（例如 5GHz ) 上获得数据并且将该数据分解为并行的 N路子数字信号流，每个子数字信号流占用的带宽小于该预定带宽。例如，如果将总带宽为 5GHz的数据分解为 4路数字信号流（即 4个子通道），则每路子数字信号流的带宽为 1.25GHz。举例来说，一个 4比特的数据可以被分成 4个 1比特，或者两个 2bit的数据可以被分成 4个 1比特，分别在 4个子通道中传输。

由 N个（例如， 4个）现场可编程门阵列（FPGA ) 1002-1005组成的数字调制电路接收上述 N路子数字信号流，并且对上述 N路子数字信号流进行调制，以获得 N路调制信号，其中 N个 FPGA 1002-1005与 N路子数字信号流——对应。根据本发明的实施例也可以采用专用集成电路 ( Application Specific Integrated Circuit, ASIC )等实现数字调制电路。

数据调制电路的工作原理如下： N个子数字信号流分别由 N个 FPGA

1002-1005独自进行处理。每个 FPGA的功能相同，各个子通道的 FPGA处理主要（采用单载波或多载波调制方式）完成对数字信号的调制。其中，对子数字信号流的调制包括并不限于信道编码、符号映射调制、 OFDM调制、脉沖成形、采样率转换、预加重、预均衡、峰均比抑制等。每个 FPGA可以包括：编码模块，用于对输入子数字信号流进行编码，例如，低密度奇偶校验（Low-density Parity-check, LDPC )编码；星座点映射模块，用于将输入的子数字信号流映射到对应的星座点，例如， 64相正交振幅调制（Quadrature Amplitude Modulation , QAM ); 快速傅立叶反变换 ( Inverse Fast Fourier Transform, IFFT )模块，用于对输入的子数字信号流进行傅里叶反变换，以将频域信号转换成时域信号；加窗模块，用于对输入的时域信号同时或者单独加时域窗和频域窗；成帧模块，用于在信号中插入前导序列等，以完成组帧功能；采样率变换模块，用于将采样率转变到 DAC的采样率。通过 FPGA 数字调制后，每个 FPGA输出的调制信号的中心频点在 1.2GHz, 有用信号占用的带宽为 0.5750GHz-1.8250GHz。

由 N个混频器 1006~1009以及 N个本地振荡器 fi~f_N组成的频率般移电路接收上述 N路调制信号，并且对上述 N路调制信号进行混频和频率搬移。例如，假设 N = 4, 如果每个 FPGA输出的调制信号的中心频点在 1.2GHz, 并且本地振荡器的频率选择 f^OGHz, f₂= 1.25GHz, f₃=2.5GHz, f₄=3.75GHz, 则经过频率搬移后，混频器 1006~1009输出的调制信号的中心频点分别变为 1.2GHz 、 1.45GHz 、 3.6GHz 和 4.95GHz , 总共占用的频带为 0.5750GHz-5.5750GHz, 并且相邻调制信号之间没有频带间隔。

合成器 1010将经过频率搬移后的上述 N路调制信号合并成大带宽信号。参见图 12, 合成器 1010可以包括加法器 1210和 SINC函数 1220。合成器 1010将数据流 1至数据流 N (经过频率搬移后的 N路调制信号）相加。例如， 4叚设 N = 4, 选择 ffOGHz, f₂=l.25GHz, f₃=2.5GHz, f₄=3.75GHz, 将 4 个子带的拼接成 5GHz的大带宽信号，也就是 0.5750GHz-5.5750GHz。 SINC 函数 1220 用于对合成的大带宽信号进行补偿，并将补偿后的信号输出到 DAC 1011。

DAC 1011从合成器 1010接收大带宽信号，并且对该大带宽信号进行数模转化获得模拟信号，并且将输出的模拟信号输出到上变频电路。

上变频电路接收 DAC 1011输出的模拟信号，并且将该模拟信号转换为射频信号，以便在天线上发送该射频信号，上变频电路可以包括模拟中频部分的上变频和模拟射频部分的上变频。具体而言，在模拟中频部分中， DAC 1011输出的模拟信号经过混频器 1012和本地振荡器进行模拟中频调制 (即第一次上变频），然后经过带通滤波器（Band Pass Filter, BPF ) 1013进行滤波，再经过放大器 1014进行放大，最后将放大后的模拟信号输出到模拟射频部分。在模拟射频部分中，从模拟中频部分输出的模拟信号经过混频器 1015和本地振荡器 f 进行上变频（第二次上变频 ), 经过放大器 1016进行放大，然后经过 BPF 1017进行滤波，再经过放大器 1018进行放大后，最后经过双工器 1019送入到天线 1020进行发射。

在接收端，天线 1020接收来自对端收发机发射的射频信号，该射频信号经过双工器 1019进入收发机的接收电路，然后经过 BPF 1049进行滤波，再经过放大器 1048进行射频放大，最后经过混频器 1047和本地振荡器 f 进行下变频，得到模拟中频信号。

模拟中频信号经过中频功率分配器 1046, 得到分别在 N个子信道中传输的 N个相同频点的并行子模拟信号流。每个子模拟信号流经过各自的放大器 1042~1045进行放大，然后经过 BPF 1038-1041进行滤波，再经过混频器 1034-1037和本地振荡器，~ΐ_Ν，进行频率移（中频下变频），将其般移到期望的频率上，最后经过 BPF 1030~1033进行滤波。经过各个中频处理后的各个子模拟信号的频点相同，也就是与发送端 FPGA输出信号的频点相同。

经过中频处理后的多个并行子数据流经过各自的 ADC进行采样得到各个子通道的子数字信号流（即离散采样信号），并输出到由 N个 FPGA组成的数字解调电路进行解调处理。

数字解调电路的工作原理如下：各个子通道的子数字信号流经过各自的 FPGA处理，得到各个子数字信号流对应的发送比特判决信号。各个子通道的 FPGA处理主要完成对数字信号的解调，包括单载波或多载波调制方式。其中，对数字信号的解调包括并不局限于信道估计、编码解调、采样率转换，同步，均衡等。每个 FPGA可以包括：采样率变换模块，用于将 ADC采样率变换到符号率的采样率；自动增益控制模块，用于通过对输入的信号功率进行估计，并调整模拟器件的增益；帧同步模块，用于完成帧同步功能；频偏估计与补偿模块，用于对载波频偏和采样频率频偏进行估计和补偿； FFT 模块，用于将时域信号转换成频域信号；信道估计模块，用于完成信道估计，从而对信号实现相干检测；残余频偏估计与补偿模块，用于对残留的载波频偏和采样频率频偏进行估计和补偿；相噪消除模块，用于对射频器件引入的相位噪声进行消除；解码模块，用于完成数据的解码。

经过 FPGA 处理的多个子通道的发送比特判决信号经过数字接口电路 1001 , 合成得到一个高速的接收判决信号。

图 11是根据本发明的第十一实施例的一种收发机的电路图。图 11的收发机中的发射电路是图 2的实施例的例子。

与图 10 的实施例不同的是，图 11 收发机的发射电路可以包括 M 个 DAC, 而接收电路的 ADC的数目为 N*M, 即 ADC的数目为 DAC的数目的 N倍。

参见图 11 , 在发射端，数字接口电路 1101在预定带宽（例如， 5GHz ) 上获得数据并且将该数据分解为并行的 M*N路子数字信号流，每个子数字信号流占用的带宽小于该预定带宽。例如，如果将总带宽为 5GHz的数据分解为 2*N路子数字信号流（即 2*N个子通道 ), 则每路子数字信号流的带宽为 5/(2*N)GHz。

由 2*N个 FPGA 1102-1105组成的数字调制电路接收 2*N路子数字信号流，并且对上述 2*N路子数字信号流进行调制，以获得 2*N路调制信号，其中 2*N个 FPGA 1102-1105与 2*N路子数字信号流——对应。每个 FPGA 输出的调制信号的中心频点在 1.2GHz ( iFli N = 2 ), 有用信号占用的带宽为 0.5750GHz- 1.8250GHz。

由 N个混频器 1106~1107以及频率为 ~ 的 N个本地振荡器 fi~f_N组成的频率搬移电路接收 N个 FPGA 1102-1103输出的 N路调制信号，并且对上述 N路调制信号进行混频和频率般移。由另外 N个混频器 1108~1109以及频率为 ~f_N的 N 个本地振荡器组成的频率移电路接收 N 个 FPGA 1104-1105输出的 N路调制信号，并且对上述 N路调制信号进行混频和频率搬移。例如，假设 N = 2, 如果每个 FPGA输出的调制信号的中心频点在 1.2GHz, 并且本地振荡器的频率选择 ffOGHz, f₂=1.25GHz, 则经过频率般移后，混频器 1106~1109输出的调制信号的中心频点分别变为 1.2GHz、 2.45GHz、 1.2GHz和 2.45GHz。

合成器 1110将经过 N个混频器 1006~1007进行频率搬移后的 N路调制信号合并成大带宽信号。合成器 1111将经过 N个混频器 1008~1009进行频率搬移后的 N 路调制信号合并成大带宽信号。例如，假设 N = 2, 选择 f^OGHz, f₂=1.25GHz, 合成器 1110和合成器 1111各自将 2个子带拼接成 2.5GHz的大带宽信号，也就是 0.5750GHz-3.0750GHz,并且相邻调制信号之间没有频带间隔。

DAC 1111和 DAC 1112分别从合成器 1110和合成器 1111接收两个大带宽信号，对这两个大带宽信号进行数模转化获得模拟信号，并且将输出的模拟信号输出到上变频电路。

上变频电路接收 DAC 1111和 DAC 1112输出的模拟信号，并且将模拟信号转换为射频信号，以便在天线上发送该射频信号。具体而言，在模拟中频部分中， DAC 1111和 DAC1112输出的模拟信号分别经过 BPF 1113和 BPF 1114进行滤波，经过混频器 1115和本地振荡器 &以及混频器 1116和本地振荡器 g_m进行中频上变频和频率般移，然后经过 BPF 1117和 BPF 1118进行滤波，再经过放大器 1119和放大器 1120进行放大，最后利用中频功率合成器 1116将放大器 1119和放大器 1120输出的和放大的两个模拟信号进行合成处理后输出到模拟射频部分，其中

g_m之间的差为 2.5GHz, 以便中频功率合成器 1116 将两个模拟信号的拼接成 5GHz 的大带宽信号，即 0.5750GHz-5.5750GHz。图 11的模拟射频部分包括混频器 1121、本地振荡器 f_c、放大器 1122、 BPF 1123和放大器 1124, 与图 10的模拟射频部分的各个单元类似，在此不再赘述。最后，模拟射频部分的输出经过双工器 1125送入到天线 1126进行发射。

图 11的收发机中的接收电路的放大器 1127、混频器 1128和本地振荡器 f_c、中频功率分配器 1129、放大器 1130-1133, BPF 1134-1137, BPF 1142-1145, ADC 1146~1149和 FPGA 1150~1153的功能与图 10的接收电路的各个单元类似，在此不再赘述。图 11的接收电路与图 10的接收电路不同的是，混频器 1138~1139和频率为 +_&的本地振荡器对 BPF 1134~1135的输出进行频率搬移，而混频器 1140~1141和频率为 f_m+g_m的本地振荡器对 BPF 1136-1137的输出进行频率搬移。

图 7A和图 7B分别是根据本发明的第七实施例的一种发射电路和接收电路的电路图。图 7 A和图 7B的发射电路和接收电路是图 4的实施例的例子。

图 7A的实施例的发射电路在 H极化和 V极化分别对大带宽信号进行调制得到 H极化信号和 V极化信号，然后通过双极化天线分别将 H和 V极化信号发送出去，图 7B的接收电路从双极化天线接收并解调出 H极化信号和 V极化信号。

发射电路的天线 720和接收电路的天线 770为双极化天线，数字调制电路分别在 H极化和 V极化上对 N路子数字信号流进行调制。图 7A的实施例包括两个 DAC 711和 DAC 731 , 分别对应于 H极化和 V极化。

参见图 7A, 在发射端，对应于 H极化，数字接口电路 701分别在预定带宽（例如， 5GHz )上获得数据并且将该数据分解为并行的 N路子数字信号流。同样，对应于 DAC 731 , 数字接口电路 701可以得到 N路子数字信号流。

与 H极化对应的发射电路包括： N个 FPGA 702-705、 N个混频器 706~709 和频率为 ~^的本地振荡器、合成器 710、 DAC 711、 BPF 713、放大器 714、混频器 715和频率为 f 的本地振荡器、放大器 716、 BPF 717以及放大器 718, 这些单元的功能与图 10的发射电路对应单元类似，在此不再赘述。与 V极化对应的发射电路包括： N个 FPGA 722-725, N个混频器 726~729和频率为 ~f_N的本地振荡器、合成器 730、 DAC 731、 BPF 733, 放大器 734、混频器 735和频率为 ½的本地振荡器、放大器 736、 BPF 737以及放大器 738, 同样，这些单元与图 10的发射电路的对应单元类似，在此不再赘述。与图 10的发射电路不同的是，放大器 718和放大器 738分别将 H极化信号和 V极化信号发送给耦合器（ OMT ) 719, 耦合器 719将 H极化信号和 V 极化信号转换为双极化信号输出给双极化 720天线。

参见图 7B, 在接收端，耦合器 769将从双极化天线 770接收到的双极化信号转换成 H极化信号和 V极化信号。

与 H极化对应的接收电路包括： BPF 768、放大器 767、混频器 766和本地振荡器 fRF、中频功率分配器 765、放大器 761~764、 BPF 757~760、混频器 753~756和频率为，~ΐ_Ν，的本地振荡器 BPF 749-752, ADC 745-748和 FPGA 741-744, 这些单元与图 10的接收电路的各个单元类似，在此不再赘述。与 V极化对应的接收电路包括： BPF 798、放大器 797、混频器 796和本地振荡器 fRF、中频功率分配器 785、放大器 791~794、 BPF 787~790、混频器 783~786和频率为，~ΐ_Ν，的本地振荡器、 BPF 779-782, ADC 775-778 和 FPGA 771~774, 这些单元与图 10的接收电路的各个单元类似，在此不再赘述。与图 10的接收电路不同的是，耦合器 769接收双极化天线 770接收的双极化信号，将双极化信号转换成 H极化信号和 V极化信号，并且分别输出给放大器 768和放大器 798。

图 8A和图 8B分别是根据本发明的第八实施例的一种发射电路和接收电路的电路图。图 8 A和图 8B的发射电路和接收电路是图 3的实施例的例子。

图 8A实施例的发射电路对应于多个天线 1~天线 M, 图 8B的接收电路对应于多个天线 1~天线 N。

在发射端，对应于每根天线，分别对大带宽信号进行调制，然后通过每根天线发送出去。在接收端，对应于每根天线，对多路信号进行相应的接收和解调。

参见图 8A, 在发射端，对应于每根天线，数字接口电路 701分别在预定带宽（例如， 5GHz )上获得数据并且将该数据分解为并行的 N路子数字信号流。

对应于天线 1 ,发射电路包括： N个 FPGA 802~805、 N个混频器 806~809 和频率为 fi~f_N的本地振荡器、合成器 810、 D AC 811 , 混频器 812和频率为 f_IF的本地振荡器、 BPF 813、放大器 814、混频器 815和频率为的本地振荡器、放大器 816、 BPF 817以及放大器 818, 这些单元的功能与图 10的发射电路对应单元类似，在此不再赘述。对应于天线 M, 发射电路包括： N个 FPGA 802-805 , N个混频器 826~829和频率为 f^f_N的本地振荡器、合成器 830、 DAC 831、混频器 832和频率为 f_IF的本地振荡器、 BPF 833、放大器 834、混频器 835和频率为 fRF的本地振荡器、放大器 836、 BPF 837以及放大器 838,这些单元的功能与图 10的发射电路对应单元类似，在此不再赘述。与图 10的发射电路不同的是，放大器 818和放大器 838分别输出射频信号给天线 1和天线 M。由上可见，对应于天线 1 的发射电路的子数字信号流与对应于天线 M 的发射电路的子数字信号流采用相同的 FPGA进行数字调制。例如， FPGA 802输出的两路调制信号分别输出到混频器 806和混频器 826,混频器 FPGA 803输出的两路调制信号分别输出到混频器 807和混频器 827, 等等。

参见图 8B, 在接收端，对应于天线 1的接收电路包括： BPF 868、放大器 867、混频器 866和本地振荡器 fRp、中频功率分配器 865、放大器 861~764、 BPF 857-760, 混频器 853~856和频率为，~ΐ_Ν，的本地振荡器 BPF 849-752, ADC 845-848和 FPGA 841~844,这些单元与图 10的接收电路的各个单元类似，在此不再赘述。对应于天线 N的接收电路包括： BPF 898、放大器 897、混频器 896和本地振荡器 fRp、中频功率分配器 895、放大器 891~894、 BPF 897-890,混频器 883~886和频率为，~ΐ_Ν，的本地振荡器 BPF 879-882, ADC 875-878和 FPGA 841~844, 这些单元与图 10的接收电路的各个单元类似，在此不再赘述。与图 10的接收电路不同的是，放大器 868和放大器 898分别从天线 1和天线 N接收射频信号。

由上可见，对应于天线 1的接收电路的子数字信号流与对应于天线 N的接收电路的子数字信号流采用相同的 FPGA进行数字解调。例如， ADC 845 和 ADC875均输出数字信号给 FPGA 841进行数字解调， ADC 846和 ADC 876均输出数字信号给 FPGA 842进行数字解调，等等。

图 9A和图 9B分别是根据本发明的第九实施例的一种发射电路和接收电路的电路图。图 9A的发射电路和接收电路是图 3和图 4结合的例子。

图 9A的实施例包括分别对应于多根双极化天线 1~双极化天线 M的发射电路，图 9B的实施例包括分别对应于多根双极化天线 1~双极化天线 N的接收电路，并且每根双极化天线对应的发射电路在 H极化和 V极化分别对大带宽信号进行调制得到 H极化信号和 V极化信号，然后通过双极化天线分别将 H和 V极化信号发送出去，每根双极化天线对应的接收电路从双极化天线接收并解调出 H极化信号和 V极化信号。

在发射端，双极化天线 1对应的发射电路包括：与 H极化对应的发射电路和与 V极化对应的发射电路。与 H极化对应的发射电路包括： N个 FPGA 902-905, N个混频器 906~909和频率为 fi~f_N的本地振荡器、合成器 910、 DAC 911、混频器 912和本地振荡器 fip、 BPF 913、放大器 914、混频器 915 和频率为 fRp的本地振荡器、放大器 916、 BPF 917和放大器 918,放大器 918 连接到耦合器 919,耦合器 919连接到天线 920,这些单元的功能与图 7A的发射电路对应单元类似，在此不再赘述。与 V极化对应的发射电路包括： N 个 FPGA 902' -905 \ N个混频器 926~929和频率为 ~ 的本地振荡器、合成器 930、 DAC 931、混频器 932和本地振荡器 f_1F、 BPF 933、放大器 934、混频器 935和频率为 f 的本地振荡器、放大器 936、 BPF 937和放大器 938, 放大器 938连接到耦合器 919, 耦合器 919连接到天线 920, 这些单元与图 7B的发射电路的对应单元类似，在此不再赘述。

在发射端，双极化天线 M对应的发射电路包括：与 H极化对应的发射电路和与 V极化对应的发射电路。与 H极化对应的发射电路包括： N个 FPGA 902-905 , N个混频器 906，~909，和频率为 f^f_N的本地振荡器、合成器 910，、 DAC 911，、混频器 912，和本地振荡器、 BPF 913，、放大器 914，、混频器 915，和频率为 fRp的本地振荡器、放大器 916，、 BPF 917，以及放大器 918，，放大器 918，连接到耦合器 919，，耦合器 919，连接到天线 920，，这些单元的功能与图 7A的发射电路对应单元类似，在此不再赘述。与 V极化对应的发射电路包括： N个 FPGA 902，~905，、 N个混频器 926，~929，和频率为 f f_N的本地振荡器、合成器 930、 DAC 931、混频器 932，和本地振荡器、 BPF 933，、放大器 934，、混频器 935，和频率为 fRp的本地振荡器、放大器 936，、 BPF 937' 以及放大器 938，，放大器 938，连接到耦合器 919，，耦合器 919，连接到天线 920' , 这些单元与图 7B的发射电路的对应单元类似，在此不再赘述。

在接收端，双极化天线 1对应的接收电路包括：与 H极化对应的接收电路和与 V极化对应的接收电路。与 H极化对应的接收电路包括： BPF 968、放大器 967、混频器 966和本地振荡器 fRp、中频功率分配器 965、放大器 961-964, BPF 957-960, 混频器 953~956和频率为，~ΐ_Ν，的本地振荡器 BPF 949-952, ADC 945-948和 FPGA 941~944, 这些单元与图 7A的接收电路的各个单元类似，在此不再赘述。与 V极化对应的接收电路包括： BPF 998、放大器 997、混频器 996和本地振荡器 ½、中频功率分配器 995、放大器 991-994, BPF 987-990,混频器 983~986和频率为，~ΐ_Ν，的本地振荡器、 BPF 979-982, ADC 975-978和 FPGA 941 ' -944' , 这些单元与图 7B的接收电路的各个单元类似，在此不再赘述。

在接收端，双极化天线 N对应的接收电路包括：与 H极化对应的接收电路和与 V极化对应的接收电路。与 H极化对应的接收电路包括： BPF 968'、放大器 967，、混频器 966，和本地振荡器 fRp、中频功率分配器 965，、放大器 961-964 \ BPF 957，~960，、混频器 953，~956，和频率为，~ΐ_Ν，的本地振荡器 BPF 949，~952，、 ADC 945，~948，和 FPGA 941 ' -944' , 这些单元与图 7Β的接收电路的各个单元类似，在此不再赘述。与 V极化对应的接收电路包括： BPF 998，、放大器 997，、混频器 996，和本地振荡器 fRp、中频功率分配器 995，、放大器 991，~994，、 BPF 987，~990，、混频器 983，~986，和频率为，~ΐ_Ν，的本地振荡器、 BPF 979，~982，、 ADC 975，~978，和 FPGA 941~944, 这些单元与图 7Β的接收电路的各个单元类似，在此不再赘述。

上面描述了根据本发明实施例的发射电路、收发机和通信系统，下面分别结合图 13至图 15描述根据本发明实施例的发射数据的方法和传输数据的方法。

图 13是根据本发明的第十二实施例的一种发射数据的方法的示意性流程图。该发射数据的方法包括如下内容。

1310, 在预定带宽上获得待发送的第一数据，并且将第一数据分解为并行的 Ν路第一子数字信号流，上述 Ν路第一子数字信号流中的每个第一子数字信号流占用的带宽小于该预定带宽， Ν为正整数。

1320, 对上述 Ν路第一子数字信号流进行调制，以获得 Ν路第一调制信号。

1330,对上述 Ν路第一调制信号进行频率搬移，其中经过频率搬移后的上述 Ν路第一调制信号中的相邻第一调制信号之间没有频带间隔。

1340, 将经过频率搬移后的上述 Ν路第一调制信号中的 Μ路第一调制信号合并成第一带宽信号， Μ为正整数。

1350, 对第一带宽信号进行数模转化获得第一模拟信号。

1360,将第一模拟信号转换为射频信号，以便在天线上发送该射频信号。根据本发明的实施例可以将数据分解为并行的多路子数字信号流，分别对多路子数字信号流进行调制和频率搬移，然后合并成大带宽信号，再使用一个数模转换器将该大带宽信号转换成模拟信号，最后经过上变频转换成射频信号。由于本发明的实施例可以将大带宽划分成多个子带，并且在发送端和接收端独立对多路子数字信号流进行处理，因而在数模转换后无需对模拟信号进行复杂的后处理，能够降低收发机信号处理的复杂度，从而提高了系统性能。可选地，作为另一实施例，图 13的方法还包括：将经过频率般移后的上述 N路第一调制信号中的 L路第一调制信号合并成第二带宽信号，其中该 L路第一调制信号与该 M路第一调制信号不同；对第二带宽信号进行数模转化获得第二模拟信号，其中在 1360 中，可以将第一模拟信号和第二模拟信号合并成该射频信号。

可选地，作为另一实施例，图 13的方法还包括：在将第一模拟信号和第二模拟信号合并成该射频信号之前，分别对第一模拟信号和第二模拟信号进行频率搬移。

可选地，作为另一实施例，图 13的方法还包括：在该预定带宽上获得待发送的第二数据，并且将第二数据分解为并行的 N路第二子数字信号流，其中上述 N路第二子数字信号流中的每个第二子数字信号流占用的带宽小于该预定带宽，其中 M = N; 对上述 N路第二子数字信号流进行调制，以获得 N路第二调制信号，对上述 N路第二调制信号进行频率搬移，其中经过频率搬移后的上述 N路第二调制信号中的相邻第二调制信号之间没有频带间隔；将经过频率搬移后的上述 N路第二调制信号合并成第二带宽信号；对第二带宽信号进行数模转化获得第二模拟信号；其中在 1360 中，将第一模拟信号转换为第一射频信号，以便在第一天线上发送第一射频信号，并且将第二模拟信号转换为第二射频信号，以便在第二天线上发送第二射频信号。

在 1320中，可以采用 N个调制器分别对上述 N个第一子数字信号流进行调制，并且采用上述 N个调制器分别对上述 N个第二子数字信号流进行调制。

根据本发明的实施例，该天线为双极化天线，在 1320中，可以在 H极化上对上述 N路第一子数字信号流进行调制，其中 M = N, 其中图 13的方法还包括：在该预定带宽上获得待发送的第二数据，并且将第二数据分解为并行的 K路第二子数字信号流，该 K路第二子数字信号流中的每个第二子数字信号流占用的带宽小于该预定带宽，其中 K为正整数；在 V极化上对该 K路第二子数字信号流进行调制，以获得 K路第二调制信号；对该 K路第二调制信号进行频率般移，其中经过频率般移后的该 K路第二调制信号中的相邻第二调制信号之间没有频带间隔；将经过频率搬移后的该 K路第二调制信号合并成第二带宽信号；对第二带宽信号进行数模转化获得第二模拟信号；其中在 1360 中，可以将第一模拟信号转换为第一射频信号，接收第二模拟信号，并且将第二模拟信号转换为第二射频信号，并且将第一射频信号和第二射频信号进行耦合，以便在该双极化天线上发送第一射频信号和第二射频信号。

在 1320中，可以采用 N个调制器分别对上述 N个第一子数字信号流进行调制，并且采用 K个调制器分别对该 K个第二子数字信号流进行调制。

在 1340中，可以采用加法器将经过频率般移的上述 N个第一调制信号相加，以合并成第一宽带信号。

根据本发明的实施例， N至少为 4, 第一数据为至少一个二进制数字信号流。

图 14的传输数据的方法包括接收数据的方法和图 13该的发射数据的方法，其中接收数据的方法包括如下内容。

1410, 将在接收天线上接收的射频信号转换为模拟信号。

1420, 将该模拟信号分解为 Q个并行的子模拟信号流。

1430, 将上述 Q个并行的子模拟信号流进行频率搬移。

1440, 对上述 Q个并行的子模拟信号流分别进行模数转换获得 Q个并行的数字信号流。

1450, 对上述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号。

1460, 将上述 Q个并行的解调信号合成第二数据，其中在应用中 Q可以等于 N。

图 15是根据本发明的第十四实施例的一种通信方法的示意性流程图。图 15的通信方法包括接收数据的方法和如图 13该的发射数据的方法，其中上述接收数据的方法包括如下内容。

1510, 将在接收天线上接收的该射频信号转换为模拟信号。

1520, 将该模拟信号分解为 N个并行的子模拟信号流。

1530, 将上述 N个并行的子模拟信号流进行频率搬移。

1540, 对上述 N个并行的子模拟信号流分别进行模数转换获得 N个并行的数字信号流。

1550, 对上述 N个并行数字信号流进行解调处理，获得 N个并行的解调信号。

1560, 将上述 N个并行的解调信号合成第一数据。

与现有的通过频域方法或时域方法来提高 DAC/ADC处理速度的技术方案相比，本发明的实施例在对信号处理时复杂度小，信号不容易失真，不存在对多个 DAC/ADC的联合控制。与现有降低信号带宽的技术方案相比，本发明降低了 DAC数目，以及对发送端的模拟中射频处理器件需求。与现有的频域多通道技术相比，不需要在每个通道之间保留保护带。另一方面，可以对频带自由的划分，不受限制、系统各扩展性强。另外，本发明的实施例提供了完整的——对应的发送和接收方案，并且支持具备多极化和 /或多天线的系统。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和筒洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括： U盘、移动硬盘、只读存储器（ ROM , Read-Only Memory )、随机存取存储器（RAM, Random Access Memory ), 磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims

权利要求

1、一种发射电路，其特征在于，包括；

数字接口电路，用于在预定带宽上获得待发送的第一数据，并且将所述第一数据分解为并行的 N路第一子数字信号流，所述 N路第一子数字信号流中的每个第一子数字信号流占用的带宽小于所述预定带宽， N为大于 1的正整数；

数字调制电路，用于接收所述 N路第一子数字信号流，并且对所述 N 路第一子数字信号流进行调制，以获得 N路第一调制信号；

第一频率搬移电路，用于接收所述 N路第一调制信号，并且对所述 N 路第一调制信号进行频率搬移使得经过频率搬移后的所述 N路第一调制信号中的相邻第一调制信号之间没有频带间隔；

第一合成器，用于将经过频率搬移后的所述 N路第一调制信号中的 M 路第一调制信号合并成第一带宽信号，所述 M为小于或等于 N的正整数；第一数模转换器，用于接收所述第一带宽信号，并且对所述第一带宽信号进行数模转化获得第一模拟信号；

第一上变频电路，用于接收所述第一模拟信号，并且将所述第一模拟信号转换为射频信号，以便在天线上发送所述射频信号。

2、根据权利要求 1所述的发射电路，其特征在于，还包括：

第二合成器，用于将经过频率搬移后的所述 N路第一调制信号中的 L 路第一调制信号合并成第二带宽信号，其中所述 L路第一调制信号与所述 M 路第一调制信号不同，所述 L为正整数， L与 M之和小于或等于 N;

第二数模转换器，用于接收所述第二带宽信号，并且对所述第二带宽信号进行数模转化获得第二模拟信号，

其中所述上变频电路用于接收所述第一模拟信号和所述第二模拟信号，并且将所述第一模拟信号和所述第二模拟信号合并成所述射频信号。

3、根据权利要求 2所述的发射电路，其特征在于，所述上变频电路还用于在将所述第一模拟信号和所述第二模拟信号合并成所述射频信号之前，分别对所述第一模拟信号和所述第二模拟信号进行频率搬移。

4、根据权利要求 1所述的发射电路，其特征在于，

所述数字接口电路还用于在所述预定带宽上获得待发送的第二数据，并且将所述第二数据分解为并行的 N路第二子数字信号流，其中所述 N路第二子数字信号流中的每个第二子数字信号流占用的带宽小于所述预定带宽；数字调制电路还用于接收所述 N路第二子数字信号流，并且对所述 N 路第二子数字信号流进行调制，以获得 N路第二调制信号，

其中所述发射电路还包括：

第二频率搬移电路，用于接收所述 N路第二调制信号，并且对所述 N 路第二调制信号进行频率搬移，其中经过频率般移后的所述 N路第二调制信号中的相邻第二调制信号之间没有频带间隔；

第二合成器，将经过频率搬移后的所述 N路第二调制信号中的 P路信号合并成第二带宽信号，所述 P为小于或等于 N的正整数；

第二数模转换器，用于接收所述第二带宽信号，并且对所述第二带宽信号进行数模转化获得第二模拟信号；

其中所述第一上变频电路具具体用于接收所述第一模拟信号，并且将所述第一模拟信号转换为第一射频信号，以便在第一天线上发送第一射频信号；

所述发射电路还包括第二上变频电路，所述第二上变频电路具体用于接收所述第二模拟信号，并且将所述第二模拟信号转换为第二射频信号，以便在第二天线上发送第二射频信号。

5、根据权利要求 4的发射电路，其特征在于，所述数字调制电路包括 N个调制器，所述 N个调制器分别对所述 N个第一子数字信号流进行调制，并且所述 N个调制器还用于分别对所述 N个第二子数字信号流进行调制。

6、根据权利要求 1的发射电路，其特征在于，所述天线为双极化天线，所述双极化天线包括 H极化与 V极化天线；

所述数字接口电路还用于在所述预定带宽上获得待发送的第二数据，并且将所述第二数据分解为并行的 K路第二子数字信号流，所述 K路第二子数字信号流中的每个第二子数字信号流占用的带宽小于所述预定带宽， K为正整数；

其中所述发射电路还包括：

第二数字调制电路，用于接收所述 K路第二子数字信号流，并且在 V 极化上对所述 K路第二子数字信号流进行调制，以获得 K路第二调制信号 ,Κ 为大于 1的正整数；

第二频率搬移电路，用于接收所述 κ路第二调制信号，并且对所述 Κ 路第二调制信号进行频率搬移，其中经过频率般移后的所述 K路第二调制信号中的相邻第二调制信号之间没有频带间隔；

第二合成器，将经过频率搬移后的所述 K路第二调制信号中的至少两路信号合并成第二带宽信号；

其中所述发射电路还包括：

第二上变频电路，用于接收所述第二模拟信号，并且将所述第二模拟信号转换为第二射频信号；

耦合器，用于将所述第一射频信号和所述第二射频信号进行耦合，以便在所述双极化天线上分别发送所述第一射频信号和所述第二射频信号，其中在 H极化上发送所述第一射频信号 ,V极化上发送所述第二射频信号。

7、根据权利要求 6的发射电路，其特征在于，所述数字调制电路，所述数字调制电路包括 Ν加 Κ个调制器，其中 Ν个所述调制器分别对所述 Ν个第一子数字信号流进行调制，所述 Κ个调制器分别对所述 Κ个第二子数字信号流进行调制。

8、根据权利要求 1至 7所述的发射电路，其特征在于，所述第一合成器包括加法器，所述加法器用于将经过频率般移的所述 Ν个第一调制信号相加，以合并成第一宽带信号。

9、根据权利要求 1至 8 中的任一项所述的发射电路，其特征在于， Ν 至少为 4, 所述第一数据为至少一个二进制数字信号流。

10、一种收发机，其特征在于，包括：接收电路和如权利要求 1至 9所述的发射电路，

其中所述接收机电路，包括：下变频电路，用于将在接收天线上接收的射频信号转换为模拟信号；

中频功率分配器，用于将所述模拟信号分解为 Q 个并行的子模拟信号流;

第二频率搬移电路，用于将所述 Q 个并行的子模拟信号流进行频率搬移；

Ν个模数转换器，用于对所述 Q个并行的子模拟信号流分别进行模数转换获得 Ν个并行的数字信号流；数字解调电路，对所述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号；

数字接口电路，将所述 Q个并行的解调信号合成第二数据。

11、一种通信系统，其特征在于，所述通信系统包括发射机和接收机，所述发射机包括如权利要求 1至 9所述的发射电路；

所述接收机，包括：下变频电路，用于将在接收天线上接收的所述射频信号转换为模拟信号；

中频功率分配器，用于将所述模拟信号分解为 N 个并行的子模拟信号流;

第二频率搬移电路，用于将所述 N 个并行的子模拟信号流进行频率搬移；

N个模数转换器，用于对所述 N个并行的子模拟信号流分别进行模数转换获得 N个并行的数字信号流；

数字解调电路，对所述 N个并行数字信号流进行解调处理，获得 N个并行的解调信号；

数字接口电路，将所述 N个并行的解调信号合成所述第一数据。

12、一种发射数据的方法，其特征在于，包括：

在预定带宽上获得待发送的第一数据，并且将所述第一数据分解为并行的 N路第一子数字信号流，所述 N路第一子数字信号流中的每个第一子数字信号流占用的带宽小于所述预定带宽， N为大于 1的正整数；

对所述 N路第一子数字信号流进行调制，以获得 N路第一调制信号；对所述 N路第一调制信号进行频率搬移，使得经过频率搬移后的所述 N 路第一调制信号中的相邻第一调制信号之间没有频带间隔；

将经过频率搬移后的所述 N路第一调制信号中的 M路第一调制信号合并成第一带宽信号， M为小于或等于 N的正整数；

对所述第一带宽信号进行数模转化获得第一模拟信号；

将所述第一模拟信号转换为射频信号，以便在天线上发送所述射频信号。

13、根据权利要求 12所述的方法，其特征在于，还包括：

将经过频率搬移后的所述 N路第一调制信号中的 L路第一调制信号合并成第二带宽信号，其中所述 L路第一调制信号与所述 M路第一调制信号不同，所述 L为正整数， L与 M之和小于或等于 N;

对所述第二带宽信号进行数模转化获得第二模拟信号，

所述方法还包括：

将所述第一模拟信号和所述第二模拟信号合并成所述射频信号。

14、根据权利要求 13所述的方法，其特征在于，还包括：

在将所述第一模拟信号和所述第二模拟信号合并成所述射频信号之前，分别对所述第一模拟信号和所述第二模拟信号进行频率搬移。

15、根据权利要求 11所述的方法，其特征在于，还包括：

在所述预定带宽上获得待发送的第二数据，并且将所述第二数据分解为并行的 N路第二子数字信号流，其中所述 N路第二子数字信号流中的每个第二子数字信号流占用的带宽小于所述预定带宽；

对所述 N路第二子数字信号流进行调制，以获得 N路第二调制信号，对所述 N路第二调制信号进行频率搬移，使得经过频率搬移后的所述 N 路第二调制信号中的相邻第二调制信号之间没有频带间隔；

将经过频率搬移后的所述 N路第二调制信号中的 P路信号合并成第二带宽信号，所述 P为小于或等于 N的正整数；

对所述第二带宽信号进行数模转化获得第二模拟信号；

所述方法还包括：

将所述第二模拟信号转换为第二射频信号，以便在第二天线上发送第二射频信号。

16、根据权利要求 15的方法，其特征在于，所述对所述 N路第一子数字信号流进行调制，包括：

采用 N个调制器分别对所述 N个第一子数字信号流进行调制，其中所述对所述 N路第二子数字信号流进行调制，包括：

采用所述 N个调制器分别对所述 N个第二子数字信号流进行调制。

17、根据权利要求 12的方法，其特征在于，所述天线为双极化天线，所述双极化天线包括 H极化与 V极化天线，所述对所述 N路第一子数字信号流进行调制，该方法还包括：

在所述预定带宽上获得待发送的第二数据，并且将所述第二数据分解为并行的 K路第二子数字信号流，所述 K路第二子数字信号流中的每个第二子数字信号流占用的带宽小于所述预定带宽，其中 K为为大于 1的正整数；在 V极化上对所述 K路第二子数字信号流进行调制，以获得 K路第二调制信号；

对所述 K路第二调制信号进行频率搬移，其中经过频率搬移后的所述 K 路第二调制信号中的相邻第二调制信号之间没有频带间隔；

将经过频率搬移后的所述 K路第二调制信号中的至少两路信号合并成第二带宽信号；

对所述第二带宽信号进行数模转化获得第二模拟信号；

则所述方法还包括：

接收所述第二模拟信号，并且将所述第二模拟信号转换为第二射频信号；

将所述第一射频信号和所述第二射频信号进行耦合，以便在所述双极化天线上分别发送所述第一射频信号和所述第二射频信号，其中在 H极化上发送所述第一射频信号 ,V极化上发送所述第二射频信号。

18、根据权利要求 17的方法，其特征在于，

所述对所述 Ν路第一子数字信号流进行调制，包括：

采用 Ν个调制器分别对所述 Ν个第一子数字信号流进行调制，其中所述对所述 Κ路第二子数字信号流进行调制，包括：

采用 Κ个调制器分别对所述 Κ个第二子数字信号流进行调制。

19、根据权利要求 12至 18所述的方法，其特征在于，所述将经过频率搬移后的所述 Ν路第一调制信号中的 Μ路第一调制信号合并成第一带宽信号，包括：

采用加法器将经过频率搬移的所述 Ν个第一调制信号相加，以合并成第一宽带信号。

20、根据权利要求 12至 19中的任一项所述的方法，其特征在于， Ν至少为 4, 所述第一数据为至少一个二进制数字信号流。

21、一种传输数据的方法，其特征在于，包括：接收数据的方法和如权利要求 12至 20所述的发射数据的方法，

其中所述接收数据的方法，包括：

将在接收天线上接收的射频信号转换为模拟信号；

将所述模拟信号分解为 Q个并行的子模拟信号流；

将所述 Q个并行的子模拟信号流进行频率搬移；对所述 Q个并行的子模拟信号流分别进行模数转换获得 Q个并行的数字信号流；

对所述 Q个并行数字信号流进行解调处理，获得 Q个并行的解调信号；将所述 Q个并行的解调信号合成第二数据。

22、一种通信方法，其特征在于，包括：接收数据的方法和如权利要求 12至 20所述的发射数据的方法；

其中所述接收数据的方法，包括：

将在接收天线上接收的所述射频信号转换为模拟信号；

将所述模拟信号分解为 N个并行的子模拟信号流；

将所述 N个并行的子模拟信号流进行频率搬移；

对所述 N个并行的子模拟信号流分别进行模数转换获得 N个并行的数字信号流；

对所述 N个并行数字信号流进行解调处理，获得 N个并行的解调信号；将所述 N个并行的解调信号合成所述第一数据。