WO2015019707A1 - 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2015019707A1
WO2015019707A1 PCT/JP2014/065712 JP2014065712W WO2015019707A1 WO 2015019707 A1 WO2015019707 A1 WO 2015019707A1 JP 2014065712 W JP2014065712 W JP 2014065712W WO 2015019707 A1 WO2015019707 A1 WO 2015019707A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
carbide semiconductor
semiconductor substrate
substrate
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/065712
Other languages
English (en)
French (fr)
Inventor
拓 堀井
良輔 久保田
増田　健良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to US14/910,182 priority Critical patent/US10050109B2/en
Priority to EP14834133.2A priority patent/EP3035371B1/en
Priority to CN201480043442.2A priority patent/CN105453220B/zh
Publication of WO2015019707A1 publication Critical patent/WO2015019707A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3408—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/81—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials of structures exhibiting quantum-confinement effects, e.g. single quantum wells; of structures having periodic or quasi-periodic potential variation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2904—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2924—Structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H10P30/2042—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors into crystalline silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/208—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically inactive species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/222—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments

Definitions

  • the present invention relates to a silicon carbide semiconductor substrate, a method for manufacturing the same, and a method for manufacturing a silicon carbide semiconductor device, and more particularly, a silicon carbide semiconductor substrate having high flatness even when heat-treated at a high temperature, a method for manufacturing the same, and a silicon carbide semiconductor device. It relates to the manufacturing method.
  • SiC silicon carbide
  • the silicon carbide semiconductor substrate is being increased in diameter.
  • the outer diameter of the silicon carbide semiconductor substrate is, for example, about 6 inches, the flatness of the silicon carbide semiconductor substrate is impaired.
  • JP 2012-214376 describes a SiC having a diameter of at least about 75 millimeters (3 inches), a strain of less than about 5 ⁇ m, a warp of less than about 5 mm, and a TTV of less than about 2.0 ⁇ m.
  • a wafer is described. Specifically, by slicing the SiC boule into a wafer and starting the lapping process using a downward force that is less than the downward force required to fold the wafer on a double-sided wrapper. It is described that wafers with low distortion, warpage and TTV can be produced.
  • the silicon carbide semiconductor substrate whose flatness deteriorates due to heat treatment at a high temperature has been confirmed.
  • doping in a method for manufacturing a silicon carbide semiconductor device is performed by ion implantation at a high temperature, but a silicon carbide semiconductor substrate having poor flatness is difficult to be adsorbed on the electrostatic chuck stage of the implantation device. It has been confirmed that problems such as breakage of the substrate may occur depending on the type.
  • Such deterioration of flatness at high temperatures is a particularly serious problem in a silicon carbide semiconductor substrate having a large diameter of 100 mm or more. That is, even if a silicon carbide semiconductor substrate having a large diameter (especially 100 mm or more) is used in order to obtain a silicon carbide semiconductor device efficiently, it is difficult to manufacture the silicon carbide semiconductor device with a high yield due to the deterioration of the flatness as described above. Met.
  • a main object of the present invention is to provide a silicon carbide semiconductor substrate having high flatness even at high temperatures, a method for manufacturing the same, and a method for manufacturing a silicon carbide semiconductor device.
  • Another object of the present invention is to provide a method for manufacturing a silicon carbide semiconductor device capable of manufacturing a silicon carbide semiconductor device with a high yield by using a large-diameter silicon carbide semiconductor substrate.
  • Silicon carbide semiconductor substrate 10 has a main surface having an outer diameter of 100 mm or more, and includes a base substrate 1 made of single-crystal silicon carbide and an epitaxial layer 2 formed on main surface 1A. .
  • Silicon carbide semiconductor substrate 10 has a warpage amount of ⁇ 100 ⁇ m to 100 ⁇ m when the substrate temperature is room temperature, and a warp amount of ⁇ 1.5 mm to 1.5 mm when the substrate temperature is 400 ° C.
  • a method of manufacturing a silicon carbide semiconductor substrate according to the present invention includes a step of preparing a base substrate having a main surface having an outer diameter of 100 mm or more and made of single crystal silicon carbide, and forming an epitaxial layer on the main surface A step of removing at least a part of the back surface of the base substrate opposite to the main surface to prepare a silicon carbide semiconductor substrate; and a step of implanting impurity ions into the silicon carbide semiconductor substrate; Is provided.
  • a silicon carbide semiconductor substrate having high flatness even at high temperatures can be obtained.
  • FIG. 8 is a reference diagram for illustrating the function and effect of the method for manufacturing the silicon carbide semiconductor device according to the embodiment.
  • FIG. 8 is a reference diagram for illustrating the function and effect of the method for manufacturing the silicon carbide semiconductor device according to the embodiment.
  • silicon carbide semiconductor substrate 10 has a main surface 2A having an outer diameter of 100 mm or more, a base substrate 1 made of single-crystal silicon carbide, and a main surface 2A, the amount of warpage when the substrate temperature is room temperature is ⁇ 100 ⁇ m or more and 100 ⁇ m or less, and the amount of warpage when the substrate temperature is 400 ° C. is ⁇ 1.5 mm or more and 1 .5 mm or less.
  • “warping amount” of silicon carbide semiconductor substrate 10 means main surface 2 ⁇ / b> A of silicon carbide semiconductor substrate 10 when silicon carbide semiconductor substrate 10 is placed on plane S ⁇ b> 1. Is a difference in height between the highest position and the lowest position with respect to the plane S1.
  • the amount of warpage is positive or negative when main surface 2A of silicon carbide semiconductor substrate 10 is convex downward (the center position of silicon carbide semiconductor substrate 10 is relative to plane S1 relative to the outer peripheral position).
  • the case where it is convex upward is positive.
  • “Substrate temperature” is a temperature measured by a radiation thermometer from the main surface 2A side of silicon carbide semiconductor substrate 10, and is measured in a semiconductor manufacturing apparatus such as an ion implantation apparatus, for example.
  • Silicon carbide semiconductor substrate 10 according to the present embodiment is a large-diameter substrate having an outer diameter of 100 mm or more, preferably has an outer diameter of 125 mm or more, and more preferably has an outer diameter of 150 mm or more.
  • silicon carbide semiconductor substrate 10 is a large-diameter substrate having an outer diameter of 100 mm or more, and a warpage amount when the substrate temperature is 400 ° C. is ⁇ 1.5 mm or more and 1.5 mm or less.
  • the flatness is high even at high temperatures.
  • doping in the method for manufacturing a silicon carbide semiconductor device is performed by ion implantation into silicon carbide semiconductor substrate 10 at a high temperature, and silicon carbide semiconductor substrate 10 is used as an electrostatic chuck stage of the ion implantation device.
  • silicon carbide semiconductor substrate 10 is used as an electrostatic chuck stage of the ion implantation device.
  • silicon carbide semiconductor substrate 10 is a large-diameter substrate having an outer diameter of 100 mm or more, and has high flatness even at high temperatures. Therefore, silicon carbide semiconductor substrate 10 is used to form a silicon carbide semiconductor device. When the manufacturing process is advanced, a silicon carbide semiconductor device having a small variation in characteristics can be manufactured on silicon carbide semiconductor substrate 10.
  • region) with respect to 2A fluctuate locally within main surface 2A can be suppressed.
  • variations in the processing on the main surface 2A can be reduced.
  • silicon carbide semiconductor substrate 10 is required to have, for example, an LTV (Local Thickness Variation) of 1 ⁇ m or less in order to perform high-precision exposure.
  • LTV Local Thickness Variation
  • the silicon carbide semiconductor substrate 10 according to the present embodiment has a small amount of warpage, the apparent LTV does not increase and high-precision exposure can be performed.
  • the silicon carbide semiconductor device can be manufactured with high yield by advancing the manufacturing process of the silicon carbide semiconductor device using silicon carbide semiconductor substrate 10 having a large diameter and high flatness.
  • base substrate 1 in the direction perpendicular to main surfaces 1A and 2A may have a thickness of 200 ⁇ m or more and 700 ⁇ m or less. Even in this case, silicon carbide semiconductor substrate 10 according to the present embodiment can have a warpage amount of ⁇ 1.5 mm or more and 1.5 mm or less when the substrate temperature is 400 ° C.
  • the thickness of epitaxial layer 2 formed on main surface 1A of base substrate 1 is about several ⁇ m or more and 100 ⁇ m or less. Therefore, when base substrate 1 is thin, the amount of warpage of silicon carbide semiconductor substrate 10 increases. On the other hand, when the thickness of the base substrate 1 is thick, the manufacturing cost increases.
  • silicon carbide semiconductor substrate 10 according to the present embodiment can have high flatness even at a high temperature even if base substrate 1 does not have a thickness that exceeds 700 ⁇ m. That is, according to the method for manufacturing a silicon carbide substrate in accordance with the present embodiment, silicon carbide semiconductor substrate 10 having high flatness even at high temperatures can be obtained at low cost.
  • the surface roughness of back surface 1B located on the opposite side of main surface 2A is preferably 10 nm or less.
  • the surface roughness of the back surface 1B of the base substrate 1 is high, for example, silicon (Si) out of silicon carbide constituting the back surface 1B excessively escapes in a high temperature environment, and a carbonized layer (damage layer 3) is formed. It is thought that it is done.
  • the inventors have described that a silicon carbide semiconductor substrate in which the surface roughness of the back surface 1B of the base substrate 1 after forming the epitaxial layer 2 on the main surface 1A of the base substrate 1 is 10 nm or less is the substrate temperature as described above.
  • the amount of warping when the temperature was 400 ° C. was ⁇ 1.5 mm or more and 1.5 mm or less. That is, one of the causes of the increase in the amount of warp when the substrate temperature of silicon carbide semiconductor substrate 10 is high is the residual strain of damaged layer 3 formed on back surface 1B of base substrate 1 in silicon carbide semiconductor substrate 10. It is presumed that this is due to the stress caused by.
  • a method for manufacturing a silicon carbide semiconductor substrate includes a step (S10) of preparing base substrate 1 having a main surface 2A having an outer diameter of 100 mm or more and made of single-crystal silicon carbide; A step (S30) of forming the epitaxial layer 2 on the main surface 2A and a step (S30) of removing at least a part of the back surface 1B located on the opposite side of the main surface 2A in the base substrate 1 are provided.
  • the base substrate Part of the back surface 1B of 1 is removed. Thereby, even if the damage layer 3 is formed on the back surface 1B of the base substrate 1 in the step (S20) of forming the epitaxial layer 2, the damage layer 3 is removed in the step (S30) of removing a part of the back surface 1B of the base substrate 1. Removed.
  • Silicon carbide semiconductor substrate 10 thus obtained has an outer diameter of 100 mm or more, a warpage amount when the substrate temperature is room temperature, of ⁇ 100 ⁇ m or more and 100 ⁇ m or less, and a substrate temperature of 400 ° C.
  • the amount of warpage is not less than ⁇ 1.5 mm and not more than 1.5 mm. That is, according to the method for manufacturing a silicon carbide semiconductor substrate in accordance with the present embodiment, silicon carbide semiconductor substrate 10 having high flatness can be obtained even in an environment of high temperature even if the outer diameter is 100 mm or more.
  • the removing step (S30) may be performed by chemically polishing the back surface 1B (Chemical Mechanical Polishing: CMP). Even if it does in this way, even if the damage layer 3 arises in the back surface 1B of the base substrate 1 in the process of forming the epitaxial layer 2 (S20), the damage layer 3 is reliably formed by chemically polishing the back surface 1B of the base substrate 1. Can be removed.
  • CMP Chemical Mechanical Polishing
  • the removing step (S30) may be performed by reactive ion etching of the back surface 1B. Even if it does in this way, even if the damage layer 3 arises in the back surface 1B of the base substrate 1 in the process (S20) of forming the epitaxial layer 2, the damage layer 3 is formed by reactive ion etching of the back surface 1B of the base substrate 1. It can be removed reliably.
  • the removing step (S30) may be performed by thermally etching back surface 1B in a halogen gas atmosphere. Even if it does in this way, even if the damage layer 3 arises in the back surface 1B of the base substrate 1 in the process (S20) of forming the epitaxial layer 2, the damage layer 3 is reliably formed by thermally etching the back surface 1B of the base substrate 1. Can be removed.
  • the thermal oxide film is etched using hydrofluoric acid. It may be done by. Even if it does in this way, even if the damage layer 3 arises in the back surface 1B of the base substrate 1 in the process (S20) of forming the epitaxial layer 2, the thermal oxide film formed on the back surface 1B of the base substrate 1 is made of hydrofluoric acid. The damage layer 3 can be reliably removed by using and etching.
  • a method for manufacturing a silicon carbide semiconductor device includes a step (S10) of preparing base substrate 1 having a main surface 2A having an outer diameter of 100 mm or more and made of single-crystal silicon carbide; A step of forming epitaxial layer 2 on main surface 2A (S20) and a step of preparing silicon carbide semiconductor substrate 10 by removing at least part of back surface 1B located on the opposite side of main surface 2A in base substrate 1 (S30) and a step of implanting impurity ions into silicon carbide semiconductor substrate 10 (S40).
  • the method for manufacturing the silicon carbide semiconductor device according to the present embodiment uses silicon carbide semiconductor substrate 10 obtained by the method for manufacturing the silicon carbide semiconductor substrate according to the present embodiment, and carbonizes on silicon carbide semiconductor substrate 10.
  • a silicon semiconductor device is manufactured.
  • silicon carbide semiconductor substrate 10 obtained by the method for manufacturing a silicon carbide semiconductor substrate according to the present embodiment has an outer diameter of 100 mm or more and a warpage amount of ⁇ 100 ⁇ m when the substrate temperature is room temperature.
  • the amount of warpage when the substrate temperature is 100 ⁇ m or less and the substrate temperature is 400 ° C. is ⁇ 1.5 mm to 1.5 mm.
  • the angle formed by the impurity implantation direction with respect to main surface 2A of silicon carbide semiconductor substrate 10 is the main surface of silicon carbide semiconductor substrate 10 even if the outer diameter of silicon carbide semiconductor substrate 10 is 100 mm or more. It can be made substantially constant regardless of the in-plane position of the surface 2A.
  • the form of the ion implantation region (for example, the shape of the implantation region in the depth direction of the substrate and the ion concentration profile) can be made substantially constant regardless of the in-plane position of the main surface 2A. Therefore, according to the method for manufacturing the silicon carbide semiconductor device according to the present embodiment, the silicon carbide semiconductor device can be manufactured with a high yield.
  • Silicon carbide semiconductor substrate 10 includes a base substrate 1 and an epitaxial layer 2 formed on main surface 1 ⁇ / b> A of base substrate 1.
  • Base substrate 1 is made of single crystal silicon carbide and has a main surface 1A having an outer diameter of 6 inches. Silicon carbide constituting base substrate 1 has, for example, a hexagonal crystal structure, and preferably has a crystal polymorph (polytype) of 4H—SiC. Base substrate 1 contains an n-type impurity such as nitrogen (N) at a high concentration, and the conductivity type is n-type.
  • the impurity concentration of the base substrate 1 is, for example, about 1.0 ⁇ 10 18 cm ⁇ 3 or more and 1.0 ⁇ 10 18 cm ⁇ 3 or less.
  • Main surface 1A may be, for example, a ⁇ 0001 ⁇ plane or a plane having an off angle of 1 ° or more and 10 ° or less with respect to the ⁇ 0001 ⁇ plane.
  • the thickness of the base substrate 1 is, for example, about 200 ⁇ m to 700 ⁇ m, preferably 300 ⁇ m to 600 ⁇ m.
  • damage layer 3 (see FIG. 6) of carbon and silicon silicon carbide is not formed on back surface 1B located on the opposite side of main surface 1A of base substrate 1. The damage layer 3 will be described later.
  • Epitaxial layer 2 is a layer made of silicon carbide formed by epitaxial growth on main surface 1 ⁇ / b> A of base substrate 1.
  • Epitaxial layer 2 contains an n-type impurity such as nitrogen (N), for example, and the conductivity type of epitaxial layer 2 is n-type.
  • the impurity concentration of the epitaxial layer 2 may be lower than the impurity concentration of the base substrate 1.
  • the impurity concentration of the epitaxial layer 2 is, for example, about 7.5 ⁇ 10 15 cm ⁇ 2 .
  • the film thickness of the epitaxial layer 2 is, for example, about 5 ⁇ m to 40 ⁇ m.
  • the silicon carbide semiconductor substrate 10 has a warpage amount of ⁇ 100 ⁇ m or more and 100 ⁇ m or less, preferably 40 ⁇ m or more and 40 ⁇ m or less when the substrate temperature is room temperature. Further, silicon carbide semiconductor substrate 10 has a warpage amount of ⁇ 1.5 mm to 1.5 mm, preferably ⁇ 1.0 mm to 1.0 mm when the substrate temperature is 100 ° C. to 500 ° C. . More preferably, the amount of warpage when the substrate temperature is 200 ° C. or more and 400 ° C. or less is ⁇ 1.5 mm or more and 1.5 mm or less, and more preferably ⁇ 1.0 mm or more and 1.0 mm or less.
  • base substrate 1 having a main surface 1A having an outer diameter of 6 inches and made of single crystal silicon carbide is prepared (step (S10)).
  • the base substrate 1 having an outer diameter of 6 inches is prepared by an arbitrary method.
  • the outer diameter of the base substrate 1 may be 100 mm or more (for example, 5 inches or 8 inches).
  • epitaxial layer 2 is formed on main surface 1A of base substrate 1 by an epitaxial growth method (step (S20)).
  • Epitaxial growth is performed by a CVD method.
  • the source gas for example, a mixed gas of silane (SiH 4 ) and propane (C 3 H 8 ) can be used.
  • nitrogen (N) or phosphorus (P) may be introduced as impurities.
  • Layer 3 (carbonized layer) may be formed.
  • the damaged layer 3 may be formed with a thickness of about 0.001 ⁇ m or more and 10 ⁇ m or less, for example, and when formed with a thickness of 1 ⁇ m or more, it may be visually confirmed as white turbidity on the back surface 1B.
  • the surface roughness (Ra) of the back surface 1B of the region where the damage layer 3 is formed is 0.001 ⁇ m or more.
  • the laminate 4 of the base substrate 1 and the epitaxial layer 2 on which the damaged layer 3 is formed on the back surface 1B has warpage when the substrate temperature is room temperature, for example, -150 ⁇ m or more and 150 ⁇ m or less.
  • step (S30) at least a part of back surface 1B of base substrate 1 is removed (step (S30)). Specifically, the damage layer 3 is removed by CMP polishing of the back surface 1B of the base substrate 1 in the laminate 4.
  • the polishing amount of the back surface 1B of the base substrate 1 is, for example, not less than 0.001 ⁇ m and not more than 10 ⁇ m.
  • the surface roughness (Ra) of the back surface 1B after the polishing in this step (S30) is 10 nm or less, preferably 1 nm or less.
  • Silicon carbide semiconductor substrate 10 has a back surface of laminate 4 in which base substrate 1 having an outer diameter of 6 inches and epitaxial layer 2 formed on main surface 1A of base substrate 1 are laminated. The damage layer 3 is removed from 1B.
  • silicon carbide semiconductor substrate 10 has a warp of ⁇ 100 ⁇ m or more and 100 ⁇ m or less when the substrate temperature is room temperature, and a warp amount of ⁇ 1.5 mm or more when the substrate temperature is 100 ° C. or more and 500 ° C. or less. It can be 1.5 mm or less.
  • silicon carbide semiconductor substrate 10 has a warp of ⁇ 100 ⁇ m or more and 100 ⁇ m or less when the substrate temperature is room temperature, and a warp amount of ⁇ 1.5 mm or more and 1 or less when the substrate temperature is 200 ° C. or more and 400 ° C. or less. .5 mm or less. Further, in the present embodiment, whether the substrate layer temperature is 100 ° C. or more and 500 ° C. or less can be suppressed within the range of the warp amount, that is, whether the damaged layer 3 has been sufficiently removed. It can be confirmed by the surface roughness of the back surface 1B.
  • silicon carbide semiconductor substrate 10 having a small amount of warpage can be obtained even at a high temperature as described above. Furthermore, if the back surface 1B is polished so that the surface roughness (Ra) is 1 nm or less, the damaged layer 3 can be sufficiently removed. As a result, according to the method for manufacturing a silicon carbide semiconductor substrate according to the present embodiment, even when the substrate temperature is heated to about 100 ° C. or higher and about 500 ° C. or lower, the amount of warpage is ⁇ 1.0 mm to 1.0 mm. Silicon carbide semiconductor substrate 10 which is sufficiently small as follows can be obtained.
  • the amount of warpage is ⁇ 1.0 mm or more and 1.0 mm or less even when the substrate temperature is heated to about 200 ° C. or more and 400 ° C. or less.
  • a sufficiently small silicon carbide semiconductor substrate 10 can also be obtained.
  • Silicon carbide semiconductor substrate 10 manufactured by the method for manufacturing a silicon carbide semiconductor substrate according to the present embodiment has an outer diameter of base substrate 1 of 6 inches and a thickness of base substrate 1 of 200 ⁇ m or more and 700 ⁇ m or less. Sometimes, even when the substrate temperature is heated to about 100 ° C. or more and about 500 ° C. or less, the amount of warpage is small and high flatness can be obtained. In other words, silicon carbide semiconductor substrate 10 according to the present embodiment can have high flatness even at a high temperature even if base substrate 1 does not have a thickness exceeding 700 ⁇ m. As a result, according to the method for manufacturing the silicon carbide semiconductor substrate according to the present embodiment, silicon carbide semiconductor substrate 10 having a large diameter and having high flatness even at high temperatures can be obtained at low cost.
  • the silicon carbide semiconductor device according to the present embodiment has an element region IR (active region) and a termination region OR (invalid region) surrounding element region IR.
  • Termination region OR includes guard ring region 5. That is, the element region IR is surrounded by the guard ring region 5.
  • a semiconductor element 7 such as a transistor or a diode is provided in the element region IR.
  • the semiconductor element 7 mainly includes, for example, a silicon carbide semiconductor substrate 10 made of hexagonal silicon carbide, a gate insulating film 15, a gate electrode 17, a source electrode 16, and a drain electrode 19.
  • Silicon carbide semiconductor substrate 10 includes a base substrate 1 and an epitaxial layer 2, and epitaxial layer 2 mainly includes a drift region 12, a p body region 13, an n + source region 14, and a p + region 18. .
  • the drift region 12 is the epitaxial layer 2 where the p body region 13, the n + source region 14, and the p + region 18 are not formed.
  • P body region 13 has p type conductivity.
  • P body region 13 is formed in drift region 12 including main surface 2 ⁇ / b> A of silicon carbide semiconductor substrate 10.
  • the p-type impurity contained in p body region 13 is, for example, aluminum (Al), boron (B), or the like.
  • the impurity concentration of aluminum or the like contained in p body region 13 is, for example, about 1 ⁇ 10 17 cm ⁇ 3 .
  • N + source region 14 has n type conductivity.
  • N + source region 14 is formed inside p body region 13 so as to include main surface 2 A and be surrounded by p body region 13.
  • the n-type impurity contained in the n + source region 14 is, for example, P (phosphorus).
  • the concentration of impurities such as phosphorus contained in n + source region 14 is higher than that of n-type impurities contained in drift region 12, for example, about 1 ⁇ 10 20 cm ⁇ 3 .
  • the p + region 18 has p type conductivity.
  • P + region 18 is formed so as to contact main surface 2A and p body region 13 and penetrate the vicinity of the center of n + source region 14.
  • the p + region 18 contains p-type impurities such as Al and B at a higher concentration than the p-type impurities contained in the p body region 13, for example, about 1 ⁇ 10 20 cm ⁇ 3 .
  • Gate insulating film 15 is formed in contact with drift region 12 so as to extend from the upper surface of one n + source region 14 to the upper surface of the other n + source region 14.
  • the gate insulating film 15 is made of, for example, silicon dioxide (SiO 2 ).
  • the gate electrode 17 is disposed in contact with the gate insulating film 15 so as to extend from one n + source region 14 to the other n + source region 14.
  • the gate electrode 17 is made of a conductor such as polysilicon or Al.
  • Source electrode 16 is disposed in contact with the n + source region 14 and the p + region 18 on the main surface 2A.
  • Source electrode 16 includes, for example, titanium (Ti) atoms, Al atoms, and silicon (Si) atoms. Thereby, source electrode 16 can make ohmic contact with both n-type silicon carbide region (n + source region 14) and p-type silicon carbide region (p + region 18).
  • the drain electrode 19 is formed in contact with the back surface 1B in the silicon carbide semiconductor substrate 10.
  • the drain electrode 19 may have the same configuration as the source electrode 16, for example, and is made of another material capable of ohmic contact with the silicon carbide semiconductor substrate 10 (base substrate 1) such as nickel (Ni). It may be. Thereby, the drain electrode 19 is electrically connected to the base substrate 1.
  • the guard ring region 5 has an annular planar shape, and is disposed in the termination region OR of the silicon carbide semiconductor substrate 10 so as to surround the element region IR provided with the semiconductor element 7.
  • Guard ring region 5 has p-type (second conductivity type).
  • the guard ring region 5 is a conductive region that acts as a guard ring.
  • the plurality of guard rings 6 in the guard ring region 5 contain impurities such as boron and aluminum.
  • the impurity concentration in each of the plurality of guard rings 6 is lower than the impurity concentration in p body region 13.
  • the concentration of the impurity in each of the plurality of guard rings 6 is, for example, 1.3 ⁇ 10 13 cm ⁇ 3 , and preferably about 8 ⁇ 10 12 cm ⁇ 3 to 1.4 ⁇ 10 13 cm ⁇ 3 .
  • the method for manufacturing the silicon carbide semiconductor device according to the present embodiment is manufactured using the silicon carbide semiconductor substrate according to the present embodiment.
  • silicon carbide semiconductor substrate 10 obtained as described above is prepared (step (S10) to step (S30)).
  • impurities are implanted into main surface 2 ⁇ / b> A of silicon carbide semiconductor substrate 10, so that p body region 13, n source region 14, p + region 18, and guard are formed in epitaxial layer 2.
  • the ring region 5 is formed (step (S40)).
  • Al is ion-implanted as a p-type impurity into epitaxial layer 2 having a conductivity type of n to form p body region 13 having a conductivity type of p type.
  • P is ion-implanted as an n-type impurity in p body region 13, thereby forming n source region 14 having an n conductivity type.
  • Al is ion-implanted as a p-type impurity, whereby p + region 18 having a p-type conductivity is formed.
  • Al is ion-implanted as a p-type impurity, whereby a p-type guard ring region 5 is formed.
  • ion implantation in this step (S40) is performed, for example, in a state where the substrate temperature of silicon carbide semiconductor substrate 10 is raised to about 100 ° C. or higher and about 500 ° C.
  • warpage of silicon carbide semiconductor substrate 10 is not less than ⁇ 1.5 mm and not more than 1.5 mm. Further, as described above, in the method for manufacturing the silicon carbide semiconductor substrate according to the present embodiment, damaged layer 3 is sufficiently removed by polishing back surface 1B so that the surface roughness (Ra) is 1 nm or less, for example. In this case, the warpage amount of silicon carbide semiconductor substrate 10 can be set to ⁇ 1.0 mm or more and 1.0 mm or less before and after the present step (S40).
  • step (S50) heat treatment for activating the impurities added by ion implantation is performed (step (S50)).
  • the temperature of the heat treatment is preferably 1500 ° C. or higher and 1900 ° C. or lower, for example, about 1700 ° C.
  • the heat treatment time is, for example, about 30 minutes.
  • the atmosphere of the heat treatment is preferably an inert gas atmosphere, for example, an argon (Ar) atmosphere.
  • the warpage amount of silicon carbide semiconductor substrate 10 is not less than ⁇ 1.5 mm and not more than 1.5 mm.
  • damaged layer 3 is sufficiently removed by polishing back surface 1B so that the surface roughness (Ra) is 1 nm or less, for example.
  • the warpage amount of silicon carbide semiconductor substrate 10 can be set to ⁇ 1.0 mm or more and 1.0 mm or less before and after performing this step (S50).
  • the gate insulating film 15 is formed (step (S60)). Specifically, first, silicon carbide semiconductor substrate 10 on which a desired impurity region is formed is thermally oxidized. Thermal oxidation can be carried out, for example, by heating to about 1300 ° C. in an oxygen atmosphere and holding for about 40 minutes. Thereby, gate insulating film 15 made of SiO 2 is formed on main surface 2A of silicon carbide semiconductor substrate 10.
  • the gate electrode 17 is formed (step (S70)).
  • a gate electrode 17 made of polysilicon, Al, or the like, which is a conductor extends from one n + source region 14 to the other n + source region 14 and is formed on the gate insulating film 15. Formed to contact.
  • polysilicon is adopted as the material of the gate electrode 17, the polysilicon can be contained at a high concentration of P exceeding 1 ⁇ 10 20 cm ⁇ 3 .
  • an insulating film made of, for example, SiO 2 is formed so as to cover gate electrode 17.
  • an ohmic electrode is formed (step (S80)). Specifically, for example, a resist pattern having an opening that exposes part of p + region 18 and n + source region 14 is formed, and a metal film containing, for example, Si atoms, Ti atoms, and Al atoms Is formed on the entire surface of the substrate.
  • the metal film to be an ohmic electrode is formed by, for example, a sputtering method or a vapor deposition method. Thereafter, the resist pattern is lifted off, for example, to form a metal film in contact with the gate insulating film 15 and in contact with the p + region 18 and the n + source region 14.
  • the metal film is heated to about 1000 ° C., for example, to form source electrode 16 in ohmic contact with silicon carbide semiconductor substrate 10.
  • drain electrode 19 is formed in ohmic contact with n + substrate 11 of silicon carbide semiconductor substrate 10.
  • warpage of silicon carbide semiconductor substrate 10 is considered from the viewpoint of the risk of abnormality such as cracking of silicon carbide semiconductor substrate 10.
  • the amount is preferably from ⁇ 1.5 mm to 1.5 mm, and more preferably from ⁇ 1.0 mm to 1.0 mm.
  • Silicon carbide semiconductor substrate 10 according to the present embodiment has a warpage amount of ⁇ 1.5 mm or more and 1.5 mm or less even when the substrate temperature is heat-treated at a high temperature of about 100 ° C. or more and 500 ° C. or less.
  • silicon carbide semiconductor substrate 10 has a warpage amount of ⁇ 1.5 mm or more and 1.5 mm or less even when the substrate temperature is heated to a high temperature of about 200 ° C. or more and 400 ° C. or less. Therefore, it is possible to reduce the risk of occurrence of abnormality such as cracking of silicon carbide semiconductor substrate 10 due to adsorption by the electrostatic chuck stage. Furthermore, silicon carbide semiconductor substrate 10 from which damaged layer 3 has been sufficiently removed has a substrate temperature of about 100 ° C.
  • silicon carbide semiconductor substrate 10 from which damaged layer 3 has been sufficiently removed has a substrate temperature of about 200 ° C. to 400 ° C., and the amount of warpage when heated to a high temperature is ⁇ 1.0 mm to 1.0 mm. It is suppressed. Therefore, the risk of occurrence of abnormality such as cracking of silicon carbide semiconductor substrate 10 due to adsorption by the electrostatic chuck stage can be further reduced.
  • silicon carbide semiconductor substrate 10 from which damaged layer 3 has been sufficiently removed has a substrate temperature of about 200 ° C. to 400 ° C., and the amount of warpage when heated to a high temperature is ⁇ 1.0 mm to 1.0 mm. It is suppressed. Therefore, the risk of occurrence of abnormality such as cracking of silicon carbide semiconductor substrate 10 due to adsorption by the electrostatic chuck stage can be further reduced.
  • the method for manufacturing the silicon carbide semiconductor device according to the present embodiment uses silicon carbide semiconductor substrate 10 having high flatness and high parallelism of main surface 2A, in-plane main surface 2A of silicon carbide semiconductor substrate 10 is used.
  • the risk associated with the occurrence of defects such as variations in processing quality can be reduced, and the silicon carbide semiconductor device 100 can be manufactured with high yield.
  • silicon carbide semiconductor substrate 10 on which step (S40) is performed has a high flatness of main surface 2A.
  • the ion implantation angle formed by the implantation direction 40i see FIG. 10
  • the variation in the surface of the main surface 2A is kept low. Therefore, referring to FIG.
  • impurity implanted region 30 (p body region 13, n source) formed by implanting impurities from the opening of mask film 20 formed on main surface 2A of silicon carbide semiconductor substrate 10. Regions 14 and the like are formed in the same manner in the central portion and the outer peripheral portion of silicon carbide semiconductor substrate 10. From a different point of view, impurity implantation region 30 in silicon carbide semiconductor device 100 has a side wall portion extending in a direction perpendicular to main surface 2A.
  • impurity implantation region 30 (p body region 13, n source region 14, etc.) is formed in silicon carbide semiconductor substrate 10 at the center and the outer periphery of silicon carbide semiconductor substrate 10. The position of the area and the way it expands are different.
  • impurity implantation region 30 in silicon carbide semiconductor device 100 has a different main surface 2A in the direction in which the side wall portion extends locally with respect to main surface 2A.
  • the impurity implantation region 30 having a side wall portion extending perpendicularly to the main surface 2A can be formed. Therefore, there is no problem that the shape of impurity implantation region 30 (for example, the direction in which the side wall extends) differs locally on main surface 2A, so that silicon carbide semiconductor device 100 can be obtained with high yield.
  • the step of removing a part of back surface 1B is performed by chemically polishing back surface 1B, but is not limited thereto.
  • the step (S30) of removing a part of the back surface 1B may be performed by, for example, reactive ion etching (RIE) of the back surface 1B.
  • RIE reactive ion etching
  • ICP-RIE Inductive Coupled Plasma-Reactive Ion Etching
  • SF 6 or a mixed gas of SF 6 and O 2 as a reaction gas can be used.
  • the step of removing a part of the back surface 1B may be performed, for example, by thermally etching the back surface 1B in a halogen gas atmosphere.
  • a protective film may be formed on the main surface 2A.
  • the protective film may be a thermal oxide film, for example.
  • the halogen gas includes, for example, chlorine (Cl 2 ) gas.
  • heating of silicon carbide semiconductor substrate 10 may be performed, for example, at about 700 ° C. or more and about 1000 ° C. or less.
  • the step of removing a part of the back surface 1B may be performed, for example, by forming a thermal oxide film on the back surface 1B and then etching the thermal oxide film using hydrofluoric acid (HF). . Even in this way, the damage layer 3 can be removed.
  • HF hydrofluoric acid
  • the silicon carbide semiconductor device according to the present embodiment may have a field stop region (not shown) so as to surround guard ring region 5.
  • the field stop region has n-type conductivity, and may be formed by high-temperature implantation in the impurity implantation step (S40) in the same manner as the source region 14 and the like. Since the silicon carbide semiconductor device according to the present embodiment is manufactured using flat silicon carbide semiconductor substrate 10 even under a high temperature environment, the arrangement and form of guard ring region 5 and field stop region are also principal surface 2A. The occurrence of problems such as local fluctuations can be suppressed. Specifically, for example, it is possible to suppress a change in the distance between the guard ring region 5 and the field stop region in the main surface 2A.
  • the present invention is particularly advantageously applied to a large-diameter silicon carbide semiconductor substrate having an outer diameter of 100 mm or more, a method for manufacturing the same, and a method for manufacturing a silicon carbide semiconductor device using the silicon carbide semiconductor substrate.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

　外径が１００ｍｍ以上である主表面を有し、単結晶炭化珪素からなるベース基板（１）と、主面（１Ａ）上に形成されたエピタキシャル層（２）とを備える。炭化珪素半導体基板（１０）は、基板温度が室温であるときの反り量は－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である。

Description

炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
　本発明は、炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法に関し、特に、高温に加熱処理されても平坦性の高い炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法に関する。
　近年、半導体装置の製造に用いられる半導体基板として炭化珪素（ＳｉＣ）結晶の利用が進められつつある。ＳｉＣは、より一般的に用いられているシリコン（Ｓｉ）に比べて大きなバンドギャップを有する。そのため、ＳｉＣを用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。
　さらに、炭化珪素半導体装置を効率的に製造するために、炭化珪素半導体基板の大口径化が進められている。しかし、炭化珪素半導体基板の外径をたとえば６インチ程度とした場合には、炭化珪素半導体基板の平坦性が損なわれる。
　特開２０１２－２１４３７６号公報には、直径が少なくとも約７５ミリメートル（３インチ）であって、歪みが約５μｍ未満であり、反りが約５ｍｍ未満であり、ＴＴＶが約２．０μｍ未満であるＳｉＣウエハが記載されている。具体的には、ＳｉＣブールを薄切りにしてウエハ状とし、薄切りにしたウエハを両面ラッパ上においてウエハを折り曲げるのに必要な下方力よりも小さい下方力を用いて、ラッピング・プロセスを開始することにより、歪み、反り及びＴＴＶが低いウエハを生産することができることが記載されている。
特開２０１２－２１４３７６号公報
　しかしながら、室温において炭化珪素半導体基板の反りおよびＴＴＶが特開２０１２－２１４３７６号公報に記載されている範囲内にあっても、高温に加熱処理されることにより、平坦性が悪化する炭化珪素半導体基板が確認されている。たとえば、一般に炭化珪素半導体装置の製造方法におけるドーピングは、高温下においてイオン注入により行われるが、平坦性の悪い炭化珪素半導体基板は注入装置の静電チャックステージに吸着させることが困難であり、場合によっては基板が割れるなどの問題が生じることが確認されている。
　また、平坦性の悪い炭化珪素半導体基板に対してイオン注入を行うと、イオンの注入方向に対して表面が垂直な領域と、イオンの注入方向に対して表面が垂直ではなく傾斜している領域とが生じることになる。この場合、炭化珪素半導体基板において形成される不純物領域の形状にはばらつき生じる。
　また、このような高温下における平坦性の悪化は、１００ｍｍ以上の大口径の炭化珪素半導体基板において特に深刻な問題となっている。つまり、効率よく炭化珪素半導体装置を得るために大口径（特に１００ｍｍ以上）の炭化珪素半導体基板を用いても、上述のような平坦性の悪化により炭化珪素半導体装置を歩留まり良く作製することは困難であった。
　本発明は上記のような課題を解決するためになされたものである。本発明の主たる目的は、高温下においても平坦性の高い炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法を提供することにある。また、大口径の炭化珪素半導体基板を用いて炭化珪素半導体装置を歩留まり良く作製することができる炭化珪素半導体装置の製造方法を提供することにある。
　本発明に従った炭化珪素半導体基板１０は、外径が１００ｍｍ以上である主表面を有し、単結晶炭化珪素からなるベース基板１と、主面１Ａ上に形成されたエピタキシャル層２とを備える。炭化珪素半導体基板１０は、基板温度が室温であるときの反り量は－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である。
　本発明に従った炭化珪素半導体基板の製造方法は、外径が１００ｍｍ以上である主表面を有し、単結晶炭化珪素からなるベース基板を準備する工程と、前記主表面上にエピタキシャル層を形成する工程と、前記ベース基板において前記主表面の反対側に位置する裏面の少なくとも一部を除去して、炭化珪素半導体基板を準備する工程と、前記炭化珪素半導体基板に不純物イオンを注入する工程とを備える。
　本発明によれば、高温下においても平坦性の高い炭化珪素半導体基板を得ることができる。また、炭化珪素半導体装置を歩留まり良く作製することができる炭化珪素半導体装置の製造方法を提供することができる。
実施の形態に係る炭化珪素半導体基板の概略図である。 炭化珪素半導体基板の反り量の定義を説明するための模式図である。 炭化珪素半導体基板の反り量の定義を説明するための模式図である。 実施の形態に係る炭化珪素半導体基板の製造方法のフローチャートである。 実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。 実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。 実施の形態に係る炭化珪素半導体装置の製造方法を説明するための図である。 実施の形態に係る炭化珪素半導体装置の概略図である。 実施の形態に係る炭化珪素半導体装置の製造方法のフローチャートである。 実施の形態に係る炭化珪素半導体装置の製造方法の作用効果を説明するための図である。 実施の形態に係る炭化珪素半導体装置の製造方法の作用効果を説明するための図である。 実施の形態に係る炭化珪素半導体装置の製造方法の作用効果を説明するための参考図である。 実施の形態に係る炭化珪素半導体装置の製造方法の作用効果を説明するための参考図である。
　[本願発明の実施形態の説明]
　以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”－”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
　はじめに、本発明の実施の形態の概要を列挙する。
　（１）図１を参照して、本実施の形態に係る炭化珪素半導体基板１０は、外径が１００ｍｍ以上である主面２Ａを有し、単結晶炭化珪素からなるベース基板１と、主面２Ａ上に形成されたエピタキシャル層２とを備え、基板温度が室温であるときの反り量は－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である。ここで、図２および図３を参照して、炭化珪素半導体基板１０の「反り量」とは、炭化珪素半導体基板１０を平面Ｓ１に載置したときの、炭化珪素半導体基板１０の主面２Ａにおいて平面Ｓ１に対して最も高い位置と最も低い位置との間の高さの差である。ここで、反り量の正負は、図２を参照して、炭化珪素半導体基板１０の主面２Ａが下に凸の場合（炭化珪素半導体基板１０の中心位置が外周位置よりも平面Ｓ１に対して低く位置する場合）をマイナスとし、図３を参照して、上方に凸の場合（炭化珪素半導体基板１０の中心位置が外周位置よりも平面Ｓ１に対して高く位置する場合）をプラスとする。また、「基板温度」とは、炭化珪素半導体基板１０の主面２Ａ側から放射温度計により測定される温度であり、たとえばイオン注入装置などの半導体製造装置において測定される。なお、本実施の形態に係る炭化珪素半導体基板１０は、外径が１００ｍｍ以上の大口径基板であって、好ましくは外径が１２５ｍｍ以上であり、より好ましくは外径が１５０ｍｍ以上である。
　つまり、本実施の形態に係る炭化珪素半導体基板１０は、外径が１００ｍｍ以上と大口径基板であって、基板温度が４００℃であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下と、高温下においても平坦性が高い。これにより、炭化珪素半導体基板１０を用いて炭化珪素半導体装置の製造方法を実施する際に、当該製造プロセス中において炭化珪素半導体基板１０に割れ等の異常が発生するリスクを低減することができる。具体的には、たとえば炭化珪素半導体装置の製造方法におけるドーピングが高温下での炭化珪素半導体基板１０に対するイオン注入により行われる場合であって、炭化珪素半導体基板１０をイオン注入装置の静電チャックステージで吸着する場合を考える。この場合、炭化珪素半導体基板１０の高温（４００℃）での反り量は十分に小さいため、炭化珪素半導体基板１０には吸着によって大きな応力が加えられることない。そのため、炭化珪素半導体基板１０に割れやクラックなどの異常が発生するリスクを低減することができる。
　さらに、本実施の形態に係る炭化珪素半導体基板１０は外径が１００ｍｍ以上と大口径基板であって、高温下においても平坦性が高いため、炭化珪素半導体基板１０を用いて炭化珪素半導体装置の製造プロセスを進捗させたときに炭化珪素半導体基板１０上に特性バラつきの小さい炭化珪素半導体装置を作製することができる。具体的には、たとえば炭化珪素半導体基板１０に対するイオン注入など、特定の方向から炭化珪素半導体基板１０の主面２Ａに対して加工を行う工程においても主面２Ａの平坦性が高いため、主面２Ａに対する被加工領域（注入領域）の配置や形態が主面２Ａ内で局所的に変動するといった問題の発生を抑制できる。この結果、主面２Ａ上における当該加工のバラつきを低減することができる。
　また、炭化珪素半導体基板１０は、高精度の露光を行うために、たとえばＬＴＶ（Ｌｏｃａｌ　Ｔｈｉｃｋｎｅｓｓ　Ｖａｒｉａｔｉｏｎ）が１μｍ以下であることが要求される。この場合、炭化珪素半導体基板の実際の厚み変動が１μｍ以下と小さくても、露光装置の真空チャックステージ上に吸着したときに炭化珪素半導体基板の反り量が大きいと、見かけ上のＬＴＶが大きくなってしまう場合がある。これに対し、本実施の形態に係る炭化珪素半導体基板１０は反り量が小さいため、見かけ上のＬＴＶが大きくなることはなく、高精度の露光を行うことができる。以上より、大口径でかつ平坦性の高い炭化珪素半導体基板１０を用いて炭化珪素半導体装置の製造プロセスを進捗させることにより、炭化珪素半導体装置を歩留まり良く作製することができる。
　（２）本実施の形態に係る炭化珪素半導体基板１０は、主面１Ａ，２Ａに垂直な方向におけるベース基板１の厚みが２００μｍ以上７００μｍ以下であってもよい。このようにしても、本実施の形態に係る炭化珪素半導体基板１０は、基板温度が４００℃であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下とすることができる。一般的に、炭化珪素基板において、ベース基板１の主面１Ａ上に形成されるエピタキシャル層２の厚みは、数μｍ以上１００μｍ以下程度である。そのため、ベース基板１の厚みが薄い場合には、炭化珪素半導体基板１０の反り量は大きくなる。一方で、ベース基板１の厚みが厚い場合には、製造コストが高くなる。これに対して、本実施の形態に係る炭化珪素半導体基板１０は、ベース基板１が７００μｍを超える程の厚みを有していなくても、高温下においても高い平坦性を有することができる。つまり、本実施の形態に係る炭化珪素基板の製造方法によれば、高温下においても高い平坦性を有する炭化珪素半導体基板１０を低コストで得ることができる。
　（３）本実施の形態に係る炭化珪素半導体基板１０では、ベース基板１において、主面２Ａの反対側に位置する裏面１Ｂの表面粗度は１０ｎｍ以下であるのが好ましい。ベース基板１の裏面１Ｂの表面粗度が高い場合には、たとえば裏面１Ｂを構成する炭化珪素のうち珪素（Ｓｉ）が高温環境下において過剰に抜けて、炭化した層（ダメージ層３）が形成されていることが考えられる。本発明者らは、ベース基板１の主面１Ａ上にエピタキシャル層２を形成した後のベース基板１の裏面１Ｂの表面粗度を１０ｎｍ以下とした炭化珪素半導体基板は、上述のように基板温度が４００℃であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下であることを見出した。つまり、炭化珪素半導体基板１０の基板温度を高温としたときに反り量が増大する原因の一つは、炭化珪素半導体基板１０において、ベース基板１の裏面１Ｂに形成されたダメージ層３の残留歪みに起因した応力が生じるためであると推測される。
　（４）本実施の形態に係る炭化珪素半導体基板の製造方法は、外径が１００ｍｍ以上である主面２Ａを有し、単結晶炭化珪素からなるベース基板１を準備する工程（Ｓ１０）と、主面２Ａ上にエピタキシャル層２を形成する工程（Ｓ３０）と、ベース基板１において主面２Ａの反対側に位置する裏面１Ｂの少なくとも一部を除去する工程（Ｓ３０）とを備えている。
　つまり、本実施の形態に係る炭化珪素半導体基板の製造方法は、外径が１００ｍｍ以上であり単結晶炭化珪素からなるベース基板１の主面１Ａ上にエピタキシャル層２が形成された後に、ベース基板１の裏面１Ｂの一部が除去される。これにより、エピタキシャル層２を形成する工程（Ｓ２０）においてベース基板１の裏面１Ｂにダメージ層３が生じても、ベース基板１の裏面１Ｂの一部を除去する工程（Ｓ３０）においてダメージ層３は除去される。このようにして得られた炭化珪素半導体基板１０は、外径が１００ｍｍ以上であるとともに基板温度が室温であるときの反り量が－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である。つまり、本実施の形態に係る炭化珪素半導体基板の製造方法によれば外径が１００ｍｍ以上であっても高温環境下においても平坦性の高い炭化珪素半導体基板１０を得ることができる。
　（５）本実施の形態に係る炭化珪素半導体基板の製造方法において、除去する工程（Ｓ３０）は、裏面１Ｂを化学研磨（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）することにより行ってもよい。このようにしても、エピタキシャル層２を形成する工程（Ｓ２０）においてベース基板１の裏面１Ｂにダメージ層３が生じても、ベース基板１の裏面１Ｂを化学研磨することによりダメージ層３を確実に除去することができる。
　（６）本実施の形態に係る炭化珪素半導体基板の製造方法において、除去する工程（Ｓ３０）は、裏面１Ｂを反応性イオンエッチングすることにより行ってもよい。このようにしても、エピタキシャル層２を形成する工程（Ｓ２０）においてベース基板１の裏面１Ｂにダメージ層３が生じても、ベース基板１の裏面１Ｂを反応性イオンエッチングすることによりダメージ層３を確実に除去することができる。
　（７）本実施の形態に係る炭化珪素半導体基板の製造方法において、除去する工程（Ｓ３０）は、裏面１Ｂをハロゲンガス雰囲気下において熱エッチングすることにより行ってもよい。このようにしても、エピタキシャル層２を形成する工程（Ｓ２０）においてベース基板１の裏面１Ｂにダメージ層３が生じても、ベース基板１の裏面１Ｂを熱エッチングすることによりダメージ層３を確実に除去することができる。
　（８）本実施の形態に係る炭化珪素半導体基板の製造方法において、除去する工程（Ｓ３０）は、裏面１Ｂを熱酸化膜を形成した後、熱酸化膜をフッ化水素酸を用いてエッチングすることにより行ってもよい。このようにしても、エピタキシャル層２を形成する工程（Ｓ２０）においてベース基板１の裏面１Ｂにダメージ層３が生じても、ベース基板１の裏面１Ｂに形成した熱酸化膜をフッ化水素酸を用いてエッチングすることによりダメージ層３を確実に除去することができる。
　（９）本実施の形態に係る炭化珪素半導体装置の製造方法は、外径が１００ｍｍ以上である主面２Ａを有し、単結晶炭化珪素からなるベース基板１を準備する工程（Ｓ１０）と、主面２Ａ上にエピタキシャル層２を形成する工程（Ｓ２０）と、ベース基板１において主面２Ａの反対側に位置する裏面１Ｂの少なくとも一部を除去して、炭化珪素半導体基板１０を準備する工程（Ｓ３０）と、炭化珪素半導体基板１０に不純物イオンを注入する工程（Ｓ４０）とを備える。
　つまり、本実施の形態に係る炭化珪素半導体装置の製造方法は、本実施の形態に係る炭化珪素半導体基板の製造方法により得られた炭化珪素半導体基板１０を用い、炭化珪素半導体基板１０上に炭化珪素半導体装置を製造する。上述のように、本実施の形態に係る炭化珪素半導体基板の製造方法により得られる炭化珪素半導体基板１０は、外径が１００ｍｍ以上であるとともに、基板温度が室温であるときの反り量が－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である。つまり、炭化珪素半導体基板１０に不純物イオンを注入する工程（Ｓ４０）において、たとえば基板温度が４００℃程度にまで加熱されたときにも、炭化珪素半導体基板１０の反りを抑制して平坦性を維持することができる。そのため、工程（Ｓ４０）において炭化珪素半導体基板１０の主面２Ａに対して不純物の注入方向のなす角度は、炭化珪素半導体基板１０の外径が１００ｍｍ以上であっても炭化珪素半導体基板１０の主面２Ａの面内位置によらず略一定とすることができる。その結果、主面２Ａの面内位置によらずイオンの注入領域の形態（たとえば基板の深さ方向での注入領域の形状やイオンの濃度プロファイルなど）を略一定とすることができる。したがって、本実施の形態に係る炭化珪素半導体装置の製造方法によれば、炭化珪素半導体装置を歩留まり良く作製することができる。
　[本願発明の実施形態の詳細]
　次に、本発明の実施の形態の詳細について説明する。
　（実施の形態１）
　図１を参照して、実施の形態１に係る炭化珪素半導体基板１０について説明する。本実施の形態に係る炭化珪素半導体基板１０は、ベース基板１と、ベース基板１の主面１Ａ上に形成されたエピタキシャル層２とを備える。
　ベース基板１は、単結晶炭化珪素からなり、外径が６インチである主面１Ａを有している。ベース基板１を構成する炭化珪素は、たとえば六方晶の結晶構造を有しており、好ましくは結晶多形（ポリタイプ）が４Ｈ－ＳｉＣである。ベース基板１は、たとえば窒素（Ｎ）などのｎ型不純物を高濃度で含んでおり、導電型はｎ型である。ベース基板１の不純物濃度は、たとえば１．０×１０18ｃｍ-3以上１．０×１０18ｃｍ-3以下程度である。主面１Ａは、たとえば｛０００１｝面であってもよいし、｛０００１｝面に対するオフ角が１°以上１０°以下である面であってもよい。ベース基板１の厚みは、たとえば２００μｍ以上７００μｍ以下程度であり、好ましくは３００μｍ以上６００μｍ以下である。炭化珪素半導体基板１０において、ベース基板１の主面１Ａの反対側に位置する裏面１Ｂには、炭素と珪素炭化珪素をダメージ層３（図６参照）が形成されていない。なお、ダメージ層３については後述する。
　エピタキシャル層２は、ベース基板１の主面１Ａ上にエピタキシャル成長により形成された炭化珪素からなる層である。エピタキシャル層２は、たとえば窒素（Ｎ）などのｎ型不純物を含んでおり、エピタキシャル層２の導電型はｎ型である。エピタキシャル層２の不純物濃度は、ベース基板１の不純物濃度よりも低くてもよい。エピタキシャル層２の不純物濃度は、たとえば７．５×１０15ｃｍ-2程度である。エピタキシャル層２の膜厚は、たとえば５μｍ以上４０μｍ以下程度である。
　炭化珪素半導体基板１０は、基板温度が室温であるときの反り量は－１００μｍ以上１００μｍ以下であり、好ましくは４０μｍ以上４０μｍ以下である。また、炭化珪素半導体基板１０は、基板温度が１００℃以上５００℃以下であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下であり、好ましくは－１．０ｍｍ以上１．０ｍｍ以下である。より好ましくは、基板温度が２００℃以上４００℃以下であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下であり、さらに好ましくは－１．０ｍｍ以上１．０ｍｍ以下である。
　次に、図４～図７を参照して、本実施の形態に係る炭化珪素半導体基板の製造方法について説明する。
　図４および図５を参照して、まず、外径が６インチである主面１Ａを有し、単結晶炭化珪素からなるベース基板１が準備される（工程（Ｓ１０））。外径が６インチであるベース基板１は任意の方法で準備される。なお、ベース基板１の外径は１００ｍｍ以上（たとえば５インチや８インチなど）であってもよい。
　図６を参照して、次に、ベース基板１の主面１Ａ上にエピタキシャル成長法により、エピタキシャル層２が形成される（工程（Ｓ２０））。エピタキシャル成長はＣＶＤ法により行われる。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。この際、不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入してもよい。
　本工程（Ｓ２０）を実施した後の時点で、ベース基板１の裏面１Ｂの全面または一部において、珪素（Ｓｉ）原子が抜けることにより炭素（Ｃ）原子の濃度が相対的に高くなったダメージ層３（炭化層）が形成されることがある。ダメージ層３は、たとえば０．００１μｍ以上１０μｍ以下程度の厚みで形成されることがあり、１μｍ以上の厚みで形成された場合には裏面１Ｂにおける白濁として目視で確認できることがある。ダメージ層３が形成されている領域の裏面１Ｂの表面粗さ（Ｒａ）は０．００１μｍ以上である。本工程（Ｓ２０）を実施した後の時点で、裏面１Ｂにダメージ層３が形成されているベース基板１とエピタキシャル層２との積層体４は、基板温度が室温であるときの反りが、たとえば－１５０μｍ以上１５０μｍ以下である。
　図７を参照して、次に、ベース基板１の裏面１Ｂの少なくとも一部が除去される（工程（Ｓ３０））。具体的には、積層体４におけるベース基板１の裏面１ＢはＣＭＰ研磨されることによりダメージ層３が除去される。ベース基板１の裏面１Ｂの研磨量は、たとえば０．００１μｍ以上１０μｍ以下である。本工程（Ｓ３０）の研磨後における裏面１Ｂの表面粗さ（Ｒａ）は、１０ｎｍ以下であり、好ましくは１ｎｍ以下である。
　次に、本実施の形態に係る炭化珪素半導体基板１０およびその製造方法の作用効果について説明する。本実施の形態に係る炭化珪素半導体基板１０は、外径が６インチであるベース基板１とベース基板１の主面１Ａ上に形成されたエピタキシャル層２とが積層してなる積層体４の裏面１Ｂ上から、ダメージ層３が除去された構成を備えている。これにより、炭化珪素半導体基板１０は、基板温度が室温であるときの反りが－１００μｍ以上１００μｍ以下であるとともに、基板温度が１００℃以上５００℃以下であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下とすることができる。さらに、炭化珪素半導体基板１０は、基板温度が室温であるときの反りが－１００μｍ以上１００μｍ以下であるとともに、基板温度が２００℃以上４００℃以下であるときの反り量が－１．５ｍｍ以上１．５ｍｍ以下とすることもできる。また、本実施の形態においては、基板温度を１００℃以上５００℃以下としたときに上記の反り量の範囲内に抑えることができるか否か、つまりダメージ層３を充分に除去し得たかは裏面１Ｂの表面粗さで確認することができる。具体的には、表面粗さ（Ｒａ）を１０ｎｍ以下とすることで、上述のように高温時においても反り量の小さい炭化珪素半導体基板１０を得ることができる。さらに、表面粗さ（Ｒａ）を１ｎｍ以下となるように裏面１Ｂを研磨すれば、ダメージ層３を十分に除去することができる。その結果、本実施の形態に係る炭化珪素半導体基板の製造方法によれば、基板温度が１００℃以上５００℃以下程度になるまで加熱された場合にも反り量が－１．０ｍｍ以上１．０ｍｍ以下と十分に小さい炭化珪素半導体基板１０を得ることができる。また、本実施の形態に係る炭化珪素半導体基板の製造方法によれば、基板温度が２００℃以上４００℃以下程度になるまで加熱された場合にも反り量が－１．０ｍｍ以上１．０ｍｍ以下と十分に小さい炭化珪素半導体基板１０を得ることもできる。
　また、本実施の形態に係る炭化珪素半導体基板の製造方法により作製される炭化珪素半導体基板１０は、ベース基板１の外径が６インチであって、ベース基板１の厚みが２００μｍ以上７００μｍ以下のときにも、基板温度が１００℃以上５００℃以下程度にまで加熱された場合にも、反り量が小さく高い平坦性を有することができる。言い換えると、本実施の形態に係る炭化珪素半導体基板１０は、ベース基板１が７００μｍを超える程の厚みを有していなくても、高温下においても高い平坦性を有することができる。その結果、本実施の形態に係る炭化珪素半導体基板の製造方法によれば、高温下においても高い平坦性を有する大口径の炭化珪素半導体基板１０を、低コストで得ることができる。
　図８を参照して、次に、本実施の形態に係る炭化珪素半導体装置について説明する。本実施の形態に係る炭化珪素半導体装置は、素子領域ＩＲ（活性領域）と、素子領域ＩＲを取り囲む終端領域ＯＲ（無効領域）とを有する。終端領域ＯＲはガードリング領域５を含む。つまり、素子領域ＩＲはガードリング領域５に取り囲まれている。素子領域ＩＲにはトランジスタやダイオードなどの半導体素子７が設けられている。
　半導体素子７は、たとえば六方晶炭化珪素からなる炭化珪素半導体基板１０と、ゲート絶縁膜１５と、ゲート電極１７と、ソース電極１６と、ドレイン電極１９とを主に備える。炭化珪素半導体基板１０は、ベース基板１とエピタキシャル層２とを備え、エピタキシャル層２は、ドリフト領域１２と、ｐボディ領域１３と、ｎ+ソース領域１４と、ｐ+領域１８とを主に有する。
　ドリフト領域１２は、エピタキシャル層２であって、ｐボディ領域１３、ｎ+ソース領域１４、およびｐ+領域１８が形成されていない領域である。
　ｐボディ領域１３はｐ型の導電型を有する。ｐボディ領域１３は、ドリフト領域１２において、炭化珪素半導体基板１０の主面２Ａを含んで形成されている。ｐボディ領域１３に含まれるｐ型不純物は、たとえばアルミニウム（Ａｌ）、ホウ素（Ｂ）などである。ｐボディ領域１３に含まれるアルミニウムなどの不純物濃度はたとえば１×１０17ｃｍ-3程度である。
　ｎ+ソース領域１４はｎ型の導電型を有する。ｎ+ソース領域１４は、主面２Ａを含み、かつｐボディ領域１３に取り囲まれるように、ｐボディ領域１３の内部に形成されている。ｎ+ソース領域１４に含まれるｎ型不純物は、たとえばＰ（リン）などである。ｎ+ソース領域１４に含まれるリンなどの不純物濃度は、ドリフト領域１２に含まれるｎ型不純物よりも高い濃度であり、たとえば１×１０20ｃｍ-3程度である。
　ｐ+領域１８はｐ型の導電型を有する。ｐ+領域１８は、主面２Ａおよびｐボディ領域１３と接し、ｎ+ソース領域１４の中央付近を貫通するように形成されている。ｐ+領域１８は、ｐ型不純物、たとえばＡｌ、Ｂなどをｐボディ領域１３に含まれるｐ型不純物よりも高い濃度、たとえば１×１０20ｃｍ－3程度の濃度で含んでいる。
　ゲート絶縁膜１５は、一方のｎ+ソース領域１４の上部表面から他方のｎ+ソース領域１４の上部表面にまで延在するようにドリフト領域１２に接して形成されている。ゲート絶縁膜１５はたとえば二酸化珪素（ＳｉＯ２）からなっている。
　ゲート電極１７は、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するように、ゲート絶縁膜１５上に接触して配置されている。ゲート電極１７は、たとえばポリシリコン、Ａｌなどの導電体からなっている。
　ソース電極１６は、主面２Ａにおいてｎ+ソース領域１４およびｐ+領域１８と接触して配置されている。ソース電極１６は、たとえばチタン（Ｔｉ）原子、Ａｌ原子およびシリコン（Ｓｉ）原子を含んでいる。これにより、ソース電極１６はｎ型炭化珪素領域（ｎ+ソース領域１４）およびｐ型炭化珪素領域（ｐ+領域１８）のいずれに対してもオーミック接触することができる。
　ドレイン電極１９は、炭化珪素半導体基板１０において裏面１Ｂに接触して形成されている。このドレイン電極１９は、たとえば上記ソース電極１６と同様の構成を有していてもよいし、ニッケル（Ｎｉ）など、炭化珪素半導体基板１０（ベース基板１）とオーミック接触可能な他の材料からなっていてもよい。これにより、ドレイン電極１９はベース基板１と電気的に接続されている。
　ガードリング領域５は、平面形状が環状であり、半導体素子７が設けられた素子領域ＩＲを取り囲むように、炭化珪素半導体基板１０の終端領域ＯＲに配置されている。ガードリング領域５はｐ型（第２導電型）を有する。ガードリング領域５はガードリングとして作用する導電領域である。
　ガードリング領域５の複数のガードリング６には、たとえばホウ素やアルミニウムなどの不純物が含まれている。複数のガードリング６の各々における不純物濃度はｐボディ領域１３の不純物濃度よりも低い。複数のガードリング６の各々における当該不純物の濃度はたとえば１．３×１０13ｃｍ-3であり、好ましくは８×１０12ｃｍ-3以上１．４×１０13ｃｍ-3以下程度である。
　図９を参照して、次に、本実施の形態に係る炭化珪素半導体装置の製造方法について説明する。本実施の形態に係る炭化珪素半導体装置の製造方法は、本実施の形態に係る炭化珪素半導体基板を用いて作製される。
　まず、上述のようにして得られた炭化珪素半導体基板１０を準備する（工程（Ｓ１０）～工程（Ｓ３０））。図９を参照して、次に、炭化珪素半導体基板１０の主面２Ａに対して不純物を注入することにより、エピタキシャル層２に、ｐボディ領域１３、ｎソース領域１４、ｐ＋領域１８、およびガードリング領域５を形成する（工程（Ｓ４０））。具体的には、導電型がｎ型のエピタキシャル層２に、ｐ型不純物としてたとえばＡｌがイオン注入されることにより、導電型がｐ型のｐボディ領域１３が形成される。さらに、ｐボディ領域１３に、ｎ型不純物としてたとえばＰがイオン注入されることにより、導電型がｎ型のｎソース領域１４が形成される。さらに、ｐ型不純物としてたとえばＡｌがイオン注入されることにより、導電型がｐ型のｐ＋領域１８が形成される。さらに、ｐ型不純物としてたとえばＡｌがイオン注入されることにより、導電型がｐ型のガードリング領域５が形成される。このとき、本工程（Ｓ４０）におけるイオン注入は、たとえば炭化珪素半導体基板１０の基板温度を１００℃以上５００℃以下程度に昇温させた状態で行われる（いわゆる、高温注入）。本工程（Ｓ４０）を実施前および実施した後の時点において、炭化珪素半導体基板１０の反り量は－１．５ｍｍ以上１．５ｍｍ以下である。また、上述のように、本実施の形態に係る炭化珪素半導体基板の製造方法において、たとえば裏面１Ｂを表面粗さ（Ｒａ）を１ｎｍ以下となるように研磨することによってダメージ層３を十分に除去しておけば、本工程（Ｓ４０）を実施前および実施した後の時点において、炭化珪素半導体基板１０の反り量は－１．０ｍｍ以上１．０ｍｍ以下とすることができる。
　次に、イオン注入により添加された不純物を活性化するための熱処理が行われる（工程（Ｓ５０））。熱処理の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばアルゴン（Ａｒ）雰囲気である。本工程（Ｓ５０）を実施した後の時点において、炭化珪素半導体基板１０の反り量は－１．５ｍｍ以上１．５ｍｍ以下である。また、上述のように、本実施の形態に係る炭化珪素半導体基板の製造方法において、たとえば裏面１Ｂを表面粗さ（Ｒａ）を１ｎｍ以下となるように研磨することによってダメージ層３を十分に除去しておけば、本工程（Ｓ５０）を実施前および実施した後の時点において、炭化珪素半導体基板１０の反り量は－１．０ｍｍ以上１．０ｍｍ以下とすることができる。
　次に、ゲート絶縁膜１５が形成される（工程（Ｓ６０））。具体的には、まず、所望の不純物領域が形成された炭化珪素半導体基板１０が熱酸化される。熱酸化は、たとえば酸素雰囲気中で１３００℃程度に加熱し、４０分間程度保持することにより実施することができる。これにより、炭化珪素半導体基板１０の主面２Ａ上にＳｉＯ２からなるゲート絶縁膜１５が形成される。
　次に、ゲート電極１７が形成される（工程（Ｓ７０））。この工程では、たとえば導電体であるポリシリコン、Ａｌなどからなるゲート電極１７が、一方のｎ+ソース領域１４上から他方のｎ+ソース領域１４上にまで延在するとともに、ゲート絶縁膜１５に接触するように形成される。ゲート電極１７の材料としてポリシリコンを採用する場合、当該ポリシリコンは、Ｐが１×１０20ｃｍ－3を超える高い濃度で含まれるものとすることができる。その後、ゲート電極１７を覆うように、たとえばＳｉＯ２からなる絶縁膜が形成される。
　次に、オーミック電極が形成される（工程（Ｓ８０））。具体的には、たとえばｐ+領域１８およびｎ+ソース領域１４の一部が露出するような開口部を有するレジストパターンを形成し、たとえばＳｉ原子、Ｔｉ原子、およびＡｌ原子とを含有する金属膜が基板全面に形成される。オーミック電極となる上記金属膜の形成は、たとえば、スパッタリング法や蒸着法により行われる。その後、当該レジストパターンをたとえばリフトオフすることにより、ゲート絶縁膜１５に接し、かつｐ+領域１８およびｎ+ソース領域１４に接する金属膜が形成される。その後、当該金属膜をたとえば１０００℃程度に加熱することにより、炭化珪素半導体基板１０とオーミック接触するソース電極１６が形成される。また炭化珪素半導体基板１０のｎ+基板１１とオーミック接触するドレイン電極１９が形成される。このようにして、ＭＯＳＦＥＴとしての炭化珪素半導体装置１００が完成する。
　次に、本実施の形態に係る炭化珪素半導体装置の製造方法の作用効果について説明する。本実施の形態に係る炭化珪素半導体装置の製造方法によれば、上述した本実施の形態に係る炭化珪素半導体基板１０を用いて、炭化珪素半導体装置の製造に必要なイオン注入工程（Ｓ４０）等のプロセスが実施される。炭化珪素半導体基板１０は、基板温度が１００℃以上５００℃以下程度と高温に加熱処理される場合にも高い平坦性を有しているため、反り量が大きい炭化珪素半導体基板１０を用いることによる品質不良発生のリスクを低減させることができる。たとえば、外径が１００ｍｍ以上の炭化珪素半導体基板１０を半導体製造装置の静電チャックステージで吸着させる場合、炭化珪素半導体基板１０の割れ等の異常発生リスクの観点から、炭化珪素半導体基板１０の反り量は－１．５ｍｍ以上１．５ｍｍ以下であるのが好ましく、より好ましくは－１．０ｍｍ以上１．０ｍｍ以下である。本実施の形態に係る炭化珪素半導体基板１０は、基板温度が１００℃以上５００℃以下程度と高温に加熱処理された場合にも、反り量が－１．５ｍｍ以上１．５ｍｍ以下であるため、静電チャックステージで吸着することによる炭化珪素半導体基板１０の割れ等の異常発生リスクを低減することができる。また、本実施の形態に係る炭化珪素半導体基板１０は、基板温度が２００℃以上４００℃以下程度と高温に加熱処理された場合にも、反り量が－１．５ｍｍ以上１．５ｍｍ以下であるため、静電チャックステージで吸着することによる炭化珪素半導体基板１０の割れ等の異常発生リスクを低減することができる。さらに、ダメージ層３が十分に除去された炭化珪素半導体基板１０は、基板温度が１００℃以上５００℃以下程度と高温に加熱処理された場合の反り量が－１．０ｍｍ以上１．０ｍｍ以下に抑えられている。そのため、静電チャックステージで吸着することによる炭化珪素半導体基板１０の割れ等の異常発生リスクをより低減することができる。さらに、ダメージ層３が十分に除去された炭化珪素半導体基板１０は、基板温度が２００℃以上４００℃以下程度と高温に加熱処理された場合の反り量が－１．０ｍｍ以上１．０ｍｍ以下に抑えられている。そのため、静電チャックステージで吸着することによる炭化珪素半導体基板１０の割れ等の異常発生リスクをより低減することができる。
　また、本実施の形態に係る炭化珪素半導体装置の製造方法は、平坦性が高く、主面２Ａの平行度が高い炭化珪素半導体基板１０を用いるため、炭化珪素半導体基板１０の主面２Ａ面内における加工品質のバラつき等の不良の発生に関するリスクを低減させることができ、炭化珪素半導体装置１００を歩留まり良く作製することができる。具体的には、図９を参照して、たとえば工程（Ｓ４０）において、該工程（Ｓ４０）が実施される炭化珪素半導体基板１０は主面２Ａの平坦度が高いため、主面２Ａと不純物の注入方向４０ｉ（図１０参照）とが成すイオン注入角度については、主面２Ａの面内におけるバラつきが低く抑えられている。そのため、図１１を参照して、炭化珪素半導体基板１０の主面２Ａ上に形成されたマスク膜２０の開口部から不純物が注入されて形成される不純物注入領域３０（ｐボディ領域１３、ｎソース領域１４など）は、炭化珪素半導体基板１０の中心部および外周部において同じように形成される。異なる観点から言えば、炭化珪素半導体装置１００において不純物注入領域３０は、主面２Ａに対して垂直な方向に伸びる側壁部を有している。
　一方、図１２を参照して、イオン注入工程において、炭化珪素半導体基板１０の反り量が大きく主面２Ａの平坦度が低い場合には、主面２Ａと不純物の注入方向４０ｉとが成すイオン注入角度については、主面２Ａの面内におけるバラつきが大きい。この場合、図１３を参照して、不純物注入領域３０（ｐボディ領域１３、ｎソース領域１４など）は、炭化珪素半導体基板１０の中心部と外周部とでは炭化珪素半導体基板１０において形成される領域の位置や拡がり方が異なる。異なる観点から言えば、炭化珪素半導体装置１００において不純物注入領域３０は、主面２Ａにおいて、局所的に当該主面２Ａに対する側壁部の伸びる方向が異なる。つまり、本実施の形態に係る炭化珪素半導体装置の製造方法によれば、外径が１００ｍｍ以上である大口径の炭化珪素半導体基板１０を用いても、炭化珪素半導体基板１０の主面２Ａ全面において、当該主面２Ａに対して垂直に伸びる側壁部を有する不純物注入領域３０を形成することができる。そのため、主面２Ａにおいて局所的に不純物注入領域３０の形状（たとえば側壁部の伸びる方向）が異なるといった問題が発生しないので、炭化珪素半導体装置１００を歩留まりよく得ることができる。
　本実施の形態に係る炭化珪素半導体基板の製造方法において、裏面１Ｂの一部を除去する工程（Ｓ３０）は、裏面１Ｂを化学研磨することにより行うが、これに限られるものではない。裏面１Ｂの一部を除去する工程（Ｓ３０）は、たとえば裏面１Ｂを反応性イオンエッチング（ＲＩＥ）することにより行ってもよい。この場合には、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いたＩＣＰ－ＲＩＥ（Ｉｎｄｕｃｔｉｖｅ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ－Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）を用いることができる。なお、ＲＩＥを用いた場合には、ダメージ層３は除去されるが、裏面１Ｂの一部を除去する前と後とで裏面１Ｂの表面粗さは大きく変化しない。
　また、裏面１Ｂの一部を除去する工程（Ｓ３０）は、たとえば裏面１Ｂをハロゲンガス雰囲気下において熱エッチングすることにより行ってもよい。このとき、主面２Ａ上には保護膜が形成されていればよい。保護膜は、たとえば熱酸化膜であってもよい。ハロゲンガスは、たとえば塩素（Ｃｌ２）ガスを含む。この場合、炭化珪素半導体基板１０の加熱は、たとえば７００℃程度以上１０００℃以下程度で行われてもよい。また、裏面１Ｂの一部を除去する工程（Ｓ３０）は、たとえば裏面１Ｂに熱酸化膜を形成した後、熱酸化膜をフッ化水素酸（ＨＦ）を用いてエッチングすることにより行ってもよい。このようにしても、ダメージ層３を除去することができる。
　また、本実施の形態に係る炭化珪素半導体装置は、ガードリング領域５を取り囲むように、フィールドストップ領域（図示しない）を有していても構わない。フィールドストップ領域は導電型がｎ型であり、不純物注入工程（Ｓ４０）においてソース領域１４等と同様に高温注入により形成されればよい。本実施の形態に係る炭化珪素半導体装置は、高温環境下においても平坦性の炭化珪素半導体基板１０を用いて作製されるため、ガードリング領域５やフィールドストップ領域の配置や形態についても主面２Ａ内で局所的に変動するといった問題の発生を抑制できる。具体的には、たとえば主面２Ａ内においてガードリング領域５とフィールドストップ領域との間隔が変動することを抑制することができる。
　以上のように本発明の実施の形態について説明を行ったが、上述の実施の形態を様々に変形することも可能である。また、本発明の範囲は上述の実施の形態に限定されるものではない。本発明の範囲は、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むことが意図される。
　本発明は、外径が１００ｍｍ以上の大口径の炭化珪素半導体基板、およびその製造方法、ならびに該炭化珪素半導体基板を用いた炭化珪素半導体装置の製造方法に特に有利に適用される。
　１　ベース基板、１Ａ　主面、１Ｂ　裏面、２　エピタキシャル層、３　ダメージ層、４　積層体、５　ガードリング領域、６　ガードリング、７　半導体素子、１０　炭化珪素半導体基板、１２　ドリフト領域、１３　ボディ領域、１４　ソース領域、１５　ゲート絶縁膜、１６　ソース電極、１７　ゲート電極、１８　ｐ+領域、１９　ドレイン電極、２０　マスク膜、３０　不純物注入領域、１００　炭化珪素半導体装置。

Claims (9)

  1. 　外径が１００ｍｍ以上である主面を有し、単結晶炭化珪素からなるベース基板と、
    　前記主面上に形成されたエピタキシャル層とを備え、
    　基板温度が室温であるときの反り量は－１００μｍ以上１００μｍ以下であり、基板温度が４００℃であるときの反り量は－１．５ｍｍ以上１．５ｍｍ以下である、炭化珪素半導体基板。
  2. 　前記主面に垂直な方向における前記ベース基板の厚みが、２００μｍ以上７００μｍ以下である、請求項１に記載の炭化珪素半導体基板。
  3. 　前記ベース基板において、前記主面の反対側に位置する裏面の表面粗度は１０ｎｍ以下である、請求項１または請求項２に記載の炭化珪素半導体基板。
  4. 　外径が１００ｍｍ以上である主面を有し、単結晶炭化珪素からなるベース基板を準備する工程と、
    　前記主面上にエピタキシャル層を形成する工程と、
    　前記ベース基板において前記主面の反対側に位置する裏面の少なくとも一部を除去する工程とを備える、炭化珪素半導体基板の製造方法。
  5. 　前記除去する工程は、前記裏面を化学機械研磨することにより行う、請求項４に記載の炭化珪素半導体基板の製造方法。
  6. 　前記除去する工程は、前記裏面を反応性イオンエッチングすることにより行う、請求項４に記載の炭化珪素半導体基板の製造方法。
  7. 　前記除去する工程は、前記裏面をハロゲンガス雰囲気下において熱エッチングすることにより行う、請求項４に記載の炭化珪素半導体基板の製造方法。
  8. 　前記除去する工程は、前記裏面に熱酸化膜を形成した後、前記熱酸化膜をフッ化水素酸を用いてエッチングすることにより行う、請求項４に記載の炭化珪素半導体基板の製造方法。
  9. 　外径が１００ｍｍ以上である主面を有し、単結晶炭化珪素からなるベース基板を準備する工程と、
    　前記主面上にエピタキシャル層を形成する工程と、
    　前記ベース基板において前記主面の反対側に位置する裏面の少なくとも一部を除去して、炭化珪素半導体基板を準備する工程と、
    　前記炭化珪素半導体基板に不純物イオンを注入する工程とを備える、炭化珪素半導体装置の製造方法。
PCT/JP2014/065712 2013-08-06 2014-06-13 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法 Ceased WO2015019707A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US14/910,182 US10050109B2 (en) 2013-08-06 2014-06-13 Silicon carbide semiconductor substrate, method for manufacturing silicon carbide semiconductor substrate, and method for manufacturing silicon carbide semiconductor device
EP14834133.2A EP3035371B1 (en) 2013-08-06 2014-06-13 Silicon carbide semiconductor substrate, method for producing same, and method for producing silicon carbide semiconductor device
CN201480043442.2A CN105453220B (zh) 2013-08-06 2014-06-13 碳化硅半导体衬底、制造碳化硅半导体衬底的方法、以及制造碳化硅半导体器件的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013163406A JP6136731B2 (ja) 2013-08-06 2013-08-06 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2013-163406 2013-08-06

Publications (1)

Publication Number Publication Date
WO2015019707A1 true WO2015019707A1 (ja) 2015-02-12

Family

ID=52461050

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/065712 Ceased WO2015019707A1 (ja) 2013-08-06 2014-06-13 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US10050109B2 (ja)
EP (1) EP3035371B1 (ja)
JP (1) JP6136731B2 (ja)
CN (2) CN105453220B (ja)
WO (1) WO2015019707A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022172550A (ja) * 2021-05-06 2022-11-17 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716006B2 (en) * 2014-07-30 2017-07-25 Mitsubishi Electric Corporation Semiconductor device manufacturing method and semiconductor device
US10283595B2 (en) * 2015-04-10 2019-05-07 Panasonic Corporation Silicon carbide semiconductor substrate used to form semiconductor epitaxial layer thereon
US9978651B2 (en) * 2015-05-11 2018-05-22 Sumitomo Electric Industries, Ltd. Silicon carbide single crystal substrate, silicon carbide semiconductor device, and method for manufacturing silicon carbide semiconductor device
JP6981505B2 (ja) * 2015-10-15 2021-12-15 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法
JP6964388B2 (ja) * 2015-10-15 2021-11-10 住友電気工業株式会社 炭化珪素エピタキシャル基板
JP6758491B2 (ja) 2017-05-17 2020-09-23 三菱電機株式会社 ＳｉＣエピタキシャルウエハおよびその製造方法
JP7002932B2 (ja) * 2017-12-22 2022-01-20 昭和電工株式会社 ＳｉＣインゴットの製造方法
US10879359B2 (en) 2018-03-02 2020-12-29 National Institute Of Advanced Industrial Science And Technology Silicon carbide epitaxial wafer having a thick silicon carbide layer with small wrapage and manufacturing method thereof
CN118043294A (zh) * 2021-07-09 2024-05-14 帕里杜斯有限公司 SiC P型和低电阻率晶体、晶棒、晶圆和设备及其制造方法
JP2023095359A (ja) * 2021-12-24 2023-07-06 株式会社デンソー 炭化珪素ウェハおよびその製造方法
CN114393512A (zh) * 2022-01-30 2022-04-26 北京天科合达半导体股份有限公司 一种无损伤层碳化硅晶片表面快速加工的方法
JP7268784B1 (ja) * 2022-05-31 2023-05-08 株式会社レゾナック ＳｉＣ基板及びＳｉＣエピタキシャルウェハ
US12269123B1 (en) 2024-04-05 2025-04-08 Wolfspeed, Inc. Laser edge shaping for semiconductor wafers

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201155A (ja) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
JP2012214376A (ja) 2005-04-07 2012-11-08 Cree Inc 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
JP2013118213A (ja) * 2011-12-01 2013-06-13 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013128050A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952679A (en) * 1996-10-17 1999-09-14 Denso Corporation Semiconductor substrate and method for straightening warp of semiconductor substrate
JP3920103B2 (ja) * 2002-01-31 2007-05-30 大阪府 絶縁層埋め込み型半導体炭化シリコン基板の製造方法及びその製造装置
US7405430B2 (en) * 2005-06-10 2008-07-29 Cree, Inc. Highly uniform group III nitride epitaxial layers on 100 millimeter diameter silicon carbide substrates
WO2010119792A1 (ja) * 2009-04-15 2010-10-21 住友電気工業株式会社 基板、薄膜付き基板、半導体装置、および半導体装置の製造方法
JP2011108809A (ja) * 2009-11-17 2011-06-02 Bridgestone Corp 半導体素子の製造方法
JP4887418B2 (ja) * 2009-12-14 2012-02-29 昭和電工株式会社 ＳｉＣエピタキシャルウェハの製造方法
GB2484506A (en) * 2010-10-13 2012-04-18 Univ Warwick Heterogrowth
CN102543718A (zh) * 2010-12-14 2012-07-04 北京天科合达蓝光半导体有限公司 一种降低碳化硅晶片翘曲度、弯曲度的方法
DE112012003260T5 (de) 2011-08-05 2014-05-15 Sumitomo Electric Industries, Ltd. Substrat, Halbleitervorrichtung und Verfahren zur Herstellung derselben

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012214376A (ja) 2005-04-07 2012-11-08 Cree Inc 歪み、反り、及びｔｔｖが少ない７５ミリメートル炭化珪素ウェハ
JP2007201155A (ja) * 2006-01-26 2007-08-09 Nissan Motor Co Ltd 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2008120467A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 半導体装置の製造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
JP2013118213A (ja) * 2011-12-01 2013-06-13 Showa Denko Kk 炭化珪素半導体装置及びその製造方法
JP2013128050A (ja) * 2011-12-19 2013-06-27 Sumitomo Electric Ind Ltd 半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3035371A4

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022172550A (ja) * 2021-05-06 2022-11-17 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法
JP7661771B2 (ja) 2021-05-06 2025-04-15 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
EP3035371B1 (en) 2026-04-15
US10050109B2 (en) 2018-08-14
CN105453220A (zh) 2016-03-30
CN105453220B (zh) 2017-11-17
EP3035371A1 (en) 2016-06-22
EP3035371A4 (en) 2017-03-22
JP2015032787A (ja) 2015-02-16
JP6136731B2 (ja) 2017-05-31
CN107833829B (zh) 2022-02-18
CN107833829A (zh) 2018-03-23
US20160181375A1 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
JP6136731B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6197461B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP6136732B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
US20130119406A1 (en) Silicon carbide substrate, semiconductor device, and methods for manufacturing them
WO2014192411A9 (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法
JP2013027960A (ja) 炭化珪素基板の製造方法および炭化珪素基板
JP6340642B2 (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
KR20110120335A (ko) 탄화규소 기판의 제조 방법
JP2017183729A (ja) 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法
JP2017050446A (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
CN104126218B (zh) 制造碳化硅半导体器件的方法
TW201308622A (zh) 半導體裝置之製造方法
US20120273800A1 (en) Composite substrate having single-crystal silicon carbide substrate
WO2019049525A1 (ja) 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法
JP6107450B2 (ja) 炭化珪素半導体装置の製造方法
JP2016028009A (ja) 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201480043442.2

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14834133

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2014834133

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14910182

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWG Wipo information: grant in national office

Ref document number: 2014834133

Country of ref document: EP