WO2015141135A1 - 半導体基板の評価方法 - Google Patents

半導体基板の評価方法 Download PDF

Info

Publication number
WO2015141135A1
WO2015141135A1 PCT/JP2015/000846 JP2015000846W WO2015141135A1 WO 2015141135 A1 WO2015141135 A1 WO 2015141135A1 JP 2015000846 W JP2015000846 W JP 2015000846W WO 2015141135 A1 WO2015141135 A1 WO 2015141135A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor substrate
defect
recovery
crystal defects
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2015/000846
Other languages
English (en)
French (fr)
Inventor
大槻　剛
竹野　博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to US15/117,537 priority Critical patent/US9748151B2/en
Priority to CN201580013050.6A priority patent/CN106104756B/zh
Priority to EP15764149.9A priority patent/EP3121837B1/en
Priority to KR1020167023333A priority patent/KR102188590B1/ko
Publication of WO2015141135A1 publication Critical patent/WO2015141135A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H10P74/235—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes comprising optical enhancement of defects or not-directly-visible states
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/225—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion
    • G01N23/2251—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material using electron or ion using incident electron beams, e.g. scanning electron microscopy [SEM]
    • G01N23/2254—Measuring cathodoluminescence
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P36/00—Gettering within semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/30—Accessories, mechanical or electrical features
    • G01N2223/31—Accessories, mechanical or electrical features temperature control
    • G01N2223/3106—Accessories, mechanical or electrical features temperature control heating, furnaces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2223/00—Investigating materials by wave or particle radiation
    • G01N2223/60—Specific applications or type of materials
    • G01N2223/611—Specific applications or type of materials patterned objects; electronic devices
    • G01N2223/6116—Specific applications or type of materials patterned objects; electronic devices semiconductor wafer

Definitions

  • the present invention relates to a method for evaluating a semiconductor substrate.
  • the gate length is getting shorter. Since the gate length is shortened, it is necessary to reduce the diffusion depth of the source / drain regions. For example, in the case of a device (transistor) having a gate length of about 30 nm, the diffusion depth of the source / drain portion is about 15 nm, and very shallow diffusion is required.
  • ion implantation is used to form such a diffusion layer.
  • B + or BF 2 ++ is implanted at a very low acceleration of 0.2 to 0.5 keV.
  • the resistance of the ion-implanted atoms cannot be lowered as it is.
  • point defects such as interstitial silicon and atomic vacancies are generated in the silicon substrate.
  • Examples of the annealing method include annealing using a flash lamp in which a rare gas such as xenon is sealed. This lamp irradiates high energy of several tens of J / cm 2 or more as pulsed light of 0.1 to 100 milliseconds. Therefore, it is possible to activate the impurity distribution formed by ion implantation with almost no change.
  • Patent Document 2 in order to form a shallow impurity diffusion region without causing damage in a semiconductor substrate, a substance that becomes an acceptor or a donor with respect to the semiconductor substrate and an acceptor or a donor with respect to the semiconductor substrate are disclosed. It is described that a substance having a substance that does not have to be implanted into a semiconductor substrate.
  • the present invention has been made in view of the above problems, and an object thereof is to provide a semiconductor substrate evaluation method capable of evaluating a recovery process of crystal defects.
  • the present invention provides a method for evaluating a semiconductor substrate that has been subjected to a defect recovery heat treatment for recovering the crystal defect with respect to a semiconductor substrate having a crystal defect,
  • the defect recovery heat treatment is performed by flash lamp annealing, Measuring crystal defects of the semiconductor substrate during recovery by controlling the processing conditions of the flash lamp annealing; and And a step of analyzing the recovery mechanism of the crystal defect based on the result of the measurement.
  • Such a semiconductor substrate evaluation method can accurately evaluate the recovery process of crystal defects.
  • the defect recovery heat treatment is performed by flash lamp annealing (FLA), and by controlling the processing conditions, the state of the process of crystal defect recovery can be frozen and measured. The behavior can be captured. By grasping the defect behavior, it is possible to evaluate what kind of defect recovery heat treatment is effective in performing precise defect control.
  • FLA flash lamp annealing
  • the measurement is further performed after recovery of the crystal defects.
  • Such a method for evaluating a semiconductor substrate can compare the state of the semiconductor substrate during and after the recovery of crystal defects, so that the recovery process of crystal defects can be evaluated in more detail.
  • the flash lamp annealing treatment condition to be changed is a heat treatment time or irradiation energy.
  • the defect recovery behavior can be observed in more detail.
  • the defect recovery behavior can be observed over time by changing the heat treatment time.
  • the crystal defects are preferably ion implantation defects generated by ion implantation into the semiconductor substrate.
  • the present invention is particularly suitable for evaluating the recovery process of ion implantation defects such as point defects generated by ion implantation into a semiconductor substrate.
  • step of measuring measuring the state before the emission line caused by the crystal defect obtained by the luminescence method disappears at least once, and further measuring the state after the emission line disappears. preferable.
  • step of analyzing the recovery mechanism it is analyzed how the crystal defects of the semiconductor substrate disappear under what processing conditions. be able to.
  • the luminescence method is preferably a cathodoluminescence method.
  • such a method is preferably used when evaluating a silicon semiconductor substrate.
  • the analyzing step it is preferable to analyze the recovery mechanism by observing a change in the intensity of the emission line.
  • the evaluation method has such an analysis process, the defect recovery behavior can be observed in more detail, so that the recovery mechanism can be analyzed in more detail.
  • the semiconductor substrate is preferably a silicon semiconductor substrate.
  • the present invention is particularly suitable for evaluating the defect recovery process of a silicon semiconductor substrate having crystal defects.
  • the semiconductor substrate evaluation method of the present invention can accurately evaluate the recovery process of crystal defects.
  • the defect recovery heat treatment is performed by flash lamp annealing, the recovery of crystal defects can be measured, so that the behavior of crystal defects during the recovery process can be captured.
  • the behavior of crystal defects in the recovery process can be captured in more detail. By grasping the defect behavior, it is possible to evaluate what kind of defect recovery heat treatment is effective in performing precise defect control.
  • FIG. 2 shows CL spectra obtained as a result of measuring a silicon semiconductor substrate subjected to defect recovery heat treatment by flash lamp annealing and a silicon semiconductor substrate subjected to rapid heating / cooling heat treatment by the CL method.
  • the present inventors have found a semiconductor substrate evaluation method in which a semiconductor substrate having crystal defects is subjected to a defect recovery heat treatment for recovering the crystal defects. And
  • the defect recovery heat treatment is performed by flash lamp annealing, Measuring crystal defects of the semiconductor substrate during recovery by controlling the processing conditions of the flash lamp annealing; and Based on the result of the measurement, it has been found that a semiconductor substrate evaluation method having a step of analyzing the recovery mechanism of the crystal defects can solve the above-mentioned problems, and the semiconductor substrate evaluation method of the present invention has been completed.
  • a silicon semiconductor substrate for example, a P-type silicon wafer doped with a dopant such as boron is prepared.
  • an impurity diffusion layer is formed on the wafer surface.
  • the impurity diffusion layer can be formed, for example, by ion implantation of a dopant such as boron. By this ion implantation, ion implantation defects such as point defects are formed in the silicon semiconductor substrate.
  • defect recovery heat treatment is performed by flash lamp annealing, and the crystal defects of the semiconductor substrate being recovered are measured by controlling the processing conditions of flash lamp annealing. According to the present invention, since the state during the recovery of crystal defects can be measured, the behavior of crystal defects in the recovery process that has not been clarified in the past can be captured.
  • Examples of the defect recovery heat treatment method in the present invention include annealing using a flash lamp filled with a rare gas such as xenon, but flash lamp annealing is not limited to this, and high energy is irradiated in a very short time. Anything to do.
  • the measurement of crystal defects in the semiconductor substrate during recovery may be performed only once, but the measurement may be performed a plurality of times by performing annealing under the processing conditions of a plurality of flash lamps. By measuring a plurality of times, the behavior of crystal defects can be captured in more detail.
  • the measurement is performed after the crystal defects are recovered in the measurement step. This makes it possible to compare the state of the semiconductor substrate after recovery of crystal defects and the state after recovery, so that the recovery process of crystal defects can be evaluated in more detail.
  • the measuring step it is preferable to further measure crystal defects of the semiconductor substrate before the defect recovery heat treatment. This makes it possible to compare the state of the semiconductor substrate immediately after the occurrence of the crystal defect, during the recovery of the crystal defect, and after the recovery of the crystal defect, so that the recovery process of the crystal defect can be evaluated in more detail.
  • the processing condition of the flash lamp annealing to be changed is a heat treatment time or irradiation energy.
  • the defect recovery behavior can be observed in more detail.
  • the defect recovery behavior can be observed over time by changing the heat treatment time.
  • Examples of the measuring method that can be used in the measuring step include a luminescence method such as a cathodoluminescence (CL) method.
  • a luminescence method such as a cathodoluminescence (CL) method.
  • the state before the disappearance of the light-emitting lines for example, D1, D2, and D3 lines caused by dislocations obtained by the CL method
  • the state before the disappearance of the light-emitting lines is at least once. It is preferable to measure and further measure the state after the emission line disappears. Thereby, in the process of analyzing the recovery mechanism described later, it is possible to analyze how the crystal defects of the semiconductor substrate disappear under what processing conditions.
  • the cathodoluminescence method when measuring a silicon semiconductor substrate.
  • the stress / strain distribution, defect distribution, and carrier distribution of the sample can be evaluated with high spatial resolution using an electron beam as a probe.
  • Cathodoluminescence is light emission in the ultraviolet / visible / near infrared region emitted when a sample is irradiated with an electron beam.
  • the light emission mechanism in this CL method differs depending on the material, but in the case of a semiconductor, there are three types: (1) generation of electron / hole pairs, (2) carrier diffusion, and (3) light emission recombination.
  • a TO phonon line (TO line) corresponding to a band gap (about 1.1 eV) is strongly observed. This is an interband transition with phonon emission because silicon is an indirect transition semiconductor.
  • light emission D1, D2, D3 line, etc.
  • a scanning electron microscope As an apparatus, a scanning electron microscope (SEM) is generally used as an electron beam source, and a detector / spectrometer for detecting light emission from a sample is used for this. Further, stage cooling for obtaining light emission intensity by suppressing lattice vibration. It is preferable to use one provided with a mechanism such as.
  • the CL method can be compared with an SEM image, an emission spectrum of a wide range of wavelengths can be obtained, high resolution, and deep by changing the acceleration voltage. There is a point that can be analyzed.
  • FIG. 1 is a CL spectrum obtained as a result of measuring the silicon semiconductor substrate immediately after ion implantation, during the recovery of crystal defects, and after the recovery of crystal defects by the cathodoluminescence method.
  • the vertical axis represents the emission intensity
  • the horizontal axis represents the wavelength.
  • the defect recovery process can be measured stepwise by changing the heat treatment time of flash lamp annealing.
  • the recovery mechanism of crystal defects is analyzed based on the result of the above measurement.
  • the behavior of the crystal defects in the recovery process can be captured, and the recovery mechanism can be analyzed.
  • the recovery mechanism can be analyzed in more detail in this step by measuring the semiconductor substrate immediately after ion implantation or after recovery of crystal defects.
  • the measurement step when a luminescence method such as the cathodoluminescence method is used, it is preferable to analyze the recovery mechanism by observing a change in the intensity of the emission line obtained by the luminescence method. As the defect recovery heat treatment proceeds, the crystal defects are recovered, and accordingly, the intensity of the emission line due to the crystal defects obtained by the luminescence method is also relatively reduced. Therefore, it can be evaluated by observing the intensity of the light emission line under what processing conditions how the crystal defects disappear or whether the crystal defects can be reliably prevented.
  • a luminescence method such as the cathodoluminescence method
  • the present invention by using flash lamp annealing, it is possible to freeze the state of the defect recovery process and capture defect behavior that has not been seen with conventional annealing techniques. Therefore, it is possible to evaluate what kind of defect recovery heat treatment is effective in performing precise defect control. Furthermore, since the defect recovery process can be measured step by step, the optimum heat treatment time, irradiation energy, and other processing conditions can be examined for each semiconductor substrate used.
  • the present invention is suitable for evaluating a recovery process of crystal defects of a semiconductor substrate, in particular, ion implantation defects generated when a junction is formed.
  • it is suitable for evaluating a defect recovery process (defect behavior) when a defect recovery heat treatment is performed on a semiconductor substrate into which high-concentration ion implantation has been performed, such as a source / drain, a gate electrode, and WELL. Therefore, the present invention can be applied when manufacturing a semiconductor substrate in which an impurity diffusion layer is formed on the surface.
  • Example 1 An N-type silicon wafer having a diameter of 200 mm doped with phosphorus was used as a sample. The resistivity of this silicon wafer is 10 ⁇ ⁇ cm. Boron was ion-implanted into this wafer at 10 keV at 1 ⁇ 10 13 atoms / cm 2 . Next, as shown in FIG. 1, first, a CL spectrum of a wafer immediately after ion implantation was obtained using a cathodoluminescence method. Next, this wafer was subjected to flash lamp annealing using a xenon lamp as a light source at a preheating temperature of 550 ° C.
  • FIG. 1 is a CL spectrum showing a crystal defect recovery process by FLA after ion implantation.
  • the emission center decreases as the annealing proceeds.
  • the crystallinity is disturbed, the CL spectrum (TO line) intensity is weak, and many light emission defects are observed.
  • light emission D1 line to D3 line
  • characteristic light emission is not observed when annealing is further performed.
  • Example 2 Evaluation method using flash lamp annealing
  • An N-type silicon wafer having a diameter of 200 mm doped with phosphorus was used as a sample.
  • the resistivity of this silicon wafer is 10 ⁇ ⁇ cm.
  • the wafer was ion-implanted with boron at 10 keV at 5 ⁇ 10 13 atoms / cm 2 , pre-heated at 550 ° C. and flash lamp annealing using a xenon lamp as a light source (annealing conditions were irradiation energy 22 J / cm 2 , 1.2 Ms, irradiation temperature 1100 ° C.). Thereafter, ion implantation defects were evaluated.
  • Example 2 ion implantation defects were first evaluated by observation with a transmission electron microscope (TEM), but no defects were observed in the ion-implanted region by TEM.
  • evaluation was performed using cathodoluminescence.
  • FIG. 2 shows CL spectra obtained as a result of measuring a silicon semiconductor substrate subjected to defect recovery heat treatment by flash lamp annealing and a silicon semiconductor substrate subjected to rapid heating / cooling heat treatment by the CL method.
  • the vertical axis represents the emission intensity
  • the horizontal axis represents the wavelength.
  • broad characteristic emission was observed in addition to the TO line (corresponding to a peak in the vicinity of 1120 nm in wavelength), but in Comparative Example 1, other than the TO line was not observed.
  • the difference in detection sensitivity between the evaluation by TEM observation and the evaluation using CL is considered to be due to the following reason.
  • TEM has a small observation area and it is difficult to capture a point defect as an image
  • CL uses a scanning electron microscope (SEM) and has a large observation area (especially in the depth direction).
  • SEM scanning electron microscope
  • Example 2 in which the defect recovery heat treatment was performed by flash lamp annealing, many light emission lines were observed in addition to the TO line. These emission lines show ion implantation defect behavior in the defect recovery process. Thereby, the recovery process of the crystal defect of the semiconductor substrate could be evaluated.
  • Example 2 in which the amount of ion implantation is larger than that in Example 1, many light emission defects are observed even under the same conditions (irradiation energy 22 J / cm 2 , 1.2 milliseconds, irradiation temperature 1100 ° C.). Yes. Therefore, from the results of Examples 1 and 2, it was also possible to evaluate that the optimum heat treatment time for achieving crystal defect recovery is different when performing defect recovery heat treatment on semiconductor substrates having different ion implantation amounts. .
  • the present invention is not limited to the above embodiment.
  • the above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

　本発明は、結晶欠陥を有する半導体基板に対して前記結晶欠陥を回復するための欠陥回復熱処理を施した半導体基板の評価方法であって、前記欠陥回復熱処理を、フラッシュランプアニールで行い、前記フラッシュランプアニールの処理条件を制御することによって、回復途中の半導体基板の結晶欠陥を測定する工程と、該測定の結果に基づいて、前記結晶欠陥の回復メカニズムを解析する工程とを有することを特徴とする半導体基板の評価方法である。これにより、結晶欠陥の回復過程を評価することができる半導体基板の評価方法が提供される。

Description

半導体基板の評価方法
　本発明は、半導体基板の評価方法に関する。
　ＬＳＩ高性能化のために微細化が進められ、ゲート長が短くなってきている。ゲート長が短くなったため、ソース・ドレイン領域の拡散深さを浅くする必要が生じている。たとえば、ゲート長が３０ｎｍ程度のデバイス（トランジスタ）であれば、ソース・ドレイン部の拡散深さは１５ｎｍ程度となり、非常に浅い拡散が必要となる。
　従来、このような拡散層形成には、イオン注入が用いられ、たとえばＢ＋やＢＦ２ ＋＋を０．２～０．５ｋｅＶという非常に低加速で注入する方法が用いられる。しかしイオン注入された原子はこのままでは抵抗を下げることができない。またイオン注入された領域ではシリコン基板中に格子間シリコンや原子空孔などの点欠陥が生じる。
　このため、イオン注入後には、原子の活性化（抵抗を下げる）と欠陥回復のためにアニールを行うが、このアニールにより、イオン注入された原子は拡散し不純物分布が広がってしまう。さらにアニールだけでなくイオン注入により生じた点欠陥により不純物拡散が増速する現象も知られている。
　以上に述べた拡散の広がりを考慮しても、深さ１５ｎｍ以下で、イオン注入用マスク直下横方向で１０ｎｍ以下の浅いｐｎ接合を形成できるようにするために、非常に短時間で高エネルギーを照射するアニール方法が検討され、採用されている（例えば、特許文献１参照）。
　このアニール方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられる。このランプは数十Ｊ／ｃｍ２以上の高エネルギーを０．１～１００ミリ秒のパルス光として照射する方法である。このためイオン注入により形成した不純物分布をほとんど変化させずに活性化させることが可能である。
　しかしながら、この高エネルギーを用いるがゆえに、シリコン基板中の熱応力が大きくなりシリコン基板の割れやスリップといったダメージが生じることが考えられ、実際にこれに対する検討がされている。
　例えば、特許文献２には、半導体基板中にダメージを招かずに、浅い不純物拡散領域を形成するために、半導体基板に対してアクセプタまたはドナーとなる物質と、半導体基板に対してアクセプタまたはドナーにならない物質とを有する物質を半導体基板に注入することが記載されている。
　上記のように、熱処理によって点欠陥等の結晶欠陥が回復することは知られていた。しかしながら、この回復過程の詳細については知られていなかったため、従来の方法では精密な欠陥制御を行うことは困難であった。
特開２００５－３４７７０４号公報 特開２００９－０２７０２７号公報
　本発明は、上記問題点に鑑みてなされたものであって、結晶欠陥の回復過程を評価することができる半導体基板の評価方法を提供することを目的とする。
　上記目的を達成するために、本発明では、結晶欠陥を有する半導体基板に対して前記結晶欠陥を回復するための欠陥回復熱処理を施した半導体基板の評価方法であって、
　前記欠陥回復熱処理を、フラッシュランプアニールで行い、
　前記フラッシュランプアニールの処理条件を制御することによって、回復途中の半導体基板の結晶欠陥を測定する工程と、
　該測定の結果に基づいて、前記結晶欠陥の回復メカニズムを解析する工程と
を有することを特徴とする半導体基板の評価方法を提供する。
　このような半導体基板の評価方法であれば、結晶欠陥の回復過程を正確に評価することができる。特に、欠陥回復熱処理をフラッシュランプアニール（ＦＬＡ）で行い、その処理条件を制御することによって、結晶欠陥の回復する過程の状態を凍結して測定することができるので、回復過程での結晶欠陥の挙動を捕らえることができる。この欠陥挙動を把握することによって、どのような欠陥回復熱処理が精密な欠陥制御を行う上で有効であるかを評価することができる。
　また、前記測定する工程において、更に、前記結晶欠陥の回復後も測定することが好ましい。
　このような半導体基板の評価方法であれば、結晶欠陥の回復途中と回復後の半導体基板の状態を比較することができるので、より詳細に結晶欠陥の回復過程を評価することができる。
　また、前記変更するフラッシュランプアニールの処理条件を、熱処理時間又は照射エネルギーとすることが好ましい。
　このような半導体基板の評価方法であれば、欠陥回復挙動をより詳細に観察することができる。特に、熱処理時間を変更することによって、時間を追って欠陥回復挙動を観察することができる。
　また、前記結晶欠陥を、半導体基板にイオン注入することによって発生したイオン注入欠陥とすることが好ましい。
　本発明は、半導体基板にイオン注入することによって発生した点欠陥等のイオン注入欠陥の回復過程を評価するのに特に好適である。
　また、前記測定する工程において、ルミネッセンス法により得られる前記結晶欠陥に起因する発光線が消失する前の状態を少なくとも一回測定し、更に、前記発光線が消失した後の状態を測定することが好ましい。
　このような半導体基板の評価方法であれば、次工程（回復メカニズムを解析する工程）において、どのような処理条件のときに、半導体基板の結晶欠陥がどのように消失していくのかを解析することができる。
　このとき、前記ルミネッセンス法を、カソードルミネッセンス法とすることが好ましい。
　本発明において、例えば、シリコン半導体基板を評価する際には、このような方法を用いることが好ましい。
　また、前記解析する工程において、前記発光線の強度の変化を観察することによって回復メカニズムを解析することが好ましい。
　このような解析工程を有する評価方法であれば、欠陥回復挙動をより詳細に観察することができるので、回復メカニズムをより詳細に解析することができる。
　また、前記半導体基板を、シリコン半導体基板とすることが好ましい。
　本発明は、結晶欠陥を有するシリコン半導体基板の欠陥回復過程を評価するのに特に好適である。
　本発明の半導体基板の評価方法であれば、結晶欠陥の回復過程を正確に評価することができる。特に、欠陥回復熱処理をフラッシュランプアニールで行うことによって、結晶欠陥の回復途中を測定することができるので、回復過程での結晶欠陥の挙動を捕らえることができる。また、ルミネッセンス法を用いて半導体基板を測定することによって、回復過程での結晶欠陥の挙動をより詳細に捕らえることもできる。この欠陥挙動を把握することによって、どのような欠陥回復熱処理が精密な欠陥制御を行う上で有効であるかを評価することができる。
イオン注入直後、結晶欠陥の回復途中及び結晶欠陥の回復後のシリコン半導体基板をそれぞれ、カソードルミネッセンス（ＣＬ）法で測定した結果、得られたＣＬスペクトルである。 欠陥回復熱処理をフラッシュランプアニールで行ったシリコン半導体基板と急速加熱・急速冷却熱処理で行ったシリコン半導体基板をそれぞれ、ＣＬ法で測定した結果、得られたＣＬスペクトルである。
　以下、本発明をより詳細に説明する。
　上記のように、結晶欠陥の回復過程を評価することができる半導体基板の評価方法が求められている。
　本発明者らは、上記目的を達成するために鋭意検討を行った結果、結晶欠陥を有する半導体基板に対して前記結晶欠陥を回復するための欠陥回復熱処理を施した半導体基板の評価方法であって、
　前記欠陥回復熱処理を、フラッシュランプアニールで行い、
　前記フラッシュランプアニールの処理条件を制御することによって、回復途中の半導体基板の結晶欠陥を測定する工程と、
　該測定の結果に基づいて、前記結晶欠陥の回復メカニズムを解析する工程と
を有する半導体基板の評価方法が、上記課題を解決できることを見出し、本発明の半導体基板の評価方法を完成させた。
　以下、本発明の実施の形態について具体的に説明するが、本発明はこれらに限定されるものではない。
［結晶欠陥を有する半導体基板を準備する工程］
　まず、シリコン半導体基板、例えば、ボロン等のドーパントをドープしたＰ型シリコンウェーハを準備する。次に、このウェーハ表面に不純物拡散層を形成する。不純物拡散層は、例えば、ボロン等のドーパントをイオン注入することによって形成することができる。このイオン注入により点欠陥等のイオン注入欠陥がシリコン半導体基板中に形成される。
［結晶欠陥を測定する工程］
　次に、欠陥回復熱処理を施した半導体基板の結晶欠陥を測定する。本発明では、欠陥回復熱処理を、フラッシュランプアニールで行い、フラッシュランプアニールの処理条件を制御することによって、回復途中の半導体基板の結晶欠陥を測定する。本発明であれば、結晶欠陥の回復途中の状態を測定することができるので、従来明らかとされていなかった回復過程での結晶欠陥の挙動を捕らえることができる。
　本発明における欠陥回復熱処理の方法としては、キセノン等の希ガスを封入したフラッシュランプを使用したアニール等が挙げられるが、フラッシュランプアニールはこれに限定されず、非常に短時間で高エネルギーを照射するものであればよい。
　また、回復途中の半導体基板の結晶欠陥の測定は、１回だけでもよいが、複数のフラッシュランプの処理条件でアニールを行い、測定を複数回行ってもよい。複数回測定することによって、結晶欠陥の挙動をより詳細に捕らえることができる。
　このとき、測定する工程において、更に、結晶欠陥の回復後も測定することが好ましい。これにより、結晶欠陥の回復途中と回復後の半導体基板の状態を比較することができるので、より詳細に結晶欠陥の回復過程を評価することができる。
　また、測定する工程において、更に、欠陥回復熱処理を施す前の半導体基板の結晶欠陥も測定することが好ましい。これにより、結晶欠陥の発生直後、結晶欠陥の回復途中及び結晶欠陥の回復後の半導体基板の状態を比較することができるので、より詳細に結晶欠陥の回復過程を評価することができる。
　このとき、変更するフラッシュランプアニールの処理条件を、熱処理時間又は照射エネルギーとすることが好ましい。これにより、欠陥回復挙動をより詳細に観察することができる。特に、熱処理時間を変更することによって、時間を追って欠陥回復挙動を観察することができる。
　測定する工程において用いることができる測定方法としては、例えば、カソードルミネッセンス（ＣＬ）法等のルミネッセンス法を挙げることができる。
　この場合、測定する工程において、ルミネッセンス法により得られる結晶欠陥に起因する発光線（例えば、ＣＬ法により得られる転位に起因するＤ１、Ｄ２、Ｄ３線等）が消失する前の状態を少なくとも一回測定し、更に、発光線が消失した後の状態を測定することが好ましい。これにより、後述する回復メカニズムを解析する工程において、どのような処理条件のときに、半導体基板の結晶欠陥がどのように消失していくのかを解析することができる。
　ルミネッセンス法の中でも、シリコン半導体基板を測定する際には、カソードルミネッセンス法を用いることが特に好ましい。カソードルミネッセンス法であれば、電子線をプローブとして、高い空間分解能で試料の応力・歪分布、欠陥分布、キャリア分布を評価することができる。カソードルミネッセンスとは電子線を試料に照射したときに放出される紫外・可視・近赤外領域の発光のことである。
　このＣＬ法における発光のメカニズムは材料によって異なるが、半導体の場合は、（１）電子・正孔対の生成、（２）キャリアの拡散、（３）発光再結合の３つが存在する。シリコンの場合は、バンドギャップ（約１．１ｅＶ）に相当するＴＯフォノン線（ＴＯ線）が強く観察される。これは、シリコンが間接遷移型半導体であるためのフォノン放出を伴うバンド間遷移である。結晶欠陥や不純物がバンドギャップ内にエネルギー準位を形成するとバンド間遷移発光以外にこの欠陥や不純物を介した発光（Ｄ１、Ｄ２、Ｄ３線等）が生じる。
　装置としては、一般的に電子線源として走査型電子顕微鏡（ＳＥＭ）を用い、これに試料からの発光を検出する検出器・分光器、さらに格子振動を押さえて発光強度を得るためのステージ冷却などの機構が具備されているものを使用することが好ましい。電子線源としてＳＥＭを使用する装置概要からも分かる通り、ＣＬ法の特徴としては、ＳＥＭ像との比較が可能、広範囲波長の発光スペクトルが得られる、高分解能、加速電圧を変化させることで深さ分析が可能な点がある。
　ここで、結晶欠陥を有するシリコン半導体基板に対して、この欠陥の回復と活性化のために欠陥回復熱処理を施した後、カソードルミネッセンス法を用いて、ＣＬスペクトル（発光スペクトル）を得た場合について説明する。図１は、イオン注入直後、結晶欠陥の回復途中及び結晶欠陥の回復後のシリコン半導体基板をそれぞれ、カソードルミネッセンス法で測定した結果、得られたＣＬスペクトルである。図１において、縦軸は発光強度、横軸は波長である。図１に示すように、フラッシュランプアニールの熱処理時間を変更することによって、欠陥回復過程を段階的に測定することができる。
［回復メカニズムを解析する工程］
　次に、上記の測定の結果に基づいて、結晶欠陥の回復メカニズムを解析する。本発明では、上記のように回復途中の半導体基板の結晶欠陥を測定することによって、回復過程での結晶欠陥の挙動を捕らえることができ、回復メカニズムを解析することができる。上述の測定する工程において、更に、イオン注入直後や結晶欠陥の回復後の半導体基板についても測定することによって、本工程でより詳細に回復メカニズムを解析することができる。
　測定する工程において、カソードルミネッセンス法等のルミネッセンス法を用いた場合は、ルミネッセンス法によって得られた発光線の強度の変化を観察することによって回復メカニズムを解析することが好ましい。欠陥回復熱処理が進むにつれて、結晶欠陥が回復していくので、それに伴ってルミネッセンス法によって得られた結晶欠陥に起因する発光線の強度も相対的に減少する。従って、どのような処理条件のとき、結晶欠陥がどのように消失していくのか、又は、結晶欠陥の残留を確実に防止できるのかを発光線の強度を観察することによって評価することができる。
　ここで、図１のＣＬスペクトルから回復メカニズムを解析する方法について説明する。図１に示すように、イオン注入直後は、シリコンのバンド端発光に起因するＴＯ線以外に転位に起因するＤ１、Ｄ２、Ｄ３線等も観察され、複雑なスペクトルを示す。しかしながら、アニールが進むにつれて、結晶欠陥が回復していくため、特性発光に違いが出てくる。即ち、結晶欠陥に起因する発光線の強度が相対的に減少する。結晶欠陥の回復が達成されると、特性発光がなくなる。このように特性発光挙動から欠陥の挙動を解析することによって、欠陥回復熱処理を施した半導体基板を評価することができる。
　本発明であれば、フラッシュランプアニールを用いることで、欠陥回復過程の状態を凍結し、従来のアニール手法では見られなかった、欠陥挙動を捕らえることが可能になる。そのため、どのような欠陥回復熱処理が精密な欠陥制御を行う上で有効であるか評価することができる。更に、欠陥回復過程を段階的に測定することもできるので、使用する半導体基板ごとに、最適な熱処理時間や照射エネルギー等の処理条件を検討することもできる。
［本発明の用途］
　本発明は、半導体基板の結晶欠陥、特に、接合を形成する際に発生したイオン注入欠陥の回復過程を評価するのに好適である。特に、ソース／ドレインやゲート電極、ＷＥＬＬなどのように高濃度イオン注入がなされた半導体基板に欠陥回復熱処理を施した際の、欠陥回復過程（欠陥挙動）を評価するのに好適である。従って、本発明は、表面に不純物拡散層を形成する半導体基板を製造する際に適応することができる。
　以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこの実施例に限定されるものではない。
［欠陥回復挙動と熱処理時間の関係について］
（実施例１）
　試料としてリンをドープした直径２００ｍｍのＮ型シリコンウェーハを用いた。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。このウェーハにボロンを１０ｋｅＶで１×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行った。次に、図１に示すように、まず、カソードルミネッセンス法を用いてイオン注入直後のウェーハのＣＬスペクトルを得た。次に、このウェーハに、予備加熱５５０℃でキセノンランプを光源としたフラッシュランプアニールを施した。この際、二種類の処理条件（照射エネルギー２２Ｊ／ｃｍ２、照射時間０．６ミリ秒、照射温度１１００℃及び照射エネルギー２２Ｊ／ｃｍ２、照射時間１．２ミリ秒、照射温度１１００℃）でアニールを施した。次に、図１に示すように、二種類の処理条件でアニールを施した後のウェーハのＣＬスペクトルをそれぞれ得た。
　図１は、イオン注入後のＦＬＡによる結晶欠陥の回復過程を示したＣＬスペクトルである。このようにイオン注入直後から、アニールが進むにつれて発光中心が減少していく過程が見られる。イオン注入直後は、結晶性が乱れ、ＣＬスペクトル（ＴＯ線）の強度は弱く、また、多くの発光欠陥が観察される。ＦＬＡを短時間行うとイオン注入後と比べてＣＬスペクトルに見られる発光のうち、結晶欠陥に起因する発光（Ｄ１線～Ｄ３線）が少なくなり、さらにアニールを行うと特性発光が観察されなくなる。このように本発明では、時間を追って欠陥回復挙動を観察することが可能である。これにより、半導体基板の結晶欠陥の回復過程を評価することができる。
［アニール手法によるＣＬスペクトルの違いについて］
（実施例２：フラッシュランプアニールを用いた評価方法）
　試料としてリンをドープした直径２００ｍｍのＮ型シリコンウェーハを用いた。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、予備加熱５５０℃でキセノンランプを光源としたフラッシュランプアニール（アニール条件は、照射エネルギー２２Ｊ／ｃｍ２、１．２ミリ秒、照射温度１１００℃）を施した。この後、イオン注入欠陥を評価した。
（比較例１：ＲＴＡ処理を用いた評価方法）
　試料としてリンをドープした直径２００ｍｍのＮ型シリコンウェーハを用いた。このシリコンウェーハの抵抗率は１０Ω・ｃｍである。このウェーハにボロンを１０ｋｅＶで５×１０１３ａｔｏｍｓ／ｃｍ２のイオン注入を行い、１０００℃／３０秒で急速加熱・急速冷却熱処理（ＲＴＡ処理）を施した。この後、イオン注入欠陥を評価した。
　実施例２及び比較例１ではまず、イオン注入欠陥を透過型電子顕微鏡（ＴＥＭ）観察により評価したが、ＴＥＭではイオン注入した領域に欠陥は観察されなかった。次に、図２に示すように、カソードルミネッセンスを用いて評価を行った。図２は、欠陥回復熱処理をフラッシュランプアニールで行ったシリコン半導体基板と急速加熱・急速冷却熱処理で行ったシリコン半導体基板をそれぞれ、ＣＬ法で測定した結果、得られたＣＬスペクトルである。図２において、縦軸は発光強度、横軸は波長である。実施例２では、ＴＯ線（波長が１１２０ｎｍ付近のピークに相当）以外にも、ブロードな特徴ある発光が観察されるが、比較例１では、ＴＯ線以外は観察されなかった。
　ＴＥＭ観察による評価と、ＣＬを用いた評価との検出感度の違いは、以下の理由によるものと考えられる。すなわち、ＴＥＭは観察領域が狭い上に、点欠陥を像として捉えることが難しい一方で、ＣＬは走査型電子顕微鏡（ＳＥＭ）を用いているため観察領域（特に深さ方向）が大きく、また原理的に深い準位の発光中心を検出するため、検出感度が高い。
　上記のように、欠陥回復熱処理をＲＴＡ処理で行った比較例１では、ＴＯ線以外は観察されず、欠陥回復挙動を観察することができなかったため、半導体基板の結晶欠陥の回復過程を評価することができなかった。一方、欠陥回復熱処理をフラッシュランプアニールで行った実施例２では、ＴＯ線の他に、多数の発光線を観察した。これらの発光線は、欠陥回復過程でのイオン注入欠陥挙動を示している。これにより、半導体基板の結晶欠陥の回復過程を評価することができた。
　特に、実施例１よりイオン注入量の多い実施例２では、同じ条件（照射エネルギー２２Ｊ／ｃｍ２、１．２ミリ秒、照射温度１１００℃）であっても、多くの発光欠陥が観察されている。従って、実施例１、２の結果より、イオン注入量の異なる半導体基板に対して、欠陥回復熱処理を施す場合、結晶欠陥の回復を達成するための最適な熱処理時間は異なるということも評価できた。
　また、実施例２及び比較例１の結果より、結晶欠陥の回復過程を評価（特に回復途中を測定）するためには、欠陥回復熱処理を、フラッシュランプアニールで行う必要があるということがわかる。
　なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (8)

  1. 　結晶欠陥を有する半導体基板に対して前記結晶欠陥を回復するための欠陥回復熱処理を施した半導体基板の評価方法であって、
    　前記欠陥回復熱処理を、フラッシュランプアニールで行い、
    　前記フラッシュランプアニールの処理条件を制御することによって、回復途中の半導体基板の結晶欠陥を測定する工程と、
    　該測定の結果に基づいて、前記結晶欠陥の回復メカニズムを解析する工程と
    を有することを特徴とする半導体基板の評価方法。
  2. 　前記測定する工程において、更に、前記結晶欠陥の回復後も測定することを特徴とする請求項１に記載の半導体基板の評価方法。
  3. 　前記変更するフラッシュランプアニールの処理条件を、熱処理時間又は照射エネルギーとすることを特徴とする請求項１又は請求項２に記載の半導体基板の評価方法。
  4. 　前記結晶欠陥を、半導体基板にイオン注入することによって発生したイオン注入欠陥とすることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体基板の評価方法。
  5. 　前記測定する工程において、ルミネッセンス法により得られる前記結晶欠陥に起因する発光線が消失する前の状態を少なくとも一回測定し、更に、前記発光線が消失した後の状態を測定することを特徴とする請求項２から請求項４のいずれか１項に記載の半導体基板の評価方法。
  6. 　前記ルミネッセンス法を、カソードルミネッセンス法とすることを特徴とする請求項５に記載の半導体基板の評価方法。
  7. 　前記解析する工程において、前記発光線の強度の変化を観察することによって回復メカニズムを解析することを特徴とする請求項５又は請求項６に記載の半導体基板の評価方法。
  8. 　前記半導体基板を、シリコン半導体基板とすることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体基板の評価方法。
PCT/JP2015/000846 2014-03-17 2015-02-23 半導体基板の評価方法 Ceased WO2015141135A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US15/117,537 US9748151B2 (en) 2014-03-17 2015-02-23 Method for evaluating semiconductor substrate
CN201580013050.6A CN106104756B (zh) 2014-03-17 2015-02-23 半导体基板的评价方法
EP15764149.9A EP3121837B1 (en) 2014-03-17 2015-02-23 Semiconductor substrate evaluation method
KR1020167023333A KR102188590B1 (ko) 2014-03-17 2015-02-23 반도체 기판의 평가 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-053585 2014-03-17
JP2014053585A JP6083404B2 (ja) 2014-03-17 2014-03-17 半導体基板の評価方法

Publications (1)

Publication Number Publication Date
WO2015141135A1 true WO2015141135A1 (ja) 2015-09-24

Family

ID=54144127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/000846 Ceased WO2015141135A1 (ja) 2014-03-17 2015-02-23 半導体基板の評価方法

Country Status (6)

Country Link
US (1) US9748151B2 (ja)
EP (1) EP3121837B1 (ja)
JP (1) JP6083404B2 (ja)
KR (1) KR102188590B1 (ja)
CN (1) CN106104756B (ja)
WO (1) WO2015141135A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP7265314B2 (ja) * 2017-03-03 2023-04-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
US11476167B2 (en) 2017-03-03 2022-10-18 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus of light irradiation type
EP3428725A1 (en) * 2017-07-13 2019-01-16 ASML Netherlands B.V. Inspection tool, lithographic apparatus, lithographic system, inspection method and device manufacturing method
KR20240039657A (ko) 2022-09-19 2024-03-27 삼성디스플레이 주식회사 결함 분석 장치 및 이를 이용한 결함 분석 방법
KR102905370B1 (ko) * 2023-02-17 2025-12-31 서울시립대학교 산학협력단 전자 소자의 열화 개선 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347704A (ja) * 2004-06-07 2005-12-15 Toshiba Corp 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2010287778A (ja) * 2009-06-12 2010-12-24 Shin Etsu Handotai Co Ltd シリコン基板の評価方法及び半導体デバイスの製造方法
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法
JP2013131591A (ja) * 2011-12-21 2013-07-04 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481223B2 (ja) * 2001-09-07 2003-12-22 松下電器産業株式会社 半導体装置の製造方法
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP2009027027A (ja) 2007-07-20 2009-02-05 Toshiba Corp 半導体装置の製造方法
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP2010278337A (ja) * 2009-05-29 2010-12-09 Shin-Etsu Chemical Co Ltd 表面欠陥密度が少ないｓｏｓ基板
JP5051331B1 (ja) * 2011-02-28 2012-10-17 パナソニック株式会社 赤外発光素子の製造方法
JPWO2014033982A1 (ja) * 2012-08-28 2016-08-08 パナソニックＩｐマネジメント株式会社 半導体素子の製造方法
JP2014241363A (ja) * 2013-06-12 2014-12-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347704A (ja) * 2004-06-07 2005-12-15 Toshiba Corp 熱処理装置、熱処理方法及び半導体装置の製造方法
JP2010287778A (ja) * 2009-06-12 2010-12-24 Shin Etsu Handotai Co Ltd シリコン基板の評価方法及び半導体デバイスの製造方法
JP2013051317A (ja) * 2011-08-31 2013-03-14 Renesas Electronics Corp 半導体装置の製造方法
JP2013131591A (ja) * 2011-12-21 2013-07-04 Shin Etsu Handotai Co Ltd 半導体基板の評価方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3121837A4 *

Also Published As

Publication number Publication date
EP3121837A1 (en) 2017-01-25
CN106104756A (zh) 2016-11-09
CN106104756B (zh) 2019-06-14
JP6083404B2 (ja) 2017-02-22
JP2015177103A (ja) 2015-10-05
EP3121837B1 (en) 2021-12-29
US20160365293A1 (en) 2016-12-15
KR20160132821A (ko) 2016-11-21
EP3121837A4 (en) 2017-11-29
US9748151B2 (en) 2017-08-29
KR102188590B1 (ko) 2020-12-08

Similar Documents

Publication Publication Date Title
JP6083404B2 (ja) 半導体基板の評価方法
JP6204036B2 (ja) 酸化物半導体薄膜の評価方法、及び酸化物半導体薄膜の品質管理方法
CN113284795A (zh) 半导体外延晶片和其制造方法以及固体摄像元件的制造方法
Tu et al. Influence of laser power on atom probe tomographic analysis of boron distribution in silicon
JP5343721B2 (ja) シリコン基板の評価方法及び半導体デバイスの製造方法
US20160351415A1 (en) Semiconductor substrate for flash lamp anneal, anneal substrate, semiconductor device, and method for manufacturing semiconductor device
JP5720560B2 (ja) 半導体基板の評価方法
US11195716B2 (en) Method of producing semiconductor epitaxial wafer and method of producing semiconductor device
Polignano et al. Contamination by slow diffusers in ion implantation processes: The examples of molybdenum and tungsten
JP2015185811A (ja) 半導体基板の評価方法
Sagara et al. Residual defects in low-dose arsenic-implanted silicon after high-temperature annealing
Joblot et al. Characterization of heated ion implantation for non amorphizing conditions and correlation with kinetic Monte Carlo simulations
KR102644675B1 (ko) 탄소농도 평가방법
JP6458612B2 (ja) 半導体ウェーハの製造方法および半導体ウェーハの評価方法
CN104201126B (zh) 末端射程损伤的检测以及修复方法
JP2017044570A (ja) 半導体評価方法
Noae et al. Local damage free Si substrate ultra thinning for backside emission spectral analysis using OBPF for LSI failure mode detection
Sagara et al. Luminescence Studies of Residual Damage in Low‐Dose Arsenic Implanted Silicon after High‐Temperature Annealing
JP2019050283A (ja) シリコン単結晶基板中の炭素濃度評価方法、及び半導体デバイスの製造方法
JP2015152546A (ja) 欠陥評価装置及びそれを用いた欠陥評価方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15764149

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15117537

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20167023333

Country of ref document: KR

Kind code of ref document: A

REEP Request for entry into the european phase

Ref document number: 2015764149

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015764149

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE