WO2015173928A1 - 復調装置 - Google Patents

復調装置 Download PDF

Info

Publication number
WO2015173928A1
WO2015173928A1 PCT/JP2014/062971 JP2014062971W WO2015173928A1 WO 2015173928 A1 WO2015173928 A1 WO 2015173928A1 JP 2014062971 W JP2014062971 W JP 2014062971W WO 2015173928 A1 WO2015173928 A1 WO 2015173928A1
Authority
WO
WIPO (PCT)
Prior art keywords
filter
data
unit
bit
received data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2014/062971
Other languages
English (en)
French (fr)
Inventor
藤村　明憲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to CA2949026A priority Critical patent/CA2949026C/en
Priority to JP2016519052A priority patent/JP6242481B2/ja
Priority to EP14891839.4A priority patent/EP3145091B1/en
Priority to US15/310,317 priority patent/US9923596B2/en
Priority to PCT/JP2014/062971 priority patent/WO2015173928A1/ja
Priority to ES14891839T priority patent/ES2716677T3/es
Publication of WO2015173928A1 publication Critical patent/WO2015173928A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7087—Carrier synchronisation aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7073—Synchronisation aspects
    • H04B1/7075—Synchronisation aspects with code phase acquisition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Definitions

  • the present invention relates to a demodulation device that despreads and demodulates a received signal in a spread spectrum communication system.
  • a transmission-side communication device performs primary modulation on transmission data, and further multiplies the data after the primary modulation by a spreading code to perform spread spectrum. Then, the signal obtained by executing the spread spectrum is converted into a radio frequency band, and then transmitted to the opposing communication device (receiver).
  • the receiving side communication device when receiving a signal from the opposite communication device, performs despreading by multiplying the received signal in synchronization with a desired timing by the same spreading code as the spreading code multiplied on the transmission side, The energy of the despread signal is integrated at the spreading code period, and bit determination is performed based on the addition result obtained by adding the integration results.
  • the spreading code cycle is determined using the cross-correlation value, and the bit value is accurately determined by taking the correlation value of the bit data in the same cycle as the spreading code cycle. Demodulate the signal.
  • Patent Document 1 assumes a so-called synchronized system in which the bit data period (data bit period) and the spreading code period have an integer multiple (including the same case) relationship. Therefore, application to a system in which the bit data period and the spreading code period have a non-integer multiple relationship, that is, an asynchronous system has not been studied.
  • the above data decoding circuit is applied to an asynchronous system in which bit data changes in the middle of the spreading code period, the energy amount after integrating and adding the energy of the received signal is compared with the ideal energy amount. As a result, there is a problem that the synchronization accuracy deteriorates.
  • a spreading code other than the above data communication is multiplexed and transmitted, and the receiver uses this pilot signal to perform spreading code synchronization and carrier frequency synchronization.
  • An approach to do this is also possible. However, in this case, a part of the power resource on the transmission side is allocated to the pilot signal, and as a result, the signal power for the original data communication is reduced. Will occur.
  • the present invention has been made in view of the above, and in any relationship between the bit data period and the spreading code period, that is, in the above-described asynchronous system, the code synchronization.
  • An object of the present invention is to obtain a demodulator capable of performing demodulation while realizing carrier frequency synchronization and bit synchronization and suppressing deterioration of the bit error rate.
  • the present invention is a demodulator that demodulates spread spectrum received data, a filter unit that removes noise components from despread received data, and noise Power conversion means for converting each sample value of received data after component removal into a power value, cyclic addition means for cyclically adding the power value in the bit period of the received data, and the maximum value from the result of cyclic addition by the cyclic addition means
  • a maximum value detecting means for detecting the spreading code
  • an estimating means for estimating the spreading code timing and the carrier frequency based on the maximum value information detected by the maximum value detecting means, and a spreading code according to the estimation result of the spreading code timing by the estimating means.
  • the spread code generation means to be generated and the frequency of the local signal are set according to the carrier frequency estimation result by the estimation means. Characterized in that it comprises a local signal generating means for.
  • FIG. 1 is a diagram illustrating a configuration example of a first embodiment of a demodulation device according to the present invention.
  • FIG. 2 is a diagram illustrating an example of spread spectrum processing performed by the communication device on the transmission side.
  • FIG. 3 is a diagram illustrating a configuration example of the correlation power extraction unit.
  • FIG. 4 is a diagram illustrating an operation example of the correlation power extraction unit.
  • FIG. 5 is a diagram illustrating an operation example of the correlation power extraction unit.
  • FIG. 6 is a flowchart illustrating an example of the demodulation process.
  • FIG. 7 is a diagram illustrating a modified example of the correlation power extraction unit.
  • FIG. 8 is a diagram illustrating a configuration example of a time-division moving average filter.
  • FIG. 9 is a diagram illustrating a configuration example of the time-division cyclic addition unit.
  • FIG. 10 is a diagram for explaining the operation of the code phase detector.
  • FIG. 1 is a diagram illustrating a configuration example of a first embodiment of a demodulation device according to the present invention.
  • the demodulator includes a quadrature detection unit 10, a carrier NCO (Numerically Control Oscillator) unit 20, correlation power extraction units 30, 31, and 32, a code phase detection unit 33, a code generation unit 34, Clock generation unit 40, data latch unit 41, carrier frequency deviation detection unit 50, carrier phase detection unit 60, data determination unit 61, demodulation processing control unit 80, multipliers 101, 102, 103, flip-flop And 104, 105.
  • a quadrature detection unit 10 a carrier NCO (Numerically Control Oscillator) unit 20
  • correlation power extraction units 30, 31, and 32 a code phase detection unit 33
  • a code generation unit 34 Clock generation unit 40
  • data latch unit 41 data latch unit 41
  • carrier frequency deviation detection unit 50 carrier phase detection unit 60
  • data determination unit 61 data determination unit 61
  • demodulation processing control unit 80 multipliers 101, 102
  • the demodulating device shown in FIG. 1 demodulates a spread spectrum signal in a receiver that constitutes a communication device of a spread spectrum communication system.
  • the demodulating apparatus has spreading code synchronization, carrier frequency synchronization, bit synchronization even if the spreading code period and the bit period (bit data period) are non-integer multiples.
  • carrier phase synchronization is realized, and as a result, data demodulation is performed with good bit error rate characteristics.
  • FIG. 2 is a diagram illustrating an example of spread spectrum processing performed by the communication device on the transmission side.
  • the spreading code also called PN (Pseudo Random) code
  • PN Pseudo Random
  • the spread code data ⁇ inversion, normal rotation ⁇ is repeated in the unit of the bit period in the data after the spread spectrum regardless of the spread code period.
  • the demodulating device of the present embodiment can demodulate the spread data shown in FIG. 2 alone without using other synchronization signals such as pilot signals.
  • the demodulator of the present embodiment can easily realize variable bit rate.
  • the configurations of the correlation power extraction units 30 and 32 and the operation of each component are the same as those of the correlation power extraction unit 31. Therefore, the description of the configuration of the correlation power extraction units 30 and 32 and the operation of each component will be omitted.
  • the correlation power extraction unit 31 is a unit that is the core of the demodulation process. With this unit, the received signal and the spread code replica (code generation unit) even if the bit data cycle and the spread code cycle are in a non-integer multiple relationship. The cross-correlation power with respect to the spreading code generated by 34 can be extracted.
  • FIG. 3 is a diagram illustrating a configuration example of the correlation power extraction unit 31.
  • the correlation power extraction unit 31 includes a band variable filter 310 including an integral discharge filter 301 and a moving average filter 302, a filter control unit 320, a power conversion unit 330, an adder 341, A cyclic addition unit 340 including a shift register 342 and a multiplier 343 and a maximum value detection / average level measurement unit 350 are provided.
  • the spread code replica generated by the code generation unit 34 is multiplied by the reception data via the flip-flop 105 as shown in FIG. Further, it is assumed that the reception data is converted from the intermediate frequency to the baseband frequency by the orthogonal detection unit 10 before being multiplied by the spreading code. That is, the reception data output from the quadrature detection unit 10 is expressed by complex numbers of I and Q. Although not shown in the figure, it is assumed that the conversion (sampling) from analog to digital is performed before the quadrature detection unit 10 or immediately after the quadrature detection unit 10.
  • the data input to the correlation power extraction unit 31 includes a delimiter of the spread code of the received data and a delimiter of the spread code replica generated by the code generation unit 34. 4 (that is, when spreading code synchronization is established) and when the carrier frequency deviation is completely removed (that is, when carrier frequency synchronization is established), FIG. Bit data is restored as shown in FIG. FIG. 4C shows data input to the correlation power extraction unit 31, that is, input data to the band variable filter 310.
  • whether or not the spreading code and the carrier frequency are synchronized may be detected by detecting whether or not the bit data shown in FIGS. 4C and 5C is restored.
  • Gaussian noise dominates and is added to the received signal. Therefore, the presence / absence of restoration of bit data cannot be determined at the stage of FIGS. 4C and 5C because there are too many noise components.
  • correlation power extraction unit 31 performs the filter processing, power addition processing, and maximum value detection processing described below, and the received signal and the spread code replica generated by code generation unit 34 The noise component is removed by extracting the cross-correlation power.
  • the band variable filter 310 When the correlation power extraction unit 31 extracts the cross-correlation power, the band variable filter 310 first removes the out-of-band noise component by limiting the received signal with a bandwidth corresponding to the bit rate.
  • the variable band filter 310 includes an integral discharge filter 301 and a moving average filter 302.
  • the moving average filter 302 may be used.
  • the time width for moving average by the moving average filter 302 that is, the number of moving average stages may be set in accordance with the bit period of the received signal.
  • variable bandwidth that is, variable bit rate
  • the filter control unit 320 based on the bit rate information of the received signal and the sampling rate information of the input data. It should be noted that such control is not necessary when the bit rate is not variable.
  • FIG. 4 (d) shows a waveform after moving average of the restored bit data (FIG. 4 (c)), which is input data, under the condition that the spreading code and the carrier frequency are synchronized.
  • the moving average is performed for each of the I channel and the Q channel.
  • the signal waveform after the moving average is a triangular waveform, and if each data indicated by a circle in FIG. 4D can be sampled by the bit clock, the highest S / N ratio is obtained. A signal is obtained.
  • a good bit error rate characteristic can be obtained by phase detection of the sampled high S / N signal.
  • Each data indicated by a circle corresponds to a cross-correlation value between the received signal obtained with the time width of the bit period and the spread code replica generated by the code generation unit 34.
  • the correlation power extraction unit 31 specifies the position of each data indicated by a circle, and outputs information obtained by power integrating each data indicated by a circle, that is, cross-correlation data obtained at a bit period. To do.
  • the noise component is input to the correlation power extraction unit 31, so the noise component is The output of the band-variable filter 310 after the moving average is not obtained with a high amplitude, and a disordered low-amplitude waveform is output.
  • the triangular waveform shown in FIG. 4 (d) is doubled as shown in FIG. 4 (e) because the negative amplitude is folded back to the positive side. It is converted into a power data series having frequency components.
  • the cyclic addition unit 340 cyclically adds the power data output from the power conversion unit 330 in a bit cycle.
  • the number of stages of the shift register 342 in the cyclic addition unit 340 is set by the filter control unit 320, and is set to the same value as the number of moving average stages in the preceding moving average filter 302.
  • the number of stages of the moving average filter 302 and the number of stages of the shift register 342 in the cyclic adder 340 are both set to 1022.
  • the bit period of the received data corresponds to the average time width of 32 stages of the moving average filter 302
  • the number of stages of the moving average filter 302 and the number of stages of the shift register 342 in the cyclic adder 340 are both set to 32 stages.
  • the moving average stage number is set in accordance with the bit period, but the number of shift register stages in the cyclic adder 340 is eventually set in accordance with the bit period.
  • the number of moving average stages and the number of shift register stages in the cyclic adder 340 are variably set according to a plurality of bit periods (for example, ⁇ 32 Stage, 1022 stage ⁇ ).
  • the sampling rate of the data input to the correlation power extraction unit 31 is several hundred times higher than the bit rate (for example, 1022 stages as described above) Then, the processing after the moving average filter 302 in the correlation power extraction unit 31 is oversampling high with respect to the bit rate, the power consumption increases, and the number of stages of each shift register of the moving average filter 302 and the cyclic addition unit 340 Incurs an increase.
  • an integral discharge filter 301 shown in FIG. 3 is installed in front of the moving average filter 302 as a countermeasure.
  • the integral discharge filter 301 will be described.
  • the integral discharge filter 301 repeats the operation of integrating and outputting D pieces of continuously input data, where D is the number of stages.
  • D is the number of stages.
  • the integration result is output, the integration value is cleared (discharged), and the next consecutively input data are integrated. Thereafter, the same processing is repeated.
  • this processing it is possible to reduce noise components included in the input data and to reduce the data sampling rate. That is, the data sampling rate of the data output from the integral discharge filter 301 can be reduced to 1 / D times the sampling rate of the input data.
  • the number of stages of each shift register of the moving average filter 302 and the cyclic addition unit 340 is as follows in the configuration without the integral discharge filter 301. 320 stages are required, and the operation speed is 320 times the bit rate.
  • the circuit scale and power consumption can be reduced.
  • the design is such that the number of stages D of the integral discharge filter 301 can be set in three ways: ⁇ 2 stages, 8 stages, 64 stages ⁇ , and the moving average filter 302 and cyclic addition
  • the filter control unit 320 performs such setting of the number of stages.
  • the filter control unit 320 acquires the sampling rate information of the input data and the bit rate information of the received data from the demodulation processing control unit 80 (see FIG. 1), and the number of stages of the integral discharge filter 301 from the acquired two pieces of information. And the number of stages of each shift register of the moving average filter 302 and the cyclic adder 340 are determined and set in these units.
  • bit rate information and the sampling rate information of the input data input from the demodulation processing control unit 80 to the filter control unit 320 are given to the demodulation processing control unit 80 from the host system (for example, CPU) before starting communication.
  • the data output from the shift register 342 is multiplied by the forgetting factor ⁇ by the multiplier 343, and then the input data from the next power converter 330 and the adder It is added at 341.
  • the added data is input to the shift register 342 again.
  • the time constant of the cyclic adder 340 is determined by the forgetting factor ⁇ (0 ⁇ ⁇ 1). The larger the value of ⁇ , the higher the time constant and the noise resistance. However, as the value of ⁇ increases, the tracking performance with respect to the bit phase shift is impaired. Therefore, the value of ⁇ is appropriately set according to the system to be applied.
  • the values C 0 to C 7 in the shift register 342 after four round additions are expressed by the following equations (1) to (8).
  • C 0 R 0 ⁇ ⁇ 3 + R 8 ⁇ ⁇ 2 + R 16 ⁇ ⁇ + R 24 (1)
  • C 1 R 1 ⁇ ⁇ 3 + R 9 ⁇ ⁇ 2 + R 17 ⁇ ⁇ + R 25 (2)
  • C 2 R 2 ⁇ ⁇ 3 + R 10 ⁇ ⁇ 2 + R 18 ⁇ ⁇ + R 26 (3)
  • C 3 R 3 ⁇ ⁇ 3 + R 11 ⁇ ⁇ 2 + R 19 ⁇ ⁇ + R 27 (4)
  • C 4 R 4 ⁇ ⁇ 3 + R 12 ⁇ ⁇ 2 + R 20 ⁇ ⁇ + R 28 (5)
  • C 5 R 5 ⁇ ⁇ 3 + R 13 ⁇ ⁇ 2 + R 21 ⁇ ⁇ + R 29 (6)
  • C 6 R 6 ⁇ ⁇ 3 + R 14 ⁇ ⁇ 2 + R 22 ⁇ ⁇ + R 30 (7)
  • C 7 R 7 ⁇ ⁇ 3 + R 15 ⁇ ⁇ 2 + R 23 ⁇ ⁇ + R 31 (8)
  • the result when the time of 16 bits has elapsed after the cyclic addition of the power data of FIG. 4E at the illustrated cyclic addition timing is shown in FIG.
  • the power data in FIG. 4 (e) under the condition that the spreading code and the carrier frequency are synchronized, if the transition of the bit data is random, the behavior is a triangular wave, and if there is no transition, the behavior is DC.
  • the peak position of the triangular wave shown in FIG. 4 (e) has a relationship that coincides with the timing of data indicated by the circles in FIG. 4 (d). Therefore, when the power data of FIG.
  • the "maximum value” data is indicated by black circles ( ⁇ ).
  • This maximum value data is correlation power obtained by power integrating the cross-correlation value between the received signal obtained in the time width of the bit period and the spread code replica generated by the code generation unit 34.
  • the maximum value ( ⁇ ) shows a large value under the condition that the spreading code and the carrier are synchronized.
  • the maximum value ( ⁇ ) behaves as a small value as shown in FIG.
  • the detected maximum value is output as the correlation peak power (P)
  • FIG. 4 shows an example of operation when bit transitions occur randomly.
  • the position (CT) indicating the maximum value indicates a random value, but the correlation average power (AP) rises to a level equivalent to the correlation peak power (P) at the time of data transition.
  • the average level measurement unit 350 selects one of C n as the maximum value, a desired correlation peak power (P) can be obtained.
  • the correlation peak power (P) is lowered.
  • P correlation peak power
  • FIG. 5 when spreading code synchronization is lost, bit data is not restored even if the received data is multiplied by the spreading code (see FIG. 5C).
  • the output of the variable band filter 310 that averages the received data multiplied by the spreading code also changes irregularly at a small level as shown in FIG.
  • the correlation peak power (P) and the correlation average power (AP), which are the maximum values thereof, show small values.
  • the correlation peak power (P) and the correlation average power (AP) are small values even when the carrier frequency is shifted by a bit rate or more and the carrier is asynchronous.
  • the correlation peak power (P) and correlation average power (AP) obtained by the correlation power extraction unit 31 are omitted in FIG. 1, but are input to the demodulation processing control unit 80 to receive a desired signal. It is used to determine whether or not code synchronization / carrier synchronization is possible.
  • the correlation power extraction unit 31 performs correlation power by band limitation, correlation power cyclic addition of the bit period, and maximum value detection processing.
  • the correlation peak power (P) and the correlation average power (AP) output from the extraction unit 31 show large values.
  • both the correlation peak power (P) and the correlation average power (AP) output from the correlation power extraction unit 31 are small values.
  • each synchronization (spreading code timing synchronization, carrier frequency synchronization) even in a state where the spreading code timing and the carrier frequency deviation are unknown. )
  • each synchronization spreading code timing synchronization, carrier frequency synchronization
  • FIG. 6 is a flowchart illustrating an example of demodulation processing executed by the demodulation device according to the present embodiment.
  • the demodulation processing control unit 80 sends a periodic spreading code replica shift command to the code generation unit 34 and also sends a periodic local frequency shift command to the carrier NCO unit 20.
  • the code shift range is set to include the length of one spread code
  • the local frequency shift range is set to include the assumed maximum carrier frequency deviation.
  • the code generation unit 34 Upon receiving the shift instruction, the code generation unit 34 periodically changes (shifts) the timing of the spreading code (spreading code replica) output to the multiplier 103 and the flip-flop 105, and the carrier NCO unit 20 The frequency of the local signal (cos, sin signal) clock output to the quadrature detection unit 10 is periodically shifted.
  • the demodulation processing control unit 80 controls the code generation unit 34 and the carrier NCO unit 20 so that no shift occurs at the same time.
  • the carrier NCO unit 20 sets the frequency of the local signal (hereinafter referred to as a local frequency) within a specified range (within the range of local frequency shift). Shift periodically with a certain step width.
  • the code generation unit 34 shifts the output timing of the spread code by one sample.
  • the carrier NCO unit 20 moves within the specified range in the same manner as described above. Shift local frequency periodically. Thereafter, by repeating the same procedure, the code generation unit 34 periodically shifts the output timing of the spread code within the specified range (within the code shift range).
  • the demodulation processing control unit 80 extracts a plurality of correlation peak powers (P k ) and correlation average powers (AP k ) obtained while two-dimensionally changing the spreading code timing and the local frequency. Obtained from the unit 31.
  • the demodulation processing control unit 80 extracts the maximum correlation peak power P k from the plurality of correlation peak powers (P k ) obtained two-dimensionally by the correlation power extraction unit 31, and further determines the reliability of the correlation peak power P k.
  • the extracted correlation peak power P k is compared with a certain constant ⁇ (threshold value) (step S2).
  • step S2 When the correlation peak power P k satisfies the following equation (10) (step S2: Yes), the demodulation processing control unit 80 determines that the signal reception is normal and the correlation peak power P k is obtained.
  • the timing and local frequency are set in the code generation unit 34 and the carrier NCO unit 20, respectively (step S3).
  • the code generation unit 34 starts spreading code output at the set spreading code timing, and the carrier NCO unit 20 starts generating a local signal of the set frequency.
  • the reliability may be confirmed by comparing the correlation average power AP k with a certain constant ⁇ ′.
  • AP k > ⁇ ′ (10a)
  • the demodulation processing control unit 80 can detect the reception of the all-zero pattern and the other (random pattern, 0101 pattern) reception by the following equation.
  • ⁇ is a constant (threshold value). P k ⁇ AP k ⁇ ⁇ (when all-zero pattern is received) (10b) P k > AP k ⁇ ⁇ (when receiving a random pattern, 0101 pattern) (10c)
  • pattern detections are conditional on satisfying Expression (10) or Expression (10a), and are invalid if not satisfied.
  • Such pattern detection information is useful for grasping the state of carrier synchronization or bit synchronization by the demodulator alone. For example, bit synchronization cannot be established unless a random pattern or 0101 pattern is received, but this bit synchronization can be detected based on whether or not the above equation (10c) is established.
  • step S2 when the expression (10) is not satisfied (step S2: No), it is determined that the signal is not received in a normal state such as signal disconnection, and the condition (code timing setting) in which the correlation peak power P k is obtained. It is determined that the reliability of the combination of the value and the local frequency setting value is low, and the above initial synchronization processing is repeated again.
  • a ⁇ b code shift number (a) ⁇ local frequency shift number (b)
  • a ⁇ b ⁇ J [bit] (where J is the cycle of the bit period) It takes a long time. Therefore, a plurality of correlation power extraction units may be provided in parallel and the time may be reduced by performing parallel processing.
  • the time required for the initial synchronization can be reduced from a ⁇ b ⁇ J [bit] to (a ⁇ b ⁇ J) / 3 [bit].
  • the spreading code output from the code generation unit 34 is delayed by one sample by the flip-flops 104 and 105 and given to each correlation power extraction unit (30, 31, 32).
  • the search on the shift number (a) side is reduced to 1/3 times.
  • the correlation peak power (P ⁇ 1 , P 0 , P +1 ) output from each correlation power extraction unit is connected to the code phase detection unit 33, which will be described later.
  • the initial synchronization process shown in step S1 of FIG. 6 no signal flows in this connection.
  • the connection relationship is not shown in FIG. 1, but the correlation peak power (P k ) and the correlation average power (AP k ) obtained by each correlation power extraction unit (30, 31, 32) are Are connected (input) to the demodulation processing control unit 80.
  • the demodulation processing control unit 80 controls the three correlation power extraction units (30, 31, 32), and the correlation peak power (P) output simultaneously by each correlation power extraction unit (30, 31, 32).
  • correlation mean power (AP) was collected and, based on the collected results, it performs the signal detection of the formula (10), a set of code timing and the local frequency showing the correlation peak power P x.
  • the number of correlation power extraction units is not necessarily three, and may be further increased.
  • the circuit scale increases by the increased amount, but the time required for the initial synchronization can be reduced.
  • the correlation power extraction unit is operated in a time-sharing manner other than the integral discharge filter, so that an arithmetic circuit such as an adder can be shared and the circuit scale can be reduced.
  • the circuit shown in FIG. 7 includes a variable bandwidth filter 310, a cyclic addition unit 340, and a maximum value detection / average level measurement unit 350 of the correlation power extraction unit 31 shown in FIG. This corresponds to a replacement with the cyclic addition unit 370 and the maximum value detection / average level measurement unit 380.
  • the time division type variable band filter 360 includes integral discharge filters 301a to 301e, a parallel / serial converter 361, and a time division moving average filter 362.
  • the integral discharge filters 301a to 301e are the same as the integral discharge filter 301 shown in FIG.
  • the parallel-serial converter 361 rearranges the data output in parallel from the integral discharge filters 301a to 301e into serial data.
  • FIG. 7 shows a configuration in a case where a circuit equivalent to a circuit in which five circuits corresponding to the correlation power extraction unit 31 shown in FIG. 3 are arranged in parallel is realized in a time division manner.
  • the output terminals of the integral discharge filters 301a, 301b, 301c, 301d, and 301e have a bit rate reduced to 16 times, for example. Therefore, even if these data are parallel-serial converted and 5-time division multiplexed by the parallel-serial converter 361, The operating speed is 80 times the bit rate. With this speed, there is little possibility of exceeding the upper limit of the device operating speed.
  • the multiplexing number is not limited to five, and multiplexing may be performed within a range that does not exceed the upper limit of the operation speed of the device.
  • the time-division moving average filter 362 that realizes five time divisions is configured as shown in FIG. 8, for example.
  • the time-division moving average filter 362 includes 5-stage shift registers (5D) 401 to 404 and adders 405 to 407.
  • 5D 5-stage shift registers
  • adders 405, 406, and 407 add the respective outputs, so that five data from data # (-2) to data # (+ 2) are added.
  • the moving average result corresponding to can be obtained by time division. Since the baseband signal is actually handled, two filters shown in FIG. 8 are required for Ich and Qch.
  • the data output in a time division manner from the time division moving average filter 362 is converted into power data by the power conversion unit 330 and then input to the time division type cyclic addition unit 370.
  • the time division type cyclic addition unit 370 is configured as shown in FIG. 9, for example. As illustrated, the time-division cyclic adder 370 includes five-stage shift registers (5D) 411 to 414, a multiplier 415, and an adder 416. As shown in the figure, the time-division type cyclic addition unit 370 converts the data input in five time divisions into a register in which a plurality of five-stage shift registers (5-stage shift registers 411, 412, 413, 414) are connected in series. input. The output of the final five-stage shift register 414 is added to the input data by the adder 416 while being multiplied by the forgetting factor ⁇ by the multiplier 415, thereby forming an integration loop.
  • 5D five-stage shift registers
  • the maximum value detection / average level measurement unit 380 monitors the output of each five-stage shift register (five-stage shift registers 411, 412, 413, 414), so that data # (-2) to data # (+ 2)
  • the register value C n of five data can be monitored in a time division manner. Similar to the maximum value detection / average level measurement unit 350, the maximum value detection / average level measurement unit 380 detects the maximum value in C n . Then, the detected maximum value is output as the correlation peak power (P), and the correlation data timing information (CT) indicating the position of the maximum value and the average value (AP) of C n are output.
  • P correlation peak power
  • CT correlation data timing information
  • the demodulation processing control unit 80 determines that the condition described in step S2, that is, the above equation (10) is satisfied, and notifies the code generation unit 34 of the spreading code timing when the correlation peak power P x is obtained.
  • the synchronization tracking process shown in step S4 is executed. Specifically, the processes of “(1) code phase synchronization”, “(2) bit synchronization”, “(3) carrier frequency synchronization”, and “(4) carrier phase synchronization” are executed. Hereinafter, these processes will be described.
  • the code phase detection unit 33 detects a code phase error from the output values (P ⁇ 1 , P 0 , P +1 ) of each correlation power extraction unit (correlation power extraction unit 30, 31, 32). Then, feedback control for canceling the phase error is periodically performed on the code generator 34.
  • the spreading code given to the multipliers 101 to 103 before the three correlation power extraction units 30 to 32 is multiplied by the multiplier 101 by +1/2 chip delay, the multiplier 102 by +0 chip delay, and multiplication.
  • the instrument 103 provides +1/2 chip advance.
  • the initial code timing control is already performed after satisfying the equation (10), if there is no influence of noise after this control, it is output from the correlation power extraction unit 31.
  • the code timing control is not ideally performed due to the influence of noise or the like, for example, as shown in FIG. 10, the power of the correlation power P 0 decreases and the above relationship is lost (P ⁇ 1 ⁇ P + 1 ). Even if ideally controlled, the shift gradually occurs due to the influence of the subsequent Doppler frequency or the like.
  • the code phase detection unit 33 detects such an error from the output values (P ⁇ 1 , P 0 , P +1 ) of the correlation power extraction unit (30, 31, 32), and periodically performs feedback control for canceling the phase error. This is given to the code generator 34.
  • the code phase error ⁇ is obtained by, for example, quadratic interpolation of three correlation powers (P ⁇ 1 , P 0 , P +1 ), and the peak point of the correlation characteristics (marked by ⁇ in FIG. 10) And a timing error from the center point of the chip timing (position of P 0 ) to the specified peak point may be obtained.
  • each correlation power extraction unit is arranged in parallel, and a code for obtaining each correlation power
  • the code phase is not limited to 1 ⁇ 2 chip intervals.
  • the code phase for obtaining each correlation power may be a 1/4 chip interval, and five may be arranged in parallel.
  • N correlation powers are subjected to quadratic interpolation, and the peak point of correlation characteristics (marked with a circle in FIG. 10) is specified.
  • the clock generation unit 40 reproduces the bit clock based on the position information of the maximum value output from the correlation power extraction unit 31 (position information where the maximum value of the correlation peak power is obtained),
  • the data latch unit 41 latches the data identification point from the output data of the correlation power extraction unit 31 using the clock.
  • the data latch unit 41 latches the reception data (data D i after band limitation) extracted by the band variable filter 310 of the correlation power extraction unit 31.
  • the clock generation unit 40 starts the operation after the initial control of the spreading code timing and the initial control of the local frequency as shown in the flow of FIG. In this case, the correlation power extraction process shown in FIG. 4 is performed.
  • the clock generation unit 40 uses the timing shown in FIG. 4 (f) based on the timing indicating the maximum value of each power after cyclic addition shown in FIG.
  • the bit clock that latches the data identification point ( ⁇ mark) after passing through the filter in d) is regenerated.
  • the data latch unit 41 uses the regenerated bit clock to latch the data identification point ( ⁇ mark) after passing through the filter of FIG. 4D, so that the subsequent data determination unit 61, the carrier phase detection unit 60, and Output to the carrier frequency deviation detector 50.
  • This bit synchronization processing is the same as the processing disclosed in Japanese Patent No. 5094469 (timing reproduction device and reception device
  • the carrier frequency deviation detector 50 starts operating when the initial control of the code timing and the initial control of the local frequency are completed.
  • the carrier frequency deviation detection unit 50 obtains the reception phase indicated by the data identification point latched by the data latch unit 41 described above, and obtains the residual carrier frequency deviation from the difference value between the preceding and following reception phase data.
  • feedback control for canceling the residual carrier frequency deviation is periodically performed on the carrier NCO unit 20.
  • the received data is ⁇ 0, ⁇ and phase modulation is repeated randomly.
  • the subtraction result indicates one of ⁇ 0, ⁇ .
  • the subtraction result indicates one of ⁇ , ⁇ + ⁇ .
  • the carrier frequency deviation detection unit 50 degenerates (modulo ⁇ ) in the phase range ⁇ after the 1-bit delay detection with respect to the reception phase data indicated by the data identification point, and averages the result.
  • the carrier frequency deviation ⁇ can be extracted.
  • the carrier frequency deviation detector 50 can extract the residual carrier frequency deviation ⁇ while removing the BPSK modulation component ⁇ 0, ⁇ .
  • the received data is ⁇ 0, ⁇ / 2, ⁇ , ⁇ / 2 ⁇ , and the phase modulation is repeated randomly.
  • the processing may be performed in the same manner by changing the processing to modulo ⁇ / 2.
  • the carrier frequency deviation detector 50 corrects the spreading code frequency based on the obtained residual carrier frequency deviation ⁇ information. You may go to
  • the demodulator according to the present embodiment can establish carrier frequency synchronization.
  • This carrier phase offset component is not limited to a fixed value, but gradually changes due to phase noise and the carrier frequency synchronization error.
  • the carrier phase detection unit 60 extracts this carrier phase offset component and gives it to the data determination unit 61.
  • the data determination unit 61 corrects the vector angle of the data identification point latched by the preceding data latch unit 41 with the carrier offset component as the reference axis.
  • the carrier phase offset component can be extracted by performing non-linear processing on the data identification point to remove the modulation component and then averaging.
  • a specific extraction method is disclosed in Japanese Patent No. 3498600 (a carrier phase estimation device and a demodulator using the carrier phase estimation device).
  • the data determination unit 61 obtains the vector angle of the data identification point D i using the carrier offset component Q i by the following equation (11). Further, the demodulated data ⁇ 0, 1 ⁇ is determined based on the amplitude data A i after vector angle correction.
  • a i D i ⁇ exp [ ⁇ jQ i ] (11)
  • the demodulator obtains the cross-correlation power of the bit data width by the series of signal processing in the correlation power extraction unit, and realizes the spread code synchronization and the carrier synchronization of the demodulator. .
  • the demodulation processing control unit 80 determines whether or not spreading code synchronization and carrier frequency synchronization can be maintained by monitoring the correlation peak power P 0 obtained by the correlation power extraction unit 31. That is, it is monitored whether or not P 0 maintains a state larger than a predetermined threshold (step S5), and if not maintained (step S5: No), it is determined that a synchronization error has occurred. . In this case, the process returns to step S1, and the code generation unit 34 and the carrier NCO unit 20 are controlled so as to execute the process of estimating the spreading code timing and the carrier frequency and the subsequent process.
  • step S5 When P 0 can maintain a state larger than the predetermined threshold (step S5: Yes), the code phase detection unit 33, the clock generation unit 40, the carrier so as to continue the synchronization tracking process shown in step S4.
  • the frequency deviation detector 50 and the carrier phase detector 60 are controlled.
  • These code phase detection unit 33, clock generation unit 40, carrier frequency deviation detection unit 50, carrier phase detection unit 60, and demodulation processing control unit 80 realize synchronization tracking means.
  • the demodulating apparatus is configured to perform cross-correlation of the bit data width without performing cross-correlation of the spreading code period, so that the bit data period and the spreading code period have a non-integer multiple relationship. Even in this case, there is no restriction on the demodulation process, and it is possible to prevent the demodulation performance (synchronization performance) from deteriorating.
  • the demodulator according to the present embodiment does not use a pilot signal separately for the synchronization of the demodulator, a good bit error rate characteristic can be realized with a small transmission power in which the pilot signal is not multiplexed.
  • the flow shown in FIG. 6 has been described, but it is not always necessary to follow this flow.
  • the processes of steps S1 and S2 in FIG. 6 are not performed, and instead, initial code timing synchronization and initial local frequency synchronization may be performed using pilot signals.
  • the present embodiment may be applied only to the synchronization tracking process shown in step S4. That is, the correlation peak power (P x ) obtained by each correlation power extraction unit, the position (CT) where the correlation peak power was obtained, and the correlation average power (AP x ) may be used only in the synchronization tracking process. .
  • Embodiment 2 FIG. In the first embodiment, it has been shown that data demodulation is realized and the bit rate is variable even when the bit period and the spreading code period are non-integer multiples.
  • the sampling rate of the input data is 331.127 times the bit rate and the sampling rate with respect to the bit rate is a non-integer multiple
  • D 20
  • the clock frequency deviation corresponding to the ratio is obtained. Occurs after integral discharge filter processing. This leads to deterioration of synchronization characteristics and bit error rate characteristics.
  • the stage number D of the integral discharge filter 301 is not fixedly set to either 16 or 17, It is dynamically controlled by the filter control unit 320.
  • D ⁇ ⁇ 20, 21 ⁇ is dynamically switched at a certain frequency so that the sampling rate after the output of the integral discharge filter 301 is reached. Is set to 16 times the average bit rate. Specifically, the number of stages D of the integral discharge filter 301 and its switching frequency are obtained by the following calculation.
  • the sampling rate of the data before the integral discharge filter is Fs and the bit rate is Rb
  • the stage number D of the integrated discharge filter may be set to Ovs / Ots, but D is not always an integer. Absent.
  • the demodulator of the second embodiment has a control for dynamically switching the number of stages of the integral discharge filter even when the sampling rate with respect to the bit rate is a non-integer multiple in addition to the effects shown in the first embodiment.
  • good characteristics can be realized by adding a small circuit that only adds.
  • the dynamic control of the number of integrated discharge filter stages shown in the second embodiment can be widely applied if the sampling rate with respect to the bit rate is a non-integer multiple condition, and the bit data period and the spreading code period are non-integer multiples.
  • the present invention can be applied not only to a system but also to a communication system in which both are integral multiples and a communication system using a pilot for synchronization.
  • the example of the dynamic control of the integral discharge filter is shown based on the formula (14). However, it is not necessarily based on the formula (14). Any expression may be used as long as the control for dynamically switching the two stages so as to substantially match the desired number of oversamples is realized.
  • the demodulator according to the present invention is useful as a demodulator that constitutes a communication device on the receiving side of a spread spectrum communication system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

　本発明は、スペクトラム拡散された受信データを復調する復調装置であって、逆拡散後の受信データから雑音成分を除去する帯域可変フィルタ３１０と、雑音成分除去後の受信データの各サンプル値を電力値に変換する電力変換部３３０と、電力値を受信データのビット周期で巡回加算する巡回加算部３４０と、巡回加算部３４０による巡回加算結果から最大値を検出する最大値検出・平均レベル測定部３５０と、最大値検出・平均レベル測定部３５０が検出した最大値情報に基づいて拡散コードタイミングおよびキャリア周波数を推定する推定手段と、推定手段による拡散コードタイミングの推定結果に従ったタイミングの拡散コードを生成する拡散コード生成手段と、推定手段によるキャリア周波数の推定結果に従ってローカル信号の周波数を設定するローカル信号生成手段と、を備える。

Description

復調装置
　本発明は、スペクトラム拡散通信システムにおいて、受信信号を逆拡散して復調する復調装置に関する。
　スペクトラム拡散通信システムでは、送信側の通信装置（送信機）が、送信データに対して１次変調を実行し、さらに１次変調後のデータに対して拡散コードを乗算し、スペクトラム拡散を行う。そして、スペクトラム拡散を実行して得られた信号を、無線周波数帯へ変換した後、対向する通信装置（受信機）へ送信する。一方、受信側の通信装置は、対向する通信装置から信号を受信すると、送信側で乗算した拡散コードと同じ拡散コードを所望のタイミングに同期させて受信信号へ乗算することにより逆拡散を行い、逆拡散された信号のエネルギーを拡散コード周期で積分し、さらに、積分結果を加算して得られる加算結果に基づいてビット判定を行う。
　ここで、スペクトラム拡散通信システムの受信側の通信装置に適用可能な従来の技術として、たとえば下記特許文献１に記載のデータ復号回路が存在する。下記特許文献１に記載のデータ復号回路では、相互相関値を利用して拡散コード周期を判別し、拡散コード周期と同じ周期でビットデータの相関値を取ることにより正確にビット判定を行い、受信信号を復調する。
特開平５－３２７６５７号公報
　しかしながら、上記特許文献１に記載のデータ復号回路は、ビットデータ周期（データのビット周期）と拡散コード周期が整数倍（同じ場合も含む）の関係にある、いわゆる同期しているシステムを想定しており、ビットデータ周期と拡散コード周期が非整数倍の関係にあるシステム、すなわち非同期のシステムへ適用することは検討されなかった。
　そのため、拡散コード周期の途中でビットデータが変化する非同期のシステムに対して上記データ復号回路を適用すると、受信信号のエネルギーを積分および加算した後のエネルギー量が理想的なエネルギー量と比較して低くなる場合があり、その結果、同期精度が劣化する、という問題があった。
　一方、同期精度の劣化を抑えつつ、従来のデータ復号回路を適用してスペクトラム拡散通信システムを実現する場合、ビットデータ周期と拡散コード周期が整数倍の関係となるように考慮して設計を行う必要があり、ビットデータ周期、すなわちビットレートを自由に設定することができない、という問題があった。
　また、別途、拡散コード同期やキャリア周波数同期用のパイロット信号として、上記データ通信とは別の拡散コードを多重して送信し、受信機はこのパイロット信号を用いて拡散コード同期やキャリア周波数同期を行う手法も考えられる。しかし、この場合には、送信側の電力リソースの一部がパイロット信号に割り当てられてしまい、その結果、本来のデータ通信用の信号電力が減少するので、通信距離が低下する等の別の問題が発生する。
　本発明は、上記に鑑みてなされたものであって、ビットデータ周期と拡散コード周期がいかなる関係にあろうとも、すなわち、上述した非同期のシステムにおいても、パイロット信号を用いずに、コード同期、キャリア周波数同期、ビット同期を実現し、ビット誤り率の劣化を抑えて復調を行うことが可能な復調装置を得ることを目的とする。
　上述した課題を解決し、目的を達成するために、本発明は、スペクトラム拡散された受信データを復調する復調装置であって、逆拡散後の受信データから雑音成分を除去するフィルタ手段と、雑音成分除去後の受信データの各サンプル値を電力値に変換する電力変換手段と、前記電力値を受信データのビット周期で巡回加算する巡回加算手段と、前記巡回加算手段による巡回加算結果から最大値を検出する最大値検出手段と、前記最大値検出手段が検出した最大値情報に基づいて拡散コードタイミングおよびキャリア周波数を推定する推定手段と、前記推定手段による拡散コードタイミングの推定結果に従って拡散コードを生成する拡散コード生成手段と、前記推定手段によるキャリア周波数の推定結果に従ってローカル信号の周波数を設定するローカル信号生成手段と、を備えることを特徴とする。
　本発明によれば、ビットデータ周期と拡散コード周期が非同期の場合でも復調性能が劣化することのない復調装置を実現できる、という効果を奏する。
図１は、本発明にかかる復調装置の実施の形態１の構成例を示す図である。 図２は、送信側の通信装置が実施するスペクトラム拡散処理の一例を示す図である。 図３は、相関電力抽出部の構成例を示す図である。 図４は、相関電力抽出部の動作例を示す図である。 図５は、相関電力抽出部の動作例を示す図である。 図６は、復調処理の一例を示すフローチャートである。 図７は、相関電力抽出部の変形例を示す図である。 図８は、時分割移動平均フィルタの構成例を示す図である。 図９は、時分割型巡回加算部の構成例を示す図である。 図１０は、コード位相検出部の動作を説明するための図である。
　以下に、本発明にかかる復調装置の実施の形態を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。
実施の形態１．
　図１は、本発明にかかる復調装置の実施の形態１の構成例を示す図である。図示したように、復調装置は、直交検波部１０と、キャリアＮＣＯ（Numerically　Control　Oscillator）部２０と、相関電力抽出部３０，３１，３２と、コード位相検出部３３と、コード生成部３４と、クロック生成部４０と、データラッチ部４１と、キャリア周波数偏差検出部５０と、キャリア位相検出部６０と、データ判定部６１と、復調処理制御部８０と、乗算器１０１，１０２，１０３と、フリップフロップ１０４，１０５と、を備えて構成されている。
　図１に示した復調装置は、スペクトラム拡散通信システムの通信装置を構成している受信機においてスペクトラム拡散信号を復調する。
　まず、本実施の形態の復調装置の特徴について、図２を用いて説明する。本実施の形態の復調装置は、図２に示したように、拡散コード周期とビット周期（ビットデータの周期）が非整数倍の関係であっても、拡散コード同期、キャリア周波数同期、ビット同期、キャリア位相同期を実現し、その結果、良好なビット誤り率特性にてデータ復調を行うものである。なお、図２は、送信側の通信装置が実施するスペクトラム拡散処理の一例を示す図である。
　図２に示すように、送信側では、情報を送りたいビットデータの周期が、拡散コード周期の非整数倍の関係となっている場合であっても、両者を乗算することでスペクトラム拡散を行う。図２に示す拡散コード（ＰＮ（Pseudo　Random）コードともいう）は、説明を簡単化する目的で、拡散コードの周期単位で表現しているが、実際は、１コード長あたりに、数百～数万チップ程度のランダム系列が含まれている。
　この場合、スペクトラム拡散後のデータは図２に示すように、拡散コード周期とは無関係に、ビット周期の単位で拡散コードの符号｛反転、正転｝が繰り返される。
　本実施の形態の復調装置は、このような図２に示す拡散データを、パイロット信号などのその他の同期用信号を用いることなく単独で復調することが可能である。これに加えて、本実施の形態の復調装置は、ビットレート可変も容易に実現するものである。
　以下、本実施の形態の復調装置による復調処理の詳細について説明する。
　はじめに、図１に記載の相関電力抽出部３１の基本動作について説明する。なお、相関電力抽出部３０および３２の構成や各構成要素の動作は相関電力抽出部３１と同じである。そのため、相関電力抽出部３０および３２の構成、各構成要素の動作については説明を省略する。
　相関電力抽出部３１は、復調処理の中核となるユニットであり、本ユニットによって、ビットデータの周期と拡散コード周期が非整数倍の関係であっても、受信信号と拡散コードレプリカ（コード生成部３４が生成する拡散コード）との相互相関電力を抽出することが出来る。
　図３は、相関電力抽出部３１の構成例を示す図である。図３に示したように、相関電力抽出部３１は、積分放電フィルタ３０１および移動平均フィルタ３０２により構成された帯域可変フィルタ３１０と、フィルタ制御部３２０と、電力変換部３３０と、加算器３４１、シフトレジスタ３４２および乗算器３４３により構成された巡回加算部３４０と、最大値検出・平均レベル測定部３５０と、を備えている。
　なお、相関電力抽出部３１の前段では、図１に示すように、コード生成部３４で生成された拡散コードレプリカがフリップフロップ１０５を介して受信データと乗算されているものとする。また受信データは拡散コードと乗算される前に、直交検波部１０で中間周波数からベースバンド周波数に変換されているものとする。即ち、直交検波部１０から出力される受信データは、Ｉ，Ｑの複素数で表現される。また、図示を省略しているが、アナログからデジタルへの変換（サンプリング）は、直交検波部１０の前段で、あるいは直交検波部１０の直後で行われているものとする。
　相関電力抽出部３１の動作について、図３、図４および図５を参照しながら説明する。相関電力抽出部３１に入力されるデータは、例えば、図４（ａ），（ｂ）に示すように、受信データの拡散コードの区切りと、コード生成部３４で生成された拡散コードレプリカの区切りが揃っている場合（即ち拡散コードの同期が確立している場合）、かつキャリア周波数偏差が完全に除去されている場合（即ちキャリア周波数同期が確立している場合）は、図４（ｃ）に示すようにビットデータが復元される。なお、図４（ｃ）は、相関電力抽出部３１へ入力されるデータ、すなわち、帯域可変フィルタ３１０への入力データを示している。
　一方、図５（ａ），（ｂ）に示すように、受信データの拡散コードの区切りと、コード生成部３４が生成した拡散コードレプリカの区切りが揃っていない場合（即ち拡散コードの同期が確立していない場合）、あるいはキャリア周波数偏差がある場合（即ちキャリア周波数同期が確立していない場合）、例えば、図５（ｃ）に示すようなランダム波形となり、ビットデータが復元されないことになる。
　よって、拡散コードとキャリア周波数が両方とも同期しているか否かの検出は、図４（ｃ）、図５（ｃ）に示すビットデータの復元の有無を検出すればよいが、実際のスペクトラム拡散信号の伝搬路では、ガウス雑音が支配し、受信信号に加算される。そのため、ビットデータの復元の有無は、図４（ｃ）、図５（ｃ）の段階では雑音成分が多すぎて判別できない。
　そこで、本実施の形態の復調装置において、相関電力抽出部３１は、以降に示すフィルタ処理、電力加算処理および最大値検出処理を実施し、受信信号とコード生成部３４で生成した拡散コードレプリカとの相互相関電力を抽出することにより、雑音成分を除去する。
　相関電力抽出部３１が相互相関電力を抽出する場合、初めに、帯域可変フィルタ３１０が、受信信号をビットレートに対応した帯域幅で制限することで帯域外雑音成分を除去する。図３に示したように、帯域可変フィルタ３１０は、積分放電フィルタ３０１および移動平均フィルタ３０２で構成される。しかし、高速動作とシフトレジスタの段数増加を許容可能な場合には移動平均フィルタ３０２だけで構成してもよい。この場合、移動平均フィルタ３０２で移動平均する時間幅、即ち移動平均段数を、受信信号のビット周期に合わせて設定すればよい。以降、説明を簡単にするため、帯域可変フィルタ３１０が移動平均フィルタ３０２だけで構成される場合の動作について説明する。
　ここで、帯域可変、すなわちビットレート可変を実現するためには、ビットレートが高い場合（＝ビット周期が短い場合）は移動平均段数を小さくし、ビットレートが低い場合（＝ビット周期が長い場合）は移動平均段数を大きくする制御を行えばよい。この制御は、受信信号のビットレート情報および入力されるデータのサンプリング速度情報に基づいて、フィルタ制御部３２０が行う。なお、ビットレート可変が不要の場合、このような制御は行わなくてよい。
　図４（ｄ）は、拡散コードとキャリア周波数が同期している条件で、入力データである復元されたビットデータ（図４（ｃ））を、ビット周期で移動平均した後の波形である。実際はベースバンド信号に対する移動平均のため、ＩチャネルおよびＱチャネルそれぞれで移動平均される。この場合、図４（ｄ）に示すように、移動平均後の信号波形は三角波形となり、図４（ｄ）の○印で示す各データを、ビットクロックでサンプリングできれば、最も高いＳ／Ｎの信号が得られる。サンプリングした高Ｓ／Ｎ信号を位相検波することで、良好なビット誤り率特性を得ることが出来る。なお、この○印で示す各データは、ビット周期の時間幅で得られた受信信号とコード生成部３４で生成した拡散コードレプリカとの相互相関値に相当する。
　相関電力抽出部３１は、以降の処理で、この○印で示す各データの位置を特定するとともに、○印で示す各データ、即ちビット周期で得られた相互相関データを電力積分した情報を出力する。
　なお、図５（ｄ）に示したような、拡散コード（あるいはキャリア周波数）が同期していない条件では、単に雑音成分のみが相関電力抽出部３１に入力されることになるため、雑音成分を移動平均した後の帯域可変フィルタ３１０の出力も、高い振幅は得られず、無秩序な低い振幅の波形が出力されることになる。
　次に、電力変換部３３０は、帯域可変フィルタ３１０（移動平均フィルタ３０２）から出力されるベースバンドデータ（Ｉ，Ｑ）を電力データＲ（＝Ｉ2＋Ｑ2）に変換する。拡散コードとキャリア周波数が同期している条件では、図４（ｄ）に示す三角波形は、負の振幅が正側に折り返さることにより、図４（ｅ）に示すように、その２倍の周波数成分を有する電力データ系列に変換される。
　次に、巡回加算部３４０は、電力変換部３３０から出力された電力データをビット周期で巡回加算する。
　ここで、巡回加算部３４０内のシフトレジスタ３４２の段数は、フィルタ制御部３２０により設定され、前段の移動平均フィルタ３０２における移動平均段数と同じ値に設定される。
　例えば、受信データのビット周期が移動平均フィルタ３０２の平均時間幅１０２２段に相当する場合、移動平均フィルタ３０２の段数と、巡回加算部３４０内のシフトレジスタ３４２の段数はいずれも１０２２段に設定される。また、受信データのビット周期が移動平均フィルタ３０２の平均時間幅３２段に相当する場合、移動平均フィルタ３０２の段数および巡回加算部３４０内のシフトレジスタ３４２の段数はいずれも３２段に設定される。上記の通り移動平均段数は、ビット周期に合わせて設定されるが、結局巡回加算部３４０内のシフトレジスタ段数も、ビット周期に合わせて設定されることになる。ここで、複数のビットレートに復調装置を対応させる場合は、上記の移動平均段数と上記の巡回加算部３４０内のシフトレジスタ段数を、複数のビット周期に応じて、可変に設定（例えば｛３２段，１０２２段｝）できる設計にすればよい。
　なお、移動平均フィルタ３０２のみで帯域外雑音成分を除去する場合、相関電力抽出部３１に入力されるデータのサンプリング速度がビットレートより数百倍以上高い状態（例えば、上記のように１０２２段）では、相関電力抽出部３１内の移動平均フィルタ３０２以降の処理は、ビットレートに対して高いオーバーサンプリングとなり、消費電力の増加、および、移動平均フィルタ３０２や巡回加算部３４０の各シフトレジスタの段数増加を招く。この問題が発生する場合、その対策として、図３に示す積分放電フィルタ３０１を、移動平均フィルタ３０２の前段に設置する。
　積分放電フィルタ３０１について説明する。積分放電フィルタ３０１は、その段数をＤとすると、連続して入力されるデータをＤ個積分しては出力する動作を繰り返す。積分結果を出力すると積分値はクリア（放電）され、次の連続して入力されるデータをＤ個積分する。以下、同様の処理を繰り返す。この処理によって、入力データに含まれる雑音成分を削減できるとともに、データのサンプリング速度を下げることができる。すなわち、積分放電フィルタ３０１が出力するデータのデータサンプリング速度を入力データのサンプリング速度の１／Ｄ倍に低減できる。
　例えば、相関電力抽出部３１に入力されるデータのサンプリング速度がビットレートの３２０倍の場合、積分放電フィルタ３０１を備えない構成では、移動平均フィルタ３０２や巡回加算部３４０の各シフトレジスタの段数は３２０段必要となり、動作速度もビットレートに対して３２０倍の高速動作となる。一方、同一条件で、積分放電フィルタ３０１を有する場合、例えば積分放電フィルタ３０１の段数ＤをＤ＝２０に設定することで、積分放電フィルタ３０１の出力以降の動作速度はビットレートの１６（＝３２０／２０）倍まで落とすことが出来る。そのため、移動平均フィルタ３０２や巡回加算部３４０の各シフトレジスタの段数は１６段で済む。このように、積分放電フィルタ３０１を追加実装することにより、回路規模や消費電力を削減できる。
　なお、この積分放電フィルタ３０１の段数Ｄも可変とする設計とすることで、様々なビットレートに対応することが出来る。例えば３種類のビットレートがあり、それぞれが、相関電力抽出部３１に入力されるデータのサンプリング速度の｛１／３２倍，１／１２８倍，１／１０２４倍｝の場合（即ち、ビットレートに対するオーバーサンプル数が｛３２，１２８，１０２４｝の場合)、積分放電フィルタ３０１の段数Ｄを｛２段，８段，６４段｝の３通りに設定可能な設計とし、移動平均フィルタ３０２や巡回加算部３４０の各シフトレジスタの段数を１６段に設定することで、３種類のビットレートへの対応を回路規模や消費電力を削減しながら実現することが出来る。
　このような各段数の設定は、フィルタ制御部３２０が行う。フィルタ制御部３２０は、復調処理制御部８０（図１参照）から、入力データのサンプリング速度情報と、受信データのビットレート情報を取得し、取得したこの２つの情報から、積分放電フィルタ３０１の段数と、移動平均フィルタ３０２や巡回加算部３４０の各シフトレジスタの段数とを決定し、これらの各部に設定する。
　なお、復調処理制御部８０からフィルタ制御部３２０に入力されるビットレート情報や入力データのサンプリング速度情報は、通信開始前に、上位システム（例えばＣＰＵ）から復調処理制御部８０に与えられる。
　巡回加算部３４０の説明に戻り、巡回加算部３４０において、シフトレジスタ３４２から出力されるデータは乗算器３４３で忘却係数αと乗算された後、次の電力変換部３３０からの入力データと加算器３４１で加算される。加算されたデータは再びシフトレジスタ３４２に入力される。忘却係数α（０＜α＜１）によって、巡回加算部３４０の時定数が決定され、αの値が大きいほど時定数も高まり、雑音への耐性が増す。しかし、αの値が大きくなるとビット位相シフトに対する追尾性が損なわれていくため、αの値は適用するシステムに応じて適切に設定される。なお、条件を変えながら、何度も相関の有無を調べては本回路（相関電力抽出部３１）のリセットを繰り返す初期捕捉動作では、忘却係数αを１に設定してもよい。その場合、巡回加算結果がオーバーフローしない時間内で、相関の有無を調べる制約が加わるが、α＝１となるため、αの乗算処理がなくなり演算量削減につながる。
　ここで、電力変換部３３０から出力される電力データ系列をＲi（i=0,1,2,…）とし、例えばシフトレジスタ３４２の段数をＭ＝８段、巡回加算数Ｊ＝４とした場合、４回巡回加算後のシフトレジスタ３４２内部の値Ｃ0～Ｃ7は、次式（１）～（８）で表記される。
　　　　Ｃ0＝Ｒ0×α3＋Ｒ8×α2＋Ｒ16×α＋Ｒ24　　　…（１）
　　　　Ｃ1＝Ｒ1×α3＋Ｒ9×α2＋Ｒ17×α＋Ｒ25　　　…（２）
　　　　Ｃ2＝Ｒ2×α3＋Ｒ10×α2＋Ｒ18×α＋Ｒ26　　　…（３）
　　　　Ｃ3＝Ｒ3×α3＋Ｒ11×α2＋Ｒ19×α＋Ｒ27　　　…（４）
　　　　Ｃ4＝Ｒ4×α3＋Ｒ12×α2＋Ｒ20×α＋Ｒ28　　　…（５）
　　　　Ｃ5＝Ｒ5×α3＋Ｒ13×α2＋Ｒ21×α＋Ｒ29　　　…（６）
　　　　Ｃ6＝Ｒ6×α3＋Ｒ14×α2＋Ｒ22×α＋Ｒ30　　　…（７）
　　　　Ｃ7＝Ｒ7×α3＋Ｒ15×α2＋Ｒ23×α＋Ｒ31　　　…（８）
　同様に、シフトレジスタ３４２の段数をＭ段、巡回加算数をＪとした場合、Ｊ回巡回加算後の各シフトレジスタ内部の値Ｃn（n=0,1,2,…,M-1）は次式（９）で表記される。
Figure JPOXMLDOC01-appb-M000001
　拡散コードとキャリアが同期している条件下で、このような巡回加算を複数ビット（数十ビット）にも亘って続けていくと、シフトレジスタ３４２内部の値Ｃn（n=0,1,2,…,M-1）は全体的に大きな値となる。更に、ビットデータがランダムに遷移する場合、Ｃn（n=0,1,2,…,M-1）の特性は、図４（ｄ）の○印で示すデータのタイミングを最大値とする特性となる。
　例えば図４の例では、図示した巡回加算タイミングで図４（ｅ）の電力データを巡回加算後、１６ビット分の時間が経過した時点の結果を図４（ｆ）に示している。ここで、図４（ｅ）の電力データに着目すると、拡散コードとキャリア周波数が同期している条件下において、ビットデータの遷移がランダムにある場合は三角波、遷移が無い場合は直流の振る舞いとなり、かつ図４（ｅ）に示される三角波のピーク位置が、図４（ｄ）の○印で示すデータのタイミングと一致する関係となる。よって、図４（ｅ）の電力データをビット周期で電力積分すると、図４（ｆ）に示すように、Ｃn（n=0,1,2,…,M-1）の特性は、上に凸の特性になりながら、総じて大きな値となる。また、その最大値を示す位置は、○印で示すデータのタイミングに一致することになる。
　図４（ｆ）に、“最大値”データを黒丸（●）で示す。この最大値データは、即ちビット周期の時間幅で得られた受信信号とコード生成部３４で生成した拡散コードレプリカとの相互相関値を電力積分した相関電力である。図４のように、拡散コードとキャリアが同期している条件下では、この最大値（●）は大きな値を示す。一方、拡散コード（あるいはキャリア周波数）が同期していない条件下では、図５に示すように、最大値（●）は小さな値を示す振る舞いをする。
　そこで、図３の最大値検出・平均レベル測定部３５０は、シフトレジスタ３４２内部の各値Ｃn（n=0,1,2,…,M-1）を入力とし、Ｃn（n=0,1,2,…,M-1）の中で最大値を検出する。そして、検出した最大値を相関ピーク電力（Ｐ）として出力するとともに、最大値の位置に相当するレジスタ番号ｎ（n=0,1,2,…,M-1）を相関データタイミング情報（ＣＴ）として出力する。また、各値Ｃn（n=0,1,2,…,M-1）の平均値を求め、求めた平均値を相関平均電力（ＡＰ）として出力する。
　なお、図４ではビット遷移がランダムに生じた場合の動作例を示したが、オールゼロパターンなど、仮にビット遷移がなく、かつ拡散コードとキャリアが同期している場合、Ｃn（n=0,1,2,…,M-1）の特性は上に凸の特性を示さず、Ｃnはどれも等レベルとなり、かつ大きな値となる。この場合、その最大値を示す位置（ＣＴ）は、ランダムな値を示すが、相関平均電力（ＡＰ）は、データ遷移時の相関ピーク電力（Ｐ）と同等レベルまで持ち上がるため、最大値検出・平均レベル測定部３５０がＣnのどれかを最大値として選択したとしても、所望の相関ピーク電力（Ｐ）を得ることができる。
　一方、拡散コード、あるいはキャリアが同期していない場合、相関ピーク電力（Ｐ）は下がることになる。例えば図５に示すように、拡散コード同期が外れている場合、受信データに拡散コードを乗算してもビットデータが復元されない（図５（ｃ）参照）。そのため、拡散コードが乗算された受信データを移動平均する帯域可変フィルタ３１０の出力も、図５（ｄ）に示すように、小さなレベルで不規則に変化する。この場合、電力変換部３３０で電力変換されたデータ系列も図５（ｅ）に示すように小さなレベルで不規則に変化し、巡回加算後のレジスタ値Ｃn（n=0,1,2,…,M-1）も、図５（ｆ）に示すように全て小さな値となる。よって、拡散コード同期が外れている場合、これらの最大値である相関ピーク電力（Ｐ）も相関平均電力（ＡＰ）も小さな値を示す。また、キャリア周波数がビットレート以上ずれている、キャリア非同期の場合でも同様に、相関ピーク電力（Ｐ）、相関平均電力（ＡＰ）は小さな値を示す。
　相関電力抽出部３１で求めたこれらの相関ピーク電力（Ｐ）および相関平均電力（ＡＰ）は、図１では接続を割愛しているが、復調処理制御部８０に入力され、所望の信号の受信可否判断、および、コード同期・キャリア同期の可否判断に用いられる。
　以上まとめると、拡散コード同期とキャリア周波数同期が確立している場合は、相関電力抽出部３１で行われる、帯域制限と、ビット周期の相関電力巡回加算と、最大値検出処理とにより、相関電力抽出部３１から出力される相関ピーク電力（Ｐ）および相関平均電力（ＡＰ）は大きな値を示す。一方、拡散コード同期とキャリア周波数同期の少なくとも一方が確立していない場合、相関電力抽出部３１から出力される相関ピーク電力（Ｐ）と相関平均電力（ＡＰ）はいずれも小さな値を示す。
　本実施の形態の復調装置においては、このような性質を利用することにより、後述するように、拡散コードタイミングおよびキャリア周波数偏差が不明な状態においても、各同期（拡散コードタイミング同期、キャリア周波数同期）を確立し、同期追尾、データ復調を行うことができる。
　以下、本実施の形態の復調装置が実行する復調処理について説明する。図６は、本実施の形態の復調装置が実行する復調処理の一例を示すフローチャートである。
　復調処理においては、まず、以下に示す初期同期処理を行い、拡散コードタイミングとキャリア周波数を推定する（ステップＳ１）。この初期同期処理において、復調処理制御部８０は、コード生成部３４に対して周期的な拡散コードレプリカのシフト命令を送るとともに、キャリアＮＣＯ部２０に対して周期的なローカル周波数のシフト命令を送る。ここでコードシフトの範囲は１拡散コードの長さ、ローカル周波数シフトの範囲は、想定される最大キャリア周波数偏差を含むように設定する。
　上記のシフト命令を受けると、コード生成部３４は、乗算器１０３およびフリップフロップ１０５に対して出力する拡散コード（拡散コードレプリカ）のタイミングを周期的に変更（シフト）し、キャリアＮＣＯ部２０は、直交検波部１０に対して出力するローカル信号（ｃｏｓ，ｓｉｎ信号）クロックの周波数を周期的にシフトする。
　なお、復調処理制御部８０は、コード生成部３４およびキャリアＮＣＯ部２０の双方において同時にシフトが発生することがないように、これらを制御する。例えば、コード生成部３４が拡散コードを出力するタイミングを固定した状態において、キャリアＮＣＯ部２０が、規定範囲内（ローカル周波数シフトの範囲内）でローカル信号の周波数（以下、ローカル周波数と称する）をあるステップ幅で周期的にシフトさせる。規定範囲内での周期的なローカル周波数シフトが終了すると、コード生成部３４は拡散コードの出力タイミングを１サンプルシフトさせ、この状態において、上記と同様に、キャリアＮＣＯ部２０が、規定範囲内でローカル周波数を周期的にシフトさせる。以下、同様の手順を繰り返すことにより、コード生成部３４は、規定された範囲内（コードシフトの範囲内）で、拡散コードの出力タイミングを周期的にシフトさせる。
　相関電力抽出部３１は、コードシフト数（ａ）とローカル周波数シフト数（ｂ）の乗算数分（ａ×ｂ個）の相関ピーク電力（Ｐk，k=0,1,2,…,ab-1）と相関平均電力（ＡＰk，k=0,1,2,…,ab-1）を求める。なお、すでに説明したように、相関電力抽出部３１が求めた相関ピーク電力（Ｐk）および相関平均電力（ＡＰk）は復調処理制御部８０に入力される。
　このようにして、復調処理制御部８０は、拡散コードタイミングとローカル周波数を２次元的に変更しながら求められた複数の相関ピーク電力（Ｐk）および相関平均電力（ＡＰk）を相関電力抽出部３１から取得する。復調処理制御部８０は、相関電力抽出部３１で２次元的に求められた複数の相関ピーク電力（Ｐk）の中から、最大を示した相関ピーク電力Ｐkを抽出し、更に、その信頼性を確認するため、例えば、抽出した相関ピーク電力Ｐkとある定数β（しきい値）との比較を行う（ステップＳ２）。
　復調処理制御部８０は、相関ピーク電力Ｐkが次式（１０）を満たした場合（ステップＳ２：Ｙｅｓ）、正常な信号受信と判定し、相関ピーク電力Ｐkが得られたときの拡散コードタイミングおよびローカル周波数を、コード生成部３４およびキャリアＮＣＯ部２０へそれぞれ設定する（ステップＳ３）。コード生成部３４は設定された拡散コードタイミングでの拡散コード出力を開始し、キャリアＮＣＯ部２０は設定された周波数のローカル信号生成を開始する。
　　　Ｐk＞β　　　…（１０）
　あるいは次式（１０ａ）に示すように、相関平均電力ＡＰkをある定数β’と比較することで信頼性を確認してもよい。
　　　ＡＰk＞β’　　　…（１０ａ）
　なお、復調処理制御部８０は、オールゼロパターン受信時とそれ以外（ランダムパターン、０１０１パターン）の受信も次式で検出することができる。ただし、γは定数（しきい値）である。
　　　Ｐk≦ＡＰk×γ　（オールゼロパターン受信時）　…（１０ｂ）
　　　Ｐk＞ＡＰk×γ　（ランダムパターン、０１０１パターン受信時）　…（１０ｃ）
　これらのパターン検出は、式（１０）あるいは式（１０ａ）を満たすことが条件であり、満たさない場合は無効である。これらのパターン検出情報は、復調装置単独でキャリア同期やビット同期の状態を把握するのに役立てられる。例えば、ビット同期はランダムパターンあるいは０１０１パターンを受信しないと確立できないが、上記式（１０ｃ）の成立有無でこのビット同期を検出することができる。
　一方、式（１０）を満たさない場合は（ステップＳ２：Ｎｏ）、信号断など、正常な状態で信号が受信されていないと判断し、相関ピーク電力Ｐkが得られた条件（コードタイミング設定値とローカル周波数設定値の組み合わせ）の信頼性が低いと判断し、再度、上記の初期同期処理を繰り返す。
　上記、ａ×ｂ（＝コードシフト数（ａ）×ローカル周波数シフト数（ｂ））個の相関電力を求めるためには、ａ×ｂ×Ｊ[bit]（但しＪは、前記ビット周期の巡回加算数）の長い時間を要する。そこで複数の相関電力抽出部を並列に設けて、並列処理させることで時間短縮を行ってもよい。
　例えば、図１に示すように、相関電力抽出部３１だけでなく、相関電力抽出部３１と同一回路構成を有する相関電力抽出部３０と相関電力抽出部３２を設け、３つを並列に動作させることで、初期同期にかかる時間をａ×ｂ×Ｊ[bit]から、(ａ×ｂ×Ｊ)／３[bit]に削減することが出来る。具体的に、図１では、コード生成部３４から出力される拡散コードをフリップフロップ１０４，１０５によって１サンプルずつ遅延させて、各相関電力抽出部（３０，３１，３２）に与えることで、コードシフト数（ａ）側の探索を１／３倍に減らす構成となっている。
　なお、図１では、各相関電力抽出部から出力される相関ピーク電力（Ｐ-1，Ｐ0，Ｐ+1）がコード位相検出部３３に入力される接続となっているが、これは後述する“コード位相同期時”の接続であり、図６のステップＳ１に示した初期同期処理においては、この接続で信号は流れない。初期同期時では、図１では接続関係の記載を割愛しているが、各相関電力抽出部（３０，３１，３２）で求めた相関ピーク電力（Ｐk）と相関平均電力（ＡＰk）が、復調処理制御部８０に接続（入力）される。
　この場合、復調処理制御部８０は、３つの相関電力抽出部（３０，３１，３２）を制御しながら、各相関電力抽出部（３０，３１，３２）が同時に出力する相関ピーク電力（Ｐ）と相関平均電力（ＡＰ）を収集し、収集した結果を元に、上記式（１０）の信号検出と、相関ピーク電力Ｐxを示したコードタイミングとローカル周波数の設定を行う。
　本実施の形態では、相関電力抽出部を３つ並列に構成した例で説明したが、必ずしも３つである必要はなく、更に増やしてもよい。その場合、増やした分だけ回路規模は増える半面、初期同期にかかる時間を削減できる。
　ここで、複数の相関電力抽出部を備える場合には、例えば、図７に示した回路構成とすることにより、回路規模の増加を抑制できる。上述の通り、相関電力抽出部を単に並列に設けると、回路規模は並列数だけ増加することになる。そこで、図７に示すように、相関電力抽出部を積分放電フィルタ以外、時分割動作させることにより加算器等の演算系の回路を共有化し、回路規模を削減できる。
　図７に示した回路は、図３に示した相関電力抽出部３１の帯域可変フィルタ３１０、巡回加算部３４０および最大値検出・平均レベル測定部３５０を時分割型帯域可変フィルタ３６０、時分割型巡回加算部３７０および最大値検出・平均レベル測定部３８０に置き換えたものに相当する。
　時分割型帯域可変フィルタ３６０は、積分放電フィルタ３０１ａから３０１ｅと、並列直列変換部３６１と、時分割移動平均フィルタ３６２と、を備えている。積分放電フィルタ３０１ａから３０１ｅは、図３に示した積分放電フィルタ３０１と同じものである。並列直列変換部３６１は、積分放電フィルタ３０１ａから３０１ｅより並列に出力されたデータを直列のデータに並べ替える。
　図７は、図３に示した相関電力抽出部３１に相当する回路を５つ並列に並べたものと同等の回路を時分割で実現する場合の構成を示している。
　積分放電フィルタ３０１ａ、３０１ｂ、３０１ｃ、３０１ｄおよび３０１ｅの出力端は、例えばビットレートが１６倍に落とされるため、並列直列変換部３６１でこれらのデータを並列直列変換して５時分割多重化しても、動作速度はビットレートの８０倍である。この程度の速度であれば、デバイスの動作速度上限を超える可能性は少ない。
　以降、５時分割多重化を例に説明する。しかし、多重数を５に制限するものではなく、デバイスの動作速度の上限を超えない範囲で多重して構わない。
　５時分割を実現する時分割移動平均フィルタ３６２は、例えば図８のように構成する。図示したように、時分割移動平均フィルタ３６２は、５段シフトレジスタ（５Ｄ）４０１から４０４と、加算器４０５から４０７とにより構成される。図８に示すように複数の５段シフトレジスタを直列に接続し、各出力を加算器４０５，４０６，４０７が加算することで、データ＃（－２）からデータ＃（＋２）の５つのデータに対応する移動平均結果を時分割で得ることが出来る。なお、実際はベースバンド信号を扱うため、図８に示したフィルタはＩｃｈ用とＱｃｈ用の２個必要となる。
　時分割移動平均フィルタ３６２より時分割で出力されるデータは、電力変換部３３０で電力データに変換された後、時分割型巡回加算部３７０に入力される。
　時分割型巡回加算部３７０は、例えば図９のように構成する。図示したように、時分割型巡回加算部３７０は、５段シフトレジスタ（５Ｄ）４１１から４１４と、乗算器４１５と、加算器４１６とにより構成される。時分割型巡回加算部３７０は、図示したように、５時分割で入力されるデータを、複数の５段シフトレジスタ（５段シフトレジスタ４１１，４１２，４１３，４１４）を直列に接続したレジスタに入力する。最終段の５段シフトレジスタ４１４の出力は、乗算器４１５で忘却係数αを乗じながら、加算器４１６で入力データと加算することで積分ループが形成される。
　最大値検出・平均レベル測定部３８０は、各５段シフトレジスタ（５段シフトレジスタ４１１，４１２，４１３，４１４）の出力をモニタすることで、データ＃（－２）からデータ＃（＋２）の５つのデータのレジスタ値Ｃnを時分割でモニタすることが出来る。最大値検出・平均レベル測定部３８０は、最大値検出・平均レベル測定部３５０と同様に、Ｃnの中の最大値を検出する。そして、検出した最大値を相関ピーク電力（Ｐ）として出力するとともに、最大値の位置を示す相関データタイミング情報（ＣＴ）、Ｃnの平均値（ＡＰ）を出力する。
　このように、相関電力抽出部３１と同じ回路を複数備えたものに相当する回路を時分割で構成することで、移動平均フィルタや巡回加算部の回路規模の増加をレジスタ段数のみに抑え、加減算などの演算回路は１つを共有する構成とすることができる。この場合、単に、相関電力抽出部３１と同じ回路を並列に設けた場合と比較して、回路を小型化することができる。
　図６に示した復調処理の説明に戻る。復調処理制御部８０は、ステップＳ２に記載の条件、すなわち、上記の式（１０）を満たしていると判断し、相関ピーク電力Ｐxが得られたときの拡散コードタイミングをコード生成部３４に、ローカル周波数をキャリアＮＣＯ部２０に設定すると、次に、ステップＳ４に示した同期追尾処理を実行する。具体的には、「（１）コード位相同期」、「（２）ビット同期」、「（３）キャリア周波数同期」、「（４）キャリア位相同期」の各処理を実行する。以下、これらの処理について説明する。
（１）コード位相同期
　コード位相検出部３３は、各相関電力抽出部（相関電力抽出部３０，３１，３２）の出力値（Ｐ-1，Ｐ0，Ｐ+1）からコード位相誤差を検出し、位相誤差を打ち消すフィードバック制御をコード生成部３４に対して周期的に行う。
　例えば、図１の構成において、３つの相関電力抽出部３０から３２の手前の乗算器１０１から１０３に与える拡散コードを、乗算器１０１は＋１／２チップ遅れ、乗算器１０２は＋０チップ遅れ、乗算器１０３は＋１／２チップ進みで与える。
　この場合、前記の通り、式（１０）を満たした上で、既に初期のコードタイミング制御が行われているため、本制御後、雑音の影響等がなければ、相関電力抽出部３１から出力される相関電力Ｐ0は最大を示し、左右の±１／２チップずれた相関電力（相関電力抽出部３０が出力するＰ-1，相関電力抽出部３０が出力するＰ+1）は、いずれもＰ0より低い値で、かつ同じ値（Ｐ-1＝Ｐ+1）となる。しかしながら、雑音等の影響でコードタイミング制御が理想的に行われないと、例えば図１０に示すように、相関電力Ｐ0の電力は下がり、上記の関係が崩れていく（Ｐ-1≠Ｐ+1）。また、仮に理想的に制御されても、その後のドップラー周波数等の影響で、徐々にずれが生じていく。
　コード位相検出部３３は、このような誤差を相関電力抽出部（３０，３１，３２）の出力値（Ｐ-1，Ｐ0，Ｐ+1）から検出し、位相誤差を打ち消すフィードバック制御を周期的にコード生成部３４に与える。コード位相誤差δは、図１０に示すように、例えば３つの相関電力（Ｐ-1，Ｐ0，Ｐ+1）を２次補間して、相関特性のピーク点（図１０中の○印）を特定し、チップタイミングの中心点（Ｐ0の位置）から、特定したピーク点までのタイミング誤差を検出する方法で求めてもよい。
　なお、本実施の形態においては、図１に示したように、３つの相関電力抽出部（相関電力抽出部３０，３１，３２）を並列に並べた構成とし、各相関電力を求める際のコード位相は１／２チップ間隔でずらした条件で説明したが、並列数を３つに限定するものではない。また、コード位相を１／２チップ間隔に限定するものでもない。例えば、各相関電力を求める際のコード位相を１／４チップ間隔とし、５つを並列にした構成としてもよい。Ｎ個の並列構成の場合、Ｎ個の相関電力を２次補間して、相関特性のピーク点（図１０中の○印）を特定していく。
（２）ビット同期
　クロック生成部４０は、相関電力抽出部３１から出力された最大値の位置情報（相関ピーク電力の最大値が得られる位置の情報）を元に、ビットクロックを再生し、本クロックを用いて相関電力抽出部３１の出力データからデータ識別点をデータラッチ部４１がラッチする。
　データラッチ部４１は、相関電力抽出部３１の帯域可変フィルタ３１０で抽出した受信データ（帯域制限後のデータＤi）をラッチする。クロック生成部４０は、図６のフロー通り、前記の拡散コードタイミングの初期制御、ローカル周波数の初期制御後から動作を開始する。この場合、図４に示す相関電力抽出処理が行われるが、ここでクロック生成部４０は、図４（ｆ）に示す巡回加算後の各電力の最大値を示すタイミングに基づいて、図４（ｄ）のフィルタ通過後のデータ識別点（○印）をラッチするビットクロックを再生する。データラッチ部４１は、この再生されたビットクロックを用いて図４（ｄ）のフィルタ通過後のデータ識別点（○印）をラッチして、後段のデータ判定部６１、キャリア位相検出部６０およびキャリア周波数偏差検出部５０に出力する。このビット同期処理は、特許第５０９４４６９号公報（タイミング再生装置および受信装置）で開示されている処理と同様である。
（３）キャリア周波数同期
　キャリア周波数偏差検出部５０は、前記のコードタイミングの初期制御、ローカル周波数の初期制御が終了すると動作を開始する。
　ローカル周波数の初期制御は済んでいるため、キャリア周波数の初期同期は確立しているが、そのまま無制御状態が続くと、ドップラー周波数偏差等によってキャリア周波数同期が外れていく。そこで、キャリア周波数偏差検出部５０は、上述したデータラッチ部４１がラッチしたデータ識別点が示す受信位相を求め、前後する受信位相データの差分値から、残留キャリア周波数偏差を求める。残留キャリア周波数偏差を求めたら、それを打ち消すフィードバック制御をキャリアＮＣＯ部２０に対して周期的に行う。
　例えば、１次変調にＢＰＳＫ（Binary　Phase　Shift　Keying）を用いている場合、受信データは｛０，π｝で位相変調をランダムに繰り返す。ここで、１ビット前後の位相を減算すると(＝位相の遅延検波を行うと)、残留キャリア周波数偏差が無い場合、減算結果は｛０，π｝のいずれかを示す。また、残留キャリア周波数偏差Δθ[deg/bit]が存在する場合、減算結果は｛Δθ，π＋Δθ｝のいずれかを示す。
　よって、キャリア周波数偏差検出部５０は、例えば、上記データ識別点が示す受信位相データに対して１ビット遅延検波後、その結果を位相範囲πで縮退（モジュロπ）、平均化することで、残留キャリア周波数偏差Δθを抽出することが出来る。
　具体例を示すと、減算結果Δθはモジュロπ処理してもΔθのままであり、減算結果π＋Δθはモジュロπ処理するとΔθとなるため、いずれのケースでもΔθが得られる。このように、キャリア周波数偏差検出部５０は、上記ＢＰＳＫ変調成分｛０，π｝を除去しながら、残留キャリア周波数偏差Δθを抽出することが出来る。
　なお、ＱＰＳＫ（Quadrature　Phase　Shift　Keying）の場合は、受信データは｛０，π／２，π，－π／２｝で位相変調をランダムに繰り返すため、キャリア周波数偏差検出部５０は、上記モジュロπ処理を、モジュロπ／２の処理に変えて、同様に行えばよい。
　なお、拡散コードとキャリアの原振が共通の送信機から信号を受信する場合は、求めた残留キャリア周波数偏差Δθ[deg/bit]に“チップレート／キャリア周波数”の重み付けを与えた値が、コード周波数偏差となる。よって、拡散コードとキャリアの原振が共通の送信機から信号を受信する場合、キャリア周波数偏差検出部５０は、求めた残留キャリア周波数偏差Δθ情報に基づいて拡散コード周波数の補正をコード生成部３４に対して行ってもよい。
　以上の一連の処理により、本実施の形態の復調装置はキャリア周波数同期を確立することが出来る。
（４）キャリア位相同期
　上記のキャリア周波数同期が確立すると、キャリア位相オフセット成分のみが残留する。このキャリア位相オフセット成分は固定値とは限らず、位相雑音や前記キャリア周波数同期誤差によって、緩やかに変化する。
　そこで、キャリア位相検出部６０は、このキャリア位相オフセット成分を抽出し、データ判定部６１に与える。データ判定部６１は、キャリアオフセット成分を基準軸に、前段のデータラッチ部４１がラッチしたデータ識別点のベクトル角を補正する。
　ここで、キャリア位相オフセット成分は、データ識別点を非線形処理して変調成分を除去後、平均化することで抽出することが出来る。例えば、特許第３４９８６００号公報（キャリア位相推定装置とキャリア位相推定装置を用いた復調器）において具体的な抽出方法が開示されている。
　データ判定部６１は、上記キャリアオフセット成分Ｑiを用いてデータ識別点Ｄiのベクトル角を次式（１１）で求める。さらに、ベクトル角補正後の振幅データＡiを元に、復調データ｛０，１｝を判定する。
　　　Ａi＝Ｄi×ｅｘｐ[－ｊＱi]　　　…（１１）
　以上説明した通り、本実施の形態にかかる復調装置は、前記相関電力抽出部における一連の信号処理によって、ビットデータ幅の相互相関電力を求めて、復調装置の拡散コード同期やキャリア同期を実現する。
　なお、復調処理制御部８０は、相関電力抽出部３１が求めた相関ピーク電力Ｐ0を監視することにより拡散コード同期およびキャリア周波数同期が維持できているか否かを判定する。すなわち、Ｐ0が所定のしきい値よりも大きい状態を維持しているかどうかを監視し（ステップＳ５）、維持できていない場合（ステップＳ５：Ｎｏ）、同期ずれが発生していると判断する。この場合には、ステップＳ１に戻り、拡散コードタイミングとキャリア周波数を推定する処理およびこれに続く処理を実行するよう、コード生成部３４およびキャリアＮＣＯ部２０を制御する。Ｐ0が所定のしきい値よりも大きい状態を維持できている場合（ステップＳ５：Ｙｅｓ）、ステップＳ４に示した同期追尾処理を継続するよう、コード位相検出部３３、クロック生成部４０、キャリア周波数偏差検出部５０およびキャリア位相検出部６０を制御する。これらのコード位相検出部３３、クロック生成部４０、キャリア周波数偏差検出部５０、キャリア位相検出部６０および復調処理制御部８０は、同期追尾手段を実現する。
　このように本実施の形態にかかる復調装置は、拡散コード周期の相互相関は行わず、ビットデータ幅の相互相関を行う構成としたため、ビットデータ周期と拡散コード周期が非整数倍の関係となっている場合においても、復調処理に制約が発生することがなく、復調性能（同期性能）が劣化するのを防止できる。
　また、本実施の形態にかかる復調装置は、復調装置の同期に別途パイロット信号も用いないため、パイロット信号が多重されていない、小さな送信電力で良好なビット誤り率特性を実現することが出来る。
　なお、本実施の形態では、図６に示すフローに則って説明したが、必ずしもこのフローに則る必要はない。例えば、別途パイロット信号が符号多重されたシステムでは、図６のステップＳ１やＳ２の処理は行わず、その代わりに、パイロット信号を用いて初期コードタイミング同期および初期ローカル周波数同期を行ってもよい。このように、別の手段で初期コードタイミング同期と初期ローカル周波数同期が確立できる場合、本実施の形態は、ステップＳ４に示す同期追尾処理にのみ適用してもよい。すなわち、各相関電力抽出部が求めた相関ピーク電力（Ｐx）、相関ピーク電力が得られた位置（ＣＴ）および相関平均電力（ＡＰx）を同期追尾処理のみで使用するようにしてもよい。
実施の形態２．
　実施の形態１では、ビット周期と拡散コード周期が非整数倍の関係でもデータ復調を実現し、かつビットレート可変も実現することを示した。
　本実施の形態では、ビットレートに対するサンプリング速度が非整数倍であっても、実施の形態１と同様の効果や、ビットレート可変を実現する手法を示す。
　実施の形態１では、入力されるデータのサンプリング速度がビットレートの３２０倍の場合、積分放電フィルタ３０１の段数ＤをＤ＝２０に設定することで、積分放電フィルタ３０１の出力以降の動作速度をビットレートの１６（＝３２０／２０）倍まで落とすことが出来ることを示した。
　ここで、例えば、入力されるデータのサンプリング速度が、ビットレートの３３１．１２７倍のように、ビットレートに対するサンプリング速度が非整数倍とすると、Ｄ＝２０に設定した場合には、積分放電フィルタ３０１の出力以降の動作速度はビットレートの１６．５５６３５（＝３３１．１２７／２０）倍となり、非整数倍の関係となってしまう。この状態で、後段の移動平均フィルタ３０２の移動平均段数や、巡回加算部３４０のシフトレジスタ３４２の段数を１６段に設定すると、その比（＝１６．５５６３５／１６）に相当するクロック周波数偏差が積分放電フィルタ処理以降で発生する。そして、これが同期特性の劣化やビット誤り率特性の劣化につながる。仮に誤差を小さくするためＤ＝２１に設定しても、積分放電フィルタ３０１の出力以降の動作速度はビットレートの１５．７６７９５２３８（＝３３１．１２７／２１）倍と非整数倍の関係となり、その比（＝１５．７６７９５２３８／１６）に相当するクロック周波数偏差が積分放電フィルタ処理以降で発生する。
　そこで、実施の形態２では、このような、ビットレートに対するサンプリング速度が非整数倍の場合において、積分放電フィルタ３０１の段数Ｄを、１６と１７のいずれかに固定的に設定するのではなく、フィルタ制御部３２０によって動的に制御する。
　例えば、上記のように、サンプリング速度がビットレートの３３１．１２７倍のケースでは、Ｄ∈｛２０，２１｝を、ある頻度で動的に切り替えることで、積分放電フィルタ３０１の出力以降のサンプリング速度を平均的にビットレートの１６倍に設定する。具体的には以下の計算で、積分放電フィルタ３０１の段数Ｄとその切り替え頻度を求める。
　積分放電フィルタ前のデータのサンプリング速度をＦｓ、ビットレートをＲｂとすると、ビットレートに対するオーバーサンプル数はＯｖｓ＝Ｆｓ／Ｒｂとなる。このとき、積分放電フィルタ出力後のビットレートに対する平均的なオーバーサンプル数（ターゲットＯＶＳ）をＯｔｓとすると、積分放電フィルタの段数ＤをＯｖｓ／Ｏｔｓに設定すればよいが、Ｄは整数とは限らない。
　上記例だとＯｖｓ＝３３１．１２７、Ｏｔｓ＝１６なので、Ｄ＝２０．６９５４３７５となり小数値となる。ここで、Ｄが整数ＤINTに対して以下の関係を満たすとする。
　　　ＤINT＋１＞Ｄ≧ＤINT　　　　…（１２）
　上記例では、２１＞２０．６９５４３７５≧２０となる。この場合、次式（１３）がほぼ成立するように、ｂとａを決定すればよい。
　　　｛(ＤINT＋１）ｂ＋（ＤINT）ａ｝／（ａ＋ｂ）＝Ｄ　　　…（１３）
　式（１３）を展開すると、以下のようになる。
　　　｛(ＤINT＋１）ｂ＋（ＤINT）ａ｝＝Ｄ×（ａ＋ｂ）
　　　（ＤINT－Ｄ）ａ＝（Ｄ－ＤINT－１）ｂ
　　　ａ＝（Ｄ－ＤINT－１）ｂ／（ＤINT－Ｄ）　　　　　　…（１４）
　上記例では、各値を代入することで、ａ＝０．４３７９４３７４０５×ｂが成立する。
　フィルタ制御部３２０は、上記の式（１４）がほぼ成立するように、ａ，ｂの値を設定する。例えば、ｂ＝１００００、ａ＝４３７９に設定する。この場合、積分放電フィルタの段数Ｄ∈｛２０段，２１段｝を“４３７９：１００００”の頻度で切替える制御を行えばよい。また、それ以外の移動平均フィルタ３０２の段数や、巡回加算部３４０のシフトレジスタ３４２の段数は１６段に設定すればよい。
　なお、積分放電フィルタの段数Ｄ∈｛２０段，２１段｝を“４３７９：１００００”の頻度で切替える際は、時間的にＤの値が偏ることなく、Ｄ＝２１で積分放電フィルタを２回動作させたら、次はＤ＝２０で積分放電フィルタを１回動作させるように制御する（例：２１→２１→２０→２１→２１→２０…と切替え、１４３７９回分で発生回数が“４３７９：１００００”になるように制御する）。
　以上示した手順により、実施の形態２の復調装置は、実施の形態１に示す効果に加え、ビットレートに対するサンプリング速度が非整数倍であっても、積分放電フィルタの段数を動的に切り替える制御を追加するだけの小さな回路追加で、実施の形態１と同様に良好な特性を実現することが出来る。
　なお、実施の形態２に示した積分放電フィルタ段数の動的制御は、ビットレートに対するサンプリング速度が非整数倍の条件であれば、幅広く適用でき、ビットデータ周期と拡散コード周期が非整数倍のシステムだけでなく、両者が整数倍の通信システムや、同期用にパイロットを用いた通信システムにも適用することが出来る。
　また、実施の形態２では、式（１４）に基づいて積分放電フィルタの動的制御例を示したが、必ずしも式（１４）に基づかなくてもよい。所望のオーバーサンプル数にほぼ一致するように２つの段数を動的に切り替える制御が実現されればどのような式であってもよい。
　以上のように、本発明にかかる復調装置は、スペクトラム拡散通信システムの受信側の通信装置を構成する復調装置として有用である。
　１０　直交検波部、２０　キャリアＮＣＯ部、３０，３１，３２　相関電力抽出部、３３　コード位相検出部、３４　コード生成部、４０　クロック生成部、４１　データラッチ部、５０　キャリア周波数偏差検出部、６０　キャリア位相検出部、６１　データ判定部、８０　復調処理制御部、１０１，１０２，１０３，３４３，４１５　乗算器、１０４，１０５　フリップフロップ、３０１，３０１ａ，３０１ｂ，３０１ｃ，３０１ｄ，３０１ｅ　積分放電フィルタ、３０２　移動平均フィルタ、３１０　帯域可変フィルタ、３２０　フィルタ制御部、３３０　電力変換部、３４０　巡回加算部、３４１，４０５，４０６，４０７，４１６　加算器、３４２　シフトレジスタ、３５０，３８０　最大値検出・平均レベル測定部、３６０　時分割型帯域可変フィルタ、３６１　並列直列変換部、３６２　時分割移動平均フィルタ、３７０　時分割型巡回加算部、４０１，４０２，４０３，４０４，４１１，４１２，４１３，４１４　５段シフトレジスタ。

Claims (8)

  1. 　スペクトラム拡散された受信データを復調する復調装置であって、
    　逆拡散後の受信データから雑音成分を除去するフィルタ手段と、
    　雑音成分除去後の受信データの各サンプル値を電力値に変換する電力変換手段と、
    　前記電力値を受信データのビット周期で巡回加算する巡回加算手段と、
    　前記巡回加算手段による巡回加算結果から最大値を検出する最大値検出手段と、
    　前記最大値検出手段が検出した最大値情報に基づいて拡散コードタイミングおよびキャリア周波数を推定する推定手段と、
    　前記推定手段による拡散コードタイミングの推定結果に従って拡散コードを生成する拡散コード生成手段と、
    　前記推定手段によるキャリア周波数の推定結果に従ってローカル信号の周波数を設定するローカル信号生成手段と、
    　を備えることを特徴とする復調装置。
  2. 　前記フィルタ手段は、逆拡散後の受信データを移動平均することを特徴とする請求項１に記載の復調装置。
  3. 　前記フィルタ手段は、受信データのビットレートに応じた時間幅で移動平均を実施することを特徴とする請求項２に記載の復調装置。
  4. 　前記フィルタ手段は、
    　逆拡散後の受信データを一定の時間区間ごとに積分する積分フィルタと、
    　前記積分放電フィルタから出力された積分値を移動平均する移動平均フィルタと、
    　を備えることを特徴とする請求項１に記載の復調装置。
  5. 　前記逆拡散後の受信データのサンプリングレートおよびビットレートに基づいて、前記時間区間および前記移動平均を実施する時間幅を制御するフィルタ制御手段、
    　をさらに備えることを特徴とする請求項４に記載の復調装置。
  6. 　前記サンプリングレートが前記ビットレートの非整数倍の場合、
    　前記フィルタ制御手段は、前記サンプリングレートを前記ビットレートで除した結果に基づいて決定したタイミングで前記時間区間を周期的に切り替えることを特徴とする請求項５に記載の復調装置。
  7. 　前記拡散コードタイミングと前記ローカル信号の周波数をそれぞれ規定されている範囲で、一定のステップ幅でシフトさせる復調処理制御手段、
    　を備えることを特徴とする請求項１から６のいずれか一つに記載の復調装置。
  8. 　前記巡回加算手段による巡回加算結果に基づいて、拡散コードの位相同期制御、受信データのビット同期制御、キャリア周波数の同期制御およびキャリア位相の同期制御を行う同期追尾手段、
    　を備えることを特徴とする請求項１から６のいずれか一つに記載の復調装置。
PCT/JP2014/062971 2014-05-15 2014-05-15 復調装置 Ceased WO2015173928A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CA2949026A CA2949026C (en) 2014-05-15 2014-05-15 Demodulation apparatus
JP2016519052A JP6242481B2 (ja) 2014-05-15 2014-05-15 復調装置
EP14891839.4A EP3145091B1 (en) 2014-05-15 2014-05-15 Demodulation apparatus
US15/310,317 US9923596B2 (en) 2014-05-15 2014-05-15 Demodulation apparatus
PCT/JP2014/062971 WO2015173928A1 (ja) 2014-05-15 2014-05-15 復調装置
ES14891839T ES2716677T3 (es) 2014-05-15 2014-05-15 Aparato de demodulación

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2014/062971 WO2015173928A1 (ja) 2014-05-15 2014-05-15 復調装置

Publications (1)

Publication Number Publication Date
WO2015173928A1 true WO2015173928A1 (ja) 2015-11-19

Family

ID=54479497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2014/062971 Ceased WO2015173928A1 (ja) 2014-05-15 2014-05-15 復調装置

Country Status (6)

Country Link
US (1) US9923596B2 (ja)
EP (1) EP3145091B1 (ja)
JP (1) JP6242481B2 (ja)
CA (1) CA2949026C (ja)
ES (1) ES2716677T3 (ja)
WO (1) WO2015173928A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432251B2 (en) 2016-03-28 2019-10-01 Mitsubishi Electric Corporation Receiver, transmitter, radio communication system, and radio communication method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202106944PA (en) * 2018-03-05 2021-07-29 Zte Corp Transmissions using spreading codes
CN119815490A (zh) * 2023-10-09 2025-04-11 博通集成电路（上海）股份有限公司 改善信标接收的方法和设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140224A (ja) * 1993-11-16 1995-06-02 Nippondenso Co Ltd スペクトル拡散信号捕捉装置
JPH10282210A (ja) * 1997-04-04 1998-10-23 Denso Corp スペクトル拡散信号捕捉装置
JP2009033702A (ja) * 2007-07-04 2009-02-12 Mitsubishi Electric Corp タイミング再生装置および受信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327657A (ja) 1992-05-20 1993-12-10 Ricoh Co Ltd データ復号回路
US5579338A (en) * 1992-06-29 1996-11-26 Mitsubishi Denki Kabushiki Kaisha Spread spectrum receiver using partial correlations
US5867525A (en) * 1997-06-10 1999-02-02 L-3 Commuications Corporation Synchronizer and method therefor and communications system incorporating same
JP3498600B2 (ja) 1998-11-09 2004-02-16 三菱電機株式会社 キャリア位相推定装置とキャリア位相推定装置を用いた復調器
US6456648B1 (en) * 2001-10-01 2002-09-24 Interdigital Technology Corporation Code tracking loop with automatic power normalization
US8462875B2 (en) * 2009-07-20 2013-06-11 Mitsubishi Electric Corporation Timing regenerating device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07140224A (ja) * 1993-11-16 1995-06-02 Nippondenso Co Ltd スペクトル拡散信号捕捉装置
JPH10282210A (ja) * 1997-04-04 1998-10-23 Denso Corp スペクトル拡散信号捕捉装置
JP2009033702A (ja) * 2007-07-04 2009-02-12 Mitsubishi Electric Corp タイミング再生装置および受信装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3145091A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10432251B2 (en) 2016-03-28 2019-10-01 Mitsubishi Electric Corporation Receiver, transmitter, radio communication system, and radio communication method

Also Published As

Publication number Publication date
CA2949026C (en) 2018-08-21
JP6242481B2 (ja) 2017-12-06
JPWO2015173928A1 (ja) 2017-04-20
CA2949026A1 (en) 2015-11-19
US20170272117A1 (en) 2017-09-21
EP3145091B1 (en) 2019-02-20
ES2716677T3 (es) 2019-06-14
EP3145091A4 (en) 2017-12-13
US9923596B2 (en) 2018-03-20
EP3145091A1 (en) 2017-03-22

Similar Documents

Publication Publication Date Title
Kaddoum et al. Design of a high-data-rate differential chaos-shift keying system
US8761230B2 (en) Method and apparatus for continuous phase modulation preamble encoding and decoding
US8774318B2 (en) Method and apparatus for constant envelope modulation
EP0952678A1 (en) Digital modulation system using modified orthogonal codes to reduce autocorrelation sidelobes
WO2001028146A1 (en) Apparatus for and method of adaptive synchronization in a spread spectrum communications receiver
US6674790B1 (en) System and method employing concatenated spreading sequences to provide data modulated spread signals having increased data rates with extended multi-path delay spread
JP2010200319A (ja) 特にモバイル装置の通信信号受信機の搬送波周波数シフトを推定するための方法
US9015220B2 (en) Correlation device
JP6242481B2 (ja) 復調装置
JP3523609B2 (ja) 符号分割多元接続（ｃｄｍａ）コードタイミング追跡装置
JP2006060691A (ja) 同期追従回路
JP2006157643A (ja) 無線通信システム、無線通信方法及び通信装置
US6504883B1 (en) Synchronous detector
JP5635927B2 (ja) 通信システム、および通信方法
JP4406326B2 (ja) 受信装置及びそれを用いた通信装置
AU2015221710A1 (en) Wireless transmission device, wireless reception device, wireless communication system, and wireless communication method
JP5094469B2 (ja) タイミング再生装置および受信装置
Poberezhskiy Novel modulation techniques and circuits for transceivers in body sensor networks
Vali et al. Analysis of a chaos-based non-coherent delay lock tracking loop
RU2733261C1 (ru) Многоканальный приемник с когерентным частотно-кодовым разделением каналов для приема квадратурно-модулированных сигналов повышенной структурной скрытности
JP4814754B2 (ja) 通信装置
CN100550664C (zh) 码片级相位调整方法与系统
JP2000078058A (ja) マッチドフィルタ出力分析・干渉波制御形ｃｄｍａ通信方式
JP2015162722A (ja) スペクトル拡散受信機およびスペクトル拡散送信機
JP5787846B2 (ja) 受信装置、スペクトル拡散通信装置および通信システム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14891839

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016519052

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15310317

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2949026

Country of ref document: CA

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2014891839

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2014891839

Country of ref document: EP