WO2016058348A1 - 短路单元和阵列基板 - Google Patents

短路单元和阵列基板 Download PDF

Info

Publication number
WO2016058348A1
WO2016058348A1 PCT/CN2015/076948 CN2015076948W WO2016058348A1 WO 2016058348 A1 WO2016058348 A1 WO 2016058348A1 CN 2015076948 W CN2015076948 W CN 2015076948W WO 2016058348 A1 WO2016058348 A1 WO 2016058348A1
Authority
WO
WIPO (PCT)
Prior art keywords
short
circuit
line
lines
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2015/076948
Other languages
English (en)
French (fr)
Inventor
韩磊
吴涛
魏平玉
王贺卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to EP15791472.2A priority Critical patent/EP3208654B1/en
Priority to US14/769,232 priority patent/US9576864B2/en
Publication of WO2016058348A1 publication Critical patent/WO2016058348A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/27—Structural arrangements therefor
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/69—Arrangements or methods for testing or calibrating a device

Definitions

  • Embodiments of the present disclosure relate to the field of display, and in particular, to a short circuit unit and an array substrate including the short circuit unit.
  • the short-circuit unit further includes a plurality of third connecting members, and a part of the plurality of the third connecting members is configured to connect the first connecting member with the corresponding signal line, and the plurality of the first connecting members Another of the three connectors is for connecting the second connector to the corresponding signal line.
  • the third connecting member is disposed on an upper layer of the second connecting member, and the third connecting member and the second connecting member are insulated and separated by a fifth insulating layer,
  • the extending direction of the first short-circuit line is the same as the extending direction of the second short-circuit line, and the orthographic projection of the second short-circuit line on the layer where the first short-circuit line is located is the first short
  • the array substrate includes a first transparent electrode and a second transparent electrode under the first transparent electrode, the first short-circuit line is disposed in the same layer as the gate line of the array substrate, and the second short The route is disposed in the same layer as the data line, the third connecting member is disposed in the same layer as the first transparent electrode, and a fifth insulating layer is disposed between the third connecting member and the second connecting member;
  • Figure 7 is a cross-sectional view taken along line CC' when a first insulating layer is formed on a substrate;
  • Figure 8a is a CC' cross-sectional view showing a first via hole formed on the first insulating layer
  • Figure 9a is a CC' cross-sectional view showing a signal line formed on the first insulating layer
  • Figure 12b is a plan view of Figure 12a
  • Figure 15 is a cross-sectional view of the short-circuit unit shown in Figure 13 taken along the second column signal line;
  • Figure 24b is a plan view of Figure 24a
  • Figure 25 is a cross-sectional view taken along the third column signal line when the second short-circuit line is formed on the second insulating layer.
  • the "different layer” as used herein refers to a different layer in the thickness direction of the short-circuiting unit, and the thickness direction of the short-circuiting unit is the up-and-down direction in FIG.
  • the first short-circuit line 202a is located in a layer below the signal line 201, and the first short-circuit line 202a and the signal A first insulating layer 204a is disposed between the lines 201, a second short-circuit line 202b is located in a layer above the signal line 201, and a second insulating layer 204b is disposed between the second short-circuit line 202b and the signal line 201.
  • step S4 and step S7 are similar to the specific process of step S1, and details are not described herein again.
  • the plurality of sets of first connectors correspond to the plurality of sets of signal lines corresponding to the first short-circuit lines.
  • the first connector of the same group functions to connect the same set of signal lines to a corresponding one of the first short lines.
  • the plurality of sets of second connectors correspond to the plurality of sets of signal lines corresponding to the second short-circuit lines.
  • the second connector of the same group functions to connect the same set of signal lines to a corresponding one of the second short lines.
  • the specific arrangement of the third connecting member is not particularly limited as long as the first connecting member can be connected to the corresponding signal line and the second connecting member can be connected to the corresponding signal line.
  • the third connecting member is disposed on an upper layer of the second connecting member, and the third connecting member and the second connecting member are insulated from each other by a fifth insulating layer 204e.
  • the first connector is connected to the corresponding third connector by a via, and the second connector is also connected to the corresponding third connector through the via.
  • the signal line 201 of the first column is short-circuited with the first short-circuit line 202a of the first row through the first connector 202a 1 and the third connector 206, and the third connector 206 passes through the fourth insulation.
  • the third layer via hole 204d, and 204e of the fifth insulating layer 203c connected to the first connector 202a 1 is connected to the third link 206,201 by the fourth through-hole through the fifth insulating layer 203d and 204e of the first column signal line .
  • a method of manufacturing the short-circuit unit of the second embodiment will be described below with reference to FIGS. 20a through 25, the method comprising:
  • each of the signal lines corresponding to one of the short-circuit lines, and the short-circuit line electrically connects all of the signal lines of the group of the signal lines corresponding to the short-circuit line, and the plurality of short-circuit lines are located In different layers.
  • the short circuit unit further includes:
  • the array substrate further includes a first transparent electrode and a second transparent electrode disposed under the first transparent electrode.
  • One of the first transparent electrode and the second transparent electrode functions as a common electrode, and the other of the first transparent electrode and the second transparent electrode functions as a pixel electrode.
  • the non-display area of the array substrate Due to the small width occupied by the short-circuit unit in the array substrate, the non-display area of the array substrate has a small width, which further enables the display panel to realize narrow bezel display.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种短路单元和阵列基板，其中，所述短路单元包括：多条信号线（201），多条所述信号线（201）被划分为多组，每组信号线（201）包括多条所述信号线（201），同一组中的所述信号线（201）不相邻；多条短路线（202a，202b），所述每组信号线（201）对应一条所述短路线（202a，202b），且所述短路线（202a，202b）将该短路线（202a，202b）对应的一组信号线（201）中的所有信号线（201）电连接，多条所述短路线（202a，202b）位于不同的层中，且位于不同层中的所述短路线（202a，202b）之间绝缘间隔。由于所述短路单元中多条短路线（202a，202b）设置在不同层中，因此，与现有技术中平铺地设置短路线（102）相比，所述短路单元中的宽度要小于现有技术中的短路单元的宽度。

Description

短路单元和阵列基板 技术领域
本公开实施例涉及显示领域，具体地，涉及一种短路单元和一种包括该短路单元的阵列基板。
背景技术
在制造液晶显示面板时，需要先将对盒形成的液晶盒进行切割，以形成液晶显示面板。在形成了液晶显示面板之后，需要对该液晶显示面板进行点灯检测，以判定所述液晶显示面板的质量。
在对液晶显示面板进行点灯检测时，需要用到短路单元。图1中所示的是一种常见的短路单元，该短路单元包括设置在不同层中的短路线102和信号线101，其中，短路线102为六条，信号线101的条数与设置所述短路单元的液晶显示面板的数据线的条数相等。信号线101可以被分为六组，每组信号线101对应一条短路线102，并且，信号线101与相应的短路线102通过过孔103电连接。
在进行点灯检测时，将信号线101与液晶显示面板的数据线一一对应的连接。点灯检测结束后，需要利用具有一定直径的激光束L将短路单元从阵列基板上去除。由于短路单元宽度较大，而激光束的直径有限，因此，在去除短路单元时，存在短路单元中短路线没有被完全去除的风险。如果增加激光束L的直径，则会导致激光束L能量不够高，同样存在短路单元中短路线没有被完全去除的风险。一旦阵列基板上残留有短路单元，就可能会损坏后续的检测设备。
由于短路单元所占宽度较大，从而不利于实现液晶显示面板的窄边框设计，并且还存在无法将短路单元中短路线完全去除的风险。
发明内容
本公开实施例提供一种短路单元和一种包括该短路单元的阵列 基板。所述短路单元所占宽度较小，有利于实现所述显示面板的窄边框设计。并且，在从所述阵列基板上去除所述短路单元时，所述短路单元残留的风险较小。
为了实现上述目的，本公开实施例提供一种短路单元，其中，所述短路单元包括：
多条信号线，多条所述信号线被划分为多组，每组信号线包括多条所述信号线，同一组中的所述信号线不相邻；
多条短路线，所述每组信号线对应一条所述短路线，且所述短路线将该短路线对应的一组信号线中的所有信号线电连接，多条所述短路线位于不同的层中，且位于不同层中的所述短路线之间绝缘间隔。
优选地，多条所述短路线包括多条第一短路线和多条第二短路线，多条所述第一短路线位于同一层中，多条所述第二短路线位于同一层中。
优选地，所述第一短路线至少为三条，所述第二短路线至少为三条。
优选地，所述第一短路线的延伸方向与所述第二短路线的延伸方向相同，所述第二短路线在所述第一短路线所在的层上的正投影与所述第一短路线至少部分重叠。
优选地，所述第一短路线位于所述信号线下方的层中，所述第一短路线与所述信号线之间通过第一绝缘层绝缘间隔，所述第二短路线位于所述信号线上方的层中，所述第二短路线与所述信号线之间通过第二绝缘层绝缘间隔，所述第一短路线通过位于所述第一短路线上方且贯穿所述第一绝缘层的第一过孔与对应的所述信号线电连接，所述第二短路线通过位于所述第二短路线下方且贯穿所述第二绝缘层的第二过孔与对应的所述信号线电连接。
优选地，所述第一短路线由金属材料制成；和/或
所述第二短路线由透明电极材料制成。
优选地，所述第二短路线上方形成有第三绝缘层。
优选地，所述第一短路线设置在所述信号线下方的层中，所述 第一短路线与所述信号线之间通过第四绝缘层绝缘间隔，所述第二短路线与所述信号线同层设置，所述信号线设置在所述第二短路线的一侧，
所述短路单元还包括：
多个第一连接件，多个所述第一连接件被分为与多条所述第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条所述第一短路线均与和该第一短路线对应的一组所述第一连接件电连接，且每个所述第一连接件均与对应的一条所述信号线连接；
多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所述第二短路线均与和该第二短路线对应的一组所述第二连接件电连接，且每个所述第二连接件均与对应的一条所述信号线连接。
优选地，所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号线连接。
优选地，所述第三连接件设置在所述第二连接件的上层，所述第三连接件与所述第二连接件之间通过第五绝缘层绝缘间隔，
用于将所述第一连接件与相对应的信号线相连的第三连接件通过贯穿所述第四绝缘层和所述第五绝缘层的第三过孔与所述第一连接件相连，并通过贯穿所述第五绝缘层的第四过孔与所述信号线相连；
用于将所述第二连接件与对应的信号线相连的第三连接件通过贯穿所述第五绝缘层的第五过孔与所述第二连接件相连，并通过贯穿所述第五绝缘层的第六过孔与所述信号线相连。
优选地，所述第三连接件由透明电极材料制成。
优选地，所述第三连接件上方形成有第六绝缘层。
作为本公开实施例的另一个方面，提供一种阵列基板，所述阵列基板包括显示区和环绕该显示区设置的非显示区，所述显示区内设置有多条数据线和多条栅线，所述非显示区内设置有短路单元，其中， 所述短路单元包括：
多条信号线，多条所述信号线被划分为多组，每组信号线包括多条所述信号线，同一组中的所述信号线不相邻；
多条短路线，每组所述信号线对应一条所述短路线，且所述短路线将该短路线对应的一组所述信号线中的所有信号线电连接，多条所述短路线位于不同的层中，且位于不同层中的所述短路线之间绝缘间隔。
优选地，多条所述短路线包括多条第一短路线和多条第二短路线，多条所述第一短路线位于同一层中，多条所述第二短路线位于同一层中。
优选地，所述第一短路线至少为三条，所述第二短路线至少为三条。
优选地，所述第一短路线的延伸方向与所述第二短路线的延伸方向相同，所述第二短路线在所述第一短路线所在的层上的正投影与所述第一短路线至少部分重叠。
优选地，所述信号线与所述数据线同层设置，所述第一短路线与所述栅线同层设置，所述第一短路线与所述信号线之间设置有第一绝缘层，所述第一绝缘层与所述阵列基板的栅绝缘层同层设置，所述第二短路线与所述阵列基板的像素电极同层设置，所述第二短路线与所述信号线之间设置有第二绝缘层，所述第一短路线通过位于所述第一短路线上方且贯穿所述第一绝缘层的第一过孔与所述信号线电连接，所述第二短路线通过位于所述第二短路线下方且贯穿所述第二绝缘层的第二过孔与所述信号线电连接。
优选地，所述第一短路线设置在所述信号线下方的层中，所述第二短路线与所述信号线同层设置，所述信号线设置在所述第二短路线的一侧，
所述短路单元还包括：
多个第一连接件，多个所述第一连接件被分为与多条所述第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条所述第一短路线均与和该第一短路线对应的一组所述第一连接件电连 接；
多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所述第二短路线均与和该第二短路线对应的一组所述第二连接件电连接。
优选地，所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号线连接。
优选地，所述阵列基板包括第一透明电极和位于所述第一透明电极下方的第二透明电极，所述第一短路线与所述阵列基板的栅线同层设置，所述第二短路线与所述数据线同层设置，所述第三连接件与所述第一透明电极同层设置，所述第三连接件与所述第二连接件之间设置有第五绝缘层；
用于将所述第一连接件与相对应的信号线相连的第三连接件通过贯穿所述第四绝缘层和所述第五绝缘层的第三过孔与所述第一连接件相连，并通过贯穿所述第五绝缘层的第四过孔与所述信号线相连；
用于将所述第二连接件与对应的信号线相连的第三连接件通过贯穿所述第五绝缘层的第五过孔与所述第二连接件相连，并通过贯穿所述第五绝缘层的第六过孔与所述信号线相连。
在本实施例所提供的短路单元中，多条短路线设置在不同层中，与现有技术中平铺地设置短路线相比，本实施例的短路单元中的宽度要小于现有技术中的短路单元的宽度。
当将所述短路单元设置在阵列基板中时，所述短路单元位于阵列基板的周边区域中，在本实施例所提供的短路单元中，多条短路线被设置在不同的层中，从而减少了所述短路单元在平面上所占的尺寸，即，可以减少周边区域的宽度，从而有利于实现包括所述阵列基板的显示面板的窄边框设计。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，并非对本公开的限制。
图1是现有的短路单元的示意图；
图2是本公开第一种实施例的短路单元俯视示意图，在图2中仅示出了信号线、第一短路线、第一过孔和第二过孔的位置关系；
图3是图2中所示的短路单元的AA’剖视图；
图4是图2中所示的短路单元的BB’剖视图；
图5是图2中所示的短路单元的CC’剖视图；
图6a是基板上形成有第一短路线时的CC’剖视图；
图6b是图6a的俯视图；
图7是基板上形成有第一绝缘层时的CC’剖视图；
图8a是第一绝缘层上形成有第一过孔时的CC’剖视图；
图8b是图8a俯视图；
图9a是第一绝缘层上形成有信号线时的CC’剖视图；
图9b是图9a的俯视图；
图10是信号线上方形成有第二绝缘层时的CC’剖视图；
图11a是第二绝缘层上形成有第二过孔时的CC’剖视图；
图11b是图11a的俯视图；
图12a是第二绝缘层上形成第二短路线时的CC’剖视图；
图12b是图12a的俯视图；
图13是本公开第二种实施例的短路单元的俯视示意图；
图14是图13中所示的短路单元沿第一列信号线剖切的剖视图；
图15是图13中所示的短路单元沿第二列信号线剖切的剖视图；
图16是图13中所示的短路单元沿第三列信号线剖切的剖视图；
图17是图13中所示的短路单元沿第四列信号线剖切的剖视图；
图18是图13中所示的短路单元沿第五列信号线剖切的剖视图；
图19是图13中所示的短路单元沿第六列信号线剖切的剖视图；
图20a是基板上形成有第一短路线和第一连接部时的沿第三列信号线剖切的剖视图；
图20b是图2a的俯视图；
图21为第一短路线上形成有第一绝缘层时沿第三列信号线剖切的剖视图；
图22a为第一绝缘层上形成有数据线和第二连接部时沿第三列信号线剖切的剖视图；
图22b为图22a的俯视图；
图23为数据线上方形成有第二绝缘层时沿第三列信号线剖切的剖视图；
图24a为第二绝缘层上形成有第一过孔和第二过孔时沿第三列信号线剖切的剖视图；
图24b为图24a的俯视图；
图25为第二绝缘层上形成有第二短路线时沿第三列信号线剖切的剖视图。
具体实施方式
下面结合附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
作为本公开实施例的一个方面，提供一种短路单元，所述短路单元包括：
多条信号线，多条信号线被划分为多组，每组信号线包括多条信号线，同一组中的信号线不相邻；
多条短路线，每组信号线对应一条短路线，且所述短路线将该短路线对应的一组信号线中的信号线电连接(即，短接)，其中，多 条所述短路线位于不同的层中，且位于不同层中的所述短路线之间绝缘间隔。
容易理解的是，此处所述的“不同的层”是指短路单元厚度方向上的不同层，所述短路单元的厚度方向为图3中的上下方向。
在图1中所示的短路单元中，多条短路线102平铺地设置在同一层中，短路单元的宽度为W1。在本公开实施例所提供的短路单元中，多条短路线设置在不同层中，与图1中平铺地设置短路线102相比，本公开实施例的短路单元的宽度(图2中所示的实施例中，本公开实施例的短路单元的宽度为W2、在图13所示的实施例中，本公开实施例的短路单元的宽度为W3)显然要小于图1中的短路单元的宽度W1。
当将所述短路单元设置在阵列基板中时，所述短路单元位于阵列基板的周边区域中，在本公开实施例所提供的短路单元中，多条短路线被设置在不同的层中，从而减少了所述短路单元在平面上所占的尺寸，即，可以减少周边区域的宽度，从而有利于实现包括所述阵列基板的显示面板的窄边框设计。
并且，由于短路单元的宽度较小，因此，可以容易地在保持激光束的直径大于短路单元的宽度的前提下使用具有相对较小直径的激光束L，使得激光束L具有相对较高的能量，并且在利用激光切除短路单元时，激光束L可以覆盖短路单元的整个宽度。由此可知，在利用激光束去除本实施例所提供的短路单元时，可以将短路单元完全去除，降低了点灯测试结束后阵列基板上残留有短路单元中的短路线的风险。
在本实施例中，对短路单元的具体结构并不做具体限制，只要可以将短路单元的中的短路线设置在不同的层中，以减小所述短路单元在平面上所占的宽度即可。
为了简化制造工艺，优选地，可以将多条短路线设置在两个不同的层中。具体地，如图3至图5以及图13至图19中所示，多条短路线包括多条第一短路线202a和多条第二短路线202b，多条第一短路线202a位于同一层中，多条第二短路线202b位于同一层中。
作为本公开的一种实施例，所述短路单元可以包括至少三条第一短路线202a和至少三条第二短路线202b。在本公开的实施例中，第一短路线202a和第二短路线202b均为三条，相应地，多条信号线201被划分为六组。
为了尽量地减小短路单元的总体宽度，优选地，第一短路线202a的延伸方向与第二短路线202b的延伸方向相同，第二短路线202b在第一短路线202a所在的层上的正投影与第一短路线202a至少部分重叠。
优选地，第二短路线202b的条数与第一短路线202a的条数相同，多条第二短路线202b在第一短路线202a所在的层上的投影与多条第一短路线202a一一对应的重叠，从而可以进一步减小短路单元在平面上的宽度。
如上文中所述，短路线的作用是将一组信号线短接。为了实现将一组信号线短接，下文中将介绍两种实现短路线将信号线短接的具体实施方式。
图2至图5中所示的是本公开的第一种实施例，如图3至图5中所示，第一短路线202a位于信号线201下方的层中，第一短路线202a与信号线201之间设置有第一绝缘层204a，第二短路线202b位于信号线201上方的层中，第二短路线202b与信号线201之间设置有第二绝缘层204b，第一短路线202a通过位于该第一短路线202a上方且贯穿第一绝缘层204a的第一过孔203a与对应的信号线201电连接，第二短路线202b通过位于该第二短路线202b下方且贯穿第二绝缘层204b的第二过孔203b与对应的信号线201电连接。
在图2中仅示出了第一短路线202a，从图中可以看出，与第一行的第一短路线202a电连接的一组信号线为第1列信号线、第7列信号线、第13列信号线、第19列信号线和第25列信号线，与第二行的第一短路线电连接的一组信号线为第2列信号线、第8列信号线、第14列信号线、第20列信号线和第26列信号线，与第三行的第一短路线电连接的一组信号线为第3列信号线、第9列信号线、第15列信号线、第21列信号线和第27列信号线。容易理解的是，此处信 号线的列序是从左向右排列的。
图3中所示的是第一行的短路线的部分剖视图，从图3中可以看出，第一行的第一短路线202a通过一个第一过孔203a与第1列信号线电连接，并且还通过另一个第一过孔与第7列信号线电连接，即，第一行的第一短路线202a将第1列信号线与第7列信号线短接。同样地，从图3中还可知，第一行的第二短路线202b(从图中也可以看出，第二短路线202b在第一短路线202a所在的层上的正投影与第一短路线202a重叠)通过一个第二过孔203b与第4列信号线电连接，并且第二短路线202b通过另一个第二过孔与第10列信号线电连接，即，第一行的第二短路线202b将第4列的信号线与第10列的信号线短接。
图4中所示的是图2中所示的短路单元的第二行的短路线的部分剖视图。从图4中可以得知，第二行的第一短路线202a通过一个第一过孔203a与第2列的信号线电连接，且通过另一个第一过孔与第8列的信号线电连接，即，第二行的第一短路线202a将第2列信号线和第8列信号线短接。同样地，从图4中还可以看出，第二行的第二短路线202b通过第二过孔203b与第11列信号线电连接。当然，第二行第二短路线202b还与其他列的信号线电连接，只是图4中并未示出而已。
图5中所示的是图2中所示的短路单元的第三行短路线的部分剖视图。从图5中可以得知，第三行的第一短路线202a通过一个第一过孔203a与第3列的信号线电连接，且通过另一个第一过孔与第9列的信号线电连接，即，第三行的第一短路线202a将第3列信号线和第9列信号线短接。同样地，从图5中还可以看出，第三行的第二短路线202b通过一个第二过孔203b与第6列信号线电连接，第三行的第二短路线202b通过另一个第二过孔与第12列信号线电连接，即，第三行的第二短路线202b将第6列信号线和第12列信号线短接。
在本公开实施例中，对制成第一短路线202a的材料并没有特殊的限制，只要形成第一短路线202a的材料可以导电即可。例如，可以利用金属材料制成第一短路线202a。容易理解的是，短路单元是 形成在衬底基板205上的，该衬底基板205为阵列基板的衬底基板。为了简化阵列基板和短路单元的制造工艺，优选地，可以在形成阵列基板的栅线的同时形成第一短路线202a。
同样地，在本公开实施例中，对制成第二短路线202b的材料也不做限制，只要可以导电即可。例如，第二短路线202b可以由透明电极材料(例如，ITO)制成。如上文中所述，短路单元与阵列基板同步形成，因此，可以在形成阵列基板的上层透明电极(公共电极和像素电极中的一者)时同步地形成第二短路线202b。
如上文中所述，第一短路线202a所在的层与信号线201所在的层通过第一绝缘层204a间隔，该第一绝缘层204a可以与阵列基板的栅绝缘层同步地形成，信号线201所在的层与第二短路线202b所在的层通过第二绝缘层204b间隔，该第二绝缘层可以与阵列基板的平坦化层同步地形成。优选地，可以在第二短路线202b的上方形成一层第三绝缘层204c，以保护所述短路单元，防止所述短路单元被磨损。
图6a至图12b中所示的是形成第一种实施例的短路单元的示意图，如图所示，制造第一种实施例的短路单元包括以下步骤：
S1、在衬底基板205上形成包括第一短路线202a的图形(如图6a和图6b所示)；
S2、在形成有包括第一短路线202a的图形上形成第一绝缘层204a(如图7所示)；
S3、在第一绝缘层上形成第一过孔203a(如图8a和图8b所示)；
S4、形成包括信号线201的图形，其中，形成信号线201的材料填充在第一过孔203a中，以使信号线与相应的第一短路线电连接(如图9a和图9b所示)；
S5、在包括信号线201的图形上方形成第二绝缘层204b(如图10所示)；
S6、在第二绝缘层204b上形成第二过孔230b(如图11a和图11b所示)；
S7、在形成有第二过孔230b的第二绝缘层204b上方形成包括 第二短路线203b的图形，其中，形成第二短路线230b的材料填充在第二过孔230b中，以使得第二短路线230b与相应的信号线201电连接；
S8、在形成有第二信号线201的衬底基板上形成第三绝缘层204c(参见图3)。
在步骤S1中，可以通过转印、打印、传统光刻等构图工艺形成包括第一短路线202a的图形。例如，利用传统光刻构图工艺形成包括第一短路线202a的图形时，步骤S1可以包括：
S11、在衬底基板上沉积形成一层金属膜；
S12、在所述金属膜上形成光刻胶层；
S13、透过掩膜板对所述光刻胶层进行曝光显影，以在所述光刻胶层上形成对应于第一短路线的图形；
S14、对所述金属膜进行刻蚀，以形成包括第一短路线的图形。
在步骤S14中，可以利用干刻工艺对金属膜进行刻蚀，也可以利用湿刻工艺对所述金属膜进行刻蚀。
步骤S4和步骤S7的具体工艺与步骤S1的具体工艺类似，这里不再赘述。
下面结合图13至图25介绍本公开第二种实施例所提供的短路单元。
如图13至图19中所示，第一短路线202a设置在信号线201下方的层中，第一短路线202a与信号线201之间通过第四绝缘层204d绝缘间隔，第二短路线202b与信号线201同层设置，信号线201设置在第二短路线202b的一侧。
优选地，所述短路单元还包括：
多个第一连接件，多个所述第一连接件被分为与多条第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条第一短路线均与和该第一短路线对应的一组所述第一连接件电连接，且每个所述第一连接件均与对应的一条所述信号线连接；
多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所 述第二短路线均与和该第二短路线对应的一组所述第二连接件电连接，且每个所述第二连接件均与对应的一条所述信号线连接。
在第二种实施例中，容易理解的是，多组第一连接件与和第一短路线对应的多组信号线相对应。同一组的第一连接件的作用为将同一组的信号线与对应的一条第一短路线相连。
相似地，多组第二连接件与和第二短路线对应的多组信号线相对应。同一组的第二连接件的作用为将同一组的信号线与对应的一条第二短路线相连。
优选地，所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号线连接。
在本公开实施例中，对第三连接件的具体设置形式并没有特殊的限制，只要可以将第一连接件与相应的信号线相连、将第二连接件与相应的信号线相连即可。作为本公开的一种具体实施例，所述第三连接件设置在所述第二连接件的上层，所述第三连接件与所述第二连接件通过第五绝缘层204e绝缘间隔。在这种实施例中，第一连接件通过过孔与相对应的第三连接件相连，第二连接件也通过过孔与相对应的第三连接件相连。
具体地，如图14至图18所示，用于将所述第一连接件(包括第一连接件202a1、202a2、202a3)与相对应的信号线201相连的第三连接件206通过贯穿第四绝缘层204d和第五绝缘层204e的第三过孔203c与所述第一连接件相连，并且用于将所述第一连接件与相对应的信号线201相连的第三连接件206通过贯穿第五绝缘层204e的第四过孔203d与信号线201相连。用于将所述第二连接件(包括第二连接件202b1、202b2、202b3)与对应的信号线201相连的第三连接件206通过贯穿第五绝缘层204e的第五过孔203e与所述第二连接件相连，并通过贯穿第五绝缘层204e的第六过孔203f与信号线201相连。
在本公开实施例中，对制成第三连接件206的材料并没有特殊 的限制，只要制成第三连接件的材料能够导电即可。作为本公开的一种实施例，所述第三连接件206可以由透明电极材料制成。在这种实施例中，第三连接件可以与阵列基板中的位于最上层的透明电极(像素电极和公共电极中的一者)同步形成。
在图13中所示的实施例中，第一短路线202a和第二短路线202b均为三条。因此，在图13中所示的实施例中，第一连接件被分为三组，第一组包括第一连接件202a1，第二组包括第一连接件202a2，第三组包括第一连接件202a3，第一连接件202a1与第一行的第一短路线相连，第一连接件202a2与第二行的第一短路线相连，第一连接件202a3与第三行的第一短路线相连；第二连接件同样被分为三组，第一组包括第二连接件202b1，第二组包括第二连接件202b2，第三组包括第二连接件202b3，应当注意的是，第二连接件202b3与相应的信号线201形成为一体，第二连接件202b1与第一行的第二短路线相连，第二连接件202b2与第二行的第二短路线相连，第二连接件202b3与第三行的第二短路线相连。
第一连接件202a1、202a2、202a3分别通过各自的第三连接件206与各自相对应的信号线201电连接。第二连接件202b1、202b2也分别通过各自的第三连接件206与各自对应的信号线201电连接。如果第二连接件202b3与信号线201形成为一体，则不需要第三连接件206将第二连接件202b3与信号线201相连，如果第二连接件202b3与信号线间隔设置，这也需要第三连接件206将第二连接件202b3与信号线201相连。
如图14中所示，第一列的信号线201通过第一连接件202a1和第三连接件206与第一行的第一短路线202a短接，第三连接件206通过贯穿第四绝缘层204d和第五绝缘层204e的第三过孔203c与第一连接件202a1相连，第三连接件206通过贯穿第五绝缘层204e的第四过孔203d与第一列的信号线201相连。
如图15中所示，第二列的信号线201通过第二连接件202b1和第三连接件206与第一行的第二短路线202b短接，第三连接件206通过贯穿第五绝缘层204e第五过孔203e与第二连接件202b1相连， 第三连接件206通过贯通第五绝缘层204e的第六过孔203f与第二列的信号线201相连。
如图16中所示，第三列的信号线通过第一连接件202a2和第三连接件206与第二行的第一短路线202a短接，第三连接件206通过两个贯穿第四绝缘层204d和第五绝缘层204e的第三过孔203c与第一连接件202a2相连，第三连接件206通过贯穿第五绝缘层204e的第四过孔203d与第三列的信号线201相连。
如图17中所示，第四列的信号线201通过第二连接件202b2和第三连接件206与第二行的第二短路线202b短接，第三连接件206通过贯穿第五绝缘层204e的第五过孔203e与第二连接件202b2相连，第三连接件206通过贯穿第五绝缘层204e的第六过孔203f与第四列信号线201相连。
如图18中所示，第五列信号线201通过第一连接件202a3和第三连接件206与第三行的第一短路线202a短接，第三连接件206通过贯穿第四绝缘层204d和第五绝缘层204e第三过孔203c与第一连接件202a3相连，第三连接件206通过贯穿第五绝缘层204e的第四过孔203d与第五列信号线201相连。
如图19所示，第六列信号线201与第二连接件202b3形成为一体，通该第二连接件202b3与第三行第二短路线202b短接。
下面结合图20a至图25介绍制造第二种实施例的短路单元的方法，该方法包括：
S1、在衬底基板205上形成包括第一连接件和第一短路线202a的图形(参见图20a和图20b，在图20a中，可以看见的第一连接件为第一连接件202a2)；
S2、在形成有包括第一连接件和第一短路线的衬底基板上形成第四绝缘层204d(参见图21)；
S3、在第四绝缘层204d上形成包括第二短路线202b和信号线201的图形(参见图22a和图22b)；
S4、在第二短路线202b的上方形成第五绝缘层204e(参见图23)；
S5、形成过孔(参见图24a和图24b，其中，在图24b中，较小的矩形方框代表了过孔的位置)，该过孔包括第三过孔203c、第四过孔203d、第五过孔203e和第六过孔203f。其中，第三过孔203c贯穿第四绝缘层204d和第五绝缘层204e且位于第一连接件上方；第四过孔203d贯穿第五绝缘层204e，且位于与第一连接件对应的信号线上方；第五过孔203e贯穿第五绝缘层204e，且位于第二连接件上方；第六过孔203f贯穿第五绝缘层204e，且位于与第二连接件对应的信号线上方；
S6、在形成有过孔的第五绝缘层204e上方形成包括第三连接件206的图形，其中，第三连接件206通过上述过孔(包括第三过孔203c、第四过孔203d、第五过孔203e和第六过孔203f)分别与第一连接件(或第二连接件)以及信号线电连接；
S7、在包括第三连接件206的上方形成第六绝缘层204f。第六绝缘层204f的作用为保护第三连接件206。
作为本公开的另一个方面，提供一种阵列基板，所述阵列基板包括显示区和环绕该显示区设置的非显示区，所述显示区内设置有多条数据线和多条栅线，所述非显示区内设置有短路单元，其中，所述短路单元包括：
多条信号线，多条所述信号线被划分为多组，每组信号线包括多条所述信号线，同一组中的所述信号线不相邻；
多条短路线，每组所述信号线对应一条所述短路线，且所述短路线将该短路线对应的一组所述信号线中的所有信号线电连接，多条所述短路线位于不同的层中。
所述阵列基板中所涉及的短路单元为本公开实施例所提供的短路单元。由于所述短路单元具有较小的宽度，因此，所述阵列基板的非显示区也可以具有较小的宽度，从而有利于实现窄边框显示。
如上文中所述，优选地，在本公开实施例所提供的短路单元中，多条所述短路线包括多条第一短路线和多条第二短路线，多条所述第一短路线位于同一层中，多条所述第二短路线位于同一层中。
作为本公开的一种具体实施例，所述第一短路线为三条，所述 第二短路线为三条。
为了进一步减小所述短路单元所占的宽度，优选地，所述第一短路线的延伸方向与所述第二短路线的延伸方向相同，所述第二短路线在所述第一短路线所在的层上的正投影与所述第一短路线至少部分重叠。
所述阵列基板可以包括本公开第一种实施例所提供的短路单元，即，所述信号线与所述数据线同层设置，所述第一短路线与所述栅线同层设置，所述第一短路线与所述信号线之间设置有第一绝缘层，所述第一绝缘层与所述阵列基板的栅绝缘层同层设置，所述第二短路线与所述阵列基板的像素电极同层设置，所述第二短路线与所述信号线之间设置有第二绝缘层，所述第一短路线通过位于所述第一短路线上方且贯穿所述第一绝缘层的第一过孔与所述信号线电连接，所述第二短路线通过位于所述第二短路线下方且贯穿所述第二绝缘层的第二过孔与所述信号线电连接。
或者，所述阵列基板也可以包括本公开第二种实施例所提供的阵列基板，即，所述第一短路线设置在所述信号线下方的层中，所述第一短路线与所述信号线之间设置有第四绝缘层，所述第二短路线与所述信号线同层设置，所述信号线设置在所述第二短路线的一侧，
所述短路单元还包括：
多个第一连接件，多个所述第一连接件被分为与多条所述第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条所述第一短路线均与和该第一短路线对应的一组所述第一连接件电连接；
多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所述第二短路线均与和该第二短路线对应的一组所述第二连接件电连接。
所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号 线连接。
本领域技术人员容易理解的是，所述阵列基板还包括第一透明电极和设置在该第一透明电极下方的第二透明电极。第一透明电极和第二透明电极中的一者用作公共电极，第一透明电极和第二透明电极中的另一者用作像素电极。
为了简化制造工艺，优选地，所述第一短路线与所述阵列基板的栅线同层设置，所述第二短路线与所述数据线同层设置，所述第三连接件与所述阵列基板的第一透明电极同层设置，所述第三连接件与所述第二连接件之间设置有第五绝缘层；
用于将所述第一连接件与相对应的信号线相连的第三连接件通过贯穿所述第四绝缘层和所述第五绝缘层的第三过孔与所述第一连接件相连，并通过贯穿所述第五绝缘层的第四过孔与所述信号线相连；
用于将所述第二连接件与对应的信号线相连的第三连接件通过贯穿所述第五绝缘层的第五过孔与所述第二连接件相连，并通过贯穿所述第五绝缘层的第六过孔与所述信号线相连。
由于所述阵列基板中，短路单元所占的宽度较小，从而使得所述阵列基板的非显示区具有较小的宽度，进一步使得所述显示面板可以实现窄边框显示。
并且，由于短路单元的宽度较小，用于切除短路单元的激光束容易覆盖短路单元的整个宽度，因此，可以降低短路单元残留在阵列基板上的风险。
可以理解的是，以上实施例仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

Claims (20)

  1. 一种短路单元，其特征在于，所述短路单元包括：
    多条信号线，多条所述信号线被划分为多组，每组信号线包括多条所述信号线，同一组中的所述信号线不相邻；
    多条短路线，所述每组信号线对应一条所述短路线，且所述短路线将该短路线对应的一组信号线中的所有信号线电连接，多条所述短路线位于不同的层中，且位于不同层中的所述短路线之间绝缘间隔。
  2. 根据权利要求1所述的短路单元，其特征在于，多条所述短路线包括多条第一短路线和多条第二短路线，多条所述第一短路线位于同一层中，多条所述第二短路线位于与所述第一短路线不同的另一层中。
  3. 根据权利要求2所述的短路单元，其特征在于，所述第一短路线至少为三条，所述第二短路线至少为三条。
  4. 根据权利要求2所述的短路单元，其特征在于，所述第一短路线的延伸方向与所述第二短路线的延伸方向相同，所述第二短路线在所述第一短路线所在的层上的正投影与所述第一短路线至少部分重叠。
  5. 根据权利要求2至4中任意一项所述的短路单元，其特征在于，所述第一短路线位于所述信号线下方的层中，所述第一短路线与所述信号线之间通过第一绝缘层绝缘间隔，所述第二短路线位于所述信号线上方的层中，所述第二短路线与所述信号线之间通过第二绝缘层绝缘间隔，所述第一短路线通过位于所述第一短路线上方且贯穿所述第一绝缘层的第一过孔与对应的所述信号线电连接，所述第二短路线通过位于所述第二短路线下方且贯穿所述第二绝缘层的第二过孔 与对应的所述信号线电连接。
  6. 根据权利要求5所述的短路单元，其特征在于，所述第一短路线由金属材料制成；和/或
    所述第二短路线由透明电极材料制成。
  7. 根据权利要求6所述的短路单元，其特征在于，所述第二短路线上方形成有第三绝缘层。
  8. 根据权利要求2至4中任意一项所述的短路单元，其特征在于，所述第一短路线设置在所述信号线下方的层中，所述第一短路线与所述信号线之间通过第四绝缘层绝缘间隔，所述第二短路线与所述信号线同层设置，所述信号线设置在所述第二短路线的一侧，
    所述短路单元还包括：
    多个第一连接件，多个所述第一连接件被分为与多条所述第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条所述第一短路线均与和该第一短路线对应的一组所述第一连接件电连接，且每个所述第一连接件均与对应的一条所述信号线连接；
    多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所述第二短路线均与和该第二短路线对应的一组所述第二连接件电连接，且每个所述第二连接件均与对应的一条所述信号线连接。
  9. 根据权利要求8所述的短路单元，其特征在于，所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号线连接。
  10. 根据权利要求9所述的短路单元，其特征在于，所述第三连接件设置在所述第二连接件的上层，所述第三连接件与所述第二连 接件之间通过第五绝缘层绝缘间隔，
    用于将所述第一连接件与相对应的信号线相连的第三连接件通过贯穿所述第四绝缘层和所述第五绝缘层的第三过孔与所述第一连接件相连，并通过贯穿所述第五绝缘层的第四过孔与所述信号线相连；
    用于将所述第二连接件与对应的信号线相连的第三连接件通过贯穿所述第五绝缘层的第五过孔与所述第二连接件相连，并通过贯穿所述第五绝缘层的第六过孔与所述信号线相连。
  11. 根据权利要求10所述的短路单元，其特征在于，所述第三连接件由透明电极材料制成。
  12. 根据权利要求11所述的短路单元，其特征在于，所述第三连接件上方形成有第六绝缘层。
  13. 一种阵列基板，所述阵列基板包括显示区和环绕该显示区设置的非显示区，所述显示区内设置有多条数据线和多条栅线，所述非显示区内设置有短路单元，其特征在于，所述短路单元包括：
    多条信号线，多条所述信号线被划分为多组，每组信号线包括多条所述信号线，同一组中的所述信号线不相邻；
    多条短路线，每组所述信号线对应一条所述短路线，且所述短路线将该短路线对应的一组所述信号线中的所有信号线电连接，多条所述短路线位于不同的层中，且位于不同层中的所述短路线之间绝缘间隔。
  14. 根据权利要求13所述的阵列基板，其特征在于，多条所述短路线包括多条第一短路线和多条第二短路线，多条所述第一短路线位于同一层中，多条所述第二短路线位于与所述第一短路线不同的另一层中。
  15. 根据权利要求14所述的阵列基板，其特征在于，所述第一短路线至少为三条，所述第二短路线至少为三条。
  16. 根据权利要求14所述的阵列基板，其特征在于，所述第一短路线的延伸方向与所述第二短路线的延伸方向相同，所述第二短路线在所述第一短路线所在的层上的正投影与所述第一短路线至少部分重叠。
  17. 根据权利要求14至16中任意一项所述的阵列基板，其特征在于，所述信号线与所述数据线同层设置，所述第一短路线与所述栅线同层设置，所述第一短路线与所述信号线之间设置有第一绝缘层，所述第一绝缘层与所述阵列基板的栅绝缘层同层设置，所述第二短路线与所述阵列基板的像素电极同层设置，所述第二短路线与所述信号线之间设置有第二绝缘层，所述第一短路线通过位于所述第一短路线上方且贯穿所述第一绝缘层的第一过孔与所述信号线电连接，所述第二短路线通过位于所述第二短路线下方且贯穿所述第二绝缘层的第二过孔与所述信号线电连接。
  18. 根据权利要求14至16中任意一项所述的阵列基板，其特征在于，所述第一短路线设置在所述信号线下方的层中，所述第一短路线与所述信号线之间设置有第四绝缘层，所述第二短路线与所述信号线同层设置，所述信号线设置在所述第二短路线的一侧，
    所述短路单元还包括：
    多个第一连接件，多个所述第一连接件被分为与多条所述第一短路线一一对应的多组，每组均包括多个所述第一连接件，且每条所述第一短路线均与和该第一短路线对应的一组所述第一连接件电连接；
    多个第二连接件，多个所述第二连接件被分为与多条所述第二短路线一一对应的多组，每组均包括多个所述第二连接件，且每条所述第二短路线均与和该第二短路线对应的一组所述第二连接件电连 接。
  19. 根据权利要求18所述的阵列基板，其特征在于，所述短路单元还包括多条第三连接件，多条所述第三连接件中的一部分用于将所述第一连接件与对应的所述信号线连接，多条所述第三连接件中的另一部分用于将所述第二连接件与对应的所述信号线连接。
  20. 根据权利要求19所述的阵列基板，其特征在于，所述阵列基板包括第一透明电极和位于所述第一透明电极下方的第二透明电极，所述第一短路线与所述阵列基板的栅线同层设置，所述第二短路线与所述数据线同层设置，所述第三连接件与所述第一透明电极同层设置，所述第三连接件与所述第二连接件之间设置有第五绝缘层；
    用于将所述第一连接件与相对应的信号线相连的第三连接件通过贯穿所述第四绝缘层和所述第五绝缘层的第三过孔与所述第一连接件相连，并通过贯穿所述第五绝缘层的第四过孔与所述信号线相连；
    用于将所述第二连接件与对应的信号线相连的第三连接件通过贯穿所述第五绝缘层的第五过孔与所述第二连接件相连，并通过贯穿所述第五绝缘层的第六过孔与所述信号线相连。
PCT/CN2015/076948 2014-10-13 2015-04-20 短路单元和阵列基板 Ceased WO2016058348A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP15791472.2A EP3208654B1 (en) 2014-10-13 2015-04-20 Short-circuit unit and array substrate
US14/769,232 US9576864B2 (en) 2014-10-13 2015-04-20 Short-circuit unit and array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410538050.5 2014-10-13
CN201410538050.5A CN104280912B (zh) 2014-10-13 2014-10-13 短路单元和阵列基板

Publications (1)

Publication Number Publication Date
WO2016058348A1 true WO2016058348A1 (zh) 2016-04-21

Family

ID=52255942

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/076948 Ceased WO2016058348A1 (zh) 2014-10-13 2015-04-20 短路单元和阵列基板

Country Status (4)

Country Link
US (1) US9576864B2 (zh)
EP (1) EP3208654B1 (zh)
CN (1) CN104280912B (zh)
WO (1) WO2016058348A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104280912B (zh) 2014-10-13 2017-06-09 合肥鑫晟光电科技有限公司 短路单元和阵列基板
KR102311728B1 (ko) * 2015-03-17 2021-10-12 삼성디스플레이 주식회사 표시 장치
CN106647054B (zh) * 2016-11-21 2019-08-13 深圳市华星光电技术有限公司 液晶显示面板及液晶显示器
CN107329298A (zh) * 2017-08-31 2017-11-07 京东方科技集团股份有限公司 点灯测试电路、阵列基板及其制作方法、显示装置
CN107634086B (zh) * 2017-09-15 2020-03-03 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示装置
US11727859B2 (en) 2018-10-25 2023-08-15 Boe Technology Group Co., Ltd. Display panel and display device
CN109461405B (zh) * 2018-11-13 2021-01-26 京东方科技集团股份有限公司 阵列基板和光场显示装置
US11804514B2 (en) 2018-11-13 2023-10-31 Boe Technology Group Co., Ltd. Array substrate and light field display device with overlapping signal lines
CN115719747B (zh) 2022-10-31 2023-10-20 惠科股份有限公司 驱动基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207759A (ja) * 2002-01-11 2003-07-25 Seiko Epson Corp 配線基板、配線基板の製造方法、電気光学装置の製造方法及び電気光学装置
CN1832181A (zh) * 2006-02-28 2006-09-13 友达光电股份有限公司 显示基板
CN102244082A (zh) * 2010-05-13 2011-11-16 上海天马微电子有限公司 阵列基板制造方法
CN104051455A (zh) * 2014-06-09 2014-09-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104280912A (zh) * 2014-10-13 2015-01-14 合肥鑫晟光电科技有限公司 短路单元和阵列基板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR20030058107A (ko) * 2001-12-29 2003-07-07 엘지.필립스 엘시디 주식회사 액정표시소자의 불량테스트를 위한 하부기판의 구조
JP4583052B2 (ja) * 2004-03-03 2010-11-17 株式会社 日立ディスプレイズ アクティブマトリクス型表示装置
KR101219037B1 (ko) * 2005-07-01 2013-01-09 삼성디스플레이 주식회사 박막 표시판 및 그 제조 방법
CN201749652U (zh) * 2010-08-19 2011-02-16 华映视讯（吴江）有限公司 具有修补检测结构的显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003207759A (ja) * 2002-01-11 2003-07-25 Seiko Epson Corp 配線基板、配線基板の製造方法、電気光学装置の製造方法及び電気光学装置
CN1832181A (zh) * 2006-02-28 2006-09-13 友达光电股份有限公司 显示基板
CN102244082A (zh) * 2010-05-13 2011-11-16 上海天马微电子有限公司 阵列基板制造方法
CN104051455A (zh) * 2014-06-09 2014-09-17 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN104280912A (zh) * 2014-10-13 2015-01-14 合肥鑫晟光电科技有限公司 短路单元和阵列基板

Also Published As

Publication number Publication date
CN104280912A (zh) 2015-01-14
EP3208654A4 (en) 2018-03-21
EP3208654B1 (en) 2019-10-23
US9576864B2 (en) 2017-02-21
CN104280912B (zh) 2017-06-09
EP3208654A1 (en) 2017-08-23
US20160252792A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
WO2016058348A1 (zh) 短路单元和阵列基板
CN112670330B (zh) 显示装置
TWI441122B (zh) 顯示面板之陣列基板結構及其製作方法
KR102339300B1 (ko) 플렉서블 터치 스크린 패널 및 플렉서블 터치 스크린 표시장치
JP2022518080A (ja) 表示基板、スプライシングスクリーン及びその製造方法
EP3088951B1 (en) Array substrate, preparation method thereof, motherboard comprising array substrate and display apparatus
JP2021516767A (ja) アレイ基板、その製造方法及び表示装置
KR100947448B1 (ko) 유기전계발광 표시장치의 제조방법
CN106647083B (zh) 一种阵列基板、液晶显示面板及触控显示装置
US9570476B2 (en) Structure of crossing datalines and scanning lines and forming method in a display device
US8405809B2 (en) Lead line structure and display panel having the same
KR102373082B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN104793420A (zh) 阵列基板及制作方法、显示装置
CN111106151A (zh) 电子装置
CN111933671B (zh) 一种显示基板及其制作方法、显示面板
CN109728058B (zh) 一种显示基板及其制备方法和显示面板
CN109644550A (zh) 柔性印制电路板
KR102106006B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN111725279B (zh) 阵列基板及oled显示面板
CN113272881B (zh) 显示面板、拼接显示面板、其制备方法
TWI600151B (zh) 有機發光顯示裝置
KR102311938B1 (ko) 유기전계발광 표시장치 및 그 제조 방법
CN114067694A (zh) 显示母板及其制备方法
CN106098709A (zh) 阵列基板、显示装置
KR20160013399A (ko) 유기전계발광 표시장치 및 그 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 14769232

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2015791472

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015791472

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15791472

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE